CN109493797A - 显示装置 - Google Patents

Abstract

本公开的示例性实施例提供一种显示装置，其包括：多个像素；第一扫描栅极线和第二扫描栅极线，被配置为将扫描信号传输至像素的第一像素行；多个第一栅极桥，与第一扫描栅极线连接，以将扫描信号传输至第一像素行的多个第一像素；多个第二栅极桥，与第二扫描栅极线连接，以将扫描信号传输至第一像素行的多个第二像素；多条第一数据线，被配置为提供与第一像素对应的多个数据电压；以及多条第二数据线，被配置为提供与第二像素对应的多个数据电压，其中第一数据线中的两条第一数据线位于与这两条第一数据线对应的两个第一像素之间，并且第二数据线中的两条第二数据线位于与这两条第二数据线对应的两个第二像素之间。

Description

显示装置

技术领域

本公开涉及一种显示装置。

背景技术

寄生电容可存在于两条相邻数据线之间(例如，由于它们的相邻性)。在数据电压被写入到两条相邻数据线中的第一条线之后，数据电压可以被传输至这两条相邻数据线中的第二条线。在这种情况下，发生由于寄生电容而导致的不期望耦合，并且第二条数据线的电压变化可能影响被写入数据电压的数据线。

因此，被写入的数据线的电压可能会波动，并且当这两条相邻数据线在一个显示装置中时，可能发生诸如污点缺陷的图像质量劣化。

该背景技术部分中公开的上述信息仅用于增强对本发明背景的理解，因此其可包含不构成现有技术的信息。

发明内容

本发明提供一种能够减少或最小化由寄生电容引起的不期望的耦合以便减少或防止图像质量劣化的显示装置及其驱动方法。

本发明的一些实施例提供了一种显示装置，包括：多个像素；第一扫描栅极线和第二扫描栅极线，被配置为将扫描信号传输至像素的第一像素行；多个第一栅极桥，与第一扫描栅极线连接，以将扫描信号传输至第一像素行的多个第一像素；多个第二栅极桥，与第二扫描栅极线连接，以将扫描信号传输至第一像素行的多个第二像素；多条第一数据线，被配置为提供与第一像素对应的多个数据电压；以及多条第二数据线，被配置为提供与第二像素对应的多个数据电压，其中第一数据线中的两条第一数据线位于与这两条第一数据线对应的两个第一像素之间，并且第二数据线中的两条第二数据线位于与这两条第二数据线对应的两个第二像素之间。

本发明的一些实施例提供了一种显示装置，包括：第一扫描栅极线，被配置为传输第一扫描信号；第二扫描栅极线，被配置为传输第二扫描信号；第一栅极桥，与第一扫描栅极线连接，以将第一扫描信号传输至对应的两个第一像素；第二栅极桥，与第二扫描栅极线连接，以将第二扫描信号传输至对应的两个第二像素；两条第一数据线，位于两个第一像素之间并分别与两个第一像素连接；以及两条第二数据线，位于两个第二像素之间并分别与两个第二像素连接，其中所述两个第一像素和所述两个第二像素位于同一像素行。

根据一些实施例，可以提供能够减小或最小化由寄生电容引起的不期望的耦合以便减少或防止图像质量劣化的显示装置。

附图说明

图1是示出根据一些实施例的显示装置的框图；

图2示出了根据一些实施例的显示单元；

图3是示出根据一些实施例的源驱动器的配置的框图；

图4示出了源驱动器的配置的一部分；

图5示出了根据一些实施例的位于显示装置中的多个像素、用于驱动像素的多条扫描栅极线、多条初始化线以及多条数据线和电源线；

图6是示出根据一些实施例的用于驱动显示装置的多个扫描信号、多个初始化信号、多个发射控制信号、多个解复用控制信号以及多个数据信号的波形图；

图7是示出图5所示的像素的布局的俯视平面图；

图8示出了根据一些实施例的位于显示装置中的多个像素、用于驱动像素的多条扫描栅极线、多条初始化线以及多条数据线和电源线；

图9示出了根据一些实施例的位于显示装置中的多个像素、用于驱动像素的多条扫描栅极线、多条初始化线以及多条数据线和电源线；

图10是示出图9所示的像素的布局的俯视平面图。

具体实施方式

在下文中，将参考附图更详细地描述示例实施例，其中相同的附图标记始终表示相同的要素。然而，本发明可以以各种不同的形式来实现，并且不应该被解释为只限制于文中所述实施例。而是将这些实施例作为实施例进行提供，以使本发明更加全面和完整，并将本发明的方面和特征完整地传达给本领域技术人员。因此，对于本领域技术人员完整理解本发明的方面和特征不是必需的过程、要素和技术可不描述。除非另有说明，否则相同的附图标记在所有附图及文字说明中表示相同的要素，并且因此，将不重复相应的描述。在附图中，为了清楚起见，要素、层和区域的相关尺寸可能被放大。

在以下描述中，出于解释的目的，阐述了许多具体细节以提供对各种实施例的透彻理解。然而，显而易见的是，在没有这些具体细节或者利用一个或多个等同的配置的情况下，所述各种实施例也可被实施。在其他情况下，以框图形式示出公知的结构和装置，以避免不必要地使各种实施例难以理解。

在附图中，为了清楚和易于描述，可以以放大的方式示出多个区域的厚度。

将进一步理解的是，当在本说明书中使用时，术语“包括”、“包含”和/或“含有”指明所陈述的特征、整体、步骤、操作、要素和/或部件，但并不排除存在或添加一个或多个其他特征、整体、步骤、操作、要素、部件和/或其相应的组。

应该理解的是，当区域或要素被称为在另一个区域或要素“上”、“连接到”或“耦合到”另一个区域或要素时，它可以直接在另一个区域或要素上、连接或耦合到另一个区域或要素，或者可以存在介于其间的区域或要素。相反，当一个区域或要素被称为“直接在......上”、“直接连接到”或“直接耦合到”另一个区域或要素时，则不存在介于其间的区域或要素。此外，还将理解的是，当区域或要素被称为“在”两个区域或要素“之间”时，它可以是两个区域或要素之间的唯一区域或要素，或者也可以存在一个或多个介于其间的区域或要素。

除非另外定义，否则本文中使用的所有术语(包括技术和科学术语)具有与本领域技术人员通常理解的相同的含义。将进一步理解的是，例如在通常使用的字典中定义的术语应该被解释为具有与其在相关领域的上下文中的含义相一致的含义，并且除非在本说明书中明确地定义，否则不会被理解为理想的或过分正式的含义。

此外，当描述本发明的实施例时，“可以”的使用是指“本发明的一个或多个实施例”。如本文所使用的，可以考虑术语“使用”与术语“利用”同义。此外，术语“示例性”意在指代实施例或说明。

应该理解的是，尽管这里可以使用术语“第一”、“第二”、“第三”等来描述各种要素、部件、区域、层和/或部分，但是这些要素、部件、区域、层和/或部分不应被这些术语所限制。这些术语用于将一个要素、部件、区域、层或部分与另一个要素、部件、区域、层或部分区分开来。因此，在不脱离本发明的精神和范围的情况下，下面描述的第一要素、部件、区域、层或部分可以被称为第二要素、部件、区域、层或部分。

当某个实施例可以以不同方式实现时，可以与所描述的顺序不同地执行特定的处理顺序。例如，两个连续描述的过程可以基本上同时执行或者以与所描述的顺序相反的顺序执行。

关于诸如“……中的至少一个”之类的表达方式，当在要素列表之后时，修饰要素的整个列表而不仅仅修饰列表中的单个要素。出于本发明的目的，“X、Y和Z的至少一个”和“选自由X、Y和Z组成的组中的至少一个”可以被解释为仅为X、仅为Y、仅为Z或X、Y和Z中的两个或多个的任意组合，例如XYZ、XYY、YZ和ZZ。相同的附图标记在全文中表示相同的要素。如本文所使用，术语“和/或”包括一个或多个相关联的列出项目的任一和所有组合。

图1是示出根据一些实施例的显示装置的框图。

参考图1，显示装置1包括显示单元10、信号控制器20、源驱动器30和栅驱动器40。

在显示单元10中，多条数据线可以基本上在列方向上延伸以基本上彼此平行，并且多条栅极线可以基本上在行方向上延伸以基本上彼此平行。可以将用于驱动多个像素的两个电源电压ELVDD和ELVSS以及初始化电压VINT提供给显示单元10。将参考图2进一步详细描述显示单元10。

信号控制器20接收从外部输入到信号控制器20的图像信号IS，并接收用于控制图像信号IS的显示的输入控制信号CTRL。图像信号IS可以包括指示显示单元10的多个像素的每个灰度级(例如，亮度)的信息。输入控制信号CTRL可以包括垂直同步信号、水平同步信号、主时钟信号等。信号控制器20根据图像信号IS、水平同步信号、垂直同步信号和主时钟信号，生成栅极驱动控制信号CONT1、源驱动控制信号CONT2和图像数据信号ImS。

信号控制器20基于输入的图像信号IS和输入控制信号CTRL，根据显示单元10和源驱动器30的操作条件对图像信号IS进行图像处理。例如，当显示单元10的像素具有Pentile结构(例如，代替具有相同数量的红色像素、蓝色像素和绿色像素的RGB像素结构)时，信号控制器20可以将基于RGB像素结构的图像信号IS转换为适合于Pentile结构的图像数据信号ImS。另外，信号控制器20可以通过诸如伽玛校正和亮度补偿的图像处理过程来补偿图像信号IS。

信号控制器20将栅极驱动控制信号CONT1传输至栅驱动器40，并将源驱动控制信号CONT2和图像数据信号ImS传输至源驱动器30。

信号控制器20基于图像数据信号ImS生成多个数据电压，以根据源驱动控制信号CONT2将多个数据电压传输至多条数据线。

例如，源驱动器30根据源驱动控制信号CONT2，对输入的图像数据信号ImS进行采样并保持，并将保持的图像数据信号ImS转换成数据电压，以锁存多个数据电压。源驱动器30将数据电压传输至相应的数据线。数据电压与根据源驱动控制信号CONT2控制的数据提供时间点同步地被锁存。

栅驱动器40可以根据栅极驱动控制信号CONT1生成多个扫描信号GW[1]～GW[i]、多个初始化信号GI[0]～GI[k]和多个发射控制信号EM[1]～EM[k]。数据电压可以根据扫描信号GW[1]～GW[i]被写入相应的像素。另外，可以根据初始化信号GI[0]～GI[k]来执行相应像素的初始化操作，并且可以根据发射控制信号EM[1]～EM[k]来控制相应像素的发射时段。

图2示出根据一些实施例的显示单元。

参考图2，显示单元10包括多条数据线D0～D(m+1)、多条扫描栅极线GWA1～GWAn、GWB1～GWBn、GWC1～GWCn、GWD1～GWDn、多条初始化线GI0～GIk、多条发射控制线EM1～EMk以及多个像素AA、AB、AC、AD、BA、BB、BC、BD、CA、CB、CC、CD、DA、DB、DC、DD。在图2中，像素可以划分为像素组，像素组包括A像素组、B像素组、C像素组和D像素组。

A像素组(例如，A)包括根据通过第一扫描栅极线GWA传输的扫描信号被写入数据电压的四个像素(例如，AA1、AB1、AC1和AD1)。B像素组(例如，B)位于与A像素组相同的像素行中，并且包括根据通过第二扫描栅极线GWB传输的扫描信号被写入数据电压的四个像素(例如，BA1、BB1、BC1和BD1)。C像素组(例如，C)包括根据通过第三扫描栅极线GWC传输的扫描信号被写入数据电压的四个像素(例如，CA1、CB1、CC1和CD1)。D像素组(例如，D)位于与C像素组相同的像素行中，并且包括根据通过第四扫描栅极线GWD传输的扫描信号被写入数据电压的四个像素(例如，DA1、DB1、DC1和DD1)。

尽管属于一个像素组的像素的数量在本公开中被描述为四个，但是本发明并不限于此或由此限制，并且像素组中的像素的数量可以根据Pentile结构而变化。例如，图2所示的A像素组和B像素组可以遵循以绿色像素、蓝色像素、绿色像素和红色像素的顺序排列的Pentile结构“GBGR”。图2所示的C像素组和D像素组可以遵循以蓝色像素、绿色像素、红色像素和绿色像素的顺序排列的Pentile结构“BGRG”。当构成Pentile结构的像素的数量发生变化时，属于像素组的像素的数量也可以发生变化。

属于第一像素行中的多个A像素组的像素由AA1、AB1、AC1、AD1、……、AAp、ABp、ACp和ADp表示，并且属于其他像素行中的多个A像素组的像素也由相同的附图标记表示。扫描信号通过扫描栅极线GWA1～GWAn中相应的一条被传输至A像素组，并且数据电压被传输至多条数据线D3、D4、D7、D8、……、Dm-13、Dm-12、Dm-9和Dm-8中相应的一条。

具体地，扫描信号通过扫描栅极线GWA1被传输至属于第一像素行的A像素组的多个像素AA1、AB1、AC1、AD1、……、AAp、ABp、ACp和ADp。像素AA1与数据线D3连接，像素AB1与数据线D4连接，像素AC1与数据线D7连接，且像素AD1与数据线D8连接。像素AAp与数据线Dm-13连接，像素ABp与数据线Dm-12连接，像素ACp与数据线Dm-9连接，且像素ADp与数据线Dm-8连接。如此，与A像素组连接的数据线以两条为单元位于A像素组中相互对应的两个相邻像素之间。

属于第一像素行中的多个B像素组的像素由BA1、BB1、BC1、BD1、……、BAp、BBp、BCp和BDp表示，并且属于其他像素行中的多个B像素组的像素也由相同的附图标记表示。扫描信号通过扫描栅极线GWB1～GWBn中相应的一条被传输至B像素组，并且数据电压被传输至多条数据线D11、D12、D15、D16、……、Dm-5、Dm-4、Dm-1和Dm中相应的一条。

具体地，扫描信号通过扫描栅极线GWB1被传输至属于第一像素行的B像素组的多个像素BA1、BB1、BC1、BD1、……、BAp、BBp、BCp和BDp。像素BA1与数据线D11连接，像素BB1与数据线D12连接，像素BC1与数据线D15连接，且像素BD1与数据线D16连接。像素BAp与数据线Dm-5连接，像素BBp与数据线Dm-4连接，像素BCp与数据线Dm-1连接，且像素BDp与数据线Dm连接。与B像素组连接的数据线以两条为单元位于B像素组中彼此对应的两个相邻像素之间。

属于第二像素行中的多个C像素组的像素由CA1、CB1、CC1、CD1、……、CAp、CBp、CCp和CDp表示，并且属于其他像素行中的多个C像素组的像素也由相同的附图标记表示。扫描信号通过扫描栅极线GWC1～GWCn中相应的一条被传输至C像素组，并且数据电压被传输至多条数据线D1、D2、D5、D6、……、Dm-15、Dm-14、Dm-11和Dm-10中相应的一条。

具体地，扫描信号通过扫描栅极线GWC1被传输至属于第二像素行的C像素组的多个像素CA1、CB1、CC1、CD1、……、CAp、CBp、CCp和CDp。像素CA1与数据线D1连接，像素CB1与数据线D2连接，像素CC1与数据线D5连接，且像素CD1与数据线D6连接。像素CAp与数据线Dm-15连接，像素CBp与数据线Dm-14连接，像素CCp与数据线Dm-11连接，且像素CDp与数据线Dm-10连接。与C像素组连接的数据线以两条为单元位于C像素组中彼此对应的两个相邻像素之间。

属于第二像素行中的多个D像素组的像素由DA1、DB1、DC1、DD1、……、DAp、DBp、DCp和DDp表示，并且属于其他像素行中的多个D像素组的像素也由相同的附图标记表示。扫描信号通过扫描栅极线GWD1～GWDn中相应的一条被传输至D像素组，并且数据电压被传输至多条数据线D9、D10、D13、D14、……、Dm-7、Dm-6、Dm-3和Dm-2中相应的一条。

具体地，扫描信号通过扫描栅极线GWD1被传输至属于第二像素行的D像素组的多个像素DA1、DB1、DC1、DD1、……、DAp、DBp、DCp和DDp。像素DA1与数据线D9连接，像素DB1与数据线D10连接，像素DC1与数据线D13连接，并且像素DD1与数据线D14连接。像素DAp与数据线Dm-7连接，像素DBp与数据线Dm-6连接，像素DCp与数据线Dm-3连接，并且像素DDp与数据线Dm-2连接。与D像素组连接的数据线以两条为单元位于D像素组中彼此对应的两个相邻像素之间。

下文将进一步详细地描述一种结构，在该结构中，多个扫描信号通过多条扫描栅极线GWA1至GWAn、GWB1至GWBn、GWC1至GWCn以及GWD1至GWDn被传输至多个A、B、C和D像素组。

在图2中，与在像素列方向上与C像素组相邻的A像素组相比，C像素组向左偏移了一个像素。类似地，与在像素列方向上与D像素组相邻的B像素组相比，D像素组向左偏移了一个像素。A像素组和C像素组在像素列方向上以Z字形图案排列，并且B像素组和D像素组也以Z字形图案排列。如此，A、B、C和D像素组以Z字形图案设置，并且两条数据线位于连接至这两条数据线的两个像素之间。由此，可以减少在相邻像素组的两条数据线之间由寄生电容所引起的耦合效应。

A、B、C和D像素组以Z字形图案排列，使得虚拟像素PD可以位于显示单元10中。如图2所示，虚拟像素PD可以位于第一像素行中的第一列中，并且虚拟像素PD可以位于第二像素行中的第m列中。另外，与虚拟像素PD连接的虚拟数据线D0和Dm+1可以位于显示单元10中。

在图2中，两条虚拟扫描栅极线GWAn+1和GWBn+1与初始化线GIk相邻放置。本发明并不限于此，并且可以在不放置两条虚拟扫描栅极线GWAn+1和GWBn+1的情况下放置初始化线GIk。

通过多条初始化线GI0～GIk，可以将多个初始化信号GI[0]～GI[k]依次提供给多个像素行。通过初始化线GI0～GIk中的两条相邻初始化线(例如，GI0和GI1)传输的初始化信号(例如，GI[0]和GI[1])可涉及初始化一个像素行(例如，第一像素行)的多个像素。以下将更详细地描述初始化操作。

通过多条发射控制线EM1～EMk，可以将多个发射控制信号EM[1]～EM[k]依次提供给像素行。通过发射控制线EM1～EMk中的一条(例如，EM1)传输的发射控制信号(例如，EM[1])可以控制包括在一个像素行(例如，第一像素行)中的像素的发射周期。以下将更详细地描述发射控制操作。

图3是示出根据一些实施例的源驱动器的配置的框图。

如图3所示，源驱动器30包括数据电压生成器31、解复用器32和源控制器33。

源控制器33接收源驱动控制信号CONT2，以生成用于控制数据电压生成器31的操作的数据处理信号DPS以及用于控制解复用器32的操作的解复用控制信号CLA、CLB、CLC和CLD。

数据电压生成器31根据数据处理信号DPS对图像数据信号ImS进行采样和保持，并将保持的信号以像素为单元进行划分，以及将该信号转换成模拟电压以将其锁存。数据电压生成器31将多个源电压S[1]～S[p]传输至解复用器32，其中源电压S[1]～S[p]根据数据处理信号DPS被锁存。数据处理信号DPS可包括如上所述用于控制数据电压生成器31的操作的多个时钟信号。

解复用器32接收多个源电压S[1]～S[p]，并且根据解复用控制信号CLA、CLB、CLC和CLD，将源电压S[1]～S[p]作为多个数据电压传输至多条相应的数据线。

图4示出了源驱动器的配置的一部分。

如图4所示，多个源电压S[1]～S[p]从源驱动器31的锁存电路311通过多个放大器SA1～SAp传输至解复用器32。放大器SA1～SAp中的每一个的两个输入端中的第一输入端电连接至其输出端，并且源电压S[1]～S[p]从锁存电路311输入到放大器SA1～SAp的两个输入端的第二输入端。结果，放大器SA1～SAp传输从锁存电路311输入的源电压S[1]～S[p]。

在图4所示的解复用器32中，示出了与多条数据线D1～D16和Dm-15～Dm连接的多个开关M1～M32，并且将开关M1～M32中的每个示为P沟道型晶体管。然而，本发明并不限于此或由此限制，并且其中根据解复用控制信号CLA、CLB、CLC和CLD将多个源电压S[1]～S[p]作为多个数据电压传输至多条数据线D1～Dm的各种结构是可能的。

多个晶体管M3、M4、M7、M8、M19、M20、M23和M24的每个源电极与多个放大器SA1、SA2、SA3、SA4、SAp-3、SAp-2、SAp-1和SAp中相应的一个放大器的输出端连接。另外，晶体管M3、M4、M7、M8、M19、M20、M23和M24的每个漏电极与多条数据线D3、D4、D7、D8、Dm-13、Dm-12、Dm-9和Dm-8中对应的一条数据线连接，并且晶体管M3、M4、M7、M8、M19、M20、M23和M24的每个栅电极与解复用控制信号CLA被传输至的布线321连接。从而，当解复用控制信号CLA处于作为允许电平的低电平时，晶体管M3、M4、M7、M8、M19、M20、M23和M24导通，使得源电压S[1]～S[p]作为多个数据电压被传输至对应的数据线。

多个晶体管M11、M12、M15、M16、M27、M28、M31和M32的每个源电极与多个放大器SA1、SA2、SA3、SA4、SAp-3、SAp-2、SAp-1和SAp中对应的一个放大器的输出端连接。另外，晶体管M11、M12、M15、M16、M27、M28、M31和M32的每个漏电极与多条数据线D11、D12、D15、D16、Dm-5、Dm-4、Dm-1和Dm中对应的一条数据线连接，并且晶体管M11、M12、M15、M16、M27、M28、M31和M32的每个栅电极与解复用控制信号CLB被传输至的布线322连接。从而，当解复用控制信号CLB处于作为允许电平的低电平时，多个晶体管M11、M12、M15、M16、M27、M28、M31和M32导通，使得源电压S[1]～S[p]作为多个数据电压被传输至相应的数据线。

多个晶体管M1、M2、M5、M6、M17、M18、M21和M22的每个源电极与多个放大器SA1、SA2、SA3、SA4、SAp-3、SAp-2、SAp-1和SAp中对应的一个放大器的输出端连接。另外，多个晶体管M1、M2、M5、M6、M17、M18、M21和M22的每个漏电极与多条数据线D1、D2、D5、D6、Dm-15、Dm-14、Dm-11和Dm-10中对应的一条数据线连接，并且多个晶体管M1、M2、M5、M6、M17、M18、M21和M22的每个栅电极与解复用控制信号CLC被传输至的布线323连接。从而，当解复用控制信号CLC处于作为允许电平的低电平时，多个晶体管M1、M2、M5、M6、M17、M18、M21和M22导通，使得源电压S[1]～S[p]作为多个数据电压被传输至相应的数据线。

多个晶体管M9、M10、M13、M14、M25、M26、M29和M30的每个源电极与多个放大器SA1、SA2、SA3、SA4、SAp-3、SAp-2、SAp-1和SAp中对应的一个放大器的输出端连接。另外，多个晶体管M9、M10、M13、M14、M25、M26、M29和M30的每个漏电极与多条数据线D9、D10、D13、D14、Dm-7、Dm-6、Dm-3和Dm-2中对应的一条数据线连接，并且多个晶体管M9、M10、M13、M14、M25、M26、M29和M30的每个栅电极与解复用控制信号CLD被传输至的布线324连接。从而，当解复用控制信号CLD处于作为允许电平的低电平时，多个晶体管M9、M10、M13、M14、M25、M26、M29和M30导通，使得源电压S[1]～S[p]作为多个数据电压被传输至相应的数据线。

在下文中，将参考图5和图6来描述根据一些实施例的显示装置和驱动方法。在图5中，示出了栅极桥，栅极桥用于通过前述扫描栅极线传输与每个像素相对应的扫描信号。

图5示出了根据一些实施例的位于显示装置中的多个像素、用于驱动像素的多条扫描栅极线、多条初始化线以及多条数据线和电源线。

图6是示出根据一些实施例的用于驱动显示装置的多个扫描信号、多个初始化信号、多个发射控制信号、多个解复用控制信号以及多个数据信号的波形图。

在图5中，示出了多个像素当中位于第一像素行和第二像素行中的九个像素。示出了将连接至虚拟像素PD的两条电源线61和63及初始化线62，其中虚拟像素PD连接至虚拟数据线D0。然而，应当理解的是，这只是示例，且本发明不限于此或由此限制。例如，虚拟像素PD与另一元件之间的连接可以根据设计而变化，或者在显示单元10中可不形成虚拟像素PD(例如，在一些实施例中可以省略虚拟像素PD)。

在图5中，两个栅极桥与多条扫描栅极线GWA1、GWB1、GWC1和GWD1中的每条扫描栅极线连接，并且每个栅极桥可以包括两个栅极桥电极。

例如，与扫描栅极线GWA1连接的两个栅极桥可以包括用于将扫描信号GWA[1]提供至两个像素AA1和AB1的第一栅极桥以及用于将扫描信号GWA[1]提供至两个像素AC1和AD1的第二栅极桥。第一栅极桥可以包括两个栅极桥电极11和12，并且第二栅极桥可以包括两个栅极桥电极13和14。

栅极桥电极11的第一端与节点111连接，并且栅极桥电极11从两个像素AA1和AB1的左侧沿第一方向y延伸。栅极桥电极12的第一端与栅极桥电极11的第二端连接，并且栅极桥电极12在形成有两个像素AA1和AB1的区域上沿第二方向x延伸。节点111可以位于两条数据线D1和D2之间、扫描栅极线GWA1中，但本发明不限于此或由此限制。

栅极桥电极13的第一端与节点131连接，且栅极桥电极13从两个像素AC1和AD1的左侧沿第一方向y延伸。栅极桥电极14的第一端与栅极桥电极13的第二端连接，且栅极桥电极14在形成有两个像素AC1和AD1的区域上沿第二方向x延伸。节点131可以位于两条数据线D5和D6之间、扫描栅极线GWA1中，但是本发明不限于此或由此限制。

另外，与扫描栅极线GWB1连接的两个栅极桥可以包括用于将扫描信号GWB[1]提供给两个像素BA1和BB1的第一栅极桥，以及用于将扫描信号GWB[1]提供给两个像素BC1和BD1的第二栅极桥。第一栅极桥可以包括两个栅极桥电极15和16，且第二栅极桥可以包括两个栅极桥电极17和18。

栅极桥电极15的第一端与节点151连接，且栅极桥电极15从像素BA1和BB1的左侧沿第一方向y延伸。栅极桥电极16的第一端与栅极桥电极15的第二端连接，且栅极桥电极16在形成有两个像素BA1和BB1的区域上沿第二方向x延伸。节点151可以位于两条数据线D9和D10之间、扫描栅极线GWB1中，但是本发明不限于此或由此限制。

栅极桥电极17的第一端与节点171连接，且栅极桥电极17从两个像素BC1和BD1的左侧沿第一方向y延伸。栅极桥电极18的第一端与栅极桥电极17的第二端连接，且栅极桥电极18在形成有两个像素BC1和BD1的区域上沿第二方向x延伸。节点171可以位于两条数据线D13和D14之间、扫描栅极线GWB1中，但是本发明不限于此或由此限制。

与扫描栅极线GWC1连接的两个栅极桥可以包括用于将扫描信号GWC[1]提供给两个像素CA1和CB1的第一栅极桥，以及用于将扫描信号GWC[1]提供给两个像素CC1和CD1的第二栅极桥。第一栅极桥可以包括两个栅极桥电极19和20，且第二栅极桥可以包括两个栅极桥电极21和22。

栅极桥电极19的第一端与节点191连接，且栅极桥电极19从两个像素CA1和CB1的右侧沿第一方向y延伸。栅极桥电极20的第一端与栅极桥电极19的第二端连接，且栅极桥电极20在形成有两个像素CA1和CB1的区域上沿第二方向x延伸。节点191可以位于两条数据线D3和D4之间、扫描栅极线GWC1中，但是本发明不限于此或由此限制。

栅极桥电极21的第一端与节点211连接，且栅极桥电极21从两个像素CC1和CD1的右侧沿第一方向y延伸。栅极桥电极22的第一端与栅极桥电极21的第二端连接，且栅极桥电极22在形成有两个像素CC1和CD1的区域上沿第二方向x延伸。节点211可以位于两条数据线D7和D8之间、扫描栅极线GWC1中，但是本发明不限于此或由此限制。

与扫描栅极线GWD1连接的两个栅极桥可以包括用于将扫描信号GWD[1]提供给两个像素DA1和DB1的第一栅极桥，以及用于将扫描信号GWD[1]提供给两个像素DC1和DD1的第二栅极桥。第一栅极桥可以包括两个栅极桥电极23和24，且第二栅极桥可以包括两个栅极桥电极25和26。

栅极桥电极23的第一端与节点231连接，且栅极桥电极23从两个像素DA1和DB1的右侧沿第一方向y延伸。栅极桥电极24的第一端与栅极桥电极23的第二端连接，且栅极桥电极24在形成有两个像素DA1和DB1的区域上沿第二方向x延伸。节点231可以位于两条数据线D11和D12之间、扫描栅极线GWD1中，但是本发明不限于此或由此限制。

栅极桥电极25的第一端与节点251连接，且栅极桥电极25从两个像素DC1和DD1的右侧沿第一方向y延伸。栅极桥电极26的第一端与栅极桥电极25的第二端连接，且栅极桥电极26在形成有两个像素DC1和DD1的区域上沿第二方向x延伸。节点251可以位于两条数据线D15和D16之间、扫描栅极线GWD1中，但是本发明不限于此或由此限制。

在图5中示出了在A像素组和B像素组中，沿第一方向y延伸的栅极桥电极(在下文中称为第一栅极桥电极)(例如第一栅极桥电极11、13、15和17)位于对应像素的左侧，并且第一栅极桥电极19、21、23和25位于对应像素的右侧，但本发明不限于此或由此限制。

第一栅极桥电极可以位于A像素组、B像素组、C像素组和D像素组中的对应像素的左侧或右侧。可替代地，第一栅极桥电极可位于A像素组和C像素组中的对应像素的左(或右)侧，可位于B像素组和D像素组中的对应像素的右(或左)侧，反之亦然。

另外，图5示出了与在与第一方向y相交的第二方向x上延伸的栅极桥电极(在下文中称为第二栅极桥电极)(例如第二栅极桥电极12、14、16、18、20、22、24和26)中的每一个相对应的像素的数量为2，但是本发明并不限于此或由此限制。

第二栅极桥电极可以在像素组中的所有像素上延伸。在一些实施例中，只有一个第一栅极桥电极位于像素组中。

图5所示的多个节点N1～N4表示与源驱动器30的四个放大器SA1～SA4的输出端连接的节点。因为构成显示单元10的各个像素的像素电路是相同的，所以将描述一个像素AA1的像素电路作为像素电路的示例。

像素AA1包括有机发光二极管OLED、七个晶体管T1～T7以及一个电容器Cst。应该理解的是，图5所示的像素电路仅仅是示例，且本发明并不限于此或由此限制。

晶体管T2包括与对应的数据线D3连接的第一电极以及与驱动晶体管T1的源电极连接的第二电极。驱动晶体管T1的栅电极与电容器Cst的第一电极、晶体管T4的第一电极以及晶体管T3的第一电极连接。驱动晶体管T1的漏电极与晶体管T6的第一电极和晶体管T3的第二电极连接。晶体管T5的第一电极与驱动晶体管T1的源电极连接，且晶体管T5的第二电极与电源线61连接。晶体管T6的第二电极与晶体管T7的第一电极和有机发光二极管OLED的阳极连接。晶体管T4的第二电极和晶体管T7的第二电极与初始化线62连接，且有机发光二极管OLED的阴极与电源线63连接。发射控制线EM1可以用作晶体管T5的栅电极和晶体管T6的栅电极。另外，栅极桥电极12可以用作晶体管T2和T3的栅电极，初始化线GI0可以用作晶体管T4的栅电极，且初始化线GI1可以用作晶体管T7的栅电极。

图5所示的其它像素包括与像素AA1相似的晶体管T1～T7和电容器的布局，然而这些布局中的一些相对于像素AA1翻转(例如，像素AB1)。像素AB1的晶体管T2的第一电极与数据线D4连接。另外，像素AC1的晶体管T2的第一电极可以与数据线D7连接，像素AD1的晶体管T2的第一电极与数据线D8连接，并且栅极桥电极14可以用作像素AC1和AD1中的晶体管T2和T3的栅电极。

像素BA1的晶体管T2的第一电极与数据线D11连接，像素BB1的晶体管T2的第一电极与数据线D12连接，并且栅极桥电极16可以用作像素BA1和BB1中的晶体管T2和T3的栅电极。此外，像素BC1的晶体管T2的第一电极与数据线D15连接，像素BD1的晶体管T2的第一电极与数据线D16连接，并且栅极桥电极18可以用作像素BC1和BD1中的晶体管T2和T3的栅电极。

像素CA1的晶体管T2的第一电极与数据线D1连接，且像素CB1的晶体管T2的第一电极与数据线D2连接。栅极桥电极20可以用作像素CA1和CB1中的晶体管T2和T3的栅电极。

像素CC1的晶体管T2的第一电极与数据线D5连接，且像素CD1的晶体管T2的第一电极与数据线D6连接。栅极桥电极22可以用作像素CC1和CD1中的晶体管T2和T3的栅电极。

像素DA1的晶体管T2的第一电极与数据线D9连接，且像素DB1的晶体管T2的第一电极与数据线D10连接。栅极桥电极24可以用作像素DA1和DB1中的晶体管T2和T3的栅电极。

像素DC1的晶体管T2的第一电极与数据线D13连接，且像素DD1的晶体管T2的第一电极与数据线D14连接。栅极桥电极26可以用作像素DC1和DD1中的晶体管T2和T3的栅电极。

在第二像素行的像素CA1、CB1、CC1、CD1、DA1、DB1、DC1和DD1中，发射控制线EM2可以用作晶体管T5和T6的栅电极，初始化线GI1可以用作晶体管T4的栅电极，且初始化线GI2可以用作晶体管T7的栅电极。

在下文中，将参考图6描述根据一些实施例的显示装置的操作。

在时段P1期间，初始化信号GI[0]处于低电平，使得第一像素行的所有像素的晶体管T4导通。然后，通过初始化电压VINT将驱动晶体管T1的栅极电压初始化。

在时段P2期间，初始化信号GI[1]处于低电平，使得第一像素行的所有像素的晶体管T7导通。然后，通过初始化电压VINT将第一像素行的所有有机发光二极管OLED的阳极电压初始化。第二像素行的所有像素的晶体管T4导通，以将驱动晶体管T1的栅极电压初始化。在时段P3期间，初始化信号GI[2]处于低电平，使得第二像素行的所有像素的晶体管T7导通。然后通过初始化电压VINT将第二像素行的所有有机发光二极管OLED的阳极电压初始化。

在时段P31期间，当解复用控制信号CLA处于低电平时，多个晶体管M3、M4、M7和M8导通，使得多个数据电压DA1可以通过多条数据线D3、D4、D7和D8被传输至多个像素AA1、AB1、AC1和AD1。在时段P3期间，扫描信号GWA[1]处于低电平，并且因此多个像素AA1、AB1、AC1和AD1的晶体管T2和T3导通。然后，像素AA1、AB1、AC1和AD1的驱动晶体管T1被二极管连接，并且驱动晶体管T1的栅极电压变为通过将数据电压补偿驱动晶体管T1的阈值电压而获得的电压。

在时段P31期间，由于解复用控制信号CLC处于低电平，但扫描信号GWC[1]处于高电平，所以多个像素CA1、CB1、CC1和CD1的晶体管T2截止。于是，像素CA1、CB1、CC1和CD1未电连接到相应的数据线，因此数据电压未被传输。

在时段P41期间，当解复用控制信号CLB处于低电平时，多个晶体管M11、M12、M15、M16可以导通，以通过多条数据线D11、D12、D15和D16将多个数据电压DB1传输至多个像素BA1、BB1、BC1和BD1。在时段P4期间，由于扫描信号GWB[1]处于低电平，所以多个像素BA1、BB1、BC1和BD1的晶体管T2和T3导通。于是，像素BA1、BB1、BC1、BD1的驱动晶体管T1被二极管连接，并且驱动晶体管T1的栅极电压变为通过将数据电压补偿驱动晶体管T1的阈值电压而获得的电压。由于发射控制信号EM[1]在时段P4结束时处于低电平，所以晶体管T5和T6导通，以将电源电压ELVDD提供给驱动晶体管T1的源电极，并且驱动晶体管T1的驱动电流被提供给有机发光二极管OLED。于是，第一像素行的所有有机发光二极管OLED根据驱动电流发光。

在时段P41期间，由于解复用控制信号CLD处于低电平，但是扫描信号GWD[1]处于高电平，所以多个像素DA1、DB1、DC1和DD1的晶体管T2截止。于是，像素DA1、DB1、DC1和DD1未电连接到相应的数据线，因此数据电压未被传输。

在时段P51期间，当解复用控制信号CLC处于低电平时，多个晶体管M1、M2、M5和M6导通，并且多个数据电压DC1通过多条数据线D1、D2、D5和D6被传输至多个像素CA1、CB1、CC1和CD1。在时段P5期间，由于扫描信号GWC[1]处于低电平，多个像素CA1、CB1、CC1和CD1的晶体管T2和T3导通。于是，像素CA1、CB1、CC1和CD1的驱动晶体管T1被二极管连接，并且驱动晶体管T1的栅极电压变为通过将数据电压补偿驱动晶体管T1的阈值电压而获得的电压。

在时段P61期间，当解复用控制信号CLD处于低电平时，多个晶体管M9、M10、M13和M14导通，多个数据电压DD1通过多条数据线D9、D10、D13和D14被传输至多个像素DA1、DB1、DC1和DD1。在时段P6期间，由于扫描信号GWD[1]处于低电平，所以像素DA1、DB1、DC1和DD1的晶体管T2和T3导通。于是，像素DA1、DB1、DC1和DD1的驱动晶体管T1被二极管连接，并且驱动晶体管T1的栅极电压变为通过将数据电压补偿驱动晶体管T1的阈值电压而获得的电压。由于发射控制信号EM[2]在时段P6结束时处于低电平，所以晶体管T5和T6导通，以将电源电压ELVDD提供给驱动晶体管T1的源电极，并且驱动晶体管T1的驱动电流被提供至有机发光二极管OLED。于是，第二像素行的所有有机发光二极管OLED根据驱动电流发光。

另外，扫描信号GWA[n]在时段P1期间处于低电平，并且多个数据电压DAn在时段P1的、其中解复用控制信号CLA处于低电平的一时段(例如，部分)期间被写入到第(k+1)像素行中的多个A像素组中。而且，多个数据电压DBn在时段P1的、其中解复用控制信号CLB处于低电平的一时段期间被写入到第(k-1)像素行中的多个B像素组中。于是，当发射控制信号EM[k-1]处于低电平时，第(k-1)像素行的所有像素发光。

扫描信号GWC[n]在时段P2期间处于低电平，并且多个数据电压DCn在时段P2的、其中解复用控制信号CLC处于低电平的一时段期间被写入到第k像素行中的多个C像素组中。另外，多个数据电压DDn在时段P2的、其中解复用控制信号CLD处于低电平的一时段期间被写入到第k像素行中的多个D像素组中。于是，当发射控制信号EM[k]处于低电平时，第k像素行的所有像素发光。

在时段P3期间，初始化信号GI[2]处于低电平，并且因此第三像素行的全部像素的晶体管T4导通。于是，通过初始化电压VINT将第三像素行的所有驱动晶体管T1的栅极电压初始化。

在时段P5期间，初始化信号GI[3]处于低电平，并且因此第三像素行的全部像素的晶体管T7导通。于是，通过初始化电压VINT将第三像素行的所有有机发光二极管OLED的阳极电压初始化。第四像素行的所有像素的晶体管T4导通，并且因此第四像素行的所有驱动晶体管T1的栅极电压被初始化。

在时段P7期间，初始化信号GI[4]处于低电平，并且因此第四像素行的所有像素的晶体管T7导通。于是，通过初始化电压VINT将第四像素行的所有有机发光二极管OLED的阳极电压初始化。

扫描信号GWA[2]在时段P7期间处于低电平，并且多个数据电压DA2在解复用控制信号CLA处于低电平的时段期间被写入到第三像素行中的多个A像素组中。此外，多个数据电压DB2在时段P7的、其中解复用控制信号CLB处于低电平的一时段期间被写入到第三像素行中的多个B像素组中。于是，当发射控制信号EM[3]处于低电平时，第三像素行的所有像素发光。

扫描信号GWC[2]在时段P8期间处于低电平，并且多个数据电压DC2在时段P8的、其中解复用控制信号CLC处于低电平的一时段期间被写入到第四像素行中的多个C像素组中。此外，多个数据电压DD2在时段P8、其中解复用控制信号CLD处于低电平的一时段期间被写入到第四像素行中的多个D像素组中。于是，当发射控制信号EM[4]处于低电平时，第四像素行的所有像素发光。

以这种方式，可以在显示单元10的像素行单元中，进行初始化操作、补偿阈值电压/写入数据的操作和发射操作。

在一些实施例中，数据线D3、D4、D7和D8在除时段P3的时段P31以外的时段期间处于浮置状态，而不是被连接至放大器。在一些实施例中，当数据线D11、D12、D15和D16与放大器连接以提供数据电压时，数据线D11、D12、D15和D16的电压变化不影响被写入到处于浮置状态的数据线D3、D4、D7和D8的电压。这是因为，由于出现在数据线D11、D12、D15和D16与数据线D3、D4、D7和D8之间的寄生电容非常小，所以数据线D11、D12、D15和D16与数据线D3、D4、D7和D8之间的耦合基本上不发生。具体地说，尽管数据线D8与数据线D11之间的距离最近，但即使在这种情况下，它们之间的寄生电容也是可以忽略的。

根据一些实施例，A像素组、B像素组、C像素组和D像素组以Z字形图案布置，并且与两个相邻像素对应的两条数据线被布置在这两个像素之间。从而，尽管数据被完全写入到像素行中与两条扫描栅极线中的第一条对应的多个像素组中，然后在与扫描栅极线中的第二条对应的多个像素组中执行数据写入操作，但不发生由寄生电容引起的耦合。

解复用控制信号CLA、CLB、CLC和CLD不限于图6所示的波形。例如，它们的时段可以加倍，并且它们的占空比与图6所示的波形相比可以减半。例如，解复用控制信号CLA、CLB、CLC和CLD的一个时段可以是时段P3+P5，并且可以只在时段P31、P41、P51和P61期间处于低电平。

图7是示出图5所示的像素的布局的俯视平面图。

在图7中，与图5中示出的那些相同的组成元件由相同的附图标记表示。

如图7所示，第一栅极桥电极11的第一端通过接触孔CH1与扫描栅极线GWA1连接，并且第一栅极桥电极11的第二端通过接触孔CH2与第二栅极桥电极12的第一端连接。

第二栅极桥电极12是横跨两个像素AA1和AB1的晶体管T2和T3的半导体层布置的栅电极。第二栅极桥电极12可以包括在与第二栅极桥电极12的延伸方向(即第二方向x)交叉的方向(即第一方向y)上延伸第一电极125，并且第一电极125可以是晶体管T3的双栅电极之一。以上描述可以适用于根据一些实施例的显示单元10的所有第二栅极桥电极。

第一栅极桥电极13的第一端通过接触孔CH3与扫描栅极线GWA1连接，并且第一栅极桥电极13的第二端通过接触孔CH4与第二栅极桥电极14的第一端连接。第一栅极桥电极15的第一端通过接触孔CH5与扫描栅极线GWB1连接，并且第一栅极桥电极15的第二端通过接触孔CH6与第二栅极桥电极16的第一端连接。第一栅极桥电极17的第一端通过接触孔CH7与扫描栅极线GWB1连接，并且第一栅极桥电极17的第二端通过接触孔CH8与第二栅极桥电极18的第一端连接。

第一栅极桥电极19的第一端通过接触孔CH9与扫描栅极线GWC1连接，并且第一栅极桥电极19的第二端通过接触孔CH10与第二栅极桥电极20的第一端连接。第一栅极桥电极21的第一端通过接触孔CH11与扫描栅极线GWC1连接，并且第一栅极桥电极21的第二端通过接触孔12与第二栅极桥电极22的第一端连接。第一栅极桥电极23的第一端通过接触孔CH13与扫描栅极线GWD1连接，并且第一栅极桥电极23的第二端通过接触孔CH14与第二栅极桥电极24的第一端连接。第一栅极桥电极25的第一端通过接触孔CH15与扫描栅极线GWD1连接，并且第一栅极桥电极25的第二端通过接触孔CH16与第二栅极桥电极26的第一端连接。

栅极桥的结构以及对应扫描栅极线之间的连接结构可以进行各种修改。下面将参考图8至图10对一些实施例进行描述。

图8示出了根据一些实施例的位于显示装置中的多个像素、用于驱动像素的多条扫描栅极线、多条初始化线以及多条数据线和电源线。

与图5相同，在图8中示出了多个像素当中的第一像素行和第二像素行的九个像素。在图8中，与图5的示例性实施例中的那些相同的构成元件由相同的附图标记表示。在下文中，将描述图8的实施例与图5的示例性实施例的不同。

如图8所示，在根据一些实施例的显示单元10中，连接至第一栅极桥电极11与扫描栅极线GWA1的节点112的位置与图5的示例性实施例不同。节点112可以位于与两个对应像素中的一个像素AA1相对应的像素区域中，以减小栅极桥和数据线之间的电容。

例如，与第一栅极桥电极11相对应的扫描栅极线GWA1连接的节点112在第一方向y上的位置可以根据对应的扫描栅极线GWA1的位置确定。另外，第二方向x上的位置可以被确定为位于最靠近两个像素AA1和AB1的一侧(图8中的左侧)的数据线D2与两个对应像素中的位于一侧的像素AA1的晶体管T3之间的部分。与图5的其中节点111位于数据线D1与数据线D2之间、扫描栅极线GWA1中的示例性实施例不同，根据图8的实施例的节点112位于数据线D2与像素AA1的晶体管T3之间、扫描栅极线GWA1中。

节点132位于数据线D6与像素AC1的晶体管T3之间、扫描栅极线GWA1中。节点152位于数据线D10与像素BA1的晶体管T3之间、扫描栅极线GWB1中。节点172位于数据线D14与像素BC1的晶体管T3之间、扫描栅极线GWB1中。节点192位于数据线D3与像素CB1的晶体管T3之间、扫描栅极线GWC1中。节点212位于数据线D7与像素CD1的晶体管T3之间、扫描栅极线GWC1中。节点232位于数据线D11与像素DB1的晶体管T3之间、扫描栅极线GWD1中。节点252位于数据线D15与像素DD1的晶体管T3之间、扫描栅极线GWD1中。

图9示出了根据一些实施例的位于显示装置中的多个像素、用于驱动像素的多条扫描栅极线、多条初始化线以及多条数据线和电源线。

与图5相同，图9中示出了多个像素中的第一像素行和第二像素行的九个像素。在图9中，与图5所示的示例性实施例的那些相同的构成元件由相同的附图标记表示。以下对图9的实施例与图5的示例性实施例的不同进行描述。

如图9所示，在根据一些实施例的显示单元10中，栅极桥具有倒T形。

第一栅极桥电极51和扫描栅极线GWA1彼此连接的节点511位于两个对应像素AA1和AB1之间的两条数据线D3和D4之间。第二栅极桥电极52基于第一栅极桥电极51横跨彼此对应的两个像素AA1和AB1。此外，第一栅极桥电极51和第二栅极桥电极52在第二栅极桥电极52的中间点彼此连接。

第一栅极桥电极53和扫描栅极线GWA1彼此连接的节点531位于两个对应像素AC1和AD1之间的两条数据线D7和D8之间。第二栅极桥电极54基于第一栅极桥电极53横跨彼此对应的两个像素AC1和AD1。此外，第一栅极桥电极53和第二栅极桥电极54在第二栅极桥电极54的中间点彼此连接。

第一栅极桥电极55和扫描栅极线GWB1彼此连接的节点551位于两个对应像素BA1和BB1之间的两条数据线D11和D12之间。第二栅极桥电极56基于第一栅极桥电极55横跨彼此对应的两个像素BA1和BB1。此外，第一栅极桥电极55和第二栅极桥电极56在第二栅极桥电极56的中间点彼此连接。

第一栅极桥电极57和扫描栅极线GWB1彼此连接的节点571位于两个对应像素BC1和BD1之间的两条数据线D15和D16之间。第二栅极桥电极58基于第一栅极桥电极57横跨彼此对应的两个像素BC1和BD1之间。此外，第一栅极桥电极57和第二栅极桥电极58在第二栅极桥电极58的中间点彼此连接。

第一栅极桥电极59和扫描栅极线GWC1彼此连接的节点591位于两个对应像素CA1和CB1之间的两条数据线D1和D2之间。第二栅极桥电极60基于第一栅极桥电极59横跨彼此对应的两个像素CA1和CB1。此外，第一栅极桥电极59和第二栅极桥电极60在第二栅极桥电极60的中间点彼此连接。

第一栅极桥电极61和扫描栅极线GWC1彼此连接的节点611位于两个对应像素CC1和CD1之间的两条数据线D5和D6之间。第二栅极桥电极62基于第一栅极桥电极61横跨彼此对应的两个像素CC1和CD1。此外，第一栅极桥电极61和第二栅极桥电极62在第二栅极桥电极62的中间点彼此连接。

第一栅极桥电极63和扫描栅极线GWD1彼此连接的节点631位于两个对应像素DA1和DB1之间的两条数据线D9和D10之间。第二栅极桥电极64基于第一栅极桥电极63横跨彼此对应的两个像素DA1和DB1。此外，第一栅极桥电极63和第二栅极桥电极64在第二栅极桥电极64的中间点彼此连接。

第一栅极桥电极65和扫描栅极线GWD1彼此连接的节点651位于两个对应像素DC1和DD1之间的两条数据线D13和D14之间。第二栅极桥电极66基于第一栅极桥电极65横跨彼此对应的两个像素DC1和DD1之间。此外，第一栅极桥电极65和第二栅极桥电极66在第二栅极桥电极66的中间点彼此连接。

图10是示出图9中所示的像素的布局的俯视平面图。

在图10中，与图9中示出的那些相同的构成元件由相同的附图标记表示。

如图10所示，第一栅极桥电极51的第一端通过接触孔CH17与扫描栅极线GWA1连接，并且第一栅极桥电极51的第二端在第二栅极桥电极52的中间点通过接触孔CH18与第二栅极桥电极52连接。

第二栅极桥电极52是基于第一栅极桥电极51横跨两个像素AA1和AB1的晶体管T2和T3的半导体层的栅电极。第二栅极桥电极52可以包括在与第二栅极桥电极52的延伸方向(即第二方向x)交叉的方向(即第一方向y)上延伸的第一电极525，并且第一电极525可以是晶体管T3的双栅电极之一。以上描述可以适用于根据一些实施例的显示单元10的所有第二栅极桥电极。

第一栅极桥电极53的第一端通过接触孔CH19与扫描栅极线GWA1连接，且第一栅极桥电极53的第二端在第二栅极桥电极54的中间点通过接触孔CH20与第二栅极桥电极54连接。第一栅极桥电极55的第一端通过接触孔CH21与扫描栅极线GWB1连接，且第一栅极桥电极55的第二端在第二栅极桥电极56的中间点通过接触孔CH22与第二栅极桥电极56连接。第一栅极桥电极57的第一端通过接触孔CH23与扫描栅极线GWB1连接，且第一栅极桥电极57的第二端在第二栅极桥电极58的中间点通过接触孔CH24与第二栅极桥电极58连接。

第一栅极桥电极59的第一端通过接触孔CH25与扫描栅极线GWC1连接，且第一栅极桥电极59的第二端在第二栅极桥电极60的中间点通过接触孔CH26与第二栅极桥电极60连接。第一栅极桥电极61的第一端通过接触孔CH27与扫描栅极线GWC1连接，且第一栅极桥电极61的第二端在第二栅极桥电极62的中间点通过接触孔CH28与第二栅极桥电极62连接。第一栅极桥电极63的第一端通过接触孔CH29与扫描栅极线GWD1连接，且第一栅极桥电极63的第二端在第二栅极桥电极64的中间点通过接触孔CH30与第二栅极桥电极64连接。第一栅极桥电极65的第一端通过接触孔CH31与扫描栅极线GWD1连接，且第一栅极桥电极65的第二端在第二栅极桥电极66的中间点通过接触孔CH32与第二栅极桥电极66连接。

尽管，在目前为止描述的实施例中，像素电路被描述为包括七个晶体管和一个电容器的结构，但是本发明不限于此或由此限制。例如，一些实施例可以被应用于能够通过两条扫描栅极线控制像素行上的多个像素的数据写入操作的结构。

虽然已经描述了本发明的示例性实施例，但应该理解的是，本发明不限于这些示例，但是本领域普通技术人员可以在如权利要求书所述的本发明的精神和范围内做出各种变化和修改。因此，所公开的主题不限于在此描述的任何单一实施例，并且上述实施例被认为是说明性的而不是限制性的。因此，本发明构思的范围仅根据所附权利要求及其等同内容来确定。

附图标记的描述

1：显示装置

10：显示单元

20：信号控制器

30：源驱动器

40：栅驱动器

Claims (17)

1.一种显示装置，包括：

多个像素，包括多个第一像素和多个第二像素；

第一扫描栅极线和第二扫描栅极线，均被配置为将扫描信号传输至所述多个像素的第一像素行；

多个第一栅极桥，与所述第一扫描栅极线连接，以将所述扫描信号传输至所述第一像素行的所述多个第一像素；

多个第二栅极桥，与所述第二扫描栅极线连接，以将所述扫描信号传输至所述第一像素行的所述多个第二像素；

多条第一数据线，被配置为提供与所述第一像素对应的多个数据电压；及

多条第二数据线，被配置为提供与所述第二像素对应的多个数据电压，

其中，所述第一数据线中的两条第一数据线位于所述第一像素中的与所述两条第一数据线对应的两个第一像素之间，并且所述第二数据线中的两条第二数据线位于所述第二像素中的与所述两条第二数据线对应的两个第二像素之间。

2.根据权利要求1所述的显示装置，进一步包括：

第三扫描栅极线和第四扫描栅极线，均被配置为将所述扫描信号传输至所述多个像素的第二像素行；

多个第三栅极桥，与所述第三扫描栅极线连接，以将所述扫描信号传输至所述第二像素行的多个第三像素；

多个第四栅极桥，与所述第四扫描栅极线连接，以将所述扫描信号传输至所述第二像素行的多个第四像素；

多条第三数据线，被配置为提供与所述第三像素对应的多个数据电压；及

多条第四数据线，被配置为提供与所述第四像素对应的多个数据电压，

其中，所述第三数据线中的两条第三数据线位于所述第三像素中的与所述两条第三数据线对应的两个第三像素之间，并且所述第四数据线中的两条第四数据线位于所述第四像素中的与所述两条第四数据线对应的两个第四像素之间。

3.根据权利要求2所述的显示装置，

其中所述第一像素被分为多个第一像素组，所述第二像素被分为多个第二像素组，所述第三像素被分为多个第三像素组，并且所述第四像素被分为多个第四个像素组，

其中所述第一像素组与所述第二像素组交替位于所述第一像素行，并且所述第三像素组与所述第四像素组交替位于所述第二像素行，并且

其中所述第三像素组中的每一组与相邻的第一像素组相比，基于所述多个像素的列方向在第一方向上偏移一个像素，并且所述第四像素组中的每一组与相邻的第二像素组相比，基于所述多个像素的所述列方向在所述第一方向上偏移一个像素。

4.根据权利要求1所述的显示装置，

其中所述第一栅极桥中的每一个包括：

第一栅极桥电极，沿第一方向放置并与所述第一扫描栅极线连接，和

第二栅极桥电极，沿所述第一扫描栅极线延伸的第二方向放置并与所述第一栅极桥电极连接。

5.根据权利要求4所述的显示装置，

其中所述第一栅极桥电极与所述第一扫描栅极线彼此连接的节点位于两条相邻数据线之间，并且

其中所述两条相邻数据线位于所述对应的两个第一像素的一侧。

6.根据权利要求4所述的显示装置，其中所述第一栅极桥电极和所述第一扫描栅极线彼此连接的节点位于像素区域中，所述像素区域与所述对应的两个第一像素中的位于第一侧的第一像素相对应。

7.根据权利要求6所述的显示装置，其中所述节点位于与被放置于所述第一侧的所述第一像素相邻的数据线与使用所述第二栅极桥电极作为栅电极的晶体管之间。

8.根据权利要求7所述的显示装置，其中所述晶体管根据通过所述第一扫描栅极线传输的扫描信号二极管连接所述第一像素的驱动晶体管。

9.根据权利要求4所述的显示装置，

其中所述第一栅极桥电极的第一端与所述第一扫描栅极线连接，

其中所述第一栅极桥电极的第二端与所述第二栅极桥电极的第一端连接，并且

其中所述第二栅极桥电极用作与所述两条第一数据线中的每一条连接的晶体管的栅电极。

10.根据权利要求4所述的显示装置，

其中所述第一栅极桥电极的第一端与所述第一扫描栅极线连接，并且

其中所述第一栅极桥电极的第二端在所述第二栅极桥电极的中间点与所述第二栅极桥电极连接。

11.根据权利要求10所述的显示装置，其中所述第一栅极桥电极与所述第一扫描栅极线彼此连接的节点位于所述两条第一数据线之间。

12.一种显示装置，包括：

第一扫描栅极线，被配置为传输第一扫描信号；

第二扫描栅极线，被配置为传输第二扫描信号；

第一栅极桥，与所述第一扫描栅极线连接，以将所述第一扫描信号传输至对应的两个第一像素；

第二栅极桥，与所述第二扫描栅极线连接，以将所述第二扫描信号传输至对应的两个第二像素；

两条第一数据线，位于所述两个第一像素之间并分别与所述两个第一像素连接；以及

两条第二数据线，位于所述两个第二像素之间并分别与所述两个第二像素连接，

其中所述两个第一像素和所述两个第二像素位于同一像素行。

13.根据权利要求12所述的显示装置，进一步包括：

第三扫描栅极线，被配置为传输第三扫描信号；

第四扫描栅极线，被配置为传输第四扫描信号；

第三栅极桥，与所述第三扫描栅极线连接，以将所述第三扫描信号传输至两个第三像素；

第四栅极桥，与所述第四扫描栅极线连接，以将所述第四扫描信号传输至两个第四像素；

两条第三数据线，位于所述两个第三像素之间并分别与所述两个第三像素连接；以及

两条第四数据线，位于所述两个第四像素之间并分别与所述两个第四像素连接，

其中所述两个第三像素和所述两个第四像素位于同一像素行。

14.根据权利要求13所述的显示装置，

其中所述两条第一数据线和所述两条第三数据线彼此相邻，并且

其中所述两个第三像素中的第一个与所述两个第一像素中的第一个位于同一第一像素阵列处，并且当所述两个第三像素中的第二个位于所述第一像素阵列的第一侧时，所述两个第一像素中的第二个位于所述第一像素阵列的第二侧。

15.根据权利要求14所述的显示装置，其中所述第一栅极桥与所述第一扫描栅极线彼此连接的节点在所述第一扫描栅极线中位于所述两条第三数据线之间。

16.根据权利要求14所述的显示装置，其中所述第三栅极桥与所述第三扫描栅极线彼此连接的节点在所述第三扫描栅极线中位于所述两条第一数据线之间。

17.根据权利要求12所述的显示装置，其中所述第一栅极桥和所述第一扫描栅极线彼此连接的节点位于所述两条第一数据线之间。