KR20190024330A - 전계발광표시장치 및 이의 구동방법 - Google Patents

전계발광표시장치 및 이의 구동방법 Download PDF

Info

Publication number
KR20190024330A
KR20190024330A KR1020170111225A KR20170111225A KR20190024330A KR 20190024330 A KR20190024330 A KR 20190024330A KR 1020170111225 A KR1020170111225 A KR 1020170111225A KR 20170111225 A KR20170111225 A KR 20170111225A KR 20190024330 A KR20190024330 A KR 20190024330A
Authority
KR
South Korea
Prior art keywords
transistor
electrode
electrode connected
line
nth
Prior art date
Application number
KR1020170111225A
Other languages
English (en)
Other versions
KR102414594B1 (ko
Inventor
김재성
유준석
김중철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170111225A priority Critical patent/KR102414594B1/ko
Priority to US16/002,630 priority patent/US10872570B2/en
Priority to EP18191531.5A priority patent/EP3451321B1/en
Publication of KR20190024330A publication Critical patent/KR20190024330A/ko
Application granted granted Critical
Publication of KR102414594B1 publication Critical patent/KR102414594B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 명세서는 표시 패널, 서브 픽셀 및 전압 전달부를 포함하는 전계발광표시장치를 제공한다. 표시 패널은 영상을 표시하는 표시영역과 영상을 비표시하는 비표시영역을 갖는다. 서브 픽셀은 표시영역에 위치한다. 전압 전달부는 비표시영역에 위치하고 외부로부터 인가된 신호 또는 표시 패널 상에서 생성된 신호에 대응하여 서브 픽셀에 레퍼런스전압을 전달한다.

Description

전계발광표시장치 및 이의 구동방법{Light Emitting Display Device and Driving Method thereof}
본 명세서는 전계발광표시장치 및 이의 구동방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보 간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 전계발광표시장치, 액정표시장치 및 양자점표시장치 등과 같은 다양한 형태의 표시장치에 대한 사용이 증가하고 있다.
표시장치에는 복수의 서브 픽셀을 포함하는 표시 패널, 표시 패널을 구동하는 구동부 및 표시 패널에 전원을 공급하는 전원 공급부 등이 포함된다. 구동부에는 표시 패널에 스캔신호(또는 게이트신호)를 공급하는 스캔구동부 및 표시 패널에 데이터전압을 공급하는 데이터 구동부 등이 포함된다.
전계발광표시장치는 서브 픽셀들에 스캔신호 및 데이터전압 등이 공급되면, 선택된 서브 픽셀의 발광다이오드가 빛을 발광하게 됨으로써 영상을 표시할 수 있게 된다. 발광다이오드는 유기물을 기반으로 구현되거나 무기물을 기반으로 구현된다.
전계발광표시장치는 서브 픽셀 내부에 포함된 발광다이오드로부터 생성된 빛을 기반으로 영상을 표시하므로 차세대 표시장치로 각광받는 등 다양한 장점을 지니고 있다. 그러나 전계발광표시장치는 서브 픽셀에 포함된 소자의 문턱전압이 변하는 시변 특성(또는 경시변화)을 가지고 있어 이를 보상할 필요가 있다.
그 결과, 전계발광표시장치의 시변 특성을 보상할 수 있는 다양한 보상 방식이 제안되어 왔다. 하지만, 일반적으로 제시된 보상 방식 중 일부는 전압 강하분이 고려되지 않아 표시 패널 상에서의 상하 휘도 불균일이나 크로스토크(Cross-talk) 등 화질 이슈를 초래하고 있어 개선이 필요하다.
이에 본 명세서의 발명자들은 위에서 언급한 문제점들을 인식하고, 전압인가 배선에 대한 전압 강하를 최소화하기 위한 표시 패널을 고안하고, 이를 적용한 표시장치를 발명하였다.
상술한 배경기술의 문제점을 해결하기 위한 본 명세서는 전압 강하분을 고려한 시변 특성 보상으로 표시 패널 상에서의 상하 휘도 불균일이나 크로스토크(Cross-talk) 등의 화질 이슈가 초래되는 현상을 방지 또는 개선하는 것이다.
본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상술한 과제 해결 수단으로 본 명세서는 표시 패널, 서브 픽셀 및 전압 전달부를 포함하는 전계발광표시장치를 제공한다. 표시 패널은 영상을 표시하는 표시영역과 영상을 비표시하는 비표시영역을 갖는다. 서브 픽셀은 표시영역에 위치한다. 전압 전달부는 비표시영역에 위치하고 외부로부터 인가된 신호 또는 표시 패널 상에서 생성된 신호에 대응하여 서브 픽셀에 레퍼런스전압을 전달한다.
다른 측면에서 본 명세서는 영상을 표시하는 표시영역과 영상을 비표시하는 비표시영역을 갖는 표시 패널, 표시영역에 위치하는 서브 픽셀, 및 비표시영역에 위치하고 서브 픽셀에 레퍼런스전압을 전달하는 전압 전달부를 포함하는 전계발광표시장치의 구동방법을 제공한다. 전계발광표시장치의 구동방법은 서브 픽셀을 초기화하기 위한 초기화 단계, 및 서브 픽셀의 구동 트랜지스터의 문턱전압을 보상하기 위한 샘플링 단계를 포함한다. 샘플링 단계 동안 전압 전달부는 표시 패널의 외부로부터 인가된 신호 또는 표시 패널 상에서 생성된 신호에 대응하여 동작한다.
본 명세서는 제1전원전압의 전압 강하분을 고려한 시변 특성(또는 경시변화) 보상으로 표시 패널 상에서의 상하 휘도 불균일이나 크로스토크(Cross-talk) 등 화질 이슈가 초래되는 현상을 방지 또는 개선할 수 있는 효과가 있다.
또한, 본 명세서는 레퍼런스전압을 서브 픽셀에 전달하기 위한 회로를 비표시영역에 배치함으로써, 서브 픽셀 내의 전극이나 배선의 콘택 수를 절감할 수 있음은 물론 고집적에 유리하여 표시 패널의 대화면 및 고해상도 구현 시, 개구율 저하를 방지할 수 있는 효과가 있다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.
도 1은 유기전계발광표시장치의 개략적인 블록도.
도 2는 도 1에 도시된 서브 픽셀의 개략적인 블록도.
도 3은 도 1에 도시된 스캔 구동부의 배치 예시도.
도 4는 실험예에 따른 유기전계발광표시장치를 설명하기 위한 서브 픽셀 회로 구성도.
도 5는 도 4에 도시된 서브 픽셀 회로의 일부 구동 특성을 설명하기 위한 파형도.
도 6은 본 명세서의 제1실시예에 따른 유기전계발광표시장치를 개략적으로 설명하기 위한 표시 패널의 구성도.
도 7은 도 6에 도시된 서브 픽셀 회로의 일부 구동 특성을 설명하기 위한 파형도.
도 8은 본 명세서의 제1실시예에 따라 제N전압 전달부의 구성을 더욱 상세히 나타낸 도면.
도 9 내지 16은 도 8의 구성에 따른 구동방법을 더욱 상세히 설명하기 위한 도면들.
도 17은 본 명세서의 제2실시예에 따른 유기전계발광표시장치를 개략적으로 설명하기 위한 표시 패널의 구성도.
도 18은 도 17에 도시된 서브 픽셀 회로의 일부 구동 특성을 설명하기 위한 파형도.
도 19는 본 명세서의 제3실시예에 따른 유기전계발광표시장치를 개략적으로 설명하기 위한 표시 패널의 구성도.
도 20은 도 19에 도시된 서브 픽셀 회로의 일부 구동 특성을 설명하기 위한 파형도.
이하, 본 명세서의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
이하에서 설명되는 전계발광표시장치는 텔레비젼, 영상 플레이어, 개인용 컴퓨터(PC), 홈시어터, 스마트폰, 가상현실기기(VR) 등으로 구현될 수 있다. 이하에서 설명되는 전계발광표시장치는 유기발광다이오드(발광소자)를 기반으로 구현된 유기전계발광표시장치를 일례로 설명한다. 그러나 이하에서 설명되는 전계발광표시장치는 무기발광다이오드를 기반으로 구현될 수도 있다.
또한, 이하에서 설명되는 유기전계발광표시장치는 P타입 트랜지스터 또는 N타입 트랜지스터 중 하나 이상을 기반으로 구현된다. P타입 트랜지스터와 N타입 트랜지스터의 경우, 게이트전극을 제외하고 타입에 따라 소오스전극과 드레인전극의 위치가 다를 수 있는바, 이를 한정하지 않기 위해 이들을 제1전극과 제2전극으로 명명한다.
도 1은 유기전계발광표시장치의 개략적인 블록도이고, 도 2는 도 1에 도시된 서브 픽셀의 개략적인 블록도이며, 도 3은 도 1에 도시된 스캔 구동부의 배치 예시도이다.
도 1에 도시된 바와 같이, 유기전계발광표시장치에는 영상 처리부(110), 타이밍 제어부(120), 데이터 구동부(140), 스캔 구동부(130), 표시 패널(150) 및 전원 공급부(180)가 포함된다.
영상 처리부(110)는 외부로부터 공급된 영상 데이터와 더불어 각종 장치를 구동하기 위한 구동신호 등을 출력한다. 영상 처리부(110)로부터 출력되는 구동신호에는 데이터 인에이블 신호, 수직 동기신호, 수평 동기신호 및 클럭신호가 포함될 수 있으나 이 신호들은 설명의 편의상 생략 도시한다.
타이밍 제어부(120)는 영상 처리부(110)로부터 영상 데이터와 더불어 구동신호 등을 공급받는다. 타이밍 제어부(120)는 구동신호에 기초하여 스캔 구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다.
데이터 구동부(140)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 데이터전압을 출력한다. 데이터 구동부(140)는 타이밍 제어부(120)로부터 공급되는 디지털 형태의 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압에 기초한 아날로그 형태의 데이터전압으로 변환한다. 데이터 구동부(140)는 데이터라인들(DL1 ~ DLn)을 통해 데이터전압을 출력한다. 데이터 구동부(140)는 IC(Integrated Circuit) 형태로 형성될 수 있다.
스캔 구동부(130)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 스캔신호를 출력한다. 스캔 구동부(130)는 스캔라인들(GL1 ~ GLm)을 통해 스캔신호를 출력한다. 스캔 구동부(130)는 IC(Integrated Circuit) 형태로 형성될 수 있다.
전원 공급부(180)는 고전위전압과 저전위전압 등을 출력한다. 전원 공급부(180)로부터 출력된 고전위전압과 저전위전압 등은 표시 패널(150)에 공급된다. 고전위전압은 제1전원라인(EVDD)을 통해 표시 패널(150)에 공급되고 저전위전압은 제2전원라인(EVSS)을 통해 표시 패널(150)에 공급된다. 전원 공급부(180)로부터 출력된 전압은 데이터 구동부(140)나 스캔 구동부(130)에서 이용되기도 한다.
표시 패널(150)은 데이터 구동부(140) 및 스캔 구동부(130)로부터 공급된 데이터전압 및 스캔신호 그리고 전원 공급부(180)로부터 공급된 전원에 대응하여 영상을 표시한다. 표시 패널(150)은 영상을 표시할 수 있도록 동작하는 서브 픽셀들(SP)을 포함한다.
서브 픽셀들(SP)은 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함하거나 백색 서브 픽셀, 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함한다. 서브 픽셀들(SP)은 발광 특성에 따라 하나 이상 다른 발광 면적을 가질 수 있다.
도 2에 도시된 바와 같이, 하나의 서브 픽셀(SP)은 스캔라인(GL1), 데이터라인(DL1), 제1전원라인(EVDD) 및 제2전원라인(EVSS)과 연결된다. 서브 픽셀(SP)은 픽셀 회로의 구성에 따라 트랜지스터와 커패시터의 개수는 물론 구동 방법이 결정된다.
도 3에 도시된 바와 같이, 표시 패널(150)은 서브 픽셀들(SP)을 기반으로 영상을 표시하는 표시영역(AA)과 신호라인이나 구동회로 등이 위치하며 영상을 표시하지 않는 비표시영역(NA)을 포함한다.
스캔 구동부(130)는 표시 패널(150)의 비표시영역(NA)에 게이트인패널(Gate In Panel) 방식으로 형성된다. 스캔 구동부(130)는 표시 패널(150)의 좌우측에 각각 배치되거나 어느 일측에 배치될 수 있다. 스캔 구동부(130)는 다수의 스테이지들로 이루어진다. 예컨대, 스캔 구동부(130)의 제1스테이지는 표시 패널(150)의 제1스캔라인을 구동하기 위한 제1스캔신호를 출력한다.
한편, 유기전계발광표시장치는 서브 픽셀 내부에 포함된 유기발광다이오드로부터 생성된 빛을 기반으로 영상을 표시하므로 차세대 표시장치로 각광받는 등 다양한 장점을 지니고 있다. 그러나 유기전계발광표시장치는 서브 픽셀에 포함된 소자(예컨대, 구동 트랜지스터 등)의 문턱전압이 변하는 시변 특성(또는 경시변화)을 가지고 있어 이를 보상할 필요가 있다.
그 결과, 유기전계발광표시장치의 시변 특성을 보상할 수 있는 다양한 보상 방식이 제안되어 왔다. 하지만, 보상 방식 중 일부는 전압 강하분이 고려되지 않아 표시 패널 상에서의 상하 휘도 불균일이나 크로스토크(Cross-talk) 등 화질 이슈를 초래하고 있어 개선이 필요하다.
이하, 유기전계발광표시장치 중 표시 패널 상에서의 상하 휘도 불균일이나 크로스토크(Cross-talk) 등 화질 이슈를 초래하고 있는 실험예의 문제를 고찰하고 이를 개선하기 위한 본 명세서의 실시예를 설명한다. 다만, 이하에서는 설명의 편의를 위해 서브 픽셀에 포함된 트랜지스터들이 모두 P타입인 것을 일례로 설명하지만, 본 명세서의 실시예는 N타입에도 적용 가능하다.
<실험예>
도 4는 실험예에 따른 유기전계발광표시장치를 설명하기 위한 서브 픽셀 회로 구성도이고, 도 5는 도 4에 도시된 서브 픽셀 회로의 일부 구동 특성을 설명하기 위한 파형도이다.
도 4 및 도 5에 도시된 바와 같이, 실험예에 따른 제N서브 픽셀은 제1 내지 제6트랜지스터(T1 ~ T6), 구동 트랜지스터(DT), 커패시터(Cst) 및 유기 발광다이오드(OLED)를 포함한다.
제1 내지 제6트랜지스터(T1 ~ T6)와 구동 트랜지스터(DT)는 P타입 트랜지스터로 구성된다. 제3트랜지스터(T3)와 제4트랜지스터(T4)는 듀얼 트랜지스터(두 개의 트랜지스터가 직렬 연결되고, 게이트 전극이 서로 연결되어 한 쌍을 이루도록 배치된 구조) 형태로 배치된다.
실험예에 따른 제N서브 픽셀은 제N발광제어신호(Em[n])가 인가되지 않는 기간 동안(로직하이를 유지하는 기간), 제1초기화 기간(INI)과 샘플링 및 제2초기화 기간(SAM)을 가지게 됨에 따라 내부 회로 기반의 보상이 이루어진다. 이 기간들 동안의 동작 특성을 간략히 설명하면 다음과 같다.
제1초기화 기간(INI) 동안 제4트랜지스터(T4)는 제N-1스캔라인(SCAN[n-1])을 통해 인가된 로직로우의 제N-1스캔신호(Scan[n-1])에 대응하여 턴온된다. 이때, 초기화라인(VINI)에는 제1전원라인(EVDD)을 통해 인가되는 제1전원전압보다 낮은 초기화전압이 인가된다. 이와 같은 동작에 의해, 구동 트랜지스터(DT)의 게이트 노드(DTG)는 초기화전압을 기반으로 초기화된다.
샘플링 및 제2초기화 기간(SAM) 동안 제1트랜지스터(T1), 제3트랜지스터(T3) 및 제6트랜지스터(T6)는 제N스캔라인(SCAN[n])을 통해 인가된 로직로우의 제N스캔신호(Scan[n])에 대응하여 턴온된다. 제N스캔라인(SCAN[n])은 제N스캔라인(SCAN[n])에 위치하는 제N서브 픽셀들을 구동하기 위한 제N스캔신호를 전달하는 스캔라인이다. 그리고 제N-1스캔라인(SCAN[n-1])은 제N스캔라인(SCAN[n])의 전단에 위치하는 제N-1서브 픽셀들을 구동하기 위한 제N-1스캔신호를 전달하는 스캔라인이다.
제1트랜지스터(T1)의 턴온 동작에 의해 제1데이터라인(DL1)을 통해 인가된 데이터전압은 구동 트랜지스터(DT)의 제1전극에 인가된다. 제3트랜지스터(T3)의 턴온 동작에 의해 구동 트랜지스터(DT)는 다이오드 커넥션 상태가 된다. 제3트랜지스터(T3)의 턴온 동작에 의해, 구동 트랜지스터(DT)의 문턱전압은 샘플링된다. 그리고 구동 트랜지스터(DT)의 제1전극에 인가된 데이터전압은 제3트랜지스터(T3)를 거쳐 게이트 노드(DTG)에 충전된다. 제6트랜지스터(T6)의 턴온 동작에 의해 유기 발광다이오드(OLED)는 초기화전압을 기반으로 초기화된다.
실험예에 따른 서브 픽셀의 보상 개념을 전류 수식으로 표현하면 다음과 같다.
Ioled = K(Vsg - Vth)² = K{(VDD-(Vdata-|Vth|) - |Vth| }² = K(VDD-Vdata)²
위의 식에서, Ioled는 유기 발광다이오드(OLED)를 통해 흐르는 전류, K는 상수, Vsg는 구동 트랜지스터(DT)의 소스전극과 게이트전극 간의 전압, Vth는 구동 트랜지스터(DT)의 문턱전압, VDD는 제1전원라인(EVDD)을 통해 인가된 제1전원전압, Vdata는 제1데이터라인(DL1)을 통해 인가된 데이터전압을 의미한다.
그런데 실험예에 따른 서브 픽셀은 제1전원라인(EVDD)을 통해 인가된 제1전원전압 조건이 고려되지 않은바, 제1전원전압의 전압 강하(IR 드랍; IR-Drop)로부터 기인되는 불량 이슈가 존재하는 것으로 나타났다. 제1전원전압의 전압 강하분은 표시 패널 상에서의 상하 휘도 불균일이나 크로스토크(Cross-talk) 등 화질 이슈를 초래하므로 이를 다음의 실시예와 같이 개선한다.
<제1실시예>
도 6은 본 명세서의 제1실시예에 따른 유기전계발광표시장치를 개략적으로 설명하기 위한 표시 패널의 구성도이고, 도 7은 도 6에 도시된 서브 픽셀 회로의 일부 구동 특성을 설명하기 위한 파형도이다.
도 6 및 도 7에 도시된 바와 같이, 제1실시예에 따른 유기전계발광표시장치는 제N서브 픽셀(SP)에 인가되는 제1전원전압의 전압 강하분을 상쇄시킬 수 있도록 외부로부터 인가된 전압을 서브 픽셀에 전달하기 위한 동작을 수행하는 제N전압 전달부(VRD)를 포함한다. 여기서, 외부는 표시영역(AA)의 외부를 의미한다.
제N전압 전달부(VRD)는 비표시영역(NA)에 배치된다. 예컨대, 제N전압 전달부(VRD)는 표시 패널의 비표시영역(NA)에 배치된 스캔 구동부(130)와 표시영역(AA)에 배치된 서브 픽셀(SP) 사이에 배치될 수 있다.
스캔 구동부(130)는 제N스캔라인(SCAN[n])에 배치된 제N서브 픽셀(SP)을 구동하는 제N스테이지(STG[G]) 등을 포함한다. 제N스테이지(STG[G])는 제N서브 픽셀(SP)을 구동하기 위한 제N발광제어신호(Em[n])와 제N스캔신호(Scan[n])를 출력한다. 제N전압 전달부(VRD)는 제N스캔라인(SCAN[n])뿐만 아니라 모든 스캔라인에 대응하여 배치된다. 즉, 제N전압 전달부(VRD)는 다수로 구성된다. 그리고 제N전압 전달부(VRD)를 비표시영역(NA)에 배치함으로써, 제 N 전압 전달부(VRD)를 표시영역(AA)에 배치된 복수의 서브 픽셀(SP) 마다 배치하는 것보다 서브 픽셀(SP)을 고집적화할 수 있으므로 고해상도 표시 패널의 구현이 가능하다.
제N전압 전달부(VRD)는 레퍼런스전압라인(VREF)을 통해 인가되는 레퍼런스전압을 특정 기간 동안 제N서브 픽셀(SP)의 전압전달 노드(VDN)에 전달하는 역할을 한다. 레퍼런스전압은 제1전원라인(EVDD)과 제2전원라인(EVSS) 사이의 전압레벨 또는 제1전원라인(EVDD)을 통해 인가되는 제1전원전압에 준하는 레벨을 가질 수 있다.
제N전압 전달부(VRD)는 적어도 하나의 스위칭 트랜지스터(VT)로 구성된다. 적어도 하나의 스위칭 트랜지스터(VT)는 외부로부터 인가된 제어신호 또는 스캔 구동부(130)로부터 출력된 스캔신호에 대응하여 턴온 또는 턴오프된다. 외부로부터 인가된 제어신호란 예컨대 타이밍 제어부 또는 전원 공급부로부터 출력된 제어신호를 의미할 수 있으나 이에 한정되지 않는다.
제1실시예에서는 제N전압 전달부(VRD)가 스캔 구동부(130)와 구분되어 독립적으로 배치되는 것을 일례로 하였다. 하지만, 제N전압 전달부(VRD)는 스캔 구동부(130)의 내부에 포함될 수도 있다.
그리고 제1실시예와 같이 제N전압 전달부(VRD)를 비표시영역(NA)에 배치하면, 레퍼런스전압 인가를 위해 동작하는 회로를 제N서브 픽셀(SP)의 내부에 배치할 때보다 공정상의 이점을 가질 수 있다. 공정상의 이점을 설명하면 다음과 같다. 첫째, 서브 픽셀 내부에 전압 전달에 필요한 회로를 배치하지 않아도 전압 전달이 가능함은 물론 전압 전달 회로의 외부 배치로 인하여 서브 픽셀 내의 전극이나 배선의 콘택 수를 절감할 수 있다. 둘째, 서브 픽셀의 공간 제약으로부터 벗어날 수 있어 고집적에 유리함은 물론 표시 패널의 대화면 및 고해상도 구현 시, 개구율 저하를 방지할 수 있다.
제1실시예에 따른 제N서브 픽셀(SP)은 제1 내지 제7트랜지스터(T1 ~ T7), 구동 트랜지스터(DT), 커패시터(Cst) 및 유기 발광다이오드(OLED)를 포함한다. 제1실시예에 따른 제N서브 픽셀(SP)은 총 8개의 트랜지스터를 기반으로 구현된 것을 일례로 도시 및 설명하나 본 명세서의 실시예는 이에 한정되지 않는다. 이하, 제1실시예에 따른 제N서브 픽셀(SP)의 구성 및 접속 관계를 설명하면 다음과 같다.
제1트랜지스터(T1)는 제N스캔라인(SCAN[n])에 게이트전극이 연결되고 제1데이터라인(DL1)에 제1전극이 연결되고 제2트랜지스터(T2)의 제1전극 및 구동 트랜지스터(DT)의 제1전극에 제2전극이 연결된다. 제1트랜지스터(T1)는 제N스캔라인(SCAN[n])을 통해 인가된 로직로우의 제N스캔신호(Scan[n])에 대응하여 턴온된다. 제1트랜지스터(T1)가 턴온되면, 제1데이터라인(DL1)을 통해 인가된 데이터전압은 제1트랜지스터(T1)의 제2전극(또는 제1트랜지스터와 제2트랜지스터 사이)에 충전된다.
제2트랜지스터(T2)는 제N발광제어신호라인(EM[n])에 게이트전극이 연결되고 제1트랜지스터(T2)의 제2전극에 제1전극이 연결되고 제1전원라인(EVDD) 및 제7트랜지스터(T7)의 제1전극에 제2전극이 연결된다. 제2트랜지스터(T2)는 제N발광제어신호라인(EM[n])을 통해 인가된 로직로우의 제N발광제어신호(Em[n])에 대응하여 턴온된다. 제2트랜지스터(T2)가 턴온되면, 제1트랜지스터(T1)의 제2전극에 충전된 데이터전압은 제7트랜지스터(T7)를 거쳐 커패시터(Cst)의 일단에 전달된다.
제3트랜지스터(T3)는 제N스캔라인(SCAN[n])에 게이트전극이 연결되고 구동 트랜지스터(DT)의 제2전극에 제1전극이 연결되고 구동 트랜지스터(DT)의 게이트전극에 제2전극이 연결된다. 제3트랜지스터(T3)는 제N스캔라인(SCAN[n])을 통해 인가된 로직로우의 제N스캔신호(Scan[n])에 대응하여 턴온된다. 제3트랜지스터(T3)가 턴온되면, 구동 트랜지스터(DT)는 다이오드 커넥션 상태가 된다.
제4트랜지스터(T4)는 제N-1스캔라인(SCAN[n-1])에 게이트전극이 연결되고 초기화라인(VINI)에 제1전극이 연결되고 커패시터(Cst)의 타단, 제3트랜지스터(T3)의 제2전극 및 구동 트랜지스터(DT)의 게이트전극에 제2전극이 연결된다. 제4트랜지스터(T4)는 제N-1스캔라인(SCAN[n-1])을 통해 인가된 로직로우의 제N-1스캔신호(Scan[n-1])에 대응하여 턴온된다. 제4트랜지스터(T4)가 턴온되면, 구동 트랜지스터(DT)의 게이트 노드(DTG)는 초기화전압을 기반으로 초기화된다.
제5트랜지스터(T5)는 제N발광제어신호라인(EM[n])에 게이트전극이 연결되고 구동 트랜지스터(DT)의 제2전극에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 제5트랜지스터(T5)는 제N발광제어신호라인(EM[n])을 통해 인가된 로직로우의 제N발광제어신호(Em[n])에 대응하여 턴온된다. 제5트랜지스터(T5)가 턴온되면, 유기 발광다이오드(OLED)는 구동 트랜지스터(DT)를 통해 발생된 구동전류에 대응하여 빛을 발광하게 된다.
제6트랜지스터(T6)는 제N스캔라인(SCAN[n])에 게이트전극이 연결되고 초기화라인(VINI)에 제1전극이 연결되고 구동 트랜지스터(DT)의 제2전극 및 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 제6트랜지스터(T6)는 제N스캔라인(SCAN[n])을 통해 인가된 로직로우의 제N스캔신호(Scan[n])에 대응하여 턴온된다. 제6트랜지스터(T6)가 턴온되면 유기 발광다이오드(OLED)는 초기화전압을 기반으로 초기화된다.
제7트랜지스터(T7)는 제N발광제어신호라인(EM[n])에 게이트전극이 연결되고 제1전원라인(EVDD) 및 제2트랜지스터(T2)의 제2전극에 제1전극이 연결되고 커패시터(Cst)의 일단에 제2전극이 연결된다. 제7트랜지스터(T7)는 제N발광제어신호라인(EM[n])을 통해 인가된 로직로우의 제N발광제어신호(Em[n])에 대응하여 턴온된다. 제7트랜지스터(T7)가 턴온되면, 제1트랜지스터(T1)의 제2전극에 충전된 데이터전압은 제2트랜지스터(T2)를 거친 후 커패시터(Cst)의 일단에 전달된다.
커패시터(Cst)는 제7트랜지스터(T7)의 제2전극에 일단이 연결되고 제4트랜지스터(T4)의 제2전극에 타단이 연결된다. 제7트랜지스터(T7)의 제2전극과 커패시터(Cst)의 일단에 마련된 노드는 레퍼런스전압이 전달되는 전압전달 노드(VDN)로 정의된다. 유기 발광다이오드(OLED)는 제5트랜지스터(T5)의 제2전극에 애노드전극이 연결되고, 제2전원라인(EVSS)에 캐소드전극이 연결된다.
제1실시예에 따른 제N서브 픽셀(SP)은 제1초기화 기간(INI), 샘플링 및 제2초기화 기간(SAM), 유지 기간(HLD) 및 발광 기간(EMI)의 순으로 동작한다. 제1초기화 기간(INI)은 구동 트랜지스터(DT)의 게이트 노드(DTG)를 초기화시키는 기간이다. 샘플링 및 제2초기화 기간(SAM)은 구동 트랜지스터(DT)의 문턱전압을 샘플링하면서 유기 발광다이오드(OLED)를 초기화하는 기간이다. 유지 기간(HLD)은 제1데이터라인(DL1)을 통해 인가된 데이터전압을 특정 노드에 유지시키는 기간이다. 발광 기간(EMI)은 데이터전압을 기반으로 생성된 구동전류를 기반으로 유기 발광다이오드(OLED)를 발광시키는 기간이다.
제1실시예에 따른 제N서브 픽셀(SP)은 제N발광제어신호(Em[n])가 인가되지 않는 기간 동안(로직하이를 유지하는 기간), 제1초기화 기간(INI)과 샘플링 및 제2초기화 기간(SAM)을 가지게 됨에 따라 내부 회로 기반의 보상이 이루어진다. 이 기간들 동안의 동작 특성을 간략히 설명하면 다음과 같다. 다만, 제N-1스캔신호(Scan[n-1])와 제N스캔신호(Scan[n])는 1 수평시간(1H) 동안 로직로우로 인가되는 것을 일례로 한다. 또한, 제1초기화 기간(INI)과 샘플링 및 제2초기화 기간(SAM)은 각각 1 수평시간(1H) 동안 이루어지는 것을 일례로 한다.
제1초기화 기간(INI) 동안 제4트랜지스터(T4)는 제N-1스캔라인(SCAN[n-1])을 통해 인가된 로직로우의 제N-1스캔신호(Scan[n-1])에 대응하여 턴온된다. 이때, 초기화라인(VINI)에는 제1전원라인(EVDD)을 통해 인가되는 제1전원전압보다 낮은 초기화전압이 인가된다. 이와 같은 동작에 의해, 구동 트랜지스터(DT)의 게이트 노드(DTG)는 초기화전압을 기반으로 초기화된다.
샘플링 및 제2초기화 기간(SAM) 동안 제1트랜지스터(T1), 제3트랜지스터(T3) 및 제6트랜지스터(T6)는 제N스캔라인(SCAN[n])을 통해 인가된 로직로우의 제N스캔신호(Scan[n])에 대응하여 턴온된다. 제1트랜지스터(T1)의 턴온 동작에 의해 제1데이터라인(DL1)을 통해 인가된 데이터전압은 구동 트랜지스터(DT)의 제1전극에 인가된다. 제3트랜지스터(T3)의 턴온 동작에 의해 구동 트랜지스터(DT)는 다이오드 커넥션 상태가 된다. 제3트랜지스터(T3)의 턴온 동작에 의해, 구동 트랜지스터(DT)의 문턱전압은 샘플링된다. 그리고 구동 트랜지스터(DT)의 제1전극에 인가된 데이터전압은 제3트랜지스터(T3)를 거쳐 게이트 노드(DTG)에 충전된다. 제6트랜지스터(T6)의 턴온 동작에 의해 유기 발광다이오드(OLED)는 초기화전압을 기반으로 초기화된다.
제1실시예에 따른 제N서브 픽셀(SP)은 제1초기화 기간(INI)과 샘플링 및 제2초기화 기간(SAM) 동안 제1전원전압의 전압 강하분이 고려되도록 제N전압 전달부(VRD)로부터 레퍼런스전압을 인가받게 되는바, 이에 따른 제N서브 픽셀(SP)의 보상 개념을 전류 수식으로 표현하면 다음과 같다.
Ioled = K(Vsg - Vth)² = K{(VDD-(Vdata-|Vth|+VDD-Vref) - |Vth| }² = K(Vref-Vdata)²
위의 식에서, Ioled는 유기 발광다이오드(OLED)를 통해 흐르는 전류, K는 상수, Vsg는 구동 트랜지스터(DT)의 소스전극과 게이트전극 간의 전압, Vth는 구동 트랜지스터(DT)의 문턱전압, VDD는 제1전원라인(EVDD)을 통해 인가된 제1전원전압, Vref는 레퍼런스라인(VREF)을 통해 인가된 레퍼런스전압, Vdata는 제1데이터라인(DL1)을 통해 인가된 데이터전압을 의미한다.
위의 식에서 알 수 있듯이, K는 레퍼런스전압과 데이터전압 간의 차에 의해 결정된다. 즉, 식에 따르면, 제1실시예에 따른 제N서브 픽셀(SP)은 제1초기화 기간(INI)과 샘플링 및 제2초기화 기간(SAM) 동안에 걸쳐 인가된 레퍼런스전압에 의해 제1전원라인(EVDD)을 통해 인가되는 제1전원전압의 전압 강하분이 보상될 수 있음을 알 수 있다.
이하, 제N전압 전달부(VRD)가 두 개의 스위칭 트랜지스터로 구성되는 것을 일례로 제1실시예와 관련된 설명을 더 구체화하면 다음과 같다.
도 8은 본 명세서의 제1실시예에 따라 제N전압 전달부의 구성을 더욱 상세히 나타낸 도면이고, 도 9 내지 16은 도 8의 구성에 따른 구동방법을 더욱 상세히 설명하기 위한 도면들이다.
도 8에 도시된 바와 같이, 제N전압 전달부(VT)는 제1스위칭 트랜지스터(VTa)와 제2스위칭 트랜지스터(VTb)를 포함한다. 제1스위칭 트랜지스터(VTa)는 제N-1스캔라인(SCAN[n-1])을 통해 인가된 제N-1스캔신호에 대응하여 턴온 또는 턴오프된다. 제2스위칭 트랜지스터(VTb)는 제N스캔라인(SCAN[n])을 통해 인가된 제N스캔신호에 대응하여 턴온 또는 턴오프된다.
제1스위칭 트랜지스터(VTa)는 제N-1스캔라인(SCAN[n-1])에 게이트전극이 연결되고 레퍼런스전압라인(VREF)에 제1전극이 연결되고 제7트랜지스터(T7)의 제2전극 및 커패시터(Cst)의 일단인 전압전달 노드(VDN)에 제2전극이 연결된다. 제2스위칭 트랜지스터(VTb)는 제N스캔라인(SCAN[n])에 게이트전극이 연결되고 레퍼런스전압라인(VREF)에 제1전극이 연결되고 제7트랜지스터(T7)의 제2전극 및 커패시터(Cst)의 일단인 전압전달 노드(VDN)에 제2전극이 연결된다. 즉, 제1스위칭 트랜지스터(VTa)과 제2스위칭 트랜지스터(VTb)의 경우 게이트전극은 각기 다른 스캔라인에 연결되지만 제1전극은 제1전극끼리 그리고 제2전극은 제2전극끼리 공통으로 연결된다.
이하, 제N전압 전달부(VT)와 제N서브 픽셀(SP)을 결부하여 제1실시예에 따른 구동방법을 설명하면 다음과 같다. 이하의 설명에서 대각선의 빗금이 쳐진 트랜지스터는 턴오프된 상태이고 빗금이 쳐지지 않은 트랜지스터는 턴온 상태임을 의미한다.
도 9 및 도 10에 도시된 바와 같이, 제1초기화 기간(INI) 동안 제1스위칭 트랜지스터(VTa)는 제N-1스캔라인(SCAN[n-1])을 통해 인가된 로직로우의 제N-1스캔신호(Scan[n-1])에 대응하여 턴온된다. 이때, 레퍼런스라인(VREF)을 통해 전달되는 레퍼런스전압은 턴온된 제1스위칭 트랜지스터(VTa)를 통해 제N서브 픽셀(SP)에 인가된다. 이와 같은 동작에 의해, 레퍼런스전압은 커패시터(Cst)의 일단에 충전된다.
덧붙여, 제1초기화 기간(INI) 동안 제4트랜지스터(T4)는 제N-1스캔라인(SCAN[n-1])을 통해 인가된 로직로우의 제N-1스캔신호(Scan[n-1])에 대응하여 턴온된다. 이때, 초기화라인(VINI)에는 제1전원라인(EVDD)을 통해 인가되는 제1전원전압보다 낮은 초기화전압이 인가된다. 이와 같은 동작에 의해, 구동 트랜지스터(DT)의 게이트 노드(DTG)는 초기화전압을 기반으로 초기화(또는 잔류 전압 방전)된다.
도 11 및 도 12에 도시된 바와 같이, 샘플링 및 제2초기화 기간(SAM) 동안 제2스위칭 트랜지스터(VTb)는 제N스캔라인(SCAN[n])을 통해 인가된 로직로우의 제N스캔신호(Scan[n])에 대응하여 턴온된다. 이때, 레퍼런스라인(VREF)을 통해 전달되는 레퍼런스전압은 턴온된 제2스위칭 트랜지스터(VTb)를 통해 제N서브 픽셀(SP)에 인가된다. 이와 같은 동작에 의해, 레퍼런스전압은 커패시터(Cst)의 일단에 지속적으로 충전된다.
덧붙여, 샘플링 및 제2초기화 기간(SAM) 동안 제1트랜지스터(T1), 제3트랜지스터(T3) 및 제6트랜지스터(T6)는 제N스캔라인(SCAN[n])을 통해 인가된 로직로우의 제N스캔신호(Scan[n])에 대응하여 턴온된다. 제1트랜지스터(T1)의 턴온 동작에 의해 제1데이터라인(DL1)을 통해 인가된 데이터전압은 구동 트랜지스터(DT)의 제1전극에 인가된다. 제3트랜지스터(T3)의 턴온 동작에 의해 구동 트랜지스터(DT)는 다이오드 커넥션 상태가 된다. 제3트랜지스터(T3)의 턴온 동작에 의해, 구동 트랜지스터(DT)의 문턱전압은 샘플링된다. 그리고 구동 트랜지스터(DT)의 제1전극에 인가된 데이터전압은 제3트랜지스터(T3)를 거쳐 게이트 노드(DTG)에 충전된다. 제6트랜지스터(T6)의 턴온 동작에 의해 유기 발광다이오드(OLED)는 초기화전압을 기반으로 초기화된다.
도 13 및 도 14에 도시된 바와 같이, 유지 기간(HLD) 동안 제1스위칭 트랜지스터(VTa)는 제N-1스캔라인(SCAN[n-1])을 통해 인가된 로직하이의 제N-1스캔신호(Scan[n-1])에 대응하여 턴오프된다. 제2스위칭 트랜지스터(VTb)는 제N스캔라인(SCAN[n])을 통해 인가된 로직하이의 제N스캔신호(Scan[n])에 대응하여 턴오프된다.
덧붙여, 유지 기간(HLD) 동안 제1 내지 제7트랜지스터(T1 ~ T7)는 로직하이의 제N-1스캔신호(Scan[n-1]), 로직하이의 제N스캔신호(Scan[n]) 및 로직하이의 제N발광제어신호(Em[n])에 대응하여 턴오프된다. 이와 같은 동작에 의해, 커패시터(Cst)는 양단 전압차를 기반으로 데이터전압을 충전 및 유지하게 된다.
도 15 및 도 16에 도시된 바와 같이, 발광 기간(EMI) 동안 제1스위칭 트랜지스터(VTa)와 제2스위칭 트랜지스터(VTb)는 이전과 동일하게 턴오프된 상태를 유지한다.
덧붙여, 발광 기간(EMI) 동안 제2트랜지스터(T2), 제5트랜지스터(T5) 및 제7트랜지스터(T7)는 로직로우의 제N발광제어신호(Em[n])에 대응하여 턴온된다. 제2트랜지스터(T2), 제5트랜지스터(T5) 및 제7트랜지스터(T7)의 턴온 동작에 의해 구동 트랜지스터(DT)는 문턱전압이 보상된 데이터전압에 기초한 구동전류를 생성하며 턴온된다. 유기 발광다이오드(OLED)는 구동 트랜지스터(DT)로부터 전달된 구동전류를 기반으로 빛을 발광한다.
제1초기화 기간(INI) 내지 발광 기간(EMI) 동안의 전압전달 노드의 전압, 구동 트랜지스터의 게이트 노드, 소오스 노드, 드레인 노드 및 문턱전압(Vth), 및 유기 발광다이오드를 통해 흐르는 구동전류(Ioled)의 변화를 표로 도시하면 다음과 같다. 이하의 표 1에서 제1전원전압은 VDD로 레퍼런스전압은 Vref로 표기한다.
제1초기화 기간(INI) 샘플링 및 제2초기화 기간(SAM) 유지 기간(HLD) 발광 기간(EMI)
전압전달 노드 Vref Vref Vref VDD
구동 트랜지스터의 게이트 노드 Vini Vdata-|Vth| 전과 동일 Vdata-|Vth|+
(VDD-Vref)
구동 트랜지스터의 소오스 노드 - Vdata 전과 동일 VDD
구동 트랜지스터의 드레인 노드 - Vdata-|Vth| 전과 동일 -
구동전류 Ioled = K(Vsg - Vth)² = K{ VDD-(Vdata-|Vth|+VDD-Vref)-Vth)}²
= K(Vref-Vdata)²
이상의 설명을 통해 알 수 있듯이, 제1실시예는 제1전원전압의 전압 강하로부터 기인되는 불량 이슈를 예방 또는 해소할 수 있으므로 표시 패널 상에서의 상하 휘도 불균일이나 크로스토크(Cross-talk) 등 화질 이슈가 초래되는 현상을 방지 또는 개선할 수 있는 효과가 있다. 또한, 제1실시예는 레퍼런스전압을 서브 픽셀에 전달하기 위한 회로를 비표시영역에 배치함으로써, 서브 픽셀 내의 전극이나 배선의 콘택 수를 절감할 수 있음은 물론 고집적에 유리하여 표시 패널의 대화면 및 고해상도 구현 시, 개구율 저하를 방지할 수 있는 효과가 있다.
<제2실시예>
도 17은 본 명세서의 제2실시예에 따른 유기전계발광표시장치를 개략적으로 설명하기 위한 표시 패널의 구성도이고, 도 18은 도 17에 도시된 서브 픽셀 회로의 일부 구동 특성을 설명하기 위한 파형도이다. 본 명세서에 따른 제2 실시예는 제1 실시예의 변형예이므로, 제1 실시예와 중복되는 설명은 생략하거나, 간략하게 설명할 수 있다.
도 17 및 도 18에 도시된 바와 같이, 제2실시예에 따른 유기전계발광표시장치는 제N서브 픽셀(SP)에 인가되는 제1전원전압의 전압 강하분을 상쇄시킬 수 있도록 외부로부터 인가된 전압을 서브 픽셀에 전달하기 위한 동작을 수행하는 제N전압 전달부(VRD)를 포함한다. 여기서, 외부는 표시영역(AA)의 외부를 의미한다.
제N전압 전달부(VRD)는 비표시영역(NA)에 배치된다. 제N전압 전달부(VRD)는 레퍼런스전압라인(VREF)을 통해 인가되는 레퍼런스전압을 특정 기간 동안 제N서브 픽셀(SP)에 전달하는 역할을 한다. 제N전압 전달부(VRD)는 하나의 스위칭 트랜지스터(VT)로 구성된다.
스위칭 트랜지스터(VT)는 제N스캔라인(SCAN[n])에 게이트전극이 연결되고 레퍼런스전압라인(VREF)에 제1전극이 연결되고 제7트랜지스터(T7)의 제2전극 및 커패시터(Cst)의 일단에 제2전극이 연결된다. 스위칭 트랜지스터(VT)는 제N스캔라인(SCAN[n])을 통해 인가된 제N스캔신호(Scan[n])에 대응하여 턴온 또는 턴오프된다.
제2실시예와 같이, 전단의 스캔신호와 현재의 스캔신호 간에 적어도 1 수평시간(1H) 로직로우 구간이 중첩하도록 신호를 구성하면 제1초기화 기간(INI)과 샘플링 및 제2초기화 기간(SAM)을 충분하게 확보할 수 있다. 그러므로 제N-1스캔라인(SCAN[n-1])과 제N스캔라인(SCAN[n])의 로직로우 구간이 중첩하도록 구성하면, 하나의 스위칭 트랜지스터(VT)로 제N전압 전달부(VRD)를 구성할 수 있다.
제2실시예는 전단의 스캔신호와 현재의 스캔신호가 중첩하며 인가되므로 제N전압 전달부(VRD)가 특정 기간 동안 턴오프에서 턴온 상태로 변경되지 않고 적어도 2 수평시간 동안 턴온 상태를 이어갈 수 있어 레퍼런스전압 전달 시 전압 공급이 끊기거나 노드가 전기적으로 플로팅되는 현상을 방지할 수 있다. 또한, 제2실시예는 하나의 스위칭 트랜지스터(VT)로 제N전압 전달부(VRD)를 구성하므로 표시 패널의 비표시영역(또는 베젤영역)을 더욱 축소할 수 있을 만큼 회로를 간소화할 수 있다.
1 수평 시간의 캔신호와 달리, 2 수평 시간의 스캔신호는 펄스들 간의 중첩 구동에서만 보상 시간을 마련할 수 있다. 따라서, 초기화 기간(INI)에서 레퍼런스 전압이 서브 픽셀에 인가되는 이유는 스캔 신호들 간의 중첩 구동에 따라 필연적이며, 초기화 기간(INI)부터 레퍼런스전압을 인가하면 레퍼런스전압 전달 시 전압 공급이 끊기거나 노드가 전기적으로 플로팅(floating)되는 현상을 방지할 수 있다.
제2실시예에 따른 제N서브 픽셀(SP)은 제1 내지 제7트랜지스터(T1 ~ T7), 구동 트랜지스터(DT), 커패시터(Cst) 및 유기 발광다이오드(OLED)를 포함한다. 제2실시예에 따른 제N서브 픽셀(SP)은 제1실시예와 달리 제N-1스캔신호(Scan[n-1])에 의해 구동 트랜지스터(DT)와 유기 발광다이오드(OLED)가 동시에 초기화된다. 이하, 제2실시예에 따른 제N서브 픽셀(SP)의 구성 및 접속 관계를 설명하면 다음과 같다.
제1트랜지스터(T1)는 제N스캔라인(SCAN[n])에 게이트전극이 연결되고 제1데이터라인(DL1)에 제1전극이 연결되고 제2트랜지스터(T2)의 제1전극 및 구동 트랜지스터(DT)의 제1전극에 제2전극이 연결된다. 제1트랜지스터(T1)는 제N스캔라인(SCAN[n])을 통해 인가된 로직로우의 제N스캔신호(Scan[n])에 대응하여 턴온된다. 제1트랜지스터(T1)가 턴온되면, 제1데이터라인(DL1)을 통해 인가된 데이터전압은 제1트랜지스터(T1)의 제2전극에 충전된다.
제2트랜지스터(T2)는 제N발광제어신호라인(EM[n])에 게이트전극이 연결되고 제1트랜지스터(T2)의 제2전극에 제1전극이 연결되고 제1전원라인(EVDD) 및 제7트랜지스터(T7)의 제1전극에 제2전극이 연결된다. 제2트랜지스터(T2)는 제N발광제어신호라인(EM[n])을 통해 인가된 로직로우의 제N발광제어신호(Em[n])에 대응하여 턴온된다. 제2트랜지스터(T2)가 턴온되면, 제1트랜지스터(T1)의 제2전극에 충전된 데이터전압은 제7트랜지스터(T7)를 거쳐 커패시터(Cst)의 일단에 전달된다.
제3트랜지스터(T3)는 제N스캔라인(SCAN[n])에 게이트전극이 연결되고 구동 트랜지스터(DT)의 제2전극에 제1전극이 연결되고 구동 트랜지스터(DT)의 게이트전극에 제2전극이 연결된다. 제3트랜지스터(T3)는 제N스캔라인(SCAN[n])을 통해 인가된 로직로우의 제N스캔신호(Scan[n])에 대응하여 턴온된다. 제3트랜지스터(T3)가 턴온되면, 구동 트랜지스터(DT)는 다이오드 커넥션 상태가 된다.
제4트랜지스터(T4)는 제N-1스캔라인(SCAN[n-1])에 게이트전극이 연결되고 초기화라인(VINI)에 제1전극이 연결되고 커패시터(Cst)의 타단, 제3트랜지스터(T3)의 제2전극 및 구동 트랜지스터(DT)의 게이트전극에 제2전극이 연결된다. 제4트랜지스터(T4)는 제N-1스캔라인(SCAN[n-1])을 통해 인가된 로직로우의 제N-1스캔신호(Scan[n-1])에 대응하여 턴온된다. 제4트랜지스터(T4)가 턴온되면, 구동 트랜지스터(DT)의 게이트 노드(DTG)는 초기화전압을 기반으로 초기화된다.
제5트랜지스터(T5)는 제N발광제어신호라인(EM[n])에 게이트전극이 연결되고 구동 트랜지스터(DT)의 제2전극에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 제5트랜지스터(T5)는 제N발광제어신호라인(EM[n])을 통해 인가된 로직로우의 제N발광제어신호(Em[n])에 대응하여 턴온된다. 제5트랜지스터(T5)가 턴온되면, 유기 발광다이오드(OLED)는 구동 트랜지스터(DT)를 통해 발생된 구동전류에 대응하여 빛을 발광하게 된다.
제6트랜지스터(T6)는 제N-1스캔라인(SCAN[n-1])에 게이트전극이 연결되고 초기화라인(VINI)에 제1전극이 연결되고 구동 트랜지스터(DT)의 제2전극 및 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 제6트랜지스터(T6)는 제N-1스캔라인(SCAN[n-1])을 통해 인가된 로직로우의 제N-1스캔신호(Scan[n-1])에 대응하여 턴온된다. 제6트랜지스터(T6)가 턴온되면 유기 발광다이오드(OLED)는 초기화전압을 기반으로 초기화된다.
제7트랜지스터(T7)는 제N발광제어신호라인(EM[n])에 게이트전극이 연결되고 제1전원라인(EVDD) 및 제2트랜지스터(T2)의 제2전극에 제1전극이 연결되고 커패시터(Cst)의 일단에 제2전극이 연결된다. 제7트랜지스터(T7)는 제N발광제어신호라인(EM[n])을 통해 인가된 로직로우의 제N발광제어신호(Em[n])에 대응하여 턴온된다. 제7트랜지스터(T7)가 턴온되면, 제1트랜지스터(T1)의 제2전극에 충전된 데이터전압은 제2트랜지스터(T2)를 거친 후 커패시터(Cst)의 일단에 전달된다.
커패시터(Cst)는 제7트랜지스터(T7)의 제2전극에 일단이 연결되고 제4트랜지스터(T4)의 제2전극에 타단이 연결된다. 유기 발광다이오드(OLED)는 제5트랜지스터(T5)의 제2전극에 애노드전극이 연결되고, 제2전원라인(EVSS)에 캐소드전극이 연결된다.
제2실시예에 따른 제N서브 픽셀(SP)은 초기화 기간(INI), 샘플링 기간(SAM), 유지 기간(HLD) 및 발광 기간(EMI)의 순으로 동작한다. 초기화 기간(INI)은 구동 트랜지스터(DT)의 게이트 노드(DTG)와 유기 발광다이오드(OLED)를 동시에 초기화시키는 기간이다. 샘플링 기간(SAM)은 구동 트랜지스터(DT)의 문턱전압을 샘플링하는 기간이다. 유지 기간(HLD)은 제1데이터라인(DL1)을 통해 인가된 데이터전압을 특정 노드에 유지시키는 기간이다. 발광 기간(EMI)은 데이터전압을 기반으로 생성된 구동전류를 기반으로 유기 발광다이오드(OLED)를 발광시키는 기간이다.
제2실시예에 따른 제N서브 픽셀(SP)은 제N발광제어신호(Em[n])가 인가되지 않는 기간 동안(로직하이를 유지하는 기간), 초기화 기간(INI)과 샘플링 기간(SAM)을 가지게 됨에 따라 내부 회로 기반의 보상이 이루어진다. 이 기간들 동안의 동작 특성을 간략히 설명하면 다음과 같다. 제N-1스캔신호(Scan[n-1])와 제N스캔신호(Scan[n])는 2 수평시간(2H) 동안 로직로우로 인가되고, 1 수평 시간(1H) 동안 두 신호가 중첩하는 것을 일례로 한다.
초기화 기간(INI) 동안 제4트랜지스터(T4) 및 제6트랜지스터(T6)는 제N-1스캔라인(SCAN[n-1])을 통해 인가된 로직로우의 제N-1스캔신호(Scan[n-1])에 대응하여 동시에 턴온된다. 이때, 초기화라인(VINI)에는 제1전원라인(EVDD)을 통해 인가되는 제1전원전압보다 낮은 초기화전압이 인가된다. 이와 같은 동작에 의해, 구동 트랜지스터(DT)의 게이트 노드(DTG)와 유기 발광다이오드(OLED)는 초기화전압을 기반으로 초기화된다.
샘플링 기간(SAM) 동안 제1트랜지스터(T1)와 제3트랜지스터(T3)는 제N스캔라인(SCAN[n])을 통해 인가된 로직로우의 제N스캔신호(Scan[n])에 대응하여 턴온된다. 제1트랜지스터(T1)의 턴온 동작에 의해 제1데이터라인(DL1)을 통해 인가된 데이터전압은 제N서브 픽셀(SP)에 전달된다. 제3트랜지스터(T3)의 턴온 동작에 의해 구동 트랜지스터(DT)는 다이오드 커넥션 상태가 된다. 제3트랜지스터(T3)의 턴온 동작에 의해, 구동 트랜지스터(DT)의 문턱전압은 샘플링된다.
제2실시예에 따른 제N서브 픽셀(SP) 또한 초기화 기간(INI)과 샘플링 기간(SAM) 동안 제1전원전압의 전압 강하분이 고려되도록 제N전압 전달부(VRD)로부터 레퍼런스전압을 인가받게 된다. 따라서, 제2실시예에 따른 제N서브 픽셀(SP) 또한 레퍼런스전압에 의해 제1전원라인(EVDD)을 통해 인가되는 제1전원전압의 전압 강하분이 보상될 수 있다.
그러므로 제2실시예는 초기화 기간(INI)과 샘플링 기간(SAM) 동안 레퍼런스전압을 인가할 수 있는 제N전압 전달부(VRD)를 가지므로, 제1실시예와 같은 효과를 발현할 수 있다. 또한, 제2실시예는 레퍼런스전압 전달 시 전압 공급이 끊기거나 노드가 전기적으로 플로팅되는 현상을 방지할 수 있다. 또한, 제2실시예는 하나의 스위칭 트랜지스터(VT)로 제N전압 전달부(VRD)를 구성하므로 표시 패널의 비표시영역(또는 베젤영역)을 더욱 축소할 수 있을 만큼 회로를 간소화할 수 있다.
<제3실시예>
도 19는 본 명세서의 제3실시예에 따른 유기전계발광표시장치를 개략적으로 설명하기 위한 표시 패널의 구성도이고, 도 20은 도 19에 도시된 서브 픽셀 회로의 일부 구동 특성을 설명하기 위한 파형도이다. 본 명세서에 따른 제3 실시예는 제1 실시예 및 제2 실시예의 변형예이므로, 제1 실시예 및 제2 실시예와 중복되는 설명은 생략하거나, 간략하게 설명할 수 있다.
도 19 및 도 20에 도시된 바와 같이, 제3실시예에 따른 유기전계발광표시장치는 제N서브 픽셀(SP)에 인가되는 제1전원전압의 전압 강하분을 상쇄시킬 수 있도록 외부로부터 인가된 전압을 서브 픽셀에 전달하기 위한 동작을 수행하는 제N전압 전달부(VRD)를 포함한다. 여기서, 외부는 표시영역(AA)의 외부를 의미한다.
제N전압 전달부(VRD)는 비표시영역(NA)에 배치된다. 제N전압 전달부(VRD)는 레퍼런스전압라인(VREF)을 통해 인가되는 레퍼런스전압을 특정 기간 동안 제N서브 픽셀(SP)에 전달하는 역할을 한다. 제N전압 전달부(VRD)는 하나의 스위칭 트랜지스터(VT)로 구성된다.
스위칭 트랜지스터(VT)는 제N-1스캔라인(SCAN[n-1])에 게이트전극이 연결되고 레퍼런스전압라인(VREF)에 제1전극이 연결되고 제7트랜지스터(T7)의 제2전극 및 커패시터(Cst)의 일단인 전압전달노드(VDN)에 제2전극이 연결된다. 스위칭 트랜지스터(VT)는 제N-1스캔라인(SCAN[n-1])을 통해 인가된 제N-1스캔신호(Scan[n-1])에 대응하여 턴온 또는 턴오프된다.
제3실시예와 같이, 전단의 스캔신호와 현재의 스캔신호 간에 적어도 1 수평시간(1H) 로직로우 구간이 중첩하도록 신호를 구성하면 제1초기화 기간(INI)과 샘플링 및 제2초기화 기간(SAM)을 가질 수 있을 만큼 충분한 시간을 가질 수 있다. 그러므로 제N-1스캔라인(SCAN[n-1])과 제N스캔라인(SCAN[n])의 로직로우 구간이 중첩하도록 구성하면, 하나의 스위칭 트랜지스터(VT)로 제N전압 전달부(VRD)를 구성할 수 있다.
제N서브 픽셀(SP)은 제1 내지 제3트랜지스터(T1 ~ T3), 제5 내지 제7트랜지스터(T5 ~ T7), 구동 트랜지스터(DT), 커패시터(Cst) 및 유기 발광다이오드(OLED)를 포함한다. 제3실시예에 따른 제N서브 픽셀(SP)은 제2실시예 대비 제4트랜지스터(T4)를 삭제한 구조이다.
제3실시예에 따른 제N서브 픽셀(SP)은 제1실시예와 달리 구동 트랜지스터(DT)가 다이오드 커넥션과 유기 발광다이오드(OLED)의 초기화가 동시에 이루어진다. 구체적으로, 제N-1스캔신호(Scan[n-1])에 의해 구동 트랜지스터(DT)는 다이오드 커넥션 상태가 되고, 유기 발광다이오드(OLED)는 초기화된다. 덧붙여, 제5트랜지스터(T5)는 제N+1 발광제어신호(Em[n+1])에 의해 턴온되어 구동 트랜지스터(DT)를 통해 발생된 구동전류를 유기 발광다이오드(OLED)에 전달하게 된다. 이하, 제3실시예에 따른 제N서브 픽셀(SP)의 구성 및 접속 관계를 설명하면 다음과 같다.
제1트랜지스터(T1)는 제N스캔라인(SCAN[n])에 게이트전극이 연결되고 제1데이터라인(DL1)에 제1전극이 연결되고 제2트랜지스터(T2)의 제1전극 및 구동 트랜지스터(DT)의 제1전극에 제2전극이 연결된다. 제1트랜지스터(T1)는 제N스캔라인(SCAN[n])을 통해 인가된 로직로우의 제N스캔신호(Scan[n])에 대응하여 턴온된다. 제1트랜지스터(T1)가 턴온되면, 제1데이터라인(DL1)을 통해 인가된 데이터전압은 제1트랜지스터(T1)의 제2전극에 충전된다.
제2트랜지스터(T2)는 제N발광제어신호라인(EM[n])에 게이트전극이 연결되고 제1트랜지스터(T2)의 제2전극에 제1전극이 연결되고 제1전원라인(EVDD) 및 제7트랜지스터(T7)의 제1전극에 제2전극이 연결된다. 제2트랜지스터(T2)는 제N발광제어신호라인(EM[n])을 통해 인가된 로직로우의 제N발광제어신호(Em[n])에 대응하여 턴온된다. 제2트랜지스터(T2)가 턴온되면, 제1트랜지스터(T1)의 제2전극에 충전된 데이터전압은 제7트랜지스터(T7)를 거쳐 커패시터(Cst)의 일단에 전달된다.
제3트랜지스터(T3)는 제N-1스캔라인(SCAN[n-1])에 게이트전극이 연결되고 구동 트랜지스터(DT)의 제2전극에 제1전극이 연결되고 구동 트랜지스터(DT)의 게이트전극에 제2전극이 연결된다. 제3트랜지스터(T3)는 제N-1스캔라인(SCAN[n-1])을 통해 인가된 로직로우의 제N-1스캔신호(Scan[n-1])에 대응하여 턴온된다. 제3트랜지스터(T3)가 턴온되면, 구동 트랜지스터(DT)는 다이오드 커넥션 상태가 된다.
제5트랜지스터(T5)는 제N+1발광제어신호라인(EM[n+1])에 게이트전극이 연결되고 구동 트랜지스터(DT)의 제2전극에 제1전극이 연결되고 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 제5트랜지스터(T5)는 제N+1발광제어신호라인(EM[n+1])을 통해 인가된 로직로우의 제N+1발광제어신호(Em[n+1])에 대응하여 턴온된다. 제5트랜지스터(T5)가 턴온되면, 유기 발광다이오드(OLED)는 구동 트랜지스터(DT)를 통해 발생된 구동전류에 대응하여 빛을 발광하게 된다.
제6트랜지스터(T6)는 제N-1스캔라인(SCAN[n-1])에 게이트전극이 연결되고 초기화라인(VINI)에 제1전극이 연결되고 구동 트랜지스터(DT)의 제2전극 및 유기 발광다이오드(OLED)의 애노드전극에 제2전극이 연결된다. 제6트랜지스터(T6)는 제N-1스캔라인(SCAN[n-1])을 통해 인가된 로직로우의 제N-1스캔신호(Scan[n-1])에 대응하여 턴온된다. 제6트랜지스터(T6)가 턴온되면 유기 발광다이오드(OLED)는 초기화전압을 기반으로 초기화된다.
제7트랜지스터(T7)는 제N발광제어신호라인(EM[n])에 게이트전극이 연결되고 제1전원라인(EVDD) 및 제2트랜지스터(T2)의 제2전극에 제1전극이 연결되고 커패시터(Cst)의 일단에 제2전극이 연결된다. 제7트랜지스터(T7)는 제N발광제어신호라인(EM[n])을 통해 인가된 로직로우의 제N발광제어신호(Em[n])에 대응하여 턴온된다. 제7트랜지스터(T7)가 턴온되면, 제1트랜지스터(T1)의 제2전극에 충전된 데이터전압은 제2트랜지스터(T2)를 거친 후 커패시터(Cst)의 일단에 전달된다.
커패시터(Cst)는 제7트랜지스터(T7)의 제2전극에 일단이 연결되고 제4트랜지스터(T4)의 제2전극에 타단이 연결된다. 제7트랜지스터(T7)의 제2전극과 커패시터(Cst)의 일단에 마련된 노드는 레퍼런스전압이 전달되는 전압전달노드(VDN)로 정의된다. 유기 발광다이오드(OLED)는 제5트랜지스터(T5)의 제2전극에 애노드전극이 연결되고, 제2전원라인(EVSS)에 캐소드전극이 연결된다.
제3실시예에 따른 제N서브 픽셀(SP)은 초기화 & 샘플링 기간(INI & SAM), 유지 기간(HLD) 및 발광 기간(EMI)의 순으로 동작한다. 초기화 & 샘플링 기간(INI & SAM)은 유기 발광다이오드(OLED)를 초기화하면서 구동 트랜지스터(DT)의 문턱전압을 샘플링하는 기간이다. 유지 기간(HLD)은 제1데이터라인(DL1)을 통해 인가된 데이터전압을 특정 노드에 유지시키는 기간이다. 발광 기간(EMI)은 데이터전압을 기반으로 생성된 구동전류를 기반으로 유기 발광다이오드(OLED)를 발광시키는 기간이다. 발광 기간(EMI)은 제N발광제어신호(Em[n])가 아닌 제N+1발광제어신호(Em[n+1])에 의해 이루어진다.
제3실시예와 같이 전단의 스캔신호와 현재의 스캔신호가 중첩되는 형태로 제N서브 픽셀(SP)을 구동할 경우 발광제어신호가 인가되는 기간을 3 수평시간보다 길게, 예를 들어, 4 수평시간까지 연장한 후 후단의 발광제어신호를 기반으로 발광을 하도록 구동 방식을 변경할 수 있다. 즉, 후단의 발광제어신호인 제N+1발광제어신호(Em[n+1])를 기반으로 현재단인 제N서브 픽셀(SP)을 발광시키는 방식은 발광 기간(EMI)을 형성하기 위한 신호 선택을 자유롭게 할 수 있음을 의미한다. 이와 같은 방식은 서브 픽셀의 레이아웃 설계 또는 변경시 공간 제약을 회피(신호라인의 배치에 대한 자유도가 높기 때문)할 수 있는 이점이 있다.
제3실시예에 따른 제N서브 픽셀(SP)은 제N발광제어신호(Em[n])가 인가되지 않는 기간 동안(로직하이를 유지하는 기간), 초기화 & 샘플링 기간(INI & SAM)을 가지게 됨에 따라 내부 회로 기반의 보상이 이루어진다. 이 기간 동안의 동작 특성을 간략히 설명하면 다음과 같다. 다만, 제N-1스캔신호(Scan[n-1])와 제N스캔신호(Scan[n])는 2 수평시간(2H) 동안 로직로우로 인가되고, 1 수평 시간(1H) 동안 두 신호가 중첩하는 것을 일례로 한다.
초기화 & 샘플링 기간(INI & SAM) 동안 제3트랜지스터(T3)와 제6트랜지스터(T6)는 제N-1스캔라인(SCAN[n-1])을 통해 인가된 로직로우의 제N-1스캔신호(Scan[n-1])에 대응하여 동시에 턴온된다. 제3트랜지스터(T3)와 제6트랜지스터(T6)의 턴온 동작에 의해, 구동 트랜지스터(DT)의 문턱전압은 샘플링되고 유기 발광다이오드(OLED)는 초기화전압을 기반으로 초기화된다.
제3실시예에 따른 제N서브 픽셀(SP) 또한 초기화 & 샘플링 기간(INI & SAM) 동안 제1전원전압의 전압 강하분이 고려되도록 제N전압 전달부(VRD)로부터 레퍼런스전압을 인가받게 된다. 따라서, 제3실시예에 따른 제N서브 픽셀(SP) 또한 초기화 & 샘플링 기간(INI & SAM) 동안에 걸쳐 인가된 레퍼런스전압에 의해 제1전원라인(EVDD)을 통해 인가되는 제1전원전압의 전압 강하분이 보상될 수 있다.
그러므로 제3실시예는 초기화 & 샘플링 기간(INI & SAM) 동안 레퍼런스전압을 인가할 수 있는 제N전압 전달부(VRD)를 가지므로, 제1실시예와 같은 효과를 발현할 수 있다. 또한, 제3실시예는 레퍼런스전압 전달 시 전압 공급이 끊기거나 노드가 전기적으로 플로팅되는 현상을 방지할 수 있다. 또한, 제3실시예는 하나의 스위칭 트랜지스터(VT)로 제N전압 전달부(VRD)를 구성하므로 표시 패널의 비표시영역(또는 베젤영역)을 더욱 축소할 수 있을 만큼 회로를 간소화할 수 있다. 또한, 제3실시예는 신호라인의 배치에 대한 자유도가 높기 때문에 서브 픽셀의 레이아웃 설계 또는 변경시 공간 제약 사항을 극복할 수 있다.
이상 본 명세서는 제1전원전압의 전압 강하분을 고려한 시변 특성(또는 경시변화) 보상으로 표시 패널 상에서의 상하 휘도 불균일이나 크로스토크(Cross-talk) 등 화질 이슈가 초래되는 현상을 방지 또는 개선할 수 있는 효과가 있다. 또한, 본 명세서는 레퍼런스전압을 서브 픽셀에 전달하기 위한 회로를 비표시영역에 배치함으로써, 서브 픽셀 내의 전극이나 배선의 콘택 수를 절감할 수 있음은 물론 고집적에 유리하여 표시 패널의 대화면 및 고해상도 구현 시, 개구율 저하를 방지할 수 있는 효과가 있다.
본 명세서의 실시예에 따른 전계발광표시장치 및 이의 구동방법은 다음과 같이 설명될 수 있다.
본 명세서의 일 실시예에 따른 전계발광표시장치에 있어서, 전계발광표시장치는 영상을 표시하는 표시영역과 영상을 비표시하는 비표시영역을 갖는 표시패널, 표시영역에 위치하는 서브 픽셀, 및 비표시영역에 위치하고 표시 패널의 외부로부터 인가된 신호 또는 표시 패널 상에서 생성된 신호에 대응하여 서브 픽셀에 레퍼런스전압을 전달하는 전압 전달부를 포함한다.
표시 패널은 서브 픽셀이 복수 개 연결된 스캔라인을 포함하고, 전압 전달부는 비표시영역의 스캔라인마다 배치될 수 있다.
전압 전달부는 서브 픽셀의 구동 트랜지스터의 문턱전압을 샘플링하기 위한 샘플링 기간 동안 레퍼런스전압을 출력하기 위해 동작할 수 있다.
전압 전달부는 제N-1스캔라인의 제N-1서브 픽셀들을 구동하기 위한 제N-1스캔신호 또는 제N스캔라인의 제N서브 픽셀들을 구동하기 위한 제N스캔신호에 대응하여 턴온 또는 턴오프되는 적어도 하나의 스위칭 트랜지스터를 포함할 수 있다.
전압 전달부는 제N-1스캔라인의 제N-1서브 픽셀들을 구동하기 위한 제N-1스캔신호에 대응하여 턴온 또는 턴오프되는 제1스위칭 트랜지스터와, 제N스캔라인의 제N서브 픽셀들을 구동하기 위한 제N스캔신호에 대응하여 턴온 또는 턴오프되는 제2스위칭 트랜지스터를 포함할 수 있다.
제1스위칭 트랜지스터는 제N-1스캔라인에 게이트전극이 연결되고 레퍼런스전압을 전달하는 레퍼런스전압라인에 제1전극이 연결되고 서브 픽셀에 포함된 커패시터의 일단에 제2전극이 연결되며, 제2스위칭 트랜지스터는 제N스캔라인에 게이트전극이 연결되고 레퍼런스전압라인에 제1전극이 연결되고 서브 픽셀에 포함된 커패시터의 일단에 제2전극이 연결될 수 있으며, 커패시터의 타단은 서브 픽셀에 포함된 구동 트랜지스터이 게이트전극에 연결될 수 있다.
전압 전달부는 제N스캔라인에 게이트전극이 연결되고 레퍼런스전압을 전달하는 레퍼런스전압라인에 제1전극이 연결되고 서브 픽셀에 포함된 커패시터의 일단에 제2전극이 연결된 스위칭 트랜지스터를 포함할 수 있고, 커패시터의 타단은 서브 픽셀에 포함된 구동 트랜지스터의 게이트전극에 연결될 수 있다.
전압 전달부는 제N-1스캔라인에 게이트전극이 연결되고 레퍼런스전압을 전달하는 레퍼런스전압라인에 제1전극이 연결되고 서브 픽셀에 포함된 커패시터의 일단에 제2전극이 연결된 스위칭 트랜지스터를 포함할 수 있고, 커패시터의 타단은 서브 픽셀에 포함된 구동 트랜지스터의 게이트전극에 연결될 수 있다.
서브 픽셀은 제N스캔라인에 게이트전극이 연결되고 제1데이터라인에 제1전극이 연결된 제1트랜지스터와, 제N발광제어신호라인에 게이트전극이 연결되고 제1트랜지스터의 제2전극에 제1전극이 연결되고 제1전원라인에 제2전극이 연결된 제2트랜지스터와, 게이트 노드에 게이트전극이 연결되고 제1트랜지스터의 제2전극 및 제2트랜지스터의 제1전극에 제1전극이 연결된 구동 트랜지스터와, 제N스캔라인에 게이트전극이 연결되고 구동 트랜지스터의 제2전극에 제1전극이 연결되고 구동 트랜지스터의 게이트전극에 제2전극이 연결된 제3트랜지스터와, 제N-1스캔라인에 게이트전극이 연결되고 초기화라인에 제1전극이 연결되고 제3트랜지스터의 제2전극 및 구동 트랜지스터의 게이트전극에 제2전극이 연결된 제4트랜지스터와, 제N발광제어신호라인에 게이트전극이 연결되고 구동 트랜지스터의 제2전극에 제1전극이 연결된 제5트랜지스터와, 제N스캔라인에 게이트전극이 연결되고 초기화라인에 제1전극이 연결되고 구동 트랜지스터의 제2전극에 제2전극이 연결된 제6트랜지스터와, 제N발광제어신호라인에 게이트전극이 연결되고 제1전원라인 및 제2트랜지스터의 제2전극에 제1전극이 연결된 제7트랜지스터와, 제7트랜지스터의 제2전극에 일단이 연결되고 제4트랜지스터의 제2전극에 타단이 연결된 커패시터와, 제5트랜지스터의 제2전극에 애노드전극이 연결되고 제2전원라인에 캐소드전극이 연결된 유기 발광다이오드를 포함할 수 있다.
서브 픽셀은 제N스캔라인에 게이트전극이 연결되고 제1데이터라인에 제1전극이 연결된 제1트랜지스터와, 제N발광제어신호라인에 게이트전극이 연결되고 제1트랜지스터의 제2전극에 제1전극이 연결되고 제1전원라인에 제2전극이 연결된 제2트랜지스터와, 게이트 노드에 게이트전극이 연결되고 제1트랜지스터의 제2전극 및 제2트랜지스터의 제1전극에 제1전극이 연결된 구동 트랜지스터와, 제N스캔라인에 게이트전극이 연결되고 구동 트랜지스터의 제2전극에 제1전극이 연결되고 구동 트랜지스터의 게이트전극에 제2전극이 연결된 제3트랜지스터와, 제N-1스캔라인에 게이트전극이 연결되고 초기화라인에 제1전극이 연결되고 제3트랜지스터의 제2전극 및 구동 트랜지스터의 게이트전극에 제2전극이 연결된 제4트랜지스터와, 제N발광제어신호라인에 게이트전극이 연결되고 구동 트랜지스터의 제2전극에 제1전극이 연결된 제5트랜지스터와, 제N-1스캔라인에 게이트전극이 연결되고 초기화라인에 제1전극이 연결되고 구동 트랜지스터의 제2전극에 제2전극이 연결된 제6트랜지스터와, 제N발광제어신호라인에 게이트전극이 연결되고 제1전원라인 및 제2트랜지스터의 제2전극에 제1전극이 연결된 제7트랜지스터와, 제7트랜지스터의 제2전극에 일단이 연결되고 제4트랜지스터의 제2전극에 타단이 연결된 커패시터와, 제5트랜지스터의 제2전극에 애노드전극이 연결되고 제2전원라인에 캐소드전극이 연결된 유기 발광다이오드를 포함할 수 있다.
서브 픽셀은 제N스캔라인에 게이트전극이 연결되고 제1데이터라인에 제1전극이 연결된 제1트랜지스터와, 제N발광제어신호라인에 게이트전극이 연결되고 제1트랜지스터의 제2전극에 제1전극이 연결되고 제1전원라인에 제2전극이 연결된 제2트랜지스터와, 게이트 노드에 게이트전극이 연결되고 제1트랜지스터의 제2전극 및 제2트랜지스터의 제1전극에 제1전극이 연결된 구동 트랜지스터와, 제N-1스캔라인에 게이트전극이 연결되고 구동 트랜지스터의 제2전극에 제1전극이 연결되고 구동 트랜지스터의 게이트전극에 제2전극이 연결된 제3트랜지스터와, 제N+1발광제어신호라인에 게이트전극이 연결되고 구동 트랜지스터의 제2전극에 제1전극이 연결된 제5트랜지스터와, 제N-1스캔라인에 게이트전극이 연결되고 초기화라인에 제1전극이 연결되고 구동 트랜지스터의 제2전극에 제2전극이 연결된 제6트랜지스터와, 제N발광제어신호라인에 게이트전극이 연결되고 제1전원라인 및 제2트랜지스터의 제2전극에 제1전극이 연결된 제7트랜지스터와, 제7트랜지스터의 제2전극에 일단이 연결되고 제3트랜지스터의 제2전극에 타단이 연결된 커패시터와, 제5트랜지스터의 제2전극에 애노드전극이 연결되고 제2전원라인에 캐소드전극이 연결된 유기 발광다이오드를 포함할 수 있다.
본 명세서의 일 실시예에 따른 전계발광표시장치의 구동방법은 영상을 표시하는 표시영역과 영상을 비표시하는 비표시영역을 갖는 표시 패널, 표시영역에 위치하는 서브 픽셀, 및 비표시영역에 위치하고 서브 픽셀에 레퍼런스전압을 전달하는 전압 전달부를 포함하는 전계발광표시장치의 구동방법에 있어서, 전계발광표시장치의 구동방법은 서브 픽셀을 초기화하기 위한 초기화 단계, 및 서브 픽셀의 구동 트랜지스터의 문턱전압을 보상하기 위한 샘플링 단계를 포함한다. 샘플링 단계 동안 전압 전달부는 표시 패널의 외부로부터 인가된 신호 또는 표시 패널 상에서 생성된 신호에 대응하여 동작한다.
제N-1스캔라인의 제N-1서브 픽셀들을 구동하기 위한 제N-1스캔신호를 기반으로 전압 전달부를 제1구간 동안 턴온하고, 제N스캔라인의 제N서브 픽셀들을 구동하기 위한 제N스캔신호를 기반으로 전압 전달부를 제1구간에 이은 제2구간 동안 턴온하고, 제1구간 및 제2구간에서 제N서브 픽셀에 레퍼런스전압을 전달할 수 있다.
표시 패널의 제N서브 픽셀은 적어도 1 수평시간 동안 중첩하는 제N스캔신호와 제N-1스캔신호를 기반으로 초기화 단계와 샘플링 단계가 구분되어 구동될 수 있다.
제N서브 픽셀에 레퍼런스전압이 전달되도록 제N서브 픽셀을 구동하기 위한 제N스캔신호를 기반으로 전압 전달부를 턴온할 수 있다.
표시 패널의 제N서브 픽셀은 적어도 1 수평시간 동안 중첩하는 제N스캔신호와 제N-1스캔신호를 기반으로 초기화 단계와 샘플링 단계가 동시에 이루질 수 있다.
제N서브 픽셀에 레퍼런스전압이 전달되도록 제N-1서브 픽셀을 구동하기 위한 제N-1스캔신호를 기반으로 전압 전달부를 턴온할 수 있다.
이상 첨부된 도면을 참조하여 본 명세서의 실시예를 설명하였지만, 상술한 본 명세서의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 명세서의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 명세서의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 명세서의 범위에 포함되는 것으로 해석되어야 한다.
VRD: 제N전압 전달부 VREF: 레퍼런스전압라인
NA: 비표시영역 AA: 표시영역
SP: 서브 픽셀(들), 제N서브 픽셀 T1 ~ T7: 제1 내지 제7트랜지스터
DT: 구동 트랜지스터 Cst: 커패시터
OLED: 유기 발광다이오드

Claims (17)

  1. 영상을 표시하는 표시영역과 영상을 비표시하는 비표시영역을 갖는 표시 패널;
    상기 표시영역에 위치하는 서브 픽셀; 및
    상기 비표시영역에 위치하고 상기 표시 패널의 외부로부터 인가된 신호 또는 상기 표시 패널 상에서 생성된 신호에 대응하여 상기 서브 픽셀에 레퍼런스전압을 전달하는 전압 전달부를 포함하는 전계발광표시장치.
  2. 제1항에 있어서,
    상기 표시패널은 상기 서브 픽셀이 복수 개 연결된 스캔라인을 포함하고,
    상기 전압 전달부는 상기 비표시영역의 상기 스캔라인마다 배치되는 전계발광표시장치.
  3. 제1항에 있어서,
    상기 전압 전달부는
    상기 서브 픽셀의 구동 트랜지스터의 문턱전압을 샘플링하기 위한 샘플링 기간 동안 상기 레퍼런스전압을 출력하기 위해 동작하는 전계발광표시장치.
  4. 제2항에 있어서,
    상기 전압 전달부는
    제N-1스캔라인의 제N-1서브 픽셀들을 구동하기 위한 제N-1스캔신호 또는 제N스캔라인의 제N서브 픽셀들을 구동하기 위한 제N스캔신호에 대응하여 턴온 또는 턴오프되는 적어도 하나의 스위칭 트랜지스터를 포함하는 전계발광표시장치.
  5. 제2항에 있어서,
    상기 전압 전달부는
    제N-1스캔라인의 제N-1서브 픽셀들을 구동하기 위한 제N-1스캔신호에 대응하여 턴온 또는 턴오프되는 제1스위칭 트랜지스터와,
    제N스캔라인의 제N서브 픽셀들을 구동하기 위한 제N스캔신호에 대응하여 턴온 또는 턴오프되는 제2스위칭 트랜지스터를 포함하는 전계발광표시장치.
  6. 제5항에 있어서,
    상기 제1스위칭 트랜지스터는 상기 제N-1스캔라인에 게이트전극이 연결되고 상기 레퍼런스전압을 전달하는 레퍼런스전압라인에 제1전극이 연결되고 상기 서브 픽셀에 포함된 커패시터의 일단에 제2전극이 연결되며,
    상기 제2스위칭 트랜지스터는 상기 제N스캔라인에 게이트전극이 연결되고 상기 레퍼런스전압라인에 제1전극이 연결되고 상기 커패시터의 일단에 제2전극이 연결되며,
    상기 커패시터의 타단은 상기 서브 픽셀에 포함된 구동 트랜지스터의 게이트 전극에 연결된 전계발광표시장치.
  7. 제5항에 있어서,
    상기 전압 전달부는
    상기 제N스캔라인에 게이트전극이 연결되고 상기 레퍼런스전압을 전달하는 레퍼런스전압라인에 제1전극이 연결되고 상기 서브 픽셀에 포함된 커패시터의 일단에 제2전극이 연결된 스위칭 트랜지스터를 포함하고,
    상기 커패시터의 타단은 상기 서브 픽셀에 포함된 구동 트랜지스터의 게이트 전극에 연결된 전계발광표시장치.
  8. 제5항에 있어서,
    상기 전압 전달부는
    상기 제N-1스캔라인에 게이트전극이 연결되고 상기 레퍼런스전압을 전달하는 레퍼런스전압라인에 제1전극이 연결되고 상기 서브 픽셀에 포함된 커패시터의 일단에 제2전극이 연결된 스위칭 트랜지스터를 포함하고,
    상기 커패시터의 타단은 상기 서브 픽셀에 포함된 구동 트랜지스터의 게이트 전극에 연결된 전계발광표시장치.
  9. 제1항에 있어서,
    상기 서브 픽셀은
    제N스캔라인에 게이트전극이 연결되고 제1데이터라인에 제1전극이 연결된 제1트랜지스터와,
    제N발광제어신호라인에 게이트전극이 연결되고 상기 제1트랜지스터의 제2전극에 제1전극이 연결되고 제1전원라인에 제2전극이 연결된 제2트랜지스터와,
    게이트 노드에 게이트전극이 연결되고 상기 제1트랜지스터의 제2전극 및 상기 제2트랜지스터의 제1전극에 제1전극이 연결된 구동 트랜지스터와,
    상기 제N스캔라인에 게이트전극이 연결되고 상기 구동 트랜지스터의 제2전극에 제1전극이 연결되고 상기 구동 트랜지스터의 게이트전극에 제2전극이 연결된 제3트랜지스터와,
    제N-1스캔라인에 게이트전극이 연결되고 초기화라인에 제1전극이 연결되고 상기 제3트랜지스터의 제2전극 및 상기 구동 트랜지스터의 게이트전극에 제2전극이 연결된 제4트랜지스터와,
    상기 제N발광제어신호라인에 게이트전극이 연결되고 상기 구동 트랜지스터의 제2전극에 제1전극이 연결된 제5트랜지스터와,
    상기 제N스캔라인에 게이트전극이 연결되고 상기 초기화라인에 제1전극이 연결되고 상기 구동 트랜지스터의 제2전극에 제2전극이 연결된 제6트랜지스터와,
    상기 제N발광제어신호라인에 게이트전극이 연결되고 제1전원라인 및 상기 제2트랜지스터의 제2전극에 제1전극이 연결된 제7트랜지스터와,
    상기 제7트랜지스터의 제2전극에 일단이 연결되고 상기 제4트랜지스터의 제2전극에 타단이 연결된 커패시터와,
    상기 제5트랜지스터의 제2전극에 애노드전극이 연결되고 제2전원라인에 캐소드전극이 연결된 유기 발광다이오드를 포함하는 전계발광표시장치.
  10. 제1항에 있어서,
    상기 서브 픽셀은
    제N스캔라인에 게이트전극이 연결되고 제1데이터라인에 제1전극이 연결된 제1트랜지스터와,
    제N발광제어신호라인에 게이트전극이 연결되고 상기 제1트랜지스터의 제2전극에 제1전극이 연결되고 제1전원라인에 제2전극이 연결된 제2트랜지스터와,
    게이트 노드에 게이트전극이 연결되고 상기 제1트랜지스터의 제2전극 및 상기 제2트랜지스터의 제1전극에 제1전극이 연결된 구동 트랜지스터와,
    상기 제N스캔라인에 게이트전극이 연결되고 상기 구동 트랜지스터의 제2전극에 제1전극이 연결되고 상기 구동 트랜지스터의 게이트전극에 제2전극이 연결된 제3트랜지스터와,
    제N-1스캔라인에 게이트전극이 연결되고 초기화라인에 제1전극이 연결되고 상기 제3트랜지스터의 제2전극 및 상기 구동 트랜지스터의 게이트전극에 제2전극이 연결된 제4트랜지스터와,
    상기 제N발광제어신호라인에 게이트전극이 연결되고 상기 구동 트랜지스터의 제2전극에 제1전극이 연결된 제5트랜지스터와,
    상기 제N-1스캔라인에 게이트전극이 연결되고 상기 초기화라인에 제1전극이 연결되고 상기 구동 트랜지스터의 제2전극에 제2전극이 연결된 제6트랜지스터와,
    상기 제N발광제어신호라인에 게이트전극이 연결되고 제1전원라인 및 상기 제2트랜지스터의 제2전극에 제1전극이 연결된 제7트랜지스터와,
    상기 제7트랜지스터의 제2전극에 일단이 연결되고 상기 제3트랜지스터의 제2전극에 타단이 연결된 커패시터와,
    상기 제5트랜지스터의 제2전극에 애노드전극이 연결되고 제2전원라인에 캐소드전극이 연결된 유기 발광다이오드를 포함하는 전계발광표시장치.
  11. 제1항에 있어서,
    상기 서브 픽셀은
    제N스캔라인에 게이트전극이 연결되고 제1데이터라인에 제1전극이 연결된 제1트랜지스터와,
    제N발광제어신호라인에 게이트전극이 연결되고 상기 제1트랜지스터의 제2전극에 제1전극이 연결되고 제1전원라인에 제2전극이 연결된 제2트랜지스터와,
    게이트 노드에 게이트전극이 연결되고 상기 제1트랜지스터의 제2전극 및 상기 제2트랜지스터의 제1전극에 제1전극이 연결된 구동 트랜지스터와,
    상기 제N-1스캔라인에 게이트전극이 연결되고 상기 구동 트랜지스터의 제2전극에 제1전극이 연결되고 상기 구동 트랜지스터의 게이트전극에 제2전극이 연결된 제3트랜지스터와,
    상기 제N+1발광제어신호라인에 게이트전극이 연결되고 상기 구동 트랜지스터의 제2전극에 제1전극이 연결된 제5트랜지스터와,
    제N-1스캔라인에 게이트전극이 연결되고 상기 초기화라인에 제1전극이 연결되고 상기 구동 트랜지스터의 제2전극에 제2전극이 연결된 제6트랜지스터와,
    상기 제N발광제어신호라인에 게이트전극이 연결되고 제1전원라인 및 상기 제2트랜지스터의 제2전극에 제1전극이 연결된 제7트랜지스터와,
    상기 제7트랜지스터의 제2전극에 일단이 연결되고 상기 제4트랜지스터의 제2전극에 타단이 연결된 커패시터와,
    상기 제5트랜지스터의 제2전극에 애노드전극이 연결되고 제2전원라인에 캐소드전극이 연결된 유기 발광다이오드를 포함하는 전계발광표시장치.
  12. 영상을 표시하는 표시영역과 영상을 비표시하는 비표시영역을 갖는 표시 패널, 상기 표시영역에 위치하는 서브 픽셀, 및 상기 비표시영역에 위치하고 상기 서브 픽셀에 레퍼런스전압을 전달하는 전압 전달부를 포함하는 전계발광표시장치의 구동방법에 있어서,
    상기 서브 픽셀을 초기화하기 위한 초기화 단계; 및
    상기 서브 픽셀의 구동 트랜지스터의 문턱전압을 보상하기 위한 샘플링 단계를 포함하고,
    상기 샘플링 단계 동안 상기 전압 전달부는 상기 표시 패널의 외부로부터 인가된 신호 또는 상기 표시 패널 상에서 생성된 신호에 대응하여 동작하는 전계발광표시장치의 구동방법.
  13. 제12항에 있어서,
    제N-1스캔라인의 제N-1서브 픽셀을 구동하기 위한 제N-1스캔신호를 기반으로 상기 전압 전달부를 제1구간 동안 턴온하고,
    제N스캔라인의 제N서브 픽셀을 구동하기 위한 제N스캔신호를 기반으로 상기 전압 전달부를 상기 제1구간에 이은 제2구간 동안 턴온하고,
    상기 제1구간 및 상기 제2구간에서 상기 제N서브 픽셀에 상기 레퍼런스전압을 전달하는 전계발광표시장치의 구동방법.
  14. 제12항에 있어서,
    상기 표시 패널의 제N서브 픽셀은
    적어도 1 수평시간 동안 중첩하는 제N스캔신호와 제N-1스캔신호를 기반으로 상기 초기화 단계와 상기 샘플링 단계가 구분되어 구동되는 전계발광표시장치의 구동방법.
  15. 제14항에 있어서,
    상기 제N서브 픽셀에 상기 레퍼런스전압이 전달되도록 상기 제N서브 픽셀을 구동하기 위한 상기 제N스캔신호를 기반으로 상기 전압 전달부를 턴온하는 전계발광표시장치의 구동방법.
  16. 제12항에 있어서,
    상기 표시 패널의 제N서브 픽셀은
    적어도 1 수평시간 동안 중첩하는 제N스캔신호와 제N-1스캔신호를 기반으로 상기 초기화 단계와 상기 샘플링 단계가 동시에 이루어지는 전계발광표시장치의 구동방법.
  17. 제16항에 있어서,
    상기 제N서브 픽셀에 상기 레퍼런스전압이 전달되도록 제N-1서브 픽셀을 구동하기 위한 제N-1스캔신호를 기반으로 상기 전압 전달부를 턴온하는 전계발광표시장치의 구동방법.
KR1020170111225A 2017-08-31 2017-08-31 전계발광표시장치 및 이의 구동방법 KR102414594B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170111225A KR102414594B1 (ko) 2017-08-31 2017-08-31 전계발광표시장치 및 이의 구동방법
US16/002,630 US10872570B2 (en) 2017-08-31 2018-06-07 Electroluminescent display device for minimizing a voltage drop and improving image quality and driving method thereof
EP18191531.5A EP3451321B1 (en) 2017-08-31 2018-08-29 Electroluminescent display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170111225A KR102414594B1 (ko) 2017-08-31 2017-08-31 전계발광표시장치 및 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20190024330A true KR20190024330A (ko) 2019-03-08
KR102414594B1 KR102414594B1 (ko) 2022-06-30

Family

ID=65800784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170111225A KR102414594B1 (ko) 2017-08-31 2017-08-31 전계발광표시장치 및 이의 구동방법

Country Status (1)

Country Link
KR (1) KR102414594B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11308880B2 (en) 2019-12-27 2022-04-19 Lg Display Co., Ltd. Light emitting display device and driving method thereof
CN114694572A (zh) * 2020-12-28 2022-07-01 华为技术有限公司 驱动电路、显示装置及电子设备
US11600228B2 (en) 2021-03-25 2023-03-07 Samsung Display Co., Ltd. Display device
US11769435B2 (en) 2020-12-07 2023-09-26 Lg Display Co., Ltd. Deformed display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130140537A1 (en) * 2011-12-01 2013-06-06 Lg Display Co., Ltd. Organic light emitting display device
KR20130132991A (ko) * 2011-08-09 2013-12-05 파나소닉 주식회사 화상 표시 장치
KR20140050197A (ko) * 2012-10-18 2014-04-29 삼성디스플레이 주식회사 표시장치를 위한 발광 구동 장치, 표시장치 및 그 구동 방법
KR20140050361A (ko) * 2012-10-19 2014-04-29 삼성디스플레이 주식회사 화소, 이를 이용한 입체 영상 표시 장치 및 그의 구동 방법
KR20160113464A (ko) * 2015-03-20 2016-09-29 삼성디스플레이 주식회사 표시 장치의 화소회로 및 이를 포함하는 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130132991A (ko) * 2011-08-09 2013-12-05 파나소닉 주식회사 화상 표시 장치
US20130328753A1 (en) * 2011-08-09 2013-12-12 Panasonic Corporation Display apparatus
US20130140537A1 (en) * 2011-12-01 2013-06-06 Lg Display Co., Ltd. Organic light emitting display device
KR20140050197A (ko) * 2012-10-18 2014-04-29 삼성디스플레이 주식회사 표시장치를 위한 발광 구동 장치, 표시장치 및 그 구동 방법
KR20140050361A (ko) * 2012-10-19 2014-04-29 삼성디스플레이 주식회사 화소, 이를 이용한 입체 영상 표시 장치 및 그의 구동 방법
KR20160113464A (ko) * 2015-03-20 2016-09-29 삼성디스플레이 주식회사 표시 장치의 화소회로 및 이를 포함하는 표시 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11308880B2 (en) 2019-12-27 2022-04-19 Lg Display Co., Ltd. Light emitting display device and driving method thereof
US11769435B2 (en) 2020-12-07 2023-09-26 Lg Display Co., Ltd. Deformed display device
CN114694572A (zh) * 2020-12-28 2022-07-01 华为技术有限公司 驱动电路、显示装置及电子设备
CN114694572B (zh) * 2020-12-28 2024-04-23 华为技术有限公司 驱动电路、显示装置及电子设备
US11600228B2 (en) 2021-03-25 2023-03-07 Samsung Display Co., Ltd. Display device
US11990093B2 (en) 2021-03-25 2024-05-21 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR102414594B1 (ko) 2022-06-30

Similar Documents

Publication Publication Date Title
EP3451321B1 (en) Electroluminescent display device and driving method thereof
KR102632710B1 (ko) 화소 구동 회로를 포함한 전계발광 표시장치
KR102631739B1 (ko) 서브화소 구동 회로 및 이를 포함한 전계발광 표시장치
JP7466511B2 (ja) 有機発光表示装置
US10733935B2 (en) Display device
CN108597450A (zh) 像素电路及其驱动方法、显示面板
KR102636598B1 (ko) 화소 구동 회로를 포함한 전계발광 표시장치
KR101968117B1 (ko) 유기발광 표시장치 및 이의 구동방법
US10210806B2 (en) Data drive circuit of amoled display device
KR102414594B1 (ko) 전계발광표시장치 및 이의 구동방법
KR20150002324A (ko) 유기 발광 다이오드 표시장치와 그 구동방법
KR20120000434A (ko) 유기전계발광표시장치 및 그 구동방법
KR20210153387A (ko) 화소 구동 회로를 포함한 전계발광 표시패널
TWI832398B (zh) 顯示面板及包含該顯示面板的顯示裝置
KR101960849B1 (ko) 유기발광 표시장치 및 이의 구동방법
KR20210049220A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
US11626079B2 (en) Display device and method for driving the same
KR20190136396A (ko) 표시 장치
KR102570977B1 (ko) 전계발광 표시장치 및 이의 구동방법
KR102678279B1 (ko) 표시 장치
KR20190064267A (ko) 전계발광 표시장치
KR20190002949A (ko) 전계 발광 표시장치
KR102665082B1 (ko) 픽셀 회로와 이를 이용한 표시장치
KR20190064265A (ko) 전계발광 표시장치
KR102653574B1 (ko) 투명 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right