KR20190026993A - Ultra-thin thickness printed circuit board capable of recess height control and method of manufacturing the same - Google Patents
Ultra-thin thickness printed circuit board capable of recess height control and method of manufacturing the same Download PDFInfo
- Publication number
- KR20190026993A KR20190026993A KR1020170112392A KR20170112392A KR20190026993A KR 20190026993 A KR20190026993 A KR 20190026993A KR 1020170112392 A KR1020170112392 A KR 1020170112392A KR 20170112392 A KR20170112392 A KR 20170112392A KR 20190026993 A KR20190026993 A KR 20190026993A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- resin layer
- bump pad
- barrier layer
- mask pattern
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
본 발명은 초박형 인쇄회로기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 리세스 깊이를 최소화함으로써 인쇄회로기판의 전체 두께를 추가적으로 감소시킬 수 있음과 더불어, 플립 칩 본딩 시 반도체 칩의 정렬도를 향상시킬 수 있는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법에 관한 것이다.The present invention relates to an ultra-thin printed circuit board and a method of manufacturing the same, and more particularly, to a method of manufacturing an ultra-thin printed circuit board and a method of manufacturing the same, which can reduce the overall depth of a printed circuit board by minimizing the recess depth, The present invention relates to an ultra-thin printed circuit board and a method of manufacturing the same.
최근, 전기 및 전자 제품의 고성능화로 전자기기들의 부피는 경량화되고 무게는 가벼워지는 경박 단소화의 요구에 부합하여 반도체 패키지의 박형화, 고밀도 및 고실장화가 중요한 요소로 부각되고 있다.In recent years, the thinness, high density, and high mounting of semiconductor packages have come to be regarded as important factors in accordance with the demand for light and thin shortening in which the volume of electronic devices is lighter and the weight is lighter due to the high performance of electric and electronic products.
현재, 컴퓨터, 노트북과 모바일폰 등은 기억 용량의 증가에 따라 대용량의 램(Random Access Memory) 및 플래쉬 메모리(Flash Memory)와 같이 칩의 용량은 증대되고 있지만, 패키지는 소형화되는 경향이 두드러지고 있는 상황이다.2. Description of the Related Art Currently, capacity of a chip such as a large-capacity random access memory (RAM) and a flash memory is increasing with increasing storage capacity of a computer, a notebook, and a mobile phone, but the package tends to be miniaturized It is a situation.
따라서, 핵심 부품으로 사용되는 패키지의 크기는 소형화되는 경향으로 연구 및 개발되고 있으며, 한정된 크기의 기판에 더 많은 수의 패키지를 실장하기 위한 여러 가지 기술들이 제안 및 연구되고 있다.Therefore, the size of a package used as a core part has been studied and developed in a tendency to be miniaturized, and various techniques for mounting a larger number of packages on a limited size substrate have been proposed and studied.
이하, 첨부된 도면을 참조하여 종래에 따른 인쇄회로기판에 대하여 설명하도록 한다.Hereinafter, a conventional printed circuit board will be described with reference to the accompanying drawings.
도 1은 종래에 따른 인쇄회로기판을 나타낸 단면도이고, 도 2는 도 1의 A 부분을 확대하여 나타낸 도면이다. 이때, 도 1 및 도 2에서는 인쇄회로기판에서 캐리어층을 제거하기 전 상태를 나타낸 것이다.FIG. 1 is a cross-sectional view of a conventional printed circuit board, and FIG. 2 is an enlarged view of a portion A of FIG. 1 and 2 show a state before the carrier layer is removed from the printed circuit board.
도 1 및 도 2에 도시된 바와 같이, 종래에 따른 인쇄회로기판(1)은 수지층(10)의 제1 면(10a)에 범프 패드(20)가 배치되고, 수지층(10)의 제2 면(10b)에 볼 랜드(30)가 배치되며, 수지층(10)의 내부에는 범프 패드(20)와 볼 랜드(30)를 전기적으로 연결시키는 비아(40)가 배치된다. 또한, 수지층(10)의 제2 면(10b)에는 볼 랜드(30)의 일부를 노출시키는 개구(G)를 갖는 솔더 마스크 패턴(50)이 더 배치될 수 있다.1 and 2, a conventional printed
이때, 종래에 따른 인쇄회로기판(1)은 수지층(10)의 제2 면(10b)에 배치된 범프 패드(20)를 덮는 캐리어층(5)을 에칭하는 과정 중 범프 패드(20)가 함께 제거되어 유실되는데 기인하여 최대 5㎛ 높이의 리세스(R)가 형성되고 있다.The conventional
이러한 이유로, 종래에 따른 인쇄회로기판(1)은 캐리어층(5)을 에칭하는 과정 중 범프 패드(20)가 함께 유실되는 것을 감안하여 리세스(R) 높이를 설계치보다 대략 3 ~ 5㎛ 정도 두꺼운 8 ~ 15㎛의 두께로 형성해야만 하며, 수지층(10)의 두께 또한 13 ~ 18㎛ 정도로 두껍게 형성해야 하기 때문에 초박형 인쇄회로기판(1)을 구현하는데 어려움이 따르고 있다.For this reason, in consideration of the loss of the
또한, 종래에 따른 인쇄회로기판(1)은 최대 5㎛의 상당히 높은 높이로 리세스(R)가 설계되기 때문에 보이드(void) 발생으로 인해 반도체 칩(미도시)을 범프 패드(20)에 플립 칩 본딩하는 과정시 크랙 불량을 유발하는 문제가 있었다.In addition, since the conventional
관련 선행문헌으로는 대한민국 공개특허공보 제10-2010-0110459호(2010.10.13 공개)가 있으며, 상기 문헌에는 초박형 메탈 인쇄회로기판 제조 방법이 기재되어 있다.A related prior art is Korean Patent Laid-Open Publication No. 10-2010-0110459 (published on October 13, 2010), which discloses a method of manufacturing an ultra-thin metal printed circuit board.
본 발명의 목적은 리세스 깊이를 최소화함으로써 인쇄회로기판의 전체 두께를 추가적으로 감소시킬 수 있음과 더불어, 플립 칩 본딩 시 반도체 칩의 정렬도를 향상시킬 수 있는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.It is an object of the present invention to provide an ultrathin printed circuit board capable of further reducing the total thickness of the printed circuit board by minimizing the recess depth and capable of adjusting the recess depth to improve the degree of alignment of the semiconductor chip upon flip chip bonding And a method for producing the same.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판은 제1 면 및 상기 제1 면에 반대되는 제2 면을 갖는 수지층; 상기 수지층의 제1 면에 배치된 범프 패드; 상기 수지층의 제2 면에 배치된 볼 랜드; 상기 수지층의 내부에 배치되어, 상기 범프 패드 및 볼 랜드를 연결하는 비아; 상기 수지층의 제1 면 가장자리에 배치되어, 상기 범프 패드를 노출시키는 배리어층; 및 상기 배리어층 상에 적층된 캐리어층;을 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided an ultra-thin printed circuit board capable of adjusting a recess depth, comprising: a resin layer having a first surface and a second surface opposite to the first surface; A bump pad disposed on a first side of the resin layer; A ball land disposed on a second side of the resin layer; Vias disposed within the resin layer for connecting the bump pads and the ball lands; A barrier layer disposed on a first side edge of the resin layer to expose the bump pad; And a carrier layer stacked on the barrier layer.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법은 (a) 캐리어층 상에 배리어층을 형성하는 단계; (b) 상기 배리어층 상에 범프 패드를 형성하는 단계; (c) 상기 범프 패드가 형성된 배리어층 상에 수지층 및 금속층을 합착하는 단계; (d) 상기 금속층 및 수지층의 일부를 각각 제거하여, 상기 범프 패드를 노출시키는 관통 비아를 형성하는 단계; (e) 상기 관통 비아 내에 배치되어, 상기 범프 패드에 접속되는 비아와, 상기 수지층 상에 배치되어, 상기 비아에 접속되는 볼 랜드를 형성하는 단계; (f) 상기 볼 랜드의 일부를 노출시키는 개구를 가지며, 상기 수지층을 덮는 솔더 마스크 패턴을 형성하는 단계; 및 (g) 상기 범프 패드가 노출되도록 캐리어층 및 배리어층의 일부를 제거하여 프레임 형태의 캐리어층 및 배리어층을 형성하는 단계;를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of fabricating an ultra-thin printed circuit board capable of adjusting a recess depth, the method comprising: (a) forming a barrier layer on a carrier layer; (b) forming a bump pad on the barrier layer; (c) bonding the resin layer and the metal layer onto the barrier layer on which the bump pad is formed; (d) removing a portion of the metal layer and the resin layer to form through vias exposing the bump pads; (e) forming vias in the through vias connected to the bump pads and a ball land disposed on the resin layer and connected to the vias; (f) forming a solder mask pattern having an opening exposing a portion of the ball land, the solder mask pattern covering the resin layer; And (g) forming a carrier layer and a barrier layer in a frame shape by removing a part of the carrier layer and the barrier layer to expose the bump pad.
본 발명에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법은 캐리어층과 범프 패드 사이에 배리어층이 배치됨에 따라 리세스의 높이를 최소화할 수 있으므로, 과도한 리세스 발생에 따른 범프 패드의 두께 증가분을 고려할 필요가 없어 범프 패드 및 수지층의 두께 또한 감소시킬 수 있으므로, 초박형의 인쇄회로기판을 제조하는 것이 가능해질 수 있다.Since the height of the recess can be minimized by arranging the barrier layer between the carrier layer and the bump pad, the ultra-thin printed circuit board capable of adjusting the recess depth according to the present invention and the method of manufacturing the same, It is possible to reduce the thickness of the bump pad and the resin layer, so that it becomes possible to manufacture an ultra-thin printed circuit board.
또한, 본 발명에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법은 캐리어층과 범프 패드 사이에 배리어층이 배치됨에 따라 1㎛ 이하의 상당히 낮은 높이로 리세스가 형성되므로, 보이드(void)가 발생할 염려가 없어 반도체 칩을 범프 패드에 플립 칩 본딩하는 과정시 크랙 발생이 미연에 방지되어 실장 신뢰성을 향상시킬 수 있게 된다.In addition, since the recess is formed at a considerably low height of 1 占 퐉 or less as the barrier layer is disposed between the carrier layer and the bump pad, the ultra-thin printed circuit board capable of adjusting the recess depth according to the present invention, voids will not occur, so cracks are prevented from occurring during flip-chip bonding of the semiconductor chip to the bump pads, thereby improving the reliability of mounting.
이에 더불어, 본 발명에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법은 수지층의 가장자리에 배치되는 캐리어층 및 배리어층이 프레임 형태로 형성되므로, 캐리어층 및 배리어층이 초박형 인쇄회로기판의 가장자리를 보강해주는 보강재의 역할을 수행하여 기판의 휨을 방지하게 된다.In addition, since the carrier layer and the barrier layer disposed at the edges of the resin layer are formed in a frame shape, the carrier layer and the barrier layer are formed in the ultra-thin printed circuit And serves as a reinforcing member for reinforcing the edge of the substrate, thereby preventing the substrate from being warped.
도 1은 종래에 따른 인쇄회로기판을 나타낸 단면도.
도 2는 도 1의 A 부분을 확대하여 나타낸 도면.
도 3은 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판을 나타낸 단면도.
도 4는 도 3의 B 부분을 확대하여 나타낸 도면.
도 5 내지 도 16은 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법을 나타낸 공정 단면도.1 is a cross-sectional view of a conventional printed circuit board.
Fig. 2 is an enlarged view of a portion A in Fig. 1; Fig.
3 is a cross-sectional view of an ultra-thin printed circuit board capable of adjusting the recess depth according to an embodiment of the present invention.
Fig. 4 is an enlarged view of a portion B in Fig. 3; Fig.
5 to 16 are sectional views showing a method of manufacturing an ultra-thin printed circuit board capable of adjusting the recess depth according to an embodiment of the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, To fully disclose the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법에 관하여 상세히 설명하면 다음과 같다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an ultra-thin printed circuit board and a method of manufacturing the same according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판을 나타낸 단면도이고, 도 4는 도 3의 B 부분을 확대하여 나타낸 도면이다. 이때, 도 4에서는 배리어층을 식각하기 전 상태를 나타낸 것이다.FIG. 3 is a cross-sectional view of an ultra-thin printed circuit board capable of adjusting the recess depth according to an embodiment of the present invention, and FIG. 4 is an enlarged view of a portion B of FIG. In this case, FIG. 4 shows a state before the barrier layer is etched.
도 3 및 도 4를 참조하면, 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판(100)은 수지층(110), 범프 패드(120), 볼 랜드(130), 비아(140), 배리어층(150) 및 캐리어층(160)을 포함한다.3 and 4, an ultra-thin printed
수지층(110)은 제1 면(110a) 및 제1 면(110a)에 반대되는 제2 면(110b)을 갖는다. 이러한 수지층(110)은 인쇄회로기판(100)의 몸체를 이루는 부분으로, 그 재질로는 프리프레그(prepreg), 폴리이미드 수지, 에폭시 수지 등에서 선택된 1종 이상의 재질이 이용될 수 있다.The
범프 패드(120)는 수지층(110)의 제1 면(110a)에 배치된다. 이때, 범프 패드(120)는 수지층(110)의 제1 면(110a)에 매립되도록 배치될 수 있다. 이러한 범프 패드(120)는 수지층(110) 제1 면(110a)의 중앙 부분에 배치될 수 있으나, 반드시 이에 제한되는 것은 아니다.The
이때, 범프 패드(120)는 반도체 칩(미도시)과 플립 칩 본딩하기 위해 형성되는 것으로, 그 재질로는 전도성이 우수한 구리(Cu)를 이용하는 것이 바람직하나, 반드시 이에 제한되는 것은 아니며, 전도성을 갖는 금속 물질이라면 제한 없이 사용될 수 있다.At this time, the
볼 랜드(130)는 수지층(110)의 제2 면(110b)에 배치된다. 이러한 볼 랜드(130)는 수지층(110) 제2 면(110b)의 중앙 부분에 배치될 수 있으나, 반드시 이에 제한되는 것은 아니다. 이러한 볼 랜드(130)는 솔더 볼(미도시)과 접속하기 위해 형성되는 것으로, 그 재질로는 전도성이 우수한 구리(Cu)를 이용하는 것이 바람직하나, 반드시 이에 제한되는 것은 아니며, 전도성을 갖는 금속 물질이라면 제한 없이 사용될 수 있다.The
비아 전극(140)은 수지층(110)의 내부에 배치되어, 범프 패드(120) 및 볼 랜드(130)를 전기적으로 연결한다. 이때, 비아 전극(140)은 범프 패드(120) 및 볼 랜드(130)와 동일한 재질로 형성되는 것이 바람직하다.The
배리어층(150)은 수지층(110)의 제1 면(110a) 가장자리에 배치되어, 범프 패드(120)를 노출시킨다.The
캐리어층(160)은 배리어층(150) 상에 적층된다. 이에 따라, 배리어층(150) 및 캐리어층(160) 각각은 수지층(110)의 제1 면(110a) 가장자리를 따라 배치되는 프레임 형태를 갖는다.The
여기서, 배리어층(150)은 에칭액을 이용한 선택적인 식각 공정으로 제거하는 것에 의해 형성될 수 있다. 이러한 배리어층(150)을 제거하는 과정시 사용되는 에칭액은 캐리어층(미도시) 및 범프 패드(120)와 미반응하는 에칭액이 사용되기 때문에 배리어층(150) 하부에 배치되는 범프 패드(120)가 함께 식각되어 제거되는 것을 최소화할 수 있게 된다. 이를 위해, 배리어층(150)의 재질로는 니켈(Ni), 주석(Sn) 및 티타늄(Ti) 중 선택된 1종 이상을 이용하는 것이 바람직하다.Here, the
이 결과, 배리어층(150) 하부의 범프 패드(120)의 일부 두께가 제거되어 리세스(R)가 형성될 수는 있으나, 리세스(R)는 1㎛ 이하의 상당히 낮은 높이(d)로 형성된다.As a result, a portion of the thickness of the
따라서, 본 발명에서는 리세스(R)의 높이(d)를 최소화할 수 있으므로, 과도한 두께의 리세스(R) 발생에 따른 범프 패드(120)의 두께 증가분을 고려할 필요가 없어 범프 패드(120) 및 수지층(110)의 두께 또한 감소시킬 수 있으므로, 초박형의 인쇄회로기판(100)을 제조하는 것이 가능해질 수 있다.Accordingly, since the height d of the recess R can be minimized, it is not necessary to consider the thickness increase of the
이 결과, 범프 패드(120)는 2 ~ 15㎛의 두께를 갖고, 수지층(110)은 5 ~ 25㎛의 두께를 가질 수 있다.As a result, the
여기서, 수지층(110)의 가장자리에 배치되는 캐리어층(160) 및 배리어층(150)이 프레임 형태로 형성되므로, 캐리어층(160) 및 배리어층(150)이 초박형 인쇄회로기판의 가장자리를 보강해주는 보강재의 역할을 수행하여 기판의 휨을 방지하게 된다.Since the
또한, 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판(100)은 솔더 마스크 패턴(170)을 더 포함할 수 있다.In addition, the ultra-thin printed
솔더 마스크 패턴(170)은 수지층(110)의 제2 면(110b) 상에 배치되어, 수지층(110)의 제2 면(110b) 및 볼 랜드(130)를 덮으며, 볼 랜드(130)의 일부를 노출시키는 개구(G)를 갖는다.The
이러한 솔더 마스크 패턴(170)은 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택된 1종 이상의 재질이 이용될 수 있다.The
전술한 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판은 리세스의 높이를 최소화할 수 있으므로, 과도한 리세스 발생에 따른 범프 패드의 두께 증가분을 고려할 필요가 없어 범프 패드 및 수지층의 두께 또한 감소시킬 수 있으므로, 초박형의 인쇄회로기판을 제조하는 것이 가능해질 수 있다.Since the height of the recess can be minimized, it is not necessary to consider the thickness increase of the bump pad due to the excessive recess, The thickness of the ground layer can also be reduced, so that it becomes possible to manufacture an ultra-thin printed circuit board.
또한, 본 발명에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판은 1㎛ 이하의 상당히 낮은 높이로 리세스가 형성되므로, 보이드(void)가 발생할 염려가 없어 반도체 칩을 범프 패드에 플립 칩 본딩하는 과정시 크랙 발생이 미연에 방지되어 실장 신뢰성을 향상시킬 수 있게 된다.Further, since the recess is formed at a considerably low height of 1 μm or less in the recess-depth-adjustable recessed printed circuit board according to the present invention, voids are not generated, and the semiconductor chip is flip-chip bonded to the bump pad It is possible to prevent cracks from occurring during the process, thereby improving the reliability of mounting.
이에 더불어, 본 발명에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판은 수지층의 가장자리에 배치되는 캐리어층 및 배리어층이 프레임 형태로 형성되므로, 캐리어층 및 배리어층이 초박형 인쇄회로기판의 가장자리를 보강해주는 보강재의 역할을 수행하여 기판의 휨을 방지하게 된다.In addition, since the carrier layer and the barrier layer disposed at the edges of the resin layer are formed in a frame shape, the carrier layer and the barrier layer are formed on the edge of the ultra-thin printed circuit board And serves as a reinforcing member to prevent warping of the substrate.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법에 대하여 설명하도록 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method of manufacturing an ultra-thin printed circuit board capable of adjusting the recess depth according to an embodiment of the present invention will be described with reference to the accompanying drawings.
도 5 내지 도 16은 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법을 나타낸 공정 단면도이다.5 to 16 are cross-sectional views illustrating a method of manufacturing an ultra-thin printed circuit board capable of adjusting the recess depth according to an embodiment of the present invention.
도 5에 도시된 바와 같이, 캐리어층(160) 상에 배리어층(150)을 형성한다. 이때, 캐리어층(160)은 화학적 에칭성이 우수한 구리(Cu)를 이용하는 것이 바람직하나, 반드시 이에 제한되는 것은 아니며, 화학적 에칭성을 갖는 금속 물질이라면 제한 없이 사용될 수 있다.As shown in FIG. 5, a
배리어층(150)은 도금 또는 증착 방식에 의해 형성될 수 있다. 이때, 도금은 전해 도금 또는 무전해 도금이 이용될 수 있고, 증착은 CVD(chemical vapor deposition), PVD(physical vapor deposition) 등이 이용될 수 있으나, 이에 제한되는 것은 아니다.The
이러한 배리어층(150)은 캐리어층(160)과 반응하는 에칭액에 미반응하는 금속으로 형성한다. 이를 위해, 배리어층(150)의 재질로는 니켈(Ni), 주석(Sn) 및 티타늄(Ti) 중 선택된 1종 이상을 이용하는 것이 바람직하다.The
이때, 배리어층(150)은 1 ~ 5㎛의 두께를 갖는 것이 바람직하다. 배리어층(150)의 두께가 1㎛ 미만일 경우에는 캐리어층(160) 및 범프 패드(도 3의 120) 사이에서 배리어층(150)의 역할을 제대로 수행하지 못할 우려가 있다. 반대로, 배리어층(150)의 두께가 5㎛를 초과할 경우에는 불균일한 두께 분포를 가질 수 있으며, 배리어층(150)을 형성하거나 제거하는 시간을 증가시키는 문제가 있다.At this time, the
다음으로, 도 6에 도시된 바와 같이, 배리어층(150) 상에 범프 패드 형성 영역을 제외한 부분을 덮는 제1 마스크 패턴(M1)을 형성한다. 이 결과, 제1 마스크 패턴(M1)에 의해, 범프 패드 형성 영역의 배리어층(150)이 외부로 노출된다.Next, as shown in FIG. 6, a first mask pattern M1 is formed on the
도 7에 도시된 바와 같이, 제1 마스크 패턴(M1)을 이용한 1차 도금을 실시하여 범프 패드 형성 영역에 범프 패드(120)를 형성한다. 이와 같이, 제1 마스크 패턴(M1)을 이용한 1차 도금을 실시하는 것에 의해, 범프 패드 형성 영역에 선택적으로 도금액이 충진되어 범프 패드(120)가 형성된다.As shown in FIG. 7, a first plating process using a first mask pattern M1 is performed to form a
다음으로, 범프 패드(120)가 형성된 배리어층(150)으로부터 제1 마스크 패턴(M1)을 제거한다. 이때, 제1 마스크 패턴(M1)은 박리액을 이용한 스트립 공정에 의해 제거될 수 있다.Next, the first mask pattern M1 is removed from the
도 8에 도시된 바와 같이, 범프 패드(120)가 형성된 배리어층(150) 상에 수지층(110) 및 금속층(130a)을 합착한다.As shown in FIG. 8, the
이때, 합착은 범프 패드(120)가 형성된 배리어층(150)과 이격된 상부에 금속층(130a)이 부착된 수지층(110)을 배치시킨 후, 배리어층(150)과 수지층(110)의 제1 면(110a)이 마주보도록 배치시킨 상태에서 열 압착하는 방식으로 수행될 수 있다. 이에 따라, 범프 패드(120)가 형성된 배리어층(150) 상에 수지층(110) 및 금속층(130a)이 차례로 적층된다.At this time, after the
여기서, 수지층(110)은 인쇄회로기판(100)의 몸체를 이루는 부분으로, 그 재질로는 프리프레그(prepreg), 폴리이미드 수지, 에폭시 수지 등에서 선택된 1종 이상의 재질이 이용될 수 있다.Here, the
다음으로, 도 9에 도시된 바와 같이, 금속층(130a) 및 수지층(110)의 일부를 각각 제거하여, 범프 패드(120)를 노출시키는 관통 비아(V)를 형성한다. 이러한 관통 비아(V)는 레이저 드릴링 방식, 현상 방식, 식각 방식 등에서 선택된 어느 하나의 방식에 의해 형성될 수 있다.Next, as shown in FIG. 9, the
도 10에 도시된 바와 같이, 금속층(130a) 상에 볼 랜드 형성 영역을 제외한 부분을 덮는 제2 마스크 패턴(M2)을 형성한다. 이에 따라, 제2 마스크 패턴(M2)의 외측에 배치되는 볼 랜드 형성 영역이 외부로 노출된다.As shown in FIG. 10, a second mask pattern M2 is formed on the
도11에 도시된 바와 같이, 범프 패드(120) 및 금속층(130a)을 매개로 2차 도금을 실시하여, 관통 비아(도 10의 V) 내에 충진되는 비아(140)와, 비아(140) 및 금속층(130a) 상에 충진된 금속 도금층(130b)을 형성한다.As shown in Fig. 11, a secondary plating is performed through the
다음으로, 제2 마스크 패턴(M2)을 제거한다. 이때, 제2 마스크 패턴(M2)은 박리액을 이용한 스트립 공정에 의해 제거될 수 있다.Next, the second mask pattern M2 is removed. At this time, the second mask pattern M2 may be removed by a strip process using a peeling liquid.
도 12에 도시된 바와 같이, 금속 도금층(도 11의 130b)의 외측으로 노출된 금속층(도 11의 130a)을 제거하여, 비아(140)에 접속되는 볼 랜드(130)를 형성한다. 이때, 금속 도금층의 외측으로 노출된 금속층은 플래시 에칭에 의해 제거될 수 있다.As shown in FIG. 12, the metal layer (130a in FIG. 11) exposed to the outside of the metal plating layer (130b in FIG. 11) is removed to form a
다음으로, 볼 랜드(130)가 형성된 수지층(110)의 제2 면(110b)을 덮는 솔더 마스크층(170a)을 형성한다. 이때, 솔더 마스크층(170a)은 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택된 1종 이상의 재질이 이용될 수 있다.Next, a
도 13에 도시된 바와 같이, 볼 랜드(130)를 덮는 솔더 마스크층(도 12의 170a)의 일부를 제거하여, 볼 랜드(130)의 일부를 노출시키는 개구(G)를 갖는 솔더 마스크 패턴(170)을 형성한다. 이때, 개구(G)는 수지층(110) 및 볼 랜드(130)를 덮는 솔더 마스크층을 레이저 드릴링 방식, 현상 방식, 식각 방식 등에서 선택된 어느 하나의 방식으로 제거하는 것에 의해 형성될 수 있다.12, a portion of the
도 14에 도시된 바와 같이, 수지층(110)의 제2 면(110b) 및 개구(도 13의 G)를 덮는 제3 마스크 패턴(M3)과, 캐리어층(160)의 일부 가장자리를 덮는 제4 마스크 패턴(M4)을 형성한다. 이 결과, 수지층(110)의 제2 면(110b) 및 개구는 제3 마스크 패턴(M3)에 의해 전체가 보호되고, 캐리어층(160)은 제4 마스크 패턴(M4)에 의해 가장자리를 제외한 중앙 부분이 외부로 노출된다.A third mask pattern M3 covering the
도 15에 도시된 바와 같이, 제3 및 제4 마스크 패턴(M3, M4)을 매개로 제4 마스크 패턴(M4)의 외측으로 노출된 캐리어층(160)을 1차 식각하여 프레임 형태의 캐리어층(160)을 형성한다.15, the
이러한 1차 식각시, 캐리어층(160)의 하부에는 캐리어층(160)과 반응하는 에칭액에 미반응하는 금속으로 형성된 배리어층(150)이 형성되기 때문에, 1차 식각하는 과정 중 범프 패드(120)는 배리어층(150)에 의해 안정적으로 보호될 수 있게 된다.Since the
다음으로, 도 16에 도시된 바와 같이, 캐리어층(160)을 마스크로 이용하여, 캐리어층(160)에 의해 노출된 배리어층(150)을 2차 식각하여 프레임 형태의 배리어층(150)을 형성한다. 이에 따라, 배리어층(150) 및 캐리어층(160)은 상호 간이 동일한 면적으로 수지층(110)의 제1 면(110a) 가장자리를 따라 프레임 형태를 갖도록 설계될 수 있다.16, the
이때, 2차 식각으로 배리어층(150)을 제거하는 과정시 사용되는 에칭액은 범프 패드(120)와 미반응하는 에칭액이 사용되기 때문에 배리어층(150) 하부에 배치되는 범프 패드(120)가 함께 식각되어 제거되는 것을 최소화할 수 있게 된다.In this case, since the etching solution used in the process of removing the
이 결과, 2차 식각에 의해, 배리어층(150) 하부의 범프 패드(120)의 일부 두께가 제거되어 리세스(R)가 형성될 수는 있으나, 리세스(R)는 1㎛ 이하의 상당히 낮은 높이로 형성된다.As a result, by the secondary etching, a part of the thickness of the
따라서, 본 발명에서는 캐리어층(160)과 범프 패드(120) 사이에 배리어층(150)이 배치됨에 따라 리세스(R)의 높이를 최소화할 수 있으므로, 과도한 리세스(R) 발생에 따른 범프 패드(120)의 두께 증가분을 고려할 필요가 없어 범프 패드(120) 및 수지층(110)의 두께 또한 감소시킬 수 있으므로, 초박형의 인쇄회로기판(100)을 제조하는 것이 가능해질 수 있다.Therefore, in the present invention, since the
이 결과, 범프 패드(120)는 2 ~ 15㎛의 두께를 갖고, 수지층(110)은 5 ~ 25㎛의 두께를 가질 수 있다.As a result, the
여기서, 수지층(110)의 가장자리에 배치되는 캐리어층(160) 및 배리어층(150)이 프레임 형태로 형성되므로, 캐리어층(160) 및 배리어층(150)이 초박형 인쇄회로기판의 가장자리를 보강해주는 보강재의 역할을 수행하여 기판의 휨을 방지하게 된다.Since the
다음으로, 수지층(110) 및 캐리어층(160)으로부터 제3 및 제4 마스크 패턴(도 15의 M3, M4)을 제거한다. 이때, 제3 및 제4 마스크 패턴은 박리액을 이용한 스트립 공정에 의해 제거될 수 있다.Next, the third and fourth mask patterns (M3 and M4 in Fig. 15) are removed from the
지금까지 살펴본 바와 같이, 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법은 캐리어층과 범프 패드 사이에 배리어층이 배치됨에 따라 리세스의 높이를 최소화할 수 있으므로, 과도한 리세스 발생에 따른 범프 패드의 두께 증가분을 고려할 필요가 없어 범프 패드 및 수지층의 두께 또한 감소시킬 수 있으므로, 초박형의 인쇄회로기판을 제조하는 것이 가능해질 수 있다.As described above, according to the method of manufacturing an ultra-thin printed circuit board capable of adjusting the recess depth according to the embodiment of the present invention, since the barrier layer is disposed between the carrier layer and the bump pad, the height of the recess can be minimized, It is not necessary to consider an increase in the thickness of the bump pad due to the occurrence of the recess, and the thickness of the bump pad and the resin layer can also be reduced, so that it becomes possible to manufacture an ultra-thin printed circuit board.
또한, 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법은 캐리어층과 범프 패드 사이에 배리어층이 배치됨에 따라 1㎛ 이하의 상당히 낮은 높이로 리세스가 형성되므로, 보이드(void)가 발생할 염려가 없어 반도체 칩을 범프 패드에 플립 칩 본딩하는 과정시 크랙 발생이 미연에 방지되어 실장 신뢰성을 향상시킬 수 있게 된다.Also, in the method of manufacturing an ultra-thin printed circuit board capable of adjusting the recess depth according to the embodiment of the present invention, since the barrier layer is disposed between the carrier layer and the bump pad, a recess is formed at a considerably low height of 1 탆 or less, there is no fear that voids will occur, so that cracks are prevented from occurring in the process of flip-chip bonding the semiconductor chip to the bump pad, thereby improving the reliability of mounting.
이에 더불어, 본 발명의 실시예에 따른 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법은 수지층의 가장자리에 배치되는 캐리어층 및 배리어층이 프레임 형태로 형성되므로, 캐리어층 및 배리어층이 초박형 인쇄회로기판의 가장자리를 보강해주는 보강재의 역할을 수행하여 기판의 휨을 방지하게 된다.In addition, since the carrier layer and the barrier layer disposed at the edges of the resin layer are formed in a frame shape, the carrier layer and the barrier layer can be formed in the ultra-thin printing And serves as a reinforcing member for reinforcing the edge of the circuit board, thereby preventing warpage of the board.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.Although the preferred embodiments of the present invention have been disclosed for illustrative purposes, those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims. These changes and modifications may be made without departing from the scope of the present invention. Accordingly, the scope of the present invention should be determined by the following claims.
100 : 초박형 인쇄회로기판
110 : 수지층
110a : 수지층의 제1 면
110b : 수지층의 제2 면
120 : 범프 패드
130 : 볼 랜드
140 : 비아
150 : 배리어층
160 : 캐리어층
170 : 솔더 마스크 패턴
G : 개구100: ultra-thin printed circuit board 110: resin layer
110a: first surface of the
120: Bump pad 130: Ball land
140: via 150: barrier layer
160: Carrier layer 170: Solder mask pattern
G: opening
Claims (15)
상기 수지층의 제1 면에 배치된 범프 패드;
상기 수지층의 제2 면에 배치된 볼 랜드;
상기 수지층의 내부에 배치되어, 상기 범프 패드 및 볼 랜드를 연결하는 비아;
상기 수지층의 제1 면 가장자리에 배치되어, 상기 범프 패드를 노출시키는 배리어층; 및
상기 배리어층 상에 적층된 캐리어층;
을 포함하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판.
A resin layer having a first side and a second side opposite to the first side;
A bump pad disposed on a first side of the resin layer;
A ball land disposed on a second side of the resin layer;
Vias disposed within the resin layer for connecting the bump pads and the ball lands;
A barrier layer disposed on a first side edge of the resin layer to expose the bump pad; And
A carrier layer stacked on the barrier layer;
And an adjustable recess depth comprising the substrate.
상기 범프 패드는 2 ~ 15㎛의 두께를 갖고,
상기 수지층은 5 ~ 25㎛의 두께를 갖는 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판.
The method according to claim 1,
The bump pad has a thickness of 2 to 15 mu m,
Wherein the resin layer has a thickness of 5 to 25 占 퐉.
상기 범프 패드는
상기 수지층의 제1 면에 매립되도록 배치되며, 일부 두께가 제거된 리세스를 갖는 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판.
The method according to claim 1,
The bump pad
Wherein the resin layer has a recess that is disposed to be embedded in the first surface of the resin layer and has a thickness that is partially removed.
상기 리세스는
1㎛ 이하의 높이로 형성된 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판.
The method of claim 3,
The recess
Wherein the height of the recess is less than or equal to 1 占 퐉.
상기 배리어층은
니켈(Ni), 주석(Sn) 및 티타늄(Ti) 중 선택된 1종 이상을 포함하는 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판.
The method according to claim 1,
The barrier layer
Wherein at least one selected from the group consisting of nickel (Ni), tin (Sn), and titanium (Ti) is contained.
상기 배리어층은
1 ~ 5㎛의 두께를 갖는 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판.
The method according to claim 1,
The barrier layer
And a thickness of 1 to 5 mu m.
상기 초박형 인쇄회로기판은
상기 수지층의 제2 면 상에 배치되어, 상기 수지층의 제2 면 및 볼 랜드를 덮으며, 상기 볼 랜드의 일부를 노출시키는 개구를 갖는 솔더 마스크 패턴을 더 포함하는 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판.
The method according to claim 1,
The ultra-thin printed circuit board
And a solder mask pattern disposed on the second surface of the resin layer and covering the second surface of the resin layer and the ball land and having an opening exposing a portion of the ball land, Ultra-thin printed circuit board with adjustable depth.
(b) 상기 배리어층 상에 범프 패드를 형성하는 단계;
(c) 상기 범프 패드가 형성된 배리어층 상에 수지층 및 금속층을 합착하는 단계;
(d) 상기 금속층 및 수지층의 일부를 각각 제거하여, 상기 범프 패드를 노출시키는 관통 비아를 형성하는 단계;
(e) 상기 관통 비아 내에 배치되어, 상기 범프 패드에 접속되는 비아와, 상기 수지층 상에 배치되어, 상기 비아에 접속되는 볼 랜드를 형성하는 단계;
(f) 상기 볼 랜드의 일부를 노출시키는 개구를 가지며, 상기 수지층을 덮는 솔더 마스크 패턴을 형성하는 단계; 및
(g) 상기 범프 패드가 노출되도록 캐리어층 및 배리어층의 일부를 제거하여 프레임 형태의 캐리어층 및 배리어층을 형성하는 단계;
를 포함하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법.
(a) forming a barrier layer on a carrier layer;
(b) forming a bump pad on the barrier layer;
(c) bonding the resin layer and the metal layer onto the barrier layer on which the bump pad is formed;
(d) removing a portion of the metal layer and the resin layer to form through vias exposing the bump pads;
(e) forming vias in the through vias connected to the bump pads and a ball land disposed on the resin layer and connected to the vias;
(f) forming a solder mask pattern having an opening exposing a portion of the ball land, the solder mask pattern covering the resin layer; And
(g) removing a portion of the carrier layer and the barrier layer to expose the bump pad to form a carrier layer and a barrier layer in the form of a frame;
Wherein the recess depth is adjustable.
상기 (a) 단계에서,
상기 배리어층은
니켈(Ni), 주석(Sn) 및 티타늄(Ti) 중 선택된 1종 이상을 포함하는 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법.
9. The method of claim 8,
In the step (a)
The barrier layer
Wherein at least one selected from the group consisting of nickel (Ni), tin (Sn), and titanium (Ti) is contained.
상기 (a) 단계에서,
상기 배리어층은
1 ~ 5㎛의 두께를 갖는 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법.
9. The method of claim 8,
In the step (a)
The barrier layer
The method of claim 1, wherein the thickness of the recess is about 1 to 5 mu m.
상기 (b) 단계는,
(b-1) 상기 배리어층 상에 범프 패드 형성 영역을 제외한 부분을 덮는 제1 마스크 패턴을 형성하는 단계;
(b-2) 상기 제1 마스크 패턴을 이용한 1차 도금을 실시하여 상기 범프 패드 형성 영역에 범프 패드를 형성하는 단계; 및
(b-3) 상기 범프 패드가 형성된 배리어층으로부터 제1 마스크 패턴을 제거하는 단계;
를 포함하는 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법.
9. The method of claim 8,
The step (b)
(b-1) forming a first mask pattern on the barrier layer, the first mask pattern covering a portion excluding the bump pad formation region;
(b-2) performing a first plating process using the first mask pattern to form a bump pad in the bump pad formation region; And
(b-3) removing the first mask pattern from the barrier layer on which the bump pad is formed;
Wherein the recess depth is adjustable. ≪ RTI ID = 0.0 > 11. < / RTI >
상기 (e) 단계는,
(e-1) 상기 금속층 상에 볼 랜드 형성 영역을 제외한 부분을 덮는 제2 마스크 패턴을 형성하는 단계;
(e-2) 상기 범프 패드 및 금속층을 매개로 2차 도금을 실시하여, 상기 관통 비아 내에 충진되는 비아와, 상기 비아 및 금속층 상에 충진된 금속 도금층을 형성하는 단계; 및
(e-3) 상기 제2 마스크 패턴을 제거한 후, 상기 금속 도금층의 외측으로 노출된 금속층을 제거하여, 상기 비아에 접속되는 볼 랜드를 형성하는 단계;
를 포함하는 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법.
9. The method of claim 8,
The step (e)
(e-1) forming a second mask pattern on the metal layer, the second mask pattern covering a portion except for the ball land formation region;
(e-2) performing a secondary plating through the bump pad and the metal layer to form a via filled in the through via, and a metal plating layer filled on the via and the metal layer; And
(e-3) removing the metal layer exposed to the outside of the metal plating layer after removing the second mask pattern, thereby forming a ball land connected to the via;
Wherein the recess depth is adjustable. ≪ RTI ID = 0.0 > 11. < / RTI >
상기 (g) 단계는,
(g-1) 상기 수지층의 제2 면 및 개구를 덮는 제3 마스크 패턴과, 상기 캐리어층의 일부 가장자리를 덮는 제4 마스크 패턴을 형성하는 단계;
(g-2) 상기 제4 마스크 패턴의 외측으로 노출된 상기 캐리어층을 1차 식각하여 프레임 형태의 캐리어층을 형성하는 단계;
(g-3) 상기 캐리어층에 의해 노출된 배리어층을 2차 식각하여 프레임 형태의 배리어층을 형성하는 단계; 및
(g-4) 상기 수지층 및 캐리어층으로부터 제3 및 제4 마스크 패턴을 제거하는 단계;
를 포함하는 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법.
9. The method of claim 8,
The step (g)
(g-1) forming a third mask pattern covering the second surface and the opening of the resin layer, and a fourth mask pattern covering a part of the edge of the carrier layer;
(g-2) forming a carrier layer in a frame shape by first etching the carrier layer exposed outside the fourth mask pattern;
(g-3) forming a barrier layer in a frame shape by secondary etching the barrier layer exposed by the carrier layer; And
(g-4) removing the third and fourth mask patterns from the resin layer and the carrier layer;
Wherein the recess depth is adjustable. ≪ RTI ID = 0.0 > 11. < / RTI >
상기 (g-3) 단계에서,
상기 2차 식각에 의해,
상기 배리어층 하부의 상기 범프 패드의 일부 두께가 제거되어 리세스가 형성되는 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법.
14. The method of claim 13,
In the step (g-3)
By the secondary etching,
Wherein a thickness of the bump pad below the barrier layer is removed to form a recess.
상기 리세스는
1㎛ 이하의 높이로 형성되는 것을 특징으로 하는 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 제조 방법.15. The method of claim 14,
The recess
The method of claim 1, wherein the height of the recess is less than 1 占 퐉.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170112392A KR101959864B1 (en) | 2017-09-04 | 2017-09-04 | Ultra-thin thickness printed circuit board capable of recess height control and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170112392A KR101959864B1 (en) | 2017-09-04 | 2017-09-04 | Ultra-thin thickness printed circuit board capable of recess height control and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190026993A true KR20190026993A (en) | 2019-03-14 |
KR101959864B1 KR101959864B1 (en) | 2019-03-20 |
Family
ID=65759824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170112392A KR101959864B1 (en) | 2017-09-04 | 2017-09-04 | Ultra-thin thickness printed circuit board capable of recess height control and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101959864B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111312687A (en) * | 2020-02-20 | 2020-06-19 | 京东方科技集团股份有限公司 | Flexible circuit board, manufacturing method thereof and display module |
WO2023080719A1 (en) * | 2021-11-05 | 2023-05-11 | 엘지이노텍 주식회사 | Circuit board |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220124464A (en) | 2021-03-03 | 2022-09-14 | (주)프라임푸드 | The five grains noodle with phellinus linteus and its method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110060456A (en) * | 2009-11-30 | 2011-06-08 | 삼성전기주식회사 | Carrier for manufacturing wiring substrate and method of manufacturing wiring substrate using the same |
KR20120004210A (en) * | 2010-07-06 | 2012-01-12 | 엘지이노텍 주식회사 | Pcb and fabricaring method of the same |
KR20130131849A (en) * | 2012-05-25 | 2013-12-04 | 주식회사 심텍 | Pcb substrate having copper bump for external connection and method of manufacturing the same |
KR20150053255A (en) * | 2014-12-29 | 2015-05-15 | 주식회사 심텍 | Ultra thin printed circuit board with excellent edge high stiffness and method of manufacturing the same |
-
2017
- 2017-09-04 KR KR1020170112392A patent/KR101959864B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110060456A (en) * | 2009-11-30 | 2011-06-08 | 삼성전기주식회사 | Carrier for manufacturing wiring substrate and method of manufacturing wiring substrate using the same |
KR20120004210A (en) * | 2010-07-06 | 2012-01-12 | 엘지이노텍 주식회사 | Pcb and fabricaring method of the same |
KR20130131849A (en) * | 2012-05-25 | 2013-12-04 | 주식회사 심텍 | Pcb substrate having copper bump for external connection and method of manufacturing the same |
KR20150053255A (en) * | 2014-12-29 | 2015-05-15 | 주식회사 심텍 | Ultra thin printed circuit board with excellent edge high stiffness and method of manufacturing the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111312687A (en) * | 2020-02-20 | 2020-06-19 | 京东方科技集团股份有限公司 | Flexible circuit board, manufacturing method thereof and display module |
WO2023080719A1 (en) * | 2021-11-05 | 2023-05-11 | 엘지이노텍 주식회사 | Circuit board |
Also Published As
Publication number | Publication date |
---|---|
KR101959864B1 (en) | 2019-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6324876B2 (en) | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD | |
US11398421B2 (en) | Semiconductor substrate and method for manufacturing the same | |
TWI594345B (en) | Ultra fine pitch pop coreless package | |
US8338718B2 (en) | Wiring board and method of manufacturing the same | |
US9247644B2 (en) | Wiring board and method for manufacturing the same | |
KR100966336B1 (en) | High density substrate and manufacturing method thereof | |
US20100139962A1 (en) | Wiring board and method of manufacturing the same | |
JP5547615B2 (en) | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD | |
JP2015079795A (en) | Wiring board, semiconductor device and wiring board manufacturing method | |
US12040287B2 (en) | Semiconductor device package and method for manufacturing the same | |
US8330050B2 (en) | Wiring board having heat intercepting member | |
US10448508B2 (en) | Printed circuit board and semiconductor package including the same | |
TWI484605B (en) | Package substrate and manufacturing method thereof | |
KR101959864B1 (en) | Ultra-thin thickness printed circuit board capable of recess height control and method of manufacturing the same | |
KR101584780B1 (en) | Ultra thin printed circuit board with excellent edge high stiffness and method of manufacturing the same | |
KR101613525B1 (en) | Package on package type printed circuit board and method of manufacturing the same | |
KR101109053B1 (en) | Wafer with Through via hole and Packing method of the same | |
US8258009B2 (en) | Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof | |
CN110391206B (en) | Package structure and method for forming the same | |
KR20210070439A (en) | Multi-layered printed circuit board of deep cavity structure and method of manufacturing the same, and semiconductor package including the same | |
TWI720735B (en) | Package structure and manufacturing method thereof | |
US11682648B2 (en) | Semiconductor device and method of fabricating the same | |
KR101920916B1 (en) | Printed circuit board having conductive post and method of manufacturing the same | |
KR101509963B1 (en) | Ultra thin printed circuit board with excellent edge high stiffness and method of manufacturing the same | |
KR101500117B1 (en) | Method of manufacturing double bump type printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |