KR101584780B1

KR101584780B1 - Ultra thin printed circuit board with excellent edge high stiffness and method of manufacturing the same

Info

Publication number: KR101584780B1
Application number: KR1020140191906A
Authority: KR
Inventors: 심재철; 차상석; 정창보
Original assignee: 주식회사 심텍
Priority date: 2014-12-29
Filing date: 2014-12-29
Publication date: 2016-01-14
Also published as: KR20150053255A

Abstract

캐리어 기판을 이용하지 않더라도 가장자리 부분에서의 크랙 발생을 미연에 방지함으로써, 기판 파손 불량 증가에 따른 수율 저하를 방지할 수 있는 에지 보강 방식의 초박형 인쇄회로기판 및 그 제조 방법에 대하여 개시한다.
본 발명에 따른 초박형 인쇄회로기판은 상면 및 하면을 가지며, 상기 상면 및 하면을 관통하는 비아 홀을 구비하는 코어층; 상기 코어층의 상면 및 하면과, 상기 비아 홀의 내벽에 형성된 회로패턴; 상기 코어층의 상면 및 하면 가장자리와, 상기 상면 및 하면 가장자리를 연결하는 측 벽면을 덮도록 형성된 강도 보강층; 및 상기 회로패턴의 일부는 노출시키고, 상기 코어층의 상면 및 하면과, 상기 강도 보강층의 상면 및 하면을 각각 덮도록 형성된 마스크 패턴;을 포함하며, 상기 강도 보강층은 상기 코어층의 상면 및 하면 가장자리에 각각 형성된 씨드 패턴과, 상기 씨드 패턴 상에 각각 적층 형성된 고분자 보강패턴과, 상기 고분자 보강패턴의 상면 및 하면과, 상기 코어층의 측 벽면을 덮도록 형성된 금속 보강패턴을 포함하는 것을 특징으로 한다.An edge-reinforced ultra-thin printed circuit board and a method for manufacturing the edge-reinforced printed circuit board, which can prevent a crack from occurring at an edge portion without using a carrier substrate, thereby preventing a decrease in yield due to an increase in substrate failure failure.
The ultra-thin printed circuit board according to the present invention includes a core layer having upper and lower surfaces, and having via holes penetrating the upper surface and the lower surface; An upper surface and a lower surface of the core layer, and a circuit pattern formed on an inner wall of the via hole; A strength reinforcing layer formed to cover upper and lower edge portions of the core layer and sidewall surfaces connecting the upper and lower edges; And a mask pattern exposing a part of the circuit pattern and covering upper and lower surfaces of the core layer and upper and lower surfaces of the strength reinforcing layer, And a metal reinforcing pattern formed to cover the upper and lower surfaces of the polymer reinforcing pattern and the sidewall surfaces of the core layer, .

Description

BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an ultra-thin printed circuit board and a method of manufacturing the same. 2. Description of the Related Art [0002]

본 발명은 초박형 인쇄회로기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 초박형의 인쇄회로기판을 제작하는 과정에서 캐리어 기판을 이용하지 않더라도 가장자리 부분에서의 크랙 발생을 미연에 방지함으로써, 기판 파손 불량 증가에 따른 수율 저하를 방지할 수 있는 에지 보강 방식의 초박형 인쇄회로기판 및 그 제조 방법에 관한 것이다.
The present invention relates to an ultra-thin printed circuit board and a method of manufacturing the same. More particularly, the present invention relates to an ultra-thin printed circuit board and a method of manufacturing the same, The present invention relates to an edge-reinforced ultra-thin printed circuit board and a method of manufacturing the same.

최근, 전기 및 전자 제품의 고성능화로 전자기기들의 부피는 경량화되고 무게는 가벼워지는 경박 단소화의 요구에 부합하여 반도체 패키지의 박형화, 고밀도 및 고실장화가 중요한 요소로 부각되고 있다.In recent years, the thinness, high density, and high mounting of semiconductor packages have come to be regarded as important factors in accordance with the demand for thin and light shortening in which the volume of electronic devices is lighter and the weight is lighter due to the high performance of electric and electronic products.

현재, 컴퓨터, 노트북과 모바일폰 등은 기억 용량의 증가에 따라 대용량의 램(Random Access Memory) 및 플래쉬 메모리(Flash Memory)와 같이 칩의 용량은 증대되고 있지만, 패키지는 소형화되는 경향이 두드러지고 있는 상황이다.2. Description of the Related Art Currently, capacity of a chip such as a large-capacity random access memory (RAM) and a flash memory is increasing with increasing storage capacity of a computer, a notebook, and a mobile phone, but the package tends to be miniaturized It is a situation.

따라서, 핵심 부품으로 사용되는 패키지의 크기는 소형화되는 경향으로 연구 및 개발되고 있으며, 한정된 크기의 기판에 더 많은 수의 패키지를 실장하기 위한 여러 가지 기술들이 제안 및 연구되고 있다.Therefore, the size of a package used as a core part has been studied and developed in a tendency to be miniaturized, and various techniques for mounting a larger number of packages on a limited size substrate have been proposed and studied.

종래의 반도체 패키징 기술은 평면적인 2 차원 실장으로부터 부품간의 배선 길이를 단축해 실장 부품의 면적효율을 극대화하는 3차원 적층(3D Stacked) 형태의 실장으로 발전하고 있으며, 이러한 변화에 맞춰 경박단소화가 급격하게 진행되고 있다.Conventional semiconductor packaging technology has evolved into a three-dimensional stacking (3D Stacked) type mounting that maximizes the area efficiency of the mounting parts by shortening the wiring length between parts from the two-dimensional mounting in a planar manner. .

특히, 하이 엔드 스마트폰(high end smart phone)의 경우 PoP(package on package) 타입의 적층 패키지 구조를 채택하고 있으며, 적층 패키지의 두께를 낮추기 위해 인쇄회로기판(printed circuit board)의 두께를 좀더 낮춰야 하는 문제에 봉착하였다.Particularly, in the case of a high-end smart phone, a package-on-package (PoP) type package structure is adopted, and in order to reduce the thickness of the laminated package, the thickness of the printed circuit board .

일반적으로, 인쇄회로기판의 제조 공정에서 80㎛ 이하의 인쇄회로기판을 제작하기 위해서는 30㎛ 이하의 CCL(Copper Clad Lamination)의 사용이 불가피 하기 때문에 박판에 대한 취급이 용이하지 못하고, 기판 파손 관련 불량율이 너무 높다는 문제가 있다.Generally, in the process of manufacturing a printed circuit board, it is inevitable to use CCL (Copper Clad Lamination) of 30 占 퐉 or less in order to manufacture a printed circuit board of 80 占 퐉 or less. Therefore, handling of a thin plate is not easy, Is too high.

관련 선행문헌으로는 대한민국 공개특허 제10-2004-0024695(2004.03.22. 공개)가 있으며, 상기 문헌에는 초박형 반도체 패키지 및 그 제조방법이 기재되어 있다.
A related prior art is Korean Patent Laid-Open No. 10-2004-0024695 (published on Mar. 22, 2004), which describes an ultra-thin semiconductor package and its manufacturing method.

본 발명의 목적은 초박 형태의 코어층의 상면 및 하면 가장자리 부분에만 강도를 보강하기 위한 강도 보강층을 형성함으로써, 기판 전체 두께를 증가시키는 것 없이도 기판 가장자리 부분에서의 크랙 발생을 미연에 방지할 수 있는 초박형 인쇄회로기판을 제공하는 것이다.It is an object of the present invention to provide a method of manufacturing a semiconductor device which can prevent a crack from occurring at the substrate edge portion without increasing the overall thickness of the substrate by forming a strength reinforcing layer for reinforcing the strength only on the upper surface and the lower edge portion of the ultra- And to provide an ultra-thin printed circuit board.

본 발명의 다른 목적은 초박형의 인쇄회로기판을 제작하는 과정에서 캐리어 기판을 이용하지 않더라도 가장자리 부분에서의 크랙 발생을 미연에 방지함으로써, 기판 파손 불량 증가에 따른 수율 저하 문제를 해결할 수 있는 에지 보강 방식의 초박형 인쇄회로기판을 제조하는 방법을 제공하는 것이다.
It is another object of the present invention to provide an edge reinforcement method capable of solving the problem of reduction in yield due to an increase in defective substrate failure by preventing occurrence of cracks at the edge portion even when a carrier substrate is not used in the process of manufacturing an ultra- And a method for manufacturing the ultra-thin printed circuit board of the present invention.

상기 목적을 달성하기 위한 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판은 상면 및 하면을 가지며, 상기 상면 및 하면을 관통하는 비아 홀을 구비하는 코어층; 상기 코어층의 상면 및 하면과, 상기 비아 홀의 내벽에 형성된 회로패턴; 상기 코어층의 상면 및 하면 가장자리와, 상기 상면 및 하면 가장자리를 연결하는 측 벽면을 덮도록 형성된 강도 보강층; 및 상기 회로패턴의 일부는 노출시키고, 상기 코어층의 상면 및 하면과, 상기 강도 보강층의 상면 및 하면을 각각 덮도록 형성된 마스크 패턴;을 포함하며, 상기 강도 보강층은 상기 코어층의 상면 및 하면 가장자리에 각각 형성된 씨드 패턴과, 상기 씨드 패턴 상에 각각 적층 형성된 고분자 보강패턴과, 상기 고분자 보강패턴의 상면 및 하면과, 상기 코어층의 측 벽면을 덮도록 형성된 금속 보강패턴을 포함하는 것을 특징으로 한다.
According to an aspect of the present invention, there is provided an ultra-thin printed circuit board comprising: a core layer having an upper surface and a lower surface and including via holes penetrating the upper surface and the lower surface; An upper surface and a lower surface of the core layer, and a circuit pattern formed on an inner wall of the via hole; A strength reinforcing layer formed to cover upper and lower edge portions of the core layer and sidewall surfaces connecting the upper and lower edges; And a mask pattern exposing a part of the circuit pattern and covering upper and lower surfaces of the core layer and upper and lower surfaces of the strength reinforcing layer, And a metal reinforcing pattern formed to cover the upper and lower surfaces of the polymer reinforcing pattern and the sidewall surfaces of the core layer, .

상기 목적을 달성하기 위한 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판은 상면 및 하면을 가지며, 상기 상면 및 하면을 관통하는 비아 홀을 구비하는 코어층; 상기 코어층의 상면 및 하면과, 상기 비아 홀의 내벽에 형성된 회로패턴; 상기 코어층의 상면 및 하면 가장자리와, 상기 상면 및 하면 가장자리를 연결하는 측 벽면을 덮도록 형성된 강도 보강층; 및 상기 회로패턴의 일부는 노출시키고, 상기 코어층의 상면 및 하면과, 상기 강도 보강층의 상면 및 하면을 각각 덮도록 형성된 마스크 패턴;을 포함하며, 상기 강도 보강층은 상기 코어층의 상면 및 하면 가장자리에 각각 형성된 씨드 패턴과, 상기 씨드 패턴 상에 적층 형성된 제1 금속 보강패턴과, 상기 제1 금속 보강패턴의 상면 및 하면과, 상기 코어층의 측 벽면에 적층 형성된 무전해 도금패턴과, 상기 무전해 도금 도금패턴 상에 적층 형성된 제2 금속 보강패턴을 포함하는 것을 특징으로 한다.
According to another aspect of the present invention, there is provided an ultra-thin printed circuit board comprising: a core layer having a top surface and a bottom surface and including via holes penetrating the top surface and the bottom surface; An upper surface and a lower surface of the core layer, and a circuit pattern formed on an inner wall of the via hole; A strength reinforcing layer formed to cover upper and lower edge portions of the core layer and sidewall surfaces connecting the upper and lower edges; And a mask pattern exposing a part of the circuit pattern and covering upper and lower surfaces of the core layer and upper and lower surfaces of the strength reinforcing layer, An upper surface and a lower surface of the first metal reinforcing pattern, an electroless plating pattern formed on the sidewall of the core layer, and a second metal reinforcing pattern formed on the seed layer, And a second metal reinforcement pattern laminated on the plated metal plating pattern.

상기 다른 목적을 달성하기 위한 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판의 제조 방법은 (a) 씨드층 및 금속층이 적층된 동박을 갖는 코어층을 드릴링하여 비아 홀을 형성한 후, 상기 금속층을 제거하는 단계; (b) 상기 비아 홀이 형성된 코어층의 상면 및 하면 가장자리에 고분자 보강패턴을 적층하는 단계; (c) 상기 고분자 보강패턴이 적층된 코어층의 전면에 도금을 실시하여, 상기 씨드층 및 고분자 보강패턴을 덮는 금속 보강층을 형성하는 단계; (d) 상기 금속 보강층 및 씨드층을 선택적으로 식각하여, 회로패턴 및 강도 보강층을 형성하는 단계; 및 (e) 상기 회로패턴의 일부는 노출시키고, 상기 코어층의 상면 및 하면과, 상기 강도 보강층의 상면 및 하면을 각각 덮는 마스크 패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.
According to another aspect of the present invention, there is provided a method of manufacturing an ultra-thin printed circuit board, comprising: (a) forming a via hole by drilling a core layer having a seed layer and a metal layer stacked thereon, Removing the metal layer; (b) stacking a polymer reinforcing pattern on the top and bottom edges of the core layer on which the via-hole is formed; (c) forming a metal reinforcing layer covering the seed layer and the polymer reinforcing pattern by plating the entire surface of the core layer on which the polymer reinforcing pattern is laminated; (d) selectively etching the metal reinforcement layer and the seed layer to form a circuit pattern and an intensifying layer; And (e) exposing a part of the circuit pattern, and forming a mask pattern covering the upper and lower surfaces of the core layer and the upper and lower surfaces of the strength reinforcing layer, respectively.

상기 다른 목적을 달성하기 위한 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판의 제조 방법은 (a) 씨드층 및 금속층이 적층된 동박을 갖는 코어층을 드릴링하여 비아 홀을 형성하는 단계; (b) 상기 비아 홀이 형성된 코어층의 상면 및 하면 가장자리의 일 부분을 노출시키는 포토레지스트 패턴을 형성하는 단계; (c) 상기 포토레지스트 패턴의 외측으로 노출된 상기 동박을 선택적으로 식각하여 씨드 패턴 및 제1 금속 보강패턴과, 더미 씨드 패턴 및 더미 금속패턴을 각각 형성하는 단계; (d) 상기 제1 금속 보강패턴 및 더미 금속패턴이 형성된 코어층의 전면에 무전해 도금층을 형성한 후, 상기 무전해 도금층 및 더미 금속패턴을 선택적으로 식각하여, 상기 더미 금속패턴은 제거하고, 상기 제1 금속 보강패턴을 덮는 무전해 도금패턴을 형성하는 단계; (e) 상기 무전해 도금패턴이 형성된 코어층의 전면에 전해 도금층을 형성한 후, 상기 전해 도금층을 선택적으로 식각하여, 회로패턴 및 강도 보강층을 형성하는 단계; 및 (f) 상기 회로패턴의 일부는 노출시키고, 상기 코어층의 상면 및 하면과, 상기 강도 보강층의 상면 및 하면을 각각 덮는 마스크 패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.
According to another aspect of the present invention, there is provided a method of manufacturing an ultra-thin printed circuit board, comprising: (a) forming a via hole by drilling a core layer having a copper foil laminated with a seed layer and a metal layer; (b) forming a photoresist pattern exposing a portion of a top surface and a bottom edge of the core layer on which the via hole is formed; (c) selectively etching the copper foil exposed to the outside of the photoresist pattern to form a seed pattern and a first metal reinforcement pattern, a dummy seed pattern and a dummy metal pattern, respectively; (d) forming an electroless plating layer on the entire surface of the core layer on which the first metal reinforcing pattern and the dummy metal pattern are formed, selectively etching the electroless plating layer and the dummy metal pattern to remove the dummy metal pattern, Forming an electroless plating pattern covering the first metal reinforcing pattern; (e) forming an electroplating layer on the entire surface of the core layer on which the electroless plating pattern is formed, and then selectively etching the electroplating layer to form a circuit pattern and a strength reinforcing layer; And (f) exposing a part of the circuit pattern, and forming a mask pattern covering the upper and lower surfaces of the core layer and the upper and lower surfaces of the strength reinforcing layer, respectively.

본 발명에 따른 초박형 인쇄회로기판 및 그 제조 방법은 15 ~ 40㎛의 두께를 갖는 초박 형태의 코어층의 상면 및 하면 가장자리 부분에만 강도를 보강하기 위한 강도 보강층을 형성함으로써, 기판 전체 두께를 증가시키는 것 없이도 기판 가장자리 부분에서의 크랙 발생을 미연에 방지할 수 있다.The ultra-thin printed circuit board and the method of manufacturing the same according to the present invention increase the overall thickness of the substrate by forming a strength reinforcing layer for reinforcing the strength only on the top and bottom edge portions of the ultra-thin core layer having a thickness of 15 to 40 탆 It is possible to prevent the occurrence of cracks at the edge portion of the substrate in advance.

따라서, 본 발명에 따른 초박형 인쇄회로기판 및 그 제조 방법은 초박판 형태의 기판을 제조하는 것이 가능해질 수 있을 뿐만 아니라, 강도 보강층에 의해 기판의 가장자리 부분에서의 파손 불량을 감소시킬 수 있으므로 생산 수율을 향상시킬 수 있다.
Therefore, the ultra-thin printed circuit board and the manufacturing method thereof according to the present invention can not only manufacture a thin plate-like substrate but also can reduce the failure failure at the edge portion of the substrate by the strength reinforcing layer, Can be improved.

도 1은 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판을 나타낸 단면도이다.
도 2 내지 도 4는 도 1의 코어층 상에 고분자 보강패턴을 부착하는 과정을 설명하기 위한 도면이다.
도 5 내지 도 9는 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판의 제조 방법을 나타낸 공정 단면도이다.
도 10은 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판을 나타낸 단면도이다.
도 11 내지 도 18은 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판의 제조 방법을 나타낸 공정 단면도이다.1 is a cross-sectional view of an ultra-thin printed circuit board according to a first embodiment of the present invention.
FIGS. 2 to 4 are views for explaining a process of attaching a polymer reinforcing pattern on the core layer of FIG. 1. FIG.
5 to 9 are cross-sectional views illustrating a method of manufacturing an ultra-thin printed circuit board according to a first embodiment of the present invention.
10 is a cross-sectional view of an ultra-thin printed circuit board according to a second embodiment of the present invention.
11 to 18 are cross-sectional views illustrating a method of manufacturing an ultra-thin printed circuit board according to a second embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, To fully disclose the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 에지 보강 방식의 초박형 인쇄회로기판 및 그 제조 방법에 관하여 상세히 설명하면 다음과 같다.
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an edge-reinforced ultra-thin printed circuit board according to a preferred embodiment of the present invention and a method of manufacturing the same will be described in detail with reference to the accompanying drawings.

(제1 실시예)(Embodiment 1)

도 1은 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판을 나타낸 단면도이다.1 is a cross-sectional view of an ultra-thin printed circuit board according to a first embodiment of the present invention.

도 1을 참조하면, 도시된 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판(100)은 코어층(110), 회로패턴(120), 강도 보강층(120) 및 마스크 패턴(140)을 포함한다.
1, an ultra-thin printed circuit board 100 according to a first embodiment of the present invention includes a core layer 110, a circuit pattern 120, a strength reinforcing layer 120, and a mask pattern 140 do.

코어층(110)은 상면(110a) 및 상면(110a)에 반대되는 하면(110b)을 가지며, 상면(110a) 및 하면(110b)을 관통하는 비아 홀(V)을 구비한다. 특히, 본 발명에서, 코어층(110)은 15 ~ 40㎛의 두께를 갖는 것을 이용하는 것이 바람직한데, 이는 상기의 두께 범위를 가져야 코어층(110)의 핸들링이 가능해질 수 있고, 초박형을 구현하는데 적합하기 때문이다.
The core layer 110 has a top surface 110a and a bottom surface 110b opposite to the top surface 110a and has a via hole V penetrating the top surface 110a and the bottom surface 110b. Particularly, in the present invention, it is preferable to use the core layer 110 having a thickness of 15 to 40 탆. The thickness of the core layer 110 should be such that the core layer 110 can be handled, This is because it is appropriate.

회로패턴(120)은 코어층(110)의 상면(110a) 및 하면(110b)과, 비아 홀(V)의 내벽에 형성된다. 이러한 회로패턴(120)은 구리 재질로 형성될 수 있으나, 반드시 이에 제한되는 것은 아니다.The circuit pattern 120 is formed on the upper surface 110a and the lower surface 110b of the core layer 110 and the inner wall of the via hole V. [ The circuit pattern 120 may be formed of a copper material, but is not limited thereto.

회로패턴(120)은 코어층(110)의 상면(110a)에 형성된 상부 회로패턴(122)과, 코어층(110)의 하면(110b)에 형성된 하부 회로패턴(124)과, 코어층(110)의 비아 홀(V) 내에 형성되어, 상부 및 하부 회로패턴(122, 124)을 전기적으로 연결하는 비아전극(126)을 포함한다. 이때, 상부 회로패턴(122) 및 하부 회로패턴(124)은 코어층(110)의 중앙 부분에 각각 배치되는 것이 바람직하다.The circuit pattern 120 includes an upper circuit pattern 122 formed on the upper surface 110a of the core layer 110, a lower circuit pattern 124 formed on the lower surface 110b of the core layer 110, And a via electrode 126 formed in the via hole V of the upper and lower circuit patterns 122 and 124 to electrically connect the upper and lower circuit patterns 122 and 124. [ At this time, it is preferable that the upper circuit pattern 122 and the lower circuit pattern 124 are disposed at the central portion of the core layer 110, respectively.

이러한 상부 및 하부 회로패턴(122, 124)은 각각 제1층(122a, 124a) 및 제2층(122b, 124b)이 차례로 적층된 2중층 구조를 가질 수 있다. 상부 회로패턴(122)의 제1층(122a)과 하부 회로패턴(124)의 제1층(124a)은 후술할 강도 보강층(130)의 씨드 패턴(132)과 동일한 층에서 동일한 재질로 형성된다.
The upper and lower circuit patterns 122 and 124 may have a double-layer structure in which the first layers 122a and 124a and the second layers 122b and 124b are sequentially stacked. The first layer 122a of the upper circuit pattern 122 and the first layer 124a of the lower circuit pattern 124 are formed of the same material in the same layer as the seed pattern 132 of the strength reinforcing layer 130 to be described later .

강도 보강층(130)은 코어층(110)의 상면(110a) 및 하면(110b) 가장자리와, 상면(110a) 및 하면(110b) 가장자리를 연결하는 측 벽면을 덮도록 형성된다.The strength reinforcing layer 130 is formed to cover the sidewall surfaces connecting the edges of the upper surface 110a and the lower surface 110b of the core layer 110 and the edges of the upper surface 110a and the lower surface 110b.

강도 보강층(130)은 코어층(110)의 상면(110a) 및 하면(110b) 가장자리에 각각 형성된 씨드 패턴(132)과, 씨드 패턴(132) 상에 각각 적층 형성된 고분자 보강패턴(134)과, 고분자 보강패턴(134)의 상면 및 하면과, 코어층(110)의 측 벽면을 덮도록 형성된 금속 보강패턴(136)을 포함한다.The strength reinforcing layer 130 includes a seed pattern 132 formed on the upper surface 110a and a lower surface 110b of the core layer 110 and a polymer reinforcing pattern 134 formed on the seed pattern 132, The upper surface and the lower surface of the polymer reinforcing pattern 134 and the metal reinforcing pattern 136 formed to cover the sidewall surfaces of the core layer 110. [

고분자 보강패턴(134)은 프리프레그(prepreg), 에폭시 수지 등의 재질로 형성하는 것이 바람직하며, 프리프레그 재질을 이용하는 것이 보다 바람직하다. 그리고, 금속 보강패턴(136)은 회로패턴(120)과 동종 재질로 형성되며, 금속 보강패턴(136) 및 회로패턴(120) 각각은 구리(Cu), 금(Au), 니켈(Ni), 알루미늄(Al), 텅스텐(W) 등에서 선택된 1종 이상의 재질로 형성된다.The polymer reinforcing pattern 134 is preferably made of a material such as a prepreg, an epoxy resin, or the like, and it is more preferable to use a prepreg material. The metal reinforcing pattern 136 and the circuit pattern 120 are formed of the same material as the circuit pattern 120. The metal reinforcing pattern 136 and the circuit pattern 120 may be formed of copper (Cu), gold (Au), nickel (Ni) Aluminum (Al), tungsten (W), or the like.

이와 같이, 씨드 패턴(132), 고분자 보강패턴(134) 및 금속 보강패턴(136)이 차례로 적층되는 3중층 구조의 강도 보강층(130)은 코어층(110)의 상면(110a) 및 하면(110b) 가장자리 부분에만 선택적으로 형성되어, 코어층(110)의 강도를 보강하는 역할을 한다. 따라서, 코어층(110)의 상면(110a) 및 하면(110b) 가장자리 부분에 대응하여, 강도 보강층(130)을 형성하는 것에 의해, 이 부분에서의 강도가 보강되어 크랙 불량이 발생되는 것을 미연에 방지할 수 있게 된다.The strength reinforcing layer 130 having a triple-layer structure in which the seed pattern 132, the polymer reinforcing pattern 134 and the metal reinforcing pattern 136 are sequentially stacked is formed on the upper surface 110a and the lower surface 110b of the core layer 110, ) And serves to reinforce the strength of the core layer (110). Therefore, by forming the strength reinforcing layer 130 in correspondence to the edge portions of the upper surface 110a and the lower surface 110b of the core layer 110, the strength at this portion is reinforced and cracks are not generated in advance .

특히, 고분자 보강패턴(134)은 10 ~ 50㎛의 두께를 갖는 것이 바람직하다. 고분자 보강패턴(134)의 두께가 10㎛ 미만일 경우에는 강도 보강 효과를 제대로 발휘하는데 어려움이 따를 수 있다. 반대로, 고분자 보강패턴(134)의 두께가 50㎛를 초과할 경우에는 강도 보강 효과를 기대할 수 있으나, 외곽 보강 부위와 그 외 부위와의 단차를 크게 유발하여 노광 불량의 요인으로 작용할 수 있다.
In particular, the polymer reinforcing pattern 134 preferably has a thickness of 10 to 50 mu m. When the thickness of the polymer reinforcing pattern 134 is less than 10 mu m, it may be difficult to exhibit the strength reinforcing effect properly. Conversely, if the thickness of the polymer reinforcing pattern 134 exceeds 50 탆, the strength reinforcing effect can be expected, but it can cause a large step between the outer reinforcing portion and the other portion, which can act as a cause of poor exposure.

한편, 도 2 내지 도 4는 도 1의 코어층 상에 고분자 보강패턴을 부착하는 과정을 설명하기 위한 도면이다.2 to 4 are views for explaining the process of attaching the polymer reinforcing pattern on the core layer of FIG.

먼저, 도 2에 도시된 바와 같이, 고분자 보강패턴(134)은 코어층(110)의 상면(도 1의 110a) 및 하면(도 1의 110b) 가장자리 부분만을 선택적으로 덮도록 형성될 수 있다. 도면으로 도시하지는 않았지만, 고분자 보강패턴(134)은 얼라인 마크를 이용한 얼라인 공정에 의해 코어층(110)의 상면 및 하면 상에 각각 부착되게 된다. 2, the polymer reinforcing pattern 134 may be formed to selectively cover only the upper surface 110a of the core layer 110 and the lower surface 110b of the core layer 110, as shown in FIG. Although not shown in the drawing, the polymer reinforcing pattern 134 is attached to the upper and lower surfaces of the core layer 110 by an alignment process using an alignment mark, respectively.

이러한 고분자 보강패턴(134)은 코어층(110)의 상면 및 하면 가장자리를 따라 일체형을 갖는 것이 바람직하다.
It is preferable that the polymer reinforcing pattern 134 has an integral shape along the upper and lower edges of the core layer 110.

도 3에 도시된 바와 같이, 고분자 보강패턴(134)은 코어층(110)의 상면 및 하면 가장자리와, 상면 및 하면 가장자리로부터 중앙으로 연장되도록 형성될 수도 있다. 이때, 코어층(110)의 상면 및 하면 가장자리 부분에 배치된 고분자 보강패턴(134)은 가장자리 부분에서 크랙이 발생하는 것을 방지하는 역할을 하고, 코어층(110)의 중앙 부분에 배치된 고분자 보강패턴(134)은 코어층(110)의 중앙 부분에서의 휨을 방지하는 역할을 한다. 따라서, 도 3에 도시된 구조는 대면적의 코어층(110)에 적용하는 것이 보다 바람직하다.
As shown in FIG. 3, the polymer reinforcing pattern 134 may be formed to extend from the top and bottom edges of the core layer 110, the top and bottom edges thereof to the center. At this time, the polymer reinforcing patterns 134 disposed on the top and bottom edge portions of the core layer 110 prevent the cracks from occurring at the edge portions, and the polymer reinforcing patterns 134 disposed at the center portions of the core layer 110 The pattern 134 serves to prevent warpage in the central portion of the core layer 110. Therefore, it is more preferable to apply the structure shown in Fig. 3 to the core layer 110 having a large area.

도 4에 도시된 바와 같이, 고분자 보강패턴(134)은 테이핑 방식으로 부착될 수도 있다. 즉, 고분자 보강패턴(134)은 프리프레그(prepreg), 에폭시 수지 등의 재질로 이루어진 테이프를 코어층(110)의 상면 및 하면 가장자리 부분에 대응하여 선택적으로 부착하는 것에 의해 형성될 수도 있다.As shown in FIG. 4, the polymer reinforcing pattern 134 may be attached in a taping manner. That is, the polymer reinforcing pattern 134 may be formed by selectively attaching a tape made of a prepreg, an epoxy resin, or the like corresponding to the top and bottom edge portions of the core layer 110.

또한, 도면으로 도시하지는 않았지만, 고분자 보강패턴(134)은 에폭시 몰딩 화합물(epoxy molding compound)로 형성될 수도 있다. 이 경우, 고분자 보강패턴(134)은 몰딩 금형 내에 비아홀을 구비하는 코어층을 배치시킨 후, 에폭시 몰딩 화합물을 주입하고 경화시키는 것에 의해 형성될 수 있다.
Also, although not shown in the figure, the polymer reinforcing pattern 134 may be formed of an epoxy molding compound. In this case, the polymer reinforcing pattern 134 can be formed by disposing a core layer having a via-hole in the molding die, and then injecting and hardening an epoxy molding compound.

한편, 도 1을 다시 참조하면, 마스크 패턴(140)은 회로패턴(120)의 일부는 노출시키고, 코어층(110)의 상면(110a) 및 하면(110b)과, 강도 보강층(130)의 상면 및 하면을 각각 덮도록 형성된다. 이때, 마스크 패턴(140)은 포토 솔더 레지스트(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택된 하나의 재질로 형성된다.1, the mask pattern 140 exposes a part of the circuit pattern 120 and exposes the upper surface 110a and the lower surface 110b of the core layer 110 and the upper surface 110b of the strength enhancement layer 130, And a bottom surface, respectively. At this time, the mask pattern 140 is formed of one material selected from a photo solder resist, a photosensitive liquid coverlay, a photo polyimide film, an epoxy resin, and the like .

이러한 마스크 패턴(140)은 상부 회로패턴(122) 및 하부 회로패턴(124)의 일부를 각각 노출시키는 개구(G)를 구비할 수 있다. 도면으로 도시하지는 않았지만, 개구(G)에 의해 노출되는 상부 회로패턴(122)의 표면과 하부 회로패턴(124)의 표면에는 표면 처리층(150)이 더 형성될 수 있다. 이러한 표면 처리층(150)의 재질로는 니켈/금(Ni/Au) 합금이나, 금(Au)이 이용될 수 있으며, 이러한 표면 처리층(150)은 전해 또는 무전해 도금하는 방식에 의해 형성될 수 있다.
The mask pattern 140 may have openings G for exposing portions of the upper circuit pattern 122 and the lower circuit pattern 124, respectively. The surface treatment layer 150 may be further formed on the surface of the upper circuit pattern 122 exposed by the opening G and the surface of the lower circuit pattern 124 although not shown in the drawing. The surface treatment layer 150 may be made of a nickel / gold (Ni / Au) alloy or gold (Au). The surface treatment layer 150 may be formed by electrolytic or electroless plating .

전술한 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판은 15 ~ 40㎛의 두께를 갖는 초박 형태의 코어층의 상면 및 하면 가장자리 부분에 대해서만 씨드 패턴, 고분자 보강패턴 및 금속 보강패턴이 차례로 적층되는 3중층 구조의 강도 보강층을 형성하는 것에 의해, 코어층의 가장자리 부분에서의 강도를 상대적으로 강화시키는 것이 가능해짐으로써, 기판 전체 두께를 증가시키는 것 없이도 기판 가장자리 부분에서의 크랙 발생을 미연에 방지할 수 있다. 이를 통해, 본 발명에서는 초박판 형태의 기판을 제조하는 것이 가능해질 수 있을 뿐만 아니라, 강도 보강층에 의해 기판의 가장자리 부분에서의 파손 불량을 감소시킬 수 있으므로 생산 수율을 향상시킬 수 있다.
The ultra-thin printed circuit board according to the first embodiment of the present invention is characterized in that a seed pattern, a polymer reinforcing pattern and a metal reinforcing pattern are sequentially laminated only on the top and bottom edge portions of the ultra-thin core layer having a thickness of 15 to 40 탆, It is possible to relatively strengthen the strength at the edge portion of the core layer to prevent the occurrence of cracks at the edge portion of the substrate without increasing the overall thickness of the substrate can do. Accordingly, not only can the present invention produce a super thin plate-like substrate, but also it is possible to reduce the failure failure at the edge portion of the substrate by the strength reinforcing layer, thereby improving the production yield.

이하, 첨부된 도면을 참조하여 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판의 제조 방법에 대하여 설명하도록 한다.Hereinafter, a method of manufacturing an ultra-thin printed circuit board according to a first embodiment of the present invention will be described with reference to the accompanying drawings.

도 5 내지 도 9는 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판의 제조 방법을 나타낸 공정 단면도이다.5 to 9 are cross-sectional views illustrating a method of manufacturing an ultra-thin printed circuit board according to a first embodiment of the present invention.

도 5에 도시된 바와 같이, 씨드층(111) 및 금속층(112)이 적층된 동박(113)을 갖는 코어층(110)을 드릴링하여 비아 홀(V)을 형성한다. 이때, 본 발명에서, 코어층(110)은 15 ~ 40㎛의 두께를 갖는 것을 이용하는 것이 바람직한데, 이는 상기의 두께 범위를 가져야 코어층(110)의 핸들링이 가능해질 수 있고, 초박형을 구현하는데 적합하기 때문이다. 또한, 씨드층(111) 및 금속층(112)이 적층된 동박(113)은 12 ~ 38㎛의 두께를 가질 수 있다. 이때, 비아 홀(V)은 기계적 드릴링, 레이저 드릴링 등에 의해 형성될 수 있다.5, a via hole V is formed by drilling a core layer 110 having a copper foil 113 having a seed layer 111 and a metal layer 112 stacked thereon. At this time, in the present invention, it is preferable to use the core layer 110 having a thickness of 15 to 40 탆. The thickness of the core layer 110 should be such that the core layer 110 can be handled, This is because it is appropriate. The copper foil 113, on which the seed layer 111 and the metal layer 112 are laminated, may have a thickness of 12 to 38 mu m. At this time, the via hole V may be formed by mechanical drilling, laser drilling or the like.

다음으로, 동박(113)의 금속층(112)만을 선택적으로 모두 제거하여 금속층(112) 하부의 씨드층(111)을 외부로 노출시킨다.
Next, only the metal layer 112 of the copper foil 113 is selectively removed to expose the seed layer 111 under the metal layer 112 to the outside.

도 6에 도시된 바와 같이, 비아 홀(V)이 형성된 코어층(110)의 상면(110a) 및 하면(110b) 가장자리에 고분자 보강패턴(134)을 적층한다. 이때, 고분자 보강패턴(134)은 얼라인 마크를 이용한 얼라인 공정에 의해 코어층(110)의 상면(110a) 및 하면(110b) 가장자리 부분에 대해서만 선택적으로 적층하는 것이 바람직하다.The polymer reinforcing patterns 134 are laminated on the upper and lower surfaces 110a and 110b of the core layer 110 on which the via holes V are formed. At this time, it is preferable that the polymer reinforcing pattern 134 is selectively laminated only on the upper and lower surfaces 110a and 110b of the core layer 110 by an alignment process using an alignment mark.

이때, 고분자 보강패턴(134)은 프리프레그 및 에폭시 수지 중 하나를 도포하고 경화하여 형성하거나, 또는 프리프레그 필름 및 에폭시 수지 필름 중 하나를 테이핑 방식으로 부착하여 형성할 수 있다.At this time, the polymer reinforcing pattern 134 may be formed by applying one of a prepreg and an epoxy resin and curing it, or by attaching one of a prepreg film and an epoxy resin film by a taping method.

고분자 보강패턴(134)은 프리프레그(prepreg), 에폭시 수지 등의 재질로 형성하는 것이 바람직하며, 프리프레그 재질을 이용하는 것이 보다 바람직하다. 고분자 보강패턴(134)은 10 ~ 50㎛의 두께를 갖는 것이 바람직하다. 고분자 보강패턴(134)의 두께가 10㎛ 미만일 경우에는 강도 보강 효과를 제대로 발휘하는데 어려움이 따를 수 있다. 반대로, 고분자 보강패턴(134)의 두께가 50㎛를 초과할 경우에는 강도 보강 효과를 기대할 수 있으나, 외곽 보강 부위와 그 외 부위와의 단차를 크게 유발하여 노광 불량의 요인으로 작용할 수 있다.
The polymer reinforcing pattern 134 is preferably made of a material such as a prepreg, an epoxy resin, or the like, and it is more preferable to use a prepreg material. The polymer reinforcing pattern 134 preferably has a thickness of 10 to 50 mu m. When the thickness of the polymer reinforcing pattern 134 is less than 10 mu m, it may be difficult to exhibit the strength reinforcing effect properly. Conversely, if the thickness of the polymer reinforcing pattern 134 exceeds 50 탆, the strength reinforcing effect can be expected, but it can cause a large step between the outer reinforcing portion and the other portion, which can act as a cause of poor exposure.

도 7에 도시된 바와 같이, 고분자 보강패턴(134)이 적층된 코어층(110)의 전면에 도금을 실시하여, 씨드층(111) 및 고분자 보강패턴(134)을 덮는 금속 보강층(125)을 형성한다. 이때, 금속 보강층(125)은 무전해 도금 및 전해 도금을 차례로 실시하는 방식으로 형성될 수 있다. 이러한 금속 보강층(125)은 코어층(110)의 상면(110a) 및 하면(110b)과 비아 홀(V) 내벽에 형성되어, 씨드층(111) 및 고분자 보강패턴(134)의 전면을 덮는다.
7, the entire surface of the core layer 110 on which the polymer reinforcing patterns 134 are laminated is plated to form a metal reinforcing layer 125 covering the seed layer 111 and the polymer reinforcing pattern 134 . At this time, the metal reinforcing layer 125 may be formed by performing electroless plating and electrolytic plating in this order. The metal reinforcing layer 125 is formed on the upper surface 110a and the lower surface 110b of the core layer 110 and on the inner wall of the via hole V to cover the entire surface of the seed layer 111 and the polymer reinforcing pattern 134.

도 8에 도시된 바와 같이, 금속 보강층(도 7의 125) 및 씨드층(도 7의 111)을 선택적으로 식각하여, 회로패턴(120) 및 강도 보강층(130)을 형성한다.The circuit pattern 120 and the strength reinforcing layer 130 are formed by selectively etching the metal reinforcing layer (125 in FIG. 7) and the seed layer (111 in FIG. 7), as shown in FIG.

이때, 회로패턴(120)은 코어층(110)의 상면(110a) 및 하면(110b)과, 비아 홀(V)의 내벽에 형성된다. 회로패턴(120)은 코어층(110)의 상면(110a)에 형성된 상부 회로패턴(122)과, 코어층(110)의 하면(110b)에 형성된 하부 회로패턴(124)과, 코어층(110)의 비아 홀(V) 내에 형성되어, 상부 및 하부 회로패턴(122, 124)을 전기적으로 연결하는 비아전극(126)을 포함한다. 이때, 상부 회로패턴(122) 및 하부 회로패턴(124)은 코어층(110)의 중앙 부분에 각각 배치되는 것이 바람직하다.At this time, the circuit pattern 120 is formed on the upper surface 110a and the lower surface 110b of the core layer 110 and the inner wall of the via hole (V). The circuit pattern 120 includes an upper circuit pattern 122 formed on the upper surface 110a of the core layer 110, a lower circuit pattern 124 formed on the lower surface 110b of the core layer 110, And a via electrode 126 formed in the via hole V of the upper and lower circuit patterns 122 and 124 to electrically connect the upper and lower circuit patterns 122 and 124. [ At this time, it is preferable that the upper circuit pattern 122 and the lower circuit pattern 124 are disposed at the central portion of the core layer 110, respectively.

이러한 상부 및 하부 회로패턴(122, 124)은 각각 제1층(122a, 124a) 및 제2층(122b, 124b)이 차례로 적층된 2중층 구조를 가질 수 있다. 상부 회로패턴(122)의 제1층(122a)과 하부 회로패턴(124)의 제1층(124a)은 강도 보강층(130)의 씨드 패턴(132)과 동일한 층에서 동일한 재질로 형성될 수 있다.The upper and lower circuit patterns 122 and 124 may have a double-layer structure in which the first layers 122a and 124a and the second layers 122b and 124b are sequentially stacked. The first layer 122a of the upper circuit pattern 122 and the first layer 124a of the lower circuit pattern 124 may be formed of the same material in the same layer as the seed pattern 132 of the strength reinforcing layer 130 .

강도 보강층(130)은 코어층(110)의 상면(110a) 및 하면(110b) 가장자리와, 상면(110a) 및 하면(110b) 가장자리를 연결하는 측 벽면을 덮도록 형성된다. 강도 보강층(130)은 코어층(110)의 상면(110a) 및 하면(110b) 가장자리에 각각 형성된 씨드 패턴(132)과, 씨드 패턴(132) 상에 각각 적층 형성된 고분자 보강패턴(134)과, 고분자 보강패턴(134)의 상면 및 하면과, 코어층(110)의 측 벽면을 덮도록 형성된 금속 보강패턴(136)을 포함한다.The strength reinforcing layer 130 is formed to cover the sidewall surfaces connecting the edges of the upper surface 110a and the lower surface 110b of the core layer 110 and the edges of the upper surface 110a and the lower surface 110b. The strength reinforcing layer 130 includes a seed pattern 132 formed on the upper surface 110a and a lower surface 110b of the core layer 110 and a polymer reinforcing pattern 134 formed on the seed pattern 132, The upper surface and the lower surface of the polymer reinforcing pattern 134 and the metal reinforcing pattern 136 formed to cover the sidewall surfaces of the core layer 110. [

이때, 금속 보강패턴(136)은 회로패턴(120)과 동종 재질로 형성된다. 이때, 금속 보강패턴(136) 및 회로패턴(120) 각각은 구리(Cu), 금(Au), 니켈(Ni), 알루미늄(Al), 텅스텐(W) 등에서 선택된 1종 이상의 재질로 형성된다.At this time, the metal reinforcing pattern 136 is formed of the same material as the circuit pattern 120. At this time, each of the metal reinforcing pattern 136 and the circuit pattern 120 is formed of at least one material selected from copper (Cu), gold (Au), nickel (Ni), aluminum (Al), tungsten (W)

이와 같이, 씨드 패턴(132), 고분자 보강패턴(134) 및 금속 보강패턴(136)이 차례로 적층되는 3중층 구조의 강도 보강층(130)은 코어층(110)의 상면(110a) 및 하면(110b) 가장자리 부분에만 선택적으로 형성되어, 코어층(110)의 강도를 보강하는 역할을 한다. 따라서, 코어층(110)의 상면(110a) 및 하면(110b) 가장자리 부분에 대응하여, 강도 보강층(130)을 형성하는 것에 의해, 이 부분에서의 강도가 보강되어 크랙 불량이 발생되는 것을 미연에 방지할 수 있게 된다.
The strength reinforcing layer 130 having a triple-layer structure in which the seed pattern 132, the polymer reinforcing pattern 134 and the metal reinforcing pattern 136 are sequentially stacked is formed on the upper surface 110a and the lower surface 110b of the core layer 110, ) And serves to reinforce the strength of the core layer (110). Therefore, by forming the strength reinforcing layer 130 in correspondence to the edge portions of the upper surface 110a and the lower surface 110b of the core layer 110, the strength at this portion is reinforced and cracks are not generated in advance .

도 9에 도시된 바와 같이, 회로패턴(130)의 일부는 노출시키고, 코어층(110)의 상면(110a) 및 하면(110b)과, 강도 보강층(130)의 상면 및 하면을 각각 덮는 마스크 패턴(140)을 형성한다.A part of the circuit pattern 130 is exposed and the upper surface 110a and the lower surface 110b of the core layer 110 and the upper surface and the lower surface of the strength reinforcing layer 130 are covered with a mask pattern (140).

이때, 마스크 패턴(140)은 포토 솔더 레지스트(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택된 하나의 재질로 형성된다.At this time, the mask pattern 140 is formed of one material selected from a photo solder resist, a photosensitive liquid coverlay, a photo polyimide film, an epoxy resin, and the like .

전술한 바와 같이, 본 발명의 제1 실시예에 따른 초박형 인쇄회로기판 제조 방법은 초박 형태의 코어층의 상면 및 하면 가장자리 부분에만 강도를 보강하기 위한 강도 보강층을 형성함으로써, 기판 전체 두께를 증가시키는 것 없이도 기판 가장자리 부분에서의 크랙 발생을 미연에 방지할 수 있다.As described above, in the method of manufacturing an ultra-thin printed circuit board according to the first embodiment of the present invention, by forming the strength reinforcing layer for reinforcing the strength only on the upper and lower edge portions of the ultra-thin core layer, It is possible to prevent the occurrence of cracks at the edge portion of the substrate in advance.

이 결과, 초박형의 인쇄회로기판을 제작하는 과정에서 캐리어 기판을 이용하지 않더라도 가장자리 부분에서의 크랙 발생을 미연에 방지함으로써, 기판 파손 불량 증가에 따른 수율 저하를 방지할 수 있다.
As a result, even when the carrier substrate is not used in the process of fabricating the ultra-thin printed circuit board, cracks are prevented from occurring at the edge portions, so that a reduction in yield due to an increase in defective substrate failure can be prevented.

(제2 실시예)(Second Embodiment)

이하, 첨부된 도면을 참조하여 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판 및 그 제조 방법에 대하여 설명하도록 한다.Hereinafter, an ultra-thin printed circuit board according to a second embodiment of the present invention and a method of manufacturing the same will be described with reference to the accompanying drawings.

도 10은 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판을 나타낸 단면도이다.10 is a cross-sectional view of an ultra-thin printed circuit board according to a second embodiment of the present invention.

도 10을 참조하면, 도시된 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판(200)은 코어층(210), 회로패턴(220), 강도 보강층(230) 및 마스크 패턴(240)을 포함한다. 이때, 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판(200)은 강도 보강층(230)의 구성에 차이가 있을 뿐, 그 밖의 구성 요소는 제1 실시예에 따른 초박형 인쇄회로기판(도 1의 100)의 구성 요소와 실질적으로 동일한 바, 중복 설명은 생략하고 차이점 위주로 설명하도록 한다.
Referring to FIG. 10, the ultra-thin printed circuit board 200 according to the second embodiment of the present invention includes a core layer 210, a circuit pattern 220, a strength reinforcing layer 230, and a mask pattern 240 do. In this case, the ultra-thin printed circuit board 200 according to the second embodiment of the present invention differs in the structure of the strength reinforcing layer 230, and other components are the same as those of the ultra-thin printed circuit board according to the first embodiment 100), the description of the duplicate description is omitted, and the difference is mainly described.

본 발명의 제2 실시예에 따른 강도 보강층(230)은 씨드 패턴(232), 제1 금속 보강패턴(234), 무전해 도금패턴(236) 및 제2 금속 보강패턴(238)을 포함한다.The strength reinforcing layer 230 according to the second embodiment of the present invention includes a seed pattern 232, a first metal reinforcing pattern 234, an electroless plating pattern 236, and a second metal reinforcing pattern 238.

씨드 패턴(232)은 코어층(210)의 상면(210a) 및 하면(210b) 가장자리에 각각 형성된다.The seed pattern 232 is formed on the upper surface 210a and the lower surface 210b of the core layer 210, respectively.

제1 금속 보강패턴(234)은 씨드 패턴(232) 상에 적층 형성된다. 이때, 제1 금속 보강패턴(234)은 회로패턴(220)과 동일한 물질로 동일한 공정에 의해 형성된다.The first metal reinforcing pattern 234 is laminated on the seed pattern 232. At this time, the first metal reinforcing pattern 234 is formed of the same material as the circuit pattern 220 by the same process.

무전해 도금패턴(236)은 제1 금속 보강 패턴(234)의 상면 및 하면과, 코어층(210)의 측 벽면에 적층 형성된다. 이때, 무전해 도금패턴(236)은 씨드 패턴(232)과 동일한 물질로 형성되는 것이 바람직하다.The electroless plating pattern 236 is laminated on the upper and lower surfaces of the first metal reinforcing pattern 234 and the sidewall surfaces of the core layer 210. At this time, the electroless plating pattern 236 is preferably formed of the same material as the seed pattern 232.

제2 금속 보강패턴(238)은 무전해 도금 도금패턴(236) 상에 적층 형성된다. 이때, 제1 및 제2 금속 보강패턴(234, 238)은 동종 재질로 형성되는 것이 바람직하며, 이 경우 제1 및 제2 금속 보강패턴(234, 238) 각각은 구리(Cu), 금(Au), 니켈(Ni), 알루미늄(Al), 텅스텐(W) 등에서 선택된 1종 이상의 재질로 형성된다.The second metal reinforcing pattern 238 is laminated on the electroless plating plating pattern 236. In this case, the first and second metal reinforcing patterns 234 and 238 are formed of copper (Cu), gold (Au), and gold ), Nickel (Ni), aluminum (Al), tungsten (W), and the like.

이와 같이, 씨드 패턴(232), 제1 금속 보강패턴(234), 무전해 도금패턴(236) 및 제2 금속 보강패턴(238)이 차례로 적층되는 4층 구조의 강도 보강층(230)을 코어층(210)의 상면(210a) 및 하면(210b) 가장자리 부분에만 선택적으로 형성할 경우, 코어층(210)의 가장자리 부분에서의 강도 보강으로 이 부분에서의 크랙 불량을 예방할 수 있게 된다. 특히, 본 발명의 제2 실시예에 따른 강도 보강층(230)은 동박(미도시) 및 회로패턴(220)과 동일 물질을 이용하면 되므로, 제1 실시예와 비교해 볼 때, 공정이 간소화될 수 있을 뿐만 아니라, 별도의 고분자 물질을 이용하는 것 없이도 코어층(210)의 상면(210a) 및 하면(210b) 가장자리 부분에서의 강도가 보강되어 크랙 불량이 발생되는 것을 미연에 방지할 수 있는 이점이 있다.
The strength reinforcing layer 230 having the four-layer structure in which the seed pattern 232, the first metal reinforcing pattern 234, the electroless plating pattern 236, and the second metal reinforcing pattern 238 are stacked in this order, It is possible to prevent cracks at the edge portions of the core layer 210 by reinforcing the strength at the edge portions of the core layer 210 when the core layer 210 is selectively formed only on the upper and lower surfaces 210a and 210b. Particularly, since the same material as the copper foil (not shown) and the circuit pattern 220 may be used for the strength reinforcing layer 230 according to the second embodiment of the present invention, the process can be simplified There is an advantage that it is possible to prevent the cracks from being generated by reinforcing the strength at the edge portions of the upper surface 210a and the lower surface 210b of the core layer 210 without using a separate polymer material .

전술한 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판은, 제1 실시예와 마찬가지로, 코어층의 상면 및 하면 가장자리 부분에 씨드 패턴, 제1 금속 보강패턴, 무전해 도금패턴 및 제2 금속 보강패턴이 차례로 적층되는 4층 구조의 강도 보강층을 형성하는 것에 의해, 코어층의 가장자리 부분에서의 강도를 상대적으로 강화시키는 것이 가능해짐으로써, 기판 전체 두께를 증가시키는 것 없이도 기판 가장자리 부분에서의 크랙 발생을 미연에 방지할 수 있을 뿐만 아니라, 공정 간소화 및 제조 원가의 절감 효과를 갖는다.
Like the first embodiment, the above-described ultra-thin printed circuit board according to the second embodiment of the present invention has the seed pattern, the first metal reinforcing pattern, the electroless plating pattern, and the second metal It is possible to relatively strengthen the strength at the edge portion of the core layer by forming the strength reinforcing layer having the four-layer structure in which the reinforcing patterns are stacked in order, so that cracks It is possible not only to prevent the occurrence but also to simplify the process and reduce the manufacturing cost.

도 11 내지 도 18은 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판의 제조 방법을 나타낸 공정 단면도이다.11 to 18 are cross-sectional views illustrating a method of manufacturing an ultra-thin printed circuit board according to a second embodiment of the present invention.

도 11에 도시된 바와 같이, 씨드층(211) 및 금속층(212)이 적층된 동박(213)을 갖는 코어층(210)을 드릴링하여 비아 홀(V)을 형성한다.The via hole V is formed by drilling the core layer 210 having the copper foil 213 in which the seed layer 211 and the metal layer 212 are laminated as shown in FIG.

이때, 동박(213)은 12 ~ 38㎛의 두께를 갖는 것을 이용하는 것이 바람직하다. 씨드층(211) 및 금속층(212) 각각은 구리(Cu), 금(Au), 니켈(Ni), 알루미늄(Al), 텅스텐(W) 등에서 선택된 1종 이상의 재질로 형성될 수 있다. 이때, 비아 홀(V)은 기계적 드릴링, 레이저 드릴링 등에 의해 형성될 수 있다.
At this time, the copper foil 213 preferably has a thickness of 12 to 38 mu m. Each of the seed layer 211 and the metal layer 212 may be formed of at least one material selected from copper (Cu), gold (Au), nickel (Ni), aluminum (Al), tungsten (W) At this time, the via hole V may be formed by mechanical drilling, laser drilling or the like.

도 12에 도시된 바와 같이, 비아 홀(V)이 형성된 코어층(210)의 상면(210a) 및 하면(210b) 가장자리의 일 부분을 노출시키는 포토레지스트 패턴(M)을 형성한다.A photoresist pattern M is formed to expose a portion of the edge of the upper surface 210a and the lower surface 210b of the core layer 210 on which the via hole V is formed, as shown in FIG.

이때, 포토 레지스트 패턴(M)은 포토 솔더 레지스트(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택된 하나의 재질로 형성하는 것이 바람직하다.At this time, the photoresist pattern M is formed of a material selected from a photo solder resist, a photosensitive liquid coverlay, a photo polyimide film, and an epoxy resin. .

이러한 포토레지스트 패턴(M)은 비아 홀(V)이 형성된 코어층(210)의 상면(210a) 및 하면(210b) 전체를 덮는 포토레지스트층(미도시)을 형성한 후, 포토레지스트층을 선택적으로 노광 및 현상 공정을 실시함으로써, 코어층(210)의 상면(210a) 및 하면(210b) 가장자리의 일 부분만을 선택적으로 제거하는 것에 의해 형성될 수 있다.
The photoresist pattern M may be formed by forming a photoresist layer (not shown) covering the entire upper surface 210a and the lower surface 210b of the core layer 210 on which the via holes V are formed, By selectively removing only a part of the edges of the upper surface 210a and the lower surface 210b of the core layer 210 by performing exposure and development processes.

도 13에 도시된 바와 같이, 포토레지스트 패턴(도 12의 M)의 외측으로 노출된 동박(도 12의 213)을 선택적으로 식각하여 씨드 패턴(232) 및 제1 금속 보강패턴(234)과, 더미 씨드 패턴(214) 및 더미 금속패턴(216)을 각각 형성한다. 이러한 씨드 패턴(232) 및 제1 금속 보강패턴(234)은 금속 보강층 형성 영역에 대응하여 적층 형성될 수 있다. 그리고, 더미 씨드 패턴(214) 및 더미 금속패턴(216)은 회로패턴 형성 영역에 대응하여 적층 형성될 수 있다.
As shown in Fig. 13, the seed pattern 232 and the first metal reinforcement pattern 234, and the first metal reinforcement pattern 234 are selectively etched by selectively etching the copper foil (213 in Fig. 12) exposed to the outside of the photoresist pattern (M in Fig. 12) A dummy seed pattern 214 and a dummy metal pattern 216 are formed. The seed pattern 232 and the first metal reinforcing pattern 234 may be laminated to correspond to the metal reinforcing layer forming region. Then, the dummy seed pattern 214 and the dummy metal pattern 216 may be laminated corresponding to the circuit pattern forming region.

도 14에 도시된 바와 같이, 제1 금속 보강패턴(234) 및 더미 금속패턴(216)이 형성된 코어층(210)의 전면에 무전해 도금을 실시하여 무전해 도금층(235)을 형성한다.The electroless plating layer 235 is formed by performing electroless plating on the entire surface of the core layer 210 on which the first metal reinforcing pattern 234 and the dummy metal pattern 216 are formed.

다음으로, 도 15에 도시된 바와 같이, 무전해 도금층(도 14의 235) 및 더미 금속패턴을 선택적으로 식각하여, 더미 금속패턴은 제거하고, 제1 금속 보강패턴(234)을 덮는 무전해 도금패턴(236)을 형성한다. 이때, 무전해 도금층 및 더미 금속패턴의 식각시, 더미 금속패턴 및 더미 금속패턴 상부의 무전해 도금층을 선택적으로 제거하여, 더미 금속패턴의 하부에 배치되는 더미 씨드 패턴(214)은 노출시키고, 제1 금속 보강패턴(234)의 상면 및 하면과 코어층(210)의 측 벽멱을 덮는 무전해 도금패턴(236)을 형성한다.
Next, as shown in Fig. 15, the dummy metal pattern is selectively removed by selectively etching the electroless plating layer (235 of Fig. 14) and the dummy metal pattern, and the electroless plating Pattern 236 is formed. At this time, when the electroless plating layer and the dummy metal pattern are etched, the dummy metal pattern and the electroless plating layer on the dummy metal pattern are selectively removed to expose the dummy seed pattern 214 disposed under the dummy metal pattern, The electroless plating pattern 236 covering the top and bottom surfaces of the first metal reinforcing pattern 234 and the sidewall of the core layer 210 is formed.

도 16에 도시된 바와 같이, 무전해 도금패턴(236)이 형성된 코어층(210)의 전면에 전해 도금을 실시하여 전해 도금층(237)을 형성한다.As shown in FIG. 16, the entire surface of the core layer 210 on which the electroless plating pattern 236 is formed is subjected to electrolytic plating to form an electrolytic plating layer 237.

다음으로, 도 17에 도시된 바와 같이, 전해 도금층(도 16의 237)을 선택적으로 식각하여 회로패턴(220) 및 강도 보강층(230)을 형성한다.Next, as shown in Fig. 17, the electrolytic plating layer (237 of Fig. 16) is selectively etched to form the circuit pattern 220 and the strength reinforcing layer 230. Next, as shown in Fig.

이에 따라, 회로패턴(120)은 코어층(210)의 상면(210a)에 형성된 상부 회로패턴(222)과, 코어층(210)의 하면(210b)에 형성된 하부 회로패턴(224)과, 코어층(210)의 비아 홀(V) 내에 형성되어, 상부 및 하부 회로패턴(222, 224)을 전기적으로 연결하는 비아전극(226)을 포함한다.The circuit pattern 120 includes an upper circuit pattern 222 formed on the upper surface 210a of the core layer 210, a lower circuit pattern 224 formed on the lower surface 210b of the core layer 210, And a via electrode 226 formed in the via hole V of the layer 210 and electrically connecting the upper and lower circuit patterns 222 and 224.

또한, 강도 보강층(230)은 씨드 패턴(232), 제1 금속 보강패턴(234), 무전해 도금패턴(236) 및 제2 금속 보강패턴(238)의 4층 구조를 갖는다.The strength reinforcing layer 230 has a four-layer structure of the seed pattern 232, the first metal reinforcing pattern 234, the electroless plating pattern 236, and the second metal reinforcing pattern 238.

이와 같이, 씨드 패턴(232), 제1 금속 보강패턴(234), 무전해 도금패턴(236) 및 제2 금속 보강패턴(238)이 차례로 적층되는 4층 구조의 강도 보강층(230)을 코어층(210)의 상면(210a) 및 하면(210b) 가장자리 부분에만 선택적으로 형성할 경우, 코어층(210)의 가장자리 부분에서의 강도 보강으로 이 부분에서의 크랙 불량을 예방할 수 있게 된다. 특히, 본 발명의 제2 실시예에 따른 강도 보강층(230)은 동박(미도시) 및 회로패턴(220)과 동일 물질을 이용하여 형성되므로, 제1 실시예와 비교해 볼 때, 공정이 간소화될 수 있을 뿐만 아니라, 별도의 고분자 물질을 이용하는 것 없이도 코어층(210)의 상면(210a) 및 하면(210b) 가장자리 부분에서의 강도가 보강되어 크랙 불량이 발생되는 것을 미연에 방지할 수 있는 이점이 있다.
The strength reinforcing layer 230 having the four-layer structure in which the seed pattern 232, the first metal reinforcing pattern 234, the electroless plating pattern 236, and the second metal reinforcing pattern 238 are stacked in this order, It is possible to prevent cracks at the edge portions of the core layer 210 by reinforcing the strength at the edge portions of the core layer 210 when the core layer 210 is selectively formed only on the upper and lower surfaces 210a and 210b. Particularly, since the strength reinforcing layer 230 according to the second embodiment of the present invention is formed using the same material as the copper foil (not shown) and the circuit pattern 220, the process is simplified as compared with the first embodiment It is possible to prevent the core layer 210 from being reinforced with the strength at the edge portions of the upper surface 210a and the lower surface 210b of the core layer 210 to prevent occurrence of cracks in advance have.

도 18에 도시된 바와 같이, 회로패턴(220)의 일부는 노출시키고, 코어층(210)의 상면(210a) 및 하면(210b)과, 강도 보강층(230)의 상면 및 하면을 각각 덮는 마스크 패턴(240)을 형성한다.A part of the circuit pattern 220 is exposed and the upper surface 210a and the lower surface 210b of the core layer 210 and the upper surface and the lower surface of the strength reinforcing layer 230 are covered with a mask pattern (240).

이때, 마스크 패턴(240)은 포토 솔더 레지스트(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등에서 선택된 하나의 재질로 형성된다.At this time, the mask pattern 240 is formed of one material selected from a photo solder resist, a photosensitive liquid coverlay, a photo polyimide film, an epoxy resin, and the like .

이러한 마스크 패턴(240)은 상부 회로패턴(222) 및 하부 회로패턴(224)의 일부를 각각 노출시키는 개구(G)를 구비할 수 있다. 도면으로 도시하지는 않았지만, 개구(G)에 의해 노출되는 상부 회로패턴(222)의 표면과 하부 회로패턴(224)의 표면에는 표면 처리층(250)이 더 형성될 수 있다. 이러한 표면 처리층(250)의 재질로는 니켈/금(Ni/Au) 합금이나, 금(Au)이 이용될 수 있으며, 이러한 표면 처리층(250)은 전해 또는 무전해 도금하는 방식에 의해 형성될 수 있다.
The mask pattern 240 may have openings G that expose portions of the upper circuit pattern 222 and the lower circuit pattern 224, respectively. The surface treatment layer 250 may be further formed on the surface of the upper circuit pattern 222 exposed by the opening G and the surface of the lower circuit pattern 224. The surface treatment layer 250 may be formed of a nickel / gold (Ni / Au) alloy or gold (Au). The surface treatment layer 250 may be formed by electrolytic or electroless plating .

전술한 바와 같이, 본 발명의 제2 실시예에 따른 초박형 인쇄회로기판 제조 방법은 코어층의 상면 및 하면 가장자리 부분에 씨드 패턴, 제1 금속 보강패턴, 무전해 도금패턴 및 제2 금속 보강패턴이 차례로 적층되는 4층 구조의 강도 보강층을 형성하는 것에 의해, 코어층의 가장자리 부분에서의 강도를 상대적으로 강화시키는 것이 가능해짐으로써, 기판 전체 두께를 증가시키는 것 없이도 기판 가장자리 부분에서의 크랙 발생을 미연에 방지할 수 있다.As described above, in the method of fabricating an ultra-thin printed circuit board according to the second embodiment of the present invention, the seed pattern, the first metal reinforcement pattern, the electroless plating pattern, and the second metal reinforcement pattern are formed on the top and bottom edge portions of the core layer It is possible to relatively strengthen the strength at the edge portion of the core layer by forming the strength reinforcing layer having the four-layer structure stacked in order, so that the occurrence of cracks at the edge portions of the substrate can be prevented .

또한, 본 발명의 제2 실시예에 따른 강도 보강층은 동박 및 회로패턴과 동일 물질을 이용하여 형성되므로, 제1 실시예와 비교해 볼 때, 공정이 간소화될 수 있을 뿐만 아니라, 별도의 고분자 물질을 이용하는 것 없이도 코어층의 상면 및 하면 가장자리 부분에서의 강도가 보강되어 크랙 불량이 발생되는 것을 예방할 수 있다.
In addition, since the strength reinforcing layer according to the second embodiment of the present invention is formed using the same material as the copper foil and the circuit pattern, not only the process can be simplified as compared with the first embodiment, It is possible to prevent the cracks from being generated due to the reinforcement of the strength at the top and bottom edge portions of the core layer without using it.

이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
Although the preferred embodiments of the present invention have been disclosed for illustrative purposes, those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims. These changes and modifications may be made without departing from the scope of the present invention. Accordingly, the scope of the present invention should be determined by the following claims.

100 : 초박형 인쇄회로기판 110 : 코어층
110a : 코어층의 상면 110b : 코어층의 하면
120 : 회로패턴 122 : 상부 회로패턴
124 : 하부 회로패턴 126 : 비아 전극
130 : 강도 보강층 132 : 씨드 패턴
134 : 고분자 보강패턴 136 : 금속 보강패턴
140 : 마스크 패턴 150 : 표면 처리층
V : 비아홀 G : 개구100: ultra-thin printed circuit board 110: core layer
110a: upper surface of the core layer 110b: lower surface of the core layer
120: circuit pattern 122: upper circuit pattern
124: lower circuit pattern 126: via electrode
130: strength reinforcing layer 132: seed pattern
134: Polymer reinforcing pattern 136: Metal reinforcing pattern
140: mask pattern 150: surface treatment layer
V: via hole G: opening

Claims

A core layer having an upper surface and a lower surface and having a via hole penetrating the upper surface and the lower surface, the core layer having a thickness of 15 to 40 탆;
An upper surface and a lower surface of the core layer, and a circuit pattern formed on an inner wall of the via hole;
A strength reinforcing layer formed to cover upper and lower edge portions of the core layer and sidewall surfaces connecting the upper and lower edges; And
And a mask pattern exposing a part of the circuit pattern and covering upper and lower surfaces of the core layer and upper and lower surfaces of the strength reinforcing layer,
Wherein the strength reinforcing layer comprises a seed pattern formed on the top and bottom edges of the core layer, a polymer reinforcing pattern laminated on the seed pattern, an upper surface and a lower surface of the polymer reinforcing pattern, And a metal reinforcement pattern
The polymer reinforcing pattern is formed of one of a prepreg and an epoxy resin. The polymer reinforcing pattern has a thickness of 10 to 50 탆. The polymer reinforcing pattern has an upper surface and a lower surface edge of the core layer, Wherein the edge-reinforced printed circuit board is formed so as to extend from the edge to the center.

delete

The method according to claim 1,
The circuit pattern
An upper circuit pattern formed on an upper surface of the core layer,
A lower circuit pattern formed on a lower surface of the core layer,
And a via electrode formed in the via hole of the core layer and electrically connecting the upper and lower circuit patterns.

delete

The method according to claim 1,
The metal reinforcing pattern
Wherein the metal reinforcing pattern and the circuit pattern are formed of at least one material selected from the group consisting of copper (Cu), gold (Au), nickel (Ni), aluminum (Al), and tungsten Wherein the edge-reinforced type ultra-thin printed circuit board is formed on the substrate.

(a) forming a via hole by drilling a core layer having a copper layer on which a seed layer and a metal layer are stacked, and removing the metal layer;
(b) stacking a polymer reinforcing pattern on the top and bottom edges of the core layer on which the via-hole is formed;
(c) forming a metal reinforcing layer covering the seed layer and the polymer reinforcing pattern by plating the entire surface of the core layer on which the polymer reinforcing pattern is laminated;
(d) selectively etching the metal reinforcement layer and the seed layer to form a circuit pattern and an intensifying layer; And
(e) exposing a part of the circuit pattern, and forming a mask pattern covering the upper and lower surfaces of the core layer and the upper and lower surfaces of the strength reinforcing layer, respectively, A method of manufacturing a printed circuit board.

9. The method of claim 8,
In the step (c)
The circuit pattern
An upper circuit pattern formed on an upper surface of the core layer,
A lower circuit pattern formed on a lower surface of the core layer,
And a via electrode formed in the via hole of the core layer and electrically connecting the upper and lower circuit patterns.

9. The method of claim 8,
The polymer-
The method of manufacturing an ultra-thin printed circuit board according to claim 1, wherein the prepreg and the epoxy resin are coated and cured, or one of the prepreg film and the epoxy resin film is adhered by a taping method.

9. The method of claim 8,
In the step (c)
The strength-
A seed pattern formed on the top and bottom edges of the core layer,
A polymer reinforcing pattern laminated on the seed pattern,
And a metal reinforcing pattern formed to cover upper and lower surfaces of the polymer reinforcing pattern and side walls of the core layer.