KR101500117B1 - Method of manufacturing double bump type printed circuit board - Google Patents

Method of manufacturing double bump type printed circuit board Download PDF

Info

Publication number
KR101500117B1
KR101500117B1 KR1020130094242A KR20130094242A KR101500117B1 KR 101500117 B1 KR101500117 B1 KR 101500117B1 KR 1020130094242 A KR1020130094242 A KR 1020130094242A KR 20130094242 A KR20130094242 A KR 20130094242A KR 101500117 B1 KR101500117 B1 KR 101500117B1
Authority
KR
South Korea
Prior art keywords
bump
solder resist
circuit board
resin layer
printed circuit
Prior art date
Application number
KR1020130094242A
Other languages
Korean (ko)
Other versions
KR20150017959A (en
Inventor
박지원
이종태
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020130094242A priority Critical patent/KR101500117B1/en
Publication of KR20150017959A publication Critical patent/KR20150017959A/en
Application granted granted Critical
Publication of KR101500117B1 publication Critical patent/KR101500117B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

더블 범프 구조의 도입으로 미세 피치화가 가능하면서도 우수한 범프 신뢰성을 확보할 수 있는 더블 범프 타입의 인쇄회로기판 및 그 제조 방법과, 그 적층 패키지에 대하여 개시한다.
본 발명에 따른 더블 범프 타입의 인쇄회로기판은 수지층; 상기 수지층의 상면에 배치되며, 제1 범프 및 상기 제1 범프와 이격되는 제2 범프를 구비하는 제1 회로패턴; 상기 수지층의 하면에 배치되며, 상기 수지층을 관통하여 상기 제1 범프와 전기적으로 연결되는 관통 비아를 구비하는 제2 회로패턴; 상기 제1 회로패턴의 제1 및 제2 범프를 제외한 수지층의 상면을 덮는 제1 솔더 레지스트층; 상기 제2 회로패턴의 관통 비아를 제외한 수지층의 하면을 덮는 제2 솔더 레지스트층; 및 상기 제1 범프 상에 적층 형성되며, 상기 제1 범프와 대응되는 폭을 갖는 포스트 범프;를 포함하는 것을 특징으로 한다.A double-bump type printed circuit board capable of achieving a fine pitch while ensuring excellent bump reliability while introducing a double-bump structure, a method of manufacturing the same, and a laminated package thereof will be described.
A double-bump type printed circuit board according to the present invention includes a resin layer; A first circuit pattern disposed on an upper surface of the resin layer, the first circuit pattern including a first bump and a second bump spaced from the first bump; A second circuit pattern disposed on a lower surface of the resin layer, the second circuit pattern including through vias electrically connected to the first bumps through the resin layer; A first solder resist layer covering an upper surface of the resin layer excluding the first and second bumps of the first circuit pattern; A second solder resist layer covering the lower surface of the resin layer excluding the through vias of the second circuit pattern; And a post bump laminated on the first bump, the post bump having a width corresponding to the first bump.

Description

더블 범프 타입 인쇄회로기판 제조 방법{METHOD OF MANUFACTURING DOUBLE BUMP TYPE PRINTED CIRCUIT BOARD}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a double-bump type printed circuit board manufacturing method,

본 발명은 인쇄회로기판 및 그 제조 방법과, 그 적층 패키지에 관한 것으로, 보다 상세하게는 더블 범프 구조의 도입으로 미세 피치화가 가능하면서도 우수한 범프 신뢰성을 확보할 수 있는 더블 범프 타입 인쇄회로기판 및 그 제조 방법과, 그 적층 패키지에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board, a method of manufacturing the same, and a laminated package thereof, and more particularly to a double-bump type printed circuit board capable of achieving fine pitch and securing excellent bump reliability by introducing a double- A manufacturing method thereof, and a laminated package thereof.

최근, 전기 및 전자 제품의 고성능화로 전자기기들의 부피는 경량화되고 무게는 가벼워지는 경박 단소화의 요구에 부합하여 반도체 패키지의 박형화, 고밀도 및 고실장화가 중요한 요소로 부각되고 있다.In recent years, the thinness, high density, and high mounting of semiconductor packages have come to be regarded as important factors in accordance with the demand for light and thin shortening in which the volume of electronic devices is lighter and the weight is lighter due to the high performance of electric and electronic products.

현재, 컴퓨터, 노트북과 모바일폰 등은 기억 용량의 증가에 따라 대용량의 램(Random Access Memory) 및 플래쉬 모리(Flash Memory)와 같이 칩의 용량은 증대되고 있지만, 패키지는 소형화되는 경향이 두드러지고 있는 상황이다.Currently, capacity of a chip such as a large-capacity random access memory and a flash memory is increasing with the increase of the memory capacity of a computer, a notebook, and a mobile phone, but the package tends to be miniaturized It is a situation.

따라서, 핵심 부품으로 사용되는 패키지의 크기는 소형화되는 경향으로 연구 및 개발되고 있으며, 한정된 크기의 기판에 더 많은 수의 패키지를 실장하기 위한 여러 가지 기술들이 제안 및 연구되고 있다.Therefore, the size of a package used as a core part has been studied and developed in a tendency to be miniaturized, and various techniques for mounting a larger number of packages on a limited size substrate have been proposed and studied.

종래의 패키지 온 패키지(Package on Package) 타입의 적층 패키지는 상부 패키지와 하부 패키지를 솔더 범프로 실장하였다.A conventional package-on-package type stacked package has the upper package and the lower package mounted by solder bumps.

이러한 솔더 범프의 형성 기술은 범프의 재질에 따라 그 특성 및 응용 범위가 결정된다. 대표적인 범프 형성 기술로는 용융 땜납에 패드 전극을 접촉시키는 용융 땜납 방법, 패드 전극 상에 솔더 페이스트를 스크린 인쇄한 후, 리플로우시키는 스크린 인쇄법, 패드 전극 상에 솔더 볼을 탑재해 리플로우 하는 솔더 볼 방법, 그리고 패드 전극에 납땜 도금을 하는 도금법 등이 있다. 이 중, 스크린 인쇄법이 공정이 쉽고 솔더 범프의 제조 비용이 저렴하여 가장 많이 사용되고 있다.The characteristics of the solder bump and its application range are determined according to the material of the bump. Examples of the typical bump forming techniques include a melting solder method in which pad electrodes are brought into contact with molten solder, a screen printing method in which a solder paste is screen printed on a pad electrode and then reflowed, a solder ball is mounted on a pad electrode, A ball method, and a plating method in which solder plating is applied to a pad electrode. Of these, the screen printing method is most easily used because it is easy to process and the manufacturing cost of the solder bump is low.

그러나, 스크린 인쇄법은 솔더 범프가 완전히 기판으로 전사되지 않는 문제점이 있을 뿐만 아니라, 미세 범프 피치를 구현하는 데 한계가 있고, 솔더 범프의 균일한 높이 및 부피의 컨트롤이 제한적인 관계로 범프 신뢰성에 문제가 발생될 소지가 있다. 특히, 패키지 온 패키지(Package On Package) 구조에서 상부 패키지와 하부 패키지를 결합시키기 위해 솔더 볼을 이용하고 있는데, 이 또한 솔더 볼의 전기적 노이즈 및 신뢰성에 문제가 발생될 소지가 있다.However, since the screen printing method has a problem that the solder bump is not completely transferred to the substrate, the implementation of the fine bump pitch is limited, and the control of the uniform height and volume of the solder bump is limited. There is likely to be a problem. Particularly, in the package on package structure, a solder ball is used to connect the upper package and the lower package, which may cause problems in electrical noise and reliability of the solder ball.

관련 선행문헌으로는 대한민국 공개특허 제10-2013-0008346(2013.01.22. 공개)가 있으며, 상기 문헌에는 인쇄회로기판 및 그 제조방법이 기재되어 있다.
A related prior art document is Korean Patent Laid-Open Publication No. 10-2013-0008346 (published on Mar. 21, 2013), which discloses a printed circuit board and a method of manufacturing the same.

본 발명의 목적은 반도체 칩 기능의 다양화 및 고집적화에 따른 미세 피치(fine pitch)에 대응하기 위한 방법으로, 기존의 공정인 SOP(Solder on Pad) 방식에서는 대응이 어려운 미세 범프 피치에 대한 대응이 가능하며, 균일한 높이로 범프를 형성하는 것에 의해 범프 신뢰성을 향상시킬 수 있는 더블 범프 타입의 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for coping with a fine pitch due to diversification and high integration of a semiconductor chip function and a method for responding to a fine bump pitch which is difficult to cope with in a conventional SOP (Solder on Pad) A double-bump type printed circuit board capable of improving bump reliability by forming bumps at a uniform height, and a method of manufacturing the same.

또한, 본 발명의 목적은 패키지 온 패키지(Package on Package) 구조에서 솔더 볼을 대체하는 포스트 범프를 추가로 형성한 이중 범프 구조를 적용함으로써, 부품 성능은 향상시키고 제조 공정은 단축시킬 수 있는 적층 패키지를 제공하는 것이다.
It is another object of the present invention to provide a stacked package capable of improving the component performance and shortening the manufacturing process by applying a double bump structure in which a post bump for replacing solder balls is additionally formed in a package on package structure .

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 더블 범프 타입 인쇄회로기판은 수지층; 상기 수지층의 상면에 배치되며, 제1 범프 및 상기 제1 범프와 이격되는 제2 범프를 구비하는 제1 회로패턴; 상기 수지층의 하면에 배치되며, 상기 수지층을 관통하여 상기 제1 범프와 전기적으로 연결되는 관통 비아를 구비하는 제2 회로패턴; 상기 제1 회로패턴의 제1 및 제2 범프를 제외한 수지층의 상면을 덮는 제1 솔더 레지스트층; 상기 제2 회로패턴의 관통 비아를 제외한 수지층의 하면을 덮는 제2 솔더 레지스트층; 및 상기 제1 범프 상에 적층 형성되며, 상기 제1 범프와 대응되는 폭을 갖는 포스트 범프;를 포함하는 것을 특징으로 한다.
According to an aspect of the present invention, there is provided a double-bump type printed circuit board comprising: a resin layer; A first circuit pattern disposed on an upper surface of the resin layer, the first circuit pattern including a first bump and a second bump spaced from the first bump; A second circuit pattern disposed on a lower surface of the resin layer, the second circuit pattern including through vias electrically connected to the first bumps through the resin layer; A first solder resist layer covering an upper surface of the resin layer excluding the first and second bumps of the first circuit pattern; A second solder resist layer covering the lower surface of the resin layer excluding the through vias of the second circuit pattern; And a post bump laminated on the first bump, the post bump having a width corresponding to the first bump.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 적층 패키지는 수지층, 상기 수지층의 상면에 배치되며, 제1 범프 및 상기 제1 범프와 이격되는 제2 범프를 구비하는 제1 회로패턴, 상기 수지층의 하면에 배치되며, 상기 수지층을 관통하여 상기 제1 범프와 전기적으로 연결되는 관통 비아를 구비하는 제2 회로패턴, 상기 제1 회로패턴의 제1 및 제2 범프를 제외한 수지층의 상면을 덮는 제1 솔더 레지스트층, 상기 제2 회로패턴의 관통 비아를 제외한 수지층의 하면을 덮는 제2 솔더 레지스트층 및 상기 제1 범프 상에 적층 형성되며, 상기 제1 범프와 대응되는 폭을 갖는 포스트 범프를 포함하는 하부 인쇄회로기판; 상기 하부 인쇄회로기판의 제2 범프 상에 플립 칩 본딩된 하부 반도체 칩; 및 상기 하부 인쇄회로기판의 포스트 범프 상에 실장된 상부 반도체 패키지;를 포함하는 것을 특징으로 한다.
According to an aspect of the present invention, there is provided a laminated package including a resin layer, a first circuit pattern disposed on an upper surface of the resin layer, the first circuit pattern including a first bump and a second bump spaced from the first bump, A second circuit pattern disposed on the lower surface of the resin layer and having through vias penetrating the resin layer and electrically connected to the first bumps, a resin layer excluding the first and second bumps of the first circuit pattern, A second solder resist layer covering the lower surface of the resin layer except the through vias of the second circuit pattern, and a second solder resist layer formed on the first bump and having a width corresponding to the first bump, A lower printed circuit board including a post bump having a plurality of posts; A lower semiconductor chip flip chip bonded on a second bump of the lower printed circuit board; And an upper semiconductor package mounted on the post bump of the lower printed circuit board.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 더블 범프 타입 인쇄회로기판 제조 방법은 금속 패널 하면에 제1 및 제2 드라이 필름과 제1 솔더 레지스트층을 차례로 형성하는 단계; 상기 제1 및 제2 드라이 필름과 제1 솔더 레지스트층의 가장자리를 노출시키는 제1 개구와, 상기 제2 드라이 필름 및 제1 솔더 레지스트층의 중앙을 노출시키는 제2 개구를 형성하는 단계; 상기 제1 솔더 레지스트층 상에 제1 회로패턴 형성 영역을 제외한 부분을 덮는 제1 감광 패턴을 형성한 후, 도금을 실시하여 제1 범프 및 제2 범프를 구비하는 제1 회로패턴을 형성하는 단계; 상기 제1 감광 패턴을 제거한 후, 상기 제1 솔더 레지스트 패턴 상에 동박을 구비하는 수지층을 형성하는 단계; 상기 수지층의 내부를 관통하여, 상기 제1 범프와 전기적으로 연결되는 관통 비아를 구비하는 제2 회로패턴을 형성하는 단계; 상기 제2 회로패턴의 관통 비아를 제외한 수지층의 하면 전부를 덮는 제2 솔더 레지스트층을 형성하는 단계; 상기 금속 패널 상면에 제1 범프와 대응되는 부분을 덮도록 형성된 제2 감광 패턴을 형성하는 단계; 상기 제2 감광 패턴의 외측으로 노출된 금속 패널을 제거하여, 상기 제1 범프와 대응되는 폭을 갖는 포스트 범프를 형성하는 단계; 및 상기 제2 감광 패턴과, 제1 및 제2 드라이 필름을 제거하는 단계;를 포함하는 것을 특징으로 한다.
According to an aspect of the present invention, there is provided a method of manufacturing a double-bump type printed circuit board, comprising: sequentially forming first and second dry films and a first solder resist layer on a bottom surface of a metal panel; Forming a first opening exposing the edges of the first and second dry films and the first solder resist layer and a second opening exposing a center of the second dry film and the first solder resist layer; Forming a first photosensitive pattern covering the portion of the first solder resist layer excluding the first circuit pattern formation region and then performing plating to form a first circuit pattern including the first bump and the second bump ; Forming a resin layer having a copper foil on the first solder resist pattern after removing the first photosensitive pattern; Forming a second circuit pattern through the interior of the resin layer, the second circuit pattern having through vias electrically connected to the first bumps; Forming a second solder resist layer covering the entire lower surface of the resin layer except the through vias of the second circuit pattern; Forming a second photosensitive pattern on the upper surface of the metal panel so as to cover a portion corresponding to the first bump; Removing the metal panel exposed to the outside of the second photosensitive pattern to form a post bump having a width corresponding to the first bump; And removing the second photosensitive pattern and the first and second dry films.

본 발명에 따른 더블 범프 타입 인쇄회로기판 및 그 제조 방법과, 그 적층 패키지는 솔더 페이스트를 패드 전극 상에 도포하는 스크린 인쇄법에 비해 범프와 패드 전극 간의 접합 정밀도 향상과 더불어, 솔더 마스크의 개구 사이즈와 포스트 범프를 동일한 직경으로 형성하는 것이 가능해질 수 있으므로, 미세 범프 피치에 적극적으로 대응할 수 있다.The double-bump type printed circuit board, the method of manufacturing the same, and the laminated package according to the present invention can improve the bonding accuracy between the bump and the pad electrode, as compared with the screen printing method in which the solder paste is applied onto the pad electrode, It is possible to positively cope with the fine bump pitch.

또한, 본 발명에 따른 더블 범프 타입 인쇄회로기판 및 그 제조 방법과, 그 적층 패키지는 균일한 범프 사이즈 및 범프 높이의 구현으로 범프 신뢰성을 향상시킬 수 있을 뿐만 아니라, 패키지 온 패키지(Package on Package) 구조에서 솔더 볼을 대체하는 포스트 범프를 추가로 형성한 이중 범프 구조를 적용함으로써, 부품 성능은 향상시키고 제조 공정은 단축시킬 수 있다.
In addition, the double-bump type printed circuit board, the method of manufacturing the same, and the laminated package according to the present invention can improve the bump reliability by realizing a uniform bump size and a bump height, By applying a dual bump structure with additional post bumps to replace the solder balls in the structure, component performance can be improved and the manufacturing process can be shortened.

도 1은 본 발명의 실시예에 따른 더블 범프 타입 인쇄회로기판을 나타낸 단면도이다.
도 2는 본 발명의 실시예에 따른 적층 패키지를 나타낸 단면도이다.
도 3 내지 도 11은 본 발명의 실시예에 따른 더블 범프 타입 인쇄회로기판을 나타낸 공정 단면도이다.1 is a cross-sectional view of a double-bump type printed circuit board according to an embodiment of the present invention.
2 is a cross-sectional view illustrating a laminated package according to an embodiment of the present invention.
FIGS. 3 to 11 are process sectional views showing a double-bump type printed circuit board according to an embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, To fully disclose the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 더블 범프 타입 인쇄회로기판 및 그 제조 방법과, 그 적층 패키지에 관하여 상세히 설명하면 다음과 같다.
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a double-bump type printed circuit board according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 더블 범프 타입 인쇄회로기판을 나타낸 단면도이다.1 is a cross-sectional view of a double-bump type printed circuit board according to an embodiment of the present invention.

도 1을 참조하면, 도시된 본 발명의 실시예에 따른 더블 범프 타입 인쇄회로기판(100)은 수지층(110), 제1 회로패턴(120), 제2 회로패턴(130), 제1 솔더 레지스트층(140), 제2 솔더 레지스트층(150) 및 포스트 범프(160)를 포함한다.
Referring to FIG. 1, a double-bump type printed circuit board 100 according to an embodiment of the present invention includes a resin layer 110, a first circuit pattern 120, a second circuit pattern 130, A resist layer 140, a second solder resist layer 150 and a post bump 160.

수지층(110)은 상면(110a) 및 상면(110a)에 반대되는 하면(110b)을 구비한다. 이러한 수지층(110)은 인쇄회로기판(100)의 몸체를 이루는 부분으로, 그 재질로는 폴리이미드 수지, 에폭시 수지 등이 이용될 수 있다.
The resin layer 110 has an upper surface 110a and a lower surface 110b opposite to the upper surface 110a. The resin layer 110 constitutes the body of the printed circuit board 100, and polyimide resin, epoxy resin, or the like can be used as the material of the resin layer 110.

제1 회로패턴(120)은 수지층(110)의 상면(110a)에 배치되며, 제1 범프(122) 및 제1 범프(122)와 이격되는 제2 범프(124)를 구비한다. 제1 범프(122)는 수지층(110)의 양측 가장자리 부분에, 그리고 제2 범프(124)는 수지층(110)의 중앙 부분에 각각 형성될 수 있다. 이러한 제1 범프(122) 및 제2 범프(124)는 제1 솔더 레지스트층(140)의 외측으로 일부가 돌출되도록 형성된다.The first circuit pattern 120 is disposed on the upper surface 110a of the resin layer 110 and has a first bump 122 and a second bump 124 spaced apart from the first bump 122. [ The first bumps 122 may be formed at both side edge portions of the resin layer 110 and the second bumps 124 may be formed at the central portion of the resin layer 110, The first bump 122 and the second bump 124 are formed to partially protrude outside the first solder resist layer 140.

특히, 제1 범프(122)는 제1 두께를 갖고, 제2 범프(124)는 제1 두께 보다 낮은 제2 두께를 갖도록 형성된다. 이때, 제1 범프(122)와 제2 범프(124)는 상호 전기적으로 분리될 수 있으나, 반드시 이에 제한되는 것은 아니다.
In particular, the first bump 122 has a first thickness and the second bump 124 is formed with a second thickness that is less than the first thickness. At this time, the first bump 122 and the second bump 124 may be electrically separated from each other, but the present invention is not limited thereto.

제2 회로패턴(130)은 수지층(110)의 하면(110b)에 배치되며, 수지층(110)을 관통하여 제1 범프(122)와 전기적으로 연결되는 관통 비아(132)를 구비한다. 이때, 관통 비아(132)의 상측 단부는 제1 범프(122)의 하측 단부에 연결되고, 하측 단부는 외부로 노출되도록 형성된다.
The second circuit pattern 130 is disposed on the lower surface 110b of the resin layer 110 and includes a through via 132 that is electrically connected to the first bump 122 through the resin layer 110. [ At this time, the upper end of the through vias 132 is connected to the lower end of the first bump 122, and the lower end of the through vias 132 is exposed to the outside.

제1 솔더 레지스트층(140)은 제1 회로패턴(120)의 제1 및 제2 범프(122, 124)를 제외한 수지층(110)의 상면(110a)을 덮도록 형성된다. 그리고, 제2 솔더 레지스트층(150)은 제2 회로패턴(130)의 관통 비아(132)를 제외한 수지층(110)의 하면(110b)을 덮도록 형성된다.
The first solder resist layer 140 is formed to cover the upper surface 110a of the resin layer 110 excluding the first and second bumps 122 and 124 of the first circuit pattern 120. [ The second solder resist layer 150 is formed to cover the lower surface 110b of the resin layer 110 excluding the through vias 132 of the second circuit pattern 130. [

포스트 범프(160)는 제1 범프(122) 상에 적층 형성되며, 제1 범프(122)와 대응되는 폭을 갖는다. 이때, 포스트 범프(160)는 금속 패널(미도시)을 이용한 선택적인 식각 공정으로 패터닝하는 것에 의해 형성되기 때문에, 균일한 높이 및 두께로 형성하는 것이 가능해질 수 있는바, 미세 범프 피치(fine bump pitch)에 대한 대응이 가능해질 수 있다. 이러한 포스트 범프(160)는 적어도 30㎛ 이상의 두께를 갖도록 형성하는 것이 바람직하다.The post bump 160 is laminated on the first bump 122 and has a width corresponding to the first bump 122. At this time, since the post bump 160 is formed by patterning by a selective etching process using a metal panel (not shown), it is possible to form the post bump 160 with a uniform height and a thickness, and a fine bump pitch can be made possible. The post bump 160 is preferably formed to have a thickness of at least 30 mu m or more.

포스트 범프(160)는 제1 범프(122) 상에 수직적으로 적층되며, 제1 솔더 레지스트층(140)으로부터 돌출되어, 제1 범프(122)와 상호 전기적으로 연결된다. 이때, 제1 범프(122), 제2 범프(124) 및 포스트 범프(160) 각각은 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 티타늄(Ti), 알루미늄(Al) 및 크롬(Cr) 중 1종 이상의 재질로 형성될 수 있으며, 이 중 구리를 이용하는 것이 바람직하다.
The post bumps 160 are vertically stacked on the first bumps 122 and protrude from the first solder resist layer 140 and are electrically interconnected with the first bumps 122. Each of the first bump 122, the second bump 124, and the post bump 160 may be formed of gold (Au), silver (Ag), copper (Cu), nickel (Ni), titanium Al) and chromium (Cr), among which copper is preferably used.

전술한 본 발명의 실시예에 따른 더블 범프 타입 인쇄회로기판은 SOP(Solder on Pad) 방식에서는 대응이 어려운 미세 범프 피치에 대한 대응이 가능하며, 균일한 높이로 범프를 형성할 수 있으므로 범프 신뢰성을 향상시킬 수 있다.The double-bump type printed circuit board according to the embodiment of the present invention can cope with the fine bump pitch which is difficult to cope with in the SOP (Solder on Pad) method and can form the bump with a uniform height. Can be improved.

또한, 본 발명의 실시예에 따른 더블 범프 타입 인쇄회로기판은 솔더 페이스트를 패드 전극 상에 도포하는 스크린 인쇄법에 비해 범프와 패드 전극 간의 접합 정밀도 향상과 더불어, 솔더 마스크의 개구 사이즈와 포스트 범프를 동일한 직경으로 형성하는 것이 가능해질 수 있으므로, 미세 범프 피치에 적극적으로 대응할 수 있다.
In addition, the double-bump type printed circuit board according to the embodiment of the present invention improves the bonding accuracy between the bump and the pad electrode, as compared with the screen printing method in which the solder paste is applied onto the pad electrode, It can be formed with the same diameter, so that the micro bump pitch can be positively coped with.

도 2는 본 발명의 실시예에 따른 적층 패키지를 나타낸 단면도이다.2 is a cross-sectional view illustrating a laminated package according to an embodiment of the present invention.

도 2를 참조하면, 도시된 본 발명의 실시예에 따른 적층 패키지(300)는 하부 인쇄회로기판(100), 하부 반도체 칩(170) 및 상부 반도체 패키지(200)를 포함한다.Referring to FIG. 2, a stacked package 300 according to an embodiment of the present invention includes a lower printed circuit board 100, a lower semiconductor chip 170, and an upper semiconductor package 200.

하부 인쇄회로기판(100)은 도 1에서 도시하고 설명한 더블 범프 타입 인쇄회로기판(도 1의 100)과 실질적으로 동일한바, 그 설명은 생략하도록 한다.
The lower printed circuit board 100 is substantially the same as the double-bump type printed circuit board shown in FIG. 1 and described above (100 in FIG. 1), and a description thereof will be omitted.

하부 반도체 칩(170)은 하부 인쇄회로기판(100)의 제2 범프(124) 상에 플립 칩 본딩된다.The lower semiconductor chip 170 is flip-chip bonded onto the second bumps 124 of the lower printed circuit board 100.

상기 하부 반도체 칩(170)은 그의 본딩 패드(미도시)가 하부 인쇄회로기판(100)의 상면과 마주보는 페이스-다운 타입(face down type)으로 배치되어 하부 인쇄회로기판(100)의 제2 범프(124)와 플립 칩 본딩된다.
The lower semiconductor chip 170 is disposed in a face down type with its bonding pads (not shown) facing the upper surface of the lower printed circuit board 100, And is flip-chip bonded to the bump 124.

상부 반도체 패키지(200)는 하부 인쇄회로기판(100)의 포스트 범프(160) 상에 실장된다.The upper semiconductor package 200 is mounted on the post bumps 160 of the lower printed circuit board 100.

이러한 상부 반도체 패키지(200)는 상부 인쇄회로기판(210)과, 상부 인쇄회로기판(210) 상에 부착된 상부 반도체 칩(220)과, 상부 인쇄회로기판(210)과 상부 반도체 칩(220)을 전기적으로 연결하는 금속 와이어(230)와, 상부 인쇄회로기판(210)의 하면에 부착되어, 하부 인쇄회로기판(100)의 포스트 범프(160)에 접속되는 솔더(240)와, 상부 반도체 칩(220) 및 금속 와이어(230)를 포함한 상부 인쇄회로기판(210)의 상면을 덮는 봉지 부재(250)를 포함한다.The upper semiconductor package 200 includes an upper printed circuit board 210, an upper semiconductor chip 220 mounted on the upper printed circuit board 210, an upper printed circuit board 210 and an upper semiconductor chip 220, A solder 240 attached to the lower surface of the upper printed circuit board 210 and connected to the post bumps 160 of the lower printed circuit board 100, And an encapsulation member 250 covering the upper surface of the upper printed circuit board 210 including the metal wires 220 and the metal wires 230.

이때, 솔더(240)는 상부 인쇄회로기판(210)의 하면에 배치되는 볼 랜드(미도시)와 상부 인쇄회로기판(100)의 포스트 범프(160) 사이에 개재된다.At this time, the solder 240 is interposed between a ball land (not shown) disposed on the lower surface of the upper printed circuit board 210 and the post bumps 160 of the upper printed circuit board 100.

봉지부재(250)는, 일 예로, 에폭시 몰딩 화합물(epoxy molding compound)이 이용될 수 있다.
As the sealing member 250, for example, an epoxy molding compound may be used.

전술한 본 발명의 실시예에 따른 적층 패키지는 균일한 범프 사이즈 및 범프 높이의 구현으로 범프 신뢰성을 향상시킬 수 있을 뿐만 아니라, 패키지 온 패키지(Package on Package) 구조에서 솔더 볼을 대체하는 포스트 범프를 추가로 형성한 이중 범프 구조를 적용함으로써, 부품 성능은 향상시킬 수 있다.
The above-described laminated package according to the present invention not only improves the bump reliability due to the uniform bump size and the bump height, but also improves the bump reliability by using the post bump replacing the solder ball in the package on package structure By applying the additional double bump structure, component performance can be improved.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 더블 범프 타입 인쇄회로기판 제조 방법에 대하여 설명하도록 한다.Hereinafter, a method of manufacturing a double-bump type printed circuit board according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 3 내지 도 11은 본 발명의 실시예에 따른 더블 범프 타입의 인쇄회로기판 제조 방법을 나타낸 공정 단면도이다.FIGS. 3 to 11 are process cross-sectional views illustrating a method of manufacturing a double-bump type printed circuit board according to an embodiment of the present invention.

도 3에 도시된 바와 같이, 금속 패널(10) 하면에 제1 및 제2 드라이 필름(20, 30)과 제1 솔더 레지스트층(140)을 차례로 형성한다.The first and second dry films 20 and 30 and the first solder resist layer 140 are sequentially formed on the bottom surface of the metal panel 10 as shown in FIG.

금속 패널(10)의 재질로는 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 티타늄(Ti), 알루미늄(Al), 크롬(Cr) 등에서 선택된 1종 이상의 재질이 이용될 될 수 있으며, 이 중 구리를 이용하는 것이 바람직하다. 이러한 금속 패널(10)은 적어도 30㎛ 이상의 두께를 갖는 것을 이용하는 것이 바람직하다.As a material of the metal panel 10, at least one material selected from gold (Au), silver (Ag), copper (Cu), nickel (Ni), titanium (Ti), aluminum (Al) It is preferable to use copper among them. It is preferable to use such a metal panel 10 having a thickness of at least 30 mu m or more.

제1 및 제2 드라이 필름(20, 30)은 금속 패널(10)의 하면에 열 압착 방식으로 부착될 수 있다. 그리고, 제1 솔더 레지스트층(140)은 제1 솔더 레지스트 물질을 도포하고 경화하는 방식에 의해 형성되거나, 또는 제1 및 제2 드라이 필름(20, 30)과 함께 열 압착 방식으로 라미네이팅하는 방식으로 부착될 수 있다.
The first and second dry films 20 and 30 may be attached to the lower surface of the metal panel 10 in a thermo-compression bonding manner. The first solder resist layer 140 may be formed by a method of applying and curing a first solder resist material or may be formed by a method of laminating the first and second dry films 20 and 30 by a thermal compression bonding method .

도 4에 도시된 바와 같이, 제1 및 제2 드라이 필름(20, 30)과 제1 솔더 레지스트층(140)의 가장자리를 노출시키는 제1 개구(G1)와, 제2 드라이 필름(30) 및 제1 솔더 레지스트층(140)의 중앙을 노출시키는 제2 개구(G2)를 형성한다.A first opening G1 for exposing the edges of the first and second dry films 20 and 30 and the first solder resist layer 140 and a second opening G2 for exposing the edges of the first and second dry films 20 and 30, A second opening G2 exposing the center of the first solder resist layer 140 is formed.

이러한 제1 및 제2 개구(G1, G2)는 레이저 드릴링 또는 식각 공정으로 형성될 수 있다. 이때, 제1 개구(G1)는 제1 솔더 레지스트층(140), 제2 드라이 필름(30) 및 제1 드라이 필름(20)의 가장자리 부분만을 차례로 제거함으로써, 제1 드라이 필름(20)의 상면에 배치되는 금속 패널(10)을 외부로 노출시키게 된다. 그리고, 제2 개구(G2)는 제1 솔더 레지스트층(140) 및 제2 드라이 필름(30)의 중앙 부분만을 차례로 제거하는 것에 의해 금속 패널(10)은 제1 드라이 필름(20)에 덮이게 된다.
The first and second openings G1 and G2 may be formed by a laser drilling or etching process. At this time, the first opening G1 sequentially removes only the edge portions of the first solder resist layer 140, the second dry film 30, and the first dry film 20, Thereby exposing the metal panel 10 to the outside. The second opening G2 is formed by sequentially removing only the central portions of the first solder resist layer 140 and the second dry film 30 so that the metal panel 10 covers the first dry film 20 do.

도 5에 도시된 바와 같이, 제1 솔더 레지스트층(140) 상에 제1 회로패턴 형성 영역(미도시)을 제외한 부분을 덮는 제1 감광 패턴(M1)을 형성한다. 이에 따라, 제1 감광 패턴(M1)은 제1 및 제2 개구(G1, G2)가 외부로 노출되게 제1 솔더 레지스트층(140) 상에 배치된다.
As shown in FIG. 5, a first photosensitive pattern M1 is formed on the first solder resist layer 140 to cover a portion except a first circuit pattern formation region (not shown). Accordingly, the first photosensitive pattern M1 is disposed on the first solder resist layer 140 so that the first and second openings G1 and G2 are exposed to the outside.

도 6에 도시된 바와 같이, 제1 감광 패턴(M1)의 외측으로 노출된 제1 회로패턴 형성 영역에 대응하여 도금을 실시하여 제1 범프(122) 및 제2 범프(124)를 구비하는 제1 회로패턴(120)을 형성한다. 이때, 제1 범프(122)는 제1 두께를 갖고, 제2 범프(124)는 제1 두께 보다 낮은 제2 두께를 갖도록 형성된다. 이러한 제1 범프(122)와 제2 범프(124)는 상호 전기적으로 분리될 수 있으나, 반드시 이에 제한되는 것은 아니다.
6, plating is performed corresponding to a first circuit pattern forming region exposed to the outside of the first photosensitive pattern M1 to form a first circuit pattern having a first bump 122 and a second bump 124, 1 circuit pattern 120 is formed. At this time, the first bump 122 has a first thickness and the second bump 124 is formed to have a second thickness that is lower than the first thickness. The first bump 122 and the second bump 124 may be electrically separated from each other, but are not limited thereto.

도 7에 도시된 바와 같이, 제1 회로패턴(120)이 형성된 제1 솔더 레지스트층(140)으로부터 제1 감광 패턴(도 6의 M1)을 제거한 후, 제1 솔더 레지스트층(140) 상에 동박(112)을 구비하는 수지층(110)을 형성한다.7, the first photoresist pattern (M1 in FIG. 6) is removed from the first solder resist layer 140 having the first circuit pattern 120 formed thereon, and then, on the first solder resist layer 140, A resin layer 110 having a copper foil 112 is formed.

이때, 동박(112)을 구비하는 수지층(110)은 금속 패널(10)과 이격된 상부 및 제1 솔더 레지스트층(140)과 이격된 하부에 상부 열 압착판(미도시) 및 하부 열 압착판(미도시)을 각각 장착한 후, 상부 및 하부 열압착판을 이용한 열 압착 방식으로 라미네이팅하는 것에 의해 제1 솔더 레지스트층(140) 및 제1 회로패턴(120)에 부착될 수 있다.At this time, the resin layer 110 including the copper foil 112 is bonded to the lower part spaced apart from the metal panel 10 and the first solder resist layer 140 by an upper thermocompression plate (not shown) The first circuit pattern 120 may be attached to the first solder resist layer 140 and the first circuit pattern 120 by lamination using a thermocompression method using upper and lower thermocompression plates.

이러한 수지층(110)의 재질로는 에폭시 수지(epoxy resin), 폴리이미드 수지(polyimide resin) 등이 이용될 수 있다. 이러한 열 압착시, 고온의 열에 의해 수지층(110)이 제1 솔더 레지스트층(140) 및 제1 회로패턴(120)에 부착되어 전기적인 절연성을 확보할 수 있게 된다.
As the material of the resin layer 110, an epoxy resin, a polyimide resin, or the like can be used. The resin layer 110 is attached to the first solder resist layer 140 and the first circuit pattern 120 by heat at a high temperature so that electrical insulation can be secured.

도 8에 도시된 바와 같이, 수지층(110)의 내부를 관통하여, 제1 범프(122)와 전기적으로 연결되는 관통 비아(132)를 구비하는 제2 회로패턴(130)을 형성한다.A second circuit pattern 130 having through vias 132 electrically connected to the first bumps 122 is formed through the inside of the resin layer 110 as shown in FIG.

이때, 관통 비아(132)의 상측 단부는 제1 범프(122)의 하측 단부에 연결되고, 하측 단부는 외부로 노출되도록 형성된다.
At this time, the upper end of the through vias 132 is connected to the lower end of the first bump 122, and the lower end of the through vias 132 is exposed to the outside.

도 9에 도시된 바와 같이, 제2 회로패턴(130)의 관통 비아(132)를 제외한 수지층(110)의 하면(110b) 전부를 덮는 제2 솔더 레지스트층(150)을 형성한다. 이러한 제2 솔더 레지스트층(150)은 제2 회로패턴(130)이 외부로 노출되는 것을 방지함과 더불어, 외부 충격에 의한 크랙 등의 불량을 차단하는 역할을 한다.A second solder resist layer 150 is formed to cover the entire lower surface 110b of the resin layer 110 excluding the through vias 132 of the second circuit pattern 130 as shown in FIG. The second solder resist layer 150 prevents the second circuit pattern 130 from being exposed to the outside, and blocks defects such as cracks due to an external impact.

다음으로, 금속 패널(10) 상면에 제1 범프(122)와 대응되는 부분을 덮는 제2 감광 패턴(M2)을 형성한다.
Next, a second photosensitive pattern M2 is formed on the upper surface of the metal panel 10 so as to cover a portion corresponding to the first bump 122.

도 10에 도시된 바와 같이, 제2 감광 패턴(M2)의 외측으로 노출된 금속 패널(도 9의 10)을 제거하여, 제1 범프(122)와 대응되는 폭을 갖는 포스트 범프(160)를 형성한다. 이때, 금속 패널의 제거는 제2 감광 패턴(M2)의 외측으로 노출된 금속 패널만을 선택적으로 식각하는 방식으로 실시될 수 있다.The metal panel (10 of FIG. 9) exposed outside the second photosensitive pattern M2 is removed so that the post bump 160 having the width corresponding to the first bump 122 is removed . At this time, the removal of the metal panel may be performed by selectively etching only the metal panel exposed to the outside of the second photosensitive pattern M2.

본 발명에서와 같이, 금속 패널을 선택적인 식각 공정으로 패터닝하는 방식으로 포스트 범프(160)를 형성할 경우, SOP(Solder on Pad) 방식에서는 대응이 어려운 미세 범프 피치(fine bump pitch)에 대한 대응이 가능하며, 균일한 높이로 더블 범프를 형성하는 것이 가능하므로 범프 신뢰성을 향상시킬 수 있다.
As in the present invention, when the post bump 160 is formed by patterning a metal panel by a selective etching process, a correspondence to a fine bump pitch that is difficult to cope with in the SOP (Solder on Pad) And it is possible to form a double bump with a uniform height, so that the bump reliability can be improved.

도 11에 도시된 바와 같이, 제2 감광 패턴(도 10의 M2)과, 제1 및 제2 드라이 필름(도 10의 20, 30)을 제거한다. 이때, 제2 감광 패턴과 제1 및 제2 드라이 필름을 제거하는 것에 의해, 포스트 범프(160) 및 제1 솔더 레지스트층(140)이 외부로 노출된다.
As shown in Fig. 11, the second photosensitive pattern (M2 in Fig. 10) and the first and second dry films (20 and 30 in Fig. 10) are removed. At this time, the post bumps 160 and the first solder resist layer 140 are exposed to the outside by removing the second photosensitive pattern and the first and second dry films.

상기의 과정으로 제조되는 본 발명의 실시예에 따른 더블 범프 타입 인쇄회로기판은 SOP(Solder on Pad) 방식에서는 대응이 어려운 미세 범프 피치에 대한 대응이 가능하며, 균일한 높이로 더블 범프를 형성할 수 있으므로 범프 신뢰성을 향상시킬 수 있다.The double-bump type printed circuit board according to the embodiment of the present invention manufactured by the above process can cope with the fine bump pitch which is difficult to cope with in the SOP (solder on pad) method and can form a double bump with a uniform height The bump reliability can be improved.

또한, 본 발명의 실시예에 따른 방법으로 제조된 더블 범프 타입 인쇄회로기판은 솔더 페이스트를 패드 전극 상에 도포하는 스크린 인쇄법에 비해 범프와 패드 전극 간의 접합 정밀도 향상과 더불어, 솔더 마스크의 개구 사이즈와 포스트 범프를 동일한 직경으로 형성하는 것이 가능해질 수 있으므로, 미세 범프 피치에 적극적으로 대응할 수 있다.
In addition, the double-bump type printed circuit board manufactured by the method according to the embodiment of the present invention improves the bonding accuracy between the bump and the pad electrode, as compared with the screen printing method in which the solder paste is applied onto the pad electrode, It is possible to positively cope with the fine bump pitch.

이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
Although the preferred embodiments of the present invention have been disclosed for illustrative purposes, those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims. These changes and modifications may be made without departing from the scope of the present invention. Accordingly, the scope of the present invention should be determined by the following claims.

100 : 인쇄회로기판 110 : 수지층
110a : 수지층 상면 110b : 수지층 하면
120 : 제1 회로패턴 122 : 제1 범프
124 : 제2 범프 130 : 제2 회로패턴
132 : 비아 전극 140 : 제1 솔더 레지스트층
150 : 제2 솔더 레지스트층 160 : 포스트 범프100: printed circuit board 110: resin layer
110a: upper surface of the resin layer 110b:
120: first circuit pattern 122: first bump
124: second bump 130: second circuit pattern
132: via electrode 140: first solder resist layer
150: second solder resist layer 160: post bump

Claims (12)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 금속 패널 하면에 제1 및 제2 드라이 필름과 제1 솔더 레지스트층을 차례로 형성하는 단계;
상기 제1 및 제2 드라이 필름과 제1 솔더 레지스트층의 가장자리를 제거하여 상기 금속 패널의 하면 일부를 노출시키는 제1 개구와, 상기 제2 드라이 필름 및 제1 솔더 레지스트층의 중앙을 제거하여, 상기 제1 드라이 필름의 하면 일부를 노출시키는 제2 개구를 형성하는 단계;
상기 제1 솔더 레지스트층 상에 제1 회로패턴 형성 영역을 제외한 부분을 덮는 제1 감광 패턴을 형성한 후, 도금을 실시하여 제1 범프 및 제2 범프를 구비하는 제1 회로패턴을 형성하는 단계;
상기 제1 감광 패턴을 제거한 후, 상기 제1 솔더 레지스트 패턴 상에 수지층 및 동박을 차례로 적층 형성하는 단계;
상기 동박 및 수지층의 일부를 차례로 제거하여, 상기 제1 범프와 전기적으로 연결되는 관통 비아를 구비하는 제2 회로패턴을 형성하는 단계;
상기 제2 회로패턴의 관통 비아를 제외한 수지층의 하면 전부를 덮는 제2 솔더 레지스트층을 형성하는 단계;
상기 금속 패널 상면에 제1 범프와 대응되는 부분을 덮도록 형성된 제2 감광 패턴을 형성하는 단계;
상기 제2 감광 패턴의 외측으로 노출된 금속 패널을 제거하여, 상기 제1 범프와 대응되는 폭을 갖는 포스트 범프를 형성하는 단계; 및
상기 제2 감광 패턴과, 제1 및 제2 드라이 필름을 제거하는 단계;를 포함하는 것을 특징으로 하는 더블 범프 타입 인쇄회로기판 제조 방법.
Forming first and second dry films and a first solder resist layer on the metal panel in order;
A first opening for removing the edges of the first and second dry films and the first solder resist layer to expose a part of the lower surface of the metal panel, and a second opening for removing the center of the second dry film and the first solder resist layer, Forming a second opening exposing a bottom surface of the first dry film;
Forming a first photosensitive pattern covering the portion of the first solder resist layer excluding the first circuit pattern formation region and then performing plating to form a first circuit pattern including the first bump and the second bump ;
Removing the first photosensitive pattern, forming a resin layer and a copper foil on the first solder resist pattern in this order;
Forming a second circuit pattern having through vias electrically connected to the first bumps by sequentially removing the copper foil and a portion of the resin layer;
Forming a second solder resist layer covering the entire lower surface of the resin layer except the through vias of the second circuit pattern;
Forming a second photosensitive pattern on the upper surface of the metal panel so as to cover a portion corresponding to the first bump;
Removing the metal panel exposed to the outside of the second photosensitive pattern to form a post bump having a width corresponding to the first bump; And
And removing the second photosensitive pattern and the first and second dry films. The method of manufacturing a double-bump type printed circuit board according to claim 1,
제8항에 있어서,
상기 제1 및 제2 개구는
레이저 드릴링 또는 식각 공정으로 형성하는 것을 특징으로 하는 더블 범프 타입 인쇄회로기판 제조 방법.
9. The method of claim 8,
The first and second openings
Laser drilling, or etching. The method of manufacturing a double-bump type printed circuit board according to claim 1,
제8항에 있어서,
상기 제1 범프, 제2 범프 및 포스트 범프 각각은
금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 티타늄(Ti), 알루미늄(Al) 및 크롬(Cr) 중 1종 이상을 포함하는 재질로 형성된 것을 특징으로 하는 더블 범프 타입 인쇄회로기판 제조 방법.
9. The method of claim 8,
Each of the first bump, the second bump, and the post bump
Wherein the first electrode is formed of a material containing at least one of Au, Ag, Cu, Ni, Ti, Al, and Cr. Type printed circuit board.
제8항에 있어서,
상기 제1 범프는
제1 두께를 갖고, 상기 제2 범프는 제1 두께 보다 낮은 제2 두께를 갖는 것을 특징으로 하는 더블 범프 타입 인쇄회로기판 제조 방법.
9. The method of claim 8,
The first bump
Wherein the second bump has a first thickness and the second bump has a second thickness that is less than the first thickness.
제8항에 있어서,
상기 포스트 범프는
상기 제1 범프 상에 수직적으로 적층되며, 상기 제1 솔더 레지스트층으로부터 돌출되어, 상기 제1 범프와 상호 전기적으로 연결되는 것을 특징으로 하는 더블 범프 타입 인쇄회로기판 제조 방법.9. The method of claim 8,
The post bump
Wherein the second bump is vertically stacked on the first bump and protrudes from the first solder resist layer and is electrically connected to the first bump.
KR1020130094242A 2013-08-08 2013-08-08 Method of manufacturing double bump type printed circuit board KR101500117B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130094242A KR101500117B1 (en) 2013-08-08 2013-08-08 Method of manufacturing double bump type printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130094242A KR101500117B1 (en) 2013-08-08 2013-08-08 Method of manufacturing double bump type printed circuit board

Publications (2)

Publication Number Publication Date
KR20150017959A KR20150017959A (en) 2015-02-23
KR101500117B1 true KR101500117B1 (en) 2015-03-06

Family

ID=53046562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130094242A KR101500117B1 (en) 2013-08-08 2013-08-08 Method of manufacturing double bump type printed circuit board

Country Status (1)

Country Link
KR (1) KR101500117B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287906A (en) * 2006-04-17 2007-11-01 Elpida Memory Inc Electrode, electrode manufacturing method, and semiconductor device provided with electrode
JP2010147152A (en) * 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd Wiring board and method of manufacturing the same
KR20130057803A (en) * 2011-11-24 2013-06-03 삼성전기주식회사 Printed circuit board for semiconductor package and method for the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287906A (en) * 2006-04-17 2007-11-01 Elpida Memory Inc Electrode, electrode manufacturing method, and semiconductor device provided with electrode
JP2010147152A (en) * 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd Wiring board and method of manufacturing the same
KR20130057803A (en) * 2011-11-24 2013-06-03 삼성전기주식회사 Printed circuit board for semiconductor package and method for the same

Also Published As

Publication number Publication date
KR20150017959A (en) 2015-02-23

Similar Documents

Publication Publication Date Title
KR100800478B1 (en) Stack type semiconductor package and method of fabricating the same
JP4361826B2 (en) Semiconductor device
JP5221315B2 (en) Wiring board and manufacturing method thereof
JP5711472B2 (en) WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR DEVICE
US6489687B1 (en) Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment
TWI601266B (en) Semiconductor device structure and manufacturing method thereof
US7706148B2 (en) Stack structure of circuit boards embedded with semiconductor chips
US20100147560A1 (en) Wiring board and method of manufacturing the same
KR101695846B1 (en) Stacked semiconductor packages
JP6314070B2 (en) Fingerprint recognition semiconductor device, method for manufacturing fingerprint recognition semiconductor device, and semiconductor device
KR101696705B1 (en) Chip embedded type printed circuit board and method of manufacturing the same and stack package using the same
KR20160120344A (en) Thin film capacitor manufacturing method, integrated circuit mounting substrate, and semiconductor device provided with integrated circuit mounting substrate
JP4420908B2 (en) Electronic device mounting structure
KR20090069852A (en) Packaging board and manufacturing method thereof
KR101426654B1 (en) Embedded type stack semiconductor package and method of manufacturing the same
KR102164793B1 (en) Printed circuit board with embedded passive component
KR101613525B1 (en) Package on package type printed circuit board and method of manufacturing the same
WO2006100738A1 (en) Semiconductor device and method for manufacturing same
KR101959864B1 (en) Ultra-thin thickness printed circuit board capable of recess height control and method of manufacturing the same
KR101123805B1 (en) Stack package and method for manufacturing thereof
KR101092945B1 (en) Package substrate, electronic component package having the same and method of manufacturing package substrate
KR101500117B1 (en) Method of manufacturing double bump type printed circuit board
JP6626687B2 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
KR100650728B1 (en) stacked package and method for manufacturing the same
JP5267540B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 6