KR20190021932A - 발광 패키지 및 이를 포함하는 발광 모듈 - Google Patents

발광 패키지 및 이를 포함하는 발광 모듈 Download PDF

Info

Publication number
KR20190021932A
KR20190021932A KR1020170107404A KR20170107404A KR20190021932A KR 20190021932 A KR20190021932 A KR 20190021932A KR 1020170107404 A KR1020170107404 A KR 1020170107404A KR 20170107404 A KR20170107404 A KR 20170107404A KR 20190021932 A KR20190021932 A KR 20190021932A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
insulating layer
electrode
region
Prior art date
Application number
KR1020170107404A
Other languages
English (en)
Other versions
KR102370621B1 (ko
Inventor
이정욱
고건우
최번재
한재호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170107404A priority Critical patent/KR102370621B1/ko
Priority to US15/925,037 priority patent/US20190067538A1/en
Priority to CN201810971336.0A priority patent/CN109427944A/zh
Publication of KR20190021932A publication Critical patent/KR20190021932A/ko
Application granted granted Critical
Publication of KR102370621B1 publication Critical patent/KR102370621B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Abstract

본 발명의 기술적 사상은 제1 면 및 제1 면에 반대되는 제2 면을 갖는 발광 구조물, 상기 제1 면 상의 전극층, 상기 발광 구조물 및 상기 전극층 상의 절연층, 상기 절연층을 관통하여 상기 전극층에 연결된 인터커넥션 도전층, 및 상기 절연층 및 상기 인터커넥션 도전층 사이에 개재되어 상기 절연층 및 상기 인터커넥션 도전층을 이격시키고, 상기 발광 구조물에서 발생된 광을 상기 제2 면을 향하여 반사시키도록 구성된 반사층을 포함하는 발광 패키지를 제공한다.

Description

발광 패키지 및 이를 포함하는 발광 모듈 {Light emitting package and light emitting module including the same}
본 발명의 기술적 사상은 반도체 발광 소자, 발광 패키지 및 발광 모듈에 관한 것으로서, 보다 상세하게는 광 추출 효율이 향상된 반도체 발광 소자, 발광 패키지 및 발광 모듈에 관한 것이다.
반도체 발광 소자의 일종인 발광 다이오드(light emitting diode, LED)는 낮은 소비전력, 고휘도 등의 장점을 가지므로, 백라이트 등에 사용하는 각종 광원, 조명, 신호기, 대형 디스플레이 등에 폭넓게 이용되고 있다. 조명용 LED 시장이 확대되고 그 활용 범위가 고전류, 고출력 분야로 확대됨에 따라, 모듈과 같은 외부 구조체와 LED의 반도체층을 전기적으로 연결하기 위한 전극의 신뢰성을 향상시키고 소자의 광 추출 효율을 향상시키기 위한 기술 개발이 필요하다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 광 추출 효율이 향상된 반도체 발광 소자, 발광 패키지 및 발광 모듈을 제공하는데 있다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 제1 면 및 제1 면에 반대되는 제2 면을 갖는 발광 구조물, 상기 제1 면 상의 전극층, 상기 발광 구조물 및 상기 전극층 상의 절연층, 상기 절연층을 관통하여 상기 전극층에 연결된 인터커넥션 도전층, 및 상기 절연층 및 상기 인터커넥션 도전층 사이에 개재되어 상기 절연층 및 상기 인터커넥션 도전층을 이격시키고, 상기 발광 구조물에서 발생된 광을 상기 제2 면을 향하여 반사시키도록 구성된 반사층을 포함하는 발광 패키지를 제공한다.
또한, 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 서로 반대되는 제1 면 및 제2 면을 갖는 발광 구조물이 위치하는 제1 영역 및 상기 제1 영역 주변의 제2 영역을 포함하는 발광 패키지로서, 상기 발광 패키지는, 상기 발광 구조물의 상기 제1 면 및 측면을 덮고, 상기 제1 영역으로부터 상기 제2 영역까지 연장된 절연층, 상기 절연층 상에 배치되고, 상기 제1 영역으로부터 상기 제2 영역까지 연장된 인터커넥션 도전층, 및 상기 절연층과 상기 인터커넥션 도전층 사이에 개재된 반사층을 포함하는 발광 패키지를 제공한다.
나아가, 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 패키지 기판, 및 상기 패키지 기판 상에 실장되는 발광 패키지를 포함하고, 상기 발광 패키지는, 제1 반도체층, 활성층, 및 제2 반도체층을 포함하고, 제1 면 및 상기 제1 면에 반대되는 제2 면을 갖는 발광 구조물, 상기 제1 반도체층에 접하는 제1 전극 및 상기 제2 반도체층에 접하는 제2 전극을 포함하는 전극층, 상기 발광 구조물의 상기 제1 면 및 측면을 덮는 절연층, 상기 절연층 상의 반사층, 상기 절연층과 상기 반사층 사이에 개재된 접착층, 및 상기 접착층 및 상기 반사층을 사이에 두고 상기 절연층과 이격되고, 상기 제1 전극 및 상기 제2 전극에 각각 연결된 제1 인터커넥션 도전층 및 제2 인터커넥션 도전층을 가지는 인터커넥션 도전층을 포함하는 발광 모듈을 제공한다.
본 발명의 기술적 사상에 따른 발광 패키지 및 발광 모듈은 절연층과 인터커넥션 도전층 사이에 개재되어 발광 구조물에서 발생된 광을 반사시키는 반사층을 포함하므로, 인터커넥션 도전층 및/또는 수지층에 의한 광 손실을 줄이고 광 추출 효율을 향상시킬 수 있다. 또한, 반사층과 절연층 사이에는 이들의 밀착력을 향상시킬 수 있는 접착층이 개재되므로, 반사층이 박리되는 것을 방지할 수 있다.
도 1은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 발광 소자의 일부분의 단면도이다.
도 2는 본 발명의 일부 실시예들에 따른 반도체 발광 소자의 일부분의 단면도이다.
도 3a 내지 도 3k는 발명의 기술적 사상에 의한 일부 실시예들에 따라 도 1에 예시한 반도체 발광 소자를 제조하는 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 4는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 발광 패키지의 단면도이다.
도 5는 도 4의 Ⅴ 영역을 확대하여 나타내는 확대도이다.
도 6은 도 4에 도시된 발광 패키지의 휘도를 나타내는 그래프이다.
도 7은 도 4에 도시된 발광 패키지의 휘도를 나타내는 그래프로서, 접착층의 두께에 따른 휘도의 변화를 나타내는 그래프이다.
도 8은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 발광 패키지의 일부를 나타내는 단면도이다.
도 9는 도 8에 도시된 발광 패키지의 휘도를 나타내는 그래프이다.
도 10은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 발광 모듈의 단면도이다.
도 11은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 발광 소자 및/또는 발광 패키지를 포함하는 예시적인 조광 시스템(dimming system)을 설명하기 위한 개략적인 평면도이다.
도 12는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 발광 소자 및/또는 발광 패키지를 포함하는 디스플레이 장치의 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 실시예들에 대해 상세히 설명한다.
도 1은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 발광 소자(100)의 일부분의 단면도이다.
도 1을 참조하면, 반도체 발광 소자(100)는 발광 구조물(110), 절연층(120), 전극층(130), 인터커넥션 도전층(160), 접착층(140) 및 반사층(150)을 포함할 수 있다.
상기 발광 구조물(110)은 서로 반대되는 제1 면(110a) 및 제2 면(110b)을 가지며, 상기 제2 면(110b)에서 상기 제1 면(110a)을 향하는 방향으로 순차로 적층된 제1 반도체층(111), 활성층(113), 및 제2 반도체층(115)을 포함할 수 있다. 일부 실시예들에서, 상기 제2 면(110b)은 발광 구조물(110)에서 발생된 광이 주로 방출되는 발광면일 수 있다.
상기 제1 반도체층(111), 활성층(113), 및 제2 반도체층(115)은 각각 InxAlyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 표시되는 질화갈륨계 화합물 반도체로 이루어질 수 있다.
일부 실시예들에서, 상기 제1 반도체층(111)은 전원 공급에 따라 상기 활성층(113)에 전자를 공급하는 n형 GaN 층으로 이루어질 수 있다. 상기 n형 GaN 층은 IV 족 원소로 이루어지는 n형 불순물을 포함할 수 있다. 상기 n형 불순물은 Si, Ge, Sn 등으로 이루어질 수 있다.
일부 실시예들에서, 상기 제2 반도체층(115)은 전원 공급에 따라 상기 활성층(113)에 정공을 공급하는 p형 GaN 층으로 이루어질 수 있다. 상기 p형 GaN 층은 II 족 원소로 이루어지는 p형 불순물을 포함할 수 있다. 일부 실시예들에서, 상기 p형 불순물은 Mg, Zn, Be 등으로 이루어질 수 있다.
상기 활성층(113)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출할 수 있다. 상기 활성층(113)은 양자우물층(quantum well) 및 양자장벽층(quantum barrier)이 적어도 1회 교대로 적층된 구조를 가질 수 있다. 상기 양자우물층은 단일 양자우물(single quantum well) 구조 또는 다중 양자우물(multi-quantum well) 구조를 가질 수 있다. 일부 실시예들에서, 상기 활성층(113)은 u-AlGaN으로 이루어질 수 있다. 다른 일부 실시예들에서, 상기 활성층(113)은 GaN/AlGaN, InAlGaN/InAlGaN, 또는 InGaN/AlGaN 의 다중 양자 우물 구조로 이루어질 수 있다. 상기 활성층(113)의 발광 효율을 향상시키기 위해, 활성층(113)에서의 양자우물의 깊이, 양자우물층 및 양자장벽층 쌍의 적층 수, 두께 등을 변화시킬 수 있다.
전극층(130)은 발광 구조물(110)의 제1 면(110a) 상에 위치될 수 있으며, 제1 반도체층(111) 상에 형성된 제1 전극(131) 및 제2 반도체층(115) 상에 형성된 제2 전극(136)을 포함할 수 있다.
제1 전극(131) 및 제2 전극(136)은 Ni, Al, Au, Ti, Cr, Ag, Pd, Cu, Pt, Sn, W, Rh, Ir, Ru, Mg, 및 Zn 중에서 선택되는 단일 금속막, 또는 이들의 조합으로 이루어지는 다층막 또는 합금막으로 이루어질 수 있다. 일부 실시예들에서, 상기 제1 전극(131) 및 제2 전극(136)은 Al/Cr/Ti/Pt 적층 구조를 가질 수 있다.
제2 전극(136)은 상기 제2 반도체층(115)과 직접 접할 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다. 일부 실시예들에서, 상기 제2 반도체층(115)과 상기 제2 전극(136)과의 사이에 다른 반도체층(도시 생략)이 더 개재될 수도 있다.
절연층(120)은 발광 구조물(110) 상에 형성되며, 발광 구조물(110)의 표면의 일부 및 전극층(130)의 표면의 일부를 덮을 수 있다. 절연층(120)은 제1 절연층(121) 및 제2 절연층(123)을 포함할 수 있다.
제1 절연층(121)은 발광 구조물(110)의 표면 상에 형성되되, 제1 전극(131) 및 제2 전극(136)은 덮지 않을 수 있다. 제2 절연층(123)은 제1 절연층(121), 제1 전극(131), 및 제2 전극(136) 상에 형성될 수 있다. 상기 제2 절연층(123)에는 제1 전극(131)을 일부 노출시키기 위한 제1 홀(123H1)과, 상기 제2 전극(136)을 일부 노출시키기 위한 제2 홀(123H2)이 형성될 수 있다.
제1 절연층(121) 및 제2 절연층(123)은 실리콘 산화막, 실리콘 질화막, 절연성 폴리머, 또는 이들의 조합으로 이루어질 수 있으나, 상기 예시된 막들에 제한되는 것은 아니다.
인터커넥션 도전층(160)은 절연층(120) 및 전극층(130) 상에 형성되고, 반사층(150) 및 접착층(140)을 사이에 두고 절연층(120)에 이격될 수 있다. 인터커넥션 도전층(160)은 제1 전극(131)에 접속된 제1 인터커넥션 도전층(161) 및 제2 전극(136)에 접속된 제2 인터커넥션 도전층(163)을 포함할 수 있다. 제1 인터커넥션 도전층(161)은 제2 절연층(123)에 형성된 제1 홀(123H1)을 통해 제1 전극(131)에 연결될 수 있고, 제2 인터커넥션 도전층(163)은 제2 절연층(123)에 형성된 제2 홀(123H2)을 통해 제2 전극(136)에 연결될 수 있으며, 제1 인터커넥션 도전층(161) 및 제2 인터커넥션 도전층(163)은 서로 절연될 수 있다.
제1 인터커넥션 도전층(161) 및 제2 인터커넥션 도전층(163)은 각각 다중 금속층으로 이루어질 수 있다. 예들 들면, 제1 인터커넥션 도전층(161) 및 제2 인터커넥션 도전층(163)은 각각 금속 반사막, 금속 배리어막, 및 금속 배선막이 차레로 적층된 구조를 가질 수 있다. 상기 금속 반사막은 Al, Ag, 또는 이들의 조합으로 이루어질 수 있다. 상기 금속 배리어막은 Cr, Ti, 및 이들의 조합으로 이루어질 수 있다. 상기 금속 배선막은 Cu, Cr, 또는 이들의 조합으로 이루어질 수 있다. 일부 실시예들에서, 제1 인터커넥션 도전층(161) 및 제2 인터커넥션 도전층(163)은 각각 Al/Cr/Ti/Cr/Ti/Cu/Cr의 적층 구조, 또는 Ag/Cr/Ti/Cr/Ti/Cu/Cr의 적층 구조를 가질 수 있으나, 본 발명의 기술적 사상이 상기 예시한 바에 한정되는 것은 아니며, 다양한 변형 및 변경이 가능하다.
반사층(150)은 절연층(120)과 인터커넥션 도전층(160) 사이에 개재되어 발광 구조물(110)에서 발생된 광을 반사할 수 있다. 반사층(150)은 제1 면(110a)의 적어도 일부를 덮도록 형성되어 제1 면(110a)으로부터 방출된 광을 발광면인 제2 면(110b)으로 반사시킬 수 있다. 또한, 반사층(150)이 형성된 부분에서 제1 면(110a)으로부터 방출된 광은 인터커넥션 도전층(160)에 도달하기 전에 반사층(150)에 반사될 수 있으므로, 인터커넥션 도전층(160)에서 광이 흡수됨으로 인하여 광 추출 효율을 저하되는 것을 방지할 수 있다.
반사층(150)은 제2 절연층(123)과 인터커넥션 도전층(160) 사이에서 제2 절연층(123)의 표면을 따라 연장할 수 있으며, 제1 홀(123H1)을 통해 노출된 제1 전극(131) 부분 및 제2 홀(123H2)을 통해 노출된 제2 전극(136) 부분에는 형성되지 않을 수 있다.
반사층(150)은 Ag, Al, Ni, Cr, Pd, Cu, Pt, Sn, W, Au, Rh, Ir, Ru, Mg, Zn, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있다. 일부 실시예들에서, 반사층(150)은 Ag, Al, Pt, 이들의 조합, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있다.
접착층(140)은 절연층(120)과 반사층(150) 사이에 개재되어 절연층(120)과 반사층(150) 사이의 밀착력을 향상시킬 수 있다. 접착층(140)은 반사층(150)과 제2 절연층(123) 사이에서 제2 절연층(123)의 표면을 따라 연장할 수 있다.
접착층(140)은 발광 구조물(110)에서 발생된 광이 반사층(150)에 도달하기 전에 접착층(140)에 의해 흡수되는 것을 방지하기 위해 투광성이 높은 물질로 이루어질 수 있다. 접착층(140)은 투명 전도성 산화막(transparent conductive oxide, TCO)일 수 있다. 예를 들어, 접착층(140)은 ITO(indium tin oxide), ZnO(zinc oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), 또는 이들의 조합으로 이루어질 수 있다.
본 발명의 실시예들에서, 반사층(150)이 절연층(120)과 인터커넥션 도전층(160) 사이에 형성됨에 따라, 인터커넥션 도전층(160)에 광이 흡수됨으로 인한 광 손실을 줄일 수 있고, 발광면인 제2 면(110b)를 통해 방출되는 광량이 증가되어 광 추출 효율이 향상될 수 있다. 나아가, 본 발명의 실시예들에서, 반사층(150)과 절연층(120) 사이에는 이들의 밀착력을 향상시킬 수 있는 접착층(140)이 개재되므로, 반사층(150)이 박리되는 것을 방지할 수 있다.
도 2는 본 발명의 일부 실시예들에 따른 반도체 발광 소자(100a)의 일부분의 단면도이다.
도 2에 도시된 반도체 발광 소자(100a)는 전극층(130a)을 제외하고는 도 1에 도시된 반도체 발광 소자(100)와 대체로 동일한 구성을 가질 수 있다. 도 2에 있어서, 도 1과 동일한 참조 번호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명은 생략하거나 간단히 한다.
도 2를 참조하면, 제1 전극(131a)은 제1 하부 전극 구조물(132), 제1 상부 전극 구조물(133), 및 제1 고정 구조물(134)을 포함할 수 있다.
제1 하부 전극 구조물(132)은 발광 구조물(110)의 제1 면(110a) 상에 형성될 수 있고, 제1 반도체층(111)과 접할 수 있다. 제1 하부 전극 구조물(132)은 Ni, Al, Au, Ti, Cr, Ag, Pd, Cu, Pt, Sn, W, Rh, Ir, Ru, Mg, 및 Zn 중에서 선택되는 단일 금속막, 또는 이들의 조합으로 이루어지는 다층막 또는 합금막으로 이루어질 수 있다. 일부 실시예들에서, 제1 하부 전극 구조물(132)은 Ag, Al, 이들의 조합, 또는 이들 중 적어도 하나를 포함하는 합금으로 이루어질 수 있다.
제1 상부 전극 구조물(133)은 제1 하부 전극 구조물(132)의 적어도 일부를 덮어, 제1 하부 전극 구조물(132)과 절연층(120)의 접촉을 차단할 수 있다. 예컨대, 제1 하부 전극 구조물(132)이 Ag로 이루어진 경우, Ag는 열적 및/또는 화학적으로 불안정하여, 공기 중의 황(sulfur)과 반응하여 황화은을 생성하거나 공기 중의 산소과 반응하여 산화물을 형성할 수 있고, 이로 인하여 누설 전류를 야기거나 반도체 발광 소자(100a)의 제조 과정에서 제1 하부 전극 구조물(132)이 손상되는 문제가 발생될 수 있다. 그러나, 제1 하부 전극 구조물(132) 보다 열적 및/또는 화학적으로 안정한 물질로 이루어진 제1 상부 전극 구조물(133)이 제1 하부 전극 구조물(132)을 덮음으로써, 제1 하부 전극 구조물(132)의 손상 또는 누설 전류의 발생을 방지할 수 있다.
또한, 제1 상부 전극 구조물(133)은 제1 하부 전극 구조물(132)을 포위하도록 배치되며, 적어도 일부분이 제1 면(110a)과 마주할 수 있다. 제1 상부 전극 구조물(133)은 비교적 높은 반사율을 가지는 금속을 포함함으로써, 제1 전극(131a)에 의해 반사되는 광의 양을 증가시켜 광 추출 효율을 향상시킬 수 있다.
제1 상부 전극 구조물(133)은 Ni, Al, Au, Ti, Cr, Ag, Pd, Cu, Pt, Sn, W, Rh, Ir, Ru, Mg, 및 Zn 중에서 선택되는 단일 금속막, 또는 이들의 조합으로 이루어지는 다층막 또는 합금막으로 이루어질 수 있다. 일부 실시예들에서, 제1 상부 전극 구조물(133)은 Ag/Cr/Ti 의 적층 구조, Ag/Ni/Ti의 적층 구조, 또는 이들의 조합을 가질 수 있다.
일부 실시예들에서, 제1 상부 전극 구조물(133)은 제1 하부 전극 구조물(132)과 동일한 물질로 이루어질 수 있다. 다른 일부 실시예들에서, 제1 상부 전극 구조물(133)은 제1 하부 전극 구조물(132)과 상이한 물질로 형성될 수 있다.
제1 고정 구조물(134)은 제1 하부 전극 구조물(132)과 제1 상부 전극 구조물(133)의 사이 및 제1 상부 전극 구조물(133)과 발광 구조물(110)의 제1 면(110a) 사이에 개재될 수 있다. 제1 고정 구조물(134)은 제1 하부 전극 구조물(132)과 제1 상부 전극 구조물(133) 사이에 개재되어 이들의 밀착력을 강화하고, 제1 상부 전극 구조물(133)과 발광 구조물(110) 사이에 개재되어 이들의 밀착력을 강화할 수 있다.
제1 고정 구조물(134)은 제1 상부 전극 구조물(133)에 광이 도달하기 전에 제1 고정 구조물(134)에 의해 광이 흡수되지 않도록 투광성이 높은 물질로 이루어질 수 있다. 예컨대, 제1 고정 구조물(134)은 투명 전도성 산화막일 수 있다. 예를 들어, 접착층(140)은 ITO, ZnO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO, 또는 이들의 조합으로 이루어질 수 있다.
한편, 제2 전극(136a)은 발광 구조물(110)의 제1 면(110a) 상에 형성된 제2 하부 전극 구조물(137), 제2 상부 전극 구조물(138), 및 제2 고정 구조물(139)을 포함할 수 있다. 제2 하부 전극 구조물(137), 제2 상부 전극 구조물(138), 및 제2 고정 구조물(139) 각각은 앞서 설명된 제1 전극(131a)의 제1 하부 전극 구조물(132), 제1 상부 전극 구조물(133), 및 제1 고정 구조물(134)에 대응될 수 있으며, 실질적으로 동일한 기능을 수행하고, 실질적으로 동일한 물질로 이루어질 수 있다.
도 3a 내지 도 3k는 발명의 기술적 사상에 의한 일부 실시예들에 따라 도 1에 예시한 반도체 발광 소자(100)를 제조하는 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 3a 내지 도 3k에 있어서, 도 1에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명을 생략한다.
도 3a를 참조하면, 기판(101)상에 제1 반도체층(111), 활성층(113), 및 제2 반도체층(115)을 가지는 발광 구조물(110)을 형성한다. 일부 실시예들에서, 기판(101)은 실리콘 기판일 수 있다.
일부 실시예들에서, 발광 구조물(110)은 MOCVD(metal-organic chemical vapor deposition), HVPE(hydride vapor phase epitaxy), 또는 MBE(molecular beam epitaxy) 공정에 의해 형성될 수 있다.
도 3b를 참조하면, 상기 제2 반도체층(115)으로부터 상기 제1 반도체층(111)의 일부 두께 깊이까지 식각되도록 상기 발광 구조물(110)의 일부를 메사 식각하여 제1 반도체층(111)의 낮은 표면부(111L)를 형성한다.
상기 발광 구조물(110)의 메사 식각은 RIE(reactive ion etching) 공정에 의해 행해질 수 있다.
도 3c를 참조하면, 상기 발광 구조물(110)과, 상기 제1 반도체층(111)의 낮은 표면부(111L)의 노출된 표면을 덮는 제1 절연층(121)을 형성한다.
일부 실시예들에서, 상기 제1 절연층(121)은 PECVD(plasma enhanced chemical vapor deposition), PVD(physical vapor deposition), 또는 스핀 코팅(spin coating) 공정에 의해 형성될 수 있다.
도 3d를 참조하면, 상기 제1 절연층(121)의 일부를 식각하여 상기 제1 반도체층(111)의 낮은 표면부(111L)를 노출시키는 홀(H1)을 형성한 후, 상기 홀(H1)을 통해 상기 제1 반도체층(111)에 연결되는 제1 전극(131)을 형성한다.
그리고, 상기 제1 절연층(121)의 다른 일부를 식각하여 상기 제2 반도체층(115)의 상면을 노출시키는 홀(H2)을 형성한 후, 상기 홀(H2)을 통해 상기 제2 반도체층(115)에 연결되는 제2 전극(136)을 형성한다.
일부 실시예들에서, 상기 제1 절연층(121)에 홀(H1, H2)을 형성하기 위하여, RIE 공정 및 BOE(buffered oxide etchant)를 이용하는 습식 식각 공정을 이용할 수 있다.
일부 실시예에서, 상기 제1 전극(131) 및 상기 제2 전극(136)은 전자빔 증발(electron beam evaporation)을 이용하는 DVD(Directed Vapor Deposition) 공정에 의해 형성될 수 있다.
본 예에서는 제1 전극(131)을 형성한 후, 제2 전극(136)을 형성하는 것으로 설명하였으나, 제1 전극(131) 및 제2 전극(136)의 형성 순서는 예시된 바에 한정되는 것은 아니다. 예를 들면, 제1 전극(131)보다 제2 전극(136)을 먼저 형성할 수도 있다.
도 3e를 참조하면, 상기 제1 절연층(121), 제1 전극(131), 및 제2 전극(136)을 각각 덮는 제2 절연층(123)을 형성한다.
일부 실시예들에서, 상기 제2 절연층(123)은 PECVD, PVD, 또는 스핀 코팅 공정에 의해 형성될 수 있다.
도 3f를 참조하면, 상기 제2 절연층(123)을 일부 식각하여 상기 제1 전극(131)을 일부 노출시키는 제1 홀(123H1)과, 상기 제2 전극(136)을 일부 노출시키는 제2 홀(123H2)을 형성한다.
상기 제1 홀(123H1) 및 제2 홀(123H2)을 형성하기 위하여, 상기 제2 절연층(123) 위에 상기 제2 절연층(123)을 일부 노출시키는 복수의 홀이 형성된 마스크 패턴(도시 생략)을 형성하고, 상기 마스크 패턴을 식각 마스크로 이용하여 상기 제2 절연층(123)을 식각할 수 있다. 그리고, 식각 마스크로 사용된 마스크 패턴을 제거하여, 상기 제2 절연층(123)을 노출시킬 수 있다. 상기 제2 절연층(123)을 식각하기 위하여 RIE 공정을 이용할 수 있다.
도 3g를 참조하면, 제2 절연층(123) 상에 접착층(140)을 형성한다. 일부 실시예들에서, 접착층(140)을 형성하기 위하여, 제2 절연층(123)을 덮는 투명 전도성 산화막을 형성하고, 제1 전극(131) 및 제2 전극(136)이 노출되도록 상기 투명 전도성 산화막의 일부를 제거할 수 있다.
한편, 일부 실시예들에서, 도 3g 및 도 3h에 도시된 것과 다르게, 제1 전극(131) 및 제2 전극(136)을 노출시키기 위한 접착층(140)의 일부분의 제거 및 반사층(150)의 일부분의 제거는 동일한 마스크 패턴(도시 생략)을 이용하여 이루어질 수 있다. 즉, 제2 절연층(123) 상에 접착층(140)을 이루는 물질막 및 반사층(150)을 이루는 물질막을 순차적으로 적층하고, 상기 반사층(150)을 이루는 상기 물질막 상에 상기 마스크 패턴을 형성한다. 이후, 상기 마스크 패턴을 식각 마스크로 이용하여, 제1 전극(131) 및 제2 전극(136)이 노출되도록 접착층(140)을 이루는 상기 물질막의 일부 및 반사층(150)을 이루는 상기 물질막의 일부를 제거할 수 있다.
도 3h를 참조하면, 접착층(140) 상에 반사층(150)을 형성한다. 일부 실시예들에서, 반사층(150)을 형성하기 위하여, 반사율이 높은 금속을 포함하는 금속막을 접착층(140) 상에 형성한 후, 제1 전극(131) 및 제2 전극(136)이 노출되도록 상기 금속막의 일부를 제거할 수 있다.
도 3i를 참조하면, 반사층(150)을 덮고 제2 절연층(123)을 통해 노출된 제1 전극(131) 및 제2 전극(136)을 덮는 제1 서브 금속층(165)을 형성한다.
일부 실시예들에서, 제1 서브 금속층(165)은 다수의 금속층이 적어도 2회 반복하여 적층된 다중층 구조를 가질 수 있다. 예컨대, 제1 서브 금속층(165)은 Ag/Ti/Cu 금속층, 또는 Ag/Cr/Cu 금속층으로 이루어질 수 있다. 일부 실시예들에서, 제1 서브 금속층(165)은 스퍼터링 공정에 의해 형성될 수 있다.
도 3j를 참조하면, 제1 서브 금속층(165) 상에 제2 서브 금속층(167)을 형성한다. 일부 실시예들에서, 제2 서브 금속층(167)은 상기 제1 서브 금속층(165)을 시드(seed)층으로 이용한 도금 공정을 통해 형성될 수 있다. 예컨대, 제1 서브 금속층(165)의 일부를 덮는 마스크 패턴(169)을 형성한 후, 상기 제1 서브 금속층(165)을 시드층으로 이용한 도금 공정으로 제1 서브 금속층(165) 상에 제2 서브 금속층(167)을 형성한다. 일부 실시예들에서, 제2 서브 금속층(167)은 이머젼 도금(immersion plating), 무전해 도금(electroless plating), 전기도금(electroplating) 또는 이들의 조합에 의하여 형성될 수 있다.
제2 서브 금속층(167)은 제1 서브 금속층(165)과 일체를 이룰 수 있으며, 제1 전극(131)에 연결된 제1 인터커넥션 도전층(161) 및 제2 전극(136)에 연결된 제2 인터커넥션 도전층(163)을 구성할 수 있다.
도 3k를 참조하면, 도 3j에 도시된 마스크 패턴(169)을 제거한다. 상기 마스크 패턴을 제거하기 위하여 애싱(ashing) 또는 스트립(strip) 공정을 이용할 수 있다.
상기 마스크 패턴을 제거한 이후, 마스크 패턴이 제거된 부분을 통해 노출된 제1 서브 금속층(165)의 일부를 제거할 수 있다. 이후, 제2 절연층(123)의 표면이 노출되도록, 제1 서브 금속층(165)이 제거된 부분 아래의 반사층(150)의 일부, 및 접착층(140)의 일부를 제거할 수 있다.
다음으로, 상기 기판(101)은 제거될 수 있으며, 예컨대 기판(101)을 제거하기 위하여 연삭 가공 및 식각 공정 중 적어도 하나를 수행할 수 있다.
도 4는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 발광 패키지(200)의 단면도이다. 도 5는 도 4의 Ⅴ 영역을 확대하여 나타낸 확대도이다.
도 4를 참조하면, 발광 패키지(200)는 발광 구조물(110), 절연층(120), 전극층(130), 반사층(150), 접착층(140), 인터커넥션 도전층(160), 파장 변환층(170), 제1 필러(pillar, 183), 제2 필러(185) 및 수지층(181)을 포함할 수 있다. 도 4에서는, 칩 스케일 패키지(chip scale package, CSP)인 발광 패키지(200)가 도시된다. 도 4에 있어서, 도 1 내지 도 3에서 설명된 것과 중복되는 설명은 생략하기로 한다.
도 4를 참조하면, 발광 패키지(200)는 발광 구조물(110)이 위치하는 제1 영역(R1) 및 상기 제1 영역(R1) 주변의 제2 영역(R2)을 포함할 수 있다. 제2 영역(R2)은 제1 영역(R1)을 포위할 수 있다.
절연층(120)은 제1 영역(R1) 및 제2 영역(R2)에 걸쳐 위치할 수 있다. 제1 영역(R1)에서, 절연층(120)은 발광 구조물(110)의 제1 면(110a) 및 측면의 적어도 일부를 덮도록 발광 구조물(110)의 표면을 따라서 연장할 수 있다. 제2 영역(R2)에서, 절연층(120)은 발광 구조물(110)의 측면으로부터 발광 구조물(110)의 주변 방향으로 연장할 수 있다.
일부 실시예들에서, 절연층(120)은 제2 영역(R2) 내에서 파장 변환층(170)에 평행하게 연장된 부분을 포함할 수 있다. 예컨대, 절연층(120)은 파장 변환층(170)의 표면, 예컨대 제2 영역(R2)에서 절연층(120)에 접하는 파장 변환층(170)의 표면과 나란한 방향으로 연장된 부분을 포함할 수 있다.
일부 실시예들에서, 절연층(120)은 발광 패키지(200)의 가장자리까지 연장될 수 있다. 절연층(120)은 발광 패키지(200)의 측면을 통해 노출될 수 있으며, 절연층(120)의 측면은 발광 패키지(200)의 측면의 일부를 구성할 수 있다.
인터커넥션 도전층(160)은 제1 영역(R1) 및 제2 영역(R2)에 걸쳐 위치할 수 있다. 인터커넥션 도전층(160)은 제1 영역(R1)에서 절연층(120) 상에 형성되어 제1 전극(131) 또는 제2 전극(136)에 접속되고, 제2 영역(R2)에서는 절연층(120)의 표면을 따라 연장할 수 있다.
일부 실시예들에서, 인터커넥션 도전층(160)은 제2 영역(R2) 내에서 파장 변환층(170)에 평행하게 연장된 부분을 포함할 수 있다. 예컨대, 인터커넥션 도전층(160)은 파장 변환층(170)의 표면, 예컨대 제2 영역(R2)에서 절연층(120)에 접하는 파장 변환층(170)의 표면과 나란한 방향으로 연장된 부분을 포함할 수 있다. 제1 영역(R1) 및 제2 영역(R2)에서, 인터커넥션 도전층(160)은 수지층(181)에 덮일 수 있다.
인터커넥션 도전층(160)이 발광 패키지(200)의 중심부인 제1 영역(R1)뿐만 아니라 발광 패키지(200)의 주변 영역인 제2 영역(R2)에도 형성됨에 따라, 발광 패키지(200)에 가해지는 응력 및 발광 패키지(200)의 제조 과정에서 가해지는 응력이 보다 효과적으로 완화될 수 있다.
반사층(150)은 제1 영역(R1) 및 제2 영역(R2)에 걸쳐 위치할 수 있다. 반사층(150)은 절연층(120)을 따라서 발광 패키지(200)의 가장자리까지 연장할 수 있다.
일부 실시예들에서, 반사층(150)은 제2 영역(R2) 내에서 파장 변환층(170)에 평행하게 연장된 부분을 포함할 수 있다. 예컨대, 반사층(150)은 파장 변환층(170)의 표면, 예컨대 제2 영역(R2)에서 절연층(120)에 접하는 파장 변환층(170)의 표면과 나란한 방향으로 연장된 부분을 포함할 수 있다.
일부 실시예들에서, 반사층(150)은 발광 패키지(200)의 가장자리까지 연장될 수 있다. 반사층(150)은 발광 패키지(200)의 측면을 통해 노출될 수 있으며, 반사층(150)의 측면은 발광 패키지(200)의 측면의 일부를 구성할 수 있다.
반사층(150)이 인터커넥션 도전층(160) 및 절연층(120) 사이에 개재됨에 따라, 제1 영역(R1) 및 제2 영역(R2) 전체에서 광 손실을 줄일 수 있다. 예를 들면, 도 4에 도시된 것과 같이, 반사층(150)은 제1 전극(131) 및 제2 전극(136) 주위의 제1 면(110a)을 통해 방출된 제2 광 내지 제4 광(L2, L3, L4)을 반사시켜, 제2 광 내지 제4 광(L2, L3, L4)이 제2 면(110b) 또는 파장 변환층(170)을 통해 방출되도록 할 수 있다. 또한, 반사층(150)은 발광 구조물(110)의 측면을 통해 방출된 제1 광(L1)을 반사시켜, 제1 광(L1)이 제2 면(110b) 또는 파장 변환층(170)을 통해 방출되도록 할 수 있다.
또한, 도 5에 도시된 것과 같이, 반사층(150)은 발광 패키지(200)의 가장자리 부분에 형성되어, 광이 인터커넥션 도전층(160) 및/또는 수지층(181)에 흡수되는 것을 방지하고, 발광 패키지(200)의 측면 또는 하부로 진행하는 광을 반사시켜 발광 패키지(200)의 상부로 방출되도록 할 수 있다. 예컨대, 발광 구조물(110)의 제2 면(110b)을 통해 방출된 광(L)은 파장 변환층(170)을 이루는 형광체 입자(171)에 반사 또는 산란되어 발광 패키지(200)의 측부 또는 하부를 향해 진행될 수 있다. 반사층(150)은 제2 영역(R2)에서 발광 구조물(110)의 주변으로 연장되므로, 상기 광(L)은 반사층(150)에 반사되어 파장 변환층(170)을 통해 발광 패키지(200)의 상부로 방출될 수 있다.
파장 변환층(170)은 발광 구조물(110)의 제2 면(110b)을 덮고, 제2 영역(R2) 내의 절연층(120)의 일면을 덮을 수 있다. 파장 변환층(170)은 발광 패키지(200)의 발광 구조물(110)로부터 방출되는 광의 파장을 다른 파장으로 변환하는 역할을 할 수 있다. 일부 실시예들에서, 상기 파장 변환층(170)는 형광체 또는 양자점을 포함하는 수지로 이루어질 수 있다. 일부 실시예들에서, 파장 변환층(170)은 발광 패키지(200)에서 방출된 최종광이 백색광이 되도록 광의 파장을 변환시킬 수 있다.
일부 실시예들에서, 발광 구조물(110)은 파장 변환층(170)과 접하는 제2 면(110b)에 형성된 요철 패턴(119)을 가질 수 있다. 요철 패턴(119)이 발광면인 제2 면(110b)에 형성됨에 따라, 광의 난반사에 의한 광 추출 효율이 증가되어 발광 패키지(200)의 광 추출 효율을 향상시킬 수 있다.
제1 필러(183) 및 제2 필러(185)는 각각 제1 인터커넥션 도전층(161) 및 제2 인터커넥션 도전층(163) 상에 배치될 수 있다. 제1 필러(183)는 제1 인터커넥션 도전층(161)을 통해 제1 전극(131)에 전기적으로 연결되고, 제2 필러(185)는 제2 인터커넥션 도전층(163)을 통해 제2 전극(136)에 전기적으로 연결될 수 있다. 상기 제1 필러(183) 및 제2 필러(185)는 도금 방법에 의해 형성될 수 있다.
수지층(181)은 인터커넥션 도전층(160), 제1 필러(183) 및 제2 필러(185)를 덮을 수 있다. 일부 실시예들에서, 수지층(181)은 에폭시 수지, 실리콘 수지, 불소 수지, 또는 이들의 조합으로 이루어질 수 있다.
일부 실시예들에서, 수지층(181)은 절연층(120), 파장 변환층(170), 반사층(150), 및 접착층(140)과 함께 발광 패키지(200)의 측면을 구성할 수 있다.
본 발명의 실시예들에 따른 칩 스케일 패키지의 발광 패키지(200)는 통상적인 발광 소자 칩과 실질적으로 동일한 사이즈의 패키지를 구현할 수 있고, 반사층(150)을 통해 광 손실을 줄일 수 있으므로, 단위 면적당 높은 광량을 얻을 수 있다. 나아가, 발광 패키지(200)는 웨이퍼 레벨에서 모든 공정이 이루어지기 때문에 대량 생산이 가능한 이점을 가진다.
도 6은 도 4에 도시된 발광 패키지(200)의 휘도(luminance)를 나타내는 그래프이다. 도 6에서는 도 4에 도시된 본 실시예에 따른 발광 패키지(200)의 휘도와, 반사층(150) 및 접착층(140)이 생략된 대조예에 따른 발광 패키지의 휘도를 각각 나타낸다.
도 4 및 도 6을 참조하면, 전술한 바와 같이, 본 실시예의 발광 패키지(200)는 반사층(150)을 포함하므로, 인터커넥션 도전층(160)에 의한 광 손실을 줄일 수 있다. 또한, 본 실시예의 발광 패키지(200)는 발광 패키지(200)의 가장자리 부분까지 반사층(150)이 확장되므로, 발광 패키지(200)의 가장자리 부분에서 인터커넥션 도전층(160) 및/또는 수지층(181)에 의한 광 손실을 줄일 수 있다. 즉, 도 6에 도시된 바와 같이, 광 손실이 감소함에 따라 발광면(100b) 및 파장 변환층(170)을 통해 방출되는 광량이 증가하게 되며, 발광 패키지(200)의 광 추출 효율이 보다 향상되는 것을 알 수 있다.
도 7은 도 4에 도시된 발광 패키지(200)의 휘도를 나타내는 그래프로서, 접착층(140)의 두께에 따른 휘도의 변화를 나타내는 그래프이다.
도 4 및 도 7을 참조하면, 접착층(140)의 두께에 따라 발광 패키지(200)의 휘도가 변화하며, 접착층(140)의 두께가 작을수록 휘도가 향상되는 것을 확인할 수 있다. 즉, 접착층(140)의 두께가 증가할수록 접착층(140)에 의한 광 손실이 점점 증가하며, 이로 인하여 광 추출 효율이 저하될 수 있다. 따라서, 접착층(140)은 반사층(150)의 박리를 방지하기에 적합한 범위의 두께를 가지되, 광 손실을 최소화할 수 있는 두께를 가지도록 형성함으로써, 발광 패키지(200)는 높은 광 추출 효율 및 신뢰성을 가질 수 있다.
도 8은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 발광 패키지(200a)의 일부를 나타내는 단면도이다.
도 8에 도시된 발광 패키지(200a)는 제1 전극(131a) 및 제2 전극(136a)을 제외하고는 도 5에 도시된 발광 패키지(200)와 대체로 동일한 구성을 가질 수 있고, 도 8의 제1 전극(131a) 및 제2 전극(136a)은 도 2에 도시된 반도체 발광 소자(100a)의 제1 전극(131a) 및 제2 전극(136a)과 실질적으로 동일한 구조를 가질 수 있다. 도 8에 있어서, 앞서 설명된 것과 중복되는 설명은 생략하기로 한다.
도 8에 도시된 것과 같이, 제1 전극(131a)의 제1 상부 전극 구조물(133)은 비교적 반사율이 높은 금속을 포함할 수 있으므로, 제1 전극(131a)을 향해 진행하는 광(L1, L2)은 제1 전극(131a)의 제1 하부 전극 구조물(132) 및 제1 상부 전극 구조물(133)에 의하여 반사되어 파장 변환층(170)으로 진행할 수 있다. 마찬가지로, 제2 전극(136a)을 향해 진행하는 광(L1, L2)은 제2 전극(136a)의 제2 하부 전극 구조물(137) 및 제2 상부 전극 구조물(138)에 의하여 반사되어 파장 변환층(170)으로 진행할 수 있다.
도 9는 도 8에 도시된 발광 패키지(200a)의 휘도를 나타내는 그래프이다. 도 9에서는 도 8에 도시된 본 실시예에 따른 발광 패키지(200a)의 휘도와, 제1 상부 전극 구조물(133) 및 제2 상부 전극 구조물(138)에 대응되는 부분이 반사율이 낮은 금속으로 이루어진 대조예에 따른 발광 패키지의 휘도를 각각 나타낸다.
도 8 및 도 9를 참조하면, 본 실시예의 발광 패키지(200a)는 향상된 휘도를 가지는 것을 알 수 있다. 즉, 제1 전극(131a) 및 제2 전극(136a)의 반사 면적은 제1 전극(131a)의 제1 상부 전극 구조물(133) 및 제2 전극(136a)의 제2 상부 전극 구조물(138)에 의해 확장될 수 있고, 발광면(100b) 및 파장 변환층(170)을 통해 방출되는 광량이 증가하며, 그에 따라 발광 패키지(200a)의 광 추출 효율이 보다 향상될 수 있음을 확인할 수 있다.
도 10은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 발광 모듈(700)의 단면도이다.
도 10을 참조하면, 발광 모듈(700)은 모듈 기판(510) 및 모듈 기판(510)에 실장된 발광 패키지(200)를 포함할 수 있다. 발광 패키지(200)는 연결 부재(550)를 통하여 모듈 기판(510)에 전기적으로 연결된다. 예컨대, 발광 모듈(700)은 대형 디스플레이, LED TV, RGB 백색 조명, 감성 조명 등을 구형하는데 이용될 수 있다. 도 10에 도시된 발광 패키지(200)는 도 4를 참조하여 설명한 발광 패키지(200)와 실질적으로 동일할 수 있으며, 여기서는 중복되는 설명은 생략하기로 한다.
모듈 기판(510)은 복수의 관통홀(512)이 형성된 몸체부(514)와, 상기 복수의 관통홀(512) 내에 형성된 복수의 관통 전극(522, 524)과, 상기 몸체부(514)의 양측 표면에 형성된 복수의 배선층(532, 534, 536, 538)을 포함한다. 상기 복수의 배선층(532, 534, 536, 538)은 몸체부(514)의 양측 표면에서 상기 관통 전극(522)의 양 단부에 각각 연결되어 있는 제1 배선층(532) 및 제2 배선층(534)과, 몸체부(514)의 양측 표면에서 상기 관통 전극(524)의 양 단부에 각각 연결되어 있는 제3 배선층(536) 및 제4 배선층(538)을 포함한다. 상기 몸체부(514)의 일면에서 상기 제1 배선층(532) 및 제3 배선층(536)이 서로 이격되어 있고, 상기 몸체부(514)의 타면에서 상기 제2 배선층(534) 및 제4 배선층(538)이 서로 이격되어 있다.
상기 몸체부(514)는 PCB(Printed Circuit Board), MCPCB(Metal Core PCB), MPCB(Metal PCB), FPCB(Flexible PCB) 등의 회로 기판, 또는 AlN, Al2O3 등의 세라믹 기판으로 이루어질 수 있다.
상기 관통 전극(522, 524) 및 복수의 배선층(532, 534, 536, 538)은 각각 Cu, Au, Ag, Ni, W, Cr, 또는 이들의 조합으로 이루어질 수 있다.
발광 패키지(200)는 플립 칩 방법으로 모듈 기판(510) 상에 실장될 수 있다. 즉, 발광 패키지(200)는 제1 필러(183) 및 제2 필러(185)가 노출된 표면이 모듈 기판(510)의 일면과 마주하도록 모듈 기판(510) 상에 배치되고, 제1 필러(183)는 연결 부재(550)에 의해 제1 배선층(532)에 연결되고, 제2 필러(185)는 연결 부재(550)에 의해 제3 배선층(536)에 연결될 수 있다.
도 10에서는 모듈 기판(510)상에 도 4에 예시한 발광 패키지(200)를 실장한 경우를 예시하였으나, 도 10을 참조하여 설명한 바와 유사한 방법으로 상기 모듈 기판(510)상에 도 8에 예시한 발광 패키지(200a)가 실장될 수도 있다.
도 11은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 발광 소자 및/또는 발광 패키지를 포함하는 예시적인 조광 시스템(dimming system)을 설명하기 위한 개략적인 평면도이다.
도 11을 참조하면, 조광 시스템(1000)은 구조물(1010)상에 배치된 발광 모듈(1020) 및 전원 공급부(1030)를 포함할 수 있다.
발광 모듈(1020)은 복수의 발광 소자 패키지(1024)를 포함할 수 있다. 복수의 발광 소자 패키지(1024)는 앞서 설명된 반도체 발광 소자(100, 100a), 발광 패키지(200, 200a) 및/또는 발광 모듈(700), 그리고 이들로부터 본 발명의 기술적 사상의 범위 내에서 변형 및 변경된 적어도 하나의 반도체 발광 소자, 발광 패키지 및/또는 발광 모듈을 포함할 수 있다.
전원 공급부(1030)는 전원이 입력되는 인터페이스(1032)와, 발광 모듈(1020)에 공급되는 전원을 제어하는 전원 제어부(1034)를 포함할 수 있다. 인터페이스(1032)는 과전류를 차단하는 퓨즈와 전자파 장애 신호를 차폐하는 전자파 차폐 필터를 포함할 수 있다. 전원 제어부(1034)는 전원으로서 교류 전원이 입력되는 경우 교류를 직류로 변환하는 정류부 및 평활화부(smoothing unit)와, 발광 모듈(1020)에 적합한 전압으로 변환시켜주는 정전압 제어부를 포함할 수 있다. 전원 공급부(1030)는 복수의 발광 소자 패키지(1024)에서의 발광량과 미리 설정된 광량과의 비교를 수행하는 피드백 회로 장치와, 원하는 휘도, 연색성 등과 같은 정보를 저장하기 위한 메모리 장치를 포함할 수 있다.
일부 실시예들에서, 조광 시스템(1000)은 화상 패널을 구비하는 액정 표시 장치 등의 디스플레이 장치에 이용되는 백라이트 유닛, 램프, 평판 조명 등의 실내 조명 가로등, 또는 간판, 표지판 등의 실외 조명 장치로 사용될 수 있다. 다른 일부 실시예들에서, 조광 시스템(1000)은 다양한 교통 수단용 조명 장치, 예를 들면 자동차, 선박, 또는 항공기용 조명 장치, TV, 냉장고 등과 같은 가전 제품, 또는 의료기기 등에 사용될 수 있다.
도 12는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 발광 소자 및/또는 발광 패키지를 포함하는 디스플레이 장치(1100)의 블록도이다.
도 12를 참조하면, 디스플레이 장치(1100)는 방송 수신부(1110), 영상 처리부(1120) 및 디스플레이(1130)를 포함할 수 있다.
디스플레이(1130)는, 디스플레이 패널(1140) 및 백라이트 유닛(back light unit, BLU)(1150)을 포함할 수 있다. BLU(1150)는 빛을 발생시키는 광원들과 이 광원들을 구동시키는 구동 소자들로 구성될 수 있다.
방송 수신부(1110)는 공중(air) 또는 케이블을 통하여 무선 또는 유선으로 수신되는 방송의 채널을 선국하는 장치로서, 다수의 채널 중에서 임의의 채널을 입력 채널로 설정하고, 입력 채널로 설정된 채널의 방송 신호를 수신할 수 있다.
영상 처리부(1120)는 방송 수신부(1110)에서 출력되는 방송 컨텐츠에 대해 비디오 디코딩, 비디오 스케일링, FRC(Frame Rate Conversion) 등의 신호처리를 수행할 수 있다.
디스플레이 패널(1140)은 LCD(Liquid Crystal Display)로 구성될 수 있으나, 이에 한정되는 것은 아니다. 디스플레이 패널(1140)은 영상 처리부(1120)에서 신호 처리된 방송 컨텐츠를 표시한다. BLU(1150)는 디스플레이 패널(1140)로 빛을 투사하여 디스플레이 패널(1140)이 영상을 표시할 수 있도록 한다. BLU(1150)는 앞서 설명된 반도체 발광 소자(100, 100a), 발광 패키지(200, 200a) 및/또는 발광 모듈(700), 그리고 이들로부터 본 발명의 기술적 사상의 범위 내에서 변형 및 변경된 반도체 발광 소자, 발광 패키지 및/또는 발광 모듈를 포함할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 100a: 반도체 발광 소자 200, 200a: 발광 패키지
110: 발광 구조물 120: 절연층
121: 제1 절연층 123: 제2 절연층
130, 130a: 전극층 131, 131a: 제1 전극
136, 136a: 제2 전극 140: 접착층
150: 반사층 160: 인터커넥션 도전층
161: 제1 인터커넥션 도전층 163: 제2 인터커넥션 도전층
170: 파장 변환층 700: 발광 모듈

Claims (10)

  1. 제1 면 및 제1 면에 반대되는 제2 면을 갖는 발광 구조물;
    상기 제1 면 상의 전극층;
    상기 발광 구조물 및 상기 전극층 상의 절연층;
    상기 절연층을 관통하여 상기 전극층에 연결된 인터커넥션 도전층; 및
    상기 절연층 및 상기 인터커넥션 도전층 사이에 개재되어 상기 절연층 및 상기 인터커넥션 도전층을 이격시키고, 상기 발광 구조물에서 발생된 광을 상기 제2 면을 향하여 반사시키도록 구성된 반사층을 포함하는 발광 패키지.
  2. 제 1 항에 있어서,
    상기 절연층과 상기 반사층 사이에 개재되어, 상기 반사층과 상기 절연층을 밀착시키기 위한 접착층을 더 포함하는 발광 패키지.
  3. 제 1 항에 있어서,
    상기 발광 패키지는 상기 발광 구조물이 위치하는 제1 영역 및 상기 제1 영역의 주변의 제2 영역을 포함하고,
    상기 절연층은 상기 발광 구조물의 측면을 덮는 제1 부분 및 상기 제2 영역에서 상기 발광 구조물의 측면으로부터 상기 발광 구조물의 주변 방향으로 연장하는 제2 부분을 포함하고,
    상기 인터커넥션 도전층의 일부는 상기 절연층의 상기 제1 부분 및 상기 절연층의 상기 제2 부분 상에 배치된 발광 패키지.
  4. 제 3 항에 있어서,
    상기 반사층의 일부는 상기 절연층의 상기 제1 부분 및 상기 절연층의 상기 제2 부분을 덮는 발광 패키지.
  5. 제 4 항에 있어서,
    상기 절연층의 상기 제1 부분과 상기 반사층 사이 및 상기 절연층의 상기 제2 부분과 상기 반사층 사이에 개재된 접착층을 더 포함하는 발광 패키지.
  6. 제 3 항에 있어서,
    상기 절연층은 상기 발광 패키지의 측면을 통해 노출된 발광 패키지.
  7. 제 3 항에 있어서,
    상기 인터커넥션 도전층을 덮는 수지층을 더 포함하고,
    상기 반사층은 상기 제2 영역에서 상기 절연층과 수지층 사이 및 상기 절연층과 상기 인터커넥션 도전층 사이에 개재된 발광 패키지.
  8. 제 1 항에 있어서,
    상기 전극층은,
    상기 발광 구조물의 상기 제1 면에 접하는 하부 전극 구조물과,
    상기 하부 전극 구조물을 덮어 상기 절연층과 상기 하부 전극 구조물의 접촉을 차단하고, 적어도 일부분이 상기 제1 면과 마주하여 상기 발광 구조물에서 발생된 광을 반사하는 상부 전극 구조물을 포함하는 발광 패키지.
  9. 제 8 항에 있어서,
    싱기 전극층은 상기 하부 전극 구조물과 상기 상부 전극 구조물 사이 및 상기 제1 면과 상기 상부 전극 구조물 사이에 개재된 고정 구조물을 더 포함하는 발광 패키지.
  10. 서로 반대되는 제1 면 및 제2 면을 갖는 발광 구조물이 위치하는 제1 영역 및 상기 제1 영역 주변의 제2 영역을 포함하는 발광 패키지로서,
    상기 발광 패키지는,
    상기 발광 구조물의 상기 제1 면 및 측면을 덮고, 상기 제1 영역으로부터 상기 제2 영역까지 연장된 절연층;
    상기 절연층 상에 배치되고, 상기 제1 영역으로부터 상기 제2 영역까지 연장된 인터커넥션 도전층; 및
    상기 절연층과 상기 인터커넥션 도전층 사이에 개재된 반사층을 포함하는 발광 패키지.
KR1020170107404A 2017-08-24 2017-08-24 발광 패키지 및 이를 포함하는 발광 모듈 KR102370621B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170107404A KR102370621B1 (ko) 2017-08-24 2017-08-24 발광 패키지 및 이를 포함하는 발광 모듈
US15/925,037 US20190067538A1 (en) 2017-08-24 2018-03-19 Light-emitting package and light-emitting module including the same
CN201810971336.0A CN109427944A (zh) 2017-08-24 2018-08-24 发光封装和包括其的发光模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170107404A KR102370621B1 (ko) 2017-08-24 2017-08-24 발광 패키지 및 이를 포함하는 발광 모듈

Publications (2)

Publication Number Publication Date
KR20190021932A true KR20190021932A (ko) 2019-03-06
KR102370621B1 KR102370621B1 (ko) 2022-03-04

Family

ID=65435578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170107404A KR102370621B1 (ko) 2017-08-24 2017-08-24 발광 패키지 및 이를 포함하는 발광 모듈

Country Status (3)

Country Link
US (1) US20190067538A1 (ko)
KR (1) KR102370621B1 (ko)
CN (1) CN109427944A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102422091B1 (ko) * 2017-12-07 2022-07-18 엘지디스플레이 주식회사 발광 소자 및 이를 이용한 표시 장치
US20190237629A1 (en) * 2018-01-26 2019-08-01 Lumileds Llc Optically transparent adhesion layer to connect noble metals to oxides
DE102019113119A1 (de) * 2019-05-17 2020-11-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
CN113594326B (zh) * 2021-07-29 2022-12-20 厦门三安光电有限公司 一种发光二极管、发光模块及显示装置
CN113948593B (zh) * 2021-09-23 2022-09-09 中山德华芯片技术有限公司 一种太阳能电池背金结构及其应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060091405A1 (en) * 2004-10-29 2006-05-04 Samsung Electro-Mechanics Co., Ltd. Multi-layer electrode and compound semiconductor light emitting device comprising the same
KR20130024852A (ko) * 2011-08-31 2013-03-08 니치아 카가쿠 고교 가부시키가이샤 반도체 발광소자

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436066B2 (en) * 2004-10-19 2008-10-14 Nichia Corporation Semiconductor element
JP4947954B2 (ja) * 2005-10-31 2012-06-06 スタンレー電気株式会社 発光素子
KR101017395B1 (ko) * 2008-12-24 2011-02-28 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101533817B1 (ko) * 2008-12-31 2015-07-09 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
WO2011028076A2 (ko) * 2009-09-07 2011-03-10 서울옵토디바이스주식회사 반도체 발광 소자 및 이의 제조 방법
JP5582054B2 (ja) * 2011-02-09 2014-09-03 豊田合成株式会社 半導体発光素子
KR20120092000A (ko) * 2011-02-09 2012-08-20 서울반도체 주식회사 파장변환층을 갖는 발광 소자
JP5684751B2 (ja) * 2012-03-23 2015-03-18 株式会社東芝 半導体発光素子及びその製造方法
KR102087933B1 (ko) * 2012-11-05 2020-04-14 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 어레이

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060091405A1 (en) * 2004-10-29 2006-05-04 Samsung Electro-Mechanics Co., Ltd. Multi-layer electrode and compound semiconductor light emitting device comprising the same
KR20130024852A (ko) * 2011-08-31 2013-03-08 니치아 카가쿠 고교 가부시키가이샤 반도체 발광소자

Also Published As

Publication number Publication date
KR102370621B1 (ko) 2022-03-04
CN109427944A (zh) 2019-03-05
US20190067538A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
US10833226B2 (en) Light emitting device and light emitting device package
KR102370621B1 (ko) 발광 패키지 및 이를 포함하는 발광 모듈
JP5847421B2 (ja) 発光素子、発光素子パッケージ
CN102237463B (zh) 发光器件及其制造方法、发光器件封装以及发光系统
CN102194951B (zh) 发光器件、发光器件封装以及照明系统
CN101814563B (zh) 发光器件、发光器件封装和包括其的照明系统
US20140231849A1 (en) Semiconductor light-emitting devices
US20140217448A1 (en) Semiconductor light emitting device
US20110260186A1 (en) Light Emitting Device
US20110291070A1 (en) Light emitting device, light emitting device package, and lighting system
US8872215B2 (en) Light emitting device and light emitting device package
EP2381489B1 (en) Light emitting device, light emitting device package, and lighting system
CN102163665B (zh) 发光器件和制造发光器件的方法
US10340420B2 (en) Semiconductor light-emitting device having a transparent cover layer tail portion
US20180175247A1 (en) Semiconductor light-emitting device
KR101895300B1 (ko) 반도체 발광 소자
KR20170116412A (ko) 발광소자 및 조명시스템
KR20130011484A (ko) 발광소자
KR20120036643A (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant