KR20190015117A - 반도체 장치의 제조 방법, 및 접착 적층체 - Google Patents

반도체 장치의 제조 방법, 및 접착 적층체 Download PDF

Info

Publication number
KR20190015117A
KR20190015117A KR1020180088146A KR20180088146A KR20190015117A KR 20190015117 A KR20190015117 A KR 20190015117A KR 1020180088146 A KR1020180088146 A KR 1020180088146A KR 20180088146 A KR20180088146 A KR 20180088146A KR 20190015117 A KR20190015117 A KR 20190015117A
Authority
KR
South Korea
Prior art keywords
adhesive layer
semiconductor device
semiconductor
adhesive
cured
Prior art date
Application number
KR1020180088146A
Other languages
English (en)
Other versions
KR102611585B1 (ko
Inventor
나오야 오카모토
다다토모 야마다
가즈히로 기쿠치
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20190015117A publication Critical patent/KR20190015117A/ko
Application granted granted Critical
Publication of KR102611585B1 publication Critical patent/KR102611585B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/04—Non-macromolecular additives inorganic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/302—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being pressure-sensitive, i.e. tacky at temperatures inferior to 30°C
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/304—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being heat-activatable, i.e. not tacky at temperatures inferior to 30°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

기재 (11) 와 반도체 소자를 접착제층을 개재하여 첩착하는 공정과, 상기 접착제층을 경화시켜 경화 접착제층 (12A) 을 형성하는 공정과, 복수의 상기 반도체 소자를 봉지하여, 봉지 수지층을 갖는 봉지체 (3) 를 형성하는 공정과, 상기 경화 접착제층 (12A) 을 봉지체 (3) 로부터 벗기지 않고, 기재 (11) 를 봉지체 (3) 로부터 박리하는 공정과, 상기 반도체 소자와 전기적으로 접속하는 재배선층을 형성하는 공정과, 상기 재배선층에 외부 단자 전극을 전기적으로 접속시키는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.

Description

반도체 장치의 제조 방법, 및 접착 적층체{SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND ADHESIVE LAMINATE}
본 발명은, 반도체 장치의 제조 방법, 및 접착 적층체에 관한 것이다.
최근, 전자 기기의 소형화, 경량화, 및 고기능화가 진행되고 있다. 전자기기에 탑재되는 반도체 장치에도, 소형화, 박형화, 및 고밀도화가 요구되고 있다. 반도체 칩 (간단히 칩이라고 칭하는 경우가 있다.) 은, 그 사이즈에 가까운 패키지에 실장되는 경우가 있다. 이와 같은 패키지는, 칩 스케일 패키지 (Chip Scale Package ; CSP) 라고 칭해지는 경우도 있다. CSP 를 제조하는 프로세스의 하나로서, 웨이퍼 레벨 패키지 (Wafer Level Package ; WLP) 를 들 수 있다. WLP 에 있어서는, 다이싱에 의해 패키지를 개편화하기 전에, 칩 회로 형성면에 외부 전극 등을 형성하고, 최종적으로는 칩을 포함하는 패키지 웨이퍼를 다이싱하여, 개편화한다. WLP 로는, 팬 인 (Fan-In) 형과 팬 아웃 (Fan-Out) 형을 들 수 있다. 팬 아웃형의 WLP (이하, FO-WLP 라고 약기하는 경우가 있다.) 에 있어서는, 반도체 칩을, 칩 사이즈보다 큰 영역이 되도록 봉지 부재로 덮어 반도체 칩 봉지체를 형성하고, 재배선층 및 외부 전극을, 반도체 칩의 회로면뿐만 아니라 봉지 부재의 표면 영역에 있어서도 형성한다.
예를 들어, 문헌 1 (일본 공개특허공보 2012-62372호) 에는, WLP 등의 제조 방법에 사용되는 칩 가고정용의 점착 테이프가 기재되어 있다. 당해 점착 테이프는, 수지 봉지 시의 압력에 의해 칩이 유지되지 않고 지정 위치로부터 어긋나는 문제를 방지하기 위해서 사용되는 것이 문헌 1 에 기재되어 있다. 이와 같은 문제는, 다이 시프트라고 칭해지는 경우가 있다.
그러나, 문헌 1 에 기재된 점착 테이프는, 가고정용의 테이프이기 때문에, 점착력이 낮아, 수지 봉지 시의 압력에 의해 칩이 지정 위치로부터 어긋날 우려가 있다.
본 발명의 목적은, 수지 봉지 시의 압력에 의해 칩 등의 반도체 소자가 지정 위치로부터 어긋나는 문제를 억제할 수 있어, 고기능화가 가능한 반도체 장치의 제조 방법, 및 당해 제조 방법에 사용하는 접착 적층체를 제공하는 것이다.
본 발명의 일 양태에 관련된 반도체 장치의 제조 방법은, 기재와 반도체 소자를 접착제층을 개재하여 첩착 (貼着) 하는 공정과, 상기 접착제층을 경화시켜 경화 접착제층을 형성하는 공정과, 복수의 상기 반도체 소자를 봉지하여, 봉지 수지층을 갖는 봉지체를 형성하는 공정과, 상기 경화 접착제층을 상기 봉지체로부터 벗기지 않고, 상기 기재를 상기 봉지체로부터 박리하는 공정과, 상기 반도체 소자와 전기적으로 접속하는 재배선층을 형성하는 공정과, 상기 재배선층에 외부 단자 전극을 전기적으로 접속시키는 공정을 갖는 것을 특징으로 한다.
본 발명의 일 양태에 관련된 반도체 장치의 제조 방법에 있어서, 상기 기재와 상기 접착제층을 갖는 접착 적층체의 상기 접착제층에, 복수의 상기 반도체 소자를 첩착하는 것이 바람직하다.
본 발명의 일 양태에 관련된 반도체 장치의 제조 방법에 있어서, 상기 접착제층은, 상기 기재에 직접, 적층되어 있는 것이 바람직하다.
본 발명의 일 양태에 관련된 반도체 장치의 제조 방법에 있어서, 상기 접착제층과, 상기 기재 사이에, 점착제층을 포함하는 것이 바람직하다.
본 발명의 일 양태에 관련된 반도체 장치의 제조 방법에 있어서, 상기 기재를 상기 봉지체로부터 박리하는 공정은, 상기 경화 접착제층을 상기 봉지체로부터 벗기지 않고, 상기 점착제층과 상기 경화 접착제층의 계면에서 박리하는 공정인 것이 바람직하다.
본 발명의 일 양태에 관련된 반도체 장치의 제조 방법에 있어서, 상기 점착제층은, 열팽창성 점착제층인 것이 바람직하다.
본 발명의 일 양태에 관련된 반도체 장치의 제조 방법에 있어서, 상기 반도체 소자는, 상기 접착제층을 갖는 것이 바람직하다.
본 발명의 일 양태에 관련된 반도체 장치의 제조 방법에 있어서, 상기 기재와 점착제층을 갖는 점착 시트의 상기 점착제층에, 상기 반도체 소자의 상기 접착제층이 첩합 (貼合) 되는 것이 바람직하다.
본 발명의 일 양태에 관련된 반도체 장치의 제조 방법에 있어서, 상기 기재를 상기 봉지체로부터 박리하는 공정은, 상기 경화 접착제층을 상기 봉지체로부터 벗기지 않고, 상기 점착제층과 상기 경화 접착제층의 계면에서 박리하는 공정인 것이 바람직하다.
본 발명의 일 양태에 관련된 반도체 장치의 제조 방법에 있어서, 상기 접착제층은, 제 1 접착제층과 제 2 접착제층을 적어도 포함하고, 상기 제 1 접착제층과 상기 제 2 접착제층은, 서로 재질이 상이한 것이 바람직하다.
본 발명의 일 양태에 관련된 반도체 장치의 제조 방법에 있어서, 상기 접착제층을 경화시켜 상기 경화 접착제층을 형성하는 공정은, 상기 제 1 접착제층을 경화시켜 제 1 경화 접착제층과, 상기 제 2 접착제층을 경화시켜 제 2 경화 접착제층을 형성하는 공정인 것이 바람직하다.
본 발명의 일 양태에 관련된 반도체 장치의 제조 방법에 있어서, 복수의 상기 반도체 소자와 상기 기재를 상기 접착제층을 개재하여 첩착할 때에, 상기 반도체 소자의 접속 단자를 갖는 회로면과는 반대측인 소자 이면을 상기 접착제층을 향하게 하여 첩착하고, 복수의 상기 반도체 소자를 봉지하여 상기 봉지체를 형성한 후에, 상기 회로면을 덮는 상기 봉지 수지층의 일부 또는 전체를 제거하여 상기 접속 단자를 노출시키고, 노출시킨 상기 접속 단자에 상기 재배선층을 전기적으로 접속시키는 것이 바람직하다.
본 발명의 일 양태에 관련된 반도체 장치의 제조 방법에 있어서, 복수의 상기 반도체 소자와 상기 기재를 상기 접착제층을 개재하여 첩착할 때에, 상기 반도체 소자의 접속 단자를 갖는 회로면을 상기 접착제층을 향하게 하여 첩착하고, 상기 봉지체로부터 상기 기재를 박리한 후에, 상기 회로면을 덮는 상기 경화 접착제층의 일부 또는 전체를 제거하여 상기 접속 단자를 노출시키고, 노출시킨 상기 접속 단자에 상기 재배선층을 전기적으로 접속시키는 것이 바람직하다.
본 발명의 일 양태에 관련된 반도체 장치의 제조 방법에 있어서, 상기 접착제층을 경화시켜 상기 경화 접착제층을 형성하는 공정 전에, 상기 접착제층에 보강 프레임을 첩착하는 것이 바람직하다.
본 발명의 일 양태에 관련된 접착 적층체는, 기재와, 접착제 조성물을 함유하는 접착제층을 구비하는 접착 적층체로서, 상기 접착제 조성물은, 바인더 폴리머 성분, 및 경화성 성분을 함유하고, 상기 접착 적층체의 상기 접착제층에 복수의 반도체 소자를 첩착하는 공정과, 상기 접착제층을 경화시켜 경화 접착제층을 형성하는 공정과, 복수의 상기 반도체 소자를 봉지하여 봉지체를 형성하는 공정과, 상기 경화 접착제층을 상기 봉지체로부터 벗기지 않고, 상기 기재를 상기 봉지체로부터 박리하는 공정과, 상기 반도체 소자와 전기적으로 접속하는 재배선층을 형성하는 공정과, 상기 재배선층에 외부 단자 전극을 전기적으로 접속시키는 공정을 갖는 반도체 장치의 제조 프로세스에 사용되는 것을 특징으로 한다.
본 발명의 일 양태에 의하면, 수지 봉지 시의 압력에 의해 칩 등의 반도체 소자가 지정 위치로부터 어긋나는 문제를 억제할 수 있어, 고기능화가 가능한 반도체 장치의 제조 방법을 제공할 수 있다.
또, 본 발명의 일 양태에 의하면, 반도체 장치의 제조 방법에 있어서의 수지 봉지 시의 압력에 의해 칩 등의 반도체 소자가 지정 위치로부터 어긋나는 문제를 억제할 수 있어, 반도체 장치의 고기능화가 가능한 접착 적층체를 제공할 수 있다.
또한, 고기능화로는, 예를 들어 고정세 및 각 부재의 상대적인 위치 정밀도가 우수한, 재배선층 및 외부 단자 전극을 갖는 반도체 장치를 얻는 것이 가능하게 되는 것을 말한다.
도 1A 는, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 1B 는, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 1C 는, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 1D 는, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 1E 는, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 2A 는, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 2B 는, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 2C 는, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 2D 는, 제 1 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 3A 는, 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 3B 는, 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 3C 는, 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 3D 는, 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 4A 는, 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 4B 는, 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 4C 는, 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 4D 는, 제 2 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 5A 는, 제 3 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 5B 는, 제 3 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 5C 는, 제 3 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 5D 는, 제 3 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 5E 는, 제 3 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 6A 는, 제 4 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 6B 는, 제 4 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 6C 는, 제 4 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 6D 는, 제 4 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 6E 는, 제 4 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 7A 는, 제 4 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 7B 는, 제 4 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 7C 는, 제 4 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 7D 는, 제 4 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 8A 는, 제 5 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 8B 는, 제 5 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 8C 는, 제 5 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 8D 는, 제 5 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 8E 는, 제 5 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 9A 는, 제 5 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 9B 는, 제 5 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 9C 는, 제 5 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 9D 는, 제 5 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
도 9E 는, 제 5 실시형태에 관련된 반도체 장치의 제조 방법을 설명하는 단면도이다.
본 발명의 일 실시형태에 관련된 반도체 장치의 제조 방법에서는, 접착 적층체를 사용한다. 접착 적층체는, 기재와, 접착제층을 구비한다. 또한, 본 명세서에 있어서, 접착 적층체는, 피착체에 첩착한 후에 박리되는 점착 시트 (가고정용 시트) 가 아니고, 접착 적층체가 구비하는 접착제층은, 점착 시트의 점착제층에 비해 강고하게 피착체에 고정되는 접착력을 갖는다.
본 발명의 일 실시형태에 관련된 접착 적층체는, 기재와, 접착제 조성물을 함유하는 접착제층을 구비하는 접착 적층체로서, 상기 접착제 조성물은, 바인더 폴리머 성분, 및 경화성 성분을 함유하고, 상기 접착 적층체의 상기 접착제층에 복수의 반도체 소자를 첩착하는 공정과, 상기 접착제층을 경화시켜 경화 접착제층을 형성하는 공정과, 복수의 상기 반도체 소자를 봉지하여 봉지체를 형성하는 공정과, 상기 경화 접착제층을 상기 봉지체로부터 벗기지 않고, 상기 기재를 상기 봉지체로부터 박리하는 공정과, 상기 반도체 소자와 전기적으로 접속하는 재배선층을 형성하는 공정과, 상기 재배선층에 외부 단자 전극을 전기적으로 접속시키는 공정을 갖는 반도체 장치의 제조 프로세스에 사용된다.
본 발명의 일 실시형태에 관련된 반도체 장치의 제조 방법은, 접착 적층체의 상기 접착제층에 복수의 반도체 소자를 첩착하는 공정과, 상기 접착제층을 경화시켜 경화 접착제층을 형성하는 공정과, 복수의 상기 반도체 소자를 봉지하여, 봉지 수지층을 갖는 봉지체를 형성하는 공정과, 상기 경화 접착제층을 상기 봉지체로부터 벗기지 않고, 상기 기재를 상기 봉지체로부터 박리하는 공정과, 상기 반도체 소자와 전기적으로 접속하는 재배선층을 형성하는 공정과, 상기 재배선층에 외부 단자 전극을 전기적으로 접속시키는 공정을 갖는다.
또, 본 발명의 일 실시형태에 관련된 반도체 장치의 제조 방법에서는, 접착제층 및 점착제층을 포함하는 접착 적층체를 사용하는 경우도 있다. 이와 같은 접착 적층체는, 기재와, 접착제층과, 점착제층을 구비한다.
또, 본 발명의 일 실시형태에 관련된 반도체 장치의 제조 방법에서는, 접착제층을 구비하는 반도체 소자를 사용하는 경우도 있다. 이 경우, 반도체 소자가 구비하는 접착제층은, 점착 시트의 점착제층에 비해 강고하게 피착체에 고정되는 접착력을 갖는다.
또, 본 발명의 일 실시형태에 관련된 반도체 장치의 제조 방법에서는, 접착제층이 제 1 접착제층과 제 2 접착제층을 포함하는 경우도 있다.
〔제 1 실시형태〕
본 실시형태에 관련된 반도체 장치의 제조 방법은, 접착 적층체의 접착제층에 복수의 반도체 소자를 첩착하는 공정과, 상기 접착제층을 경화시켜 경화 접착제층을 형성하는 공정과, 복수의 상기 반도체 소자를 봉지하여, 봉지 수지층을 갖는 봉지체를 형성하는 공정과, 상기 경화 접착제층을 상기 봉지체로부터 벗기지 않고, 상기 기재를 상기 봉지체로부터 박리하는 공정과, 상기 반도체 소자와 전기적으로 접속하는 재배선층을 형성하는 공정과, 상기 재배선층에 외부 단자 전극을 전기적으로 접속시키는 공정을 갖고, 상기 접착 적층체에 복수의 상기 반도체 소자를 첩착할 때에, 상기 반도체 소자의 접속 단자를 갖는 회로면과는 반대측인 소자 이면을 상기 접착제층을 향하게 하여 첩착하고, 상기 반도체 소자를 봉지하여 상기 봉지체를 형성한 후에, 상기 회로면을 덮는 상기 봉지 수지층의 일부 또는 전체를 제거하여 상기 접속 단자를 노출시키고, 노출시킨 상기 접속 단자에 상기 재배선층을 전기적으로 접속시킨다.
상기 접착제층을 경화시켜 상기 경화 접착제층을 형성하는 공정 전에, 상기 접착제층에 보강 프레임을 첩착하는 것이 바람직하다.
(기재)
본 실시형태에 있어서의 접착 적층체의 기재는, 접착제층 등을 지지하는 부재이다. 접착 적층체의 기재는 특별히 한정되지 않는다.
기재는, 예를 들어 수지 필름이다. 수지 필름으로는, 예를 들어 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리부텐 필름, 폴리부타디엔 필름, 폴리메틸펜텐 필름, 폴리염화비닐 필름, 염화비닐 공중합체 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리부틸렌테레프탈레이트 필름, 폴리우레탄 필름, 에틸렌아세트산비닐 공중합체 필름, 아이오노머 수지 필름, 에틸렌·(메트)아크릴산 공중합체 필름, 에틸렌·(메트)아크릴산에스테르 공중합체 필름, 폴리스티렌 필름, 폴리카보네이트 필름, 폴리이미드 필름, 및 불소 수지 필름으로 이루어지는 군에서 선택되는 적어도 어느 필름이 사용된다. 또, 기재로서 이들의 가교 필름도 사용된다. 또한, 기재는 이들의 적층 필름이어도 된다.
또, 기재는, 예를 들어 경질 지지체여도 된다. 경질 지지체의 재질은, 기계적 강도, 및 내열성 등을 고려하여 적절히 결정하면 된다. 경질 지지체의 재질은, 예를 들어 금속 재료, 비금속 무기 재료, 수지 재료, 및 복합 재료 등을 들 수 있다. 금속 재료로는, 예를 들어 SUS 등을 들 수 있다. 비금속 무기 재료로는, 예를 들어 유리, 및 실리콘 웨이퍼 등을 들 수 있다. 수지 재료로는, 예를 들어 에폭시, ABS, 아크릴, 엔지니어링 플라스틱, 슈퍼 엔지니어링 플라스틱, 폴리이미드, 및 폴리아미드이미드 등을 들 수 있다. 복합 재료로는, 예를 들어 유리에폭시 수지 등을 들 수 있다. 이들 중에서도, 경질 지지체의 재질은, SUS, 유리, 및 실리콘 웨이퍼 등으로 이루어지는 군에서 선택되는 어느 재질인 것이 바람직하다. 엔지니어링 플라스틱으로는, 나일론, 폴리카보네이트 (PC), 및 폴리에틸렌테레프탈레이트 (PET) 등을 들 수 있다. 슈퍼 엔지니어링 플라스틱으로는, 폴리페닐렌술파이드 (PPS), 폴리에테르술폰 (PES), 및 폴리에테르에테르케톤 (PEEK) 등을 들 수 있다.
기재의 두께는 특별히 한정되지 않는다. 기재의 두께는, 바람직하게는 20 ㎛ 이상 50 mm 이하이고, 보다 바람직하게는 60 ㎛ 이상 20 mm 이하이다. 기재의 두께를 상기 범위로 함으로써, 기재가 수지 필름인 경우에는, 접착 적층체가 충분한 가요성을 가지므로 워크에 대해 양호한 첩부성을 나타낸다. 워크로는, 예를 들어 반도체 소자이고, 보다 구체적인 예로는 반도체 칩 등이다. 기재가 경질 지지체인 경우, 경질 지지체의 두께는, 기계적 강도, 및 취급성 등을 고려하여 적절히 결정하면 된다. 경질 지지체의 두께는, 예를 들어 100 ㎛ 이상 50 mm 이하이다.
(접착제층)
본 실시형태에 있어서의 접착 적층체의 접착제층은, 외부로부터 에너지를 받아 경화하는 경화성의 접착제 조성물을 함유하는 것이 바람직하다. 외부로부터 공급되는 에너지로는, 예를 들어 자외선, 전자선, 및 열 등을 들 수 있다. 접착제층은, 자외선 경화형 접착제, 및 열 경화형 접착제 중 적어도 어느 일종을 함유하고 있는 것이 바람직하다. 접착 적층체의 기재가 내열성을 구비하고 있는 경우에는, 열 경화 시의 잔존 응력의 발생을 억제할 수 있는 점에서, 접착제층은, 열 경화형 접착제를 함유하는 열 경화성의 접착제층인 것이 바람직하다.
접착제층은, 예를 들어 제 1 접착제 조성물을 함유한다. 제 1 접착제 조성물은, 바인더 폴리머 성분 (A) 및 경화성 성분 (B) 를 함유한다.
(A) 바인더 폴리머 성분
접착제층에 충분한 접착성 및 조막성 (시트 형성성) 을 부여하기 위해서 바인더 폴리머 성분 (A) 가 사용된다. 바인더 폴리머 성분 (A) 로는, 종래 공지된 폴리머를 사용할 수 있고, 구체적으로는 아크릴 폴리머, 폴리에스테르 수지, 우레탄 수지, 아크릴우레탄 수지, 실리콘 수지, 및 고무계 폴리머 등을 사용할 수 있다.
바인더 폴리머 성분 (A) 의 중량 평균 분자량 (Mw) 은, 1 만 이상 200 만 이하인 것이 바람직하고, 10 만 이상 120 만 이하인 것이 보다 바람직하다. 바인더 폴리머 성분 (A) 의 중량 평균 분자량이 지나치게 낮으면 접착제층과 점착 시트의 점착력이 높아져, 접착제층의 전사 불량이 일어나는 경우가 있고, 지나치게 높으면 접착제층의 접착성이 저하하여, 칩 등에 전사할 수 없게 되거나, 혹은 전사 후에 칩 등으로부터 보호막이 박리되는 경우가 있다.
본 명세서에 있어서, 중량 평균 분자량 (Mw) 은, 겔 퍼미에이션 크로마토그래피 (Gel Permeation Chromatography ; GPC) 법에 의해 측정되는 표준 폴리스티렌 환산값이다.
바인더 폴리머 성분 (A) 로서, 아크릴 폴리머가 바람직하게 사용된다. 아크릴 폴리머의 유리 전이 온도 (Tg) 는, 바람직하게는 -60 ℃ 이상 50 ℃ 이하, 보다 바람직하게는 -50 ℃ 이상 40 ℃ 이하, 더욱 바람직하게는 -40 ℃ 이상 30 ℃ 이하의 범위에 있다. 아크릴 폴리머의 유리 전이 온도가 지나치게 낮으면 접착제층과 점착 시트의 박리력이 커져 접착제층의 전사 불량이 일어나는 경우가 있고, 지나치게 높으면 접착제층의 접착성이 저하하여, 칩 등에 전사할 수 없게 되거나, 혹은 전사 후에 칩 등으로부터 보호막이 박리되는 경우가 있다.
상기 아크릴 폴리머를 구성하는 모노머로는, (메트)아크릴산에스테르 모노머 또는 그 유도체를 들 수 있다. 예를 들어, 알킬기의 탄소수가 1 이상 18 이하인 알킬(메트)아크릴레이트, 구체적으로는 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, 프로필(메트)아크릴레이트, 부틸(메트)아크릴레이트, 및 2-에틸헥실(메트)아크릴레이트 등을 들 수 있다. 또, 고리형 골격을 갖는 (메트)아크릴레이트, 구체적으로는 시클로헥실(메트)아크릴레이트, 벤질(메트)아크릴레이트, 이소보르닐(메트)아크릴레이트, 디시클로펜타닐(메트)아크릴레이트, 디시클로펜테닐(메트)아크릴레이트, 디시클로펜테닐옥시에틸(메트)아크릴레이트, 및 이미드(메트)아크릴레이트 등을 들 수 있다. 또한 관능기를 갖는 모노머로서, 수산기를 갖는 하이드록시메틸(메트)아크릴레이트, 2-하이드록시에틸(메트)아크릴레이트, 및 2-하이드록시프로필(메트)아크릴레이트 등을 들 수 있다. 그 외, 상기 아크릴 폴리머를 구성하는 모노머로는, 에폭시기를 갖는 글리시딜(메트)아크릴레이트 등을 들 수 있다. 아크릴 폴리머로는, 수산기를 가지고 있는 모노머를 함유하고 있는 아크릴 폴리머가, 후술하는 경화성 성분 (B) 와의 상용성이 양호하기 때문에 바람직하다. 또, 상기 아크릴 폴리머는, 아크릴산, 메타크릴산, 이타콘산, 아세트산비닐, 아크릴로니트릴, 및 스티렌 등으로 이루어지는 군에서 선택되는 적어도 일종의 모노머가 공중합되어 있어도 된다.
또한, 바인더 폴리머 성분 (A) 로서, 경화 후의 보호막 (경화 접착제층) 의 가요성을 유지하기 위한 열가소성 수지를 배합해도 된다. 그러한 열가소성 수지로는, 중량 평균 분자량이 1000 이상 10 만 이하인 열가소성 수지가 바람직하고, 3000 이상 8 만 이하인 열가소성 수지가 더욱 바람직하다. 열가소성 수지의 유리 전이 온도는, 바람직하게는 -30 ℃ 이상 120 ℃ 이하인 것이 바람직하고, -20 ℃ 이상 120 ℃ 이하인 것이 보다 바람직하다. 열가소성 수지로는, 폴리에스테르 수지, 우레탄 수지, 페녹시 수지, 폴리부텐, 폴리부타디엔, 및 폴리스티렌 등을 들 수 있다. 이들 열가소성 수지는, 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다. 제 1 접착제 조성물이, 바인더 폴리머 성분 (A) 로서 상기 열가소성 수지를 함유함으로써, 접착제층의 전사면에 접착제층이 추종하여 보이드 등의 발생을 억제할 수 있다.
(B) 경화성 성분
경화성 성분 (B) 는, 열 경화성 성분 및 에너지선 경화성 성분 중 적어도 어느 성분이 사용된다. 경화성 성분 (B) 로서 열 경화성 성분 및 에너지선 경화성 성분 양방을 사용해도 된다.
열 경화성 성분으로는, 열 경화 수지 및 열 경화제가 사용된다. 열 경화 수지로는, 예를 들어 에폭시 수지가 바람직하다.
에폭시 수지로는, 종래 공지된 에폭시 수지를 사용할 수 있다. 에폭시 수지로는, 구체적으로는 다관능계 에폭시 수지, 비스페놀 A 디글리시딜에테르, 비스페놀 A 디글리시딜에테르의 수소 첨가물, 오르토크레졸노볼락에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 비페닐형 에폭시 수지, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 및 페닐렌 골격형 에폭시 수지 등, 분자 중에 2 관능 이상 갖는 에폭시 화합물을 들 수 있다. 에폭시 수지는, 1 종 단독으로, 또는 2 종 이상을 조합하여 사용할 수 있다.
접착제층에는, 바인더 폴리머 성분 (A) 100 질량부에 대해 열 경화 수지가, 바람직하게는 1 질량부 이상 1000 질량부 이하, 보다 바람직하게는 10 질량부 이상 500 질량부 이하, 더욱 바람직하게는 20 질량부 이상 200 질량부 이하 포함된다. 열 경화 수지의 함유량이 1 질량부 미만이면 충분한 접착성이 얻어지지 않는 경우가 있다. 열 경화 수지의 함유량이 1000 질량부를 초과하면 접착제층과 기재의 박리력이 높아져, 접착제층의 전사 불량이 일어나는 경우가 있다.
열 경화제는, 열 경화 수지, 특히 에폭시 수지에 대한 경화제로서 기능한다. 바람직한 열 경화제로는, 에폭시기와 반응할 수 있는 관능기를 1 분자 중에 2 개 이상 갖는 화합물을 들 수 있다. 에폭시기와 반응할 수 있는 관능기로는, 페놀성 수산기, 알코올성 수산기, 아미노기, 카르복실기, 및 산 무수물기 등을 들 수 있다. 이들 관능기 중, 페놀성 수산기, 아미노기, 및 산 무수물기 등으로 이루어지는 군에서 선택되는 적어도 일종의 기가 바람직하고, 페놀성 수산기, 및 아미노기로 이루어지는 군에서 선택되는 적어도 일종의 기가 보다 바람직하다.
페놀계 경화제의 구체적인 예로는, 다관능계 페놀 수지, 비페놀, 노볼락형 페놀 수지, 디시클로펜타디엔계 페놀 수지, 자일록형 페놀 수지, 및 아르알킬페놀 수지를 들 수 있다. 아민계 경화제의 구체적인 예로는, DICY (디시안디아미드) 를 들 수 있다. 이들 열 경화제는, 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다.
열 경화제의 함유량은, 열 경화 수지 100 질량부에 대해 0.1 질량부 이상 500 질량부 이하인 것이 바람직하고, 1 질량부 이상 200 질량부 이하인 것이 보다 바람직하다. 열 경화제의 함유량이 적으면 경화 부족으로 접착성이 얻어지지 않는 경우가 있다. 또, 열 경화제의 함유량이 과잉이면 접착제층의 흡습률이 높아져 반도체 장치의 신뢰성을 저하시키는 경우가 있다.
접착제층이, 경화성 성분 (B) 로서 열 경화성 성분을 함유하는 경우, 접착제층은 열 경화성을 갖는다. 이 경우, 접착제층을 가열에 의해 경화시킬 수 있게 된다. 본 실시형태의 접착 적층체에 있어서, 기재가 내열성을 가지고 있는 경우에는, 접착제층의 열 경화 시에 기재에 잔존 응력이 발생하여 문제를 일으키는 일이 일어나기 어렵다.
에너지선 경화성 성분으로는, 에너지선 중합성 기를 포함하고, 자외선, 또는 전자선 등의 에너지선의 조사를 받으면 중합 경화하는 저분자 화합물 (에너지선 중합성 화합물) 을 사용할 수 있다. 이와 같은 에너지선 경화성 성분으로서 구체적으로는, 트리메틸올프로판트리아크릴레이트, 펜타에리트리톨트리아크릴레이트, 펜타에리트리톨테트라아크릴레이트, 디펜타에리트리톨모노하이드록시펜타아크릴레이트, 디펜타에리트리톨헥사아크릴레이트, 혹은 1,4-부틸렌글리콜디아크릴레이트, 1,6-헥산디올디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트, 올리고에스테르아크릴레이트, 우레탄아크릴레이트계 올리고머, 에폭시 변성 아크릴레이트, 폴리에테르아크릴레이트 및 이타콘산 올리고머 등의 아크릴레이트계 화합물을 들 수 있다.
에너지선 중합성 화합물은, 분자 내에 적어도 1 개의 중합성 이중 결합을 갖는다.
에너지선 중합성 화합물의 중량 평균 분자량은, 통상은 100 이상 30000 이하이고, 바람직하게는 300 이상 10000 이하이다.
에너지선 중합성 화합물의 배합량은, 바인더 폴리머 성분 (A) 100 질량부에 대해 바람직하게는 1 질량부 이상 1500 질량부 이하 포함되고, 보다 바람직하게는 10 질량부 이상 500 질량부 이하 포함되며, 더욱 바람직하게는 20 질량부 이상 200 질량부 이하 포함된다.
또, 에너지선 경화성 성분으로서, 바인더 폴리머 성분 (A) 의 주사슬 또는 측사슬에, 에너지선 중합성 기가 결합되어 이루어지는 에너지선 경화형 중합체를 사용해도 된다. 이와 같은 에너지선 경화형 중합체는, 바인더 폴리머 성분 (A) 로서의 기능과, 경화성 성분 (B) 로서의 기능을 겸비한다.
에너지선 경화형 중합체의 주골격은, 특별히 한정은 되지 않는다. 에너지선 경화형 중합체의 주골격은, 바인더 폴리머 성분 (A) 로서 범용되고 있는 아크릴 폴리머인 것이 바람직하다. 또, 에너지선 경화형 중합체의 주골격은, 폴리에스테르, 또는 폴리에테르 등인 것도 바람직하다. 합성 및 물성의 제어가 용이한 점에서, 아크릴 폴리머를 에너지선 경화형 중합체의 주골격으로 하는 것이 보다 바람직하다.
에너지선 경화형 중합체의 주사슬 또는 측사슬에 결합하는 에너지선 중합성 기는, 예를 들어 에너지선 중합성의 탄소-탄소 이중 결합을 포함하는 기이다. 에너지선 중합성 기는, 구체적으로는 (메트)아크릴로일기 등을 들 수 있다. 에너지선 중합성 기는, 알킬렌기, 알킬렌옥시기, 또는 폴리알킬렌옥시기를 개재하여 에너지선 경화형 중합체에 결합하고 있어도 된다.
에너지선 중합성 기가 결합된 에너지선 경화형 중합체의 중량 평균 분자량 (Mw) 은, 1 만 이상 200 만 이하인 것이 바람직하고, 10 만 이상 150 만 이하인 것이 보다 바람직하다.
에너지선 경화형 중합체의 유리 전이 온도 (Tg) 는, -60 ℃ 이상 50 ℃ 이하인 것이 바람직하고, -50 ℃ 이상 40 ℃ 이하인 것이 보다 바람직하며, -40 ℃ 이상 30 ℃ 이하인 것이 더욱 바람직하다.
에너지선 경화형 중합체는, 예를 들어 관능기를 함유하는 아크릴 폴리머와, 중합성 기 함유 화합물을 반응시켜 얻어진다. 이 관능기를 함유하는 아크릴 폴리머가 갖는 관능기로는, 예를 들어 하이드록실기, 카르복실기, 아미노기, 치환 아미노기, 및 에폭시기 등을 들 수 있다. 이 중합성 기 함유 화합물은, 아크릴 폴리머가 갖는 당해 관능기와 반응할 수 있는 치환기, 그리고 에너지선 중합성 탄소-탄소 이중 결합을 1 분자마다 1 개 이상 5 개 이하 갖는다. 아크릴 폴리머가 갖는 당해 관능기와 반응하는 치환기로는, 이소시아네이트기, 글리시딜기, 및 카르복실기 등을 들 수 있다.
중합성 기 함유 화합물로는, (메트)아크릴로일옥시에틸이소시아네이트, 메타-이소프로페닐-α,α-디메틸벤질이소시아네이트, (메트)아크릴로일이소시아네이트, 알릴이소시아네이트, 글리시딜(메트)아크릴레이트, 및 (메트)아크릴산 등을 들 수 있다.
아크릴 폴리머는, 하이드록실기, 카르복실기, 아미노기, 치환 아미노기, 및 에폭시기 등으로 이루어지는 군에서 선택되는 적어도 일종의 관능기를 갖는 (메트)아크릴 모노머 또는 그 유도체와, 이것과 공중합 가능한 다른 (메트)아크릴산에스테르 모노머 또는 그 유도체로 이루어지는 공중합체인 것이 바람직하다.
하이드록실기, 카르복실기, 아미노기, 치환 아미노기, 에폭시기 등의 관능기를 갖는 (메트)아크릴 모노머 또는 그 유도체로는, 예를 들어 하이드록실기를 갖는 2-하이드록시에틸(메트)아크릴레이트, 및 2-하이드록시프로필(메트)아크릴레이트, 카르복실기를 갖는 아크릴산, 메타크릴산, 및 이타콘산, 그리고 에폭시기를 갖는 글리시딜메타크릴레이트, 및 글리시딜아크릴레이트 등을 들 수 있다.
상기 (메트)아크릴 모노머와 공중합 가능한 다른 (메트)아크릴산에스테르 모노머 또는 그 유도체로는, 예를 들어 알킬기의 탄소수가 1 이상 18 이하인 알킬(메트)아크릴레이트를 들 수 있고, 구체적으로는 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, 프로필(메트)아크릴레이트, 부틸(메트)아크릴레이트, 및 2-에틸헥실(메트)아크릴레이트 등을 들 수 있다.
상기 (메트)아크릴 모노머와 공중합 가능한 다른 (메트)아크릴산에스테르 모노머 또는 그 유도체로는, 예를 들어 고리형 골격을 갖는 (메트)아크릴레이트를 들 수 있고, 구체적으로는 시클로헥실(메트)아크릴레이트, 벤질(메트)아크릴레이트, 이소보르닐아크릴레이트, 디시클로펜타닐아크릴레이트, 디시클로펜테닐아크릴레이트, 디시클로펜테닐옥시에틸아크릴레이트, 및 이미드아크릴레이트 등을 들 수 있다. 또, 상기 아크릴 폴리머에는, 예를 들어 아세트산비닐, 아크릴로니트릴, 및 스티렌으로 이루어지는 군에서 선택되는 적어도 어느 것이 공중합되어 있어도 된다.
에너지선 경화형 중합체를 사용하는 경우여도, 상기한 에너지선 중합성 화합물을 병용해도 되고, 또 바인더 폴리머 성분 (A) 를 병용해도 된다. 본 실시형태에 있어서의 접착제층 중의 이들 삼자 (바인더 폴리머 성분 (A), 에너지선 중합성 화합물, 및 에너지선 경화형 중합체) 의 배합량의 관계는, 에너지선 경화형 중합체 및 바인더 폴리머 성분 (A) 의 질량의 합계 100 질량부에 대해, 에너지선 중합성 화합물이 바람직하게는 1 질량부 이상 1500 질량부 이하 포함되고, 보다 바람직하게는 10 질량부 이상 500 질량부 이하 포함되며, 더욱 바람직하게는 20 질량부 이상 200 질량부 이하 포함된다.
접착제층에 에너지선 경화성을 부여함으로써, 접착제층을 간편하고 또한 단시간에 경화시킬 수 있어, 경화 접착제층이 형성된 칩의 생산 효율이 향상된다. 경화 접착제층은, 반도체 소자를 보호하기 위한 보호막으로서도 기능할 수 있다. 종래, 칩 등의 반도체 소자용의 보호막은, 일반적으로 에폭시 수지 등의 열 경화 수지에 의해 형성되고 있었지만, 열 경화 수지의 경화 온도는 200 ℃ 를 초과하고, 또 경화 시간은 2 시간 정도를 필요로 하고 있기 때문에, 생산 효율 향상의 장해가 되고 있었다. 그러나, 에너지선 경화성의 접착제층은, 에너지선 조사에 의해 단시간에 경화하기 때문에, 간편하게 보호막을 형성할 수 있어, 생산 효율의 향상에 기여할 수 있다.
·기타 성분
접착제층은, 상기 바인더 폴리머 성분 (A) 및 경화성 성분 (B) 에 추가하여, 기타 성분으로서 하기 성분을 포함할 수 있다. 접착제층은, 기타 성분으로서 착색제 (C), 경화 촉진제 (D), 커플링제 (E), 무기 충전재 (F), 광 중합 개시제 (G), 가교제 (H), 및 범용 첨가제 (I) 로 이루어지는 군에서 선택되는 적어도 일종 이상을 포함할 수 있다.
(C) 착색제
접착제층은, 착색제 (C) 를 함유하는 것이 바람직하다. 접착제층에 착색제를 배합함으로써, 반도체 장치를 기기에 장착했을 때에, 주위의 장치로부터 발생하는 적외선 등을 차폐하여, 적외선 등에 의한 반도체 장치의 오작동을 방지할 수 있다. 또, 접착제층을 경화시켜 얻은 경화 접착제층 (보호막) 에, 제품 번호 등을 인자했을 때의 문자의 시인성이 향상된다. 즉, 보호막이 형성된 반도체 장치 또는 반도체 칩에서는, 보호막의 표면에 품번 등이 통상 레이저 마킹법 (예를 들어, 레이저 광에 의해 보호막 표면을 깎아 인자를 실시하는 방법) 에 의해 인자된다. 보호막이 착색제 (C) 를 함유함으로써, 보호막의 레이저 광에 의해 깎인 부분과 그렇지 않은 부분의 콘트라스트차가 충분히 얻어져, 시인성이 향상된다. 착색제 (C) 로는, 유기 안료, 무기 안료, 유기 염료, 및 무기 염료 중 적어도 어느 것이 사용된다. 착색제 (C) 로는, 전자파 및 적외선 차폐성의 점에서 흑색 안료가 바람직하다. 흑색 안료로는, 특별히 한정되지 않는다. 흑색 안료로는, 예를 들어 카본 블랙, 산화철, 이산화망간, 아닐린 블랙, 및 활성탄 등을 들 수 있다. 반도체 장치의 신뢰성을 높이는 관점에서는, 흑색 안료로는, 카본 블랙이 특히 바람직하다. 착색제 (C) 는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다. 본 실시형태에 있어서, 가시광 및 적외선 중 적어도 어느 것과 자외선 양방의 투과성을 저하시키는 착색제를 이용하여, 자외선의 투과성이 저하한 경우에, 접착제층의 높은 경화성이 특히 바람직하게 발휘된다. 가시광 및 적외선 중 적어도 어느 것과 자외선 양방의 투과성을 저하시키는 착색제로는, 상기 흑색 안료 외에, 가시광 및 적외선 중 적어도 어느 것과 자외선 양방의 파장 영역에서 흡수성 또는 반사성을 갖는 착색제이면 특별히 한정되지 않는다.
착색제 (C) 의 배합량은, 접착제층을 구성하는 전체 고형분 100 질량부에 대해 0.1 질량부 이상 35 질량부 이하인 것이 바람직하고, 0.5 질량부 이상 25 질량부 이하인 것이 보다 바람직하며, 1 질량부 이상 15 질량부 이하인 것이 더욱 바람직하다.
(D) 경화 촉진제
경화 촉진제 (D) 는, 접착제층의 경화 속도를 조정하기 위해서 사용된다. 경화 촉진제 (D) 는, 특히 경화성 성분 (B) 에 있어서, 에폭시 수지와 열 경화제를 병용하는 경우에 바람직하게 사용된다.
경화 촉진제 (D) 는, 3 급 아민류, 이미다졸류, 유기 포스핀류, 및 테트라페닐보론염으로 이루어지는 군에서 선택되는 적어도 일종인 것이 바람직하다.
3 급 아민류로는, 예를 들어 트리에틸렌디아민, 벤질디메틸아민, 트리에탄올아민, 디메틸아미노에탄올, 및 트리스(디메틸아미노메틸)페놀 등을 들 수 있다.
이미다졸류로는, 예를 들어 2-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 2-페닐-4,5-디하이드록시메틸이미다졸, 및 2-페닐-4-메틸-5-하이드록시메틸이미다졸 등을 들 수 있다.
유기 포스핀류로는, 예를 들어 트리부틸포스핀, 디페닐포스핀, 및 트리페닐포스핀 등을 들 수 있다.
테트라페닐보론염으로는, 예를 들어 테트라페닐포스포늄테트라페닐보레이트, 및 트리페닐포스핀테트라페닐보레이트 등을 들 수 있다.
경화 촉진제 (D) 는, 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다.
경화 촉진제 (D) 는, 경화성 성분 (B) 100 질량부에 대해 0.01 질량부 이상 10 질량부 이하의 양으로 포함되는 것이 바람직하고, 0.1 질량부 이상 1 질량부 이하의 양으로 포함되는 것이 보다 바람직하다. 경화 촉진제 (D) 를 상기 범위의 양으로 함유함으로써, 고온도 또한 고습도의 조건하에 노출되어도 접착제층은 우수한 접착 특성을 갖는다. 또, 경화 촉진제 (D) 를 상기 범위의 양으로 함유함으로써, 접착제층은, 혹독한 리플로우 조건에 노출된 경우여도 높은 신뢰성을 달성할 수 있다. 경화 촉진제 (D) 의 함유량이 적으면 경화 부족으로 충분한 접착 특성이 얻어지지 않을 우려가 있고, 높은 극성을 가지는 경화 촉진제의 함유량이 과잉이면, 고온도 또한 고습도의 조건하에서 경화 촉진제가 접착제층의 접착계면측으로 이동하여 편석함으로써, 반도체 장치의 신뢰성이 저하할 우려가 있다.
(E) 커플링제
커플링제 (E) 는, 접착제층의 반도체 소자에 대한 접착성, 밀착성 및 경화 접착제층 (보호막) 의 응집성 중 적어도 어느 것을 향상시키기 위해서 사용해도 된다. 또, 커플링제 (E) 를 사용함으로써, 접착제층을 경화시켜 얻어지는 경화 접착제층 (보호막) 의 내열성을 저해하는 일 없이, 그 내수성을 향상시킬 수 있다.
커플링제 (E) 로는, 바인더 폴리머 성분 (A), 또는 경화성 성분 (B) 등이 갖는 관능기와 반응하는 기를 갖는 화합물이 바람직하게 사용된다. 커플링제 (E) 로는, 실란 커플링제가 바람직하다. 이와 같은 커플링제로는, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-(메타크릴옥시프로필)트리메톡시실란, γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필메틸디에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란, γ-우레이드프로필트리에톡시실란, γ-메르캅토프로필트리메톡시실란, γ-메르캅토프로필메틸디메톡시실란, 비스(3-트리에톡시실릴프로필)테트라술판, 메틸트리메톡시실란, 메틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리아세톡시실란, 및 이미다졸실란 등을 들 수 있다. 커플링제 (E) 는, 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다.
커플링제 (E) 는, 바인더 폴리머 성분 (A) 및 경화성 성분 (B) 의 합계 100 질량부에 대해 통상 0.1 질량부 이상 20 질량부 이하, 바람직하게는 0.2 질량부 이상 10 질량부 이하, 보다 바람직하게는 0.3 질량부 이상 5 질량부 이하의 비율로 포함된다. 커플링제 (E) 의 함유량이 0.1 질량부 미만이면, 상기 효과가 얻어지지 않을 가능성이 있다. 커플링제 (E) 의 함유량이 20 질량부를 초과하면, 아웃 가스의 원인이 될 가능성이 있다.
(F) 무기 충전재
무기 충전재 (F) 를 접착제층에 배합함으로써, 경화 후의 경화 접착제층 (보호막) 에 있어서의 열팽창 계수를 조정할 수 있다. 반도체 칩에 대해 경화 후의 경화 접착제층 (보호막) 의 열팽창 계수를 최적화함으로써, 반도체 장치의 신뢰성을 향상시킬 수 있다. 또, 경화 후의 경화 접착제층 (보호막) 의 흡습률을 저감시킬 수도 있다.
바람직한 무기 충전재로는, 실리카, 알루미나, 탤크, 탄산칼슘, 산화티탄, 산화철, 탄화규소, 및 질화붕소 등의 분말, 이들 분말을 구형화한 비즈, 단결정 섬유, 그리고 유리 섬유 등을 들 수 있다. 이들 무기 충전재 중에서도, 실리카 필러 및 알루미나 필러가 바람직하다. 상기 무기 충전재 (F) 는, 단독으로 또는 2 종 이상을 혼합하여 사용할 수 있다. 무기 충전재 (F) 의 함유량은, 접착제층을 구성하는 전체 고형분 100 질량부에 대해 통상 1 질량부 이상 80 질량부 이하의 범위에서 조정이 가능하다.
(G) 광 중합 개시제
접착제층이, 전술한 경화성 성분 (B) 로서 에너지선 경화성 성분을 함유하는 경우에는, 그 사용 시에 자외선 등의 에너지선을 조사하여, 에너지선 경화성 성분을 경화시킨다. 이때, 접착제층을 구성하는 조성물 중에 광 중합 개시제 (G) 를 함유시킴으로써, 중합 경화 시간을 짧게 할 수 있고, 또한 광선 조사량을 적게 할 수 있다.
이와 같은 광 중합 개시제 (G) 로서 구체적으로는, 벤조페논, 아세토페논, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르, 벤조인벤조산, 벤조인벤조산메틸, 벤조인디메틸케탈, 2,4-디에틸티오크산톤, α-하이드록시시클로헥실페닐케톤, 벤질디페닐설파이드, 테트라메틸티우람모노설파이드, 아조비스이소부티로니트릴, 벤질, 디벤질, 디아세틸, 1,2-디페닐메탄, 2-하이드록시-2-메틸-1-[4-(1-메틸비닐)페닐]프로판온, 2,4,6-트리메틸벤조일디페닐포스핀옥사이드, 및 β-클로르안트라퀴논 등을 들 수 있다. 광 중합 개시제 (G) 는, 1 종류 단독으로, 또는 2 종류 이상을 조합하여 사용할 수 있다.
광 중합 개시제 (G) 의 배합 비율은, 에너지선 경화성 성분 100 질량부에 대해 0.1 질량부 이상 10 질량부 이하 포함되는 것이 바람직하고, 1 질량부 이상 5 질량부 이하 포함되는 것이 보다 바람직하다. 광 중합 개시제 (G) 의 배합 비율이, 0.1 질량부 미만이면 광 중합의 부족으로 만족스러운 전사성이 얻어지지 않을 우려가 있다. 광 중합 개시제 (G) 의 배합 비율이, 10 질량부를 초과하면 광 중합에 기여하지 않는 잔류물이 생성되어, 접착제층의 경화성이 불충분해질 우려가 있다.
(H) 가교제
접착제층의 초기 접착력 및 응집력을 조절하기 위해서, 접착제층에 가교제 (H) 를 첨가할 수도 있다. 가교제 (H) 로는, 유기 다가 이소시아네이트 화합물, 및 유기 다가 이민 화합물 등을 들 수 있다.
상기 유기 다가 이소시아네이트 화합물로는, 방향족 다가 이소시아네이트 화합물, 지방족 다가 이소시아네이트 화합물, 지환족 다가 이소시아네이트 화합물 및 이들 유기 다가 이소시아네이트 화합물의 3 량체, 그리고 이들 유기 다가 이소시아네이트 화합물과 폴리올 화합물을 반응시켜 얻어지는 말단 이소시아네이트우레탄 프리폴리머 등을 들 수 있다.
유기 다가 이소시아네이트 화합물로는, 예를 들어 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 1,3-자일릴렌디이소시아네이트, 1,4-자일렌디이소시아네이트, 디페닐메탄-4,4'-디이소시아네이트, 디페닐메탄-2,4'-디이소시아네이트, 3-메틸디페닐메탄디이소시아네이트, 헥사메틸렌디이소시아네이트, 이소포론디이소시아네이트, 디시클로헥실메탄-4,4'-디이소시아네이트, 디시클로헥실메탄-2,4'-디이소시아네이트, 트리메틸올프로판어덕트톨릴렌디이소시아네이트 및 리진이소시아네이트를 들 수 있다.
상기 유기 다가 이민 화합물로는, N,N'-디페닐메탄-4,4'-비스(1-아지리딘카르복시아미드), 트리메틸올프로판-트리-β-아지리디닐프로피오네이트, 테트라메틸올메탄-트리-β-아지리디닐프로피오네이트 및 N,N'-톨루엔-2,4-비스(1-아지리딘카르복시아미드)트리에틸렌멜라민 등을 들 수 있다.
가교제 (H) 는, 바인더 폴리머 성분 (A) 및 에너지선 경화형 중합체의 합계량 100 질량부에 대해 통상 0.01 질량부 이상 20 질량부 이하, 바람직하게는 0.1 질량부 이상 10 질량부 이하, 보다 바람직하게는 0.5 질량부 이상 5 질량부 이하의 비율로 사용된다.
(I) 범용 첨가제
접착제층에는, 상기 외에 필요에 따라 범용 첨가제 (I) 가 배합되어도 된다. 범용 첨가제로는, 레벨링제, 가소제, 대전 방지제, 산화 방지제, 이온 포착제, 게더링제, 및 연쇄 이동제 등을 들 수 있다.
상기와 같은 각 성분으로 이루어지는 접착제층은, 접착성과 경화성을 갖고, 미경화 상태에서는 워크 (반도체 웨이퍼 또는 칩 등) 를 가압함으로써 용이하게 접착한다. 그리고 경화를 거쳐, 최종적으로는 내충격성이 높은 경화 접착제층 (보호막) 을 부여할 수 있고, 접착 강도도 우수하고, 혹독한 고온도 또한 고습도 조건하에 있어서도 충분한 보호 기능을 유지할 수 있다. 또한, 접착제층은, 단층 구조여도 되고, 또 상기 성분을 포함하는 층을 1 층 이상 포함하는 한에 있어서 다층 구조여도 된다.
접착제층의 두께는, 특별히 한정되지 않는다. 접착제층의 두께는, 3 ㎛ 이상 300 ㎛ 이하인 것이 바람직하고, 5 ㎛ 이상 250 ㎛ 이하인 것이 보다 바람직하며, 7 ㎛ 이상 200 ㎛ 이하인 것이 더욱 바람직하다.
접착제층에 있어서의 가시광선 및 적외선 중 적어도 어느 것과 자외선의 투과성을 나타내는 척도인, 파장 300 nm 이상 1200 nm 이하에 있어서의 최대 투과율은, 20 ％ 이하인 것이 바람직하고, 0 ％ 이상 15 ％ 이하인 것이 보다 바람직하며, 0 ％ 를 초과 10 ％ 이하인 것이 보다 바람직하고, 0.001 ％ 이상 8 ％ 이하인 것이 더욱 바람직하다. 파장 300 nm 이상 1200 nm 이하에 있어서의 접착제층의 최대 투과율을 상기 범위로 함으로써, 접착제층이 에너지선 경화성 성분 (특히 자외선 경화성 성분) 을 함유하는 경우에는, 접착제층이 착색되어 있는 경우여도 경화성이 우수하다. 또, 가시광 파장 영역 및 적외 파장 영역 중 적어도 어느 것의 투과성의 저하가 생겨, 반도체 장치의 적외선 기인의 오작동의 방지나, 인자의 시인성 향상과 같은 효과가 얻어진다. 파장 300 nm 이상 1200 nm 이하에 있어서의 접착제층의 최대 투과율은, 상기 착색제 (C) 에 의해 조정할 수 있다. 또한, 접착제층의 최대 투과율은, UV-vis 스펙트럼 검사 장치 ((주) 시마즈 제작소 제조) 를 사용하여, 경화 후의 접착제층 (두께 25 ㎛) 의 300 nm 이상 1200 nm 이하에서의 전광선 투과율을 측정하고, 투과율이 가장 높은 값 (최대 투과율) 으로 하였다.
(반도체 장치의 제조 방법)
도 1 (도 1A ∼ 도 1E) 및 도 2 (도 2A ∼ 도 2D) 는, 본 실시형태에 관련된 반도체 장치의 제조 방법의 일례를 나타내는 도면이다.
본 실시형태에 관련된 반도체 장치의 제조 방법에 있어서는, 기재 (11) 와, 접착제층 (12) 을 구비하는 접착 적층체 (1) 를 사용한다. 본 실시형태에 관련된 접착 적층체 (1) 에 있어서, 접착제층 (12) 은, 기재 (11) 에 직접 적층되어 있다.
접착제층 (12) 은, 외부로부터 에너지를 받아 경화하는 경화형 접착제를 함유하는 것이 바람직하다. 외부로부터 공급되는 에너지로는, 예를 들어 자외선, 전자선, 및 열 등을 들 수 있다. 접착제층 (12) 은, 자외선 경화형 접착제, 및 열 경화형 접착제 중 적어도 어느 일종을 함유하고 있는 것이 바람직하다. 본 실시형태에 있어서, 접착제층 (12) 에 함유되는 접착제로는, 예를 들어 전술한 제 1 접착제 조성물인 것이 바람직하다.
·반도체 칩 첩착 공정
도 1A 및 도 1B 에는, 접착 적층체 (1) 의 접착제층 (12) 에 반도체 칩 (CP) 을 첩착시키는 공정 (반도체 칩 첩착 공정이라고 칭하는 경우가 있다.) 을 설명하는 단면 개략도가 나타나 있다. 또한, 도 1A 에는, 반도체 칩 (CP) 이 1 개 나타내어져 있지만, 본 실시형태에서는 도 1B 에 나타내는 바와 같이 복수의 반도체 칩 (CP) 을 접착제층 (12) 에 첩착시킨다. 반도체 칩 (CP) 을 첩착시킬 때는, 1 개씩 첩착시켜도 되고, 복수의 반도체 칩 (CP) 을 동시에 첩착시켜도 된다.
본 실시형태에서 사용하는 반도체 칩 (CP) 은, 접속 단자 (W3) 가 형성된 회로면 (W1) 과, 회로면 (W1) 과는 반대측인 소자 이면으로서의 칩 이면 (W2) 을 갖는다. 본 실시형태에서는, 칩 이면 (W2) 을 접착제층 (12) 에 첩착시킨다.
·보강 프레임 첩착 공정
본 실시형태에 있어서는, 접착 적층체 (1) 에 보강 프레임 (2) 을 첩착하는 공정 (보강 프레임 첩착 공정이라고 칭하는 경우가 있다.) 을 추가로 갖는 것이 바람직하다 (도 1A 및 도 1B 참조). 보강 프레임 (2) 을 접착 적층체 (1) 에 첩착함으로써, 반도체 장치의 제조 방법의 프로세스 중에 있어서의 반도체 칩 (CP) 을 첩착시킨 접착 적층체 (1) 의 취급성 등이 향상된다.
보강 프레임 (2) 의 형상은 특별히 한정되지 않는다. 예를 들어, 접착 적층체 (1) 에 첩착된 복수의 반도체 칩 (CP) 이 첩착된 영역 전체의 외주를 둘러싸는 프레임상으로 형성된 보강 프레임을 들 수 있다. 또, 1 개 또는 복수의 반도체 칩 (CP) 마다 둘러싸는 격자상으로 형성된 보강 프레임을 들 수 있다. 또, 접착 적층체 (1) 에 첩착된 복수의 반도체 칩 (CP) 이 첩착된 영역을 복수의 영역으로 구분하는 십자상으로 형성된 보강 프레임을 들 수 있다.
보강 프레임 (2) 을 첩착하는 공정은, 반도체 칩 (CP) 을 접착 적층체 (1) 에 첩착시키는 공정 전에 실시해도 되고, 반도체 칩 (CP) 을 접착 적층체 (1) 에 첩착시키는 공정 후에 실시해도 된다.
·접착제층 경화 공정
도 1C 에는, 접착제층 (12) 을 경화시켜 경화 접착제층 (12A) 을 형성하는 공정 (접착제층 경화 공정이라고 칭하는 경우가 있다.) 을 설명하는 단면 개략도가 나타나 있다. 접착제층 (12) 을 경화시킴으로써, 반도체 칩 (CP) 은, 경화 접착제층 (12A) 에 보다 강고하게 접착되어, 후의 수지 봉지 공정에 있어서의 반도체 칩 (CP) 의 이동을 억제할 수 있다.
접착제층의 경화 정도로는, 완전 경화, 또는 반경화 (B 스테이지화) 를 들 수 있다.
접착제층 (12) 을 경화시키는 방법은, 접착제층 (12) 이 함유하는 접착제의 종류에 따라 적절히 선택하는 것이 바람직하다. 접착제층 (12) 이 함유하는 접착제가 자외선 경화형 접착제이면, 자외선을 접착제층 (12) 에 조사하여 접착제층 (12) 을 경화시킨다. 조사한 자외선이 접착제층 (12) 에 도달하여 접착제층 (12) 이 경화되도록, 접착 적층체 (1) 의 기재 (11) 는, 자외선 투과성을 갖는 것이 바람직하다.
본 실시형태에서는, 보강 프레임 (2) 이 접착제층 (12) 에 첩착되어 있기 때문에, 접착제층 (12) 이 경화될 때의 수축에 의한 접착 적층체 (1) 의 휨 및 컬을 억제할 수 있다. 따라서, 접착제층 (12) 을 경화시켜 경화 접착제층 (12A) 을 형성하는 공정 전에, 접착제층 (12) 에 보강 프레임 (2) 을 첩착시켜 두는 것이 바람직하다.
·봉지 공정
도 1D 에는, 경화 접착제층 (12A) 의 형성 후, 복수의 반도체 칩 (CP) 을 봉지하는 공정 (봉지 공정이라고 칭하는 경우가 있다.) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에서는, 반도체 칩 (CP) 의 회로면 (W1) 측을 봉지 부재 (30) 에 의해 덮음으로써 봉지체 (3) 가 형성된다. 복수의 반도체 칩 (CP) 사이에도 봉지 부재 (30) 가 충전되어 있다. 본 실시형태에서는, 보강 프레임 (2) 도 봉지체 (3) 의 내부에 들어가 있기 때문에, 봉지체 (3) 의 강성이 향상되어, 수지 봉지 후에 발생하는 반도체 패키지의 휘어짐을 억제할 수 있다.
봉지 부재 (30) 를 사용하여 복수의 반도체 칩 (CP) 을 봉지하는 방법은, 특별히 한정되지 않는다.
예를 들어, 접착 적층체 (1) 에 지지된 상태의 복수의 반도체 칩 (CP) 을 금형 내에 재치 (載置) 하고, 금형 내에 유동성을 갖는 봉지 수지 재료를 주입하고, 봉지 수지 재료를 가열 경화시켜 봉지 수지층을 형성하는 방법을 채용해도 된다. 또, 시트상의 봉지 수지를 복수의 반도체 칩 (CP) 의 회로면 (W1) 을 덮도록 재치하고, 봉지 수지를 가열 경화시켜, 봉지 수지층을 형성하는 방법을 채용해도 된다. 또, 반도체 칩 (CP) 및 보강 프레임 (2) 을 덮도록 시트상의 봉지 수지를 재치하고, 봉지 수지를 가열 경화시켜, 봉지 수지층을 형성하는 방법을 채용해도 된다. 시트상의 봉지 수지를 사용하는 경우에는, 진공 라미네이트법에 의해 반도체 칩 (CP) 및 보강 프레임 (2) 을 봉지하는 것이 바람직하다. 이 진공 라미네이트법에 의해, 반도체 칩 (CP) 과 보강 프레임 (2) 사이에 공극이 생기는 것을 방지할 수 있다. 진공 라미네이트법에 의한 가열 경화의 온도 조건 범위는, 예를 들어 80 ℃ 이상 120 ℃ 이하이다.
봉지 부재 (30) 의 재질로는, 예를 들어 에폭시 수지 등을 들 수 있다. 봉지 부재 (30) 로서 사용되는 에폭시 수지에는, 예를 들어 페놀 수지, 엘라스토머, 무기 충전재, 및 경화 촉진제 등이 포함되어 있어도 된다.
봉지 공정과 다음 공정 사이에 봉지 부재 (30) 를 추가로 경화시키는 공정 (추가의 경화 공정이라고 칭하는 경우가 있다.) 을 실시해도 된다. 이 공정에서는, 봉지 수지층을 가열하여 경화를 촉진시키는 방법을 예로서 들 수 있다. 또한, 추가의 경화 공정을 실시하지 않고 봉지 공정에 있어서의 가열에 의해 봉지 부재 (30) 를 충분히 경화시켜도 된다.
·기재 박리 공정
도 1E 에는, 복수의 반도체 칩 (CP) 을 봉지한 후에, 접착 적층체 (1) 의 기재 (11) 를 박리하는 공정 (기재 박리 공정이라고 칭하는 경우가 있다.) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에서는, 경화 접착제층 (12A) 을 봉지체 (3) 에 남긴 채, 기재 (11) 를 봉지체 (3) 로부터 박리한다.
·접속 단자 노출 공정
도 2A 에는, 봉지체 (3) 의 표면에 반도체 칩 (CP) 의 접속 단자 (W3) 를 노출시키는 공정 (접속 단자 노출 공정이라고 칭하는 경우가 있다.) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에서는, 반도체 칩 (CP) 의 회로면 (W1) 및 접속 단자 (W3) 를 덮는 봉지체 (3) 의 봉지 수지층의 일부 또는 전체를 제거하여 접속 단자 (W3) 를 노출시킨다. 반도체 칩 (CP) 의 접속 단자 (W3) 를 노출시키는 방법은 특별히 한정되지 않는다. 반도체 칩 (CP) 의 접속 단자 (W3) 를 노출시키는 방법으로는, 예를 들어 봉지 수지층을 연삭하여 접속 단자 (W3) 를 노출시키는 방법, 봉지 수지층을 레이저 조사 등의 방법에 의해 제거하여 접속 단자 (W3) 를 노출시키는 방법, 및 봉지 수지층을 에칭법에 의해 제거하여 접속 단자 (W3) 를 노출시키는 방법 등을 들 수 있다. 후술하는 재배선층과 전기적으로 접속 가능하면, 접속 단자 (W3) 의 전체를 노출시켜도 되고, 접속 단자 (W3) 의 일부를 노출시켜도 된다.
·재배선층 형성 공정
도 2B 에는, 반도체 칩 (CP) 과 전기적으로 접속하는 재배선층 (4) 을 형성하는 공정 (재배선층 형성 공정이라고 칭하는 경우가 있다.) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에서는, 재배선층 (4) 과, 봉지체 (3) 의 표면에 노출시킨 접속 단자 (W3) 를 전기적으로 접속시킨다. 본 실시형태에 있어서는, 재배선층 (4) 을, 회로면 (W1) 상, 및 봉지체 (3) 의 면 (3S) 상에 형성한다. 재배선층 (4) 을 형성하는 방법은, 종래 공지된 방법을 채용할 수 있다.
재배선층 (4) 은, 외부 단자 전극을 접속시키기 위한 외부 전극 패드 (41) 를 갖는다. 본 실시형태에서는, 외부 전극 패드 (41) 는, 복수 지점에 형성되어 있다. 본 실시형태에서는, 반도체 칩 (CP) 의 영역 외에 팬 아웃 (Fan-Out) 시킨 외부 전극 패드 (41) 도 형성되어 있다.
·외부 단자 전극 접속 공정
도 2C 에는, 재배선층 (4) 에 외부 단자 전극 (5) 을 전기적으로 접속시키는 공정 (외부 단자 전극 접속 공정이라고 칭하는 경우가 있다.) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에서는, 외부 전극 패드 (41) 에, 땜납 볼 등의 외부 단자 전극 (5) 을 재치하고, 땜납 접합 등에 의해, 외부 단자 전극 (5) 과 외부 전극 패드 (41) 를 전기적으로 접속시킨다. 땜납 볼의 재질은, 특별히 한정되지 않고, 예를 들어 함연 땜납, 및 무연 땜납 등을 들 수 있다.
·개편화 공정
도 2D 에는, 외부 단자 전극 (5) 이 접속된 봉지체 (3) 를 개편화하는 공정 (개편화 공정이라고 칭하는 경우가 있다.) 을 설명하는 단면 개략도가 나타나 있다.
봉지체 (3) 를 개편화하는 방법은, 특별히 한정되지 않는다. 개편화하는 방법으로는, 예를 들어 다이싱소 등의 절단 수단을 사용하여 개편화하는 방법, 및 레이저 조사법 등을 들 수 있다. 봉지체 (3) 를 개편화하는 공정은, 봉지체 (3) 를 다이싱 시트 등의 점착 시트에 첩착시켜 실시해도 된다.
본 실시형태에서는, 복수의 반도체 칩 (CP) 을 포함하도록 봉지체 (3) 를 개편화함으로써, 복수의 반도체 칩 (CP) 을 포함한 반도체 패키지 (100) 를 제조한다. 반도체 패키지 (100) 에 있어서는, 반도체 칩 (CP) 의 칩 이면 (W2) 에 경화 접착제층 (12A) 이 접착된 채이다. 즉, 접착 적층체 (1) 의 접착제층 (12) 은, 수지 봉지 후에 박리되는 가고정용이 아니고, 경화 접착제층 (12A) 으로서 반도체 칩 (CP) 에 강고하게 접착되어 반도체 패키지 (100) 의 일부로서 포함된다.
본 실시형태에서는, 반도체 칩 (CP) 의 영역 외에 팬 아웃 (Fan-Out) 시킨 외부 전극 패드 (41) 에 외부 단자 전극 (5) 을 접속시키고 있기 때문에, 반도체 패키지 (100) 는, 팬 아웃형의 웨이퍼 레벨 패키지 (FO-WLP) 로서 사용할 수 있다.
·실장 공정
본 실시형태의 반도체 장치의 제조 방법은, 반도체 패키지 (100) 를, 프린트 배선 기판 등에 실장하는 공정 (실장 공정이라고 칭하는 경우가 있다.) 을 포함하는 것도 바람직하다.
·실시형태의 효과
본 실시형태에 관련된 반도체 장치의 제조 방법에 의하면, 수지 봉지 시의 압력에 의해 반도체 칩 (CP) 이 지정 위치로부터 어긋나는 문제를 억제할 수 있다.
문헌 1 에 기재된 바와 같이 점착 테이프를 가고정용으로서 사용하는 방법과 비교해, 본 실시형태의 제조 방법에서는, 접착 적층체를 사용하고 있고, 또한 접착제층 (12) 을 경화시킨 후에, 반도체 칩 (CP) 의 수지 봉지를 실시하고 있다. 그 때문에, 본 실시형태에 관련된 접착 적층체에 의하면, 종래의 방법에 관련된 점착 테이프와 비교해, 반도체 칩 (CP) 을 보다 강고하게 경화 접착제층 (12A) 에 있어서 유지할 수 있어, 지정 위치로부터 어긋나는 문제 (다이 시프트) 를 억제할 수 있다.
또, 문헌 1 에 기재된 바와 같이 점착 테이프를 사용하는 방법과 비교해, 본 실시형태의 제조 방법에서는, 접착제층 (12) 을 경화시켜 경화 접착제층 (12A) 을 형성하므로, 문헌 1 에 기재된 방법과 같이 기판에 반도체 칩 (CP) 을 고정하지 않아도, 경화 접착제층 (12A) 의 강성에 의해 반도체 칩 (CP) 의 취급성 저하를 방지할 수 있다. 그 때문에, 반도체 장치의 제조 방법에 있어서 사용하는 부재 및 공정을 적게 하여, 제조 공정을 간략화할 수 있다.
또, 경화 접착제층 (12A) 은, 강성을 가지므로, 봉지체 (3) 의 강성이 향상되어, 수지 봉지 후에 발생하는 반도체 패키지의 휘어짐을 억제할 수 있다.
경화 접착제층 (12A) 은, 반도체 패키지 (100) 의 일부로서 포함되기 때문에, 경화 접착제층 (12A) 이 레이저 인자 가능한 재질로 형성되어 있는 경우에는, 반도체 패키지 (100) 의 경화 접착제층 (12A) 에 제조 번호 등의 식별 정보를 인자할 수 있다.
〔제 2 실시형태〕
본 실시형태에 관련된 반도체 장치의 제조 방법은, 접착 적층체의 접착제층에 복수의 반도체 소자를 첩착하는 공정과, 상기 접착제층을 경화시켜 경화 접착제층을 형성하는 공정과, 복수의 상기 반도체 소자를 봉지하여, 봉지 수지층을 갖는 봉지체를 형성하는 공정과, 상기 경화 접착제층을 상기 봉지체로부터 벗기지 않고, 상기 기재를 상기 봉지체로부터 박리하는 공정과, 상기 반도체 소자와 전기적으로 접속하는 재배선층을 형성하는 공정과, 상기 재배선층에 외부 단자 전극을 전기적으로 접속시키는 공정을 갖고, 상기 접착 적층체에 복수의 상기 반도체 소자를 첩착할 때에, 상기 반도체 소자의 접속 단자를 갖는 회로면을 상기 접착제층을 향하게 하여 첩착하고, 상기 봉지체로부터 상기 기재를 박리한 후에, 상기 회로면을 덮는 상기 경화 접착제층의 일부 또는 전체를 제거하여 상기 접속 단자를 노출시키고, 노출시킨 상기 접속 단자에 상기 재배선층을 전기적으로 접속시킨다.
상기 접착제층을 경화시켜 상기 경화 접착제층을 형성하는 공정 전에, 상기 접착제층에 보강 프레임을 첩착하는 것이 바람직하다.
(기재)
본 실시형태에 있어서의 접착 적층체의 기재도 특별히 한정되지 않고, 예를 들어 제 1 실시형태에서 설명한 기재와 동일한 기재를 사용할 수 있다.
(접착제층)
본 실시형태에 있어서의 접착 적층체의 접착제층도, 외부로부터 에너지를 받아 경화하는 경화형 접착제를 함유하는 것이 바람직하다. 접착제층은, 자외선 경화형 접착제, 및 열 경화형 접착제 중 적어도 어느 일종을 함유하고 있는 것이 바람직하다. 접착 적층체의 기재가, 내열성을 구비하고 있는 경우에는, 열 경화 시의 잔존 응력의 발생을 억제할 수 있는 점에서, 접착제층은, 열 경화형 접착제를 함유하는 열 경화성의 접착제층인 것이 바람직하다.
본 실시형태의 접착제층은, 예를 들어 제 2 접착제 조성물을 함유한다.
접착제층에는, 반응성 이중 결합기를 갖는 바인더 성분의 첨가에 의해 시트 형상 유지성 및 경화성을 부여할 수 있다. 또, 바인더 성분은, 반응성 이중 결합기 외에, 후술하는 에폭시기를 포함하므로, 그 에폭시기끼리 또는 반응성 이중 결합기끼리가 부가 중합함으로써, 삼차원 망목 구조가 형성됨으로써 접착제층의 경화가 실현된다. 그 결과, 접착제층은, 반응성 이중 결합기를 갖지 않는 바인더 성분으로 이루어지는 접착제층보다 반도체 장치의 신뢰성을 향상시킬 수 있다. 또한, 접착제층에, 후술하는 반응성 이중 결합기를 표면에 갖는 충전재 (L) 을 첨가하는 경우에는, 반응성 이중 결합기를 갖는 바인더 성분은, 반응성 이중 결합기를 갖지 않는 바인더 성분과 비교해, 그 충전재 (L) 과의 상용성이 높다.
반응성 이중 결합기를 갖는 바인더 성분으로는, 중합체 성분 (J) 및 열 경화성 성분 (K) 를 들 수 있다. 반응성 이중 결합기는, 중합체 성분 (J) 및 열 경화성 성분 (K) 중 적어도 일방에 포함되어 있으면 된다. 중합체 성분은, 바인더 폴리머 성분이라고 칭해지는 경우가 있다.
제 2 접착제 조성물은, 중합체 성분 (J) 및 열 경화성 성분 (K) 를 함유하는 것이 바람직하다.
또한, 접착제층을 경화시킬 때까지의 동안, 워크에 가착 (假着) 시켜 두기 위한 기능인 초기 접착성은, 감압 접착성이어도 되고, 열에 의해 연화하여 접착하는 성질이어도 된다. 초기 접착성은, 통상 바인더 성분의 제 특성, 및 후술하는 충전재 (L) 의 배합량의 조정 등에 의해 제어된다.
(J) 중합체 성분
중합체 성분 (J) 는, 접착제층에 시트 형상 유지성을 부여하는 것을 주목적으로 하여 첨가된다.
상기 목적을 달성하기 위해, 중합체 성분 (J) 의 중량 평균 분자량 (Mw) 은, 통상 20,000 이상이고, 20,000 이상 3,000,000 이하인 것이 바람직하다.
중합체 성분 (J) 로는, 아크릴 중합체, 폴리에스테르, 페녹시 수지, 폴리카보네이트, 폴리에테르, 폴리우레탄, 폴리실록산, 및 고무계 중합체 등으로 이루어지는 군에서 선택되는 적어도 일종을 사용할 수 있다. 또, 이들의 2 종 이상이 결합한 중합체 성분이어도 되고, 이와 같은 2 종 이상이 결합한 중합체 성분으로는, 예를 들어 수산기를 갖는 아크릴 중합체인 아크릴 폴리올에, 분자 말단에 이소시아네이트기를 갖는 우레탄 프리폴리머를 반응시킴으로써 얻어지는 아크릴우레탄 수지 등을 들 수 있다. 또한, 중합체 성분 (J) 로는, 2 종 이상이 결합한 중합체를 포함하여, 이들의 2 종 이상을 조합하여 사용해도 된다.
(J1) 아크릴 중합체
중합체 성분 (J) 로는, 아크릴 중합체 (J1) 이 바람직하게 사용된다. 아크릴 중합체 (J1) 의 유리 전이 온도 (Tg) 는, 바람직하게는 -60 ℃ 이상 50 ℃ 이하, 보다 바람직하게는 -50 ℃ 이상 40 ℃ 이하, 더욱 바람직하게는 -40 ℃ 이상 30 ℃ 이하의 범위에 있다. 아크릴 중합체 (J1) 의 유리 전이 온도가 높으면 접착제층의 접착성이 저하하여, 워크에 전사할 수 없게 될 우려가 있다.
아크릴 중합체 (J1) 의 중량 평균 분자량 (Mw) 은, 100,000 이상 1,500,000 이하인 것이 바람직하다. 아크릴 중합체 (J1) 의 중량 평균 분자량이 높으면 접착제층의 접착성이 저하하여, 워크에 전사할 수 없게 될 우려가 있다.
아크릴 중합체 (J1) 은, 아크릴 중합체 (J1) 을 구성하는 단량체로서, 적어도 (메트)아크릴산에스테르 모노머 혹은 그 유도체를 포함한다. (메트)아크릴산에스테르 모노머 혹은 그 유도체로는, 일본 공개특허공보 2016-027655호에 기재된 아크릴 중합체 (A1) 에 있어서 예시한 아크릴 중합체를 들 수 있다. 또한, 아크릴 중합체 (J1) 을 구성하는 단량체로서, 카르복실기를 갖는 단량체를 사용해도 된다. 후술하는 열 경화성 성분 (K) 로서, 에폭시계 열 경화성 성분을 사용하는 경우에는, 카르복실기와 에폭시계 열 경화성 성분 중의 에폭시기가 반응해 버리기 때문에, 카르복실기를 갖는 단량체의 사용량은, 적은 것이 바람직하다.
아크릴 중합체 (J1) 이 반응성 이중 결합기를 갖는 경우에는, 반응성 이중 결합기는, 아크릴 중합체 (J1) 의 골격이 되는 연속 구조의 단위 중에 부가되거나, 또는 말단에 부가된다.
반응성 이중 결합기를 갖는 아크릴 중합체 (J1) 은, 예를 들어 반응성 관능기를 갖는 아크릴 중합체와, 그 반응성 관능기와 반응하는 치환기 및 반응성 이중 결합기를 1 분자마다 1 개 이상 5 개 이하 갖는 중합성 기 함유 화합물을 반응시켜 얻어진다.
아크릴 중합체 (J1) 이 갖는 반응성 이중 결합기로는, 바람직하게는 비닐기, 알릴기, 및 (메트)아크릴로일기 등을 들 수 있다.
아크릴 중합체 (J1) 이 갖는 반응성 관능기는, 일본 공개특허공보 2016-027655호에 기재된 성분 (A) 에 있어서의 반응성 관능기와 동의이다. 반응성 관능기를 갖는 아크릴 중합체는, 당해 공보의 성분 (A) 에 있어서 기재한 방법으로 얻을 수 있다. 중합성 기 함유 화합물로는, 일본 공개특허공보 2016-027655호에 기재된 성분 (AD) 에 있어서 예시한 에너지선 경화형 중합체와 동일하다.
접착제층이 후술하는 가교제 (N) 을 함유하는 경우에는, 아크릴 중합체 (J1) 은 반응성 관능기를 갖는 것이 바람직하다.
그 중에서도, 반응성 관능기로서 수산기를 갖는 아크릴 중합체 (J1) 은, 그 제조가 용이하고, 가교제 (N) 을 사용하여 가교 구조를 도입하는 것이 용이해지기 때문에 바람직하다. 또, 수산기를 갖는 아크릴 중합체 (J1) 은, 후술하는 열 경화성 성분 (K) 와의 상용성이 우수하다.
아크릴 중합체 (J1) 을 구성하는 모노머로서, 반응성 관능기를 갖는 단량체를 사용함으로써 아크릴 중합체 (J1) 에 반응성 관능기를 도입하는 경우, 반응성 관능기를 갖는 단량체의, 아크릴 중합체 (J1) 을 구성하는 모노머 전체 질량 중의 비율은, 1 질량％ 이상 20 질량％ 이하가 바람직하고, 3 질량％ 이상 15 질량％ 이하인 것이 보다 바람직하다. 아크릴 중합체 (J1) 에 있어서의, 반응성 관능기를 갖는 단량체에서 유래하는 구성 단위를 상기 범위로 함으로써, 반응성 관능기와 가교제 (N) 의 가교성 관능기가 반응하여 삼차원 망목 구조를 형성하여, 아크릴 중합체 (J1) 의 가교 밀도를 높일 수 있다. 그 결과, 접착제층은, 전단 강도가 우수하다. 또, 접착제층의 흡수성이 저하하기 때문에, 패키지 신뢰성이 우수한 반도체 장치를 얻을 수 있다.
(J2) 비아크릴계 수지
또, 중합체 성분 (J) 로서, 비아크릴계 수지 (J2) 를 사용해도 된다. 비아크릴계 수지 (J2) 는, 폴리에스테르, 페녹시 수지, 폴리카보네이트, 폴리에테르, 폴리우레탄, 폴리실록산, 및 고무계 중합체로 이루어지는 군에서 선택되는 수지, 또는 이들 군에서 선택되는 2 종 이상의 수지가 결합한 수지에서 선택된다. 비아크릴계 수지 (J2) 는, 1 종 단독 또는 2 종 이상의 조합을 사용해도 된다. 비아크릴계 수지 (J2) 의 중량 평균 분자량은, 20,000 이상 100,000 이하인 것이 바람직하고, 20,000 이상 80,000 이하인 것이 보다 바람직하다.
비아크릴계 수지 (J2) 의 유리 전이 온도는, 바람직하게는 -30 ℃ 이상 150 ℃ 이하, 더욱 바람직하게는 -20 ℃ 이상 120 ℃ 이하의 범위에 있다.
비아크릴계 수지 (J2) 와 상기 서술한 아크릴 중합체 (J1) 을 병용한 경우에는, 워크에 접착제층을 전사할 때에, 전사면에 접착제층이 추종하여 보이드 등의 발생을 보다 억제할 수 있다.
비아크릴계 수지 (J2) 를, 상기 서술한 아크릴 중합체 (J1) 과 병용하는 경우에는, 비아크릴계 수지 (J2) 의 함유량은, 비아크릴계 수지 (J2) 와 아크릴 중합체 (J1) 의 질량비 (J2 : J1) 에 있어서, 통상 1 : 99 ∼ 60 : 40, 바람직하게는 1 : 99 ∼ 30 : 70 의 범위에 있다. 비아크릴계 수지 (J2) 의 함유량이 이 범위에 있음으로써, 상기 효과를 얻을 수 있다.
중합체 성분 (J) 로서, 측사슬에 에폭시기를 갖는 아크릴 중합체 (J1) 또는 페녹시 수지를 사용한 경우에는, 중합체 성분 (J) 가 갖는 에폭시기가 열 경화에 관여하는 경우가 있지만, 본 실시형태에서는 이와 같은 중합체 또는 수지도, 열 경화 성분 (K) 가 아니고, 중합체 성분 (J) 로서 취급한다.
(K) 열 경화성 성분
열 경화성 성분 (K) 는, 접착제층에 열 경화성을 부여하는 것을 주목적으로 하여 첨가된다.
열 경화성 성분 (K) 는, 에폭시기를 갖는 화합물 (이하, 간단히 「에폭시 화합물」이라고 기재하는 경우가 있다.) 을 함유한다. 열 경화성 성분 (K) 로는, 에폭시 화합물과 열 경화제를 조합하여 사용하는 것이 바람직하다.
열 경화성 성분 (K) 는, 중합체 성분 (J) 와 조합하여 사용하므로, 접착제층을 형성하기 위한 도공용 조성물의 점도를 억제하여, 취급성을 향상시키는 등의 관점에서, 통상 열 경화성 성분 (K) 의 중량 평균 분자량 (Mw) 은, 10,000 이하이고, 100 이상 10,000 이하인 것이 바람직하다.
에폭시 화합물로는, 반응성 이중 결합기를 갖는 에폭시 화합물 (K1) 및 반응성 이중 결합기를 가지지 않는 에폭시 화합물 (K1') 가 있다. 열 경화제로는, 반응성 이중 결합기를 갖는 열 경화제 (K2) 및 반응성 이중 결합기를 가지지 않는 열 경화제 (K2') 가 있다. 본 실시형태에 있어서의 열 경화성 성분 (K) 가 반응성 이중 결합기를 갖는 경우에는, 반응성 이중 결합기를 갖는 에폭시 화합물 (K1) 및 반응성 이중 결합기를 갖는 열 경화제 (K2) 중 적어도 일방을 필수 성분으로서 포함한다.
(K1) 반응성 이중 결합기를 갖는 에폭시 화합물
반응성 이중 결합기를 갖는 에폭시 화합물 (K1) 은, 접착제층의 열 경화 후의 강도 및 내열성이 향상되므로, 방향 고리를 갖는 것이 바람직하다. 에폭시 화합물 (K1) 이 갖는 반응성 이중 결합기로는, 바람직하게는 비닐기, 알릴기 및 (메트)아크릴로일기 등을 들 수 있고, 보다 바람직하게는 (메트)아크릴로일기, 더욱 바람직하게는 아크릴로일기를 들 수 있다.
이와 같은 반응성 이중 결합기를 갖는 에폭시 화합물 (K1) 로는, 예를 들어 다관능의 에폭시 화합물의 에폭시기의 일부가 반응성 이중 결합기를 포함하는 기로 변환되어 이루어지는 화합물을 들 수 있다. 이와 같은 화합물은, 예를 들어 에폭시기에 아크릴산을 부가 반응시킴으로써 합성할 수 있다. 혹은, 에폭시 수지를 구성하는 방향 고리 등에, 반응성 이중 결합기를 포함하는 기가 직접 결합한 화합물 등을 들 수 있다.
여기서, 반응성 이중 결합기를 갖는 에폭시 화합물 (K1) 로는, 하기 식 (1) 로 나타내는 화합물, 하기 식 (2) 로 나타내는 화합물, 혹은 후술하는 반응성 이중 결합기를 가지지 않는 에폭시 화합물 (K1') 의 일부의 에폭시기에 아크릴산을 부가 반응시켜 얻어지는 화합물 등을 들 수 있다.
Figure pat00001
〔식 (1) 중, R 은, H- 또는 CH3- 이고, n 은, 0 이상 10 이하의 정수이다.〕
Figure pat00002
식 (2) 중, R 은, H- 또는 CH3- 이고, n 은, 0 이상 10 이하의 정수이다.〕
또한, 반응성 이중 결합기를 가지지 않는 에폭시 화합물 (K1') 와 아크릴산의 반응에 의해 얻어지는 반응성 이중 결합기를 갖는 에폭시 화합물 (K1) 은, 미반응물이나 에폭시기가 완전히 소비된 화합물과의 혼합물로 되어 있는 경우가 있지만, 본 실시형태에 있어서는, 상기 화합물이 실질적으로 포함되어 있는 것이면 된다.
(K1') 반응성 이중 결합기를 가지지 않는 에폭시 화합물
반응성 이중 결합기를 가지지 않는 에폭시 화합물 (K1') 로는, 종래 공지된 에폭시 화합물을 사용할 수 있다. 이와 같은 에폭시 화합물로는, 구체적으로는 다관능계 에폭시 수지, 비스페놀 A 디글리시딜에테르, 비스페놀 A 디글리시딜에테르의 수소 첨가물, 크레졸노볼락형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 비페닐형 에폭시 수지, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 페닐렌 골격형 에폭시 수지, 및 페놀노볼락형 에폭시 수지 등, 분자 중에 2 관능 이상 갖는 에폭시 화합물을 들 수 있다. 이들 에폭시 화합물은, 1 종 단독으로, 또는 2 종 이상을 조합하여 사용할 수 있다.
에폭시 화합물 (K1) 및 (K1') 의 수평균 분자량은, 특별히 제한되지 않는다. 에폭시 화합물 (K1) 및 (K1') 의 수평균 분자량은, 각각 독립적으로 접착제층의 경화성의 관점, 그리고 접착제층의 경화 후의 강도 및 내열성의 관점에서, 바람직하게는 300 이상 30000 이하, 보다 바람직하게는 400 이상 10000 이하, 더욱 바람직하게는 500 이상 10000 이하이다. 또, 에폭시 화합물 (K1) 및 (K1') 의 전체량 [(K1) ＋ (K1')] 중의 반응성 이중 결합기의 함유량은, 에폭시 화합물 (K1) 및 (K1') 의 전체량 중의 에폭시기 100 몰에 대해 0.1 몰 이상 1000 몰 이하, 바람직하게는 1 몰 이상 500 몰 이하, 더욱 바람직하게는 10 몰 이상 400 몰 이하이다. 에폭시 화합물 (K1) 및 (K1') 의 전체량 중의 반응성 이중 결합기의 함유량이 1000 몰을 초과하면 열 경화성이 불충분해질 우려가 있다. 본 명세서에 있어서, 수평균 분자량은, 테트라하이드로푸란 (THF) 을 용매로 하는 겔 퍼미에이션 크로마토그래피 (GPC) 에 의한 표준 폴리스티렌 환산값으로서 구할 수 있다.
열 경화제는, 에폭시 화합물 (K1) 및 (K1') 에 대한 경화제로서 기능한다.
(K2) 반응성 이중 결합기를 갖는 열 경화제
반응성 이중 결합기를 갖는 열 경화제 (K2) 는, 중합성의 탄소-탄소 이중 결합기를 갖는 열 경화제이다. 열 경화제 (K2) 가 갖는 반응성 이중 결합기로는, 바람직하게는 비닐기, 알릴기, 및 (메트)아크릴로일기 등을 들 수 있고, 보다 바람직하게는 메타크릴로일기를 들 수 있다.
또, 열 경화제 (K2) 는, 상기 반응성 이중 결합기에 추가하여, 에폭시기와 반응할 수 있는 관능기를 포함한다. 에폭시기와 반응할 수 있는 관능기로는, 바람직하게는 페놀성 수산기, 알코올성 수산기, 아미노기, 카르복실기, 및 산 무수물기 등을 들 수 있고, 이들 중에서도 보다 바람직하게는 페놀성 수산기, 알코올성 수산기, 및 아미노기를 들 수 있고, 더욱 바람직하게는 페놀성 수산기를 들 수 있다.
반응성 이중 결합기를 갖는 열 경화제 (K2) 로는, 예를 들어 페놀 수지의 수산기의 일부를, 반응성 이중 결합기를 포함하는 기로 치환하여 이루어지는 화합물, 혹은 페놀 수지의 방향 고리에, 반응성 이중 결합기를 포함하는 기가 직접 결합한 화합물 등을 들 수 있다. 여기서, 페놀 수지로는, 노볼락형 페놀 수지, 디시클로펜타디엔형 페놀 수지, 및 다관능계 페놀 수지 등을 들 수 있고, 특히 노볼락형 페놀 수지가 바람직하다. 따라서, 반응성 이중 결합기를 갖는 열 경화제 (K2) 로는, 노볼락형 페놀 수지의 수산기의 일부를, 반응성 이중 결합기를 포함하는 기로 치환하여 이루어지는 화합물, 혹은 노볼락형 페놀 수지의 방향 고리에, 반응성 이중 결합기를 포함하는 기가 직접 결합한 화합물이 바람직하다.
반응성 이중 결합기를 갖는 열 경화제 (K2) 의 특히 바람직한 예로는, 하기 식 (a) 와 같은 페놀성 수산기를 함유하는 반복 단위의 일부에 반응성 이중 결합기가 도입된 구조이고, 하기 식 (b) 또는 (c) 와 같은 반응성 이중 결합기를 포함하는 기를 갖는 반복 단위를 포함하는 화합물을 들 수 있다. 특히 바람직한 반응성 이중 결합기를 갖는 열 경화제 (K2) 는, 하기 식 (a) 의 반복 단위와, 하기 식 (b) 또는 (c) 의 반복 단위를 포함한다.
Figure pat00003
(식 (a) 중, n 은, 0 또는 1 이다.)
Figure pat00004
(식 (b) 및 식 (c) 중, n 은, 각각 독립적으로 0 또는 1 이다.
식 (b) 및 식 (c) 중, R1 이, 각각 독립적으로 수산기를 가지고 있어도 되는 탄소수 1 이상 5 이하의 탄화수소기이고, 또한 X 가, 각각 독립적으로 -O-, -NR2- (R2 는 수소 또는 메틸) 인 경우와, R1X 가 단결합인 경우가 있고, A 가 (메트)아크릴로일기이다.)
반복 단위 (a) 에 포함되는 페놀성 수산기는, 에폭시기와 반응할 수 있는 관능기이고, 접착제층의 열 경화 시에 에폭시 화합물의 에폭시기와 반응 경화하는 경화제로서의 기능을 갖는다. 반복 단위 (b) 및 (c) 에 포함되는 반응성 이중 결합기는, 아크릴 중합체 (J1) 과 열 경화성 성분 (K) 의 상용성을 향상시킴과 함께, 반응성 이중 결합기끼리가 부가 중합함으로써, 접착제층 중에 삼차원 망목 구조가 형성된다. 이 결과, 접착제층의 경화물 (경화 접착제층 (보호막)) 이 보다 강인한 성질이 되고, 이로써 반도체 장치의 신뢰성이 향상된다. 또, 반복 단위 (b) 및 (c) 에 포함되는 반응성 이중 결합기는, 접착제층을 에너지선 경화할 때에 중합 경화하여, 접착제층과 기재의 접착력을 저하시키는 작용도 갖는다.
이 열 경화제 (K2) 에 있어서의 상기 (a) 식으로 나타내는 반복 단위의 비율은, 바람직하게는 5 몰％ 이상 95 몰％ 이하, 보다 바람직하게는 20 몰％ 이상 90 몰％ 이하, 더욱 바람직하게는 40 몰％ 이상 80 몰％ 이하이고, 상기 (b) 또는 (c) 식으로 나타내는 반복 단위의 비율은, 합계로 바람직하게는 5 몰％ 이상 95 몰％ 이하, 보다 바람직하게는 10 몰％ 이상 80 몰％ 이하, 더욱 바람직하게는 20 몰％ 이상 60 몰％ 이하이다.
(K2') 반응성 이중 결합기를 가지지 않는 열 경화제
반응성 이중 결합기를 가지지 않는 열 경화제 (K2') 로는, 1 분자 중에 에폭시기와 반응할 수 있는 관능기를 2 개 이상 갖는 화합물을 들 수 있다. 그 관능기로는 페놀성 수산기, 알코올성 수산기, 아미노기, 카르복실기, 및 산 무수물기 등을 들 수 있다. 이들 중 바람직하게는 페놀성 수산기, 아미노기, 및 산 무수물기 등을 들 수 있고, 더욱 바람직하게는 페놀성 수산기, 및 아미노기를 들 수 있다.
아미노기를 갖는 열 경화제 (아민계 열 경화제) 의 구체적인 예로는, DICY (디시안디아미드) 를 들 수 있다.
페놀성 수산기를 갖는 열 경화제 (페놀계 열 경화제) 의 구체적인 예로는, 다관능계 페놀 수지, 비페놀, 노볼락형 페놀 수지, 디시클로펜타디엔계 페놀 수지, 및 아르알킬페놀 수지를 들 수 있다.
반응성 이중 결합기를 가지지 않는 열 경화제 (K2') 는, 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다.
상기한 열 경화제 (K2) 및 (K2') 의 수평균 분자량은, 바람직하게는 40 이상 30000 이하, 보다 바람직하게는 60 이상 10000 이하, 더욱 바람직하게는 80 이상 10000 이하이다.
접착제층에 있어서의 열 경화제 (K2) 및 (K2') 의 합계［(K2) 및 (K2')］의 함유량은, 에폭시 화합물 (K1) 및 (K1') 의 합계［(K1) 및 (K1')］의 100 질량부에 대해 0.1 질량부 이상 500 질량부 이하인 것이 바람직하고, 1 질량부 이상 200 질량부 이하인 것이 보다 바람직하다. 열 경화제의 함유량이 적으면 경화 부족으로 접착성이 얻어지지 않을 우려가 있다. 또, 열 경화제［(K2) 및 (K2')］의 함유량은, 중합체 성분 (J) 100 질량부에 대해 1 질량부 이상 50 질량부 이하인 것이 바람직하고, 2 질량부 이상 40 질량부 이하인 것이 보다 바람직하다. 열 경화제의 함유량이 적으면 경화 부족으로 접착성이 얻어지지 않을 우려가 있다.
열 경화성 성분 (K)(에폭시 화합물과 열 경화제의 합계［(K1) ＋ (K1') ＋ (K2) ＋ (K2')］) 는, 접착제층의 전체 질량 중 바람직하게는 50 질량％ 미만, 보다 바람직하게는 1 질량％ 이상 30 질량％ 이하, 더욱 바람직하게는 5 질량％ 이상 25 질량％ 이하의 비율로 포함된다. 또, 접착제층에는, 중합체 성분 (J) 100 질량부에 대해 열 경화성 성분 (K) 가, 바람직하게는 1 질량부 이상 105 질량부 미만, 보다 바람직하게는 1 질량부 이상 100 질량부 미만, 더욱 바람직하게는 3 질량부 이상 60 질량부 이하, 특히 바람직하게는 3 질량부 이상 40 질량부 이하의 범위로 포함된다. 특히, 열 경화성 성분 (K) 의 함유량을 적게 한 경우, 예를 들어 중합체 성분 (J) 100 질량부에 대해 3 질량부 이상 40 질량부 이하의 범위로 포함되는 정도로 한 경우에는, 다음과 같은 효과가 얻어진다. 접착제층에 반도체 칩을 고착시키고, 접착제층을 열 경화시키기 전에, 접착제층이 고온에 노출되어도, 열 경화 공정 중에, 접착제층 중에 보이드가 발생할 가능성을 저감할 수 있다. 열 경화성 성분 (K) 의 함유량이 지나치게 많으면 충분한 접착성이 얻어지지 않을 우려가 있다.
(K3) 경화 촉진제
경화 촉진제 (K3) 은, 접착제층의 경화 속도를 조정하기 위해서 사용해도 된다. 경화 촉진제 (K3) 은, 특히 열 경화성 성분 (K) 로서 에폭시계 열 경화성 성분을 사용할 때에 바람직하게 사용된다.
바람직한 경화 촉진제로는, 3 급 아민류, 이미다졸류, 유기 포스핀류, 및 테트라페닐보론염 등으로 이루어지는 군에서 선택되는 적어도 일종이다. 3 급 아민류로는, 예를 들어 트리에틸렌디아민, 벤질디메틸아민, 트리에탄올아민, 디메틸아미노에탄올, 및 트리스(디메틸아미노메틸)페놀 등을 들 수 있다. 이미다졸류로는, 예를 들어 2-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 2-페닐-4,5-디하이드록시메틸이미다졸, 및 2-페닐-4-메틸-5-하이드록시메틸이미다졸 등을 들 수 있다. 유기 포스핀류로는, 예를 들어 트리부틸포스핀, 디페닐포스핀, 및 트리페닐포스핀 등을 들 수 있다. 테트라페닐보론염으로는, 예를 들어 테트라페닐포스포늄테트라페닐보레이트, 및 트리페닐포스핀테트라페닐보레이트 등을 들 수 있다. 경화 촉진제는 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다.
경화 촉진제 (K3) 을 사용하는 경우, 경화 촉진제 (K3) 은, 열 경화성 성분 (K) 의 합계［(K1) ＋ (K1') ＋ (K2) ＋ (K2')］100 질량부에 대해 바람직하게는 0.01 질량부 이상 10 질량부 이하, 보다 바람직하게는 0.1 질량부 이상 2.5 질량부 이하의 양으로 포함된다. 경화 촉진제 (K3) 을 상기 범위의 양으로 함유함으로써, 접착제층은, 고온도 또한 고습도의 조건하에 노출되어도 우수한 접착 특성을 갖는다. 또, 경화 촉진제 (K3) 을 상기 범위의 양으로 함유함으로써, 접착제층을 페이스 다운형 반도체 칩의 이면을 보호하는 경화 접착제층 (보호막) 을 형성하기 위해서 사용하는 경우에, 칩의 이면 보호 기능이 우수하다. 경화 촉진제 (K3) 의 함유량이 적으면 경화 부족으로 충분한 접착 특성이 얻어지지 않을 우려가 있다.
접착제층에는, 반응성 이중 결합기를 갖는 바인더 성분 외에, 이하의 성분을 함유시켜도 된다.
(L) 충전재
접착제층은, 충전재 (L) 을 함유하고 있어도 된다. 충전재 (L) 을 접착제층에 배합함으로써, 접착제층을 경화시켜 얻어지는 경화 접착제층 (보호막) 에 있어서의 열팽창 계수를 조정하는 것이 가능해져, 워크에 대해 경화 접착제층 (보호막) 의 열팽창 계수를 최적화함으로써 반도체 장치의 신뢰성을 향상시킬 수 있다. 또, 경화 접착제층 (보호막) 의 흡습성을 저감시키는 것도 가능해진다.
또, 본 실시형태에 있어서의 접착제층을 경화시켜 얻어지는 경화 접착제층 (보호막) 을, 워크 또는 워크를 개편화한 칩의 보호막으로서 기능시키는 경우에는, 보호막에 레이저 마킹을 실시함으로써, 레이저 광에 의해 깎인 부분에 충전재 (L) 이 노출되어, 반사광이 확산되기 때문에 백색에 가까운 색을 나타낸다. 그 때문에, 접착제층이 후술하는 착색제 (I) 를 함유하면, 레이저 마킹 부분과 다른 부분에 콘트라스트차가 얻어져, 인자가 명료해진다는 효과가 있다.
바람직한 충전재 (L) 로는, 실리카, 알루미나, 탤크, 탄산칼슘, 산화티탄, 산화철, 탄화규소, 및 질화붕소 등의 분말, 이들 분말을 구형화한 비즈, 단결정 섬유, 그리고 유리 섬유 등을 들 수 있다. 이들 충전재 중에서도, 실리카 필러 및 알루미나 필러가 바람직하다. 충전재 (L) 은, 단독으로 또는 2 종 이상을 혼합하여 사용할 수 있다.
상기 서술한 효과를 보다 확실하게 얻기 위한, 충전재 (L) 의 함유량의 범위로는, 접착제층의 전체 질량 중, 바람직하게는 1 질량％ 이상 80 질량％ 이하, 보다 바람직하게는 20 질량％ 이상 75 질량％ 이하이다. 또한, 접착제층을 페이스 다운형 반도체 칩의 이면을 보호하는 보호막을 형성하기 위해서 사용하는 경우에는, 칩의 이면 보호 기능을 향상시키는 관점에서, 충전재 (L) 의 함유량은, 접착제층의 전체 질량 중, 특히 바람직하게는 40 질량％ 이상 70 질량％ 이하이다.
또, 본 실시형태에 있어서의 충전재 (L) 은, 반응성 이중 결합기를 갖는 화합물에 의해 그 표면이 수식되어 있는 것이 바람직하다. 이하에 있어서, 반응성 이중 결합기를 갖는 화합물에 의해 그 표면이 수식된 충전재를, 「반응성 이중 결합기를 표면에 갖는 충전재」라고 기재한다.
충전재 (L) 이 갖는 반응성 이중 결합기는, 비닐기, 알릴기, 또는 (메트)아크릴로일기인 것이 바람직하다.
반응성 이중 결합기를 표면에 갖는 충전재에 사용하는 미처리의 충전재로는, 상기 충전재 (L) 외에, 규산칼슘, 수산화마그네슘, 수산화알루미늄, 산화티탄, 탤크, 마이카, 및 클레이 등을 들 수 있다. 이들 충전재 중에서도, 실리카가 바람직하다. 실리카가 가지는 실란올기는, 후술의 실란 커플링제와의 결합에 유효하게 작용한다.
반응성 이중 결합기를 표면에 갖는 충전재는, 예를 들어 미처리의 충전재의 표면을, 반응성 이중 결합기를 갖는 커플링제에 의해 표면 처리함으로써 얻어진다.
상기 반응성 이중 결합기를 갖는 커플링제는, 특별히 한정되지 않는다. 그 커플링제로서, 예를 들어 비닐기를 갖는 커플링제, 스티릴기를 갖는 커플링제, 및 (메트)아크릴옥시기를 갖는 커플링제가 바람직하게 사용된다. 상기 커플링제는, 실란 커플링제인 것이 바람직하다.
상기 커플링제의 구체예로서, 비닐트리메톡시실란, 비닐트리에톡시실란, p-스티릴트리메톡시실란, 3-메타크릴옥시프로필디메톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 3-메타크릴옥시프로필트리에톡시실란, 3-메타크릴옥시프로필메틸디에톡시실란 및 3-아크릴옥시프로필트리메톡시실란 등을 들 수 있다. 이들 시판품으로서, 예를 들어 KBM-1003, KBE-1003, KBM-1403, KBM-502, KBM-503, KBE-502, KBE-503, 및 KBM-5103 (이상 모두 신에츠 화학 공업사 제조) 을 들 수 있다.
상기 커플링제에 의해 상기 충전재를 표면 처리하는 방법은 특별히 한정되지 않는다. 이 방법으로서, 예를 들어 헨셸 믹서 또는 V 형 믹서 등의 고속 교반 가능한 믹서 안에 미처리의 충전재를 첨가하고, 교반하면서, 커플링제를, 직접, 또는 알코올 수용액, 유기 용매, 혹은 수용액에 용해 및 분산하여 첨가하는 건식법을 들 수 있다. 또한, 다른 방법으로는, 미처리의 충전재의 슬러리 중에 커플링제를 첨가하는 슬러리법, 및 미처리의 충전재를 건조시킨 후, 커플링제를 스프레이 부여하는 스프레이법 등의 직접 처리법, 또는 상기 조성물의 조제 시에, 미처리의 충전재와 아크릴계 폴리머를 혼합하고, 그 혼합 시에 커플링제를 직접 첨가하는 인테그랄 블렌드법 등을 들 수 있다.
상기 미처리의 충전재 100 질량부를 표면 처리하는 커플링제의 양의 바람직한 하한은 0.1 질량부, 바람직한 상한은 15 질량부이다. 커플링제의 양이 0.1 질량부 미만이면, 상기 커플링제에 의해 미처리의 충전재가 충분히 표면 처리되지 않아 효과를 발휘하지 않을 가능성이 있다.
또, 반응성 이중 결합기를 표면에 갖는 충전재는, 반응성 이중 결합기를 갖는 바인더 성분과의 친화성이 우수하여, 접착제층 중에 균일하게 분산시킬 수 있다.
반응성 이중 결합기를 표면에 갖는 충전재는, 접착제층의 전체 질량 중, 바람직하게는 50 질량％ 미만의 비율로 포함되고, 보다 바람직하게는 1 질량％ 이상 30 질량％ 이하의 비율로 포함되며, 더욱 바람직하게는 5 질량％ 이상 25 질량％ 이하의 비율로 포함된다. 또, 바인더 성분 100 질량부에 대해, 반응성 이중 결합기를 표면에 갖는 충전재는, 바람직하게는 5 질량부 이상 100 질량부 미만의 범위에서 포함되고, 보다 바람직하게는 8 질량부 이상 60 질량부 이하의 범위에서 포함되며, 더욱 바람직하게는 10 질량부 이상 40 질량부 이하의 범위에서 포함된다. 반응성 이중 결합기를 표면에 갖는 충전재의 양이 지나치게 많으면, 워크에의 첩부성 또는 기판에의 접착성이 나빠질 우려가 있다. 반응성 이중 결합기를 표면에 갖는 충전재의 양이 지나치게 적으면, 그 충전재 첨가의 효과가 충분히 발휘되지 않을 우려가 있다.
충전재 (L) 의 평균 입경은, 바람직하게는 0.01 ㎛ 이상 10 ㎛ 이하의 범위 내에 있고, 보다 바람직하게는 0.01 ㎛ 이상 0.2 ㎛ 이하의 범위 내에 있다. 충전재의 평균 입경이 상기 범위 내에 있는 경우, 워크와의 첩부성을 저해하지 않고 접착성을 발휘할 수 있다. 상기 평균 입경이 지나치게 크면, 시트의 면 상태가 악화되어 접착제층의 면내 두께가 불균일해진다는 문제가 발생할 가능성이 있다.
또한, 상기 「평균 입경」이란, 동적 광 산란법을 사용한 입도 분포계 (닛키소사 제조, 장치명 ; Nanotrac150) 에 의해 구해진다.
충전재의 평균 입경을 상기 범위로 함으로써, 패키지 신뢰성을 향상시키는 효과가 현저하게 얻어지는 것은, 이하의 이유에 의한 것이라고 추측된다.
충전재의 평균 입경이 크면 충전재끼리의 사이를 메우고 있는 충전재 이외의 성분으로 형성되는 구조도 커진다. 충전재 이외의 성분은, 충전재보다 응집성이 낮다. 충전재 이외의 성분으로 형성되는 구조가 크면, 충전재 이외의 성분에 파단이 생긴 경우에, 파단이 광범위하게 확대될 염려가 있다. 한편, 충전재가 미세하면, 충전재 이외의 성분으로 형성되는 구조도 미세해진다. 그러면, 충전재 이외의 성분에 파단이 생겨도, 그 미세한 구조에 혼입된 충전재가 파단의 진행을 방해한다. 그 결과, 파단이 광범위하게 확대되지 않는 경향이 있다. 또한, 본 실시형태에서는, 충전재가 갖는 메타크릴옥시기 등의 반응성 이중 결합기와 충전재 이외의 성분 (예를 들어 바인더 성분) 에 포함되는 반응성 이중 결합기가 결합을 일으킬 수 있다. 충전재가 미세하면 충전재와 충전재 이외의 성분의 접촉 면적이 커진다. 그 결과, 충전재와 바인더 성분의 결합이 증가하는 경향이 있다.
(I) 착색제
접착제층에는, 착색제 (I) 를 배합할 수 있다. 착색제를 배합함으로써, 반도체 장치를 기기에 장착했을 때에, 주위의 장치로부터 발생하는 적외선 등에 의한 반도체 장치의 오작동을 방지할 수 있다. 또, 레이저 마킹 등의 수단에 의해 경화 접착제층 (보호막) 에 각인을 실시한 경우에, 문자, 및 기호 등의 마크가 인식하기 쉬워진다는 효과가 있다. 즉, 경화 접착제층 (보호막) 이 형성된 반도체 장치나 반도체 칩에서는, 경화 접착제층 (보호막) 의 표면에 품번 등이, 통상 레이저 마킹법 (레이저 광에 의해 보호막 표면을 깎아 인자를 실시하는 방법) 에 의해 인자된다. 경화 접착제층 (보호막) 이 착색제 (I) 를 함유함으로써, 경화 접착제층 (보호막) 의 레이저 광에 의해 깎인 부분과, 깎여져 있지 않은 부분의 콘트라스트차가 충분히 얻어져, 시인성이 향상된다.
착색제로는, 유기 안료, 무기 안료, 유기 염료, 및 무기 염료가 사용된다. 착색제로는, 전자파 및 적외선 차폐성의 점에서 흑색 안료가 바람직하다. 흑색 안료로는, 카본 블랙, 이산화망간, 아닐린 블랙, 및 활성탄 등이 사용되지만, 이들로 한정되지는 않는다. 반도체 장치의 신뢰성을 높이는 관점에서는, 카본 블랙이 특히 바람직하다. 착색제 (I) 는, 1 종 단독으로 사용해도 되고, 2 종 이상을 조합하여 사용해도 된다.
착색제 (I) 의 배합량은, 접착제층의 전체 질량 중, 바람직하게는 0.1 질량％ 이상 35 질량％ 이하, 보다 바람직하게는 0.5 질량％ 이상 25 질량％ 이하, 더욱 바람직하게는 1 질량％ 이상 15 질량％ 이하이다.
(M) 커플링제
무기물과 반응하는 관능기 및 유기 관능기와 반응하는 관능기를 갖는 커플링제 (M) 을, 접착제층의 워크에 대한 첩부성 및 접착성을 향상시키기 위해, 그리고 접착제층의 응집성을 향상시키기 위해서 사용해도 된다. 또, 커플링제 (M) 을 사용함으로써, 경화 접착제층 (보호막) 의 내열성을 저해하는 일 없이, 그 내수성을 향상시킬 수 있다. 이와 같은 커플링제로는, 티타네이트계 커플링제, 알루미네이트계 커플링제, 및 실란 커플링제 등을 들 수 있다. 이들 커플링제 중에서도, 실란 커플링제가 바람직하다.
실란 커플링제는, 중합체 성분 (J), 및 열 경화성 성분 (K) 등이 갖는 관능기와 반응하는 기를, 유기 관능기와 반응하는 관능기로서 갖는 것이 바람직하다.
이와 같은 실란 커플링제로는, 알콕시기를 2 개 또는 3 개 갖는 저분자 실란 커플링제, 비스(3-트리에톡시실릴프로필)테트라술판, 비닐트리아세톡시실란, 그리고 이미다졸실란 등을 들 수 있다. 알콕시기를 2 개 또는 3 개 갖는 저분자 실란 커플링제로는, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필트리에톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-(메타크릴옥시프로필)트리메톡시실란, γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필메틸디에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란, γ-우레이드프로필트리에톡시실란, γ-메르캅토프로필트리메톡시실란, γ-메르캅토프로필메틸디메톡시실란, 메틸트리메톡시실란, 메틸트리에톡시실란, 및 비닐트리메톡시실란 등을 들 수 있다. 또, 실란 커플링제로는, 상기 알콕시기를 2 개 또는 3 개 갖는 저분자 실란 커플링제 및 알콕시기를 4 개 갖는 저분자 실란 커플링제 등을 알콕시기의 가수분해 및 탈수 축합에 의해 축합한 생성물인 올리고머 타입의 실란 커플링제를 들 수 있다. 특히, 상기 저분자 실란 커플링제 중, 알콕시기를 2 개 또는 3 개 갖는 저분자 실란 커플링제와, 알콕시기를 4 개 갖는 저분자 실란 커플링제가 탈수 축합에 의해 축합한 생성물인 올리고머가, 알콕시기의 반응성이 풍부하고, 또한 충분한 수의 유기 관능기를 가지고 있으므로 바람직하다. 이와 같은 올리고머로는, 예를 들어 3-(2,3-에폭시프로폭시)프로필메톡시실록산과 디메톡시실록산의 공중합체인 올리고머를 들 수 있다.
이들 실란 커플링제는, 1 종 단독으로, 또는 2 종 이상 혼합하여 사용할 수 있다.
실란 커플링제는, 바인더 성분 100 질량부에 대해 통상 0.1 질량부 이상 20 질량부 이하, 바람직하게는 0.2 질량부 이상 10 질량부 이하, 보다 바람직하게는 0.3 질량부 이상 5 질량부 이하의 비율로 포함된다. 실란 커플링제의 함유량이 0.1 질량부 미만이면 상기 효과가 얻어지지 않을 가능성이 있고, 20 질량부를 초과하면 아웃 가스의 원인이 될 가능성이 있다.
(N) 가교제
접착제층의 초기 접착력, 및 응집력을 조절하기 위해서, 가교제 (N) 을 접착제층에 첨가할 수도 있다. 또한, 가교제를 배합하는 경우에는, 상기 아크릴 중합체 (J1) 에는, 반응성 관능기가 포함된다.
가교제 (N) 으로는, 유기 다가 이소시아네이트 화합물, 및 유기 다가 이민 화합물 등을 들 수 있다. 가교제 (N) 으로는, 일본 공개특허공보 2016-027655호에 기재된 가교제 (B) 로서 예시한 가교제와 동일한 가교제를 예시할 수 있다.
이소시아네이트계의 가교제를 사용하는 경우, 반응성 관능기로서 수산기를 갖는 아크릴 중합체 (J1) 을 사용하는 것이 바람직하다. 가교제가 이소시아네이트기를 갖고, 아크릴 중합체 (J1) 이 수산기를 가지면, 가교제와 아크릴 중합체 (J1) 의 반응이 일어나, 접착제층에 가교 구조를 간편하게 도입할 수 있다.
가교제 (N) 을 사용하는 경우, 가교제 (N) 은 아크릴 중합체 (J1) 100 질량부에 대해 통상 0.01 질량부 이상 20 질량부 이하, 바람직하게는 0.1 질량부 이상 10 질량부 이하, 보다 바람직하게는 0.5 질량부 이상 5 질량부 이하의 비율로 사용된다.
(P) 광 중합 개시제
접착제층에는, 광 중합 개시제 (P) 가 배합되어도 된다. 광 중합 개시제 (P) 로서, 구체적으로는 일본 공개특허공보 2016-027655호에 기재된 광 중합 개시제 (E) 와 동일한 광 중합 개시제를 예시할 수 있다.
광 중합 개시제 (P) 를 사용하는 경우, 그 배합 비율은, 상기한 충전재 (L) 의 표면의 반응성 이중 결합기, 및 바인더 성분이 갖는 반응성 이중 결합기의 합계량에 기초하여 적절히 설정하면 된다. 광 중합 개시제 (P) 의 배합 비율은, 한정되지 않는다. 광 중합 개시제 (P) 의 배합 비율은, 예를 들어 반응성 이중 결합기를 갖는 중합체 성분, 반응성 이중 결합기를 갖는 열 경화성 성분, 및 상기 충전재의 합계 100 질량부에 대해, 광 중합 개시제 (P) 는, 통상 0.1 질량부 이상 10 질량부 이하, 바람직하게는 1 질량부 이상 5 질량부 이하이다. 광 중합 개시제 (P) 의 함유량이 상기 범위보다 하회하면 광 중합의 부족으로 만족스러운 반응이 얻어지지 않을 우려가 있고, 상기 범위보다 상회하면 광 중합에 기여하지 않는 잔류물이 생성되어, 접착제층의 경화성이 불충분해질 우려가 있다.
(M) 범용 첨가제
접착제층에는, 상기 외에 필요에 따라 각종 첨가제가 배합되어도 된다. 각종 첨가제로는, 제 1 실시형태에서 설명한 범용 첨가제 (I) 및 박리제 등을 들 수 있다.
접착제층은, 예를 들어 상기 각 성분을 적절한 비율로 혼합하여 얻어지는 조성물 (제 2 접착제 조성물) 을 사용하여 얻어진다. 제 2 접착제 조성물은, 미리 용매로 희석해 두어도 되고, 또 혼합 시에 용매에 첨가해도 된다. 또, 제 2 접착제 조성물의 사용 시에, 용매로 희석해도 된다.
이와 같은 용매로는, 아세트산에틸, 아세트산메틸, 디에틸에테르, 디메틸에테르, 아세톤, 메틸에틸케톤, 아세토니트릴, 헥산, 시클로헥산, 톨루엔, 및 헵탄 등을 들 수 있다.
접착제층의 두께는, 바람직하게는 1 ㎛ 이상 100 ㎛ 이하, 보다 바람직하게는 2 ㎛ 이상 90 ㎛ 이하, 더욱 바람직하게는 3 ㎛ 이상 80 ㎛ 이하이다. 접착제층의 두께를 상기 범위로 함으로써, 접착제층이 신뢰성이 높은 접착제 또는 보호막으로서 기능한다.
(반도체 장치의 제조 방법)
도 3 (도 3A ∼ 도 3D) 및 도 4 (도 4A ∼ 도 4D) 는, 본 실시형태에 관련된 반도체 장치의 제조 방법의 일례를 나타내는 도면이다.
본 실시형태에 관련된 반도체 장치의 제조 방법에 있어서는, 기재 (11) 와, 접착제층 (12) 을 구비하는 접착 적층체 (1) 를 사용한다.
접착제층 (12) 은, 외부로부터 에너지를 받아 경화하는 경화형 접착제를 함유하는 것이 바람직하다. 외부로부터 공급되는 에너지로는, 예를 들어 자외선, 전자선, 및 열 등을 들 수 있다. 접착제층 (12) 은, 자외선 경화형 접착제, 및 열 경화형 접착제 중 적어도 어느 일종을 함유하고 있는 것이 바람직하다. 본 실시형태에 있어서, 접착제층 (12) 에 함유되는 접착제로는, 예를 들어 전술한 제 2 접착제 조성물인 것이 바람직하다.
·반도체 칩 첩착 공정
도 3A 에는, 접착 적층체 (1) 의 접착제층 (12) 에 반도체 칩 (CP) 을 첩착시키는 공정 (반도체 칩 첩착 공정) 을 설명하는 단면 개략도가 나타나 있다. 본 실시형태에 있어서는, 도 3A 에 나타내는 바와 같이 복수의 반도체 칩 (CP) 을 접착제층 (12) 에 첩착시킨다. 반도체 칩 (CP) 을 첩착시킬 때는, 1 개씩 첩착시켜도 되고, 복수의 반도체 칩 (CP) 을 동시에 첩착시켜도 된다.
본 실시형태에서 사용하는 반도체 칩 (CP) 은, 접속 단자 (W3) 가 형성된 회로면 (W1) 과, 회로면 (W1) 과는 반대측인 소자 이면으로서의 칩 이면 (W2) 을 갖는다. 본 실시형태에서는, 회로면 (W1) 을 접착제층 (12) 에 첩착시킨다.
·보강 프레임 첩착 공정
본 실시형태에 있어서도, 제 1 실시형태와 동일하게, 접착 적층체 (1) 에 보강 프레임 (2) 을 첩착하는 공정 (보강 프레임 첩착 공정) 을 추가로 갖는 것이 바람직하다 (도 3A 참조). 보강 프레임 (2) 의 형상은 특별히 한정되지 않고, 보강 프레임 (2) 의 예시로는, 제 1 실시형태와 동일하다.
본 실시형태에 있어서도, 제 1 실시형태와 동일하게, 보강 프레임 (2) 을 첩착하는 공정은, 반도체 칩 (CP) 을 접착 적층체 (1) 에 첩착시키는 공정 전에 실시해도 되고, 후에 실시해도 된다.
·접착제층 경화 공정
도 3B 에는, 접착제층 (12) 을 경화시켜 경화 접착제층 (12A) 을 형성하는 공정 (접착제층 경화 공정) 을 설명하는 단면 개략도가 나타나 있다. 접착제층 (12) 을 경화시킴으로써, 반도체 칩 (CP) 은, 경화 접착제층 (12A) 에 보다 강고하게 접착되어, 후의 수지 봉지 공정에 있어서의 반도체 칩 (CP) 의 이동을 억제할 수 있다.
접착제층 (12) 을 경화시키는 방법은, 제 1 실시형태와 동일하게, 접착제층 (12) 이 함유하는 접착제의 종류에 따라 적절히 선택하는 것이 바람직하다.
본 실시형태에 있어서도, 보강 프레임 (2) 이 접착제층 (12) 에 첩착되어 있기 때문에, 접착제층 (12) 이 경화할 때의 수축에 의한 접착 적층체 (1) 의 휨, 및 컬을 억제할 수 있다. 따라서, 접착제층 (12) 을 경화시켜 경화 접착제층 (12A) 을 형성하는 공정 전에, 접착제층 (12) 에 보강 프레임 (2) 을 첩착시켜 두는 것이 바람직하다.
·봉지 공정
도 3C 에는, 경화 접착제층 (12A) 의 형성 후, 복수의 반도체 칩 (CP) 을 봉지하는 공정 (봉지 공정) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에서는, 반도체 칩 (CP) 의 칩 이면 (W2) 측을 봉지 부재 (30) 에 의해 덮음으로써 봉지체 (3A) 가 형성된다. 복수의 반도체 칩 (CP) 사이에도 봉지 부재 (30) 가 충전되어 있다. 본 실시형태에서는, 보강 프레임 (2) 도 봉지체 (3A) 의 내부에 들어가 있기 때문에, 봉지체 (3A) 의 강성이 향상되어, 수지 봉지 후에 발생하는 반도체 패키지의 휘어짐을 억제할 수 있다.
봉지 부재 (30) 를 사용하여 복수의 반도체 칩 (CP) 을 봉지하는 방법은, 특별히 한정되지 않고, 예를 들어 제 1 실시형태에서 설명한 방법 등을 들 수 있다.
봉지 부재 (30) 의 재질로는, 예를 들어 제 1 실시형태에서 설명한 재료나 조성물 등을 들 수 있다.
본 실시형태에 있어서도, 제 1 실시형태에서 설명한 추가의 경화 공정을 실시해도 된다.
·기재 박리 공정
도 3D 에는, 복수의 반도체 칩 (CP) 을 봉지한 후에, 접착 적층체 (1) 의 기재 (11) 를 박리하는 공정 (기재 박리 공정) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에 있어서도, 경화 접착제층 (12A) 을 봉지체 (3A) 에 남긴 채, 기재 (11) 를 봉지체 (3A) 로부터 박리한다.
·접속 단자 노출 공정
도 4A 에는, 봉지체 (3A) 의 표면에 반도체 칩 (CP) 의 접속 단자 (W3) 를 노출시키는 공정 (접속 단자 노출 공정) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에서는, 반도체 칩 (CP) 의 회로면 (W1) 이나 접속 단자 (W3) 를 덮는 봉지체 (3A) 의 경화 접착제층 (12A) 의 일부 또는 전체를 제거하여 접속 단자 (W3) 를 노출시킨다. 반도체 칩 (CP) 의 접속 단자 (W3) 를 노출시키는 방법은 특별히 한정되지 않는다. 반도체 칩 (CP) 의 접속 단자 (W3) 를 노출시키는 방법으로는, 예를 들어 경화 접착제층 (12A) 을 레이저 조사 등의 방법에 의해 제거하여 접속 단자 (W3) 를 노출시키는 방법, 및 경화 접착제층 (12A) 을 에칭법에 의해 제거하여 접속 단자 (W3) 를 노출시키는 방법 등을 들 수 있다. 본 실시형태에 있어서도, 후술하는 재배선층과 전기적으로 접속 가능하면, 접속 단자 (W3) 의 전체를 노출시켜도 되고, 접속 단자 (W3) 의 일부를 노출시켜도 된다.
·재배선층 형성 공정
도 4B 에는, 반도체 칩 (CP) 과 전기적으로 접속하는 재배선층 (4) 을 형성하는 공정 (재배선층 형성 공정) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에서는, 재배선층 (4) 과 봉지체 (3A) 의 표면에 노출시킨 접속 단자 (W3) 를 전기적으로 접속시킨다. 본 실시형태에 있어서는, 재배선층 (4) 을, 회로면 (W1) 상, 및 봉지체 (3A) 의 면 (3S) 상에 형성한다. 재배선층 (4) 을 형성하는 방법은, 종래 공지된 방법을 채용할 수 있다.
재배선층 (4) 은, 외부 단자 전극을 접속시키기 위한 외부 전극 패드 (41) 를 갖는다. 본 실시형태에서는, 외부 전극 패드 (41) 는, 복수 지점에 형성되어 있다. 본 실시형태에서는, 반도체 칩 (CP) 의 영역 외에 팬 아웃 (Fan-Out) 시킨 외부 전극 패드 (41) 도 형성되어 있다.
·외부 단자 전극 접속 공정
도 4C 에는, 재배선층 (4) 에 외부 단자 전극 (5) 을 전기적으로 접속시키는 공정 (외부 단자 전극 접속 공정) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에서는, 외부 전극 패드 (41) 에, 땜납 볼 등의 외부 단자 전극 (5) 을 재치하고, 땜납 접합 등에 의해, 외부 단자 전극 (5) 과 외부 전극 패드 (41) 를 전기적으로 접속시킨다. 땜납 볼의 재질은, 특별히 한정되지 않고, 예를 들어 함연 땜납, 및 무연 땜납 등을 들 수 있다.
·개편화 공정
도 4D 에는, 외부 단자 전극 (5) 이 접속된 봉지체 (3A) 를 개편화하는 공정 (개편화 공정) 을 설명하는 단면 개략도가 나타나 있다.
봉지체 (3A) 를 개편화하는 방법은, 특별히 한정되지 않고, 예를 들어 제 1 실시형태와 동일한 방법을 들 수 있다. 봉지체 (3A) 를 개편화하는 공정은, 봉지체 (3A) 를 다이싱 시트 등의 점착 시트에 첩착시켜 실시해도 된다.
본 실시형태에서는, 복수의 반도체 칩 (CP) 을 포함하도록 봉지체 (3A) 를 개편화함으로써, 복수의 반도체 칩 (CP) 을 포함한 반도체 패키지 (100A) 를 제조한다. 반도체 패키지 (100A) 에 있어서는, 반도체 칩 (CP) 의 회로면 (W1) 에 경화 접착제층 (12A) 이 형성되어 있다. 즉, 접착 적층체 (1) 의 접착제층 (12) 은, 수지 봉지 후에 박리되는 가고정용이 아니고, 경화 접착제층 (12A) 으로서 반도체 칩 (CP) 에 강고하게 접착되어 반도체 패키지 (100A) 의 일부로서 포함된다.
본 실시형태에서는, 반도체 칩 (CP) 의 영역 외에 팬 아웃 (Fan-Out) 시킨 외부 전극 패드 (41) 에 외부 단자 전극 (5) 을 접속시키고 있기 때문에, 반도체 패키지 (100A) 는, 팬 아웃형의 웨이퍼 레벨 패키지 (FO-WLP) 로서 사용할 수 있다.
·실장 공정
본 실시형태의 반도체 장치의 제조 방법은, 반도체 패키지 (100A) 를, 프린트 배선 기판 등에 실장하는 공정 (실장 공정이라고 칭하는 경우가 있다.) 을 포함하는 것도 바람직하다.
·실시형태의 효과
본 실시형태에 관련된 반도체 장치의 제조 방법에 의하면, 제 1 실시형태와 동일하게, 문헌 1 에 기재된 바와 같이 점착 테이프를 사용하는 방법과 비교해, 수지 봉지 시의 압력에 의해 반도체 칩 (CP) 이 지정의 위치로부터 어긋나는 문제를 억제할 수 있어, 제조 공정을 간략화할 수 있다.
또, 경화 접착제층 (12A) 은, 강성을 가지므로, 봉지체 (3A) 의 강성이 향상되어, 수지 봉지 후에 발생하는 반도체 패키지의 휘어짐을 억제할 수 있다.
〔제 3 실시형태〕
본 실시형태에 관련된 반도체 장치의 제조 방법은, 기재와, 접착제층을 포함하고, 상기 접착제층과, 상기 기재 사이에, 추가로 점착제층을 포함하는 접착 적층체를 사용하는 제조 방법이다. 본 실시형태에 관련된 반도체 장치의 제조 방법은, 이와 같은 접착 적층체의 상기 접착제층에, 복수의 상기 반도체 소자를 첩착하는 공정과, 상기 접착제층을 경화시켜 경화 접착제층을 형성하는 공정과, 복수의 상기 반도체 소자를 봉지하여, 봉지 수지층을 갖는 봉지체를 형성하는 공정과, 상기 경화 접착제층을 상기 봉지체로부터 벗기지 않고, 상기 기재를 상기 봉지체로부터 박리하는 공정과, 상기 반도체 소자와 전기적으로 접속하는 재배선층을 형성하는 공정과, 상기 재배선층에 외부 단자 전극을 전기적으로 접속시키는 공정을 갖는다.
상기 기재를 상기 봉지체로부터 박리하는 공정은, 상기 경화 접착제층을 상기 봉지체로부터 벗기지 않고, 상기 점착제층과 상기 경화 접착제층의 계면에서 박리하는 공정인 것이 바람직하다.
(접착 적층체)
본 실시형태에 관련된 반도체 장치의 제조 방법에 있어서는, 기재 (11) 와, 접착제층 (12) 과, 점착제층 (13) 을 구비하는 접착 적층체 (1A) 를 사용한다 (도 5A 참조).
(기재)
기재 (11) 는 특별히 한정되지 않고, 예를 들어 제 1 실시형태에서 설명한 기재와 동일한 기재를 사용할 수 있다.
(접착제층)
접착제층 (12) 은, 외부로부터 에너지를 받아 경화하는 경화형 접착제를 함유하는 것이 바람직하다. 외부로부터 공급되는 에너지로는, 예를 들어 자외선, 전자선, 및 열 등을 들 수 있다. 접착제층 (12) 은, 자외선 경화형 접착제, 및 열 경화형 접착제 중 적어도 어느 일종을 함유하고 있는 것이 바람직하다. 본 실시형태에 있어서, 접착제층 (12) 에 함유되는 접착제로는, 예를 들어 전술한 제 1 접착제 조성물 및 전술한 제 2 접착제 조성물 중 적어도 어느 접착제 조성물인 것이 바람직하다.
(점착제층)
점착제층 (13) 은, 기재 (11) 와 접착제층 (12) 사이에 포함된다. 접착 적층체 (1A) 에 있어서, 접착제층 (12) 은, 기재 (11) 에 형성된 점착제층 (13) 상에 적층되어 있다.
점착제층 (13) 은, 접착제층 (12) 을 박리할 수 있는 정도의 점착력을 갖는 약점착성의 점착제로 형성되어 있어도 되고, 에너지선 조사에 의해 점착력이 저하하는 에너지선 경화성의 점착제로 형성되어 있어도 된다. 또, 에너지선 경화성의 점착제로 형성한 점착제층을 사용하는 경우, 접착제층 (12) 이 적층되는 영역 (예를 들어, 기재 (11) 의 내주부) 에 대해 미리 에너지선 조사를 실시하여, 점착성을 저감시키고, 다른 영역 (예를 들어, 기재 (11) 의 외주부) 에 대해서는 에너지선 조사를 실시하지 않아, 예를 들어 지그에의 접착을 목적으로 하여, 점착력을 높은 그대로 유지해 두어도 된다. 다른 영역에만 에너지선 조사를 실시하지 않도록 하려면, 예를 들어 기재 (11) 의 다른 영역에 대응하는 영역에 인쇄 등에 의해 에너지선 차폐층을 형성하고, 기재 (11) 측으로부터 에너지선 조사를 실시하면 된다.
점착제층 (13) 은, 종래 공지된 여러 가지 점착제에 의해 형성할 수 있다. 점착제층 (13) 은, 예를 들어 범용 점착제, 에너지선 경화형 점착제, 및 열팽창 성분 함유 점착제로 이루어지는 군에서 선택되는 적어도 어느 점착제에 의해 형성할 수 있다. 범용 점착제로는, 예를 들어 고무계 점착제, 아크릴계 점착제, 실리콘계 점착제, 우레탄계 점착제, 및 비닐에테르계 점착제로 이루어지는 군에서 선택되는 적어도 어느 점착제인 것이 바람직하다. 또, 점착제층 (13) 의 형태로는, 심재와, 심재의 양면에 형성된 점착제층을 갖는 형태도 포함된다.
또, 점착제층 (13) 은, 열팽창성 점착제층인 것도 바람직하다. 열팽창성 점착제층은, 열팽창성 점착제로 형성된다. 열팽창성 점착제는, 점착제와 열팽창성 성분을 함유한다. 점착제층 (13) 이 열팽창성 점착제층인 경우, 가열에 의해, 열팽창성 점착제층과 피착체의 접촉 면적을 감소시켜, 점착력을 저하시킬 수 있다. 열팽창성 성분으로는, 열팽창성 미립자를 사용할 수 있다. 열팽창성 미립자는, 예를 들어 가열에 의해 용이하게 가스화하여 팽창하는 물질을, 탄성을 갖는 껍데기 내에 내포시킨 미립자이다. 가스화하여 팽창하는 물질로는, 예를 들어 이소부탄, 프로판, 및 펜탄 등을 들 수 있다. 특히, 열팽창성 미립자는, 가열 팽창 후에 점착제층의 표면 형상을 제어하기 쉽고, 이로써 점착제층을 강점착성 상태로부터 가열에 의해 박리 용이한 상태로 변화시키기 쉽기 때문에 바람직하다. 또, 열팽창성 성분으로는, 발포제를 사용해도 된다. 발포제는, 예를 들어 열분해하여, 가스를 발생시키는 능력을 갖는 화학 물질이다. 발생시키는 가스로는, 예를 들어 물, 탄산 가스, 및 질소 등을 들 수 있다. 발포제를 점착제 중에 분산시킴으로써, 열팽창성 미립자와 유사한 효과를 발휘한다.
점착제층 (13) 의 두께는, 특별히 한정되지 않는다. 점착제층 (13) 의 두께는, 통상 1 ㎛ 이상 50 ㎛ 이하이고, 5 ㎛ 이상 30 ㎛ 이하인 것이 바람직하다.
(반도체 장치의 제조 방법)
도 5 (도 5A ∼ 도 5E) 는, 본 실시형태에 관련된 반도체 장치의 제조 방법의 일례를 나타내는 도면이다.
본 실시형태에 관련된 반도체 장치의 제조 방법에 있어서는, 접착 적층체 (1A) 를 사용한다.
·반도체 칩 첩착 공정
도 5A 에는, 접착 적층체 (1A) 의 접착제층 (12) 에 반도체 칩 (CP) 을 첩착시키는 공정 (반도체 칩 첩착 공정) 을 설명하는 단면 개략도가 나타나 있다. 본 실시형태에 있어서는, 도 5B 에 나타내는 바와 같이 복수의 반도체 칩 (CP) 을 접착제층 (12) 에 첩착시킨다. 반도체 칩 (CP) 을 첩착시킬 때는, 1 개씩 첩착시켜도 되고, 복수의 반도체 칩 (CP) 을 동시에 첩착시켜도 된다.
본 실시형태에서 사용하는 반도체 칩 (CP) 은, 접속 단자 (W3) 가 형성된 회로면 (W1) 과, 회로면 (W1) 과는 반대측인 소자 이면으로서의 칩 이면 (W2) 을 갖는다. 본 실시형태에서는, 칩 이면 (W2) 을 접착제층 (12) 에 첩착시킨다.
·보강 프레임 첩착 공정
본 실시형태에 있어서도, 제 1 실시형태와 동일하게, 접착 적층체 (1A) 에 보강 프레임 (2) 을 첩착하는 공정 (보강 프레임 첩착 공정) 을 추가로 갖는 것이 바람직하다 (도 5A 및 도 5B 참조). 보강 프레임 (2) 의 형상은 특별히 한정되지 않고, 보강 프레임 (2) 의 예시로는, 제 1 실시형태와 동일하다.
본 실시형태에 있어서도, 보강 프레임 (2) 을 첩착하는 공정은, 제 1 실시형태와 동일하게, 반도체 칩 (CP) 을 접착 적층체 (1A) 에 첩착시키는 공정 전에 실시해도 되고, 반도체 칩 (CP) 을 접착 적층체 (1A) 에 첩착시키는 공정 후에 실시해도 된다.
·접착제층 경화 공정
도 5C 에는, 접착제층 (12) 을 경화시켜 경화 접착제층 (12A) 을 형성하는 공정 (접착제층 경화 공정) 을 설명하는 단면 개략도가 나타나 있다. 접착제층 (12) 을 경화시킴으로써, 반도체 칩 (CP) 은, 경화 접착제층 (12A) 에 보다 강고하게 접착되어, 후의 수지 봉지 공정에 있어서의 반도체 칩 (CP) 의 이동을 억제할 수 있다.
접착제층 (12) 을 경화시키는 방법은, 제 1 실시형태와 동일하게, 접착제층 (12) 이 함유하는 접착제의 종류에 따라 적절히 선택하는 것이 바람직하다.
본 실시형태에 있어서도, 보강 프레임 (2) 이 접착제층 (12) 에 첩착되어 있기 때문에, 접착제층 (12) 이 경화할 때의 수축에 의한 접착 적층체 (1A) 의 휨 및 컬을 억제할 수 있다. 따라서, 접착제층 (12) 을 경화시켜 경화 접착제층 (12A) 을 형성하는 공정 전에, 접착제층 (12) 에 보강 프레임 (2) 을 첩착시켜 두는 것이 바람직하다.
·봉지 공정
도 5D 에는, 경화 접착제층 (12A) 의 형성 후, 복수의 반도체 칩 (CP) 을 봉지하는 공정 (봉지 공정) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에서는, 반도체 칩 (CP) 의 회로면 (W1) 측을 봉지 부재 (30) 에 의해 덮음으로써 봉지체 (3) 가 형성된다. 복수의 반도체 칩 (CP) 사이에도 봉지 부재 (30) 가 충전되어 있다. 본 실시형태에 있어서도, 보강 프레임 (2) 도 봉지체 (3) 의 내부에 들어가 있기 때문에, 봉지체 (3) 의 강성이 향상되어, 수지 봉지 후에 발생하는 반도체 패키지의 휘어짐을 억제할 수 있다.
봉지 부재 (30) 를 사용하여 복수의 반도체 칩 (CP) 을 봉지하는 방법은, 특별히 한정되지 않고, 예를 들어 제 1 실시형태에서 설명한 방법 등을 들 수 있다. 봉지 부재 (30) 의 재질로는, 예를 들어 제 1 실시형태에서 설명한 재료나 조성물 등을 들 수 있다.
본 실시형태에 있어서도, 제 1 실시형태에서 설명한 추가의 경화 공정을 실시해도 된다. 또한, 추가의 경화 공정을 실시하지 않고 봉지 공정에 있어서의 가열에 의해 봉지 부재 (30) 를 충분히 경화시켜도 된다.
·박리 공정
도 5E 에는, 복수의 반도체 칩 (CP) 을 봉지한 후에, 접착 적층체 (1A) 의 기재 (11) 및 점착제층 (13) 을 박리하는 공정 (박리 공정이라고 칭하는 경우가 있다.) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에서는, 경화 접착제층 (12A) 을 봉지체 (3) 에 남긴 채, 기재 (11) 및 점착제층 (13) 을 봉지체 (3) 로부터 박리한다. 접착 적층체 (1A) 은, 점착제층 (13) 과 경화 접착제층 (12A) 의 계면에서 박리 가능하다.
기재 박리 공정 후, 예를 들어 제 1 실시형태와 동일하게 접속 단자 노출 공정 (도 2A 참조), 재배선층 형성 공정 (도 2B 참조), 외부 단자 전극 접속 공정 (도 2C 참조), 및 개편화 공정 (도 2D 참조) 을 실시함으로써, 반도체 패키지 (100) 를 제조할 수 있다. 본 실시형태의 반도체 장치의 제조 방법에 있어서, 추가로 실장 공정을 실시해도 된다.
·실시형태의 효과
본 실시형태에 관련된 반도체 장치의 제조 방법에 의하면, 제 1 실시형태와 동일한 효과를 발휘한다.
또, 본 실시형태에 관련된 반도체 장치의 제조 방법에 의하면, 접착 적층체 (1A) 는, 기재 (11) 와 접착제층 (12) 사이에 점착제층 (13) 을 포함하고 있으므로, 접착제층을 경화시키는 공정에 있어서, 접착제층의 기재로부터의 들뜸을 억제할 수 있다.
〔제 4 실시형태〕
본 실시형태에 관련된 반도체 장치의 제조 방법은, 기재와 점착제층을 구비하는 점착 시트, 그리고 접착제층을 구비하는 반도체 소자를 사용하는 제조 방법이다.
본 실시형태에 관련된 반도체 장치의 제조 방법은, 점착 시트의 상기 점착제층에, 복수의 상기 반도체 소자의 상기 접착제층을 첩합하는 공정과, 상기 접착제층을 경화시켜 경화 접착제층을 형성하는 공정과, 복수의 상기 반도체 소자를 봉지하여, 봉지 수지층을 갖는 봉지체를 형성하는 공정과, 상기 경화 접착제층을 상기 봉지체로부터 벗기지 않고, 상기 기재를 상기 봉지체로부터 박리하는 공정과, 상기 반도체 소자와 전기적으로 접속하는 재배선층을 형성하는 공정과, 상기 재배선층에 외부 단자 전극을 전기적으로 접속시키는 공정을 갖는다.
상기 기재를 상기 봉지체로부터 박리하는 공정은, 상기 경화 접착제층을 상기 봉지체로부터 벗기지 않고, 상기 점착제층과 상기 경화 접착제층의 계면에서 박리하는 공정인 것이 바람직하다.
또한, 본 명세서에 있어서, 점착 시트는, 피착체에 첩착한 후에 박리 가능한 점착력을 가져, 접착제층과 같은 강고하게 피착체에 고정되는 접착력을 갖는 접착 시트와는 상이하다.
(점착 시트)
본 실시형태에 관련된 반도체 장치의 제조 방법에 있어서는, 기재 (11) 와, 점착제층 (13) 을 구비하는 점착 시트 (1B) 를 사용한다 (도 6A 참조).
(기재)
기재 (11) 는 특별히 한정되지 않고, 예를 들어 제 1 실시형태에서 설명한 기재와 동일한 기재를 사용할 수 있다.
(점착제층)
점착제층 (13) 은, 기재 (11) 에 형성되어 있다. 점착제층 (13) 은, 제 3 실시형태에서 설명한 점착제층과 동일한 점착제층을 사용할 수 있다.
(반도체 장치의 제조 방법)
도 6 (도 6A ∼ 도 6E) 및 도 7 (도 7A ∼ 도 7D) 은, 본 실시형태에 관련된 반도체 장치의 제조 방법의 일례를 나타내는 도면이다.
본 실시형태에 관련된 반도체 장치의 제조 방법에 있어서는, 점착 시트 (1B) 를 사용한다.
·반도체 칩 첩착 공정
도 6A 에는, 점착 시트 (1B) 의 점착제층 (13) 에 반도체 칩 (CP) 을 첩착시키는 공정 (반도체 칩 첩착 공정) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에서 사용하는 반도체 칩 (CP) 은, 접속 단자 (W3) 가 형성된 회로면 (W1) 과, 회로면 (W1) 과는 반대측인 소자 이면으로서의 칩 이면 (W2) 을 갖는다. 접착제층 (14) 은, 반도체 칩 (CP) 의 칩 이면 (W2) 에 형성되어 있다. 접착제층 (14) 에 함유되는 접착제로는, 예를 들어 전술한 제 1 접착제 조성물 및 전술한 제 2 접착제 조성물 중 적어도 어느 접착제 조성물인 것이 바람직하다.
본 실시형태에 있어서는, 도 6B 에 나타내는 바와 같이, 접착제층 (14) 을 개재하여 복수의 반도체 칩 (CP) 을 점착 시트 (1B) 의 점착제층 (13) 에 첩착시킨다. 반도체 칩 (CP) 을 첩착시킬 때는, 1 개씩 첩착시켜도 되고, 복수의 반도체 칩 (CP) 을 동시에 첩착시켜도 된다.
·보강 프레임 첩착 공정
본 실시형태에 있어서는, 점착 시트 (1B) 에 보강 프레임 (2) 을 첩착하는 공정 (보강 프레임 첩착 공정) 을 추가로 갖는 것이 바람직하다 (도 6A 및 도 6B 참조). 보강 프레임 (2) 을 점착 시트 (1B) 에 첩착함으로써, 반도체 장치의 제조 방법의 프로세스 중에 있어서의 반도체 칩 (CP) 을 첩착시킨 점착 시트 (1B) 의 취급성 등이 향상된다.
보강 프레임 (2) 의 형상은 특별히 한정되지 않고, 보강 프레임 (2) 의 예시로는, 제 1 실시형태와 동일하다.
본 실시형태에 있어서도, 보강 프레임 (2) 을 첩착하는 공정은, 반도체 칩 (CP) 을 점착 시트 (1B) 에 첩착시키는 공정 전에 실시해도 되고, 반도체 칩 (CP) 을 점착 시트 (1B) 에 첩착시키는 공정 후에 실시해도 된다.
·접착제층 경화 공정
도 6C 에는, 접착제층 (14) 을 경화시켜 경화 접착제층 (14A) 을 형성하는 공정 (접착제층 경화 공정) 을 설명하는 단면 개략도가 나타나 있다. 접착제층 (14) 을 경화시킴으로써, 반도체 칩 (CP) 은, 경화 접착제층 (14A) 에 보다 강고하게 접착되어, 후의 수지 봉지 공정에 있어서의 반도체 칩 (CP) 의 이동을 억제할 수 있다.
접착제층 (14) 을 경화시키는 방법은, 제 1 실시형태와 동일하게, 접착제층 (14) 이 함유하는 접착제의 종류에 따라 적절히 선택하는 것이 바람직하다.
본 실시형태에 있어서도, 보강 프레임 (2) 이 점착 시트 (1B) 에 첩착되어 있기 때문에, 접착제층 (14) 이 경화할 때의 수축에 의한 점착 시트 (1B) 의 휨 및 컬을 억제할 수 있다. 따라서, 접착제층 (14) 을 경화시켜 경화 접착제층 (14A) 을 형성하는 공정 전에, 점착제층 (13) 에 보강 프레임 (2) 을 첩착시켜 두는 것이 바람직하다.
·봉지 공정
도 6D 에는, 경화 접착제층 (14A) 의 형성 후, 복수의 반도체 칩 (CP) 을 봉지하는 공정 (봉지 공정) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에서는, 반도체 칩 (CP) 의 회로면 (W1) 측을 봉지 부재 (30) 에 의해 덮음으로써 봉지체 (3B) 가 형성된다. 복수의 반도체 칩 (CP) 사이에도 봉지 부재 (30) 가 충전되어 있다. 본 실시형태에 있어서는, 보강 프레임 (2) 및 경화 접착제층 (14A) 이 봉지체 (3B) 의 내부에 들어가 있기 때문에, 봉지체 (3B) 의 강성이 향상되어, 수지 봉지 후에 발생하는 반도체 패키지의 휘어짐을 억제할 수 있다. 봉지 부재 (30) 를 사용하여 복수의 반도체 칩 (CP) 을 봉지하는 방법은, 특별히 한정되지 않고, 예를 들어 제 1 실시형태에서 설명한 방법 등을 들 수 있다. 봉지 부재 (30) 의 재질로는, 예를 들어 제 1 실시형태에서 설명한 재료나 조성물 등을 들 수 있다.
본 실시형태에 있어서도, 제 1 실시형태에서 설명한 추가의 경화 공정을 실시해도 된다. 또한, 추가의 경화 공정을 실시하지 않고 봉지 공정에 있어서의 가열에 의해 봉지 부재 (30) 를 충분히 경화시켜도 된다.
·점착 시트 박리 공정
도 6E 에는, 복수의 반도체 칩 (CP) 을 봉지한 후에, 점착 시트 (1B) 를 박리하는 공정 (점착 시트 박리 공정이라고 칭하는 경우가 있다.) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에서는, 경화 접착제층 (14A) 을 봉지체 (3B) 에 남긴 채, 점착 시트 (1B)(기재 (11) 및 점착제층 (13)) 를 봉지체 (3B) 로부터 박리한다. 점착 시트 (1B) 는, 점착제층 (13) 과 경화 접착제층 (14A) 의 계면에서 박리 가능하다.
·접속 단자 노출 공정
도 7A 에는, 봉지체 (3B) 의 표면에 반도체 칩 (CP) 의 접속 단자 (W3) 를 노출시키는 공정 (접속 단자 노출 공정) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에서는, 반도체 칩 (CP) 의 회로면 (W1) 이나 접속 단자 (W3) 를 덮는 봉지체 (3B) 의 봉지 수지층의 일부 또는 전체를 제거하여 접속 단자 (W3) 를 노출시킨다. 본 실시형태의 접속 단자 노출 공정은, 제 1 실시형태와 동일하게 하여 실시할 수 있다.
·재배선층 형성 공정
도 7B 에는, 반도체 칩 (CP) 과 전기적으로 접속하는 재배선층 (4) 을 형성하는 공정 (재배선층 형성 공정) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에서는, 재배선층 (4) 과 봉지체 (3B) 의 표면에 노출시킨 접속 단자 (W3) 를 전기적으로 접속시킨다. 본 실시형태의 재배선층 형성 공정은, 제 1 실시형태와 동일하게 하여 실시할 수 있다.
본 실시형태의 재배선층 (4) 도, 외부 단자 전극을 접속시키기 위한 외부 전극 패드 (41) 를 갖는다. 본 실시형태에 있어서도, 외부 전극 패드 (41) 는, 복수 지점에 형성되어 있다. 본 실시형태에 있어서도, 반도체 칩 (CP) 의 영역 외에 팬 아웃 (Fan-Out) 시킨 외부 전극 패드 (41) 도 형성되어 있다.
·외부 단자 전극 접속 공정
도 7C 에는, 재배선층 (4) 에 외부 단자 전극 (5) 을 전기적으로 접속시키는 공정 (외부 단자 전극 접속 공정) 을 설명하는 단면 개략도가 나타나 있다. 본 실시형태의 외부 단자 전극 접속 공정은, 제 1 실시형태와 동일하게 하여 실시할 수 있다.
·개편화 공정
도 7D 에는, 외부 단자 전극 (5) 이 접속된 봉지체 (3B) 를 개편화하는 공정 (개편화 공정) 을 설명하는 단면 개략도가 나타나 있다.
봉지체 (3B) 를 개편화하는 방법은, 특별히 한정되지 않고, 예를 들어 제 1 실시형태와 동일한 방법을 들 수 있다. 봉지체 (3B) 를 개편화하는 공정은, 봉지체 (3B) 를 다이싱 시트 등의 점착 시트에 첩착시켜 실시해도 된다.
본 실시형태에서는, 복수의 반도체 칩 (CP) 을 포함하도록 봉지체 (3B) 를 개편화함으로써, 복수의 반도체 칩 (CP) 을 포함한 반도체 패키지 (100C) 를 제조한다. 반도체 패키지 (100C) 에 있어서는, 반도체 칩 (CP) 의 칩 이면 (W2) 에 경화 접착제층 (14A) 이 형성되어 있다. 즉, 반도체 칩 (CP) 의 칩 이면 (W2) 에 형성되어 있던 접착제층 (14) 은, 수지 봉지 후에 박리되는 가고정용이 아니고, 경화 접착제층 (14A) 으로서 반도체 칩 (CP) 에 강고하게 접착되어 반도체 패키지 (100C) 의 일부로서 포함된다.
본 실시형태에 있어서도, 반도체 칩 (CP) 의 영역 외에 팬 아웃 (Fan-Out) 시킨 외부 전극 패드 (41) 에 외부 단자 전극 (5) 을 접속시키고 있기 때문에, 반도체 패키지 (100C) 는, 팬 아웃형의 웨이퍼 레벨 패키지 (FO-WLP) 로서 사용할 수 있다.
·실장 공정
본 실시형태의 반도체 장치의 제조 방법은, 반도체 패키지 (100C) 를, 프린트 배선 기판 등에 실장하는 공정 (실장 공정이라고 칭하는 경우가 있다.) 을 포함하는 것도 바람직하다.
·실시형태의 효과
본 실시형태에 관련된 반도체 장치의 제조 방법에 의하면, 제 1 실시형태와 동일한 효과를 발휘한다.
또, 본 실시형태에 관련된 반도체 장치의 제조 방법에 의하면, 반도체 칩 (CP) 은, 칩 이면 (W2) 에 형성되어 있던 접착제층 (14) 을 개재하여 점착 시트 (1B) 에 첩착되므로, 칩상으로 개편화되기 전의 웨이퍼 전체면에 접착제층이 적층된 적층체가 먼저 제작된 상태여도 사용할 수 있다.
〔제 5 실시형태〕
본 실시형태에 관련된 반도체 장치의 제조 방법은, 기재와 접착제층을 구비하고, 상기 접착제층이 제 1 접착제층과 제 2 접착제층을 포함하는 접착 적층체를 사용하는 제조 방법이다. 상기 제 1 접착제층과 상기 제 2 접착제층은, 서로 재질이 상이하다. 본 실시형태에 있어서는, 상기 기재 상에 상기 제 2 접착제층이 형성되고, 상기 제 2 접착제층 상에 상기 제 1 접착제층이 형성되어 있는 접착 적층체를 예로 들어 설명한다. 본 실시형태에서는, 접착 적층체의 기재로는, 예를 들어 수지 필름이 사용된다.
본 실시형태에 관련된 반도체 장치의 제조 방법은, 상기 제 1 접착제층에 경질 지지체를 첩착하는 공정과, 상기 기재를 상기 제 2 접착제층으로부터 박리하는 공정과, 상기 제 2 접착제층에 복수의 반도체 소자를 첩착하는 공정과, 상기 제 1 접착제층을 경화시켜 제 1 경화 접착제층과, 상기 제 2 접착제층을 경화시켜 제 2 경화 접착제층을 형성하는 공정과, 복수의 상기 반도체 소자를 봉지하여, 봉지 수지층을 갖는 봉지체를 형성하는 공정과, 상기 반도체 소자와 전기적으로 접속하는 재배선층을 형성하는 공정과, 상기 재배선층에 외부 단자 전극을 전기적으로 접속시키는 공정과, 상기 제 2 경화 접착제층을 상기 봉지체로부터 벗기지 않고, 상기 제 1 경화 접착제층 및 상기 경질 지지체를 제거하는 공정을 갖고, 상기 접착 적층체에 복수의 상기 반도체 소자를 첩착할 때에, 상기 반도체 소자의 접속 단자를 갖는 회로면과는 반대측인 소자 이면을 상기 접착제층을 향하게 하여 첩착하고, 상기 반도체 소자를 봉지하여 상기 봉지체를 형성한 후에, 상기 회로면을 덮는 상기 봉지 수지층의 일부 또는 전체를 제거하여 상기 접속 단자를 노출시키고, 노출시킨 상기 접속 단자에 상기 재배선층을 전기적으로 접속시킨다.
상기 기재를 제 2 접착제층으로부터 박리하는 공정에 있어서는, 상기 기재와 상기 제 2 접착제층의 계면에서 박리하는 것이 바람직하다.
제 1 접착제층과 제 2 접착제층을 동일한 공정으로 경화시키는 것이 바람직하고, 동시에 경화시키는 것이 보다 바람직하다.
(접착 적층체)
본 실시형태에 관련된 반도체 장치의 제조 방법에 있어서는, 기재 (11) 와, 제 1 접착제층 (15) 과, 제 2 접착제층 (16) 을 구비하는 접착 적층체 (1C) 를 사용한다 (도 8A 참조). 접착 적층체 (1C) 는, 기재 (11) 와 제 1 접착제층 (15) 사이에 제 2 접착제층 (16) 을 포함한다.
(기재)
기재 (11) 는 특별히 한정되지 않고, 예를 들어 제 1 실시형태에서 설명한 기재와 동일한 기재를 사용할 수 있다. 본 실시형태에서는, 기재 (11) 는, 가요성을 갖는 재질인 것이 바람직하다. 본 실시형태에서는, 기재 (11) 로서 수지 필름을 사용하는 경우를 예로 들어 설명한다.
(접착제층)
제 1 접착제층 (15) 및 제 2 접착제층 (16) 은, 외부로부터 에너지를 받아 경화하는 경화형 접착제를 함유하는 것이 바람직하다. 외부로부터 공급되는 에너지로는, 예를 들어 자외선, 전자선, 및 열 등을 들 수 있다. 제 1 접착제층 (15) 및 제 2 접착제층 (16) 은, 각각 독립적으로 자외선 경화형 접착제, 및 열 경화형 접착제 중 적어도 어느 일종을 함유하고 있는 것이 바람직하다. 본 실시형태에 있어서, 제 1 접착제층 (15) 에 함유되는 접착제 및 제 2 접착제층 (16) 에 함유되는 접착제로는, 각각 독립적으로 예를 들어 전술한 제 1 접착제 조성물 및 전술한 제 2 접착제 조성물 중 적어도 어느 접착제층 조성물인 것이 바람직하다. 또, 제 1 접착제층 (15) 및 제 2 접착제층 (16) 은, 자외선 경화형 접착제층인 것이 바람직하다. 제 1 접착제층 (15) 및 제 2 접착제층 (16) 이 자외선 경화형 접착제층인 경우, 경질 지지체 (17) 는, 자외선을 투과 가능한 재질로 형성되어 있는 것이 바람직하다.
(반도체 장치의 제조 방법)
도 8 (도 8A ∼ 도 8E) 및 도 9 (도 9A ∼ 도 9E) 는, 본 실시형태에 관련된 반도체 장치의 제조 방법의 일례를 나타내는 도면이다.
본 실시형태에 관련된 반도체 장치의 제조 방법에 있어서는, 접착 적층체 (1C) 를 사용한다.
·경질 지지체 첩착 공정
도 8A 에는, 제 1 접착제층 (15) 에 경질 지지체 (17) 를 첩착하는 공정 (경질 지지체 첩착 공정) 을 설명하는 단면 개략도가 나타나 있다.
경질 지지체 (17) 의 재질은, 기계적 강도, 및 내열성 등을 고려하여 적절히 결정하면 된다. 경질 지지체 (17) 의 재질은, 예를 들어 금속 재료, 비금속 무기 재료, 수지 재료, 및 복합 재료 등을 들 수 있다. 금속 재료로는, 예를 들어 SUS 등을 들 수 있다. 비금속 무기 재료로는, 예를 들어 유리, 및 실리콘 웨이퍼 등을 들 수 있다. 수지 재료로는, 예를 들어 에폭시, ABS, 아크릴, 엔지니어링 플라스틱, 슈퍼 엔지니어링 플라스틱, 폴리이미드, 및 폴리아미드이미드 등을 들 수 있다. 복합 재료로는, 예를 들어 유리에폭시 수지 등을 들 수 있다. 이들 재질 중에서도, SUS, 유리, 및 실리콘 웨이퍼 등이 바람직하다. 엔지니어링 플라스틱으로는, 나일론, 폴리카보네이트 (PC), 및 폴리에틸렌테레프탈레이트 (PET) 등을 들 수 있다. 슈퍼 엔지니어링 플라스틱으로는, 폴리페닐렌술파이드 (PPS), 폴리에테르술폰 (PES), 및 폴리에테르에테르케톤 (PEEK) 등을 들 수 있다.
경질 지지체 (17) 의 두께는, 기계적 강도, 및 취급성 등을 고려하여 적절히 결정하면 된다. 경질 지지체 (17) 의 두께는, 예를 들어 100 ㎛ 이상 50 mm 이하이다.
본 실시형태에서는, 제 2 접착제층 (16), 및 제 1 접착제층 (15) 이 경질 지지체 (17) 에 첩착되어 있으므로, 반도체 장치의 제조 방법의 프로세스 중에 있어서의 반도체 칩 (CP) 의 취급성 등이 향상된다.
·기재 박리 공정
도 8B 에는, 경질 지지체 첩착 공정 후에 접착 적층체 (1C) 로부터 기재 (11) 를 박리하는 공정 (기재 박리 공정) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에 관련된 제조 방법에 있어서, 접착 적층체 (1C) 는, 제 2 접착제층 (16) 과 기재 (11) 의 계면에서 박리 가능하다.
·반도체 칩 첩착 공정
도 8C 에는, 기재 (11) 를 박리함으로써 노출된 제 2 접착제층 (16) 에 반도체 칩 (CP) 을 첩착시키는 공정 (반도체 칩 첩착 공정) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에서 사용하는 반도체 칩 (CP) 은, 접속 단자 (W3) 가 형성된 회로면 (W1) 과, 회로면 (W1) 과는 반대측인 소자 이면으로서의 칩 이면 (W2) 을 갖는다.
본 실시형태에 있어서는, 도 8C 에 나타내는 바와 같이, 복수의 반도체 칩 (CP) 을 제 2 접착제층 (16) 에 첩착시킨다. 반도체 칩 (CP) 을 첩착시킬 때는, 1 개씩 첩착시켜도 되고, 복수의 반도체 칩 (CP) 을 동시에 첩착시켜도 된다.
·접착제층 경화 공정
도 8D 에는, 제 1 접착제층 (15) 을 경화시켜 제 1 경화 접착제층 (15A) 을 형성하고, 제 2 접착제층 (16) 을 경화시켜 제 2 경화 접착제층 (16A) 을 형성하는 공정 (접착제층 경화 공정) 을 설명하는 단면 개략도가 나타나 있다. 제 2 접착제층 (16) 을 경화시킴으로써, 반도체 칩 (CP) 은, 제 2 경화 접착제층 (16A) 에 보다 강고하게 접착되어, 후의 수지 봉지 공정에 있어서의 반도체 칩 (CP) 의 이동을 억제할 수 있다.
제 1 접착제층 (15) 및 제 2 접착제층 (16) 을 경화시키는 방법은, 제 1 실시형태와 동일하게, 제 1 접착제층 (15) 및 제 2 접착제층 (16) 이 함유하는 접착제의 종류에 따라 적절히 선택하는 것이 바람직하다. 제 1 접착제층 (15) 및 제 2 접착제층 (16) 이 동일한 경화 방식의 접착제로 구성되어 있는 경우에는, 제 1 접착제층 (15) 및 제 2 접착제층 (16) 을 동시에 경화시키는 것이 바람직하다.
제 2 경화 접착제층 (16A) 을, 칩 이면을 보호하기 위한 보호막으로서 이용하는 경우, 이 보호막은, 착색되어 있는 것이 바람직하고, 흑색인 것이 보다 바람직하다. 그 때문에, 제 2 접착제층 (16) 에는, 전술한 착색제가 배합되어 있는 것이 바람직하다.
·봉지 공정
도 8E 에는, 제 1 경화 접착제층 (15A), 및 제 2 경화 접착제층 (16A) 의 형성 후, 복수의 반도체 칩 (CP) 을 봉지하는 공정 (봉지 공정) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에서는, 반도체 칩 (CP) 의 회로면 (W1) 측을 봉지 부재 (30) 에 의해 덮음으로써 봉지체 (3) 가 형성된다. 복수의 반도체 칩 (CP) 사이에도 봉지 부재 (30) 가 충전되어 있다. 본 실시형태에 있어서는, 경질 지지체 (17) 가 봉지체 (3) 에 첩착되어 있기 때문에, 봉지체 (3) 의 강성이 향상되어, 수지 봉지 후에 발생하는 반도체 패키지의 휘어짐을 억제할 수 있다. 봉지 부재 (30) 를 사용하여 복수의 반도체 칩 (CP) 을 봉지하는 방법은, 특별히 한정되지 않고, 예를 들어 제 1 실시형태에서 설명한 방법 등을 들 수 있다. 봉지 부재 (30) 의 재질로는, 예를 들어 제 1 실시형태에서 설명한 재료나 조성물 등을 들 수 있다.
본 실시형태에 있어서도, 제 1 실시형태에서 설명한 추가의 경화 공정을 실시해도 된다. 또한, 추가의 경화 공정을 실시하지 않고 봉지 공정에 있어서의 가열에 의해 봉지 부재 (30) 를 충분히 경화시켜도 된다.
·접속 단자 노출 공정
도 9A 에는, 봉지체 (3) 의 표면에 반도체 칩 (CP) 의 접속 단자 (W3) 를 노출시키는 공정 (접속 단자 노출 공정) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에서는, 반도체 칩 (CP) 의 회로면 (W1) 이나 접속 단자 (W3) 를 덮는 봉지체 (3) 의 봉지 수지층의 일부 또는 전체를 제거하여 접속 단자 (W3) 를 노출시킨다. 본 실시형태의 접속 단자 노출 공정은, 제 1 실시형태와 동일하게 하여 실시할 수 있다.
·재배선층 형성 공정
도 9B 에는, 반도체 칩 (CP) 과 전기적으로 접속하는 재배선층 (4) 을 형성하는 공정 (재배선층 형성 공정) 을 설명하는 단면 개략도가 나타나 있다.
본 실시형태에서는, 재배선층 (4) 과 봉지체 (3) 의 표면에 노출시킨 접속 단자 (W3) 를 전기적으로 접속시킨다. 본 실시형태의 재배선층 형성 공정은, 제 1 실시형태와 동일하게 하여 실시할 수 있다.
본 실시형태의 재배선층 (4) 도, 외부 단자 전극을 접속시키기 위한 외부 전극 패드 (41) 를 갖는다. 본 실시형태에 있어서도, 외부 전극 패드 (41) 는, 복수 지점에 형성되어 있다. 본 실시형태에 있어서도, 반도체 칩 (CP) 의 영역 외에 팬 아웃 (Fan-Out) 시킨 외부 전극 패드 (41) 도 형성되어 있다.
·외부 단자 전극 접속 공정
도 9C 에는, 재배선층 (4) 에 외부 단자 전극 (5) 을 전기적으로 접속시키는 공정 (외부 단자 전극 접속 공정) 을 설명하는 단면 개략도가 나타나 있다. 본 실시형태의 외부 단자 전극 접속 공정은, 제 1 실시형태와 동일하게 하여 실시할 수 있다.
·제거 공정
도 9D 에는, 경질 지지체 (17) 를 제거하는 공정 (제거 공정) 을 설명하는 단면 개략도가 나타나 있다. 본 실시형태에서는, 추가로 제 1 경화 접착제층 (15A) 도 제거하여, 제 2 경화 접착제층 (16A) 을 노출시킨다. 제 2 경화 접착제층 (16A) 을, 칩 이면을 보호하기 위한 보호막으로서 이용할 수도 있다. 보호막으로서의 제 2 경화 접착제층 (16A) 의 표면은, 레이저 마킹 등에 의해 인자가 실시되어도 된다.
·개편화 공정
도 9E 에는, 외부 단자 전극 (5) 이 접속된 봉지체 (3) 를 개편화하는 공정 (개편화 공정) 을 설명하는 단면 개략도가 나타나 있다.
봉지체 (3) 를 개편화하는 방법은, 특별히 한정되지 않고, 예를 들어 제 1 실시형태와 동일한 방법을 들 수 있다. 봉지체 (3) 를 개편화하는 공정은, 봉지체 (3) 를 다이싱 시트 등의 점착 시트에 첩착시켜 실시해도 된다.
본 실시형태에서는, 복수의 반도체 칩 (CP) 을 포함하도록 봉지체 (3) 를 개편화함으로써, 복수의 반도체 칩 (CP) 을 포함한 반도체 패키지 (100) 를 제조한다. 반도체 패키지 (100) 에 있어서는, 반도체 칩 (CP) 의 칩 이면 (W2) 에 제 2 경화 접착제층 (16A) 이 형성되어 있다. 즉, 반도체 칩 (CP) 의 칩 이면 (W2) 에 형성되어 있던 제 2 접착제층 (16) 은, 수지 봉지 후에 박리되는 가고정용이 아니고, 제 2 경화 접착제층 (16A) 으로서 반도체 칩 (CP) 에 강고하게 접착되어 반도체 패키지 (100) 의 일부로서 포함된다.
본 실시형태에 있어서도, 반도체 칩 (CP) 의 영역 외에 팬 아웃 (Fan-Out) 시킨 외부 전극 패드 (41) 에 외부 단자 전극 (5) 을 접속시키고 있기 때문에, 반도체 패키지 (100) 는, 팬 아웃형의 웨이퍼 레벨 패키지 (FO-WLP) 로서 사용할 수 있다.
·실장 공정
본 실시형태의 반도체 장치의 제조 방법은, 반도체 패키지 (100) 를, 프린트 배선 기판 등에 실장하는 공정 (실장 공정이라고 칭하는 경우가 있다.) 을 포함하는 것도 바람직하다.
·실시형태의 효과
본 실시형태에 관련된 반도체 장치의 제조 방법에 의하면, 경질 지지체 (17) 가 제 1 접착제층 (15) 에 첩착되어 있기 때문에, 경질 지지체 (17) 와 제 1 접착제층 (15) 의 접착성을 확보하여, 봉지 시에 있어서의 반도체 칩 (CP) 의 위치 어긋남을 억제할 수 있다. 또, 제 2 경화 접착제층 (16A) 을, 최종적으로 칩 이면에 남는 보호막으로서 이용할 수 있다. 위치 어긋남 억제 기능, 및 보호 기능을 갖는 제 1 경화 접착제층 (15A) 과 제 2 경화 접착제층 (16A) 을 동일한 공정으로 형성할 수 있으므로, 제조 공정을 간략화할 수 있다.
〔실시형태의 변형〕
본 발명은, 상기 서술한 실시형태로 전혀 한정되지 않는다. 본 발명은, 본 발명의 목적을 달성할 수 있는 범위에서, 상기 서술한 실시형태를 변형한 양태 등을 포함한다.
예를 들어, 반도체 웨이퍼나 반도체 칩에 있어서의 회로 등은, 도시한 배열이나 형상 등으로 한정되지 않는다. 반도체 패키지에 있어서의 외부 단자 전극과의 접속 구조 등도, 전술한 실시형태에서 설명한 양태로 한정되지 않는다. 전술한 실시형태에서는, FO-WLP 타입의 반도체 패키지를 제조하는 양태를 예로 들어 설명했지만, 본 발명은, 팬 인형의 WLP 등의 기타 반도체 패키지를 제조하는 양태에도 적용할 수 있다.
상기 실시형태에서는, 복수의 반도체 칩을 포함하도록 봉지체를 개편화함으로써, 복수의 반도체 칩을 포함한 반도체 패키지를 제조하는 양태를 예로 들어 설명했지만, 본 발명은 이와 같은 양태로 한정되지 않는다. 예를 들어, 개편화 공정은, 각각의 반도체 패키지가 반도체 칩 등의 반도체 소자를 1 개씩 포함하도록, 봉지체를 개편화하는 양태여도 된다. 또, 예를 들어 개편화 공정은, 각각의 반도체 패키지가 반도체 칩 등의 반도체 소자를 3 개 이상 포함하도록, 봉지체를 개편화하는 양태여도 된다.
상기 실시형태에서는, 적층된 접착제층을 개재하여 반도체 소자를 기재에 첩착하는 양태를 예로 들어 설명했지만, 접착제층의 적층수는, 2 층으로 한정되지 않고, 3 층 이상이어도 된다.
상기 실시형태에서는, 기재에 접착제층이 적층된 접착 적층체를 예로 들어 설명했지만, 본 발명은 이와 같은 양태로 한정되지 않는다. 다른 실시형태로는, 예를 들어 반도체 칩 등의 반도체 소자에, 접착제층이 적층되어 있는 양태여도 된다. 이 양태의 경우, 반도체 소자는, 소자 이면의 접착제층을 개재하여, 기재에 첩착되어도 되고, 소자 이면의 접착제층과 점착 시트의 점착제층을 개재하여, 점착 시트에 첩착되어도 된다. 반도체 소자에 적층되는 접착제층의 적층수는, 2 층으로 한정되지 않고, 3 층 이상이어도 된다.

Claims (15)

  1. 기재와 반도체 소자를 접착제층을 개재하여 첩착하는 공정과,
    상기 접착제층을 경화시켜 경화 접착제층을 형성하는 공정과,
    복수의 상기 반도체 소자를 봉지하여, 봉지 수지층을 갖는 봉지체를 형성하는 공정과,
    상기 경화 접착제층을 상기 봉지체로부터 벗기지 않고, 상기 기재를 상기 봉지체로부터 박리하는 공정과,
    상기 반도체 소자와 전기적으로 접속하는 재배선층을 형성하는 공정과,
    상기 재배선층에 외부 단자 전극을 전기적으로 접속시키는 공정을 갖는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 기재와 상기 접착제층을 갖는 접착 적층체의 상기 접착제층에, 복수의 상기 반도체 소자를 첩착하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 2 항에 있어서,
    상기 접착제층은, 상기 기재에 직접, 적층되어 있는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 2 항에 있어서,
    상기 접착제층과, 상기 기재 사이에, 점착제층을 포함하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 기재를 상기 봉지체로부터 박리하는 공정은, 상기 경화 접착제층을 상기 봉지체로부터 벗기지 않고, 상기 점착제층과 상기 경화 접착제층의 계면에서 박리하는 공정인
    것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 점착제층은, 열팽창성 점착제층인
    것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 1 항에 있어서,
    상기 반도체 소자는, 상기 접착제층을 갖는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 기재와 점착제층을 갖는 점착 시트의 상기 점착제층에, 상기 반도체 소자의 상기 접착제층이 첩합되는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 8 항에 있어서,
    상기 기재를 상기 봉지체로부터 박리하는 공정은, 상기 경화 접착제층을 상기 봉지체로부터 벗기지 않고, 상기 점착제층과 상기 경화 접착제층의 계면에서 박리하는 공정인
    것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 2 항에 있어서,
    상기 접착제층은, 제 1 접착제층과 제 2 접착제층을 적어도 포함하고,
    상기 제 1 접착제층과 상기 제 2 접착제층은, 서로 재질이 상이한
    것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 10 항에 있어서,
    상기 접착제층을 경화시켜 상기 경화 접착제층을 형성하는 공정은, 상기 제 1 접착제층을 경화시켜 제 1 경화 접착제층과, 상기 제 2 접착제층을 경화시켜 제 2 경화 접착제층을 형성하는 공정인
    것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 2 항에 있어서,
    복수의 상기 반도체 소자와 상기 기재를 상기 접착제층을 개재하여 첩착할 때에, 상기 반도체 소자의 접속 단자를 갖는 회로면과는 반대측인 소자 이면을 상기 접착제층을 향하게 하여 첩착하고,
    복수의 상기 반도체 소자를 봉지하여 상기 봉지체를 형성한 후에, 상기 회로면을 덮는 상기 봉지 수지층의 일부 또는 전체를 제거하여 상기 접속 단자를 노출시키고,
    노출시킨 상기 접속 단자에 상기 재배선층을 전기적으로 접속시키는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 2 항에 있어서,
    복수의 상기 반도체 소자와 상기 기재를 상기 접착제층을 개재하여 첩착할 때에, 상기 반도체 소자의 접속 단자를 갖는 회로면을 상기 접착제층을 향하게 하여 첩착하고,
    상기 봉지체로부터 상기 기재를 박리한 후에, 상기 회로면을 덮는 상기 경화 접착제층의 일부 또는 전체를 제거하여 상기 접속 단자를 노출시키고,
    노출시킨 상기 접속 단자에 상기 재배선층을 전기적으로 접속시키는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 접착제층을 경화시켜 상기 경화 접착제층을 형성하는 공정 전에, 상기 접착제층에 보강 프레임을 첩착하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 기재와,
    접착제 조성물을 함유하는 접착제층을 구비하는 접착 적층체로서,
    상기 접착제 조성물은, 바인더 폴리머 성분, 및 경화성 성분을 함유하고,
    상기 접착 적층체의 상기 접착제층에 복수의 반도체 소자를 첩착하는 공정과,
    상기 접착제층을 경화시켜 경화 접착제층을 형성하는 공정과,
    복수의 상기 반도체 소자를 봉지하여 봉지체를 형성하는 공정과,
    상기 경화 접착제층을 상기 봉지체로부터 벗기지 않고, 상기 기재를 상기 봉지체로부터 박리하는 공정과,
    상기 반도체 소자와 전기적으로 접속하는 재배선층을 형성하는 공정과,
    상기 재배선층에 외부 단자 전극을 전기적으로 접속시키는 공정을 갖는 반도체 장치의 제조 프로세스에 사용되는
    것을 특징으로 하는 접착 적층체.
KR1020180088146A 2017-08-04 2018-07-27 반도체 장치의 제조 방법, 및 접착 적층체 KR102611585B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017151766A JP2019033124A (ja) 2017-08-04 2017-08-04 半導体装置の製造方法、及び接着積層体
JPJP-P-2017-151766 2017-08-04

Publications (2)

Publication Number Publication Date
KR20190015117A true KR20190015117A (ko) 2019-02-13
KR102611585B1 KR102611585B1 (ko) 2023-12-07

Family

ID=65366709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180088146A KR102611585B1 (ko) 2017-08-04 2018-07-27 반도체 장치의 제조 방법, 및 접착 적층체

Country Status (4)

Country Link
JP (1) JP2019033124A (ko)
KR (1) KR102611585B1 (ko)
CN (1) CN109390240A (ko)
TW (1) TW201921606A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11202111595PA (en) * 2019-04-26 2021-11-29 Mitsui Chemicals Tohcello Inc Adhesive film and method for manufacturing electronic device
WO2022118480A1 (ja) * 2020-12-04 2022-06-09 昭和電工マテリアルズ株式会社 半導体装置の製造方法
CN113078251A (zh) * 2021-03-16 2021-07-06 广东良友科技有限公司 一种大功率led全固态光源模块封装方法及其封装结构
WO2024095464A1 (ja) * 2022-11-04 2024-05-10 株式会社レゾナック 半導体デバイスの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044587A (ja) * 2009-08-21 2011-03-03 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
KR20140035356A (ko) * 2011-07-15 2014-03-21 닛토덴코 가부시키가이샤 전자 부품의 제조 방법 및 상기 제조 방법에 사용하는 점착 시트
JP2014192463A (ja) * 2013-03-28 2014-10-06 Lintec Corp 樹脂膜形成用シート

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221417A (ja) * 2003-01-16 2004-08-05 Casio Comput Co Ltd 半導体装置およびその製造方法
US20130337608A1 (en) * 2011-03-10 2013-12-19 Sumitomo Bakelite Co., Ltd. Semiconductor device, and process for manufacturing semiconductor device
JP2014239154A (ja) * 2013-06-07 2014-12-18 日東電工株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044587A (ja) * 2009-08-21 2011-03-03 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
KR20140035356A (ko) * 2011-07-15 2014-03-21 닛토덴코 가부시키가이샤 전자 부품의 제조 방법 및 상기 제조 방법에 사용하는 점착 시트
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
JP2014192463A (ja) * 2013-03-28 2014-10-06 Lintec Corp 樹脂膜形成用シート

Also Published As

Publication number Publication date
CN109390240A (zh) 2019-02-26
JP2019033124A (ja) 2019-02-28
TW201921606A (zh) 2019-06-01
KR102611585B1 (ko) 2023-12-07

Similar Documents

Publication Publication Date Title
JP5917215B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
KR101492629B1 (ko) 점접착제 조성물, 점접착 시트 및 반도체장치의 제조방법
KR102611585B1 (ko) 반도체 장치의 제조 방법, 및 접착 적층체
KR101370245B1 (ko) 점접착제 조성물, 점접착 시트 및 반도체장치의 제조방법
KR20080088487A (ko) 점접착제 조성물, 점접착 시트 및 반도체장치의 제조방법
JP6250265B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
US20080124839A1 (en) Adhesive Composition, Adhesive Sheet and Production Process for Semiconductor Device
KR20160060073A (ko) 반도체칩 밀봉용 열경화성 수지 시트 및 반도체 패키지의 제조 방법
KR101969991B1 (ko) 칩용 수지막 형성용 시트
JP5005258B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
US20120196404A1 (en) Adhesive Compositions for a Semiconductor, an Adhesive Sheet for a Semiconductor and a Production Method of a Semiconductor Device
KR101752992B1 (ko) 접착제 조성물, 접착 시트 및 반도체 장치의 제조 방법
JP6029544B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
JP5237647B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP5005325B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
WO2018212171A1 (ja) 半導体装置及びその製造方法
EP2927952B1 (en) Sheet for forming resin film for chips and method for manufacturing semiconductor device
JP2010132807A (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
TWI825080B (zh) 半導體晶片的製造方法
TWI822962B (zh) 具第1保護膜之工件加工物的製造方法
JP2009203332A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP2023020205A (ja) 半導体素子封止用積層体、及び、半導体装置の製造方法
JP6029536B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
KR101093322B1 (ko) 점접착제 조성물, 점접착 시트 및 반도체장치의 제조방법
JP2008247937A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant