KR20190014997A - Communication method and display device using the same - Google Patents
Communication method and display device using the same Download PDFInfo
- Publication number
- KR20190014997A KR20190014997A KR1020170099230A KR20170099230A KR20190014997A KR 20190014997 A KR20190014997 A KR 20190014997A KR 1020170099230 A KR1020170099230 A KR 1020170099230A KR 20170099230 A KR20170099230 A KR 20170099230A KR 20190014997 A KR20190014997 A KR 20190014997A
- Authority
- KR
- South Korea
- Prior art keywords
- video data
- data
- digital video
- signal
- module
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 230000006854 communication Effects 0.000 title claims abstract description 11
- 238000004891 communication Methods 0.000 title claims abstract description 11
- 230000005540 biological transmission Effects 0.000 claims abstract description 103
- 230000000630 rising effect Effects 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 description 24
- 238000010586 diagram Methods 0.000 description 15
- 239000010408 film Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 101000658638 Arabidopsis thaliana Protein TRANSPARENT TESTA 1 Proteins 0.000 description 3
- 230000007175 bidirectional communication Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
- H04N21/4405—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video stream decryption
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/234—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs
- H04N21/2347—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving video stream encryption
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
- H04N21/4385—Multiplex stream processing, e.g. multiplex stream decrypting
- H04N21/43853—Multiplex stream processing, e.g. multiplex stream decrypting involving multiplex stream decryption
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/268—Signal distribution or switching
-
- H04N5/4401—
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
본 발명은 통신 방법과 이를 이용한 표시장치에 관한 것이다.The present invention relates to a communication method and a display device using the same.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광 표시장치(OLED: Organic Light Emitting Display)와 같은 여러가지 표시장치가 활용되고 있다. 이들 중에서 유기발광 표시장치는 저전압 구동이 가능하고, 박형이며, 시야각이 우수하고, 응답속도가 빠른 특성이 있다.As the information society develops, the demand for display devices for displaying images is increasing in various forms. In recent years, various display devices such as a liquid crystal display (LCD), a plasma display panel (PDP), and an organic light emitting display (OLED) have been used. Of these, the organic light emitting display device can be driven at a low voltage, is thin, has excellent viewing angle, and has a high response speed.
유기발광 표시장치는 데이터 라인들, 스캔 라인들, 데이터 라인들과 스캔 라인들의 교차부들에 형성된 화소들을 구비하는 표시패널, 스캔 라인들에 스캔 신호들을 공급하는 스캔 구동부, 데이터 라인들에 데이터전압들을 공급하는 데이터 구동부, 스캔 구동부와 데이터 구동부의 동작 타이밍을 제어하는 타이밍 제어부, 및 화소들, 스캔 구동부, 데이터 구동부, 및 타이밍 제어부에 구동 전압들을 공급하는 전원 공급부를 포함한다. 화소들 각각은 유기발광다이오드(organic light emitting diode), 게이트 전극의 전압에 따라 유기발광다이오드에 공급되는 전류의 양을 조절하는 구동 트랜지스터(transistor), 스캔 라인의 스캔 신호에 응답하여 데이터라인의 데이터전압을 구동 트랜지스터의 게이트 전극에 공급하는 스캔 트랜지스터, 및 구동 트랜지스터의 게이트 전극의 전압을 소정의 기간 동안 유지하기 위한 스토리지 커패시터를 포함한다.The organic light emitting display includes a display panel including pixels formed at intersections of data lines, scan lines, data lines and scan lines, a scan driver for supplying scan signals to the scan lines, A timing controller for controlling the operation timings of the scan driver and the data driver, and a power supplier for supplying driving voltages to the pixels, the scan driver, the data driver, and the timing controller. Each of the pixels includes an organic light emitting diode, a driving transistor for controlling the amount of current supplied to the organic light emitting diode according to the voltage of the gate electrode, A scan transistor for supplying a voltage to the gate electrode of the driving transistor, and a storage capacitor for holding the voltage of the gate electrode of the driving transistor for a predetermined period of time.
구동 트랜지스터의 문턱전압(threshold voltage)은 유기발광 표시장치의 제조시의 공정 편차 또는 장기간 구동으로 인한 구동 트랜지스터의 열화 등의 원인으로 인하여 화소마다 달라질 수 있다. 즉, 화소들에 동일한 데이터전압을 인가하는 경우 유기발광다이오드에 공급되는 전류는 동일하여야 하나, 화소들 사이의 구동 트랜지스터의 문턱전압의 차이로 인하여 화소들에 동일한 데이터전압을 인가하더라도 유기발광다이오드에 공급되는 전류가 화소마다 달라질 수 있다. 또한, 유기발광다이오드 역시 장기간 구동으로 인한 열화될 수 있으며, 이 경우 유기발광다이오드의 휘도가 화소마다 달라질 수 있다. 이에 따라, 화소들에 동일한 데이터전압을 인가하더라도, 유기발광다이오드가 발광하는 휘도가 화소마다 달라질 수 있다. 이를 해결하기 위해, 구동 트랜지스터의 문턱전압(threshold voltage)과 전자 이동도(mobility)를 보상하는 보상 방법이 제안되었다.The threshold voltage of the driving transistor may vary from pixel to pixel due to a process variation during manufacture of the organic light emitting display device or deterioration of the driving transistor due to long term driving. That is, when the same data voltage is applied to the pixels, the current supplied to the organic light emitting diode should be the same. However, even if the same data voltage is applied to the pixels due to the difference in threshold voltage of the driving transistor between the pixels, The current supplied may vary from pixel to pixel. Also, the organic light emitting diode may be deteriorated due to long-term driving. In this case, the brightness of the organic light emitting diode may vary from pixel to pixel. Accordingly, even if the same data voltage is applied to the pixels, the luminance at which the organic light emitting diode emits light may vary from pixel to pixel. In order to solve this problem, a compensation method for compensating a threshold voltage and an electron mobility of a driving transistor has been proposed.
구동 트랜지스터의 문턱전압과 전자 이동도는 외부 보상 방법에 의해 보상될 수 있다. 외부 보상 방법은 화소에 미리 설정된 데이터전압을 공급하고, 미리 설정된 데이터전압에 따라 구동 트랜지스터의 소스 전압을 소정의 센싱 라인을 통해 센싱하며, 아날로그 디지털 컨버터(analog digital converter)를 이용하여 센싱된 전압을 디지털 데이터인 센싱 데이터로 변환하고, 센싱 데이터에 따라 화소에 공급될 디지털 영상 데이터를 보상하는 방법이다.The threshold voltage and electron mobility of the driving transistor can be compensated by the external compensation method. In the external compensation method, a predetermined data voltage is supplied to a pixel, a source voltage of the driving transistor is sensed through a predetermined sensing line according to a predetermined data voltage, and a sensed voltage is detected using an analog digital converter Converts the digital data into digital data sensing data, and compensates digital image data to be supplied to the pixels according to the sensing data.
한편, 최근에는 유기발광 표시장치의 일부 구성(들)을 외부의 시스템 보드로 분리하는 분리형 유기발광 표시장치가 제안되고 있다. 예를 들어, 타이밍 제어부와 전원 공급부가 외부의 시스템 보드로 분리될 수 있으며, 이 경우 분리형 유기발광 표시장치는 일부 구성들이 삭제될 뿐만 아니라 전원 플러그를 포함하지 않아도 되므로, 종래 유기발광 표시장치보다 얇고 가볍게 제작될 수 있다.Meanwhile, in recent years, there has been proposed a removable organic light emitting display device which separates a part of the organic light emitting display device (s) into an external system board. For example, the timing control unit and the power supply unit may be separated into an external system board. In this case, since the separated organic light emitting display device does not need to include a power plug as well as some configurations are deleted, It can be made lightly.
타이밍 제어부가 외부의 시스템 보드로 분리되는 경우, 외부로 노출되는 콘텐츠 보호를 위해 고대역 디지털 콘텐츠 보호(High-bandwidth Digital Content Protection, 이하 "HDCP"라 칭함) 기술로 디지털 비디오 데이터를 암호화하여 데이터 구동부로 전송해야 한다. HDCP가 지원되는 상용 인터페이스로는 DVI, HDMI, DP 등이 있다.When the timing controller is separated into an external system board, the digital video data is encrypted with high-bandwidth digital content protection (hereinafter referred to as " HDCP ") technology for protection of contents exposed to the outside, . Commercial interfaces with HDCP support include DVI, HDMI, and DP.
하지만, 유기발광 표시장치가 외부 보상 방법으로 구동 트랜지스터의 문턱전압과 전자 이동도를 보상하는 경우, 센싱 데이터를 데이터 구동부로부터 시스템 보드의 타이밍 제어부에 전송하여야 한다. 하지만, 현재 상용화된 인터페이스의 경우, 예를 들어 HDMI의 경우, 액티브 기간 동안 디지털 비디오 데이터를 전송하고, 버티컬 블랭크 기간 동안 고유의 패킷을 전송하므로, 센싱 데이터를 데이터 구동부로부터 시스템 보드의 타이밍 제어부로 전송하는 것이 불가능하다. 따라서, 외부 보상 방법을 이용하는 분리형 유기발광 표시장치에 적용할 수 있는 신규 인터페이스 개발이 필요하다.However, when the organic light emitting display device compensates the threshold voltage and the electron mobility of the driving transistor by the external compensation method, the sensing data must be transmitted from the data driver to the timing controller of the system board. However, in the case of the currently commercialized interface, for example, in the case of HDMI, since digital video data is transmitted during the active period and unique packets are transmitted during the vertical blank period, the sensing data is transmitted from the data driver to the timing controller It is impossible to do. Accordingly, there is a need to develop a new interface that can be applied to a separate organic light emitting display device using an external compensation method.
본 발명은 타이밍 제어부가 표시 모듈이 아닌 시스템 보드에 위치하는 표시장치에 적용할 수 있는 통신 방법과 이를 이용한 표시장치를 제공하기 위한 것이다.The present invention provides a communication method applicable to a display device in which a timing controller is located on a system board rather than a display module, and a display device using the same.
본 발명의 일 실시예에 따른 통신 방법은 디지털 비디오 데이터를 암호화하는 단계; 암호화된 디지털 비디오 데이터와 제어 신호들을 전송 패킷으로 변환한 후 케이블을 통해 시스템 보드의 제1 송신 모듈로부터 인터페이스 보드의 제1 수신 모듈로 전송하는 단계; 상기 전송 패킷으로부터 상기 암호화된 디지털 비디오 데이터와 상기 제어 신호들을 복원하는 단계; 상기 암호화된 디지털 비디오 데이터를 복원하는 단계; 및 복원된 디지털 비디오 데이터와 상기 제어 신호들을 상기 제1 수신 모듈로부터 표시패널 구동부로 전송하는 단계를 포함한다.A communication method according to an embodiment of the present invention includes: encrypting digital video data; Converting the encrypted digital video data and control signals into transmission packets, and transmitting the transmission packets from the first transmission module of the system board to the first reception module of the interface board through the cable; Recovering the encrypted digital video data and the control signals from the transport packet; Reconstructing the encrypted digital video data; And transmitting the restored digital video data and the control signals from the first receiving module to the display panel driving unit.
본 발명의 일 실시예에 따른 표시장치는 표시패널, 상기 표시패널에 구동 신호들을 인가하는 표시패널 구동부, 및 제1 수신 모듈을 갖는 인터페이스 보드를 포함하는 표시 모듈; 상기 표시패널 구동부의 동작 타이밍을 제어하기 위해 디지털 비디오 데이터와 제어 신호들을 출력하는 타이밍 제어부, 및 상기 제1 수신 모듈과 통신하는 제1 송신 모듈을 포함하는 시스템 보드; 및 상기 인터페이스 보드와 상기 시스템 보드를 연결하는 케이블을 구비하고, 상기 제1 송신 모듈은 상기 타이밍 제어부로부터 입력받은 디지털 비디오 데이터를 암호화하고, 암호화된 디지털 비디오 데이터와 제어 신호들을 전송 패킷으로 변환한 후 상기 케이블을 통해 상기 제1 수신 모듈로 전송하는 것을 특징으로 한다.A display device according to an embodiment of the present invention includes a display module including a display panel, a display panel driver for applying driving signals to the display panel, and an interface board having a first receiving module; A system board including a timing controller for outputting digital video data and control signals to control an operation timing of the display panel driver, and a first transmission module for communicating with the first reception module; And a cable connecting the interface board and the system board. The first transmission module encrypts digital video data received from the timing control unit, converts the encrypted digital video data and control signals into transmission packets And transmits the signal to the first receiving module through the cable.
본 발명의 실시예는 타이밍 콘트롤러를 표시 모듈이 아닌 시스템 보드에 배치하고, 표시 모듈과 시스템 보드 각각에 송신 모듈과 수신 모듈을 배치한다. 그 결과, 본 발명의 실시예는 케이블을 통해 양방향 통신할 수 있으므로, 외부 보상 방법을 이용하는 유기발광 표시장치에서도 타이밍 콘트롤러를 시스템 보드에 배치하더라도, 시스템 보드의 타이밍 콘트롤러의 디지털 비디오 데이터를 표시 모듈에 전송함과 더불어 표시패널로부터 센싱된 센싱 데이터를 표시 모듈로부터 시스템 보드의 타이밍 콘트롤러로 전송할 수 있는 신규 인터페이스를 제공할 수 있다.In the embodiment of the present invention, the timing controller is disposed on the system board instead of the display module, and the transmitting module and the receiving module are disposed on each of the display module and the system board. As a result, since the embodiment of the present invention can perform bi-directional communication through a cable, even if the timing controller is disposed on the system board in the organic light emitting display device using the external compensation method, the digital video data of the timing controller on the system board A new interface can be provided to transmit sensing data sensed from the display panel to the timing controller of the system board from the display module.
또한, 본 발명의 실시예는 타이밍 콘트롤러뿐만 아니라 전원 공급부를 표시 모듈이 아닌 시스템 보드에 배치하며, 케이블을 통해 복수의 구동 전압들을 표시 모듈에 공급한다. 그 결과, 본 발명의 실시예는 전원 공급부뿐만 아니라, 전원을 인가받기 위한 전원 플러그를 생략할 수 있으므로, 슬림화된 표시장치를 제공할 수 있다.In addition, in the embodiment of the present invention, not only the timing controller but also the power supply unit are disposed on the system board rather than the display module, and a plurality of driving voltages are supplied to the display module via the cable. As a result, the embodiment of the present invention can provide not only a power supply unit but also a power supply plug for receiving power, so that a slimmed display apparatus can be provided.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 보여주는 블록도이다.
도 2는 도 1의 전원 공급부, 타이밍 콘트롤러, 제1 송신 모듈, 제2 송신 모듈, 제1 수신 모듈, 및 제2 수신 모듈을 개략적으로 보여주는 블록도이다.
도 3은 시스템 보드에서 표시 모듈로의 통신방법을 보여주는 흐름도이다.
도 4는 표시 모듈에서 시스템 보드로의 통신방법을 보여주는 흐름도이다.
도 5는 제1 구동 모드에서 타이밍 콘트롤러에서 출력되는 제1 데이터 인에이블 신호, 제1 수직동기신호, 및 수평동기신호와, 제1 동기 신호 생성부에서 출력되는 제2 데이터 인에이블 신호, 및 제2 수직동기신호를 보여주는 파형도들이다.
도 6a 및 도 6b는 도 5의 제2 데이터 인에이블 신호를 보여주는 파형도들이다.
도 7은 제2 구동 모드에서 타이밍 콘트롤러에서 출력되는 제1 데이터 인에이블 신호, 제1 수직동기신호, 및 수평동기신호와, 제1 동기 신호 생성부에서 출력되는 제2 데이터 인에이블 신호, 및 제2 수직동기신호를 보여주는 파형도들이다.
도 8은 제3 구동 모드에서 타이밍 콘트롤러에서 출력되는 제1 데이터 인에이블 신호, 제1 수직동기신호, 및 수평동기신호와, 제1 동기 신호 생성부에서 출력되는 제2 데이터 인에이블 신호, 및 제2 수직동기신호를 보여주는 파형도들이다.
도 9는 도 2의 케이블의 일 예를 보여주는 예시도면이다.
도 10a 및 도 10b는 FHD 4 바이트 모드와 5 바이트 모드에서 Vx1 인터페이스로 디지털 비디오 데이터를 전송하는 경우 케이블의 레인별로 전송되는 데이터를 보여주는 예시도면들이다.
도 11a 및 도 11b는 UHD 4 바이트 모드와 5 바이트 모드에서 Vx1 인터페이스로 디지털 비디오 데이터를 전송하는 경우 케이블의 레인별로 전송되는 데이터를 보여주는 예시도면들이다.
도 12는 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다.
도 13은 도 12의 표시 모듈을 개략적으로 보여주는 블록도이다.
도 14는 도 13의 화소의 회로도이다.1 is a block diagram schematically showing a display device according to an embodiment of the present invention.
2 is a block diagram schematically illustrating the power supply unit, the timing controller, the first transmission module, the second transmission module, the first reception module, and the second reception module of FIG.
3 is a flowchart showing a method of communicating from the system board to the display module.
4 is a flowchart showing a method of communicating from the display module to the system board.
FIG. 5 is a timing chart of the first data enable signal, the first vertical synchronizing signal, and the horizontal synchronizing signal output from the timing controller in the first driving mode, the second data enable signal outputted from the first synchronizing signal generating section, 2 is a waveform diagram showing a vertical synchronization signal.
6A and 6B are waveform diagrams showing the second data enable signal of FIG.
FIG. 7 is a timing chart of the first data enable signal, the first vertical synchronizing signal, and the horizontal synchronizing signal output from the timing controller in the second driving mode, the second data enable signal outputted from the first synchronizing signal generating section, 2 is a waveform diagram showing a vertical synchronization signal.
FIG. 8 is a timing chart of the first data enable signal, the first vertical synchronizing signal, and the horizontal synchronizing signal output from the timing controller in the third drive mode, the second data enable signal output from the first synchronizing signal generating section, 2 is a waveform diagram showing a vertical synchronization signal.
Fig. 9 is an exemplary view showing an example of the cable of Fig. 2;
FIGS. 10A and 10B are illustrations showing data transmitted by lanes of a cable when digital video data is transmitted through the Vx1 interface in the FHD 4-byte mode and the 5-byte mode.
FIGS. 11A and 11B are illustrations showing data transmitted by lanes of a cable when digital video data is transmitted through the Vx1 interface in the UHD 4-byte mode and the 5-byte mode.
12 is a perspective view showing a display device according to an embodiment of the present invention.
13 is a block diagram schematically showing the display module of Fig.
14 is a circuit diagram of the pixel of Fig.
명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명의 핵심 구성과 관련이 없는 경우 및 본 발명의 기술분야에 공지된 구성과 기능에 대한 상세한 설명은 생략될 수 있다. 본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.Like reference numerals throughout the specification denote substantially identical components. In the following description, detailed descriptions of configurations and functions known in the technical field of the present invention and those not related to the core configuration of the present invention can be omitted. The meaning of the terms described herein should be understood as follows.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The shapes, sizes, ratios, angles, numbers, and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited thereto. Like reference numerals refer to like elements throughout the specification. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. Where the terms "comprises," "having," "consisting of," and the like are used in this specification, other portions may be added as long as "only" is not used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is not used, one or more other portions may be located between the two portions.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if the temporal relationship is described by 'after', 'after', 'after', 'before', etc., May not be continuous unless they are not used.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.
"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다. The terms " X-axis direction ", " Y-axis direction ", and " Z-axis direction " should not be construed solely by the geometric relationship in which the relationship between them is vertical, It may mean having directionality.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다. It should be understood that the term " at least one " includes all possible combinations from one or more related items. For example, the meaning of " at least one of the first item, the second item and the third item " means not only the first item, the second item or the third item, but also the second item and the second item among the first item, May refer to any combination of items that may be presented from more than one.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other, partially or wholly, technically various interlocking and driving, and that the embodiments may be practiced independently of each other, It is possible.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 보여주는 블록도이다.1 is a block diagram schematically showing a display device according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시장치는 표시 모듈(100)과 시스템 보드(200)를 포함한다. 표시 모듈(100)과 시스템 보드(200)는 도 2와 같이 케이블(300)을 통해 연결될 수 있다.Referring to FIG. 1, a display device according to an exemplary embodiment of the present invention includes a
본 발명의 실시예에서는 표시 모듈(100)이 유기발광 표시장치(Organic Light Emitting Display)인 것을 중심으로 설명하였다. 표시 모듈(100)은 표시패널(110), 표시패널 구동부(120), 제1 수신 모듈(170), 및 제2 송신 모듈(180)을 포함한다.In the embodiment of the present invention, the
표시패널(110)은 데이터 라인들, 스캔 라인들, 및 데이터 라인들과 스캔 라인들의 교차 영역들에 형성된 화소들을 포함한다. 화소들 각각은 스캔 라인으로부터 게이트 신호(GS)가 인가되는 경우 데이터 라인으로부터 데이터 전압(DV)을 인가받으며, 데이터 전압에 따라 소정의 밝기로 발광한다. 이로 인해, 표시패널(100)은 화소들을 이용하여 화상을 표시할 수 있다.The
표시패널 구동부(120)는 제1 수신 모듈(170)로부터 디지털 비디오 데이터(DATA), 스캔 제어신호(GCS), 및 데이터 제어신호(DCS)를 전송받는다. 표시패널 구동부(120)는 스캔 제어신호(GCS)와 데이터 제어신호(DCS)에 따라 표시패널(100)을 구동하기 위한 구동 신호들을 생성하고, 표시패널(100)에 구동 신호들을 공급한다. 표시패널 구동부(120)는 표시패널(100)의 스캔 라인들에 스캔 신호(GS)들을 공급하고, 데이터 라인들에 데이터 전압(DV)들을 공급한다.The
또한, 표시패널 구동부(120)는 기준전압 라인을 통해 표시패널(100)의 화소들의 구동 트랜지스터의 소스 전압들, 즉 센싱 전압(SV)들을 센싱할 수 있다. 표시패널 구동부(120)는 센싱 전압(SV)들을 디지털 비디오 데이터인 센싱 데이터(SD)로 변환하여 제2 송신 모듈(180)로 전송한다. 표시패널 구동부(120)는 제2 송신 모듈(180)과 B-LVDS(Bus-LVDS) 인터페이스로 통신할 수 있다.In addition, the
제1 수신 모듈(170)은 케이블(300)을 통해 시스템 보드(200)의 제1 송신 모듈(210)로부터 암호화된 디지털 비디오 데이터(DATA), 제어 신호들(GCS, DCS), 및 제2 타이밍 신호들(TS2)을 전송받는다. 제1 수신 모듈(170)은 암호화된 디지털 비디오 데이터(DATA)를 복원하고, 복원한 디지털 비디오 데이터(DATA)와 제어 신호들을 표시패널 구동부(120)로 전송한다. 제1 수신 모듈(170)은 표시패널 구동부(120)와 EPI 인터페이스로 통신할 수 있다.The
제2 송신 모듈(180)은 케이블(300)을 통해 시스템 보드(200)의 제2 수신 모듈(220)로 센싱 데이터(SD)를 전송한다. 제2 송신 모듈(180)은 제2 수신 모듈(220)과 LVDS(low voltage differential signal) 인터페이스로 통신할 수 있다.The
시스템 보드(200)는 제1 송신 모듈(210), 제2 수신 모듈(220), 타이밍 콘트롤러(230), 시스템 온 칩(system on chip, 이하 "SoC"라 칭함, 240), 및 전원 공급부(250)를 포함한다.The
SoC(240)는 스케일러(scaler)를 포함하며, 입력되는 디지털 비디오 데이터를 표시 모듈(100)이 표시하기에 적합한 해상도로 변환한다. SoC(240)는 디지털 비디오 데이터(DATA)와 제1 타이밍 신호들(TS1)을 타이밍 콘트롤러(230)로 출력한다. 제1 타이밍 신호들(TS1)은 수평동기신호(Hsync), 제1 수직동기신호(Vsync1), 제1 데이터 인에이블 신호(DE1), 및 도트 클럭(CLK)을 포함할 수 있다. SoC(240)는 LVDS 인터페이스를 이용하여 타이밍 콘트롤러(230)와 통신할 수 있다.The
타이밍 콘트롤러(230)는 SoC(240)로부터 디지털 비디오 데이터(DATA)와 제1 타이밍 신호들(TS1)을 전송받고, 제2 수신 모듈(220)로부터 센싱 데이터(SD)를 전송받는다. 타이밍 콘트롤러(230)는 비휘발성 메모리(electrically erasable programmable read-only memory)를 포함할 수 있으며, 센싱 데이터(SD)를 메모리에 저장할 수 있다. 타이밍 콘트롤러(230)는 센싱 데이터(SD)를 이용해 디지털 비디오 데이터(DATA)를 보상하며, 이로 인해 표시패널(110)의 화소들 각각의 구동 트랜지스터의 문턱전압과 전자 이동도가 보상될 수 있다.The
타이밍 콘트롤러(230)는 제1 타이밍 신호들(TS1)에 따라 표시패널 구동부(120)의 동작 타이밍을 제어하기 위한 제어 신호들(GCS, DCS)을 생성한다. 타이밍 콘트롤러(230)는 디지털 비디오 데이터(DATA), 제어 신호들(GCS, DCS), 및 제1 타이밍 신호들(TS1)을 제1 송신 모듈(210)로 전송한다. 타이밍 콘트롤러(230)는 제1 송신 모듈(210)과 브이 바이 원(V-by-one, 이하 "Vx1"으로 칭함) 인터페이스로 통신할 수 있다.The
제1 송신 모듈(210)은 제1 타이밍 신호들(TS1)로부터 제2 타이밍 신호들(TS2)을 생성하고, 디지털 비디오 데이터(DATA)를 암호화하며, 암호화된 디지털 비디오 데이터(DATA), 제어 신호들(GCS, DCS), 및 제2 타이밍 신호들(TS2)을 케이블(300)을 통해 제1 수신 모듈(170)로 전송한다.The
제1 송신 모듈(210)은 제1 수신 모듈(170)과 고속 직렬 인터페이스, 예를 들어 Vx1 인터페이스로 통신할 수 있다. Vx1 인터페이스는 고정 주파수의 클럭 전송이 필요 없는 고속 직렬 인터페이스이므로, 고정 주파수의 클럭 전송이 필요한 LVDS 인터페이스에 비해 EMI 노이즈를 줄일 수 있다. 또한, Vx1 인터페이스는 LVDS 인터페이스에 비해 빠른 속도로 데이터를 전송할 수 있으므로, LVDS 인터페이스에 비해 케이블의 배선 수를 줄일 수 있다. 즉, 본 발명의 실시예는 많은 양의 데이터를 전송해야 하는 제1 송신 모듈(210)과 제1 수신 모듈(170) 간의 통신 인터페이스를 제2 송신 모듈(180)과 제2 수신 모듈(220) 간의 통신 인터페이스보다 고속의 인터페이스로 적용함으로써, 케이블의 배선 수를 최소화할 수 있다.The
제2 수신 모듈(220)은 케이블(300)을 통해 표시 모듈(100)의 제1 송신 모듈(180)로부터 센싱 데이터(SD)를 전송받는다. 제2 수신 모듈(220)은 센싱 데이터(SD)를 타이밍 콘트롤러(230)로 전송한다. 제2 수신 모듈(220)은 타이밍 콘트롤러(230)와 B-LVDS 인터페이스로 통신할 수 있다.The
전원 공급부(250)는 시스템 보드(200)의 제1 송신 모듈(210), 제2 수신 모듈(220), 타이밍 콘트롤러(230), 및 SoC(240)를 구동하기 위한 구동 전압들을 생성하고, 제1 송신 모듈(210), 제2 수신 모듈(220), 타이밍 콘트롤러(230), 및 SoC(240)에 구동 전압들을 공급한다. 또한, 전원 공급부(250)는 표시 모듈(100)을 구동하기 위한 구동 전압들을 생성하고, 케이블(300)을 통해 표시 모듈(100)로 복수의 구동 전압들을 공급한다.The
도 2는 도 1의 전원 공급부, 타이밍 콘트롤러, 제1 송신 모듈, 제2 송신 모듈, 제1 수신 모듈, 및 제2 수신 모듈을 개략적으로 보여주는 블록도이다. 도 3은 시스템 보드에서 표시 모듈로의 통신 방법을 보여주는 흐름도이다. 도 4는 표시 모듈에서 시스템 보드로의 통신 방법을 보여주는 흐름도이다.2 is a block diagram schematically illustrating the power supply unit, the timing controller, the first transmission module, the second transmission module, the first reception module, and the second reception module of FIG. 3 is a flowchart showing a method of communicating from the system board to the display module. 4 is a flowchart showing a method of communicating from the display module to the system board.
먼저, 도 2 및 도 3을 결부하여 시스템 보드(200)에서 표시 모듈(100)로의 통신 방법을 상세히 설명한다.2 and 3, a communication method from the
제1 송신 모듈(210)은 입력 버퍼부(211), 제1 동기 신호 생성부(212), 데이터 암호화부(213), 및 Vx1 송신부(214)를 포함한다.The
입력 버퍼부(211)는 타이밍 콘트롤러(230)로부터 디지털 비디오 데이터(DATA), 제어 신호들(GCS, DCS), 및 제1 타이밍 신호들(TS1)을 전송받는다. 타이밍 콘트롤러(230)가 제1 송신 모듈(210)과 Vx1 인터페이스로 통신할 수 있다. 이 경우, 타이밍 콘트롤러(230)는 Vx1 송신부를 포함하고, 입력 버퍼부(211)는 Vx1 수신부를 포함할 수 있다. 입력 버퍼부(211)는 제1 타이밍 신호들(TS1)을 제1 동기 신호 생성부(212)로 전송하고, 디지털 비디오 데이터(DATA)를 데이터 암호화부(213)로 전송하며, 제어 신호들(GCS, DCS)을 Vx1 송신부(214)로 전송한다. (도 3의 S101)The
제1 동기 신호 생성부(212)는 제1 타이밍 신호들(TS1) 중에서 제1 수직동기신호(Vsync1), 수평동기신호(Hsync), 및 제1 데이터 인에이블 신호(DE1)를 이용하여 제2 수직동기신호(Vsync2)와 제2 데이터 인에이블 신호(DE2)를 포함하는 제2 타이밍 신호들(TS2)을 생성한다. 제1 동기 신호 생성부(212)는 제2 타이밍 신호들(TS2)을 Vx1 송신부(214)로 전송한다.The first
제1 동기 신호 생성부(212)는 표시패널(110)의 제1 내지 제3 구동 모드들 각각에서 제2 수직동기신호(Vsync2)와 제2 데이터 인에이블 신호(DE2)를 다르게 생성할 수 있다. 제1 내지 제3 구동 모드들 각각에서 생성되는 제2 수직동기신호(Vsync2)와 제2 데이터 인에이블 신호(DE2)는 도 5, 도 7 및 도 8을 결부하여 후술한다. (도 3의 S102)The first
데이터 암호화부(213)는 외부로 노출되는 컨텐츠 보호를 위해 컨텐츠 복사를 방지하는 고대역 디지털 콘텐츠 보호(High-bandwidth Digital Contents Protection, 이하 "HDCP"라 칭함) 기술로 디지털 비디오 데이터(DATA)를 암호화한다. 데이터 암호화부(213)는 암호화된 디지털 비디오 데이터(DATA)를 Vx1 송신부(214)로 전송한다. (도 3의 S103)The
Vx1 송신부(214)는 동기 신호 생성부(212)로부터 전송된 제2 타이밍 신호들(TS2)의 타이밍에 따라 암호화된 디지털 비디오 데이터(DATA), 제어 신호들(GCS, DCS), 및 제2 타이밍 신호들(TS2)의 전송 타이밍을 제어한다. 구체적으로, Vx1 송신부(214)는 아날로그 신호인 제어 신호들(GCS, DCS)과 제2 타이밍 신호들(TS2)을 디지털 데이터 형태로 변환한다. 그리고 나서, Vx1 송신부(214)는 제2 타이밍 신호들(TS2)의 타이밍에 따라 암호화된 디지털 비디오 데이터(DATA)와 제어 신호들(GCS, DCS)과 제2 타이밍 신호들(TS2)을 Vx1 전송 패킷으로 변환하여 케이블(300)을 통해 제1 수신 모듈(170)로 전송한다. (도 3의 S104)The
제1 수신 모듈(170)은 Vx1 수신부(171), 데이터 복원부(172), 및 제2 동기 신호 생성부(173)를 포함한다.The
Vx1 수신부(171)는 케이블(300)을 통해 제1 수신 모듈(170)로부터 전송된 Vx1 전송 패킷으로부터 암호화된 디지털 비디오 데이터(DATA)와 제어 신호들(GCS, DCS)과 제2 타이밍 신호들(TS2)을 복원한다. Vx1 수신부(171)는 암호화된 디지털 비디오 데이터(DATA)를 데이터 복원부(172)로 전송한다. Vx1 수신부(171)는 디지털 데이터 형태인 제어 신호들(GCS, DCS)과 제2 타이밍 신호들(TS2)을 아날로그 신호로 변환하여 제2 동기 신호 생성부(173)로 전송한다. (도 3의 S105)The
데이터 복원부(172)는 HDCP 복원 알고리즘으로 암호화된 디지털 비디오 데이터(DATA)를 복원한다. 데이터 복원부(172)는 복원된 디지털 비디오 데이터(DATA)를 제2 동기 신호 생성부(173)로 전송한다. (도 3의 S106)The
제2 동기 신호 생성부(173)는 제2 타이밍 신호들(TS2)의 타이밍에 따라 복원된 디지털 비디오 데이터(DATA)와 제어 신호들(GCS, DCS)을 표시패널 구동부(120)로 전송한다. 제2 동기 신호 생성부(173)가 표시패널 구동부(120)와 EPI 인터페이스로 통신할 수 있다. 이 경우, 제2 동기 신호 생성부(173)는 EPI 송신부를 포함하고, 표시패널 구동부(120)는 EPI 수신부를 포함할 수 있다. (도 3의 S107)The second
두 번째로, 도 2 및 도 4를 결부하여 표시 모듈(100)에서 시스템 보드(200)로의 통신 방법을 상세히 설명한다.Secondly, a communication method from the
제2 송신 모듈(180)은 B-LVDS 인터페이스로 표시패널 구동부(120)로부터 센싱 데이터(SD)를 전송받는다. (도 4의 S202)The
제2 송신 모듈(180)은 B-LVDS 인터페이스보다 클럭의 개수를 줄이고 전송 속도를 높인 LVDS 인터페이스로 케이블(300)을 통해 시스템 보드(200)의 제2 수신 모듈(220)과 통신할 수 있으며, 이로 인해 케이블(300)의 레인의 개수를 줄일 수 있다. (도 4의 S202)The
제2 수신 모듈(220)은 LVDS 인터페이스로 전송되는 센싱 데이터(SD)를 B-LVDS 인터페이스로 변환하여 타이밍 콘트롤러(230)로 전송한다. 즉, 제2 수신 모듈(220)은 타이밍 콘트롤러(230)와 B-LVDS 인터페이스로 통신할 수 있다. 이 경우, 타이밍 콘트롤러(230)는 B-LVDS 수신부를 포함할 수 있다. 타이밍 콘트롤러(230)는 B-LVDS 수신부를 통해 저전압 차동 신호를 센싱 데이터(SD)로 변환한다. (도 4의 S203)The
또한, 시스템 보드(200)의 전원 공급부(250)는 시스템 보드(200)의 제1 송신 모듈(210), 제2 수신 모듈(220), 타이밍 콘트롤러(230), 및 SoC(240)에 구동 전압들을 공급한다. 또한, 전원 공급부(250)는 케이블(300)을 통해 표시 모듈(100)로 복수의 구동 전압들을 공급한다. 예를 들어, 전원 공급부(250)는 표시패널 구동부(120)의 소스 드라이브 IC들에 공급되는 입력 전원(Vin), 표시패널(110)의 화소들의 유기발광 다이오드를 구동하기 위한 고전위 전압(EVDD)과 저전위 전압(ELVSS), 및 그라운드 전압(GND)을 케이블(300)을 통해 표시 모듈(100)로 공급할 수 있다.The
이상에서 살펴본 바와 같이, 본 발명의 실시예는 타이밍 콘트롤러(230)를 표시 모듈(100)이 아닌 시스템 보드(200)에 배치하고, 표시 모듈(100)과 시스템 보드(200) 각각에 송신 모듈과 수신 모듈을 배치한다. 그 결과, 본 발명의 실시예는 케이블(300)을 통해 양방향 통신할 수 있으므로, 외부 보상 방법을 이용하는 유기발광 표시장치에서도 타이밍 콘트롤러(230)를 시스템 보드(200)에 배치하더라도, 시스템 보드(200)의 타이밍 콘트롤러(230)의 디지털 비디오 데이터(DATA)를 표시 모듈(100)에 전송함과 더불어 표시패널(100)로부터 센싱된 센싱 데이터(SD)를 표시 모듈(100)로부터 시스템 보드(200)의 타이밍 콘트롤러(230)로 전송할 수 있는 신규 인터페이스를 제공할 수 있다.As described above, in the embodiment of the present invention, the
또한, 본 발명의 실시예는 타이밍 콘트롤러(230)뿐만 아니라 전원 공급부(250)를 표시 모듈(100)이 아닌 시스템 보드(200)에 배치하며, 케이블(300)을 통해 복수의 구동 전압들을 표시 모듈(100)에 공급한다. 그 결과, 본 발명의 실시예는 전원 공급부(250)뿐만 아니라, 전원을 인가받기 위한 전원 플러그를 생략할 수 있으므로, 슬림화된 표시장치를 제공할 수 있다.In addition, in the embodiment of the present invention, not only the
도 5는 제1 구동 모드에서 타이밍 콘트롤러에서 출력되는 제1 데이터 인에이블 신호, 제1 수직동기신호, 및 수평동기신호와, 제1 동기 신호 생성부에서 출력되는 제2 데이터 인에이블 신호, 및 제2 수직동기신호를 보여주는 파형도들이다.FIG. 5 is a timing chart of the first data enable signal, the first vertical synchronizing signal, and the horizontal synchronizing signal output from the timing controller in the first driving mode, the second data enable signal outputted from the first synchronizing signal generating section, 2 is a waveform diagram showing a vertical synchronization signal.
이하에서는, 도 5를 결부하여 제1 구동 모드에서 제1 동기 신호 생성부(212)가 제2 수직동기신호(Vsync2)와 제2 데이터 인에이블 신호(DE2)를 생성하는 방법을 상세히 설명한다.Hereinafter, a method of generating the second vertical synchronization signal Vsync2 and the second data enable signal DE2 by the first
도 5를 참조하면, 제1 구동 모드는 표시장치가 턴-온되자마자 표시패널(110)의 화소들 각각의 구동 트랜지스터의 전자 이동도(mobility)를 보상하기 위해 구동 트랜지스터의 소스 전압을 센싱하는 전자 이동도 보상 모드이다.Referring to FIG. 5, the first driving mode is a mode in which, immediately after the display device is turned on, electrons that sense the source voltage of the driving transistor to compensate for the electron mobility of the driving transistor of each of the pixels of the
타이밍 콘트롤러(230)는 제1 구동 모드에서 제1 수직동기신호(Vsync1), 수평동기신호(Hsync), 제1 데이터 인에이블 신호(DE1), 및 제어 신호들(TTL1)을 출력한다. 또한, 타이밍 콘트롤러(230)는 제1 구동 모드에서 제1 센싱 비디오 데이터만을 포함하는 디지털 비디오 데이터(DATA)로 출력한다. 제1 센싱 비디오 데이터는 구동 트랜지스터의 전자 이동도를 보상하기 위해 화소들 각각에 공급될 데이터를 가리킨다.The
제1 구동 모드에서 제1 수직동기신호(Vsync1)는 제1 로직 전압으로 발생한다. 제1 데이터 인에이블 신호(DE1)의 한 그룹의 데이터 인에이블 펄스들은 30㎳ 내지 200㎳ 동안 발생할 수 있다. 한 그룹의 데이터 인에이블 펄스들이 30㎳ 동안 발생하는 경우, 대략 8500 개의 데이터 인에이블 펄스들을 포함할 수 있다.In the first drive mode, the first vertical synchronization signal (Vsync1) is generated as a first logic voltage. A group of data enable pulses of the first data enable signal DE1 may occur for 30 ms to 200 ms. When a group of data enable pulses occur for 30 ms, they may include approximately 8500 data enable pulses.
제1 구동 모드에서 수평동기신호(Hsync)는 소정의 주기로 제1 로직 전압으로 발생한다. 예를 들어, 수평동기신호(Hsyc)는 제1 데이터 인에이블 신호(DE1)의 마지막 데이터 인에이블 펄스가 폴링하고 나서 대략 3 내지 7 수평 기간(horizontal period) 이후에 대략 750㎱ 동안 제1 로직 전압으로 발생할 수 있다. 제1 로직 전압은 하이 전압이고, 제2 로직 전압은 로우 전압일 수 있다.In the first drive mode, the horizontal synchronization signal Hsync is generated with a first logic voltage at a predetermined period. For example, the horizontal synchronizing signal Hsyc may have a first logic voltage < RTI ID = 0.0 > (Vs) < / RTI & . The first logic voltage may be a high voltage and the second logic voltage may be a low voltage.
제1 동기 신호 생성부(212)는 제1 수직동기신호(Vsync1)가 제1 로직 전압으로 발생하고, 수평동기신호(Hsync)가 제1 로직 전압으로 발생하는 기간에 제2 수직동기신호(Vsync2)를 제1 로직 전압으로 발생시킨다. 따라서, 제2 수직동기신호(Vsync2)는 소정의 주기로 제1 로직 전압으로 발생한다.The first
제1 동기 신호 생성부(212)는 제2 수직동기신호(Vsync2)가 제2 로직 전압으로 발생하는 기간에 제2 데이터 인에이블 신호(DE2)를 출력하기 위해, 제1 데이터 인에이블 신호(DE1)를 대략 3 내지 7 수평 기간 지연시켜 제2 데이터 인에이블 신호(DE2)를 생성한다.The first
한편, 제2 데이터 인에이블 신호(DE2)의 데이터 인에이블 펄스는 도 6a와 같이 디지털 비디오 데이터(DATA)와 동기화될 수 있으며, 이 경우 디지털 비디오 데이터(DATA)가 전송되는 기간을 지시한다. 또한, 제2 데이터 인에이블 신호(DE2)의 데이터 인에이블 펄스는 도 6b와 같이 콘트롤 패킷(CTR)과 디지털 비디오 데이터(DATA)와 동기화될 수 있으며, 이 경우 콘트롤 패킷(CTR)과 디지털 비디오 데이터(DATA)의 전송을 지시한다. 도 6a 및 도 6b에서 CT는 클럭 트레이닝을 가리킨다.On the other hand, the data enable pulse of the second data enable signal DE2 may be synchronized with the digital video data (DATA) as shown in FIG. 6A, and in this case indicates the period during which the digital video data DATA is transmitted. The data enable pulse of the second data enable signal DE2 may be synchronized with the control packet CTR and the digital video data DATA as shown in FIG. 6B. In this case, the control packet CTR and the digital video data (DATA). 6A and 6B, CT refers to clock training.
또한, 제1 동기 신호 생성부(212)는 타이밍 콘트롤러(230)로부터의 제어 신호들(TTL1)을 대략 3 내지 7 수평 기간 지연시켜 출력한다.Also, the first
이로 인해, 제1 송신 모듈(210)의 Vx1 송신부(214)는 제2 수직동기신호(Vsync2)가 제2 로직 전압으로 발생하는 기간에 압축된 디지털 비디오 데이터(DATA), 제어 신호들(GCS, DCS), 및 제2 타이밍 신호들(TS2)의 전송 패킷을 제1 수신 모듈(170)로 전송할 수 있다. 또한, 제2 송신 모듈(180) 역시 제2 수직동기신호(Vsync2)가 제2 로직 전압으로 발생하는 기간에 센싱 데이터(SD)를 제2 수신 모듈(220)로 전송할 수 있다.Accordingly, the
도 7은 제2 구동 모드에서 타이밍 콘트롤러에서 출력되는 제1 데이터 인에이블 신호, 제1 수직동기신호, 및 수평동기신호와, 제1 동기 신호 생성부에서 출력되는 제2 데이터 인에이블 신호, 및 제2 수직동기신호를 보여주는 파형도들이다.FIG. 7 is a timing chart of the first data enable signal, the first vertical synchronizing signal, and the horizontal synchronizing signal output from the timing controller in the second driving mode, the second data enable signal outputted from the first synchronizing signal generating section, 2 is a waveform diagram showing a vertical synchronization signal.
이하에서는, 도 7을 결부하여 제2 구동 모드에서 제1 동기 신호 생성부(212)가 제2 수직동기신호(Vsync2)와 제2 데이터 인에이블 신호(DE2)를 생성하는 방법을 상세히 설명한다.Hereinafter, a method of generating the second vertical synchronization signal Vsync2 and the second data enable signal DE2 by the first
도 7을 참조하면, 제2 구동 모드는 표시장치가 턴-온되어 화상을 표시하는 동안 화소들 각각의 구동 트랜지스터의 전자 이동도를 보상하기 위해 구동 트랜지스터의 소스 전압을 센싱하는 전자 이동도 보상 모드이다. 제1 구동 모드는 표시장치가 턴-온되자마자 화상을 표시하기 전에 센싱을 수행하는데 비해, 제2 구동 모드는 액티브 기간에 화상을 표시하면서 버티컬 블랭크 기간에 센싱을 수행하는데 차이가 있다.7, the second drive mode is an electron mobility compensation mode in which the source voltage of the drive transistor is sensed to compensate for the electron mobility of the drive transistor of each pixel while the display device is turned on to display an image to be. While the first drive mode performs sensing before displaying an image as soon as the display device is turned on, the second drive mode differs from performing sensing in a vertical blank period while displaying an image in an active period.
타이밍 콘트롤러(230)는 제2 구동 모드에서 제1 수직동기신호(Vsync1), 수평동기신호(Hsync), 제1 데이터 인에이블 신호(DE1), 및 제어 신호들(TTL1)을 출력한다. 또한, 타이밍 콘트롤러(230)는 제2 구동 모드에서 제1 표시 비디오 데이터와 제2 센싱 비디오 데이터만을 포함하는 디지털 비디오 데이터(DATA)로 출력한다. 제1 표시 비디오 데이터는 화상을 표시하기 위해 화소들 각각에 공급될 데이터를 가리킨다. 제2 센싱 비디오 데이터는 구동 트랜지스터의 전자 이동도를 보상하기 위해 화소들 각각에 공급될 데이터를 가리킨다.The
제2 구동 모드에서 제1 수직동기신호(Vsync1)는 소정의 주기로 제1 로직 전압으로 발생한다. 제1 수직동기신호(Vsync1)가 제2 로직 전압으로 발생하는 기간이 액티브 기간에 해당하고, 제2 로직 전압으로 발생하는 기간이 버티컬 블랭크 기간에 해당한다. In the second driving mode, the first vertical synchronization signal (Vsync1) is generated with a first logic voltage in a predetermined period. A period during which the first vertical synchronization signal Vsync1 is generated at the second logic voltage corresponds to the active period and a period during which the second logic voltage occurs during the vertical blanking period corresponds to the vertical blank period.
제2 구동 모드에서 제1 데이터 인에이블 신호(DE1)는 액티브 기간에 발생하는 표시 데이터 인에이블 펄스들과 버티컬 블랭크 기간에 발생하는 센싱 데이터 인에이블 펄스들을 포함할 수 있다. 표시 데이터 인에이블 펄스들의 개수는 센싱 데이터 인에이블 펄스들의 개수보다 많을 수 있다. 예를 들어, 표시 데이터 인에이블 펄스들의 개수는 2160개, 센싱 데이터 인에이블 펄스들의 개수는 77 내지 80개일 수 있다.In the second driving mode, the first data enable signal DE1 may include display data enable pulses that occur in the active period and sensing data enable pulses that occur during the vertical blank period. The number of display data enable pulses may be greater than the number of sensing data enable pulses. For example, the number of display data enable pulses may be 2160, and the number of sensing data enable pulses may be 77 to 80.
제2 구동 모드에서 수평동기신호(Hsync)는 소정의 주기로 발생하며, 예를 들어 액티브 기간마다 한 번씩 제1 로직 전압으로 발생할 수 있다.In the second driving mode, the horizontal synchronizing signal Hsync occurs at a predetermined period, for example, at a first logic voltage once every active period.
제1 동기 신호 생성부(212)는 제1 수직동기신호(Vsync1)가 제2 로직 전압으로 폴링하는 시점에 제2 수직동기신호(Vsync2)를 제1 로직 전압으로 라이징시킨다. 또한, 제1 동기 신호 생성부(212)는 제1 데이터 인에이블 신호(DE1)의 액티브 기간의 첫 번째 표시 데이터 인에이블 펄스의 라이징 시점보다 이전에 제2 수직동기신호(Vsync2)를 제2 로직 전압으로 폴링시킨다.The first
제1 동기 신호 생성부(212)는 제2 수직동기신호(Vsync2)가 제2 로직 전압으로 발생하는 기간에 제2 데이터 인에이블 신호(DE2)를 출력하기 위해, 제1 데이터 인에이블 신호(DE1)를 대략 3 내지 7 수평 기간 지연시켜 제2 데이터 인에이블 신호(DE2)를 생성한다.The first
이로 인해, 제1 송신 모듈(210)의 Vx1 송신부(214)는 제2 수직동기신호(Vsync2)가 제2 로직 전압으로 발생하는 기간에 압축된 디지털 비디오 데이터(DATA), 제어 신호들(GCS, DCS), 및 제2 타이밍 신호들(TS2)의 전송 패킷을 제1 수신 모듈(170)로 전송할 수 있다. 또한, 제2 송신 모듈(180) 역시 제2 수직동기신호(Vsync2)가 제2 로직 전압으로 발생하는 기간에 센싱 데이터(SD)를 제2 수신 모듈(220)로 전송할 수 있다.Accordingly, the
도 8은 제3 구동 모드에서 타이밍 콘트롤러에서 출력되는 제1 데이터 인에이블 신호, 제1 수직동기신호, 및 수평동기신호와, 제1 동기 신호 생성부에서 출력되는 제2 데이터 인에이블 신호, 및 제2 수직동기신호를 보여주는 파형도들이다.FIG. 8 is a timing chart of the first data enable signal, the first vertical synchronizing signal, and the horizontal synchronizing signal output from the timing controller in the third drive mode, the second data enable signal output from the first synchronizing signal generating section, 2 is a waveform diagram showing a vertical synchronization signal.
도 8을 참조하면, 제3 구동 모드는 표시장치의 전원이 오프되기 전에 화소들 각각의 구동 트랜지스터의 문턱전압을 보상하기 위해 구동 트랜지스터의 소스 전압을 센싱하는 문턱전압 보상 모드이다.Referring to FIG. 8, the third driving mode is a threshold voltage compensation mode for sensing the source voltage of the driving transistor to compensate the threshold voltage of the driving transistor of each pixel before the power supply of the display device is turned off.
타이밍 콘트롤러(230)는 제3 구동 모드에서 제1 수직동기신호(Vsync1), 수평동기신호(Hsync), 제1 데이터 인에이블 신호(DE1), 및 디지털 비디오 데이터(DATA)를 출력한다. 디지털 비디오 데이터(DATA)는 제2 표시 비디오 데이터(VDATA2)와 제2 센싱 비디오 데이터(SDATA2)를 포함한다. 제2 센싱 비디오 데이터(SDATA2)는 적색 센싱 데이터(SRD), 녹색 센싱 데이터(SGD), 청색 센싱 데이터(SBD), 및 백색 센싱 데이터(WBD)를 포함할 수 있다. 제2 표시 비디오 데이터(VDATA2)는 구동 트랜지스터의 소스 전압을 센싱하기 전에 구동 트랜지스터의 게이트 전극을 초기화하기 위한 블랙 데이터일 수 있다. 제2 센싱 비디오 데이터(SDATA2)는 구동 트랜지스터의 문턱전압을 보상하기 위해 화소들 각각에 공급될 데이터를 가리킨다.The
제3 구동 모드에서 제1 수직동기신호(Vsync1)는 소정의 주기로 제1 로직 전압으로 발생한다. 제1 수직동기신호(Vsync1)가 제2 로직 전압으로 발생하는 기간이 액티브 기간에 해당하고, 제2 로직 전압으로 발생하는 기간이 버티컬 블랭크 기간에 해당한다.In the third drive mode, the first vertical synchronization signal (Vsync1) is generated with a first logic voltage in a predetermined cycle. A period during which the first vertical synchronization signal Vsync1 is generated at the second logic voltage corresponds to the active period and a period during which the second logic voltage occurs during the vertical blanking period corresponds to the vertical blank period.
제3 구동 모드에서 제1 데이터 인에이블 신호(DE1)는 액티브 기간에 발생하는 표시 데이터 인에이블 펄스들과 버티컬 블랭크 기간에 발생하는 센싱 데이터 인에이블 펄스들을 포함할 수 있다. 한 그룹의 센싱 데이터 인에이블 펄스들의 개수는 한 그룹의 표시 데이터 인에이블 펄스들의 개수보다 많을 수 있다. 예를 들어, 한 그룹의 센싱 데이터 인에이블 펄스들은 30㎳ 내지 200㎳ 동안 발생할 수 있다. 한 그룹의 센싱 데이터 인에이블 펄스들이 30㎳ 동안 발생하는 경우, 대략 8500 개의 데이터 인에이블 펄스들을 포함할 수 있다.In the third driving mode, the first data enable signal DE1 may include display data enable pulses occurring in the active period and sensing data enable pulses occurring in the vertical blank period. The number of sensing data enable pulses in one group may be greater than the number of display data enable pulses in a group. For example, a group of sensing data enable pulses may occur between 30 ms and 200 ms. If a group of sensing data enable pulses occur for 30 ms, they may include approximately 8500 data enable pulses.
제3 구동 모드에서 수평동기신호(Hsync)는 제1 수직동기신호(Vsync1)가 제1 로직 전압으로 발생하는 기간에 복수 번 발생할 수 있다.In the third drive mode, the horizontal synchronization signal Hsync may occur a plurality of times during a period in which the first vertical synchronization signal Vsync1 is generated as the first logic voltage.
제1 동기 신호 생성부(212)는 제1 수직동기신호(Vsync1)가 제2 로직 전압으로 폴링하는 시점에 제2 수직동기신호(Vsync2)를 제1 로직 전압으로 라이징시킨다. 또한, 제1 동기 신호 생성부(212)는 제1 데이터 인에이블 신호(DE1)의 액티브 기간의 첫 번째 표시 데이터 인에이블 펄스의 라이징 시점보다 이전에 제2 수직동기신호(Vsync2)를 제2 로직 전압으로 폴링시킨다. 또한, 제1 동기 신호 생성부(212)는 제1 수직동기신호(Vsync1)가 제1 로직 전압으로 발생하고, 수평동기신호(Hsync)가 제1 로직 전압으로 발생하는 기간에 제2 수직동기신호(Vsync2)를 제1 로직 전압으로 발생시킨다.The first
제2 수직동기신호(Vsync2)가 제2 로직 전압으로 발생하는 기간의 길이(제2 로직 기간 길이)는 제2 표시 비디오 데이터(VDATA2)와 제2 적색 센싱 데이터(SRD)가 전송되는 기간과 녹색 센싱 데이터(SGD), 청색 센싱 데이터(SBD), 및 백색 센싱 데이터(WBD) 각각이 전송되는 기간 사이에서 차이가 있을 수 있다. 즉, 제2 적색 센싱 데이터(SRD)가 전송되기 전에 제2 표시 비디오 데이터(VDATA2)가 전송되어야 하므로, 제2 표시 비디오 데이터(VDATA2)와 제2 적색 센싱 데이터(SRD)가 전송되는 기간에 대응되는 제2 수직동기신호(Vsync2)의 제2 로직 기간 길이는 녹색 센싱 데이터(SGD), 청색 센싱 데이터(SBD), 및 백색 센싱 데이터(WBD) 각각이 전송되는 기간에 대응되는 제2 수직동기신호(Vsync2)의 제2 로직 기간 길이보다 길다.The length of the period during which the second vertical synchronization signal Vsync2 is generated at the second logic voltage (the second logic period length) is the period during which the second display video data VDATA2 and the second red sensing data SRD are transmitted, There may be a difference between the periods in which the sensing data SGD, the blue sensing data SBD, and the white sensing data WBD are transmitted, respectively. That is, the second display video data VDATA2 must be transmitted before the second red sensing data SRD is transmitted, so that the second display video data VDATA2 and the second red sensing data SRD are transmitted The second logic period length of the second vertical synchronization signal Vsync2 is set to the second vertical synchronization signal Vsync2 corresponding to the period in which the green sensing data SGD, the blue sensing data SBD, and the white sensing data WBD are transmitted, Lt; RTI ID = 0.0 > (Vsync2). ≪ / RTI >
제1 동기 신호 생성부(212)는 제2 수직동기신호(Vsync2)가 제2 로직 전압으로 발생하는 기간에 제2 데이터 인에이블 신호(DE2)를 출력하기 위해, 제1 데이터 인에이블 신호(DE1)를 대략 3 내지 7 수평 기간 지연시켜 제2 데이터 인에이블 신호(DE2)를 생성한다.The first
이로 인해, 제1 송신 모듈(210)의 Vx1 송신부(214)는 제2 수직동기신호(Vsync2)가 제2 로직 전압으로 발생하는 기간에 압축된 디지털 비디오 데이터(DATA), 제어 신호들(GCS, DCS), 및 제2 타이밍 신호들(TS2)의 전송 패킷을 제1 수신 모듈(170)로 전송할 수 있다. 또한, 제2 송신 모듈(180) 역시 제2 수직동기신호(Vsync2)가 제2 로직 전압으로 발생하는 기간에 센싱 데이터(SD)를 제2 수신 모듈(220)로 전송할 수 있다.Accordingly, the
이상에서 살펴본 바와 같이, 제1 내지 제3 구동 모드에서 제2 수직동기신호(Vsync2)의 주파수는 서로 다르다. 제1 구동 모드와 제3 구동 모드에서는 제2 수직동기신호(Vsync2)의 제2 로직 전압 기간에 적어도 8500 개의 데이터 인에이블 펄스들이 발생하는 반면에, 제2 구동 모드에서는 제2 수직동기신호(Vsync2)의 제2 로직 전압 기간에 UHD 해상도 기준 2160 개의 표시 데이터 인에이블 펄스들과 그보다 적은 개수의 센싱 데이터 인에이블 펄스들이 발생한다. 따라서, 제2 수직동기신호(Vsync2)의 주파수는 제2 구동 모드에서 제2 수직동기신호(Vsync2)의 주파수보다 길다. 또한, 제3 구동 모드에서 제2 수직동기신호(Vsync2)의 주파수 역시 제2 구동 모드에서 제2 수직동기신호(Vsync2)의 주파수보다 길다.As described above, the frequencies of the second vertical synchronization signal Vsync2 in the first to third drive modes are different from each other. In the first drive mode and the third drive mode, at least 8500 data enable pulses are generated in the second logic voltage period of the second vertical synchronization signal (Vsync2), while in the second drive mode, the second vertical synchronization signal (
도 9는 도 2의 케이블의 일 예를 보여주는 예시도면이다.Fig. 9 is an exemplary view showing an example of the cable of Fig. 2;
도 9를 참조하면, 케이블(300)은 복수의 전원 핀들, Vx1 전송 레인들(Vx1L), TTL 전송 레인들(TTLL), 및 LVDS 전송 레인들(LVDSL)을 포함할 수 있다.Referring to FIG. 9, the
복수의 전원 핀들은 도 9와 같이 표시패널(110)의 화소들의 유기발광 다이오드를 구동하기 위한 고전위 전압(EVDD)을 공급하는 고전위 전압 핀(ELDP), 저전위 전압(EVSS)을 공급하는 저전위 전압 핀(EVSP), 표시패널 구동부(120)의 소스 드라이브 IC들에 공급되는 입력 전원(Vin)을 공급하는 입력 전원 핀(VinP), 및 그라운드 전압(GND)을 공급하는 그라운드 핀(GNDP)을 포함할 수 있다.The plurality of power supply pins supply a high potential voltage pin (ELDP) and a low potential voltage (EVSS) for supplying a high potential voltage (EVDD) for driving the organic light emitting diodes of the pixels of the
Vx1 전송 레인들(Vx1L)은 제1 송신 모듈(210)의 Vx1 송신부(214)로부터 전송되는 Vx1 전송 패킷을 전송하기 위한 레인들이다. Vx1 전송 레인들(Vx1L)의 개수는 표시 모듈(100)의 해상도와 레인 당 전송 바이트 수에 따라 설정될 수 있다. 이에 대하여는 도 10a, 도 10b, 도 11a 및 도 11b을 결부하여 후술한다.The Vx1 transmission lanes Vx1L are lanes for transmitting the Vx1 transmission packet transmitted from the
TTL 전송 레인들(TTLL)은 HDCP 인증 위해 제1 송신 모듈(210)과 제1 수신 모듈(170) 간의 신호들을 전송하기 위한 레인들이다.The TTL transmission lanes TTLL are lanes for transmitting signals between the
LVDS 전송 레인들(LVDSL)은 제2 송신 모듈(180)로부터 전송되는 저전압 차동 신호를 전송하기 위한 레인들이다.The LVDS transmission lanes (LVDSL) are lanes for transmitting a low-voltage differential signal transmitted from the second transmission module (180).
도 10a 및 도 10b는 FHD 4 바이트 모드와 5 바이트 모드에서 Vx1 인터페이스로 디지털 비디오 데이터를 전송하는 경우 케이블의 레인별로 전송되는 데이터를 보여주는 예시도면들이다.FIGS. 10A and 10B are illustrations showing data transmitted by lanes of a cable when digital video data is transmitted through the Vx1 interface in the FHD 4-byte mode and the 5-byte mode.
도 10a 및 도 10b를 참조하면, FHD(full high definition)는 1920×1080 해상도를 가리키며, 4 바이트(byte) 모드는 한 레인(lane)마다 4 바이트의 적색, 녹색, 청색, 및 백색 디지털 비디오 데이터를 전송하는 모드를 가리키고, 5 바이트 모드는 한 레인(lane)마다 5 바이트의 적색, 녹색, 청색, 및 백색 디지털 비디오 데이터를 전송하는 모드를 가리킨다.Referring to FIGS. 10A and 10B, a full high definition (FHD) indicates a resolution of 1920 × 1080, and a 4-byte mode is a mode in which 4 bytes of red, green, blue, And the 5-byte mode indicates a mode for transmitting 5-byte red, green, blue, and white digital video data for each lane.
도 10a 및 도 10b에서 R1, W1, G1, B1은 표시패널 구동부(120)의 제1 소스 드라이브 IC에 의해 데이터 전압들을 공급받는 제1 내지 제160 화소들에 공급될 디지털 비디오 데이터를 가리키며, R2, W2, G2, B2는 표시패널 구동부(120)의 제2 소스 드라이브 IC에 의해 데이터 전압들이 공급되는 제161 내지 제320 화소들에 공급될 디지털 비디오 데이터를 가리킨다. 또한, R3, W3, G3, B3는 제3 소스 드라이브 IC에 의해 데이터 전압들이 공급되는 제321 내지 제480 화소들에 공급될 디지털 비디오 데이터를 가리키며, R4, W4, G4, B4는 표시패널 구동부(120)의 제4 소스 드라이브 IC에 의해 데이터 전압들이 공급되는 제481 내지 제640 화소들에 공급될 디지털 비디오 데이터를 가리킨다. 마지막으로, R12, W12, G12, B12는 표시패널 구동부(120)의 제12 소스 드라이브 IC에 의해 데이터 전압들이 공급되는 제1761 내지 제1920 화소들에 공급될 디지털 비디오 데이터를 가리킨다. 또한, 도 10a 및 도 10b에서 R1[9:2]는 제2 내지 제9 비트의 R1 데이터를 가리킨다.10A and 10B, R1, W1, G1 and B1 indicate digital video data to be supplied to the first to 160th pixels which are supplied with the data voltages by the first source drive IC of the
4 바이트 모드에서는 한 레인마다 32 비트의 데이터 전송이 가능하다. 이때, 1 개의 소스 드라이브 IC에 RGBW 40 비트의 데이터를 전송하여야 하고, 12 개의 소스 드라이브 IC들이 존재하는 경우, "40×12/32 = 15", 즉 도 10a와 같이 15 개의 레인이 필요하다.In 4-byte mode, 32-bit data transmission is possible per lane. In this case, RGBW 40-bit data should be transferred to one source drive IC, and if there are 12 source drive ICs, 15 lanes are required as " 40 x 12/32 = 15 "
5 바이트 모드에서는 한 레인마다 40 비트의 데이터 전송이 가능하다. 이때, 1 개의 소스 드라이브 IC에 RGBW 40 비트의 데이터를 전송하여야 하고, 12 개의 소스 드라이브 IC들이 존재하는 경우, "40×12/40 = 12", 즉 도 10b와 같이 12 개의 레인이 필요하다.In 5-byte mode, 40-bit data transmission per lane is possible. At this time, 40W data of RGBW should be transferred to one source drive IC, and if there are 12 source drive ICs, 12 lanes are required as " 40 x 12/40 = 12 ", i.e., Fig. 10B.
즉, 5 바이트 모드에서 디지털 비디오 데이터의 전송에 필요한 레인 수가 4 바이트 모드에서보다 적다. 따라서, 본 발명의 실시예는 한 레인에 전송할 수 있는 디지털 비디오 데이터의 바이트를 높이는 경우, 케이블의 크기를 줄일 수 있다.That is, the number of lanes required for transmission of digital video data in the 5-byte mode is smaller than in the 4-byte mode. Therefore, the embodiment of the present invention can reduce the cable size when the bytes of the digital video data that can be transmitted to one lane are increased.
도 11a 및 도 11b는 UHD 4 바이트 모드와 5 바이트 모드에서 Vx1 인터페이스로 디지털 비디오 데이터를 전송하는 경우 케이블의 레인별로 전송되는 데이터를 보여주는 예시도면들이다.FIGS. 11A and 11B are illustrations showing data transmitted by lanes of a cable when digital video data is transmitted through the Vx1 interface in the UHD 4-byte mode and the 5-byte mode.
도 11a 및 도 11b를 참조하면, UHD(ultra high definition)는 3840×2160 해상도를 가리키며, 4 바이트(byte) 모드는 한 레인(lane)마다 4 바이트의 적색, 녹색, 청색, 및 백색 디지털 비디오 데이터를 전송하는 모드를 가리키고, 5 바이트 모드는 한 레인(lane)마다 5 바이트의 적색, 녹색, 청색, 및 백색 디지털 비디오 데이터를 전송하는 모드를 가리킨다. Referring to FIGS. 11A and 11B, an ultra high definition (UHD) indicates a resolution of 3840 × 2160, and a 4-byte mode is a 4-byte red, green, blue, and white digital video data And the 5-byte mode indicates a mode for transmitting 5-byte red, green, blue, and white digital video data for each lane.
도 11a 및 도 11b에서 R1, W1, G1, B1은 제1 내지 제192 화소들을 가리키며, R2, W2, G2, B2는 제193 내지 제384 화소들에 공급될 디지털 비디오 데이터를 가리킨다. 마지막으로, R20, W20, G20, B20은 제3649 내지 제3840 화소들에 공급될 디지털 비디오 데이터를 가리킨다. 또한, 도 11a 및 도 11b에서 R1[9:2]는 제2 내지 제9 비트의 R1 데이터를 가리킨다.11A and 11B, R1, W1, G1 and B1 denote the first to 192nd pixels, and R2, W2, G2 and B2 denote digital video data to be supplied to the 193rd to 384th pixels. Lastly, R20, W20, G20 and B20 indicate digital video data to be supplied to the 3649th to 3840th pixels. 11A and 11B, R1 [9: 2] indicates R1 data of the second to ninth bits.
4 바이트 모드에서는 한 레인마다 32 비트의 데이터 전송이 가능하다. 이때, 1 개의 소스 드라이브 IC에 RGBW 40 비트의 데이터를 전송하여야 하고, 20 개의 소스 드라이브 IC들이 존재하는 경우, "40×20/32 = 25", 즉 도 11a와 같이 25 개의 레인이 필요하다.In 4-byte mode, 32-bit data transmission is possible per lane. In this case, 40W data of RGBW should be transferred to one source drive IC, and when there are 20 source drive ICs, 25 lanes are required as " 40 x 20/32 = 25 ", i.e., Fig. 11A.
5 바이트 모드에서는 한 레인마다 40 비트의 데이터 전송이 가능하다. 이때, 1 개의 소스 드라이브 IC에 RGBW 40 비트의 데이터를 전송하여야 하고, 20 개의 소스 드라이브 IC들이 존재하는 경우, "40×20/40 = 12", 즉 도 10b와 같이 20 개의 레인이 필요하다.In 5-byte mode, 40-bit data transmission per lane is possible. In this case, RGBW 40-bit data should be transferred to one source drive IC, and if there are 20 source drive ICs, 20 lanes are required as " 40 x 20/40 = 12 ", i.e., Fig.
즉, 5 바이트 모드에서 디지털 비디오 데이터의 전송에 필요한 레인 수가 4 바이트 모드에서보다 적다. 따라서, 본 발명의 실시예는 한 레인에 전송할 수 있는 디지털 비디오 데이터의 바이트를 높이는 경우, 케이블의 크기를 줄일 수 있다.That is, the number of lanes required for transmission of digital video data in the 5-byte mode is smaller than in the 4-byte mode. Therefore, the embodiment of the present invention can reduce the cable size when the bytes of the digital video data that can be transmitted to one lane are increased.
도 12는 본 발명의 일 실시예에 따른 표시장치를 보여주는 사시도이다.12 is a perspective view showing a display device according to an embodiment of the present invention.
도 12를 참조하면, 본 발명의 일 실시예에 따른 표시장치는 표시 모듈(100), 시스템 보드(200), 및 케이블(300)을 포함한다.Referring to FIG. 12, a display device according to an embodiment of the present invention includes a
표시 모듈(100)은 도 12와 같이 표시패널(110), 표시패널 구동부(120)에 해당하는 소스 드라이브 IC(121)들, 연성 필름(122)들, 소스 회로보드(140), 연성 케이블(150), 및 인터페이스 보드(160), 제1 수신 모듈(170), 및 제2 송신 모듈(180)을 포함할 수 있다.The
표시패널(110)은 하부 기판(111)과 상부 기판(112)을 포함할 수 있다. 하부 기판(111)은 유리 또는 플라스틱으로 형성될 수 있으며, 상부 기판(112)은 플라스틱 필름, 봉지 필름, 또는 배리어 필름으로 형성될 수 있다.The
표시패널 구동부(120)는 게이트 구동부, 및 데이터 구동부에 해당하는 소스 드라이브 IC(121)들을 포함할 수 있다. 소스 드라이브 IC(121)들 각각은 연성 필름(122)에 접착될 수 있다. 연성 필름(122)들 각각은 표시패널(110)의 하부 기판(111)과 소스 회로보드(140)에 부착될 수 있다. The
소스 회로보드(140)들은 연성 케이블(150)을 통해 인터페이스 보드(160)에 연결될 수 있다. 연성 케이블(150)을 통해 연결되기 위해서 소스 회로보드(140)들과 인터페이스 보드(160) 각각에는 커넥터가 마련될 수 있다.The
제1 수신 모듈(170)과 제2 송신 모듈(180)은 집적회로(integrated circuit, 이하 "IC"라 칭함)로 구현될 수 있다. 이 경우, 제2 송신 모듈(180)은 써데스 송신(Serdes Tx) IC로, 제1 수신 모듈(170)은 써데스 수신(Serdes Rx) IC로 칭해질 수 있다. 써데스(serializer/deserializer)는 병렬 데이터들을 직렬 데이터로 바꾸어 정해진 레인으로 전송하는 통신을 가리킨다. 구체적으로, 병렬 데이터를 직렬 데이터로 바꾸는 것을 직렬 변환기(Serializer)라고 하고, 직렬 데이터를 병렬 데이터로 바꾸는 것을 직병렬 변환기(Deserializer)라고 하며, 써데스는 직렬 변환기와 직병렬 변환기를 모두 일컫는 용어이다. 인터페이스 보드(160) 상에는 제1 수신 모듈(170)과 제2 송신 모듈(180)이 실장될 수 있다. The
시스템 보드(200)는 도 12와 같이 제1 송신 모듈(210), 제2 수신 모듈(220), 타이밍 콘트롤러(230), SoC(240), 및 전원 공급부(250)를 포함할 수 있다. The
제1 송신 모듈(210)과 제2 수신 모듈(220)은 집적회로로 구현될 수 있으며, 이 경우 제1 송신 모듈(210)은 써데스 송신(Serdes Tx) IC로, 제2 수신 모듈(220)은 써데스 수신(Serdes Rx) IC로 칭해질 수 있다. 시스템 보드(200) 상에는 제1 송신 모듈(210)과 제2 수신 모듈(220)이 실장될 수 있다.The
타이밍 콘트롤러(230), SoC(240), 및 전원 공급부(250) 역시 집적회로로 구현될 수 있으며, 이로 인해 시스템 보드(200) 상에 실장될 수 있다.The
케이블(300)은 인터페이스 보드(160)와 시스템 보드(200)를 연결한다. 케이블(300)을 통해 연결되기 위해서 인터페이스 보드(160)와 시스템 보드(200) 각각에는 커넥터가 마련될 수 있다.The
도 13은 도 12의 표시 모듈을 개략적으로 보여주는 블록도이다.13 is a block diagram schematically showing the display module of Fig.
이하에서는, 도 13을 결부하여 표시 모듈의 구성들을 상세히 설명한다. 본 발명의 실시예에서는 표시 모듈(100)이 유기발광 표시장치(Organic Light Emitting Display)인 것을 중심으로 설명하였다. Hereinafter, the configurations of the display module will be described in detail with reference to FIG. In the embodiment of the present invention, the
도 13을 참조하면, 표시패널(110)은 표시영역(AA)과 표시영역(AA)의 주변에 마련된 비표시영역(NDA)을 포함한다. 표시영역(AA)은 화소(P)들이 형성되어 화상을 표시하는 영역이다. 표시패널(110)에는 데이터 라인들(D1~Dm, m은 2 이상의 양의 정수), 기준전압 라인들(R1~Rp, p는 2 이상의 양의 정수), 스캔 라인들(S1~Sn, n은 2 이상의 양의 정수), 및 센싱신호 라인들(SE1~SEn)이 마련된다. 데이터 라인들(D1~Dm)과 기준전압 라인들(R1~Rp)은 스캔 라인들(S1~Sn)과 센싱신호 라인들(SE1~SEn)과 교차될 수 있다. 데이터 라인들(D1~Dm)과 기준전압 라인들(R1~Rp)은 서로 나란할 수 있다. 스캔 라인들(S1~Sn)과 센싱신호 라인들(SE1~SEn)은 서로 나란할 수 있다.Referring to FIG. 13, the
화소(P)들 각각은 데이터 라인들(D1~Dm) 중 어느 하나, 기준전압 라인들(R1~Rp) 중 어느 하나, 스캔 라인들(S1~Sn) 중 어느 하나, 및 센싱신호 라인들(SE1~SEn) 중 어느 하나에 접속될 수 있다. 표시패널(110)의 화소(P)들 각각은 도 14와 같이 유기발광다이오드(organic light emitting diode, OLED)와 유기발광다이오드(OLED)에 전류를 공급하기 위한 다수의 트랜지스터들을 포함할 수 있다. 표시영역의 화소(P)들 각각에 대한 자세한 설명은 도 14를 결부하여 후술한다.Each of the pixels P includes one of the data lines D1 to Dm, one of the reference voltage lines R1 to Rp, one of the scan lines S1 to Sn, and one of the sensing signal lines SE1 to SEn, respectively. Each of the pixels P of the
표시패널 구동부(120)는 도 14와 같이 게이트 구동부(130)와 데이터 구동부(121D)를 포함할 수 있다. The display
데이터 구동부(121D)는 도 14와 같이 다수의 소스 드라이브 IC(121)들을 포함할 수 있다. 소스 드라이브 IC(121)들 각각은 데이터전압 공급부와 센싱부를 포함할 수 있다.The
데이터전압 공급부는 데이터 라인들에 접속되어 데이터전압들을 공급한다. 데이터전압 공급부는 제1 수신 모듈(170)로부터 디지털 비디오 데이터(DATA)와 데이터 제어신호(DCS)를 전송 받는다. 데이터전압 공급부는 데이터 제어신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 데이터 전압들로 변환하여 데이터 라인들에 공급한다.A data voltage supply is connected to the data lines to supply the data voltages. The data voltage supply unit receives the digital video data (DATA) and the data control signal (DCS) from the
센싱부는 기준 전압 라인들(R1~Rz)에 기준 전압을 공급하고, 기준 전압 라인들(R1~Rz)을 통해 화소(P)들의 구동 트랜지스터들의 소스 전압들을 센싱하고, 센싱된 전압들을 디지털 데이터인 센싱 데이터로 변환하여 제2 송신 모듈(180)로 출력한다.The sensing unit supplies a reference voltage to the reference voltage lines R1 to Rz, senses the source voltages of the driving transistors of the pixels P through the reference voltage lines R1 to Rz, And outputs the sensed data to the
스캔 구동부(130)는 스캔신호 출력부(131)와 센싱신호 출력부(132)를 포함한다.The
스캔신호 출력부(131)는 제1 수신 모듈(170)로부터 입력되는 스캔 제어신호(GCS)에 따라 스캔 라인들(S1~Sn)에 스캔 신호들을 공급한다. 센싱신호 출력부(132)는 제1 수신 모듈(170)로부터 입력되는 스캔 제어신호(GCS)에 따라 센싱신호 라인들(SE1~SEn)에 센싱 신호들을 공급한다.The scan
스캔신호 출력부(131)와 센싱신호 출력부(132)는 다수의 트랜지스터들을 포함하여 GIP(Gate driver In Panel) 방식으로 표시패널(110)의 비표시영역(NDA)에 직접 형성될 수 있다. 또는, 스캔신호 출력부(131)와 센싱신호 출력부(132)는 구동 칩(chip) 형태로 형성되어 표시패널(110)에 접속되는 연성필름(미도시)상에 실장될 수 있다.The scan
제1 수신 모듈(170)은 케이블(300)을 통해 시스템 보드(200)의 제1 송신 모듈(210)로부터 암호화된 디지털 비디오 데이터(DATA), 스캔 제어신호(SCS), 데이터 제어신호(DCS), 및 제2 타이밍 신호들(TS2)을 전송받는다. 제1 수신 모듈(170)은 암호화된 디지털 비디오 데이터(DATA)를 복원하고, 복원한 디지털 비디오 데이터(DATA)와 데이터 제어신호(DCS)를 데이터 구동부(121D)로 전송한다. 제1 수신 모듈(170)은 스캔 제어 신호(SCS)를 스캔 구동부(130)로 전송한다.The
제2 송신 모듈(180)은 케이블(300)을 통해 시스템 보드(200)의 제2 수신 모듈(220)로 센싱 데이터(SD)를 전송한다.The
도 14는 도 13의 화소의 회로도이다.14 is a circuit diagram of the pixel of Fig.
도 14를 참조하면, 화소(P)는 유기발광다이오드(OLED), 구동 트랜지스터(DT), 제1 및 제2 스위칭 트랜지스터들(ST1, ST2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. Referring to FIG. 14, the pixel P may include an organic light emitting diode OLED, a driving transistor DT, first and second switching transistors ST1 and ST2, and a storage capacitor Cst.
유기발광다이오드(OLED)는 구동 트랜지스터(DT)를 통해 공급되는 전류에 따라 발광한다. 유기발광다이오드(OLED)는 애노드 전극(anode electrode), 정공 수송층(hole transporting layer), 유기발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극(cathode electrode)을 포함할 수 있다. 유기발광다이오드(OLED)는 애노드전극과 캐소드전극에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기발광층으로 이동되며, 유기발광층에서 서로 결합하여 발광하게 된다. 유기발광다이오드(OLED)의 애노드 전극은 구동 트랜지스터(DT)의 소스 전극에 접속되고, 캐소드 전극은 제1 전원보다 낮은 제2 전원이 공급되는 제2 전원 라인(VSL)에 접속될 수 있다.The organic light emitting diode OLED emits light according to the current supplied through the driving transistor DT. The organic light emitting diode OLED may include an anode electrode, a hole transporting layer, an organic light emitting layer, an electron transporting layer, and a cathode electrode. have. In the organic light emitting diode (OLED), when a voltage is applied to the anode electrode and the cathode electrode, holes and electrons move to the organic light emitting layer through the hole transporting layer and the electron transporting layer, respectively. The anode electrode of the organic light emitting diode OLED may be connected to the source electrode of the driving transistor DT and the cathode electrode may be connected to a second power supply line VSL to which a second power supply lower than the first power supply is supplied.
구동 트랜지스터(DT)는 게이트 전극과 소스 전극의 전압 차에 따라 제1 전원 라인(EVL)으로부터 유기발광다이오드(OLED)로 흐르는 전류를 조정한다. 구동 트랜지스터(DT)의 게이트 전극은 제1 스위칭 트랜지스터(ST1)의 제1 전극에 접속되고, 소스 전극은 유기발광다이오드(OLED)의 애노드 전극에 접속되며, 드레인 전극은 제1 전원 라인(EVL)에 접속될 수 있다.The driving transistor DT adjusts the current flowing from the first power supply line EVL to the organic light emitting diode OLED in accordance with the voltage difference between the gate electrode and the source electrode. The gate electrode of the driving transistor DT is connected to the first electrode of the first switching transistor ST1. The source electrode of the driving transistor DT is connected to the anode electrode of the organic light emitting diode OLED. The drain electrode of the driving transistor DT is connected to the first power line EVL. Lt; / RTI >
제1 스위칭 트랜지스터(ST1)는 제k 스캔라인(Sk)의 제k 스캔신호에 의해 턴-온되어 제j 데이터라인(Dj)을 구동 트랜지스터(DT)의 게이트 전극에 접속시킨다. 제1 스위칭 트랜지스터(T1)의 게이트 전극은 제k 스캔라인(Sk)에 접속되고, 제1 전극은 제1 구동 트랜지스터(DT1)의 게이트 전극에 접속되며, 제2 전극은 제j 데이터라인(Dj)에 접속될 수 있다.The first switching transistor ST1 is turned on by the kth scan signal of the kth scan line Sk to connect the jth data line Dj to the gate electrode of the driving transistor DT. The first electrode of the first switching transistor T1 is connected to the kth scan line Sk and the first electrode of the first switching transistor T1 is connected to the gate electrode of the first driving transistor DT1. .
제2 스위칭 트랜지스터(ST2)는 제k 센싱신호라인(SEk)의 제k 센싱신호에 의해 턴-온되어 제u 기준전압 라인(Ru)을 구동 트랜지스터(DT)의 소스 전극에 접속시킨다. 제2 스위칭 트랜지스터(ST3)의 게이트 전극은 제k 센싱신호라인(SEk)에 접속되고, 제1 전극은 제u 기준전압 라인(Ru)에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 소스 전극에 접속될 수 있다.The second switching transistor ST2 is turned on by the kth sensing signal of the kth sensing signal line SEk to connect the u th reference voltage line Ru to the source electrode of the driving transistor DT. The gate electrode of the second switching transistor ST3 is connected to the kth sensing signal line SEk and the first electrode thereof is connected to the u th reference voltage line Ru and the second electrode is connected to the source of the driving transistor DT Can be connected to the electrode.
제1 및 제2 스위칭 트랜지스터들(ST1, ST2) 각각의 제1 전극은 소스 전극이고, 제2 전극은 드레인 전극일 수 있으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 제1 및 제2 스위칭 트랜지스터들(ST1, ST2) 각각의 제1 전극은 드레인 전극이고, 제2 전극은 소스 전극일 수 있다.It should be noted that the first electrode of each of the first and second switching transistors ST1 and ST2 may be a source electrode and the second electrode may be a drain electrode. That is, the first electrode of each of the first and second switching transistors ST1 and ST2 may be a drain electrode, and the second electrode may be a source electrode.
스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차전압을 저장한다.The storage capacitor Cst is formed between the gate electrode and the source electrode of the driving transistor DT. The storage capacitor Cst stores the difference voltage between the gate voltage of the driving transistor DT and the source voltage.
구동 트랜지스터(DT)와 제1 및 제2 스위칭 트랜지스터들(ST1, ST2)은 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 4에서는 구동 트랜지스터(DT)와 제1 및 제2 스위칭 트랜지스터들(ST1, ST2)이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않는 것에 주의하여야 한다. 구동 트랜지스터(DT)와 제1 및 제2 스위칭 트랜지스터들(ST1, ST2)은 P 타입 MOSFET으로 형성될 수도 있다.The driving transistor DT and the first and second switching transistors ST1 and ST2 may be formed of a thin film transistor. Although the driving transistor DT and the first and second switching transistors ST1 and ST2 are formed of an N-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor) in FIG. 4, the present invention is not limited thereto. shall. The driving transistor DT and the first and second switching transistors ST1 and ST2 may be formed of a P-type MOSFET.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in detail with reference to the accompanying drawings, it is to be understood that the present invention is not limited to those embodiments and various changes and modifications may be made without departing from the scope of the present invention. . Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of protection of the present invention should be construed according to the claims, and all technical ideas within the scope of equivalents should be interpreted as being included in the scope of the present invention.
100: 표시 모듈
110: 표시패널
120: 표시패널 구동부
121D: 데이터 구동부
121: 소스 드라이브 IC
122: 연성 필름
130: 스캔 구동부
131: 스캔신호 출력부
132: 센싱신호 출력부
140: 소스 회로보드
150: 연성 케이블(150)
160: 인터페이스 보드
170: 제1 수신 모듈
180: 제2 송신 모듈
200: 시스템 보드
210: 제1 송신 모듈
220: 제2 수신 모듈
230: 타이밍 콘트롤러
240: 시스템 온 칩 (SoC)
250: 전원 공급부
300: 케이블
310: 커넥터100: display module 110: display panel
120: Display
121: Source drive IC 122: Flexible film
130: scan driver 131: scan signal output unit
132: sensing signal output unit 140: source circuit board
150: flexible cable (150) 160: interface board
170: first receiving module 180: second transmitting module
200: system board 210: first transmission module
220: second reception module 230: timing controller
240: System on Chip (SoC) 250: Power supply
300: Cable 310: Connector
Claims (30)
암호화된 디지털 비디오 데이터와 제어 신호들을 전송 패킷으로 변환한 후 케이블을 통해 시스템 보드의 제1 송신 모듈로부터 인터페이스 보드의 제1 수신 모듈로 전송하는 단계;
상기 전송 패킷으로부터 상기 암호화된 디지털 비디오 데이터와 상기 제어 신호들을 복원하는 단계;
상기 암호화된 디지털 비디오 데이터를 복원하는 단계; 및
복원된 디지털 비디오 데이터와 상기 제어 신호들을 상기 제1 수신 모듈로부터 표시패널 구동부로 전송하는 단계를 포함하는 통신 방법.Encrypting digital video data;
Converting the encrypted digital video data and control signals into transmission packets, and transmitting the transmission packets from the first transmission module of the system board to the first reception module of the interface board through the cable;
Recovering the encrypted digital video data and the control signals from the transport packet;
Reconstructing the encrypted digital video data; And
And transmitting the restored digital video data and the control signals from the first receiving module to a display panel driver.
센싱 데이터를 표시패널 구동부로부터 제2 송신 모듈로 전송하는 단계;
상기 센싱 데이터를 차동 신호로 변환하여 상기 케이블을 통해 상기 인터페이스 보드의 제2 송신 모듈로부터 상기 시스템 보드의 제2 수신 모듈로 전송하는 단계; 및
상기 센싱 데이터를 상기 시스템 보드의 타이밍 콘트롤러로 전송하는 단계를 더 포함하는 통신 방법.The method according to claim 1,
Transmitting sensed data from a display panel driving unit to a second transmitting module;
Converting the sensed data into a differential signal and transmitting the sensed data from the second transmission module of the interface board to the second reception module of the system board through the cable; And
And transmitting the sensing data to a timing controller of the system board.
상기 암호화된 디지털 비디오 데이터와 상기 제어 신호들을 상기 전송 패킷으로 변환한 후 상기 케이블을 통해 상기 시스템 보드의 상기 제1 송신 모듈로부터 상기 인터페이스 보드의 상기 제1 수신 모듈로 전송하는 단계는,
클럭을 포함하지 않는 제1 고속 직렬 인터페이스를 이용하는 것을 특징으로 하는 통신 방법.The method according to claim 1,
Converting the encrypted digital video data and the control signals into the transmission packet and transmitting the encrypted digital video data and the control signals from the first transmission module of the system board to the first reception module of the interface board via the cable,
Wherein the first high-speed serial interface does not include a clock.
상기 센싱 데이터를 상기 케이블을 통해 상기 인터페이스 보드의 제2 송신 모듈로부터 상기 시스템 보드의 제2 수신 모듈로 전송하는 단계는 클럭을 포함하는 제2 고속 직렬 인터페이스를 이용하는 것을 특징으로 하는 통신 방법.The method according to claim 1,
Wherein the step of transmitting the sensing data from the second transmitting module of the interface board to the second receiving module of the system board through the cable uses a second high speed serial interface including a clock.
상기 제1 고속 직렬 인터페이스의 속도는 상기 제2 고속 직렬 인터페이스의 속도보다 빠른 것을 특징으로 하는 통신 방법.5. The method of claim 4,
Wherein the speed of the first high-speed serial interface is faster than the speed of the second high-speed serial interface.
상기 암호화된 디지털 비디오 데이터와 상기 제어 신호들을 상기 전송 패킷으로 변환한 후 상기 케이블을 통해 상기 시스템 보드의 상기 제1 송신 모듈로부터 상기 인터페이스 보드의 상기 제1 수신 모듈로 전송하는 단계는,
제1 데이터 인에이블 신호, 제1 수직동기신호, 및 수평동기신호를 이용하여 제2 데이터 인에이블 신호와 제2 수직동기신호를 생성하는 단계; 및
상기 암호화된 디지털 비디오 데이터, 상기 제2 데이터 인에이블 신호, 상기 제2 수직동기신호, 및 상기 제어 신호들을 상기 전송 패킷으로 변환한 후 상기 케이블을 통해 상기 제1 송신 모듈로부터 상기 제1 수신 모듈로 전송하는 단계를 포함하는 것을 특징으로 하는 통신 방법.The method according to claim 1,
Converting the encrypted digital video data and the control signals into the transmission packet and transmitting the encrypted digital video data and the control signals from the first transmission module of the system board to the first reception module of the interface board via the cable,
Generating a second data enable signal and a second vertical synchronization signal using a first data enable signal, a first vertical synchronization signal, and a horizontal synchronization signal; And
Converting the encrypted digital video data, the second data enable signal, the second vertical synchronization signal, and the control signals into the transport packet and then transmitting the transport packet from the first transmission module to the first reception module The method comprising the steps of:
상기 암호화된 디지털 비디오 데이터가 제1 센싱 비디오 데이터만을 포함하는 제1 구동 모드에서 상기 제2 수직동기신호의 주파수는 상기 암호화된 디지털 비디오 데이터가 제1 표시 비디오 데이터와 제2 센싱 비디오 데이터를 포함하는 제2 구동 모드에서 상기 제2 수직동기신호의 주파수와 서로 다른 것을 특징으로 하는 통신 방법.The method according to claim 6,
Wherein the frequency of the second vertical synchronizing signal in a first driving mode in which the encrypted digital video data includes only first sensing video data indicates that the encrypted digital video data includes first display video data and second sensing video data And the frequency of the second vertical synchronizing signal in the second driving mode is different from the frequency of the second vertical synchronizing signal in the second driving mode.
상기 암호화된 디지털 비디오 데이터가 제2 표시 비디오 데이터와 제3 센싱 비디오 데이터를 포함하는 제3 구동 모드에서 상기 제2 수직동기신호의 주파수는 상기 제2 구동 모드에서 상기 제2 수직동기신호의 주파수와 서로 다른 것을 특징으로 하는 통신 방법.8. The method of claim 7,
Wherein the frequency of the second vertical synchronization signal in the third drive mode in which the encrypted digital video data includes the second display video data and the third sensing video data is the frequency of the second vertical synchronization signal in the second drive mode The communication method comprising the steps of:
상기 제2 센싱 비디오 데이터의 개수는 상기 제1 센싱 비디오 데이터의 개수 또는 상기 제3 센싱 비디오 데이터의 개수보다 적은 것을 특징으로 하는 통신 방법.9. The method of claim 8,
Wherein the number of the second sensing video data is less than the number of the first sensing video data or the number of the third sensing video data.
상기 제1 데이터 인에이블 신호, 상기 제1 수직동기신호, 및 상기 수평동기신호를 이용하여 상기 제2 데이터 인에이블 신호와 상기 제2 수직동기신호를 생성하는 단계는,
제1 구동 모드에서 상기 제1 수직동기신호가 제1 로직 전압을 가지며 상기 수평동기신호가 상기 제1 로직 전압을 갖는 경우, 상기 제1 로직 전압을 갖는 상기 제2 수평동기신호를 생성하는 것을 특징으로 하는 통신 방법.The method according to claim 6,
Generating the second data enable signal and the second vertical synchronization signal using the first data enable signal, the first vertical sync signal, and the horizontal sync signal,
And generating the second horizontal synchronizing signal having the first logic voltage when the first vertical synchronizing signal has the first logic voltage and the horizontal synchronizing signal has the first logic voltage in the first driving mode .
상기 제1 데이터 인에이블 신호, 상기 제1 수직동기신호, 및 상기 수평동기신호를 이용하여 상기 제2 데이터 인에이블 신호와 상기 제2 수직동기신호를 생성하는 단계는,
제2 구동 모드에서 상기 제1 수직동기신호가 상기 제2 로직 전압으로 폴링하는 시점에 동기화하여 상기 제2 수직동기신호를 상기 제1 로직 전압으로 상승시키고, 상기 제1 데이터 인에이블 신호가 상기 제1 로직 전압으로 상승하기 전에 상기 제2 수직동기신호를 상기 제2 로직 전압으로 폴링시키는 것을 특징으로 하는 통신 방법.The method according to claim 6,
Generating the second data enable signal and the second vertical synchronization signal using the first data enable signal, the first vertical sync signal, and the horizontal sync signal,
Synchronizing the first vertical synchronizing signal to the first logic voltage in synchronism with a time at which the first vertical synchronizing signal polls the second logic voltage in a second driving mode, and raising the second vertical synchronizing signal to the first logic voltage, 1 poles the second vertical synchronization signal to the second logic voltage before rising to a logic voltage.
상기 제1 데이터 인에이블 신호, 상기 제1 수직동기신호, 및 상기 수평동기신호를 이용하여 상기 제2 데이터 인에이블 신호와 상기 제2 수직동기신호를 생성하는 단계는,
상기 제3 구동 모드에서 상기 제1 수직동기신호가 상기 제2 로직 전압으로 폴링하는 시점에 동기화하여 상기 제2 수직동기신호를 상기 제1 로직 전압으로 상승시키고, 상기 제1 데이터 인에이블 신호가 상기 제1 로직 전압으로 상승하기 전에 상기 제2 수직동기신호를 상기 제2 로직 전압으로 폴링시키며, 상기 제1 수직동기신호가 제1 로직 전압을 가지며 상기 수평동기신호가 상기 제1 로직 전압을 갖는 경우 상기 제1 로직 전압을 갖는 상기 제2 수평동기신호를 생성하는 것을 특징으로 하는 통신 방법.The method according to claim 6,
Generating the second data enable signal and the second vertical synchronization signal using the first data enable signal, the first vertical sync signal, and the horizontal sync signal,
In the third driving mode, raises the second vertical synchronizing signal to the first logic voltage in synchronization with a time when the first vertical synchronizing signal polls the second logic voltage, and the first data enable signal When the first vertical synchronizing signal has the first logic voltage and the horizontal synchronizing signal has the first logic voltage, the first vertical synchronizing signal is polled to the second logic voltage before rising to the first logic voltage And generates the second horizontal synchronization signal having the first logic voltage.
상기 암호화된 디지털 비디오 데이터와 상기 제어 신호들을 상기 전송 패킷으로 변환한 후 상기 케이블을 통해 상기 시스템 보드의 상기 제1 송신 모듈로부터 상기 인터페이스 보드의 상기 제1 수신 모듈로 전송하는 단계는,
복수의 구동 전압들을 상기 케이블을 통해 상기 제1 송신 모듈로부터 상기 제1 수신 모듈로 공급하는 단계를 포함하는 것을 특징으로 하는 통신 방법.The method according to claim 1,
Converting the encrypted digital video data and the control signals into the transmission packet and transmitting the encrypted digital video data and the control signals from the first transmission module of the system board to the first reception module of the interface board via the cable,
And supplying a plurality of driving voltages from the first transmitting module to the first receiving module via the cable.
상기 암호화된 디지털 비디오 데이터와 상기 제어 신호들을 상기 전송 패킷으로 변환한 후 상기 케이블을 통해 상기 시스템 보드의 상기 제1 송신 모듈로부터 상기 인터페이스 보드의 상기 제1 수신 모듈로 전송하는 단계는,
p(p는 2 이상의 양의 정수) 바이트 모드에서 상기 케이블의 r(r은 양의 정수) 개의 채널들을 이용하여 상기 암호화된 디지털 비디오 데이터를 전송하고, q(q는 p보다 큰 양의 정수) 바이트 모드에서 상기 케이블의 s(s는 r보다 작은 양의 정수) 개의 채널들을 이용하여 상기 암호화된 디지털 비디오 데이터를 전송하는 것을 특징으로 하는 통신 방법.The method according to claim 1,
Converting the encrypted digital video data and the control signals into the transmission packet and transmitting the encrypted digital video data and the control signals from the first transmission module of the system board to the first reception module of the interface board via the cable,
where q (q is a positive integer greater than p) is used to transmit the encrypted digital video data using r (r is a positive integer) channels of the cable in p (p is a positive integer greater than or equal to 2) In the byte mode, the encrypted digital video data using s (where s is a positive integer less than r) channels of the cable.
상기 표시패널 구동부의 동작 타이밍을 제어하기 위해 디지털 비디오 데이터와 제어 신호들을 출력하는 타이밍 제어부, 및 상기 제1 수신 모듈과 통신하는 제1 송신 모듈을 포함하는 시스템 보드; 및
상기 인터페이스 보드와 상기 시스템 보드를 연결하는 케이블을 구비하고,
상기 제1 송신 모듈은 상기 타이밍 제어부로부터 입력받은 디지털 비디오 데이터를 암호화하고, 암호화된 디지털 비디오 데이터와 제어 신호들을 전송 패킷으로 변환한 후 상기 케이블을 통해 상기 제1 수신 모듈로 전송하는 것을 특징으로 하는 표시장치.A display module including a display panel, a display panel driver for applying driving signals to the display panel, and an interface board having a first receiving module;
A system board including a timing controller for outputting digital video data and control signals to control an operation timing of the display panel driver, and a first transmission module for communicating with the first reception module; And
And a cable connecting the interface board and the system board,
Wherein the first transmission module encrypts the digital video data input from the timing control unit, converts the encrypted digital video data and control signals into a transmission packet, and transmits the transmission packet to the first receiving module via the cable Display device.
상기 제1 수신 모듈은 상기 전송 패킷으로부터 상기 암호화된 디지털 비디오 데이터와 상기 제어 신호들을 복원하고, 상기 암호화된 디지털 비디오 데이터를 복원하며, 복원된 디지털 비디오 데이터와 상기 제어 신호들을 상기 표시패널 구동부로 전송하는 것을 특징으로 하는 표시장치.16. The method of claim 15,
The first receiving module restores the encrypted digital video data and the control signals from the transport packet, restores the encrypted digital video data, and transmits the restored digital video data and the control signals to the display panel driver And the display device.
상기 인터페이스 보드는 상기 표시패널 구동부로부터 센싱 데이터를 입력받고 상기 센싱 데이터를 상기 케이블을 통해 상기 시스템 보드로 전송하는 제2 송신 모듈을 더 포함하고,
상기 시스템 보드는 상기 제2 송신 모듈로부터 입력받은 상기 센싱 데이터를 상기 타이밍 콘트롤러로 전송하는 제2 수신 모듈을 더 포함하는 것을 특징으로 하는 표시장치.17. The method of claim 16,
The interface board further includes a second transmission module for receiving sensing data from the display panel driver and transmitting the sensed data to the system board through the cable,
Wherein the system board further comprises a second reception module for transmitting the sensing data received from the second transmission module to the timing controller.
상기 제1 송신 모듈과 상기 제1 수신 모듈은 클럭을 포함하지 않는 제1 고속 직렬 인터페이스를 이용하여 통신하는 것을 특징으로 하는 표시장치.18. The method of claim 17,
Wherein the first transmission module and the first reception module communicate using a first high-speed serial interface that does not include a clock.
상기 제2 송신 모듈과 상기 제2 수신 모듈은 클럭을 포함하는 제2 고속 직렬 인터페이스를 이용하여 통신하는 것을 특징으로 하는 표시장치.19. The method of claim 18,
Wherein the second transmitting module and the second receiving module communicate using a second high-speed serial interface including a clock.
상기 제1 고속 직렬 인터페이스의 속도는 상기 제2 고속 직렬 인터페이스의 속도보다 빠른 것을 특징으로 하는 표시장치.20. The method of claim 19,
Wherein the speed of the first high-speed serial interface is faster than the speed of the second high-speed serial interface.
상기 제1 송신 모듈은,
상기 타이밍 콘트롤러부터 입력되는 제1 데이터 인에이블 신호, 제1 수직동기신호, 및 수평동기신호를 이용하여 제2 데이터 인에이블 신호와 제2 수직동기신호를 생성하고,
상기 암호화된 디지털 비디오 데이터와 상기 제어 신호들과 함께 상기 제2 데이터 인에이블 신호와 상기 제2 수직동기신호를 상기 전송 패킷으로 변환한 후 상기 케이블을 통해 상기 제1 수신 모듈로 전송하는 것을 특징으로 하는 표시장치.17. The method of claim 16,
Wherein the first transmission module comprises:
Generating a second data enable signal and a second vertical synchronizing signal by using a first data enable signal, a first vertical synchronizing signal, and a horizontal synchronizing signal input from the timing controller,
Converting the second data enable signal and the second vertical synchronization signal together with the encrypted digital video data and the control signals into the transport packet, and transmitting the transport packet to the first receiving module via the cable, / RTI >
상기 암호화된 디지털 비디오 데이터가 제1 센싱 비디오 데이터만을 포함하는 제1 구동 모드에서 상기 제2 수직동기신호의 주파수는 상기 암호화된 디지털 비디오 데이터가 제1 표시 비디오 데이터와 제2 센싱 비디오 데이터를 포함하는 제2 구동 모드에서 상기 제2 수직동기신호의 주파수와 서로 다른 것을 특징으로 하는 표시장치.22. The method of claim 21,
Wherein the frequency of the second vertical synchronizing signal in a first driving mode in which the encrypted digital video data includes only first sensing video data indicates that the encrypted digital video data includes first display video data and second sensing video data And the second vertical synchronizing signal is different in frequency from the second vertical synchronizing signal in the second driving mode.
상기 제2 구동 모드에서 상기 제2 수직동기신호의 주파수는 상기 암호화된 디지털 비디오 데이터가 제2 표시 비디오 데이터와 제3 센싱 비디오 데이터를 포함하거나 상기 제3 센싱 비디오 데이터만으로 포함하는 제3 구동 모드에서 상기 제2 수직동기신호의 주파수와 서로 다른 것을 특징으로 하는 표시장치.23. The method of claim 22,
The frequency of the second vertical synchronizing signal in the second driving mode is lower than the frequency of the second driving mode in the third driving mode in which the encrypted digital video data includes the second display video data and the third sensing video data or includes only the third sensing video data Wherein the frequency of the second vertical synchronizing signal is different from the frequency of the second vertical synchronizing signal.
상기 제2 센싱 비디오 데이터의 개수는 상기 제1 센싱 비디오 데이터의 개수 또는 상기 제3 센싱 비디오 데이터의 개수보다 적은 것을 특징으로 하는 표시장치.24. The method of claim 23,
Wherein the number of the second sensing video data is less than the number of the first sensing video data or the number of the third sensing video data.
상기 제1 송신 모듈은 제1 구동 모드에서 상기 제1 수직동기신호가 제1 로직 전압을 가지며 상기 수평동기신호가 상기 제1 로직 전압을 갖는 경우, 상기 제1 로직 전압을 갖는 상기 제2 수평동기신호를 생성하는 것을 특징으로 하는 표시장치.22. The method of claim 21,
Wherein the first transmission module is configured such that, in a first drive mode, when the first vertical synchronization signal has a first logic voltage and the horizontal synchronization signal has the first logic voltage, the second horizontal synchronization And generates a signal.
상기 제1 송신 모듈은 제2 구동 모드에서 상기 제1 수직동기신호가 상기 제2 로직 전압으로 폴링하는 시점에 동기화하여 상기 제2 수직동기신호를 상기 제1 로직 전압으로 상승시키고, 상기 제1 데이터 인에이블 신호가 상기 제1 로직 전압으로 상승하기 전에 상기 제2 수직동기신호를 상기 제2 로직 전압으로 폴링시키는 것을 특징으로 하는 표시장치.22. The method of claim 21,
Wherein the first transmitting module raises the second vertical synchronizing signal to the first logic voltage in synchronism with a time when the first vertical synchronizing signal polls the second logic voltage in a second driving mode, And polls the second vertical synchronization signal to the second logic voltage before the enable signal rises to the first logic voltage.
상기 제1 송신 모듈은 제3 구동 모드에서 상기 제1 수직동기신호가 상기 제2 로직 전압으로 폴링하는 시점에 동기화하여 상기 제2 수직동기신호를 상기 제1 로직 전압으로 상승시키고, 상기 제1 데이터 인에이블 신호가 상기 제1 로직 전압으로 상승하기 전에 상기 제2 수직동기신호를 상기 제2 로직 전압으로 폴링시키며, 상기 제1 수직동기신호가 상기 제1 로직 전압을 가지며 상기 수평동기신호가 상기 제1 로직 전압을 갖는 경우 상기 제1 로직 전압의 상기 제2 수직동기신호를 생성하는 것을 특징으로 하는 표시장치.22. The method of claim 21,
Wherein the first transmitting module raises the second vertical synchronizing signal to the first logic voltage in synchronization with a time when the first vertical synchronizing signal polls the second logic voltage in a third driving mode, Wherein the first logic circuit is configured to poll the second vertical synchronization signal with the second logic voltage before the enable signal rises to the first logic voltage, wherein the first vertical synchronization signal has the first logic voltage, And generates the second vertical synchronizing signal of the first logic voltage when the first vertical synchronizing signal has the first logic voltage.
상기 시스템 보드는 복수의 구동 전압들을 생성하여 출력하는 전압 공급부를 더 포함하고,
상기 복수의 구동 전압들은 상기 케이블을 통해 상기 제1 송신 모듈로부터 상기 제1 수신 모듈로 공급되는 것을 특징으로 하는 표시장치.17. The method of claim 16,
Wherein the system board further includes a voltage supplier for generating and outputting a plurality of drive voltages,
Wherein the plurality of driving voltages are supplied from the first transmitting module to the first receiving module via the cable.
p(p는 2 이상의 양의 정수) 바이트 모드에서 상기 케이블의 r(r은 양의 정수) 개의 채널들을 이용하여 상기 암호화된 디지털 비디오 데이터를 전송하고, q(q는 p보다 큰 양의 정수) 바이트 모드에서 상기 케이블의 s(s는 r보다 작은 양의 정수) 개의 채널들을 이용하여 상기 암호화된 디지털 비디오 데이터를 전송하는 것을 특징으로 하는 표시장치.17. The method of claim 16,
where q (q is a positive integer greater than p) is used to transmit the encrypted digital video data using r (r is a positive integer) channels of the cable in p (p is a positive integer greater than or equal to 2) And transmits the encrypted digital video data using s (s is a positive integer smaller than r) channels of the cable in byte mode.
상기 케이블은 상기 복수의 구동 전압들을 공급하는 복수의 전원 핀들, 상기 전송 패킷을 상기 제1 송신 모듈로부터 상기 제1 수신 모듈로 전송하는 제1 전송 레인들, 및 상기 차동 신호를 상기 제2 송신 모듈로부터 상기 제2 수신 모듈로 전송하는 제2 전송 레인들을 포함하는 것을 특징으로 하는 표시장치.29. The method of claim 28,
The cable includes a plurality of power pins for supplying the plurality of driving voltages, first transmission lanes for transmitting the transmission packet from the first transmission module to the first reception module, And a second transmission lane for transmitting the first transmission lane to the second reception module.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170099230A KR102420998B1 (en) | 2017-08-04 | 2017-08-04 | Communication method and display device using the same |
CN201711260628.5A CN109389939B (en) | 2017-08-04 | 2017-12-04 | Communication method and display device using the same |
US15/835,139 US10614763B2 (en) | 2017-08-04 | 2017-12-07 | Communication method and display device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170099230A KR102420998B1 (en) | 2017-08-04 | 2017-08-04 | Communication method and display device using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190014997A true KR20190014997A (en) | 2019-02-13 |
KR102420998B1 KR102420998B1 (en) | 2022-07-13 |
Family
ID=65229825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170099230A KR102420998B1 (en) | 2017-08-04 | 2017-08-04 | Communication method and display device using the same |
Country Status (3)
Country | Link |
---|---|
US (1) | US10614763B2 (en) |
KR (1) | KR102420998B1 (en) |
CN (1) | CN109389939B (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102646000B1 (en) * | 2018-10-10 | 2024-03-12 | 엘지디스플레이 주식회사 | Channel control device and display device using the gate |
WO2020258392A1 (en) * | 2019-06-25 | 2020-12-30 | 咸阳彩虹光电科技有限公司 | Active matrix display apparatus and driving circuit board component |
TWI749689B (en) * | 2019-09-08 | 2021-12-11 | 聯詠科技股份有限公司 | Driving system, sensing method and driving circuit for touch display device |
TWI752776B (en) * | 2020-03-19 | 2022-01-11 | 元太科技工業股份有限公司 | Display device and driving protection method thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100757735B1 (en) * | 2006-01-04 | 2007-09-11 | 삼성전자주식회사 | Method of determining horizontal line active time for minimizing a memory, method of performing pip by using the same, and display devices using the same |
KR20110017751A (en) * | 2009-08-14 | 2011-02-22 | 엘지디스플레이 주식회사 | Liquid crystal display and method of controlling dot inversion thereof |
KR20110077392A (en) * | 2009-12-30 | 2011-07-07 | 엘지디스플레이 주식회사 | Data transmision apparatus and flat plate display device using the same |
KR101301441B1 (en) * | 2007-12-11 | 2013-08-28 | 엘지디스플레이 주식회사 | Liquid crystal display |
KR20160082795A (en) * | 2014-12-29 | 2016-07-11 | 엘지디스플레이 주식회사 | Organic light emitting diode display and drving method thereof |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000039874A (en) * | 1998-07-24 | 2000-02-08 | Hitachi Ltd | Display system |
KR100706742B1 (en) * | 2000-07-18 | 2007-04-11 | 삼성전자주식회사 | Flat panel display apparatus |
KR100413324B1 (en) * | 2001-02-19 | 2003-12-31 | 이디텍 주식회사 | A control device of plain display panel |
EP1376993A3 (en) * | 2002-06-28 | 2004-04-14 | Rohm Co., Ltd. | Portable communicating apparatus |
KR100588137B1 (en) * | 2005-06-20 | 2006-06-09 | 삼성전자주식회사 | Digital video data transmitting apparatus and display apparatus |
CN1928966A (en) * | 2006-09-27 | 2007-03-14 | 乐金电子(南京)等离子有限公司 | Updating system and method for plasma display device |
US8289258B2 (en) * | 2007-03-16 | 2012-10-16 | Lg Display Co., Ltd. | Liquid crystal display |
JP2009145874A (en) * | 2007-12-11 | 2009-07-02 | Lg Display Co Ltd | Liquid crystal display device |
KR101286541B1 (en) * | 2008-05-19 | 2013-07-23 | 엘지디스플레이 주식회사 | Liquid crystal display |
KR101389205B1 (en) * | 2008-12-26 | 2014-04-25 | 엘지디스플레이 주식회사 | Liquid crystal display and driving method thereof |
KR101363204B1 (en) * | 2008-12-26 | 2014-02-24 | 엘지디스플레이 주식회사 | Liquid crystal display and driving method thereof |
KR101289642B1 (en) * | 2009-05-11 | 2013-07-30 | 엘지디스플레이 주식회사 | Liquid crystal display |
KR101363136B1 (en) * | 2009-05-15 | 2014-02-14 | 엘지디스플레이 주식회사 | Liquid crystal display |
WO2014174472A1 (en) * | 2013-04-24 | 2014-10-30 | Ignis Innovation Inc. | Display system with compensation techniques and/or shared level resources |
KR101329505B1 (en) * | 2010-05-28 | 2013-11-13 | 엘지디스플레이 주식회사 | Liquid crystal display and method of driving the same |
CN101996544A (en) * | 2010-09-28 | 2011-03-30 | 天津三星电子显示器有限公司 | Method for realizing integration of display image processing and timing control chip |
KR101323493B1 (en) * | 2010-12-22 | 2013-10-31 | 엘지디스플레이 주식회사 | Organic light emitting diode display |
CN103093716B (en) * | 2011-10-31 | 2016-06-15 | 群康科技(深圳)有限公司 | The method of time sequence control device, time sequence control device and display system |
KR101457389B1 (en) * | 2012-11-12 | 2014-11-03 | 서울과학기술대학교 산학협력단 | Oled display apparatus and visible light communication system having the display apparatus |
KR101969436B1 (en) * | 2012-12-20 | 2019-04-16 | 엘지디스플레이 주식회사 | Driving method for organic light emitting display |
KR101987382B1 (en) * | 2012-12-21 | 2019-06-10 | 엘지디스플레이 주식회사 | Flexible Display Device and Manufacturing Method of the same |
KR101992665B1 (en) * | 2012-12-26 | 2019-06-25 | 엘지디스플레이 주식회사 | Organic light emitting display device and method for driving thereof |
CN104123926B (en) * | 2013-04-25 | 2016-08-31 | 乐金显示有限公司 | Gamma compensated method and use the display device of this gamma compensated method |
KR102138369B1 (en) * | 2013-10-10 | 2020-07-28 | 삼성전자주식회사 | Display drive circuit, display device and portable terminal comprising thereof |
KR102159390B1 (en) * | 2013-11-13 | 2020-09-24 | 삼성디스플레이 주식회사 | Organic light emitting display device and driving method thereof |
KR102075920B1 (en) * | 2013-11-20 | 2020-02-11 | 엘지디스플레이 주식회사 | Organic Light Emitting Display And Threshold Voltage Compensation Method Thereof |
KR102156783B1 (en) * | 2013-12-13 | 2020-09-17 | 엘지디스플레이 주식회사 | Display Device and Driving Method of the same |
CN103889118B (en) * | 2014-03-18 | 2016-02-10 | 深圳创维-Rgb电子有限公司 | A kind of OLED drive electric power unit |
KR101597037B1 (en) * | 2014-06-26 | 2016-02-24 | 엘지디스플레이 주식회사 | Organic Light Emitting Display For Compensating Electrical Characteristics Deviation Of Driving Element |
JP6189273B2 (en) * | 2014-09-26 | 2017-08-30 | 株式会社東芝 | Video processing device |
KR102316986B1 (en) * | 2014-12-09 | 2021-10-25 | 엘지디스플레이 주식회사 | Organic light emitting display device |
KR102332426B1 (en) * | 2014-12-26 | 2021-12-01 | 엘지디스플레이 주식회사 | Display device and self-calibration method thereof |
KR102406705B1 (en) * | 2015-10-30 | 2022-06-08 | 엘지디스플레이 주식회사 | Organic light emitting diode display device |
CN105304053B (en) * | 2015-11-25 | 2018-06-29 | 深圳市华星光电技术有限公司 | Initial signal control method, chip and display panel in timing controller |
-
2017
- 2017-08-04 KR KR1020170099230A patent/KR102420998B1/en active IP Right Grant
- 2017-12-04 CN CN201711260628.5A patent/CN109389939B/en active Active
- 2017-12-07 US US15/835,139 patent/US10614763B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100757735B1 (en) * | 2006-01-04 | 2007-09-11 | 삼성전자주식회사 | Method of determining horizontal line active time for minimizing a memory, method of performing pip by using the same, and display devices using the same |
KR101301441B1 (en) * | 2007-12-11 | 2013-08-28 | 엘지디스플레이 주식회사 | Liquid crystal display |
KR20110017751A (en) * | 2009-08-14 | 2011-02-22 | 엘지디스플레이 주식회사 | Liquid crystal display and method of controlling dot inversion thereof |
KR20110077392A (en) * | 2009-12-30 | 2011-07-07 | 엘지디스플레이 주식회사 | Data transmision apparatus and flat plate display device using the same |
KR20160082795A (en) * | 2014-12-29 | 2016-07-11 | 엘지디스플레이 주식회사 | Organic light emitting diode display and drving method thereof |
Also Published As
Publication number | Publication date |
---|---|
CN109389939B (en) | 2021-09-24 |
KR102420998B1 (en) | 2022-07-13 |
CN109389939A (en) | 2019-02-26 |
US10614763B2 (en) | 2020-04-07 |
US20190043427A1 (en) | 2019-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10319286B2 (en) | Display device | |
CN106935175B (en) | Organic light emitting diode display device | |
KR102420998B1 (en) | Communication method and display device using the same | |
JP6483649B2 (en) | OLED display device | |
CN108269551B (en) | Display interface device and data transmission method thereof | |
CN105741760A (en) | Organic light emitting diode display device and driving method thereof | |
KR102126546B1 (en) | Interface apparatus and method of display device | |
KR20150101025A (en) | Display device and method for driving the same | |
KR102126545B1 (en) | Interface apparatus and method of display device | |
US9734792B2 (en) | Display device including reset controlling unit and method of driving the same | |
KR20190078088A (en) | Data line driving circuit, display driving circuit including the same and method for driving display | |
KR20180032738A (en) | Multi-vision system | |
KR20150001164A (en) | Display device and driving method thereof | |
KR102576968B1 (en) | Display device | |
US11315478B2 (en) | Display device | |
KR102531321B1 (en) | Organic Light Emitting Diode Display Device and Method for driving the same | |
KR20160092155A (en) | Display Device | |
KR102362743B1 (en) | Communication method and display device using the same | |
KR102453658B1 (en) | Organic light emitting diode display device and its driving method | |
KR20190018302A (en) | Communication method and display device using the same | |
KR100598128B1 (en) | An apparatus for converting a transmission type of a digital video signal | |
KR20160071266A (en) | Organic light emmiting diode display device | |
CN116830187A (en) | Display module and method for transmitting control signal of display module | |
KR20200052137A (en) | Display device and data device of transmitting and receiving data thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |