KR20190014487A - 디지털 포렌식 분석을 위한 손상된 메모리 복구 장치 및 방법 - Google Patents

디지털 포렌식 분석을 위한 손상된 메모리 복구 장치 및 방법 Download PDF

Info

Publication number
KR20190014487A
KR20190014487A KR1020180090177A KR20180090177A KR20190014487A KR 20190014487 A KR20190014487 A KR 20190014487A KR 1020180090177 A KR1020180090177 A KR 1020180090177A KR 20180090177 A KR20180090177 A KR 20180090177A KR 20190014487 A KR20190014487 A KR 20190014487A
Authority
KR
South Korea
Prior art keywords
memory
control
damaged
board
memory device
Prior art date
Application number
KR1020180090177A
Other languages
English (en)
Other versions
KR101974488B1 (ko
Inventor
이요민
Original Assignee
이요민
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이요민 filed Critical 이요민
Priority to PCT/KR2018/008783 priority Critical patent/WO2019027269A1/ko
Publication of KR20190014487A publication Critical patent/KR20190014487A/ko
Application granted granted Critical
Publication of KR101974488B1 publication Critical patent/KR101974488B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system

Abstract

본 발명은 디지털 포렌식 분석을 위한 손상된 메모리 복구 장치 및 방법에 관한 것으로, 더욱 상세하게는 침수나 수중환경에 노출되어 손상된 메모리를 동일한 종류의 정상 상태 메모리를 이용하여 손상된 메모리에 저장된 데이터를 독출할 수 있는 디지털 포렌식 분석을 위한 손상된 메모리 복구 장치 및 방법에 관한 것이다.

Description

디지털 포렌식 분석을 위한 손상된 메모리 복구 장치 및 방법 {Restoring Memory Device And Method}
본 발명은 디지털 포렌식 분석을 위한 손상된 메모리 복구 장치 및 방법에 관한 것으로, 더욱 상세하게는 침수나 수중환경에 노출되어 손상된 메모리를 동일한 종류의 정상 상태 메모리를 이용하여 손상된 메모리에 저장된 데이터를 독출할 수 있는 디지털 포렌식 분석을 위한 손상된 메모리 복구 장치 및 방법에 관한 것이다.
메모리는 기본적으로 PCB 기판 상에 메모리 칩과 컨트롤 칩이 장착되고 상기 PCB 기판을 통해 금속 배선이 연결되어 외부 기기에서 상기 메모리 칩에 저장된 데이터를 독출하게 된다.
상기와 같은 메모리는 기판 상에 배치되는 배선이 금속으로 구성되기 때문에 침수 등을 통해 수중 환경에 장시간 노출될 경우 부식 등으로 손상이 발생하여 패키지 내부에 장착된 메모리 칩이 온전한 상태라 하더라도 메모리 칩에 저장된 데이터를 독출하기 어려워 복원이 불가능한 문제가 있었다.
상기와 같은 문제점을 해결하기 위해 안출된 것으로서 본 발명의 목적은 손상된 메모리와 손상된 메모리와 동일한 종류의 정상 상태 메모리를 이용하여 상기 손상된 메모리에 장착된 메모리 칩의 데이터를 복원할 수 있는 디지털 포렌식 분석을 위한 손상된 메모리 복구 장치 및 방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위해 본 발명에 따른 디지털 포렌식 분석을 위한 손상된 메모리 복구 장치는 손상된 메모리 장치 중 메모리 부분만 피시험 보드(DUT Board)에 연결되어 구성된 메모리 유닛과 상기 손상된 메모리와 동일한 정상 상태 메모리 장치 중 컨트롤 칩 부분만 컨트롤 보드(Control Board)에 연결되어 구성된 컨트롤 유닛을 포함하고; 상기 피시험 보드와 컨트롤 보드가 전기적으로 연결되고, 상시 정상상태 메모리 장치의 컨트롤 칩을 제어하여 상기 손상된 메모리 장치의 메모리에 저장된 데이터를 추출하는 것을 특징으로 한다.
상기 메모리 유닛은 상기 손상된 메모리 장치 내부를 개방하여 제 1 컨트롤 칩과 제 1 PCB 기판의 연결 패턴을 모두 단선하고 제 1 메모리만 피시험 보드에 배선 연결하여 제조되고; 상기 손상된 메모리 장치의 제 1 컨트롤 칩과 제 1 PCB 기판의 연결 패턴은 모두 단선되어 사용되지 않으며, 상기 제 1 PCB 기판은 피시험 보드와 제 1 메모리를 전기적으로 연결하는 커넥터 역할을 담당하는 것을 특징으로 한다. .
상기 컨트롤 유닛은 손상된 메모리와 동일한 종류의 정상 상태 메모리 장치 중 제 2 메모리 연결을 모두 단선하고 제 2 컨트롤 칩과 제 2 PCB 기판의 연결 패턴을 그대로 이용하기 위해 상기 제 2 PCB 기판을 컨트롤 보드에 접속 연결하여 제조되고; 상기 컨트롤 보드는 제 2 메모리가 단선된 정상 상태 메모리 장치의 제 2 PCB 기판이 로딩되어 일체로 구성되고, 손상된 메모리 장치의 제 1 컨트롤칩과 연결패턴이 단선된 상기 피시험 보드와 전기적으로 연결되므로 상기 메모리 유닛과 컨트롤 유닛이 연결되어 생성된 새로운 메모리 장치에서 메인 보드 역할을 담당하는 것을 특징으로 한다.
한편, 본 발명에 따른 디지털 포렌식 분석을 위한 손상된 메모리 복구 방법은 손상된 메모리 장치 중 메모리 부분만 피시험 보드(DUT Board)에 연결되어 구성된 메모리 유닛을 제조하는 단계와; 상기 손상된 메모리와 동일한 정상 상태 메모리 장치 중 컨트롤 칩 부분만 컨트롤 보드(Control Board)에 연결되어 구성된 컨트롤 유닛을 제조하는 단계와; 상기 피시험 보드와 컨트롤 보드가 전기적으로 연결하는 단계를 포함하여 상시 정상상태 메모리 장치의 컨트롤 칩을 제어하여 상기 손상된 메모리 장치의 메모리에 저장된 데이터를 추출하는 것을 특징으로 한다.
상기 메모리 유닛을 제조하는 단계는 손상된 메모리 장치를 개방하여 내부에 장착된 제 1 컨트롤 칩의 패턴과 연결된 와이어를 모두 단선시키고, 제 1 메모리의 패턴과 연결된 와이어를 피시험 보드에 배선 연결시켜 메모리 유닛을 제조하고; 상기 컨트롤 유닛을 제조하는 단계는 손상된 메모리와 동일한 종류의 정상 상태 메모리 장치를 준비하고, 상기 정상 상태 메모리 장치를 개방하여 제 2 메모리의 패턴 연결된 와이어를 단선시키고, 제 2 컨트롤 칩과 제 2 PCB 기판의 연결 패턴을 그대로 이용하기 위해 상기 제 2 PCB 기판을 컨트롤 보드에 접속 연결하여 컨트롤 유닛을 제조하고; 상기와 같이 메모리 유닛과 컨트롤 유닛이 제조되면, 메모리 독출 장치를 상기 컨트롤 보드에 연결하고 상기 컨트롤 보드에 전원을 인가하고 상기 제 2 컨트롤 칩의 제어를 통해 제 1 메모리를 인식하고 상기 제 1 메모리에 저장된 데이터를 추출하도록 제어하여 손상된 메모리부터 데이터를 추출 및 복원하는 것을 특징으로 한다.
상기에서 살펴본 바와 같이 본 발명에 따른 디지털 포렌식 분석을 위한 손상된 메모리 복구 장치 및 방법은 손상된 메모리에 내장된 메모리 칩과 손상된 메모리와 동일한 종류의 메모리에 내장된 컨트롤 칩을 복구 보드를 통해 일체로 연결하여 단일의 메모리로 동작시키도록 제어함으로써 손상된 메모리에 내장된 메모리 칩에 저장된 데이터를 추출하여 복원할 수 있는 탁월한 효과가 발생한다.
도 1은 본 발명의 바람직한 실시예에 따른 디지털 포렌식 분석을 위한 손상된 메모리 복구 장치를 개략적으로 도시한 개념도이고,
도 2는 도 1의 메모리 복구 장치의 블럭도이다.
도 3은 본 발명의 바람직한 실시예에 따른 디지털 포렌식 분석을 위한 손상된 메모리 복구 방법을 개략적으로 도시한 순서도이다.
도 4는 본 발명의 바람직한 실시예에 따른 손상된 메모리 장치를 통해 메모리 유닛을 제조하는 것을 개략적으로 도시한 것이다.
도 5 및 도 6은 본 발명의 바람직한 실시예에 따른 정상상태 메모리 장치를 통해 컨트롤 유닛을 제조하는 것을 개략적으로 도시한 것이다.
이하, 본 발명의 바람직한 실시예에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
도 1은 본 발명의 바람직한 실시예에 따른 디지털 포렌식 분석을 위한 손상된 메모리 복구 장치를 개략적으로 도시한 개념도이고, 도 2는 도 1의 메모리 복구 장치의 블럭도이다.
도 1 및 2를 참조하면, 본 발명에 따른 디지털 포렌식 분석을 위한 손상된 메모리 복구 장치는 손상된 메모리 장치 중 메모리 부분만 피시험 보드(DUT Board)에 연결되어 구성된 메모리 유닛(10)과 상기 손상된 메모리와 동일한 정상 상태의 메모리 장치 중 컨트롤 칩 부분만 컨트롤 보드(Control Board)에 연결되어 구성된 컨트롤 유닛(20)과 상기 피시험 보드와 컨트롤 보드가 전기적으로 연결되고, 상기 컨트롤 보드와 연결되어 상기 손상된 메모리에 저장된 데이터를 독출하는 메모리 독출 장치(30)를 포함하여 구성될 수 있다.
보다 구체적으로, 손상된 메모리 장치(110) 내부를 개방하여 제 1 컨트롤 칩(112)과 제 1 PCB 기판(113)의 연결 패턴(113a)을 모두 단선하고 SMT 기술을 이용하여 제 1 메모리(111)만 피시험 보드(120)에 배선 연결하여 메모리 유닛(10)이 완성된다.
여기서, 상기 손상된 메모리 장치(110)의 제 1 컨트롤 칩(112)과 제 1 PCB 기판의 연결 패턴(113a)은 모두 단선되어 사용되지 않으며, 상기 제 1 PCB 기판(113)은 피시험 보드(120)와 제 1 메모리(111)를 연결하는 커넥터 역할만 담당한다.
즉, 상기 제 1 PCB 기판(113)은 상기 제 1 메모리(111)와 연결된 연결 패턴 상에 상기 피시험 보드에 연결되는 배선이 연결되도록 하여 상기 제 1 메모리(111)가 피시험 보드에 전기적으로 연결되도록 하는 역할을 담당하게 된다.
그리고 손상된 메모리와 동일한 종류의 정상 상태 메모리 장치(210) 중 제 2 메모리(211) 연결을 모두 단선하고 제 2 컨트롤 칩(212)과 제 2 PCB 기판의 연결 패턴(213a)을 그대로 이용하여 컨트롤 보드(220)에 연결하여 컨트롤 유닛(20)이 완성된다.
여기서, 상기 정상 상태 메모리 장치(210)의 제 2 메모리(211)는 단선되어 사용되지 않고, 제 2 컨트롤 칩(112)과 제 2 PCB 기판의 연결 패턴(113a)만 그대로 사용되고, 제 2 PCB 기판(213)이 컨트롤 보드(210)상에 접속되고, 메모리 연결이 제거된 패턴이 와이어 본딩을 통해 연결되어 상기 제 2 PCB 기판(213)과 컨트롤 보드(210)가 일체로 결합된다.
그리고 상기 피시험 보드(120)와 컨트롤 보드(220)는 일체로 연결된다.
이를 통해, 상기 피시험 보드(120)와 컨트롤 보드(220)는 전기적으로 연결되고 물리적으로 하나의 보드로 동작하게 된다.
상기 컨트롤 보드(210)는 제 2 메모리(211)가 단선된 정상 상태 메모리 장치의 제 2 PCB 기판이 로딩되어 일체로 구성되고, 손상된 메모리 장치의 제 1 컨트롤칩(112)과 연결패턴이 단선된 상기 피시험 보드(120)와 전기적으로 연결되므로 상기 메모리 유닛(10)과 컨트롤 유닛(20)이 연결되어 생성된 새로운 메모리 장치에서 메인 보드 역할을 담당하게 된다.
즉, 손상된 메모리 장치(110)의 제 1 메모리(111)와 정상 상태 메모리 장치(120)의 제 2 컨트롤 칩(212)과 제 2 PCB 기판의 연결 패턴(213a)이 컨트롤 보드(220)를 통해 통합 연결되어 단일의 메모리 장치로 동작하도록 제어된다.
이에 따라, 상기 컨트롤 보드(220)는 연결된 피시험 보드(120) 및 정상 상태 메모리 장치의 메인 보드(213)에 전원을 공급하고, 상기 정상상태 메모리 장치(210)의 제 2 컨트롤 칩(212) 제어를 통해 손상된 메모리의 제 1 메모리(111)에 저장된 데이터를 추출하여 손상된 메모리 장치에 저장된 데이터를 복원하게 된다.
상기 피시험 보드(120)는 상기 손상된 메모리 장치의 제 1 메모리(111)와 연결된 와이어가 본딩되는 복수 개의 핀으로 구성된 메모리 핀부(121)를 포함할 수 있다.
그리고 상기 컨트롤 보드(220)는 상기 정상 상태 메모리 장치의 제 2 컨트롤 칩의 연결 패턴(213a)과 전기적으로 접속하는 패턴 접속부(221)와 제 2 메모리(211)의 연결이 단선된 연결 패턴과 와이어 본딩에 의해 연결되는 연결패턴 핀부(223)와 외부의 메모리 독출 장치와 연결하기 위한 복수 개의 헤더핀을 구비한 헤더 핀부(222)를 포함하여 구성될 수 있다.
상기 연결패턴 핀부(223)와 피시험 보드(120)의 메모리 핀부가 전기적으로 연결되어 제 1 메모리(211)의 패턴이 직접적으로 정상 상태 메모리 장치(210)에 연결될 수 있으므로 정상 상태 메모리 장치(210)의 제 2 메모리(211)가 제 1 메모리(211)로 대체된 메모리 장치를 구현하게 된다.
따라서, 상기 헤더 핀부(222)를 통해 외부의 메모리 독출 장치(30)를 연결할 수 있으며 제 2 컨트롤 칩(212)의 제어를 통해 손상된 메모리 장치의 제 1 메모리(111)에 저장된 데이터를 추출하여 읽을 수 있다.
상기 손상된 메모리 장치(110)는 침수나 수분 환경에 노출되어 기판 상의 배선이 부식되어 손상된 상태이므로 기판은 사용이 불가능한 상태가 된다. 또한, 컨트롤 칩(112)의 제 1 PCB 기판의 연결 패턴과 연결된 와이어가 전기적으로 연결되어 있을 경우 정상 상태 메모리 장치(210)의 제 2 컨트롤 칩(212)과 중복 연결을 통한 쇼트나 단락 등이 발생할 수 있다.
따라서, 본 발명은 상기 손상된 메모리 장치(110)중 제 1 PCB 기판(113)과 컨트롤 칩(112)은 단선된 상태를 유지시켜 사용하지 않고, 제 1 메모리(111)만 피시험 보드(120)의 메모리 핀부(121)에 배선 연결하여 사용함으로써 손상된 메모리 중 메모리 칩만 활용하는 것을 특징으로 한다.
여기서, 상기 제 1 메모리(111)의 패턴과 연결된 와이어와 상기 피시험 보드의 메모리 핀부(121)와의 연결은 정확히 매핑되도록 연결되어야 하므로 상기 메모리 핀부(121)는 손상된 메모리와 동일한 종류의 정상 상태 메모리 장치의 메모리 로부터 상기 핀 배열을 정렬한 상태에서 상기 배선 연결을 수행할 수 있다.
그리고 상기 제 2 메모리(211)는 정상 상태이므로 제 2 메모리(211)는 물론 제 2 컨트롤 칩(212)의 패턴 연결이 모두 정상적으로 연결되어 있으므로 제 2 메모리(211)를 불활성 상태로 유지하여 사용하지 않기 위해 제 2 메모리(211)의 패턴 연결을 모두 제거한 상태에서 제 2 PCB 기판(213)을 컨트롤 보드(220) 상에 로딩하여 상기 제 2 컨트롤 칩(212)의 연결 패턴(213a)이 컨트롤 보드(220)를 통해 그대로 연결되어 제 2 컨트롤 칩(212)만 사용할 수 있다.
상기와 같이 컨트롤 보드(220)를 이용하여 메모리 유닛(10)과 컨트롤 유닛(20)이 하나의 메모리 장치로 형성되면 메모리 유닛(10)과 컨트롤 유닛(20)이 단일의 메모리 장치로 동작하게 되고, 상기 제 2 컨트롤 칩(212)의 제어에 따라 상기 손상된 메모리 장치의 제 1 메모리(111)에 저장된 데이터를 추출하여 복원할 수 있다.
이하, 본 발명의 바람직한 실시예에 따른 디지털 포렌식 분석을 위한 손상된 메모리 복구 방법에 대해 살펴보기로 한다.
도 3은 본 발명의 바람직한 실시예에 따른 디지털 포렌식 분석을 위한 손상된 메모리 복구 방법을 개략적으로 도시한 순서도이다.
먼저, 도 4와 같이 손상된 메모리 장치(110)를 개방하여 내부에 장착된 제 1 컨트롤 칩(112)의 패턴과 연결된 배선을 모두 단선시키고, 제 1 메모리(111)와 제 1 PCB 기판에 연결된 배선을 피시험 보드(120)의 메모리 핀부(121)에 와이어 연결시켜 메모리 유닛(10)을 완성한다.
즉, 상기 손상된 메모리 장치(110) 중 메모리 부분만 사용하고, 나머지 부분인 컨트롤 칩과 PCB 기판의 연결 패턴은 사용하지 않으므로 상기 제 1 메모리의 패턴에 연결된 와이어만 배선 연결을 유지하고, 상기 제 1 컨트롤 칩의 패턴에 연결된 와이어는 단선시키고 손상된 기판 역시 전기적으로 접속시키지 않고, 상기 제 1 PCB 기판은 제 1 메모리(111)의 패턴을 피시험 보드(120)에 연결시키기 위한 커넥터 역할로만 작용한다.
따라서, SMT 기술을 이용하여 상기 제 1 메모리(111)의 패턴이 연결된 와이어에 대응하는 연결 와이어를 피시험 보드(120)의 메모리 핀부(121)에 본딩하여 접속시켜 연결시킨다.
이어서, 도 5와 같이 손상된 메모리 장치(110)와 동일한 종류의 정상 상태 메모리 장치(210)를 준비하고, 상기 정상 상태 메모리 장치(210)를 개방하여 제 2 메모리(211)의 패턴 연결된 와이어를 단선시킨다.
그리고 제 2 컨트롤 칩(212)과 연결 패턴을 그대로 이용하기 위해 제 2 PCB 기판을 컨트롤 보드(120)의 패턴 접속부(221)를 통해 접속시켜 도 6과 같이 컨트롤 유닛(20)을 완성한다.
상기와 같이 메모리 유닛(10)과 컨트롤 유닛(20)이 제조되면, 컨트롤 보드(120)의 헤더 핀부(222)를 통해 메모리 독출 장치(30)와 연결하여 컨트롤 보드(120)에 전원을 인가하고 상기 제 2 컨트롤 칩(212) 제어를 통해 제 1 메모리(111)를 인식하고 상기 제 1 메모리(111)에 저장된 데이터를 추출하도록 제어하여 손상된 메모리부터 데이터를 추출 및 복원할 수 있다.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 본 발명의 보호범위는 상기 실시예에 한정되는 것이 아니며, 해당 기술분야의 통상의 지식을 갖는 자라면 본 발명의 사상 및 기술영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 메모리 유닛 20 : 컨트롤 유닛

Claims (5)

  1. 손상된 메모리 장치 중 메모리 부분만 피시험 보드(DUT Board)에 연결되어 구성된 메모리 유닛과;
    상기 손상된 메모리와 동일한 정상 상태 메모리 장치 중 컨트롤 칩 부분만 컨트롤 보드(Control Board)에 연결되어 구성된 컨트롤 유닛을 포함하고;
    상기 피시험 보드와 컨트롤 보드가 전기적으로 연결되고, 상시 정상상태 메모리 장치의 컨트롤 칩을 제어하여 상기 손상된 메모리 장치의 메모리에 저장된 데이터를 추출하는 것을 특징으로 하는 디지털 포렌식 분석을 위한 손상된 메모리 복구 장치.
  2. 제 1항에 있어서,
    상기 메모리 유닛은
    상기 손상된 메모리 장치 내부를 개방하여 제 1 컨트롤 칩과 제 1 PCB 기판의 연결 패턴을 모두 단선하고 제 1 메모리만 피시험 보드에 배선 연결하여 제조되고;
    상기 손상된 메모리 장치의 제 1 컨트롤 칩과 제 1 PCB 기판의 연결 패턴은 모두 단선되어 사용되지 않으며, 상기 제 1 PCB 기판은 피시험 보드와 제 1 메모리를 연결하는 커넥터 역할을 담당하는 것을 특징으로 하는 디지털 포렌식 분석을 위한 손상된 메모리 복구 장치.
  3. 제 2항에 있어서,
    상기 컨트롤 유닛은
    손상된 메모리와 동일한 종류의 정상 상태 메모리 장치 중 제 2 메모리 연결을 모두 단선하고 제 2 컨트롤 칩과 제 2 PCB 기판의 연결 패턴을 그대로 이용하기 위해 상기 제 2 PCB 기판을 컨트롤 보드에 접속 연결하여 제조되고;
    상기 컨트롤 보드는 제 2 메모리가 단선된 정상 상태 메모리 장치의 제 2 PCB 기판이 로딩되어 일체로 구성되고, 손상된 메모리 장치의 제 1 컨트롤칩과 연결패턴이 단선된 상기 피시험 보드와 전기적으로 연결되므로 상기 메모리 유닛과 컨트롤 유닛이 연결되어 생성된 새로운 메모리 장치에서 메인 보드 역할을 담당하는 것을 특징으로 하는 디지털 포렌식 분석을 위한 손상된 메모리 복구 장치.
  4. 손상된 메모리 장치 중 메모리 부분만 피시험 보드(DUT Board)에 연결되어 구성된 메모리 유닛을 제조하는 단계와;
    상기 손상된 메모리와 동일한 정상 상태 메모리 장치 중 컨트롤 칩 부분만 컨트롤 보드(Control Board)에 연결되어 구성된 컨트롤 유닛을 제조하는 단계와;
    상기 피시험 보드와 컨트롤 보드가 전기적으로 연결하는 단계를 포함하여 상시 정상상태 메모리 장치의 컨트롤 칩을 제어하여 상기 손상된 메모리 장치의 메모리에 저장된 데이터를 추출하는 것을 특징으로 하는 디지털 포렌식 분석을 위한 손상된 메모리 복구 방법.
  5. 제 4항에 있어서,
    상기 메모리 유닛을 제조하는 단계는
    손상된 메모리 장치를 개방하여 내부에 장착된 제 1 컨트롤 칩의 패턴과 연결된 와이어를 모두 단선시키고, 제 1 메모리의 패턴과 연결된 와이어를 피시험 보드에 배선 연결시켜 메모리 유닛을 제조하고;
    상기 컨트롤 유닛을 제조하는 단계는
    손상된 메모리와 동일한 종류의 정상 상태 메모리 장치를 준비하고, 상기 정상 상태 메모리 장치를 개방하여 제 2 메모리의 패턴 연결된 와이어를 단선시키고, 제 2 컨트롤 칩과 제 2 PCB 기판의 연결 패턴을 그대로 이용하기 위해 상기 제 2 PCB 기판을 컨트롤 보드에 접속 연결하여 컨트롤 유닛을 제조하고;
    상기와 같이 메모리 유닛과 컨트롤 유닛이 제조되면, 메모리 독출 장치를 상기 컨트롤 보드에 연결하고 상기 컨트롤 보드에 전원을 인가하고 상기 제 2 컨트롤 칩의 제어를 통해 제 1 메모리를 인식하고 상기 제 1 메모리에 저장된 데이터를 추출하도록 제어하여 손상된 메모리부터 데이터를 추출 및 복원하는 것을 특징으로 하는 디지털 포렌식 분석을 위한 손상된 메모리 복구 방법.
KR1020180090177A 2017-08-02 2018-08-02 디지털 포렌식 분석을 위한 손상된 메모리 복구 장치 및 방법 KR101974488B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2018/008783 WO2019027269A1 (ko) 2017-08-02 2018-08-02 디지털 포렌식 분석을 위한 손상된 메모리 복구 장치 및 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170098266 2017-08-02
KR20170098266 2017-08-02

Publications (2)

Publication Number Publication Date
KR20190014487A true KR20190014487A (ko) 2019-02-12
KR101974488B1 KR101974488B1 (ko) 2019-05-02

Family

ID=65369414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180090177A KR101974488B1 (ko) 2017-08-02 2018-08-02 디지털 포렌식 분석을 위한 손상된 메모리 복구 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101974488B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010097153A (ko) * 2000-04-20 2001-11-08 윤종용 수리할 수 있는 멀티 칩 패키지
KR20020013128A (ko) * 2000-08-11 2002-02-20 윤종용 재생가능한 멀티 칩 패키지와 그를 이용한 메모리 카드
KR20070054795A (ko) * 2005-11-24 2007-05-30 삼성전자주식회사 부분 불량 멀티 칩 패키지를 이용한 메모리 소자 제조 방법
KR20100053854A (ko) * 2008-11-13 2010-05-24 엠텍비젼 주식회사 메모리 스택 프로브 카드 및 이를 이용한 테스트 방법
KR20160148921A (ko) * 2015-06-17 2016-12-27 에스케이하이닉스 주식회사 반도체 장치를 위한 휴대 가능한 테스트 장치 및 이를 이용한 테스트 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010097153A (ko) * 2000-04-20 2001-11-08 윤종용 수리할 수 있는 멀티 칩 패키지
KR20020013128A (ko) * 2000-08-11 2002-02-20 윤종용 재생가능한 멀티 칩 패키지와 그를 이용한 메모리 카드
KR20070054795A (ko) * 2005-11-24 2007-05-30 삼성전자주식회사 부분 불량 멀티 칩 패키지를 이용한 메모리 소자 제조 방법
KR20100053854A (ko) * 2008-11-13 2010-05-24 엠텍비젼 주식회사 메모리 스택 프로브 카드 및 이를 이용한 테스트 방법
KR20160148921A (ko) * 2015-06-17 2016-12-27 에스케이하이닉스 주식회사 반도체 장치를 위한 휴대 가능한 테스트 장치 및 이를 이용한 테스트 방법

Also Published As

Publication number Publication date
KR101974488B1 (ko) 2019-05-02

Similar Documents

Publication Publication Date Title
CN101069277B (zh) 包括检测探针的探针卡制造方法
US7778057B2 (en) PCB circuit modification from multiple to individual chip enable signals
US20140097865A1 (en) Circuit board having bypass pad
CN109983706A (zh) 一种电子设备
US20220358013A1 (en) Systems and Methods for Correcting Data Errors in Memory
US6651322B1 (en) Method of reworking a multilayer printed circuit board assembly
JP4819121B2 (ja) メモリモジュール製造方法
US7709278B2 (en) Method of making PCB circuit modification from multiple to individual chip enable signals
KR100843274B1 (ko) 양면 접촉 패드를 갖는 메모리 카드 및 그것의 제작 방법
KR101974488B1 (ko) 디지털 포렌식 분석을 위한 손상된 메모리 복구 장치 및 방법
CN104062574A (zh) 半导体装置的检查方法以及采用该方法的半导体装置的制造方法
KR102127794B1 (ko) 데이터 신호 식별 장치 및 이를 이용하는 데이터 복구 시스템
US5239747A (en) Method of forming integrated circuit devices
US5461544A (en) Structure and method for connecting leads from multiple chips
CN217133316U (zh) 芯片测试工具及芯片测试装置
WO2019027269A1 (ko) 디지털 포렌식 분석을 위한 손상된 메모리 복구 장치 및 방법
KR102127768B1 (ko) Cob 타입의 usb 메모리 장치의 데이터 복구 방법
KR102432739B1 (ko) 다층 인쇄회로기판을 구비한 usb 메모리 장치의 데이터 복구 방법
KR100925991B1 (ko) 에스에스디（ｓｓｄ）용 소켓장치
US7126836B2 (en) Semiconductor device, system device using it, and manufacturing method of a semiconductor device
CN104185369B (zh) 电路板结构及其电性插接件
US20070235848A1 (en) Substrate having conductive traces isolated by laser to allow electrical inspection
CN109448779B (zh) 一种Dual Port SSD的SI测试方法、装置
JP5365381B2 (ja) 回路板の検査方法、回路板の検査装置
RU2414094C2 (ru) Интерфейс электрический (варианты)

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant