KR20190002888A - 유기발광 표시패널 - Google Patents

유기발광 표시패널 Download PDF

Info

Publication number
KR20190002888A
KR20190002888A KR1020170083155A KR20170083155A KR20190002888A KR 20190002888 A KR20190002888 A KR 20190002888A KR 1020170083155 A KR1020170083155 A KR 1020170083155A KR 20170083155 A KR20170083155 A KR 20170083155A KR 20190002888 A KR20190002888 A KR 20190002888A
Authority
KR
South Korea
Prior art keywords
layer
transistor
light emitting
organic light
hydrogen
Prior art date
Application number
KR1020170083155A
Other languages
English (en)
Other versions
KR102486234B1 (ko
Inventor
김원경
전진채
김종우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170083155A priority Critical patent/KR102486234B1/ko
Publication of KR20190002888A publication Critical patent/KR20190002888A/ko
Application granted granted Critical
Publication of KR102486234B1 publication Critical patent/KR102486234B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L27/3272—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 명세서의 실시예에 따른 유기발광 표시패널은 기판 상에 액티브층을 포함하는 트랜지스터, 및 트랜지스터 상에 애노드, 유기발광층, 및 캐소드를 포함하는 유기발광소자, 트랜지스터와 유기발광소자 사이에 있는 평탄화층, 평탄화층 상에 있으며 애노드를 일부 덮는 뱅크층, 및 유기발광층, 평탄화층, 및 뱅크층 중 어느 하나에서 발생하는 수소가 액티브층으로 유입되는 것을 차단하기 위한 수소 차단막을 포함하고, 수소 차단막은 평탄화층 아래에 형성함으로써, 액티브층으로 수소가 유입되는 것을 차단하므로, 트랜지스터의 성능이 감소하는 것을 방지할 수 있다.

Description

유기발광 표시패널{ORGANIC LIGHT EMITTING DISPLAY PANEL}
본 명세서는 유기발광 표시패널에 관한 것으로서, 보다 구체적으로는 트랜지스터의 성능 저하를 방지하기 위한 유기발광 표시패널에 관한 것이다.
유기발광 표시패널(organic light emitting display panel)은 유기발광층, 애노드(anode), 및 캐소드(cathode)를 구비한 유기발광소자(organic light emitting device)와, 유기발광소자를 구동하는 화소 구동회로(예를 들면, 트랜지스터, 캐패시터 등)를 구비한다. 구체적으로, 유기발광 표시패널은 애노드와 캐소드로부터 각각 주입된 정공(hole)과 전자(electron)가 발광층에서 재결합하여 여기자(excition)를 형성하고, 형성된 여기자의 에너지 방출에 의해 특정 파장의 광이 발생하는 현상을 이용한 표시패널이다. 따라서, 유기발광 표시패널은 스스로 발광하는 유기발광소자를 이용함으로써 응답속도가 빠르고, 명암비, 발광효율, 휘도 및 시야각 등이 크다는 장점이 있다.
유기발광 표시패널은 유기발광소자와 화소 구동회로를 포함한 픽셀들이 배열되고 영상 데이터의 계조에 따라 픽셀들에서 구현되는 영상의 휘도를 조절한다. 화소 구동회로는 트랜지스터들 및 커패시터들을 포함하고, 트랜지스터들은 게이트 전극, 소스 전극, 및 드레인 전극을 포함한다. 트랜지스터들 중에서도 구동 트랜지스터는 게이트 전극과 소스 전극 사이에 걸리는 전압에 따라 유기발광소자에 흐르는 구동 전류를 제어한다. 따라서, 구동 전류에 따라 유기발광소자의 발광량과 휘도가 결정된다.
일반적으로 구동 트랜지스터가 포화 영역에서 동작할 때, 구동 트랜지스터의 드레인 전극과 소스 전극 사이에 흐르는 구동 전류(Ids)는 아래와 같이 표현된다.
Figure pat00001
여기서, μ는 전자 이동도를, C는 게이트 절연막의 정전 용량을, W는 구동 트랜지스터의 채널폭을, 그리고 L은 구동 트랜지스터의 채널길이를 나타낸다. 그리고 Vgs는 구동 트랜지스터의 게이트 전극 및 소스 전극 간 전압을 나타내고, Vth는 구동 트랜지스터의 문턱 전압(또는 임계전압)을 나타낸다. 픽셀 구조에 따라서, 구동 트랜지스터의 게이트 전극 및 소스 전극 간 전압(Vgs)이 데이터 전압과 기준전압 간의 차 전압이 될 수 있다. 데이터 전압은 영상 데이터의 계조에 대응되는 아날로그 전압이고 기준전압은 고정된 전압이므로, 데이터 전압에 따라 구동 트랜지스터의 게이트 전극 및 소스 전극 간 전압(Vgs)이 프로그래밍된다. 프로그래밍된 게이트 전극 및 소스 전극 간 전압(Vgs)에 따라 구동 전류(Ids)가 결정된다.
구동 트랜지스터의 문턱 전압(Vth), 구동 트랜지스터의 전자 이동도(μ), 및 유기발광소자의 문턱 전압 등과 같은 픽셀의 전기적 특성은 구동 전류(Ids)를 결정하는 팩터(factor)가 되므로 모든 픽셀들에서 동일해야 균일한 화질을 구현할 수 있다. 하지만, 공정 편차, 경시 변화 등 다양한 원인에 의해 픽셀들 간에 전기적 특성이 달라질 수 있다.
화소 구동회로를 구성하는 스위칭 트랜지스터는 턴-온(turn-on) 및 턴-오프(turn-off) 동작을 통해 데이터를 인가해주는 스위칭 소자의 역할을 한다.
구동 트랜지스터 또는 스위칭 트랜지스터는 열이나 압력에 의해 스트레스를 받거나 외부 자극을 받을 경우 열화되므로 픽셀들 간의 편차가 발생할 수 있다. 따라서, 트랜지스터를 외부 자극으로부터 보호하기 위한 방법이 필요하다.
유기발광 표시패널은 하부발광방식과 상부발광방식으로 구분할 수 있다. 하부발광방식의 유기발광 표시패널의 경우 발광층에서 발생한 빛이 캐소드에 반사되어 유기발광 표시패널의 하부로 방출되고, 상부발광방식의 유기발광 표시패널의 경우 캐소드를 통해 빛이 방출되어야 하기 때문에 캐소드는 반투명 또는 투명하게 형성한다. 캐소드에는 알루미늄(Al)과 같은 금속막을 사용할 수 있는데, 유기발광 표시패널의 발광방식에 따라 캐소드의 두께를 조절하여 사용할 수 있다.
유기발광 표시패널은 다양한 유기물층 또는 무기물층으로 형성되고, 유기물층 또는 무기물층은 증착시 수소를 발생시킨다. 유기발광 표시패널의 제조 공정중에서 유기물층 또는 무기물층에서 확산되어 나오는 수소는 캐소드에 차단되어 수소가 외부로 빠져나가지 못하고 유기발광 표시패널 내부에 갇히는 문제가 발생할 수 있다. 유기발광 표시패널 내부에 갇힌 수소는 트랜지스터에 영향을 주므로 휘점, 암점 등의 화소 불량을 야기시킨다.
이에 본 명세서의 발명자들은 위에서 언급한 문제점들을 인식하고, 수소에 의한 유기발광 표시패널의 불량을 방지하기 위한 기술을 개발하였다.
본 명세서의 실시예에 따른 해결 과제는 트랜지스터에 영향을 줄 수 있는 수소가 트랜지스터로 확산되는 것을 막을 수 있는 유기발광 표시패널을 제공하는 것이다.
본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 일 실시예에 따른 유기발광 표시패널에 있어서, 유기발광 표시패널은 기판 상에 액티브층을 포함하는 트랜지스터, 및 트랜지스터 상에 애노드, 유기발광층, 및 캐소드를 포함하는 유기발광소자, 트랜지스터와 유기발광소자 사이에 있는 평탄화층, 평탄화층 상에 있으며 애노드의 일부를 덮는 뱅크층, 및 유기발광층, 평탄화층, 및 뱅크층 중 적어도 어느 하나에서 발생하는 수소가 액티브층으로 유입되는 것을 차단하기 위한 수소 차단막을 포함하고, 수소 차단막은 평탄화층 아래에 있다. 따라서, 액티브층으로 수소가 유입되는 것을 차단함으로써 트랜지스터의 성능이 감소하는 것을 방지할 수 있다.
본 명세서의 일 실시예에 따른 유기발광 표시패널에 있어서, 유기발광 표시패널은 기판 상에 있는 트랜지스터, 트랜지스터 상에 애노드, 유기발광층, 및 캐소드로 이루어진 유기발광소자, 및 트랜지스터와 유기발광소자 사이에 수소 차단 물질을 포함한다. 따라서, 액티브층으로 수소가 유입되는 것을 차단함으로써 트랜지스터의 성능이 감소하는 것을 방지할 수 있다.
본 명세서의 일 실시예에 따른 유기발광 표시패널의 제조방법에 있어서, 유기발광 표시패널의 제조방법은 기판 상에 트랜지스터를 형성하는 단계, 트랜지스터 상에 패시베이션층을 형성하는 단계, 패시베이션층 상에 평탄화층을 형성하는 단계, 및 평탄화층 상에 유기발광소자를 형성하는 단계를 포함하고, 패시베이션층은 산화알루미늄(Al2O3)으로 형성된다. 따라서, 액티브층으로 수소가 유입되는 것을 차단함으로써 트랜지스터의 성능이 감소하는 것을 방지할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서의 실시예들에 따르면, 트랜지스터와 유기발광소자 사이에 수소 차단막을 배치함으로써, 액티브층으로 수소가 유입되는 것을 차단하여 트랜지스터의 성능이 감소하는 것을 방지할 수 있다.
또한, 본 명세서의 실시예들에 따르면, 산화물 트랜지스터 상에 수소 차단막을 배치함으로써, 산화물 트랜지스터의 액티브층이 도체화되지 않도록 하여 산화물 트랜지스터의 성능이 감소하는 것을 방지할 수 있다.
또한, 본 명세서의 실시예들에 따르면, 수소 차단막의 두께를 100? 내지 200?으로 형성함으로써, 트랜지스터의 액티브층으로 수소가 유입되는 것을 차단하고, 수소 차단막의 제조를 용이하게 할 수 있다.
또한, 본 명세서의 실시예들에 따르면, 두 종류 이상의 액티브층을 사용한 트랜지스터들을 포함하는 표시패널에서 트랜지스터들 상에 수소 차단막을 형성함으로써, 트랜지스터들의 성능의 편차 발생을 줄일 수 있다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.
도 1은 본 명세서의 일 실시예에 따른 표시장치를 나타낸 도면이다.
도 2는 본 명세서의 일 실시예에 따른 화소 구동회로를 나타낸 회로도이다.
도 3은 본 명세서의 일 실시예에 따른 표시패널을 나타낸 단면도이다.
도 4는 도 1의 일부를 도시한 도면이다.
도 5은 본 명세서의 다른 실시예에 따른 표시패널을 나타낸 도면이다.
도 6a 내지 도 6d는 본 명세서의 일 실시예에 따른 패시베이션층의 제조 방법을 나타낸 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 첨부된 도면을 참조하여 본 명세서의 실시예에 따른 트랜지스터 기판 및 이를 이용한 표시패널에 대하여 설명하기로 한다.
도 1은 본 명세서의 일 실시예에 따른 표시장치를 나타낸 도면이다.
도 1을 참고하면, 표시장치(1000)는 표시패널(500), 타이밍 제어부(800), 데이터 구동부(700), 및 게이트 구동부(600)를 포함한다.
표시패널(500)은 데이터 라인들(10) 및 게이트 라인들(20)이 연결된 서브픽셀(P)들을 포함한다. 표시패널(500)은 적어도 하나의 필름이나 기판 그리고 필름이나 기판 위에 형성된 서브 픽셀들을 수분이나 산소 등의 외기로부터 보호하기 위해 밀봉된다.
표시패널(500)은 서브 픽셀들이 형성되는 표시 영역(DA)과 표시 영역(DA)의 외곽으로 각종 신호 라인들이나 패드 등이 형성되는 비표시 영역(NDA)을 포함한다. 표시 영역(DA)은 영상을 표시하는 영역이므로 서브 픽셀들이 위치하는 영역이고, 비표시 영역(NDA)은 영상을 표시하지 않는 영역이므로 더미 서브 픽셀들이 위치하거나 서브 픽셀이 위치하지 않는 영역이다. 표시패널(500)은 서브 픽셀(P)의 구성 방식에 따라 전면발광(top-emission) 방식, 배면발광(bottom-emission) 방식 또는 양면발광(dual-emission) 방식으로 구현될 수 있다.
게이트 구동회로(600)는 게이트 라인들(20)에 접속되어 게이트 신호들을 공급한다. 구체적으로, 게이트 구동회로(600)는 레벨 쉬프터로부터 클럭 신호들 및 스타트 전압을 포함하는 게이트 제어 신호를 입력받는다. 게이트 구동회로(600)는 클럭 신호들 및 스타트 전압에 따라 게이트 신호들을 생성하여 게이트 라인들(20)에 제공한다.
레벨 쉬프터는 타이밍 제어부(800)로부터 입력되는 클럭 신호들 및 스타트 전압의 전압 레벨을 표시패널에 형성된 트랜지스터를 스위칭시킬 수 있는 게이트 온 전압과 게이트 오프 전압으로 레벨을 쉬프트시킨다. 레벨 쉬프터는 레벨 쉬프트된 클럭 신호들을 클럭 라인들을 통해 게이트 구동회로(600)에 공급하고, 레벨 쉬프트된 스타트 전압을 스타트 전압 라인을 통해 게이트 구동회로(600)에 공급한다. 클럭 라인들과 스타트 전압 라인은 게이트 제어 신호에 해당하는 클럭 신호들과 스타트 전압을 전송하는 라인이므로, 클럭 라인들과 스타트 전압 라인을 게이트 제어 라인으로 통칭할 수 있다.
데이터 구동회로(700)는 데이터 라인들(10)에 접속된다. 데이터 구동회로(700)는 타이밍 제어부(800)로부터 디지털 영상 데이터와 데이터 제어신호를 제공 받는다. 데이터 구동회로(700)는 데이터 제어신호에 따라 디지털 영상 데이터를 아날로그 데이터 전압들로 변환한다. 데이터 구동회로(700)는 아날로그 데이터 전압들을 데이터 라인들(10)에 공급한다.
타이밍 제어부(800)는 외부의 시스템 보드로부터 디지털 영상 데이터와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호, 수평동기신호, 및 데이터 인에이블 신호를 포함할 수 있다.
타이밍 제어부(800)는 타이밍 신호들에 기초하여 게이트 구동회로(600)의 동작 타이밍을 제어하기 위한 게이트 제어 신호와 데이터 구동회로(700)의 동작 타이밍을 제어하기 위한 데이터 제어신호를 생성한다.
데이터 구동회로(700), 레벨 쉬프터, 및 타이밍 제어부(800)는 하나의 구동 IC로 형성될 수도 있다. 또한, 하나로 통합된 구동 IC는 표시패널(500) 상에 배치될 수도 있다. 본 명세서의 실시예는 이에 한정되지 않으며, 데이터 구동회로(700), 레벨 쉬프터, 및 타이밍 제어부(800) 각각은 별도의 구동 IC로 형성될 수도 있다.
도 2는 본 명세서의 일 실시예에 따른 화소 구동회로를 나타낸 회로도이다.
화소 구동회로를 구성하는 트랜지스터들은 N타입 또는 P타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 트랜지스터로 구현될 수 있다. 트랜지스터는 게이트 전극, 소스 전극, 및 드레인 전극을 포함한 3단자 소자이다. 소스 전극은 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스 전극으로부터 흐르기 시작한다. 그리고, 드레인 전극은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, MOSFET에서의 캐리어의 흐름은 소스 전극으로부터 드레인 전극으로 흐른다. N타입 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스 전극에서 드레인 전극으로 전자가 흐를 수 있도록 소스 전극의 전압이 드레인 전극의 전압보다 낮다. N타입 트랜지스터에서 전자가 소스 전극으로부터 드레인 전극으로 흐르기 때문에 전류의 방향은 드레인 전극으로부터 소스 전극 쪽으로 흐른다. P타입 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스 전극으로부터 드레인 전극으로 정공이 흐를 수 있도록 소스 전극의 전압이 드레인 전극의 전압보다 높다. P타입 트랜지스터에서 정공이 소스 전극으로부터 드레인 전극 쪽으로 흐르기 때문에 전류가 소스 전극으로부터 드레인 전극으로 흐른다. MOSFET의 소스 전극과 드레인 전극은 고정된 것이 아니고, 인가 전압에 따라 변경될 수 있다.
도 2는 P타입 트랜지스터를 예를 들어 설명한다. 도 2에 도시된 회로도는 유기발광소자에 전류를 공급하기 위한 2T1C(2개의 트랜지스터와 1개의 캐패시터)의 회로도이지만, 이에 한정되지 않고, 3T1C, 4T2C, 5T1C, 6T1C, 7T1C등의 다양한 회로도가 표시패널에 적용될 수 있다. 또한, 유기발광소자뿐만 아니라 액정소자 또는 양자점소자 등을 구동하는 회로일 수도 있다.
도 2에 도시된 화소 구동회로는 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 및 커패시터(C)를 포함한다.
스위칭 트랜지스터(ST)의 게이트 전극은 스캔 라인에 연결되고, 스위칭 트랜지스터(ST)의 소스 전극은 데이터 라인에 연결되며, 스위칭 트랜지스터(ST)의 드레인 전극은 구동 트랜지스터(DT)의 게이트 전극에 연결된다. 스위칭 트랜지스터(ST)가 스캔 라인을 통해 인가된 스캔 신호(Scan)에 의해 턴-온되면 데이터 라인을 통해 제공되는 데이터 전압(Vdata)을 구동 트랜지스터(DT)의 게이트 전극에 인가한다.
구동 트랜지스터(DT)의 게이트 전극은 스위칭 트랜지스터(ST)의 드레인 전극에 연결되고, 구동 트랜지스터(DT)의 소스 전극은 고전위전압라인에 연결되며, 구동 트랜지스터(DT)의 드레인 전극은 유기발광소자(OLED)의 애노드(anode)에 연결된다. 스위칭 트랜지스터(ST)가 턴-온(turn-on)되어 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압(Vdata)이 인가되면, 구동 트랜지스터(DT)가 턴-온되어 유기발광소자(OLED)에 전류를 제공한다. 커패시터(C)는 구동 트랜지스터(DT)의 소스 전극과 구동 트랜지스터(DT)의 게이트 전극 사이에 연결되어, 구동 트랜지스터(DT)의 소스 전극에 인가된 고전위전압(VDD)과 구동 트랜지스터(DT)의 게이트 전극에 인가된 데이터 전압(Vdata) 사이의 전압 차이를 저장하여 유기발광소자에 일정한 전류를 제공할 수 있도록 한다. 유기발광소자의 캐소드(cathode)는 저전위전압라인에 연결되어 저전위전압(VSS)을 제공받는다.
트랜지스터는 액티브층의 종류에 따라 비결정 실리콘 트랜지스터(a-Si transistor), 다결정 실리콘 트랜지스터(p-Si transistor), 단결정 실리콘 트랜지스터(c-Si transistor), 및 산화물 트랜지스터(oxide transistor) 등으로 구분할 수 있다. 트랜지스터는 액티브층의 종류에 따라 성능의 차이가 발생할 수 있고, 앞서 언급한바와 같이, 외부 자극에 노출될 경우 성능이 저하될 수 있다. 유기발광 표시패널의 성능을 향상시키기 위하여, 트랜지스터의 종류 및 트랜지스터의 역할에 맞게 두 종류 이상의 액티브층을 사용한 트랜지스터들을 형성할 수 있다. 예를 들어, 다결정 반도체 물질은 이동도가 높아(100㎠/Vs 이상), 에너지 소비전력이 낮고 신뢰성이 우수하다. 그리고, 산화물 반도체 물질은 오프 전류가 낮다. 오프 전류는 트랜지스터의 오프 상태에서 트랜지스터의 소스와 드레인 사이의 누설 전류이다. 오프 전류가 낮은 트랜지스터 소자는 오프 상태가 길더라도 누설 전류가 없기 때문에 픽셀들을 저속 구동할 때 픽셀들의 휘도 변화를 최소화할 수 있다.
두 종류 이상의 액티브층을 사용한 트랜지스터들을 포함하는 표시패널의 경우, 트랜지스터들의 성능의 편차 발생을 줄이기 위한 기술이 필요하다. 이하에서는 다결정 실리콘 트랜지스터와 산화물 트랜지스터를 포함하는 유기발광 표시패널 중 산화물 트랜지스터로 형성된 구동 트랜지스터(DT)를 예를 들어 설명한다.
도 3은 본 명세서의 일 실시예에 따른 표시패널(500)을 나타낸 단면도로서 도 2의 구동 트랜지스터(DT) 및 유기발광소자(OLED)를 도시한다.
도 3을 참고하면, 표시패널(500)은 유기발광 표시패널로서 화소 구동회로, 유기발광소자(OLED), 및 화소 구동회로와 유기발광소자(OLED)를 외부로부터 유입될 수 있는 산소 및 수분으로부터 보호하는 봉지층(400)을 포함한다.
유기발광소자(OLED)에 구동 전류를 제공하는 구동 트랜지스터(DT)를 예로 들어 설명한다. 또한, 구동 트랜지스터(DT)는 바텀-게이트 스태거드(bottom-gate staggered) 구조로 도시되지만, 이에 한정되지 않고, 바텀-게이트 코플라나(bottom-gate coplanar) 구조, 탑-게이트 스태거드(top-gate staggered) 구조, 및 탑-게이트 코플라나(top-gate coplanar) 구조일 수도 있다.
트랜지스터의 구조에 대해 간략히 설명하면, 트랜지스터는 게이트 전극, 소스 전극, 드레인 전극, 및 액티브층을 배치하는 방법에 따라 게이트 전극이 액티브층의 상부에 위치하는 탑-게이트(top-gate) 구조, 게이트 전극이 액티브층의 하부에 위치하는 바텀-게이트(botton-gate) 또는 인버티드(inverted) 구조로 구분할 수 있고, 게이트 전극과 소스 전극 및 드레인 전극이 액티브층을 기준으로 하여 위, 아래로 분리되어 있는 스태거드(staggered) 구조, 그리고 소스 전극 및 드레인 전극이 액티브층과 나란하게 형성되는 코플라나(coplanar) 구조로 구분할 수 있다. 즉, 트랜지스터의 구조는 스태거드 구조(또는 탑-게이트 스태거드 구조), 인버티드 스태거드 구조(또는 바텀-게이트 스태거드 구조), 코플라나 구조(또는 탑-게이트 코플라나 구조), 및 인버티드 코플라나 구조(또는 바텀-게이트 코플라나 구조)로 구분할 수 있다.
도 3을 참고하면, 기판(100) 상에 게이트 전극(202)이 배치되고, 게이트 전극(202) 상에 게이트 절연막(102)이 형성된다. 게이트 절연막(102)은 게이트 전극(202)을 커버하여 게이트 절연막(102) 상에 있는 액티브층(204)과 게이트 전극(202)을 절연시킨다. 액티브층(204) 상에는 소스 전극(206)과 드레인 전극(207)이 배치되어 액티브층(204)과 컨택한다. 게이트 전극(202), 소스 전극(206), 및 드레인 전극(207)으로 구성된 구동 트랜지스터(DT) 상에는 구동 트랜지스터(DT)를 커버하는 제1 패시베이션층(104)이 형성된다. 제1 패시베이션층(104) 상에는 제2 패시베이션층(105)이 배치될 수 있다. 제1 패시베이션층(104) 및 제2 패시베이션층(105)을 각각 다른 물질로 형성함으로써, 투습을 방지하고 구동 트랜지스터(DT)를 오염이나 손상으로부터 보호할 수 있다. 제1 패시베이션층(104) 및 제2 패시베이션층(105)은 무기층으로써 기판(100) 상에 형성된 구동 트랜지스터(DT)의 굴곡을 따라 형성된다. 기판(100)의 굴곡을 평탄화하기 위하여 제2 패시베이션층(105) 상에 평탄화층(106)이 형성된다.
게이트 전극(202), 소스 전극(206), 및 드레인 전극(207)은 실리콘(Si) 등의 반도체 또는 도전성의 금속, 예를 들어 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있다.
또한, 게이트 절연막(102), 제1 패시베이션층(104), 및 제2 패시베이션층(105)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산화질화물(SiONx) 또는 이들의 다중층일 수 있으며, 평탄화층(106)은 아크릴계 수지, 에폭시 수지, 페놀 수지, 폴리아미드계 수지, 폴리이미드계 수지, 불포화 폴리에스테르계 수지, 폴리페닐렌계 수지, 폴리페닐렌설파이드계 수지, 벤조사이클로부텐 및 포토레지스트 중 하나로 형성될 수 있으나, 이에 한정되지는 않는다.
평탄화층(106) 상에는 유기발광소자(OLED)가 배치되며, 유기발광소자(OLED)는 애노드(302), 유기발광층(304), 및 캐소드(306)를 포함한다. 유기발광층(304)과 애노드(302) 사이에 정공주입층 및 정공전달층 등이 포함될 수 있고, 유기발광층(304)과 캐소드(306) 사이에 전자전달층 및 전자주입층 등이 포함될 수 있으나, 이에 한정되지는 않는다. 또한, 유기발광층(304)은 적색, 청색, 녹색, 또는 이들과 유사한 색을 발광하는 발광층으로서 단일층일 수 있으며, 발광층이 두 개 이상이고 발광층과 발광층 사이에 전하생성층을 포함하는 텐덤구조(tandem structure)일 수도 있다.
애노드(302)는 각각의 서브화소 마다 분리되어 배치될 수 있으며, 유기발광층(304)에 정공(hole)을 공급 또는 전달하는 전극으로, 기판(100) 상에 배치된 구동 트랜지스터(DT)의 소스 전극(206) 또는 드레인 전극(207)과 연결된다. 도 3에서는 애노드(302)가 제1 패시베이션층(104), 제2 패시베이션층(105), 및 평탄화층(106)에 형성된 컨택홀을 통해 구동 트랜지스터(DT)의 드레인 전극(207)과 컨택하는 구조를 예를 들어 설명한다. 애노드(302)는 하부발광방식인 경우, 투명층인 인듐주석산화물(Indium Tin Oxide, ITO) 또는 인듐아연산화물(Indium Zinc Oxide, IZO) 등과 같은 투명한 도전성 산화물 물질로 이루어질 수 있고, 상부발광방식인 경우, 투명층에 반사층이 적층된 2층 구조, 또는 투명층, 반사층, 및 투명층이 적층된 3층 구조일 수 있으며 반사층으로는 구리(Cu), 은(Ag), 팔라듐(Pd), 알루미늄(Al), 백금(Pt), 금(Au), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 이리듐(Ir) 등과 같은 금속 물질로 이루어질 수 있다. 또한, 애노드(302)는 투명층과 반사층의 특성을 갖는 물질로 구성된 단일층일 수도 있다.
애노드(302) 상에는 서브화소의 발광영역을 제외한 부분에서 애노드(302)의 가장자리(edge)를 덮고있는 뱅크층(108)이 형성된다. 뱅크층(108)은 서브화소간의 영역을 구분하는 역할을 할 수 있다. 뱅크층(108) 상의 일부 영역에 스페이서(109)가 배치된다. 스페이서(109)는 유기발광층(304)을 형성하기 위해 미세 금속 마스크를 뱅크층(108) 위에 배치시킬 때 뱅크층(108)과 미세 금속 마스크가 접촉하여 뱅크층(108)이 손상되는 것을 방지할 수 있다.
뱅크층(108) 및 스페이서(109)는 투명한 유기 절연 물질인 폴리이미드(polyimide), 포토아크릴(photo acryl), 및 벤조사이클로뷰텐(BenzoCycloButene, BCB) 중 어느 하나로 이루어질 수 있으나 이제 한정되지는 않는다.
캐소드(306)는 복수의 서브화소에 공통으로 배치되며, 유기발광층(304)에 전자(electron)를 공급 또는 전달하는 전극이다. 캐소드(306)는 하부발광방식인 경우 은(Ag), 마그네슘(Mg), 또는 이들의 합금, 또는 이들과 다른 금속의 합금 등으로 형성될 수 있고, 상부방광방식인 경우 이와 같은 금속 물질을 매우 얇은 두께로 형성하여 투명한 특성을 가질 수 있다. 또는, 애노드(302)의 투명층과 같이 인듐주석산화물 또는 인듐아연산화물 등과 같은 투명한 도전성 산화물 물질로 이루어질 수 있다.
봉지층(400)은 유기발광소자(OLED) 상에 배치되어 수분이나 산소로부터 유기발광소자(OLED)를 보호한다. 봉지층(400)은 제1 봉지층(402), 제2 봉지층(404), 및 제3 봉지층(406)을 포함한다. 제1 봉지층(402) 및 제3 봉지층(406)은 무기절연층으로 실리콘 질화물(SiNx), 실리콘 산화물(SiOx), 또는 실리콘 산화 질화물(SiON) 중 어느 하나 또는 하나 이상으로 이루어질 수 있으나, 이에 한정되지 않는다. 그리고, 제2 봉지층(402)은 유기절연층으로 고분자(polymer)로 형성될 수 있다. 제2 봉지층(402)은 이물커버층(particle covering layer, PCL)이라고도 불리며, 이물을 커버하는 역할을 한다. 예를 들어, 제1 봉지층(402) 표면에 이물이 부착된 상태에서 제2 봉지층(402) 없이 제1 봉지층(402) 상에 무기절연물질로 이루어진 제3 봉지층(406)이 배치될 경우, 제3 봉지층(406)은 제1 봉지층(402) 표면에 부착된 이물과의 밀착력이 높지 않기 때문에 이물 주변으로 틈이 생길 수 있으며 틈 형성으로 인해 제3 봉지층(406)이 박리될 수 있다. 따라서, 유기물질로 형성된 제2 봉지층(404)을 제1 봉지층(402)과 제3 봉지층(406) 사이에 배치함으로써, 이물 및 이물 주변을 커버하여 제3 봉지층(406)이 박리되는 것을 방지할 수 있다.
또한, 봉지층(400)과 캐소드(306) 사이에는 캡핑층(capping layer)을 배치할 수 있다. 캡핑층은 유기발광소자(304)를 커버함으로써 외부로부터 유입된 산소 및 수분의 유입을 막아주고, 캐소드(306)을 통과하는 광의 효율을 향상시키는 역할을 할 수 있고, 봉지층(400)과 캐소드(306)의 접착력을 향상시킬 수 있다.
도 4는 도 3의 일부를 도시한 도면이다. 구체적으로, 액티브층(204)부터 제1 봉지층(402)까지의 적층구조를 개략적으로 도시한 단면도이다. 또한, 도 4에서는 캐소드(306)가 알루미늄(Al)으로 형성된 경우를 예를 들어 설명한다. 도 4에서 도 3과 중복되는 설명은 생략하거나 간략히 설명할 수 있다.
캐소드(306)가 유기발광층(304) 상에 알루미늄으로 형성되면 알루미늄은 유기물질과 반응하여 산화되므로, 유기발광층(304)과 접하는 캐소드(306)의 하부 영역에 산화알루미늄(Al2O3)층이 형성된다. 도 3에서 언급한바와 같이, 유기발광 표시패널에는 유기물층 및 무기물층이 다수 존재한다. 유기물층 및 무기물층은 유기물층 및 무기물층을 형성하는 과정 또는 유기물층 및 무기물층 형성 후 에이징(aging)하는 과정에서 수소(H)를 발생시킨다.
구체적으로, 캐소드(306)의 하부에 배치된 평탄화층(106), 뱅크층(108), 스페이서(109), 및 유기발광층(304)은 유기물로 형성되기 때문에 열처리 과정을 거치게 되면 유기물층에서 수소(H)가 발생될 수 있다. 그리고, 캐소드(306)의 하부에 배치된 제1 패시베이션층(104) 및 제2 패시베이션층(105)을 형성할 수 있는 실리콘 질화물(SiNx) 또는 실리콘 산화질화물(SiONx) 등에서 수소(H)가 확산될 수 있다. 실리콘 질화물(SiNx) 또는 실리콘 산화질화물(SiONx)을 증착하기 위해서는 실란(SiH4)과 암모니아(NH3)를 이용하는데, 실란(SiH4)과 암모니아(NH3)가 해리되면서 실리콘 질화물(SiNx) 또는 실리콘 산화질화물(SiONx)가 형성되고 다량의 수소(H)가 발생한다.
유기물층 및 무기물층에서 발생된 수소(H)는 캐소드(306)의 하부영역에 형성된 산화알루미늄층에 의해 차단된다. 산화알루미늄층은 유기물층 및 무기물층에서 확산되는 수소(H)를 차단하는 역할을 한다. 따라서, 다량의 수소(H)가 빠져나가지 못하고 표시패널 내부에 머무르게 된다. 이 경우, 산화알루미늄은 수소 차단 물질로 지칭될 수 있다.
표시패널 내부에 잔류하는 수소(H)는 액티브층(204)으로 확산되어 액티브층(204)을 도체화시킨다. 액티브층(204)이 도체화되면 구동 트랜지스터(DT)는 트랜지스터로서의 기능을 상실하게 되고, 유기발광소자(OLED)에 전류 제공을 못하게 되므로, 표시패널에 휘점 불량이 발생한다. 앞에서 언급한바와 같이, 액티브층(204)은 비결정 실리콘(a-Si), 다결정 실리콘(p-Si), 단결정 실리콘(c-Si), 및 산화물(oxide)로 형성될 수 있다. 이 중에서 산화물로 형성된 액티브층(204)은 비결정 실리콘으로 형성된 액티브층(204)에 비해서 전자 이동도(mobility) 특성이 우수하고, 다결정 실리콘으로 형성된 액티브층(204)에 비해서 생산비용이 적게들고 균일도(uniformity)가 좋아 대형화에 유리하지만, 상대적으로 수소(H)의 영향을 많이 받는다. 예를 들어, 산화물로 형성된 액티브층(204)은 IGZO(Indium Gallium Zinc Oxide), ZnO(Zinc Oxide), IZO(Indium Zinc Oxide) 등으로 형성될 수 있다. 수소(H)는 산화물로 형성된 액티브층(204)에 유입되면, 액티브층(204)에서 얕은 준위 도너(shallow donor)로 작용하여 액티브층(204)의 캐리어(carrier)를 증가시키므로 액티브층(204)의 반도체적 특성이 도체화가 된다. 이 경우, 트랜지스터가 항상 턴-온되어 트랜지스터로서의 역할을 상실하게 된다. 액티브층(204)이 도체화되는 현상을 억제하기 위해서 수소가 적게 포함된 절연막을 적용할 수도 있지만, 수소가 적게 포함된 절연막은 투습을 방지하는 효과가 떨어지므로, 표시패널의 신뢰성이 떨어지는 단점이 발생한다.
도 5는 본 명세서의 다른 실시예에 따른 표시패널(500)을 나타낸 단면도로서 도 2의 구동 트랜지스터(DT) 및 유기발광소자(OLED)를 도시한다. 도 5에서 도 3과 중복되는 설명은 생략하거나 간략히 설명할 수 있다.
앞서 언급한바와 같이, 액티브층(204)은 수소(H)와 접촉하게 되면 수소(H)와 반응하여 액티브층(204)이 도체화되므로 트랜지스터로서의 기능을 상실하게 된다. 이를 방지하기 위하여 액티브층(204) 상에 수소(H)를 차단할 수 있는 수소 차단막을 배치할 수 있다. 예를 들어, 제1 패시베이션층(104)이 실리콘 산화물(SiOx)인 경우, 제2 패시베이션층(105a)을 산화알루미늄으로 형성함으로써 수소 차단막의 역할을 할 수 있다. 또한, 산화알루미늄은 투습을 방지하는 효과 및 전기 절연 특성이 우수하므로 패시베이션층으로서의 역할을 할 수 있다. 이 경우, 캐소드(306)는 알루미늄(Al) 대신에 수소 차단역할을 하지 않는 다른 물질, 예를 들어 마그네슘-은(Mg:Ag) 합금으로 형성될 수 있다. 마그네슘-은 합금으로 형성된 캐소드(306)는 표시패널 내부에서 발생된 수소(H)를 외부로 빠져나갈 수 있게 유도할 수 있지만, 확산으로 인해 수소(H)가 액티브층(204)에 유입되는 것을 완전히 차단할 수는 없다.
도 5를 참고하면, 평탄화층(106), 뱅크층(108), 스페이서(109), 유기발광층(304) 및 봉지층(400)에서 발생된 수소(H)는 제2 패시베이션층(105a)까지 확산되지만, 제2 패시베이션층(105a)에 차단되어 액티브층(204)에 유입되지 않는다. 따라서, 구동 트랜지스터(DT)는 수소(H)로부터 보호되어 트랜지스터의 성능을 유지할 수 있다. 즉, 액티브층(204) 상에 수소 차단막을 배치함으로써 트랜지스터의 성능이 감소하는 것을 방지할 수 있다.
도 6a 내지 도 6d는 본 명세서의 일 실시예에 따른 패시베이션층의 제조 방법을 나타낸 단면도이다. 도 6a 내지 도 6d에서 도 3 내지 도 5와 중복되는 설명은 생략하거나 간략히 설명할 수 있다. 도 6a 내지 도 6d에서 기판(100)에 형성된 트랜지스터는 구동 트랜지스터(DT)를 예를 들어 설명하지만, 이에 한정되지는 않는다.
도 6a를 참고하면, 기판(100) 상에 구동 트랜지스터(DT)가 형성되고, 구동 트랜지스터(DT)를 덮는 제1 패시베이션층(104)이 화학적 기상 증착(Chemical Vapor Deposition, CVD) 방법을 통하여 형성된다. 구동 트랜지스터(DT)가 형성된 기판(100) 및 기체인 실란(SiH4)과 아산화질소(N2O)를 챔버에 투입 후 열을 가하여 구동 트랜지스터(DT) 상에 고체의 실리콘 디옥사이드(SiO2)를 형성할 수 있다. 또는, 플라즈마 화학적 기상 증착(Plasma Enhanced Chemical Vaport Deposition, PECVD)을 이용하여 열과 함께 플라즈마를 이용하여 실리콘 디옥사이드를 형성할 수도 있다. 이 경우, 부반응물로 수소기체(H2)가 형성되지만, 대부분의 수소기체(H2)는 공기중으로 내보내고 기판(100) 상에는 미량의 수소가 포함될 수 있다. 실리콘 디옥사이드 형성시 발생하는 수소의 양은 실리콘 질화물 형성시 발생하는 수소의 양에 비해 매우 작다. 즉, 실리콘 디옥사이드인 제1 패시베이션층(104)이 구동 트랜지스터(DT) 상에 형성된다. 이어서, 제1 패시베이션층(104) 상에 제2 패시베이션층(105a)을 형성하기 위하여 스퍼터링(sputtering) 방법을 이용하여 알루미늄(Al)을 증착한다. 즉, 제1 패시베이션층(104) 상에 알루미늄층이 형성된다. 제2 패시베이션층(105a)은 수소를 완전히 차단하기 위해 100? 이상의 두께를 갖는다. 그리고, 스퍼트 방법의 공정 능력상 수십? 이하의 두께로 균일하게 성막시키기 어려운 점도 있다. 또한, 알루미늄(Al)으로 형성된 제2 패시베이션층(105a)을 산화시킴으로써 산화알루미늄(Al2O3)으로 변환해야 하는데, 제2 패시베이션층(105a)이 너무 두꺼우면 제2 패시베이션층(105a)을 전부 산화시킬 수 없으므로 제2 패시베이션층(105a)은 200?이하의 두께로 형성한다. 따라서, 제2 패시베이션층(105a)의 두께는 100? 내지 200?으로 형성함으로써, 수소를 효과적으로 차단할 수 있고, 수소 차단막의 제조를 용이하게 할 수 있다.
스퍼터링 방법을 통해 증착된 제2 패시베이션층(105a)의 하부 영역은 제1 패시베이션층(104)과 접촉하여 서로 반응한다. 구체적으로, 실리콘 디옥사이드와 접촉하는 알루미늄은 반응하여 산화알루미늄을 형성한다. 이 경우, 산화알루미늄의 두께는 약 5? 일 수 있다. 제2 패시베이션층(105a)이 수소를 완전히 차단하기 위해서는 제2 패시베이션층(105a)을 산화알루미늄으로 형성해야 한다. 산화알루미늄으로 변환하지 않을 경우, 알루미늄으로 형성된 금속층이 그대로 남아있게 되므로 구동 트랜지스터에 전기적 영향을 미칠 수 있고, 제2 패시베이션층(105a)을 통해 형성되는 애노드와 단락(short)될 수 있다. 따라서, 제2 패시베이션층(105a)에 열처리를 하여 산화시킴으로써, 제2 패시베이션층(105a)을 온전히 산화알루미늄으로 변환할 수 있다. 그런데, 열처리를 통하여 형성된 산화알루미늄은 식각률(etch rate)이 매우 낮다. 식각과정을 통해 산화알루미늄에 컨택홀을 형성하는 것은 매우 어려우므로 알루미늄층을 열처리하기 전에 컨택홀을 형성하는 과정을 먼저 수행한다.
도 6b를 참고하면, 제1 패시베이션층(104)과 제2 패시베이션층(105a)에 구동 트랜지스터(DT)를 노출시키는 제1 컨택홀을 형성한다. 예를 들어, 제1 컨택홀은 구동 트랜지스터(DT)의 드레인 전극(207)을 노출시킴으로써 구동 트랜지스터(DT)의 드레인 전극(207)과 애노드가 서로 접촉할 수 있게 한다.
도 6c를 참고하면, 제1 컨택홀이 형성된 제2 패시베이션층(105a)은 산소가 충분한 분위기에서 열처리를 진행함으로써 알루미늄층을 모두 산화알루미늄으로 산화시킬 수 있다. 이 경우, 구동 트랜지스터(DT)와 제2 패시베이션층(105a) 사이에 형성된 제1 패시베이션층(104)은 제2 패시베이션층(105a)의 스퍼터링 과정 및 열처리 과정으로부터 구동 트랜지스터(DT)를 보호하는 역할을 한다. 즉, 수소 차단막의 역할을 하는 제2 패시베이션층(105a)의 두께는 수소 차단 효과 및 열처리 공정 용의성을 고려하여 결정될 수 있다.
도 6d를 참고하면, 제2 패시베이션층(105a) 상에 평탄화층(106)을 형성한다. 평탄화층(106)은 포토리소그래피(Photolithography) 공정을 통해서 제2 패시베이션층(105a)에 형성된 제1 컨택홀과 동일한 영역에 제2 컨택홀을 형성한다. 그리고, 평탄화층(106) 상에 애노드(302)를 형성한다. 애노드는 제1 패시베이션층(104), 제2 패시베이션층(105a), 및 평탄화층(106)에 형성된 컨택홀을 통해 구동 트랜지스터(DT)의 드레인 전극(207)과 접촉하도록 형성된다.
본 명세서의 실시예에 따른 유기발광 표시패널은 다음과 같이 설명될 수 있다.
본 명세서의 일 실시예에 따른 유기발광 표시패널에 있어서, 유기발광 표시패널은 기판 상에 액티브층을 포함하는 트랜지스터, 및 트랜지스터 상에 애노드, 유기발광층, 및 캐소드를 포함하는 유기발광소자, 트랜지스터와 유기발광소자 사이에 있는 평탄화층, 평탄화층 상에 있으며 애노드의 일부를 덮는 뱅크층, 및 유기발광층, 평탄화층, 및 뱅크층 중 적어도 어느 하나에서 발생하는 수소가 액티브층으로 유입되는 것을 차단하기 위한 수소 차단막을 포함하고, 수소 차단막은 평탄화층 아래에 있다. 따라서, 액티브층으로 수소가 유입되는 것을 차단함으로써 트랜지스터의 성능이 감소하는 것을 방지할 수 있다.
액티브층은 산화물로 형성될 수 있다.
수소 차단막은 산화알루미늄(Al2O3)을 포함할 수 있다.
수소 차단막의 두께는 수소 차단 효과 및 열처리 공정 용의성을 함께 고려하여 결정될 수 있다.
수소 차단막의 두께는 100? 내지 200?일 수 있다.
캐소드는 알루미늄(Al)을 포함할 수 있다.
본 명세서의 일 실시예에 따른 유기발광 표시패널에 있어서, 유기발광 표시패널은 기판 상에 있는 트랜지스터, 트랜지스터 상에 애노드, 유기발광층, 및 캐소드로 이루어진 유기발광소자, 및 트랜지스터와 유기발광소자 사이에 수소 차단 물질을 포함한다. 따라서, 액티브층으로 수소가 유입되는 것을 차단함으로써 트랜지스터의 성능이 감소하는 것을 방지할 수 있다.
트랜지스터는 바텀-게이트 구조일 수 있다.
트랜지스터는 산화물로 형성된 액티브층을 포함할 수 있다.
액티브층은 IGZO, ZnO, IZO 중 어느 하나일 수 있다.
기판 상에, 액티브층과 다른 종류의 액티브층을 포함하는 트랜지스터를 더 포함할 수 있다.
수소 차단 물질은 산화알루미늄(Al2O3)이며, 수소 차단막 형태로 구현될 수 있다.
수소 차단막은 트랜지스터의 액티브층의 상부를 덮을 수 있다.
본 명세서의 일 실시예에 따른 유기발광 표시패널의 제조방법에 있어서, 유기발광 표시패널의 제조방법은 기판 상에 트랜지스터를 형성하는 단계, 트랜지스터 상에 패시베이션층을 형성하는 단계, 패시베이션층 상에 평탄화층을 형성하는 단계, 및 평탄화층 상에 유기발광소자를 형성하는 단계를 포함하고, 패시베이션층은 산화알루미늄(Al2O3)으로 형성된다. 따라서, 액티브층으로 수소가 유입되는 것을 차단함으로써 트랜지스터의 성능이 감소하는 것을 방지할 수 있다.
패시베이션층을 형성하는 단계는 스퍼터링 방법을 이용하여 알루미늄(Al)층을 형성하는 단계 및 알루미늄(Al)층을 열처리하여 산화시키는 단계를 포함할 수 있다.
알루미늄(Al)층을 열처리하여 산화시키는 단계 이전에 알루미늄(Al)층에 트랜지스터를 노출시키는 제1 컨택홀을 형성하는 단계를 더 포함할 수 있다.
평탄화층을 형성하는 단계는 포토리소그래피 공정을 통해 제1 컨택홀과 동일한 영역에 제2 컨택홀을 형성하는 단계를 포함할 수 있다.
트랜지스터와 패시베이션층 사이에 보조 패시베이션층을 형성하는 단계를 더 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10 : 데이터 라인들
20 : 게이트 라인들
100 : 기판
102 : 게이트 절연막
104 : 제1 패시베이션층
105, 105a : 제2 패시베이션층
106 : 평탄화층
108 : 뱅크층
109 : 스페이서
202 : 게이트 전극
204 : 액티브층
206 : 소스 전극
207 : 드레인 전극
302 : 애노드
304 : 유기발광층
306 : 캐소드
400 : 봉지층
500 : 표시패널
600 : 게이트 구동부
700 : 데이터 구동부
800 : 타이밍 제어부
1000 : 표시장치

Claims (18)

  1. 기판 상에 액티브층을 포함하는 트랜지스터; 및
    트랜지스터 상에 애노드, 유기발광층, 및 캐소드를 포함하는 유기발광소자;
    상기 트랜지스터와 상기 유기발광소자 사이에 있는 평탄화층;
    상기 평탄화층 상에 있으며 상기 애노드의 일부를 덮는 뱅크층; 및
    상기 유기발광층, 상기 평탄화층, 및 상기 뱅크층 중 적어도 어느 하나에서 발생하는 수소가 상기 액티브층으로 유입되는 것을 차단하기 위한 수소 차단막을 포함하고,
    상기 수소 차단막은 상기 평탄화층 아래에 있는, 유기발광 표시패널.
  2. 제1 항에 있어서,
    상기 액티브층은 산화물로 형성된, 유기발광 표시패널.
  3. 제1 항에 있어서,
    상기 수소 차단막은 산화알루미늄(Al2O3)을 포함하는, 유기발광 표시패널.
  4. 제1 항에 있어서,
    상기 수소 차단막의 두께는 수소 차단 효과 및 열처리 공정 용의성을 고려하여 결정된, 유기발광 표시패널.
  5. 제4 항에 있어서,
    상기 수소 차단막의 두께는 100Å 내지 200Å인, 유기발광 표시패널.
  6. 제1 항에 있어서,
    상기 캐소드는 알루미늄(Al)을 포함하는, 유기발광 표시패널.
  7. 기판 상에 있는 트랜지스터;
    상기 트랜지스터 상에 애노드, 유기발광층, 및 캐소드로 이루어진 유기발광소자; 및
    상기 트랜지스터와 상기 유기발광소자 사이에 수소 차단 물질을 포함하는, 유기발광 표시패널.
  8. 제7 항에 있어서,
    상기 트랜지스터는 바텀-게이트 구조인, 유기발광 표시패널.
  9. 제7 항에 있어서,
    상기 트랜지스터는 산화물로 형성된 액티브층을 포함하는, 유기발광 표시패널.
  10. 제9 항에 있어서,
    상기 액티브층은 IGZO, ZnO, IZO중 어느 하나인, 유기발광 표시패널.
  11. 제9 항에 있어서,
    상기 기판 상에, 상기 액티브층과 다른 종류의 액티브층을 포함하는 트랜지스터를 더 포함하는, 유기발광 표시패널.
  12. 제7 항에 있어서,
    상기 수소 차단 물질은 산화알루미늄(Al2O3)이며, 수소 차단막 형태로 구현된, 유기발광 표시패널.
  13. 제12 항에 있어서,
    상기 수소 차단막은 상기 트랜지스터의 액티브층의 상부를 덮는, 유기발광 표시패널.
  14. 기판 상에 트랜지스터를 형성하는 단계;
    상기 트랜지스터 상에 패시베이션층을 형성하는 단계;
    상기 패시베이션층 상에 평탄화층을 형성하는 단계; 및
    상기 평탄화층 상에 유기발광소자를 형성하는 단계를 포함하고,
    상기 패시베이션층은 산화알루미늄(Al2O3)으로 형성된, 유기발광 표시패널의 제조방법.
  15. 제14 항에 있어서,
    상기 패시베이션층을 형성하는 단계는,
    스퍼터링 방법을 이용하여 알루미늄(Al)층을 형성하는 단계; 및
    상기 알루미늄(Al)층을 열처리하여 산화시키는 단계를 포함하는, 유기발광 표시패널의 제조방법.
  16. 제15 항에 있어서,
    상기 알루미늄(Al)층을 열처리하여 산화시키는 단계 이전에 상기 알루미늄(Al)층에 상기 트랜지스터를 노출시키는 제1 컨택홀을 형성하는 단계를 더 포함하는, 유기발광 표시패널의 제조방법.
  17. 제16 항에 있어서,
    상기 평탄화층을 형성하는 단계는 포토리소그래피 공정을 통해 상기 제1 컨택홀과 동일한 영역에 제2 컨택홀을 형성하는 단계를 포함하는, 유기발광 표시패널의 제조방법.
  18. 제15 항에 있어서,
    상기 트랜지스터와 상기 패시베이션층 사이에 보조 패시베이션층을 형성하는 단계를 더 포함하는, 유기발광 표시패널의 제조방법.
KR1020170083155A 2017-06-30 2017-06-30 유기발광 표시패널 KR102486234B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170083155A KR102486234B1 (ko) 2017-06-30 2017-06-30 유기발광 표시패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170083155A KR102486234B1 (ko) 2017-06-30 2017-06-30 유기발광 표시패널

Publications (2)

Publication Number Publication Date
KR20190002888A true KR20190002888A (ko) 2019-01-09
KR102486234B1 KR102486234B1 (ko) 2023-01-06

Family

ID=65017107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170083155A KR102486234B1 (ko) 2017-06-30 2017-06-30 유기발광 표시패널

Country Status (1)

Country Link
KR (1) KR102486234B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130549A (zh) * 2019-12-31 2021-07-16 乐金显示有限公司 具有氧化物半导体图案的显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054936A (ja) * 2009-09-03 2011-03-17 Samsung Mobile Display Co Ltd 有機発光表示装置及びその製造方法
JP2013225620A (ja) * 2012-04-23 2013-10-31 Semiconductor Energy Lab Co Ltd 表示装置、表示装置の作製方法および電子機器
KR20150061076A (ko) * 2013-11-25 2015-06-04 엘지디스플레이 주식회사 어레이기판 및 이의 제조방법
KR20150101418A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011054936A (ja) * 2009-09-03 2011-03-17 Samsung Mobile Display Co Ltd 有機発光表示装置及びその製造方法
JP2013225620A (ja) * 2012-04-23 2013-10-31 Semiconductor Energy Lab Co Ltd 表示装置、表示装置の作製方法および電子機器
KR20150061076A (ko) * 2013-11-25 2015-06-04 엘지디스플레이 주식회사 어레이기판 및 이의 제조방법
KR20150101418A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130549A (zh) * 2019-12-31 2021-07-16 乐金显示有限公司 具有氧化物半导体图案的显示装置
CN113130549B (zh) * 2019-12-31 2024-04-02 乐金显示有限公司 具有氧化物半导体图案的显示装置

Also Published As

Publication number Publication date
KR102486234B1 (ko) 2023-01-06

Similar Documents

Publication Publication Date Title
KR102495691B1 (ko) 유기 발광 표시 장치
KR101174881B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
US10269885B2 (en) Display device having multiple protective films
US20140197382A1 (en) Thin film transistor and display substrate having the same
KR102519942B1 (ko) 유기발광 다이오드 표시장치용 박막 트랜지스터 기판
US20150162399A1 (en) Semiconductor device, method of manufacturing the same, display unit, and electronic apparatus
KR20090105558A (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2001109404A (ja) Ｅｌ表示装置
US10872948B2 (en) Electroluminescent display device
WO2013161727A1 (en) Semiconductor device, display, and method of manufacturing semiconductor device
CN109473452B (zh) 显示装置
KR101480005B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8304981B2 (en) Organic light emitting diode display and manufacturing method thereof
JP2001100655A (ja) Ｅｌ表示装置
US10797127B2 (en) Electroluminescent display device
US20220173247A1 (en) Semiconductor device
KR20140081655A (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR101978779B1 (ko) 유기발광 다이오드 표시장치 및 그 제조 방법
KR20180074260A (ko) 유기 발광 표시 장치
KR20160137842A (ko) 유기발광소자 및 그 제조방법
KR102486234B1 (ko) 유기발광 표시패널
KR102413315B1 (ko) 유기 발광 표시 장치
US11950476B2 (en) Display device having an opening between pixels
KR20140086500A (ko) 유기발광장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant