KR102495691B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR102495691B1
KR102495691B1 KR1020220025006A KR20220025006A KR102495691B1 KR 102495691 B1 KR102495691 B1 KR 102495691B1 KR 1020220025006 A KR1020220025006 A KR 1020220025006A KR 20220025006 A KR20220025006 A KR 20220025006A KR 102495691 B1 KR102495691 B1 KR 102495691B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
organic light
disposed
gate
Prior art date
Application number
KR1020220025006A
Other languages
English (en)
Other versions
KR20220029633A (ko
Inventor
신상일
정상덕
박춘호
성기영
민태현
유재현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220025006A priority Critical patent/KR102495691B1/ko
Publication of KR20220029633A publication Critical patent/KR20220029633A/ko
Priority to KR1020230012602A priority patent/KR20230022906A/ko
Application granted granted Critical
Publication of KR102495691B1 publication Critical patent/KR102495691B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Abstract

본 발명의 일 실시예에 따른 정전기를 방출하는 중에 발생할 수 있는 데미지를 최소화 하도록 보호층이 정전기 방전회로를 커버하도록 구성된 유기 발광 표시 장치가 제공된다. 기판상에 데이터라인 및 게이트라인과 연결된 적어도 하나의 구동소자가가 배치된다. 구동소자는 평탄층에 의해 커버되고 구동소자와 평탄층상에 있는 유기 발광 소자가 전기적으로 연결된다. 정전기 방전 회로는 데이터라인 또는 게이트 라인과 전기적으로 연결되며 보호층에 의해 커버되어 정전기 방전회로를 통해 정전기를 방출하는 과정에서 유기 발광 표시 장치에 발생할 수 있는 데미지를 최소화 할 수 있다.

Description

유기 발광 표시 장치 {ORGANIC LIGHT EMITTING DIODE DISPLAY}
본 발명은 정전기 방전회로가 있는 유기 발광 표시 장치의 정전기에 의한 손상을 최소화 하기 위해 정전기 방전회로를 보호하는 보호층이 있는 유기 발광 표시 장치에 관한 것으로서, 보다 상세하게는 정전기 방전 회로를 보호할 수 있는 유기 발광 표시 장치를 제공하는 것이다.
표시 장치는 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode; OLED), 전기영동 표시 장치(ElectroPhoretic Display; EPD), 전기 습윤 표시 장치(Electro Wetting Display) 등이 있다.
표시 장치는 각 화소가 박막 트랜지스터(Thin Film Transistor; TFT)에 의해 독립적으로 구동되는 화소 어레이를 통해 영상을 표시하는 표시 패널과, 표시 패널을 구동하는 게이트 구동부 및 데이터 구동부를 포함한다. 최근 게이트 구동부는 화소 어레이의 TFT 어레이와 함께 형성되어 표시 패널의 비표시 영역에 내장된 게이트-인-패널(Gate In Panel; GIP) 방식을 주로 이용하고 있다.
또한 근래에 표시 장치는 다양한 형태 및 기능이 요구되고 있으며, 다양한 형태 및 기능을 구현하기 위해 플렉서블한 기판으로 폴리이미드(Polyimide)와 같은 플라스틱계열의 물질로 이루어진 기판이 사용되고 있다.
다양한 형태를 및 기능을 갖는 표시 장치로 유기 발광 표시 장치가 주로 사용되고 있는데, 별도의 광원이 필요없으며, 저전력 구동이 가능하고, 다양한 형태의 기판상에 다양한 형태를 갖는 표시영역의 배치가 가능하다는 장점이 있기 때문이다.
이러한 유기 발광 표시 장치는 발광층으로 유기물이 사용되기에 산소와 수분의 침투에 취약한 단점이 있으며, 이를 보완하기 위해 산소와 수분의 침투를 최소화 할 수 있는 봉지층을 유기 발광 소자상에 배치하여 유기 발광층을 보호하도록 하여야 한다.
그러나, 표시 장치에 포함된 다양한 구성소요들에 의한 다양한 영향으로 인한 투습경로가 발생할 수 있는데, 그 중 몇가지 예로서, 표시 장치에 발생될 수 있는 정전 방전회로의 방전현상에 의해 유기 발광층을 보호하기 위한 봉지층에 미세 균일이 발생할 수 있다. 이러한 미세 균일은 유기 발광층으로 산소와 수분이 침투되는 경로를 제공하는 문제점이 있다. 또한, 정전기 방전회로와 같이 표시영역의 외곽에 배치되는 구성요소를 연결하는 전극은 산화되거나 전류의 흐름에 따른 전식이 발생할 수 있는데, 이러한 산화 또는 전식으로 인한 투습경로가 발생하는 문제점이 있다.
유기 발광 소자를 밀봉하기 위해, 무기물층과 유기물층을 교대로 적층하는 박막 봉지 기술이 사용되고 있다. 박막 봉지의 무기물층으로는 적은 두께로도 우수한 배리어성을 확보할 수 있는 산화 알루미늄 (AlOx) 같은 산화물층이 주로 이용된다. 특히, 박막 봉지의 두께가 얇을 수록 유기 발광 표시 장치의 플렉서빌리티가 향상되기 때문에, 플렉서블 유기 발광 표시 장치를 구현하기 위해 박막 봉지의 무기물층으로 산화물층을 사용하는 것이 유리하다. 그러나, 상술한 바와 같이 정전기 방전회로를 통해 정전기를 방출하는 과정에서 과도한 전류의 집중화로 인한 정전기 방출 회로의 상부에 배치된 봉지층에 미세 균일이 발생할 수 있고, 또는 정전기 방전회로를 구성하는 전극에서 발생할 수 있는 산화 및 전식에 의해 투습경로가 발생할 수 있다.
본 발명의 일 실시예에 따른 해결 과제는 정전기 방전회로에서 발생될 수 있는 투습경로를 최소화 하여 신뢰성이 향상된 유기 발광 표시 장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 해결 과제는 정전기 방전회로에서 발생될 수 있는 방전활동으로 인한 봉지층의 손상을 최소화 할 수 있는 유기 발광 표시 장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따라 유기 발광 표시 장치에는 기판 상에 데이터라인 및 게이트라인이 배치되고, 데이터라인 및 게이트라인으로부터 전달되는 신호에 반응하여 유기 발광 소자에 전류와 신호를 전달하도록 동작할 수 있는 적어도 하나의 구동소자가 배치된다. 유기 발광 소자는 평탄층 상에 배치되며, 평탄층은 유기 발광 소자가 배치될 수 있도록 구동소자와 데이터라인 및 게이트라인을 커버하도록 배치된다. 더욱이 정전기에 의한 표시장치의 손상을 최소화 하기 위해 데이터라인 및 게이트라인과 연결된 정전기 방전회로가 배치되는데, 정전기 방전회로는 보호층에 의해 덮이어 정전기 방전으로 인한 영향을 최소화 할 수 있고, 이로 인해 표시 장치의 수명 신뢰성이 향상될 수 있다.
본 발명의 실시예에 따라 정전기 방전회로를 커버하는 보호층을 구비함으로써 유기 발광 표시 장치의 정전기에 대한 수명 신뢰성을 향상시킬 수 있는 효과가 있다. 또한, 상기 보호층을 이용함으로써 정전기에 의한 영향을 최소화 하여 유기 발광 표시 장치의 표시 품위를 향상 시킬 수 있는 효과가 있다.
본 발명의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 발명의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 발명의 내용에 기재된 사항에 의하여 제한되지 않는다.
도 1은 본 발명의 일 실시예에 따른 정전기 방전회로가 있는 유기 발광 표시 장치를 개략적으로 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 정전기 방전회로가 있는 유기 발광 표시 장치의 전기적 연결관계를 개략적으로 나타낸 도면이다.
도 3은 도 2에 도시된 한 화소의 구성을 예시한 등가회로도 이다.
도 4는 도 2에 도시된 한 정전기 방전회로의 구성을 예시한 등가회로도 이다.
도 5는 본 발명의 일 실시예에 따라 보호층을 설명하기 위한 도 1의 A-A' 선에 따른 개략적 단면도이다.
도 6은 본 발명의 일 실시예에 따라 보호층을 설명하기 위한 도 1의 B-B'선에 따른 개략적 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
신호의 흐름 관계에 대한 설명일 경우, 예를 들어, 'A 노드에서 B 노드로 신호가 전달된다'는 경우에도 '바로' 또는 '직접'이 사용되지 않은 이상, A 노드에서 다른 노드를 경유하여 B 노드로 신호가 전달되는 경우를 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는, 본 발명의 일 실시예에 따른 정전기 방전회로가 있는 유기 발광 표시 장치의 다양한 구성 및 실시예들에 대해 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 정전기 방전회로가 있는 유기 발광 표시 장치를 개략적으로 나타낸 도면이다.
도 1을 참조하면, 간략히 도시하였으나, 유기 발광 표시 장치(100)은 기판(110) 상에 표시영역인 Active Area를 포함하고 패드부(PAD)와 연결된 구동전압라인(VDD) 및 게이트 구동부(GIP)를 포함하고, 유기 발광 표시 장치(100)에 발생될 수 있는 정전기로부터의 피해를 최소화 하기위한 정전기 방전회로(ESD)를 포함한다. 또한 유기 발광 표시 장치(100)에 있는 패드부(PAD)와 표시영역(Active Area)사이에 밴딩영역(Bending)을 포함하여 패드부(PAD)를 유기 발광 표시 장치(100)의 후면으로 접도록 하여 패드부(PAD)등의 비표시영역을 최소화 할 수 있으나 이에 제한되지는 않는다.
정전기 방전회로(ESD)는 게이트 구동부(GIP) 또는 구동전압라인(VDD)와 연결되도록 구성될 수 있으며 표시영역(Active Area)를 둘러싸도록 배치될 수 있다. 도 1에서는 유기 발광 표시 장치(100)이 사각의 형태이고 정전기 방전회로(ESD)는 상하 좌우에 배치된 하나의 예로서 유기 발광 표시 장치(100)를 도시하였으나, 그 형태는 이에 제한되지 않으며 유기 발광 표시 장치(100)는 원형의 표시장치 일 수 있으며, 또는 자동차의 전광판과 같은 다양한 형태의 표시 장치일 수 있다.
표시영역(Active Area)에는 생략하여 도시하였으나 유기 발광층을 포함하는 유기 발광 소자와 유기 발광 소자의 구동을 제어하도록 적어도 하나의 구동소자가 있으며, 구동소자는 구동전압라인(VDD)와 게이트 구동부(GIP)와 연결되도록 배치된다.
상술한 바와 같이 표시영역(Active Area)에 있는 유기 발광 소자, 유기 발광층은 수분과 산소에 의해 암점등의 불량이 발생될 수 있으므로, 봉지층(120)이 표시영역(Active Area)을 커버하도록 배치하여 산소와 수분의 침투로부터 유기 발광 소자를 보호하도록 한다.
봉지층(120)은 상술한 바와 같이 산소와 수분의 침투를 최소화 하도록 배치되되, 상술한 정전기 방전회로(ESD), 게이트 구동부(GIP) 및 구동전압라인(VDD)를 포함하여 커버하도록 배치된다. 봉지층(120)은 무기물로 이루어진 봉지층일 수 있으며 유기물을 포함한 적어도 둘 이상의 복수의 층으로 이루어진 다층구조일 수 있다.
정전기 방전회로(ESD)의 경우 유기 발광 표시 장치(100)에 축적된 정전기를 방출하는 과정에서 상술한 무기물로 이루어진 봉지층(120)이 손상될 수 있으므로 보호층(130)으로 정전기 방전회로(ESD)를 덮도록 커버하여 정전기를 방출하는 과정에서 발생할 수 있는 피해를 최소할 수 있다. 또한 전전기 방전회로(ESD)에서 발생할 수 있는 비정상 전압 및 전류로 인한 배선전극의 전식으로 인한 불량을 최소화 할 수 있다.
도 2는 본 발명의 일 실시예에 따른 정전기 방전회로가 있는 유기 발광 표시 장치의 전기적 연결관계를 개략적으로 나타낸 도면이다.
도 2를 참조하면, 유기 발광 표시 장치(100)는 패널 구동부인 게이트 구동부(GIP) 및 데이터 구동부(200)를 포함한다.
데이터 구동부(200)는 타이밍 컨트롤러(도시 생략)로부터 공급된 영상 데이터를 감마 전압들을 이용하여 아날로그 데이터 신호로 변환하고, 아날로그 데이터 신호를 데이터 라인들(DL)로 각각 공급한다. 데이터 구동부(200)는 레퍼런스 라인(RL)에 레퍼런스 전압을 공급한다. 데이터 구동부(200)는 전원부(도시 생략)로부터 공급된 고전위 전원 전압(EVDD), 저전위 전원 전압(EVSS), 그라운드 전압(GND)을 표시 패널(100)로 공급할 수 있다.
게이트 구동부(GIP)는 타이밍 컨트롤러(도시 생략)로부터의 게이트 제어 신호들에 따라 다수의 게이트 라인(GL)을 각각 구동한다. 게이트 구동부(GIP)는 각 게이트 라인(GL)에 해당 스캔 기간에서 게이트 온 전압의 스캔 펄스를 공급하고, 나머지 기간에서는 게이트 오프 전압을 공급한다. 게이트 구동부(GIP)는 비표시 영역에서 화소 어레이의 각 화소(P)를 구성하는 박막 트랜지스터들과 함께 박막 트랜지스터 어레이 기판에 형성되어 내장된다. 게이트 구동부(GIP)를 구성하는 스위칭 소자들은 기생 커패시터 감소를 위하여 소스 및 드레인 전극이 게이트 전극과 오버랩하지 않는 코플래너 구조의 폴리 TFT나 산화물 TFT를 이용할 수 있다.
유기 발광 표시 장치(100)은 매트릭스 형태의 화소 어레이를 통해 영상을 표시한다. 화소 어레이의 각 화소(P)는 TFT에 의해 독립적으로 구동된다. TFT로는 아몰퍼스 실리콘 (a-Si) TFT, 폴리-실리콘(poly-Si) TFT, 산화물(Oxide) TFT, 또는 유기(Organic) TFT 등이 이용될 수 있다.
도 3은 도 2에 도시된 한 화소의 구성을 예시한 등가회로도 이다.
각 화소(P)는 고전위 전원(EVDD) 라인 및 저전위 전원(EVSS) 라인 사이에 접속된 OLED 소자와, OLED 소자를 독립적으로 구동하기 위하여 제1 및 제2 스위칭 TFT(ST1, ST2) 및 구동 TFT(DT)와 스토리지 커패시터(Cst)를 포함하는 화소 회로를 구비하며, 화소 회로 구성은 다양하므로 도 3의 구조로 한정되지 않는다.
OLED 소자는 구동 TFT(DT)와 접속된 애노드와, 저전위 전압(EVSS)과 접속된 캐소드와, 애노드 및 캐소드 사이의 발광층을 구비하여, 구동 TFT(DT)로부터 공급된 전류량에 비례하는 광을 발생한다.
제1 스위칭 TFT(ST1)는 한 게이트 라인(GLa)의 게이트 신호에 의해 구동되어 해당 데이터 라인(DL)으로부터의 데이터 전압을 구동 TFT(DT)의 게이트 노드에 공급하고, 제2 스위칭 TFT(ST2)는 다른 게이트 라인(GLb)의 게이트 신호에 의해 구동되어 레퍼런스 라인(RL)으로부터의 레퍼런스 전압을 구동 TFT(DT)의 소스 노드에 공급한다. 제2 스위칭 TFT(ST2)는 센싱 모드에서 구동 TFT(DT)로부터의 전류를 레퍼런스 라인(R)으로 출력하는 경로로 더 이용된다.
구동 TFT(DT)의 게이트 전극 및 소스 전극 사이에 접속된 스토리지 커패시터(Cst)는 제1 스위칭 TFT(ST1)를 통해 구동 TFT(DT)의 게이트 전극으로 공급된 데이터 전압과, 제2 스위칭 TFT(ST2)를 통해 구동 TFT(DT)의 소스 전극으로 공급된 레퍼런스 전압의 차전압을 충전하고, 충전된 전압을 제1 및 제2 스위칭 TFT(ST1, ST2)가 턴-오프되는 구간에서 구동 TFT(DT)의 구동 전압으로 공급한다.
구동 TFT(DT)는 고전위 전원(EVDD)으로부터 공급되는 전류를 스토리지 커패시터(Cst)로부터 공급된 구동 전압에 따라 제어함으로써 구동 전압에 비례하는 전류를 OLED 소자로 공급하여 OLED 소자를 발광시킨다.
게이트 라인(GL), 데이터 라인(DL), 레퍼런스 라인(RL), 전원 라인(PL)을 포함하는 모든 배선들 각각에는 정전기 방지 회로(ESD)가 접속된다. 각 정전기 방지 회로(ESD)는 해당 배선들을 통해 정전기가 유입되면 턴-온되어 정전기를 그라운드 배선으로 방전시킴으로써 정전기를 차단한다.
도 4는 도 2에 도시된 한 정전기 방전회로의 구성을 예시한 등가회로도 이다.
도 4를 참조하면, 각 게이트 라인(GL)과 그라운드 라인(GND) 사이에 접속된 정전기 방지 회로(ESD)는 박막 트랜지스터(T1)와, 박막 트랜지스터(T1)의 게이트 전극(GE)과 제1 전극(E1) 사이에 형성되는 제1 커패시터(C1)와, 게이트 전극(GE)과 제2 전극(E2) 사이에 형성되는 제2 커패시터(C2)를 구비한다. 제1 및 제2 전극(E1, E2) 중 어느 하나는 소스 전극이고 나머지 하나는 드레인 전극이다.
게이트 라인(GL)에 정상적인 스캔 출력이 공급될 때 제1 및 제2 커패시터(C1, C2)에 의해 플로팅 상태의 게이트 전극(GE)에는 스캔 출력이 공급되지 않으므로 박막 트랜지스터(T1)는 턴-오프 상태를 유지한다.
게이트 라인(GL)에 정전기와 같은 비정상적인 전압이 인가될 때 제1 커패시터(C1)에 의해 게이트 전극(GE)에 전압이 발생되고, 제1 및 제2 커패시터(C1, C2)에 의해 게이트 전극(GE)에는 게이트 라인(GL)을 통해 유입된 전압의 1/2이 공급되어 박막 트랜지스터(T1)가 턴-온되어 게이트 라인(GL)으로 유입된 정전기를 그라운드 라인(GND)로 방전시킨다.
게이트 라인(GL)에 정상적인 스캔 출력이 공급될 때 정전기 방지 회로(ESD)를 통해 누설 전류가 흐르는 것을 최소화하기 위하여, 박막 트랜지스터(T1)의 채널 폭을 채널 길이보다 작게 형성하여 채널의 저항값을 증가시킬 수 있다.
도 5는 본 발명의 일 실시예에 따라 보호층을 설명하기 위한 도 1의 A-A' 선에 따른 개략적 단면도이고, 도 6은 본 발명의 일 실시예에 따라 보호층을 설명하기 위한 도 1의 B-B'선에 따른 개략적 단면도이다.
도 5 및 도 6을 참조하여 보호층(130)으로 커버되어 있는 정전기 방전회로(ESD)를 포함하는 유기 발광 표시 장치의 구성에 대하여 설명하되 이전 도면을 참조하여 설명하도록 한다.
유기 발광 표시 장치(100)은 기판(110)상에 배치된 구동소자(TFT), 유기 발광층(EL)을 포함하고, 구동소자(TFT)와 연결된 복수의 배선전극(150,151,152), 배선전극(150,151,152)과 전기적으로 연결된 정전기 방전 회로(ESD) 및 게이트 구동부(GIP)를 포함한다.
기판(110)은 표시 영역(Active Area)이 정의되어 있으며, 간략히 도시하였으나, 복수의 유기 발광 소자가 배치되어 복수의 화소를 구성한다. 또한, 기판(110)은 복수의 화소를 구동하는 신호 및 전류를 상기 화소에 공급하기 위해 다수의 구동소자(TFT)를 포함하는데, 스위칭 박막 트랜지스터, 스위칭 박막 트랜지스터와 연결된 구동소자(TFT)가 배치되며 구동소자(TFT)와 연결된 유기 발광 소자가 배치된다.
이러한 구동소자(TFT)들 (스위칭 박막 트랜지스터와 구동 소자)는 기판(110) 상에 배치된 게이트 라인(GL)과 데이터 라인(DL)을 연결되도록 배치되어 있는데, 스위칭 박막 트랜지스터는 화소를 선택하는 기능을 하며, 게이트 라인(GL)과 데이터 라인(DL)의 교차하는 부위에 배치된다. 스위칭 박막 트랜지스터는 게이트 전극(GE), 반도체 층, 소스 전극 및 드레인 전극을 포함한다.
구동소자(TFT)는 스위칭 박막 트랜지스터에 의해 선택된 화소의 애노드 전극(AND)을 구동하는 역할을 한다. 구동소자(TFT)는 스위칭 박막 트랜지스터의 드레인 전극과 연결된 게이트 전극(GE)과 액티브층(AE), 구동 전류 배선에 연결된 소스전극(SD)과, 드레인 전극(SD)을 포함한다. 구동소자(TFT)의 드레인 전극(SD)은 유기 발광 소자의 화소전극인 애노드 전극(AND)과 연결되어 있다.
상술한 구동소자(TFT)는 기판(110)에 있는 버퍼층(111) 상에 배치된다. 버퍼층(111)은 기판(110)을 통한 수분 또는 불순물의 침투를 최소화 하며, 기판(110) 상부를 평탄화한다. 다만, 버퍼층(111)은 반드시 필요한 구성은 아니다. 버퍼층(111)의 형성 여부는, 기판(110)의 종류나 구동소자(TFT)의 종류에 기초하여 결정된다.
구동소자(TFT)는 버퍼층(111) 상에 형성되며, 유기 발광 소자로 신호 및 전류를 공급한다. 구동소자(TFT)는 액티브층(AE), 게이트 전극(GE), 소스 전극(SD), 및 드레인 전극(SD)을 포함한다. 구체적으로, 버퍼층(111) 상에 액티브층(AE)이 형성되고, 액티브층(AE) 상에 액티브층(AE)과 게이트 전극(GE)을 절연시키기 위한 게이트 절연층(112)이 형성된다. 또한, 게이트 절연층(112) 상에 액티브층(AE)과 중첩되도록 게이트 전극(GE)이 형성되고, 게이트 전극(GE) 및 게이트 절연층(112) 상에 층간 절연층(113)이 형성된다. 층간 절연층(113) 상에 소스 전극(SD) 및 드레인 전극(SD)이 형성된다. 소스 전극(SD) 및 드레인 전극(SD)은 액티브층(AE)과 전기적으로 연결된다.
그리고, 액티브층(AE)은 비정질 실리콘(amorphous silicon, a-Si), 다결정 실리콘(polycrystalline silicon, poly-Si), 산화물(oxide) 반도체 또는 유기물 (organic) 반도체 등으로 형성될 수 있다. 액티브층(132)을 산화물 반도체로 형성할 경우, ITO, IZO, IGZO(Indium Gallium Zinc Oxide) 또는 ITZO(Indium Tin Zinc Oxide) 등으로 형성할 수 있으나, 이에 한정되는 것은 아니다. 액티브층(132)을 IGZO로 형성할 때, In:Ga:Zn의 비율은 1:2:1일 수 있다. 이 경우, 액티브층(AE)에는 PBTS를 저감시키는 Ga고분포층(Ga-Rich Layer)이 IGZO층의 상면에 형성될 수 있다.
도 5 및 도 6에서는 설명의 편의를 위해 유기 발광 표시 장치(100)에 포함될 수 있는 다양한 박막 트랜지스터 중 유기 발광 소자의 애노드(AND)와 연결된 구동소자(TFT)만을 도시하였다. 그러나, 유기 발광 표시 장치(100)는 유기 발광 소자를 구동하기 위한 스위칭 박막트랜지스터나 커패시터 등을 더 포함할 수 있다. 또한, 본 명세서에서는 구동소자(TFT)가 코플래너(coplanar) 구조인 것으로 설명하나 인버티드 스태거드(inverted staggered) 구조의 박막 트랜지스터도 사용될 수 있다. 또한, 유기 발광 소자의 애노드(AND)가 구동소자(TFT)의 드레인 전극(SD)과 연결된 구조가 도시되었으나, 설계에 따라 유기 발광 소자의 애노드(AND)는 구동소자(TFT)의 소스 전극(SD)과 연결될 수도 있다.
구동소자(TFT) 상에 평탄층(114)이 배치된다. 평탄층(114)은 기판(110)의 상부를 평탄화하는 층으로서, 기판(110)의 상부 단차를 덮을 수 있도록 유기 절연 물질로 형성될 수 있다. 평탄층(114)은 하나의 층으로 구성될 수 있으며, 또는 적어도 두개의 유기 절연 물질로 이루어진 복층구조일 수 있다, 또한 유기 발광 소자의 애노드(AND)와 전기적으로 연결하기 위한 컨택홀을 포함한다.
유기 발광 소자는 평탄층(114) 상에 배치되고, 애노드(AND), 유기층(EL) 및 캐소드(CE)를 포함한다. 비록 도 5 및 도 6에서 유기 발광 소자는 하나만 도시되어 있지만, 발광 표시 장치(100)의 복수의 화소 영역에 대응하도록 복수의 유기 발광 소자들이 배치될 수 있다.
애노드(AND)는 유기층(EL)으로 정공(hole)을 공급하는 전극이며, 일함수가 높은 투명 도전성 물질로 구성될 수 있다. 투명 도전성 물질은 ITO, IZO, ITZO 등을 포함할 수 있으나, 이에 한정되는 것은 아니다. 도시된 바와 같이 유기 발광 표시 장치(100)가 탑 에미션(top emission) 방식으로 구동되는 경우, 애노드(AND)는 반사판을 더 포함하여 구성되거나 반사율이 높은 물질이 사용될 수 있다. 여기서 애노드(AND)는 화소 전극으로 지칭될 수도 있다.
캐소드(CE)는 유기층(EL)으로 전자(electron)를 공급하는 전극으로, 상대적으로 일함수가 낮은 금속, 예를 들어, 은, 티타늄(Ti), 알루미늄, 몰리브덴(Mo), 또는 은과 마그네슘의 합금(Ag:Mg)으로 구성될 수 있다. 여기서 캐소드(CE)는 공통 전극으로 지칭될 수도 있다. 캐소드(CE)가 은과 마그네슘의 합금으로 구성될 경우, 은의 함량을 마그네슘의 함량 대비 더 높게 하여 캐소드(CE)의 저항을 낮출 수 있다. 이때, 은이 산화되어 저항이 낮아지는 것을 방지하기 위하여 Ytterbium (YB)층이 Ag:Mg 층의 상부, 하부 또는 상하부에 각각 배치될 수 있다.
애노드(AND)와 캐소드(CE) 사이에 유기층(EL)이 배치된다. 유기층(EL)은 유기 발광층을 포함한다. 유기 발광층은 패턴 발광층(patterned emission layer) 구조를 갖는다. 이 경우, 서로 다른 색을 발광하는 발광층이 각각의 화소 별로 분리되어 형성된다. 예를 들어, 적색의 광을 발광하기 위한 적색 유기 발광층, 녹색의 광을 발광하기 위한 녹색 유기 발광층 및 청색의 광을 발광하기 위한 청색 유기 발광층이 각각, 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소에 분리되어 형성될 수 있다. 이 경우, 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소가 하나의 화소를 구성할 수 있다. 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층 각각에서는 애노드(AND) 및 캐소드(CE)를 통해 공급된 정공과 전자가 서로 결합되어 광이 발광된다. 각각의 유기 발광층들은 서브 화소 별로 개구된 마스크, 예를 들어, FMM(fine metal mask)을 이용하여 패턴 증착될 수 있다. 그러나, 이에 한정되는 것은 아니며, 유기 발광층은 기판(110) 상에 모든 서브 화소에 공통적으로 형성될 수 있다. 이 경우, 유기 발광층은 백색의 빛을 발광하는 재료로 이루어질 수 있으며, 유기 발광층이 발광하는 영역에 대응되도록 컬러 필터가 배치될 수 있다.
유기층(EL)은 유기 발광층 이외에, 유기 발광 소자의 발광 효율을 개선하기 위한 주입층(injecting layer), 수송층(transporting layer)과 같은 유기층들을 더 포함할 수 있다. 이와 같은 유기층들 중 적어도 일부는 제조 공정 상의 유리함을 취하기 위하여 복수의 서브 화소에 공통으로 배치되는 공통 구조(common structure)를 가질 수 있다.
여기서, 공통 구조를 갖는 유기층은 모든 서브 화소가 개구된 공통 마스크(common mask)를 이용하여 형성될 수 있으며, 서브 화소 별 패턴 없이 모든 서브 화소에 동일한 구조로 적층될 수 있다. 즉, 공통 구조를 갖는 유기층은 하나의 서브 화소에서 이웃하는 서브 화소까지 끊어진 부분 없이 연결 또는 연장되어 배치되고, 복수의 서브 화소에서 공유된다.
예를 들어, 애노드(AND) 및 캐소드(CE) 사이에는 유기 발광층 이외에, 정공의 이동을 보다 원활하게 하기 위한, 정공 주입층(hole injection layer)이나, 정공 수송층(hole transport layer)이 더 배치될 수 있고, 정공 주입층이나 정공 수송층은, 복수의 서브 화소에 공통으로 배치되는 공통 구조를 가질 수 있다. 몇몇 실시예들에서, 정공 수송층(hole transport layer)은 p형 도펀트(dopant)가 도핑된 p형 정공 수송층으로 구성될 수 있다.
그리고, 뱅크층(115)은 서브 화소를 정의하도록 배치되고, 애노드(AND) 상면의 일부를 노출시킨다. 구체적으로, 애노드(AND)의 에지(edge)를 덮도록 뱅크층(115)이 배치될 수 있다. 뱅크층(115)은 인접하는 서브 화소들의 애노드(AND)들을 서로 절연시키기 위해 절연 물질로 이루어진다. 몇몇 실시예들에 따르면, 뱅크층(115)은 인접하는 서브 화소 간의 혼색을 방지하도록 광 흡수율이 높은 블랙 뱅크로 구성될 수 있다.
뱅크층(115) 상에는 스페이서(116)가 배치될 수 있다. 스페이서(116)는 상술한 유기 발광층을 배치하는 과정에서 FMM과 같은 메탈 마스크의 하중을 지탱하는데에 사용되며 뱅크층(115)과 같은 재질로 형성될 수 있다.
한편, 상술한 유기 발광 소자를 커버하는 캡핑층(CPL)이 배치될 수 있다. 캡핑층(CPL)은 파티클 형태의 흡습제 또는 광추출을 위한 파티클을 포함할 수 있으며 유기 발광 소자를 커버하도록 배치된다.
캡핑층(CPL)상에는 투습과 투산소를 최소화 하도록 봉지층(120)이 배치된다. 봉지층(120)은 표시영역(Active Area)의 전면을 커버하도록 배치되며, 정전기 방전회로(ESD), 게이트 구동부(GIP) 및 배선전극(150,151,152)을 덮도록 배치된다.
유기 발광 표시 장치(100)를 구성하는 기판(110)은 밴딩영역(BA)이 정의될 수 있는데, 밴딩역역에는 배선전극(150,151,152)이 배치되어 전기적인 연결관계를 패드부(PAD)와 이룰 수 있도록 되어 있는데, 상기 밴딩영역(BA)에서 오픈된 배선전극(150,151,152)은 산화를 방지하기 위해 배선전극보호층(131)에 의해 커버될 수 있다.
배선전극(150,151,152)은 상술한 구동소자(TFT)와 연결되며 소스전극(SD) 또는 게이트전극(GE)와 같은 전극을 사용하여 배치된다. 또한 배선전극(150,151,152)은 정전기 방전회로(ESD)와 연결되고, 정전기 방전회로(ESD)는 구동소자(TFT)를 이루는 전극 및 반도체와 동일한 재질로 구성될 수 있다.
정전기 방전회로(ESD)는 상술한 봉지층(120) 및 보호층(130)에 의해 커버된다. 보호층(130)은 평탄층(114)과 동일한 재질로 배치될 수 있는데 유기물로 이루어진 유기물층일 수 있으며 적어도 하나 이상의 다층구조일 수 있다.
정정기 방전회로(ESD)는 유기 발광 표시 장치(100)에 축적된 정전기를 방출하는 과정에서 봉지층(120)에 물리적 손상이 발생될 수 있는데, 이를 최소화 하기 위해 상술한 보호층(130)에 의해 커버된다.
정전기 방전회로(ESD)는 상술한 소스전극(SD) 또는 게이트전극(GE)와 같은 재질로 구성될 수 있는데, 정전기를 방출하는 과정에서 전식이 발생될 수 있으며, 발생되는 전식으로 인한 부산물은 보호층(130)이 흡수하여 구동소자(TFT) 및 유기 발광 소자가 있는 영역으로 퍼지는 것을 최소화 할 수 있다.
또한, 상술한 바와 같이 보호층(130)으로 커버되는 정전기 방전회로(ESD)는 정전기를 방출하는 과정에서 다른 구성요소에 발생될 수 있는 물리적 데미지로 인한 미세크랙이 최소화 될 수 있으므로, 미세크랙으로 인한 투습경로가 발생되는 것을 최소화 할 수 있다.
기판(110)은 밴딩영역(BA)을 포함할 수 있다. 밴딩영역(BA)은 배선전극(150)이 배치되어 배드부(PAD) 및 정전기 방전회로(ESD)와 연결될 수 있다. 밴딩영역(BA)에 배치된 배선전극(150) 상의 봉지층(120)은 오픈되어 기판(110)이 구부러지는 과정에서 봉지층(120)에 크랙이 발생되는 것을 방지하도록 한다. 그러나 밴딩영역(BA)에 배치된 배선전극(150) 상에 배선전극보호층(131)이 배치되어 배선전극(150)의 전식에 의한 부식 및 기판(110)이 구부러질때의 스크레스를 분산하여 배선전극(150)에 크랙이 발생되지 않도록 한다.
배선전극보호층(131)은 유기 절연물질로 이루어질 수 있으며, 평탄층(114) 및 보호층(130)과 동일한 물질로 이루어 질 수 있으나, 보호층(130) 및 평탄층(114)와 격리되어 배치하여 각각 투습경로가 발생하여도 투습경로가 확산되는 것을 방지할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 유기 발광 표시 장치
110: 기판
120: 봉지층
130: 보호층

Claims (21)

  1. 표시영역 및 비표시영역이 정의되고, 상기 비표시영역의 일 측에 밴딩영역을 포함하는 기판;
    상기 표시영역에서 상기 기판 상에 배치되고 게이트 전극, 액티브층, 소스 전극 및 드레인 전극을 포함하는 구동소자;
    상기 구동소자를 덮는 복수의 보호층;
    상기 비표시영역에 배치되며, 상기 기판 상에 배치된 복수의 데이터 라인으로 데이터 신호를 공급하는 데이터 구동부;
    상기 비표시영역 상에서 상기 데이터 구동부의 일 측에 배치되며, 상기 복수의 데이터라인과 연결된 박막 트랜지스터를 포함하는 정전기 방전회로;
    상기 밴딩영역을 커버하는 제1 보호층; 및
    상기 정전기 방전회로를 커버하는 제2 보호층을 포함하는 유기 발광 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 보호층 및 상기 제2 보호층은 서로 이격된 유기 발광 표시 장치.
  3. 제2 항에 있어서,
    상기 복수의 보호층은 상기 제1 보호층 및 상기 제2 보호층을 포함하는 유기 발광 표시 장치.
  4. 제1 항에 있어서,
    상기 구동소자는 상기 데이터라인과 연결되고
    상기 복수의 보호층 상에 있으며 상기 구동소자와 연결된 유기 발광 소자; 및
    상기 유기 발광소자 및 상기 복수의 보호층을 커버하는 봉지층을 더 포함하는 유기 발광 표시 장치.
  5. 제4 항에 있어서,
    상기 밴딩영역에 배치되며, 상기 정전기 방전회로와 전기적으로 연결된 배선전극을 더 포함하며,
    상기 배선전극은 상기 밴딩영역에서 상기 봉지층에 대해 노출된 것인, 유기 발광 표시 장치.
  6. 제5 항에 있어서,
    상기 배선전극을 커버하는 배선전극보호층을 더 포함하는 유기 발광 표시 장치.
  7. 제6 항에 있어서,
    상기 보호층 및 상기 배선전극보호층은 서로 이격된 유기 발광 표시 장치.
  8. 제5 항에 있어서,
    상기 배선전극은 상기 소스 전극 및 상기 드레인 전극과 동일 재료인 유기 발광 표시 장치.
  9. 제6 항에 있어서,
    상기 배선전극보호층은 상기 복수의 보호층 중 어느 하나와 동일 층 및 동일 재료인 유기 발광 표시 장치.
  10. 제1 항에 있어서,
    상기 비표시영역에 배치되며, 상기 기판 상에 배치된 복수의 게이트 라인을 게이트 제어 신호에 따라 구동하는 게이트 구동부; 및
    상기 게이트 구동부의 일측에 배치되고 상기 복수의 게이트 라인과 연결된 게이트 정전기 방전회로를 더 포함하는 유기 발광 표시 장치.
  11. 제10 항에 있어서,
    상기 게이트 정전기 방전회로는 적어도 하나의 박막 트랜지스터를 포함하고, 상기 박막 트랜지스터의 채널 폭은 상기 박막 트랜지스터의 채널 길이보다 작은 유기 발광 표시 장치.
  12. 제1 항에 있어서,
    상기 액티브층은 비정질 실리콘(amorphous silicon, a-Si), 다결정 실리콘(polycrystalline silicon, poly-Si), 산화물(oxide) 반도체 또는 유기물 (organic) 반도체 중 어느 하나로 형성된 것인, 유기 발광 표시 장치.
  13. 제12 항에 있어서,
    상기 표시영역에서 상기 구동소자와 전기적으로 연결된 스위칭소자를 더 포함하고, 상기 스위칭소자는 산화물 반도체로 구현된, 유기 발광 표시 장치.
  14. 제12 항에 있어서,
    상기 박막 트랜지스터는 상기 구동소자를 이루는 전극들과 동일 재료로 구현된 유기 발광 표시 장치.
  15. 제4 항에 있어서,
    상기 유기 발광 소자는 애노드, 정공 주입층, 정공 수송층, 유기 발광층, 전자 수송층, 전자 주입층, 및 캐소드를 포함하고, 상기 정공 수송층은 p형 도펀트가 도핑된 p형 정공 수송층인 유기 발광 표시 장치.
  16. 제10 항에 있어서,
    상기 게이트 구동부를 커버하는 보호층을 더 포함하며,
    상기 게이트 구동부를 커버하는 보호층은 상기 게이트 정전기 방전회로를 커버하는 보호층과 서로 이격된 유기 발광 표시 장치.
  17. 제16 항에 있어서,
    상기 구동소자를 덮는 복수의 보호층 상에 있으며 상기 구동 소자와 연결된 유기발광소자 및 상기 복수의 보호층을 커버하는 봉지층을 더 포함하고,
    상기 봉지층은 상기 게이트 구동부 및 상기 게이트 정전기 방전회로를 커버하는 유기 발광 표시 장치.
  18. 제15 항에 있어서,
    상기 애노드 상에서 상기 애노드 상면의 일부를 노출시키는 뱅크층; 및
    상기 뱅크층 상에 있는 스페이서를 더 포함하고,
    상기 뱅크층은 블랙 뱅크인 유기 발광 표시 장치.
  19. 제5 항에 있어서,
    상기 비표시영역에 배치되며, 상기 정전기 방전회로의 일 측에 배치된 구동전압라인; 및
    상기 비표시영역에 배치되며, 상기 배선전극을 통해 상기 구동전압라인과 전기적으로 연결되는 패드부를 더 포함하고,
    상기 밴딩영역은 상기 구동전압라인과 상기 패드부 사이에 위치하는 유기 발광 표시 장치.
  20. 제4 항에 있어서,
    상기 유기 발광 소자를 커버하며 상기 유기 발광 소자와 상기 봉지층 사이에 있는 캡핑층을 더 포함하고,
    상기 캡핑층은 파티클 형태의 흡습제 또는 광추출을 위한 파티클을 포함한 유기 발광 표시 장치.
  21. 제10 항에 있어서,
    상기 게이트 구동부는 복수의 박막 트랜지스터를 포함하고, 상기 복수의 박막 트랜지스터는 상기 액티브층과 동일 물질인 유기 발광 표시 장치.
KR1020220025006A 2017-08-31 2022-02-25 유기 발광 표시 장치 KR102495691B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220025006A KR102495691B1 (ko) 2017-08-31 2022-02-25 유기 발광 표시 장치
KR1020230012602A KR20230022906A (ko) 2017-08-31 2023-01-31 유기 발광 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170110783A KR102369730B1 (ko) 2017-08-31 2017-08-31 유기 발광 표시 장치
KR1020220025006A KR102495691B1 (ko) 2017-08-31 2022-02-25 유기 발광 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170110783A Division KR102369730B1 (ko) 2017-08-31 2017-08-31 유기 발광 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230012602A Division KR20230022906A (ko) 2017-08-31 2023-01-31 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20220029633A KR20220029633A (ko) 2022-03-08
KR102495691B1 true KR102495691B1 (ko) 2023-02-06

Family

ID=63259424

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020170110783A KR102369730B1 (ko) 2017-08-31 2017-08-31 유기 발광 표시 장치
KR1020220025006A KR102495691B1 (ko) 2017-08-31 2022-02-25 유기 발광 표시 장치
KR1020230012602A KR20230022906A (ko) 2017-08-31 2023-01-31 유기 발광 표시 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170110783A KR102369730B1 (ko) 2017-08-31 2017-08-31 유기 발광 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230012602A KR20230022906A (ko) 2017-08-31 2023-01-31 유기 발광 표시 장치

Country Status (4)

Country Link
US (1) US10692957B2 (ko)
EP (1) EP3451384B1 (ko)
KR (3) KR102369730B1 (ko)
CN (1) CN109428000B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102433353B1 (ko) * 2017-11-07 2022-08-16 엘지디스플레이 주식회사 유기발광 표시장치
CN109449168B (zh) * 2018-11-14 2021-05-18 合肥京东方光电科技有限公司 导线结构及其制造方法、阵列基板和显示装置
CN109920935B (zh) * 2019-03-18 2021-08-10 上海天马有机发光显示技术有限公司 显示面板及显示装置
EP4024463A4 (en) * 2019-08-27 2022-09-14 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND METHOD FOR PREPARING IT, AND ELECTRONIC DEVICE
CN110610972B (zh) * 2019-09-19 2022-06-03 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
KR20210134175A (ko) 2020-04-29 2021-11-09 삼성디스플레이 주식회사 표시 장치
KR20210145907A (ko) * 2020-05-26 2021-12-03 엘지디스플레이 주식회사 표시 장치
CN111769155B (zh) 2020-07-31 2022-11-29 京东方科技集团股份有限公司 显示面板和显示装置
US11842665B2 (en) * 2020-11-25 2023-12-12 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device
EP4170718A3 (en) * 2021-09-03 2023-08-23 LG Display Co., Ltd. Display panel and electronic device including same
WO2023073781A1 (ja) * 2021-10-25 2023-05-04 シャープディスプレイテクノロジー株式会社 表示装置
CN117652027A (zh) * 2022-06-29 2024-03-05 京东方科技集团股份有限公司 显示基板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830331B1 (ko) 2007-07-23 2008-05-16 삼성에스디아이 주식회사 유기발광 표시 장치 및 그의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619258B2 (en) * 2004-03-16 2009-11-17 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100833768B1 (ko) 2007-01-15 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 화소 장치 및 그 제조 방법
KR101407305B1 (ko) * 2007-12-31 2014-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
KR101366916B1 (ko) * 2013-01-28 2014-02-25 엘지디스플레이 주식회사 액정표시장치
KR101796812B1 (ko) * 2013-02-15 2017-11-10 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102076666B1 (ko) 2013-04-11 2020-02-12 엘지디스플레이 주식회사 플렉서블 표시패널
US9449994B2 (en) 2014-02-25 2016-09-20 Lg Display Co., Ltd. Display backplane having multiple types of thin-film-transistors
US9772532B2 (en) * 2014-03-10 2017-09-26 Lg Display Co., Ltd. Electrostatic discharge circuit and liquid crystal display device including the same
KR102192473B1 (ko) * 2014-08-01 2020-12-18 엘지디스플레이 주식회사 유기 발광 표시 장치
US9276055B1 (en) 2014-08-31 2016-03-01 Lg Display Co., Ltd. Display device with micro cover layer and manufacturing method for the same
KR102250584B1 (ko) * 2014-10-31 2021-05-10 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102274583B1 (ko) * 2014-11-27 2021-07-06 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR102427399B1 (ko) 2014-12-09 2022-08-02 엘지디스플레이 주식회사 정전기 차폐 구조를 갖는 유기발광 다이오드 표시장치
US9645464B2 (en) * 2015-01-19 2017-05-09 Apple Inc. Liquid crystal displays with minimized transmission loss and enhanced off-axis color fidelity
US10170461B2 (en) * 2015-11-16 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. ESD hard backend structures in nanometer dimension

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830331B1 (ko) 2007-07-23 2008-05-16 삼성에스디아이 주식회사 유기발광 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
US20190067409A1 (en) 2019-02-28
EP3451384B1 (en) 2022-10-12
KR20230022906A (ko) 2023-02-16
KR102369730B1 (ko) 2022-03-02
CN109428000A (zh) 2019-03-05
KR20190024119A (ko) 2019-03-08
US10692957B2 (en) 2020-06-23
EP3451384A1 (en) 2019-03-06
CN109428000B (zh) 2020-12-29
KR20220029633A (ko) 2022-03-08

Similar Documents

Publication Publication Date Title
KR102495691B1 (ko) 유기 발광 표시 장치
US11233097B2 (en) Display device including dummy pixels with transmissive areas
CN106328689B (zh) 薄膜晶体管基板和包括该薄膜晶体管基板的显示装置
EP3503238B1 (en) Display device
KR102092924B1 (ko) 유기 발광 표시 장치
US10014358B2 (en) Organic light emitting display having a first insulating layer and a gate metal layer constitute a first capacitor
CN105789266A (zh) 一种oled阵列基板及其制备方法、显示装置
US10892437B2 (en) Display device including a sealant
KR20160083381A (ko) 다층의 스택 구조를 갖는 유기발광 다이오드 표시장치
US20210351248A1 (en) Display Apparatus
US9893087B2 (en) Thin film transistor substrate, display apparatus including thin film transistor substrate, method of manufacturing thin film transistor substrate, and method of manufacturing display apparatus
US20210328002A1 (en) Display device
JP2018194572A (ja) 表示装置
KR20170007649A (ko) 표시 장치
CN109979968B (zh) 电致发光显示设备及其制造方法
KR101258261B1 (ko) 유기전계발광표시장치
KR102413315B1 (ko) 유기 발광 표시 장치
KR102410104B1 (ko) 유기발광 다이오드 표시장치
KR20190002888A (ko) 유기발광 표시패널
US20220208920A1 (en) Display device
TW202228281A (zh) 顯示裝置
CN117412621A (zh) 电致发光显示器

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant