KR20190001563A - Display device, source driving circuit, and control method for source driving circuit - Google Patents

Display device, source driving circuit, and control method for source driving circuit Download PDF

Info

Publication number
KR20190001563A
KR20190001563A KR1020180073316A KR20180073316A KR20190001563A KR 20190001563 A KR20190001563 A KR 20190001563A KR 1020180073316 A KR1020180073316 A KR 1020180073316A KR 20180073316 A KR20180073316 A KR 20180073316A KR 20190001563 A KR20190001563 A KR 20190001563A
Authority
KR
South Korea
Prior art keywords
transistor
module
output
source driving
signal
Prior art date
Application number
KR1020180073316A
Other languages
Korean (ko)
Other versions
KR102089156B1 (en
Inventor
자오쳉 우
준 주
Original Assignee
칩원 테크놀로지(베이징) 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칩원 테크놀로지(베이징) 컴퍼니 리미티드 filed Critical 칩원 테크놀로지(베이징) 컴퍼니 리미티드
Publication of KR20190001563A publication Critical patent/KR20190001563A/en
Application granted granted Critical
Publication of KR102089156B1 publication Critical patent/KR102089156B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

The present invention discloses a display device, a source driving circuit, and a control method thereof. The source driving circuit comprises: a digital-to-analog conversion module converting a data signal to an analog voltage; an amplification module amplifying the analog voltage according to control of a switching signal; and an output module connected between the amplification module and output terminal and providing a source driving signal to a pixel unit. The output module includes a plurality of parallel connected control units. The control unit is sequentially turned on in the order of large on-resistance to small on-resistance. In contrast to the prior art, the source driving circuit of an embodiment of the present invention may effectively reduce the overshoot effect of the source driving circuit, and may reduce noise of the circuit.

Description

디스플레이 장치, 소스 구동 회로 및 그 제어 방법{DISPLAY DEVICE, SOURCE DRIVING CIRCUIT, AND CONTROL METHOD FOR SOURCE DRIVING CIRCUIT}TECHNICAL FIELD [0001] The present invention relates to a display device, a source driving circuit, and a control method thereof. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001]

본 발명은 액정 디스플레이 기술 분야에 관한 것으로서, 구체적으로 디스플레이 장치, 소스 구동 회로 및 그 제어 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display (LCD) technology, and more particularly, to a display device, a source driver circuit, and a control method thereof.

최근, 디스플레이 기술의 지속적인 발전과 함께 액정 모니터가 시중에서 가장 보편적인 디스플레이 장치로 되었다. 일반적인 액정 모니터의 경우, 액정 구동 회로는 소스 구동 회로와 게이트 구동 회로를 포함한다. In recent years, with the continuous development of display technology, a liquid crystal monitor has become the most common display device in the market. In the case of a general liquid crystal monitor, the liquid crystal driving circuit includes a source driving circuit and a gate driving circuit.

도 1은 종래의 디스플레이 장치에 있어 소스 구동 회로의 구성을 나타낸 개략도이다. 도면에는 오직 복수개의 데이터 채널(D1-Dn)의 소스 구동 회로만 도시하였고, 여기서 n은 0이 아닌 자연수이다. 상기 소스 구동 회로는 시프트 레지스터(shift register, 110), 각 데이터 채널에 대응하는 래치(latch, 120), 디지털-아날로그 변환기(130), 출력 버퍼(Output buffer, 140) 및 출력 모듈(150)을 포함하며, 그 중 출력 버퍼(140)는 스위칭 신호(open)의 제어를 받는 연산 증폭기(미도시)를 포함하고, 출력 모듈(150)은 출력 제어 신호(outen)의 제어를 받는 트랜지스터(T1)를 포함한다. 구체적으로, 시프트 레지스터(110)는 복수개의 데이터 채널의 래치(120)와 각각 전기적으로 연결되며, 시프트 레지스터(110)는 하나의 데이터 채널의 래치(120)를 순차적으로 선택하여 데이터 신호를 대응하는 데이터 라인에 전송한다. 제1 데이터 채널을 예로 들면, 제1 데이터 채널의 래치(120), 디지털-아날로그 변환기(130), 출력 버퍼(140) 및 출력 모듈(150)이 순차적으로 연결된다. 종래 기술에서는, 소스 구동 회로의 전력 소모를 낮추기 위해, 출력 신호 레벨이 원하는 레벨 값에 도달할 때, 스위칭 신호(open)가 하이 레벨에서 로우 레벨로 변하도록 제어함으로써 연산 증폭기를 턴 오프한다. 1 is a schematic view showing a configuration of a source driving circuit in a conventional display device. Only the source driving circuits of the plurality of data channels (D1-Dn) are shown, where n is a natural number other than zero. The source driver circuit includes a shift register 110, a latch 120 corresponding to each data channel, a digital-analog converter 130, an output buffer 140, and an output module 150 And an output buffer 140 includes an operational amplifier (not shown) under the control of a switching signal (open), and the output module 150 includes a transistor T1 controlled by an output control signal outen, . Specifically, the shift register 110 is electrically connected to the latches 120 of the plurality of data channels, respectively, and the shift register 110 sequentially selects the latches 120 of one data channel, Data line. For example, the latch 120, the digital-to-analog converter 130, the output buffer 140, and the output module 150 of the first data channel are sequentially connected to the first data channel. In the prior art, the op amp is turned off by controlling the switching signal (open) to change from a high level to a low level when the output signal level reaches a desired level value, in order to lower the power consumption of the source driver circuit.

도 2는 도 1에 도시된 소스 구동 회로의 타이밍도를 나타낸다. t1 시각에 스위칭 신호(open)와 출력 제어 신호(outen)가 로우 레벨에서 하이 레벨로 변하고, 연산 증폭기가 턴 온되며, 트랜지스터(T1)가 온 되고, 당해 연산 증폭기 및 트랜지스터(T1)가 소속되는 데이터 채널이 온 되지만, 연산 증폭기가 다시 턴 온될 때 출력 부하에 오버슈트(Overshoot) 효과가 발생하며, 도 2에 도시한 바와 같이, t1 시각으로부터의 일정 시간 동안에 소스 구동 회로가 출력하는 소스 구동 신호(out)는 비교적 큰 오버슈트 전압을 생성하고, 시간 축 상에서 2.876μs 떨어져 있는 두 개의 점 A와 B를 선정할 경우, A와 B 사이의 전압차는 793.1mV이고, 이로부터 알 수 있듯이, 소스 구동 신호(out)의 전압이 4.8V일 때 생성되는 오버슈트 전압은 793.1mV이며, 이는 순간적인 충전 및 방전 전류가 매칭되지 않아 유발된 것으로, 소스 구동 회로의 노이즈 성능을 악화시킬 수 있다. Fig. 2 shows a timing diagram of the source driving circuit shown in Fig. At time t1, the switching signal (open) and the output control signal (outen) change from low level to high level, the operational amplifier is turned on, the transistor T1 is turned on and the operational amplifier and the transistor T1 belong The data channel is turned on, but an overshoot effect occurs in the output load when the operational amplifier is turned on again. As shown in Fig. 2, the source drive signal (out) produces a relatively large overshoot voltage and the voltage difference between A and B is 793.1 mV when two points A and B are selected with a distance of 2.876 μs on the time axis. As can be seen from this, The overshoot voltage generated when the voltage of the signal out is 4.8 V is 793.1 mV, which is caused by the mismatch of the instantaneous charging and discharging currents, and the noise performance of the source driving circuit is bad Can.

본 발명의 목적은 낮은 오버슈트 효과 및 낮은 전력 소모를 갖는 디스플레이 장치, 소스 구동 회로 및 그 제어 방법을 제공하는 데 있다. It is an object of the present invention to provide a display device, a source driving circuit and a control method therefor which have a low overshoot effect and a low power consumption.

본 발명의 제1 양태에 따라 제공하는 소스 구동 회로는, 데이터 신호를 아날로그 전압으로 변환하는 디지털-아날로그 변환 모듈; 스위칭 신호의 제어에 따라 상기 아날로그 전압을 증폭하는 증폭 모듈; 및 상기 증폭 모듈과 출력단 사이에 연결되어, 픽셀 유닛에 소스 구동 신호를 제공하는 출력 모듈;을 포함하며, 그 중, 상기 출력 모듈은 복수개의 병렬 연결된 제어 유닛을 포함하고, 상기 제어 유닛은 온 저항이 큰 데서 작은 데로의 순서에 따라 순차적으로 온 된다. A source driving circuit provided according to the first aspect of the present invention includes: a digital-analog conversion module for converting a data signal into an analog voltage; An amplification module for amplifying the analog voltage according to the control of the switching signal; And an output module, coupled between the amplification module and an output terminal, for providing a source drive signal to the pixel unit, wherein the output module comprises a plurality of parallel connected control units, It is sequentially turned on in order of small to large.

바람직하게, 상기 출력 모듈은 제1 제어 유닛 및 제2 제어 유닛을 포함하며, 상기 제1 제어 유닛은 제1 트랜지스터를 포함하고, 상기 제2 제어 유닛은 제2 트랜지스터를 포함하며, 상기 제1 트랜지스터의 제1 통로단 및 상기 제2 트랜지스터의 제1 통로단은 상기 증폭 모듈에 연결되고, 상기 제1 트랜지스터의 제2 통로단 및 상기 제2 트랜지스터의 제2 통로단은 상기 출력단에 연결된다. Preferably, the output module includes a first control unit and a second control unit, wherein the first control unit includes a first transistor, the second control unit includes a second transistor, And a first path end of the second transistor are connected to the amplification module and a second path end of the first transistor and a second path end of the second transistor are connected to the output end.

바람직하게, 상기 제1 트랜지스터의 온 저항은 상기 제2 트랜지스터의 온 저항보다 크다. Preferably, the ON resistance of the first transistor is greater than the ON resistance of the second transistor.

바람직하게, 상기 제1 제어 유닛은 제1 저항을 더 포함하고, 상기 제2 제어 유닛은 제2 저항을 더 포함하며, 상기 제1 저항은 상기 증폭 모듈과 상기 제1 트랜지스터의 제1 통로단 사이에 연결되고, 상기 제2 저항은 상기 증폭 모듈과 상기 제2 트랜지스터의 제2 통로단 사이에 연결된다. Preferably, the first control unit further comprises a first resistor, and the second control unit further comprises a second resistor, wherein the first resistor is connected between the amplification module and the first channel end of the first transistor And the second resistor is connected between the amplification module and the second channel end of the second transistor.

바람직하게, 상기 제1 트랜지스터와 상기 제2 트랜지스터의 온 저항은 같고, 상기 제1 저항의 저항 값은 상기 제2 저항의 저항 값보다 크다. Preferably, the on-resistance of the first transistor and the second transistor is the same, and the resistance of the first resistor is greater than the resistance of the second resistor.

바람직하게, 상기 증폭 모듈은 연산 증폭기를 포함하며, 상기 연산 증폭기의 제1 입력단은 상기 디지털-아날로그 변환 모듈에 연결되고, 상기 연산 증폭기의 제2 입력단은 상기 연산 증폭기의 출력단에 연결되며, 상기 연산 증폭기의 출력단은 상기 출력 모듈에 연결되고, 상기 연산 증폭기의 전원단은 상기 스위칭 신호를 수신하며, 상기 연산 증폭기의 접지단은 접지된다. Preferably, the amplification module includes an operational amplifier, the first input terminal of the operational amplifier is connected to the digital-analog conversion module, the second input terminal of the operational amplifier is connected to the output terminal of the operational amplifier, The output terminal of the amplifier is connected to the output module, the power terminal of the operational amplifier receives the switching signal, and the ground terminal of the operational amplifier is grounded.

바람직하게, 상기 데이터 신호를 래치하고, 래치 신호가 유효할 때 상기 데이터 신호를 상기 디지털-아날로그 변환 모듈에 제공하는 래치를 더 포함한다. Preferably, the latch further includes a latch that latches the data signal and provides the data signal to the digital-to-analog conversion module when the latch signal is valid.

바람직하게, 각각의 상기 제어 유닛은 동시에 턴 오프 된다. Preferably, each said control unit is turned off at the same time.

본 발명의 제2 양태에 따라 제공하는 제어 방법은, 전술된 임의 소스 구동 회로를 제어하기 위한 것으로, 디지털-아날로그 변환 모듈을 제어하여 데이터 신호를 아날로그 전압으로 변환하는 단계; 스위칭 신호를 이용하여 증폭 모듈을 제어함으로써 상기 아날로그 전압을 증폭하는 단계; 및 증폭 모듈이 턴 온 될 경우 출력 모듈의 제어 유닛을 순차적으로 온 하고 증폭 모듈이 턴 오프 될 경우 출력 모듈의 제어 유닛을 동시에 오프 함으로써, 출력 모듈을 제어하여 픽셀 유닛에 소스 구동 신호를 제공하는 단계;를 포함한다. According to a second aspect of the present invention, there is provided a control method for controlling any of the above-described source driving circuits, comprising: controlling a digital-analog conversion module to convert a data signal into an analog voltage; Amplifying the analog voltage by controlling an amplification module using a switching signal; And controlling the output module to provide a source drive signal to the pixel unit by sequentially turning on the control unit of the output module when the amplification module is turned on and simultaneously turning off the control unit of the output module when the amplification module is turned off .

본 발명의 제3 양태에 따라 제공하는 디스플레이 장치는, 전술된 임의 소스 구동 회로를 포함한다. The display device provided in accordance with the third aspect of the present invention includes the arbitrary source driving circuit described above.

본 발명의 유익한 효과는 다음과 같다. Advantageous effects of the present invention are as follows.

종래의 기술에 대비하여, 본 발명에 따른 디스플레이 장치, 소스 구동 회로 및 그 제어 방법은, 소스 구동 신호의 오버슈트 전압을 효과적으로 낮출 수 있어, 회로의 오버슈트 효과를 낮출 수 있으며, 회로의 전력 소모를 줄인 기초 상에서 회로의 노이즈 성능을 최적화할 수 있다. In contrast to the prior art, the display device, the source driving circuit, and the control method thereof according to the present invention can effectively lower the overshoot voltage of the source driving signal, lower the overshoot effect of the circuit, The noise performance of the circuit can be optimized on a reduced basis.

도 1은 종래의 디스플레이 장치에서의 소스 구동 회로의 구성을 나타낸 개략도이다.
도 2는 도 1에 도시된 소스 구동 회로의 타이밍도이다.
도 3은 본 발명의 제1 실시예에 따른 소스 구동 회로의 구성을 나타낸 개략도이다.
도 4a는 본 발명의 제1 실시예에 따른 소스 구동 회로에 사용되는 출력 모듈의 구성을 나타낸 개략도이다.
도 4b는 본 발명의 제2 실시예에 따른 소스 구동 회로에 사용되는 출력 모듈의 구성을 나타낸 개략도이다.
도 4c는 본 발명의 제3 실시예에 따른 소스 구동 회로에 사용되는 출력 모듈의 구성을 나타낸 개략도이다.
도 5는 본 발명의 제1 실시예에 따른 소스 구동 회로의 타이밍도이다.
도 6은 본 발명의 제4 실시예에 따른 디스플레이 장치의 구성을 나타낸 개략도이다. 1 is a schematic diagram showing the configuration of a source driving circuit in a conventional display device.
2 is a timing diagram of the source driving circuit shown in Fig.
3 is a schematic diagram showing a configuration of a source driving circuit according to the first embodiment of the present invention.
4A is a schematic diagram showing the configuration of an output module used in the source driver circuit according to the first embodiment of the present invention.
4B is a schematic diagram showing a configuration of an output module used in the source driver circuit according to the second embodiment of the present invention.
4C is a schematic diagram showing the configuration of an output module used in the source driver circuit according to the third embodiment of the present invention.
5 is a timing diagram of a source driving circuit according to the first embodiment of the present invention.
6 is a schematic view showing a configuration of a display device according to a fourth embodiment of the present invention.

이하의 개시는 본 출원의 상이한 특징을 구현하기 위한 많은 상이한 실시방식 또는 실시예를 제공한다. 이하 부품 또는 배치에 관한 구체적인 실시예를 설명함으로써 본 발명을 간략화한다. 물론, 이들은 단지 예시일뿐이며 본 발명을 한정하려는 것은 아니다. The following disclosure provides many different embodiments or embodiments for implementing the different features of the present application. The following simplifies the present invention by describing specific embodiments of parts or arrangements. Of course, these are merely illustrative and are not intended to limit the invention.

또한, 명세서 및 청구범위에서, "제1", "제2" 등의 표현은 유사한 요소를 구별하기 위해 사용한 것이며, 이는 시간 순서, 공간 순서, 등급 순서 또는 임의 기타 방식의 순서를 설명하는 것은 아니며, 이러한 용어들은 적절한 상황에서 서로 교환 가능하고, 본 명세서에 기재된 본 발명의 실시예는 본 명세서에 기재되거나 나타낸 것 이외의 다른 순서로도 작동 가능한 것으로 이해해야 한다. Also, in the description and the claims, the expressions "first "," second ", and the like are used to distinguish similar elements and do not describe the order of time order, spatial order, rank order, , It is to be understood that these terms are interchangeable in appropriate circumstances and that the embodiments of the invention described herein are operable in other orders than those described or illustrated herein.

도 3은 본 발명의 실시예에 따른 디스플레이 장치의 소스 구동 회로의 구성을 나타낸 개략도이다. 3 is a schematic diagram showing a configuration of a source driving circuit of a display device according to an embodiment of the present invention.

도 3을 참조하면, 도면에 오직 한 개 데이터 채널의 소스 구동 회로(200)를 도시하였고, 당해 소스 구동 회로(200)는 래치(210), 디지털-아날로그 변환 모듈(220), 증폭 모듈(230) 및 출력 모듈(240)을 포함한다.Referring to Figure 3, the source driver circuit 200 of only one data channel is shown in the figure, and the source driver circuit 200 includes a latch 210, a digital-to-analog conversion module 220, an amplification module 230 And an output module 240.

래치(210)는 데이터 신호(data)를 접수 및 저장하고, 래치 신호가 유효할 때 데이터 신호(data)를 디지털-아날로그 변환 모듈(220)에 제공한다. The latch 210 receives and stores the data signal data and provides the data signal data to the digital-to-analog conversion module 220 when the latch signal is valid.

디지털-아날로그 변환 모듈(220)은 래치(210)에 연결되어 래치(210)가 제공하는 데이터 신호(data)를 수신하고, 이 데이터 신호(data)를 아날로그 전압( V1)으로 변환한다. The digital-to-analog conversion module 220 is connected to the latch 210 and receives the data signal data provided by the latch 210 and converts the data signal data into an analog voltage V1.

증폭 모듈(230)은 예를 들어 연산 증폭기(OPA)를 포함하고, 당해 연산 증폭기(OPA)의 제1 입력단은 디지털-아날로그 변환 모듈(220)에 연결되어 아날로그 전압(V1)을 수신하며, 연산 증폭기(OPA)의 제2 입력단은 연산 증폭기(OPA)의 출력단에 연결되고, 연산 증폭기(OPA)의 출력단은 출력 모듈(240)에 연결되며, 연산 증폭기(OPA)의 전원단은 스위칭 신호(open)를 수신하고, 연산 증폭기(OPA)의 접지단은 접지된다. 스위칭 신호(open)가 하이 레벨일 경우, 연산 증폭기(OPA)는 턴 온(TURN ON) 되어 수신된 아날로그 전압(V1)을 증폭하고, 증폭하여 얻은 아날로그 전압(V2)을 출력단을 통해 출력 모듈(240)에 제공하며, 스위칭 신호(open)가 로우 레벨일 경우, 연산 증폭기(OPA)는 턴 오프(TURN OFF) 된다. 스위칭 신호(open)가 로우 레벨에서 하이 레벨로 변화할 때, 연산 증폭기(OPA)가 턴 온 되는 순간, 연산 증폭기(OPA)의 출력단의 충전 및 방전 전류가 매칭되지 않으므로, 아날로그 전압(V2)은 전압 값이 변한 후 점차 안정된 전압 값으로 회복되는 과정을 포함한다. The first input terminal of the operational amplifier OPA is connected to the digital-to-analog conversion module 220 to receive the analog voltage V1, The output terminal of the operational amplifier OPA is connected to the output module 240 and the power terminal of the operational amplifier OPA is connected to the output terminal of the operational amplifier OPA. And the ground terminal of the operational amplifier OPA is grounded. When the switching signal OPEN is at a high level, the operational amplifier OPA is turned on to amplify the received analog voltage V1, amplifies the analog voltage V2 obtained through amplification, 240, and when the switching signal (open) is at a low level, the operational amplifier OPA is turned off. Since the charge and discharge currents of the output terminal of the operational amplifier OPA are not matched when the operational amplifier OPA is turned on when the switching signal open changes from the low level to the high level, And a step of gradually recovering the voltage value after the voltage value is changed.

출력 모듈(240)은 증폭 모듈(230)과 소스 구동 회로(200)의 출력단 사이에 연결되어 증폭된 후의 아날로그 전압(V2)을 수신하고, 소스 구동 신호(out)를 생성한다. The output module 240 is connected between the amplifying module 230 and the output terminal of the source driving circuit 200 to receive the amplified analog voltage V2 and generate the source driving signal out.

도 4a는 본 발명의 제1 실시예에 따른 소스 구동 회로에 사용되는 출력 모듈의 구성을 나타낸 개략도이다. 4A is a schematic diagram showing the configuration of an output module used in the source driver circuit according to the first embodiment of the present invention.

도 4a에 도시한 바와 같이, 출력 모듈(240)은 관련된 제1 제어 유닛(241)과 제2 제어 유닛(242)를 포함하며, 제1 제어 유닛(241)은 제1 트랜지스터(T1)를 포함하고, 제2 제어 유닛(242)은 제2 트랜지스터(T2)를 포함하며, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)의 제어단은 각각 제1 출력 제어 신호(outen1) 및 제2 출력 제어 신호(outen2)를 수신하고, 제1 트랜지스터(T1)의 제1 통로단 및 제2 트랜지스터(T2)의 제1 통로단은 제1 노드(Q1)에 연결되며, 제1 트랜지스터(T1)의 제2 통로단 및 제2 트랜지스터(T2)의 제2 통로단은 제2 노드(Q2)에 연결되고, 제1 노드(Q1)는 증폭 모듈에 연결되어 증폭된 후의 아날로그 전압(V2)을 수신하고, 상기 제2 노드(Q2)는 소스 구동 회로의 출력단에 연결되어 픽셀 유닛에 소스 구동 신호(out)를 제공한다. 그 중, 제1 트랜지스터(T1)의 온 저항(On resistance)은 제2 트랜지스터(T2)의 온 저항보다 크기에 제1 트랜지스터(T1)의 온 전류(On current)는 작고, 따라서 소스 구동 신호(out)의 전압 변화 속도가 느리게 되며, 출력 모듈(240)이 동작할 경우, 제1 출력 제어 신호(outen1)가 제2 출력 제어 신호(outen2)보다 먼저 로우 레벨에서 하이 레벨로 변하기 때문에, 연산 증폭기(OPA)가 다시 턴 온 될 때 제1 트랜지스터(T1)가 먼저 온 되고, 이 때 소스 구동 신호(out)의 전압 변화 속도가 느리며, 이어 제2 트랜지스터(T2)와 제1 트랜지스터(T1)가 동시에 온 되어 소스 구동 신호(out)로 하여금 연산 증폭기(OPA)가 출력하는 아날로그 전압(V2)에 따라 안정된 값에 도달하도록 한다. 제1 출력 제어 신호(outen1)와 제2 출력 제어 신호(outen2)의 레벨이 변하는 시각의 간격 시간은 예컨대 1-5μs이지만, 본 발명의 실시예는 이에 한정되는 것이 아니며, 양자의 레벨이 변하는 시각의 간격 시간은 구체적인 실시 상황에 따라 조절할 수 있다. 4A, the output module 240 includes an associated first control unit 241 and a second control unit 242, wherein the first control unit 241 includes a first transistor T1 And the second control unit 242 includes a second transistor T2 and the control terminals of the first transistor T1 and the second transistor T2 are connected to a first output control signal outen1 and a second output control signal outen2, The first transistor T1 is connected to the first node T1 and the first transistor T1 is connected to the first node Q1. The second path end of the second transistor T2 and the second path end of the second transistor T2 are connected to the second node Q2 and the first node Q1 is connected to the amplification module to receive the amplified analog voltage V2 , The second node (Q2) is connected to the output terminal of the source driving circuit to provide a source driving signal (out) to the pixel unit. The ON resistance of the first transistor T1 is larger than the ON resistance of the second transistor T2 and the ON current of the first transistor T1 is small. the output control signal outen1 is changed from the low level to the high level before the second output control signal outen2 when the output module 240 is operated, The first transistor T1 is first turned on when the first transistor OPA is turned on again and the voltage change rate of the source driving signal out is slow at this time and the second transistor T2 and the first transistor T1 So that the source driving signal out is allowed to reach a stable value in accordance with the analog voltage V2 output from the operational amplifier OPA. The interval time between the times when the levels of the first output control signal outen1 and the second output control signal outen2 are changed is, for example, 1-5 占 퐏. However, the embodiment of the present invention is not limited to this, Can be adjusted according to the concrete implementation situation.

도 4b는 본 발명의 제2 실시예에 따른 소스 구동 회로에 사용되는 출력 모듈의 구성을 나타낸 개략도이다. 4B is a schematic diagram showing a configuration of an output module used in the source driver circuit according to the second embodiment of the present invention.

도 4b에 도시한 바와 같이, 출력 모듈(340)은 관련된 제1 제어 유닛(341), 제2 제어 유닛(342) 및 제3 제어 유닛(343)을 포함하며, 제1 제어 유닛(341)은 제1 트랜지스터(T1)를 포함하고, 제2 제어 유닛(342)은 제2 트랜지스터(T2)를 포함하며, 제3 제어 유닛(343)은 제3 트랜지스터(T3)를 포함하고, 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)의 제어단은 각각 제1 출력 제어 신호(outen1), 제2 출력 제어 신호(outen2) 및 제3 출력 제어 신호(outen3)를 수신하고, 제1 트랜지스터(T1)의 제1 통로단, 제2 트랜지스터(T2)의 제1 통로단 및 제3 트랜지스터(T3)의 제1 통로단은 제1 노드(Q1)에 연결되며, 제1 트랜지스터(T1)의 제2 통로단, 제2 트랜지스터(T2)의 제2 통로단 및 제3 트랜지스터(T3)의 제2 통로단은 제2 노드(Q2)에 연결되고, 제1 노드(Q1)는 증폭 모듈에 연결되어 증폭된 후의 아날로그 전압(V2)을 수신하고, 상기 제2 노드(Q2)는 소스 구동 회로의 출력단에 연결되어 픽셀 유닛에 소스 구동 신호(out)를 제공한다. 그 중, 제1 트랜지스터(T1)의 온 저항(On resistance)은 제2 트랜지스터(T2)의 온 저항보다 크고 제2 트랜지스터(T2)의 온 저항은 제3 트랜지스터(T3)의 온 저항보다 크며, 출력 모듈(340)이 동작할 경우, 제1 출력 제어 신호(outen1)가 제2 출력 제어 신호(outen2)보다 먼저 로우 레벨에서 하이 레벨로 변하고, 양자의 레벨이 변하는 시각의 간격 시간은 예컨대 1-5μs이며, 제2 출력 제어 신호(outen2)가 제3 출력 제어 신호(outen3)보다 먼저 로우 레벨에서 하이 레벨로 변하고, 양자의 레벨이 변하는 시각의 간격 시간은 예컨대 1-5μs이지만, 본 발명의 실시예는 이에 한정되는 것이 아니며, 기타 대체 실시예에서 레벨이 변하는 시각의 간격 시간은 구체적인 실시 상황에 따라 조절할 수 있다.4B, the output module 340 includes an associated first control unit 341, a second control unit 342, and a third control unit 343, wherein the first control unit 341 The second control unit 342 includes the second transistor T2 and the third control unit 343 includes the third transistor T3 and the first transistor Tl includes the first transistor Tl, T1, the second transistor T2 and the third transistor T3 receive the first output control signal outen1, the second output control signal outen2 and the third output control signal outen3, respectively The first path end of the first transistor T1, the first path end of the second transistor T2 and the first path end of the third transistor T3 are connected to the first node Q1, The second path end of the third transistor T1 and the second path end of the second transistor T2 and the third path end of the third transistor T3 are connected to the second node Q2, Connected to the amplification module and amplified And the second node Q2 is connected to the output terminal of the source driving circuit to provide a source driving signal out to the pixel unit. The on resistance of the first transistor T1 is greater than the on resistance of the second transistor T2 and the on resistance of the second transistor T2 is greater than the on resistance of the third transistor T3, When the output module 340 operates, the first output control signal outen1 is changed from the low level to the high level before the second output control signal outen2, and the interval time of the time at which the levels of both are changed is, for example, 1- And the second output control signal outen2 is changed from the low level to the high level before the third output control signal outen3 and the interval time of the time when the level of the second output control signal outen2 is changed is 1-5 mu s, The present invention is not limited thereto. In other alternative embodiments, the interval time of the time at which the level changes may be adjusted according to the concrete implementation situation.

도 4c는 본 발명의 제3 실시예에 따른 소스 구동 회로에 사용되는 출력 모듈의 구성을 나타낸 개략도이다. 4C is a schematic diagram showing a configuration of an output module used in the source driver circuit according to the third embodiment of the present invention.

도 4c에 도시한 바와 같이, 출력 모듈(440)은 관련된 제1 제어 유닛(441)과 제2 제어 유닛(442)를 포함하며, 제1 제어 유닛(441)은 제1 트랜지스터(T1)를 포함하고, 제2 제어 유닛(442)은 제2 트랜지스터(T2)를 포함하며, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)의 제어단은 각각 제1 출력 제어 신호(outen1) 및 제2 출력 제어 신호(outen2)를 수신하고, 제1 트랜지스터(T1)의 제1 통로단 및 제2 트랜지스터(T2)의 제1 통로단은 각각 제1 저항(R1) 및 제2 저항(R2)를 통해 제1 노드(Q1)에 연결되며, 제1 트랜지스터(T1)의 제2 통로단 및 제2 트랜지스터(T2)의 제2 통로단은 제2 노드(Q2)에 연결되고, 제1 노드(Q1)는 증폭 모듈에 연결되어 증폭된 후의 아날로그 전압(V2)을 수신하고, 상기 제2 노드(Q2)는 소스 구동 회로의 출력단에 연결되어 픽셀 유닛에 소스 구동 신호(out)를 제공한다. 그 중, 제1 트랜지스터(T1)의 온 저항(On resistance)과 제2 트랜지스터(T2)의 온 저항은 같고 제1 저항(R1)의 저항 값은 제2 저항(R2)의 저항 값보다 크며, 출력 모듈(440)이 동작할 경우, 제1 출력 제어 신호(outen1)가 제2 출력 제어 신호(outen2)보다 먼저 로우 레벨에서 하이 레벨로 변하고, 양자의 레벨이 변하는 시각의 간격 시간은 예컨대 1-5μs이지만, 본 발명의 실시예는 이에 한정되는 것이 아니며, 기타 대체 실시예에서 양자의 레벨이 변하는 시각의 간격 시간은 구체적인 실시 상황에 따라 조절할 수 있다. 4C, the output module 440 includes an associated first control unit 441 and a second control unit 442, wherein the first control unit 441 includes a first transistor T1 And the second control unit 442 includes a second transistor T2 and the control terminals of the first transistor T1 and the second transistor T2 are connected to a first output control signal outen1 and a second output control signal outen2, The first path end of the first transistor T1 and the first path end of the second transistor T2 receive the control signal outen2 through the first resistor R1 and the second resistor R2, The first node T1 of the first transistor T1 and the second node T2 of the second transistor T2 are connected to the second node Q2 and the first node Q1 is connected to the first node Q1, The second node Q2 is connected to the amplification module and receives the amplified analog voltage V2. The second node Q2 is connected to the output terminal of the source driver circuit to provide a source drive signal out to the pixel unit. The on resistance of the first transistor T1 is equal to the on resistance of the second transistor T2 and the resistance of the first resistor R1 is greater than the resistance of the second resistor R2, When the output module 440 operates, the first output control signal outen1 changes from a low level to a high level before the second output control signal outen2, and the interval time at which the level of the output control signal outen1 changes is, for example, 1- However, the embodiment of the present invention is not limited to this, and in other alternative embodiments, the interval time of the time when the level of the two is changed can be adjusted according to the concrete implementation situation.

도 5는 도 3에 도시된 소스 구동 회로의 타이밍도를 나타낸다. 5 shows a timing diagram of the source driving circuit shown in Fig.

도 3, 도 4a 및 도 5를 참조하면, t1 시각에, 스위칭 신호(open)는 로우 레벨에서 하이 레벨로 변하고, 제1 출력 제어 신호(outen1)는 로우 레벨에서 하이 레벨로 변하며, 제2 출력 제어 신호는 로우 레벨이고, 연산 증폭기(OPA)는 턴 온 되며, 제1 트랜지스터(T1)는 온 되고, 제1 트랜지스터(T1)의 저항이 크고 구동 능력이 약하기 때문에 연산 증폭기(OPA)가 다시 턴 온 됨으로 인해 출력 부하에 오버슈트 효과가 발생하는 것을 줄일 수 있다. 3, 4A and 5, at time t1, the switching signal open changes from a low level to a high level, the first output control signal outen1 changes from a low level to a high level, The operational amplifier OPA is turned on and the first transistor T1 is turned on and the operational amplifier OPA is turned on again because the resistance of the first transistor T1 is large and the driving capability is weak. The overshoot effect on the output load can be reduced.

t1 시각부터 t2 시각까지, 스위칭 신호(open)와 및 제1 출력 제어 신호(outen1)는 하이 레벨이고, 제2 출력 제어 신호(outen2)는 로우 레벨이며, 소스 구동 신호(out)의 전압은 시간에 따라 점차 감소한다. the switching signal open and the first output control signal outen1 are at the high level and the second output control signal outen2 is at the low level and the voltage of the source driving signal out is the time .

t2 시각에, 스위칭 신호(open)와 및 제1 출력 제어 신호(outen1)는 하이 레벨이고, 제2 출력 제어 신호(outen2)는 로우 레벨에서 하이 레벨로 변하며, 연산 증폭기(OPA)는 턴 온 상태를 유지하고, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)는 모두 온 되며, 제2 트랜지스터(T2)의 온 저항은 작고, 이 때 제1 트랜지스터(T1)와 제2 트랜지스터(T2)는 동시에 픽셀 유닛에 소스 구동 신호(out)를 제공한다. 소스 구동 신호(out)에 대하여, t2 시각에 대응하는 A점 및 시간 축 상에서 A점과 2.906μs 떨어진 B점을 선정하면, A점과 B점 사이의 전압차는 316.8mV이고, 이로부터 알 수 있듯이, 소스 구동 신호(out)의 전압이 4.8V일 때 생성된 오버슈트 전압은 316.8mV이다. At time t2, the switching signal (open) and the first output control signal outen1 are at a high level and the second output control signal outen2 is changed from a low level to a high level, and the operational amplifier OPA is turned on The first transistor T1 and the second transistor T2 are both turned on and the on-resistance of the second transistor T2 is small. At this time, the first transistor T1 and the second transistor T2 And at the same time provides the source drive signal out to the pixel unit. When the point A corresponding to the time point t2 and the point B point separated from the point A by 2.906 μs on the time axis are selected for the source driving signal out, the voltage difference between the point A and the point B is 316.8 mV, , And the overshoot voltage generated when the voltage of the source driving signal (out) is 4.8 V is 316.8 mV.

t2 시각부터 t3 시각까지, 스위칭 신호(open), 제1 출력 제어 신호(outen1) 및 제2 출력 제어 신호(outen2)는 모두 하이 레벨을 유지하고, 연산 증폭기(OPA)는 턴 온 상태를 유지하며, 제1 트랜지스터(T1)와 제2 트랜지스터(T2)는 계속 온 되고, 소스 구동 신호(out)의 전압은 점차 증가하여 안정을 유지한다. the switching signal open, the first output control signal outen1 and the second output control signal outen2 all remain at a high level from t2 to t3 and the operational amplifier OPA maintains the turn-on state , The first transistor T1 and the second transistor T2 continue to be turned on and the voltage of the source driving signal out gradually increases to maintain a stable state.

t3 시각에, 스위칭 신호(open), 제1 출력 제어 신호(outen1) 및 제2 출력 제어 신호(outen2)는 모두 하이 레벨에서 로우 레벨로 변하고, 연산 증폭기(OPA), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 동시에 오프 되며, 이로써 금번의 출력 과정을 완성한다. At time t3, both the switching signal (open), the first output control signal outen1 and the second output control signal outen2 are changed from high level to low level, and the operational amplifier OPA, the first transistor T1, The second transistor T2 is turned off at the same time, thereby completing the present output process.

소스 구동 신호의 전압이 4.8V일 때, 종래의 기술에 대비하여, 본 발명의 실시예에 따른 소스 구동 회로가 생성한 오버슈트 전압은 약 60% 감소되어, 오버슈트 효과가 훌륭히 개선되었고, 회로의 전력 소모를 낮춤과 동시에 기타 회로 모듈에 대한 노이즈의 영향을 감소할 수 있으며, 구조가 간단하고 쉽게 구현할 수 있다. When the voltage of the source driving signal is 4.8 V, the overshoot voltage generated by the source driving circuit according to the embodiment of the present invention is reduced by about 60% in comparison with the conventional technique, and the overshoot effect is remarkably improved, It is possible to reduce the power consumption of the circuit module and reduce the influence of noise on the other circuit module, and the structure is simple and easy to implement.

도 6은 본 발명의 실시예에 따른 디스플레이 장치의 구성을 나타낸 개략도이다. 6 is a schematic view showing a configuration of a display device according to an embodiment of the present invention.

도 6에 도시한 바와 같이, 본 발명의 실시예에 따른 디스플레이 장치(500)는 디스플레이 패널(510), 게이트 구동 회로(520), 소스 구동 회로(530) 및 타이밍 제어 회로(540)를 포함하고, 그 중 소스 구동 회로(530)는 본 발명의 제1 내지 제3 실시예에 따른 임의 소스 구동 회로를 참조할 수 있다. 6, a display device 500 according to an embodiment of the present invention includes a display panel 510, a gate driving circuit 520, a source driving circuit 530, and a timing control circuit 540 , Among which the source driver circuit 530 may refer to any source driver circuit according to the first to third embodiments of the present invention.

디스플레이 패널(510)은 mХk 어레이로 배열된 mХk개의 픽셀 유닛(511), 게이트 구동 신호(G[1] 내지 G[k])를 각각 전송하는 k개의 스캔 라인 및 데이터 신호(D[1] 내지 D[m])를 각각 전송하는 m개의 데이터 라인을 포함하며, 그 중 m과 k는 각각 0이 아닌 자연수이다. 각 픽셀 유닛(511)은 픽셀 전극 및 당해 픽셀 전극을 온 또는 오프하는 트랜지스터를 포함하며, 상기 트랜지스터는 예컨대 박막 트랜지스터일 수 있다. 디스플레이 패널(510)에서, 동일한 행(상기 "행"은 예컨대 도면에 도시된 횡방향에 대응됨)에 위치하는 픽셀 유닛 중의 각 트랜지스터의 게이트는 서로 연결되어, 디스플레이 패널의 엣지 영역에 하나의 스캔 라인을 인출하고, k행의 픽셀 유닛은 각각 대응하는 스캔 라인을 통해 게이트 구동 신호(G[1] 내지 G[k])를 출력하며, 동일한 열(상기 "열"은 예컨대 도면에 도시된 종방향에 대응됨)에 위치하는 픽셀 유닛 중의 각 트랜지스터의 소스는 서로 연결되어 하나의 데이터 라인을 인출하고, m열의 픽셀 유닛은 각각 대응하는 데이터 라인을 통해 데이터 신호(D[1] 내지 D[m])을 출력하며, 각 픽셀 유닛에서 트랜지스터의 드레인과 픽셀 전극이 서로 연결된다. The display panel 510 includes m 占 k k pixel units 511 arranged in an m 占 k k array, k scan lines for transmitting gate drive signals G [1] to G [k], and data signals D [ D [m]), and m and k are natural numbers that are not 0, respectively. Each pixel unit 511 includes a pixel electrode and a transistor for turning on or off the pixel electrode, and the transistor may be, for example, a thin film transistor. In the display panel 510, the gates of the respective transistors in the pixel units located in the same row (the "row" corresponds to the lateral direction shown in the drawing, for example) are connected to each other, And the pixel units of row k output gate drive signals G [1] to G [k] through corresponding scan lines, respectively, and the same column (the "column" The source of each transistor in the pixel unit located in the column direction of the pixel unit is connected to draw out one data line, and the pixel unit of column m is connected to the data signals D [1] to D [m ], And the drain of the transistor and the pixel electrode are connected to each other in each pixel unit.

디스플레이 패널과 함께 동일한 기판에 집적된 게이트 구동 회로(520)는 복수개의 게이트 구동 유닛(GIA[1] 내지 GIA[k])을 포함하고, 게이트 구동 유닛(GIA[1] 내지 GIA[k])은 각각 k개의 스캔 라인을 통해 디스플레이 패널(510)의 각 행의 픽셀 유닛에 게이트 구동 신호(G[1] 내지 G[k])를 인가하여, 디스플레이 패널(510) 중 각 행의 픽셀 유닛을 행에 따라 순차적으로 트리거함으로써, 트리거된 픽셀 유닛 행의 모든 픽셀 유닛의 트랜지스터가 동시에 온 되도록 하여, 소스 구동 회로(530)가 데이터 라인을 통해 제공한 데이터 신호(D[1] 내지 D[m])를 수신한다. The gate drive circuit 520 integrated on the same substrate together with the display panel includes a plurality of gate drive units GIA [1] to GIA [k], and gate drive units GIA [1] to GIA [k] Applies gate drive signals G [1] to G [k] to the pixel units of each row of the display panel 510 through k scan lines, and outputs pixel units of each row of the display panel 510 The data signals D [1] to D [m] supplied from the source driving circuit 530 through the data lines are set to be the same as the data signals D [1] to D [m] ).

타이밍 제어 회로(540)는 소스 구동 회로(530) 및 게이트 구동 회로(520)에 복수개의 클럭 신호 및 스타트 신호(Start Vertical, STV) 등 제어 신호(스타트 신호는 예컨대 사전 스타트 신호 및 사후 스타트 신호를 포함 할 수 있음)를 제공하며, 그 중 스타트 신호는 예컨대 한 개 프레임의 턴 온 신호일 수 있다. The timing control circuit 540 outputs a plurality of clock signals and control signals such as a start signal (Start Vertical (STV)) to the source driving circuit 530 and the gate driving circuit 520 (for example, the start signal and the post- The start signal may be, for example, a turn-on signal of one frame.

상기 실시예들은 단지 본 발명의 예시일 뿐이고, 비록 기술적 과제를 설명하기 위해 본 발명의 실시예와 도면을 개시하였으나, 본 발명 및 청구범위의 주지와 범위를 벗어나지 않는 한 여러 가지 교체, 변화 및 수정은 모두 가능함을 당업자들은 이해 가능할 것이다. 따라서, 본 발명은 실시예 및 도면에 개시된 내용에 한정되지 말아야 한다. Although the above embodiments are merely illustrative of the present invention and the embodiments and drawings of the present invention have been disclosed to illustrate the technical problem, it is to be understood that various changes, modifications, and corrections may be made without departing from the spirit and scope of the present invention, It will be understood by those skilled in the art. Therefore, the present invention should not be limited to the embodiments and the contents disclosed in the drawings.

Claims (10)

데이터 신호를 아날로그 전압으로 변환하는 디지털-아날로그 변환 모듈;
스위칭 신호의 제어에 따라 상기 아날로그 전압을 증폭하는 증폭 모듈; 및
상기 증폭 모듈과 출력단 사이에 연결되어, 픽셀 유닛에 소스 구동 신호를 제공하는 출력 모듈;을 포함하며,
그 중, 상기 출력 모듈은 복수개의 병렬 연결된 제어 유닛을 포함하고, 상기 제어 유닛은 온 저항이 큰 데서 작은 데로의 순서에 따라 순차적으로 온 되는 것을 특징으로 하는 소스 구동 회로. A digital-to-analog conversion module for converting a data signal to an analog voltage;
An amplification module for amplifying the analog voltage according to the control of the switching signal; And
And an output module coupled between the amplification module and the output stage to provide a source drive signal to the pixel unit,
Wherein the output module includes a plurality of parallel-connected control units, and the control unit is sequentially turned on in the order of small to large on-resistance. 제1 항에 있어서,
상기 출력 모듈은 제1 제어 유닛 및 제2 제어 유닛을 포함하며, 상기 제1 제어 유닛은 제1 트랜지스터를 포함하고, 상기 제2 제어 유닛은 제2 트랜지스터를 포함하며, 상기 제1 트랜지스터의 제1 통로단 및 상기 제2 트랜지스터의 제1 통로단은 상기 증폭 모듈에 연결되고, 상기 제1 트랜지스터의 제2 통로단 및 상기 제2 트랜지스터의 제2 통로단은 상기 출력단에 연결되는 것을 특징으로 하는 소스 구동 회로. The method according to claim 1,
Wherein the output module comprises a first control unit and a second control unit, wherein the first control unit includes a first transistor and the second control unit comprises a second transistor, And a first path end of the second transistor is connected to the amplification module and a second path end of the first transistor and a second path end of the second transistor are connected to the output end. Drive circuit. 제2 항에 있어서,
상기 제1 트랜지스터의 온 저항은 상기 제2 트랜지스터의 온 저항보다 큰 것을 특징으로 하는 소스 구동 회로.3. The method of claim 2,
And the on-resistance of the first transistor is greater than the on-resistance of the second transistor. 제2 항에 있어서,
상기 제1 제어 유닛은 제1 저항을 더 포함하고, 상기 제2 제어 유닛은 제2 저항을 더 포함하며, 상기 제1 저항은 상기 증폭 모듈과 상기 제1 트랜지스터의 제1 통로단 사이에 연결되고, 상기 제2 저항은 상기 증폭 모듈과 상기 제2 트랜지스터의 제2 통로단 사이에 연결되는 것을 특징으로 하는 소스 구동 회로.3. The method of claim 2,
Wherein the first control unit further comprises a first resistor and the second control unit further comprises a second resistor, the first resistor being connected between the amplification module and the first channel end of the first transistor And the second resistor is connected between the amplification module and the second channel end of the second transistor. 제4 항에 있어서
상기 제1 트랜지스터와 상기 제2 트랜지스터의 온 저항은 같고, 상기 제1 저항의 저항 값은 상기 제2 저항의 저항 값보다 큰 것을 특징으로 하는 소스 구동 회로. The method of claim 4, wherein
Wherein the on resistance of the first transistor and the second transistor is the same and the resistance of the first resistor is greater than the resistance of the second resistor. 제1 항에 있어서,
상기 증폭 모듈은 연산 증폭기를 포함하며, 상기 연산 증폭기의 제1 입력단은 상기 디지털-아날로그 변환 모듈에 연결되고, 상기 연산 증폭기의 제2 입력단은 상기 연산 증폭기의 출력단에 연결되며, 상기 연산 증폭기의 출력단은 상기 출력 모듈에 연결되고, 상기 연산 증폭기의 전원단은 상기 스위칭 신호를 수신하며, 상기 연산 증폭기의 접지단은 접지되는 것을 특징으로 하는 소스 구동 회로. The method according to claim 1,
A first input terminal of the operational amplifier is connected to the digital-analog conversion module, a second input terminal of the operational amplifier is connected to an output terminal of the operational amplifier, and an output terminal of the operational amplifier Is connected to the output module, the power terminal of the operational amplifier receives the switching signal, and the ground terminal of the operational amplifier is grounded. 제1 항에 있어서,
상기 데이터 신호를 래치하고, 래치 신호가 유효할 때 상기 데이터 신호를 상기 디지털-아날로그 변환 모듈에 제공하는 래치를 더 포함하는 것을 특징으로 하는 소스 구동 회로.The method according to claim 1,
Further comprising a latch for latching the data signal and providing the data signal to the digital-to-analog conversion module when the latch signal is valid. 제1 항에 있어서,
각각의 상기 제어 유닛은 동시에 턴 오프 되는 것을 특징으로 하는 소스 구동 회로. The method according to claim 1,
Each said control unit being turned off at the same time. 제1 항 내지 제8 항 중의 어느 한 항에 따른 소스 구동 회로를 제어하기 위한 제어 방법에 있어서,
디지털-아날로그 변환 모듈을 제어하여 데이터 신호를 아날로그 전압으로 변환하는 단계;
스위칭 신호를 이용하여 증폭 모듈을 제어함으로써 상기 아날로그 전압을 증폭하는 단계; 및
증폭 모듈이 턴 온 될 경우 출력 모듈의 제어 유닛을 순차적으로 온 하고 증폭 모듈이 턴 오프 될 경우 출력 모듈의 제어 유닛을 동시에 오프 함으로써, 출력 모듈을 제어하여 픽셀 유닛에 소스 구동 신호를 제공하는 단계;를 포함하는 것을 특징으로 하는 제어 방법. 9. A control method for controlling a source driver circuit according to any one of claims 1 to 8,
Converting the data signal into an analog voltage by controlling the digital-analog conversion module;
Amplifying the analog voltage by controlling an amplification module using a switching signal; And
Controlling a control module of the output module sequentially when the amplification module is turned on and simultaneously turning off the control module of the output module when the amplification module is turned off to provide a source driving signal to the pixel unit by controlling the output module; The control method comprising the steps of: 제1 항 내지 제8 항 중의 어느 한 항에 따른 소스 구동 회로를 포함하는 것을 특징으로 하는 디스플레이 장치. A display device comprising a source driver circuit according to any one of claims 1 to 8.
KR1020180073316A 2017-06-26 2018-06-26 Display device, source driving circuit, and control method for source driving circuit KR102089156B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710492408.9 2017-06-26
CN201710492408.9A CN107274847B (en) 2017-06-26 2017-06-26 Display device, source electrode driving circuit and control method thereof

Publications (2)

Publication Number Publication Date
KR20190001563A true KR20190001563A (en) 2019-01-04
KR102089156B1 KR102089156B1 (en) 2020-03-16

Family

ID=60068544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180073316A KR102089156B1 (en) 2017-06-26 2018-06-26 Display device, source driving circuit, and control method for source driving circuit

Country Status (2)

Country Link
KR (1) KR102089156B1 (en)
CN (1) CN107274847B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113939862A (en) * 2020-03-27 2022-01-14 京东方科技集团股份有限公司 Display panel and driving method thereof
CN114822441A (en) * 2022-05-09 2022-07-29 京东方科技集团股份有限公司 Drive circuit, source drive chip and display device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108335683B (en) * 2018-03-14 2020-12-25 北京集创北方科技股份有限公司 Source driver, liquid crystal display device and driving method
CN109326247B (en) * 2018-12-14 2020-10-27 惠科股份有限公司 Driving circuit, driving method and display device
CN112397035B (en) * 2019-08-12 2023-03-03 京东方科技集团股份有限公司 Source driver, driving system, liquid crystal display device and correction method thereof
CN113676143A (en) * 2021-08-17 2021-11-19 晟合微电子(肇庆)有限公司 Channel amplifying circuit, display driving chip and driving method
CN115101019B (en) * 2022-06-09 2024-07-05 重庆惠科金渝光电科技有限公司 Source electrode driving circuit and method and display panel
CN115472131B (en) * 2022-08-26 2024-03-22 苇创微电子(上海)有限公司 Electric balance method of display device source electrode driving circuit and source electrode driving circuit thereof
KR20240061260A (en) * 2022-10-31 2024-05-08 주식회사 엘엑스세미콘 Data driving apparatus for driving pixel of display panel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703708B1 (en) * 2005-12-08 2007-04-06 삼성전자주식회사 Output buffer for reducing emi, source driver having the output buffer, and display device having the output buffer
KR100800491B1 (en) * 2007-01-27 2008-02-04 삼성전자주식회사 Output buffer for matching up slew rate and down slew rate and source driver including the same
KR20110024152A (en) * 2009-09-01 2011-03-09 주식회사 동부하이텍 Display device having improved slew rate of outputsignal

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4887657B2 (en) * 2005-04-27 2012-02-29 日本電気株式会社 Active matrix display device and driving method thereof
JP2008122567A (en) * 2006-11-10 2008-05-29 Nec Electronics Corp Data driver and display apparatus
KR100893392B1 (en) * 2007-10-18 2009-04-17 (주)엠씨테크놀로지 Voltage amplifier and driving device of liquid crystal display using the voltage amplifier
US20100033411A1 (en) * 2008-08-05 2010-02-11 Ching-Chung Lee Source driver with plural-feedback-loop output buffer
CN104682681A (en) * 2013-11-28 2015-06-03 西安国龙竹业科技有限公司 Circuit for reducing PWM (pulse-width modulation) pulse driving overshoot
CN104575421A (en) * 2014-12-25 2015-04-29 深圳市华星光电技术有限公司 Source electrode drive circuit of liquid crystal display panel and liquid crystal displayer
CN206877670U (en) * 2017-06-26 2018-01-12 北京集创北方科技股份有限公司 Source electrode drive circuit and display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703708B1 (en) * 2005-12-08 2007-04-06 삼성전자주식회사 Output buffer for reducing emi, source driver having the output buffer, and display device having the output buffer
KR100800491B1 (en) * 2007-01-27 2008-02-04 삼성전자주식회사 Output buffer for matching up slew rate and down slew rate and source driver including the same
KR20110024152A (en) * 2009-09-01 2011-03-09 주식회사 동부하이텍 Display device having improved slew rate of outputsignal

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113939862A (en) * 2020-03-27 2022-01-14 京东方科技集团股份有限公司 Display panel and driving method thereof
CN113939862B (en) * 2020-03-27 2023-12-08 京东方科技集团股份有限公司 Display panel and driving method thereof
CN114822441A (en) * 2022-05-09 2022-07-29 京东方科技集团股份有限公司 Drive circuit, source drive chip and display device

Also Published As

Publication number Publication date
CN107274847A (en) 2017-10-20
KR102089156B1 (en) 2020-03-16
CN107274847B (en) 2023-10-24

Similar Documents

Publication Publication Date Title
KR20190001563A (en) Display device, source driving circuit, and control method for source driving circuit
US10199007B2 (en) Output circuit and data driver of liquid crystal display device
CN101174397B (en) Data driver and display device
US6480178B1 (en) Amplifier circuit and liquid-crystal display unit using the same
US8031146B2 (en) Data driver device and display device for reducing power consumption in a charge-share operation
EP1189191A2 (en) Charge/discharge circuit for a flat panel display driver
US20030052854A1 (en) Source drive amplifier of a liquid crystal display
KR100860243B1 (en) Liquid crystal display device
US8487922B2 (en) Capacitive load drive circuit and display device including the same
JP2008122567A (en) Data driver and display apparatus
US7158065B2 (en) Signal driving circuits
US7808320B1 (en) Buffer amplifier
KR20160034686A (en) Output buffer, source driver and display apparatus including the same
US10720121B2 (en) Half-power buffer amplifier, data driver and display apparatus including the same
JP4408715B2 (en) Driving circuit and processing circuit
US20100085344A1 (en) Operational amplifier circuit and display apparatus
US8077133B2 (en) Driving circuit
US8310428B2 (en) Display panel driving voltage output circuit
KR20200011113A (en) Half power buffer amplifier, source driver, and display apparatus including the same
JP2012083523A (en) Drive unit for display device
JP2000310981A (en) Integrated circuit device and liquid crystal display device using the circuit device
US8294653B2 (en) Display panel driving voltage output circuit
US11356113B2 (en) Digital-to-analog conversion circuit and data driver
US20090295780A1 (en) Amplifier circuit and display device including same
US20110227905A1 (en) Driver and display device using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant