KR20180108373A - 극부호를 위한 시퀀스 생성 방법 및 그 저장 매체와 그를 이용한 데이터 송신 방법 및 장치 - Google Patents
극부호를 위한 시퀀스 생성 방법 및 그 저장 매체와 그를 이용한 데이터 송신 방법 및 장치 Download PDFInfo
- Publication number
- KR20180108373A KR20180108373A KR1020170094779A KR20170094779A KR20180108373A KR 20180108373 A KR20180108373 A KR 20180108373A KR 1020170094779 A KR1020170094779 A KR 1020170094779A KR 20170094779 A KR20170094779 A KR 20170094779A KR 20180108373 A KR20180108373 A KR 20180108373A
- Authority
- KR
- South Korea
- Prior art keywords
- sequence
- channel index
- bit channel
- length
- code
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
본 발명은 통신 시스템에서 송신할 데이터를 부호화하기 위한 방법 및 장치에 관한 것으로, 특히 통신 시스템에서 사용하기 위한 극부호를 위한 시퀀스 생성 방법 및 장치와 그를 이용한 데이터 송신 방법 및 장치를 제공한다.
본 발명의 실시 예에 따른 극부호를 위한 시퀀스 생성 방법은, 극부호화를 위한 복수의 부호율들에 대하여 각각의 최적화된 극부호 시퀀스를 설계하는 단계; 상기 복수의 부호율들마다 가장 나쁜 채널 상태를 갖는 비트 채널 인덱스부터 가장 좋은 채널 상태를 갖는 비트 채널 인덱스까지를 내림차순의 시퀀스로 순차적으로 배열하는 단계; 및 상기 복수의 부호율들 중 가장 낮은 부호율부터 높은 부호율 순으로 데이터 전송에 선택된 비트 채널 인덱스를 최종 비트 채널 인덱스 시퀀스에 삽입하여 극부호화를 위한 시퀀스를 생성하는 단계;를 포함하며,
상기 최종 비트 채널 인덱스 시퀀스에 상기 각 부호율에서 전송에 선택된 비트 채널 인덱스 삽입 시, 상기 최종 비트 채널 인덱스 시퀀스에 미리 삽입된 비트 채널 인덱스와 동일한 위치의 비트 채널 인덱스를 제외한 나머지 비트 채널 인덱스를 미리 삽입된 비트 채널 인덱스의 하위에 순차적으로 삽입하도록 구성할 수 있다.
본 발명의 실시 예에 따른 극부호를 위한 시퀀스 생성 방법은, 극부호화를 위한 복수의 부호율들에 대하여 각각의 최적화된 극부호 시퀀스를 설계하는 단계; 상기 복수의 부호율들마다 가장 나쁜 채널 상태를 갖는 비트 채널 인덱스부터 가장 좋은 채널 상태를 갖는 비트 채널 인덱스까지를 내림차순의 시퀀스로 순차적으로 배열하는 단계; 및 상기 복수의 부호율들 중 가장 낮은 부호율부터 높은 부호율 순으로 데이터 전송에 선택된 비트 채널 인덱스를 최종 비트 채널 인덱스 시퀀스에 삽입하여 극부호화를 위한 시퀀스를 생성하는 단계;를 포함하며,
상기 최종 비트 채널 인덱스 시퀀스에 상기 각 부호율에서 전송에 선택된 비트 채널 인덱스 삽입 시, 상기 최종 비트 채널 인덱스 시퀀스에 미리 삽입된 비트 채널 인덱스와 동일한 위치의 비트 채널 인덱스를 제외한 나머지 비트 채널 인덱스를 미리 삽입된 비트 채널 인덱스의 하위에 순차적으로 삽입하도록 구성할 수 있다.
Description
본 발명은 통신 시스템에서 송신할 데이터를 부호화하기 위한 방법 및 장치에 관한 것으로, 특히 통신 시스템에서 사용하기 위한 극부호를 위한 시퀀스 생성 방법 및 장치와 그를 이용한 데이터 송신 방법 및 장치에 관한 것이다.
일반적으로 통신 시스템에서 송신기와 수신기 사이에 데이터를 송신 및 수신하는 경우 통신 채널에 존재하는 잡음으로 인해 데이터 오류가 발생할 수 있다. 이처럼 통신 채널에 의해 발생된 오류를 수신기에서 정정할 수 있도록 설계된 부호화 방식으로 오류 정정 부호 방식이 존재한다. 이러한 오류 정정 부호는 채널 부호화(channel coding)라고도 한다. 오류 정정 부호 기법은 전송하고자 하는 데이터에 추가적인 비트(redundancy bit)를 추가하여 송신하도록 하는 기법이다.
오류 정정 부호 기법에는 다양한 방식들이 존재한다. 예컨대, 길쌈 부호(convolutional coding), 터보 부호(Turbo coding), 저밀도 패리티 검사 부호(LDPC coding) 및 극부호(Polar coding) 방식 등이 존재한다. 이러한 오류 정정 부호 기법들 중 중 극부호(polar code) 기법은 채널 양극화 현상(channel polarization)을 이용하여 점대점 채널 용량을 달성함이 이론적으로 증명된 최초의 부호이다. 극부호는 밀도 진화(density evolution), RCA(Reciprocal Channel Approximation) 등으로 각 채널 또는 부호율(code rate)에 최적화된 부호 설계가 가능하다. 그러나 실제 통신 시스템에서의 극부호 기법을 적용하기 위해서는 각 부호율에 최적화된 인덱스 시퀀스(index sequence)를 미리 가지고 있어야 한다. 이처럼 인덱스 시퀀스를 미리 가지고 있도록 하는 것은 메모리 복잡도를 증가시키는 문제가 있다.
한편, 최근 차세대 이동통신 시스템으로 제안이 이루어지고 있는 5세대(5G) 이동통신 기술에서는 크게 아래의 3가지 시나리오들에 대하여 언급하고 있다. 첫째 eMBB(Enhanced Mobile Broadband), 둘째 URLLC(Ultra-Reliable and Low Latency Communication), 셋째 mMTC(Massive Machine Type Communication) 시나리오이다. 이처럼 다양한 방식을 지원하기 위한 오류 정정 부호는 다양한 부호율을 안정된 성능으로 지원해야 한다.
하지만, 현재까지는 이러한 다양한 방식을 모두 충족하면서 메모리의 복잡도를 증가시키지 않는 방식은 아직까지 지원되지 못하고 있다.
따라서 본 발명의 목적은 단일 인덱스 시퀀스로 각 채널에 최적화된 성능으로 다양한 부호율을 지원하는 극부호를 설계함으로써, 실제 5G 이동통신 기술의 다양한 시나리오를 지원하는 극부호 설계 방법 및 그를 이용한 데이터 송신 장치 및 방법을 제공한다.
또한 본 발명의 목적은 다양한 부호율에도 높은 성능을 가질 수 있으며, 복잡도를 줄일 수 있는 극부호 설계 방식 및 설계된 방식을 이용한 데이터 송신 장치 및 방법을 제공한다.
또한 본 발명의 목적은 극부호의 실제 활용에 있어 적은 성능열화로 부호율 호환성 지원이 가능한 단일 인덱스 시퀀스를 설계하는 방법과 그를 이용한 데이터 송신 장치 및 방법을 제공한다.
본 발명의 일 실시 예에 따른 방법은, 극부호를 위한 시퀀스 생성 방법으로, 극부호화를 위한 복수의 부호율들에 대하여 각각의 최적화된 극부호 시퀀스를 설계하는 단계; 상기 복수의 부호율들마다 가장 나쁜 채널 상태를 갖는 비트 채널 인덱스부터 가장 좋은 채널 상태를 갖는 비트 채널 인덱스까지를 내림차순의 시퀀스로 순차적으로 배열하는 단계; 및 상기 복수의 부호율들 중 가장 낮은 부호율부터 높은 부호율 순으로 데이터 전송에 선택된 비트 채널 인덱스를 최종 비트 채널 인덱스 시퀀스에 삽입하여 극부호화를 위한 시퀀스를 생성하는 단계;를 포함하며,
상기 최종 비트 채널 인덱스 시퀀스에 상기 각 부호율에서 전송에 선택된 비트 채널 인덱스 삽입 시, 상기 최종 비트 채널 인덱스 시퀀스에 미리 삽입된 비트 채널 인덱스와 동일한 위치의 비트 채널 인덱스를 제외한 나머지 비트 채널 인덱스를 미리 삽입된 비트 채널 인덱스의 하위에 순차적으로 삽입하도록 구성할 수 있다.
본 발명의 일 실시 예에 따른 장치는, 통신 시스템에서 극부호화 방식으로 데이터를 송신하기 위한 장치로, 극부호화 방식으로 부호화된 데이터를 무선 채널 대역을 통해 송/수신하기 위한 송수신기; 극부호화 시퀀스를 저장하는 메모리; 상기 메모리에 저장된 극부호화 시퀀스를 이용하여 상기 전송할 데이터를 극부호화하는 극부호화기; 및 상기 전송할 데이터의 길이와 극부호의 부호율 및 목표 오류율을 결정하고, 상기 메모리에 저장된 극부호화 시퀀스들 중 상기 결정된 전송할 데이터의 길이와 극부호의 부호율 및 목표 오류율에 대응하는 극부호화 시퀀스를 선택하고, 상기 선택된 극부화 시퀀스를 이용하여 극부호화를 제어하며, 상기 극부호화된 데이터의 송신을 제어하는 제어부를 포함하며,
상기 메모리에 저장된 상기 극부호화 시퀀스는:
극부호화를 위한 복수의 부호율들에 대하여 각각의 최적화된 극부호 시퀀스를 설계하고, 상기 복수의 부호율들마다 가장 나쁜 채널 상태를 갖는 비트 채널 인덱스부터 가장 좋은 채널 상태를 갖는 비트 채널 인덱스까지를 내림차순의 시퀀스로 순차적으로 배열하며, 상기 복수의 부호율들 중 가장 낮은 부호율부터 높은 부호율 순으로 데이터 전송에 선택된 비트 채널 인덱스를 최종 비트 채널 인덱스 시퀀스에 삽입하여 극부호화를 위한 시퀀스를 생성하고,
상기 최종 비트 채널 인덱스 시퀀스에 상기 각 부호율에서 전송에 선택된 비트 채널 인덱스 삽입 시, 상기 최종 비트 채널 인덱스 시퀀스에 미리 삽입된 비트 채널 인덱스와 동일한 위치의 비트 채널 인덱스를 제외한 나머지 비트 채널 인덱스를 미리 삽입된 비트 채널 인덱스의 하위에 순차적으로 삽입하여 생성된 시퀀스일 수 있다.
본 발명의 일 실시 예에 따른 방법은, 통신 시스템에서 극부호화 방식으로 데이터를 송신하기 위한 방법으로, 소정의 데이터 전송이 요청될 시 전송할 데이터의 길이와 극부호의 부호율 및 목표 오류율을 결정하는 단계; 상기 결정된 전송할 데이터의 길이와 극부호의 부호율 및 목표 오류율에 대응하는 극부호화 시퀀스를 선택하는 단계; 상기 선택된 극부화 시퀀스를 이용하여 극부호화를 수행하는 단계; 및 상기 극부호화된 데이터를 송신하는 단계;를 포함하며,
상기 극부호화 시퀀스는:
극부호화를 위한 복수의 부호율들에 대하여 각각의 최적화된 극부호 시퀀스를 설계하고, 상기 복수의 부호율들마다 가장 나쁜 채널 상태를 갖는 비트 채널 인덱스부터 가장 좋은 채널 상태를 갖는 비트 채널 인덱스까지를 내림차순의 시퀀스로 순차적으로 배열하며, 상기 복수의 부호율들 중 가장 낮은 부호율부터 높은 부호율 순으로 데이터 전송에 선택된 비트 채널 인덱스를 최종 비트 채널 인덱스 시퀀스에 삽입하여 극부호화를 위한 시퀀스를 생성하고,
상기 최종 비트 채널 인덱스 시퀀스에 상기 각 부호율에서 전송에 선택된 비트 채널 인덱스 삽입 시, 상기 최종 비트 채널 인덱스 시퀀스에 미리 삽입된 비트 채널 인덱스와 동일한 위치의 비트 채널 인덱스를 제외한 나머지 비트 채널 인덱스를 미리 삽입된 비트 채널 인덱스의 하위에 순차적으로 삽입하여 생성된 시퀀스가 될 수 있다.
본 발명에 따르면, 단일 인덱스 시퀀스로 각 채널에 최적화된 성능으로 다양한 부호율을 지원하는 극부호를 설계함으로써, 실제 5G 이동통신 기술의 다양한 시나리오를 지원할 수 있다. 또한 다양한 부호율에도 높은 성능을 가질 수 있으며, 복잡도를 줄일 수 있다.
도 1a 내지 도 1c는 본 발명을 설명하기 위한 특정 부호율에서 최적화된 시퀀스를 설계하는 과정을 설명하기 위한 개념도이다.
도 2는 본 발명의 일 실시 예에 따라 폴라 코드 단일 시퀀스를 설계하는 방법을 설명하기 위한 개념도이다.
도 3은 본 발명의 일 실시 예에 따른 폴라 코드 단일 시퀀스를 생성하는 경우의 순서도이다.
도 4a 내지 도 4b는 본 발명의 일 실시 예에 따라 부호 설계 방법을 설명하기 위한 개념적인 예시도이다.
도 5는 본 발명에 따라 서로 다른 길이 별로 시퀀스를 생성하기 위한 과정을 설명하기 위한 개념도이다.
도 6은 본 발명에 따른 단일 부호 시퀀스 설계 방법의 순서도이다.
도 7은 본 발명에 따른 극부호 방식을 적용하기 위한 송신 장치의 개념적인 블록 구성도이다.
도 8은 본 발명의 일 실시 예에 따라 송신 장치에서 데이터 송신 시 극부호화를 수행하기 위한 제어 흐름도이다.
도 9a 및 도 9b는 본 발명의 극부호화 방식을 적용하는 경우와 본 발명의 설명에 앞서 설명된 간단한 다항식을 갖는 극부호화 방식을 사용하는 경우의 비교 시뮬레이션 그래프이다.
도 2는 본 발명의 일 실시 예에 따라 폴라 코드 단일 시퀀스를 설계하는 방법을 설명하기 위한 개념도이다.
도 3은 본 발명의 일 실시 예에 따른 폴라 코드 단일 시퀀스를 생성하는 경우의 순서도이다.
도 4a 내지 도 4b는 본 발명의 일 실시 예에 따라 부호 설계 방법을 설명하기 위한 개념적인 예시도이다.
도 5는 본 발명에 따라 서로 다른 길이 별로 시퀀스를 생성하기 위한 과정을 설명하기 위한 개념도이다.
도 6은 본 발명에 따른 단일 부호 시퀀스 설계 방법의 순서도이다.
도 7은 본 발명에 따른 극부호 방식을 적용하기 위한 송신 장치의 개념적인 블록 구성도이다.
도 8은 본 발명의 일 실시 예에 따라 송신 장치에서 데이터 송신 시 극부호화를 수행하기 위한 제어 흐름도이다.
도 9a 및 도 9b는 본 발명의 극부호화 방식을 적용하는 경우와 본 발명의 설명에 앞서 설명된 간단한 다항식을 갖는 극부호화 방식을 사용하는 경우의 비교 시뮬레이션 그래프이다.
이하, 첨부된 도면들을 참조하여 다양한 실시 예들을 상세히 설명한다. 이때, 첨부된 도면들에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음에 유의해야 한다. 또한 이하에 첨부된 본 발명의 도면은 본 발명의 이해를 돕기 위해 제공되는 것으로, 본 발명의 도면에 예시된 형태 또는 배치 등에 본 발명이 제한되지 않음에 유의해야 한다. 또한 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 하기의 설명에서는 본 발명의 다양한 실시 예들에 따른 동작을 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
본 발명을 설명하기에 앞서 현재까지 알려진 극부호 방식들에 대하여 조금 더 살펴보기로 한다.
먼저 극부호의 실용적인 활용에 있어 다양한 채널, 즉 다양한 부호율에 대해 적은 성능 열화로 부호율 호환성 지원이 가능한 단일 인덱스 시퀀스 설계가 중요하다. 현재 극부호 방식을 사용하여 다양한 부호율에 대해 밀도 진화 방법을 통하여 최적화된 인덱스 시퀀스를 생성하는 방법이 알려져 있다. 밀도 진화 방법을 사용하기 위해서는 각 채널에서의 최고의 성능을 얻기 위해서 각 채널 환경을 고려한 최적화된 설계가 필요하다.
이러한 부호율 호환성 문제를 해결하기 위한 방안 중 하나로 기존 밀도 진화 방법을 이용하지 않는 부호 설계 방법이 제시되어 있다. 밀도 진화 방법을 이용하지 않는 부호 설계 방식은 정보 비트를 전송할 채널 인덱스를 선정할 때 밀도 진화 방법으로 채널 신뢰도를 측정하는 것이 아닌 인덱스의 이진 표현을 이용한 간략한 다항식을 이용하여 각 채널의 신뢰도를 평가하는 방법으로 수행된다. 이를 수학식으로 표현하기 위해 각 채널 인덱스를 와 같이 표현할 때, 이고, 'Bi=0'는 채널의 양극화 과정에서 채널의 저하(degradation)를 의미하고, 'Bi=1'은 채널의 향상 (upgradation)을 의미한다. 따라서 이러한 조건을 갖는 각 채널 인덱스의 신뢰도는 하기 <수학식 1>과 같이 계산될 수 있다.
예를 들어 부호 길이 n=4에서 인덱스 i=7 (0111)의 신뢰도를 측정하면 하기 <수학식 2>와 같이 계산된다.
<수학식 2>에서와 같이 간단한 다항식을 통해 각 채널의 신뢰도를 계산할 수 있으며, 각 채널의 신뢰도 를 오름차순으로 정렬한다. 이때, 각 채널의 신뢰도가 와 같이 정의되면, 오름차순으로 정렬된 결과는 와 같다. 이와 같이 정렬된 스퀀스들에서 인덱스 시퀀스 가 부호 설계를 위한 단일 인덱스 시퀀스가 된다.
한편, 앞에서 설명한 바와 같이 5세대(5G) 이동통신 기술의 다양한 시나리오에서의 다양한 부호율을 지원하기 위한 각각의 최적화된 인덱스 시퀀스를 모두 저장하여 사용하는 것은 메모리 복잡도 관점에서 비효율적이다. 이러한 극부호의 문제점을 해결하기 위해 기존 제안된 극부호 설계 방법으로 각 채널의 신뢰도를 간단한 다항식으로 표현하여 측정하고, 이를 정렬하여 단일 인덱스 시퀀스를 생성하는 기법이 있다. 하지만, 간단한 다항식을 이용하여 설계한 부호는 채널에 따라 최적화되지 않으므로 각 부호율에서 최고의 성능을 얻을 수 없다. 따라서 간단한 다항식을 이용하는 방식은 심각한 성능열화 없이 다양한 부호율의 극부호 설계는 가능 하지만 각 채널에서 최적의 성능을 보이는 부호를 설계하는데 명확한 한계가 있다.
따라서 이하의 본 발명에서는 발명은 각 부호율에서 밀도 진화를 이용해 최적화된 인덱스 시퀀스를 바탕으로 각 부호율에서 최선의 성능을 얻기 위한 단일 인덱스 시퀀스 설계 방법과 단일 인덱스 시퀀스 설계 방법으로 설계된 부호하 방식을 사용하기 위한 장치 및 방법에 대하여 설명할 것이다.
발명에서 중요한 점은 각 채널에서 최적화된 부호의 정보 비트를 부분 집합으로 하는 정보 집합의 포함 관계를 이용하여, 각 부호율에 최적화된 정보 집합이 단일 인덱스 시퀀스에 포함되게 함으로써 단일 시퀀스를 다양한 부호율에서 이용하여도 최고의 성능을 보이도록 하는 것이다.
도 1a 내지 도 1c는 본 발명을 설명하기 위한 특정 부호율에서 최적화된 시퀀스를 설계하는 과정을 설명하기 위한 개념도이다.
먼저 도 1a를 참조하면, 특정한 부호율 R1에 대하여 해당하는 통신 시스템에서 사용 가능한 모든 채널들마다 각각에 인덱스를 부여할 수 있다. 예컨대, 사용 가능한 채널 100이 N개라 가정하고, 각 채널마다 하나씩의 인덱스를 부여하면 1, 2, 3, 4, 5, 6, 7, …, N과 같은 N개의 인덱스를 부여할 수 있다. 사용 가능한 채널 1은 참조부호 101을 부여하였으며, 사용 가능한 채널 2는 참조부호 102를 부여하였고, 사용 가능한 채널 3은 참조부호 103을 부여하였으며, 사용 가능한 채널 4는 참조부호 104를 부여하였고, 사용 가능한 채널 5는 참조부호 105를 부여하였으며, 사용 가능한 채널 6은 참조부호 106을 부여하였고, 사용 가능한 채널 7은 참조부호 107을 부여하였다.
이때, 특정한 극부호율 R1에서 밀도 진화 기술 또는 다른 최적화 방법을 이용하여 각 채널마다의 오율을 계산할 수 있다. 설정된 부호율 R1에서의 각 채널마다 계산된 오율을 이용하여 채널 상태에 따라 채널이 좋은 채널부터 나쁜 채널 순의 내림차순으로 채널 인덱스들을 정렬하면 최적화된 비트 채널 인덱스 시퀀스를 생성할 수 있다. 도 1a의 예시에서는 사용 가능한 채널 인덱스들 100의 인덱스들 순서와 동일한 순서로 좋은 채널과 나쁜 채널들이 일련의 비트 채널 인덱스 시퀀스를 갖는 경우를 예시하였다. 하지만 실제 상황에서는 도 1a에 예시한 바와 다른 형태로 사용 가능한 채널 인덱스들과 좋은 채널부터 나쁜 채널 순으로 나열될 수 있음은 당업자에게 자명하다. 예컨대, 실제 상황에서 특정한 부호율 R1에서 각 채널마다 좋은 채널부터 나쁜 채널 순으로 비트 채널 인덱스 시퀀스를 나열하는 경우 "6, m-5, 3, m+2, 4, N, 2, …"와 같이 결정될 수도 있다. 여기서 m은 1보다 크고 N보다 작은 정수이다.
여기서 좋은 채널과 나쁜 채널에 대하여 본 명세서에서 사용되는 의미를 살펴보기로 한다. 극부호 내 비트들이 겪는 채널의 성능이 좋다는 의미는 극부호의 채널 분화(channel polarization) 이후 각 비트들이 겪는 분화 부-채널(polarized sub-channel)의 품질이 우수하여 해당 비트의 비트 오류율이 낮다는 의미가 ㄷ입니될 수 있다. 또한 본 명세서에서는 극부호의 각 비트, 시퀀스의 각 비트 인덱스에 대해서 채널이라는 표현하기로 한다. 이러한 채널은 모두 극부호의 분화 부-채널을 의미한다. 따라서 본 명세서에서 언급하고 있는 채널은 일반적으로 사용하는 물리적인 채널(실제 신호가 전송되는 채널)과 의미가 상이할 수 있다. 극부호에 의해 부호화/복호화가 되면 각 비트들의 채널 capacity가 달라지게 되며, 특정 비트는 capacity가 1이 되고, 특정 비트는 capacity가 0이 될 수 있다. 따라서 이하의 설며명에서 cpacity가 높은 비트들을 좋은 분화 부-채널 또는 좋은 채널이라 하며, capacity가 낮은 비트들을 나쁜 부-채널 또는 나쁜 채널이라고 표현하기로 한다.
또한 도 1a의 예시에서 특정한 부호율 R1에서 각 채널마다 좋은 채널부터 나쁜 채널 순으로 비트 채널 인덱스 각각에 대하여 첫 번째 좋은 채널인 사용 가능한 채널 1은 참조부호 111을 부여하였으며, 두 번째 좋은 채널인 사용 가능한 채널 2는 참조부호 112를 부여하였고, 세 번째 좋은 채널인 사용 가능한 채널 3은 참조부호 113을 부여하였으며, 네 번째 좋은 채널인 사용 가능한 채널 4는 참조부호 114를 부여하였고, 다섯 번째 좋은 채널인 사용 가능한 채널 5는 참조부호 115를 부여하였으며, 여섯 번째 좋은 채널인 사용 가능한 채널 6은 참조부호 116을 부여하였고, 일곱 번째 좋은 채널인 사용 가능한 채널 7은 참조부호 117을 부여하였다. 이하의 설명에서는 특정한 부호율 R1에서의 각 채널마다 계산된 오율을 이용하여 채널 상태에 따라 채널이 좋은 채널부터 나쁜 채널 순의 내림차순으로 채널 인덱스들을 정렬한 최적화된 비트 채널 인덱스 시퀀스를 S1 110이라 칭하기로 한다.
또한 도 1a에서 각 채널 인덱스들에 대하여 부호율에서 참조번호를 변경한 것은 각 부호율에 따라 채널 인덱스 번호가 어떻게 변화하는지를 설명하기 위함이다.
그러면 다음으로 도 1b를 참조하여 다른 특정한 부호율 R2에서 각 채널마다 계산된 오율을 이용하여 채널 상태에 따라 채널이 좋은 채널부터 나쁜 채널 순의 내림차순으로 채널 인덱스들을 정렬한 최적화된 비트 채널 인덱스 시퀀스를 S2 120을 살펴보기로 하자.
도 1b를 도 1a와 대비하여 살펴보면, 부호율이 R1에서 R2로 변경되었으며, 최적화된 비트 채널 인덱스 시퀀스가 S1에서 최적화된 비트 채널 인덱스 시퀀스 S2로 변경된 것을 먼저 확인할 수 있다. 또한 부호율 R2에서 최적화된 비트 채널 인덱스 시퀀스 S2에서는 부호율 R1에서 최적화된 비트 채널 인덱스 S1과 채널 인덱스의 순서가 변경되어 있음을 인지할 수 있다. 즉, 부호율 R2에서 가장 좋은 채널인 채널 인덱스 1 121과 두 번째로 좋은 채널인 채널 인덱스 2 122 및 세 번째로 좋은 채널 인덱스 3 123은 부호율 R1에서와 부호율 R2에서 동일한 순서를 가진다. 반면에 부호율 R2에서 네 번째로 좋은 채널 인덱스 5 124는 부호율 R1에서 네 번째로 좋은 채널 인덱스 4 114와 다른 인덱스를 갖는다. 또한 부호율 R2에서 다섯 번째로 좋은 채널 인덱스 4 125는 부호율 R1에서 다섯 번째로 좋은 채널 인덱스 5 115와 다른 인덱스를 갖는다.
도 1a 및 도 1b는 각 부호율에서 최적화된 채널 인덱스들이 동일할 수도 있고, 다를 수도 있음을 설명하기 위한 도면이다. 결과적으로 부호율이 변경되면, 최적화된 비트 채널 인덱스 시퀀스 변경될 수 있음을 의미한다.
따라서 특정한 통신 시스템에서 T개의 부호율이 사용되는 경우 도 1c에 예시한 바와 같이 부호율 R1에서의 최적화된 비트 채널 인덱스 시퀀스 S1 110을 계산할 수 있고, 부호율 R2에서의 최적화된 비트 채널 인덱스 시퀀스 S2 120을 계산할 수 있으며, 부호율 RT에서의 최적화된 비트 채널 인덱스 시퀀스 ST 140을 계산할 수 있다.
본 발명에서는 이처럼 각 부호율들에서 최적화된 비트 채널 인덱스 시퀀스들 S1 110, S2 120, …, ST 140을 이용하여 모든 부호율에서 사용할 수 있는 최종 극부호 방식에 적용할 비트 채널 인덱스 시퀀스를 구할 수 있다.
본 발명에서는 통신 시스템에서 사용되는 T개의 부호율을 "{R1, R2, …, RT}"에 최적화된 비트 채널 인덱스 시퀀스들인 "{S1, S2, …, ST}"를 이용하여 실제로 사용할 최적화된 최종 비트 채널 인덱스 시퀀스 Q 200을 생성한다. 여기서 부호율 Ri = ki/N 이고, ki는 N개의 비트 채널 중에 데이터 전송에 사용하는 채널의 개수를 의미한다. 각 부호율에 대하여 오류율이 낮은 채널들이 데이터 전송에 사용되기 때문에, 각 시퀀스의 상단 채널 인덱스부터 차례대로 데이터 채널들이 된다.
도 1a의 예시에서와 같이 부호율 R1에 대해 "k1=1"인 경우 1개의 데이터 채널이 선택되고, 도 1b의 예시에서와 같이 부호율 R2에 대해서는 "k2=4"인 경우 4개의 데이터 채널이 선택된다. 이하의 설명에서 위와 같이 데이터 채널로 선택되는 채널 인덱스의 집합을 "정보집합"이라고 칭하기로 하며, 각 부호율에 대한 정보 집합은 Ai로 표기하기로 한다. 앞에서 설명한 도 1a 및 도 1b의 방식에 따라 선택된 각 부호율에서의 정보집합들은 각각 A1={1}, A2={1, 2, 3, 5}이다.
그러면 이상에서 설명한 T개의 시퀀스를 이용하여 최종 설계하고자 하는 최적화된 최종 비트 채널 인덱스 시퀀스 Q 200을 어떻게 설계하는지에 대하여 살펴보기로 한다.
앞에서 설명한 바와 같이 {R1, R2, …, RT}의 각각의 부호율에 대한 최적의 시퀀스가 설계되어 있다고 가정한다. 부호 설계 방법을 설명하기에 앞서, 본 발명의 설계 방법을 통해 설계 되는 시퀀스의 특징을 간단하게 두 가지 경우로 나누어 설명하기로 한다.
첫 번째 경우는 {R1, R2, …, RT}가 적절하게 설정되어 A1⊂A2⊂??⊂AT의 포함관계가 성립하는 경우이다. 이를 첨부된 도 2를 참조하여 살펴보기로 하자.
도 2는 본 발명의 일 실시 예에 따라 폴라 코드 단일 시퀀스를 설계하는 방법을 설명하기 위한 개념도이다.
도 2를 참조하면, 부호율 R1에서의 최적화된 비트 채널 인덱스 시퀀스 S1 110이 설계되어 있는 경우 부호율 R1에서의 정보집합 A1 1101이 되고, 부호율 R2에서의 최적화된 비트 채널 인덱스 시퀀스 S2 120이 설계되어 있는 경우 부호율 R2에서의 정보집합 A2 1201이 되며, 부호율 R3에서의 최적화된 비트 채널 인덱스 시퀀스 S3 130이 설계되어 있는 경우 부호율 R3에서의 정보집합 A3 1301이 되고, 부호율 RT에서의 최적화된 비트 채널 인덱스 시퀀스 ST 140이 설계되어 있는 경우 부호율 RT에서의 정보집합 AT 1401이 된다.
이때, 보통 T 값을 작게 했을 때, 즉 각 시퀀스가 설계된 부호율 간격이 클 때 정보집합들 간의 포함관계가 위에서 설명한 바와 같이 성립할 수 있다. 이러한 경우에는 도 2에 예시한 바와 같이 A1, A2-A1, A3-A2, …와 같이 순서대로 최적화된 최종 비트 채널 인덱스 시퀀스 Q 200에 들어가는 형태로 시퀀스를 설계할 수 있다. A1의 인덱스들은 S1의 순서에 따라 최적화된 최종 비트 채널 인덱스 시퀀스 Q 200에 매핑시키고, A2\A1 (이때 A2\A1은 )의 인덱스들은 S2의 순서에 따라 최적화된 최종 비트 채널 인덱스 시퀀스 Q 200에 매핑시킨다. 만약 최적화된 최종 비트 채널 인덱스 시퀀스 Q 200을 통해 지원하고자 하는 부호율이 오직 {R1, R2, …, RT}이면, A1, A2-A1, A3-A2, …의 각 집합 안에서의 인덱스 순서는 오류율 성능에 아무런 영향을 주지 않는다. 마찬가지로 R1보다 작은 부호율과 RT보다 큰 부호율에 대한 시퀀스 순서는 임의로 변경되어도 무방하다. 그러나 {R1, R2, …, RT} 이외의 부호율을 지원하게 되는 경우 A1, A2-A1, A3-A2, …의 인덱스 순서에 따라 오류율 성능이 달라진다.
따라서 보다 많은 부호율에 대해서 최적화된 최종 비트 채널 인덱스 시퀀스 Q 200을 설계하려면 T 값을 크게 하여 최적화된 최종 비트 채널 인덱스 시퀀스 Q 200을 설계해야 한다. 이처럼 T 값을 크게 하는 경우 정보집합 간의 포함관계가 성립하지 않을 가능성이 높다. 따라서 두 번째 경우는 앞에서 설명한 정보집합 포함관계가 성립하지 않는 경우이다. 이 경우에는 각 채널 인덱스가 모든 부호율(또는 일부 부호율)의 부호 성능에 미치는 영향을 고려하여 최종적으로 최적화된 최종 비트 채널 인덱스 시퀀스 Q 200을 생성하게 된다. 구체적으로 각 인덱스가 각 부호율의 부호 성능에 미치는 영향을 이하에서는 "페널티"라 칭하기로 한다.
본 발명의 두 번째 방법에 따른 부호 설계 방법을 설명하기에 앞서서 비트 인덱스 j에 대한 페널티 Wj는 하기 <수학식 3>과 같이 정의될 수 있다.
<수학식 3>에서 Pi(Ej)는 시퀀스 Si에서의 인덱스 j의 오류율이고, Pi(Eworst)는 현재 최적화된 최종 비트 채널 인덱스 시퀀스 Q 200에 포함되지 않은 인덱스 집합과 Ai 집합의 교집합에 속한 인덱스에 대하여 가장 낮은 오율 값이다. 그리고 αi는 부호율에 따른 중요도를 반영하는 파라미터이다. 예를 들어 모든 부호율의 중요도가 같을 경우, 모든 αi의 값은 동일하고, 부호율 i가 부호율 i'보다 중요할 경우 αi'<αi 로 설정할 수 있다.
그리고 <수학식 3>에서 "{·}+"의 연산은 {}안의 값이 양수인 경우 그 값이 그대로 출력이 되고, 음수 인 경우, 0으로 출력하는 연산자이다. 즉, <수학식 3>에서 는 비트 인덱스 j가 부호율 Ri의 부호에 미치는 성능 손실을 의미하는데, 항상 0혹은 그 이상의 값을 갖고, 그 값이 클수록 성능 열화가 큰 것을 의미한다. 따라서 페널티 Wj는 비트 인덱스 j가 모든 부호율의 부호에 미치는 성능 손실을 나타내는 파라미터가 된다. 하지만, 페널티를 정의하는 방법은 다양하게 존재할 수 있다. 예를 들어 합계가 아닌 최대 값만을 취하는 연산 등이 사용될 수 있다. 예를 들어 하기 <수학식 4>와 같이 표현하는 것도 가능하다.
T개의 부호율에 대한 극부호 시퀀스가 정의돼 있을 때, 위에서 정의한 페널티에 관한 수학식을 이용하여 아래의 동작을 T번 수행함으로 최종적으로 최적화된 최종 비트 채널 인덱스 시퀀스 Q 200을 설계할 수 있다.
도 3은 본 발명의 일 실시 예에 따른 폴라 코드 단일 시퀀스를 생성하는 경우의 순서도이다.
300단계에서 L의 값을 1로 설정하고, 302단계로 진행하여 L 값이 미리 설정된 M 값보다 큰가를 검사할 수 있다. 이때, M은 고려하는 부호 길이의 개수로 예를 들어 N=25, 26, …, 210의 길이에 대한 단일 시퀀스를 설계할 경우 M=6이 된다. 이때 L은 각 길이의 인덱스로 위의 예시에서 N=25은 L=1, N=26은 L=2의 길이 인덱스를 갖는다. 따라서 최초 L을 1로 설정한 경우 M값보다 L 값이 작으므로, 304단계로 진행한다. 이후 304단계에서 인덱스 L의 부호 길이에서 각각의 부호율 즉, R1, R2, …, RT에 대하여 최적화된 비트 채널 인덱스 시퀀스들 {S1, S2, …, ST}를 먼저 설계할 수 있다. 그런 후 306단계로 진행하여 i 값을 1로 설정하고 308단계로 진행하여 i 값이 T보다 큰가를 검사한다. i 값이 T보다 크다는 것은 모든 부호율에 대한 극부호 시퀀스들의 처리가 완료되었다는 것을 의미한다. 따라서 i 값은 1보다 크고 T보다 작거나 같은 값이 될 수 있다.
또한 308단계에서 312단계로 진행하는 경우는 모든 부호율에 대한 극부호 시퀀스들의 처리가 완료된 경우가 될 수 있다. 따라서 308단계의 검사결과 모든 부호율에 대한 극부호 시퀀스들의 처리가 완료되지 않은 경우 320단계로 진행한다.
320단계에서는 j 값을 1로 설정하고, j 값이 N값보다 큰가를 검사한다. 여기서 N은 설정된 부호 길이가 될 수 있다. 322단계의 검사결과 j가 N보다 크지 않은 경우 324단계로 진행하여 앞에서 설명한 바와 같은 <수학식 3> 또는 <수학식 4> 또는 동일한 개념을 이용하여 패널티를 계산할 수 있다. 즉, Si에서 패널티 Wj를 계산할 수 있다. 324단계의 동작은 부호 길이만큼 이루어질 때까지 수행될 수 있다. 이후 모든 부호 길이에 대하여 324단계를 수행한 후 326단계로 진행할 수 있다. 326단계에서는 계산된 Wj에 기반하여 최적화된 최종 비트 채널 인덱스 시퀀스 Q 200에 매핑하여 삽입할 수 있다. 이때, 최적화된 최종 비트 채널 인덱스 시퀀스 Q 200에 매핑하여 삽입하는 방식은 앞에서 도 2에서 설명한 바와 같이 i>1 경우 |Ai|-|Ai-1|의 개수만큼 선택하여 최적화된 비트 채널 인덱스 시퀀스 Q 200 순차적으로 삽입할 수 있다. 이후 다시 i값을 1 증가시킨 후 320단계로 진행할 수 있다.
이상에서 설명한 바와 같이 T회의 모든 과정이 완료되면 312단계에서 해당 길이의 시퀀스를 획득할 수 있다. 이후 L 값을 1증가시킨 후 302단계로 진행하여 다시 L 값과 M값을 비교할 수 있다. L 값이 미리 설정된 길이만큼 완료된 경우 330단계로 진행하여 최종 시퀀스 Q를 획득할 수 있다.
도 4a 내지 도 4b는 본 발명의 일 실시 예에 따라 부호 설계 방법을 설명하기 위한 개념적인 예시도이다.
도면을 참조하기에 앞서 도 4a 및 도 4b의 예시에서는 T개의 부호율에 대해 최적화된 비트 채널 인덱스 시퀀스들 S1, S2, …, ST가 미리 계산되어 존재하는 경우이다. 또한 |A1|=1이고, |Ai+1|-|Ai|=1인 상황을 가정한다. 이와 같이 각 부호율의 간격을 조정함으로써 각 정보 비트 집합의 크기를 임의로 조절할 수 있다. |Ai+1|-|Ai|=i, ∀i=1,…,N-1) 즉, A1={1}, A2={1, 2}, A3={1, 2, 3}이다. 그리고 αi=1로 동일함을 가정한다.
이러한 경우를 가정하여 도 4a 및 도 4b를 살펴보기로 한다. 또한 도 4a 및 도 4b에서는 설명의 편의를 위해 앞에서 사용한 참조번호와 다른 형태를 부여하여 설명하기로 한다.
먼저 S1부터 ST까지를 이용해 W1부터 WN까지의 페널티를 계산할 수 있다. 비트 채널 인덱스 1 401의 경우는 모두 정보집합 안에 포함되어 있고, 모든 부호율에서 가장 상단에 위치하고 있다. 따라서 Pi(E1)-Pi(Eworst) 값이 항상 음수()이고, 이때 W1=0이다.
다음으로 비트 채널 인덱스 2인 402는 S1의 정보집합에 포함되지 않은 상태이기 때문에 로 페널티가 계산된다. 이때 비트 채널 인덱스 2인 402는 A2, …, AN에 모두 포함되어 있다고 가정한다. 이와 유사하게 비트 채널 인덱스 3인 403에 대해서는 S1과 S2에 대해 페널티가 계산되어 으로 계산된다. 이와 같은 방식으로 나머지 인덱스들에 대해서도 페널티가 계산되며 항상 0보다 큰 값을 갖게 된다.
결과적으로 첫 번째 단계에서는 |A1|=1개의 인덱스만 Q에 추가하면 되기 때문에 비트 채널 인덱스 1인 401이 극 부호 단일 시퀀스 Q의 가장 첫 번째 위치(상단)에 추가되어 Q=(1)이 된다.
두 번째 단계에서는 가장 낮은 부호율인 R1에 대응하는 S1의 집합이 계산되어 극폴라 코드 단일 시퀀스 Q에 삽입된 이후이므로, S2부터 ST까지를 이용해 페널티를 계산한다. 이때 채널 비트 인덱스 1인 401은 이미 극폴라 코드 단일 시퀀스 Q에 삽입되어 있는 상태이므로, 채널 비트 인덱스 1인 401을 제외한 채널 비트 인덱스 2인 402부터 N까지의 페널티 W2~WN을 계산한다. 첫 번째 단계와 마찬가지로 채널 비트 인덱스 2인 402가 S1을 제외한 S2부터 ST까지의 모든 정보집합에 포함되어 있다면, W2=0이 된다. 그리고 채널 비트 인덱스 3인 403은 S2에서 정보집합에 포함되지 않기 때문에, 0보다 큰 페널티를 갖게 된다. 그리고 나머지 채널 비트 인덱스들 또한 페널티가 모두 양수가 되기 때문에 채널 비트 인덱스 2인 402가 극폴라 코드 단일 시퀀스 Q에 포함된다. 결과적으로 두 번째 단계인 S2까지를 고려한 극폴라 코드 단일 시퀀스 Q는 (1,2)의 값이 설정된다.
위와 동일한 방법으로 세 번째와 네 번째 단계에서 각각 3과 5가 극폴라 코드 단일 시퀀스 Q에 포함되어 Q=(1,2,3,5)가 됐다고 가정한다. 그리고 다섯 번째 단계에서는 (1,2,3,5)를 제외한 나머지 인덱스들에 대하여 S5부터 ST까지를 이용해 각 인덱스들에 대한 페널티를 계산할 수 있다.
도 4b를 참조하면, 비트 채널 인덱스 4가 S8부터 ST까지의 정보집합에 포함되었다고 가정할 때 페널티를 계산하면 W4={P6(E4)-P6(E7)}}가 된다. 이때 비트 채널 인덱스 4는 S6의 정보집합에서만 제외되었으므로 S6에서의 페널티만 계산하게 된다. 이때 S6의 정보 집합에 포함된 비트 채널 인덱스 중 단일 시퀀스 Q에 포함되지 않으며, 가장 오류율이 높은 인덱스 7인 416과의 오류율 차이로 비트 채널 인덱스 4인 417의 페널티 값을 계산하게 된다.
또한 비트 채널 인덱스 7에 대한 페널티는 W7={P5(E7)-P5(E4)}+{P7(E7)-P7 (E8)}로 계산되는데, 주의할 점은 S7에서의 페널티는 P7(E7)-P7(E8)이다. 왜냐하면 S7의 정보집합에서 가장 비트 오류율이 높은 인덱스는 5이지만, 현재 5는 Q 집합에 이미 들어가 있기 때문에 페널티 계산 시 고려되지 않기 때문이다. 이와 같은 방법으로 기존에 단일 시퀀스 Q에 포함되지 않은 비트 채널 인덱스 중 가장 페널티 값이 낮은 인덱스를 단일 시퀀스 Q에 다섯 번째 인덱스로 추가하고, 이와 같은 방법을 T번 반복하여 최종적으로 극폴라 코드 단일 시퀀스 Q를 생성할 수 있다.
이상에서는 각 길이 별로 시퀀스를 설계하는 방법에 대하여 살펴보았다. 즉, 길이 N이 25, 26, 27, …과 같이 길이가 다른 경우의 시퀀스를 설계하는 방법을 설명하였다.
이상에서 설명한 각 길이 별(N=25, 26, 27, …) 시퀀스를 설계하는 방법을 이용하여, 다양한 길이에서 이용하기 위한 긴 길이의 단일 시퀀스를 설계하는 방법을 살펴보기로 한다.
예를 들어 부호길이 N=210 이하의 부호를 이용할 경우, N=210에서 설계된 단일 시퀀스로 23, 24, 25, …, 29의 부호길이의 시퀀스를 추출하여 사용할 수 있다. 즉 N=29의 시퀀스를 이용하기 위하여, N=210에서 설계된 단일 시퀀스에서 인덱스의 순서를 유지하며 부호길이 29의 시퀀스를 설계한다. 이와 마찬가지로 최대 부호 길이 N=210을 이용할 경우, N=210에서 설계된 시퀀스를 이용하여 짧은 길이의 부호에서 이용하는 것이다. 앞서 설명한 설계 방법을 이용하여 짧은 길이의 시퀀스부터 긴 길이로 시퀀스를 설계해가며 가장 긴 길이의 단일 시퀀스를 설계할 수 있다.
단일 부호 설계 방법을 예시와 함께 제시한다. 우선 N=25, 26, …, 210 (k=1, …,6)의 부호 길이를 이용하는 경우를 가정하도록 한다. 여기서 i는 각 부호 길이에 대한 인덱스를 의미한다. 이용하는 부호 길이에 따라 설계 방법은 더 긴 길이로 확장될 수 있다. 이때 본 발명에서는 N=210 길이로 설계된 단일 시퀀스를 이용하여 더 짧은 길이인 N=25, 26, …, 29의 부호에서도 좋은 성능을 갖는 부호를 설계하는 방법을 제시한다.
여기서 부호가 좋은 성능을 갖는다는 것은 동일 신호대 잡음비에서 블록 오류율, 비트 오류율이 낮다는 의미가 될 수도 있고, 또는 동일 블록(비트) 오류율을 달성하기 위해 필요한 신호 대 잡음비가 낮다는 의미가 될 수도 있다.
이러한 경우 우선 최소 길이 N=25의 시퀀스를 앞서 소개한 길이 별 최적 부호 설계 방법을 이용하여 설계한다. 이후 N=25에서 설계된 시퀀스를 참조 시퀀스로 이용하여 N=26의 시퀀스를 설계한다. 이때 이전의 즉, 더 짧은 길이에 설계된 참조 시퀀스의 인덱스 순서는 그대로 유지하며 N=26 길이의 시퀀스를 설계할 수 있다.
이때 기존 각 길이 별 시퀀스를 설계하는 방법과의 차이점은 N=25에서 설계된 참조 시퀀스의 순서를 지킬 수 있도록 페널티를 계산하는 것이다. 예를 들어 참조 시퀀스의 인덱스(32이하의 인덱스)가 최종 시퀀스에 포함되지 않은 경우, 32 이하의 인덱스 중 인덱스 1의 페널티만 계산하며 1 이외의 32 이하의 인덱스의 페널티는 Wi를 근사적으로 무한대의 값으로 설정하거나 또는 매우 큰 값을 입력하여 참조 시퀀스의 인덱스 순서를 벗어나지 못하도록 설정할 수 있다. 그러므로 첫 번째 인덱스를 계산할 경우 인덱스 1과 33 이상의 인덱스 33~64의 페널티를 계산하여 페널티 값이 가장 낮은 인덱스가 최종 시퀀스에 추가된다. 이런 과정을 반복하여 N=26 길이의 시퀀스를 설계하며, 만약 32 이하의 인덱스 중 1이 추가된 경우 이후 32이하의 시퀀스 중 다음 순서의 인덱스인 2의 페널티와 33 이상의 인덱스들의 페널티를 비교하여 추가할 인덱스를 결정한다. 이러한 과정을 반복할 경우 32 이하의 인덱스는 기존 N=25에서 설계된 참조 인덱스 시퀀스의 순서를 벗어나지 않으며 N=26 길이의 시퀀스 설계가 가능해진다.
즉 이렇게 설계된 N=26 시퀀스에서 32이하의 인덱스를 순서대로 추출할 경우 N=25에서 설계된 참조 인덱스 시퀀스와 동일한 시퀀스가 생성된다. 이러한 알고리듬을 반복하여 N=26에서 설계된 시퀀스를 참조 시퀀스로 다시 N=27에서 시퀀스를 설계해 나가고, 이때 N=26에서 설계된 참조 시퀀스의 순서는 그대로 유지될 수 있도록 한다. 이렇게 가장 긴 길이인 N=210까지 알고리듬을 반복하여 시퀀스를 설계해 나가게 되면, 짧은 길이에서의 성능을 보장할 수 있는 긴 길이의 단일 시퀀스가 설계된다. 이용하는 부호 길이에 따라 가장 짧은 길이 N=25와 가장 긴 길이 N=210의 기준은 다양하게 다른 값으로 설정할 수 있다.
그러면 이상에서 설명된 내용을 첨부된 도면을 참조하여 더 살펴보기로 한다.
도 5는 본 발명에 따라 서로 다른 길이 별로 시퀀스를 생성하기 위한 과정을 설명하기 위한 개념도이다.
도 5를 참조하면, 길이 25에 해당하는 최적화된 비트 채널 인덱스 시퀀스 510을 생성할 수 있다. 이후 길이 26에 해당하는 최적화된 비트 채널 인덱스 시퀀스를 생성하는 경우 기존에 길이 25에 해당하는 최적화된 비트 채널 인덱스 시퀀스 510은 그대로 이용하는 방식을 사용한다. 즉, 앞에서 설명한 바와 같이 N=25에서 설계된 참조 시퀀스의 순서는 그대로 유지하고, 이후의 시퀀스 520만을 새롭게 정의하는 것이다. 따라서 길이 26에 해당하는 최적화된 비트 채널 인덱스 시퀀스를 생성하는 경우 새롭게 정의되는 시퀀스 520은 시퀀스 번호 33~64까지의 시퀀스들이 가장 양호한 채널부터 가장 나쁜 채널 순으로 배열될 수 있다.
이와 같은 방식으로 27의 길이를 갖는 시퀀스를 생성하는 경우 다시 26의 길이를 갖는 시퀀스는 그대로 유지되고, 나머지 시퀀스들만 새롭게 생성할 수 있다. 또한 28의 길이를 갖는 시퀀스를 생성하는 경우에도 27의 길이를 갖는 시퀀스는 그대로 유지되고 나머지 길이를 갖는 시퀀스를 생성할 수 있다. 만일 시스템에서 원하는 최대 전송 길이가 210인 경우 위의 방식을 이용하여 210의 길이까지를 생성할 수 있다.
이후 이와 같은 방식으로 설계된 최적화된 비트 채널 인덱스 시퀀스를 사용하는 경우 전송해야 하는 데이터의 길이가 25의 길이를 갖더라도 이미 25의 길이에 최적화된 길이에 맞춰 설계되어 있기 때문에 전송 효율을 극대화할 수 있다. 뿐만 아니라 전송해야 하는 데이터의 길이가 26의 길이를 갖는 경우 26에서 설계된 단일 시퀀스를 유지하며 더 긴 길이의 시퀀스를 설계하였으므로 26에서의 전송 효율을 높일 수 있다.
도 6은 본 발명에 따른 단일 부호 시퀀스 설계 방법의 순서도이다.
도 6을 참조하면, 600단계에서 각각의 부호율 예를 들어 R1, R2, …, RT에 대하여 최적화된 비트 채널 인덱스 시퀀스들인 S1, S2, …, ST를 생성한다. 이후 602단계에서 i 값을 1로 설정하고, i 값이 T 값보다 큰가를 검사할 수 있다. 앞에서 설명한 바와 같이 i 값이 T 값보다 큰 경우 최종 시퀀스의 설계를 완료한 경우가 될 수 있다. 하지만 최초 i 값이 1fh 설정된 경우 6060단계로 진행하여 j값을 1로 설정한다. 이후 608단계로 진행하여 j 값이 N값보다 큰가를 검사한다. 여기서 N은 설정된 부호 길이가 될 수 있다. 608단계의 검사결과 j가 N보다 크지 않은 경우 610단계로 진행하여 앞에서 설명한 바와 같은 <수학식 3> 또는 <수학식 4> 또는 동일한 개념을 이용하여 패널티를 계산할 수 있다. 즉, Si에서 패널티 Wj를 계산할 수 있다. 324단계의 동작은 부호 길이만큼 이루어질 때까지 수행될 수 있다. 이후 모든 부호 길이에 대하여 610단계를 수행한 후 616단계로 진행할 수 있다. 616단계로 진행하면, i 값을 1 증가시킨 후 604단계를 반복하게 된다.
앞서 설명한 도 3에서와 유사하게 도 6에서는 i 값이 T보다 크다는 것은 모든 부호율에 대한 극부호 시퀀스들의 처리가 완료되었다는 것을 의미한다. 따라서 i 값은 1보다 크고 T보다 작거나 같은 값이 될 수 있다. 604단계의 검사결과 모든 부호율에 대한 극부호 시퀀스들의 처리가 완료되지 않은 경우 606단계로 진행하여 앞에서 설명한 바와 같은 <수학식 3> 또는 <수학식 4> 또는 동일한 개념을 이용하여 패널티를 계산할 수 있다. 즉, Si에서 패널티 Wi를 계산할 수 있다. 이후 608단계에서 계산된 Wi에 기반하여 극폴라 코드 단일 시퀀스 Q에 매핑하여 삽입할 수 있다. 이후 610단계로 진행하여 i값을 1증가시킨다. 이와 같은 방식으로 하나의 부호율마다 극폴라 코드 단일 시퀀스 Q를 생성할 수 있다.
특정한 길이에 대하여 모든 부호율에서 최적화된 비트 채널 인덱스 시퀀스를 생성한 경우 604단계에서 620단계로 진행할 수 있다. 그러면 612단계에서는 현재 만들어진 시퀀스를 특정한 길이에서 모든 부호율에 적용할 수 있는 최종 시퀀스로 결정할 수 있다. 이상에서 설명한 방법을 통해 특정한 길이에 대하여 각각의 부호율마다 최적의 비트 채널 인덱스 시퀀스를 생성하고, 생성된 최종 시퀀스를 갱신할 수 있다.
위의 방법을 통해 생성된 비트 시퀀스들은 아래의 표와 같이 설정될 수 있다.
먼저 목표 블록 오류율(Target Block Error Rate)이 10%이고, 길이가 32(25)인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 1>과 같이 예시할 수 있다. 또한 목표 블록 오류율에 따라 부호율이 변경될 수 있음은 이 분야의 당업자에게 자명하다.
1 2 3 5 9 17 4 6 7 10 11 18 13 19 21 8 25 12 14 20 15 22 23 26 27 29 16 24 28 30 31 32 |
상기 <표 1>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순으로 정리된 것이다.
또한 목표 블록 오류율(Target Block Error Rate)이 10%이고, 길이가 64(26)인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 2>와 같이 예시할 수 있다.
1 2 3 5 9 17 4 33 6 7 10 11 18 13 19 34 21 35 8 25 37 12 41 14 20 15 49 22 36 23 26 38 27 39 42 29 16 43 50 45 24 51 53 28 40 57 30 44 31 46 52 47 54 55 58 32 59 61 48 56 60 62 63 64 |
상기 <표 2>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순으로 정리된 것이다.
목표 블록 오류율(Target Block Error Rate)이 10%이고, 길이가 128(27)인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 3>과 같이 예시할 수 있다.
1 2 3 5 9 17 4 33 6 65 7 10 11 18 13 19 34 21 35 8 25 66 37 12 67 41 14 69 20 15 49 22 73 36 23 26 81 38 27 97 39 68 29 42 16 70 43 50 71 45 74 24 51 75 53 82 28 77 40 57 83 30 98 44 31 85 99 72 46 89 52 101 47 76 54 105 78 55 84 58 79 113 32 59 86 100 61 87 90 48 102 91 103 93 106 56 80 107 60 114 109 88 115 62 63 117 92 104 121 94 108 95 110 116 111 64 118 119 122 96 123 125 112 120 124 126 127 128 |
상기 <표 3>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순으로 정리된 것이다.
목표 블록 오류율(Target Block Error Rate)이 10%이고, 길이가 256(28)인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 4>와 같이 예시할 수 있다.
1 2 3 5 9 17 4 33 6 65 7 10 129 11 18 13 19 34 21 35 8 25 66 37 12 67 41 14 130 69 20 49 15 131 73 22 36 133 23 81 26 38 137 27 97 39 68 29 42 145 16 70 43 50 161 71 45 132 74 51 24 75 193 134 53 82 28 77 135 40 57 83 138 30 98 85 139 31 44 146 99 141 72 89 46 147 52 101 47 162 76 149 54 105 163 78 55 153 136 84 58 113 194 79 165 32 59 140 86 195 169 61 100 87 142 197 90 48 148 177 102 143 91 201 150 103 93 106 56 164 151 209 80 154 107 60 114 166 155 109 225 167 115 88 196 62 157 170 117 63 144 198 171 92 178 104 121 199 173 94 202 179 152 95 108 203 181 210 156 110 205 168 185 116 211 158 111 226 64 118 213 159 172 227 119 200 217 174 122 180 229 175 96 123 204 182 233 125 206 183 112 212 186 241 207 160 187 214 120 228 189 215 218 176 230 124 219 231 126 221 234 184 208 127 235 188 242 237 216 243 190 191 245 220 232 249 222 236 223 128 238 244 239 192 246 247 250 224 251 253 240 248 252 254 255 256 |
상기 <표 4>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순으로 정리된 것이다.
목표 블록 오류율(Target Block Error Rate)이 10%이고, 길이가 512(29)인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 5>와 같이 예시할 수 있다.
1 2 3 5 9 17 33 4 6 65 7 10 129 11 18 13 19 257 34 21 35 8 25 66 37 12 67 41 130 14 69 20 49 15 131 73 22 133 258 36 23 81 26 259 38 137 27 97 39 68 261 29 42 145 70 16 43 265 50 161 71 45 132 74 51 24 273 193 75 134 53 82 28 289 77 135 57 40 83 138 260 30 98 139 85 321 31 44 262 146 99 141 89 72 46 263 147 101 52 385 266 47 162 76 149 105 267 54 163 274 153 78 55 136 269 113 84 58 194 165 79 275 32 59 195 290 140 86 169 277 61 100 87 291 197 142 90 281 177 148 48 264 102 322 143 91 293 201 103 150 323 93 268 106 297 56 209 164 151 386 107 80 154 325 270 305 114 60 166 276 225 155 109 387 271 329 115 167 88 196 62 157 170 278 389 117 63 337 292 171 279 144 198 92 282 178 121 393 104 199 173 294 94 353 202 283 179 152 295 95 324 108 401 203 285 298 181 210 156 205 110 326 299 272 185 417 168 211 116 306 111 158 327 301 226 388 64 330 213 307 118 159 172 280 449 227 331 119 390 309 217 200 174 122 338 284 229 333 180 391 313 96 175 123 296 339 394 204 286 233 182 354 125 341 395 287 300 206 183 402 355 241 112 212 186 397 345 207 328 302 403 160 187 357 308 214 303 418 120 405 332 189 228 215 361 310 218 419 176 409 334 124 311 230 392 219 369 340 314 450 421 335 231 126 221 288 315 234 184 451 396 342 425 127 208 235 317 356 343 453 398 242 188 346 433 237 304 404 358 399 347 243 216 190 457 359 406 349 245 362 191 312 420 407 220 465 336 363 410 249 232 370 316 422 222 411 365 481 371 128 423 223 236 344 452 318 413 426 373 319 238 400 454 427 348 244 434 239 360 377 455 429 350 192 458 246 435 408 351 364 459 247 437 250 466 412 366 461 441 424 224 251 372 467 414 367 482 320 253 469 374 415 428 483 240 375 456 473 430 378 436 485 431 352 379 460 248 438 489 381 462 439 252 368 468 442 497 463 416 443 254 470 376 484 445 471 255 474 432 486 380 475 487 382 477 490 440 464 383 491 444 498 493 472 499 446 256 447 501 476 488 505 478 492 479 384 494 500 495 448 502 503 506 480 507 509 496 504 508 510 511 512 |
상기 <표 5>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순으로 정리된 것이다.
목표 블록 오류율(Target Block Error Rate)이 10%이고, 길이가 1024(210)인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 6> 및 <표 6b>와 같이 예시할 수 있다. 하기의 <표 6> 및 <표 6b>는 <표 6> 이후에 <표 6b>가 연결된 형태로 이해될 수 있다.
1 2 3 5 9 17 33 4 6 65 7 10 129 11 18 13 257 19 34 21 35 513 8 25 66 37 12 67 41 130 69 14 20 49 15 131 73 22 133 258 36 81 23 26 259 137 38 27 97 261 39 68 514 145 29 42 70 265 43 16 515 161 50 71 45 132 74 517 273 51 24 193 75 134 53 521 82 289 28 77 135 57 83 40 138 260 30 529 98 321 139 85 31 44 262 146 99 141 545 89 72 263 46 147 385 101 266 52 516 47 162 149 76 577 267 105 54 163 274 518 153 78 269 55 136 113 194 84 58 165 275 519 79 641 522 195 32 59 290 140 86 169 277 523 61 100 291 87 197 769 142 530 281 177 90 264 148 48 322 525 102 143 293 91 201 531 103 150 323 546 93 297 268 106 209 56 533 164 151 386 325 107 154 80 547 270 305 537 114 225 166 60 276 387 155 109 578 520 271 329 549 115 167 196 88 62 157 278 170 389 579 337 117 553 63 524 292 279 171 198 144 92 642 282 393 581 178 121 199 353 104 173 526 561 294 283 202 94 179 532 643 152 585 401 527 295 324 95 203 108 285 298 181 534 645 210 770 593 156 205 326 299 110 417 272 185 548 535 211 168 306 116 771 649 111 538 327 158 301 226 388 609 330 64 213 550 307 449 118 159 539 172 280 773 227 657 331 551 217 309 390 119 580 541 200 338 554 122 174 229 333 284 777 391 180 313 673 123 175 96 339 582 555 296 394 528 204 233 286 562 354 182 125 583 341 557 395 785 644 287 586 300 206 183 563 705 402 241 355 112 536 186 212 397 345 207 587 328 646 302 565 403 801 357 160 187 594 308 214 589 418 303 540 647 405 120 569 189 361 332 595 228 215 650 552 772 310 833 419 218 542 610 409 176 597 651 334 124 311 230 369 392 450 219 543 421 774 314 556 340 658 611 335 231 653 601 126 221 897 451 234 315 288 775 584 184 659 342 558 396 425 613 127 778 564 235 317 208 674 356 343 559 453 661 242 398 433 617 346 188 588 779 237 566 404 304 675 358 786 457 399 243 347 665 216 190 781 590 567 625 648 706 359 677 406 787 570 596 245 349 191 362 591 465 312 420 407 220 707 802 571 544 681 249 363 652 598 410 336 789 232 481 370 573 422 316 222 803 612 709 599 411 365 654 689 793 602 128 371 223 423 236 834 452 660 776 344 318 560 413 805 614 426 655 713 603 373 319 835 238 615 427 662 454 |
[표 6b]
상기 <표 6> 및 <표 6b>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순으로 정리된 것이다.
다음으로 목표 블록 오류율(Target Block Error Rate)이 1%이고, 길이가 32(25)인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 7>과 같이 예시할 수 있다.
1 2 3 5 9 17 4 6 7 10 11 18 13 19 21 25 8 12 14 20 15 22 23 26 27 29 16 24 28 30 31 32 |
상기 <표 7>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의으로 정리된 것이다.
목표 블록 오류율(Target Block Error Rate)이 1%이고, 길이가 64(26)인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 8>과 같이 예시할 수 있다.
1 2 3 5 9 17 33 4 6 7 10 11 18 13 19 34 21 35 25 8 37 41 12 49 14 20 15 22 36 23 26 38 27 39 29 42 43 16 50 45 51 24 53 28 57 40 30 31 44 46 52 47 54 55 58 59 32 61 48 56 60 62 63 64 |
상기 <표 8>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순으로 정리된 것이다.
목표 블록 오류율(Target Block Error Rate)이 1%이고, 길이가 128(27)인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 9>와 같이 예시할 수 있다.
1 2 3 5 9 17 33 4 65 6 7 10 11 18 13 19 34 21 35 25 66 8 37 67 41 12 69 49 14 20 73 15 22 81 36 23 26 97 38 27 39 68 29 42 43 70 16 50 71 45 74 51 24 75 53 82 77 57 28 83 40 98 30 85 31 99 44 89 101 72 46 52 47 105 76 54 113 78 55 58 84 79 59 32 86 61 100 87 90 48 102 91 103 93 106 56 107 80 114 60 109 115 88 62 117 63 92 121 104 94 95 108 110 116 111 64 118 119 122 123 96 125 112 120 124 126 127 128 |
상기 <표 9>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순으로 정리된 것이다.
목표 블록 오류율(Target Block Error Rate)이 1%이고, 길이가 256(28)인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 10>과 같이 예시할 수 있다.
1 2 3 5 9 17 33 4 65 6 129 7 10 11 18 13 19 34 21 35 25 66 37 8 67 41 12 130 69 49 14 131 73 20 15 133 81 22 137 36 23 97 26 38 145 27 39 68 29 42 161 43 70 16 50 193 71 45 132 74 51 24 75 53 134 82 77 135 57 28 83 138 40 98 85 30 139 99 146 31 44 89 141 147 101 72 46 162 52 149 105 47 163 76 54 153 113 194 165 78 55 136 58 84 195 79 169 59 32 86 140 197 61 177 100 87 142 201 90 148 102 48 143 91 209 103 150 93 106 164 151 56 225 107 154 80 114 166 109 155 60 115 167 196 157 170 62 88 117 171 63 198 144 121 178 92 199 173 104 202 179 94 152 203 181 95 108 210 205 185 156 110 211 168 116 226 111 158 213 64 118 159 227 172 217 119 229 200 122 174 180 123 175 233 96 204 182 125 241 206 183 186 212 112 207 187 160 214 189 120 228 215 218 230 176 219 124 231 221 234 126 184 127 235 208 242 188 237 243 216 190 245 191 220 249 232 222 223 128 236 238 244 239 192 246 247 250 251 224 253 240 248 252 254 255 256 |
상기 <표 10>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순으로 정리된 것이다.
목표 블록 오류율(Target Block Error Rate)이 1%이고, 길이가 512(29)인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 11>과 같이 예시할 수 있다.
1 2 3 5 9 17 33 4 65 6 129 7 10 257 11 18 13 19 34 21 35 25 66 37 8 67 41 130 12 69 49 131 14 73 20 15 258 133 81 22 259 137 36 23 97 26 261 145 38 27 39 265 68 29 42 161 43 70 273 193 16 50 71 45 132 74 51 289 75 24 53 134 82 321 77 135 57 83 28 138 260 40 98 385 85 139 30 262 146 99 31 89 141 44 263 147 101 266 72 46 162 149 105 52 267 47 163 274 76 153 113 54 269 194 165 275 78 55 136 58 84 195 290 79 169 277 59 197 291 32 86 140 177 281 61 100 87 322 293 201 142 90 264 148 323 102 143 91 297 48 209 103 386 150 93 325 106 268 305 225 164 151 387 56 107 154 329 270 80 114 166 109 276 155 60 271 389 115 337 167 196 157 393 170 278 62 88 117 353 171 292 279 198 63 121 282 178 144 92 401 173 199 294 283 104 202 179 94 295 417 324 203 285 152 181 298 95 108 210 205 185 299 326 449 211 156 306 110 272 301 327 168 116 226 111 388 213 330 307 158 227 64 118 159 331 217 172 280 309 390 338 119 229 333 122 313 391 200 174 339 284 394 233 180 123 175 354 96 296 341 204 395 286 125 182 241 355 402 287 345 397 183 206 300 186 403 212 357 112 207 328 302 187 418 405 160 361 308 214 303 189 419 120 215 228 332 409 369 310 218 450 421 311 230 334 176 219 392 124 314 451 340 425 335 231 221 315 234 126 453 288 342 396 184 433 127 235 317 356 343 208 242 457 398 346 237 188 404 243 358 399 304 347 465 190 216 359 245 406 349 362 191 481 420 407 312 249 363 220 410 336 370 232 422 365 411 316 222 371 423 452 413 128 223 426 236 318 344 373 427 454 319 238 377 400 434 348 244 429 455 239 360 458 435 350 192 246 408 459 437 351 247 364 466 250 461 441 412 467 366 251 224 424 372 482 367 414 469 253 320 483 374 415 428 473 375 240 485 456 378 430 436 489 379 431 352 460 248 438 381 497 462 439 252 442 468 368 463 443 416 254 470 445 255 376 484 471 474 486 432 475 380 487 477 490 382 440 383 491 464 498 493 444 499 472 446 256 501 447 476 505 488 478 479 384 492 494 500 495 448 502 503 506 507 480 509 496 504 508 510 511 512 |
상기 <표 11>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순으로 정리된 것이다.
목표 블록 오류율(Target Block Error Rate)이 1%이고, 길이가 1024(210)인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 12> 및 <표 12b>와 같이 예시할 수 있다. 하기의 <표 12> 및 <표 12b>는 <표 12> 이후에 <표 12b>가 연결된 형태로 이해될 수 있다.
1 2 3 5 9 17 33 4 65 6 129 7 10 257 11 18 13 513 19 34 21 35 25 66 37 8 67 41 130 12 69 49 131 73 14 20 258 15 133 81 22 259 137 97 36 23 26 261 514 145 38 27 515 265 39 68 161 29 42 517 273 70 43 193 50 16 71 45 521 132 74 51 289 75 134 53 24 529 82 321 77 135 57 83 138 260 28 545 385 98 40 85 139 30 262 146 99 577 89 141 31 44 263 147 101 266 516 72 162 46 641 149 105 267 52 47 163 518 274 153 76 113 269 54 194 769 165 275 519 78 55 136 522 195 290 58 84 169 79 277 523 59 197 291 140 86 32 177 281 530 61 525 322 201 293 100 87 142 531 90 323 264 148 297 102 143 91 546 48 209 533 386 103 325 150 93 547 305 268 106 225 537 164 151 387 56 329 107 578 154 549 270 114 80 166 389 109 276 155 579 520 271 60 337 115 553 167 196 157 393 170 278 642 581 117 62 88 353 561 524 171 292 279 198 63 121 643 401 282 585 178 144 173 199 92 526 294 283 202 179 770 645 104 532 593 417 94 527 295 324 285 203 181 152 298 95 771 649 210 534 108 205 609 449 185 299 326 548 211 535 156 773 306 110 657 272 301 327 538 226 168 116 388 213 111 330 307 550 158 777 539 227 673 64 217 331 118 159 309 551 390 172 280 580 541 338 229 554 119 333 785 313 391 122 200 705 174 339 555 582 233 394 284 180 123 175 562 354 801 341 96 296 528 583 557 395 241 125 204 644 286 182 586 563 355 402 345 397 287 183 206 300 587 833 565 403 357 646 186 536 212 112 207 594 418 589 328 569 302 187 405 647 361 897 595 160 214 308 650 772 303 540 189 419 409 369 610 215 228 332 120 597 552 651 310 218 450 421 542 774 611 658 311 230 601 334 219 653 176 392 124 451 543 314 425 340 556 775 231 335 659 613 221 778 453 315 234 126 674 584 433 342 288 558 396 661 617 184 127 235 317 779 564 457 343 559 675 356 786 242 208 398 665 237 346 625 588 781 706 677 188 465 243 566 404 358 399 347 304 787 567 590 707 245 802 681 359 648 190 349 216 406 570 481 596 362 789 591 191 249 420 407 571 312 709 803 363 220 410 689 598 652 544 793 370 573 336 834 232 422 365 411 713 599 805 612 222 316 371 654 602 423 413 452 835 776 223 128 660 809 721 426 614 655 373 236 603 318 344 560 898 427 837 615 |
[표 12b]
상기 <표 12> 및 <표 12b>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순으로 정리된 것이다.
다음으로 목표 블록 오류율(Target Block Error Rate)이 0.1%이고, 길이가 64(26)인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 13>과 같이 예시할 수 있다.
1 2 3 5 9 17 33 4 6 7 10 11 18 13 19 34 21 35 25 37 8 41 12 49 14 20 15 22 23 36 26 38 27 39 29 42 43 50 16 45 51 53 24 57 28 40 30 31 44 46 52 47 54 55 58 59 32 61 48 56 60 62 63 64 |
상기 <표 13>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순으로 정리된 것이다.
다음으로 목표 블록 오류율(Target Block Error Rate)이 0.1%이고, 길이가 128(27)인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 14>와 같이 예시할 수 있다.
1 2 3 5 9 17 33 65 4 6 7 10 11 18 13 19 34 21 35 25 66 37 67 8 41 69 49 12 73 14 81 20 15 22 97 23 36 26 38 27 39 29 68 42 43 70 50 45 71 16 74 51 75 53 24 82 77 57 83 28 98 85 40 30 99 89 31 44 101 72 46 105 52 47 113 76 54 55 78 58 84 79 59 86 32 61 87 100 90 102 91 48 103 93 106 107 56 114 80 109 60 115 117 62 88 63 121 92 104 94 95 108 110 116 111 118 64 119 122 123 96 125 112 120 124 126 127 128 |
상기 <표 14>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순으로 정리된 것이다.
다음으로 목표 블록 오류율(Target Block Error Rate)이 0.1%이고, 길이가 256(28)인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 15>와 같이 예시할 수 있다.
1 2 3 5 9 17 33 65 4 129 6 7 10 11 18 13 19 34 21 35 25 66 37 67 41 8 130 69 49 12 131 73 133 14 81 20 15 137 97 22 145 36 23 26 161 38 27 39 29 68 193 42 43 70 50 45 71 16 132 74 51 75 53 134 82 24 77 57 135 83 138 28 98 85 139 40 99 146 30 89 141 31 101 147 44 162 149 105 72 46 163 52 47 153 113 194 76 165 54 195 169 55 78 136 58 84 79 197 177 59 86 140 201 32 61 87 100 209 142 90 148 102 143 91 48 225 103 93 150 106 151 164 107 56 154 114 109 166 155 80 115 60 167 157 196 170 117 62 88 171 121 198 63 178 173 199 144 92 202 179 104 203 94 181 210 152 95 205 185 108 211 156 110 226 213 116 168 111 158 227 217 159 118 64 229 172 119 122 233 200 174 123 180 175 241 96 204 125 182 183 206 186 212 207 112 187 214 160 189 215 228 120 218 230 219 176 124 231 221 234 126 235 184 127 242 208 237 188 243 245 190 216 191 249 220 232 222 223 128 236 238 244 239 246 192 247 250 251 224 253 240 248 252 254 255 256 |
상기 <표 15>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순으로 정리된 것이다.
다음으로 목표 블록 오류율(Target Block Error Rate)이 0.1%이고, 길이가 512(29)인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 16>과 같이 예시할 수 있다.
1 2 3 5 9 17 33 4 65 6 129 7 10 257 11 18 13 19 34 21 35 25 66 37 67 41 8 130 69 49 131 12 73 258 133 81 14 20 15 259 137 97 22 261 145 36 23 26 265 161 38 27 273 193 39 68 29 42 289 43 70 50 45 71 132 16 74 51 321 75 53 385 134 82 24 77 57 135 83 260 138 98 28 85 139 262 40 99 146 89 30 141 263 101 31 147 266 44 162 149 105 267 72 46 163 153 274 113 52 269 194 47 165 76 275 54 195 169 290 277 55 78 136 58 197 84 291 79 177 281 59 322 201 86 293 140 61 32 87 323 100 209 297 142 90 264 386 325 225 148 143 102 305 91 48 103 387 93 150 329 106 268 151 164 389 107 154 337 56 270 114 109 166 155 276 393 80 271 115 353 167 157 401 60 196 170 117 278 62 171 279 88 121 198 292 417 178 63 282 173 199 294 144 92 283 179 202 449 295 104 285 203 181 324 94 298 210 152 95 205 185 299 108 326 211 306 301 226 327 156 213 110 388 307 272 330 227 217 116 111 168 331 158 309 390 229 159 118 64 338 333 313 172 280 119 391 233 339 394 122 354 241 341 200 174 395 123 284 180 175 296 355 125 96 402 345 204 286 397 182 357 403 287 183 206 300 186 418 361 405 212 207 112 187 328 302 419 409 369 214 308 189 303 160 450 421 215 228 332 120 310 218 451 425 311 230 219 334 392 314 453 433 124 176 340 231 335 221 315 234 126 457 342 396 317 235 288 127 184 343 242 356 465 237 398 346 208 243 404 399 188 358 347 481 304 245 359 349 190 406 216 362 249 191 407 420 363 410 312 370 365 220 422 411 336 232 371 423 222 413 316 452 426 373 223 128 236 318 427 377 454 344 319 434 238 429 455 400 348 244 435 239 458 360 459 437 350 246 192 466 408 351 247 461 441 364 250 467 251 412 482 366 469 372 424 224 253 367 483 414 473 415 374 320 485 428 375 489 240 378 456 430 379 436 431 497 352 381 460 248 438 439 462 442 252 468 463 368 443 254 470 416 445 255 471 484 376 474 486 475 432 380 487 477 490 382 491 440 383 498 464 493 499 444 501 446 472 256 447 505 476 488 478 479 384 492 494 500 495 502 448 503 506 507 480 509 496 504 508 510 511 512 |
상기 <표 16>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순으로 정리된 것이다.
다음으로 목표 블록 오류율(Target Block Error Rate)이 0.1%이고, 길이가 1024(210)인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 17> 및 <표 17b>와 같이 예시할 수 있다. 하기의 <표 17> 및 <표 17b>는 <표 17> 이후에 <표 17b>가 연결된 형태로 이해될 수 있다.
1 2 3 5 9 17 33 4 65 6 129 7 10 257 11 18 13 513 19 34 21 35 25 66 37 67 41 130 8 69 49 131 73 12 258 133 81 14 259 20 137 15 97 261 514 22 145 36 23 515 265 26 161 517 38 27 273 193 39 68 29 42 521 289 43 70 50 529 45 71 321 132 16 74 51 545 75 53 134 385 82 77 24 57 135 577 83 260 138 98 85 28 139 641 262 99 146 40 89 141 30 263 147 101 31 266 769 516 44 162 149 105 267 72 163 46 518 274 153 113 269 52 47 194 165 519 275 76 522 54 195 290 169 277 55 78 523 136 197 291 58 177 84 281 79 530 59 525 322 201 293 86 531 323 61 140 32 209 297 87 100 546 142 90 533 386 325 264 148 305 225 143 102 91 547 537 387 48 103 329 93 150 578 549 106 268 389 151 164 337 579 107 553 154 270 56 114 393 109 642 166 155 276 581 353 520 271 80 561 115 167 157 196 60 401 643 170 117 278 585 770 417 524 62 171 279 292 121 198 645 88 593 282 178 63 173 199 526 294 283 144 179 771 202 92 649 449 532 609 527 295 285 203 181 104 324 94 298 773 657 210 534 205 185 152 95 299 326 211 108 777 535 548 673 306 301 327 538 226 213 388 156 110 307 330 785 705 550 272 539 227 116 168 111 217 331 158 309 801 551 541 390 229 580 338 159 118 64 554 333 313 172 280 391 119 233 339 555 394 582 833 122 200 174 354 562 341 241 123 557 284 395 583 180 175 644 355 563 586 897 402 125 296 528 345 96 397 204 286 182 587 357 565 403 287 646 183 594 206 300 418 589 361 569 405 647 186 595 419 772 369 650 212 207 536 187 328 112 302 409 610 214 597 450 421 651 189 308 303 540 160 774 215 228 611 332 658 120 552 601 310 218 451 653 425 542 775 613 659 311 230 219 334 453 543 392 778 314 433 176 124 340 231 674 617 661 221 556 335 457 315 234 779 675 126 584 342 558 396 317 235 665 625 786 288 781 465 706 677 127 184 564 343 242 559 356 237 787 481 707 681 346 802 398 243 588 566 208 404 399 358 188 789 347 709 689 803 245 567 359 590 304 349 648 406 190 570 362 216 596 249 793 591 191 407 420 713 571 834 363 805 410 598 652 312 370 573 220 365 544 422 411 835 721 809 599 371 612 898 336 654 232 602 423 222 837 737 413 316 817 452 373 776 426 660 655 603 614 223 899 128 236 318 841 377 427 344 615 454 605 560 662 434 618 319 901 429 780 455 238 849 663 676 435 400 619 458 244 239 905 865 666 348 626 782 568 360 621 |
[표 17b]
상기 <표 17> 및 <표 17b>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순으로 정리된 것이다.
이상에서 설명한 <표 1> 내지 <표 17b>의 내용은 각각의 부호율에 따라 서로 다른 최적화된 비트 채널 인덱스 시퀀스를 갖도록 구성하는 경우이다. 하지만, <표 1> 내지 <표 17b>과 같이 구성하는 경우 단말의 복잡도가 증가할 수 있다. 따라서 본 발명의 두 번째 실시 예에서 설명한 바와 같이 최대 길이의 시퀀스 하나만을 갖도록 구성하고, 이를 이용하여 짧은 길이를 갖는 데이터를 전송해야 하는 경우 해당하는 길이에 맞춰 최적화된 비트 채널 인덱스의 시퀀스를 선택해 사용할 수도 있다. 이처럼 최대 길이를 1024로 가정하는 경우 각각 요구되는 또는 목표 블록 오류율에 따라 아래와 같이 구성할 수 있다.
목표 블록 오류율(Target Block Error Rate)이 10%인 경우 극부호의 단일시퀀스를 사용하는 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 18> 및 <표 18b>와 같이 예시할 수 있다. 하기의 <표 18> 및 <표 18b>는 <표 18> 이후에 <표 18b>가 연결된 형태로 이해될 수 있다.
1 2 3 5 9 17 33 4 6 65 7 10 129 11 18 13 257 19 34 21 35 8 25 66 37 67 12 41 130 69 14 49 20 15 131 73 22 133 258 36 81 23 26 259 137 38 27 97 261 39 68 145 29 42 265 70 43 16 161 50 71 45 132 74 273 51 193 24 75 134 53 289 82 77 28 135 57 83 138 40 260 321 30 98 139 85 262 31 44 146 99 141 89 385 263 72 147 46 101 266 52 47 513 514 515 517 521 529 545 516 162 76 149 577 54 105 267 163 274 518 78 55 153 136 269 84 58 79 113 194 165 275 519 641 522 32 59 140 86 195 290 169 277 523 100 61 87 291 142 197 769 530 90 281 48 148 177 264 102 322 525 143 91 293 201 531 150 103 323 546 93 268 106 297 56 164 151 209 533 386 80 154 107 325 547 270 305 537 60 114 166 276 155 109 225 387 578 520 271 329 549 167 88 115 196 62 157 170 278 389 579 63 117 337 553 524 292 144 198 171 279 92 642 282 581 178 104 121 393 199 173 294 94 353 526 561 202 283 179 532 643 152 585 527 295 108 95 324 401 203 285 298 181 534 645 210 770 593 156 110 205 326 299 272 168 185 417 548 535 116 211 306 771 649 158 111 538 327 301 226 388 609 64 330 118 213 550 307 159 172 280 449 539 773 227 657 331 551 119 390 309 200 217 580 541 174 122 338 554 284 180 229 333 777 391 175 96 313 673 123 296 339 582 555 394 528 204 286 182 233 562 354 125 583 341 557 395 785 644 287 586 300 206 183 563 402 355 112 212 186 241 705 536 397 345 207 587 328 646 302 565 403 160 187 357 801 594 308 214 589 303 418 540 647 120 405 569 332 228 189 215 361 595 650 552 772 310 833 218 419 542 610 176 409 597 651 334 230 124 311 392 219 369 340 314 450 543 421 774 556 658 611 335 231 653 601 126 221 897 288 315 234 184 451 775 584 659 396 342 558 425 613 208 127 778 564 235 317 674 356 343 559 453 661 398 188 242 346 433 617 588 779 237 566 304 404 675 358 786 399 347 216 243 190 457 665 781 590 567 625 648 706 359 677 406 787 570 596 349 191 245 362 591 312 420 407 220 465 707 802 571 544 681 |
[표 18b]
상기 <표 18> 및 <표 18b>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순으로 정리된 것이다.
목표 블록 오류율(Target Block Error Rate)이 1%인 경우 극부호의 단일시퀀스를 사용하는 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 19> 및 <표 19b>와 같이 예시할 수 있다. 하기의 <표 19> 및 <표 19b>는 <표 19> 이후에 <표 19b>가 연결된 형태로 이해될 수 있다.
1 2 3 5 9 17 33 4 6 65 7 10 129 11 18 13 19 34 21 35 25 257 513 66 8 37 67 41 12 130 69 49 14 131 20 73 15 258 133 22 81 259 137 36 23 26 97 261 514 38 145 27 515 39 265 68 29 42 161 517 43 70 273 16 50 193 71 45 521 132 74 51 289 24 75 53 134 529 82 321 77 135 28 57 83 138 260 545 40 98 385 30 85 139 262 146 31 99 577 44 89 141 263 147 101 266 516 72 46 162 641 52 149 47 105 267 163 518 274 76 54 153 113 269 194 769 165 275 519 78 55 136 522 58 84 195 290 79 169 277 523 59 32 86 140 197 291 61 177 281 530 525 100 87 322 293 142 201 531 90 264 148 323 48 102 143 91 297 546 209 533 103 386 150 93 325 547 106 268 305 164 151 56 225 537 387 107 154 329 578 549 270 80 114 166 60 109 276 155 271 389 579 520 115 337 553 167 196 157 393 170 278 642 581 88 62 117 353 561 524 171 292 279 63 198 144 92 121 643 282 178 401 585 199 173 526 294 283 104 202 179 770 645 532 593 94 295 417 527 324 152 203 285 181 298 95 771 649 108 210 534 205 609 185 299 326 449 548 156 110 211 535 773 306 657 272 301 327 538 168 116 226 111 388 158 213 330 307 550 777 539 64 118 159 227 673 331 172 217 280 309 551 390 580 541 338 119 229 554 333 785 200 122 313 391 705 174 339 555 582 284 394 180 123 175 233 562 354 801 96 296 341 528 583 557 204 395 286 182 125 241 644 586 563 355 402 287 345 397 206 183 300 587 833 565 186 403 212 357 646 536 112 207 594 328 302 187 418 589 569 405 647 160 361 897 595 308 214 650 772 303 540 189 419 120 228 215 332 409 369 610 597 552 651 310 218 450 421 542 774 611 658 311 230 601 334 176 219 653 392 124 314 451 543 340 425 556 775 335 231 659 613 221 778 315 234 126 453 674 584 288 342 396 184 433 558 661 617 127 235 317 779 |
[표 19b]
상기 <표 19> 및 <표 19b>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순으로 정리된 것이다.
목표 블록 오류율(Target Block Error Rate)이 0.1%인 경우 극부호의 단일시퀀스를 사용하는 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 20> 및 <표 20b>와 같이 예시할 수 있다. 하기의 <표 20> 및 <표 20b>는 <표 20> 이후에 <표 20b>가 연결된 형태로 이해될 수 있다.
1 2 3 5 9 17 33 4 65 6 7 129 10 257 11 18 13 513 19 34 21 35 25 66 37 67 8 41 130 69 12 49 131 73 258 133 14 81 20 15 259 137 22 97 261 514 145 23 36 515 26 265 161 517 38 27 273 39 29 68 193 42 521 289 43 70 50 529 16 45 71 132 74 51 321 545 75 53 385 134 24 82 77 57 135 577 83 260 138 28 98 85 139 641 262 40 30 99 146 89 141 263 31 44 101 147 266 516 769 162 149 72 46 105 267 163 518 52 47 153 274 113 269 194 76 165 519 275 522 54 195 169 290 277 55 78 523 136 58 84 79 197 291 177 281 530 59 525 322 86 140 201 293 531 32 61 87 323 100 209 297 546 142 90 533 264 386 325 148 102 143 91 48 225 305 547 537 103 387 93 150 329 578 549 106 268 151 164 389 107 56 154 337 579 553 270 114 80 109 166 155 276 393 642 581 271 60 115 353 520 561 167 401 157 196 643 170 117 278 585 524 62 88 171 198 63 121 279 292 770 645 417 593 178 282 173 199 526 294 144 92 283 202 179 771 649 449 532 609 527 295 104 285 203 94 181 324 298 773 657 210 534 152 95 205 185 299 108 326 211 777 535 548 673 306 301 327 538 156 110 226 213 388 307 272 785 330 550 539 116 168 111 158 227 705 217 331 309 551 541 390 580 159 118 64 229 801 338 554 333 313 172 280 119 391 122 233 339 555 394 833 582 354 200 174 562 123 180 175 241 341 557 284 395 583 644 296 96 204 125 355 563 586 402 528 345 286 397 897 182 587 357 565 403 287 646 183 594 206 300 186 418 589 361 569 405 647 595 212 207 112 187 328 302 419 772 650 536 409 369 610 214 308 597 160 189 303 450 421 651 540 774 215 228 611 332 658 120 552 601 310 218 451 653 425 542 775 613 659 311 230 219 334 392 314 453 543 778 433 176 124 340 231 674 617 661 335 221 556 315 234 126 457 779 675 584 342 558 396 317 235 665 625 786 288 184 127 781 343 242 356 465 564 706 559 677 208 237 787 398 346 188 243 404 399 358 347 481 588 707 566 681 802 789 709 689 803 304 245 567 359 590 349 648 190 406 570 216 362 596 191 249 793 |
[표 20b]
상기 <표 20> 및 <표 20b>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순으로 정리된 것이다.
한편, 목표 블록 오류율(Target Block Error Rate)이 1%이고, 총 부호 길이가 1536인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 21> 및 <표 21b>와 같이 예시할 수 있다. 하기의 <표 21> 및 <표 21b>는 가 연결된 형태로 이해될 수 있다. 또한 총 부호가 1536인 경우는 <표 21> 및 <표 21b>를 이용하여 N=1024 길이(210)로 부호화를 수행하고, 다시 <표 21>를 이용하여 N=512(25)의 길이만큼 부호화된 극부호어를 반복하여 추가 전송하는 경우가 될 수 있다. 이와 같이 수행할 수 있도록 앞선 예시들과 달리 하기의 <표 21> 및 <표 21b>에서는 각각 채널 인덱스들의 수가 512개씩으로 맞추어 구성되어 있다. 따라서 총 1536인 경우는 <표 21> 및 <표 21b>를 이용하여 N=1024 길이(210)로 부호화를 수행하고, 다시 <표 21>를 이용하여 N=512(25)의 길이만큼 부호화된 극부호어를 반복하여 추가 전송할 수 있다. 또한 하기의 <표 21> 및 <표 21b>에 예시된 수들은 채널 인덱스를 지시하는 값이며, 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순으로 정리된 것이다.
1 513 257 129 65 33 17 2 3 34 18 5 514 258 130 66 67 35 19 9 515 517 521 259 261 265 131 133 137 69 73 37 41 21 25 4 529 273 145 81 49 6 545 97 7 289 161 20 10 516 260 132 68 36 11 321 262 193 134 70 38 22 13 518 577 519 522 641 523 263 266 385 267 135 138 139 71 74 75 82 39 42 43 50 23 26 27 29 8 530 525 274 269 146 141 147 77 83 45 51 12 769 531 275 290 162 149 98 85 53 14 546 533 277 163 99 89 72 57 40 24 15 547 520 537 578 549 579 524 553 642 581 526 561 532 527 291 264 281 322 293 323 268 297 386 325 270 305 276 387 271 329 136 153 194 165 140 195 169 197 142 177 148 143 201 150 101 76 105 78 113 84 79 86 44 46 52 47 54 55 28 30 31 16 643 585 534 645 548 770 535 593 538 771 649 550 539 609 773 551 580 657 541 554 777 673 582 555 528 562 785 583 557 705 644 586 563 801 536 587 565 646 594 589 647 540 552 278 389 292 279 337 282 393 294 353 283 295 401 324 285 298 417 299 326 272 306 327 301 449 388 330 307 280 331 309 390 338 333 391 313 284 339 394 296 286 164 151 209 154 166 225 155 167 196 157 170 171 198 144 178 199 173 202 179 152 203 181 210 205 185 156 211 168 226 158 100 87 90 102 91 103 93 106 107 80 114 109 115 88 117 92 121 104 94 95 108 58 569 595 650 772 542 354 213 159 172 59 61 48 56 60 62 63 32 610 651 597 543 556 833 774 658 611 653 584 601 558 775 659 897 613 564 778 559 674 661 588 617 779 566 675 786 665 590 781 567 625 648 706 677 596 570 787 591 707 802 571 681 544 789 652 598 709 803 573 612 689 599 793 654 602 834 805 713 776 660 560 614 655 603 835 809 721 615 662 605 780 618 676 663 568 592 341 395 287 300 402 355 397 345 328 302 403 357 308 303 418 405 332 361 310 419 409 334 369 311 392 450 421 314 340 335 451 315 288 425 342 396 453 317 356 343 433 398 346 457 404 304 358 399 347 465 359 406 349 362 420 407 312 481 363 410 336 370 422 316 227 217 200 174 229 180 175 204 233 182 206 183 241 212 186 207 187 160 214 189 228 215 218 176 230 219 231 221 234 184 235 208 242 237 188 |
[표 21b]
도 7은 본 발명에 따른 극부호 방식을 적용하기 위한 송신 장치의 개념적인 블록 구성도이다.
이하 도 7을 참조하여 본 발명에 따른 극부호 방식을 적용하기 위한 송신 장치에 대하여 살펴보기로 한다. 또한 도 7에서는 단지 본 발명을 설명함에 있어 필요한 구성만을 예시하였음에 유의해야 한다. 극부호 방식으로 데이터를 송신하는 도 7의 장치 구성이 기지국에 적용될 수도 있고, 단말 장치에 적용될 수도 있다. 따라서 만일 본 발명에 따른 장치의 구성이 단말 장치에 적용되는 경우 사용자의 편의를 위한 각종 부가적인 요소들이 더 포함될 수 있다. 또한 만일 본 발명에 따른 장치의 구성이 기지국에 적용되는 경우 기지국에 필요한 요소들을 더 포함할 수 있으며, 보다 복잡한 형태로 구성될 수 있다. 다만, 이하의 설명에서는 본 발명의 요지를 흐리지 않기 위해 본 발명을 적용하여 데이터를 전송할 시 필요한 최소한의 구성만을 예시하였다.
제어부 701은 본 발명에 따라 전송할 데이터에서 요구되는 오류율에 따라 부호율을 결정하고, 전송할 데이터의 크기를 결정할 수 있다. 제어부 701은 이처럼 데이터 송신에 필요한 각종 제어를 수행할 수 있다. 또한 제어부 701은 메모리 703에 본 발명에 따라 생성된 최적화된 비트 채널 인덱스 시퀀스들 중 어떠한 시퀀스를 사용할 것인지를 결정할 수 있다. 따라서 제어부 701은 메모리 703으로부터 시퀀스를 읽어오거나 또는 메모리 703에 저장된 시퀀스 중 특정한 시퀀스를 극부호기 705로 출력하도록 제어할 수 있다. 또한 제어부 701은 송신할 데이터를 극부호기 705로 제공할 수 있다. 이러한 제어부 701은 단말에 위치하는 경우 통신 프로세서 또는 어플리케이션 프로세서 또는 둘을 통합한 하나의 프로세서가 될 수도 있고, 특정한 제어 로직을 이용하여 구성할 수도 있다. 또한 제어부 701이 기지국에 위치하는 경우 스케줄러 또는 기지국 내에 포함된 제어 프로세서가 될 수도 있고, 특정한 제어 로직을 이용하여 구성할 수도 있다.
메모리 703은 앞서 설명한 바와 같은 형태의 최적화된 비트 채널 인덱스 시퀀스들을 저장할 수 있다. 가령 모든 길이에 적용할 수 있는 하나의 인덱스를 각 요구되는 오류율 즉, 부호율에 따라 각각 저장하는 경우와 각각의 길이마다 각각의 요구되는 오류율 즉, 부호율에 대응한 인덱스들을 가질 수 있다.
따라서 모든 길이에 적용할 수 있는 하나의 인덱스를 각 요구되는 오류율 즉, 부호율에 따라 각각 저장하는 경우 메모리 703은 상술한 <표 18>, <표 18b>, <표 19>, <표 19b>, <표 20> 및 <표 20b>의 테이블을 가지고 있을 수 있다. 반면에 각 요구되는 오류율 즉, 부호율은 물론 길이에 적용할 수 있는 서로 다른 시퀀스들을 요구하는 경우 <표 1> 내지 <표 17b>까지의 테이블들을 저장하고 있을 수 있다. 뿐만 아니라 길이 1536를 위한 <표 21> 및 <표 21b>를 더 저장하고 있을 수 있다.
극부호기 705는 제어부 701로부터 제공되는 데이터와 제어부 701의 제어에 의해 메모리 703에 저장된 테이블의 시퀀스들을 이용하여 데이터를 부호화한 후 출력할 수 있다. 송/수신기 707은 시스템에서 원하는 방식 예를 들어 특정한 무선 통신 방식 또는 유선 통신 방식에 맞춰 데이터를 송신하기 위한 가공 처리를 수행할 수 있다. 도 7에서는 무선 통신 시스템에 적용된 경우를 예시하고 있으며, 무선 통신 시스템에서 설정된 주파수 대역으로 신호를 대역 상승 변환 및 전력 증폭하여 극부호화된 데이터를 송신할 수 있다.
도 8은 본 발명의 일 실시 예에 따라 송신 장치에서 데이터 송신 시 극부호화를 수행하기 위한 제어 흐름도이다.
제어부 701은 800단계에서 대기상태를 유지한다. 여기서 대기상태란 특정한 동작이 요구되지 않아, 단말 또는 기지국의 기본적인 모니터링 동작만을 수행하는 상태가 될 수 있다. 이후 제어부 701은 802단계에서 데이터 전송이 요구되는 경우 804단계로 진행하고 데이터 전송이 요구되지 않는 경우 800단계를 유지한다.
제어부 701은 데이터 전송이 요구되어 804단계로 진행하면, 전송이 요구된 데이터의 길이 및 부호율을 결정한다. 이때, 전송이 요구된 데이터의 길이 및 부호율은 채널의 상태 및 수신측으로의 송신 전력 등 다양한 요소들이 고려되어야 한다. 여기서는 데이터의 길이 및 부호율을 결정하는 동작은 현재까지 알려진 방식 또는 향후 사용될 방식들 중 어느 방식을 사용하더라도 무방하므로 특별한 제한을 두지 않기로 한다.
제어부 701은 전송할 데이터의 길이 및 부호율이 결정되면, 806단계로 진행하여 메모리 703에 저장되어 있는 극부호화 시퀀스를 선택할 수 있다. 이때 메모리 703에 각 길이 별로 서로 다른 극부호화 시퀀스가 저장되어 있는 경우와 모든 길이에 적용할 수 있는 하나의 시퀀스가 저장되어 있는 경우로 구분할 수 있다.
먼저 메모리 703에 길이 별로 서로 다른 극부호화 시퀀스가 저장되어 있는 경우를 살펴보기로 한다. 송신할 데이터가 특정한 제어 신호로 매우 짧은 길이, 예컨대 길이 10을 갖는 경우를 가정하여 살펴보자. 이러한 경우 실제로 앞서 살펴본 테이블에서 매칭되는 길이가 존재하지 않는다. 따라서 이러한 경우 제어부 701은 가장 짧은 길이인 길이 32 또는 64와 같이 목표 오류율을 갖는 최저의 길이를 선택할 수 있다. 만일 길이가 40과 같이 32를 초과하는 길이를 갖는다면, 길이 32의 시퀀스를 이용하지 못하므로, 제어부 701은 길이 64의 시퀀스를 선택한다.
반면에 앞에서 살펴본 바와 같이 메모리 703에 가장 긴 길이의 시퀀스들만을 저장하고 있는 경우 제어부 701은 가장 긴 길이의 시퀀스들 중 해당하는 목표 오류율에 따른 시퀀스를 선택할 수 있다.
이와 같이 806단계에서 특정한 시퀀스가 선택되면, 제어부 701은 808단계로 진행하여 극부호기 705가 선택된 시퀀스를 이용하여 극부호화를 수행하도록 제어할 수 있다. 또한 극부호기 705에서 극부호화된 데이터를 송수신기 707을 제어하여 수신측으로 송신하도록 제어할 수 있다.
이후 제어부 701은 810단계에서 전송이 요구된 모든 데이터의 전송이 완료되었는가를 검사한다. 만일 모든 데이터의 전송이 완료되지 않은 경우 제어부 701은 808단계로 진행하여 극부호화 및 데이터 전송 동작을 계속 수행할 수 있다. 반면에 모든 데이터의 전송이 완료된 경우 제어부 701은 800단계로 진행하여 대기상태를 유지할 수 있다.
다음으로 본 발명의 극부호화 방식을 적용하는 경우 오율 성능 비교 결과를 살펴보기로 한다.
도 9a 및 도 9b는 본 발명의 극부호화 방식을 적용하는 경우와 본 발명의 설명에 앞서 설명된 간단한 다항식을 갖는 극부호화 방식을 사용하는 경우의 비교 시뮬레이션 그래프이다.
먼저 도 9a에서는 부호길이 N=2048에 대하여, 정보비트의 수의 변화에 따라 블록 오류율(block error rate: BLER) 0.1% 달성을 위해 필요한 SNR 성능을 비교한 것이다. 도 9a에서 ‘A’로 표기된 것은 본 발명의 설명에 앞서 설명된 간단한 다항식을 갖는 극부호화 방식의 경우이다. 본 발명에 따른 시퀀스를 적용한 경우와 A를 대비하여 살펴보면, 종래기술의 방식이 본 발명의 방식보다 SNR이 전 영역에서 비슷하거나 본 발명보다 더 낮기 때문에, 발명 시퀀스가 우수한 성능을 가짐을 확인할 수 있다.
다음으로 도 9b는 N=512에 대하여 여러 부호율에 따라 블록 오율 성능을 비교한 것이다. 각 부호율들마다 실선으로 표시된 부분은 발명 시퀀스의 성능이며, 점선으로 표시된 부분은 간단한 다항식을 갖는 극부호화 방식의 경우이다. 도 9b의 그래프에서 확인할 수 있는 바와 같이 본 발명의 시퀀스가 종래기술의 시퀀스보다 BLER 0.1% 기준으로 우수한 성능을 가짐을 확인할 수 있다.
또한 다른 본 발명의 실시 예를 <표 22>를 이용하여 구체적으로 설명한다. 목표 블록 오류율(Target Block Error Rate)이 2%이고, 부호 길이가 64인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 22> 와 같이 예시할 수 있다. 또한 하기의 <표 22>에 예시된 수들은 극부호의 비트 인덱스를 지시하는 값이며, 가장 작은 비트 인덱스를 1부터 표기하는 방식을 따른다. 하기 시퀀스는 채널 상태에 따라 채널이 나쁜 채널부터 좋은 채널 순의 기록된 것이다. <표 22>에 나열된 길이 N=64의 시퀀스는 부호 크기가 64인 극부호의 부호화, 복호화에 사용되며, 길이가 64보다 긴 길이의 극부호 시퀀스, 가령 N=128, 256, 512, 1024 길이 시퀀스의 부분 집합으로 사용될 수 있다. 즉, 길이가 긴 시퀀스 상에서 숫자 1부터 64의 순서는 <표 22>의 순서를 따르도록 한다.
1 2 3 5 9 17 33 4 6 7 10 11 18 13 19 34 21 25 35 8 37 12 41 14 20 15 49 22 23 36 26 38 27 42 39 29 43 16 45 50 24 51 53 28 40 57 30 31 44 46 52 47 54 55 58 59 32 61 48 56 60 62 63 64 |
또한 다른 본 발명의 실시 예를 <표 23>를 이용하여 구체적으로 설명한다. 목표 블록 오류율(Target Block Error Rate)이 5%이고, 부호 길이가 64인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 23> 와 같이 예시할 수 있다. 또한 하기의 <표 23>에 예시된 수들은 극부호의 비트 인덱스를 지시하는 값이며, 가장 작은 비트 인덱스를 1부터 표기하는 방식을 따른다. 하기 시퀀스는 채널 상태에 따라 채널이 나쁜 채널부터 좋은 채널 순의 기록된 것이다. <표 23>에 나열된 길이 N=128의 시퀀스는 부호 크기가 128인 극부호의 부호화, 복호화에 사용되며, 길이가 128보다 긴 길이의 극부호 시퀀스, 가령 N=256, 512, 1024 길이 시퀀스의 부분 집합으로 사용될 수 있다. 또한 하기 <표 23>의 N=128 시퀀스 중에 1부터 64까지의 값은 보다 긴 길이 시퀀스의 부분 집합으로 사용될 수 있다. 또한 하기 <표 23>의 N=128 시퀀스 중 65부터 128까지의 값은 보다 긴 길이 시퀀스의 부분집합으로 사용될 수 있다. 즉, 길이가 긴 시퀀스 상에서 숫자 1부터 128의 순서는 <표 22>의 순서를 따르도록 한다.
1 2 3 5 9 17 33 4 6 65 7 10 11 18 13 19 34 21 35 25 8 37 66 41 12 67 69 14 20 49 15 73 22 36 23 26 38 81 27 68 39 42 29 97 43 70 16 50 45 71 74 51 24 75 53 82 28 77 57 40 83 30 98 85 31 44 99 46 72 89 52 101 47 76 105 54 55 78 84 58 113 79 86 59 32 100 87 61 90 102 48 91 103 93 56 106 107 80 60 114 109 88 115 62 63 117 92 104 121 94 95 108 110 116 111 64 118 119 122 96 123 125 112 120 124 126 127 128 |
또한 또 다른 본 발명의 실시 예를 <표 24>를 이용하여 구체적으로 설명한다. 목표 블록 오류율(Target Block Error Rate)이 4%이고, 부호 길이가 128인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 24> 와 같이 예시할 수 있다. 또한 하기의 <표 24>에 예시된 수들은 극부호의 비트 인덱스를 지시하는 값이며, 가장 작은 비트 인덱스를 1부터 표기하는 방식을 따른다. 하기 시퀀스는 채널 상태에 따라 채널이 나쁜 채널부터 좋은 채널 순의 기록된 것이다. <표 24>에 나열된 길이 N=128의 시퀀스는 부호 크기가 128인 극부호의 부호화, 복호화에 사용되며, 길이가 128보다 긴 길이의 극부호 시퀀스, 가령 N=256, 512, 1024 길이 시퀀스의 부분 집합으로 사용될 수 있다. 또한 하기 <표 23>의 N=128 시퀀스 중에 1부터 64까지의 값은 보다 긴 길이 시퀀스의 부분 집합으로 사용될 수 있다. 또한 하기 <표 23>의 N=128 시퀀스 중 65부터 128까지의 값은 보다 긴 길이 시퀀스의 부분집합으로 사용될 수 있다. 즉, 길이가 긴 시퀀스 상에서 숫자 1부터 128의 순서는 <표 22>의 순서를 따르도록 한다.
1 2 3 5 9 17 33 4 6 65 7 10 11 18 13 19 34 21 35 25 8 37 66 41 12 67 69 14 20 49 15 73 22 36 23 26 38 81 27 68 39 42 29 97 43 70 16 50 45 71 74 51 24 75 53 82 28 77 57 40 83 30 98 85 31 44 99 46 72 89 52 101 47 76 105 54 55 78 84 58 113 79 86 59 32 100 87 61 90 102 48 91 103 93 56 106 107 80 60 114 109 88 115 62 63 117 92 104 121 94 95 108 110 116 111 64 118 119 122 96 123 125 112 120 124 126 127 128 |
또한 다른 본 발명의 실시 예를 <표 25>를 이용하여 구체적으로 설명한다. 목표 블록 오류율(Target Block Error Rate)이 5%이고, 부호 길이가 256인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 25> 와 같이 예시할 수 있다. 또한 하기의 <표 25>에 예시된 수들은 극부호의 비트 인덱스를 지시하는 값이며, 가장 작은 비트 인덱스를 1부터 표기하는 방식을 따른다. 하기 <표 25>의 시퀀스는 분화 부-채널 (polarized sub-channel) 상태에 따라 채널이 나쁜 채널부터 좋은 채널 순의 기록된 것이다. 하기ㅏ <표 25>에 나열된 길이 N=256의 시퀀스는 부호 크기가 256인 극부호의 부호화, 복호화에 사용되며, 길이가 256보다 긴 길이의 극부호 시퀀스, 가령 N=512, 1024 길이 시퀀스의 부분 집합으로 사용될 수 있다. 하기 <표 25>의 N=256 시퀀스 중 129부터 256까지 숫자 시퀀스는 보다 긴 길이 시퀀스의 부분집합으로 사용될 수 있다. 즉, 본 실시예에 따르면 길이가 256보다 긴 시퀀스 상에서 숫자 129부터 256의 순서는 <표 25>의 순서를 따르도록 한다.
또한 다른 본 발명의 실시 예를 <표 26>를 이용하여 구체적으로 설명한다. 목표 블록 오류율(Target Block Error Rate)이 2%이고, 부호 길이가 128인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 26>와 같이 예시할 수 있다. 또한 하기의 <표 26>에 예시된 수들은 극부호의 비트 인덱스를 지시하는 값이며, 가장 작은 비트 인덱스를 1부터 표기하는 방식을 따른다. 하기 <표 26>의 시퀀스는 분화 부-채널 (polarized sub-channel) 상태에 따라 채널이 나쁜 채널부터 좋은 채널 순의 기록된 것이다. 하기 <표 26>에 나열된 길이 N=128의 시퀀스는 부호 크기가 128인 극부호의 부호화, 복호화에 사용되며, 길이가 128보다 긴 길이의 극부호 시퀀스, 가령 N=256, 512, 1024 길이 시퀀스의 부분 집합으로 사용될 수 있다. 하기 <표 26>의 N=128 시퀀스 중 65부터 128까지 숫자 시퀀스는 보다 긴 길이 시퀀스의 부분집합으로 사용될 수 있다. 즉, 본 실시예에 따르면 길이가 128보다 긴 시퀀스 상에서 숫자 65부터 128의 순서는 <표 26>의 순서를 따르도록 한다.
또한 다른 본 발명의 실시 예를 <표 27>를 이용하여 구체적으로 설명한다. 목표 블록 오류율(Target Block Error Rate)이 3%이고, 부호 길이가 128인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 27>와 같이 예시할 수 있다. 또한 하기의 <표 27>에 예시된 수들은 극부호의 비트 인덱스를 지시하는 값이며, 가장 작은 비트 인덱스를 1부터 표기하는 방식을 따른다. 하기 <표 27>의 시퀀스는 분화 부-채널 (polarized sub-channel) 상태에 따라 채널이 나쁜 채널부터 좋은 채널 순의 기록된 것이다. 하기 <표 27>에 나열된 길이 N=128의 시퀀스는 부호 크기가 128인 극부호의 부호화, 복호화에 사용되며, 길이가 128보다 긴 길이의 극부호 시퀀스, 가령 N=256, 512, 1024 길이 시퀀스의 부분 집합으로 사용될 수 있다. 하기 <표 27>의 N=128 시퀀스 중 65부터 128까지 숫자 시퀀스는 보다 긴 길이 시퀀스의 부분집합으로 사용될 수 있다. 즉, 본 실시예에 따르면 길이가 128보다 긴 시퀀스 상에서 숫자 65부터 128의 순서는 <표 27>의 순서를 따르도록 한다.
또한 다른 본 발명의 실시 예를 <표 28>를 이용하여 구체적으로 설명한다. 목표 블록 오류율(Target Block Error Rate)이 2%이고, 부호 길이가 256인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 28>와 같이 예시할 수 있다. 또한 하기의 <표 28>에 예시된 수들은 극부호의 비트 인덱스를 지시하는 값이며, 가장 작은 비트 인덱스를 0부터 표기하는 방식을 따른다. 하기 <표 28>의 시퀀스는 분화 부-채널(polarized sub-channel) 상태에 따라 채널이 나쁜 채널부터 좋은 채널 순의 기록된 것이다. 하기 <표 28>에 나열된 길이 N=256의 시퀀스는 부호 크기가 256인 극부호의 부호화, 복호화에 사용되며, 길이가 256보다 긴 길이의 극부호 시퀀스, 가령 N=512, 1024 길이 시퀀스의 부분 집합으로 사용될 수 있다. 즉, 본 실시 예에 따르면 길이가 256보다 긴 시퀀스 상에서 숫자 0부터 255까지의 순서는 <표 28>의 순서를 따르도록 한다. 또한 하기 <표 28>의 N=256 시퀀스 중 128부터 255까지 숫자 시퀀스는 보다 긴 길이 시퀀스의 부분집합으로 사용될 수 있다. 즉, 본 실시 예에 따르면 길이가 256보다 긴 시퀀스 상에서 숫자 128부터 255의 순서는 <표 28>의 순서를 따르도록 한다.
0 1 2 4 8 16 32 3 5 6 64 128 9 10 17 12 18 33 20 34 65 24 36 7 40 11 66 129 13 19 68 48 130 14 21 72 132 35 22 25 37 80 136 26 38 67 41 96 144 28 69 42 49 15 70 44 73 131 50 23 74 160 52 133 192 81 76 134 27 39 82 56 137 97 29 138 84 145 43 30 98 71 140 45 88 146 51 100 161 148 46 75 53 104 162 152 77 54 83 57 112 193 164 135 194 78 168 85 58 86 31 139 60 141 99 89 196 147 101 176 200 90 102 105 47 142 149 208 92 163 150 106 55 224 153 165 113 79 108 154 59 114 166 195 156 169 87 61 116 170 197 143 62 91 177 198 103 120 172 201 178 93 151 202 107 94 180 209 155 204 109 210 167 115 184 225 110 157 212 117 158 226 63 171 216 118 199 173 121 228 179 174 203 122 95 232 181 205 124 182 211 185 240 111 206 213 186 159 227 214 188 119 217 218 230 229 175 123 220 233 125 183 234 207 126 241 187 236 242 215 189 244 190 219 248 231 221 222 127 235 237 243 238 191 245 246 249 250 223 252 239 247 251 253 254 255 |
또한 본 발명의 또 다른 실시 예를 <표 29>를 이용하여 구체적으로 설명한다. 목표 블록 오류율(Target Block Error Rate)이 1.5%이고, 부호 길이가 256인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 29>와 같이 예시할 수 있다. 또한 하기의 <표 29>에 예시된 수들은 극부호의 비트 인덱스를 지시하는 값이며, 가장 작은 비트 인덱스를 0부터 표기하는 방식을 따른다. 하기 <표 29>의 시퀀스는 분화 부-채널(polarized sub-channel) 상태에 따라 채널이 나쁜 채널부터 좋은 채널 순의 기록된 것이다. 하기 <표 29>에 나열된 길이 N=256의 시퀀스는 부호 크기가 256인 극부호의 부호화, 복호화에 사용되며, 길이가 256보다 긴 길이의 극부호 시퀀스, 가령 N=512, 1024 길이 시퀀스의 부분 집합으로 사용될 수 있다. 즉, 본 실시 예에 따르면 길이가 256보다 긴 시퀀스 상에서 숫자 0부터 255까지의 순서는 <표 29>의 순서를 따르도록 한다. 또한 하기 <표 29>의 N=256 시퀀스 중 128부터 255까지 숫자 시퀀스는 보다 긴 길이 시퀀스의 부분집합으로 사용될 수 있다. 즉, 본 실시 예에 따르면 길이가 256보다 긴 시퀀스 상에서 숫자 128부터 255의 순서는 <표 29>의 순서를 따르도록 한다.
0 1 2 4 8 16 32 3 5 6 64 128 9 10 17 12 18 33 20 34 65 24 36 7 40 11 66 129 13 19 68 48 130 14 21 72 132 35 22 25 37 80 136 26 38 67 41 96 144 28 69 42 49 15 70 44 73 131 50 23 74 160 52 133 192 81 76 134 27 39 82 56 97 137 138 29 84 145 43 140 30 98 71 45 88 161 51 100 146 148 46 75 53 104 152 162 77 193 54 83 194 57 112 78 135 85 164 58 139 86 31 60 99 168 141 196 89 101 147 90 176 102 142 200 149 105 47 92 163 208 106 153 55 113 165 150 166 169 79 108 59 195 154 114 224 156 87 170 61 197 116 62 91 177 103 120 201 172 178 198 143 202 93 180 107 151 209 94 204 155 109 184 210 115 167 225 110 157 212 171 117 226 158 63 118 216 179 121 199 173 228 174 122 203 181 232 205 182 211 95 124 185 206 240 213 186 111 214 227 188 217 119 229 159 218 233 175 230 123 220 183 234 125 207 126 241 187 236 242 215 189 244 190 219 231 248 221 235 222 127 237 243 238 245 191 246 249 250 223 252 239 247 251 253 254 255 |
또한 본 발명의 또 다른 실시 예를 <표 30>를 이용하여 구체적으로 설명한다. 목표 블록 오류율(Target Block Error Rate)이 7%이고, 부호 길이가 512인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 30>와 같이 예시할 수 있다. 또한 하기의 <표 30>에 예시된 수들은 극부호의 비트 인덱스를 지시하는 값이며, 가장 작은 비트 인덱스를 0부터 표기하는 방식을 따른다. 하기 <표 30>의 시퀀스는 분화 부-채널(polarized sub-channel) 상태에 따라 채널이 나쁜 채널부터 좋은 채널 순의 기록된 것이다. 하기 <표 30>에 나열된 길이 N=512의 시퀀스는 부호 크기가 512인 극부호의 부호화, 복호화에 사용되며, 길이가 512보다 긴 길이의 극부호 시퀀스, 가령 N=1024, 2048 길이 시퀀스의 부분 집합으로 사용될 수 있다. 즉, 본 실시 예에 따르면 길이가 512보다 긴 시퀀스 상에서 숫자 0부터 511까지의 순서는 <표 30>의 순서를 따르도록 한다. 또한 하기 <표 30>의 N=512 시퀀스 중 256부터 511까지 숫자 시퀀스는 보다 긴 길이 시퀀스의 부분집합으로 사용될 수 있다. 즉, 본 실시 예에 따르면 길이가 512보다 긴 시퀀스 상에서 숫자 256부터 511의 순서는 <표 30>의 순서를 따르도록 한다.
0 1 2 4 8 16 32 3 5 64 6 9 10 17 12 18 128 256 33 20 34 24 65 7 36 66 40 11 68 13 19 72 129 48 14 21 130 257 35 22 80 25 132 258 37 26 38 67 136 96 260 41 28 69 42 144 264 15 70 49 44 73 131 50 23 74 160 272 133 52 81 27 76 134 56 82 137 192 288 320 259 39 29 97 384 138 84 261 30 43 145 98 71 140 45 88 262 146 51 100 265 46 75 161 148 53 104 266 77 162 273 135 54 83 152 57 78 164 193 112 268 274 139 58 85 86 31 194 289 99 168 276 141 89 101 60 147 196 290 142 90 102 47 176 280 321 292 149 200 263 322 296 105 92 163 150 153 106 165 208 385 324 267 304 55 79 113 154 59 108 166 195 269 114 169 87 156 224 386 328 275 270 388 277 61 197 170 116 392 352 291 278 143 62 91 177 198 336 103 172 201 120 281 400 293 282 93 178 294 416 323 151 202 284 107 94 180 297 209 155 204 109 167 210 115 184 298 325 448 305 271 300 326 157 110 225 387 212 329 306 171 117 158 226 63 330 199 118 173 216 279 308 389 337 121 179 228 332 312 390 338 283 393 174 122 181 232 203 95 295 353 340 394 285 205 124 182 211 185 206 240 354 401 286 344 299 396 402 356 111 327 301 213 186 417 404 159 307 302 227 214 188 119 360 418 331 309 217 333 310 408 449 420 368 218 230 233 229 123 183 220 125 234 175 391 313 339 450 314 334 395 341 355 207 241 424 342 397 432 236 316 357 287 187 345 398 403 452 361 126 242 456 215 405 346 189 244 409 358 303 362 464 419 406 190 348 219 311 369 421 231 248 480 335 410 425 370 315 221 422 364 235 317 451 343 412 222 433 453 372 127 237 426 243 454 347 376 238 428 457 318 359 465 245 349 434 399 436 191 363 246 407 458 365 371 249 411 460 466 350 440 423 366 250 481 413 482 427 373 468 223 252 414 377 472 374 429 435 455 378 239 430 459 319 437 484 380 488 247 461 467 351 441 469 438 496 442 367 462 251 444 483 415 473 253 470 375 254 485 431 474 379 486 489 476 381 439 490 463 382 497 443 492 498 471 445 255 500 446 475 487 504 477 491 478 383 493 499 494 501 447 502 505 506 479 508 495 503 507 509 510 511 |
또한 본 발명의 또 다른 실시 예를 <표 31>를 이용하여 구체적으로 설명한다. 목표 블록 오류율(Target Block Error Rate)이 4%이고, 부호 길이가 512인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 31>와 같이 예시할 수 있다. 또한 하기의 <표 30>에 예시된 수들은 극부호의 비트 인덱스를 지시하는 값이며, 가장 작은 비트 인덱스를 0부터 표기하는 방식을 따른다. 하기 <표 31>의 시퀀스는 분화 부-채널(polarized sub-channel) 상태에 따라 채널이 나쁜 채널부터 좋은 채널 순의 기록된 것이다. 하기 <표 31>에 나열된 길이 N=512의 시퀀스는 부호 크기가 512인 극부호의 부호화, 복호화에 사용되며, 길이가 512보다 긴 길이의 극부호 시퀀스, 가령 N=1024, 2048 길이 시퀀스의 부분 집합으로 사용될 수 있다. 즉, 본 실시 예에 따르면 길이가 512보다 긴 시퀀스 상에서 숫자 0부터 511까지의 순서는 <표 31>의 순서를 따르도록 한다. 또한 하기 <표 31>의 N=512 시퀀스 중 256부터 511까지 숫자 시퀀스는 보다 긴 길이 시퀀스의 부분집합으로 사용될 수 있다. 즉, 본 실시 예에 따르면 길이가 512보다 긴 시퀀스 상에서 숫자 256부터 511의 순서는 <표 31>의 순서를 따르도록 한다.
0 1 2 4 8 16 32 3 5 64 6 9 10 17 12 18 128 256 33 20 34 24 65 7 36 66 40 11 68 13 19 72 129 48 14 21 130 257 35 22 80 25 132 258 37 26 38 67 136 96 260 41 28 69 42 144 264 15 70 49 44 73 131 50 23 74 160 272 133 52 81 27 76 134 56 82 137 192 288 320 259 39 29 97 384 138 84 261 30 43 145 98 71 140 45 88 262 146 51 100 265 46 75 161 148 53 104 266 77 162 273 135 54 83 152 57 78 164 193 112 268 274 139 58 85 86 31 194 289 99 168 276 141 89 101 60 147 196 290 142 90 102 47 176 280 321 292 149 200 263 322 296 105 92 163 150 153 106 165 208 385 324 267 304 55 79 113 154 59 108 166 195 269 114 169 87 156 224 386 328 275 270 388 277 61 197 170 116 392 352 291 278 143 62 91 177 198 336 103 172 201 120 281 400 293 282 93 178 294 416 323 151 202 284 107 94 180 297 209 155 204 109 167 210 115 184 298 325 448 305 271 300 326 157 110 225 387 212 329 306 171 117 158 226 63 330 199 118 173 216 279 308 389 337 121 179 228 332 312 390 338 283 393 174 122 181 232 203 95 295 353 340 394 285 205 124 182 211 185 206 240 354 401 286 344 299 396 402 356 111 327 301 213 186 417 404 159 307 302 227 214 188 119 360 418 331 309 217 333 310 408 449 420 368 218 230 233 229 123 183 220 125 234 175 313 339 391 450 314 334 395 341 355 207 241 424 342 397 432 236 316 357 287 187 345 398 403 452 361 126 242 456 215 405 346 189 244 409 358 303 362 464 419 406 190 348 219 311 369 421 231 248 480 335 410 425 370 315 221 422 364 235 317 451 343 412 222 433 453 372 127 237 426 243 454 347 376 238 428 457 318 359 465 245 349 434 399 436 191 363 246 407 458 365 371 249 411 460 466 350 440 423 366 250 481 413 482 427 373 468 223 252 414 377 472 374 429 435 455 378 239 430 459 319 437 484 380 488 247 461 467 351 441 469 438 496 442 367 462 251 444 483 415 473 253 470 375 254 485 431 474 379 486 489 476 381 439 490 463 382 497 443 492 498 471 445 255 500 446 475 487 504 477 491 478 383 493 499 494 501 447 502 505 506 479 508 495 503 507 509 510 511 |
한편, 본 명세서와 도면에 개시된 실시 예들은 본 발명의 내용을 쉽게 설명하고, 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 따라서 본 발명의 범위는 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100, 101, 102, 103, 104, 105, 106, 107 : 사용 가능한 채널
111, 112, 113, 114, 115, 116, 117, 121, 122, 123, 124, 125, 126, 127, 401, 402, 403, 415, 416, 417, 424, 425, 426, 427, 428, 521, 522, 523 : 채널 인덱스
110, 120, 130, 140 : 최적화된 비트 채널 인덱스 시퀀스
200 : 최적화된 최종 비트 채널 인덱스 시퀀스
701 : 제어부 703 : 메모리
705 : 극부호기 707 : 송/수신기
111, 112, 113, 114, 115, 116, 117, 121, 122, 123, 124, 125, 126, 127, 401, 402, 403, 415, 416, 417, 424, 425, 426, 427, 428, 521, 522, 523 : 채널 인덱스
110, 120, 130, 140 : 최적화된 비트 채널 인덱스 시퀀스
200 : 최적화된 최종 비트 채널 인덱스 시퀀스
701 : 제어부 703 : 메모리
705 : 극부호기 707 : 송/수신기
Claims (26)
- 극부호를 위한 시퀀스 생성 방법에 있어서,
극부호화를 위한 복수의 부호율들에 대하여 각각의 최적화된 극부호 시퀀스를 설계하는 단계;
상기 복수의 부호율들마다 가장 나쁜 채널 상태를 갖는 비트 채널 인덱스부터 가장 좋은 채널 상태를 갖는 비트 채널 인덱스까지를 내림차순의 시퀀스로 순차적으로 배열하는 단계; 및
상기 복수의 부호율들 중 가장 낮은 부호율부터 높은 부호율 순으로 데이터 전송에 선택된 비트 채널 인덱스를 최종 비트 채널 인덱스 시퀀스에 삽입하여 극부호화를 위한 시퀀스를 생성하는 단계;를 포함하며,
상기 최종 비트 채널 인덱스 시퀀스에 상기 각 부호율에서 전송에 선택된 비트 채널 인덱스 삽입 시, 상기 최종 비트 채널 인덱스 시퀀스에 미리 삽입된 비트 채널 인덱스와 동일한 위치의 비트 채널 인덱스를 제외한 나머지 비트 채널 인덱스를 미리 삽입된 비트 채널 인덱스의 하위에 순차적으로 삽입하도록 하는, 극부호를 위한 시퀀스 생성 방법. - 통신 시스템에서 극부호화 방식으로 데이터를 송신하기 위한 방법에 있어서,
소정의 데이터 전송이 요청될 시 전송할 데이터의 길이와 극부호의 부호율 및 목표 오류율을 결정하는 단계;
상기 결정된 전송할 데이터의 길이와 극부호의 부호율 및 목표 오류율에 대응하는 극부호화 시퀀스를 선택하는 단계;
상기 선택된 극부화 시퀀스를 이용하여 극부호화를 수행하는 단계; 및
상기 극부호화된 데이터를 송신하는 단계;를 포함하며,
상기 극부호화 시퀀스는,
극부호화를 위한 복수의 부호율들에 대하여 각각의 최적화된 극부호 시퀀스를 설계하고, 상기 복수의 부호율들마다 가장 나쁜 채널 상태를 갖는 비트 채널 인덱스부터 가장 좋은 채널 상태를 갖는 비트 채널 인덱스까지를 내림차순의 시퀀스로 순차적으로 배열하며, 상기 복수의 부호율들 중 가장 낮은 부호율부터 높은 부호율 순으로 데이터 전송에 선택된 비트 채널 인덱스를 최종 비트 채널 인덱스 시퀀스에 삽입하여 극부호화를 위한 시퀀스를 생성하고,
상기 최종 비트 채널 인덱스 시퀀스에 상기 각 부호율에서 전송에 선택된 비트 채널 인덱스 삽입 시, 상기 최종 비트 채널 인덱스 시퀀스에 미리 삽입된 비트 채널 인덱스와 동일한 위치의 비트 채널 인덱스를 제외한 나머지 비트 채널 인덱스를 미리 삽입된 비트 채널 인덱스의 하위에 순차적으로 삽입하여 생성된 시퀀스인, 통신 시스템에서 극부호화 방식으로 데이터를 송신 방법. - 제2항에 있어서, 상기 최종 비트 채널 인덱스 시퀀스는, 미리 설정된 목표 오류율이 10%인 경우 하기 <표 32> 및 <표 32b>의 최종 비트 채널 인덱스 시퀀스를 가지며,
[표 32]
[표 32b]
상기 <표 32> 및 <표 32b>는 <표 32>의 연속된 수(number) 이후에 <표 32b>의 수(number)가 연속하는 형태의 시퀀스들이며, 상기 <표 32> 및 <표 32b>에 연속한 수(number)들은 채널 인덱스 값이고, 채널 인덱스 값은 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순을 갖는 시퀀스인, 통신 시스템에서 극부호화 방식으로 데이터를 송신 방법. - 제2항에 있어서, 상기 최종 비트 채널 인덱스 시퀀스는, 미리 설정된 목표 오류율이 1%인 경우 하기 <표 33> 및 <표 33b>의 최종 비트 채널 인덱스 시퀀스를 가지며,
[표 33]
[표 33b]
상기 <표 33> 및 <표 33b>는 <표 33>의 연속된 수(number) 이후에 <표 33b>의 수(number)가 연속하는 형태의 시퀀스들이며, 상기 <표 33> 및 <표 33b>에 연속된 수(number)들은 채널 인덱스 값이고, 채널 인덱스 값은 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순을 갖는 시퀀스인, 통신 시스템에서 극부호화 방식으로 데이터를 송신 방법. - 제2항에 있어서, 상기 최종 비트 채널 인덱스 시퀀스는, 미리 설정된 목표 오류율이 0.1%인 경우 하기 <표 34> 및 <표 34b>의 최종 비트 채널 인덱스 시퀀스를 가지며,
[표 34]
[표 34b]
하기의 <표 34> 및 <표 34b>는 <표 34>의 연속된 수(number) 이후에 <표 34b>의 수(number)가 연속하는 형태의 시퀀스들이며, 상기 <표 34> 및 <표 34b>에 예시된 수(number)들은 채널 인덱스 값이고, 채널 인덱스 값은 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순을 갖는 시퀀스인, 통신 시스템에서 극부호화 방식으로 데이터를 송신 방법. - 제2항에 있어서, 상기 최종 비트 채널 인덱스 시퀀스는, 미리 설정된 목표 오류율이 1%이고, 총 부호 길이가 1536인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 35> 및 <표 35b>이며,
하기의 <표 35> 및 <표 35b>를 이용하여 N=1024 길이(210)로 부호화를 수행하고, 다시 <표 35>를 이용하여 N=512(25)의 길이만큼 부호화된 극부호어를 반복하여 추가 전송하는 경우이고,
[표 35]
[표 35b]
상기 <표 35> 및 <표 35b>는 <표 35>의 연속된 수(number) 이후에 <표 35b>의 수(number)가 연속하는 형태의 시퀀스들이며, 상기 <표 35> 및 <표 35b>에 예시된 수(number)들은 채널 인덱스 값이고, 채널 인덱스 값은 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순을 갖는 시퀀스인, 통신 시스템에서 극부호화 방식으로 데이터를 송신 방법. - 제2항에 있어서, 상기 최종 비트 채널 인덱스 시퀀스는, 미리 설정된 목표 오류율마다 송신할 데이터의 전송 길이에 대응하여 서로 다른 길이를 갖는 최종 비트 채널 인덱스 시퀀스를 더 생성하는, 통신 시스템에서 극부호화 방식으로 데이터를 송신 방법.
- 제6항에 있어서,
미리 설정된 목표 오류율이 10%인 경우 데이터의 전송 길이 별로 하기 <표 36> 내지 <표 38> 또는 <표 41>과 <표 41b>의 연속한 시퀀스들 중 적어도 하나의 연속한 시퀀스들을 포함하며,
하기 <표 36>은 길이가 32(25)인 경우 최적화된 비트 채널 인덱스 시퀀스이며, 하기 <표 37>은 길이가 64(26)인 경우 최적화된 비트 채널 인덱스 시퀀스이고, 하기 <표 38>은 길이가 128(27)인 경우 최적화된 비트 채널 인덱스 시퀀스이며, 하기 <표 39>는 길이가 256(28)인 경우 최적화된 비트 채널 인덱스 시퀀스이고, 하기 <표 40>은 길이가 512(29)인 경우 최적화된 비트 채널 인덱스 시퀀스이고, 하기 <표 41> 및 <표 41b>는 길이가 1024(210)인 경우 최적화된 비트 채널 인덱스 시퀀스이고,
[표 36]
[표 37]
[표 38]
[표 39]
[표 40]
[표 41]
[표 41b]
상기 <표 36> 내지 <표 40>의 연속된 수(number)들은 채널 인덱스 값이고, 채널 인덱스 값은 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순을 갖는 시퀀스이며, 상기 <표 41> 내지 <표 41b>의 연속된 수(number)는 <표 41> 이후에 <표 41b>의 수(number)가 연속하는 형태의 시퀀스들이며, 상기 <표 41> 및 <표 41b>에 연속된 수(number)들은 채널 인덱스 값이고, 채널 인덱스 값은 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순을 갖는 시퀀스인, 통신 시스템에서 극부호화 방식으로 데이터를 송신 방법. - 제6항에 있어서,
미리 설정된 목표 오류율이 1%인 경우 데이터의 전송 길이 별로 하기 <표 42> 내지 <표 46> 또는 <표 47>과 <표 47b>의 연속한 시퀀스들 중 적어도 하나의 연속한 시퀀스들을 포함하며,
하기 <표 42>는 길이가 32(25)인 경우 최적화된 비트 채널 인덱스 시퀀스이며, 하기 <표 43>은 길이가 64(26)인 경우 최적화된 비트 채널 인덱스 시퀀스이고, 하기 <표 44>는 길이가 128(27)인 경우 최적화된 비트 채널 인덱스 시퀀스이며, 하기 <표 45>는 길이가 256(28)인 경우 최적화된 비트 채널 인덱스 시퀀스이고, 하기 <표 46>은 길이가 512(29)인 경우 최적화된 비트 채널 인덱스 시퀀스이고, 하기 <표 47> 및 <표 47b>는 길이가 1024(210)인 경우 최적화된 비트 채널 인덱스 시퀀스이고,
[표 42]
[표 43]
[표 44]
[표 45]
[표 46]
[표 47]
[표 47b]
상기 <표 42> 내지 <표 46>의 연속된 수(number)들은 채널 인덱스 값이고, 채널 인덱스 값은 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순을 갖는 시퀀스이며, 상기 <표 47> 내지 <표 47b>의 연속된 수(number)는 <표 47> 이후에 <표 47b>의 수(number)가 연속하는 형태의 시퀀스들이며, 상기 <표 47> 및 <표 47b>에 연속된 수(number)들은 채널 인덱스 값이고, 채널 인덱스 값은 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순을 갖는 시퀀스인, 통신 시스템에서 극부호화 방식으로 데이터를 송신 방법. - 제7항에 있어서,
미리 설정된 목표 오류율이 0.1%인 경우 데이터의 전송 길이 별로 하기 <표 48> 내지 <표 51> 또는 <표 52>와 <표 52b>의 연속한 시퀀스들 중 적어도 하나의 연속한 시퀀스들을 포함하며,
하기 <표 48>은 길이가 64(26)인 경우 최적화된 비트 채널 인덱스 시퀀스이고, 하기 <표 49>는 길이가 128(27)인 경우 최적화된 비트 채널 인덱스 시퀀스이며, 하기 <표 50>은 길이가 256(28)인 경우 최적화된 비트 채널 인덱스 시퀀스이고, 하기 <표 51>은 길이가 512(29)인 경우 최적화된 비트 채널 인덱스 시퀀스이고, 하기 <표 52> 및 <표 52b>는 길이가 1024(210)인 경우 최적화된 비트 채널 인덱스 시퀀스이고,
[표 48]
[표 49]
[표 50]
[표 51]
[표 52]
[표 52b]
상기 <표 48> 내지 <표 51>의 연속된 수(number)들은 채널 인덱스 값이고, 채널 인덱스 값은 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순을 갖는 시퀀스이며, 상기 <표 52> 내지 <표 52b>의 연속된 수(number)는 <표 52> 이후에 <표 52b>의 수(number)가 연속하는 형태의 시퀀스들이며, 상기 <표 52> 및 <표 52b>에 연속된 수(number)들은 채널 인덱스 값이고, 채널 인덱스 값은 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순을 갖는 시퀀스인, 통신 시스템에서 극부호화 방식으로 데이터를 송신 방법. - 통신 시스템에서 극부호화 방식으로 데이터를 송신하기 위한 장치에 있어서,
극부호화 방식으로 부호화된 데이터를 무선 채널 대역을 통해 송/수신하기 위한 송수신기;
극부호화 시퀀스를 저장하는 메모리;
상기 메모리에 저장된 극부호화 시퀀스를 이용하여 상기 전송할 데이터를 극부호화하는 극부호화기; 및
상기 전송할 데이터의 길이와 극부호의 부호율 및 목표 오류율을 결정하고, 상기 메모리에 저장된 극부호화 시퀀스들 중 상기 결정된 전송할 데이터의 길이와 극부호의 부호율 및 목표 오류율에 대응하는 극부호화 시퀀스를 선택하고, 상기 선택된 극부화 시퀀스를 이용하여 극부호화를 제어하며, 상기 극부호화된 데이터의 송신을 제어하는 제어부를 포함하며,
상기 메모리에 저장된 상기 극부호화 시퀀스는,
극부호화를 위한 복수의 부호율들에 대하여 각각의 최적화된 극부호 시퀀스를 설계하고, 상기 복수의 부호율들마다 가장 나븐 채널 상태를 갖는 비트 채널 인덱스부터 가장 좋은 채널 상태를 갖는 비트 채널 인덱스까지를 내림차순의 시퀀스로 순차적으로 배열하며, 상기 복수의 부호율들 중 가장 낮은 부호율부터 높은 부호율 순으로 데이터 전송에 선택된 비트 채널 인덱스를 최종 비트 채널 인덱스 시퀀스에 삽입하여 극부호화를 위한 시퀀스를 생성하고,
상기 최종 비트 채널 인덱스 시퀀스에 상기 각 부호율에서 전송에 선택된 비트 채널 인덱스 삽입 시, 상기 최종 비트 채널 인덱스 시퀀스에 미리 삽입된 비트 채널 인덱스와 동일한 위치의 비트 채널 인덱스를 제외한 나머지 비트 채널 인덱스를 미리 삽입된 비트 채널 인덱스의 하위에 순차적으로 삽입하여 생성된 시퀀스인, 통신 시스템에서 극부호화 방식으로 데이터를 송신 장치. - 제11항에 있어서, 상기 메모리에 저장되는 극부호화 시퀀스는,
미리 설정된 목표 오류율이 10%인 경우 하기 <표 53> 및 <표 53b>의 최종 비트 채널 인덱스 시퀀스를 가지며,
[표 53]
[표 53b]
상기 <표 53> 및 <표 53b>는 <표 53>의 연속된 수(number) 이후에 <표 53b>의 수(number)가 연속하는 형태의 시퀀스들이며, 상기 <표 53> 및 <표 53b>에 연속한 수(number)들은 채널 인덱스 값이고, 채널 인덱스 값은 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순을 갖는 시퀀스인, 통신 시스템에서 극부호화 방식으로 데이터를 송신 장치. - 제11항에 있어서, 상기 최종 비트 채널 인덱스 시퀀스는, 미리 설정된 목표 오류율이 1%인 경우 하기 <표 54> 및 <표 54b>의 최종 비트 채널 인덱스 시퀀스를 가지며,
[표 54]
[표 54b]
상기 <표 54> 및 <표 54b>는 상기 <표 54>의 연속된 수(number) 이후에 <표 54b>의 수(number)가 연속하는 형태의 시퀀스들이며, 상기 <표 54> 및 <표 54b>에 연속된 수(number)들은 채널 인덱스 값이고, 채널 인덱스 값은 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순을 갖는 시퀀스인, 통신 시스템에서 극부호화 방식으로 데이터를 송신 장치. - 제11항에 있어서, 상기 최종 비트 채널 인덱스 시퀀스는, 미리 설정된 목표 오류율이 0.1%인 경우 하기 <표 55> 및 <표 55b>의 최종 비트 채널 인덱스 시퀀스를 가지며,
[표 55]
[표 55b]
상기 <표 55> 및 <표 55b>는 상기 <표 55>의 연속된 수(number) 이후에 <표 55b>의 수(number)가 연속하는 형태의 시퀀스들이며, 상기 <표 55> 및 <표 55b>에 예시된 수(number)들은 채널 인덱스 값이고, 채널 인덱스 값은 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순을 갖는 시퀀스인, 통신 시스템에서 극부호화 방식으로 데이터를 송신 장치. - 제11항에 있어서, 상기 최종 비트 채널 인덱스 시퀀스는, 미리 설정된 목표 오류율이 1%이고, 총 부호 길이가 1536인 경우 최적화된 비트 채널 인덱스 시퀀스는 하기 <표 56> 및 <표 56b>이며,
하기의 <표 56> 및 <표 56b>를 이용하여 N=1024 길이(210)로 부호화를 수행하고, 다시 <표 56>을 이용하여 N=512(25)의 길이만큼 부호화된 극부호어를 반복하여 추가 전송하는 경우이고,
[표 56]
[표 56b]
상기의 <표 56> 및 <표 56b>는 <표 56>의 연속된 수(number) 이후에 <표 56b>의 수(number)가 연속하는 형태의 시퀀스들이며, 상기 <표 56> 및 <표 56b>에 예시된 수(number)들은 채널 인덱스 값이고, 채널 인덱스 값은 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순을 갖는 시퀀스인, 통신 시스템에서 극부호화 방식으로 데이터를 송신 장치. - 제11항에 있어서,
상기 메모리에 저장되는 상기 최종 비트 채널 인덱스 시퀀스는, 미리 설정된 목표 오류율마다 송신할 데이터의 전송 길이에 대응하여 서로 다른 길이를 갖는 최종 비트 채널 인덱스 시퀀스를 더 포함하는, 통신 시스템에서 극부호화 방식으로 데이터를 송신 장치. - 제16항에 있어서,
미리 설정된 목표 오류율이 10%인 경우 데이터의 전송 길이 별로 하기 <표 57> 내지 <표 61> 또는 <표 62>와 <표 62b>의 연속한 시퀀스들 중 적어도 하나의 연속한 시퀀스들을 포함하며,
하기 <표 57>은 길이가 32(25)인 경우 최적화된 비트 채널 인덱스 시퀀스이며, 하기 <표 58>은 길이가 64(26)인 경우 최적화된 비트 채널 인덱스 시퀀스이고, 하기 <표 59>는 길이가 128(27)인 경우 최적화된 비트 채널 인덱스 시퀀스이며, 하기 <표 60>은 길이가 256(28)인 경우 최적화된 비트 채널 인덱스 시퀀스이고, 하기 <표 61>은 길이가 512(29)인 경우 최적화된 비트 채널 인덱스 시퀀스이고, 하기 <표 62> 및 <표 62b>는 길이가 1024(210)인 경우 최적화된 비트 채널 인덱스 시퀀스이고,
[표 57]
[표 58]
[표 59]
[표 60]
[표 61]
[표 62]
[표 62b]
상기 <표 57> 내지 <표 61>의 연속된 수(number)들은 채널 인덱스 값이고, 채널 인덱스 값은 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순을 갖는 시퀀스이며, 상기 <표 62> 내지 <표 62b>의 연속된 수(number)는 <표 62> 이후에 <표 62b>의 수(number)가 연속하는 형태의 시퀀스들이며, 상기 <표 62> 및 <표 62b>에 연속된 수(number)들은 채널 인덱스 값이고, 채널 인덱스 값은 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순을 갖는 시퀀스인, 통신 시스템에서 극부호화 방식으로 데이터를 송신 장치. - 제16항에 있어서,
미리 설정된 목표 오류율이 1%인 경우 데이터의 전송 길이 별로 하기 <표 63> 내지 <표 67> 또는 <표 68>과 <표 68b>의 연속한 시퀀스들 중 적어도 하나의 연속한 시퀀스들을 포함하며,
하기 <표 63>은 길이가 32(25)인 경우 최적화된 비트 채널 인덱스 시퀀스이며, 하기 <표 64>는 길이가 64(26)인 경우 최적화된 비트 채널 인덱스 시퀀스이고, 하기 <표 65>는 길이가 128(27)인 경우 최적화된 비트 채널 인덱스 시퀀스이며, 하기 <표 66>은 길이가 256(28)인 경우 최적화된 비트 채널 인덱스 시퀀스이고, 하기 <표 67>은 길이가 512(29)인 경우 최적화된 비트 채널 인덱스 시퀀스이고, 하기 <표 68> 및 <표 68b>는 길이가 1024(210)인 경우 최적화된 비트 채널 인덱스 시퀀스이고,
[표 63]
[표 64]
[표 65]
[표 66]
[표 67]
[표 68]
[표 68b]
상기 <표 63> 내지 <표 67>의 연속된 수(number)들은 채널 인덱스 값이고, 채널 인덱스 값은 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순을 갖는 시퀀스이며, 상기 <표 68> 내지 <표 68b>의 연속된 수(number)는 <표 68> 이후에 <표 68b>의 수(number)가 연속하는 형태의 시퀀스들이며, 상기 <표 68> 및 <표 68b>에 연속된 수(number)들은 채널 인덱스 값이고, 채널 인덱스 값은 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순을 갖는 시퀀스인, 통신 시스템에서 극부호화 방식으로 데이터를 송신 징치. - 제16항에 있어서,
미리 설정된 목표 오류율이 0.1%인 경우 데이터의 전송 길이 별로 하기 <표 69> 내지 <표 72> 또는 <표 73>과 <표 73b>의 연속한 시퀀스들 중 적어도 하나의 연속한 시퀀스들을 포함하며,
하기 <표 69>는 길이가 64(26)인 경우 최적화된 비트 채널 인덱스 시퀀스이고, 하기 <표 70>은 길이가 128(27)인 경우 최적화된 비트 채널 인덱스 시퀀스이며, 하기 <표 71>은 길이가 256(28)인 경우 최적화된 비트 채널 인덱스 시퀀스이고, 하기 <표 72>는 길이가 512(29)인 경우 최적화된 비트 채널 인덱스 시퀀스이고, 하기 <표 73> 및 <표 73b>는 길이가 1024(210)인 경우 최적화된 비트 채널 인덱스 시퀀스이고,
[표 69]
[표 70]
[표 71]
[표 72]
[표 73]
[표 73b]
상기 <표 69> 내지 <표 72>의 연속된 수(number)들은 채널 인덱스 값이고, 채널 인덱스 값은 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순을 갖는 시퀀스이며, 상기 <표 73> 내지 <표 73b>의 연속된 수(number)는 <표 73> 이후에 <표 73b>의 수(number)가 연속하는 형태의 시퀀스들이며, 상기 <표 73> 및 <표 73b>에 연속된 수(number)들은 채널 인덱스 값이고, 채널 인덱스 값은 표의 왼쪽 상단에서부터 가로로 읽는 순서가 안 좋은 채널부터 채널이 좋아지는 순서의 내림차순을 갖는 시퀀스인, 통신 시스템에서 극부호화 방식으로 데이터를 송신 방법. - 제1항에 있어서,
상기 시퀀스 생성 방법으로 생성된 시퀀스를 저장하는 저장 매체.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/934,575 US10560123B2 (en) | 2017-03-23 | 2018-03-23 | Method for generating a sequence for a pola code and medium therefor and method and apparatus for transmitting data using thereof |
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170037229 | 2017-03-23 | ||
KR20170037229 | 2017-03-23 | ||
KR1020170089916A KR20180108370A (ko) | 2017-03-23 | 2017-07-14 | 극부호를 위한 시퀀스 생성 방법 및 그 저장 매체와 그를 이용한 데이터 송신 방법 및 장치 |
KR1020170089916 | 2017-07-14 | ||
KR1020170092654A KR20180108371A (ko) | 2017-03-23 | 2017-07-21 | 극부호를 위한 시퀀스 생성 방법 및 그 저장 매체와 그를 이용한 데이터 송신 방법 및 장치 |
KR1020170092654 | 2017-07-21 | ||
KR1020170094443 | 2017-07-25 | ||
KR1020170094443A KR20180108372A (ko) | 2017-03-23 | 2017-07-25 | 극부호를 위한 시퀀스 생성 방법 및 그 저장 매체와 그를 이용한 데이터 송신 방법 및 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180108373A true KR20180108373A (ko) | 2018-10-04 |
KR102434082B1 KR102434082B1 (ko) | 2022-08-22 |
Family
ID=63863027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170094779A KR102434082B1 (ko) | 2017-03-23 | 2017-07-26 | 극부호를 위한 시퀀스 생성 방법 및 그 저장 매체와 그를 이용한 데이터 송신 방법 및 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102434082B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10659194B2 (en) | 2017-08-02 | 2020-05-19 | Huawei Technologies Co., Ltd. | Polar code encoding method and apparatus in wireless communications |
US11811528B2 (en) | 2017-08-02 | 2023-11-07 | Huawei Technologies Co., Ltd. | Polar code encoding method and apparatus in wireless communications |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170077954A1 (en) * | 2014-05-30 | 2017-03-16 | Huawei Technologies Co., Ltd. | Methods and apparatuses for constructing punctured polar code |
-
2017
- 2017-07-26 KR KR1020170094779A patent/KR102434082B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170077954A1 (en) * | 2014-05-30 | 2017-03-16 | Huawei Technologies Co., Ltd. | Methods and apparatuses for constructing punctured polar code |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10659194B2 (en) | 2017-08-02 | 2020-05-19 | Huawei Technologies Co., Ltd. | Polar code encoding method and apparatus in wireless communications |
US11165535B2 (en) | 2017-08-02 | 2021-11-02 | Huawei Technologies Co., Ltd. | Polar code encoding method and apparatus in wireless communications |
US11811528B2 (en) | 2017-08-02 | 2023-11-07 | Huawei Technologies Co., Ltd. | Polar code encoding method and apparatus in wireless communications |
Also Published As
Publication number | Publication date |
---|---|
KR102434082B1 (ko) | 2022-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110808813B (zh) | 使用极化码编码数据的方法和装置 | |
US11165537B2 (en) | Method for encoding information bit sequence in communication network | |
JP2020501472A (ja) | 符号化されたコードワードを送信する送信機、方法及び非一時的コンピューター可読記憶媒体 | |
US10560123B2 (en) | Method for generating a sequence for a pola code and medium therefor and method and apparatus for transmitting data using thereof | |
KR20010005541A (ko) | 다중 레이트 신호를 위한 crc 외부 코드로 리스트 출력 비터비 복호화 시스템 | |
KR102394139B1 (ko) | 극부호를 위한 시퀀스 생성 방법 및 그 저장 매체와 그를 이용한 데이터 송신 방법 및 장치 | |
KR102383593B1 (ko) | 폴라 코드의 레이트 매칭을 프로세싱하기 위한 방법 및 장치 | |
CN111670543B (zh) | 用于信号整形的多组成编码 | |
JP2020507990A (ja) | 情報を処理するための方法および装置、通信デバイス、ならびに通信システム | |
US6452985B1 (en) | Viterbi decoding apparatus and Viterbi decoding method | |
JP2007515122A (ja) | 移動通信システムで不均一誤り確率を有する符号化によるデータ送受信方法及び装置 | |
US20200213038A1 (en) | Interleaving method and interleaving apparatus | |
JPWO2019130475A1 (ja) | 通信路分極を用いた誤り訂正符号化方法および装置、復号方法および装置 | |
KR20180108373A (ko) | 극부호를 위한 시퀀스 생성 방법 및 그 저장 매체와 그를 이용한 데이터 송신 방법 및 장치 | |
JP4447036B2 (ja) | データ伝送方法、データ伝送システム、送信方法、受信方法、送信装置および受信装置 | |
KR20190013374A (ko) | 통신 또는 방송 시스템에서 극부호 부호화/복호화 방법 및 장치 | |
CN108540140A (zh) | 一种极化码译码方法及装置 | |
KR100710743B1 (ko) | 간이 채널 디코더를 구비하는 전송 시스템 및 이 시스템의 운영 방법 | |
KR20180108372A (ko) | 극부호를 위한 시퀀스 생성 방법 및 그 저장 매체와 그를 이용한 데이터 송신 방법 및 장치 | |
US20210203362A1 (en) | Method of interleaved polar codes and interleaved polar encoder used therein | |
Draper et al. | Truncated tree codes for streaming data: Infinite-memory reliability using finite memory | |
CN112073071B (zh) | 卷积码的编码、译码及信号传输方法 | |
JPWO2010089834A1 (ja) | 無線通信装置 | |
US8503585B2 (en) | Decoding method and associated apparatus | |
KR20150004785A (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |