KR20180103833A - 양자 비트에서 누설 제거 - Google Patents

양자 비트에서 누설 제거 Download PDF

Info

Publication number
KR20180103833A
KR20180103833A KR1020187014604A KR20187014604A KR20180103833A KR 20180103833 A KR20180103833 A KR 20180103833A KR 1020187014604 A KR1020187014604 A KR 1020187014604A KR 20187014604 A KR20187014604 A KR 20187014604A KR 20180103833 A KR20180103833 A KR 20180103833A
Authority
KR
South Korea
Prior art keywords
qubit
frequency
cavity
level
levels
Prior art date
Application number
KR1020187014604A
Other languages
English (en)
Other versions
KR102161140B1 (ko
Inventor
라미 바엔즈
Original Assignee
구글 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구글 엘엘씨 filed Critical 구글 엘엘씨
Publication of KR20180103833A publication Critical patent/KR20180103833A/ko
Application granted granted Critical
Publication of KR102161140B1 publication Critical patent/KR102161140B1/ko

Links

Images

Classifications

    • G06N99/002—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/70—Quantum error correction, detection or prevention, e.g. surface codes or magic state distillation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F41—WEAPONS
    • F41J—TARGETS; TARGET RANGES; BULLET CATCHERS
    • F41J1/00—Targets; Target stands; Target holders
    • F41J1/10—Target stands; Target holders
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F41—WEAPONS
    • F41J—TARGETS; TARGET RANGES; BULLET CATCHERS
    • F41J5/00—Target indicating systems; Target-hit or score detecting systems
    • F41J5/18—Targets having hit-indicating means actuated or moved mechanically when the target has been hit, e.g. discs or flags
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F41—WEAPONS
    • F41J—TARGETS; TARGET RANGES; BULLET CATCHERS
    • F41J7/00—Movable targets which are stationary when fired at
    • F41J7/04—Movable targets which are stationary when fired at disappearing or moving when hit
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F41—WEAPONS
    • F41J—TARGETS; TARGET RANGES; BULLET CATCHERS
    • F41J9/00—Moving targets, i.e. moving when fired at
    • F41J9/02—Land-based targets, e.g. inflatable targets supported by fluid pressure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F9/00—Games not otherwise provided for
    • A63F9/02—Shooting or hurling games
    • A63F9/0204—Targets therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

큐비트로부터 누설을 제거하기 위한 장치 및 방법이 개시된다. 일 양태에서, 장치는 하나 이상의 큐비트(qubit), 상기 각 큐비트는 복수의 큐비트 레벨들 중 적어도 하나의 점유를 용이하게 하고, 상기 큐비트 레벨들은 2개의 연산 큐비트 레벨및 상기 연산(computational) 큐비트 레벨보다 각각 상위인 하나 이상의 비연산 (non-computational) 큐비트 레벨을 포함하며, 그리고 상기 큐비트는 대응하는 천이(transitions) 주파수와 관련된 큐비트 레벨들 간의 천이를 용이하게 하며; 하나의 캐비티(cavity), 상기 캐비티는 캐비티 주파수를 정의하고; 각 큐비트를 캐비티에 커플링시키는 하나 이상의 커플러; 상기 캐비티를 상기 하나 이상의 큐비트 및 상기 캐비티 외부의 환경에 커플링시키는 하나 이상의 커플러; 및 각 큐비트에 대해, 상기 큐비트의 주파수가 상기 캐비티 주파수에 대해 조정되어 비연산 레벨의 파퓰레이션(population)이 캐비티로 전달되도록 큐비트들의 주파수를 제어하는 주파수 제어기를 포함한다.

Description

양자 비트에서 누설 제거
양자 비트의 기생 점유(parasitic occupation)를 제거하는 것은 다른 애플리케이션 뿐만 아니라 양자 컴퓨팅에서의 작업이다.
본 명세서는 양자 하드웨어에 관한 기술 및 양자 비트의 상태의 사전 지식없이 감쇠 캐비티(damped cavity) 모드를 사용하여 양자 비트(예컨대, 큐비트)에서 상위 레벨(준위)의 기생 점유(예컨대, 누설)를 제거하는 방법을 기술한다. 감쇠 캐비티 주파수에 가까운 주파수에서 양자 비트를 이동시킴으로써 상위 레벨들의 기생 점유가 캐비티로 이동(transfer)된다. 기생 점유는 감쇠 캐비티 모드를 사용하여 캐비티에서 감쇠될 수 있다.
일반적으로, 본 명세서에 개시된 요지의 하나의 혁신적인 양태는, 양자 시스템에 액세스하는 단계, 상기 양자 시스템은 하나 이상의 큐비트(qubit), 각 큐비트는 복수의 큐비트 레벨들 중 적어도 하나의 점유를 용이하게 하고, 상기 큐비트 레벨들은 2개의 연산 큐비트 레벨 및 연산(computational) 큐비트 레벨보다 각각 상위인 하나 이상의 비연산(non-computational) 큐비트 레벨을 포함하며, 그리고 상기 큐비트는 대응하는 천이(transitions) 주파수와 관련된 큐비트 레벨들 간의 천이를 용이하게 하며; 하나의 캐비티(cavity), 상기 캐비티는 캐비티 주파수를 정의하고; 각 큐비트를 캐비티에 커플링시키는 하나 이상의 커플러; 상기 캐비티를 상기 하나 이상의 큐비트 및 상기 캐비티 외부의 환경에 커플링시키는 하나 이상의 커플러; 그리고 주파수 제어기가 제어하는 각 큐비트에 대해, 상기 큐비트의 주파수가 상기 캐비티 주파수에 대해 조정되어 비연산 레벨의 파퓰레이션이 캐비티로 전달되도록 큐비트들의 주파수를 제어하는 주파수 제어기를 포함하며; 및 각 큐비트에 대해, 상기 큐비트의 주파수가 상기 캐비티 주파수에 대해 조정되어 비연산 레벨의 파퓰레이션이 상기 캐비티로 전달될 수 있도록 각 큐비트의 주파수를 제어하는 단계의 동작들을 포함하는 방법으로 구체화될 수 있다.
전술한 및 다른 구현예는 각각 단독으로 또는 조합하여 하기의 특징들 중 하나 이상을 선택적으로 포함할 수 있다. 일부 구현예에서, 상기 방법은 양자 시스템에 액세스하는 단계, 상기 양자 시스템은 하나 이상의 큐비트, 각 큐비트는 복수의 큐비트 레벨들 중 적어도 하나의 점유를 용이하게 하고, 상기 큐비트 레벨들은 2개의 연산 큐비트 레벨 및 연산 큐비트 레벨보다 각각 상위인 하나 이상의 비연산 큐비트 레벨을 포함하며, 그리고 상기 큐비트는 대응하는 천이 주파수와 관련된 큐비트 레벨들 간의 천이를 용이하게 하며; 하나의 캐비티, 상기 캐비티는 캐비티 주파수를 정의하고; 각 큐비트를 캐비티에 커플링시키는 하나 이상의 커플러; 상기 캐비티를 상기 하나 이상의 큐비트 및 상기 캐비티 외부의 환경에 커플링시키는 하나 이상의 커플러; 그리고 주파수 제어기가 제어하는 각 큐비트에 대해, 상기 큐비트의 주파수가 상기 캐비티 주파수에 대해 조정되어 비연산 레벨의 파퓰레이션이 캐비티로 전달되도록 큐비트들의 주파수를 제어하는 주파수 제어기를 포함하며; 및 각 큐비트에 대해, 상기 큐비트의 주파수가 상기 캐비티 주파수에 대해 조정되어 비연산 레벨의 파퓰레이션이 상기 캐비티로 전달되도록 각 큐비트의 주파수를 제어하는 단계의 동작들을 포함한다.
다른 구현예에서, 상기 방법은 각 큐비트에 대해, 최하위의 연산 큐비트 레벨에 도달할 때까지 하향 큐비트 레벨 천이를 반복적으로 수행하는 단계를 포함하고, 상기 하향 큐비트 레벨 천이를 수행하는 단계는 상기 관련 큐비트 천이 주파수를 캐비티 주파수에 정렬시키는 단계; 및 사전 결정된 시간 동안 대기하는 단계를 포함한다.
일부 경우에, 상기 사전 결정된 시간 동안 대기하는 단계는 상기 캐비티로의 파퓰레이션 전달을 유발한다.
다른 경우에, 각 큐비트에 대해 최하위의 연산 큐비트 레벨에 도달할 때까지 하향 큐비트 레벨 천이를 반복적으로 수행하는 단계는 유사한 큐비트들에 대해 병렬로 수행된다.
일부 구현예에서, 상기 사전 결정된 시간은 효과적인 누설 제거를 가능하게하도록 최적화된다.
다른 구현예에서, 상기 방법은 각 큐비트에 대해 상기 캐비티 주파수를 지나 상기 큐비트 주파수를 스윕(sweep)하는 단계를 포함한다.
일부 구현예에서, 상기 캐비티 주파수를 지나 상기 큐비트 주파수를 스위하는 단계는 관련 큐비트 레벨 또는 그 이하의 큐비트에 대해 하향 큐비트 레벨 천이를 수행하는 것을 포함한다.
일부 경우에, 상기 하향 큐비트 레벨 천이는 최하위의 연산 큐비트 레벨에 도달할 때까지 순차적으로 수행된다.
일부 구현예에서, 상기 캐비티 주파수를 지나 상기 큐비트 주파수를 스윕하는 단계는 유사한 큐비트들에 대해 병렬로 수행된다.
다른 구현예에서, 상기 큐비트를 스윕하는 단계는 캐비티 주파수에 관련된 큐비트 주파수 궤적을 결정하는 단계; 및 상기 큐비트 주파수 궤적에 따라 상기 큐비트 주파수를 이동시키는 단계를 포함한다.
일부 경우에, 상기 큐비트 주파수 궤적에 따라 상기 큐비트 주파수를 이동시키는 단계는 상기 큐비트 천이 주파수들이 상기 캐비티로의 파퓰레이션 전달을 위해 상기 캐비티 주파수와 순차적으로 정렬되게 하고, 상기 하향 큐비트 레벨 천이는 최하위의 연산 큐비트 레벨에 도달할 때까지 순차적으로 수행된다.
일부 경우에, 각 큐비트 상태의 파퓰레이션에 대한 사전 지식은 필요하지 않다.
일부 경우에, 상기 양자 시스템은 양자 연산에 사용하기 위해 제공된다.
일부 구현예에서, 상기 방법은 상기 양자 연산에서 하나 이상의 연산 동작 후에 반복적으로 수행되고, 상기 연산 동작의 최종 단계는 측정 동작이다.
일부 경우에, 상기 방법은 상기 양자 연산에서 하나 이상의 연산 동작과 관련된 측정 동작 직전에 반복적으로 수행된다.
다른 구현예에서, 상기 각 큐비트 상태의 파퓰레이션에 대한 사전 지식은 필요하지 않다.
본 명세서에서 설명된 요지는 하나 이상의 하기의 이점을 실현하도록 특정 실시예에서 구현될 수 있다.
일부 예들에서, 양자 비트의 상태를 측정하고 순방향으로 공급함으로써 양자 큐비트를 특정 상태로 설정할 수 있다. 이러한 프로세스의 주요한 복잡성은 알고리즘 작동 중에 양자 비트의 상위 레벨들이 채워질 수 있다는 것이다. 상위 레벨들의 양자 비트는 정확하게 판독되고 천천히 감쇠될 수 없어, 연산 공간(computational subspace) 외부의 양자 비트 레벨의 상당한 점유를 초래하여, 결과적으로 양자 연산 알고리즘의 구현을 방해한다. 감쇠 캐비티를 사용하여 양자 비트의 누설을 제거하는 시스템은 멀티 레벨 양자 비트의 리셋을 가능하게 하여, 양자 연산에 사용되는 양자 비트의 보다 상위 레벨 누설 상태들의 점유를 줄임으로써 양자 연산의 효율성 및 성능을 향상시킨다.
감쇠 캐비티를 사용하여 양자 비트의 누설을 제거하는 시스템은 수십 나노초에서 수행될 누설을 제거하기 위한 동작을 가능하게 하는 예를 들어 100MHz 정도의, 용이하게 달성 가능한 큐비트-캐비티 커플링 강도를 포함할 수 있다. 따라서, 누설을 제거하기 위한 동작은 양자 비트가 참여하는 양자 연산에 시간상으로 작은 오버 헤드만을 부가한다. 따라서, 감쇠 캐비티를 사용하여 양자 비트의 누설을 제거하는 시스템은 양자 비트의 누설을 제거하는 다른 방법과 비교하여 향상된 연산 효율을 달성할 수 있다.
감쇠 캐비티를 사용하여 양자 비트의 누설을 제거하는 시스템은 양자 비트의 누설을 제거하는 다른 방법과 비교하여 더 적은 하드웨어 구성 요소를 요구할 수 있다. 양자 비트에서 누설의 제거를 수행하기 위해 별도의 캐비티가 삽입될 수 있지만, 누설을 제거하기 위한 판독 공진기 및 감쇠 캐비티 모두가 빠른 판독 및 감쇠를 허용하기 위해 환경에 강한 커플링을 필요로 하므로 기존의 판독 공진기가 감쇠 캐비티로서 작용하도록 사용될 수 있다.
감쇠 캐비티를 사용하여 양자 비트의 누설을 제거하는 시스템은, 상위 큐비트 레벨의 점유를 제거하는데 사용될 수 있는 큐비트 궤적의 지속 시간, 주파수 및 형상을 짧은 시간 단위(timescale)로 효과적인 누설 제거를 가능케 하는 간단한 방법으로 최적화될 수 있기 때문에 높은 수준의 견고성 및 효율성을 달성할 수 있다.
본 명세서의 요지의 하나 이상의 구현의 세부 사항은 첨부 도면 및 이하의 설명에서 설명된다. 요지의 다른 특징, 양상 및 장점은 상세한 설명, 도면 및 청구 범위로부터 명백해질 것이다.
도 1은 큐비트의 누설을 제거하기 위한 예시적인 시스템을 나타낸다.
도 2는 단계적 방식을 사용하여 큐비트에서 누설을 제거하기 위한 예시적인 프로세스의 흐름도이다.
도 3은 스윕 방식을 사용하여 큐비트에서 누설을 제거하기 위한 예시적인 프로세스의 흐름도이다.
도 4는 단계적 방식을 이용한 예시적인 큐비트 리셋의 예시이다.
도 5는 스윕 방식을 사용하는 큐비트 리셋의 예시이다.
도 6a는 큐비트 궤적의 예를 도시한다.
도 6b는 시간의 함수로서 큐비트 기저 상태로부터의 편차의 예를 도시한다.
다양한 도면에서 동일한 참조 번호 및 명칭은 동일한 요소를 나타낸다.
본 명세서는 큐비트(qubit)의 상태에 대한 사전 지식없이, 감쇠 캐비티 (damped cavity)를 사용하여 양자 비트에서 보다 상위 레벨들의 점유를 제거하기 위한 아키텍처 및 방법을 기술한다. .
일반적으로, 큐비트의 상태를 측정하고 그 상태에 따라 천이(transition) 펄스를 인가하여 큐비트가 특정 상태로 설정되도록 할 수 있다. 그러나, 주요한 복잡성은 2- 및 3- 상태와 같은 큐비트의 상위 레벨들(higher levels)이 알고리즘 동작 중에 채워질(populated) 수 있다는 것이다. 이러한 상위 레벨들은 정확하게 판독될 수 없으며 천천히 감쇠된다. 결과적으로, 계산 공간(subspace) 외부의 큐비트 레벨들은 상당한 점유를 축적할 수 있어, 양자 오류 수정 작업과 같은 절차의 구현을 방해한다. 이 효과는 특히 에너지 레벨(준위)이 충분히 쉽게 채워지는 약한 비선형성이 있는 큐비트에서 나타날 수 있다.
따라서, 예를 들어 큐비트 리셋을 수행하는 것과 같이, 큐비트의 기생 점유를 제거하기 위한 동작은 큐비트 제어성과 양자 하드웨어의 핵심 요소이다. 본 명세서는 큐비트에서 상위 레벨들의 점유를 제거하기 위한 두 가지 접근 방법을 상술한다. 첫 번째는, 각 천이 주파수가 캐비티 주파수와 정렬되는 단계적 접근법 (stepped approach)이 개시된다. 두 번째는, 큐비트가 캐비티를 지나서 주파수로 스위핑되는 스윕(sweep) 접근법이 개시된다. 두가지 접근 방법은 상위 레벨의 파퓰레이션(population)이 감쇠되는 캐비티로 이동(transfer)되게 할 수 있다.
운영 환경의 예
도 1은 큐비트의 누설을 제거하기 위한 예시적인 시스템(100)을 나타낸다. 시스템(100)은 하나 이상의 큐비트(102), 주파수 제어기(112) 및 캐비티(10)를 포함하여, 하나 이상의 큐비트(102), 주파수 제어기(112), 및 하나 이상의 큐비트 (102), 주파수 제어기(112) 및 캐비티(104)의 외부에 있는 환경(106)과 상호 작용한다.
하나 이상의 큐비트(102)는 큐비트 레벨들의 세트 중 적어도 하나의 점유를 용이하게 한다. 예를 들어, 하나 이상의 큐비트가 원자인 경우, 큐비트 레벨들의 세트 중 하나의 점유는 원자의 에너지 레벨(준위)들을 점유하는 전자에 대응한다. 큐비트 레벨들은 예를 들어, 레벨 0 및 1과 같은 2개의 연산 큐비트 레벨들(114) 및 연산 큐비트 레벨(114)보다 각각 상위인 예를 들어, 레벨 2 및 3와 같은 하나 이상의 비연산(non-computational) 큐비트 레벨들(116)을 포함한다. 이러한 상위의 비연산 레벨들은 일반적으로 천천히 감쇠한다.
하나 이상의 큐비트(102)는 주파수 동조가 가능하며, 각각 큐비트 레벨들 간의 천이, 예를 들어 레벨 3에서 레벨 2로, 레벨 2에서 레벨 1으로 및 레벨 1에서 레벨 0로의 천이를 용이하게 한다. 큐비트 레벨들 사이의 각 천이는 대응하는 천이 주파수와 관련될 수 있다. 일부 구현예에서, 하나 이상의 큐비트(102)는 약한 비선형성을 나타낼 수 있고, 여기서 연산 공간 외부의 큐비트 레벨들은 상당한 점유를 축적할 수 있다. 예를 들어, 약한 비선형성의 경우, 연산 큐비트 레벨보다 상위인 큐비트 레벨들 사이의 간격(spacing)은 크게 변하지 않을 수 있으며, 이는 그러한 큐비트 레벨로의 천이에 대해 무시할 수 없는 확률을 초래할 수 있다. 하나 이상의 큐비트(102)는 초전도 큐비트 또는 반도체 큐비트를 포함할 수 있지만 이에 한정되는 것은 아니다.
하나 이상의 큐비트(102)는 알고리즘 동작 또는 양자 연산을 수행하기 위해 능동적으로 사용될 수 있다. 그러나, 상위의 비연산 큐비트 레벨들의 파퓰레이션은 그러한 동작 또는 연산에 오류를 가져올 수 있다. 예를 들어, 연산 공간 외부의 큐비트 레벨들의 점유는 양자 오류 수정 동작의 구현을 방해하거나 막을 수 있다. 그러므로, 하나 이상의 큐비트는 큐비트 리셋 동작을 요구할 수 있는데, 여기서 큐비트 레벨들 사이의 하향 천이는 최하위의 큐비트 레벨에 도달할 때까지 수행된다. 큐비트(Qubit) 리셋 동작들은 도 2 및 도 3을 참조하여 보다 상세하게 설명된다.
하나 이상의 큐비트(102) 각각은 각각의 커플러(예컨대, 커플러(108))를 통해 캐비티(104)에 결합된다. 각각의 커플러는 원칙적으로 모든 타입의 커플러, 예를 들어 용량성 커플러일 수 있다. 용량성 커플러는 큐비트의 암(arm)과 캐비티의 단부를 근접하여 배치하고 집계형(claw-like) 커플러를 사용함으로써 달성될 수 있다. 하나 이상의 큐비트(102)를 캐비티(104)에 결합시키는 커플러들은 제어 가능하다. 예를 들어, 하나 이상의 큐비트(102)를 캐비티(104)에 결합시키는 커플러들의 세기는 주파수 제어 가능할 수 있다. 커플러들은 캐패시턴스가 고정될 수 있도록 제어 가능하다. 이후 커플링은 주파수에 약하게 의존할 수 있으며, 큐비트들과 캐비티 사이의 상호 작용은 큐비트 주파수를 캐비티 주파수 방향으로 또는 캐비티 주파수로부터 멀어지게 조정함으로써 달성될 수 있다.
캐비티(104)은 하나 이상의 커플러(예컨대, 커플러(110))를 통해 하나 이상의 큐비트(104)의 외부에 있는 환경(106)에 결합될 수 있다. 일부 구현예에서, 환경(106)으로의 캐비티(104)의 커플링은 강할 수 있다. 캐비티(104)는 환경(106)과의 상호 작용으로 인해 감쇠될 수 있다. 예를 들어, 환경(106)에 대한 캐비티(104)의 커플링은 레이트(rate) Γ에서 캐비티의 여기 상태(excited state)로부터 진공 모드로의 감쇠(decay) 및 레이트 κ에서 캐비티의 필드 모드의 감쇠와 같은, 감쇠를 초래할 수 있다. 만약 커플링이 강하면, 즉, Γ, κ≫g이면(여기서, g는 캐비티-환경 커플링 상수이다), 강한 감쇠 및 일관된 진전(evolution)은 기대될 수 없다. 만약, 커플링이 약하면, 즉, Γ, κ≪g이면, 예를 들어 디페이징(dephasing)이 일관된 진전을 깨뜨릴 때까지 일관된 진전이 지배적이다. 환경(106)은 부하에 연결되는 와이어에 의해 형성될 수 있다. 일부 구현예에서 와이어는 판독 라인이다.
캐비티(104)은 캐비티 주파수를 정의한다. 일부 구현예에서, 캐비티(104)는하나 이상의 큐비트(104)로부터의 누설을 제거하기 위한 목적으로 시스템(100)에 포함된 별도의 캐비티일 수 있다. 다른 구현들에서, 판독 공진기가 감쇠 캐비티로서 작용하도록 함으로써 하드웨어 오버헤드가 감소될 수 있다.
주파수 제어기(112)는 하나 이상의 큐비트(102) 각각의 주파수를 제어한다. 주파수 제어기(112)는 각 큐비트에 대해, 큐비트의 주파수가 캐비티 주파수에 대해 조정될 수 있고 비연산 레벨의 파퓰레이션이 캐비티로 전달될 수 있도록 하나 이상의 큐비트(102) 각각의 주파수를 제어한다.
주파수 제어기(112)는 각 큐비트의 최대 관련 점유 레벨을 결정하도록 구성될 수 있다. 주파수 제어기는 또한 하향 큐비트 레벨 천이가 수행되도록 각 큐비트의 천이 주파수를 동조시키도록 구성될 수 있다. 예를 들어, 주파수 제어기(112)는 큐비트의 최대 관련 점유 레벨로서 3 레벨을 결정하고, 큐비트가 리셋될 때까지(예컨대, 0 레벨에 도달할 때까지) 하향 큐비트 레벨 천이를 수행할 수 있다. 하향 큐비트 레벨 천이(예컨대, 3 레벨에서 2 레벨로의 큐비트 레벨 천이)를 수행하기 위해, 주파수 제어기는 관련된 큐비트 천이 주파수(예컨대, 큐비트 천이 주파수(
Figure pct00001
))를 캐비티 주파수에 정렬하고, 감쇠될 수 있는 캐비티로의 파퓰레이션 전달을 유발하는 사전 결정된 시간 동안 정렬을 유지하도록 구성될 수 있다. 주파수 제어기를 사용하여 하향 큐비트 레벨 천이를 수행하는 단계는 도 2 및 도 3을 참조하여 보다 상세히 설명한다.
주파수 제어기(112)는 또한 하향 큐비트 레벨 천이를 수행하기 위해 캐비티 주파수를 지나서 하나 이상의 큐비트의 주파수를 스윕하도록 구성될 수 있다. 예를 들어, 주파수 제어기(112)는 큐비트의 최대 관련 점유 레벨로서 3 레벨을 결정하고, 큐비트가 리셋될 때까지 캐비티 주파수를 지나도록 각 큐비트 주파수를 스위함으로써 하향 큐비트 레벨 천이를 수행할 수 있다. 주파수 제어기는 큐비트 천이 주파수가, 감쇠될 수 있는 캐비티로의 파퓰레이션 이동을 위해, 상기 캐비티 주파수와 순차적으로 정렬될 수 있도록 캐비티 주파수에 대한 각각의 큐비트 주파수 궤적 (trajectory)을 결정함으로써 캐비티 주파수를 지나서 각 큐비트 주파수를 스윕하도록 구성될 수 있다. 주파수 제어기는 또한 각각의 큐비트 주파수 궤적에 따라 각 큐비트 주파수를 이동시키도록 구성될 수도 있다. 상기 하향 큐비트 레벨 천이는 최하위의 계산 큐비트 레벨에 도달할 때까지 순차적으로 수행된다. 주파수 제어기를 사용하여 하향 큐비트 레벨 천이를 수행하는 단계는 도 2 및 도 3을 참조하여 보다 상세히 설명한다.
상위 큐비트 레벨로부터 점유 제거
도 2는 단계적 접근법을 사용하여 큐비트에서 누설을 제거하기 위한 예시적인 프로세스(200)의 흐름도이다. 예를 들어, 프로세스(200)는 도 1을 참조하여 전술한 시스템(100)의 주파수 제어기(112)에 의해 수행될 수 있다. 편의상, 프로세스(200)는 단일 큐비트에서 누설을 제거하는 것으로 설명된다. 그러나, 프로세스 (200)는 다수의 큐비트를 포함하는 시스템들에 대해 병렬로 수행될 수 있다.
주파수 제어기는 하향 큐비트 레벨 천이를 반복적으로 수행한다(단계 202).일부 구현예에서, 주파수 제어기는 관련(relevant) 최대 큐비트 레벨을 결정할 수 있다. 큐비트 레벨의 수는 클 수 있으므로, 주파수 제어기는 관심 시스템에 따라 임계값을 초과하는 큐비트 레벨들의 임의의 점유를 무시하는 관련 최대 큐비트 레벨을 결정한다. 예를 들어, 주파수 제어기는 최대 큐비트 레벨이 3-레벨이고, 큐비트가 0-레벨로 리셋되어야 한다고 결정할 수 있다. 따라서, 주파수 제어기는 관련 큐 비트 또는 그 이하의 각 큐 비트에 대해, 레벨 3에서 레벨 2, 레벨 2에서 레벨 1 및 레벨 1에서 레벨 0로의 천이를 수행하는, 3-레벨로부터의 하향 큐비트 레벨 천이를 큐비트가 리셋될 때까지 반복적으로 수행할 것이다.
하향 큐비트 레벨 천이들을 수행하기 위해, 주파수 제어기는 각각의 큐비트 천이 주파수를 조정하여 캐비티 주파수에 정렬시킨다(단계 204). 주파수 제어기는 최상위 큐비트 레벨 천이로 시작한다. 예를 들어, 3 레벨에서 2 레벨로의 천이를 수행하기 위해, 주파수 제어기는 큐비트의 천이 주파수(
Figure pct00002
)를 캐비티 주파수에 정렬시킨다.
주파수 제어기는 캐비티로 전달할 큐비트 레벨의 파퓰레이션에 대한 정렬을 유지한다(단계 206). 예를 들어, 주파수 제어기는 큐비트 천이 주파수(
Figure pct00003
)를 캐비티 주파수에 정렬하고 3-레벨의 파퓰레이션이 캐비티로 전달될 때까지 정렬을 유지할 수 있다. 주파수 제어기는 사전 결정된 시간 동안 캐비티 주파수에 대한 큐비트 주파수의 정렬을 유지한다. 상기 사전 결정된 시간은 표준 최적화 기술들, 예를 들어 단방향(simplex) 알고리즘, 기울기 하강(gradient descent) 알고리즘 또는 라그랑지(Lagrangian) 방법을 사용하여 효과적인 누설 제거가 가능하게 하도록 최적화된 사전 결정된 양의 시간일 수 있다. 일단 큐비트 레벨의 파퓰레이션이 캐비티로 전달되면, 주파수 제어기는 모든 하향 큐비트 레벨 천이들이 수행될 때까지 단계들(204 및 206)을 되풀이하여 반복한다.
주파수 제어기는 큐비트의 리셋을 수행(achieve)한다(단계 208). 단계적 접근법을 갖는 감쇠 캐비티를 사용하여 큐비트를 리셋하는 단계는 도 4를 참조하여 아래에서 더 설명된다. 도 1을 참조하여 전술한 바와 같이, 본 명세서에 개시된 프로세스(200)를 구현하는 양자 시스템은 양자 연산에서 사용하기 위해 활성화되거나 제공될 수 있다. 이러한 설정에서, 단계(202) 내지 단계(208)는 양자 연산의 계산 동작과 관련된 하나 이상의 측정 동작 직전 또는 후에 반복적으로 수행될 수 있다.
프로세스(200)는 각 큐비트 상태의 파퓰레이션에 대한 사전 지식을 필요로 하지 않는다. 예를 들어, 만약 프로세스(200)가 양자 연산에서의 연산 동작과 관련된 측정 동작 직전에 반복적으로 수행되면, 프로세스는 최상위 연산 레벨에 도달할 때까지 상기 결정된 최대 큐비트 레벨로부터 정렬을 순차적으로 수행할 수 있다. 이 경우, 0 상태는 0 상태로 유지되고, 완벽한 1 상태는 1 상태로 유지된다. 연산레벨 0와 1에서만 점유를 갖는 큐비트는 영향을 받지 않는다. 다른 예에서, 만약 프로세스(200)가 양자 연산의 연산 동작과 관련된 측정 동작 이후에 반복적으로 수행되면, 프로세스는 연산 동작과 관련된 측정 동작이 잘못 보고 되거나 상위 레벨의 파퓰레이션을 유도하더라도 강건(robust)할 수 있다.
도 3은 스윕 접근법을 사용하여 큐비트에서 누설을 제거하기 위한 예시적인 프로세스(300)의 흐름도이다. 예를 들어, 프로세스(300)는 도 1을 참조하여 전술한 시스템(100)의 주파수 제어기(112)에 의해 수행될 수 있다. 편의상, 프로세스(300)는 단일 큐비트에서 누설을 제거하는 것으로 설명된다. 그러나, 프로세스(300)는 다수의 큐비트를 포함하는 시스템들에 대해 병렬로 수행될 수 있다.
주파수 제어기는 캐비티 주파수를 지나서 큐비트 주파수를 스윕한다(단계 304). 일부 구현예에서, 주파수 제어기는 최대 큐비트 레벨을 결정한다. 큐비트 레벨의 수는 클 수 있으므로 주파수 제어기는 관심 시스템에 따라 임계값을 초과하는 큐비트 레벨들의 임의의 점유를 무시하는 관련 최대 큐비트 레벨을 결정한다. 예를 들어, 주파수 제어기는 최대 큐비트 레벨이 3 레벨이며, 큐비트가 0 레벨로 리셋되어야 한다고 결정할 수 있다. 따라서, 주파수 제어기는 최하위의 연산 큐비트 레벨에 도달하고 큐비트가 리셋될 때까지, 캐비티를 지나서 큐비트 주파수를 스위핑하여 관련 에너지 레벨들을 캐비티 주파수에 가깝게 이동시킨다. 이 절차는 주파수로 표현되는 큐비트-캐비티 커플링 강도가 스윕 지속시간(sweep duration)의 역수와 같거나 초과할 때 및 캐비티 감쇠율(damping rate)이 커플링 강도와 같거나 초과할 때 도 6 및 도 7를 참조하여 이하에서 더 논의되는 바와같이, 높은 충실도를 달성할 수 있다.
캐비티 주파수를 지나 큐비트 주파수를 스윕하기 위해, 주파수 제어기는 큐비트 주파수 궤적을 결정한다(단계 306). 큐비트 주파수 궤적의 지속 시간, 주파수 및 형상은 짧은 시간 단위에서 효과적인 누설 제거를 가능하게 하는 최적화 기술 및 최적 제어 이론을 사용하여 결정될 수 있다. 예시적인 큐비트 주파수 궤적은 도 6을 참조하여 아래에서 설명된다.
주파수 제어기는 결정된 큐비트 주파수 궤적에 따라 큐비트 주파수를 이동시킨다(단계 308). 주파수 제어기는 결정된 큐비트 주파수 궤적에 따라 큐비트 주파수를 이동시키거나 스윕하여, 감쇠될 수 있는 캐비티로의 파퓰레이션 이동을 위해 큐비트 천이 주파수들이 캐비티 주파수와 순차적으로 정렬되도록 할 수 있다. 스윕 동안, 하향 큐비트 레벨 천이들은 최하위의 연산 큐비트 레벨에 도달할 때까지 순차적으로 수행된다. 주파수 제어기는 관련 큐비트 레벨 또는 그 이하의 각 큐비트에 대해 스윕을 수행할 수 있다.
주파수 제어기는 큐비트의 리셋을 수행한다(단계 310). 스윕 접근법을 갖는 감쇠 캐비티를 사용하여 큐비트를 리셋하는 단계는 도 5 내지 도 7을 참조하여 이하에서 더 설명한다. 도 1을 참조하여 전술한 바와같이, 본 명세서에 개시된 프로세스(300)를 구현하는 양자 시스템은 양자 연산에서 사용하기 위해 활성화되거나 제공될 수 있다. 이러한 설정에서, 단계(304) 내지 단계(308)는 양자 연산의 연산 동작과 관련된 하나 이상의 측정 동작의 직전 또는 후에 반복적으로 수행될 수 있다.
프로세스(300)는, 프로세스(300)가 양자 연산에서의 연산 동작과 관련된 측정 동작 이후에 수행되는 경우, 큐비트 상태 각각의 파퓰레이션에 대한 사전 지식을 요구하지 않는다. 이러한 프로세스는 연산 동작과 관련된 측정 동작이 잘못 보고 되거나 더 상위 레벨들의 파퓰레이션을 유도하더라도 강건(robust)할 수 있다. 그러나, 프로세스(300)는 다중-레벨의 동시 스윕이므로, 프로세스는 비연산 상위 레벨들뿐만 아니라 여기된 연산 레벨(예컨대, 1 레벨)의 모든 큐 비트 파퓰레이션을 잃어 버려, 측정 동작의 결과가 항상 0 상태를 나타내기 때문에 관심있는 정보를 파괴할 수 있다.
도 4는 단계적 접근법을 이용하는 예시적인 큐비트 리셋의 도면(400)이다. 예를 들어, 도 2를 참조하여 전술한 프로세스(200)가 큐비트 리셋을 수행하기 위해 사용될 수 있다. 도면(400)은 3 레벨에서 0 레벨로의 예시적인 큐비트 리셋을 도시한다. 전술한 바와같이 단계적 접근법을 사용하여 다른 레벨의 큐비트에 대한 큐비트 리셋들도 또한 고려될 수 있다.
큐비트 주파수(f)는 큐비트 리셋 동작의 지속 시간에 대한 시간(t)의 함수로 도시(plot)된다. 큐비트의 1 상태에서 0 상태로의 천이 주파수(
Figure pct00004
)는 캐비티 주파수(
Figure pct00005
)에 대한 개별 레벨들의 정렬을 반영하는 계단 패턴을 따른다. 먼저, 3 상태에서 2 상태로의 천이 주파수(
Figure pct00006
)는 큐비트가 제2 여기 레벨에 도달할 수 있게 하는 캐비티 주파수(
Figure pct00007
)에 정렬된다. 다음으로, 2 상태에서 1 상태로의 천이 주파수(
Figure pct00008
)는 큐비트가 제1 여기 레벨에 도달할 수 있게 하는 캐비티 주파수(
Figure pct00009
)에 정렬된다. 이것는 1 상태에서 0 상태로의 천이 주파수(
Figure pct00010
)를 상기 캐비티 주파수(
Figure pct00011
)에 정렬시킴으로써 큐비트를 리셋하는 기저 상태(ground state)로 큐비트가 도달하게 한다. 고체 큐비트 천이 빈도 라인들은 가능한 점유 천이(occupied transition)를 나타낸다. 점선으로 표시된 회색 라인은 비어 있는 천이를 나타낸다. 예시 도면(400)에서, 0, 1, 2 또는 3 상태의 큐비트에 대해, 최종 결과는 기저 상태 0이다. 만약, 3 상태 보다 상위 레벨이 포함될 필요가 있다면, 리셋 프로세스 및 예시(400)는 관련 레벨의 천이 주파수들로 시작될 것이다.
도 5는 스윕 접근법을 사용하는 큐비트 리셋의 예시(500)이다. 예를 들어, 도 3을 참조하여 상술한 프로세스(300)가 큐비트 리셋을 수행하기 위해 사용될 수 있다. 도면(500)은 3 레벨에서 0 레벨로의 예시적인 큐비트 리셋을 나타낸다. 전술한 바와같이, 스윕 접근법을 사용하는 다른 레벨의 큐비트들에 대한 큐비트 리셋 역시 고려될 수 있다.
큐비트 천이 주파수(
Figure pct00012
)는 큐비트 리셋 동작의 지속 시간 동안 시간(t)의 함수로서 도시된다. 관련 큐비트 천이 주파수들은 관련 에너지 레벨(준위)들이 캐비티 주파수(
Figure pct00013
)와 정렬되도록 주파수(
Figure pct00014
)에 있는 캐비티를 지나서 스윕된다. 고체 큐비트 천이 주파수 라인들은 가능한 점유 천이를 나타낸다. 점선으로 표시된 회색 라인들은 빈 천이를 나타낸다. 도 5 도시된 바와 같은 스윕 접근법을 이용하는 큐비트 리셋은 주파수로 표현된 큐비트-캐비티 커플링 강도가 스윕 지속 시간의 역수와 같거나 초과할 때 및 캐비티 감쇠율이 커플링 강도와 같거나 초과할 때 높은 충실도로 수행될 수 있다. 자세한 내용은 아래의 도 6a 및 6b를 참조한다.
예시(500)에서, 0, 1. 2 또는 3 상태의 큐비트에 대해, 최종 결과는 기저 상태 0이다. 만약 3 상태보다 상위 레벨이 포함될 필요가 있다면, 리셋 프로세스 및 예시(500)는 캐비티를 지나서 상위 레벨들을 스윕하는 것을 포함할 것이다. 스윕 접근법을 사용하여 큐비트 리셋을 수행하기 위한 큐비트 궤적은 도 6a 및 도 6b를 참조하여 보다 상세히 후술된다.
도 6a는 큐비트로부터 누설을 제거하기 위한 스윕 접근법에서 예시적인 큐비트 주파수 궤적(600)을 도시한다. 예를 들어, 큐비트 주파수 궤적은 도 3을 참조하여 기술한, 스윕 접근법을 사용하여 큐비트의 누설을 제거하기 위한 예시적인 프로세스(300)의 단계(306)에서 도 1의 주파수 제어기(112)에 의해 결정되는 큐비트 주파수 궤적에 대응할 수 있다.
큐비트 주파수 궤적(600)은 큐비트-캐비티 커플링 강도(g)의 단위로 캐비티 주파수에 대해 도시된다. 큐비트 주파수 궤적(600)은 큐비트 주파수를 캐비티를 지나서 이동시킨 후에, 급격한 경사(fast ramp)로 큐비트 주파수를 시작 주파수로 낮출 수 있음을 예시한다. 기생 교환이 발생할 수 있는데, 예를 들어, 양자(quanta)들이 큐비트로 다시 이동할 수 있다. 그러나, 이러한 교환은 1/κ정도(여기서 κ는 캐비티 감쇠율이다)의 시간 단위(timescale)와 같은 빠른 시간 단위에 대한 2차 프로세스일 수 있으며, 급격한 경사에 의해 최소화될 수 있다. 그러나, 예를 들어 전자 장치의 한계로 인해 경사가 충분히 급격(fast)하게 만들어 질 수 없는 경우, 프로세스는 캐비티가 과소화(depopulate)될 때까지 기다리는 과정이 계속될 수 있다.
도 6b는 시간의 함수로서 큐비트 기저 상태로부터의 편차의 예시적인 플롯 (plot)(650)이다. 플롯(650)은, 큐비트-캐비티 커플링 g/2π=100MHz, 캐비티 감쇠율 κ=1/25ns 및 큐비트 비선형성 220MHz을 사용하여 수행된 연산들이 1, 2 및 3 상태에 대해 약 0.1% 내지 1%의 편차를 나타낸다. 시뮬레이션은 4개의 공진기 레벨과 4개의 큐비트 레벨을 사용하여 수행되었다.
본 명세서에 개시되는 디지털 및/또는 양자 주제 및 디지털 기능 동작 및 양자 연산의 실시예들은, 본 명세서에서 개시된 구조 및 구조적 등가물, 또는 이들 중 하나 이상의 조합을 포함하는, 디지털 및/또는 양자 컴퓨터 하드웨어에서 유형으로(tanbibly) 구현된 디지털 및/또는 양자 컴퓨터 소프트웨어 또는 펌웨어에서 디지털 전자 회로, 적합한 양자 회로, 또는 보다 일반적으로는 양자 연산 시스템에서 구현될 수 있다. "양자 연산 시스템"이라는 용어는 양자 컴퓨터, 양자 정보 처리 시스템, 양자 암호 시스템 또는 양자 시뮬레이터를 포함할 수 있지만 이에 국한되지는 않는다.
본 명세서에서 개시되는 디지털 및/또는 양자 주제의 실시예는 하나 이상의 디지털 및/또는 양자 컴퓨터 프로그램, 즉 데이터 처리 장치에 의한 실행 또는 데이터 처리 장치의 동작을 제어하기 위한 유형의 비-일시적 저장 매체에 인코딩된 디지털 및/또는 양자 컴퓨터 프로그램 명령의 하나 이상의 모듈로서 구현될 수 있다. 디지털 및/또는 양자 컴퓨터 저장 매체는 기계 판독 가능 저장 디바이스, 기계 판독 가능 저장 기판, 랜덤 또는 직렬 액세스 메모리 디바이스, 하나 이상의 큐 비트 또는 이들 중 하나 이상의 조합일 수 있다. 선택적으로 또는 부가적으로, 프로그램 명령은, 디지털 및/또는 양자 정보를 인코딩할 수 있는 인위적으로 생성된 전파 신호, 예를 들어, 데이터 처리 장치에 의한 실행을 위한 적절한 수신기 장치로송신하기 위한 디지털 및/또는 양자 정보를 인코딩하도록 생성된 디지털 및/또는 양자 정보, 예를 들어 기계-생성의 전기적, 광학적 또는 전자기 신호를 인코딩 할 수 있는 인위적으로 생성된 전파 신호상에 인코딩 될 수 있다.
양자 정보 및 양자 데이터라는 용어는 양자 시스템에 의해 운반되거나 양자 시스템에 보유 또는 저장되는 정보 또는 데이터를 지칭하며, 여기서 가장 작은 시스템은 양자 정보의 단위를 정의하는 큐비트 즉, 시스템이다. "큐비트"라는 용어는 상응하는 맥락에서 2-레벨 시스템으로 적절하게 근사될 수 있는 모든 양자 시스템을 포함하는 것으로 이해된다. 이러한 양자 시스템은, 예를 들어 2개 이상의 레벨을 갖는 다중-레벨 시스템을 포함할 수 있다. 예로서, 이러한 시스템은 원자, 전자, 광자, 이온 또는 초전도 큐비트를 포함할 수 있다. 많은 구현예에서, 연산 기반 상태들은 기저 상태 및 제1 여기 상태로 식별되지만, 연산 상태가 상위 레벨의 여기 상태로 식별되는 다른 설정도 가능하다는 것이 이해된다.
"데이터 처리 장치"라는 용어는 디지털 및/또는 양자 데이터 처리 하드웨어를 지칭하며, 예로서 프로그램머블 디지털 프로세서, 프로그램머블 양자 프로세서, 디지털 컴퓨터, 양자 컴퓨터, 또는 다수의 디지털 및 양자 프로세서 또는 컴퓨터, 및 이들의 조합을 포함하는, 디지털 및/또는 양자 데이터를 처리하기 위한 모든 종류의 장치들, 디바이스들 및 기계들을 포함할 수 있다. 이러한 장치는 또한 특수 목적 논리 회로, 예를 들어, FPGA(field programmable gate array) 또는 ASIC (application-specific integrated circuit), 또는 양자 시뮬레이터, 예를 들어 특정 양자 시스템에 관한 정보를 시뮬레이션하거나 생성하도록 설계된 양자 데이터 처리장치일 수 있거나 추가로 포함할 수 있다. 특히, 양자 시뮬레이터는 보편적인 양자 연산을 수행할 능력이 없는 특수 목적의 양자 컴퓨터이다. 상기 장치는 하드웨어 이외에, 디지털 및/또는 양자 컴퓨터 프로그램, 예를 들어 프로세서 펌웨어, 프로토콜 스택, 데이터 베이스 관리 시스템, 운영 체제 또는 이들 중 하나 이상의 조합을 구성하는 코드에 대한 실행 환경을 생성하는 코드를 선택적으로 포함할 수 있다.
프로그램, 소프트웨어, 소프트웨어 애플리케이션, 모듈, 소프트웨어 모듈, 스크립트 또는 코드로 지칭되거나 기술될 수 있는 디지털 컴퓨터 프로그램은 컴파일되거나 해석된 언어 또는 선언적 또는 절차적 언어를 포함하는 임의 형태의 프로그래밍 언어로 기록될 수 있으며, 독립 실행형 프로그램이나 모듈, 구성 요소, 서브 루틴 또는 디지털 컴퓨팅 환경에서 사용하기에 적합한 다름 유닛을 포함하는 모든 형식으로 배포될 수 있다. 프로그램, 소프트웨어, 소프트웨어 애플리케이션, 모듈, 소프트웨어 모듈, 스크립트 또는 코드로 지칭되거나 기술될 수 있는 양자 컴퓨터 프로그램은 컴파일되거나 해석된 언어 또는 선언적 또는 절차적 언어를 포함하는 임의 형태의 프로그래밍 언어로 기록될 수 있으며, 적절한 양자 프로그래밍 언어로 번역되거나 양자 프로그래밍 언어(예컨대, QCL 또는 Quipper)로 기록될 수 있다.
디지털 및/또는 양자 컴퓨터 프로그램은 파일 시스템 내의 파일에 대응할 수 있지만 반드시 그럴 필요는 없다. 프로그램은 다른 프로그램 또는 데이터(예컨대, 마크업 언어 문서에 저장된 하나 이상의 스크립트)를 보유하고 있는 파일의 일부분, 문제의 프로그램 전용의 단일 파일 또는 다수의 조정 파일(예컨대, 하나 이상의 모듈, 서브 프로그램 또는 코드의 일부를 저장하는 파일)에 저장될 수 있다. 디지털 및/또는 양자 컴퓨터 프로그램은 하나의 사이트에 위치하거나 여러 사이트에 분산되어 있으며 디지털 및/또는 양자 데이터 통신 네트워크로 상호 연결되는 하나의 디지털 또는 하나의 양자 컴퓨터 또는 다수의 디지털 및/또는 양자 컴퓨터 상에서 실행되도록 배치될 수 있다. 양자 데이터 통신 네트워크는 양자 시스템(예컨대, 큐비트)을 사용하여 양자 데이터를 전송할 수 있는 네트워크인 것으로 이해된다. 일반적으로, 디지털 데이터 통신 네트워크는 양자 데이터를 전송할 수 없지만, 양자 데이터 통신 네트워크는 양자 데이터와 디지털 데이터 모두를 전송할 수 있다.
본 명세서에서 기술된 프로세스 및 논리 흐름은 입력 디지털 및 양자 데이터를 연산하고 출력을 생성함으로써 기능을 수행하기 위해 하나 이상의 디지털 및/또는 양자 컴퓨터 프로그램을 실행함으로써 적절하게 하나 이상의 디지털 및/또는 양자 프로세서로 동작하는, 하나 이상의 프로그래머블 디지털 및/또는 양자 컴퓨터에 의해 수행될 수 있다. 상기 프로세스 및 논리 흐름은 또한 특수 목적의 논리 회로(예컨대, FPGA 또는 ASIC, 또는 양자 시뮬레이터), 또는 특수 목적의 논리 회로 또는 양자 시뮬레이터와 하나 이상의 프로그래밍된 디지털 및/또는 양자 컴퓨터의 조합에 의해 수행될 수 있고 장치 역시 구현될 수 있다.
하나 이상의 디지털 및/또는 양자 컴퓨터의 시스템에 대해 특정 연산 또는 동작을 수행하도록 "구성"하는 것은, 시스템에 소프트웨어, 펌웨어, 하드웨어 또는 이들의 조합을 설치하여 동작시에 시스템이 연산 또는 동작을 수행하게 하는 것을 의미한다. 특정 연산 또는 동작을 수행하도록 구성되는 하나 이상의 디지털 및/또는 양자 컴퓨터 프로그램은 하나 이상의 프로그램이 디지털 및/또는 양자 데이터 처리 장치에 의해 실행될 때 상기 장치로 하여금 연산들 또는 동작들을 수행하게 하는 명령을 포함함을 의미한다. 양자 컴퓨터는 양자 컴퓨팅 장치에 의해 실행될 때 상기 장치로 하여금 연산들 또는 동작들을 수행하게 하는 명령들을 디지털 컴퓨터로부터 수신할 수 있다.
디지털 및/또는 양자 컴퓨터 프로그램의 실행에 적합한 디지털 및/또는 양자 컴퓨터는 범용 또는 특수 목적의 디지털 및/또는 양자 마이크로 프로세서 또는 둘 모두, 또는 다른 종류의 중앙 디지털 및/또는 양자 프로세싱 장치를 기반으로 할 수 있다. 일반적으로, 중앙 디지털 및/또는 양자 처리 장치는 판독 전용 메모리, 또는 랜덤 액세스 메모리, 또는 양자 데이터(광자 또는 이들의 조합)의 전송에 적합한 양자 시스템으로부터 명령 및 디지털 및/또는 양자 데이터를 수신할 것이다.
디지털 및/또는 양자 컴퓨터의 필수 구성 요소는 명령들을 수행하거나 실행하기 위한 중앙 처리 장치 및 명령들과 디지털 및/또는 양자 데이터를 저장하기 위한 하나 이상의 메모리 디바이스이다. 중앙 처리 장치와 메모리는 특수 목적 논리 회로 또는 양자 시뮬레이터에 의해 보완되거나 통합될 수 있다. 일반적으로, 디지털 및/또는 양자 컴퓨터는 또한 디지털 및/또는 양자 데이터를 저장하는 하나 이상의 대용량 저장 디바이스(예컨대, 자기, 광 자기 디스크 또는 광학 디스크) 또는 양자 정보를 저장하기에 적합한 양자 시스템으로부터 디지털 및/또는 양자 데이터를 수신하거나 디지털 및/또는 양자 데이터를 전달하거나 또는 둘 모두를 하도록 동작 가능하게 결합되거나 포함할 수 있다. 그러나, 디지털 및/또는 양자 컴퓨터는 그러한 디바이스들을 가질 필요가 없다.
디지털 및/또는 양자 컴퓨터 프로그램 명령 및 디지털 및/또는 양자 데이터를 저장하기에 적합한 디지털 및/또는 양자 컴퓨터 판독 가능 매체는, 반도체 메모리 디바이스(예컨대, EPROM, EEPROM 및 플래시 메모리 디바이스); 자기 디스크(예컨대, 내부 하드 디스크 또는 이동식 디스크); 광 자기 디스크; CD-ROM와 DVD-ROM 디스크; 및 양자 시스템(예컨대, 포획된 원자 또는 전자)을 포함한다. 양자 메모리는 빛이 전송을 위해 사용되는 광-물질(light-matter) 인터페이스 및 중첩 또는 양자 일관성과 같은 양자 데이터의 양자 특징을 저장하고 보존하기 위한 물질과 같이 높은 충실도 및 효율성으로 장시간 동안 양자 데이터를 저장할 수 있는 디바이스라는 것을 이해해야 한다.
본 명세서 또는 그 일부에 개시된 다양한 시스템의 제어는 하나 이상의 비-일시적 기계 판독 가능 저장 매체에 저장된 명령들을 포함하는 디지털 및/또는 양자 컴퓨터 프로그램 제품으로 구현될 수 있으며, 이들은 하나 이상의 디지털 및/또는 양자 처리 디바이스상에서 실행 가능하다. 본 명세서에서 기술된 시스템 또는 그 일부는 각각 하나 이상의 디지털 및/또는 양자 처리 디바이스 및 본 명세서에서 기술된 동작들을 수행하기 위한 실행 가능 명령들을 저장하는 메모리를 포함할 수 있는 장치, 방법 또는 전자 시스템으로 각각 구현될 수 있다.
본 명세서는 다수의 특정 구현 세부 사항을 포함하지만, 이들은 청구될 수 있는 범위에 대한 제한으로서 해석되어서는 안되며, 오히려 특정 실시예에 특정될 수 있는 특징에 대한 설명으로 해석되어야 한다. 별도의 실시예와 관련하여 본 명세서에서 기술되는 특정 특징은 또한 단일 실시예에서 조합하여 구현될 수 있다. 반대로, 단일 실시예의 문맥에서 설명된 다양한 특징은 또한 다수의 실시예에서 개별적으로 또는 임의의 적합한 하위 조합으로 구현될 수 있다. 더욱이, 특징들은 특정 조합으로 작용하고 상술한 바와같이 초기에는 그러한 것으로 주장될 수도 있지만, 청구된 조합으로부터의 하나 이상의 특징이 일부 경우 조합으로부터 제거될 수 있고, 청구된 조합은 특징의 서브 조합 또는 변형으로 유도될 수 있다.
유사하게, 동작들이 특정 순서로 도면에 도시되어 있지만, 이는 바람직한 동작들을 달성하기 위해, 그러한 동작들이 도시된 순서 또는 순차적인 순서로 수행되거나, 도시된 모든 동작들이 수행될 것을 요구하는 것으로 이해되어서는 안된다. 특정 상황에서는 멀티 태스킹 및 병렬 처리가 유리할 수 있다. 또한, 상술한 실시예에서 다양한 시스템 모듈 및 구성 요소의 분리는 모든 실시예에서 그러한 분리를 필요로 하는 것으로 이해되어서는 안되며, 기술된 프로그램 구성 요소 및 시스템은 일반적으로 단일 소프트웨어 제품에 함께 통합되거나 다수의 소프트웨어 제품들로 패키징될 수 있음을 이해해야 한다.
본 발명의 특정 실시예가 설명되었다. 다른 실시예들은 다음의 청구항들의 범위 내에 있다. 예를 들어, 청구 범위에 열거된 동작들은 상이한 순서로 수행될 수 있으며 여전히 바람직한 결과를 달성한다. 하나의 예로서, 첨부된 도면에 도시된 프로세스는 바람직한 결과를 얻기 위해 도시된 특정 순서 또는 순차적 순서를 반드시 필요로 하지는 않는다. 특정 구현예에서는, 멀티 태스킹 및 병렬 처리가 유리할 수 있다.

Claims (32)

  1. 장치로서,
    하나 이상의 큐비트(qubit), 상기 각 큐비트는 복수의 큐비트 레벨(level)들 중 적어도 하나의 점유를 용이하게 하고, 상기 큐비트 레벨은 2개의 연산 큐비트 레벨 및 상기 연산(computational) 큐비트 레벨보다 각각 상위인 하나 이상의 비연산(non-computational) 큐비트 레벨을 포함하며, 그리고 상기 큐비트는 대응하는 천이(transitions) 주파수와 관련된 큐비트 레벨들 간의 천이를 용이하게 하며;
    하나의 캐비티(cavity), 상기 캐비티는 캐비티 주파수를 정의하고;
    각 큐비트를 캐비티에 커플링시키는 하나 이상의 커플러;
    상기 캐비티를 상기 하나 이상의 큐비트 및 상기 캐비티 외부의 환경에 커플링시키는 하나 이상의 커플러; 및
    주파수 제어기가 제어하는 각각의 큐비트에 대해, 상기 큐비트의 주파수가 상기 캐비티 주파수에 대해 조정되어 비연산 레벨의 파퓰레이션(population)이 캐비티로 전달되도록 상기 큐비트들의 주파수를 제어하는 주파수 제어기를 포함하는 것을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 주파수 제어기는
    각 큐비트에 대해, 최하위의 연산 큐비트 레벨에 도달할 때까지 하향 큐비트 레벨 천이를 반복적으로 수행하도록 구성되는 것을 특징으로 하는 장치.
  3. 제2항에 있어서, 상기 주파수 제어기는
    관련(relevant) 큐비트 레벨 또는 그 이하의 큐비트들에 대해 하향 큐비트 레벨 천이를 반복적으로 수행하도록 구성되는 것을 특징으로 하는 장치.
  4. 제2항에 있어서, 상기 하향 큐비트 레벨 천이를 수행하는 동작은
    관련 큐비트 천이 주파수를 캐비티 주파수에 정렬시키는 동작; 및
    사전 결정된 시간 동안 상기 정렬을 유지하는 동작을 포함하는 것을 특징으로 하는 장치.
  5. 제4항에 있어서, 상기 사전 결정된 시간 동안 상기 정렬을 유지하는 동작은 상기 캐비티로의 파퓰레이션 전달을 유발하는 것을 특징으로 하는 장치.
  6. 제1항에 있어서, 상기 주파수 제어기는
    각 큐비트에 대해, 상기 캐비티 주파수를 지나(past) 상기 큐비트 주파수를 스윕(sweep)하도록 구성되는 것을 특징으로 하는 장치.
  7. 제6항에 있어서, 상기 주파수 제어기는
    관련 큐비트 레벨 또는 그 이하의 큐비트들에 대해 하향 큐비트 레벨 천이를 수행하기 위해 상기 캐비티 주파수를 지나 상기 큐비트 주파수를 스윕하도록 구성되는 것을 특징으로 하는 장치.
  8. 제7항에 있어서, 상기 하향 큐비트 큐비트 레벨 천이는
    최하위의 연산 큐비트 레벨에 도달할 때까지 순차적으로 수행되는 것을 특징으로 하는 장치.
  9. 제4항에 있어서, 상기 큐비트를 스윕하는 동작은
    상기 캐비티 주파수에 관련된 큐비트 주파수 궤적을 결정하는 동작; 및
    상기 큐비트 주파수 궤적에 따라 상기 큐비트 주파수를 이동시키는 동작을 포함하는 것을 특징으로 하는 장치.
  10. 제9항에 있어서, 상기 큐비트 주파수 궤적에 따라 상기 큐비트 주파수를 이동시키는 동작은 상기 큐비트 천이 주파수들이 상기 캐비티로의 파퓰레이션 전달을 위해 상기 캐비티 주파수와 순차적으로 정렬되게 하는 것임을 특징으로 하는 장치.
  11. 제1항에 있어서, 상기 환경은 부하에 연결되는 와이어로 형성되는 것을 특징으로 하는 장치.
  12. 제11항에 있어서, 상기 와이어는 판독 라인(readout line)인 것을 특징으로 하는 장치.
  13. 제1항에 있어서, 상기 캐비티은 판독 공진기인 것을 특징으로 하는 장치.
  14. 제1항에 있어서, 상기 커플러는 상기 캐비티를 환경에 강하게 커플링시키는 것을 특징으로 하는 장치.
  15. 제1항에 있어서, 상기 하나 이상의 큐비트는 약한 비선형성을 나타내는 것을 특징으로 하는 장치.
  16. 방법으로서,
    양자 시스템에 액세스하는 단계, 상기 양자 시스템은
    하나 이상의 큐비트(qubit), 상기 각 큐비트는 복수의 큐비트 레벨(level)들 중 적어도 하나의 점유를 용이하게 하고, 상기 큐비트 레벨은 2개의 연산 큐비트 레벨 및 상기 연산(computational) 큐비트 레벨보다 각각 상위인 하나 이상의 비연산(non-computational) 큐비트 레벨을 포함하며, 그리고 상기 큐비트는 대응하는 천이(transitions) 주파수와 관련된 큐비트 레벨들 간의 천이를 용이하게 하며;
    하나의 캐비티(cavity), 상기 캐비티는 캐비티 주파수를 정의하고;
    각 큐비트를 캐비티에 커플링시키는 하나 이상의 커플러;
    상기 캐비티를 상기 하나 이상의 큐비트 및 상기 캐비티 외부의 환경에 커플링시키는 하나 이상의 커플러; 및
    주파수 제어기가 제어하는 각각의 큐비트에 대해, 상기 큐비트의 주파수가 상기 캐비티 주파수에 대해 조정되어 비연산 레벨의 파퓰레이션(population)이 캐비티로 전달되도록 상기 큐비트들의 주파수를 제어하는 주파수 제어기를 포함하며; 및
    각각의 큐비트에 대해, 상기 큐비트의 주파수가 상기 캐비티 주파수에 대해 조정되어 비연산 레벨의 파퓰레이션이 캐비티로 전달되도록 각 큐비트의 주파수를 제어하는 단계를 포함하는 것을 특징으로 하는 방법.
  17. 제16항에 있어서, 상기 방법은
    각 큐비트에 대해:
    최하위의 연산 큐비트 레벨에 도달할 때까지 하향 큐비트 레벨 천이를 반복적으로 수행하는 단계를 포함하고,
    상기 하향 큐비트 레벨 천이를 수행하는 단계는:
    관련 큐비트 천이 주파수를 캐비티 주파수에 정렬시키는 단계; 및
    사전 결정된 시간 동안 대기하는 단계를 포함하는 것을 특징으로 하는 방법
  18. 제17항에 있어서, 상기 사전 결정된 시간 동안 대기하는 단계는 상기 캐비티로의 파퓰레이션 전달을 유발하는 것을 특징으로 하는 방법.
  19. 제17항에 있어서, 각 큐비트에 대해 최하위의 연산 큐비트 레벨에 도달할 때까지 하향 큐비트 레벨 천이를 반복적으로 수행하는 단계는 유사한 큐비트들에 대해 병렬로 수행되는 것을 특징으로 하는 방법.
  20. 제17항에 있어서, 상기 사전 결정된 시간은 효과적인 누설 제거를 가능하게하도록 최적화되는 것을 특징으로 하는 방법.
  21. 제16항에 있어서, 상기 방법은
    각 큐비트에 대해:
    상기 캐비티 주파수를 지나 상기 큐비트 주파수를 스윕(sweep)하는 단계를 포함하는 것을 특징으로 하는 방법.
  22. 제21항에 있어서, 상기 캐비티 주파수를 지나 상기 큐비트 주파수를 스위하는 단계는 관련 큐비트 레벨 또는 그 이하의 큐비트에 대해 하향 큐비트 레벨 천이를 수행하는 것을 특징으로 하는 방법.
  23. 제22항에 있어서, 상기 하향 큐비트 레벨 천이는 최하위의 연산 큐비트 레벨에 도달할 때까지 순차적으로 수행되는 것을 특징으로 하는 방법.
  24. 제21항에 있어서, 상기 캐비티 주파수를 지나 상기 큐비트 주파수를 스윕하는 단계는 유사한 큐비트들에 대해 병렬로 수행되는 것을 특징으로 하는 방법.
  25. 제21항에 있어서, 상기 큐비트를 스윕하는 단계는
    상기 캐비티 주파수에 관련된 큐비트 주파수 궤적을 결정하는 단계; 및
    상기 큐비트 주파수 궤적에 따라 상기 큐비트 주파수를 이동시키는 단계를 포함하는 것을 특징으로 하는 방법.
  26. 제25항에 있어서, 상기 큐비트 주파수 궤적에 따라 상기 큐비트 주파수를 이동시키는 단계는 상기 큐비트 천이 주파수들이 상기 캐비티로의 파퓰레이션 전달을 위해 상기 캐비티 주파수와 순차적으로 정렬되게 하고, 상기 하향 큐비트 레벨 천이는 최하위의 연산 큐비트 레벨에 도달할 때까지 순차적으로 수행되는 것을 특징으로 하는 방법.
  27. 제16항에 있어서, 각 큐비트 상태의 파퓰레이션에 대한 사전 지식은 필요하지 않은 것을 특징으로 하는 방법.
  28. 제16항에 있어서, 상기 양자 시스템은 양자 연산에 사용하기 위해 제공되는 것을 특징으로 하는 방법.
  29. 제28항에 있어서, 상기 방법은
    상기 양자 연산에서 하나 이상의 연산 동작 후에 반복적으로 수행되고, 상기 연산 동작의 최종 단계는 측정 동작인 것을 특징으로 하는 방법.
  30. 제29항에 있어서, 상기 각 큐비트 상태의 파퓰레이션에 대한 사전 지식은 필요하지 않은 것을 특징으로 하는 방법.
  31. 제16항에 있어서, 상기 방법은
    상기 양자 연산에서 하나 이상의 연산 동작과 관련된 측정 동작 직전에 반복적으로 수행되는 것을 특징으로 하는 방법.
  32. 방법으로서,
    하나 이상의 큐비트(qubit), 상기 각 큐비트는 복수의 큐비트 레벨 (level)들 중 적어도 하나의 점유를 용이하게 하고, 상기 큐비트 레벨은 2개의 연산 큐비트 레벨 및 상기 연산(computational) 큐비트 레벨보다 각각 상위인 하나 이상의 비연산(non-computational) 큐비트 레벨을 포함하며, 그리고 상기 큐비트는 대응하는 천이(transitions) 주파수와 관련된 큐비트 레벨들 간의 천이를 용이하게 하며;
    하나의 캐비티(cavity), 상기 캐비티는 캐비티 주파수를 정의하고; 및
    주파수 제어기가 제어하는 각 큐비트에 대해, 상기 큐비트의 주파수가 상기 캐비티 주파수에 대해 조정되어 비연산 레벨의 파퓰레이션(population)이 캐비티로 전달되도록 상기 큐비트들의 주파수를 제어하는 주파수 제어기를 포함하는,
    양자 시스템에서 연산을 수행하는 것에 응답하여,
    주파수 제어기가 제어하는 각 큐비트에 대해, 상기 큐비트의 주파수가 상기 캐비티 주파수에 대해 조정되어 비연산 레벨의 파퓰레이션이 캐비티로 전달되도록 상기 큐비트 레벨들의 파퓰레이션에 대한 사전 지식 없이 상기 주파수 제어기가 제어하는 각 큐비트의 주파수를 제어하는 단계를 포함하는 것을 특징으로 하는 방법.
KR1020187014604A 2015-10-29 2015-10-29 양자 비트에서 누설 제거 KR102161140B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/057984 WO2017074379A1 (en) 2015-10-29 2015-10-29 Removing leakage in a quantum bit

Publications (2)

Publication Number Publication Date
KR20180103833A true KR20180103833A (ko) 2018-09-19
KR102161140B1 KR102161140B1 (ko) 2020-09-29

Family

ID=54541221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187014604A KR102161140B1 (ko) 2015-10-29 2015-10-29 양자 비트에서 누설 제거

Country Status (9)

Country Link
US (4) US10217057B2 (ko)
EP (1) EP3369047A1 (ko)
JP (1) JP6573727B2 (ko)
KR (1) KR102161140B1 (ko)
CN (1) CN108701261B (ko)
AU (2) AU2015412742B2 (ko)
CA (1) CA3003695C (ko)
SG (1) SG11201803545QA (ko)
WO (1) WO2017074379A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6573727B2 (ja) 2015-10-29 2019-09-11 グーグル エルエルシー 量子ビットにおける漏れの除去
AU2016432064B2 (en) * 2016-12-07 2020-03-19 Google Llc Quantum bit multi-state reset
US10950654B2 (en) * 2017-03-13 2021-03-16 Google Llc Integrating circuit elements in a stacked quantum computing device
CA3072403C (en) 2017-08-09 2023-03-21 Google Llc Reducing parasitic interactions in a qubit grid for surface code error correction
CN111183433B (zh) 2017-08-09 2023-10-31 谷歌有限责任公司 减少量子网格中的寄生相互作用
US11087233B2 (en) * 2017-08-09 2021-08-10 Google Llc Frequency pattern for reducing parasitic interactions in a qubit grid
US10997522B1 (en) * 2019-12-10 2021-05-04 Honeywell International Inc. Suppressing/transforming leakage errors in hyperfine qubits
US11748649B2 (en) * 2019-12-13 2023-09-05 Intel Corporation Apparatus and method for specifying quantum operation parallelism for a quantum control processor
US11221364B1 (en) 2020-08-28 2022-01-11 International Business Machines Corporation Detection of leakage of a qubit without directly measuring the qubit
US11183989B1 (en) 2020-10-06 2021-11-23 International Business Machines Corporation Electrical circuits for leakage reduction units
US11960970B2 (en) 2020-11-12 2024-04-16 International Business Machines Corporation Strategic pausing for quantum state leakage mitigation
CN113326944B (zh) 2021-01-27 2022-03-25 腾讯科技（深圳）有限公司 一种量子电路及量子处理器
CN115577784B (zh) * 2021-07-06 2024-04-05 本源量子计算科技（合肥）股份有限公司 量子比特调控信号的校准方法和装置、可读存储介质
WO2023205425A1 (en) * 2022-04-22 2023-10-26 Google Llc Rapid multi-level qubit reset

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020106084A1 (en) * 2000-06-12 2002-08-08 Hiroo Azuma Encryption method and apparatus
JP2005338850A (ja) * 2004-05-28 2005-12-08 Samsung Electronics Co Ltd デジタル信号の符号化方法及び装置ならびに復号化方法及び装置
US20140326902A1 (en) * 2012-03-21 2014-11-06 Charles George Tahan Phoniton systems, devices, and methods

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4315859B2 (ja) * 2004-05-19 2009-08-19 富士通株式会社 超伝導フィルタ
US8983303B2 (en) * 2004-08-04 2015-03-17 The United States Of America As Represented By The Secretary Of The Army Quantum based information transfer system and method
US20090077001A1 (en) * 2006-11-02 2009-03-19 William Macready Integrating optimization directly into databases
JP5354861B2 (ja) * 2007-02-14 2013-11-27 株式会社東芝 量子計算機および量子計算方法
US7498832B2 (en) * 2007-08-03 2009-03-03 Northrop Grumman Systems Corporation Arbitrary quantum operations with a common coupled resonator
US7893708B2 (en) * 2007-08-03 2011-02-22 Northrop Grumman Systems Corporation Quantum gate operations with a common coupled resonator
US8169231B2 (en) * 2007-09-24 2012-05-01 D-Wave Systems Inc. Systems, methods, and apparatus for qubit state readout
JP4996407B2 (ja) * 2007-09-27 2012-08-08 株式会社東芝 単一光子発生装置、量子ビット読出装置および方法
US8171051B2 (en) * 2008-10-15 2012-05-01 Hewlett-Packard Development Company, L.P. Quantum-based oblivious transfer and private data sampling protocols and systems for performing the same
US8111083B1 (en) * 2010-12-01 2012-02-07 Northrop Grumman Systems Corporation Quantum processor
US8631367B2 (en) * 2010-12-16 2014-01-14 Northrop Grumman Systems Corporation Methods of increasing fidelity of quantum operations
US8954125B2 (en) * 2011-07-28 2015-02-10 International Business Machines Corporation Low-loss superconducting devices
US9787312B2 (en) * 2012-08-14 2017-10-10 Northrop Grumman Systems Corporation Systems and methods for applying flux to a quantum-coherent superconducting circuit
US9041427B2 (en) * 2012-12-13 2015-05-26 International Business Machines Corporation Quantum circuit within waveguide-beyond-cutoff
US8872360B2 (en) * 2013-03-15 2014-10-28 International Business Machines Corporation Multiple-qubit wave-activated controlled gate
US9664767B2 (en) * 2013-05-17 2017-05-30 Massachusetts Institute Of Technology Time-resolved magnetic sensing with electronic spins in diamond
WO2015013441A1 (en) * 2013-07-23 2015-01-29 D-Wave Systems Inc. Systems and methods for achieving orthogonal control of non-orthogonal qubit parameters
GB201403063D0 (en) * 2014-02-21 2014-04-09 Isis Innovation Quantum technology
WO2015178991A2 (en) * 2014-02-28 2015-11-26 Rigetti & Co., Inc. Operating a multi-dimensional array of qubit devices
US9710758B2 (en) * 2014-04-23 2017-07-18 D-Wave Systems Inc. Quantum processor with instance programmable qubit connectivity
US9354039B2 (en) * 2014-06-06 2016-05-31 Massachusetts Institute Of Technology Methods, systems, and apparatus for programmable quantum photonic processing
US9344092B2 (en) * 2014-08-07 2016-05-17 International Business Machines Corporation Tunable superconducting notch filter
EP3195377B1 (en) * 2014-08-13 2021-12-15 D-Wave Systems Inc. Method of forming superconducting wiring layers with low magnetic noise
US9685935B2 (en) * 2014-09-12 2017-06-20 Northrop Grumman Systems Corporation Tunable transmon circuit assembly
WO2016182608A2 (en) * 2015-02-10 2016-11-17 D-Wave Systems Inc. Systems, devices, articles, and methods for quantum processor architecture
US9515247B1 (en) * 2015-05-18 2016-12-06 International Business Machines Corporation Sacrificial shorting straps for superconducting qubits
US9755133B1 (en) * 2016-03-03 2017-09-05 The United States Of America As Represented By Secretary Of The Navy Reconfigurable, tunable quantum qubit circuits with internal, nonvolatile memory
EP3303212A4 (en) * 2015-05-28 2019-07-03 NewSouth Innovations Pty Limited QUANTUM PROCESSING DEVICE AND METHOD FOR OPERATING A QUANTUM PROCESSING DEVICE
US9524470B1 (en) * 2015-06-12 2016-12-20 International Business Machines Corporation Modular array of vertically integrated superconducting qubit devices for scalable quantum computing
US10074793B2 (en) * 2015-06-29 2018-09-11 International Business Machines Corporation Incorporating arrays of Josephson junctions in a Josephson junction ring modulator in a Josephson parametric converter
US9697473B2 (en) * 2015-06-29 2017-07-04 International Business Machines Corporation Incorporating arrays of Josephson junctions in a Josephson junction ring modulator in a Josephson parametric converter
US10014859B2 (en) * 2015-06-29 2018-07-03 International Business Machines Corporation Incorporating arrays of josephson junctions in a josephson junction ring modulator in a josephson parametric converter
US10283696B2 (en) * 2015-06-30 2019-05-07 International Business Machines Corporation Architecture for coupling quantum bits using localized resonators
US9985193B2 (en) * 2015-06-30 2018-05-29 International Business Machines Corporation Architecture for coupling quantum bits using localized resonators
US10658424B2 (en) * 2015-07-23 2020-05-19 Massachusetts Institute Of Technology Superconducting integrated circuit
US10134972B2 (en) * 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
GB201513774D0 (en) * 2015-08-04 2015-09-16 Isis Innovation Quantum information processing system
US9520356B1 (en) * 2015-09-09 2016-12-13 Analog Devices, Inc. Circuit with reduced noise and controlled frequency
US9589236B1 (en) * 2015-09-28 2017-03-07 International Business Machines Corporation High fidelity and high efficiency qubit readout scheme
US9922289B2 (en) * 2015-09-30 2018-03-20 International Business Machines Corporation Quantum nondemolition microwave photon counter based on the cross-Kerr nonlinearity of a Josephson junction embedded in a superconducting circuit
JP6573727B2 (ja) 2015-10-29 2019-09-11 グーグル エルエルシー 量子ビットにおける漏れの除去
WO2017079417A1 (en) * 2015-11-05 2017-05-11 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including superconducting integrated circuits
US10242968B2 (en) * 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
WO2017078735A1 (en) * 2015-11-06 2017-05-11 Google Inc. Individual qubit excitation control
US10360088B2 (en) * 2015-11-20 2019-07-23 Quantum Benchmark, Inc. Randomized compiling for quantum computation
US11037068B2 (en) * 2015-12-04 2021-06-15 Yale University Techniques for quantum error correction using bosonic modes and related systems and methods
WO2017111949A1 (en) * 2015-12-22 2017-06-29 Rigetti & Co., Inc. Operating a coupler device to perform quantum logic gates
CN115545207A (zh) * 2015-12-30 2022-12-30 谷歌有限责任公司 多个本征值的量子相位估计
US10572814B2 (en) * 2016-01-15 2020-02-25 Wisconsin Alumni Research Foundation System and method for quantum computation using symmetrical charge qubits
US10042805B2 (en) * 2016-01-21 2018-08-07 Northrop Grumman Systems Corporation Tunable bus-mediated coupling between remote qubits
JP6877050B2 (ja) * 2016-02-12 2021-05-26 イェール ユニバーシティーＹａｌｅ Ｕｎｉｖｅｒｓｉｔｙ 量子系の制御のための技術ならびに関連のある系および方法
US11170317B2 (en) * 2016-03-14 2021-11-09 International Business Machines Corporation Procedure for systematic tune up of crosstalk in a cross-resonance gate and system performing the procedure and using results of the same
US10565514B2 (en) * 2016-03-31 2020-02-18 Board Of Regents, The University Of Texas System System and method for emulation of a quantum computer
US9940212B2 (en) * 2016-06-09 2018-04-10 Google Llc Automatic qubit calibration
EP3264339B1 (en) * 2016-06-28 2021-05-05 Hitachi, Ltd. Quantum leakage
US10295582B2 (en) * 2016-06-30 2019-05-21 International Business Machines Corporation Read out of quantum states of microwave frequency qubits with optical frequency photons
US20180046933A1 (en) * 2016-08-11 2018-02-15 Board Of Regents, The University Of Texas System System and method for controlling a quantum computing emulation device
KR101960426B1 (ko) * 2016-09-06 2019-03-20 한국전자통신연구원 다자간 양자키 분배 장치 및 방법
US9735776B1 (en) * 2016-09-26 2017-08-15 International Business Machines Corporation Scalable qubit drive and readout
US9806711B1 (en) * 2016-09-28 2017-10-31 International Business Machines Corporation Quantum limited josephson amplifier with spatial separation between spectrally degenerate signal and idler modes
US10586909B2 (en) * 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
US9818064B1 (en) * 2016-10-11 2017-11-14 International Business Machines Corporation High fidelity threshold detection of single microwave photons using a quantum non-demolition photon detector
US10782590B2 (en) * 2016-10-26 2020-09-22 The Board Of Trustees Of The Leland Stanford Junior University Doubly-resonant electro-optic conversion using a superconducting microwave resonator
CA3046616A1 (en) * 2016-12-13 2018-06-21 Google Llc Compensation pulses for qubit readout
US10176432B2 (en) * 2017-03-07 2019-01-08 International Business Machines Corporation Weakly tunable qubit based on two coupled disparate transmons
WO2018165500A1 (en) * 2017-03-10 2018-09-13 Rigetti & Co, Inc. Performing a calibration process in a quantum computing system
US11120357B2 (en) * 2017-03-10 2021-09-14 Rigetti & Co, Inc. Quantum approximate optimization
US11200508B2 (en) * 2017-03-10 2021-12-14 Rigetti & Co, Inc. Modular control in a quantum computing system
US10430162B2 (en) * 2017-05-18 2019-10-01 Microsoft Technology Licensing, Llc Quantum resource estimates for computing elliptic curve discrete logarithms
EP4282813A3 (en) * 2017-06-19 2024-02-21 Rigetti & Co, LLC Parametrically activated quantum logic gates
US10534084B2 (en) * 2017-07-27 2020-01-14 Blackmore Sensors & Analytics, Llc Method and system for using square wave digital chirp signal for optical chirped range detection
US10972133B2 (en) * 2017-08-07 2021-04-06 Microsoft Technology Licensing, Llc Flag fault-tolerant error correction with arbitrary distance codes
CN111183433B (zh) * 2017-08-09 2023-10-31 谷歌有限责任公司 减少量子网格中的寄生相互作用
US11250341B2 (en) * 2017-09-07 2022-02-15 Lockheed Martin Corporation System, method and computer readable medium for quassical computing
US10902338B2 (en) * 2017-11-07 2021-01-26 University Of Maryland Quantum network node and protocols with multiple qubit species
US10263170B1 (en) * 2017-11-30 2019-04-16 International Business Machines Corporation Bumped resonator structure
CN109583592B (zh) * 2018-04-25 2020-04-17 南方科技大学 多超导量子比特中任意两个比特耦合的方法及其系统
US10565515B2 (en) * 2018-06-20 2020-02-18 Intel Corporation Quantum circuit assemblies with triaxial cables
US10892398B2 (en) * 2019-03-28 2021-01-12 Johannes Pollanen Qubit hardware for electrons on helium
JP6743255B2 (ja) * 2019-08-09 2020-08-19 グーグル エルエルシー 量子ビットにおける漏れの除去
US11120360B2 (en) * 2019-12-02 2021-09-14 Massachusetts Institute Of Technology Optical holographic addressing of atomic quantum bits
US11748649B2 (en) * 2019-12-13 2023-09-05 Intel Corporation Apparatus and method for specifying quantum operation parallelism for a quantum control processor
US11720812B2 (en) * 2020-01-13 2023-08-08 International Business Machines Corporation Visual representation of qubit stochastic errors and the impact on performance of a quantum circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020106084A1 (en) * 2000-06-12 2002-08-08 Hiroo Azuma Encryption method and apparatus
JP2005338850A (ja) * 2004-05-28 2005-12-08 Samsung Electronics Co Ltd デジタル信号の符号化方法及び装置ならびに復号化方法及び装置
US20140326902A1 (en) * 2012-03-21 2014-11-06 Charles George Tahan Phoniton systems, devices, and methods

Also Published As

Publication number Publication date
CA3003695A1 (en) 2017-05-04
EP3369047A1 (en) 2018-09-05
WO2017074379A1 (en) 2017-05-04
AU2019203983A1 (en) 2019-06-27
US10867258B2 (en) 2020-12-15
US20190186877A1 (en) 2019-06-20
AU2015412742B2 (en) 2019-03-21
CN108701261B (zh) 2022-01-04
SG11201803545QA (en) 2018-05-30
JP2018534638A (ja) 2018-11-22
US10422607B2 (en) 2019-09-24
US20180314967A1 (en) 2018-11-01
AU2019203983B2 (en) 2020-02-27
CA3003695C (en) 2020-10-27
US11188849B2 (en) 2021-11-30
US20210065062A1 (en) 2021-03-04
CN108701261A (zh) 2018-10-23
AU2015412742A1 (en) 2018-05-17
US20190383586A1 (en) 2019-12-19
US10217057B2 (en) 2019-02-26
KR102161140B1 (ko) 2020-09-29
JP6573727B2 (ja) 2019-09-11

Similar Documents

Publication Publication Date Title
US11188849B2 (en) Removing leakage in a quantum bit
AU2016432315B2 (en) Compensation pulses for qubit readout
US11900214B2 (en) Enhancing simulated annealing with quantum annealing
CN115204405B (zh) 单独量子比特激励控制的设备及方法
JP6743255B2 (ja) 量子ビットにおける漏れの除去
EP3841532B1 (en) Error corrected variational algorithms
CN117980922A (zh) 使用时间度量来操作量子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant