KR20180101116A - 분리체 구비 전기 이중층 커패시터용 전극, 이를 갖는 전기 이중층 커패시터 셀 및 에너지 저장 장치 - Google Patents

분리체 구비 전기 이중층 커패시터용 전극, 이를 갖는 전기 이중층 커패시터 셀 및 에너지 저장 장치 Download PDF

Info

Publication number
KR20180101116A
KR20180101116A KR1020170028003A KR20170028003A KR20180101116A KR 20180101116 A KR20180101116 A KR 20180101116A KR 1020170028003 A KR1020170028003 A KR 1020170028003A KR 20170028003 A KR20170028003 A KR 20170028003A KR 20180101116 A KR20180101116 A KR 20180101116A
Authority
KR
South Korea
Prior art keywords
separator
electric double
layer capacitor
electrode
double layer
Prior art date
Application number
KR1020170028003A
Other languages
English (en)
Other versions
KR101944904B1 (ko
Inventor
정윤철
Original Assignee
에스에프에너지텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스에프에너지텍 주식회사 filed Critical 에스에프에너지텍 주식회사
Priority to KR1020170028003A priority Critical patent/KR101944904B1/ko
Priority to CN201880015845.4A priority patent/CN110383409B/zh
Priority to PCT/KR2018/002360 priority patent/WO2018164406A1/ko
Priority to JP2019569650A priority patent/JP7175287B2/ja
Priority to US16/491,126 priority patent/US11289279B2/en
Priority to EP18763948.9A priority patent/EP3591679A4/en
Publication of KR20180101116A publication Critical patent/KR20180101116A/ko
Application granted granted Critical
Publication of KR101944904B1 publication Critical patent/KR101944904B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/66—Current collectors
    • H01G11/72—Current collectors specially adapted for integration in multiple or stacked hybrid or EDL capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/52—Separators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/10—Multiple hybrid or EDL capacitors, e.g. arrays or modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/66—Current collectors
    • H01G11/70—Current collectors characterised by their structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/78—Cases; Housings; Encapsulations; Mountings
    • H01G11/82—Fixing or assembling a capacitive element in a housing, e.g. mounting electrodes, current collectors or terminals in containers or encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Secondary Cells (AREA)

Abstract

본 발명은 분리막이 없이 분리체 구비 전극을 이용하여 전기 이중층 커패시터 기본 셀의 전도성을 개선하여 전기에너지 저장 및 출력 성능이 우수한 분리체 구비 전극 전기 이중층 커패시터 기본 셀에 관한 것이다. 또한 다수의 전극 쌍을 동일한 극성의 집전판이 접속되도록 적층하고 같은 극성이 접속된 다수의 적층 전극 쌍의 집전판을 서로 연결하여 전기 이중층 커패시터 셀의 전기에너지 저장 밀도 및 출력 성능이 개선되는 분리체 구비 전극 전기 이중층 커패시터 셀에 관한 것이다. 그리고 다수의 전기 이중층 커패시터 셀이 외부의 별도회로기판 없이 직렬 연결하여 접촉저항 증가에 의한 특성왜곡을 줄여 별도의 보정회로 필요성을 현저히 줄이는 분리체 구비 전극 전기 이중층 커패시터 셀을 직렬 연결한 에너지 저장 장치에 관한 것이다.
본 발명의 분리체 구비 전극 전기 이중층 커패시터 기본 셀은 집전판; 상기 집전판에 일정 문양의 연속된 패턴으로 볼록하게 돌출되어 집전판의 길이 및 폭 방향으로 반복된 패턴이 형성된 철조(凸彫) 형상 또는 집전판 길이 방향으로 연속되는 패턴으로 볼록하게 돌출되고 집전판의 폭 방향으로 반복된 패턴이 형성되는 분리체를 포함하는 전극을 이용하여 전기 이중층 커패시터 기본 셀을 구성한 것일 수 있다. 본 발명에 따른 분리체 구비 전극 전기 이중층 커패시터 기본 셀은 대향 전극 사이의 간격을 줄여 종래 전기 이중층 커패시터 기본 셀과 비교하여 전도성이 개선되어 전기에너지 저장 및 출력 성능이 뛰어난 효과가 있다. 본 발명의 분리체 구비 전극 전기 이중층 커패시터 셀은 다수의 상기 본 발명의 분리체 구비 전극 이중층 커패시터 기본 셀의 전극 쌍이 동일한 극성끼리 인접하여 접촉되어 연결되도록 교호(交互)하여 적층 배치하여 종래 적층되는 전극 쌍과 전극 쌍 사이에 분리막을 사용하여 적층한 전기 이중층 커패시터 셀과 비교하여 적층되는 전극 쌍이 증가하여 상기 전도성 개선에 따른 전기 에너지 저장 및 출력 성능 개선과 함께 전기에너지 저장밀도 개선 효과가 있다. 또한 다수의 분리막이 필요 없어 이에 따른 품질문제 개선과 제조원가 절감 효과가 있다. 그리고 본 발명에 따른 분리체 구비 전극 전기 이중층 커패시터 셀이 직렬 연결된 에너지 저장 장치는 에너지 저장 장치 용기 내에 다수의 본 발명의 분리체 구비 전극 전기 이중층 커패시터 셀의 끝단 음극집전판 전면과 인접하여 직렬 연결되는 다른 본 발명의 분리체 구비 전극 전기 이중층 커패시터 셀의 시작단 양극집전판의 전면을 연결하여 에너지 저장 장치 용기 내에서 직렬 연결되도록 구성되어 종래 별도의 외부 회로기판을 사용하여 다수의 전기 이중층 커패시터 셀을 직렬 연결한 에너지 저장장치와 비교하여 외부 회로기판 연결에 따른 접속저항 증가에 의한 특성왜곡을 현저히 줄여 별도의 보정회로 필요성을 현저히 줄이고 외부 회로기판 사용에 따른 내구성 한계를 개선할 수 있다. 또한 외부 회로 보호를 위해 별도로 필요했던 기구물이 필요 없어 제조원가 절감과 내구성 개선에 탁월한 효과가 있다.

Description

분리체 구비 전극 전기 이중층 커패시터 {electric double layer capacitor with separating objects included electrodes}
본 발명은 전기 에너지 저장 장치, 특히 전기 이중층 커패시터에 관한 것으로, 더욱 상세하게는 분리체를 구비한 전극을 이용하여 분리막 없이 전기 이중층 커패시터 내부의 양극전극과 음극전극이 물리적으로 분리되어 전기적으로 접촉되는 것을 방지하면서도 양극전극과 음극전극이 근접하여 바로 대향하도록 배치하여 전해질의 양이온과 음이온 이동에 방해되는 경계면 없이 이온적으로 연결하도록 구성하여 전도도를 개선하여 에너지 저장 및 출력 특성이 향상되는 분리체 구비 전극 전기 이중층 커패시터에 관한 것이다.
일반적으로, 전기 이중층 커패시터(electric double layer capacitor)는 커패시터 용기(capacitor container) 내부에 집전판(current collector plate)역할을 하는 전도체 기판에 큰 전기에너지 저장 용량을 얻기 위해 단위 표면적이 큰 활성탄소(activated carbon)등으로 전극층(electrode layer)을 형성한 두 개의 전도체 집전판을 각각 형성된 전극층이 대면하도록 배치하고 두 전극을 물리적으로 분리하여 전기적으로 절연하는 절연체이면서 내부의 미세한 다공성 통로를 가진 다공성 분리막(separator)을 두 전극 층 사이에 배치하여 구성하고 전해질을 커패시터 용기에 채워 해리된 양이온과 음이온이 분리막의 다공성 통로를 통해 이동하여 두 전극을 연결하도록 하고 커패시터 용기 뚜껑(capacitor container cap)으로 밀봉하여 구성하면 전기 이중층 커패시터 기본 셀로서 동작 된다.
도 1은 종래의 전기 이중층 커패시터 기본 셀을 개략적으로 도시한 구조도이다.
도 1에 도시된 바와 같이, 종래의 전기 이중층 커패시터 기본 셀(100)은 커패시터 용기(110)에 일면이 단위 표면적이 큰 활성탄소등으로 양극전극층(positive electrode layer)(122)이 형성된 양극집전판(positive current collector plate)(126)과 동일한 방법으로 일면이 활성탄소등으로 음극전극층(negative electrode layer)(124)이 형성된 음극집전판(negative current collector plate)(128)을 양극전극층(122)과 음극전극층(124) 두 전극층 면이 서로 대면하도록 배치하고 양극전극층(122)과 음극전극층(124)사이에 다공성의 분리막(separator)(140)을 배치하여 양극전극층(122)과 음극전극층(124)이 분리되어 전기적으로 절연되고 전해질(electrolyte)(160)을 커패시터 용기(110)에 채워 해리되는 양이온과 음이온이 분리막(140)의 다공성 통로를 이동하여 연결되도록 구성한다. 커패시터 용기(110)에 전해질(160)이 채워지면 양극전극층(122)과 음극전극층(124)의 활성전극 표면 경계면에 전해질(160) 용매분자가 흡착되고 흡착된 전해질(160) 용매분자를 사이에 두고 양극전극층(122)에는 양극전극층(122)의 양전하와 전해질(160) 음이온, 음극전극층(124)에는 음극전극층(124)의 음전하(전자)와 전해질(160) 양이온이 각각 대향하여 배열 축적되는 전해질(160) 용매분자 두께(수 옹스트롱,0.3nm~0.8nm)의 헬름홀츠층(Helmholtz layer)이 양극전극층(122)과 음극전극층(124) 표면 경계면에 각각 형성되어 이중층이 형성되며 외부부하(미도시) 또는 충전기(미도시) 연결을 위해 커패시터 용기 뚜껑(112)을 통해 양극집전판(126)과 음극집전판(128)에 각각 양극전기리드(positive electrical lead)(172), 음극전기리드(negative electrical lead)(174)를 연결하여 구성된다. 이러한 종래 전기 이중층 커패시터 기본 셀(100)의 양극전기리드(172)와 음극전기리드(174) 양단에 충전기가 연결되어 음극전극층(124)에 음전하(전자)가 인가되면 음극전극층(124)과 전해질(160) 표면 경계면에 형성된 헬름홀츠층에 접한 전해질(160)에 임의 분포된 양이온이 전해질(160) 용매와 분리막(140)의 다공성 통로로 이동하여 인가되는 음전하(전자)에 비례하여 헬름홀츠층을 사이에 두고 대향하여 배열 축적되고 동시에 양극전극층(122)에는 음극전극층(124)에 측적되는 전자에 비례한 양전하가 축적되어 양극전극층(122)과 전해질(160) 표면 경계면에 형성된 헬름홀츠층에 음이온이 이동하여 헬름홀츠층을 사이에 두고 대향하여 배열 축적되는 과정으로 전기에너지가 저장하여 충전되고 부하에 연결되면 양극전극층(122)와 음극전극층(124) 각각의 헬름홀츠층에 배열 축적된 전기에너지의 전위차에 의해 음극전극층(124)에 축적된 음전하(전자)가 부하를 통해 일을 하고 양극전극층(122)의 양전하와 결합 소멸되면서 양극전극층(122)과 음극전극층(124) 표면경계의 헬름홀츠이중층에 대전 구속되어 물리적으로 배열 축적되어 있던 양이온과 음이온은 헬름홀츠이중층에서 분리되어 임의 분포되는 과정을 통해 전기에너지를 방전한다.
그러나 종래의 전기 이중층 커패시터 기본 셀(100)은 양극전극층(122)과 음극전극층(124) 사이에 배치되어 두 전극의 직접적인 접촉을 방지하고 다공성 기공을 통해 이온이 통과하는 분리막(140)은 일반적인 다공성 지표기준 기공율 30~50%내지 20~50㎛ 두께로 전하를 직접적으로 축적하는 용매 분자 두께(수 옹스트롱, 0.3~0.8nm)의 헬름홀츠층에 비해 수십만 배 두꺼운 층으로 양이온과 음이온의 이동을 가능하게 함과 동시에 저항으로 작용 전기 이중층 커패시터 기본 셀(100)의 전도도(conductivity) 저하를 유발한다. 더욱이 절연 특성 저하를 유발할 수 있는 기공율을 개선하거나 제조공정 상의 용이성을 높이기 위해 분리막(140)의 두께를 증가 시킬 경우 양극전극층(122)와 음극전극층(124)에 각각 형성된 헬름홀츠이중층간 이온 이동거리는 분리막(140) 두께 증가에 비례하여 증가되고 전기 이중층 커패시터 기본 셀(100)의 전도도를 더욱 저하하여 전기 이중층 커패시터 기본 셀(100)의 에너지 저장 효율 및 출력특성 저하를 유발하는 단점이 있다.
도 2 및 도 3은 종래 전기 이중층 커패시터 셀을 개략적으로 도시한 구조도와 전극 적층 모식도이다.
도 2와 도 3에 도시된 바와 같이, 종래 전기 이중층 커패시터 셀(200)은 전기에너지 저장 용량을 높이기 위해 상기 전기 이중층 커패시터 기본 셀(100)의 전극 쌍(electrode pair)을 적층하고 각 전극 쌍 사이에는 분리막(140)을 배치하여 각 전극 쌍의 양극전기리드(172)와 음극전기리드(174)를 양극커넥터(positive connector)(210)와 음극커넥터(negative connector)(220)로 연결하거나 각 전극 쌍의 양극전기리드(172)와 음극전기리드(174)를 직접 접속하여 병렬연결 되도록 구성한다. 전기 이중층 커패시터 기본 셀(100)의 전극 쌍은 커패시터 특성에 따라 전극 면적이 증가하면 커패시터 용량이 증가하며 전기 이중층 커패시터 셀(200)은 적층된 각 전극 쌍이 병렬 연결되어 전극 면적이 증가되어 전기 에너지 저장 용량이 확장된다.
그런데, 전기에너지 저장 용량 확장을 위해 적층되는 전기 이중층 커패시터 기본 셀(100)의 전극 쌍 간에 분리막(140)을 배치하여 면적당 용량확대에 한계를 가지는 단점이 있다.
도 4는 다수의 종래 이중층 커패시터 셀이 직렬 연결된 에너지 저장장치를 개략적으로 도시한 구조도이다.
도 4에 도시된 바와 같이 다수의 종래 이중층 커패시터 셀(200)이 직렬 연결된 에너지 저장장치(400)는 직렬 연결되는 전기 이중층 커패시터 셀(200)이 사용되는 전해질(160)에 따라 수용성 전해질과 유기성 전해질로 구분되며 수용성 전해질을 사용한 경우 1V~1.5V의 셀 전압을 가지고 유기성 전해질을 사용한 경우 2V~3V의 셀 전압을 가지고 있어 일반적으로 고전압이 필요한 에너지 저장 장치에 사용하기 위해서는 다수의 전기 이중층 커패시터 셀(200)을 직렬 연결하여 사용전압을 부하에 적합한 고전압으로 구성하여 사용한다. 다수의 전기 이중층 커패시터 셀(200)이 직렬연결 되도록 에너지 저장 장치 양극단자(energy storage pack positive terminal)(420), 에너지 저장 장치 음극단자(energy storage pack negative terminal)(440), 개별 전기 이중층 커패시터 셀을 부착하기 위한 양극전선 납땜구(positive electrical lead solder hole)(412), 음극전선 납땜구(negative electrical lead solder hole)(414) 및 연결금속판(connection metal plate)(416)이 구성된 별도의 회로기판(printed circuit board)(410)을 사용하여 각각의 전기 이중층 커패시터 셀 양극 리드(double layer capacitor positive lead)(250)와 전기 이중층 커패시터 셀 음극 리드(double layer capacitor negative lead)(260)를 연결하여 구성된다.
전압을 높이기 위해 외부에 별도 구성된 회로기판(410)에 전기 이중층 커패시터 셀 양극 리드(250)와 전기 이중층 커패시터 셀 음극 리드(260)를 사용하여 연결함으로서 분리막(140)에 의한 각각의 전기 이중층 커패시터 셀(200)의 내부 저항에 부가하여 전기 이중층 커패시터 셀 양극 리드(250) 및 전기 이중층 커패시터 셀 음극 리드(260)의 접촉 저항성분, 외부 회로기판(410)을 사용한 직렬연결로 양극전선 납땜구(412), 음극전선 납땜구(414)의 접속저항 및 연결금속판(416)에 의한 저항성분 증가로 전기 이중층 커패시터 셀(200)의 전체 접속저항이 크게 증가하게 되어 다수의 전기 이중층 커패시터 셀(200)을 직렬 연결하여 높은 전압을 사용하는 경우 제조공정에 따른 전기 이중층 커패시터 셀(200) 간의 커패시터 용량성분과 저항성분의 특성편차에 직렬연결에 의해 증가한 접속저항에 비례한 시정수 증가에 따라 전기 이중층 커패시터 셀(200)의 충전 특성 편차가 심화될 수 있고 결과적으로 다수의 전기 이중층 커패시터 셀(200)이 직렬 연결된 에너지 저장 장치(400)에 짧은 시간에 충전이 완료되는 셀과 충전 완료에 긴 시간이 소요되는 셀의 충전 편차 현상이 유발될 수 있다.
이러한 충전 편차 심화현상이 유발될 수 있는 다수의 전기 이중층 커패시터 셀(200)이 직렬 연결된 에너지 저장 장치(400)의 전체 셀을 계속해서 충전할 경우 먼저 충전이 완료되는 전기 이중층 커패시터 셀(200)은 충전완료에 따라 셀의 저항이 추가적으로 증가되어 다수의 전기 이중층 커패시터 셀(200)이 직렬 연결된 에너지 저장 장치(400)의 양극단자(420)와 음극단자(440)에 인가된 고전압이 직렬 연결된 다수의 셀에 균등하게 분할되어 인가되지 않고 완전 충전에 의해 저항이 증가되는 전기 이중층 커패시터 셀(200)에 높은 전압이 집중되는 현상이 유발되어 전기 이중층 커패시터 셀(200) 내부에 폴리프로필렌(polypropylene), 폴리에틸렌(polyethylene) 또는 폴리아미드(polyamide)등의 재질인 다공성 분리막(140)의 절연파괴가 발생할 수 있어 다수의 전기 이중층 커패시터 셀(200)이 직렬 연결된 에너지 저장 장치(400)의 동작기능을 상실되는 경우가 있기 때문에 외부의 회로기판(410)에는 전기 이중층 커패시터 셀(200)별로 접속저항 증가에 따른 특성편차를 보정하기 위한 평활회로(balancing circuit)를 적용해야 하는 단점이 있으며 추가된 평활회로는 다수 셀의 충전편차를 보정하는 과정에 충전된 전기에너지를 소모하며 충전시간을 지연시켜 다수의 전기 이중층 커패시터 셀(200)이 직렬 연결된 에너지 저장 장치(400)의 효율, 수명 및 특성이 평활회로 기능에 의해 추가적으로 저하되는 문제점이 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 분리체 구비 전극을 제공하여 분리막 없이 분리체 구비 전극으로 구성된 전기 이중층 커패시터 기본 셀을 제공하는 것이다.
본 발명의 다른 목적은 다수의 분리체 구비 전극 전기 이중층 커패시터 기본 셀 전극 쌍이 적층되어 병렬 연결되는 분리체 구비 전극 전기 이중층 커패시터 셀에 있어서 분리체 구비 양극전극층이 형성된 양극집전판과 분리체 구비 음극전극층이 형성된 음극집전판이 대향된 전극 쌍의 음극집전판과 적층되는 다른 전극 쌍의 음극집전판이 접속되도록 반대방향으로 적층하고 상기의 다른 전극 쌍의 양극집전판과 인접하여 추가 적층되는 또 다른 전극 쌍의 양극집전판과 인접하여 동일한 극성끼리 접촉되도록 다시 반대방향으로 교호(交互)하여 적층하는 방법을 제공하여 적층되는 상기 전극 쌍과 상기 다른 전극 쌍 및 상기 또 다른 전극 쌍 사이에 절연을 위한 분리막 없이 다수의 분리체 구비 전극 전기 이중층 커패시터 셀이 적층되는 것을 제공하는 것이다.
본 발명의 또 다른 목적은 다수의 분리체 구비 전극 전기 이중층 커패시터 셀이 직렬 연결되어 구성되는 에너지저장장치에 있어서 분리체 구비 전극 전기 이중층 커패시터 셀의 끝단 음극 집전판 전면과 인접하여 연결되는 다른 분리체 구비 전극 전기 이중층 커패시터 셀의 시작단 양극 집전판 전면이 적층되어 직렬 연결되도록 하고 상기 다른 분리체 구비 전극 전기 이중층 커패시터 셀의 끝단 음극 집전판 전면에 인접하여 연결되는 또 다른 분리체 구비 전극 전기 이중층 커패시터 셀의 시작단 양극 집전판 전면이 적층되어 직렬 연결하는 방법과 직렬 연결되는 분리체 구비 전극 전기 이중층 커패시터 셀의 전면 접촉면의 가장자리 둘레에 셀틀(cell sill)이 구비되는 용기를 제공하여 외부의 별도 직렬연결 회로기판 없이 다수의 분리체 구비 전극 전기 이중층 커패시터 셀을 직렬 연결한 에너지 저장 장치를 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명의 분리체 구비 전극 전기 이중층 커패시터 기본 셀은 커패시터 용기; 상기 커패시터 용기 내에 양극 집전판; 상기 양극 집전판 일면에 일정 문양의 연속된 패턴으로 볼록하게 돌출되어 상기 양극 집전판의 길이 및 폭 방향으로 반복된 패턴이 형성된 철조(凸彫)형상의 높이가 더 높은 절연체 재질의 분리체를 구비한 양극전극층;과 음극 집전판; 상기 음극 집전판 일면에 일정 문양의 연속된 패턴으로 볼록하게 돌출되어 상기 음극 집전판의 길이 및 폭 방향으로 반복된 패턴이 형성된 철조(凸彫) 형상의 높이가 더 높은 절연체 재질의 분리체를 구비한 음극전측층;이 서로 대향하는 전극 쌍으로 배치되고 상기 양극전극층과 상기 음극전극층에 각각 더 높게 구비된 절연 분리체의 상부 끝단이 서로 맞닿아 상기 양극전극층과 상기 음극전극층이 물리적으로 분리되어 전기적으로 접촉되는 것을 방지하도록 구성하고 상기 커패시터 용기에 전해질을 채워 상기 양극전극층과 상기 음극전측층이 전해질의 양이온과 음이온 이동에 의해서는 연결되도록 구성한 것을 특징으로 한다.
상기 절연체 재질의 분리체는 원형 또는 다각형의 형태로 전극층보다 높게 돌출된 것이며, 전극층보다 높게 돌출된 절연체 재질의 분리체의 크기와 간격을 영역별로 달리하여 다양한 크기와 간격을 갖는 분리체가 전극층보다 높게 돌출되도록 구현 된 것이다.
상기와 같은 다른 목적을 달성하기 위하여 다수의 분리체 구비 전극 전기 이중층 커패시터 셀 전극 쌍이 적층되어 병렬 연결되는 본 발명의 분리체 구비 전극 전기 이중층 커패시터 셀은 커패시터 용기; 상기 커패시터 용기 내에 분리체 구비 양극전극층이 형성된 양극집전판과 분리체 구비 음극전극층이 형성된 음극집전판이 대향된 전극 쌍의 음극집전판과 인접하여 적층되는 다른 전극 쌍의 음극집전판이 접속되도록 다른 전극 쌍을 반대방향으로 적층하고 상기의 다른 전극 쌍의 양극집전판과 인접하여 적층되는 또 다른 전극 쌍의 양극집전판이 인접하여 동일한 극성끼리 접촉되도록 또 다른 전극 쌍을 다시 반대방향으로 교호(交互)하여 적층하는 방법으로 다수의 상기 본 발명의 분리체 구비 전극 이중층 커패시터 기본 셀 전극 쌍을 적층하여 배치하고 각 전극 쌍의 양극전극리드와 음극전극리드를 연결하여 병렬 연결되도록 구성하고 상기 커패시터 용기를 전해질로 채운 것을 특징으로 한다.
상기와 같은 또 다른 목적을 달성하기 위하여 다수의 분리체 구비 전극 전기 이중층 커패시터 셀이 직렬 연결되는 본 발명의 분리체 구비 전극 전기 이중층 커패시터 셀이 직렬 연결된 에너지 저장 장치는 에너지 저장 장치 용기; 상기 에너지 저장 장치 용기 내에 분리체 구비 전극 전기 이중층 커패시터 셀의 끝단 음극 집전판 전면과 인접하여 연결되는 다른 분리체 구비 전극 전기 이중층 커패시터 셀의 시작단 양극 집전판 전면이 적층되어 직렬 연결되도록 하고 상기 다른 분리체 구비 전극 전기 이중층 커패시터 셀의 끝단 음극 집전판 전면에 인접하여 연결되는 또 다른 분리체 구비 전극 전기 이중층 커패시터 셀의 시작단 양극 집전판 전면이 적층되어 직렬 연결되도록 구성하여 배치하고 상기 커패시터 용기 내에 직렬 연결되는 본 발명의 분리체 구비 전극 이중층 커패시터 셀의 전면 접촉면의 가장자리 둘레에 셀틀을 구비하여 분리체 구비 전극 전기 이중층 커패시터 셀 각각이 구분되도록 한 것을 특징으로 한다.
본 발명에 따른 분리체 구비 전극 전기 이중층 커패시터 기본 셀은 대향하는 양극전극층과 음극전극층이 각각에 더 높게 구비된 절연체 재질의 분리체 끝단이 서로 맞닿아 물리적으로 분리되도록 간극을 형성하여 전기적으로 접촉되는 것을 방지한다. 따라서, 분리체와 전극층 단차를 수 마이크로미터와 같거나 그 이하의 범위로 한정하면 대향되는 두 전극 사이 간극을 수 마이크로 이하로 줄여 상대적으로 전해질의 양이온과 음이온 이동 거리를 줄일 수 있고, 대면되는 양극전극층과 음극전극층 사이에 방해물이 없어 종래의 수십 마이크로 두께의 다공성 분리막을 사용하는 전기 이중층 커패시터 기본 셀과 비교하여 전도성이 크게 향상되어 전기에너지 저장 및 출력 성능이 뛰어난 효과가 있다. 또한, 제조공정이 까다로운 다공성 분리막을 사용하지 않아 분리막 에 의한 내구성 한계를 개선할 수 있고 제조원가를 절감할 수 있다.
본 발명에 따른 다수의 분리체 구비 전극 전기 이중층 커패시터 기본 셀 전극 쌍이 적층되어 병렬 연결되는 분리체 구비 전극 전기 이중층 커패시터 셀은 분리체 구비 전기 이중층 커패시터 기본 셀 전극 쌍의 음극집전판과 적층되는 다른 분리체 구비 전기 이중층 커패시터 기본 셀 전극 쌍의 음극집전판이 접속되도록 반대방향으로 적층하고 상기의 다른 분리체 구비 전극 이중층 커패시터 기본 셀 전극 쌍의 양극집전판과 인접하여 추가 적층되는 또 다른 분리체 구비 전극 이중층 커패시터 기본 셀 전극 쌍의 양극집전판과 인접하여 동일한 극성끼리 접촉되도록 다시 반대방향으로 교호(交互)하여 적층 배치하여 종래 적층되는 전극 쌍과 전극 쌍 사이에 절연 분리막을 사용하여 적층 연결한 전기 이중층 커패시터 셀과 비교하여 단위 면적당 적층되는 전극 쌍이 증가하여 상기 단위 전극 쌍의 전도성 개선에 따른 전기 에너지 저장 및 출력 성능 개선에 전기에너지 저장밀도 추가 개선 효과가 있다. 또한 적층에 필요한 다수의 분리막을 사용하지 않아 분리막에 의한 내구성 한계를 개선할 수 있고 제조원가를 절감 효과가 있다.
본 발명에 따른 다수의 분리체 구비 전극 전기 이중층 커패시터 셀이 직렬 연결되어 구성되는 에너지 저장 장치는 에너지 저장 장치 용기 내에 본 발명의 분리체 구비 전극 전기 이중층 커패시터 셀을 셀의 끝단 음극집전판 전면과 인접하여 직렬 연결되는 다른 본 발명의 분리체 구비 전극 전기 이중층 커패시터 셀의 시작 단인 양극집전판의 전면이 직접 접촉 연결하고 상기 본 발명의 다른 분리체 구비 전극 전기 이중층 커패시터 셀의 끝단 음극 집전판 전면에 인접하여 연결되는 또 다른 본 발명의 분리체 구비 전극 전기 이중층 커패시터 셀의 시작단 양극 집전판 전면이 적층되어 직렬연결하고 상기 본 발명의 분리체 구비 전기 이중층 커패시터 셀이 직렬 연결되는 접촉면의 가장자리 둘레에 셀 틀(cell sill)을 구비하여 에너지 저장 장치 용기 내에서 직렬 연결되도록 구성되어 종래 별도의 외부 회로기판을 사용하여 다수의 전기 이중층 커패시터 셀을 직렬 연결한 에너지 저장장치와 비교하여 외부 회로기판 연결에 따른 접속저항 증가에 의한 특성왜곡을 현저히 줄여 별도의 보정회로 필요성을 현저히 줄이고 외부 회로기판 사용에 따른 내구성 한계를 개선할 수 있다. 또한 외부 회로 보호를 위해 별도로 필요했던 기구물이 필요 없어 제조원가 절감과 내구성 개선에 효과가 있다.
도 1은 종래의 전기 이중층 커패시터 기본 셀을 개략적으로 도시한 구조도.
도 2는 종래의 전기 이중층 커패시터 셀을 개략적으로 도시한 구조도.
도 3은 종래의 전기 이중층 커패시터 셀의 전극 적층을 개략적으로 도시한 모식도.
도 4는 종래의 다수 전기 이중층 커패시터 셀이 직렬 연결된 에너지 저장 장치를 개략적으로 도시한 모식도.
도 5a는 본 발명의 제 1 실시예에 따른 분리체 구비 전극 전기 이중층 커패시터 기본 셀을 개략적으로 도시한 구조도.
도 5b는 본 발명의 제 1 실시예에 따른 분리체 구비 전극 구조의 측면도.
도 5c는 본 발명의 제 1 실시예에 따른 분리체 구비 전극 구조의 평면도.
도 5d는 본 발명의 제 2 실시예에 따른 분리체 구비 이중 전극 집전판 구조의 측면도.
도 5e는 본 발명의 제 3 실시예에 따른 세로줄 분리체 구비 전극 집전판 구조의 측면도.
도 5f는 본 발명의 제 3 실시예에 따른 세로줄 분리체 구비 전극 집전판 구조의 평면도.
도 5g는 본 발명의 제 4 실시예에 따른 세로줄 분리체 구비 이중 전극 집전판 구조의 측면도.
도 6a는 본 발명의 제 1 실시예에 따른 분리체 구비 전극 전기 이중층 커패시터 셀을 개략적으로 도시한 구조도.
도 6b는 본 발명의 제 1 실시예에 따른 분리체 구비 전극 전기 이중층 커패시터 셀의 전극 쌍 적층을 개략적으로 도시한 모식도.
도 7a는 본 발명의 제 2 실시예에 따른 분리체 구비 이중 전극 전기 이중층 커패시터 셀을 개략적으로 도시한 구조도.
도 7b는 본 발명의 제 2 실시예에 따른 분리체 구비 이중 전극 전기 이중층 커패시터 셀의 전극 쌍 적층을 개략적으로 도시한 모식도.
도 8a는 본 발명의 제 1 실시예에 따른 다수의 분리체 구비 전극 전기 이중층 커패시터 셀이 직렬 연결된 에너지 저장 장치의 개략적인 구조도.
도 8b는 다수의 본 발명의 분리체 구비 전극 전기 이중층 커패시터 셀이 직렬 연결된 에너지 저장 장치 용기의 개략적인 내부 구조 측면도.
도 8c는 다수의 본 발명의 분리체 구비 전극 전기 이중층 커패시터 셀이 직렬 연결된 에너지 저장 장치 용기를 개략적으로 도시한 모식도.
도 9는 본 발명의 제 2 실시예에 따른 다수의 분리체 구비 이중 전극 전기 이중층 커패시터 셀이 직렬 연결된 에너지 저장 장치의 개략적인 구조도.
이하 첨부된 도면들을 참조하여 본 발명의 실시예에 따른 분리체 구비 전극 전기 이중층 커패시터 기본 셀, 다수의 분리체 구비 전극 전기 이중층 커패시터 기본 셀 전극 쌍을 적층하여 병렬 연결한 분리체 구비 전극 전기 이중층 커패시터 셀 및 다수의 분리체 구비 전극 전기 이중층 커패시터 셀을 직렬 연결한 에너지 저장 장치에 대해 설명한다. 도면들에 표시된 구성들은 본 발명의 개념을 설명하기 위한 개념도로서, 구성에 대한 설명중 공지의 기술에 대한 설명은 생략한다.
본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장 또는 축소되어 설명될 수 있다.
먼저, 본 발명에 따라 집전판에 일정 문양의 연속된 패턴으로 볼록하게 돌출되어 상기 집전판의 길이 및 폭 방향으로 반복된 패턴이 형성된 철조(凸彫)형상의 분리체 구비 전극 전기 이중층 커패시터는 다양한 실시예가 가능한데, 제 1 실시예는 집전판 일면에 분리체 구비 전극을 형성한 예이고, 제 2 실시예는 집전판 양면에 분리체 구비 전극을 형성한 분리체 구비 이중 전극 집전판 구조를 형성한 예이고, 제 3 실시예는 집전판 일면에 상기 집전판 길이 방향으로 연속하는 줄무늬 패턴으로 형성된 세로줄 분리체 구비 전극을 형성한 예이고, 제 4 실시예는 집전판 양면에 집전판 길이 방향으로 연속하는 줄무늬 패턴으로 형성된 세로줄 분리체가 구비된 전극이 각각 이중으로 형성된 세로줄 분리체 구비 이중 전극 집전판이 형성된 예이다.
도 5a는 본 발명의 제1 실시예에 따른 분리체 구비 전극 전기 이중층 커패시터 기본 셀의 구조도이고, 도 5b는 도 5a에 도시된 분리체 구비 전극 구조의 측면도이며, 도 5c는 도 5a에 도시된 분리체 구비 전극 구조의 평면도 이다.
도 5a를 참조하면, 제 1 실시예에 따른 분리체 구비 전극 전기 이중층 커패시터 기본 셀(500)은 커패시터 용기(510); 상기 커패시터 용기(510) 내에 양극집전판(526)의 일면에 일정 문양의 연속되는 패턴으로 볼록하게 돌출되어 상기 양극 집전판의 길이 및 폭 방향으로 반복된 패턴이 형성된 철조(凸彫)형상의 높이가 더 높은 절연체 재질의 분리체(521)를 구비한 양극전극층(522)의 분리체구비전극(520);과 동일하게 음극집전판(528)의 일면에 일정 문양의 연속되는 패턴으로 볼록하게 돌출되어 상기 음극 집전판의 길이 및 폭 방향으로 반복된 패턴이 형성된 철조(凸彫)형상의 높이가 더 높은 절연체 재질의 분리체(521)를 구비한 음극전극층(524)의 다른 분리체구비전극(520);이 서로 대향하는 전극 쌍으로 배치되고 상기 양극전극층(522)과 상기 음극전극층(524)에 각각 더 높게 구비된 절연체 재질의 분리체(521)상부 끝단이 서로 맞닿아 상기 양극전극층(522)과 상기 음극전극층(524)이 물리적으로 분리되어 전기적으로 접촉되는 것을 방지하도록 간극이 형성되도록 구성하고 상기 커패시터 용기(510)에 전해질(560)을 채워 양극전극층(522)과 상기 음극전극층(524)이 전해질의 양이온과 음이온 이동에 의해 연결되도록 구성한 것이다.
이러한 제 1 실시예의 분리체구비전극(520)은 상기 양극집전판(526) 및 상기 음극집전판(528) 상에 포토레지터(photoresist)와 같은 절연체층을 코팅하고 일정 패턴의 문양을 제외한 부분에 대해 에칭(etching) 기법으로 제거하여 일정 문양의 볼록하게 돌출된 절연체 패턴을 형성하고 단위 표면적이 큰 활성탄소등의 소재를 이용한 페이스트(paste)를 인쇄 및 열압착 또는 소성하여 상기 양극전극층(522)과 상기 음극전극층(524)을 형성하는 과정을 통해 제조하거나, 절연체 소재를 이용하여 상기 양극집전판(526) 및 상기 음극집전판(528)상에 일정 패턴의 문양으로 볼록하게 돌출된 패턴으로 상기 분리체(521)를 인쇄 및 소성을 통해 직접 형성하고 단위 표면적이 큰 활성탄소등의 소재를 이용한 페이스를 인쇄 및 열압착 또는 소성하여 상기 양극전극층(522)과 상기 음극전극층(524)을 형성하여 제조하거나, 또는 상기 양극집전판(526) 및 상기 음극집전판(528)의 일면에 단위 표면적이 큰 활성탄소등의 소재를 이용한 전극 페이스트를 인쇄하고 건조한 후 별도 제작된 절연체 소재의 분리체(521)를 상기 양극전극층(522) 및 상기 음극전극층(524)에 삽입하여 가형성하고 상기 양극전극층(522) 및 상기 음극전극층(524)을 열압착 또는 소성하여 제조될 수 있으며 기타 다양한 공정 기법을 응용하여 제작할 수 있다.
도 5a 내지 도 5c를 참조하면, 본 발명의 제 1 실시예에 따른 분리체 구비 전극 전기 이중층 커패시터 기본 셀(500)은 커패시터 용기(510) 내에 양극집전판(526) 및 음극집전판(528) 각각의 일면에 일정 문양의 연속되는 패턴으로 볼록하게 돌출되는 철조(凸彫)형상의 높이가 더 높은 절연체 소재의 분리체(521)가 구비된 양극전극층(522) 및 음극전극층(524)이 서로 대향하는 전극 쌍으로 배치되고 상기 양극전극층(522)에 양극전극층(522) 보다 높게 형성된 분리체(521) 상부 끝단과 음극전극층(524)에 음극전극층(524) 보다 높게 형성된 분리체(521)가 서로 맞닿아 상기 양극전극층(522)과 상기 음극전극층(522)이 물리적으로 분리되어 전기적으로 접촉되는 것이 방지되도록 간극을 형성하도록 구성되고 상기 커패시터 용기(510)를 전해질(560)로 채워 상기 양극전극층(522)과 상기 음극전극층(524)이 이온 이동에 의해서는 연결되도록 구성한 것이다.
구체적으로, 분리체(521)는 각각의 양극집전판(526), 음극집전판(528) 상에 형성된다. 이러한 분리체(521)는 원형 또는 다각형의 볼록하게 돌출된 철조(凸彫)형상으로 각각의 양극집전판(526), 음극집전판(528) 상에 연속된 돌출 패턴을 갖도록 각각의 양극집전판(526), 음극집전판(528) 상에 포토레지스터와 같은 절연층을 코팅하고 일정 패턴 문양을 제외한 부분을 에칭(etching) 기법으로 제거하여 일정 문양의 볼록하게 돌출된 절연체 패턴을 형성하거나 절연체 소재를 이용하여 각각의 양극집전판(526), 음극집전판(528) 상에 일정 패턴의 문양으로 볼록하게 돌출된 패턴으로 분리체(521)를 바로 형성하거나 각각의 양극집전판(526), 음극집전판(528)의 일면에 단위 표면적이 큰 활성탄소등의 소재를 이용한 전극 페이스트를 인쇄하고 건조한 후 별도 제작된 절연체 소재의 분리체(521)를 각각의 양극전극층(522) 음극전극층(524)에 삽입하여 배치하소 열압착 또는 소성하여 제조될 수 있으며 기타 다양한 공정 기법을 응용하여 형성할 수 있다.
이처럼, 각각의 양극집전판(526), 음극집전판(528) 상에 코팅된 절연체층을 가공하여 형성된 철조(凸彫) 형상의 분리체(521)가 연속된 패턴으로 반복 배열된 경우, 분리체(521)가 형성된 각각의 양극집전판(526), 음극집전판(528)상에 단위 표면적이 큰 활성탄소등의 소재를 이용한 페이스트를 인쇄 및 열압착 또는 소성하여 분리체(521)보다 낮은 각각의 양극전극층(522)과 음극전극층(524)을 형성하여 양극전극층(522)과 음극전극층(524)이 대면하도록 배치하면 양극집전판(526)과 음극집전판(528)상에 원형 또는 다각형 패턴으로 돌출되어 각각의 양극전극층(522)과 음극전극층(524) 보다 높게 형성된 분리체(521)의 끝단이 서로 맞닿아 간극을 형성하여 분리체(521) 보다 낮게 형성된 양극전극층(522)과 음극전극층(524)이 물리적으로 접촉할 수 없도록 공간적으로 분리하여 전기적인 접촉을 방지하여 절연 목적을 달성할 수 있다.
분리체(521)에 의해 공간적으로 분리되는 양극전극층(522)과 음극전극층(524)의 분리 간격은 연속하여 볼록하게 돌출된 패턴을 형성하는 하나의 단위 철조(凸彫) 형상의 분리체(521)의 폭(w), 간격(d) 및 단차(g)등 여러 요인에 의해 달라진다. 단위 철조(凸彫) 형상의 분리체(521)의 단차(g)가 증가할수록 양극전극층(522)과 음극전극층(524)의 분리간격은 증가하고 단차(g)가 감소할수록 양극전극층(522)과 음극전극층(524)의 분리간격은 감소한다. 전해질(560)의 양이온과 음이온 이동에 의해 연결되는 양극전극층(522)과 음극전극층(524)의 이온이동 전도성은 양극전극층(522)과 음극전극층(524)의 분리간격에 반비례하여 감소하거나 증가한다. 또한 단위 철조(凸彫) 형상의 분리체(521)의 폭(w)이 넓고 간격(d)이 촘촘할수록 양극전극층(522)과 음극전극층(524)의 실효 대향 면적이 감소하고 단위 철조(凸彫) 형상의 분리체(521)의 폭(w)이 좁고 간격(d)이 넓을수록 양극전극층(522)과 음극전극층(524)의 실효 대향 면적이 증가하며 이에 비례하여 즉 실효면적 증가와 감소에 비례하여 이온 전도성이 증가하거나 감소한다. 즉, 양극전극층(522)과 음극전극층(524)의 실효 대향 면적을 A, 전해질(560)의 전도율을 σ, 전해질의 양이온과 음이온의 평균 이동 거리인 양극전극층(522)과 음극전극층(524)의 분리간격을 L이라 하면 전기전도도 G는 아래의 같은 관계식을 가지며 실효대향면적 A의 증가와 감소, 양이온과 음이온의 평균 이동 거리 감소와 증가에 따라 전기전도도 G는 비례하여 증가하거나 감소하고 커패시터 셀의 출력특성 P는 전기전도도 G의 증가에 비례하여 증가한다.
Figure pat00001
,
Figure pat00002
본 발명의 실시예에서 분리체 구비 전극 전기 이중층 커패시터 기본 셀(500)의 이온 이동에 의한 전도성 개선을 위해서는 분리체(521)의 폭(w), 또는 이와 인접한 다른 분리체(521)와의 간격(d)을 1mm~0.01mm 이내가 되도록 형성하는 것이 바람직하다. 이는 단위 분리체(521)의 폭(w) 또는 이와 인접하는 다른 단위 분리체(521)의 간격(d)이 0.01mm 미만인 경우 분리체(521)가 너무 미세한 간격으로 배열되어 양극전극층(522)과 음극전극층(524)의 실효 대향면적이 현저히 줄어들어 이온 이동에 의한 전도성 개선의 효과가 상쇄될 수 있으며 1mm를 초과하는 경우에는 각각의 양극집전판(526), 음극집전판(528)에 의해 지지되는 분리체(521) 종단의 응력 분산효과가 감소되어 분리체(521)에 의한 양극전극층(522)과 음극전극층(524) 분리간격이 유지되기 어려울 수 있기 때문이다.
그리고 각각의 양극전극층(522)과 음극전극층(524) 보다 높게 볼록하게 돌출되어 형성된 분리체(521)와의 단차(g)는 20㎛와 같거나 그이하가 되도록 형성하는 것이 바람직하다. 분리체(521)의 단차(g)가 20㎛이상인 경우 각각의 양극집전판(526)과 음극집전판(528)에 형성된 분리체(521)의 끝단이 서로 맞닿아 분리되는 양극전극층(522)와 음극전극층(524)의 분리간격이 40㎛이상이 되어 전해질(560)의 이온 이동에 따른 전도성 개선의 효과가 현저히 감소될 수 있다.
상기한 본 발명의 제 1 실시예에 따르면, 양극집전판(526) 및 음극집전판(528) 각각의 일면에 일정 문양의 연속되는 패턴으로 볼록하게 돌출되는 철조(凸彫)형상의 높이가 더 높은 분리체(521)를 포함하는 양극전극층(522)과 음극전극층(524)이 서로 대향하는 전극 쌍으로 배치되면 각각의 분리체(521)가 서로 맞닿아 양극전극층(522)과 음극전극층(524) 사이에 각각 분리체(521)와 전극층의 단차(g)의 2배의 해당하는 상대적으로 짧은 물리적 간격이 형성되어 전기적으로 절연되도록 구성된다. 따라서 종래 전기 이중층 커패시터 기본 셀과 비교하여 분리막 없이 양극전극층과 음극전극층을 물리적으로 분리되어 전기적으로 절연되고 커패시터 용기에 채워지는 전해질의 양이온과 음이온의 이동에 의해 연결되는 양극전극층과 음극전극층의 상대적인 짧은 간격은 이온 평균 이동 거리를 단축시키고 양극전극층과 음극전극층의 이온이동을 차단하는 방해물이 없어 실효대향 면적증가에 증가하는 것에 비례하여 전도성이 개선되어 전기에너지 저장 및 방전 효율이 개선되며 상대적으로 미흡한 다공성 분리막 내구성 한계 이상으로 내구성 개선이 가능하다.
도 6a는 본 발명의 제 1 실시예에 따른 분리체 구비 전극 전기 이중층 커패시터 셀의 구조도이고, 도 6b는 도 6a에 도시된 분리체 구비 전극 전기 이중층 커패시터 셀의 전극 쌍의 적층을 개략적으로 도시한 모시도이다,
도 6a를 참조하면, 제 1 실시예에 따른 다수의 분리체 구비 전극 전기 이중층 커패시터 기본 셀 전극 쌍이 적층되어 병렬 연결되는 분리체 구비 전극 전기 이중층 커패시터 셀(600)은 커패시터 용기(510); 상기 커패시터 용기(510) 내에 일면에 분리체구비전극(520)이 형성된 양극집전판(526)과 일면에 분리체구비전극(520)이 형성된 음극집전판(528)을 각각의 분리체구비전극(520)이 대향하도록 배치하여 전극 쌍을 이루고 상기 음극집전판(528)의 다른 일면에 인접하여 적층되는 분리체구비전극(520)이 형성된 다른 음극집전판(528)의 다른 일면이 접속되도록 다른 전극 쌍을 반대방향으로 적층하고 상기의 다른 전극 쌍의 분리체구비전극(520)이 형성된 다른 양극집전판(526)과 인접하여 적층되는 또 다른 전극 쌍의 분리체구비전극(520)이 형성된 또 다른 양극집전판(5246)과 인접하여 동일한 극성끼리 접촉되도록 또 다른 전극 쌍을 다시 반대방향으로 교호(交互)하여 적층하는 방법으로 다수의 분리체구비전극(520)이 각각 형성된 동일한 극성의 양극집전판(526)과 양극집전판(526) 음극집전판(528)과 음극집전판(528)을 접속하여 배치하고 접속된 집전판을 양극전기리드(572), 음극전기리드(574), 양극전기리드연결선(610) 및 음극전기리드연결선(620)을 사용하여 연결하거나 동일한 극성의 양극집전판(526) 음극집전판(528) 각각을 직접 접속하여 물리적으로 분리되어 전기적으로 절연된 대향된 전극 쌍의 전극면적이 확장되도록 병렬 연결하여 배치하고 상기 커패시터 용기(510)에 전해질(560)을 채워 양이온과 음이온의 이동에 의해 연결되도록 한 것이다.
도 6a내지 도 6b를 참조하면, 본 발명의 제 1 실시예에 따른 다수의 분리체 구비 전극 전기 이중층 커패시터 기본 셀 전극 쌍이 적층되어 병렬 연결되는 분리체 구비 전극 전기 이중층 커패시터 셀(600)의 전극 쌍 적층은 일면에 분리체구비전극(520)이 형성된 양극집전판(526)과 일면에 분리체구비전극(520)이 형성된 음극집전판(528)이 대향된 전극 쌍의 상기 분리체구비전극(520)이 형성된 음극집전판(528)과 인접하여 적층되는 다른 전극 쌍의 분리체구비전극(520)이 형성된 다른 음극집전판(528)이 접속되도록 다른 전극 쌍을 반대방향으로 적층하고 상기 다른 전극 쌍의 분리체구비전극(520)이 형성된 다른 양극집전판(526)과 인접하여 적층되는 또 다른 전극 쌍의 분리체구비전극(520)이 형성된 양극집전판(526)이 인접하여 동일한 극성끼리 접촉되도록 또 다른 전극 쌍을 다시 반대방향으로 교호(交互)하여 적층하는 방법으로 다수의 분리체구비전극(520)이 형성된 동일한 극성의 양극집전판(526)과 양극집전판(526), 음극집전판(528)과 음극집전판(528)이 접속되어 적층되도록 구성한 것이다.
상기한 본 발명의 제 1 실시예에 따른 분리체 구비 전극 전기 이중층 커패시터 셀(600)은 커패시터 용기(510); 상기 커패시터 용기(510) 내에 일면에 분리체구비전극(520)이 형성된 양극집전판(526)과 일면에 분리체구비전극(520)이 형성된 음극집전판(528)을 각각의 분리체구비전극(520)이 대향하도록 배치하여 전극 쌍을 이루고 상기 음극집전판(528)의 다른 일면에 인접하여 적층되는 분리체구비전극(520)이 형성된 다른 음극집전판(528)의 다른 일면이 접속되도록 다른 전극 쌍을 반대방향으로 적층하고 상기의 다른 전극 쌍의 분리체구비전극(520)이 형성된 다른 양극집전판(526)과 인접하여 적층되는 또 다른 전극 쌍의 분리체구비전극(520)이 형성된 또 다른 양극집전판(5246)과 인접하여 동일한 극성끼리 접촉되도록 또 다른 전극 쌍을 다시 반대방향으로 교호(交互)하여 적층하는 방법으로 다수의 분리체구비전극(520)이 각각 형성된 동일한 극성의 양극집전판(526)과 양극집전판(526) 음극집전판(528)과 음극집전판(528)을 접속하여 배치하고 접속된 집전판을 양극전기리드(572), 음극전기리드(574), 양극전기리드연결선(610) 및 음극전기리드연결선(620)을 사용하여 연결하거나 동일한 극성의 양극집전판(526) 음극집전판(528) 각각을 직접 접속하여 물리적으로 분리되어 전기적으로 절연된 대향된 전극 쌍의 전극면적이 확장되도록 병렬 연결하여 배치하고 상기 커패시터 용기(510)에 전해질(560)을 채워 양이온과 음이온의 이동에 의해 연결되도록 배치하고 상기 커패시터 용기(510)에 전해질(560)을 채워 양이온과 음이온의 이동에 의해 연결되도록 구성된다. 따라서 종래 전기 이중층 커패시터 셀과 비교하여 분리막 없이 적층되는 다수의 전극 쌍을 적층할 수 있어 전기에너지 저장밀도 및 방전의 효율이 개선되고 다공성 분리막 내구성 한계 이상으로 내구성 개선이 가능하다.
도 8a는 본 발명의 제 1 실시예에 따른 다수의 분리체 구비 전극 전기 이중층 커패시터 셀이 직렬 연결된 에너지 저장 장치의 개략적인 구조도이고, 도 8b는 도 8a에 도시된 다수의 분리체 구비 전극 전기 이중층 커패시터 셀이 직렬 연결된 에너지 저장 장치의 에너지 저장 장치 용기의 내부 측면도이고, 도 8c는 도 8a에 도시된 다수의 분리체 구비 전극 전기 이중층 커패시터 셀이 직렬 연결된 에너지 저장 장치의 에너지 저장 장치 용기를 개략적으로 도시한 모식도이다,
도 8a를 참조하면, 제 1 실시예에 따른 다수의 분리체 구비 전극 전기 이중층 커패시터 셀(600)이 직렬 연결한 에너지 저장 장치(800)는 에너지저장장치 용기(810); 상기 에너지저장장치 용기(810) 내에 분리체 구비 전극 전기 이중층 커패시터 셀(600);의 끝단 음극집전판(528) 전면과 인접하여 연결되는 다른 분리체 구비 전극 전기 이중층 커패시터 셀(600)의 시작단 양극집전판(526) 전면이 직렬 연결되도록 적층하고; 상기 다른 분리체 구비 전극 전기 이중층 커패시터 셀(600)의 끝단 음극집전판(528) 전면에 인접하여 연결되는 또 다른 분리체 구비 전극 전기 이중층 커패시터 셀(600)의 시작단 양극집전판(526)의 전면이 직렬 연결되도록 적층하는 방법으로 다수의 분리체 구비 전극 전기 이중층 커패시터 셀(600)을 직렬 연결하여 배치하고; 상기 양극집전판(526) 전면과 상기 음극집전판(528) 전면이 직렬 연결되는 각각의 접촉면 가장자리 둘레에 셀틀(cell sill)(814)을 형성하는 방법으로 다수의 분리체 구비 전극 전기 이중층 커패시터 셀(600)이 각각 구분되어 직렬 연결되도록 구성한 것이다.
도 8a내지 도 8c를 참조하면, 본 발명의 제 1 실시예에 따른 다수의 분리체 구비 전극 전기 이중층 커패시터 셀(600)이 직렬 연결된 에너지 저장 장치(800)는 에너지저장장치 용기(810) 내에 분리체 구비 전극 전기 이중층 커패시터 셀(600)의 끝단 음극집전판(528) 전면과 인접하여 연결되는 다른 분리체 구비 전극 전기 이중층 커패시터 셀(600)의 시작단 양극집전판(526) 전면이 직렬 연결되도록 적층하고 상기 다른 분리체 구비 전극 전기 이중층 커패시터 셀(600)의 끝단 음극집전판(528) 전면에 인접하여 연결되는 또 다른 분리체 구비 전극 전기 이중층 커패시터 셀(600)의 시작단 양극집전판(526) 전면이 직렬 연결되도록 적층하는 방법으로 다수의 분리체 구비 전극 전기 이중층 커패시터 셀(600)을 직렬 연결하여 배치하고 상기 양극집전판(526) 전면과 상기 음극집전판(528) 전면이 직렬 연결되는 각각의 접촉면의 가장자리 둘레에 셀틀(cell sill)(814)을 구비하여 직렬 연결된 다수의 분리체 구비 전극 전기 이중층 커패시터 셀(600)이 각각 구분되어 직렬 연결되도록 구성한 것을 특징으로 한 것이다.
상기한 본 발명의 제 1 실시예에 따른 다수의 분리체 구비 전극 전기 이중층 커패시터 셀(600)이 직렬 연결된 에너지 저장 장치(800)는 에너지저장장치 용기(810) 내에 분리체 구비 전극 전기 이중층 커패시터 셀(600)의 끝단 음극집전판(528) 전면과 인접하여 연결되는 다른 분리체 구비 전극 전기 이중층 커패시터 셀(600)의 시작단 양극집전판(526) 전면이 직렬 연결되도록 적층하고 상기 다른 분리체 구비 전극 전기 이중층 커패시터 셀(600)의 끝단 음극집전판(528) 전면에 인접하여 연결되는 또 다른 분리체 구비 전극 전기 이중층 커패시터 셀(600)의 시작단 양극집전판(526)의 전면이 직렬 연결되도록 적층하는 방법으로 다수의 분리체 구비 전극 전기 이중층 커패시터 셀(600)을 직렬 연결하여 배치하고 상기 양극집전판(526) 전면과 상기 음극집전판(528) 전면이 직렬 연결되는 각각의 접촉면 가장자리 둘레에 셀틀(cell sill)(814)을 형성하는 방법으로 다수의 분리체 구비 전극 전기 이중층 커패시터 셀(600)이 각각 구분되어 직렬 연결되도록 구성한 것이다. 따라서 종래 다수의 전기 이중층 커패시터 셀을 직렬 연결한 에너지 저장 장치와 비교하여 별도의 회로기판 없이 다수의 분리체 구비 전극 전기 이중층 커패시터 셀을 에너지 저장 장치 내부에서 직렬 연결할 수 있어 외부회로기판을 사용한 직렬연결에 의해 접촉저항 증가에 의한 특성왜곡을 현저히 줄여 별도의 보정회로 필요성을 현저히 줄이고 외부 회로기판 사용에 따른 기능적인 내구성 한계를 개선하고 외부 회로기판 보호를 위한 별도의 기구물이 사용할 필요가 없어 제조원가 절감과 기구적인 내구성 한계를 개선하는 장점이 있다.
도 5d는 본 발명의 제 2 실시예에 따른 분리체 구비 이중전극 집전판 구조의 측면도이다.
도 5d를 참조하면, 제 2 실시예에 따른 분리체 구비 이중전극 집전판(530)은 집전판(527); 상기 집전판(527)의 양면 각각에 형성되는 전극층(523);과 상기 집전판 양면 각각에 일정 문양의 연속되는 패턴으로 볼록하게 돌출되는 철조(凸彫)형상의 높이가 상기 전극층(523) 보다 더 높은 절연체 재질의 분리체(521);로 구성된 분리체구비전극(520)이 양면에 구비되어 있다.
도 7a는 본 발명의 제 2 실시예에 따른 분리체 구비 이중 전극 전기 이중층 커패시터 셀의 구조도이고, 도 7b는 도 7a에 도시된 분리체 구비 이중 전극 전기 이중층 커패시터 셀의 전극 쌍 적층을 개략적으로 도시한 모식도이다,
도 7a를 참조하면, 제 2 실시예에 따른 분리체 구비 이중전극 전기 이중층 커패시터 셀(700)은 커패시터 용기(510); 상기 커패시터 용기(510) 내에 일면에 분리체구비전극(520)이 형성된 양극집전판(526)과 양면 각각에 분리체구비전극(520)이 형성된 분리체 구비 이중전극 집전판(530)의 일면이 대향하도록 배치하여 전극 쌍을 이루고 상기 분리체 구비 이중전극 집전판(530)의 다른 일면에 다른 분리체 구비 이중전극 집전판(530)의 일면이 대향하도록 적층하여 다른 전극 쌍을 이루게 배치하고 상기 다른 분리체 구비 이중전극 집전판(530)의 다른 일면에 또 다른 분리체 구비 이중전극 집전판(530)의 일면이 대향하도록 적층하여 또 다른 전극 쌍을 이루도록 배치하는 방법으로 다수의 분리체 구비 이중전극 집전판(530)을 적층하여 다수의 전극 쌍을 구성하고 마지막으로 적층된 분리체 구비 이중전극 집전판(530)의 다른 일면과 일면에 분리체구비전극(520)이 형성된 음극집전판(528)이 대향하도록 적층 배치하여 끝단의 전극 쌍을 이루도록 구성하고 각 전극 쌍의 동일한 극성을 양극전기리드(572), 음극전기리드(574), 양극전기리드연결선(610) 및 음극전기리드연결선(620)을 사용하여 연결하거나 직접 접속 연결하여 물리적으로 분리되어 전기적으로 절연된 대향되는 전극 쌍의 전극면적이 확장되도록 병렬 연결하여 배치하고 상기 커패시터 용기(510)에 전해질(560)을 채워 양이온과 음이온의 이동에 의해 연결되도록 한 것이다.
도 7a내지 도 7b를 참조하면, 본 발명의 제 2 실시예에 따른 분리체 구비 이중전극 전기 이중층 커패시터 셀(700)의 전극적층은 일면에 분리체구비전극(520)이 형성된 양극집전판(526)과 양면 각각에 분리체구비전극(520)이 형성된 분리체 구비 이중전극 집전판(530)의 일면이 대향하도록 적층하여 전극 쌍을 이루고 상기 분리체 구비 이중전극 집전판(530)의 다른 일면에 다른 분리체 구비 이중전극 집전판(530) 일면이 대향하도록 적층하여 다른 전극 쌍을 이루게 배치하고 상기 다른 분리체 구비 이중전극 집전판(530)의 다른 일면에 또 다른 분리체 구비 이중전극 집전판(530)의 일면이 대향하도록 적층하여 또 다른 전극 쌍을 이루도록 배치하는 방법으로 다수의 분리체 구비 이중전극 집전판(530)을 적층하여 다수의 전극 쌍을 구성하고 마지막으로 적층된 분리체 구비 이중전극 집전판(530)의 다른 일면과 일면에 분리체구비전극(520)이 형성된 음극집전판(528)이 대향하도록 적층 배치하여 끝단의 전극 쌍을 이루도록 배치하여 적층하는 것이다.
상기한 본 발명의 제 2 실시예에 따른 분리체 구비 이중전극 전기 이중층 커패시터 셀(700)은 커패시터 용기(510); 상기 커패시터 용기(510) 내에 일면에 분리체구비전극(520)이 형성된 양극집전판(526)과 양면 각각에 분리체구비전극(520)이 형성된 분리체 구비 이중전극 집전판(530)의 일면이 대향하도록 배치하여 전극 쌍을 이루고 상기 분리체 구비 이중전극 집전판(530)의 다른 일면에 다른 분리체 구비 이중전극 집전판(530) 일면이 대향하도록 적층하여 다른 전극 쌍을 이루게 배치하고 상기 다른 분리체 구비 이중전극 집전판(530)의 다른 일면에 또 다른 분리체 구비 이중전극 집전판(530)의 일면이 대향하도록 적층하여 또 다른 전극 쌍을 이루도록 배치하는 방법으로 다수의 분리체 구비 이중전극 집전판(530)을 적층하여 다수의 전극 쌍을 구성하고 마지막 적층된 분리체 구비 이중전극 집전판(530)의 다른 일면과 일면에 분리체구비전극(520)이 형성된 음극집전판(528)이 대양하도록 적층 배치하여 끝단의 전극 쌍을 이루도록 구성하고 각 전극 쌍의 동일한 극성을 양극전기리드(572), 음극전기리드(574), 양극전기리드연결선(610) 및 음극전기리드연결선(620)을 사용하여 연결하거나 직접 접속 연결하여 물리적으로 분리되어 전기적으로 절연된 대향되는 전극 쌍의 전극면적이 확장되도록 병렬 연결하여 배치하고 상기 커패시터 용기(510)에 전해질(560)을 채워 양이온과 음이온의 이동에 의해 연결되도록 구성된다. 따라서 종래 전기 이중층 커패시터 셀과 비교하여 분리막 없이 각 전극 쌍의 양극전극층과 음극전극층이 물리적으로 분리되어 전기적으로 절연되고 양이온과 음이온 이동에 의해 연결되는 양극전극층과 음극전극층 간의 양이온과 음이온의 이동 거리를 현저히 줄여 이에 비례하여 전도성을 개선할 수 있고 또한 분리막 없이 다수의 전극 쌍을 적층할 수 있고 적층되는 인접한 전극 쌍과 하나의 집전판을 공통 집전판으로 사용할 수 있어 전기에너지 저장밀도 및 방전 효율이 개선되고 다공성 분리막 내구성 한계 이상으로 내구성 개선이 가능하다.
도 9는 본 발명의 제 2 실시예에 따른 다수의 분리체 구비 이중 전극 전기 이중층 커패시터 셀이 직렬 연결된 에너지 저장 장치의 개략적인 구조도이다.
도 9를 참조하면, 제 2 실시예에 따른 다수의 분리체 구비 이중전극 전기 이중층 커패시터 셀(700)이 직렬 연결된 에너지저장장치(900)는 에너지저장장치 용기(810); 상기 에너지저장장치 용기(810) 내에 분리체 구비 이중전극 전기 이중층 커패시터 셀(700);의 끝단 음극집전판(528) 전면과 인접하여 연결되는 다른 분리체 구비 이중전극 전기 이중층 커패시터 셀(700)의 시작단 양극집전판(526) 전면이 직렬 연결되도록 적층하고; 상기 다른 분리체 구비 이중전극 전기 이중층 커패시터 셀(700)의 끝단 음극집전판(528) 전면에 인접하여 연결되는 또 다른 분리체 구비 이중전극 전기 이중층 커패시터 셀(700)의 시작단 양극집전판(526)의 전면이 직렬 연결되도록 적층하는 방법으로 다수의 분리체 구비 이중전극 전기 이중층 커패시터 셀(700)을 직렬 연결하여 배치하고; 상기 양극집전판(526) 전면과 상기 음극집전판(528) 전면이 직렬 연결되는 각각의 접촉면 가장자리 둘레에 셀틀(cell sill)(814)을 형성하는 방법으로 다수의 분리체 구비 이중전극 전기 이중층 커패시터 셀(700)이 직렬 연결하도록 구성한 것이다.
상기한 본 발명의 제 2 실시예에 따른 다수의 분리체 구비 이중전극 전기 이중층 커패시터 셀(700)이 직렬 연결된 에너지저장장치(900)는 에너지저장장치 용기(810) 내에 분리체 구비 이중전극 전기 이중층 커패시터 셀(700) 끝단의 음극집전판(528) 전면과 인접하여 연결되는 다른 분리체 구비 이중전극 전기 이중층 커패시터 셀(700)의 시작단 양극집전판(526) 전면이 직렬 연결되도록 적층하고 상기 다른 분리체 구비 이중전극 전기 이중층 커패시터 셀(700)의 끝단 음극집전판(528) 전면에 인접하여 연결되는 또 다른 분리체 구비 이중전극 전기 이중층 커패시터 셀(700)의 시작단 양극집전판(526)의 전면이 직렬 연결되도록 적층하는 방법으로 다수의 분리체 구비 이중전극 전기 이중층 커패시터 셀(700)을 직렬 연결하여 배치하고; 상기 양극집전판(526) 전면과 상기 음극집전판(528) 전면이 직렬 연결되는 각각의 접촉면 가장자리 둘레에 셀틀(cell sill)(814)을 형성하는 방법으로 다수의 분리체 구비 이중전극 전기 이중층 커패시터 셀(700)이 직렬 연결하도록 구성한 것이다. 따라서 종래 다수의 전기 이중층 커패시터 셀을 직렬 연결한 에너지 저장 장치와 비교하여 별도의 회로기판 없이 다수의 분리체 구비 이중 전극 전기 이중층 커패시터 셀을 에너지 저장 장치 내부에서 직렬 연결할 수 있어 직렬연결에 따른 접촉저항 증가에 의한 특성왜곡을 현저히 줄여 별도의 보정회로 필요성을 현저히 줄이고 외부 회로기판 사용에 따른 기능적인 내구성 한계를 개선하고 외부 회로기판 보호를 위한 별도의 기구물이 사용할 필요가 없어 제조원가 절감과 기구적인 내구성 한계를 개선하는 장점이 있다.
도 5e는 본 발명의 제 3 실시예에 따른 세로줄 분리체 구비 전극 집전판 구조의 측면도이고 도 5f는 도 5e에 도시된 세로줄 분리체 구비 전극 집전판 구조의 평면도 이다.
도 5e 내지 도 5f를 참조하면, 본 발명의 제 3 실시예에 따른 세로줄 분리체 구비 전극 집전판(540)은 집전판(527); 상기 집전판 일면에 형성되는 전극층(523); 상기 집전판(527) 일면에 상기 집전판(527)의 길이 방향으로 길게 폭 방향으로 일정한 간격을 두고 막대 형상으로 돌출되는 높이가 상기 전극층(523) 보다 더 높은 세로줄 분리체(541)로 구성되어 있다.
상기한 본 발명의 제 3 실시예에 따른 세로줄 분리체 구비 집전판(540)을 상기 분리체 구비 전극 전기 이중층 커패시터 기본 셀(500), 상기 분리체 구비 전극 전기 이중층 커패시터 셀(600) 및 상기 다수의 분리체 구비 전극 전기 이중층 커패시터 셀(600)이 직렬 연결된 에너지 저장 장치(800)에 분리체 구비전극(520)과 양극집전판(526), 분리체구비전극(520)과 음극집전판(527)을 대체하여 구성할 수 있다.
도 5g는 본 발명의 제 4 실시예에 따른 세로줄 분리체 구비 이중전극 집전판 구조의 측면도이다.
도 5g를 참조하면, 제 4 실시예에 따른 세로줄 분리체 구비 이중전극 집전판(550)은 집전판(527); 상기 집전판(527)의 양면 각각에 형성되는 전극층(523); 상기 집전판(527) 양면 각각에 상기 집전판(527)의 길이 방향으로 길게 폭 방향으로 일정한 간격을 두고 막대 형상으로 돌출되는 높이가 상기 전극층(523) 보다 더 높은 세로줄 분리체(541)로 구성되어 있다.
상기한 본 발명의 제 4 실시예에 따른 세로줄 분리체 구비 이중전극 집전판(550)을 상기 분리체 구비 이중전극 전기 이중층 커패시터 셀(700) 및 상기 다수의 분리체 구비 이중전극 전기 이중층 커패시터 셀(700)이 직렬 연결된 에너지저장장치(900)에 분리체 구비 이중전극 집전판(530)을 대체하여 구성할 수 있다.
100 : 전기 이중층 커패시터 기본 셀
110, 510 : 커패시터 용기 112 : 커패시터 용기 뚜껑
122, 522 : 양극전극층 124, 524 : 음극전극층
126, 526 : 양극집전판 128, 528 : 음극집전판
140 : 분리막 160, 560 : 전해질
172, 572 : 양극전기리드 174, 574 : 음극전기리드
200 : 전기 이중층 커패시터 셀
210 : 양극커넥터 220 : 음극커넥터
250 : 전기 이중층 커패시터 셀 양극 리드
260 : 전기 이중층 커패시터 셀 음극 리드
400 : 다수의 전기 이중층 커패시터 셀이 직렬 연결된 에너지 저장 장치
410 : 회로기판 412 : 양극전선 납땜구
414 : 음극전선 납땜구 416 : 연결금속판
420 : 에너지 저장 장치 양극단자
440 : 에너지 저장 장치 음극단자
500 : 분리체 구비 전극 전기 이중층 커패시터 기본 셀
520 : 분리체구비전극 521 : 분리체
530 : 분리체 구비 이중전극 집전판
540 : 세로줄 분리체 구비 전극 집전판
541 : 세로줄 분리체
550 : 세로줄 분리체 구비 이중전극 집전판
600 : 분리체 구비 전극 전기 이중층 커패시터 셀
610 : 양극전기리드연결선 620 : 음극전기리드연결선
650 : 전기 이중층 커패시터 셀 양극리드
660 : 전기 이중층 커패시터 셀 음극리드
700 : 분리체 구비 이중전극 전기 이중층 커패시터 셀
800 : 다수의 분리체 구비 전극 전기 이중층 커패시터 셀이 직렬 연결된 에너지저장장치
810 : 에너지저장장치 용기
812 : 에너지저장장치 용기 뚜껑
814 : 셀틀
850 : 분리체 구비 전극 전기이중층 커패시터 에너지저장장치 양극 접속단자
860 : 분리체 구비 전극 전기이중층 커패시터 에너지저장장치 음극 접속단자
900 : 다수의 분리체 구비 이중전극 전기 이중층 커패시터 셀이 직렬 연결된 에너지저장장치

Claims (32)

  1. 집전판; 상기 집전판의 일면에 일정 문양의 연속된 패턴으로 볼록하게 돌출되어 집전판의 길이 및 폭 방향으로 반복된 패턴이 형성된 철조(凸彫) 형상의 분리체를 포함하는 전기 이중층 커패시터
  2. 제 1 항에 있어서, 상기 분리체는 원형 또는 다각형의 형태로 집전판으로부터 돌출되어 형성된 것을 특징으로 하는 전기 이중층 커패시터
  3. 제 2 항에 있어서, 상기 분리체는 집전판에 형성되는 분리체 철조(凸彫) 형상의 크기와 간격을 영역별로 달리하여 다양한 크기와 간격을 갖는 분리체가 하나의 집전판에 구현되도록 된 것을 특징으로 하는 전기 이중층 커패시터
  4. 집전판; 상기 집전판에서 집전판의 길이 방향으로 연속하여 볼록하게 돌출되고 집전판의 폭 방향으로 반복되는 형상의 분리체를 포함하는 전기 이중층 커패시터
  5. 제 4 항에 있어서, 상기 분리체는 집전판에 형성되는 분리체 형상의 크기와 간격을 영역별로 달리하여 다양한 크기와 간격을 갖는 분리체가 하나의 집전판에 구현되도록 된 것을 특징으로 하는 전기 이중층 커패시터
  6. 전극 쌍; 적어도 하나 이상의 상기 전극 쌍이 동일한 극성의 집전판이 서로 접속되도록 전극 쌍을 적층하여 병렬 연결한 것을 특징으로 하는 전기 이중층 커패시터
  7. 제 6 항에 있어서, 상기 집전판의 일면에 일정 문양의 연속된 패턴으로 볼록하게 돌출되어 집전판의 길이 및 폭 방향으로 반복된 패턴이 형성된 철조(凸彫) 형상의 분리체를 포함하는 전기 이중층 커패시터
  8. 제 7 항에 있어서, 상기 분리체는 원형 또는 다각형의 형태로 집전판으로부터 돌출되어 형성된 것을 특징으로 하는 전기 이중층 커패시터
  9. 제 8 항에 있어서, 상기 분리체는 집전판에 형성되는 분리체 철조(凸彫) 형상의 크기와 간격을 영역별로 달리하여 다양한 크기와 간격을 갖는 분리체가 하나의 집전판에 구현되도록 된 것을 특징으로 하는 전기 이중층 커패시터
  10. 제 6 항에 있어서, 상기 집전판의 양면에 일정 문양의 연속된 패턴으로 볼록하게 돌출되어 집전판의 길이 및 폭 방향으로 반복된 패턴이 형성된 철조(凸彫) 형상의 분리체를 포함하는 전기 이중층 커패시터
  11. 제 10 항에 있어서, 상기 분리체는 원형 또는 다각형의 형태로 집전판으로부터 양면에 각각 돌출되어 형성된 것을 특징으로 하는 전기 이중층 커패시터
  12. 제 11 항에 있어서, 상기 분리체는 집전판에 형성되는 분리체 철조(凸彫) 형상의 크기와 간격을 영역별로 달리하여 다양한 크기와 간격을 갖는 분리체가 하나의 집전판에 구현되도록 된 것을 특징으로 하는 전기 이중층 커패시터
  13. 제 6 항에 있어서; 상기 집전판의 일면에 집전판의 길이 방향으로 연속되는 패턴으로 볼록하게 돌출되고 폭 방향으로 반복된 패턴이 형성된 형상의 분리체를 포함하는 전기 이중층 커패시터
  14. 제 13 항에 있어서, 상기 분리체는 막대형 또는 다각형의 형태로 집전판으로부터 돌출되어 형성된 것을 특징으로 하는 전기 이중층 커패시터
  15. 제 14 항에 있어서, 상기 분리체는 집전판에 형성되는 분리체 형상의 크기와 간격을 영역별로 달리하여 다양한 크기와 간격을 갖는 분리체가 하나의 집전판에 구현되도록 된 것을 특징으로 하는 전기 이중층 커패시터
  16. 제 6 항에 있어서, 상기 집전판의 양면에 집전판의 길이 방향으로 연속되는 패턴으로 양면에 각각 볼록하게 돌출되고 폭 방향으로 반복된 패턴이 형성된 형상의 분리체를 포함하는 전기 이중층 커패시터
  17. 제 16 항에 있어서, 상기 분리체는 막대형 또는 다각형 형태로 집전판으로부터 돌출되어 형성된 것을 특징으로 하는 전기 이중층 커패시터
  18. 제 17 항에 있어서, 상기 분리체는 집전판에 형성되는 분리체 형상의 크기와 간격을 영역별로 달리하여 다양한 크기와 간격을 갖는 분리체가 하나의 집전판에 구현되도록 된 것을 특징으로 하는 전기 이중층 커패시터
  19. 적어도 하나 이상의 전기 이중층 커패시터를 직렬 연결한 에너지 저장 장치에 있어서; 전기 이중층 커패시터 끝단 집전판과 다른 전기 이중층 커패시터 시작단의 집전판이 서로 직접 접속되어 직렬 연결되는 것을 특징으로 하는 전기 이중층 커패시터 직렬연결 에너지 저장 장치
  20. 제 19 항에 있어서, 상기 집전판 접속면 가장자리 둘레에 전기 이중층 커패시터 셀 틀을 더 포함하는 것을 특징으로 하는 전기 이중층 커패시터 직렬연결 에너지 저장 장치
  21. 제 19 항에 있어서 상기 집전판의 일면에 일정 문양의 연속된 패턴으로 볼록하게 돌출되어 집전판의 길이 및 폭 방향으로 반복된 패턴이 형성된 철조(凸彫) 형상의 분리체를 포함하는 전기 이중층 커패시터
  22. 제 21 항에 있어서, 상기 분리체는 원형 또는 다각형의 형태로 집전판으로부터 돌출되어 형성된 것을 특징으로 하는 전기 이중층 커패시터
  23. 제 22 항에 있어서, 상기 분리체는 집전판에 형성되는 분리체 철조(凸彫) 형상의 크기와 간격을 영역별로 달리하여 다양한 크기와 간격을 갖는 분리체가 하나의 집전판에 구현되도록 된 것을 특징으로 하는 전기 이중층 커패시터
  24. 제 19 항에 있어서, 상기 집전판의 양면에 일정 문양의 연속된 패턴으로 볼록하게 양면에 각각 돌출되어 집전판의 길이 및 폭 방향으로 반복된 패턴이 형성된 철조(凸彫) 형상의 분리체를 포함하는 전기 이중층 커패시터
  25. 제 24 항에 있어서, 상기 분리체는 원형 또는 다각형의 형태로 집전판으로부터 돌출되어 형성된 것을 특징으로 하는 전기 이중층 커패시터
  26. 제 25 항에 있어서, 상기 분리체는 집전판에 형성되는 분리체 철조(凸彫) 형상의 크기와 간격을 영역별로 달리하여 다양한 크기와 간격을 갖는 분리체가 하나의 집전판에 구현되도록 된 것을 특징으로 하는 전기 이중층 커패시터
  27. 제 19 항에 있어서, 상기 집전판의 일면에 집전판의 길이 방향으로 연속된 패턴으로 볼록하게 돌출되고 폭 방향으로 반복된 패턴이 형성된 형상의 분리체를 포함하는 전기 이중층 커패시터
  28. 제 27 항에 있어서, 상기 분리체는 막대형 또는 다각형 형태로 집전판으로부터 돌출되어 형성된 것을 특징으로 하는 전기 이중층 커패시터
  29. 제 28 항에 있어서, 상기 분리체는 집전판에 형성되는 분리체 형상의 크기와 간격을 영역별로 달리하여 다양한 크기와 간격을 갖는 분리체가 하나의 집전판에 구현되도록 된 것을 특징으로 하는 전기 이중층 커패시터
  30. 제 19 항에 있어서, 상기 집전판의 양면에 집전판의 길이 방향으로 연속된 패턴으로 양면에 각각 볼록하게 돌출되고 폭 방향으로 반복되는 형상의 분리체를 포함하는 전기 이중층 커패시터
  31. 제 30 항에 있어서, 상기 분리체는 막대형 또는 다각형 형태로 집전판으로부터 돌출되어 형성된 것을 특징으로 하는 전기 이중층 커패시터
  32. 제 31 항에 있어서, 상기 분리체는 집전판에 형성되는 분리체 형상의 크기와 간격을 영역별로 달리하여 다양한 크기와 간격을 갖는 분리체가 하나의 집전판에 구현되도록 된 것을 특징으로 하는 전기 이중층 커패시터
KR1020170028003A 2017-03-04 2017-03-04 분리체 구비 전기 이중층 커패시터용 전극, 이를 갖는 전기 이중층 커패시터 셀 및 에너지 저장 장치 KR101944904B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020170028003A KR101944904B1 (ko) 2017-03-04 2017-03-04 분리체 구비 전기 이중층 커패시터용 전극, 이를 갖는 전기 이중층 커패시터 셀 및 에너지 저장 장치
CN201880015845.4A CN110383409B (zh) 2017-03-04 2018-02-27 具有分离体的电极双电层电容器
PCT/KR2018/002360 WO2018164406A1 (ko) 2017-03-04 2018-02-27 분리체 구비 전극 전기 이중층 커패시터
JP2019569650A JP7175287B2 (ja) 2017-03-04 2018-02-27 分離体を備えた電極を有する電気二重層キャパシタ
US16/491,126 US11289279B2 (en) 2017-03-04 2018-02-27 Electric double layer capacitor having separator-including electrode
EP18763948.9A EP3591679A4 (en) 2017-03-04 2018-02-27 ELECTRIC DOUBLE LAYER CAPACITOR WITH ELECTRODE WITH SEPARATOR

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170028003A KR101944904B1 (ko) 2017-03-04 2017-03-04 분리체 구비 전기 이중층 커패시터용 전극, 이를 갖는 전기 이중층 커패시터 셀 및 에너지 저장 장치

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020180088800A Division KR101956267B1 (ko) 2018-07-30 2018-07-30 분리체 구비 전극을 구비한 전기 이중층 커패시터 직렬연결 에너지 저장 장치
KR1020180088799A Division KR101944905B1 (ko) 2018-07-30 2018-07-30 분리체 구비 전극 전기 이중층 커패시터

Publications (2)

Publication Number Publication Date
KR20180101116A true KR20180101116A (ko) 2018-09-12
KR101944904B1 KR101944904B1 (ko) 2019-02-01

Family

ID=63449141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170028003A KR101944904B1 (ko) 2017-03-04 2017-03-04 분리체 구비 전기 이중층 커패시터용 전극, 이를 갖는 전기 이중층 커패시터 셀 및 에너지 저장 장치

Country Status (6)

Country Link
US (1) US11289279B2 (ko)
EP (1) EP3591679A4 (ko)
JP (1) JP7175287B2 (ko)
KR (1) KR101944904B1 (ko)
CN (1) CN110383409B (ko)
WO (1) WO2018164406A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102488105B1 (ko) * 2021-07-20 2023-01-13 이기홍 수퍼 콘덴서 제조방법과 그에 따른 수퍼 콘덴서

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112973398B (zh) * 2019-12-13 2022-05-10 中国科学院大连化学物理研究所 一种带有剩余离子的电极在co2电化学还原反应中的应用
US11515089B2 (en) * 2020-06-27 2022-11-29 Intel Corporation Topology to reduce effects of plate misalignment in a capacitive device
CN112729662B (zh) * 2020-12-10 2023-01-06 中国科学院深圳先进技术研究院 水下触觉传感器和其制备方法
GB2606707B (en) * 2021-05-03 2024-01-10 Jamieson Luke Supercapacitor and electrical system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130584A (ja) * 1993-11-01 1995-05-19 Nec Corp 電気二重層コンデンサ
KR20070040954A (ko) * 2005-10-13 2007-04-18 엘지전자 주식회사 초박형 전기 이중층 캐패시터의 제조방법
KR20090124471A (ko) * 2008-05-30 2009-12-03 삼화전기주식회사 적층형 전기 이중층 커패시터의 구조

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3429428B2 (ja) * 1997-04-08 2003-07-22 本田技研工業株式会社 エネルギー貯蔵装置用集電体
JP3085250B2 (ja) * 1997-07-18 2000-09-04 日本電気株式会社 電気二重層コンデンサ
TW523767B (en) * 2000-09-11 2003-03-11 Nec Tokin Corp Electrical double layer capacitor
JP3953026B2 (ja) 2003-12-12 2007-08-01 松下電器産業株式会社 リチウムイオン二次電池用極板およびリチウムイオン二次電池並びにその製造方法
JP4800232B2 (ja) * 2006-03-07 2011-10-26 三菱電機株式会社 電気二重層キャパシタ
US7766981B2 (en) * 2007-11-30 2010-08-03 Corning Incorporated Electrode stack for capacitive device
US8411413B2 (en) 2008-08-28 2013-04-02 Ioxus, Inc. High voltage EDLC cell and method for the manufacture thereof
KR100955233B1 (ko) * 2008-05-19 2010-04-29 비나텍주식회사 적층형 전기이중층 커패시터
JP5163293B2 (ja) * 2008-06-03 2013-03-13 日本ゼオン株式会社 電気化学素子用電極、その製造方法および該電気化学素子用電極を用いた電気二重層キャパシタ
KR20110000372A (ko) * 2009-06-26 2011-01-03 삼성전기주식회사 전기 이중층 커패시터용 전극과 그 제조방법, 전기 이중층 커패시터
CN102379017A (zh) * 2010-04-06 2012-03-14 Nec东金株式会社 蓄电装置
JP2012022792A (ja) * 2010-07-12 2012-02-02 Panasonic Corp 非水電解質蓄電デバイス
DE102010031543A1 (de) 2010-07-20 2012-01-26 Evonik Litarion Gmbh Batterie, ein Bimetall enthaltend
KR101281037B1 (ko) * 2011-04-06 2013-07-09 주식회사 엘지화학 세퍼레이터 및 이를 구비하는 전기화학소자
WO2013002139A1 (ja) 2011-06-28 2013-01-03 株式会社村田製作所 蓄電デバイスおよびその製造方法
WO2013002138A1 (ja) * 2011-06-28 2013-01-03 株式会社村田製作所 蓄電デバイスおよびその製造方法
EP2732487A4 (en) * 2011-07-11 2015-04-08 California Inst Of Techn NEW SEPARATORS FOR ELECTROCHEMICAL SYSTEMS
JP5903807B2 (ja) * 2011-09-05 2016-04-13 ソニー株式会社 セパレータ、非水電解質電池、電池パック、電子機器、電動車両、蓄電装置および電力システム
KR102415749B1 (ko) * 2015-08-05 2022-07-01 삼성에스디아이 주식회사 플렉시블 전지
JP2018049791A (ja) * 2016-09-23 2018-03-29 株式会社豊田自動織機 蓄電装置
KR101944905B1 (ko) * 2018-07-30 2019-02-01 에스에프에너지텍 주식회사 분리체 구비 전극 전기 이중층 커패시터
KR101956267B1 (ko) * 2018-07-30 2019-03-08 에스에프에너지텍 주식회사 분리체 구비 전극을 구비한 전기 이중층 커패시터 직렬연결 에너지 저장 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130584A (ja) * 1993-11-01 1995-05-19 Nec Corp 電気二重層コンデンサ
KR20070040954A (ko) * 2005-10-13 2007-04-18 엘지전자 주식회사 초박형 전기 이중층 캐패시터의 제조방법
KR20090124471A (ko) * 2008-05-30 2009-12-03 삼화전기주식회사 적층형 전기 이중층 커패시터의 구조

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102488105B1 (ko) * 2021-07-20 2023-01-13 이기홍 수퍼 콘덴서 제조방법과 그에 따른 수퍼 콘덴서

Also Published As

Publication number Publication date
JP2020509614A (ja) 2020-03-26
WO2018164406A1 (ko) 2018-09-13
KR101944904B1 (ko) 2019-02-01
CN110383409B (zh) 2023-05-05
US11289279B2 (en) 2022-03-29
EP3591679A1 (en) 2020-01-08
JP7175287B2 (ja) 2022-11-18
US20200013562A1 (en) 2020-01-09
EP3591679A4 (en) 2021-05-05
CN110383409A (zh) 2019-10-25

Similar Documents

Publication Publication Date Title
KR101944904B1 (ko) 분리체 구비 전기 이중층 커패시터용 전극, 이를 갖는 전기 이중층 커패시터 셀 및 에너지 저장 장치
US9865859B2 (en) Stacked-type secondary battery
KR101944905B1 (ko) 분리체 구비 전극 전기 이중층 커패시터
US20090180238A1 (en) Energy storage devices
KR101345349B1 (ko) 신규한 구조의 전극조립체
KR101956267B1 (ko) 분리체 구비 전극을 구비한 전기 이중층 커패시터 직렬연결 에너지 저장 장치
KR100323477B1 (ko) 콘덴서
US20110170233A1 (en) Chip-type electric double layer capacitor cell and method of manufacturing the same
US8369065B2 (en) Electric double layer capacitor
KR20100123872A (ko) 다수 전극 슈퍼캐패시터
KR20170125229A (ko) 복합 전극 구조를 갖는 에너지 저장 커패시터
JP2020537333A (ja) 電極組立体、電極組立体を備える蓄電装置、及び電極組立体の製造方法
KR20190030973A (ko) 에너지 저장장치
KR101621745B1 (ko) 유연한 박막형 전지셀 및 이의 제조방법
KR100619281B1 (ko) 권취형 커패시터
US11967722B2 (en) Folded bipolar battery design
KR100619282B1 (ko) 커패시터 및 그 제조방법
US10204746B2 (en) Separation membrane for super capacitor, super capacitor comprising same, and manufacturing method therefor
US11127985B2 (en) High voltage battery cell
US20240072390A1 (en) Weld-free bipolar solid-state battery cell
KR101369738B1 (ko) 콘덴서용 전극구조체 및 상기 전극구조체를 포함하는 콘덴서
JPH0383319A (ja) 電気二重層コンデンサ
AU2017385607B2 (en) An electrochemical energy storing device
JP2012129477A (ja) 蓄電セル
JP2006261404A (ja) エネルギー蓄積装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant