KR20110000372A - 전기 이중층 커패시터용 전극과 그 제조방법, 전기 이중층 커패시터 - Google Patents

전기 이중층 커패시터용 전극과 그 제조방법, 전기 이중층 커패시터 Download PDF

Info

Publication number
KR20110000372A
KR20110000372A KR1020090057839A KR20090057839A KR20110000372A KR 20110000372 A KR20110000372 A KR 20110000372A KR 1020090057839 A KR1020090057839 A KR 1020090057839A KR 20090057839 A KR20090057839 A KR 20090057839A KR 20110000372 A KR20110000372 A KR 20110000372A
Authority
KR
South Korea
Prior art keywords
electrode
thin film
aluminum thin
double layer
electric double
Prior art date
Application number
KR1020090057839A
Other languages
English (en)
Inventor
이성호
정현철
정창렬
조영수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090057839A priority Critical patent/KR20110000372A/ko
Priority to US12/654,534 priority patent/US20100328846A1/en
Priority to JP2009290852A priority patent/JP2011009690A/ja
Priority to CN2009102657303A priority patent/CN101930852A/zh
Publication of KR20110000372A publication Critical patent/KR20110000372A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/66—Current collectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H01G11/28—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features arranged or disposed on a current collector; Layers or phases between electrodes and current collectors, e.g. adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H01G11/32—Carbon-based
    • H01G11/34—Carbon-based characterised by carbonisation or activation of carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H01G11/48—Conductive polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H01G11/86—Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Abstract

본 발명의 일 실시예에 따른 전기 이중층 커패시터용 전극은, 알루미늄 박막과 상기 알루미늄 박막 상에 알루미늄 보다 전도성이 높은 고전도성 금속을 적층한 집전체; 상기 알루미늄 박막 상에 전극물질이 상기 고전도성 금속과 접촉하도록 형성되는 그루브; 및 상기 그루브와 상기 알루미늄 박막 상에 상기 전극물질로 코팅된 전극층;을 포함할 수 있다.

Description

전기 이중층 커패시터용 전극과 그 제조방법, 전기 이중층 커패시터{Electrode for electric double layer capacitor, method for manufacturing the same, and electric double layer capacitor}
본 발명은 전기 이중층 커패시터용 전극과 그 제조방법, 전기 이중층 커패시터에 관한 것으로, 더욱 상세하게는 저(低) ESR을 가지도록 집전체의 구조를 변경하거나 집전체 표면에 전도성 높은 물질을 코팅한 전기 전기 이중층 커패시터용 전극과 그 제조방법, 전기 이중층 커패시터에 관한 것이다.
전기 이중층 커패시터는 극성이 서로 다른 한쌍의 전극층(전하층)을 이용하는 에너지 저장장치로서, 급속 충방전이 가능하고 과충방전에 강하며, 화학 반응을 수반하지 않아 수명이 길고, 넓은 온도범위에서 사용할 수 있으며, 중금속을 함유하지 않기 때문에 환경 오염유발을 방지하는 등의 특성을 가지고 있다.
최근 전기 이중층 커패시터는 독립된 전원공급장치가 요구되는 시스템, 순간적으로 발생하는 과부하 조절시스템 및 에너지 저장장치 뿐만 아니라, 순간 정전시 작동하는 보조 전원인 백업 전원으로도 그 응용성이 확대되고 있다.
전기 이중층 커패시터는 일반적으로 한 쌍의 분극성 전극층, 상기 전극층들 사이에 게재되어 상기 전극층을 양극과 음극으로 분리하는 세퍼레이터, 각 분극성 전극층에 함침되는 수계 전해질 용액과 비수계 전해질 용액 및 생성된 전하를 모으는 집전체를 포함한다.
한편, 전기 이중층 커패시터의 성능을 상기 특성을 향상시키기 위해서는 저ESR이 필수적이며 이를 위해 전극물질로 사용되는 활성탄의 비표면적을 증가시키는 구조들이 개시되고 있다.
특히, 집전체로 이용되는 알루미늄 박막의 표면을 다공성 구조로 형성하고, 그 다공성 구조의 구멍으로 전극물질인 활성탄이 들어가게 하여 ESR을 감소시킨다.
그러나, 전기 이중층 커패시터의 응용성을 다양화하고 고전기용량을 확보하기 위해 이러한 ESR 감소방안보다 더 감소된 저 ESR을 얻기위한 방안의 연구가 필요한 실정이다.
본 발명의 목적은 전하이동에 대한 저항이 저감되도록 집전체의 구조를 변경하여 저 ESR이 구현되는 전기 이중층 커패시터용 전극과 그 제조방법, 전기 이중층 커패시터를 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 집전체와 전극물질 사이에 상기 전극물질 보다 전도성이 높은 물질을 게재되도록 하여 저 ESR이 구현되는 전기 이중층 커패시터용 전극과 그 제조방법, 전기 이중층 커패시터를 제공하는 것이다.
본 발명의 일 실시예에 따른 전기 이중층 커패시터용 전극은, 알루미늄 박막과 상기 알루미늄 박막 상에 알루미늄 보다 전도성이 높은 고전도성 금속을 적층한 집전체; 상기 알루미늄 박막 상에 전극물질이 상기 고전도성 금속과 접촉하도록 형성되는 그루브; 및 상기 그루브와 상기 알루미늄 박막 상에 상기 전극물질로 코팅된 전극층;을 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 전기 이중층 커패시터용 전극의 상기 그루브는 상기 알루미늄 박막의 표면에 조면화될 수 있다.
또한, 본 발명의 일 실시예에 따른 전기 이중층 커패시터용 전극의 상기 그루브는 상기 전극물질이 상기 알루미늄 박막에 접촉되는 면적을 넓히도록 식각되어 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 전기 이중층 커패시터용 전극의 상기 집전체는 상기 알루미늄 박막을 사이에 두고 고전도성 금속이 내부에 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 전기 이중층 커패시터용 전극의 상기 고전도성 금속은 Cu, Ag, Au 및 Pt 중 선택된 어느 하나일 수 있다.
또한, 본 발명의 일 실시예에 따른 전기 이중층 커패시터용 전극의 상기 전극물질은 상기 고전도 금속과 직접접촉하는 고전도성의 고분자 물질과 상기 고분자 물질 상에 코팅되는 활성탄 전극물질을 포함할 수 있다.
한편, 다른 측면에서 본 발명의 일 실시예에 따른 전기 이중층 커패시터는 알루미늄 박막과 상기 알루미늄 박막 상에 알루미늄 보다 전도성이 높은 고전도성 금속을 적층한 집전체, 상기 고전도성 금속과 접촉하는 전극물질로 이루어진 전극, 상기 전극을 분리하는 세퍼레이터로 이루어진 다수의 전극 셀; 상기 전극 셀들이 연속적으로 적층되어 이루어지는 내부 전극 셀; 및 전해액이 충전되며 상기 내부 전극 셀이 수용되는 금속 케이스;를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 전기 이중층 커패시터의 상기 그루브는 상기 알루미늄 박막의 표면에 조면화될 수 있다.
또한, 본 발명의 일 실시예에 따른 전기 이중층 커패시터의 상기 그루브는 상기 전극물질이 상기 알루미늄 박막에 접촉되는 면적을 넓히도록 식각되어 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 전기 이중층 커패시터의 상기 집전체는 상기 알루미늄 박막을 사이에 두고 고전도성 금속이 내부에 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 전기 이중층 커패시터의 상기 고전도성 금속은 Cu, Ag, Au 및 Pt 중 선택된 어느 하나일 수 있다.
또한, 본 발명의 일 실시예에 따른 전기 이중층 커패시터의 상기 전극물질은 상기 고전도 금속과 직접접촉하는 고전도성의 고분자 물질과 상기 고분자 물질 상에 코팅되는 활성탄 전극물질을 포함할 수 있다.
다른 한편, 또 다른 측면에서, 본 발명의 일 실시예에 따른 전기 이중층 커패시터용 전극의 제조방법은 알루미늄 박막 상에 고전도성 금속을 제공하여 집전체를 마련하는 단계; 상기 알루미늄 박막의 표면에 상기 고전도성 금속과 연통되는 그루브를 형성하는 단계; 및 상기 그루브 내로 전극물질을 주입하여 상기 그루브와 상기 알루미늄 박막 이 상기 전극물질로 코팅되도록 하는 단계;를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 전기 이중층 커패시터용 전극의 제조방법에서, 상기 그루브는 상기 알루미늄 박막의 표면에 홈을 형성시키고 식각하여 형성되며, 상기 알루미늄 박막의 표면이 조면화되도록 할 수 있다.
또한, 본 발명의 일 실시예에 따른 전기 이중층 커패시터용 전극의 제조방법에서, 상기 집전체는 상기 알루미늄 박막을 사이에 두고 고전도성 금속이 내부에 형성되도록 할 수 있다.
또한, 본 발명의 일 실시예에 따른 전기 이중층 커패시터용 전극의 제조방법 에서, 상기 고전도성 금속은 Cu, Ag, Au 및 Pt 중 선택된 어느 하나일 수 있다.
또한, 본 발명의 일 실시예에 따른 전기 이중층 커패시터용 전극의 제조방법에서, 상기 전극물질은 상기 고전도 금속과 직접접촉하는 고전도성의 고분자 물질과 상기 고분자 물질 상에 코팅되는 활성탄 전극물질을 포함할 수 있다.
본 발명에 따른 전기 이중층 커패시터용 전극과 그 제조방법, 전기 이중층 커패시터에 의하면, 집전체가 알루미늄 박막 상에 제공되는 고전도성 금속을 구비하고 상기 고전도성 금속에 전극물질이 직접 접촉하도록 하여 전하이동에 대한 저항이 저감될 수 있다.
또한, 집전체와 전극물질 사이에 전도성이 높은 고분자 물질이 개재되도록 하여 전기 이중층 커패시터에서 저 ESR이 구현되고 고출력 파워를 얻을 수 있게 된다.
이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다. 다만, 본 발명의 사상은 제시되는 실시예에 제한되지 아니하고, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 다른 구성요소를 추가, 변경, 삭제 등을 통하여, 퇴보적인 다른 발명이나 본 발명 사상의 범위 내에 포함되는 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본원 발명 사상 범위 내에 포함된다고 할 것이다.
또한, 각 실시예의 도면에 나타나는 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 전기 이중층 커패시터의 일부를 절개하여 도시한 부분절개 사시도이며, 도 2는 본 발명의 일 실시예에 따른 전기 이중층 커패시터의 내부의 전극 셀의 일예를 도시한 개략 사시도이며, 도 3은 본 발명의 일 실시예에 따른 전기 이중층 커패시터의 내부의 전극 셀의 적층모습의 일예를 도시한 개략 사시도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 전기 이중층 커패시터(10)는 다수의 전극 셀(1C, 2C,… 3C, 4C), 상기 다수의 셀들이 연속적으로 적층되어 이루어지는 내부 전극 셀(70) 및 전해액(34)이 충전되어 상기 내부 전극 셀(70)이 수용되는 금속 케이스(30)를 포함할 수 있다.
상기 전극 셀(C)은 상기 전기 이중층 커패시터(10)의 내부 전극셀(70) 중 집전체(20), 전극층(40)과 상기 전극층(40)을 구성하는 제1 및 제2 전극층(42, 44)를 분리하여 쇼트를 방지하는 세퍼레이터(50)를 하나의 기본 단위로 정의한 것이다.
상기 집전체(20)는 알루미늄 박막(24)과 상기 알루미늄 박막(24) 상에 알루미늄보다 전도성이 높은 고전도성 금속(22)을 적층하여 구성된다. 여기서 고전도성 금속(22)은 알루미늄 보다 전도성이 높은 금속을 정의한 것으로, 본 실시예에서는 Cu, Ag, Au 및 Pt 중 선택된 어느 하나의 금속일 수 있다.
상기 알루미늄 박막(24) 상에는 전극물질이 상기 고전도성 금속(22)과 접촉하도록 형성되는 그루브(26, 도4a 참조)가 형성된다.
한편, 상기 금속 케이스(30) 내의 전극체(20)의 위치에 따라 상기 고전도성 금속(22)이 알루미늄 박막(24)의 일면 상에 적층되거나 상기 알루미늄 박막(24) 사이의 내부에 개재될 수 있다.
상기 그루브(26)는 상기 알루미늄 박막(22)의 표면 상에 형성되며, 전극물질이 상기 고전도성 금속(24)과 접촉되도록 한다. 이때, 상기 그루브(26)는 상기 알루미늄 박막(22)의 표면이 조면화 되도록 상기 알루미늄 박막(22)의 표면을 깍아내어 형성된다.
이때, 상기 그루브(26)는 상기 전극물질이 상기 알루미늄 박막(24)에 접촉되는 면적을 넓히도록 식각되어 형성될 수 있다. 상기 알루미늄 박막(24)의 표면이 조면화되면, 상기 알루미늄 박막(24) 상에 적층되는 제1 및 제2 전극층(42, 44)의 전극물질의 양을 최대로 증가시킬 수 있어서, 알루미늄 박막(24)과 전극물질 사이에 존재하는 ESR을 줄일 수 있다.
또한, 상기 전극물질이 상기 알루미늄 박막(24)보다 전도성이 높은 고전도성 금속(22)과 직접 접촉하기 때문에, 생성된 전하들이 상기 고전도성 금속(22)을 통해 이동할 수 있기 때문에 ESR을 더 줄일 수 있다.
이와 같이 전기 이중층 커패시터의 ESR을 줄임으로써, 전기 이중층 커패시터 의 장점인 고출력 파워밀도를 증가시킬 수 있다.
상기 금속 케이스(30)는 상기 내부 전극 셀(70)이 전해액(34)에 수용되도록 하는 공간을 제공하며, 기판 상에 표면실장되도록 외부로 노출된 집전단자(32a, 32b)가 구비된다. 한편, 이와 같은 전기 이중층 커패시터(10)는 칩 타입(chip-type) 뿐만 아니라 코인 타입(coin-type)에도 적용될 수 있다.
한편, 전기 이중층 커패시터(10)를 표면 실장 하는 경우, 표면 실장시의 높은 온도(약 260℃ 정도)에서 내부 전극 셀(70)이 보호되어야 하며, 액상의 전해질이 누출되지 않아야 한다. 이러한 점을 고려하여, 케이스 재질을 에폭시 등의 수지가 아닌 금속물질로 형성하는 것이 바람직하다.
상기 제1 및 제2 전극층(42, 44)의 전극 물질은 분극성 전극 재료를 사용할 수 있으며, 비표면적이 비교적 높은 활성탄 등을 이용할 수 있다. 상기 제1 및 제2 전극층(42, 44)은 황산 수용액과 같은 전해액에 함침되어 있어 전하층으로 기능을 할 수 있다.
또한, 상기 제1 및 제2 전극층(42, 44)은 분말 활성탄을 주재료로 한 전극 물질을 고체 상태의 시트로 제조하거나 상기 집전체(20) 상에 전극 물질 슬러리를 고착시켜 제조할 수 있다.
이때, 전극물질은 상기 고전도 금속(22)과 직접 접촉하는 고전도성 고분자 물질과 상기 고전도성 고분자 물질 상에 코팅되는 활성탄 전극물질로 이루어질 수 있다. 즉, 상기 알루미늄 박막(24)에 형성되는 그루브(26) 상에 고전도성 고분자 물질을 먼저 적층하고 그 위에 활성탄 전극물질을 코팅할 수 있다(도 6 참조).
한편, 세퍼레이터(50)는 이온의 투과가 가능하도록 다공성 물질로 이루어질 수 있으며, 폴리프로필렌, 폴리에틸렌, 유리섬유 등의 재질로 제조될 수 있다.
이하에서는 본 발명의 다른 측면에서, 본 발명의 일 실시예에 따른 전기 이중층 커패시터용 전극의 제조방법을 설명한다.
도 4a 내지 도 4c는 본 발명의 다른 측면에서, 본 발명의 일 실시예에 따른 전기 이중층 커패시터용 전극의 제조방법을 도시한 개략도이다.
도 4a 내지 도 4c를 참조하면, 우선, 알루미늄 박막(24) 상에 고전도성 금속(22)을 제공하여 집전체(20)를 마련한다. 그리고, 상기 알루미늄 박막(24)의 표면에 상기 고전도성 금속(22)과 연통되도록 그루브(26)를 형성한다.
이때, 상기 알루미늄 박막(24)에 그루브(26)를 형성한 후 상기 고전도성 금속(22) 상에 배치할 수도 있으므로, 알루미늄 박막(24)과 고전도성 금속(22)의 적층과 그루브(26)의 형성 순서는 변경될 수 있다.
이때, 상기 집전체(20)는 상기 알루미늄 박막(24)을 사이에 두고 고전도성 금속(22)이 내부에 형성될 수 있다. 또한, 고전도성 금속(22)의 종류는 상기의 설명으로 대체하기로 한다.
한편, 상기 그루브(26)는 상기 알루미늄 박막(24)의 표면을 깍아서 형성되며(도 4a), 상기 그루브(26)가 형성된 알루미늄 박막(24) 표면을 식각하여 상기 알루미늄 박막(24)의 표면이 조면화되도록 한다(도 4b). 여기서 도면부호 28은 식각에 의해 형성되는 식각면이다.
조면화된 알루미늄 박막(24)의 그루브(26) 내로 전극물질을 주입하여 상기 그루브(26)와 상기 알루미늄 박막(24)이 전극물질로 코팅되도록 한다(도 4c).
이와 같은 제조방법으로 제조되는 전기 이중층 커패시터(10)에서, 상기 알루미늄 박막(24)의 표면이 조면화되면, 상기 알루미늄 박막(24) 상에 적층되는 제1 및 제2 전극층(42, 44)의 전극물질의 양을 최대로 증가시킬 수 있어서, 알루미늄 박막(24)과 전극물질 사이에 존재하는 ESR을 줄일 수 있다.
또한, 상기 전극물질이 상기 알루미늄 박막(24)보다 전도성이 높은 고전도성 금속(22)과 직접 접촉하기 때문에, 생성된 전하들이 상기 고전도성 금속(22)을 통해 이동할 수 있기 때문에 ESR을 더 줄일 수 있다. 도 5는 본 발명의 일 실시예에 따라 제조된 전기 이중층 커패시터용 전극에서 전하가 흐르는 모습을 도시한 개략도이다.
이와 같이 전기 이중층 커패시터의 ESR을 줄임으로써, 전기 이중층 커패시터의 장점인 고출력 파워밀도를 증가시킬 수 있다.
도 6는 본 발명의 일 실시예에 따른 전기 이중층 커패시터용 전극제조시 활성탄 전극물질로 전극층 형성전 고전도성 고분자 물질로 알루미늄 박상 상에 충진한 모습의 개략도이다.
도 6을 참조하면, 전기 이중층 커패시터의 전극이 4b상태에서 활성탄 전극물질보다 전도성이 좋은 고전도성 고분자 물질(60)을 활성탄 전극물질보다 먼저 주입 하여 고전도성 고분자 물질이 고전도성 금속과 직접 접촉하게 하여 전기 이중층 커패시터의 ESR을 더 낮추고 고출력 파워밀도를 증가시킨 구조이다.
본 발명에 따른 전기 이중층 커패시터용 전극과 그 제조방법, 전기 이중층 커패시터에 의하면, 집전체를 알루미늄 박막 상에 제공되는 고전도성 금속을 이용하고 전극물질과 직접 고전도성 금속이 접촉하도록 하여 전하이동에 대한 저항이 저감될 수 있다.
또한, 집전체와 전극물질 사이에 전도성이 높은 고분자 물질이 개재되도록 하여 전기 이중층 커패시터에서 저 ESR이 구현되고 고출력 파워를 얻을 수 있게 된다.
도 1은 본 발명의 일 실시예에 따른 전기 이중층 커패시터의 일부를 절개하여 도시한 부분절개 사시도.
도 2는 본 발명의 일 실시예에 따른 전기 이중층 커패시터의 내부의 전극 셀의 일예를 도시한 개략 사시도.
도 3은 본 발명의 일 실시예에 따른 전기 이중층 커패시터의 내부의 전극 셀의 적층모습의 일예를 도시한 개략 사시도.
도 4a 내지 도 4c는 본 발명의 다른 측면에서, 본 발명의 일 실시예에 따른 전기 이중층 커패시터용 전극의 제조방법을 도시한 개략도.
도 5는 본 발명의 일 실시예에 따라 제조된 전기 이중층 커패시터용 전극에서 전하가 흐르는 모습을 도시한 개략도.
도 6는 본 발명의 일 실시예에 따른 전기 이중층 커패시터용 전극제조시 활성탄 전극물질로 전극층 형성전 고전도성 고분자 물질로 알루미늄 박상 상에 충진한 모습의 개략도.
<도면의 주요부분에 대한 부호의 설명>
10: 전기 이중층 커패시터 20: 집전체
40: 전극층 42, 44: 제1 및 제2 전극층
50: 세퍼레이터 C: 전극 셀

Claims (17)

  1. 알루미늄 박막과 상기 알루미늄 박막 상에 알루미늄 보다 전도성이 높은 고전도성 금속을 적층한 집전체;
    상기 알루미늄 박막 상에 전극물질이 상기 고전도성 금속과 접촉하도록 형성되는 그루브; 및
    상기 그루브와 상기 알루미늄 박막 상에 상기 전극물질로 코팅된 전극층;을 포함하는 전기 이중층 커패시터용 전극.
  2. 제1항에 있어서,
    상기 그루브는 상기 알루미늄 박막의 표면에 조면화되는 것을 특징으로 하는 전기 이중층 커패시터용 전극.
  3. 제1항 또는 제2항에 있어서,
    상기 그루브는 상기 전극물질이 상기 알루미늄 박막에 접촉되는 면적을 넓히도록 식각되어 형성되는 것을 특징으로 하는 전기 이중층 커패시터용 전극.
  4. 제1항에 있어서,
    상기 집전체는 상기 알루미늄 박막을 사이에 두고 고전도성 금속이 내부에 형성되는 것을 특징으로 하는 전기 이중층 커패시터용 전극.
  5. 제1항에 있어서,
    상기 고전도성 금속은 Cu, Ag, Au 및 Pt 중 선택된 어느 하나인 것을 특징으로 하는 전기 이중층 커패시터용 전극.
  6. 제1항에 있어서,
    상기 전극물질은 상기 고전도 금속과 직접접촉하는 고전도성의 고분자 물질과 상기 고분자 물질 상에 코팅되는 활성탄 전극물질을 포함하는 것을 특징으로 하는 전기 이중층 켜패시터용 전극.
  7. 알루미늄 박막과 상기 알루미늄 박막 상에 알루미늄 보다 전도성이 높은 고전도성 금속을 적층한 집전체, 상기 고전도성 금속과 접촉하는 전극물질로 이루어진 전극, 상기 전극을 분리하는 세퍼레이터로 이루어진 다수의 전극 셀;
    상기 전극 셀들이 연속적으로 적층되어 이루어지는 내부 전극 셀; 및
    전해액이 충전되며 상기 내부 전극 셀이 수용되는 금속 케이스;를 포함하는 전기 이중층 커패시터.
  8. 제7항에 있어서,
    상기 그루브는 상기 알루미늄 박막의 표면에 조면화되는 것을 특징으로 하는 전기 이중층 커패시터.
  9. 제7항 또는 제8항에 있어서,
    상기 그루브는 상기 전극물질이 상기 알루미늄 박막에 접촉되는 면적을 넓히도록 식각되어 형성되는 것을 특징으로 하는 전기 이중층 커패시터.
  10. 제7항에 있어서,
    상기 집전체는 상기 알루미늄 박막을 사이에 두고 고전도성 금속이 내부에 형성되는 것을 특징으로 하는 전기 이중층 커패시터.
  11. 제7항에 있어서,
    상기 고전도성 금속은 Cu, Ag, Au 및 Pt 중 선택된 어느 하나인 것을 특징으로 하는 전기 이중층 커패시터.
  12. 제1항에 있어서,
    상기 전극물질은 상기 고전도 금속과 직접접촉하는 고전도성의 고분자 물질과 상기 고분자 물질 상에 코팅되는 활성탄 전극물질을 포함하는 것을 특징으로 하는 전기 이중층 커패시터.
  13. 알루미늄 박막 상에 고전도성 금속을 제공하여 집전체를 마련하는 단계;
    상기 알루미늄 박막의 표면에 상기 고전도성 금속과 연통되는 그루브를 형성하는 단계; 및
    상기 그루브 내로 전극물질을 주입하여 상기 그루브와 상기 알루미늄 박막 이 상기 전극물질로 코팅되도록 하는 전기 이중층 커패시터용 전극 제조방법.
  14. 제13항에 있어서,
    상기 그루브는 상기 알루미늄 박막의 표면에 형성되며, 상기 그루브가 식각되어 상기 알루미늄 박막의 표면이 조면화되는 것을 특징으로 하는 전기 이중층 커 패시터용 전극 제조방법.
  15. 제13항에 있어서,
    상기 집전체는 상기 알루미늄 박막을 사이에 두고 고전도성 금속이 내부에 형성되는 것을 특징으로 하는 전기 이중층 커패시터용 전극 제조방법.
  16. 제13항에 있어서,
    상기 고전도성 금속은 Cu, Ag, Au 및 Pt 중 선택된 어느 하나인 것을 특징으로 하는 전기 이중층 커패시터용 전극 제조방법.
  17. 제13항에 있어서,
    상기 전극물질은 상기 고전도 금속과 직접접촉하는 고전도성의 고분자 물질과 상기 고분자 물질 상에 코팅되는 활성탄 전극물질을 포함하는 것을 특징으로 하는 전기 이중층 커패시터용 전극 제조방법.
KR1020090057839A 2009-06-26 2009-06-26 전기 이중층 커패시터용 전극과 그 제조방법, 전기 이중층 커패시터 KR20110000372A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090057839A KR20110000372A (ko) 2009-06-26 2009-06-26 전기 이중층 커패시터용 전극과 그 제조방법, 전기 이중층 커패시터
US12/654,534 US20100328846A1 (en) 2009-06-26 2009-12-22 Electrode for electric double layer capacitor, method of manufacturing the same, and electric double layer capacitor
JP2009290852A JP2011009690A (ja) 2009-06-26 2009-12-22 電気二重層キャパシタ用電極とその製造方法、電気二重層キャパシタ
CN2009102657303A CN101930852A (zh) 2009-06-26 2009-12-29 双电层电容器及其电极和电极的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090057839A KR20110000372A (ko) 2009-06-26 2009-06-26 전기 이중층 커패시터용 전극과 그 제조방법, 전기 이중층 커패시터

Publications (1)

Publication Number Publication Date
KR20110000372A true KR20110000372A (ko) 2011-01-03

Family

ID=43369947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090057839A KR20110000372A (ko) 2009-06-26 2009-06-26 전기 이중층 커패시터용 전극과 그 제조방법, 전기 이중층 커패시터

Country Status (4)

Country Link
US (1) US20100328846A1 (ko)
JP (1) JP2011009690A (ko)
KR (1) KR20110000372A (ko)
CN (1) CN101930852A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108565130A (zh) * 2018-04-08 2018-09-21 中国科学技术大学 一种石墨烯薄膜电极及其制备方法、表面具有导电线路的石墨烯复合薄膜叉指电极、电容器
KR20180115482A (ko) * 2017-04-13 2018-10-23 엘지이노텍 주식회사 집전체 구조 및 이를 포함하는 슈퍼 캐패시터

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI622214B (zh) 2016-09-22 2018-04-21 財團法人工業技術研究院 金屬離子二次電池
KR101944904B1 (ko) * 2017-03-04 2019-02-01 에스에프에너지텍 주식회사 분리체 구비 전기 이중층 커패시터용 전극, 이를 갖는 전기 이중층 커패시터 셀 및 에너지 저장 장치
CN110828195B (zh) * 2019-12-12 2021-11-26 广东风华高新科技股份有限公司 一种具有Cu过渡层的超级电容器极片及其制备方法
CN110783112B (zh) * 2019-12-12 2021-11-26 广东风华高新科技股份有限公司 一种具有Ag过渡层的超级电容器极片及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3642623B2 (ja) * 1996-03-14 2005-04-27 株式会社パワーシステム 電気二重層コンデンサ
JP3103920B1 (ja) * 1999-06-10 2000-10-30 和男 田川 蓄電装置
AU2003235119A1 (en) * 2002-04-24 2003-11-10 Nisshinbo Industries, Inc. Ionic liquid, method of dehydration, electric double layer capacitor, and secondary battery
JP4535334B2 (ja) * 2003-03-31 2010-09-01 富士重工業株式会社 有機電解質キャパシタ
JP2004349306A (ja) * 2003-05-20 2004-12-09 Nec Tokin Corp 電気二重層コンデンサ及び電気二重層コンデンサ積層体
US7495349B2 (en) * 2003-10-20 2009-02-24 Maxwell Technologies, Inc. Self aligning electrode
JP5431452B2 (ja) * 2008-04-07 2014-03-05 カーネギー メロン ユニバーシティ ナトリウムイオンを用いた水性電解質系電気化学的二次エネルギー貯蔵装置
WO2009134707A2 (en) * 2008-04-27 2009-11-05 Board Of Regents, The University Of Texas System Ultracapacitors and methods of making and using

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180115482A (ko) * 2017-04-13 2018-10-23 엘지이노텍 주식회사 집전체 구조 및 이를 포함하는 슈퍼 캐패시터
CN108565130A (zh) * 2018-04-08 2018-09-21 中国科学技术大学 一种石墨烯薄膜电极及其制备方法、表面具有导电线路的石墨烯复合薄膜叉指电极、电容器
CN108565130B (zh) * 2018-04-08 2020-12-25 中国科学技术大学 一种石墨烯薄膜电极及其制备方法、表面具有导电线路的石墨烯复合薄膜叉指电极、电容器

Also Published As

Publication number Publication date
US20100328846A1 (en) 2010-12-30
JP2011009690A (ja) 2011-01-13
CN101930852A (zh) 2010-12-29

Similar Documents

Publication Publication Date Title
KR100921345B1 (ko) 캐패시터-이차전지 구조의 하이브리드형 전극조립체
JP6538023B2 (ja) 折曲げ電極を含む電気化学電池、その構成成分、該電気化学電池を含むバッテリー、および当該電池等を形成する方法
US6621687B2 (en) Micro-supercapacitor
US9590250B2 (en) Layer system, energy store, and method for manufacturing an energy store
WO2011033702A1 (ja) 電池間分離構造体とそれを備えた積層型固体二次電池
KR20110000372A (ko) 전기 이중층 커패시터용 전극과 그 제조방법, 전기 이중층 커패시터
KR20160011589A (ko) 실리콘 이차전지 유닛 및 이를 이용한 전기 자동차용 전지모듈
JP2002118036A (ja) 蓄電用電子部品および複合電極体
KR100912788B1 (ko) 우수한 펄스 방전 특성의 전극조립체
JP4923086B2 (ja) 電気二重層キャパシタパッケージ
US10559853B2 (en) Fast charge apparatus for a battery
US20220021024A1 (en) Solid-state battery
KR101101546B1 (ko) 전기 화학 커패시터 및 이의 제조방법
JP2011146668A (ja) 電気二重層キャパシタ
EP3218956B1 (en) Fast charge apparatus for a battery
US9912008B2 (en) Electrical energy storage device with non-aqueous electrolyte
CN207441882U (zh) 一种层叠式固体电池
KR20170113908A (ko) 리튬이온 커패시터
KR101983133B1 (ko) 슈퍼 커패시터 및 이의 제조방법
KR102028677B1 (ko) 그래핀 전극을 적용한 적층형 리튬 이온 커패시터
EP3300146B1 (en) Metal-ion secondary battery
EP3218953B1 (en) Secondary battery with non-aqueous electrolyte
KR101205846B1 (ko) 플레이트형 집전체를 갖는 리튬 이온 커패시터
US11804337B2 (en) Method for manufacturing electrochemical device having exposed metal layer outside packaging
KR101511342B1 (ko) 역 구조 전지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application