KR20180101027A - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR20180101027A
KR20180101027A KR1020170027717A KR20170027717A KR20180101027A KR 20180101027 A KR20180101027 A KR 20180101027A KR 1020170027717 A KR1020170027717 A KR 1020170027717A KR 20170027717 A KR20170027717 A KR 20170027717A KR 20180101027 A KR20180101027 A KR 20180101027A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor
electrode
semiconductor layer
bonding
Prior art date
Application number
KR1020170027717A
Other languages
English (en)
Other versions
KR101928312B1 (ko
Inventor
전수근
박준천
진근모
정연호
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020170027717A priority Critical patent/KR101928312B1/ko
Priority to PCT/KR2017/015220 priority patent/WO2018117680A2/ko
Publication of KR20180101027A publication Critical patent/KR20180101027A/ko
Application granted granted Critical
Publication of KR101928312B1 publication Critical patent/KR101928312B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

본 개시는 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 활성층에서 생성된 빛을 제1 반도체 층으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막; 제1 반도체층과 전기적으로 연결되며 전자와 정공 중 하나를 공급하는 제1 전극부; 그리고 제2 반도체층과 전기적으로 연결되며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부를 포함하며, 제1 전극부와 제2 전극부 중 적어도 하나는: 제1 반도체층 또는 제2 반도체층 중 적어도 하나의 반도체층과 접촉하는 접촉층; 접촉층 위에 위치하며, 빛을 반사하는 반사층; 그리고 반사층 위에 위치하는 본딩층;으로서, 용융점이 서로 다른 적어도 1개 이상의 층으로 이루어지는 본딩층을 포함하는 반도체 발광소자에 관한 것이다.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 납땜(솔더링)의 신뢰도를 높이는 반도체 발광소자에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면이다.
반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 반사막으로 기능하는 전극(901,902,903) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다.
이러한 구조의 칩, 즉 기판(100)의 일측에 전극(901,902,903) 및 전극(800) 모두가 형성되어 있고, 전극(901,902,903)이 반사막으로 기능하는 형태의 칩을 플립 칩(filp chip)이라 한다. 전극(901,902,903)은 반사율이 높은 전극(901; 예: Ag), 본딩을 위한 전극(903; 예: Au) 그리고 전극(901) 물질과 전극(903) 물질 사이의 확산을 방지하는 전극(902; 예: Ni)으로 이루어진다. 이러한 금속 반사막 구조는 반사율이 높고, 전류 확산에 이점을 가지지만, 금속에 의한 빛 흡수라는 단점을 가진다.
도 2는 일본 공개특허공보 제2006-20913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면이다.
반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며, 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 도전막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다. 이러한 구성에 의하면, 금속 반사막(904)에 의한 빛 흡수를 감소하지만, 전극(901,902,903)을 이용하는 것보다 상대적으로 전류 확산이 원활치 못한 단점이 있다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 활성층에서 생성된 빛을 제1 반도체 층으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막; 제1 반도체층과 전기적으로 연결되며 전자와 정공 중 하나를 공급하는 제1 전극부; 그리고 제2 반도체층과 전기적으로 연결되며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부를 포함하며, 제1 전극부와 제2 전극부 중 적어도 하나는: 제1 반도체층 또는 제2 반도체층 중 적어도 하나의 반도체층과 접촉하는 접촉층; 접촉층 위에 위치하며, 빛을 반사하는 반사층; 그리고 반사층 위에 위치하는 본딩층;으로서, 용융점이 서로 다른 적어도 1개 이상의 층으로 이루어지는 본딩층을 포함하는 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 일본 공개특허공보 제2006-20913호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면,
도 4는 도 3에 도시된 전극의 층 구조 단면을 상세히 나타내는 도면,
도 5는 본 개시에 따른 반도체 발광소자의 전극과 외부 전극 간의 결합 관계를 나타내는 도면,
도 6은 실시예와 비교예 및 실험예에 따른 반도체 발광소자의 전극과 외부 전극간의 결합력의 변화를 나타내는 도면,
도 7은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면,
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면이고, 도 4는 도 3에 도시된 전극의 상세 단면을 나타내는 도면이다.
반도체 발광소자(1)는 도 3을 참조하면, 기판(10), 복수의 반도체층(30, 40, 50), 투광성 도전막(60), 광반사층(R), 제1 전극(80) 및 제2 전극(70)을 포함한다. 이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.
기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다.
복수의 반도체층(30, 40, 50)은 순차적으로 적층된 제1 반도체층(30), 활성층(40) 및 제2 반도체층(50)을 포함한다.
제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.
복수의 반도체층(30, 40, 50)은 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30, 40, 50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다.
활성층(40)은 제1 반도체층(30)과 제2 반도체층(50) 사이에 형성되며, 빛이 발생한다.
투광성 도전막(60)은 제2 반도체층(50)과 제2 전극(70) 사이에 형성되며, 투광성 도전막(60)은 생략될 수 있다.
투광성 도전막(60)은 투광성 도전 전극(ITO 등), 오믹 금속층(Cr, Ti 등), 반사 금속층(Al, Ag, 등) 등으로 형성될 수 있으며, 이들의 조합으로 이루어질 수도 있다. 금속층에 의한 빛흡수를 감소하기 위해 투광성 도전막(60)은 투광성 도전성 물질(예: ITO)로 이루어지는 것이 바람직하다.
광반사층(R)은 제2 반도체층(50)과 제1 전극(80) 및 제2 전극(70) 사이에 개재된다. 광반사층(R)은 활성층(40)에서 생성된 빛을 제1 반도체층(30) 측으로 반사하도록 복수의 반도체층(30, 40, 50) 위에 형성되며, 유전체로 형성될 수 있다.
본 예에서, 광반사층(R)은 절연성을 가지며, 광반사층(R)을 관통하는 전기적 연결(an electrical connection)에 의해 복수의 반도체층과 전기적으로 연통되는 플립칩(flip chip)이다.
예를 들어, 광반사층(R)은 금속 반사막에 의한 광흡수 감소를 위해 절연성 물질로 형성되며, 바람직하게는 DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조일 수 있다.
제1 전극(80)은 제1 반도체층(30)과 전기적으로 연통하도록 구비되며, 전자와 정공 중 하나를 공급한다.
제2 전극(70)은 제2 반도체층(50)과 전기적으로 연통하도록 구비되며, 전자와 정공 중 나머지 하나를 공급한다.
제1 전극(80) 및 제2 전극(70)은 박리 방지를 위해 접합성이 좋고, 전기적 특성이 좋은 금속으로 이루어지며 복수의 금속층으로 이루어지는 것이 일반적이다.
구체적으로, 도 4를 참조하면, 제1 전극(80) 및 제2 전극(70)은 접촉층(100), 반사층(200) 및 본딩층(300)을 포함한다.
본 개시에서 제1 전극(80) 및 제2 전극(70)은 동일한 층 구조를 갖는 것이 바람직하지만, 서로 다른 층 구조를 가질 수도 있다.
접촉층(100)은 제1 반도체층(30) 및 제2 반도체층(50) 위에 배치되며 제1 반도체층(30) 및 제2 반도체층(50)과 전기적으로 연결된다. 이에 한정되지 않고, 접촉층(100)은 투광성 도전막(60) 위에 위치할 수도 있다.
접촉층(100)은 제1 반도체층(30) 및 제2 반도체층(50) 또는 투광성 도전막(60)과의 접합성 및 전기적 접촉 특성이 좋은 금속으로 이루어지는 것이 바람직하다. 예를 들어, 접촉층(100)은 Cr, Ti 또는 TiW 등으로 이루어지며, 반사율이 좋은 Al, Ag 등이 사용될 수 있다. 본 개시에서 Cr 또는 Ti로 이루어지는 것으로 기재하였지만, 이에 한정되는 것은 아니다.
반사층(200)은 접촉층(100) 위에 배치되며, 활성층(40)에서 생성된 빛을 복수의 반도체층(30, 40, 50)으로 반사한다. 반사층(200)은 생략될 수 있다.
반사층(200)은 반사율이 우수한 금속으로 이루어지는 것이 바람직하다. 예를 들어, 반사층(200)은 Al, Ag 또는 이들의 조합 등으로 이루어질 수 있다. 본 개시에서 Al로 이루어지는 것으로 기재하였지만, 이에 한정되는 것은 아니다.
본딩층(300)은 용융점이 서로 다른 적어도 1개 이상의 층으로 이루어지며, 반사층(200) 위에 배치된다.
본딩층(300)은 최상위 층인 산화 방지층(303), 반사층(200) 위에 위치하는 접합층(301) 및 산화 방지층(303)과 접합층(301) 사이에 위치하는 확산 방지층(302)을 포함한다.
산화 방지층(303)은 Au 또는 Al으로 이루어질 수 있으며, 외부로 노출되어 산소와 접촉하여 산화가 잘 되지 않는 물질이라면 어떠한 물질이라도 좋다. 산화 방지층(303)은 전기 전도도가 좋은 Au가 주로 사용된다. 본 개시에서는 Au로 이루어지는 것으로 기재하였지만, 이에 한정되는 것은 아니다.
확산 방지층(302)은 산화 방지층(303)을 이루는 물질이 다른층으로 확산되는 것을 방지한다. 확산 방지층(302)은 Ti, Ni, Cr, W, TiW 등에서 선택된 적어도 하나로 이루질 수 있으며, 높은 반사율이 요구되는 경우에, Al, Ag 등이 사용될 수 있다. 본 개시에서 Ni로 이루어지는 것으로 기재하였지만, 이에 한정되는 것은 아니다.
확산 방지층(302)은 산화 방지층(303)의 버퍼층으로서, 생략될 수 있다.
접합층(301)은 반사층(200)의 손상을 방지하는 층으로서, 반사층(200)과의 접합력이 잘 유지되는 물질로 이루어진다. 예를 들어, 납땜 접합시 손상 또는 훼손되지 않는 Pt, Cu, Rh, Ni, W, TiW, Cr, Pd, Mo 등과 같은 물질로 이루어진다. 본 개시에서는 Pt 가 사용되어 접합력이 유지되어 신뢰성이 향상될 수 있다. 하지만, 이에 한정되는 것은 아니다.
이와 같이 최상층에 위치하는 상부 전극인 제1 전극(80) 및 제2 전극(70)은 외부 전극(410, 412)과의 전기적 연결용 전극으로서, 본 개시에서는 솔더링(soldering)을 통해 외부 전극(410, 412)과 도통된다. 외부 전극(410, 412)은 서브 마운트에 구비된 도통부, 패키지의 리드 프레임, PCB에 형성된 전기 패턴 등일 수 있으며, 반도체 발광소자와 독립적으로 구비된 도선이라면 그 형태에 특별한 제한이 있는 것은 아니다.
도 5는 본 개시에 따른 반도체 발광소자의 전극과 외부 전극 간의 결합 관계를 나타내는 도면이다.
도 5(a)를 참조하면, 제1 전극(80) 및 제2 전극(70)은 솔더링(soldering)을 통해 외부 전극(410, 411)에 고정된다. 외부 전극(410, 411)은 외부 전극(410, 411) 사이에 위치하는 전기 절연물질로 이루어지는 절연부(412)에 의해 절연되어 위치한다.
구체적으로, 도 5(b)를 참조하면, 반도체 발광소자(1)의 제조를 완료한 다음, 주석(Sn)을 주성분으로 하는 솔더 물질(400)을 반도체 발광소자(1)와 접촉하는 외부 전극(410, 411)에 도포한 후, 솔더 물질(400)이 산화 방지층(303) 및 확산 방지층(302)과 용융된 납땜층(500)을 통해 반도체 발광소자(1)의 제1 전극(80) 및 제2 전극(70)이 외부 전극(410, 411)에 고정된다. 여기서 솔더 물질(400)은 Sn, PbSn, PbSnAg, PbInAb, PbAg, SnPbAg, PbIn, CdZn 등을 예로 들 수 있다. 녹는점의 관점에서, 녹는점이 250~300℃ 정도인 솔더 물질(400)이 사용될 수 있다.
솔더 물질(400)과 용융되어 납땜층(500)에 혼합되는 산화 방지층(303) 및 확산 방지층(302)은 솔더 물질(400)보다 높은 용융점을 갖고, 솔더 물질(400)과 용융되지 않는 접합층(301)은 산화 방지층(303) 및 확산 방지층(302) 보다 더 높은 용융점을 갖는 물질로 이루어지는 것이 바람직하다. 본 개시에서 산화 방지층(303)은 용융점이 약 1063℃인 Au로 이루어지고, 확산 방지층(302)은 용융점이 약 1453℃인 Ni로 이루어지고, 접합층(301)은 용융점이 약 1769℃인 Pt로 이루어진다.
접합층(301), 확산 방지층(302) 및 산화 방지층(303)은 동일한 두께를 가질 수 있다. 하지만, 도 4(b)에 도시된 바와 같이, 접합층(301)의 두께는 확산 방지층(302) 및 산화 방지층(303)의 두께보다 작게 형성될 수 있다. 예를 들어, 접합층(301)의 두께는 확산 방지층(302) 및 산화 방지층(303)의 두께보다 최소 1/2 크기로 형성될 수 있다.
접합층(301)은 확산 방지층(302) 및 산화 방지층(303) 보다 용융점이 높은 Pt로 이루어짐으로써, 두께에 상관없이 Al로 이루어진 반사층(200)과의 접합력을 유지하면서 반사층(200)의 손상을 방지할 수 있다.
도 6은 실시예와 비교예 및 실험예에 따른 반도체 발광소자의 전극과 외부 전극간의 결합력의 변화를 나타내는 도면이다. 도 6(a)에 있어서, 가로축은 반도체 발광소자의 최상층인 상부 전극과 외부 전극이 결합된 지속 시간을 나타내고, 세로축은 실시예와 비교예 및 실험예에 따른 전극 구조의 조합을 나타낸 것이다.
본 개시에서, 반도체 발광소자의 상부 전극과 외부 전극간의 결합력의 변화는 DTS(Die Shear Test)를 이용하여 나타내었다. 하지만, 이에 한정하지 않는다.
우선, 본 발명의 실시예(TEST 3)에 따른 상부 전극은 Cr(100)/Al 5K(200)/Ti 1K(100)/Al 5K(200)/Ti 1K(100)/Al 3K(200)/Pt 1K(301)/Ni 4K(302)Au 1350A(303)의 조합으로 구성된다.
또한, 비교예(reference)의 상부 전극은 Cr(100)/Al 5K(200)/Ti 1K(100)/Al 5K(200)/Ti 1K(100)/ Al 5K(200)/Ti 1K(100)/Al 5K(200)/Ni 4K(302)/Au 1350A(303)의 조합으로 구성된다.
또한, 실험예 1(TEST 1)의 상부 전극은 Cr(100)/Al 5K(200)/Ti 1K(100)/ Al 5K(200)/Ti 1K(100)/Al 3K(200)/Ni 4K(302)/Au 1350A(303)의 조합으로 구성된다.
그리고, 실험예 2(TEST 2)의 상부 전극은 Cr(100)/Al 5K(200)/Ti 1K(100)/Al 5K(200)/Ti 1K(100)/Al 3K(200)/Ti 1K(301)/Ni 4K(302)Au 1350A(303)의 조합으로 구성된다.
도 6(a) 및 도 6(b)를 참조하면, 따른 반도체 발광소자의 상부 전극과 외부 전극 사이의 결합력을 500h이 경과된 시점에서 비교예(reference)를 기준으로 살펴보면, 비교예(reference)는 약 1094.7의 결합력(DST_RFE)을 갖고, Ti로 이루어진 확산 방지층(302)이 추가되어 약 1125.1의 결합력(DST_TEST 2)을 갖는 실험예 2(TEST 2)의 경우 별도의 확산 방지층이 추가되지 않아 약 1031.2의 결합력(DST_TEST 1)을 갖는 실험예 1(TEST 1) 보다 더 높은 결합력을 가진다.
그리고, Pt로 이루어진 확산 방지층(302)이 추가된 실시예(TEST 3)는 Ti로 이루어진 확산 방지층(302)을 포함하는 실험예 2(TEST 2)보다 2배사이 높은 반도체 발광소자와 외부 전극 사이의 결합력(DST_TEST 3)을 갖는다.
따라서, 도 6(b)에 도시된 바와 같이, Pt로 이루어진 확산 방지층(302)이 추가된 실시예(TEST 3)의 결합력(DST_TEST 3)은 비교예의 결합력(DST_RFE), 실험예 1(TEST 1)의 결합력(DST_TEST 1), 실험예 2(TEST 2)의 결합력(DST_TEST 2)에 비해 시간이 지나도 반도체 발광소자의 상부 전극과 외부 전극과의 접합력이 유지되어 신뢰성이 향상될 수 있다.
본 개시에 따른 반도체 발광소자(1)의 제조 방법을 살펴보면, 먼저, 기판(10) 상에 제1 반도체층(30), 활성층(40), 제2 반도체층(50), 투광성 도전막(60; 예: ITO)을 형성하고, 메사 식각하여 제1 반도체층(30)의 일부를 노출한다. 메사 식각은 투광성 도전막(60) 형성 전 또는 이후에 수행될 수도 있다. 투광성 도전막(60)은 생략될 수 있다.
한편, 투광성 도전막(60) 형성 전에 제2 반도체층(50) 위에 제2 전극(80)에 대응하여 광흡수 방지막(65)을 형성하는 것을 고려할 수 있다.
다음으로, 투광성 도전막(60) 위에 광반사층(R)을 형성한다.
다음으로, 건식 식각 또는 습식 식각, 또는 이들의 조합에 의해 광반사층(R)에 개구로 이루어진 전기적 연결을 형성한다.
구체적으로, 노출된 제1 반도체층(30)과 연결되는 전기적 연결은 광반사층(R), 제2 반도체층(50), 활성층(40) 및 제1 반도체층(30) 일부까지 형성되고, 제2 반도체층(50)과 연결되는 전기적 연결은 광반사층(R)을 관통하여 투광성 도전막(60)의 일부를 노출하도록 형성된다.
노출된 제1 반도체층(30) 및 제2 반도체층(50)과 연결되는 전기적 연결은 광반사층(R) 형성 후에 형성될 수도 있지만, 이와 다르게, 광반사층(R) 형성 전에 또는 광반사층(R) 형성 후에 복수의 반도체층(30, 40, 50)에 노출된 제1 반도체층(30)과 연결되는 전기적 연결을 일부 형성하고, 광반사층(R)이 노출된 제1 반도체층(30)과 연결되는 전기적 연결을 덮도록 형성된 후, 광반사층(R)을 관통하는 추가의 공정을 통해 전기적 연결을 형성하고, 추가의 공정과 동시에 또는 다른 공정으로 제2 반도체층(50)과 연결되는 전기적 연결을 형성할 수 있다.
다음으로, 광반사층(R) 위에 제1 전극(80) 및 제2 전극(70)을 형성한다. 예를 들어, 제1 전극(80) 및 제2 전극(70)은 스퍼터링 장비, E-빔 장비 등을 이용하여 증착 될 수 있다.
앞서 살펴본 바와 같이, 제1 전극(80) 및 제2 전극(70)은 용융점이 서로 다른 적어도 1개 이상의 층으로 이루어질 수 있다.
예를 들어, 제1 반도체층(30) 및 제2 반도체층(50) 또는 제1 반도체층(30) 및 투광성 도전막(60) 위에 Cr로 이루어진 접촉층(100)을 형성하고, 접촉층(100) 위에 Al로 이루어진 반사층(200)을 형성하고, 반사층(200) 위에 Ti로 이루어진 접촉층(100)을 형성하고, Al로 이루어진 반사층(200)을 반복 적층하여 형성한 후, Pt/Ni/Au으로 이루어진 본딩층(300)을 반사층(200) 위에 형성한다.
예를 들어, Cr(100)/Al 5K(200)/Ti 1K(100)/Al 5K(200)/Ti 1K(100)/Al 3K(200)/Pt 1K(301)/Ni 4K(302)Au 1350A(303)의 조합으로 이루어질 수 있다.
다음으로, 제1 전극(80) 및 제2 전극(70)은 솔더링(soldering)을 통해 외부 전극(410, 412)과 전기적으로 연결될 수 있다.
도 7은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면으로서, 반도체 발광소자(2)는 빛흡수 방지부(65)를 포함한다.
반도체 발광소자(2)는 도 7을 참조하면, 제2 전극(70)에 대응하는 제2 반도체층(50) 위에 형성되는 빛흡수 방지부(65)를 포함할 수 있다. 빛흡수 방지부(65)는 생략될 수 있다.
빛흡수 방지부(65)는 p형 반도체층(50)보다 굴절률이 낮은 투광성 물질로 된 단일층(예: SiO2), 다층막(예: Si02/TiO2/SiO2), 분포 브래그 리플렉터, 단일층과 분포 브래그 리플렉터의 결합 등으로 이루어질 수 있다. 또한, 빛흡수 방지부(65)는 비도전성 물질(예: SiOx, TiOx와 같은 유전체 막)로 이루어질 수 있다.
여기서, 제2 반도체층(50)으로 전류를 확산시키는 투광성 도전막(60)은 빛흡수 방지부(65)를 덮으며, 제2 반도체층(50) 위에 형성된다.
도 7에 기재된 반도체 발광소자(2) 빛흡수 방지부(65)를 도 3에 기재된 반도체 발광소자(1)와 동일한 특성을 갖는다.
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면이다.
반도체 발광소자(3)는 기판(110), 복수의 반도체층(130, 140, 150), 비도전성 반사막(191), 절연층(195), 제1 전극부(180) 및 제2 전극부(170)를 포함한다. 이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.
기판(110)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(110)은 최종적으로 제거될 수 있다.
복수의 반도체층(130, 140, 150)은 순차적으로 적층된 제1 반도체층(130), 활성층(140) 및 제2 반도체층(150)을 포함한다.
제1 반도체층(130)과 제2 반도체층(150)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.
복수의 반도체층(130, 140, 150)은 기판(110) 위에 형성된 버퍼층(120), 제1 도전성을 가지는 제1 반도체층(130; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(150; 예: Mg 도핑된 GaN) 및 제1 반도체층(130)과 제2 반도체층(150) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(140; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(130, 140, 150) 각각은 다층으로 이루어질 수 있고, 버퍼층(120)은 생략될 수 있다.
활성층(140)은 제1 반도체층(130)과 제2 반도체층(150) 사이에 형성되며, 빛이 발생한다.
반도체 발광소자는 복수의 반도체층(130, 140, 150)과 비도전성 반사막(191) 사이 예를 들어, 제2 반도체층(150)과 비도전성 반사막(191) 사이에 투광성 도전막(160)을 포함할 수 있다. 투광성 도전막(160)은 생략될 수 있다.
투광성 도전막(160)은 투광성 도전 전극(ITO 등), 오믹 금속층(Cr, Ti 등), 반사 금속층(Al, Ag, 등) 등으로 형성될 수 있으며, 이들의 조합으로 이루어질 수도 있다. 금속층에 의한 빛흡수를 감소하기 위해 투광성 도전막(160)은 투광성 도전성 물질(예: ITO)로 이루어지는 것이 바람직하다.
비도전성 반사막(191)은 활성층(140)에서 생성된 빛을 제1 반도체층(130) 측으로 반사하도록 복수의 반도체층(130, 140, 150) 위에 형성되며, 유전체로 형성될 수 있다.
본 예에서, 비도전성 반사막(191)은 절연성을 가지며, 비도전성 반사막(191)을 관통하는 전기적 연결(an electrical connection)에 의해 복수의 반도체층과 전기적으로 연통되는 플립칩(flip chip)이다.
예를 들어, 비도전성 반사막(191)은 금속 반사막에 의한 광흡수 감소를 위해 절연성 물질로 형성되며, 바람직하게는 DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조일 수 있다.
절연층(195)은 비도전성 반사막(191) 위에 형성된다. 절연층(195)은 SiO2로 이루어질 수 있다. 절연층(195)은 이에 제한되지 않고 SiN, TiO2, Al2O3, Su-8 등이 사용될 수도 있다.
비도전성 반사막(191) 위를 덮는 절연층(195)의 굴절률은 비도전성 반사막(191)의 굴절률과 비슷하여 반사되지 않고 투과가 잘된다. 그래서, 비도전성 반사막(191)에서 반사되지 못한 일부의 빛은 절연층(195)으로 빠져나가 빛의 효율이 떨어지는 문제점이 있다. 그래서, 절연층(195)으로 빠져나가는 빛을 연결 전극(182, 172)이 비도전성 반사막(191) 위를 전체적으로 덮도록 하여, 절연층(195)으로 빠져나가는 빛을 반사하도록 한다.
이로 인해, 비도전성 반사막(191)에서 반사되지 않은 일부의 빛도 연결 전극(182, 172)에 의해 반사되어 반도체 발광소자 밖으로 나와 빛의 추출 효율이 높아진다.
제1 전극부(180) 및 제2 전극부(170)는 오믹 전극(181, 171), 가지 전극(198), 연결 전극(182, 172), 전기적 연결(183, 184, 173, 174) 및 패드 전극(185, 175)을 각각 포함한다.
제1 전극부(180)는 제1 반도체층(130)과 전기적으로 연통하도록 구비되며, 전자와 정공 중 하나를 공급한다.
제2 전극부(170)는 제2 반도체층(150)과 전기적으로 연통하도록 구비되며, 전자와 정공 중 나머지 하나를 공급한다.
제1 연결 전극(182) 및 제2 연결 전극(172)은 비도전성 반사막(191) 위에 형성된다.
제1 연결 전극(182)은 제1 전기적 연결(183)을 통해 제1 반도체층(130)과 전기적으로 연결된다.
제2 연결 전극(172)은 제2 전기적 연결(173)을 통해 제2 반도체층(150)과 전기적으로 연결된다.
제1 연결 전극(182) 및 제2 연결 전극(172)은 비도전성 반사막(191) 위를 대부분 넓게 형성되는 것이 바람직하다. 비도전성 반사막(191) 위에서 제1 연결 전극(182) 및 제2 연결 전극(172)이 충격을 흡수하여 비도전성 반사막(191)의 균열 또는 깨짐을 예방할 수 있기 때문이다.
일반적으로 제1 연결 전극(182) 및 제2 연결 전극(172)은 금속으로 형성되어, 제1 연결 전극(182) 및 제2 연결 전극(172)도 빛을 흡수할 수 있으므로, 좁게 형성하는 것이 휘도를 높이는 방법이라고 생각한다.
하지만 비도전성 반사막(191)에서 빛을 대부분 제1 반도체층(130) 측으로 반사하기 때문에 적은 양의 빛만 제1 연결 전극(182) 및 제2 연결 전극(172)측으로 들어오고, 그 중 일부가 흡수되므로 제1 연결 전극(182) 및 제2 연결 전극(172)이 넓은 것은 휘도에 많은 영향을 끼치지 않는다는 것을 발견하였다. 그러므로, 비도전성 반사막(191) 위에 제1 연결 전극(182) 및 제2 연결 전극(172)을 넓게 형성함으로써, 반도체 발광소자의 안정성, 신뢰성을 높일 수 있다.
가지 전극(198)은 복수의 반도체층(130, 140, 150)과 비도전성 반사막(191) 사이에 형성되며, 가지 전극(198)과 제1 연결 전극(182) 및 제2 연결 전극(172)은 전기적으로 연결될 수 있다.
제1 연결 전극(182) 및 제2 연결 전극(172)은 금속으로 형성될 수 있다. 예를 들면, Cr, Ti, Ni, Au, Ag, TiW, Pt, Al 등으로 형성되는 것이 바람직하다.
제1 전기적 연결(183) 및 제2 전기적 연결(173)은 비도전성 반사막(191)을 관통하며, 제1 연결 전극(182) 및 제2 연결 전극(172)과 복수의 반도체층을 전기적으로 연통한다. 본 예는 제1 전기적 연결(183)은 제1 연결 전극(182)과 제1 반도체층(130)을 전기적으로 연통하고, 제2 전기적 연결(173)은 제2 연결 전극(172)과 제2 반도체층(150)을 전기적으로 연통한다.
제1 오믹 전극(181)은 제1 전기적 연결(183)과 제1 반도체층(130) 사이에 접촉저항 감소와 안정적 전기적 연결을 위해 형성된다.
제2 오믹 전극(171)은 제2 전기적 연결(173)과 제2 반도체층(150) 사이에 접촉저항 감소와 안정적 전기적 연결을 위해 형성된다.
제1 오믹 전극(181) 및 제2 오믹 전극(171)은 오믹 금속(Cr, Ti 등)이 사용될 수 있고, 반사금속(Al, Ag) 등으로 형성될 수도 있으며, 이들의 조합으로 이루어져도 좋다. 제1 오믹 전극(181) 및 제2 오믹 전극(171)으로 인해 반도체 발광소자의 동작 전압이 낮아진다.
제3 전기적 연결(184) 및 제4 전기적 연결(175)은 절연층(195)을 관통하며, 제1 패드 전극(185) 및 제2 패드 전극(175)과 제1 연결 전극(182) 및 제2 연결 전극(172)을 전기적으로 연통한다. 본 예는 제3 전기적 연결(184)은 제1 패드 전극(185)과 제1 연결 전극(182)을 전기적으로 연통하고, 제4 전기적 연결(174)은 제2 패드 전극(175)과 제2 연결 전극(172)을 전기적으로 연통한다. 제3 전기적 연결(184) 및 제4 전기적 연결(174)이 복수개로 형성될 수도 있다. 예를 들어, 제3 전기적 연결(184) 및 제4 전기적 연결(174)의 개수는 제1 전기적 연결(183) 및 제2 전기적 연결(173)의 개수보다 많게 형성될 수 있다.
제1 패드 전극(185)은 제3 전기적 연결(184)을 통해 제1 연결 전극(182)과 전기적으로 연결되어 제1 반도체층(130)으로 전자를 공급한다.
제2 패드 전극(175)은 제4 전기적 연결(174)을 통해 제2 연결 전극(172)과 전기적으로 연결되어 제2 반도체층(150)으로 정공을 공급한다.
제1 패드 전극(185) 및 제2 패드 전극(175)은 외부 전극과의 전기적 연결용 전극으로서, 외부 전극과 솔더링(soldering)을 통해 전기적으로 연결될 수 있다. 제1 패드 전극(185) 및 제2 패드 전극(175)은 어느 정도 면적을 가지도록 형성되어 있어서 방열 통로가 된다.
제1 패드 전극(185) 및 제2 패드 전극(175)은 도 4에 도시된 구조와 동일한 구조를 갖는다. 제1 패드 전극(185) 및 제2 패드 전극(175)은 절연층(195) 위에 형성되는 접촉층(100), 반사층(200) 및 본딩층(300)을 포함한다.
본딩층(300)은 최상위 층인 산화 방지층(303), 반사층(200) 위에 위치하는 접합층(301) 및 산화 방지층(303)과 접합층(301) 사이에 위치하는 확산 방지층(302)을 포함한다.
본 개시에 따른 제1 패드 전극(185) 및 제2 패드 전극(175)은 Cr(100)/Al 5K(200)/Ti 1K(100)/Al 5K(200)/Ti 1K(100)/Al 3K(200)/Pt 1K(301)/Ni 4K(302)Au 1350A(303)의 조합으로 구성되는 것이 바람직하지만, 이에 한정되지 않는다.
반사층(200)위에 Pt로 이루어진 접합층(301)을 형성함으로써, 납땜 접합시 용융되는 산화 방지층(303) 및 확산 방지층(302) 대신 층을 유지하여 반사층(200)의 손상을 방지하고, Al으로 이루어진 반사층(200)과의 접합력을 유지하여 반도체 발광소자(3)의 강도를 높일 수 있다.
한편, 일반적으로 반도체 발광소자에 오믹 전극(181, 171), 가지 전극(198) 및 연결 전극(182, 172) 등을 형성할 때, 복수의 금속 층으로 구성된다. 최하층은 접착면과 결합력이 높아야 하며, Cr, Ti와 같은 물질이 주로 사용되며, Ni, Ti, TiW 등도 사용될 수 있으며, 특별히 제한되는 것은 아니다. 최상층으로는 와이어 본딩 또는 외부 전극과 연결을 위해, Au이 사용된다. 그리고, Au의 양을 줄이고, 상대적으로 무른 Au의 특성을 보완하기 위해, 최하층과 최상층 사이에, 요구되는 사양에 따라, Ni, Ti, TiW, W 등이 사용되거나, 높은 반사율이 요구되는 경우에, Al, Ag 등이 사용된다.
본 개시에 따른 반도체 발광소자(3)의 제조 방법을 살펴보면, 먼저, 기판(110) 상에 제1 반도체층(130), 활성층(140), 제2 반도체층(150), 투광성 도전막(160; 예: ITO)을 형성하고, 메사 식각하여 제1 전기적 연결(183)에 대응하는 제1 반도체층(130)의 일부를 노출한다. 메사 식각은 투광성 도전막(160) 형성 전 또는 이후에 수행될 수도 있다. 투광성 도전막(60)은 생략될 수 있다.
다음으로, 투광성 도전막(60) 및 노출된 제1 반도체층(130)에 각각 오믹 전극(181, 171)을 형성한다. 오믹 전극(181, 171)은 생략될 수 있지만 동작전압 상승을 억제하고 안정적인 전기적 접촉을 위해 구비되는 것이 바람직하다.
또한, 투광성 도전막(60) 형성 전에 제2 반도체층(150) 위에 오믹 전극(171)에 대응하여 광흡수 방지막을 형성하는 것을 고려할 수 있다.
다음으로, 투광성 도전막(60) 위에 비도전성 반사막(191)을 형성한다.
다음으로, 건식 식각 또는 습식 식각, 또는 이들의 조합에 의해 비도전성 반사막(191)에 개구로 이루어진 제1 전기적 연결(183) 및 제2 전기적 연결(173)을 형성한다. 제1 전기적 연결(183) 및 제2 전기적 연결(173)은 각각 제1 오믹 전극(181) 및 제2 오믹 전극(171)에 접촉하게 형성된다.
제1 전기적 연결(183)은 비도전성 반사막(191), 제2 반도체층(150), 활성층(140) 및 제1 반도체층(130) 일부까지 형성된다. 제2 전기적 연결(173)은 비도전성 반사막(191)을 관통하여 투광성 도전막(60)의 일부를 노출하도록 형성된다.
제1 전기적 연결(183) 및 제2 전기적 연결(173)은 비도전성 반사막(191) 형성 후에 형성될 수도 있지만, 이와 다르게, 비도전성 반사막(191) 형성 전에 또는 비도전성 반사막(191) 형성 후에 복수의 반도체층(130, 140, 150)에 제1 전기적 연결(183)가 일부 형성되고, 비도전성 반사막(191)이 제1 전기적 연결(183)를 덮도록 형성된 후에, 비도전성 반사막(191)을 관통하는 추가의 공정을 통해 제1 전기적 연결(183)가 형성되고, 추가의 공정과 동시에 또는 다른 공정으로 제2 전기적 연결(173)가 형성될 수 있다.
다음으로, 비도전성 반사막(191) 위에 제1 연결 전극(182) 및 제2 연결 전극(172)을 형성한다. 예를 들어, 제1 연결 전극(182) 및 제2 연결 전극(172)은 스퍼터링 장비, E-빔 장비 등을 이용하여 증착 될 수 있다. 제1 연결 전극(182) 및 제2 연결 전극(172)은 안정적 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합급을 사용하여 형성될 수 있으며, Al 또는 Ag와 같은 반사 금속층을 포함할 수도 있다.
제1 연결 전극(182)은 복수의 제1 전기적 연결(183)을 통해 제1 반도체층(130)과 접촉하도록 형성될 수 있고, 제2 연결 전극(172)은 제2 전기적 연결(173)을 통해 투광성 도전막(60)에 접하도록 형성될 수 있다.
다음으로, 제1 연결 전극(182) 및 제2 연결 전극(172)을 덮는 절연층(195)을 형성한다. 절연층(195)의 대표적인 물질은 SiO2이며, 이에 제한되지 않고 SiN, TiO2, Al2O3, Su-8 등이 사용될 수도 있다.
다음으로, 건식 식각 또는 습식 식각, 또는 이들의 조합에 의해 절연층(195)에 제3 전기적 연결(184) 및 제4 전기적 연결(174)을 형성한다. 제3 전기적 연결(184) 및 제4 전기적 연결(174)은 각각 제1 연결 전극(182) 및 제2 연결 전극(172)에 접촉하게 형성된다.
제3 전기적 연결(184) 및 제4 전기적 연결(174)은 절연층(195) 형성 후에 형성될 수도 있지만, 이와 다르게, 절연층(195) 형성 전에 형성될 수 있다.
다음으로, 절연층(195) 위에 제1 패드 전극(185) 및 제2 패드 전극(175)을 형성한다. 예를 들어, 제1 패드 전극(185) 및 제2 패드 전극(175)은 스퍼터링 장비, E-빔 장비 등을 이용하여 증착 될 수 있다.
앞서 살펴본 바와 같이, 제1 패드 전극(185) 및 제2 패드 전극(175)은 용융점이 서로 다른 적어도 1개 이상의 층으로 이루어질 수 있다.
예를 들어, 절연층(195)위에 Cr로 이루어진 접촉층(100)을 형성하고, 접촉층(100) 위에 Al로 이루어진 반사층(200)을 형성하고, 반사층(200) 위에 Ti로 이루어진 접촉층(100)을 형성하고, Al로 이루어진 반사층(200)을 반복 적층하여 형성한 후, Pt/Ni/Au으로 이루어진 본딩층(300)을 반사층(200) 위에 형성한다.
다음으로, 제1 패드 전극(185) 및 제2 패드 전극(175)은 솔더링(soldering)을 통해 외부 전극(410, 412)과 전기적으로 연결될 수 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 활성층에서 생성된 빛을 제1 반도체 층으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막; 제1 반도체층과 전기적으로 연결되며 전자와 정공 중 하나를 공급하는 제1 전극부; 그리고 제2 반도체층과 전기적으로 연결되며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부를 포함하며, 제1 전극부와 제2 전극부 중 적어도 하나는: 제1 반도체층 또는 제2 반도체층 중 적어도 하나의 반도체층과 접촉하는 접촉층; 접촉층 위에 위치하며, 빛을 반사하는 반사층; 그리고 반사층 위에 위치하는 본딩층;으로서, 용융점이 서로 다른 적어도 1개 이상의 층으로 이루어지는 본딩층을 포함하는 반도체 발광소자.
(2) 본딩층은 본딩층 최상층인 산화 방지층; 그리고 산화 방지층 아래에 위치하며, 반사층 위에 위치하는 접합층;을 포함하는 반도체 발광소자.
(3) 산화 방지층과 접합층 사이에 위치하는 확산 방지층;을 더 포함하는 반도체 발광소자.
(4) 산화 방지층의 용융점은 접합층의 용융점보다 낮은 반도체 발광소자.
(5) 산화 방지층 및 확산 방지층의 용융점은 접합층의 용융점보다 낮은 반도체 발광소자.
(6) 산화 방지층의 두께는 접합층의 두께보다 두꺼운 반도체 발광소자.
(7) 산화 방지층 및 확산 방지층의 두께는 접합층의 두께보다 두꺼운 반도체 발광소자.
(8) 접촉층과 반사층은 본딩층 아래에 교대로 적층하여 위치하는 반도체 발광소자.
(9) 비도전성 반사막 위에 형성된 절연층;을 더 포함하고, 제1 전극부와 제2 전극부 중 적어도 하나는: 비도전성 반사막과 절연층 사이에 형성되는 연결 전극; 그리고 절연층 위에 위치하며, 접촉층, 반사층 및 본딩층을 구비하는 패드 전극을 포함하는 반도체 발광소자.
(10) 제1 전극부와 제2 전극부 중 적어도 하나는: 복수의 반도체층과 비도전성 반사막 사이에 형성되는 가지 전극;을 포함하며, 가지 전극과 연결 전극은 전기적으로 연결되는 반도체 발광소자.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 솔더링이 용이한 반도체 발광소자 칩을 제공할 수 있게 된다.
본 개시에 따른 다른 하나의 반도체 발광소자에 의하면, 솔더링이 용이한 반도체 발광소자 플립 칩을 제공할 수 있게 된다.
본 개시에 따른 또 다른 하나의 반도체 발광소자에 의하면, 플립 칩 본딩을 용이하게 할 수 있게 된다.
1, 2, 3 : 반도체 발광소자
100 : 접촉층 200 : 반사층
300 : 본딩층 301 : 접합층
302 : 확산 방지층 303 : 산화 방지층

Claims (10)

  1. 반도체 발광소자에 있어서,
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층;
    활성층에서 생성된 빛을 제1 반도체 층으로 반사하도록 복수의 반도체층 위에 형성된 비도전성 반사막;
    제1 반도체층과 전기적으로 연결되며 전자와 정공 중 하나를 공급하는 제1 전극부; 그리고
    제2 반도체층과 전기적으로 연결되며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부를 포함하며,
    제1 전극부와 제2 전극부 중 적어도 하나는:
    제1 반도체층 또는 제2 반도체층 중 적어도 하나의 반도체층과 접촉하는 접촉층;
    접촉층 위에 위치하며, 빛을 반사하는 반사층; 그리고
    반사층 위에 위치하는 본딩층;으로서, 용융점이 서로 다른 적어도 1개 이상의 층으로 이루어지는 본딩층을 포함하는 반도체 발광소자.
  2. 제1항에 있어서,
    본딩층은
    본딩층 최상층인 산화 방지층; 그리고
    산화 방지층 아래에 위치하며, 반사층 위에 위치하는 접합층;을 포함하는 반도체 발광소자.
  3. 제2항에 있어서,
    산화 방지층과 접합층 사이에 위치하는 확산 방지층;을 더 포함하는 반도체 발광소자.
  4. 제2항에 있어서,
    산화 방지층의 용융점은 접합층의 용융점보다 낮은 반도체 발광소자.
  5. 제3항에 있어서,
    산화 방지층 및 확산 방지층의 용융점은 접합층의 용융점보다 낮은 반도체 발광소자.
  6. 제2항에 있어서,
    산화 방지층의 두께는 접합층의 두께보다 두꺼운 반도체 발광소자.
  7. 제3항에 있어서,
    산화 방지층 및 확산 방지층의 두께는 접합층의 두께보다 두꺼운 반도체 발광소자.
  8. 제1항에 있어서,
    접촉층과 반사층은 본딩층 아래에 교대로 적층하여 위치하는 반도체 발광소자.
  9. 제1항에 있어서,
    비도전성 반사막 위에 형성된 절연층;을 더 포함하고,
    제1 전극부와 제2 전극부 중 적어도 하나는:
    비도전성 반사막과 절연층 사이에 형성되는 연결 전극; 그리고
    절연층 위에 위치하며, 접촉층, 반사층 및 본딩층을 구비하는 패드 전극을 포함하는 반도체 발광소자.
  10. 제9항에 있어서,
    제1 전극부와 제2 전극부 중 적어도 하나는:
    복수의 반도체층과 비도전성 반사막 사이에 형성되는 가지 전극;을 포함하며,
    가지 전극과 연결 전극은 전기적으로 연결되는 반도체 발광소자.
KR1020170027717A 2016-12-23 2017-03-03 반도체 발광소자 KR101928312B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170027717A KR101928312B1 (ko) 2017-03-03 2017-03-03 반도체 발광소자
PCT/KR2017/015220 WO2018117680A2 (ko) 2016-12-23 2017-12-21 반도체 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170027717A KR101928312B1 (ko) 2017-03-03 2017-03-03 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20180101027A true KR20180101027A (ko) 2018-09-12
KR101928312B1 KR101928312B1 (ko) 2019-03-12

Family

ID=63592896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170027717A KR101928312B1 (ko) 2016-12-23 2017-03-03 반도체 발광소자

Country Status (1)

Country Link
KR (1) KR101928312B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090104931A (ko) * 2008-04-01 2009-10-07 송준오 집적화된 대면적 수직구조 그룹 3족 질화물계 반도체발광다이오드 소자 및 제조 방법
KR20120087036A (ko) * 2011-01-27 2012-08-06 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR20150141198A (ko) * 2014-05-22 2015-12-18 주식회사 세미콘라이트 반도체 발광소자
KR20150144402A (ko) * 2014-06-16 2015-12-28 주식회사 세미콘라이트 반도체 발광소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090104931A (ko) * 2008-04-01 2009-10-07 송준오 집적화된 대면적 수직구조 그룹 3족 질화물계 반도체발광다이오드 소자 및 제조 방법
KR20120087036A (ko) * 2011-01-27 2012-08-06 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR20150141198A (ko) * 2014-05-22 2015-12-18 주식회사 세미콘라이트 반도체 발광소자
KR20150144402A (ko) * 2014-06-16 2015-12-28 주식회사 세미콘라이트 반도체 발광소자

Also Published As

Publication number Publication date
KR101928312B1 (ko) 2019-03-12

Similar Documents

Publication Publication Date Title
KR101546929B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
CN108598251B (zh) 半导体发光元件
CN108475715B (zh) 半导体发光元件
US10032960B2 (en) Semiconductor light emitting device of a flip chip and method for manufacturing same
JP5494005B2 (ja) 半導体発光素子
JP2012138479A (ja) 発光素子およびその製造方法
KR20150078296A (ko) 신뢰성이 향상된 발광 소자
KR20150055390A (ko) 반도체 발광소자
JP2012204373A (ja) 半導体発光素子
JP2002246648A (ja) 波長変換型半導体素子
KR101753750B1 (ko) 반도체 발광소자
KR101489375B1 (ko) 반도체 발광소자
KR101478761B1 (ko) 반도체 발광소자
US10396248B2 (en) Semiconductor light emitting diode
KR101928309B1 (ko) 반도체 발광소자의 제조 방법
KR20160065349A (ko) 질화물 반도체 발광 칩 및 이를 갖는 발광 소자
KR101604092B1 (ko) 반도체 발광소자
KR101578484B1 (ko) 반도체 발광소자
KR101928312B1 (ko) 반도체 발광소자
KR101591966B1 (ko) 반도체 발광소자 및 이의 제조방법
KR101762259B1 (ko) 반도체 발광소자
KR101591969B1 (ko) 반도체 발광소자
KR20150066405A (ko) 다층 본딩패드를 가진 발광 다이오드
KR20220086167A (ko) 반도체 발광소자
KR20180096546A (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right