KR101591969B1 - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR101591969B1
KR101591969B1 KR1020140072872A KR20140072872A KR101591969B1 KR 101591969 B1 KR101591969 B1 KR 101591969B1 KR 1020140072872 A KR1020140072872 A KR 1020140072872A KR 20140072872 A KR20140072872 A KR 20140072872A KR 101591969 B1 KR101591969 B1 KR 101591969B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
reflective film
film
semiconductor
Prior art date
Application number
KR1020140072872A
Other languages
English (en)
Other versions
KR20150144402A (ko
Inventor
백승호
진근모
전수근
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020140072872A priority Critical patent/KR101591969B1/ko
Priority to PCT/KR2014/009591 priority patent/WO2015053600A1/ko
Publication of KR20150144402A publication Critical patent/KR20150144402A/ko
Application granted granted Critical
Publication of KR101591969B1 publication Critical patent/KR101591969B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 개시는 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극부; 제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부; 그리고 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성되며, 제1 개구가 형성된 비도전성 반사막;을 포함하며, 제1 전극부와 제2 전극부 중의 적어도 하나는: 제1 개구에 대응하는 섬형(island type) 하부전극;으로서, 제1 개구에 의해 적어도 일부가 노출되는 하부전극; 그리고 비도전성 반사막 위에 구비되며, 제1 개구를 통해 하부전극과 전기적으로 연결되는 연결전극;을 구비하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 빛 손실을 감소하여 휘도가 향상된 반도체 발광소자에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면이다.
반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 반사막으로 기능하는 전극(901,902,903) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다.
이러한 구조의 칩, 즉 기판(100)의 일 측에 전극(901,902,903) 및 전극(800) 모두가 형성되어 있고, 전극(901,902,903)이 반사막으로 기능하는 형태의 칩을 플립 칩(filp chip)이라 한다. 전극(901,902,903)은 반사율이 높은 전극(901; 예: Ag), 본딩을 위한 전극(903; 예: Au) 그리고 전극(901) 물질과 전극(903) 물질 사이의 확산을 방지하는 전극(902; 예: Ni)으로 이루어진다. 이러한 금속 반사막 구조는 반사율이 높고, 전류 확산에 이점을 가지지만, 금속에 의한 빛 흡수라는 단점을 가진다.
도 2는 일본 공개특허공보 제2006-20913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면이다.
반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며, 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 도전막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다. 이러한 구성에 의하면, 금속 반사막(904)에 의한 빛 흡수를 감소하지만, 전극(901,902,903)을 이용하는 것보다 상대적으로 전류 확산이 원활치 못한 단점이 있다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극부; 제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부; 그리고 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성되며, 제1 개구가 형성된 비도전성 반사막;을 포함하며, 제1 전극부와 제2 전극부 중의 적어도 하나는: 제1 개구에 대응하는 섬형(island type) 하부전극;으로서, 제1 개구에 의해 적어도 일부가 노출되는 하부전극; 그리고 비도전성 반사막 위에 구비되며, 제1 개구를 통해 하부전극과 전기적으로 연결되는 연결전극;을 구비하며, 하부전극은: 복수의 반도체층과 비도전성 반사막 사이에 개재된 접촉층; 접촉층 위에 형성된 반사층; 반사층 위에 형성된 확산방지층; 확산방지층 위에 형성된 산화방지층; 그리고 산화방지층 위에 형성된 식각방지층;을 포함하며, 제1 개구에 대응하는 식각방지층은 제거되며, 제1 개구를 채우는 연결전극이 산화방지층에 접촉하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 일본 공개특허공보 제2006-20913호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 설명하는 도면,
도 4 및 도 5는 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하는 도면들,
도 6은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하는 도면,
도 7은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 10은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 12는 비도전성 반사막으로부터 빛이 투과될 가능성이 큰 부분의 일 예를 설명하는 도면,
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 14 내지 도 17은 본 개시에 따른 반도체 발광소자의 제조방법의 다른 예를 설명하는 도면들,
도 18은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면,
도 19는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 3은 본 개시에 따른 반도체 발광소자의 일 예를 설명하는 도면으로서, 반도체 발광소자는 기판(10), 복수의 반도체층, 빛흡수 방지막(41), 전류확산 도전막(60), 비도전성 반사막(91), 제1 전극부(71,72) 및 제2 전극부(81,82)를 포함한다. 이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.
기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다. 본 예는 기판(10)이 제거되거나 도전성을 가지는 경우에 전극이 기판(10)이 제거된 제1 반도체층(30) 측 또는 도전성 기판(10) 측에 형성되는 반도체 발광소자에도 적용될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.
복수의 반도체층은 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다.
빛흡수 방지막(41)은 제2 반도체층(50) 위에 개구(62)에 대응하여 형성되며, 빛흡수 방지막(41)은 활성층(40)에서 발생된 빛의 일부 또는 전부를 반사하는 기능만을 가져도 좋고, 제2 하부전극(81)으로부터의 제2 하부전극(81)의 바로 아래로 전류가 흐르지 못하도록 하는 기능만을 가져도 좋고, 양자의 기능을 모두 가져도 좋다.
바람직하게는 전류확산 도전막(60)이 구비된다. 전류확산 도전막(60)은 빛흡수 방지막(41)과 제2 하부전극(81) 사이에 형성되며, 투광성을 가지며 대략 제2 반도체층(50)을 전체적으로 덮도록 형성될 수 있지만, 일부에만 형성될 수도 있다. 특히 p형 GaN의 경우에 전류 확산 능력이 떨어지며, p형 반도체층(50)이 GaN으로 이루어지는 경우에, 대부분 전류확산 도전막(60)의 도움을 받아야 한다. 예를 들어, ITO, Ni/Au와 같은 물질이 전류확산 도전막(60)으로 사용될 수 있다.
비도전성 반사막(91)은 활성층(40)으로부터의 빛을 복수의 반도체층(30,40,50) 측으로 반사한다. 본 예에서 비도전성 반사막(91)은 금속 반사막에 의한 빛흡수 감소를 위해 비도전성 물질로 복수의 반도체층 위에 형성된다. 비도전성 반사막(91)은 반사막으로 기능하되, 빛의 흡수를 방지하도록 투광성 물질로 구성되는 것이 바람직하며, 예를 들어, SiOx, TiOx, Ta2O5, MgF2와 같은 투광성 유전체 물질로 구성될 수 있다. 비도전성 반사막(91)이 SiOx로 이루어지는 경우에, p형 반도체층(50; 예: GaN)에 비해 낮은 굴절률을 가지므로, 임계각 이상의 빛을 반도체층(30,40,50) 측으로 일부 반사시킬 수 있게 된다. 한편, 비도전성 반사막(91)이 분포 브래그 리플렉터(DBR: Distributed Bragg Reflector; 예: SiO2와 TiO2의 조합으로 된 DBR)로 이루어지는 경우에, 더욱 많은 양의 빛을 반도체층(30,40,50) 측으로 반사시킬 수 있게 된다. 비도전성 반사막에는 개구(62,63)가 형성되어 있다.
제1 전극부(71,72)는 제1 반도체층(30)과 전기적으로 연통하며 전자와 정공 중 하나를 공급하며, 제2 전극부(81,82)는 제2 반도체층(50)과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급한다. 제1 전극부와 제2 전극부 중의 적어도 하나는 하부전극 및 연결전극을 구비한다. 본 예에서 제1 전극부(71,72) 및 제2 전극부(81,82)는 각각 하부전극(71,81) 및 연결전극(72,82)을 포함한다. 연결전극(72,82)은 외부와의 전기적 연결용 전극일 수 있다. 하부전극(71,81)은 금속에 의한 빛흡수 감소를 위해 길게 뻗지 않고, 개구(62,63)에 대응하는 섬(island) 형태를 가지며, 개구(62,63)에 의해 적어도 일부가 노출된다. 연결전극(72,82)은 비도전성 반사막(91) 위에 구비되며, 개구(62,63)를 통해 하부전극(71,81)과 전기적으로 연결된다. 비도전성 반사막(91)에 개구(62,63) 형성시 하부전극(71,81) 상면에 전기적 연결에 좋지 않은 영향을 미칠 수 있다. 본 예에서, 하부전극(71,81)의 상층을 일부 제거하여 전기적 연결에 좋지 않은 영향을 제거하고, 개구(62,63)를 통한 연결전극(72,82)은 상기 상층이 제거된 하부전극(71,81)과 접촉한다.
이와 같은, 반도체 발광소자에 의하면, 금속 반사막 대신 비도전성 반사막(91)을 사용하여 빛흡수 손실을 줄일 수 있다. 또한, 비도전성 반사막(91)과 복수의 반도체층(30,40,50) 사이에 금속 구조물의 길이나 넓이를 감소하여 빛흡수 손실을 줄일 수 있다. 전류확산을 향상하기 위해 하부전극(71,81) 및 개구(62,63)의 개수 및 분포를 변경할 수 있다.
도 4 및 도 5는 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하는 도면들로서, 제2 전극부(81,82)를 중심으로 설명되며, 제1 전극부(71,72)도 마찬가지의 과정이 진행될 수 있다.
도 4는 개구(62) 형성 공정의 일 예를 설명하는 도면으로서, 전술된 바와 같이, 전류확산 도전막(60) 위에 비도전성 반사막(91)을 형성하고, 식각공정(예: 플라스마 에칭)을 통해 개구(62)를 형성한다. 개구(62)는 반도체 발광소자의 상측으로뿐만 아니라 측면으로 개방되는 형태를 배제하는 것은 아니다. 식각공정이 진행됨에 따라 도 4(a)와 같이 개구(62)가 점차로 형성되며, 도 4(b)에 도시된 바와 같이, 제2 하부전극(81)의 상면 일부가 노출된다. 여기서, 도 4(a)보다 도 4(b)에서 개구(62)의 상부 림(rim; 91r1)과 비도전성 반사막(91)의 상면 간의 높이차가 감소된다. 계속해서 식각공정을 진행하면 도 4(c)와 같이 제2 하부전극(81) 주변이 개구(62)에 의해 노출되며, 개구(62)로 인해 비도전성 반사막(91)에는 경사면이 형성된다. 그 결과, 개구(62)에 의해 제2 하부전극(81)이 노출된다. 개구(62)의 폭은 필요에 따라 도 4d와 같이 제2 하부전극(81)의 주변을 노출하도록 선택되거나, 도 4b와 같이 제2 하부전극(81)의 일부만 노출하도록 선택될 수 있다. 도 4d와 같이 개구(62)의 주변을 노출하고 제2 연결전극(82)이 제2 하부전극(81)을 감싸도록, 즉 제2 하부전극(81)의 상면 및 측면과 접촉하도록 하면 전기적 연결의 안정성이 더 향상될 수 있다. 또한, 열처리를 통해 제2 하부전극(81)과 제2 연결전극(82) 간의 연결을 더욱더 강화 및 안정화할 수도 있다. 또한, 비도전성 반사막(91)이 식각되어 노출된 면이 개구(62)의 상부림을 이루는데, 도 4(b)에서 상부림(91r1)보다 도 4d에서 상부림(91r2)의 높이차가 더욱 감소되어 후속 공정(특히, 비도전성 반사막 형성 공정)에 더 유리한 점이 있다.
도 5는 제2 하부전극(81)의 층구조의 일 예를 설명하는 도면으로서, 건식식각공정에 의해 형성된 개구(62)의 일부를 확대한 도면이다. 전술된 개구(62) 형성을 위한 건식식각공정(제1 식각공정)에서 식각가스로 F기를 포함하는 할로겐 가스(예: CF4, C2F6, C3F8, SF6 등)가 사용될 수 있다. 제2 하부전극(81)은 복수의 층을 포함할 수 있다. 본 예에서는 제2 하부전극(81)은 전류확산 도전막(60) 위에 순차로 형성된 접촉층(81a), 반사층(81b), 확산방지층(81c), 산화방지층(81d) 및 식각방지층(81e; 보호층)을 포함한다. 반사층(81b)는 생략될 수 있다. 또한, 반사층(예; Al)을 두껍게 형성하는 경우, 반사층이 터지거나 삐져 나오는 문제 등을 방지하기 위해 반사층/확산방지층을 복수회 형성(예; Al/Ni/Al/Ni/Al/Ni)하여 각 반사층을 너무 두껍게 형성하지 않도록 하고, 확산방지층이 터짐 방지의 기능까지 하는 실시예도 고려할 수 있다. 제1 하부전극(71)도 제2 하부전극(81)과 동일 또는 유사한 층구성을 가질 수 있다.
접촉층(81a)은 전류확산 도전막(60; 예: ITO)과의 좋은 전기적 접촉을 이루는 물질로 이루어지는 것이 바람직하다. 접촉층(81a)으로는 Cr, Ti와 같은 물질이 주로 사용되며, Ni, TiW 등도 사용될 수 있으며, 반사율이 좋은 Al, Ag 등이 사용될 수 있다. 반사층(81b)은 반사율이 우수한 금속(예: Ag, Al 또는 이들의 조합)으로 이루어질 수 있다. 반사층(81b)은 활성층(40)에서 생성된 빛을 복수의 반도체층(30, 40, 50) 측으로 반사한다. 반사층(81b)은 생략될 수 있다. 확산방지층(81c)은 반사층(81b)을 이루는 물질 또는 산화방지층(81d)을 이루는 물질이 다른 층으로 확산되는 것을 방지한다. 확산방지층(81c)은 Ti, Ni, Cr, W, TiW 등에서 선택된 적어도 하나로 이루질 수 있으며, 높은 반사율이 요구되는 경우에, Al, Ag 등이 사용될 수 있다. 산화방지층(81d)은 Au, Pt 등으로 이루어질 수 있고, 외부로 노출되어 산소와 접촉하여 산화가 잘 되지 않는 물질이라면 어떠한 물질이라도 좋다. 산화방지층(81d)으로는 전기 전도도가 좋은 Au가 주로 사용된다. 식각방지층(81e)은 개구(62) 형성을 위한 건식식각공정에서 노출되는 층으로서 본 예에서 식각방지층(81e)이 제2 하부전극(81)의 최상층이다. 식각방지층(81e)으로 Au를 사용하는 경우 비도전성 반사막(91)과 접합력이 약할 뿐만 아니라 식각시에 Au의 일부가 손상 또는 훼손될 수 있다. 따라서 식각방지층(81e)은 Au 대신에 Ni, W, TiW, Cr, Pd, Mo 등과 같은 물질로 이루어지면, 비도전성 반사막(91)과의 접합력이 유지되어 신뢰성이 향상될 수 있다.
예를 들어, 접촉층(81a)은 5A~500A의 두께를 가질 수 있고, 반사층(81b)은 500A~10000A 정도의 두께를 가질 수 있고, 확산방지층(81c)은 100A ~ 5000A 정도의 두께를 가질 수 있고, 산화방지층(81d)은 100A ~ 5000A 정도의 두께를 가질 수 있고, 식각방지층(81e)은 10A ~ 1000A 정도의 두께를 가질 수 있다. 이와 같은 다층 구조의 하부전극은 필요에 따라 일부의 층이 생략되거나 새로운 층이 추가될 수도 있다.
한편, 건식식각공정에서 식각방지층(81e)은 제2 하부전극(81)을 보호하며 특히, 산화방지층(81d)의 손상을 방지한다. 제1 하부전극(71)도 마찬가지의 과정이 진행될 수 있다. 건식식각공정에는 식각가스로 F기를 포함하는 할로겐 가스(예: CF4, C2F6, C3F8, SF6)가 사용될 수 있다. 따라서, 산화방지층(81d)의 손상을 방지하기 위해 식각방지층(81e)은 이러한 건식식각공정에서 식각 선택비가 우수한 재질로 이루어지는 것이 바람직하다. 식각방지층(81e)의 식각 선택비가 좋지 않은 경우 건식식각공정에서 산화방지층(81d)이 손상 또는 훼손될 수 있다. 따라서 식각 선택비 관점에서 Cr 또는 Ni 등이 식각방지층(81e)의 재질로 적합하다. Ni 또는 Cr은 상기 건식식각공정의 식각가스와 반응하지 않거나 미미하게 반응하며, 식각되지 않아서 제2 하부전극(81)을 보호하는 역할을 하게 된다.
또 다른 한편, 개구(62) 형성을 위한 건식식각공정에서 식각가스로 인해 제2 하부전극(81)의 상층부에 절연 물질 또는 불순물과 같은 물질이 형성될 수 있다. 예를 들어, F기를 포함하는 상기 할로겐 식각가스와 전극의 상층 금속이 반응하여 물질이 형성될 수 있다. 예를 들어, 식각방지층(81e)의 재질로서 Ni, W, TiW, Cr, Pd, Mo 등 중 적어도 일부는, 건식식각공정의 식각가스와 반응하여 물질(예: NiF)이 형성될 수 있다. 이와 같이 형성된 물질은 반도체 발광소자의 전기적 특성의 저하(예: 동작전압의 상승)를 야기할 수 있다. 식각방지층(81e)의 재질로서 Ni, W, TiW, Cr, Pd, Mo 등 중 다른 일부는 식각가스와 반응하여 물질을 형성하지 않거나 매우 적은 양의 물질을 형성한다. 물질 생성을 억제하거나 작은 양이 형성되는 것이 바람직하며, 이러한 관점에서 Ni보다 Cr이 식각방지층(81e)의 재질로 적합하다.
본 예에서는 물질이 형성되는 것을 고려하여 제2 하부전극(81)의 상층, 즉 식각방지층(81e)의 개구(62)에 대응하는 부분을 습식식각공정(제2 식각공정)으로 제거하여, 도 5에 도시된 것과 같이, 개구(62)에 대응하는 산화방지층(81d)이 노출된다. 물질은 식각방지층(81e)과 함께 식각되어 제거된다. 이와 같이, 물질이 제거됨으로써 제2 하부전극(81)과 제2 연결전극(82) 간의 전기적 접촉이 좋아지고, 반도체 발광소자의 전기적 특성이 저하되는 것이 방지된다. 제1 하부전극(71) 및 개구(63)에 대해서도 마찬가지 과정 또는 구성이 적용될 수 있음은 물론이다.
한편, 개구(62) 형성을 위해 제1 식각공정이 습식식각으로 수행될 수도 있다. 이 경우, 비도전성 반사막(91)의 식각액으로 HF, BOE, NHO3, HCl 등이 단독으로 또는 적절한 농도의 조합으로 사용될 수 있다. 전술된 건식식각공정에서와 마찬가지로, 비도전성 반사막(91)에 습식식각공정으로 개구(62)를 형성할 때, 산화방지층(81d) 보호를 위해 식각방지층(81e)의 식각 선택비가 우수한 것이 바람직하다. 이러한 관점에서 Cr이 식각방지층(81e)의 재질로 적합하다. 이후, 후속되는 다른 습식식각공정(제2 식각공정)에 의해 개구(62)에 대응하는 식각방지층(81e)이 제거될 수 있다.
계속해서, 도 4d에 제시된 바와 같이, 예를 들어, 스퍼터링 장비, E-빔 장비 등을 이용하여 비도전성 반사막(91) 위에 반사율이 높은 Al, Ag와 같은 금속을 사용하여 비도전성 반사막(91) 위에 제2 연결전극(82)이 증착되며 개구(62)를 채운다(83), 마찬가지로 제1 연결전극(71)이 증착된다. 개구 중 일부(63)는 제1 반도체층(30)을 노출하는 홈(61)과 각각 연통되며, 나머지 개구(62)는 전류확산 도전막(60) 위에 형성된 제2 하부전극(81)을 노출한다. 제1 연결전극(72) 및 제2 연결전극(82)은 개구(62,63)를 통해 각각 제1 하부전극(71) 및 제2 하부전극(81)과 전기적으로 연결된다.
한편, 도 3에 제시된 바와 같이, 연결전극(72,82)이 개구(62,63)를 통하는 것으로 설명되었지만, 개구(62,63)를 채우는 별개의 전기적 연결(도 3에서 점선으로 표시됨)을 형성하고, 연결전극(72,82)은 비도전성 반사막(91) 위에서 전기적 연결을 덮도록 형성되는 실시예도 물론 가능하다. 연결전극(72,82)은 하부전극(71,81)과 안정적인 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합금을 사용하여 형성될 수도 있다. 연결전극(72,82)은 각각 외부전극과 전기적으로 연결되어 제1 반도체층(30)에 전자를 공급하고 제2 반도체층(50)에 전공을 공급할 수 있다.
이와 같은 반도체 발광소자의 제조방법에 의하면, 하부전극(71,81)과 연결전극(72,82) 사이에 전기적 접촉을 저해하는 물질이 제거되어 반도체 발광소자의 전기적 특성 저하가 방지된다. 또한, 비도전성 반사막(91)과의 접합력이 좋으면서 연결전극(72,82)과의 좋은 전기적 접촉을 이루는 하부전극(71,81)을 구비하는 반도체 발광소자를 제조할 수 있다.
도 6은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하는 도면으로서, 제1 연결전극(72) 및 제2 연결전극(82)은 비도전성 반사막(91) 위에서 서로 떨어져 있다. 제1 연결전극(72) 및 제2 연결전극(82)은 외부전극과 유테틱 본딩되거나, 솔더링되거나 또는 와이어 본딩도 가능하다. 제1 연결전극(72) 및 제2 연결전극(82)은 어느 정도 면적을 가지도록 형성되어 있어서 비도전성 반사막(91)에 의해 반사되지 못한 빛을 반사한다. 외부전극은 서브마운트에 구비된 도통부, 패키지의 리드 프레임, PCB에 형성된 전기 패턴 등일 수 있으며, 반도체 발광소자와 독립적으로 구비된 도선이라면 그 형태에 특별한 제한이 있는 것은 아니다. 제1 연결전극(72) 및 제2 연결전극(82)은 별도의 범프를 이용하여 패키지와 결합할 정도의 높이를 가져도 좋고, 도 2에서와 같이 자체가 패키지와 결합될 정도의 높이로 증착되어도 좋다.
본 예에서, 제1 연결전극(72)은 제1 패드부(72a) 및 제1 전류확산부(72b)를 포함하며, 제2 연결전극(82)은 제2 패드부(82a) 및 제2 전류확산부(82b)를 포함한다. 제1 패드부(72a) 및 제1 전류확산부(72b)는 일체로 형성되며, 제2 패드부(82a) 및 제2 전류확산부(82b)도 일체로 형성된다. 도 6에서 점선은 구분을 위한 참조선이며, 실재 물리적으로 분리되어 있는 선을 의미하는 것이 아니다. 제1 패드부(72a)는 비도전성 반사막(91)에 형성된 복수의 개구를 통해 복수의 제1 하부전극(71)을 연결하며, 제1 패드부(72a)는 외부전극과 본딩될 수 있다. 제1 전류확산부(72b)은 제1 패드부(72a)로부터 뻗으며 복수의 제1 하부전극(71)을 연결한다. 제2 패드부(82a)는 제1 전류확산부(72b) 둘레에 형성되어 복수의 제2 하부전극(81)을 연결하며, 외부전극과 본딩될 수 있다. 제2 전류확산부(82b)는 제2 패드부(82a)로부터 이어져 제1 패드부(72a) 둘레에 형성되며, 복수의 제2 하부전극(81)을 연결한다. p측이 상대적으로 전류확산이 더 문제되므로, 제2 연결전극(82)을 발광면 가장자리 둘레로 형성하고, 내측에 제1 연결전극(72)을 형성하는 것을 고려할 수 있다. 도 6에 제시된 바와 같이, 제2 하부전극(81) 아래에 빛흡수 방지막이 생략되는 것도 고려할 수 있으며, 이 경우 빛흡수 방지막 형성공정이 생략되어 공정상 이점이 있다.
도 7은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 반도체 발광소자는 복수의 섬형(island type) 제1 하부전극(71) 및 복수의 섬형 제2 하부전극(81)을 구비하며, 이에 대응하는 비도전성 반사막(91)에는 복수의 개구(62,63)가 형성된다. 섬형(island type)은 원형, 삼각형, 사각형 등의 다각형과 같이 대체로 일 측으로 길게 연장(extending)되지 않는 형상을 의미한다. 제2 연결전극(82)은 복수의 개구(62)를 통해 제2 하부전극(81)을 연결하며, 제1 연결전극(72)을 복수의 개구(63)를 통해 제1 하부전극(71)을 연결한다. 제2 하부전극(81) 아래에 각각 빛흡수 방지막(41)이 구비될 수 있으며, 개구(62,63)에 대응하는 하부전극(71,82)의 최상층(예: 식각 방지층)이 제거되어 연결전극(72,82)과 접촉한다.
본 예와 다르게 하부전극(71,81)이 생략되고 제1 연결전극(72)이 제1 반도체층(30)과 직접 접촉하고, 제2 연결전극(82)이 전류확산 도전막(60; 예: ITO)과 직접접촉하는 경우 전기적 접촉이 좋지 못할 수 있다. 예를 들어, 연결전극(72,82)의 최하층이 될 수 있는 Cr 또는 Ti가 ITO에 접촉하는 경우 접촉 저항이 좋지 못할 수 있다. 이는 후술될 비도전성 반사막(91)에 개구를 형성하는 공정에 의해서 ITO의 표면 및 노출된 제1 반도체층(30)의 표면에 손상을 입힐 가능성이 커서 접촉저항이 커질 가능성이 크기 때문이다.
본 예에서는 제1 반도체층(30)과 제1 연결전극(72) 사이에 제1 하부전극(71)을 개재시키고, 전류확산 도전막(60)과 제2 연결전극(82) 사이에 제2 하부전극(81)을 개재시켜서, 전기적 연결을 안정화하고, 접촉저항을 감소한다. 한편, 비도전성 반사막(91)에 개구(62,63)를 형성하는 공정에서 하부전극(71,81)의 상면이 영향을 받아 전기적 연결이 좋지 못하게 될 수도 있는데, 본 예에서는 이것을 방지하기 위해 하부전극(71,81)은 개구 형성을 위한 식각 공정에서 하부의 층구조를 보호하도록 상부에 식각방지층(보호층)을 구비하며, 개구(62,63) 형성 이후 개구(62,63)에 대응하는 식각방지층을 제거하고 연결전극(72,82)과 하부전극(71,81)을 연결한다. 예를 들어, 하부전극(71,81)은 접촉층/반사층/확산방지층(장벽층)/산화방지층)/식각방지층(보호층)을 구비할 수 있다. 제1 하부전극(71) 및 제2 하부전극(81)이 반드시 동일한 층구성을 가질 필요는 없다.
본 예에서는 복수의 개구(62,63)가 전류 공급 통로로 제공되고, 하부전극(71,81)이 복수의 개구(62,63)에 각각 대응하는 복수의 섬 형태로 형성되며, 빛흡수 방지막(41)에 의해 전류확산을 향상한다. 또한, 하부전극(71,81)은 연결전극(72,82)과 복수의 반도체층 간에 원활한 전류 공급이 되도록 하며 동작 전압을 낮춘다.
비도전성 반사막(91)은 단일의 유전체층으로 이루어질 수도 있고, 다층 구조를 가질 수도 있다. 다층 구조의 일 예로, 비도전성 반사막(91)은 순차로 적층된 유전체막, 분포 브래그 리플렉터(Distributed Bragg Reflector) 및 클래드막을 포함할 수 있다. 비도전성 반사막(91)의 층 구성에 대해서는 더 후술된다.
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 반도체 발광소자는 제1 연결전극(72) 및 제2 연결전극(82)과 절연되도록 비도전성 반사막(91) 위에 형성된 중립막(92)을 포함한다. 중립막(92) 양극 및 음극의 전류가 인가되지 않으며, 절연물질이거나 금속이거나 모두 가능하며, 빛의 반사 또는 방열 용도로 사용될 수 있다. 본 예에서 중립막(92)은 제1 연결전극(72) 및 제2 연결전극(82)과 떨어져 금속으로 형성되는 방열패드(92)이다. 방열패드(92)는 제1 연결전극(72) 및 제2 연결전극(82)이 외부전극과 전기적으로 연결될 때, 외부전극이 구비된 외부 기기에 접촉하여 방열통로로 사용될 수 있다.
본 예와 같이, 제1 하부전극(71) 및 제2 하부전극(81)의 상층(예; 식각방지층)을 제거하지 않고 연결전극과 접하는 예도 가능하다. 예를 들어, 식각 방지층 또는 보호층이 개구 형성공정에서 전기적 접촉을 저해하는 물질을 형성하지 않거나, 그 물질의 양이 극히 미미한 경우 상층부를 제거하지 않고 그대로 연결하는 실시예도 가능하다.
한편, 제1 하부전극(71) 및 제2 하부전극(81)이 섬 형태를 가지지만, 발광면 전체적으로 편중되지 않고 골고루 분포하는 것이 전류균일성 향상을 위해 좋다. 그러나 제1 연결전극(72) 및 제2 연결전극(82)이 복수의 섬형 제1 하부전극(71) 및 제2 하부전극(81)을 각각 연결하면서 서로 떨어지게 설계하기가 곤란하게 되는 경우가 있을 수 있다. 본 예에서는 제1 가지전극(78) 및 제2 가지전극(88)을 도입하여 전류확산 향상을 하되, 섬형 제1 하부전극(71) 및 제2 하부전극(81)을 적절히 혼용하여 가지전극이 불필요하게 증가되는 것을 방지한다.
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 반도체 발광소자는 복수의 반도체층(30,40,50), 빛흡수 방지막(41), 전류확산 도전막(60), 제1 전극부(71,72,75), 제2 전극부(81,82,85), 비도전성 반사막(91), 중립막(95)을 포함한다. 본 예에서 중립막(95)은 절연물질로 이루어진 절연막(95)이다.
제1 전극부(71,72,75)는 제1 반도체층(30)과 전기적으로 연통하며 전자와 정공 중 하나를 공급하고, 제2 전극부(81,82,85)는 제2 반도체층(50)과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급한다. 비도전성 반사막(91)은 활성층(40)에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성되며, 개구(62,63)가 형성되어 있다. 절연막(95)은 연결전극(72,82)을 덮도록 비도전성 반사막(91) 위에 형성되며, 개구(64,65)가 형성되어 있다. 제1 전극부와 제2 전극 중의 적어도 하나는 비도전성 반사막 측 개구(62,63)에 의해 적어도 일부가 노출되는 하부전극과, 비도전성 반사막(91) 위에 구비되며 개구(62,63)를 통해 하부전극과 전기적으로 연결되는 연결전극과, 절연막(95) 위에 구비되며, 절연막 측 개구(64,65)를 통해 연결전극과 전기적으로 연결되는 상부전극을 구비한다. 본 예에서, 제1 전극부(71,72,75)는 제1 하부전극(71), 제1 연결전극(72) 및 제1 상부전극(75)을 구비한다. 제2 전극부(81,82,85)는 제2 하부전극(81), 제2 연결전극(82) 및 제2 상부전극(85)을 구비한다.
본 예에서, 개구(62,63)에 의해 하부전극(71,81)의 주변이 노출되며, 연결전극(72,82)은 하부전극(71,81)의 상면 및 측면에 접한다. 이로 인해 전기적 연결의 안정성이 더 향상될 수 있다. 개구(62,63) 형성시 하부전극(71,81) 최상층으로서 식각방지막은 그 아래의 산화방지막을 보호하며, 개구 형성 이후 습식식각으로 제거되어 산화방지막이 노출되며, 연결전극(72,82)이 산화방지막에 접촉할 수 있다.
제1 연결전극(72) 및 제2 연결전극(82)은 접촉층 및 반사층을 포함할 수 있다, 예를 들어, 제1 하부전극(71) 및 제2 하부전극(81)과 안정적 전기적 접촉을 위해 Cr, Ti, Ni 또는 이들의 합금을 사용하여 접촉층이 형성될 수 있으며, Al 또는 Ag와 같은 반사 금속층을 사용하여 접촉층 위에 반사층이 형성될 수 있다. 다른 예로, 연결전극(72,82)은 접촉층(예: Cr,Ti 등)/반사층(예; Al,Ag 등)/확산방지층(예;Ni 등)/본딩층(예; Au/Sn 합금, Au/Sn/Cu 합금, Sn, 열처리된 Sn 등)으로 구성될 수 있다.
비도전성 반사막(91)은 단일 유전체층 또는 분포 브래그 리플렉터를 포함한 다층 구조로 형성될 수 있다. 절연막(95)은 연결전극(72,82)을 절연하며, SiO2와 같은 물질로 형성될 수 있다.
도 10은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 반도체 발광소자는 복수의 반도체층, 빛흡수 방지막(41), 전류확산 도전막(60), 비도전성 반사막(91), 절연막(95), 제1 전극부(71,72,75) 및 제2 전극부(81,82,85)를 포함한다.
제1 전극부(71,72,75)는 제1 반도체층(30)과 전기적으로 연통하며 전자와 정공 중 하나를 공급하며, 제2 전극부부(81,82,85)는 제2 반도체층(50)과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급한다. 하부전극(71)은 비도전성 반사막(91)에 형성된 개구(63)에 의해 적어도 일부가 노출되며, 식각되어 노출된 제1 반도체층(30)에 접촉한다. 하부전극(81)은 비도전성 반사막(91)에 형성된 개구(62)에 의해 적어도 일부가 노출되며, 전류확산 도전막(60)에 접촉한다. 연결전극(72,82)은 비도전성 반사막(91) 위에 형성되며, 개구(62,63)를 통해 각각 하부전극(71,81)과 전기적으로 연결된다. 예를 들어, 비도전성 반사막(91)에는 전류 공급이 원활하도록 복수의 개구(62,63)가 형성되며, 제1 연결전극(72)은 제1 반도체층(30)으로 통하는 복수의 개구(63)를 연결하며, 제2 연결전극(82)은 전류확산 도전막(60)으로 통하는 다른 복수의 개구(62)를 연결한다. 개구(62,63)는 반도체 발광소자의 상측뿐만 아니라 측면으로 개방된 경우도 포함한다.
절연막(95)은 연결전극(72,82)을 덮도록 비도전성 반사막(91) 위에 형성된다. 연결전극(72,82)으로의 전자 또는 정공을 공급하기 위한 여러 수단이 고려될 수 있다. 본 예에서 제1 전극부와 제2 전극부는 각각 절연막(95) 위에 상부전극(75,85)을 포함한다. 상부전극(75,85)은 절연막(95)에 형성된 개구(64,65)를 통하여 연결전극(72,82)에 전기적으로 연결된다. 개구(64,65)는 반도체 발광소자의 상측뿐만 아니라 측면으로 개방된 경우도 포함한다.
상부전극(75,85)은 외부전극과 유테틱 본딩, 솔더링, 와이어 본딩 등으로 방법으로 전기적으로 연결될 수 있다. 상부전극(75,85)이 절연막(95) 위에 구비되므로, 제1 연결전극(72) 및 제2 연결전극(82)이 비도전성 반사막(91) 위에서 형태나 분포가 더욱 자유롭게 설계될 수 있다, 따라서 복수의 섬 형태로 형성되는 제1 하부전극(71) 및 제2 하부전극(81)도 위치를 특별히 제한하지 않고, 발광면 전체적으로, 예를 들어, 제1 하부전극(71) 및 제2 하부전극(81)이 제1 상부전극(75) 및 제2 하부전극(81) 아래에 모두 형성될 수 있다. 일 예로, 제1 하부전극(71) 및 제2 하부전극(81)은 복수의 섬 형태로 발광면(복수의 반도체층(30,40,50)을 평면상(top view)으로 관찰할 때의 평면)에 대체로 균등하게, 또는, 발광면의 중심을 기준으로 대칭적으로 배열될 수 있다(예; 도 17 참조). 물론 일부의 제1 하부전극(71) 및 제2 하부전극(81)이 띠 형상으로 뻗는(extending) 실시예도 가능하다. 따라서, 제2 반도체층(50) 및 활성층(40)을 메사식각하여 노출된 제1 반도체층(30)에 길게 n측 가지전극을 형성하거나, 전류확산 도전막 위에 길게 p측 가지전극을 형성하지 않아도 섬형 제1 하부전극(71) 및 제2 하부전극(81)을 골고루 분포하게 할 수 있어서 전류분포의 균일화를 달성하면서도 금속에 의한 빛흡수 감소에 더 유리한 구조가 된다.
비도전성 반사막(91)은 활성층(40)으로부터의 빛을 복수의 반도체층(30,40,50) 측으로 반사한다. 본 예에서 비도전성 반사막(91)은 금속 반사막에 의한 빛흡수 감소를 위해 비도전성 물질로 형성된다. 비도전성 반사막(91)은 단일의 유전체층으로 이루어질 수도 있고, 다층 구조를 가질 수도 있다. 다층 구조의 일 예로, 비도전성 반사막(91)은 순차로 적층된 유전체막(91b), 제1 분포 브래그 리플렉터(91a; Distributed Bragg Reflector) 및 클래드막(91c)을 포함한다.
제1 전극부(71,72,75)는 제1 반도체층(30)과 전기적으로 연통하며 전자와 정공 중 하나를 공급하며, 제2 전극부부(81,82,85)는 제2 반도체층(50)과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급한다.
본 예에 따라 반도체 발광소자를 형성함에 있어서, 하부전극(71,81)과 같은 구조물로 인해 높이차가 생기게 된다. 따라서, 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체막(91b)를 형성함으로써, 분포 브래그 리플렉터(91a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다.
유전체막(91b)의 재질은 SiO2가 적당하며, 그 두께는 0.2um ~ 1.0um가 바람직하다. 유전체막(91b)의 두께가 너무 얇은 경우에는 높이가 2um ~ 3um정도인 하부전극(71,81)을 잘 덮기에 불충분할 수 있고, 너무 두꺼운 경우에는 후속하는 개구(62,63) 형성공정에 부담이 될 수 있다. 유전체막(91b)의 두께는 그 뒤에 후속하는 분포 브래그 리플렉터(91a)의 두께보다 두꺼울 수도 있다. 또한, 유전체막(91b)은 소자 신뢰성 확보에 보다 적합한 방법으로 형성할 필요가 있다. 예를 들어, SiO2로 된 유전체막(91b)은 화학 기상 증착법(CVD; Chemical Vapor Deposition), 그 중에서도 플라즈마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)에 의해 형성하는 것이 바람직하다. 상기 높이차를 완화하는데(step coverage), 화학 기상 증착법이 전자선 증착법(E-Beam Evaporation) 등과 같은 물리 증착법(PVD; Physical Vapor Deposition)에 비해 유리하기 때문이다. 구체적으로, 전자선 증착법(E-Beam Evaporation)으로 유전체막(91b)를 형성하면, 상기 높이차가 있는 영역에서 유전체막(91b)이 설계된 두께로 형성되기 어렵고, 이로 인해 빛의 반사율이 저하될 수 있고, 전기적 절연에도 문제가 생길 수 있다. 따라서, 유전체막(91b)는 높이차 감소와 확실한 절연을 위해 화학 기상 증착법으로 형성되는 것이 바람직하다. 따라서, 반도체 발광소자의 신뢰성을 확보하면서도 반사막으로서의 기능을 확보할 수 있게 된다.
분포 브래그 리플렉터(91a)는 유전체막(91b) 위에 형성된다. 예를 들어, 분포 브래그 리플렉터(91a)가 TiO2/SiO2의 반복적층구조로 이루어지는 경우, 분포 브래그 리플렉터(91a)는 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는, 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다.
유전체막(91b) 및 클래드막(91c) 중 하나 이상은 생략될 수 있다. 분포 브래그 리플렉터(91a)는 빛의 흡수를 방지하도록 투광성 물질(예; SiO2/TiO2)로 형성되는 것이 바람직하다. 유전체막(91b)은 굴절률이 분포 브래그 리플렉터(91a)의 유효 굴절률보다 작은 유전체(예: SiO2)로 이루어질 수 있다. 여기서, 유효 굴절률은 서로 다른 굴절률을 가진 물질들로 이루어진 도파로에서 진행할 수 있는 빛이 가지는 등가 굴절률을 의미한다. 클래드막(91c) 또한 분포 브래그 리플렉터(91a)의 유효 굴절률보다 낮은 물질(예: Al2O3, SiO2, SiON, MgF, CaF)로 이루어질 수 있다. 이렇게 굴절률을 선택하면 유전체막(91b)-분포 브래그 리플렉터(91a)-클래드막(91c)이 광 웨이브가이드(optical waveguide)의 관점에서 설명될 수 있다. 광 웨이브가이드는 빛의 전파부를 그 보다 굴절률이 낮은 물질로 둘러싸서, 전반사를 이용하여, 빛을 안내하는 구조물이다. 이러한 관점에서, 분포 브래그 리플렉터(91a)를 전파부로 보면, 유전체막(91b)과 클래드막(91c)은 전파부를 둘러싸는 구성으로서 광 웨이브가이드의 일부로 볼 수 있다.
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 본 예에서 반도체 발광소자는 기판(10), 복수의 반도체층(30,40,50), 빛흡수 방지막(41), 전류확산 도전막(60), 비도전성 반사막(91), 중립막(95), 제1 전극부(71,72,75) 및 제2 전극부(81,82,85)를 포함한다. 본 예에서 중립막(95)는 빛손실 감소를 위한 추가의 반사막(95)이다.
비도전성 반사막(91)은 활성층(40)으로부터의 빛을 복수의 반도체층(30,40,50) 측으로 반사한다. 비도전성 반사막(91)은 단일의 유전체층으로 이루어질 수도 있고, 다층 구조를 가질 수도 있다.
추가의 반사막(95)은 비도전성 반사막(91)을 투과한 빛을 제1 반도체층(30) 측으로 반사하도록 비도전성 반사막(91) 위에 형성되며, 연결전극(72,82)을 덮는다. 비도전성 반사막(91)에 의해 활성층(40)으로부터 발생된 빛을 많이 복수의 반도체층(30,40,50) 측으로 반사하지만, 일부의 빛이 비도전성 반사막(91)을 투과하거나 누설될 수 있다. 추가의 반사막(95)은 이와 같이 비도전성 반사막(91)을 투과한 빛을 복수의 반도체층(30,40,50) 측으로 반사하여 반도체 발광소자의 빛손실을 감소하고 휘도를 향상한다.
도 12는 비도전성 반사막으로부터 빛이 투과될 가능성이 큰 부분의 일 예를 설명하는 도면으로서, 비도전성 반사막(900) 아래의 구조물들(예: 전극 700, 800, 단차 등)로 인해 비도전성 반사막(900)에는 높이차가 발생하는 부분들(점선으로 표시됨)이 있게 된다. 비도전성 반사막(900)은 분포 브래그 리플렉터를 구비할 수 있다. 분포 브래그 리플렉터는 다층의 물질층으로 이루어질 수 있으며, 반사막으로 기능하기 위해서는 각 물질층이 특별히 설계된 두께로 잘 형성되어야 한다. 그러나 비도전성 반사막(900)이 입사한 빛을 전부 반사하는 것은 아니고 일부가 투과될 있다. 특히, 도 12에 예시된 바와 같이, 비도전성 반사막(900) 아래의 전극들(700,800)과 단차 또는 높이차로 인해 비도전성 반사막(900)의 각 물질층이 설계된 두께로 형성되기 어려운 영역(점선으로 표시됨)이 있게 되고, 이 영역에서는 반사효율이 저하되어 빛(L11,L12)이 투과될 수 있다.
다시 도 11을 참조하면, 예들 들어, 추가의 반사막(95)은 빛흡수 감소를 위해 비금속으로 또는 비도전성 물질로 형성되는 것이 좋고, 단일의 유전체막으로 이루어질 수 있지만 반사율을 높이기 위해서는 다층 구조를 가지는 것이 좋다. 다층 구조의 일 예로, 추가의 반사막(95)은 분포 브래그 리플렉터(95a)를 포함할 수 있다. 또한, 추가의 반사막(95)은 분포 브래그 리플렉터(95a)와 비도전성 반사막(91) 사이에 하부 유전체막(95b) 및 분포 브래그 리플렉터(95a)와 상부전극(75,85) 사이의 상부 유전체막(95c) 중 적어도 하나를 포함할 수 있다. 하부 유전체막(95b)은 연결전극(72,82)을 덮어서 높이차를 완화할 수 있다. 예를 들어, 분포 브래그 리플렉터(95a)는 도 10에서 설명된 분포 브래그 리플렉터(91a)와 동일 유사한 구조를 가질 수 있다. 또는, 분포 브래그 리플렉터(95a)는 SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO의 반복 적층으로 이루어질 수 있으며, Blue 빛에 대해서는 SiO2/TiO2가 반사효율이 좋고, UV 빛에 대해서는 SiO2/Ta2O2, 또는 SiO2/HfO가 반사효율이 좋을 것이다.
하부 유전체막(95b) 및 상부 유전체막(95c)은 분포 브래그 리플렉터(95a)보다 굴절률이 작은 물질로 형성하여 추가의 반사막(95)이 광 웨이브 가이드 구조를 가지도록 구성하는 것도 고려할 수 있다. 한편, 하부 유전체막(95b)은 연결전극(72,82)과 접하므로 연결전극(72,82)과 접합력이 좋은 물질로 선택되는 것이 바람직하며, 상부 유전체막(95c)은 상부전극(75,85)과 접합력이 좋은 물질로 선택되는 것이 바람직하다.
본 개시는 추가의 반사막(95)이 금속막을 포함하는 것을 배제하지 않는다. 예를 들어, 반사율이 좋은 금속(Al, Ag)으로 금속 반사막(95a)를 형성하되, 개구(64,65)가 형성될 부분을 피하여 형성되는 것이 바람직하다. 이 경우, 하부 유전체막(95b) 및 상부 유전체막(95c)에 의해 금속 반사막(95a)이 전기적으로 절연될 수 있다. 또한, 추가의 반사막(95)을 부분적으로, 예를 들어, 비도전성 반사막(91)의 특정 영역(예를 들어 단차 또는, 높이차가 심한 영역)에만 형성하는 실시예도 가능하다.
제1 상부전극(75) 및 제2 상부전극(85)은 추가의 반사막(95) 위에서 서로 대향하게 배치되며, 추가의 반사막(95)에 형성된 개구(64,65)를 통해 각각 제1 연결전극(72) 및 제2 연결전극(82)에 전기적으로 연결된다. 제1 상부전극(75)-제1 연결전극(72)-제1 하부전극(71)을 통해 제1 반도체층(30)에 전자가 공급되며, 제2 상부전극(85)-제2 연결전극(82)-제2 하부전극(81)을 통해 제2 반도체층(50)에 정공이 공급된다. 제1 상부전극(75) 및 제2 상부전극(85)은 유테틱 본딩용 전극 또는 솔더링용 전극일 수 있다. 추가의 반사막(95)위에 상부전극(75,85)과 떨어진 방열패드(92)가 구비될 수 있다.
반도체 발광소자는 금속 반사막 대신 비도전성 반사막(91)을 사용하여 빛흡수를 감소시킨다. 또한, 비도전성 반사막(91)에 골고루 섞이도록 형성된 복수의 개구(62,63)를 통한 연결전극(72,82)-하부전극(71,81) 구조에 의해 복수의 반도체층(30,40,50)으로의 전류 확산을 용이하게 한다. 따라서, 전류확산을 위해 제1 반도체층(30) 및/또는 제2 반도체층(50) 위에 가지전극과 같이 길게 금속 띠를 형성할 필요가 없거나 작은 수를 형성하여도 충분하도록 해주며, 그 결과 금속에 의한 빛흡수가 더욱 감소된다. 또한, 비도전성 반사막(91)으로 투과된 빛까지도 추가의 반사막(95)으로 반사하여 휘도 향상에 기여한다.
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 반도체 발광소자는 기판(10), 복수의 반도체층(30,40,50), 빛흡수 방지막(41), 전류확산 도전막(60), 비도전성 반사막(91), 추가의 반사막(95), 제1 전극부(71,72,75) 및 제2 전극부(81,82,85)를 포함한다. 본 예에서, 비도전성 반사막(91)은 유전체막(91b), 제1 분포 브래그 리플렉터(91a), 클래드막(91c)을 포함한다. 추가의 반사막(95)은 유전체막(95b), 제2 분포 브래그 리플렉터(95a), 클래드막(95c)을 포함한다.
비도전성 반사막(91)에 형성된 개구(62,63)를 통해 연결전극(72,82)과 하부전극(71,81)이 접촉한다. 추가의 반사막(95)에 형성된 개구(64,65)를 통해 상부전극(75,85)이 연결전극(72,82)에 접촉한다.
비도전성 반사막(91)은 예를 들어, 도 10에서 설명된 비도전성 반사막의 구성을 가질 수 있고, 추가의 반사막(95)은 예를 들어, 도 11에서 설명된 추가의 반사막의 구성을 가질 수 있다.
제1 연결전극(72) 및 제2 연결전극(82)은 서로 교대로 배치된 스트라이프 형태일 수 있다. 또는, 깍지낀 핑거(finger) 형태를 가질 수 있다. 또 다른 예로, 제1 연결전극(72) 및 제2 연결전극(82) 중 적어도 하나는 폐루프(closed loop) 형태를 가질 수 있다.
상부전극(75,85)은 스터드 범프, 도전성 페이스트, 유테틱 본딩, 솔더링, 와이어 본딩 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결될 수 있다. 상부전극(75,85) 중 적어도 하나는 다층 구조를 가질 수 있다. 본 예에서 제1 상부전극(75) 및 제2 상부전극(85)은 각각 다층을 구비한다.
예를 들어, 유테틱 본딩의 경우에, 상부전극의 최상부(85a,85b)는 Au/Sn 합금, Au/Sn/Cu 합금과 같은 유테틱 본딩 물질로 형성될 수 있다.
다른 실시예로서, 제1 상부전극(75) 및 제2 상부전극(85)은 솔더링에 의해 상기 외부와 전기적으로 연결될 수 있다. 이 경우, 제1 상부전극(75) 및 제2 상부전극(85) 순차로 적층된 반사층(75c,85c)/확산방지층(75b,85b)/솔더링층(75a,85a)을 구비할 수 있다. 예를 들어, 반사층(75c,85c)은 Ag, Al 등으로 이루어지며, 반사층(75c,85c) 아래에 접촉층(예: Ti, Cr)이 추가될 수 있다. 확산방지층(75b,85b)은 Ni, Ti, Cr, W, TiW 중에서 선택된 적어도 하나로 이루어지며, 솔더 물질이 복수의 반도체층 측으로 침투하는 것을 방지한다. 솔더링층(75a,85a)은 Au로 이루어지거나, Sn(솔더링층)/Au(산화방지층)으로 이루어지거나, Au를 포함하지 않고 Sn만으로 이루어지거나, 또는, 열처리된 Sn으로 솔더링층(75a,85a)이 이루어질 수 있다. 솔더로는 lead free 솔더가 사용될 수 있다.
상부전극(75,85)과 외부전극을 고정 내지 접합의 과정에서, 열 충격 등에 의해 반도체 발광소자에 크랙이 발생할 가능성이 있다. 상부전극(75,85)의 층구조의 또 다른 예로서, 상부전극(75,85)은 제1 층(75c,85c)과 제2 층(75b,85b)을 구비한다. 제1 층(75c,85c)은 반도체 발광소자가 외부전극에 고정될 때, 크랙을 방지하기 하는 응력 완화층 또는 크랙 방지층으로 형성될 수 있으며, 이 때 제2 층(75b,85b)은 제1 층(75c,85c)의 터짐을 방지하는 터짐 방지층으로 형성될 수 있다. 또한, 제1 층(75c,85c)은 Al, Ag로 이루어져 추가의 반사막(91)을 지나온 빛을 반사시키는 반사층으로 형성될 수 있다. 또한, 제2 층(75b,85b)은 Ti, Ni, Cr, W, TiW와 같은 물질로 이루어져 납땜과 같은 접합시 솔더 물질이 반도체 발광소자 측으로 침투하는 것을 방지하는 확산 방지층(Barrier Layer)으로 형성될 수 있다. 제1 층(75c,85c)과 제2 층(75b,85b)은 이 기능들의 다양한 조합으로 형성될 수 있다. 바람직하게는, Cr, Ti, Ni 등과 같은 금속으로 제1 층(75c,85c) 아래에 접촉층(도시되지 않음)을 더 구비하여 추가의 반사막과의 결합력을 향상시킬 수 있다. 바람직하게는, 그리고 일반적으로, 상부전극(75,85)은 최상층(75a,85a)을 구비한다. 최상층(75a,85a)은 접착력이 좋고, 전기 전도도가 우수하며, 산화에 강한 금속으로 이루어지는 것이 일반적이다. 예를 들어, Au, Sn, AuSn, Ag, Pt 및 이들의 합금 또는 이들의 조합(예: Au/Sn, Au/AuSn, Sn, 열처리된 Sn)으로 이루어질 수 있으며, 이러한 조건을 만족하는 한 특별히 제한되는 것은 아니다.
도 14 내지 도 17은 본 개시에 따른 반도체 발광소자의 제조방법의 다른 예를 설명하는 도면들로서, 도 17에 도시된 A-A 선을 따른 단면의 일 예로 도 13을 참조할 수 있다.
먼저, 기판(10) 위에 복수의 반도체층(30,40,50)이 성장된다. 예를 들어, 기판(10; 예: Al2O3, Si, SiC) 위에 버퍼층(예: AlN 또는 GaN 버퍼층)과 도핑되지 않은 반도체층(예: un-doped GaN), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; InGaN/(In)GaN 다중양자우물구조), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN)이 성장된다. 버퍼층(20)은 생략될 수 있으며, 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있다(도 13 참조). 제1 반도체층(30)과 제2 반도체층(50)은 도전성을 반대로 하여 형성될 수 있지만, 3족 질화물 반도체 발광소자의 경우에는 바람직하지는 않다.
다음으로, 도 14에 제시된 바와 같이, 제2 반도체층(50) 위에 SiO2, TiO2 등을 사용하여 빛흡수 방지막(41)이 형성된다. 빛흡수 방지막(41)은 이후에 형성될 제2 하부전극(81)에 대응하는 위치에 제2 하부전극(81)보다 약간 큰 폭으로 형성될 수 있다. 빛흡수 방지막(41)은 발광면 전체적으로 골고루 분포되는 것이 바람직하며, p-GaN(예: Mg 도핑된 GaN)이 전류확산이 상대적으로 좋지 않은 점을 고려하여 제2 하부전극(81)이 반도체 발광소자의 가장자리로부터 내측까지 분포되므로 빛흡수 방지막(41)도 이에 따라 형성될 수 있다. 본 예에서 빛흡수 방지막(41)은 복수의 섬 형태로 형성된다.
이후, 도 14에 도시된 것과 같이, ITO와 같은 전도성이 좋은 투광성 물질을 사용하여 제2 반도체층(50) 위에 빛흡수 방지막(41)을 덮는 전류확산 도전막(60)이 형성된다. 다음으로, 제2 반도체층(50) 및 활성층(40)을 메사식각하여 제1 반도체층(30)을 노출하는 복수의 홈(61)을 형성한다. 복수의 홈(61)은 섬 형태로 배열되어 있다. 본 예에서 제1 하부전극(71)이 복수의 섬 형태로 골고루 배치되므로 복수의 홈(61)도 이에 따라 형성되어 있다.
계속해서, 증착 방법 등을 통해 복수의 홈(61)으로 노출된 제1 반도체층(30) 위에 제1 하부전극(71)이 형성되며, 빛흡수 방지막(41)에 대응하는 전류확산 도전막(60) 위에 제2 하부전극(81)이 형성된다. 제1 하부전극(71) 및 제2 하부전극(81)의 형성 순서는 어느 것이 먼저 형성되어도 무방하며, 제1 하부전극(71)과 제2 하부전극(81)이 동일한 물질로 이루어지는 경우 동일 공정에 의해 동시에 형성될 수도 있다. 일 예로, 제2 하부전극(81)은 빛흡수 방지막(41)보다 작은 폭으로 형성되며, 제1 하부전극(71)은 홈(61)의 폭보다 작은 폭으로 형성되어 홈(61)의 내측면으로부터 떨어져 있다.
하부전극(71,81)은 다층구조를 가질 수 있고, 개구(62,63)에 대응하는 식각 방지층이 제거되어 동작전압의 상승을 방지하는 구조(예; 도 5 참조)를 가질 수 있다. 빛흡수 감소 측면에서 하부전극(71,81)의 총면적, 또는 평면도 상으로 관찰할 때의 평면적에 대한 하부전극(71,81)의 총면적의 비율이 낮은 것이 좋지만, 하부전극(71,81)의 총면적 또는 상기 비율이 감소하면 동작전압이 상승하는 경향이 있다. 한편, 전류공급이 균일해질수록 발광효율이 좋아져서 휘도가 향상될 수 있다. 본 예와 같이 개구(62,63)에 대응하는 하부전극(71,81)의 식각방지층을 제거하여 동작전압 상승을 막는 구조를 가지는 경우는 그렇지 않은 비교예의 경우에 비하여, 빛흡수 감소, 동작전압 상승 억제, 휘도향상 측면에서 유리하다. 예를 들어, 본 예와 비교예의 반도체 발광소자가 동일한 평면적을 가진다고 할 때, 본 예에서 하부전극을 비교예보다 총면적이 작게 하여도 상기 동작전압 상승을 막는 구조로 인해 동작전압이 비교예보다 더 높지 않게 할 수 있다. 따라서 동작전압을 더 높게 하지 않으면서 빛흡수가 더 감소되어 휘도가 더 좋을 수 있다. 다른 관점에서 본 예와 비교예에서 하부전극의 총면적이 동등하다면, 본 예가 동작전압이 더 낮을 수 있다.
다음으로, 도 15에 제시된 바와 같이, 전류확산 도전막(60) 위에 비도전성 반사막(91)이 형성된다. 예를 들어, 전류확산 도전막(60)을 덮는 유전체막(91b), 제1 분포 브래그 리플렉터(91a) 및 클래드막(91c)이 형성된다(도 13 참조). 유전체막(91b) 또는 클래드막(91c)은 생략될 수 있다. 제1 분포 브래그 리플렉터(91a)는, 예를 들어, SiO2와 TiO2의 쌍이 복수 회 적층되어 이루어진다. 이 외에도 제1 분포 브래그 리플렉터(91a)는 Ta2O5, HfO, ZrO, SiN 등 고 굴절률 물질과 이보다 굴절률이 낮은 유전체 박막(대표적으로 SiO2)등의 조합으로 이루어질 수 있다. 제1 분포 브래그 리플렉터(91a)가 TiO2/SiO2로 구성되는 경우 활성층(40)으로부터 나오는 빛의 파장의 1/4의 광학 두께를 기본으로 입사 각도와 파장에 따른 반사율등을 고려해서 최적화 공정을 거치는 것이 바람직하며, 반드시 각 층의 두께가 파장의 1/4 광학 두께를 지켜야 하는 것은 아니다. 그 조합의 수는 4 ~ 40 페어(pairs)가 적합하다.
빛의 반사 및 가이드를 위해 제1 분포 브래그 리플렉터(91a)의 유효 굴절률이 유전체막(91b)의 굴절률보다 큰 것이 바람직하다. 제1 분포 브래그 리플렉터(91a)가 SiO2/TiO2로 구성되는 경우에, SiO2의 굴절률이 1.46이고, TiO2의 굴절률이 2.4이므로, 분포 브래그 리플렉터의 유효굴절률은 1.46과 2.4 사이의 값을 가진다. 따라서, 유전체막(91b)이 SiO2로 이루어질 수 있으며, 그 두께는 0.2um ~ 1.0um가 적당하다. 정밀성을 요하는 제1 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체막(91b)을 형성함으로써, 제1 분포 브래그 리플렉터(91a)가 안정적으로 제조될 수 있으며, 빛의 반사에도 도움을 줄 수 있다.
클래드막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다. 클래드막(91c)도 제1 분포 브래그 리플렉터(91a)의 유효굴절률보다 작은 1.46의 굴절률을 가지는 SiO2로 형성될 수 있다. 클래드막(91c)은 λ/4n 내지 3.0um의 두께를 가지는 것이 바람직하다. 여기서 λ는 활성층(40)에서 생성된 빛의 파장이고, n은 클래드막(91c)을 이루는 물질의 굴절률이다. λ가 450nm(4500A)인 경우에, 4500/4*1.46 = 771A 이상의 두께로 형성될 수 있다.
다수 쌍의 SiO2/TiO2로 이루어지는 분포 브래그 리플랙터(91a)의 최상층이 TiO2가 될 수도 있지만, 만약 λ/4n 정도 두께를 가지는 SiO2층으로 이루어질 수 있다는 것을 고려한다면, 클래드막(91c)은 아래에 위치하게 되는 분포 브래그 리플랙터(91a)의 최상층과 차별되도록 λ/4n보다 두꺼운 것이 바람직하다. 그러나 후속하는 개구 형성공정에 부담이 될 뿐만 아니라 두께 증가가 효율 향상에 기여하지 못하고 재료비만 증가시킬 수 있기 때문에 클래드막(91c)은 3.0um 이상으로 너무 두꺼운 것은 바람직하지 않다. 따라서 후속 공정에 부담을 주지 않기 위해, 클래드막(91c) 두께의 최대치는 1um ~ 3um 이내로 형성되는 것이 적당할 것이다. 그러나 경우에 따라 3.0um 이상으로 형성되는 것이 불가능한 것은 아니다.
제1 분포 브래그 리플렉터(91a)와 제1 연결전극(72,74; 도 16 참조) 및 제2 연결전극(82,84; 도 16 참조)이 직접 접촉하는 경우에는 제1 분포 브래그 리플렉터(91a)를 통해서 진행하는 빛의 일부가 제1 연결전극(72,74) 및 제2 연결전극(82,84)에 의해 흡수될 수 있다. 따라서, 전술된 것과 같이 제1 분포 브래그 리플렉터(91a)보다 낮은 굴절률을 가지는 클래드막(91c)을 도입하면 제1 연결전극(72,74) 및 제2 연결전극(82,84)에 의한 빛흡수가 많이 감소될 수 있다.
광 웨이브가이드의 관점에서는 바람직하지 않지만, 본 개시의 전체 기술사상의 관점에서, 유전체막(91b)이 생략되는 경우를 생각해 볼 수 있으며, 제1 분포 브래그 리플렉터(91a)와 클래드막(91c)으로 된 구성을 배제할 이유는 없다. 제1 분포 브래그 리플렉터(91a) 대신에 유전체인 TiO2 재질의 유전체막(91b)을 포함하는 경우를 생각해 볼 수도 있을 것이다. 제1 분포 브래그 리플렉터(91a)가 가장 위층에 SiO2 층을 구비하는 경우, 클래드막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다. 또한, 실질적으로 횡방향으로 진행하는 빛의 반사율을 고려해서 유전체막(91b)과 제1 분포 브래그 리플렉터(91a)가 설계된다면, 제1 분포 브래그 리플렉터(91a)가 가장 위층에 TiO2 층을 구비하는 경우에도 클래드막(91c)을 생략하는 경우 또한 생각해 볼 수 있을 것이다.
이와 같이, 유전체막(91b), 제1 분포 브래그 리플렉터(91a) 및 클래드막(91c)은 비도전성 반사막(91)으로서 광 웨이브가이드의 역할을 수행하며, 전체 두께가 1 ~ 8um인 것이 바람직하다.
이후, 비도전성 반사막(91)에 복수의 개구(62,63)가 형성된다. 개구 형성공정의 일 예로, 도 4에서 설명된 방법이 사용될 수 있다. 또한, 하부전극(71,81)의 층구조의 일 예로 도 5에서 설명된 층구조가 채택될 수 있다. 물론 식각방지층을 제거하지 않는 실시예도 가능하다.
계속해서, 도 16에 제시된 바와 같이, 예를 들어, 스퍼터링 장비, E-빔 장비 등을 이용하여 비도전성 반사막(91) 위에 제1 연결전극(72,74), 제2 연결전극(82,84)이 증착된다. 복수의 개구(62,63) 중 일부(63)는 제1 반도체층(30)을 노출하는 복수의 홈(61)과 각각 연통되며, 나머지 개구(62)는 전류확산 도전막(60) 위에 형성된 제2 하부전극(81)을 노출한다. 제1 연결전극(72,74) 및 제2 연결전극(82,84)은 복수의 개구(62,63)를 통해 각각 제1 하부전극(71) 및 제2 하부전극(81)과 전기적으로 연결된다. 제1 연결전극(72,74) 및 제2 연결전극(82,84)은 다층 구조를 가질 수 있다(예; 도 9 설명 참조)
연결전극(72,74,82,84)의 형상, 패턴은 다양하게 변경가능하다. 바람직하게는, 제1 연결전극(72,74)은 발광면 전체적으로 골고루 배치된 제1 하부전극(71)을 연결하기 위해 복수의 개구(63)를 연결하도록 형성된다. 제2 연결전극(82,84)은 발광면 전체적으로 골고루 배치된 제2 하부전극(81)을 연결하기 위해 복수의 개구(62)를 연결하도록 형성된다. 본 예에서 제1 연결전극(72,74) 및 제2 연결전극(82,84)은 각각 비도전성 반사막(91) 위에서 폐루프(closed loop) 형상으로 형성되어 발광면 전체적으로 전류 균일성이 더 향상된다. 여기서, 폐루프 형상은 완전한 폐루프 형상에 한정되지 않고 일부가 끊어진 폐루프 형상도 포함한다. 폐루프 형상의 외측 제2 연결전극(82)과 내측 제2 연결전극(84)이 구비되며, 내외측 제2 연결전극(82,84) 사이에 폐루프 형상의 외측 제1 연결전극(72)이 구비되며, 내측 제2 연결전극(84) 내측에 내측 제1 연결전극(74)이 추가로 더 구비되어 있고, 내측 제2 연결전극(84)으로부터 중심 돌기(86)가 돌출되어 내측 제1 연결전극(74)의 내측으로 뻗어 있다.
이와 같이 폐루프 형상의 연결전극(72,74,82,84)은 복수의 개구(62,63)를 연결하여 각 개구(62,63)를 통해 균등한 전류를 공급하면서, 기하학적으로 어느 방향으로나 대체로 균등 또는 대칭적이므로 전류 공급의 균일성, 결과적으로 발광면에서 전류 밀도의 균일성을 향상시키는 데에 매우 유리하다.
이와 다르게, 스트라이프(stripe) 형태, 또는 핑거(finger) 형상의 제1 연결전극들로 제1 하부전극(71) 측 개구(63)들을 각각 연결하고, 제1 연결전극들 사이에 스트라이프 형태, 또는 핑거 형상의 제2 연결전극들을 배치하여 제2 하부전극(81) 측 개구(62)들을 연결하는 실시예도 물론 가능하다. 또한, 서로 깍지낀 핑거(finger)형태로 제1 연결전극 및 제2 연결전극을 형성하는 것도 물론 가능하다. 이 외에도, 제1 연결전극 및 제2 연결전극의 형상을 다양하게 변경할 수 있다.
다음으로, 도 17에 제시된 바와 같이, 비도전성 반사막(91) 위에 중립막으로서 절연막(95) 또는 추가의 반사막을 형성한다. 절연막(95)은 제1 연결전극(72,74) 및 제2 연결전극(82,84)을 덮도록 형성된다. 절연막(95)이 단일의 절연층(예: SiO2, SiN, TiO2, Al2O3, Su-8 등)으로 이루어질 수도 있지만, 반사율을 향상하기 위해 제2 분포 브래그 리플렉터(95a; 예: 도 11 참조)를 구비하는 것도 가능하다. 이 경우, 제2 분포 브래그 리플렉터는 제1 분포 브래그 리플렉터보다 작은 두께를 가질 수 있다. 또한, 절연막(95)은 하부 유전체막/제2 분포 브래그 리플렉터/상부 유전체막을 구비하는 것도 좋다. 특히, 상부 유전체막의 굴절률을 제2 분포 브래그 리플렉터의 굴절률보다 작게 하여 빛이 상부전극(75,85)에 흡수되는 양을 감소할 수 있다.
이후, 절연막(95)에 개구(64,65)가 형성된다. 개구(64,65)는 제1 상부전극(75)과 제2 상부전극(85)이 각각 제1 연결전극(72,74) 및 제2 연결전극(82,84)과 전기적으로 연결되기 위해 적절한 위치에 형성되며, 절연막(95)에 형성되는 개구(64,65)는 비도전성 반사막(91)에 형성된 개구(64,65)와 중첩될 수도 있지만 중첩되지 않도록 형성되는 것이 일반적이다.
다음으로, 스퍼터링 장비, E-빔 장비 등을 이용하여 절연막(95) 위에 제1 상부전극(75) 및 제2 상부전극(85)이 증착될 수 있다. 제1 상부전극(75) 및 제2 상부전극(85)은 서로 대향하게 배치된다. 절연막(95)을 투과하는 일부 빛은 제1 상부전극(75) 및 제2 상부전극(85)에 의해 반사된다. 제1 상부전극(75) 및 제2 상부전극(85)은 개구(64,65)를 통해 각각 제1 연결전극(72,74) 및 제2 연결전극(82,84)에 연결된다. 제1 상부전극(75) 및 제2 상부전극(85)은 스터드 범프, 도전성 페이스트, 유테틱 본딩 등의 방법으로 외부(패키지, COB, 서브마운트 등)에 마련된 전극과 전기적으로 연결될 수 있다. 제1 상부전극 및 제2 상부전극(85)은 도 13에서 설명된 것과 같은 다층 구조를 가질 수 있다.
도 18은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 제1 연결전극(72,74) 및 제2 연결전극(82,84) 모두 완전한 폐루프 형상(끊어지거나 분기가 없는 폐루프)을 가져서 전류 균일성 향상에 매우 좋다. 평면도 상에서 발광면의 중심에 가장 가까운 폐루프는 제1 연결전극(74)이며, 폐루프 형상의 제1 연결전극(74)의 내측에 섬형 제2 연결전극(86)이 있다. 제2 상부전극(85)으로부터 돌기(85a)가 연장되며 개구(64)를 통해 섬형 제2 연결전극(86)과 전기적으로 연결된다. 따라서 중심에서도 정공의 공급이 충분히 되고 그 결과 균일성이 더 향상된다. 돌기(85a)는 도 17에서 노치(85a)와 마찬가지로 n측 및 p측을 식별하는 표지로 사용될 수 있다.
도 19는 본 예에 따른 반도체 발광소자의 또 다른 예를 설명하는 도면으로서, 평면도 상으로 관찰할 때, 발광면의 대략 중심에는 제2 하부전극으로 통하는 개구(62a)가 형성되어 있고, 개구(62a) 주변에는 다른 제2 하부전극과 통하는 복수의 개구(62b)가 형성되어 있다. 평면도 상에서 발광면의 중심에 가장 가까운 폐루프는 제2 연결전극(84)이며, 복수의 개구(62a)를 연결한다. 개구(62a)는 십자 형상의 연장부에 의해 제2 연결전극(84)에 연결되어 있다.
이와 같이, 개구(62a)를 동일 극성의 통로가 되는 복수의 개구(62b)의 내측에 두면, 내측에 개구(62a)가 없는 경우에 비하여 발광을 더 증가시키는 기능을 한다. 이에 대해서는 더 후술된다. 개구(62,63,62a,62b)의 개수와 간격과 배열 형태는 반도체 발광소자의 사이즈, 전류 확산과 균일한 전류 공급 및 발광의 균일성을 위해 적절히 조절될 수 있다. 본 예에서 개구(62a)를 기준으로 복수의 개구(62b,63,62)가 대칭적(symmetrically)으로 형성되어 있다. 개구(62,63,62a,62b)를 통해 전류가 공급되는데, 전류가 불균일하면 일부의 개구에 전류가 편중될 수 있고, 이로 인해 장기적으로 전류가 편중된 위치에서 열화(deterioration)가 발생될 수 있다.
본 예에서 제1 연결 전극(72) 및 제2 연결 전극(82,84)은 폐루프 형상으로 형성되며, 이와 같이 연결 전극 및 개구를 통해 균등한 전류를 공급하면서, 기하학적으로 대칭적이므로 전류 공급의 균일성, 결과적으로 발광면에서 전류 밀도의 균일성을 향상시키는 데에 매우 유리하다.
개구(62a)가 복수의 개구(62b)와 다른 극성의 전류 통로가 되는 경우 개구(62a)로의 전기적 연결이 곤란하거나 다른 복잡한 설계를 고려해야할 수 있기 때문에 본 예에서는 개구(62a) 및 복수의 개구(62b)는 모두 동일 극성의 전류, 일 예로 정공 공급 통로가 된다. 이와 같이, 개구(62a) 및 복수의 개구(62b)가 모두 정공 공급 통로가 되는 경우, 전자 공급의 관점에서, 제2 연결 전극(84) 내측 아래의 복수의 반도체층에서 전자밀도는 제2 연결 전극(84) 외측의 복수의 반도체층에서의 전자밀도보다 작을 것으로 예측된다. 그러나, 이와 같은 예측과는 반대로 본 예에서는 개구(62a)가 없는 경우에 비하여 제2 연결 전극(84)의 내측 아래의 복수의 반도체층에서 발광이 더 증가하는 것을 확인하였다. 이는 제2 연결 전극(84) 내측 아래의 복수의 반도체층에서 개구(62a)로 인한 상대적으로 높은 밀도의 정공이 상대적으로 정공 밀도가 낮은 영역의 전자를 끌어당겨서 전자와 정공의 재결합률이 증가함으로써 발생된 것으로 추측된다.
이와 같이, 제2 연결 전극(84)의 외측 영역에서는 제1 연결 전극(72), 제2 연결 전극(82) 및 개구(62,63)가 폐루프 형상 배열 및 대칭적 배열로 향상된 균일한 전류 분포를 달성하면서, 제2 연결 전극(84)의 내측에는 개구(62a)를 구비하여 발광을 유지 또는 증가시킬 수 있다. 발광효율 향상을 위해 제2 연결 전극(84)의 면적 또는 개구(62a)와 개구(62b) 사이의 거리의 적합한 값을 찾을 수 있다. 예를 들어, 개구(62a)와 개구(62b) 사이의 거리가 증가하면 제2 연결 전극(84) 및 십자 형상 연장부의 면적이 증가하고 정공 밀도가 상대적으로 높은 영역이 증가한다. 반도체 발광소자의 발광 성능을 유지하는 데에는 발광면에서 위치 간에 온도차가 작은 것이 바람직하다. 제2 연결 전극(84) 및 십자 형상 연장부의 면적이 증가하면 제2 상부전극(85)을 통한 방열에 더 유리할 수 있다. 한편, 정공이 전자를 끌어당겨 발광이 이루어지는 정도는 제2 연결 전극(84) 내측의 면적 또는 개구(62a)와 개구(62b) 사이의 거리 및 개수에 영향을 받을 수 있다.
본 개시는 기판이 제거된 제1 반도체층에, 또는 도전성을 가지는 기판 아래에 전극이 형성되는 발광소자에도 적용될 수 있다. 다른 한편, 제1 상부전극(75) 및 제2 상부전극(85) 중 어느 하나가 비도전성 반사막에 형성되고, 나머지 하나는 절연막(95) 위에 형성되는 실시예도 고려할 수 있다. 또 다른 한편, 제1 상부전극(75)이 메사식각되어 노출된 제1 반도체층 위에 형성되고, 제2 상부전극(85)이 비도전성 반사막 위 또는 절연막(95) 위에 형성되는 실시예도 고려할 수 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극부; 제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부; 그리고 활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성되며, 제1 개구가 형성된 비도전성 반사막;을 포함하며, 제1 전극부와 제2 전극부 중의 적어도 하나는: 제1 개구에 대응하는 섬형(island type) 하부전극;으로서, 제1 개구에 의해 적어도 일부가 노출되는 하부전극; 그리고 비도전성 반사막 위에 구비되며, 제1 개구를 통해 하부전극과 전기적으로 연결되는 연결전극;을 구비하는 것을 특징으로 하는 반도체 발광소자.
(2) 하부전극은: 복수의 반도체층과 비도전성 반사막 사이에 개재된 접촉층; 접촉층 위에 형성된 반사층; 반사층 위에 형성된 확산방지층; 확산방지층 위에 형성된 산화방지층; 그리고 산화방지층 위에 형성된 식각방지층;을 포함하며, 제1 개구에 대응하는 식각방지층은 제거되며, 제1 개구를 채우는 연결전극이 산화방지층에 접촉하는 것을 특징으로 하는 반도체 발광소자.
(3) 제1 개구에 의해 하부전극 주변이 노출되며, 연결전극은 하부전극의 상면 및 측면에 접하는 것을 특징으로 하는 반도체 발광소자.
(4) 비도전성 반사막은: 분포 브래그 리플렉터(Distributed Bragg Reflector); 복수의 반도체층과 분포 브래그 리플렉터 사이에 개재되며, 분포 브래그 리플렉터보다 작은 굴절률을 가지는 유전체막; 그리고 분포 브래그 리플렉터와 연결전극 사이에 개재되며, 분포 브래그 리플렉터보다 작은 굴절률을 가지는 클래드 막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(5) 제2 전극부는 하부전극 및 연결전극을 포함하며, 비도전성 반사막에서 식각되어 높이차가 감소된 노출면이 제2 전극부의 하부전극을 노출하는 제1 개구의 상부 림(rim)을 이루는 것을 특징으로 하는 반도체 발광소자.
(6) 비도전성 반사막 위에 형성되며, 제1 전극부 및 제2 전극부와 전기적으로 절연되며, 중립막(neutral layer);을 포함하며, 제1 전극부와 제2 전극부 중의 적어도 하나(하부전극 및 연결전극을 포함하는 전극부)는: 중립막 위에 형성되며 중립막을 관통하여 연결전극과 전기적으로 연결되는 상부전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(7) 비도전성 반사막 및 중립막 중 적어도 하나는 분포 브래그 리플렉터를 포함하는 것을 특징으로 하는 반도체 발광소자.
(8) 중립막은; 비도전성 반사막 위에 형성된 절연막; 그리고 절연막에 의해 상부전극 및 연결전극과 절연된 금속 반사막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(9) 비도전성 반사막에는 복수의 제1 개구가 형성되며, 제1 전극부 및 제2 전극부가 각각 하부전극, 연결전극 및 상부전극을 포함하며, 제1 전극부의 연결전극 및 제2 전극부의 연결전극 중 적어도 하나는 폐루프(closed loop) 형상을 가지며 복수의 제1 개구를 연결하고, 평면도(top view) 상으로 관찰할 때, 중심에 가장 가까운 폐루프 형상의 전극은 제1 전극부의 연결전극이며, 중심에 가장 가까운 폐루프 형상의 제1 전극부의 연결전극 내측에 적어도 하나의 제2 하부전극이 구비되는 것을 특징으로 하는 반도체 발광소자.
(10) 비도전성 반사막에는 복수의 제1 개구가 형성되며, 제1 전극부 및 제2 전극부가 각각 하부전극, 연결전극 및 상부전극을 포함하며, 제1 전극부의 연결전극 및 제2 전극부의 연결전극 중 적어도 하나는 폐루프(closed loop) 형상을 가지며 복수의 제1 개구를 연결하고, 평면도(top view) 상으로 관찰할 때, 중심에 가장 가까운 폐루프 형상의 전극은 제2 전극부의 연결전극이며, 중심에 가장 가까운 폐루프 형상의 제2 전극부의 연결전극 내측에 적어도 하나의 제2 하부전극이 구비되는 것을 특징으로 하는 반도체 발광소자.
(11) 제2 반도체층과 비도전성 반사막 사이에 형성된 전류확산 도전막;을 포함하며, 비도전성 반사막에는 복수의 제1 개구가 형성되고, 제1 전극부는 제1 연결전극 및 식각되어 노출된 제1 반도체층에 접하는 제1 하부전극을 포함하며, 제2 전극부는 제2 연결전극 및 비도전성 반사막에 접하는 제2 하부전극을 포함하며, 제1 연결전극은; 복수의 제1 하부전극을 연결하며 외부와 본딩되는 제1 패드부;와, 제1 패드부로부터 뻗으며 복수의 제1 하부전극을 연결하는 제1 전류확산부(72b);를 포함하며, 제2 연결전극은; 제1 전류확산부(72b) 둘레에 형성되어 복수의 제2 하부전극을 연결하며 외부와 본딩되는 제2 패드부;와 제2 패드부로부터 이어져 제1 패드부 둘레에 형성되며, 복수의 하부전극을 연결하는 제2 전류확산부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 금속 반사막 대신 비도전성 반사막을 사용하여 빛흡수 손실을 감소함으로써, 휘도가 향상된다.
또한, 비도전성 반사막에 골고루 형성된 복수의 개구를 통한 연결전극-하부전극 구조에 의해 복수의 반도체층으로의 전류 확산을 용이하게 하므로 전류확산을 위해 제1 반도체층 및/또는 제2 반도체층 위에 가지전극과 같이 길게 금속 띠를 형성할 필요가 없거나 작은 수를 형성하여도 충분하도록 해주며, 그 결과 금속에 의한 빛흡수 손실이 더욱 감소된다.
또한, 비도전성 반사막으로 투과된 빛까지도 추가의 반사막으로 반사하여 휘도가 향상된다.
또한, 제1 연결전극 및 제2 연결전극이 개구를 통해 직접 제1 반도체층 또는 전류확산 도전막에 접촉하는 경우 전기적 접촉이 좋지 못할 수 있는데, 제1 하부전극 및 제2 하부전극은 연결전극과 제1 반도체층 및 전류확산 도전막 간의 전기적 접촉을 향상(예: 접촉저항 감소)한다.
또한, 비도전성 반사막에 개구 형성시 또는 추가의 반사막에 개구 형성시 하부전극 상면 또는 연결전극 상면이 영향을 받아 전기적 접촉이 저하되는 것을 방지한다.
또한, 연결전극이 폐루프 형상, 핑거 형상 등 다양하게 변경하여 복수의 개구를 연결함으로써, 전류가 더 균등하게 공급되게 하여 전류 편중에 의한 열화를 방지한다.
30: 제1 반도체층 40: 활성층 50: 제2 반도체층
60: 전류확산 도전막 41: 빛흡수 방지막
62,63: 비도전성 반사막 측 개구 64, 65: 절연막 측 개구
71,81: 하부전극 72,74: 제1 연결전극
82,84: 제2 연결전극 91: 비도전성 반사막
95: 절연막 75: 제1 상부전극 85: 제2 상부전극

Claims (11)

  1. 반도체 발광소자에 있어서,
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층;
    제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극부;
    제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부; 그리고
    활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성되며, 제1 개구가 형성된 비도전성 반사막;을 포함하며,
    제1 전극부와 제2 전극부 중의 적어도 하나는:
    제1 개구에 대응하는 섬형(island type) 하부전극;으로서, 제1 개구에 의해 적어도 일부가 노출되는 하부전극; 그리고
    비도전성 반사막 위에 구비되며, 제1 개구를 통해 하부전극과 전기적으로 연결되는 연결전극;을 구비하며,
    하부전극은:
    복수의 반도체층과 비도전성 반사막 사이에 개재된 접촉층;
    접촉층 위에 형성된 반사층;
    반사층 위에 형성된 확산방지층;
    확산방지층 위에 형성된 산화방지층; 그리고
    산화방지층 위에 형성된 식각방지층;을 포함하며,
    제1 개구에 대응하는 식각방지층은 제거되며, 제1 개구를 채우는 연결전극이 산화방지층에 접촉하는 것을 특징으로 하는 반도체 발광소자.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    비도전성 반사막은:
    분포 브래그 리플렉터(Distributed Bragg Reflector);
    복수의 반도체층과 분포 브래그 리플렉터 사이에 개재되며, 분포 브래그 리플렉터보다 작은 굴절률을 가지는 유전체막; 그리고
    분포 브래그 리플렉터와 연결전극 사이에 개재되며, 분포 브래그 리플렉터보다 작은 굴절률을 가지는 클래드 막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  5. 반도체 발광소자에 있어서,
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층;
    제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극부;
    제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부; 그리고
    활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성되며, 제1 개구가 형성된 비도전성 반사막;을 포함하며,
    제1 전극부와 제2 전극부 중의 적어도 하나는:
    제1 개구에 대응하는 섬형(island type) 하부전극;으로서, 제1 개구에 의해 적어도 일부가 노출되는 하부전극; 그리고
    비도전성 반사막 위에 구비되며, 제1 개구를 통해 하부전극과 전기적으로 연결되는 연결전극;을 구비하며,
    제1 개구에 의해 하부전극 주변이 노출되며, 연결전극은 하부전극의 상면 및 측면에 접하고,
    제2 전극부는 하부전극 및 연결전극을 포함하며,
    비도전성 반사막에는 식각되어 주변과의 높이차가 감소된 노출면이 형성되며, 노출면은 제2 전극부의 하부전극을 노출하는 제1 개구의 상부 림(rim)을 이루는 것을 특징으로 하는 반도체 발광소자.
  6. 반도체 발광소자에 있어서,
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층;
    제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극부;
    제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부;
    활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성되며, 제1 개구가 형성된 비도전성 반사막; 그리고
    비도전성 반사막 위에 형성된 분포 브래그 리플렉터를 가지며, 제1 전극부 및 제2 전극부와 전기적으로 절연되는 중립막(neutral layer);을 포함하며,
    제1 전극부와 제2 전극부 중의 적어도 하나는:
    제1 개구에 대응하는 섬형(island type) 하부전극;으로서, 제1 개구에 의해 적어도 일부가 노출되는 하부전극;
    비도전성 반사막과 중립막 사이에 구비되며, 제1 개구를 통해 하부전극과 전기적으로 연결되는 연결전극; 그리고
    중립막 위에 형성되며 중립막을 관통하여 연결전극과 전기적으로 연결되는 상부전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  7. 청구항 6에 있어서,
    비도전성 반사막은 분포 브래그 리플렉터를 포함하는 것을 특징으로 하는 반도체 발광소자.
  8. 청구항 6에 있어서,
    중립막은;
    비도전성 반사막 위에 형성된 절연막; 그리고
    절연막에 의해 상부전극 및 연결전극과 절연된 금속 반사막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  9. 청구항 6에 있어서,
    비도전성 반사막에는 복수의 제1 개구가 형성되며,
    제1 전극부 및 제2 전극부가 각각 하부전극, 연결전극 및 상부전극을 포함하며,
    제1 전극부의 연결전극 및 제2 전극부의 연결전극 중 적어도 하나는 폐루프(closed loop) 형상을 가지며 복수의 제1 개구를 연결하고,
    평면도(top view) 상으로 관찰할 때,
    중심에 가장 가까운 폐루프 형상의 전극은 제1 전극부의 연결전극이며,
    중심에 가장 가까운 폐루프 형상의 제1 전극부의 연결전극 내측에 적어도 하나의 제2 하부전극이 구비되는 것을 특징으로 하는 반도체 발광소자.
  10. 청구항 6에 있어서,
    비도전성 반사막에는 복수의 제1 개구가 형성되며,
    제1 전극부 및 제2 전극부가 각각 하부전극, 연결전극 및 상부전극을 포함하며,
    제1 전극부의 연결전극 및 제2 전극부의 연결전극 중 적어도 하나는 폐루프(closed loop) 형상을 가지며 복수의 제1 개구를 연결하고,
    평면도(top view) 상으로 관찰할 때,
    중심에 가장 가까운 폐루프 형상의 전극은 제2 전극부의 연결전극이며,
    중심에 가장 가까운 폐루프 형상의 제2 전극부의 연결전극 내측에 적어도 하나의 제2 하부전극이 구비되는 것을 특징으로 하는 반도체 발광소자.
  11. 반도체 발광소자에 있어서,
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층;
    제1 반도체층과 전기적으로 연통하며 전자와 정공 중 하나를 공급하는 제1 전극부;
    제2 반도체층과 전기적으로 연통하며 전자와 정공 중 나머지 하나를 공급하는 제2 전극부; 그리고
    활성층에서 생성된 빛을 제1 반도체층 측으로 반사하도록 복수의 반도체층 위에 형성되며, 복수의 제1 개구가 형성된 비도전성 반사막;을 포함하며,
    제1 전극부 및 제2 전극부가 각각:
    제1 개구에 대응하는 섬형(island type) 하부전극;으로서, 제1 개구에 의해 적어도 일부가 노출되는 하부전극; 그리고
    비도전성 반사막 위에 구비되며, 제1 개구를 통해 하부전극과 전기적으로 연결되는 연결전극;을 포함하며,
    제1 전극부의 연결전극은; 복수의 하부전극을 연결하며 외부와 본딩되는 제1 패드부;와, 제1 패드부로부터 뻗으며 복수의 하부전극을 연결하는 제1 전류확산부;를 포함하며,
    제2 전극부의 연결전극은; 제1 전류확산부 둘레에 형성되어 복수의 하부전극을 연결하며 외부와 본딩되는 제2 패드부;와 제2 패드부로부터 이어져 제1 패드부 둘레에 형성되며 복수의 하부전극을 연결하는 제2 전류확산부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
KR1020140072872A 2013-10-11 2014-06-16 반도체 발광소자 KR101591969B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140072872A KR101591969B1 (ko) 2014-06-16 2014-06-16 반도체 발광소자
PCT/KR2014/009591 WO2015053600A1 (ko) 2013-10-11 2014-10-13 반도체 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140072872A KR101591969B1 (ko) 2014-06-16 2014-06-16 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20150144402A KR20150144402A (ko) 2015-12-28
KR101591969B1 true KR101591969B1 (ko) 2016-02-05

Family

ID=55084716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140072872A KR101591969B1 (ko) 2013-10-11 2014-06-16 반도체 발광소자

Country Status (1)

Country Link
KR (1) KR101591969B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101928312B1 (ko) * 2017-03-03 2019-03-12 주식회사 세미콘라이트 반도체 발광소자
KR20220003280A (ko) * 2020-07-01 2022-01-10 주식회사 에스엘바이오닉스 반도체 발광소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282930A (ja) 2007-05-09 2008-11-20 Toyoda Gosei Co Ltd 発光装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282930A (ja) 2007-05-09 2008-11-20 Toyoda Gosei Co Ltd 発光装置

Also Published As

Publication number Publication date
KR20150144402A (ko) 2015-12-28

Similar Documents

Publication Publication Date Title
US10008635B2 (en) Semiconductor light-emitting element
US9748446B2 (en) Semiconductor light emitting device
KR101368720B1 (ko) 반도체 발광소자
CN108475715B (zh) 半导体发光元件
KR101561203B1 (ko) 반도체 발광소자
KR20150055390A (ko) 반도체 발광소자
KR101638120B1 (ko) 반도체 발광소자
KR101609763B1 (ko) 반도체 발광소자
KR20150141198A (ko) 반도체 발광소자
KR101604092B1 (ko) 반도체 발광소자
KR101489375B1 (ko) 반도체 발광소자
KR101591969B1 (ko) 반도체 발광소자
KR101578484B1 (ko) 반도체 발광소자
KR101591966B1 (ko) 반도체 발광소자 및 이의 제조방법
KR101553639B1 (ko) 반도체 발광소자
KR101762259B1 (ko) 반도체 발광소자
KR101604095B1 (ko) 반도체 발광소자
KR20150114446A (ko) 반도체 발광소자
KR101628241B1 (ko) 반도체 발광소자
KR101544128B1 (ko) 반도체 발광소자
KR20180096546A (ko) 반도체 발광소자
KR101541430B1 (ko) 반도체 발광소자
KR101611480B1 (ko) 반도체 발광소자
KR101611481B1 (ko) 반도체 발광소자
KR101543728B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20181228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191231

Year of fee payment: 5