KR20180097539A - 3d 글래스 관통 비아 필터와 통합되는 2d 패시브 온 글래스 필터를 사용하는 멀티플렉서 설계 - Google Patents
3d 글래스 관통 비아 필터와 통합되는 2d 패시브 온 글래스 필터를 사용하는 멀티플렉서 설계 Download PDFInfo
- Publication number
- KR20180097539A KR20180097539A KR1020187016158A KR20187016158A KR20180097539A KR 20180097539 A KR20180097539 A KR 20180097539A KR 1020187016158 A KR1020187016158 A KR 1020187016158A KR 20187016158 A KR20187016158 A KR 20187016158A KR 20180097539 A KR20180097539 A KR 20180097539A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- multiplexer
- passive
- passive substrate
- inductor
- Prior art date
Links
- 239000011521 glass Substances 0.000 title claims description 37
- 238000013461 design Methods 0.000 title description 47
- 239000000758 substrate Substances 0.000 claims abstract description 152
- 239000003990 capacitor Substances 0.000 claims abstract description 59
- 230000008878 coupling Effects 0.000 claims abstract description 26
- 238000010168 coupling process Methods 0.000 claims abstract description 26
- 238000005859 coupling reaction Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 72
- 230000008569 process Effects 0.000 claims description 27
- 238000004891 communication Methods 0.000 claims description 13
- 238000007639 printing Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 14
- 238000003860 storage Methods 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 230000015654 memory Effects 0.000 description 7
- 230000002776 aggregation Effects 0.000 description 6
- 238000004220 aggregation Methods 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000003570 air Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000013479 data entry Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
- H03H7/463—Duplexers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters And Equalizers (AREA)
- Transceivers (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing & Machinery (AREA)
Abstract
멀티플렉서 구조는 패시브 기판을 포함한다. 멀티플렉서 구조는 또한 패시브 기판 상의 고대역 필터를 포함할 수 있다. 고대역 필터는 패시브 기판 상에 2D 평면 나선형 인덕터(들)를 포함할 수 있다. 멀티플렉서 구조는 패시브 기판 상에 저대역 필터를 더 포함할 수 있다. 저대역 필터는 패시브 기판 상에 3D 기판-관통 인덕터 및 제 1 커패시터(들)를 포함할 수 있다. 멀티플렉서 구조는 또한, 고대역 필터와 저대역 필터를 커플링하는 기판 관통 비아(through substrate via)(들)를 포함할 수 있다.
Description
[0001]
본 출원은, “MULTIPLEXER DESIGN USING A 2D PASSIVE ON GLASS FILTER INTEGRATED WITH A 3D THROUGH GLASS VIA FILTER”이란 명칭으로 2015년 12월 28일자로 출원된 미국 가특허출원 제62/271,893호에 대한 우선권을 35 U.S.C. § 119(e) 하에서 주장하며, 이 가출원의 개시는 그 전체가 본원에 인용에 의해 명시적으로 포함된다.
[0002]
본 개시는 일반적으로 집적 회로(IC)들에 관한 것이다. 더욱 상세하게는, 본 개시는 3D TGV(glass through via) 필터와 통합된 2D POG(passive on glass) 필터를 사용하는 멀티플렉서 설계에 관한 것이다.
[0003]
무선 통신에 대해, 다이플렉서(diplexer)는 캐리어 어그리게이션 시스템에서 전달되는 신호들을 프로세싱하는데 도움이 될 수 있다. 캐리어 어그리게이션 시스템에서, 신호들은 고대역 및 저대역 주파수들 둘 모두와 통신된다. 칩셋에서, 다이플렉서는 일반적으로 고성능을 보장하기 위해 안테나와 튜너(또는 RF(radio frequency) 스위치) 사이에 삽입된다. 일반적으로, 다이플렉서 설계는 인덕터들 및 커패시터들을 포함한다. 다이플렉서는 고품질 팩터(또는 하이 Q-팩터)를 갖는 인덕터들 및 커패시터들을 사용함으로써 고성능을 달성할 수 있다. 고성능 다이플렉서들은 또한, 컴포넌트들 간의 전자기 커플링을 감소시킴으로써 달성될 수 있으며, 이는 컴포넌트들의 방향 및 지오메트리(geometry)의 어레인지먼트(arrangement)를 통해 달성될 수 있다. 다이플렉서 성능은 소정의 주파수들에서 삽입 손실 및 거절(예를 들어, 데시벨(dB)로 표현되는 양들)을 측정함으로써 정량화될 수 있다.
[0004]
다이플렉서 제조 프로세스는 전압-제어 커패시터들(버랙터들), 스위치드-어레이 커패시터들 또는 다른 유사한 커패시터들을 제조하기 위한 프로세스들과 같은 표준 반도체 프로세스들과 호환 가능할 수 있다. 단일 기판 상에 다이플렉서 설계의 컴포넌트들을 제조하는 것이 유리할 수 있다. 단일 기판 상의 제조는 또한, 다양한 상이한 파라미터들을 통해 튜닝되는 튜닝 가능한 다이플렉서를 가능하게 할 수 있다.
[0005]
고성능 다이플렉서들을 효율적이고 비용-효과적인 방식으로 제조하는 것은 문제의 소지가 있다. 다이플렉서에서 인덕터들 및 커패시터들의 Q를 증가시키는 것이 또한 이슈이다. 다이플렉서의 크기를 감소시키고 자원들을 가장 경제적으로 사용하면서, 다이플렉서의 다양한 컴포넌트들 간의 전자기 커플링을 감소시키는 것이 유리할 것이다.
[0006]
멀티플렉서 구조는 패시브 기판을 포함한다. 멀티플렉서 구조는 또한 패시브 기판 상의 고대역 필터를 포함할 수 있다. 고대역 필터는 패시브 기판 상의 2D 평면 나선형 인덕터(들)를 포함할 수 있다. 멀티플렉서 구조는 패시브 기판 상의 저대역 필터를 더 포함할 수 있다. 저대역 필터는 패시브 기판 상의 3D 기판-관통(through-substrate) 인덕터 및 제 1 커패시터(들)를 포함할 수 있다. 멀티플렉서 구조는 또한, 고대역 필터와 저대역 필터를 커플링하는 기판 관통 비아(through substrate via)(들)를 포함할 수 있다.
[0007]
패시브 기판 패널로부터 멀티플렉서 구조를 구성하는 방법은 패시브 기판 패널 상에 고대역 필터를 제조하는 단계를 포함할 수 있다. 고대역 필터는 패시브 기판 패널 상의 2D 평면 나선형 인덕터(들)를 포함할 수 있다. 방법은 또한, 패시브 기판 패널 상에 저대역 필터를 제조하는 단계를 포함할 수 있다. 저대역 필터는 패시브 기판 패널 상의 3D 기판-관통 인덕터 및 제 1 커패시터(들)를 포함할 수 있다. 방법은 고대역 필터와 저대역 필터를 커플링하는 패시브 기판 패널을 관통하는 비아를 제조하는 단계를 더 포함할 수 있다.
[0008]
멀티플렉서 구조는 패시브 기판을 포함한다. 멀티플렉서 구조는 또한, 패시브 기판 상의 고대역 필터를 포함할 수 있다. 고대역 필터는 패시브 기판 상의 2D 평면 나선형 인덕터(들)를 포함할 수 있다. 멀티플렉서 구조는 패시브 기판 상의 저대역 필터를 더 포함할 수 있다. 저대역 필터는 패시브 기판 상의 3D 기판-관통 인덕터 및 제 1 커패시터(들)를 포함할 수 있다. 멀티플렉서 구조는 또한, 고대역 필터와 저대역 필터를 커플링하기 위한 수단을 포함할 수 있다.
[0009]
RF(radio frequency) 프론트 엔드 모듈은 멀티플렉서 구조를 포함할 수 있다. 멀티플렉서 구조는 패시브 기판 상의 고대역 필터를 포함할 수 있다. 고대역 필터는 패시브 기판 상의 2D 평면 나선형 인덕터(들)를 포함할 수 있다. 멀티플렉서 구조는 또한, 패시브 기판 상의 저대역 필터를 포함할 수 있다. 저대역 필터는 패시브 기판 상의 3D 기판-관통 인덕터 및 제 1 커패시터(들)를 포함할 수 있다. 멀티플렉서 구조는 추가로, 고대역 필터와 저대역 필터를 커플링하는 기판 관통 비아(through substrate via)(들)를 포함할 수 있다. RF 프론트 엔드 모듈은 또한 멀티플렉서 구조의 출력에 커플링되는 안테나를 포함할 수 있다.
[0010]
이것은, 후속하는 상세한 설명이 더 양호하게 이해될 수 있도록 하기 위해, 본 개시의 특성들 및 기술적 이점들을 다소 광범위하게 약술하였다. 본 개시의 부가적인 특징들 및 이점들은 아래에서 설명될 것이다. 본 개시는 본 개시의 동일한 목적들을 수행하기 위해 다른 구조들을 변경 또는 설계하기 위한 기반으로서 용이하게 이용될 수도 있다는 것이 당업자들에 의해 인지되어야 한다. 또한, 그러한 등가 구성들이 첨부된 청구항들에 기술된 바와 같은 본 개시의 교시를 벗어나지 않는다는 것이 당업자들에 의해 인지되어야 한다. 추가적인 목적들 및 이점들과 함께, 본 개시의 구성 및 동작 방법 둘 모두에 대해 본 개시의 특성인 것으로 여겨지는 신규한 특징들은, 첨부 도면들과 관련하여 고려될 경우 다음의 설명으로부터 더 양호하게 이해될 것이다. 그러나, 도면들의 각각이 단지 예시 및 설명의 목적을 위해 제공되며, 본 개시의 제한들의 정의로서 의도되지 않는다는 것이 명백히 이해될 것이다.
[0011]
본 개시의 더 완전한 이해를 위해, 첨부 도면들과 함께 취해진 다음의 설명에 대한 참조가 이제 행해진다.
[0012] 도 1a는 본 개시의 양상에 따른, 다이플렉서를 사용하는 RFFE(RF(radio frequency) front end) 모듈의 개략도이다.
[0013] 도 1b는 본 개시의 양상들에 따른, 캐리어 어그리게이션을 제공하기 위해 칩셋에 대해 다이플렉서를 사용하는 RFFE(RF(radio frequency) front end) 모듈 및 WiFi 모듈의 개략도이다.
[0014] 도 2a는 본 개시의 양상에 따른 다이플렉서 설계의 개략도이다.
[0015] 도 2b는 본 개시의 양상에 따른 도 2a의 다이플렉서 설계의 성능을 예시하는 그래프이다.
[0016] 도 2c는 본 개시의 양상에 따른 도 2a의 다이플렉서 설계를 추가로 예시하는 도면이다.
[0017] 도 3a는 본 개시의 양상에 따른 다이플렉서 설계의 레이아웃의 평면도이다.
[0018] 도 3b는 본 개시의 양상에 따른 도 3a의 다이플렉서 설계의 단면도를 도시한다.
[0019] 도 4a는 본 개시의 양상에 따른 다이플렉서 설계의 레이아웃의 평면도이다.
[0020] 도 4b는 본 개시의 양상에 따른 도 4a의 다이플렉서 설계의 단면도를 도시한다.
[0021] 도 5a는 본 개시의 양상들에 따른, 고품질(Q)-팩터 RF(radio frequency) 애플리케이션을 위해 3D 필터와 통합된 2D 필터를 사용하는 멀티플렉서 구조를 예시한다.
[0022] 도 5b는 본 개시의 양상들에 따른, 고품질(Q)-팩터 RF(radio frequency) 애플리케이션을 위해 3D 필터와 통합된 2D 필터를 포함하는, 도 5a의 멀티플렉서 구조의 컴포넌트들의 평면도를 예시한다.
[0023] 도 6은 본 개시의 양상들에 따른 멀티플렉서 구조를 제조하는 방법을 예시하는 프로세스 흐름도이다.
[0024] 도 7은 본 개시의 구성이 유리하게 이용될 수 있는 예시적인 무선 통신 시스템을 도시하는 블록도이다.
[0025] 도 8은 일 구성에 따른 반도체 컴포넌트의 회로, 레이아웃(layout), 및 로직 설계를 위해 사용되는 설계 워크스테이션을 예시하는 블록도이다.
[0012] 도 1a는 본 개시의 양상에 따른, 다이플렉서를 사용하는 RFFE(RF(radio frequency) front end) 모듈의 개략도이다.
[0013] 도 1b는 본 개시의 양상들에 따른, 캐리어 어그리게이션을 제공하기 위해 칩셋에 대해 다이플렉서를 사용하는 RFFE(RF(radio frequency) front end) 모듈 및 WiFi 모듈의 개략도이다.
[0014] 도 2a는 본 개시의 양상에 따른 다이플렉서 설계의 개략도이다.
[0015] 도 2b는 본 개시의 양상에 따른 도 2a의 다이플렉서 설계의 성능을 예시하는 그래프이다.
[0016] 도 2c는 본 개시의 양상에 따른 도 2a의 다이플렉서 설계를 추가로 예시하는 도면이다.
[0017] 도 3a는 본 개시의 양상에 따른 다이플렉서 설계의 레이아웃의 평면도이다.
[0018] 도 3b는 본 개시의 양상에 따른 도 3a의 다이플렉서 설계의 단면도를 도시한다.
[0019] 도 4a는 본 개시의 양상에 따른 다이플렉서 설계의 레이아웃의 평면도이다.
[0020] 도 4b는 본 개시의 양상에 따른 도 4a의 다이플렉서 설계의 단면도를 도시한다.
[0021] 도 5a는 본 개시의 양상들에 따른, 고품질(Q)-팩터 RF(radio frequency) 애플리케이션을 위해 3D 필터와 통합된 2D 필터를 사용하는 멀티플렉서 구조를 예시한다.
[0022] 도 5b는 본 개시의 양상들에 따른, 고품질(Q)-팩터 RF(radio frequency) 애플리케이션을 위해 3D 필터와 통합된 2D 필터를 포함하는, 도 5a의 멀티플렉서 구조의 컴포넌트들의 평면도를 예시한다.
[0023] 도 6은 본 개시의 양상들에 따른 멀티플렉서 구조를 제조하는 방법을 예시하는 프로세스 흐름도이다.
[0024] 도 7은 본 개시의 구성이 유리하게 이용될 수 있는 예시적인 무선 통신 시스템을 도시하는 블록도이다.
[0025] 도 8은 일 구성에 따른 반도체 컴포넌트의 회로, 레이아웃(layout), 및 로직 설계를 위해 사용되는 설계 워크스테이션을 예시하는 블록도이다.
[0026]
첨부된 도면들과 관련하여 아래에 기술되는 상세한 설명은 다양한 구성들의 설명으로서 의도되며, 본원에서 설명된 개념들이 실시될 수 있는 유일한 구성들을 표현하도록 의도되진 않는다. 상세한 설명은 다양한 개념들의 완전한 이해를 제공하려는 목적을 위한 특정한 세부사항들을 포함한다. 그러나, 이들 개념들이 이들 특정한 세부사항들 없이도 실시될 수도 있다는 것이 당업자들에게는 명백할 것이다. 일부 경우들에서, 잘 알려진 구조들 및 컴포넌트들은 그러한 개념들을 불명료하게 하는 것을 방지하기 위해 블록도 형태로 도시된다. 본원에서 설명된 바와 같은, “및/또는”이란 용어의 사용은 “포괄적 논리합(inclusive OR)”을 표현하도록 의도되고, “또는”이란 용어의 사용은 “배타적 논리합(exclusive OR)”을 표현하도록 의도된다.
[0027]
모바일 RF(radio frequency) 칩 설계들(예를 들어, 모바일 RF 트랜시버들)은 비용 및 전력 소비 고려사항들로 인해 딥 서브-미크론 프로세스 노드(deep sub-micron process node)로 이동했다. 모바일 RF 트랜시버들의 설계 복잡성은 캐리어 어그리게이션과 같은 통신 강화들을 지원하기 위해 부가된 회로 기능들에 의해 추가로 복잡해진다. 모바일 RF 트랜시버들의 추가의 설계 난제들은 미스매치, 노이즈 및 다른 성능 고려사항들을 포함한 아날로그/RF 성능 고려사항들을 포함한다. 이러한 모바일 RF 트랜시버들의 설계는 예를 들어, 공진을 억제하고 그리고/또는 필터링, 바이패싱 및 커플링을 수행하기 위한 패시브 디바이스들의 사용을 포함한다.
[0028]
현대 반도체 칩 제품들의 성공적인 제조는 이용되는 프로세스와 물질들 간의 상호작용(interplay)을 포함한다. 특히, 백-엔드-오브-라인(back-end-of-line; BEOL) 프로세스들에서 반도체 제조를 위한 도전성 물질 도금의 형성은 프로세스 흐름 중 점점 더 난제시 되는 부분이다. 이는 작은 피처 크기를 유지하는 관점에서 특히 그러하다. 작은 피처 크기를 유지하는 것의 동일 난제는 또한, 인덕터들 및 커패시터들과 같은 고성능 컴포넌트들이 매우 낮은 손실을 또한 가질 수 있는 고도의 절연성 기판 상에 구축되는 패시브 온 글래스(passive on glass; POG) 기술에 적용된다.
[0029]
패시브 온 글래스(passive on glass) 디바이스들은 표면 장착 기술 또는 다중-층 세라믹 칩들과 같은 다른 기술들에 비해 다양한 장점들을 가진 고성능 인덕터 및 커패시터 컴포넌트들을 포함한다. 이들 장점들은 크기가 보다 컴팩트해지고 더 작은 제조 변동들을 갖는다는 것을 포함한다. 패시브 온 글래스 디바이스들은 또한, 엄격한 낮은 삽입 손실 및 낮은 전력 소비 규격들을 충족시키는 보다 높은 품질(Q)-팩터 값을 포함한다. 인덕터들과 같은 디바이스들은 패시브 온 글래스 기술들을 통해 3D 구조들로서 구현될 수 있다. 3D 기판 관통 인덕터들 또는 다른 3D 디바이스들은 또한 그들의 3D 구현으로 인해 다수의 설계 제약들을 경험할 수 있다.
[0030]
인덕터는 인덕턴스 값에 따라 와이어 코일 내의 자기장에 에너지를 일시적으로 저장하는 데 사용되는 전기 디바이스의 예이다. 이 인덕턴스 값은 전압 대 인덕터를 통과하는 전류의 변화율의 비의 측정(measure)을 제공한다. 인덕터를 통해 흐르는 전류가 변할 때, 에너지가 코일의 자기장에 일시적으로 저장된다. 인덕터의 자기장 저장 능력 외에도, 인덕터들은 종종 라디오 장비와 같은 교류(AC) 전자 장비에 사용된다. 예를 들어, 모바일 RF 트랜시버들의 설계는 고주파수에서 자기 손실을 감소시키면서 개선된 인덕턴스 밀도를 갖는 인덕터들의 사용을 포함한다.
[0031]
본 개시의 다양한 양상들은 3D 글래스 관통 비아(through glass via; TGV) 필터들과 통합된 2D POG(passive on glass) 필터들을 사용하는 멀티플렉서들의 제조를 위한 기술들을 제공한다. 멀티플렉서 구조의 반도체 제조를 위한 프로세스 흐름은 프론드-엔드-오브-라인(front-end-of-line; FEOL) 프로세스들, 미들-오브-라인(middle-of-line; MOL) 프로세스들 및 BEOL(back-end-of-line) 프로세스들을 포함할 수 있다. "층"이라는 용어는 필름을 포함하며, 달리 언급되지 않는 한 수직 또는 수평 두께를 나타내는 것으로 해석되지 않는다는 것이 이해될 것이다. 본원에서 설명된 바와 같은, "기판"이라는 용어는 다이싱된 웨이퍼의 기판을 지칭할 수 있거나 또는 다이싱되지 않은 웨이퍼의 기판을 지칭할 수 있다. 유사하게, 칩 및 다이라는 용어들은 상호 교환 가능하게(이러한 상호교환이 혼동을 유발하지 않는다면) 사용될 수 있다.
[0032]
본원에서 설명된 바와 같은, 백-엔드-오브-라인 인터커넥트(interconnect) 층들은 집적 회로의 프론트-엔드-오브-라인 활성 디바이스들에 대한 전기적 커플링을 위한 도전성 인터커넥트 층들(예를 들어, 금속 1(M1), 금속 2(M2), 금속 3(M3) 등)을 지칭할 수 있다. 백-엔드-오브-라인 인터커넥트 층들은, 예를 들어 M1을 집적 회로의 OD(oxide diffusion) 층에 연결하기 위해 미들-오브-라인 인터커넥트 층들에 전기적으로 커플링될 수 있다. 백-엔드-오브-라인 제 1 비아(V2)는 M2를 M3 또는 백-엔드-오브-라인 인터커넥트 층들의 다른 것들에 연결할 수 있다.
[0033]
본 개시의 양상들은 고 품질(Q)-팩터 RF(radio frequency) 애플리케이션들을 위해 3D TGV(through glass via) 필터들과 통합된 2D POG(passive on glass) 필터들을 사용하는 멀티플렉서들을 설명한다. 일 어레인지먼트에서, 멀티플렉서 구조는 패시브 기판 상의 고대역(HB) 필터를 포함한다. 고대역 필터는 패시브 기판 상의 2D 나선형 인덕터를 포함한다. 멀티플렉서 구조는 또한 패시브 기판 상에 저대역(LB) 필터를 포함한다. 저대역 필터는 패시브 기판 상의 3D 인덕터 및 제 1 커패시터를 포함한다. 멀티플렉서 구조는 추가로, 고대역 필터와 저대역 필터를 커플링하는 적어도 하나의 기판 관통 비아(through substrate via)을 포함한다. 본 개시의 일 양상에서, 고대역 필터 및 저대역 필터는 양면(two-sided) 멀티플렉서 구조를 제공하도록 글래스 기판의 대향하는 표면들 상에 배열된다. 이러한 어레인지먼트에서, 고대역 필터는 패시브 기판의 제 1 표면 상의 제 2 커패시터를 포함한다. 대안적으로, 고대역 필터 및 저대역 필터는 제 1 표면에 대향하는 패시브 기판의 제 2 표면 상의 제 1 커패시터를 공유할 수 있다.
[0034]
도 1a는 본 개시의 양상에 따른, 다이플렉서(200)를 사용하는 RF(radio frequency) 프론트 엔드(RFFE) 모듈(100)의 개략도이다. RF 프론트 엔드 모듈(100)은 전력 증폭기(102), 듀플렉서/필터(104) 및 RF(radio frequency) 스위치 모듈(106)을 포함한다. 전력 증폭기(102)는 송신을 위해 신호(들)를 소정의 전력 레벨로 증폭한다. 듀플렉서/필터(104)는 주파수, 삽입 손실, 거절 또는 다른 유사한 파라미터들을 포함하는 다양한 상이한 파라미터들에 따라 입력/출력 신호들을 필터링한다. 또한, RF 스위치 모듈(106)은 RF 프론트 엔드 모듈(100)의 잔여부로 전달하기 위해 입력 신호들 중 소정의 부분들을 선택할 수 있다.
[0035]
RF 프론트 엔드 모듈(100)은 또한 튜너 회로(112)(예를 들어, 제 1 튜너 회로(112A) 및 제 2 튜너 회로(112B)), 다이플렉서(200), 커패시터(116), 인덕터(118), 접지 단자(115) 및 안테나(114)를 포함한다. 튜너 회로(112)(예를 들어, 제 1 튜너 회로(112A) 및 제 2 튜너 회로(112B))는 튜너, PDET(portable data entry terminal) 및 HKADC(house keeping analog to digital converter)와 같은 컴포넌트들을 포함한다. 튜너 회로(112)는 안테나(114)에 대한 임피던스 튜닝(예를 들어, VSWR(voltage standing wave ratio) 최적화)을 수행할 수 있다. RF 프론트 엔드 모듈(100)은 또한 무선 트랜시버(wireless transceiver; WTR)(120)에 커플링되는 패시브 결합기(108)를 포함한다. 패시브 결합기(108)는 제 1 튜너 회로(112A) 및 제 2 튜너 회로(112B)로부터의 검출된 전력을 결합한다. 무선 트랜시버(120)는 패시브 결합기(108)로부터의 정보를 프로세싱하고 이 정보를 모뎀(130)(예를 들어, MSM(mobile station modem))에 제공한다. 모뎀(130)은 애플리케이션 프로세서(application processor; AP)(140)에 디지털 신호를 제공한다.
[0036]
도 1a에 도시된 바와 같이, 다이플렉서(200)는 튜너 회로(112)의 튜너 컴포넌트와 커패시터(116), 인덕터(118) 및 안테나(114) 사이에 있다. 다이플렉서(200)는 RF 프론트 엔드 모듈(100)로부터 무선 트랜시버(120), 모뎀(130) 및 애플리케이션 프로세서(140)를 포함하는 칩셋으로 높은 시스템 성능을 제공하기 위해 안테나(114)와 튜너 회로(112) 사이에 배치될 수 있다. 또한, 다이플렉서(200)는 고대역 주파수들 및 저대역 주파수들 둘 모두 상에서 주파수 도메인 멀티플렉싱을 수행한다. 다이플렉서(200)가 입력 신호들 상에서 그의 주파수 멀티플렉싱 기능들을 수행한 후, 다이플렉서(200)의 출력은 커패시터(116) 및 인덕터(118)를 포함하는 선택적인 LC(인덕터/커패시터) 네트워크에 공급된다. LC 네트워크는, 원할 때, 안테나(114)에 대한 추가의 임피던스 매칭 컴포넌트들을 제공할 수 있다. 그 후, 특정 주파수를 갖는 신호가 안테나(114)에 의해 송신되거나 수신된다. 단일 커패시터 및 인덕터가 도시되지만, 다수의 컴포넌트들이 또한 고려된다.
[0037]
도 1b는 본 개시의 양상에 따른, 캐리어 어그리게이션을 제공하기 위해 칩셋(160)에 대해 제 1 다이플렉서(200-1)를 포함하는 WiFi 모듈(170) 및 제 2 다이플렉서(200-2)를 포함하는 RF 프론트 엔드 모듈(150)의 개략도이다. WiFi 모듈(170)은 안테나(192)를 무선 로컬 영역 네트워크 모듈(예를 들어, WLAN 모듈(172))에 통신 가능하게 커플링하는 제 1 다이플렉서(200-1)를 포함한다. RF 프론트 엔드 모듈(150)은 듀플렉서(180)를 통해 안테나(194)를 무선 트랜시버(WTR)(120)에 통신 가능하게 커플링하는 제 2 다이플렉서(200-2)를 포함한다. 무선 트랜시버(120) 및 WiFi 모듈(170)의 WLAN 모듈(172)은 전력 관리 집적 회로(power management integrated circuit; PMIC)(156)를 통해 전력 공급기(152)에 의해 전력이 공급되는 모뎀(MSM, 예를 들어, 기저대역 모뎀)(130)에 커플링된다. 칩셋(160)은 또한 신호 무결성을 제공하기 위해 커패시터들(162 및 164)은 물론, 인덕터(들)(166)를 포함한다. PMIC(156), 모뎀(130), 무선 트랜시버(120) 및 WLAN 모듈(172)은 각각 커패시터들(예를 들어, 158, 132, 122 및 174)을 포함하고 클록(154)에 따라 동작한다. 칩셋(160)의 다양한 인덕터 및 커패시터 컴포넌트들의 지오메트리 및 어레인지먼트는 컴포넌트들 간의 전자기 커플링을 감소시킬 수 있다.
[0038]
도 2a는 본 개시의 양상에 따른 다이플렉서(200)의 개략도이다. 다이플렉서(200)는 고대역(HB) 입력 포트(202), 저대역(LB) 입력 포트(204) 및 안테나(206)를 포함한다. 다이플렉서(200)의 고대역 경로는 입력 커패시터(218)(C5) 및 제 4 인덕터(240)(L4)와의 제 1 병렬 커플링 커패시터(242)(C2)를 포함한다. 고대역 경로는 또한 제 2 커패시터(216)(C4) 및 제 3 인덕터(230)(L3)와의 제 2 병렬 커플링 커패시터(232)(C3), 및 출력 커패시터(228)(C1)를 포함한다. 다이플렉서(200)의 저대역 경로는 입력 커패시터(214)(C6) 및 제 2 인덕터(220)(L2)와의 제 1 병렬 커플링 커패시터(222)(C7)를 포함한다. 저대역 경로는 또한 제 2 커패시터(212(C8)) 및 제 1 인덕터(210)(L1))를 포함한다. 다이플렉서(200)의 동작은 도 2b의 그래프(250)에 도시된 바와 같이, 제 1 인덕터(210), 제 2 인덕터(220), 제 3 인덕터(230) 및 제 4 인덕터(240)에 의해 제어된다.
[0039]
도 2b는 본 개시의 양상에 따른 다이플렉서 설계의 성능을 예시하는 그래프(250)이다. 그래프(250)의 x-축은 GHz(gigahertz)의 주파수를 반영하고 그래프(250)의 y-축은 dB(decibel) 등급을 반영한다. 고역 통과 필터 곡선(252)은 제 3 인덕터(230)(L3) 및 제 4 인덕터(240)(L4)의 주파수 응답(dB의 송신)이다. 저역 통과 필터 곡선(254)은 제 1 인덕터(210)(L1) 및 제 2 인덕터(220)(L2)의 주파수 응답(dB의 송신)이다. 도 2a의 다이플렉서 구성에서, 안테나 패드(예를 들어, 안테나(206))는 고대역 경로 및 저대역 경로 둘 모두에 대한 출력인 반면에, 입력 포트들(예를 들어, 고대역 입력 포트(202) 및 저대역 입력 포트(204))는 별개이다. 그래프(250)에 따라, 저역 통과 필터 곡선(254)을 충족시키는 것은, 고역 통과 필터 곡선(252)을 충족시키기 위한 인덕터들(예를 들어, 제 3 인덕터(230)(L3) 및 제 4 인덕터(240)(L4))보다 더 높은 성능 인덕터들(예를 들어, 제 1 인덕터(210)(L1) 및 제 2 인덕터(220)(L2))을 포함할 수 있다.
[0040]
도 2c는 본 개시의 양상에 따른 도 2a의 다이플렉서(200)를 추가로 예시하는 도면이다. 다이플렉서(200)는 고대역(HB) 입력 포트(202), 저대역(LB) 입력 포트(204) 및 출력 포트에 커플링되는 안테나(206)를 포함한다. 다이플렉서(200)의 고대역 경로는 고대역 안테나 스위치(260-1)를 포함한다. 다이플렉서(200)의 저대역 경로는 저대역 안테나 스위치(260-2)를 포함한다. RF 프론트 엔드 모듈을 포함하는 무선 디바이스는 무선 디바이스의 RF 입력 및 RF 출력을 위한 넓은 범위의 대역을 인에이블하도록 안테나 스위치들(260) 및 다이플렉서(200)를 사용할 수 있다. 또한, 안테나(206)는 다중 입력, 다중 출력(multiple input, multiple output; MIMO) 안테나일 수 있다. 다중 입력, 다중 출력 안테나들은 무선 디바이스의 RF 프론트 엔드가 캐리어 어그리게이션과 같은 특징들을 지원하기 위해 널리 사용될 것이다.
[0041]
도 3a는 본 개시의 양상에 따른 다이플렉서 설계(300)의 레이아웃의 평면도이다. 다이플렉서 설계(300)의 레이아웃은 2D 구성에 따라 도 2a로부터의 다이플렉서(200)의 개략도에 대응한다. 또한, 컴포넌트들은 패시브 기판(308)에(또는 그 상에) 구현된다. 본원에서 설명된 바와 같은, "패시브 기판"이라는 용어는 다이싱된 웨이퍼 또는 패널의 기판을 지칭할 수 있거나 또는 다이싱되지 않은 웨이퍼/패널의 기판을 지칭할 수 있다. 일 어레인지먼트에서, 패시브 기판은 글래스, 공기, 석영, 사파이어, 고-저항 실리콘 또는 다른 유사한 패시브 물질로 구성된다. 패시브 기판은 코어리스(coreless) 기판일 수 있다.
[0042]
다이플렉서 설계(300)는 고대역(HB) 입력 경로(302), 저대역(LB) 입력 경로(304) 및 안테나(306)를 포함한다. 이 어레인지먼트에서, 제 1 인덕터(310)(L1) 및 제 2 인덕터(320)(L2)는 2D 나선형 인덕터들을 사용하여 배열된다. 게다가, 제 3 인덕터(330) 및 제 4 인덕터(340)는 2D 나선형 인덕터들을 사용하여 또한 배열된다. 다양한 커패시터(예를 들어, C1 내지 C8)는 또한 도 2a에 도시된 구성에 따라 도시되고 배열된다. 2D 평면 인덕터들의 두께는 10 내지 30 마이크로미터의 범위 내에 있을 수 있다. 또한, 다이플렉서 설계(300)에 의해 점유되는 풋프린트는 인덕터들의 2D 평면 나선형 구성으로 인해 2 마이크로미터의 폭과 2.5 마이크로미터의 길이의 범위에 있을 수 있다. 이러한 어레인지먼트는 덜 복잡한 설계들을 사용하여 제조될 수 있지만, 이러한 어레인지먼트는 부가적인 공간을 소비한다.
[0043]
도 3b는 본 개시의 양상에 따른 도 3a의 다이플렉서 설계(300)의 단면도(350)를 도시한다. 예시를 위해, 제 1 인덕터(310)(L1) 및 제 2 인덕터(320)(L2)만이 패시브 기판(308)에 의해 지지되는 것으로서 도시된다.
[0044]
도 4a는 본 개시의 양상에 따른 다이플렉서 설계(400)의 레이아웃의 평면도이다. 다이플렉서 설계(400)의 레이아웃은 3D 구현에 따라 도 2a로부터의 다이플렉서(200)의 개략도에 대응한다. 또한, 컴포넌트들은 글래스, 공기, 석영, 사파이어, 고-저항 실리콘 또는 다른 유사한 패시브 재료로 구성된 패시브 기판(408)(도 4b 참조)에(또는 그 상에) 구현된다.
[0045]
도 4a에서 도시된 어레인지먼트에서, 다이플렉서 설계(400)는 또한 고대역(HB) 입력 경로(402), 저대역(LB) 입력 경로(404) 및 안테나(406)를 포함한다. 그러나, 이 어레인지먼트에서, 제 1 인덕터(410)(L1) 및 제 2 인덕터(420)(L2)는 3D 나선형 인덕터들을 사용하여 배열된다. 게다가, 제 3 인덕터(430) 및 제 4 인덕터(440)는 3D 나선형 인덕터들을 사용하여 또한 배열된다. 다양한 커패시터(예를 들어, C1 내지 C8)는 또한 도 2a에 도시된 구성에 따라 도시되고 배열된다. 그 결과, 도 3a 및 3b의 다이플렉서 설계(300)에 비해 2 밀리미터의 폭과 1.7 밀리미터의 길이의 범위에 있는 감소된 풋프린트가 다이플렉서 설계(400)에 의해 점유된다.
[0046]
도 4b는 본 개시의 양상에 따른 도 4a의 다이플렉서 설계(400)의 단면도(450)를 도시한다. 예시를 위해, 제 1 인덕터(410)(L1) 및 제 2 인덕터(420)(L2)만이 패시브 기판(408)에 의해 지지되는 것으로서 도시된다. 도 3a 내지 도 4b에 도시된 다양한 인덕터들 및 커패시터들의 구조들은 도시된 구조들로 제한되지 않고 임의의 구조들을 취할 수 있어서, 다이플렉서 설계들(300/400)의 레이아웃은 도 2a에 도시된 다이플렉서(200)의 가능한 구현들이다. 또한, 다이플렉서(200)의 다양한 인덕터 및 커패시터 컴포넌트들의 지오메트리 및 어레인지먼트는 컴포넌트들 간의 전자기 커플링을 추가로 감소시키도록 구성될 수 있다.
[0047]
도 4a의 도시된 구성에서, 인덕터들(예를 들어, 제 1 인덕터(410)(L1), 제 2 인덕터(420)(L2), 제 3 인덕터(430)(L3) 및 제 4 인덕터(440)(L4))는, 도 4b의 단면도에서 추가로 예시되는 일련의 트레이스들 및 기판 관통 비아들로서 3D 구성으로 구현되는 고성능 인덕터들이다. 도 4a 및 도 4b의 다이플렉서 설계(400)가 도 3a 및 도 3b의 다이플렉서 설계(300)보다 작은 풋 프린트를 점유하지만, 다이플렉서 설계(400)의 제조는 더 복잡하고 고성능 3D 인덕터들(예를 들어, 410, 420, 430 및 440)을 구현하기 위한 부가적인 비용을 포함한다.
[0048]
본 개시의 양상들에 따라, 제 1 인덕터(410) 및 제 2 인덕터(420)(도 4a)의 3D 구현은 예를 들어, 도 5a 및 도 5b에 도시된 바와 같이 제 3 인덕터(330) 및 제 4 인덕터(340)(도 3a)의 2D 구현과 통합될 수 있다. 특히, 저역 통과 필터 곡선(254)(도 2b)을 충족시키는 것이 더 높은 성능의 인덕터들을 포함할 수 있기 때문에, 제 1 인덕터(410) 및 제 2 인덕터(420)는 도 4a 및 도 4b에 도시된 더 높은 비용의 3D 어레인지먼트를 사용하여 구현될 수 있다. 반대로, 고역 통과 필터 곡선(252)을 충족시키는 것이 더 낮은 성능의 인덕터들을 포함할 수 있기 때문에, 제 3 인덕터(230)(L3) 및 제 4 인덕터(240)(L4)는 도 3a 및 도 3b에 도시된 더 낮은 비용의 그리고 단순화된 2D 어레인지먼트를 사용하여 구현될 수 있다.
[0049]
도 5a는 본 개시의 양상에 따른, 고품질(Q)-팩터 RF(radio frequency) 애플리케이션을 위해 3D 필터와 통합된 2D 필터를 사용하는 멀티플렉서 구조(500)를 예시한다. 일 어레인지먼트에서, 멀티플렉서 구조(500)는 패시브 기판(508) 상의 고대역(HB) 필터(502)를 포함한다. 본 개시의 일 양상에서, 패시브 기판(508)은 양면 인쇄 프로세스를 지원하는 패시브 기판 패널(예를 들어, 글래스 기판 패널)의 다이싱된 부분일 수 있다. 글래스 기판 패널은 예를 들어, 20 x 20 인치(20 "x 20") 길이 및 폭을 포함하는 치수들을 가질 수 있으며, 패널 두께는 300 내지 400 마이크론의 범위에 있다.
[0050]
이 어레인지먼트에서, 양면 인쇄 프로세스는 패시브 기판(508)의 제 1 표면(509-1) 상의 도전성 인터커넥트 층들(예를 들어, 금속 A(MA), 금속 B(MB), 금속 C(MC) 등)의 인쇄를 가능하게 한다. 이 양면 인쇄 프로세스는 또한 패시브 기판(508)의 제 2 표면(509-2) 상의 BEOL(back-end-of-line) 인터커넥트 층들(예를 들어, 금속 1(M1), 금속 2(M2), 금속 3(M3) 등)의 인쇄를 가능하게 한다. 본 개시의 양상들에 따라, 이 양면 인쇄 프로세스는 아래에서 추가로 상세히 설명되는 바와 같이 양면 멀티플렉서 구조를 가능하게 한다.
[0051]
고대역 필터는 패시브 기판(508) 상의 2D 나선형 인덕터(들)(예를 들어, 제 3 인덕터(530)(L3) 및 제 4 인덕터(540)(L4))를 포함한다. 멀티플렉서 구조(500)는 또한 패시브 기판(508) 상에 저대역(LB) 필터(504)를 포함한다. 저대역 필터(504)는 패시브 기판(508) 상의 3D 인덕터(들)(예를 들어, 제 1 인덕터(510)(L1) 및 제 2 인덕터(520)(L2)) 및 제 1 커패시터(C1)를 포함한다. 멀티플렉서 구조(500)는 추가로, 고대역 필터(502) 및 저대역 필터(504)를 커플링하는 기판 관통 비아(들)(VIA)를 포함한다.
[0052]
본 개시의 이러한 양상에서, 고대역 필터(502) 및 저대역 필터(504)는 양면 멀티플렉서 구조를 제공하도록 글래스 기판 패널의 대향하는 표면들 상에 배열된다. 이러한 어레인지먼트에서, 고대역 필터(502)는 패시브 기판(508)의 제 1 표면(509-1) 상의 제 2 커패시터(C2)를 포함한다. 대안적으로, 고대역 필터(502) 및 저대역 필터(504)는 제 1 표면(509-1)에 대향하는 패시브 기판(508)의 제 2 표면(509-2) 상의 제 1 커패시터(C1)를 공유할 수 있다. 일 어레인지먼트에서, 패시브 기판의 제 1 표면은 시스템 보드(예를 들어, PCB(printed circuit board))로부터의 말단인 양면 멀티플렉서의 후방-면이다.
[0053]
도 5a에 도시된 어레인지먼트에서, 제 1 커패시터(C1)는 패시브 기판(508)의 제 2 표면(509-2) 상에서 유전체 층(예를 들어, 알루미늄 산화물)에 의해 분리되는 BEOL(back-end-of-line) 인터커넥트 층들(M1 및 M2)로부터 형성된다. 이 어레인지먼트에서, 제 1 커패시터(C1)는 기판 관통 비아(V2)를 통해 BEOL 인터커넥트 층(M3)에 커플링된다. 또한, 제 2 커패시터(C2)는 패시브 기판(508)의 제 1 표면(509-1) 상에서 유전체에 의해 분리되는 도전성 인터커넥트 층들(MA 및 MB)로부터 형성된다. 제 3 인덕터(530)(L3) 및 제 4 인덕터(540)(L4)는 도전성 인터커넥트 층(MC)으로부터 형성될 수 있는 반면에, 제 1 인덕터(510)(L1) 및 제 2 인덕터(520)(L2)는 BEOL 인터커넥트 층(M1)으로부터 형성될 수 있다. 멀티플렉서 구조(500)는 또한 최종 패시베이션 층(VP)(예를 들어, 폴리이미드 또는 솔더 레지스트)에 의해 둘러싸인다.
[0054]
도 5b는 본 개시의 양상들에 따른, 하이 Q-팩터 RF 애플리케이션을 위해 3D 필터와 통합된 2D 필터를 포함하는, 도 5a의 멀티플렉서 구조(500)의 컴포넌트들의 평면도(550)를 예시한다. 이 어레인지먼트에서, 멀티플렉서 구조(500)의 면(side)(B)은 1mm × 2.5mm 풋프린트 내에서 2D 나선형 인덕터들로서 배열되는 제 3 인덕터(530)(L3) 및 제 4 인덕터(540)(L4)를 포함하는 고대역 필터(502)를 포함한다. 게다가, 멀티플렉서 구조(500)의 면(A)은 또한 1mm × 1.7mm 풋프린트 내에서 3D 나선형 인덕터들로서 배열되는 제 1 인덕터(510)(L1) 및 제 2 인덕터(520)(L2)를 포함하는 저대역 필터(504)를 포함한다. 멀티플렉서 구조(500)는 추가로, 고대역 필터(502) 및 저대역 필터(504)를 커플링하는 기판 관통 비아(들)(VIA)를 포함한다.
[0055]
도 6은 본 개시의 양상에 따른 멀티플렉서 구조를 구성하는 방법(600)을 예시하는 프로세스 흐름도이다. 블록(602)에서, 2D 평면 나선형 인덕터를 포함하는 고대역(HB) 필터가 패시브 기판 패널 상에 제조된다. 예를 들어, 도 5a에 도시된 바와 같이, 멀티플렉서 구조(500)는 패시브 기판(508)의 제 1 표면(509-1) 상의 고대역 필터(502)를 포함한다. 고대역 필터는 패시브 기판(508)의 제 1 표면(509-1) 상의 2D 평면 나선형 인덕터(들)(예를 들어, 제 3 인덕터(530)(L3) 및 제 4 인덕터(540)(L4))를 포함할 수 있다.
[0056]
위에서 언급된 바와 같이, 패시브 기판(508)은 다이싱 라인들을 따라 글래스 기판 패널을 다이싱함으로써 형성될 수 있으며, 이 다이싱 라인들은 본원에서 "다이싱 스트리트(dicing streets)"로서 지칭될 수 있다. 다이싱 라인들은 글래스 패널 기판이 조각들로 쪼개지거나 분리되는 곳을 표시한다. 다이싱 라인들은 글래스 패널 기판 상에 제조된 다양한 RF 회로들의 윤곽을 정의할 수 있다. 이 다이싱 프로세스는 물질 손실 없이 다이싱 스트리트를 따라 스크라이빙(scribing) 및 크래킹(cracking) 프로세스를 포함하는 스텔스(stealth) 다이싱 프로세스를 사용하여 수행될 수 있다. 스텔스 다이싱은 예를 들어, 다이싱 스트리트를 따라 톱날의 그라인딩(grinding)으로 인한 물질 손실을 포함하는, 실리콘의 다이싱과 구별될 수 있다.
[0057]
블록(604)에서, 3D 기판-관통 인덕터 및 제 1 커패시터를 포함하는 저대역(LB) 필터가 패시브 기판 패널 상에 제조된다. 예를 들어, 도 5a에 도시된 바와 같이, 멀티플렉서 구조(500)는 패시브 기판(508)의 제 2 표면(509-2) 상의 저대역 필터(504)를 포함한다. 저대역 필터는 패시브 기판(508)의 제 2 표면(509-2) 상의 3D 기판-관통 인덕터(들)(예를 들어, 제 1 인덕터(510)(L1) 및 제 2 인덕터(520)(L2)) 및 제 1 커패시터(C1)를 포함할 수 있다.
[0058]
블록(606)에서, 고대역 필터와 저대역 필터를 커플링하는 기판 관통 비아가 패시브 기판을 통해 제조된다. 도 5b에 도시된 바와 같이, 멀티플렉서 구조(500)는 추가로, 고대역 필터(502) 및 저대역 필터(504)를 커플링하는 기판 관통 비아(들)(VIA)를 포함한다. 방법(600)은 또한 패시브 기판의 제 1 표면 상에 적어도 하나의 제 2 커패시터를 제조하는 것을 포함할 수 있다. 본 개시의 양상들에 따라, 글래스 패널 기판에 대한 양면 인쇄 프로세스는 예를 들어, 도 5a에 도시된 바와 같은 양면 멀티플렉서 구조를 가능하게 한다. 언급된 순서로 도시되었지만, 멀티플렉서 구조를 구성하는 방법은, 블록(606)으로 시작하고 블록(602)으로 종결되는 반대 순서로 방법(600)을 수행하는 것을 포함(그러나 이에 제한되지 않음)하는 임의의 원하는 순서로 수행될 수 있다는 것이 인지되어야 한다.
[0059]
본 개시의 추가의 양상에 따라, 글래스 관통 비아 또는 기판 관통 비아 기술을 사용하는 멀티플렉서 구조들을 위한 회로가 설명된다. 멀티플렉서 구조는 패시브 기판의 대향하는 표면 상의 고대역 필터들 및 저대역 필터들을 포함한다. 멀티플렉서 구조는 추가로, 고대역 필터와 저대역 필터를 커플링하기 위한 수단을 포함한다. 커플링 수단은 도 5a에 도시된 기판 관통 비아일 수 있다. 다른 양상에서, 위에서 언급된 수단은, 위에서 언급된 수단에 의해 인용된 기능들을 수행하도록 구성된 임의의 모듈 또는 임의의 장치일 수 있다.
[0060]
본 개시의 다양한 양상들은 3D TGV(through glass via) 필터들과 통합된 2D POG(passive on glass) 필터들을 사용하는 멀티플렉서들의 제조를 위한 기술들을 제공한다. 본 개시의 양상들은 하이 Q-팩터 RF 애플리케이션들을 위해 3D TGV 필터들과 통합된 2D POG 필터들을 사용하는 멀티플렉서들을 설명한다. 일 어레인지먼트에서, 멀티플렉서 구조는 패시브 기판 상의 고대역(HB) 필터를 포함한다. 고대역 필터는 패시브 기판 상의 2D 나선형 인덕터를 포함한다. 멀티플렉서 구조는 또한 패시브 기판 상에 저대역(LB) 필터를 포함한다. 저대역 필터는 패시브 기판 상의 3D 인덕터 및 제 1 커패시터를 포함한다. 멀티플렉서 구조는 추가로, 고대역 필터와 저대역 필터를 커플링하는 적어도 하나의 기판 관통 비아를 포함한다.
[0061]
본 개시의 일 양상에서, 고대역 필터 및 저대역 필터는 양면(two-sided) 멀티플렉서 구조를 제공하도록 글래스 기판의 대향하는 표면들 상에 배열된다. 이러한 어레인지먼트에서, 고대역 필터는 패시브 기판의 제 1 표면 상의 제 2 커패시터를 포함한다. 대안적으로, 고대역 필터 및 저대역 필터는 제 1 표면에 대향하는 패시브 기판의 제 2 표면 상의 제 1 커패시터를 공유할 수 있다. 특히, 저역 통과 필터 곡선(254)(도 2b)을 충족시키는 것이 더 높은 성능의 인덕터들을 포함할 수 있기 때문에, 제 1 인덕터(410) 및 제 2 인덕터(420)는 도 4a 및 도 4b에 도시된 더 높은 비용의 3D 어레인지먼트를 사용하여 구현될 수 있다. 더 높은 성능의 인덕터들은 임계 대역들(예를 들어 저대역)에 대해 하이-Q, 고-밀도 3D 인덕터들일 수 있다. 반대로, 고역 통과 필터 곡선(252)을 충족시키는 것이 더 낮은 성능의 인덕터들을 포함할 수 있기 때문에, 제 3 인덕터(330)(L3) 및 제 4 인덕터(340)(L4)는 도 3a 및 도 3b에 도시된 더 낮은 비용의 그리고 단순화된 2D 평면 어레인지먼트를 사용하여 구현될 수 있다. 또한, 2D 필터들을 시스템 보드(예를 들어, PCB)에서 멀리 떨어지게 배치하는 것은 고객 특정 그라운드 플랜 영향을 제거할 수 있다.
[0062]
도 7은, 본 개시의 양상이 유리하게 이용될 수 있는 예시적인 무선 통신 시스템(700)을 도시하는 블록도이다. 예시의 목적들을 위해, 도 7은 3개의 원격 유닛들(720, 730, 및 750) 및 2개의 기지국들(740)을 도시한다. 무선 통신 시스템들은 훨씬 더 많은 원격 유닛들 및 기지국들을 가질 수 있다는 것이 인지될 것이다. 원격 유닛들(720, 730, 및 750)은 개시된 멀티플렉서 구조들을 포함하는 IC 디바이스들(725A, 725C, 및 725B)을 포함한다. 기지국들, 스위칭 디바이스들, 및 네트워크 장비와 같은 다른 디바이스들이 개시된 멀티플렉서 디바이스들을 또한 포함할 수 있다는 것이 인지될 것이다. 도 7은, 기지국(740)으로부터 원격 유닛들(720, 730, 및 750)로의 순방향 링크 신호들(780) 및 원격 유닛들(720, 730, 및 750)로부터 기지국들(740)로의 역방향 링크 신호들(790)을 도시한다.
[0063]
도 7에서, 원격 유닛(720)은 모바일 전화로서 도시되고, 원격 유닛(730)은 휴대용 컴퓨터로서 도시되며, 원격 유닛(750)은 무선 로컬 루프 시스템의 고정 위치 원격 유닛으로서 도시된다. 예를 들어, 원격 유닛들은, 모바일 폰, 핸드-헬드 개인 통신 시스템(PCS) 유닛, PDA(personal digital assistant)와 같은 휴대용 데이터 유닛, GPS-인에이블 디바이스, 내비게이션 디바이스, 셋 톱 박스, 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 검침 장비(meter reading equipment)와 같은 고정 위치 데이터 유닛, 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브(retrieve)하는 다른 통신 디바이스, 또는 이들의 결합들일 수 있다. 도 7이 본 개시의 양상들에 따른 원격 유닛들을 예시하지만, 본 개시는 이들 예시적인 예시된 유닛들로 제한되지 않는다. 본 개시의 양상들은 개시된 멀티플렉서 디바이스들을 포함하는 많은 디바이스들에서 적절하게 이용될 수 있다.
[0064]
도 8은, 위에 개시된 멀티플렉서 디바이스들과 같은 반도체 컴포넌트의 회로, 레이아웃, 및 로직 설계를 위해 사용되는 설계 워크스테이션을 예시하는 블록도이다. 설계 워크스테이션(800)은, 운영체제 소프트웨어, 지원 파일들, 및 Cadence 또는 OrCAD와 같은 설계 소프트웨어를 포함하는 하드 디스크(801)를 포함한다. 설계 워크스테이션(800)은 또한, 멀티플렉서 디바이스와 같은 반도체 컴포넌트(812) 또는 회로(810)의 설계를 용이하게 하기 위한 디스플레이(802)를 포함한다. 회로 설계(810) 또는 반도체 컴포넌트(812)를 유형으로(tangibly) 저장하기 위한 저장 매체(804)가 제공된다. 회로 설계(810) 또는 반도체 컴포넌트(812)는 GDSII 또는 GERBER와 같은 파일 포맷으로 저장 매체(804) 상에 저장될 수 있다. 저장 매체(804)는 CD-ROM, DVD, 하드 디스크, 플래시 메모리, 또는 다른 적절한 디바이스일 수 있다. 또한, 설계 워크스테이션(800)은 저장 매체(804)로부터 입력을 수용하거나 저장 매체(804)에 출력을 기록하기 위한 드라이브 장치(803)를 포함한다.
[0065]
저장 매체(804) 상에 레코딩된 데이터는, 로직 회로 구성들, 포토리소그래피 마스크들에 대한 패턴 데이터, 또는 전자 빔 리소그래피와 같은 시리얼 기록 툴들에 대한 마스크 패턴 데이터를 특정할 수 있다. 데이터는 추가로, 로직 시뮬레이션들과 연관된 타이밍 도면들 또는 네트(net) 회로들과 같은 로직 검증 데이터를 포함할 수 있다. 저장 매체(804) 상에서 데이터를 제공하는 것은, 반도체 웨이퍼들을 설계하기 위한 프로세스들의 수를 감소시킴으로써 회로 설계(810) 또는 반도체 컴포넌트(812)의 설계를 용이하게 한다.
[0066]
펌웨어 및/또는 소프트웨어 구현의 경우, 방법들은 본원에서 설명된 기능들을 수행하는 모듈들(예를 들어, 절차들, 함수들 등)을 이용하여 구현될 수 있다. 명령들을 유형으로 구현하는 머신-판독 가능 매체가 본원에서 설명된 방법들을 구현하는데 있어 사용될 수 있다. 예를 들어, 소프트웨어 코드들은 메모리에 저장될 수 있고, 프로세서 유닛에 의해 실행될 수 있다. 메모리는, 프로세서 유닛 내부 또는 프로세서 유닛 외부에서 구현될 수 있다. 본원에서 사용되는 바와 같이, 용어 "메모리"는, 장기, 단기, 휘발성, 비휘발성, 또는 다른 메모리의 유형들을 지칭하며, 특정한 메모리의 유형 또는 메모리들의 개수, 또는 메모리가 저장될 매체들의 유형으로 제한되는 것은 아니다.
[0067]
펌웨어 및/또는 소프트웨어로 구현되는 경우, 기능들은 컴퓨터-판독 가능 매체 상에 하나 또는 그 초과의 명령들 또는 코드로서 저장될 수 있다. 예들은, 데이터 구조로 인코딩된 컴퓨터-판독 가능 매체들, 및 컴퓨터 프로그램으로 인코딩된 컴퓨터-판독 가능 매체들을 포함한다. 컴퓨터-판독 가능 매체들은 물리적 컴퓨터 저장 매체들을 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 이용 가능한 매체일 수 있다. 제한이 아닌 예로서, 그러한 컴퓨터-판독 가능 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장소, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 저장하는데 사용될 수 있고 컴퓨터에 의해 액세스될 수 있는 다른 매체를 포함할 수 있고; 본원에 사용된 바와 같이, 디스크(disk) 및 디스크(disc)는 CD(compact disc), 레이저 디스크(disc), 광학 디스크(disc), DVD(digital versatile disc), 플로피 디스크(disk) 및 Blu-ray 디스크(disc)를 포함하며, 여기서, 디스크(disk)들은 일반적으로 데이터를 자기적으로 재생하지만, 디스크(disc)들은 레이저들을 이용하여 광학적으로 데이터를 재생한다. 위의 것들의 결합들이 또한 컴퓨터-판독 가능 매체들의 범위 내에 포함되어야 한다.
[0068]
컴퓨터 판독-가능 매체 상의 저장에 부가하여, 명령들 및/또는 데이터는 통신 장치에 포함된 송신 매체들 상에서 신호들로서 제공될 수 있다. 예를 들어, 통신 장치는, 명령들 및 데이터를 표시하는 신호들을 갖는 트랜시버를 포함할 수 있다. 명령들 및 데이터는 하나 또는 그 초과의 프로세서들로 하여금, 청구항들에서 약술된 기능들을 구현하게 하도록 구성된다.
[0069]
본 개시 및 그의 이점들이 상세히 설명되었지만, 첨부된 청구항들에 의해 정의된 바와 같은 본 개시의 기술을 벗어나지 않으면서, 다양한 변화들, 치환들 및 변경들이 본원에서 행해질 수 있다는 것이 이해되어야 한다. 예를 들어, “위” 및 “아래”와 같은 관계 용어들이 기판 또는 전자 디바이스에 대해 사용된다. 물론, 기판 또는 전자 디바이스가 반전되면, 위가 아래가 되고, 그 반대도 가능하다. 부가적으로, 옆쪽들로 지향되면, 위 및 아래는 기판 또는 전자 디바이스의 측면들을 지칭할 수 있다. 또한, 본 출원의 범위는, 명세서에서 설명된 프로세스, 머신, 제조 및 재료의 조성, 수단, 방법들 및 단계들의 특정한 구성들로 제한되도록 의도되지는 않는다. 당업자가 본 개시로부터 쉽게 인지할 바와 같이, 본원에서 설명된 대응하는 구성들과 실질적으로 동일한 기능을 수행하거나 또는 실질적으로 동일한 결과를 달성하는, 현재 존재하거나 추후에 개발될 프로세스들, 머신들, 제조, 재료의 조성, 수단, 방법들, 또는 단계들은 본 개시에 따라 활용될 수 있다. 따라서, 첨부된 청구항들은 그러한 프로세스들, 머신들, 제조, 재료의 조성, 수단, 방법들, 또는 단계들을 그들의 범위 내에 포함하도록 의도된다.
Claims (25)
- 멀티플렉서 구조로서,
패시브 기판;
상기 패시브 기판 상의 고대역 필터 ― 상기 고대역 필터는 상기 패시브 기판의 제 1 표면 바로 위의 적어도 2D 평면 나선형 인덕터를 포함함 ― ;
상기 패시브 기판 상의 저대역 필터 ― 상기 저대역 필터는 3D 기판-관통 인덕터 및 적어도 하나의 제 1 커패시터를 포함하며, 상기 3D 기판-관통 인덕터 및 상기 적어도 하나의 제 1 커패시터 둘 모두는 상기 제 1 표면에 대향하는, 상기 패시브 기판의 제 2 표면 바로 위에 있음 ― ; 및
상기 패시브 기판을 통해 상기 고대역 필터와 상기 저대역 필터를 커플링하는 적어도 하나의 기판 관통 비아(through substrate via)를 포함하는,
멀티플렉서 구조. - 제1항에 있어서,
상기 멀티플렉서 구조는 양면(two-sided) 멀티플렉서 구조를 포함하는,
멀티플렉서 구조. - 제1항에 있어서,
상기 패시브 기판은 글래스(glass) 기판을 포함하고, 상기 기판 관통 비아는 글래스 관통 비아를 포함하는,
멀티플렉서 구조. - 제1항에 있어서,
상기 고대역 필터는 상기 패시브 기판의 제 1 표면 상의 적어도 하나의 제 2 커패시터를 포함하는,
멀티플렉서 구조. - 제2항에 있어서,
상기 패시브 기판의 제 1 표면은 시스템 보드로부터 말단에 있는, 상기 양면 멀티플렉서 구조의 후방-면인,
멀티플렉서 구조. - 제1항에 있어서,
상기 2D 인덕터의 두께는 10 내지 30 마이크로미터의 범위 내에 있는,
멀티플렉서 구조. - 제1항에 있어서,
상기 멀티플렉서 구조는 RF(radio frequency) 프론트 엔드 모듈에 통합되고, 상기 RF 프론트 엔드 모듈은 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛, 모바일 폰 및 휴대용 컴퓨터 중 적어도 하나에 통합되는,
멀티플렉서 구조. - 패시브 기판 패널로부터 멀티플렉서 구조를 구성하는 방법으로서,
상기 패시브 기판 패널 상에 고대역 필터를 제조하는 단계 ― 상기 고대역 필터는 상기 패시브 기판 패널의 제 1 표면 바로 위의 적어도 2D 평면 나선형 인덕터를 포함함 ― ;
상기 패시브 기판 패널 상에 저대역 필터를 제조하는 단계 ― 상기 저대역 필터는 3D 기판-관통 인덕터 및 적어도 하나의 제 1 커패시터를 포함하며, 상기 3D 기판-관통 인덕터 및 상기 적어도 하나의 제 1 커패시터 둘 모두는 상기 제 1 표면에 대향하는, 상기 패시브 기판 패널의 제 2 표면 바로 위에 있음 ― ; 및
상기 패시브 기판 패널을 통해 상기 고대역 필터와 상기 저대역 필터를 커플링하는, 상기 패시브 기판 패널을 관통하는 비아를 제조하는 단계를 포함하는,
패시브 기판 패널로부터 멀티플렉서 구조를 구성하는 방법. - 제8항에 있어서,
상기 멀티플렉서 구조는 양면 인쇄 프로세스를 사용한 양면 멀티플렉서를 포함하는,
패시브 기판 패널로부터 멀티플렉서 구조를 구성하는 방법. - 제8항에 있어서,
상기 패시브 기판은 글래스 기판 패널을 포함하고, 상기 비아를 제조하는 단계는 상기 글래스 기판 패널의 제 1 면(side) 상의 고대역 필터와 상기 글래스 기판 패널의 제 2 면 상의 저대역 필터를 커플링하는 글래스 관통 비아를 제조하는 단계를 더 포함하는,
패시브 기판 패널로부터 멀티플렉서 구조를 구성하는 방법. - 제8항에 있어서,
상기 고대역 필터를 제조하는 단계는 상기 패시브 기판 패널의 제 1 표면 상에 적어도 하나의 제 2 커패시터를 제조하는 단계를 더 포함하는,
패시브 기판 패널로부터 멀티플렉서 구조를 구성하는 방법. - 제8항에 있어서,
스텔스 다이싱 프로세스(stealth dicing process)를 사용하여 다이싱 스트리트(dicing street)를 따라 상기 패시브 기판 패널을 분리하는 단계를 더 포함하는,
패시브 기판 패널로부터 멀티플렉서 구조를 구성하는 방법. - 제8항에 있어서,
상기 멀티플렉서 구조를 RF(radio frequency) 프론트 엔드 모듈에 통합하는 단계를 더 포함하고,
상기 RF 프론트 엔드 모듈은 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛, 모바일 폰 및 휴대용 컴퓨터 중 적어도 하나에 통합되는,
패시브 기판 패널로부터 멀티플렉서 구조를 구성하는 방법. - 멀티플렉서 구조로서,
패시브 기판;
상기 패시브 기판 상의 고대역 필터 ― 상기 고대역 필터는 상기 패시브 기판의 제 1 표면 바로 위의 적어도 2D 평면 나선형 인덕터를 포함함 ― ;
상기 패시브 기판 상의 저대역 필터 ― 상기 저대역 필터는 3D 기판-관통 인덕터 및 적어도 하나의 제 1 커패시터를 포함하며, 상기 3D 기판-관통 인덕터 및 상기 적어도 하나의 제 1 커패시터 둘 모두는 상기 제 1 표면에 대향하는, 상기 패시브 기판의 제 2 표면 바로 위에 있음 ― ; 및
상기 패시브 기판을 통해 상기 고대역 필터와 상기 저대역 필터를 커플링하기 위한 수단을 포함하는,
멀티플렉서 구조. - 제14항에 있어서,
상기 멀티플렉서 구조는 양면 멀티플렉서 구조를 포함하는,
멀티플렉서 구조. - 제14항에 있어서,
상기 패시브 기판은 글래스 기판을 포함하는,
멀티플렉서 구조. - 제14항에 있어서,
상기 고대역 필터는 상기 패시브 기판의 제 1 표면 상의 적어도 하나의 제 2 커패시터를 포함하는,
멀티플렉서 구조. - 제15항에 있어서,
상기 패시브 기판의 제 1 표면은 시스템 보드로부터 말단에 있는, 상기 양면 멀티플렉서 구조의 후방-면인,
멀티플렉서 구조. - 제14항에 있어서,
상기 2D 인덕터의 두께는 10 내지 30 마이크로미터의 범위 내에 있는,
멀티플렉서 구조. - 제14항에 있어서,
상기 멀티플렉서 구조는 RF(radio frequency) 프론트 엔드 모듈에 통합되고, 상기 RF 프론트 엔드 모듈은 뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛, 모바일 폰 및 휴대용 컴퓨터 중 적어도 하나에 통합되는,
멀티플렉서 구조. - RF(radio frequency) 프론트 엔드 모듈로서,
멀티플렉서 구조, 및
상기 멀티플렉서 구조의 출력에 커플링되는 안테나를 포함하고,
상기 멀티플렉서 구조는,
패시브 기판 상의 고대역 필터 ― 상기 고대역 필터는 상기 패시브 기판의 제 1 표면 바로 위의 적어도 2D 평면 나선형 인덕터를 포함함 ― ,
상기 패시브 기판 상의 저대역 필터 ― 상기 저대역 필터는 3D 기판-관통 인덕터 및 적어도 하나의 제 1 커패시터를 포함하며, 상기 3D 기판-관통 인덕터 및 상기 적어도 하나의 제 1 커패시터 둘 모두는 상기 제 1 표면에 대향하는, 상기 패시브 기판의 제 2 표면 바로 위에 있음 ― , 및
상기 패시브 기판을 통해 상기 고대역 필터와 상기 저대역 필터를 커플링하는 적어도 하나의 기판 관통 비아(through substrate via)를 포함하는,
RF 프론트 엔드 모듈. - 제21항에 있어서,
상기 멀티플렉서 구조의 고대역 입력 포트를 통해 상기 고대역 필터에 커플링되는 고대역 안테나 스위치; 및
상기 멀티플렉서 구조의 저대역 입력 포트를 통해 상기 저대역 필터에 커플링되는 저대역 안테나 스위치를 더 포함하는,
RF 프론트 엔드 모듈. - 제21항에 있어서,
상기 멀티플렉서 구조는 양면 멀티플렉서 구조를 포함하는,
RF 프론트 엔드 모듈. - 제21항에 있어서,
상기 패시브 기판은 글래스 기판을 포함하고, 상기 기판 관통 비아는 글래스 관통 비아를 포함하는,
RF 프론트 엔드 모듈. - 제21항에 있어서,
뮤직 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, PDA(personal digital assistant), 고정 위치 데이터 유닛, 모바일 폰 및 휴대용 컴퓨터 중 적어도 하나에 통합되는,
RF 프론트 엔드 모듈.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201562271893P | 2015-12-28 | 2015-12-28 | |
| US62/271,893 | 2015-12-28 | ||
| US15/067,106 US9954267B2 (en) | 2015-12-28 | 2016-03-10 | Multiplexer design using a 2D passive on glass filter integrated with a 3D through glass via filter |
| US15/067,106 | 2016-03-10 | ||
| PCT/US2016/064962 WO2017116616A1 (en) | 2015-12-28 | 2016-12-05 | Multiplexer design using a 2d passive on glass filter integrated with a 3d through glass via filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180097539A true KR20180097539A (ko) | 2018-08-31 |
| KR102093160B1 KR102093160B1 (ko) | 2020-03-25 |
Family
ID=59088028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187016158A KR102093160B1 (ko) | 2015-12-28 | 2016-12-05 | 3d 글래스 관통 비아 필터와 통합되는 2d 패시브 온 글래스 필터를 사용하는 멀티플렉서 설계 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US9954267B2 (ko) |
| EP (1) | EP3378160B1 (ko) |
| JP (1) | JP2019507972A (ko) |
| KR (1) | KR102093160B1 (ko) |
| CN (1) | CN108476014A (ko) |
| BR (1) | BR112018012738A2 (ko) |
| CA (1) | CA3004764C (ko) |
| TW (1) | TWI639316B (ko) |
| WO (1) | WO2017116616A1 (ko) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10944379B2 (en) * | 2016-12-14 | 2021-03-09 | Qualcomm Incorporated | Hybrid passive-on-glass (POG) acoustic filter |
| US20190035621A1 (en) * | 2017-07-25 | 2019-01-31 | Qualcomm Incorporated | Shaped circuit wafers |
| US10043136B1 (en) * | 2017-10-12 | 2018-08-07 | International Business Machines Corporation | Reducing the number of input lines to superconducting quantum processors installed inside dilution refrigerators |
| US10582609B2 (en) | 2017-10-30 | 2020-03-03 | Qualcomm Incorporated | Integration of through glass via (TGV) filter and acoustic filter |
| JP2019106429A (ja) * | 2017-12-11 | 2019-06-27 | 凸版印刷株式会社 | ガラス配線基板、その製造方法及び半導体装置 |
| TWI678952B (zh) | 2017-12-13 | 2019-12-01 | 欣興電子股份有限公司 | 線路板結構及其製作方法 |
| TWI669997B (zh) * | 2018-01-25 | 2019-08-21 | 欣興電子股份有限公司 | 線路板結構及其製作方法 |
| EP3806330A4 (en) * | 2018-05-24 | 2021-06-30 | Toppan Printing Co., Ltd. | PRINTED CIRCUIT CARD |
| US10840884B2 (en) | 2018-05-24 | 2020-11-17 | Qualcomm Incorporated | Bulk acoustic wave (BAW) and passive-on-glass (POG) filter co-integration |
| US11190160B2 (en) * | 2018-11-16 | 2021-11-30 | Anhui Anuki Technologies Co., Ltd. | Frequency multiplexer |
| US10879169B2 (en) * | 2018-12-26 | 2020-12-29 | Qualcomm Incorporated | Integrated inductors for power management circuits |
| US11121699B2 (en) | 2019-02-19 | 2021-09-14 | Qualcomm Incorporated | Wideband filter with resonators and inductors |
| EP3989440A4 (en) * | 2019-06-18 | 2022-08-10 | Toppan Inc. | MULTILAYER WIRING BOARD HAVING LC RESONANT CIRCUIT, AND ELECTRONIC COMPONENT BOX USING MULTILAYER WIRING BOARD HAVING LC RESONANT CIRCUIT |
| JP7512594B2 (ja) * | 2020-01-10 | 2024-07-09 | Ｔｏｐｐａｎホールディングス株式会社 | 回路基板 |
| US11296670B2 (en) | 2020-01-23 | 2022-04-05 | Qualcomm Incorporated | Impedance matching transceiver |
| TWI780668B (zh) * | 2020-05-28 | 2022-10-11 | 日商村田製作所股份有限公司 | 用於半導體複合裝置之模組 |
| US11652468B2 (en) * | 2020-07-07 | 2023-05-16 | Qualcomm Incorporated | High performance tunable filter |
| CN112511126B (zh) * | 2020-10-30 | 2022-03-15 | 诺思(天津)微系统有限责任公司 | 多工器和改善多工器隔离度的方法以及通信设备 |
| CN116420201A (zh) * | 2020-11-06 | 2023-07-11 | 株式会社村田制作所 | 滤波器装置以及搭载有该滤波器装置的高频前端电路 |
| WO2022222124A1 (zh) * | 2021-04-23 | 2022-10-27 | 京东方科技集团股份有限公司 | 集成有无源器件的基板及其制备方法 |
| US20230299745A1 (en) * | 2022-03-17 | 2023-09-21 | Northrop Grumman Systems Corporation | Acoustic resonator filter bank system |
| WO2024040517A1 (zh) * | 2022-08-25 | 2024-02-29 | 京东方科技集团股份有限公司 | 滤波器及其制备方法、电子设备 |
| US20240429587A1 (en) * | 2023-06-22 | 2024-12-26 | Qualcomm Incorporated | Low emission three-dimensional frequency multiplexer |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140116528A (ko) * | 2012-01-23 | 2014-10-02 | 퀄컴 인코포레이티드 | 튜닝 가능한 로드 매칭을 갖는 다중-모드 우회 드라이버 증폭기 |
| KR20140117648A (ko) * | 2012-01-30 | 2014-10-07 | 퀄컴 인코포레이티드 | 결합된 지향성 커플러 및 임피던스 매칭 회로 |
| KR20140125808A (ko) * | 2012-01-23 | 2014-10-29 | 퀄컴 인코포레이티드 | 전력 증폭기에 대한 튜닝가능한 노치 필터들을 갖는 임피던스 매칭 회로 |
| KR20150107779A (ko) * | 2013-01-11 | 2015-09-23 | 퀄컴 인코포레이티드 | 유리 관통 비아 기술을 이용한 다이플렉서 설계 |
| KR20150125602A (ko) * | 2014-04-30 | 2015-11-09 | 스카이워크스 솔루션즈, 인코포레이티드 | 바이패스 경로 손실 감소 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6240622B1 (en) * | 1999-07-09 | 2001-06-05 | Micron Technology, Inc. | Integrated circuit inductors |
| JP3939192B2 (ja) * | 2002-04-24 | 2007-07-04 | 三洋電機株式会社 | 分波器 |
| JP2004072582A (ja) * | 2002-08-08 | 2004-03-04 | Matsushita Electric Ind Co Ltd | 高周波デバイス |
| US7135943B2 (en) | 2004-07-11 | 2006-11-14 | Chi Mei Communication Sytems, Inc. | Diplexer formed in multi-layered substrate |
| JP4423210B2 (ja) * | 2005-01-21 | 2010-03-03 | 京セラ株式会社 | 高周波モジュール及びそれを用いた通信機器 |
| EP2352226A4 (en) * | 2008-10-24 | 2013-12-04 | Murata Manufacturing Co | ELECTRONIC COMPONENT AND METHOD FOR PRODUCING AN ELECTRONIC COMPONENT |
| US9048112B2 (en) * | 2010-06-29 | 2015-06-02 | Qualcomm Incorporated | Integrated voltage regulator with embedded passive device(s) for a stacked IC |
| US20120190152A1 (en) * | 2011-01-25 | 2012-07-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for Fabricating Integrated Passive Devices on Glass Substrates |
| US8736399B2 (en) | 2011-04-06 | 2014-05-27 | M/A-Com Technology Solutions Holdings, Inc. | Triplexer topology |
| US8884717B2 (en) | 2012-04-13 | 2014-11-11 | Cyntec Co., Ltd. | Diplexer |
| CN103490793B (zh) * | 2012-06-12 | 2015-08-19 | 太阳诱电株式会社 | 高频电路模块 |
| US9935166B2 (en) | 2013-03-15 | 2018-04-03 | Qualcomm Incorporated | Capacitor with a dielectric between a via and a plate of the capacitor |
| US9425761B2 (en) | 2013-05-31 | 2016-08-23 | Qualcomm Incorporated | High pass filters and low pass filters using through glass via technology |
| US9264013B2 (en) | 2013-06-04 | 2016-02-16 | Qualcomm Incorporated | Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods |
| JP6409255B2 (ja) * | 2013-07-31 | 2018-10-24 | 株式会社村田製作所 | デュプレクサ |
| US9906318B2 (en) | 2014-04-18 | 2018-02-27 | Qualcomm Incorporated | Frequency multiplexer |
-
2016
- 2016-03-10 US US15/067,106 patent/US9954267B2/en active Active
- 2016-12-05 CN CN201680076967.5A patent/CN108476014A/zh active Pending
- 2016-12-05 JP JP2018531145A patent/JP2019507972A/ja active Pending
- 2016-12-05 CA CA3004764A patent/CA3004764C/en active Active
- 2016-12-05 WO PCT/US2016/064962 patent/WO2017116616A1/en active Application Filing
- 2016-12-05 EP EP16816120.6A patent/EP3378160B1/en not_active Not-in-force
- 2016-12-05 BR BR112018012738A patent/BR112018012738A2/pt not_active Application Discontinuation
- 2016-12-05 KR KR1020187016158A patent/KR102093160B1/ko active IP Right Grant
- 2016-12-06 TW TW105140297A patent/TWI639316B/zh not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140116528A (ko) * | 2012-01-23 | 2014-10-02 | 퀄컴 인코포레이티드 | 튜닝 가능한 로드 매칭을 갖는 다중-모드 우회 드라이버 증폭기 |
| KR20140125808A (ko) * | 2012-01-23 | 2014-10-29 | 퀄컴 인코포레이티드 | 전력 증폭기에 대한 튜닝가능한 노치 필터들을 갖는 임피던스 매칭 회로 |
| KR20140117648A (ko) * | 2012-01-30 | 2014-10-07 | 퀄컴 인코포레이티드 | 결합된 지향성 커플러 및 임피던스 매칭 회로 |
| KR20150107779A (ko) * | 2013-01-11 | 2015-09-23 | 퀄컴 인코포레이티드 | 유리 관통 비아 기술을 이용한 다이플렉서 설계 |
| KR20150125602A (ko) * | 2014-04-30 | 2015-11-09 | 스카이워크스 솔루션즈, 인코포레이티드 | 바이패스 경로 손실 감소 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201733280A (zh) | 2017-09-16 |
| KR102093160B1 (ko) | 2020-03-25 |
| US9954267B2 (en) | 2018-04-24 |
| BR112018012738A2 (pt) | 2018-12-04 |
| CA3004764C (en) | 2021-01-26 |
| CN108476014A (zh) | 2018-08-31 |
| JP2019507972A (ja) | 2019-03-22 |
| US20170187345A1 (en) | 2017-06-29 |
| CA3004764A1 (en) | 2017-07-06 |
| TWI639316B (zh) | 2018-10-21 |
| WO2017116616A1 (en) | 2017-07-06 |
| EP3378160A1 (en) | 2018-09-26 |
| EP3378160B1 (en) | 2019-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102093160B1 (ko) | 3d 글래스 관통 비아 필터와 통합되는 2d 패시브 온 글래스 필터를 사용하는 멀티플렉서 설계 | |
| US10256863B2 (en) | Monolithic integration of antenna switch and diplexer | |
| US9876513B2 (en) | LC filter layer stacking by layer transfer to make 3D multiplexer structures | |
| US9203373B2 (en) | Diplexer design using through glass via technology | |
| US10840884B2 (en) | Bulk acoustic wave (BAW) and passive-on-glass (POG) filter co-integration | |
| US10433425B1 (en) | Three-dimensional high quality passive structure with conductive pillar technology | |
| CN111742406A (zh) | 由片上电感器/变压器重叠的折叠金属氧化物电容器 | |
| US10292269B1 (en) | Inductor with metal-insulator-metal (MIM) capacitor | |
| US10262786B2 (en) | Stepped-width co-spiral inductor structure | |
| US9780048B1 (en) | Side-assembled passive devices | |
| CN108605414A (zh) | 开口钝化球栅阵列焊盘 | |
| US11239158B1 (en) | Wire bond inductor structures for flip chip dies |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 20180607 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PG1501 | Laying open of application | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20190626 Comment text: Request for Examination of Application |
|
| PA0302 | Request for accelerated examination |
Patent event date: 20190626 Patent event code: PA03022R01D Comment text: Request for Accelerated Examination |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20191016 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20191226 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20200319 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20200319 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20221221 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20240102 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20241223 Start annual number: 6 End annual number: 6 |