KR20180094345A - Chip package - Google Patents

Chip package Download PDF

Info

Publication number
KR20180094345A
KR20180094345A KR1020170020528A KR20170020528A KR20180094345A KR 20180094345 A KR20180094345 A KR 20180094345A KR 1020170020528 A KR1020170020528 A KR 1020170020528A KR 20170020528 A KR20170020528 A KR 20170020528A KR 20180094345 A KR20180094345 A KR 20180094345A
Authority
KR
South Korea
Prior art keywords
chip
layer
electrode
internal electrode
adhesive layer
Prior art date
Application number
KR1020170020528A
Other languages
Korean (ko)
Inventor
김대겸
Original Assignee
주식회사 모다이노칩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 모다이노칩 filed Critical 주식회사 모다이노칩
Priority to KR1020170020528A priority Critical patent/KR20180094345A/en
Priority to PCT/KR2017/015043 priority patent/WO2018151405A1/en
Publication of KR20180094345A publication Critical patent/KR20180094345A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05799—Base material
    • H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05838—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05844—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Conductive Materials (AREA)
  • Thermistors And Varistors (AREA)

Abstract

Provided is a surface mount type chip package having no wire bonding and lead frame. The chip package comprises a main body; a chip provided in the main body; an internal electrode provided in the main body and electrically connected to the chip; and an external electrode provided outside the main body and electrically connected to the internal electrode.

Description

칩 패키지{Chip package}Chip package {Chip package}

본 발명은 칩 패키지에 관한 것으로, 특히 표면 실장형(Surface mount technology) 칩 패키지에 관한 것이다.The present invention relates to a chip package, and more particularly to a surface mount technology chip package.

일반적으로, 다이오드 등의 칩은 패키지를 형성하여 인쇄회로기판 상에 실장된다. 이러한 패키지는 칩의 단자를 인쇄회로기판의 신호패턴에 용이하게 연결시킬 수 있는 구조를 가지고 있으며, 외부의 영향으로부터 소자를 보호하여 신뢰성을 확보하는 역할을 수행한다.Generally, a chip such as a diode forms a package and is mounted on a printed circuit board. Such a package has a structure that can easily connect the terminals of a chip to a signal pattern of a printed circuit board, and protects the device from external influences to secure reliability.

칩 패키지를 제조하기 위한 공정은 에폭시 수지 등을 이용하여 칩을 패키징하며, 이때 칩과 전기적인 연결을 위한 리드 프레임을 형성한다. 즉, 리드 프레임 상에 칩이 안착된 후 패키징하며, 리드 프레임의 일부는 패키징 외측으로 노출된다. 따라서, 패키징 후의 리드 프레임은 칩의 내측 전극으로 작용하는 동시에 외측 전극으로 작용하게 된다. 이러한 칩은 패키지의 외측으로 노출된 리드 프레임을 통해 인쇄 회로 기판(PCB)에 연결될 수 있으며, 칩으로부터 PCB로, 또는 PCB로부터 칩으로 신호 등이 전달된다. 한편, 와이어 본딩을 이용하여 칩을 리드 프레임 상에 연결할 수도 있다.A process for manufacturing a chip package uses an epoxy resin or the like to package the chip, and forms a lead frame for electrical connection with the chip. That is, after the chip is mounted on the lead frame, the package is packaged, and a part of the lead frame is exposed to the outside of the packaging. Therefore, the lead frame after packaging serves as the inner electrode of the chip and also acts as the outer electrode. Such a chip may be connected to a printed circuit board (PCB) through a lead frame exposed to the outside of the package, and signals are transmitted from the chip to the PCB or from the PCB to the chip. On the other hand, the chip may be connected on the lead frame by wire bonding.

이렇게 종래의 칩 패키지에서는 리드 프레임이 필수 요소이며, 칩의 기능, 용도, 칩 또는 패키지의 형상, 크기 등에 따라 다양한 리드 프레임이 설계될 수 있다.In such a conventional chip package, a lead frame is an essential element, and a lead frame can be designed in accordance with the functions and uses of the chip, the shape and size of the chip or package, and the like.

그런데, 소형화된 표면 실장형 칩 패키지의 경우 칩 스케일의 크기를 가지므로, 소형 칩이 리드 프레임 상에 정확하고 정밀하게 설치되는 것이 어렵다. 소형 칩이 리드 프레임 상에 부정확하게 설치되어 패키징되면 왜곡이 되고 심지어는 칩이 정상적으로 동작하지 않는 등의 문제를 발생시킬 수 있다.However, in the case of the miniaturized surface mount type chip package, since it has a chip scale size, it is difficult for the small chip to be accurately and precisely mounted on the lead frame. A small chip may be installed incorrectly on the lead frame and may be distorted when the chip is packaged, and even the chip may not operate normally.

따라서, 칩을 위한 내측 전극 및 외측 전극으로 이용되는 리드 프레임을 이용하는 종래의 패키지는 소형화된 표면 실장형 칩 패키지를 생산하는데 적합하지 못하다.Thus, conventional packages using leadframes for internal electrodes and external electrodes for chips are not suitable for producing miniaturized surface mount chip packages.

한국등록특허 제10-0461718호Korean Patent No. 10-0461718

본 발명은 와이어 본딩 및 리드 프레임을 갖는 종래의 문제를 해결하기 위한 칩 패키지를 제공한다.The present invention provides a chip package for solving conventional problems with wire bonding and lead frames.

본 발명은 와이어 본딩 및 리드 프레임을 갖지 않는 표면 실장형 칩 패키지를 제공한다.The present invention provides a surface mount chip package having no wire bonding and lead frame.

본 발명의 일 양태에 따른 칩 패키지는 본체; 상기 본체 내부에 마련된 칩; 상기 본체 내부에 마련되며 상기 칩과 전기적으로 연결되도록 마련된 내부 전극; 및 상기 본체 외부에 마련되며, 상기 내부 전극과 전기적으로 연결되도록 마련된 외부 전극을 포함한다.A chip package according to an aspect of the present invention includes: a main body; A chip disposed inside the body; An internal electrode provided inside the body and electrically connected to the chip; And an external electrode provided outside the body, the external electrode being electrically connected to the internal electrode.

상기 본체는, 상기 내부 전극의 적어도 일부를 지지하는 지지층과, 상기 지지층 상에 마련되며 상기 칩 및 상기 내부 전극을 충진하는 충진층을 포함한다.The main body includes a supporting layer for supporting at least a part of the internal electrode, and a filling layer provided on the supporting layer and filling the chip and the internal electrode.

상기 지지층은 히트 싱크 구조를 더 포함하고, 상기 충진층은 열 전도성 물질을 더 포함한다.The support layer further comprises a heat sink structure, wherein the fill layer further comprises a thermally conductive material.

상기 칩은 적어도 하나의 기능을 수행한다.The chip performs at least one function.

상기 칩은 고전압 차단 또는 통과 기능, 정류 기능, 전압 역류 감지 및 방지 기능, 전류 제한 기능, 필터링 기능, 온도 감지 기능 중 적어도 하나의 기능을 수행한다.The chip performs at least one of a high voltage blocking or passing function, a rectifying function, a voltage reverse current detecting and preventing function, a current limiting function, a filtering function, and a temperature sensing function.

상기 칩은 TVS 다이오드, 쇼트키 다이오드, 스위치 다이오드, 제너 다이오드, 정류 다이오드, 배리스터, 서프레서, 캐패시터, 인덕터, 퓨즈, PTC 칩 서미스터 및 NTC 칩 서미스터로 이루어진 그룹에서 선택된 하나 이상이 단일 칩으로 구현된다.The chip may be implemented as a single chip in at least one selected from the group consisting of a TVS diode, a Schottky diode, a switch diode, a Zener diode, a rectifier diode, a varistor, a suppressor, a capacitor, an inductor, a fuse, a PTC chip thermistor and an NTC chip thermistor .

상기 내부 전극은 적어도 일부 영역의 폭이 다른 영역보다 넓다.The internal electrodes are at least partially wider than the other regions.

상기 외부 전극은 상기 본체의 서로 대향되는 두 측면으로부터 인접한 적어도 두 면에 연장 형성된다.The external electrodes extend from at least two opposite sides of the body from two opposite sides.

상기 내부 전극은 상기 외부 전극과 세 영역에서 접촉된다.The inner electrode is in contact with the outer electrode in three regions.

상기 지지층과 내부 전극 사이에 마련된 제 1 접착층과, 상기 칩과 내부 전극 사이에 마련된 제 2 접착층을 더 포함한다.A first adhesive layer provided between the support layer and the internal electrode, and a second adhesive layer provided between the chip and the internal electrode.

상기 제 1 접착층은 비도전성 접착층이고, 상기 제 2 접착층은 도전성 접착층이다.The first adhesive layer is a non-conductive adhesive layer, and the second adhesive layer is a conductive adhesive layer.

본 발명의 실시 예들에 따른 칩 패키지는 본체 내부에 칩이 마련되고 칩과 연결되도록 내부 전극이 마련되며, 본체 외부에 내부 전극과 연결되는 외부 전극이 형성된다. 또한, 칩은 내부 전극과 도전성 접착층을 이용하여 전기적으로 연결된다.The chip package according to embodiments of the present invention includes an internal electrode provided with a chip inside the body and connected to the chip, and an external electrode connected to the internal electrode on the exterior of the body. Further, the chip is electrically connected to the internal electrode using a conductive adhesive layer.

본 발명의 실시 예들에 따른 칩 패키지는 와이어 본딩 및 리드 프레임을 구비하지 않으므로 소형 칩의 전기적인 접촉을 용이하게 하고, 그에 따라 특성 불량 또는 동작 불량 등의 문제를 방지할 수 있다.The chip package according to the embodiments of the present invention does not have a wire bonding and a lead frame, thereby facilitating electrical contact of a small chip, thereby preventing problems such as defective characteristics or malfunctions.

또한, 본체의 일부를 히트 싱크 구조로 형성하거나, 열 전도성 물질을 포함함으로써 내부로부터 발생된 열을 외부로 배출할 수 있고, 외부의 열에 의한 칩의 발열을 방지할 수 있다.Further, a part of the main body may be formed in a heat sink structure, or the heat generated from the inside may be discharged to the outside by including the thermally conductive material, and the heat of the chip due to external heat can be prevented.

도 1 및 도 2는 본 발명의 제 1 실시 예에 따른 칩 패키지의 사시도 및 단면도.
도 3 및 도 4는 본 발명의 제 1 실시 예에 따른 칩 패키지의 투시도.
도 5는 본 발명의 칩 패키지에 이용되는 도전성 접착층의 단면도.
도 6 및 도 7은 도전성 접착층의 부직포 및 직포 형태의 베이스의 사진.
도 8 및 도 9는 부직포 및 직포 형태의 베이스를 이용한 도전성 접착층의 표면 사진.
도 10은 본 발명의 제 1 실시 예에 따른 칩 패키지 제조 방법을 설명하기 위한 개략도.
도 11 및 도 12는 본 발명의 제 2 및 제 3 실시 예에 따른 칩 패키지의 단면도.
도 13은 본 발명의 제 2 또는 제 3 실시 예에 따른 칩 패키지의 제조 방법을 설명하기 위한 개략도.1 and 2 are a perspective view and a cross-sectional view of a chip package according to a first embodiment of the present invention;
3 and 4 are perspective views of a chip package according to a first embodiment of the present invention;
5 is a cross-sectional view of a conductive adhesive layer used in a chip package of the present invention.
Figs. 6 and 7 are photographs of a nonwoven fabric and a woven fabric base of a conductive adhesive layer. Fig.
8 and 9 are photographs of a surface of a conductive adhesive layer using a base of a nonwoven fabric and woven fabric.
10 is a schematic view for explaining a method of manufacturing a chip package according to the first embodiment of the present invention;
11 and 12 are cross-sectional views of a chip package according to the second and third embodiments of the present invention;
13 is a schematic view for explaining a method of manufacturing a chip package according to the second or third embodiment of the present invention;

이하, 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, embodiments of the present invention will be described in detail. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of other various forms of implementation, and that these embodiments are provided so that this disclosure will be thorough and complete, It is provided to let you know completely.

도 1은 본 발명의 제 1 실시 예에 따른 칩 패키지의 사시도이고, 도 2는 단면도이다. 또한, 도 3 및 도 4는 본 발명의 제 1 실시 예에 따른 칩 패키지의 투시도이다. 그리고, 도 5는 칩 패키지에 이용되는 도전성 접착층의 단면도이고, 도 6 및 도 7은 도전성 접착층의 부직포 및 직포 형태의 베이스의 사진이며, 도 8 및 도 9는 부직포 및 직포 형태의 베이스를 이용한 도전성 접착층의 표면 사진들이다. 또한, 도 10은 제 1 실시 예의 제조 방법을 설명하기 위한 개략도이다.FIG. 1 is a perspective view of a chip package according to a first embodiment of the present invention, and FIG. 2 is a sectional view. 3 and 4 are perspective views of a chip package according to the first embodiment of the present invention. 6 and 7 are photographs of a nonwoven fabric and a woven fabric base of a conductive adhesive layer, and Figs. 8 and 9 are photographs of a conductive adhesive layer used in a chip package, These are the surface photographs of the adhesive layer. 10 is a schematic view for explaining the manufacturing method of the first embodiment.

도 1 및 도 2를 참조하면, 본 발명의 제 1 실시 예에 따른 칩 패키지는 지지층(110) 및 충진층(120)을 포함하는 본체(100)와, 본체(100) 내부에 마련된 칩(200)과, 본체(100)의 내부에 칩(200)과 연결되도록 마련된 내부 전극(300)과, 본체(100)의 외부에 마련되어 내부 전극(300)과 연결되는 외부 전극(400)을 포함할 수 있다. 또한, 본체(100)와 내부 전극(300) 사이, 그리고 칩(200)과 내부 전극(300) 사이에 마련된 접착층(500)을 더 포함할 수 있다.1 and 2, a chip package according to a first embodiment of the present invention includes a main body 100 including a support layer 110 and a filler layer 120, a chip 200 provided inside the main body 100, An internal electrode 300 connected to the chip 200 in the main body 100 and an external electrode 400 provided outside the main body 100 and connected to the internal electrode 300, have. The semiconductor device 100 may further include an adhesive layer 500 between the body 100 and the internal electrode 300 and between the chip 200 and the internal electrode 300.

1. 본체1. Body

본체(100)는 대략 육면체 형상으로 마련될 수 있다. 즉, 본체(100)는 수평 방향으로 서로 직교하는 일 방향(예를 들어 X 방향) 및 타 방향(예를 들어 Y 방향)으로 각각 소정의 길이 및 폭을 갖고, 수직 방향(예를 들어 Z 방향)으로 소정의 높이를 갖는 대략 육면체 형상으로 마련될 수 있다. 즉, 외부 전극(400)의 형성 방향을 X 방향으로 할 때, 이와 수평 방향으로 직교하는 방향을 Y 방향으로 하고 수직 방향을 Z 방향으로 할 수 있다. 여기서, X 방향으로의 길이는 Y 방향으로의 폭 및 Z 방향으로의 높이보다 크고, Y 방향으로의 폭은 Z 방향으로의 높이와 같거나 다를 수 있다. 폭(Y 방향)과 높이(Z 방향)가 다를 경우 폭은 높이보다 크거나 작을 수 있다. 예를 들어, 길이, 폭 및 높이의 비는 2∼5:1:0.3∼1일 수 있다. 즉, 폭을 기준으로 길이가 폭보다 2배 내지 5배 정도 클 수 있고, 높이는 폭보다 0.3배 내지 1배일 수 있다. 그러나, 이러한 X, Y 및 Z 방향의 크기는 하나의 예로서 복합 보호 소자가 연결되는 전자기기의 내부 구조, 복합 보호 소자의 형상 등에 따라 다양하게 변형 가능하다.The main body 100 may be provided in a substantially hexahedral shape. That is, the main body 100 has a predetermined length and width in one direction (for example, X direction) and another direction (for example, Y direction) orthogonal to each other in the horizontal direction, And may have a substantially hexahedron shape having a predetermined height. That is, when the forming direction of the external electrode 400 is the X direction, the direction orthogonal to the horizontal direction may be the Y direction and the vertical direction may be the Z direction. Here, the length in the X direction is larger than the width in the Y direction and the height in the Z direction, and the width in the Y direction may be equal to or different from the height in the Z direction. If the width (Y direction) and the height (Z direction) are different, the width may be larger or smaller than the height. For example, the ratio of length, width, and height may be 2: 5: 1: 0.3-1. That is, the length may be about two to five times greater than the width based on the width, and the height may be about 0.3 to about 1 times the width. However, the size in the X, Y, and Z directions can be variously changed according to, for example, the internal structure of the electronic device to which the complex protection device is connected, the shape of the complex protection device, and the like.

본체(100)는 지지층(110)과, 지지층(110) 상에 마련된 충진층(120)을 포함할 수 있다. 지지층(110)는 본체(100) 내부에 마련되는 구조들을 지지한다. 또한, 지지층(110) 상에는 제 1 내부 전극(310)이 접촉되어 지지된다. 이러한 지지층(110)은 PI(polyimide), PET(Polyethylene phthalate), PC(Polycarbonate) 등의 절연 재료로 형성될 수 있다. 또한, 지지층(110)은 적어도 일부 영역의 표면을 굴곡지게 형성하여 표면적을 넓힐 수 있고, 그에 따라 열 방출 효율을 더욱 향상시킬 수 있다. 한편, 지지층(110)은 적어도 둘 이상의 적층 구조로 형성될 수도 있다. 예를 들어, 절연 재료로 이루어진 하부층 및 상부층 사이에 구리 시트, 그라파이트 시트를 더 추가할 수 있다. 즉, 지지층(110)은 PI, PET, PC 등의 절연 재료로 이루어진 하부층 및 상부층 사이에 구리 시트 및 그라파이트 시트가 형성될 수 있다. 이렇게 구리 시트, 그라파이트 시트 등이 더 형성됨으로써 열 방출 효율을 더욱 향상시킬 수 있다. 지지층(110)이 다층 구조로 형성되는 경우에도 지지층(110)의 적어도 일부 영역은 표면이 굴곡지게 형성될 수 있다. 예를 들어, 구리 시트, 그라파이트 시트 등의 중간층을 제외한 상부층 및 하부층의 적어도 하나의 표면이 굴곡지게 형성될 수 있다.The main body 100 may include a support layer 110 and a filler layer 120 provided on the support layer 110. The support layer 110 supports structures provided inside the main body 100. Also, the first inner electrode 310 is held in contact with the support layer 110. The support layer 110 may be formed of an insulating material such as polyimide (PI), polyethylene phthalate (PET), or polycarbonate (PC). In addition, the support layer 110 may be formed by bending the surface of at least a part of the region to enlarge the surface area, thereby further improving the heat emission efficiency. On the other hand, the support layer 110 may be formed of at least two or more laminated structures. For example, a copper sheet and a graphite sheet can be further added between the lower layer and the upper layer made of an insulating material. That is, the support layer 110 may be formed of a copper sheet and a graphite sheet between a lower layer and an upper layer made of an insulating material such as PI, PET, and PC. By further forming a copper sheet, a graphite sheet or the like, the heat emission efficiency can be further improved. Even when the support layer 110 is formed in a multi-layer structure, at least a portion of the support layer 110 may have a curved surface. For example, at least one surface of the upper layer and the lower layer except for the intermediate layer such as a copper sheet, a graphite sheet and the like may be curved.

충진층(120)은 지지층(110) 상에 마련되며, 본체(100) 내부에 마련되는 부품을 보호하기 위해 마련될 수 있다. 또한, 충진층(120)은 지지층(110) 상에 마련되는 부품들의 위치를 고정하고, 절연시키기 위해 마련될 수 있다. 이러한 충진층(120)은 실리카, 페놀, 에폭시(epoxy), 폴리이미드(polyimide) 및 액정 결정성 폴리머(Liquid Crystalline Polymer, LCP)로 구성된 군으로부터 선택된 하나 이상의 폴리머를 포함할 수 있으나, 이에 제한되는 것은 아니다. 또한, 충진층(120)은 본체(100) 내부의 부품에 절연성을 제공하는 것으로 열경화성 수지로 이루어질 수 있다. 열경화성 수지로는 예를 들어 노볼락 에폭시 수지(Novolac Epoxy Resin), 페녹시형 에폭시 수지(Phenoxy Type Epoxy Resin), 비피에이형 에폭시 수지(BPA Type Epoxy Resin), 비피에프형 에폭시 수지(BPF Type Epoxy Resin), 하이드로네이트 비피에이 에폭시 수지(Hydrogenated BPA Epoxy Resin), 다이머산 개질 에폭시 수지(Dimer Acid Modified Epoxy Resin), 우레탄 개질 에폭시 수지(Urethane Modified Epoxy Resin), 고무 개질 에폭시 수지(Rubber Modified Epoxy Resin) 및 디씨피디형 에폭시 수지(DCPD Type Epoxy Resin)로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다. 또한, 충진층(120)에는 본체(100)가 가열되는 문제를 해결하기 위해 열 전도성 물질이 더 포함될 수 있다. 즉, 충진층(120)에 열 전도성 물질이 포함됨으로써 외부의 열에 의해 본체(100)가 가열되거나, 내부의 부품들에 의한 내부의 열에 의해 본체(100)가 가열되는 것을 방지할 수 있다. 이러한 열 전도성 물질은 Cu, Al, Fe, Ni, Cr, MgO, AlN, 카본 계열의 물질, Ni계 페라이트, Mn계 페라이트 등으로 구성된 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 제한되는 것은 아니다. 여기서, 카본 계열의 물질은 탄소를 포함하며 다양한 형상을 가질 수 있는데, 예를 들어 흑연, 카본 블랙, 그래핀, 그라파이트 등이 포함될 수 있다. 또한, Ni계 페라이트로는 NiO·ZnO·CuO-Fe2O3가 있을 수 있고, Mn계 페라이트로는 MnO·ZnO·CuO-Fe2O3가 있을 수 있다. 이러한 열 전도성 물질은 분말 형태로 충진층(120)에 분산되어 함유될 수 있다. 또한, 열 전도성 물질은 충진층 물질 100wt%에 대해 0.01wt% 내지 50wt%의 함량으로 포함될 수 있다. 열 전도성 물질이 0.01wt% 미만으로 포함될 경우 본체(100)의 열 전달 효과를 얻을 수 없으며, 50wt%를 초과하여 포함될 경우 본체(100)의 절연 특성이 저하되는 등의 문제가 발생될 수 있다. 즉, 금속 물질을 열 전도성 물질로 이용하고 50wt%를 초과하는 경우 금속 물질이 쇼트되거나 본체(100)의 내부 부품에 접촉되어 전기적인 특성을 저하시킬 수 있다. 한편, 열 전도성 물질은 절연 물질에 의해 코팅될 수 있다. 특히, 금속 물질을 열 전도성 물질로 이용하는 경우 실리카, 레진, 세라믹 등에 의해 코팅될 수 있다.The filling layer 120 is provided on the supporting layer 110 and may be provided to protect the parts provided inside the main body 100. In addition, the filling layer 120 may be provided to fix and insulate the positions of the components provided on the supporting layer 110. The filler layer 120 may include at least one polymer selected from the group consisting of silica, phenol, epoxy, polyimide, and Liquid Crystalline Polymer (LCP) It is not. In addition, the filling layer 120 may be made of a thermosetting resin to provide insulation to components inside the main body 100. Examples of the thermosetting resin include Novolac Epoxy Resin, Phenoxy Type Epoxy Resin, BPA Type Epoxy Resin, BPF Type Epoxy Resin, , Hydrogenated BPA Epoxy Resin, Dimer Acid Modified Epoxy Resin, Urethane Modified Epoxy Resin, Rubber Modified Epoxy Resin, (DCPD Type Epoxy Resin), and the like. In addition, the filling layer 120 may further include a thermally conductive material to solve the problem that the main body 100 is heated. That is, since the filling layer 120 includes the thermally conductive material, the main body 100 can be prevented from being heated by the external heat or by the internal heat caused by the internal components. The thermally conductive material may include at least one selected from the group consisting of Cu, Al, Fe, Ni, Cr, MgO, AlN, carbonaceous materials, Ni ferrite, Mn ferrite and the like, but is not limited thereto . Here, the carbon-based material includes carbon and may have various shapes such as graphite, carbon black, graphene, graphite, and the like. In addition, Ni-based ferrite may be NiO · ZnO · CuO-Fe 2 O 3, Mn type ferrite as may be MnO · ZnO · CuO-Fe 2 O 3. The thermally conductive material may be dispersed in the filler layer 120 in powder form. In addition, the thermally conductive material may be included in an amount of 0.01 wt% to 50 wt% with respect to 100 wt% of the filler layer material. If the thermally conductive material is contained in an amount less than 0.01 wt%, the heat transfer effect of the main body 100 can not be obtained. If the thermally conductive material is contained in an amount exceeding 50 wt%, the insulation property of the main body 100 may be deteriorated. That is, when the metal material is used as a thermally conductive material and the amount of the metal material is more than 50 wt%, the metal material may be short-circuited or contacted with the internal parts of the main body 100, thereby deteriorating the electrical characteristics. On the other hand, the thermally conductive material may be coated with an insulating material. In particular, when a metal material is used as a thermally conductive material, it may be coated with silica, resin, ceramics or the like.

2. 칩2. Chip

칩(200)는 본체(100)의 내부에 마련되며, 예를 들어 본체(100)의 중앙부에 마련될 수 있다. 이러한 칩(200)은 적어도 하나 이상의 기능을 수행할 수 있다. 예를 들어, 칩(200)은 정전기 등의 고전압 차단 또는 통과 기능, 정류 기능, 전압 역류 감지 및 방지 기능, 전류 제한 기능, 필터링 기능, 온도 감지 기능 등의 적어도 하나를 수행할 수 있다. 이를 위해 칩(200)은 TVS 다이오드, 쇼트키 다이오드(Schottky diode), 스위치 다이오드, 제너 다이오드(Zener diode), 정류 다이오드, 배리스터, 캐패시터, 인덕터, 퓨즈, PTC 칩 서미스터 및 NTC 칩 서미스터로 이루어진 그룹에서 선택된 하나 이상일 수 있다. 즉, 칩(200)는 하나의 기능을 갖는 부품이거나 둘 이상의 기능을 갖는 부품일 수 있다. 예를 들어, 칩(200)은 배리스터와 캐패시터의 적층 구조, 배리스터, 캐패시터 및 인덕터의 적층 구조 등으로 이루어질 수 있다. 한편, 칩(200)은 내부에 별도의 회로(와이어 본딩)을 구현하지 않을 수 있는 반도체 칩을 포함할 수 있다.The chip 200 is provided inside the main body 100 and may be provided at the center of the main body 100, for example. Such a chip 200 may perform at least one or more functions. For example, the chip 200 may perform at least one of a high voltage blocking or passing function such as static electricity, a rectifying function, a voltage reverse current sensing and prevention function, a current limiting function, a filtering function, and a temperature sensing function. To this end, the chip 200 may be fabricated from a group of TVS diodes, Schottky diodes, switch diodes, zener diodes, rectifier diodes, varistors, capacitors, inductors, fuses, PTC chip thermistors, It may be more than one selected. That is, the chip 200 may be a component having one function or a component having two or more functions. For example, the chip 200 may be formed of a stacked structure of a varistor and a capacitor, a stacked structure of a varistor, a capacitor, and an inductor. On the other hand, the chip 200 may include a semiconductor chip which may not implement a separate circuit (wire bonding) therein.

이들 기능을 위해 칩(200)은 소정의 두께를 갖는 복수의 시트가 적층되어 형성될 수 있고, 칩(200) 내부에는 적어도 하나의 도전층이 형성될 수 있다. 예를 들어, 기판 또는 시트 상에 소정 형상의 도전층이 각각 형성되고 이러한 기판 또는 시트가 복수 적층되어 소정 기능을 갖는 칩(200)이 구현될 수 있다. 또한, 도전층은 다양한 형상으로 형성될 수 있는데, 스파이럴, 정사각, 직사각, 다각형 등의 형상으로 형성될 수 있다. 여기서, 칩(200)의 기능에 따라 도전층의 형상이 결정될 수 있는데, 예를 들어 인덕터의 경우 스파이럴 형상으로 도전층이 형성될 수 있다. 한편, 칩(200) 내부에는 적어도 하나의 공극(viod) 또는 기공(pore) 등이 형성될 수 있다. 즉, 칩(200)을 구성하는 복수의 시트 중 적어도 하나의 시트를 관통하도록 공극이 형성될 수 있고, 공극의 적어도 일부에는 시트와는 다른 재질의 물질이 형성될 수 있다. 예를 들어, 공극 내의 적어도 일 측벽에 ESD 등의 과전압 인가 시 도전성을 갖는 과전압 보호 물질이 형성될 수 있고, 과전압 보호 물질은 공극을 매립하도록 형성될 수도 있다. 또한, 공극 내에 형성된 과전압 보호 물질에 적어도 하나의 기공이 형성될 수 있고, 시트에 적어도 하나의 기공이 형성될 수도 있으며, 도전층에 적어도 하나의 기공이 형성될 수 있다. 즉, 기공은 칩(200) 내의 시트, 도전층, 과전압 보호 물질 중 적어도 어느 하나에 적어도 하나 형성될 수 있다.For these functions, the chip 200 may be formed by stacking a plurality of sheets having a predetermined thickness, and at least one conductive layer may be formed inside the chip 200. For example, a conductive layer of a predetermined shape is formed on a substrate or sheet, respectively, and a plurality of such substrates or sheets are stacked to realize a chip 200 having a predetermined function. In addition, the conductive layer may be formed in various shapes, such as spiral, square, rectangular, polygonal, and the like. Here, the shape of the conductive layer may be determined according to the function of the chip 200. For example, in the case of the inductor, a conductive layer may be formed in a spiral shape. At least one void or pore may be formed in the chip 200. That is, voids may be formed to penetrate at least one of the plurality of sheets constituting the chip 200, and materials of a material different from that of the sheet may be formed at least in part of the voids. For example, an overvoltage protection material having conductivity when applied with an overvoltage, such as ESD, may be formed on at least one side wall in the gap, and the overvoltage protection material may be formed to fill the void. Also, at least one pore may be formed in the overvoltage protection material formed in the pores, at least one pore may be formed in the sheet, and at least one pore may be formed in the conductive layer. That is, at least one of the pores in the chip 200, the conductive layer, and the overvoltage protection material may be formed.

한편, 칩(200)의 상부 및 하부에는 전극 패드(211, 212; 210)가 형성될 수 있다. 전극 패드(210)는 칩(200)과 내부 전극(300)을 전기적으로 연결하기 위해 형성하며, 칩(200) 상에 형성될 수 있다. 즉, 칩(200)의 서로 대향되는 두면에 칩(200) 내부의 도전층과 연결되도록 전극 패드(210)가 형성되고, 전극 패드(210)는 내부 전극(300)과 연결될 수 있다. 따라서, 칩(200) 내부의 도전층은 전극 패드(210)를 통해 내부 전극(300)과 연결될 수 있다. 이러한 전극 패드(210)는 도전성 물질, 예를 들어 Sn, Ni, 쳐 Ag, Cr 등의 금속 물질로 형성될 수 있다. 또한, 전극 패드(210)는 증착, 인쇄, 도금 중 적어도 어느 하나의 방법으로 형성될 수 있다. 예를 들어, 칩(200)의 표면과 접촉되는 제 1 층은 인쇄 공정으로 형성하고, 제 1 층 상에 도금 공정으로 제 2 층을 형성할 수 있다. 즉, 전극 패드(210)는 일층 또는 다층 구조로 형성될 수 있다.Meanwhile, electrode pads 211, 212 and 210 may be formed on the upper and lower sides of the chip 200. The electrode pad 210 is formed to electrically connect the chip 200 and the internal electrode 300 and may be formed on the chip 200. That is, the electrode pads 210 are formed on two opposite surfaces of the chip 200 to be connected to the conductive layer inside the chip 200, and the electrode pads 210 can be connected to the internal electrodes 300. Accordingly, the conductive layer inside the chip 200 can be connected to the internal electrode 300 through the electrode pad 210. The electrode pad 210 may be formed of a conductive material such as Sn, Ni, Ag, Cr, or the like. In addition, the electrode pad 210 may be formed by at least one of vapor deposition, printing, and plating. For example, the first layer in contact with the surface of the chip 200 may be formed by a printing process, and the second layer may be formed by a plating process on the first layer. That is, the electrode pad 210 may be formed as a single layer or a multilayer structure.

3. 내부 전극3. Internal electrode

내부 전극(300)은 본체(100) 내부에 칩(200)을 사이에 두고 소정 간격 이격되어 마련될 수 있다. 예를 들어, 내부 전극(300)은 칩(200)의 하측에 마련된 제 1 내부 전극(310)과, 칩(200)의 상측에 마련된 제 2 내부 전극(320)을 포함할 수 있다. 또한, 내부 전극(300)은 칩(200)과 전기적으로 연결되며, 외부 전극(400)과 전기적으로 연결될 수 있다. 따라서, 칩(200)은 내부 전극(300) 및 외부 전극(400)을 통해 본체(100) 외부와 전기적으로 연결될 수 있다. 이러한 내부 전극(300)은 외부 전극(400)과 각각 연결될 수 있다. 예를 들어, 제 1 내부 전극(310)은 제 1 외부 전극(410)과 연결되고 제 2 외부 전극(420)와 이격될 수 있고, 제 2 내부 전극(320)은 제 2 외부 전극(420)과 연결되고 제 1 외부 전극(410)과 이격될 수 있다. The internal electrodes 300 may be provided in the main body 100 at predetermined intervals with the chip 200 interposed therebetween. For example, the internal electrode 300 may include a first internal electrode 310 provided on the lower side of the chip 200 and a second internal electrode 320 provided on the upper side of the chip 200. The internal electrode 300 is electrically connected to the chip 200 and may be electrically connected to the external electrode 400. Therefore, the chip 200 may be electrically connected to the outside of the main body 100 through the internal electrode 300 and the external electrode 400. The inner electrode 300 may be connected to the outer electrode 400, respectively. For example, the first inner electrode 310 may be connected to the first outer electrode 410 and may be spaced apart from the second outer electrode 420, and the second inner electrode 320 may be separated from the second outer electrode 420, And may be spaced apart from the first external electrode 410.

이러한 내부 전극(300)은 일단이 외부 전극(400)과 연결되고 타단이 칩(200)과 중첩되도록 형성될 수 있다. 즉, 제 1 내부 전극(310)은 본체(100)의 측면에 노출되어 제 1 외부 전극(410)과 연결되고, 제 2 외부 전극(420) 방향으로 연장되어 칩(200)의 일면 상에 마련될 수 있다. 또한, 제 2 내부 전극(320)은 본체(100)의 측면에 노출되어 제 2 외부 전극(420)과 연결되고 제 1 외부 전극(410) 방향으로 연장되어 칩(200)의 타면 상에 마련될 수 있다. 이때, 제 1 및 제 2 내부 전극(310, 320)은 칩(200)과 적어도 일부 중첩되도록 형성될 수도 있고, 칩(200)과 완전히 중첩되고 칩(200)을 지나쳐 형성될 수도 있다. 또한, 내부 전극(300)의 두께는 칩(200)의 두께보다 얇거나 같을 수 있다. 예를 들어, 내부 전극(300)은 1㎛∼500㎛의 두께로 형성할 수 있다. The internal electrode 300 may have one end connected to the external electrode 400 and the other end overlapping the chip 200. That is, the first internal electrode 310 is exposed on the side surface of the main body 100 and connected to the first external electrode 410, extends in the direction of the second external electrode 420, . The second internal electrode 320 is exposed on the side surface of the main body 100 and connected to the second external electrode 420 and extends in the direction of the first external electrode 410 to be provided on the other surface of the chip 200 . At this time, the first and second internal electrodes 310 and 320 may be formed to overlap at least part of the chip 200 or completely overlap the chip 200 and pass the chip 200. In addition, the thickness of the internal electrode 300 may be thinner than or equal to the thickness of the chip 200. For example, the internal electrode 300 may be formed to a thickness of 1 to 500 탆.

한편, 내부 전극(300)은 도 3에 도시된 바와 같이 적어도 일 영역의 폭이 다른 영역보다 넓게 형성될 수 있다. 예를 들어, 외부 전극(400)과 연결되는 부분의 폭이 다른 폭보다 넓게 형성될 수 있다. 따라서, 내부 전극(300)은 예컨데 "T"자 형태로 형성될 수 있다. 즉, 외부 전극(400)은 X 방향으로 서로 대향되는 두 면에 형성되고 Y 방향으로 대향되는 두면 및 Z 방향으로 대향되는 두면에 연장 형성될 수 있는데, 내부 전극(300)이 T자 형태로 형성됨으로써 내부 전극(300)이 X 방향의 측면에 형성된 외부 전극(400) 뿐만 아니라 외부 전극(400)의 Y 방향으로 연장 형성된 부분에도 접촉될 수 있다. 이렇게 내부 전극(300)이 T자 형태로 형성됨으로써 외부 전극(400)과 내부 전극(300)의 접촉 면적을 증가시킬 수 있고, 그에 따라 내부 전극(300)과 외부 전극(400)의 접촉 저항을 낮출 수 있다. 물론, 내부 전극(300)은 도 4에 도시된 바와 같이 모든 영역의 폭이 동일한 직사각형 형태로 형성되어 X 방향의 두 측면에 형성된 외부 전극(400)과 접촉될 수 있다.3, the internal electrode 300 may be formed to have a width greater than that of at least one region. For example, the width of the portion connected to the external electrode 400 may be wider than the other width. Therefore, the internal electrode 300 may be formed, for example, in a "T" shape. That is, the external electrodes 400 may be formed on two surfaces opposed to each other in the X direction, two surfaces opposed to each other in the Y direction, and two surfaces opposed to each other in the Z direction. The internal electrode 300 can be contacted not only with the external electrode 400 formed on the side of the X direction but also with the portion of the external electrode 400 extending in the Y direction. Since the internal electrode 300 is formed in a T shape, the contact area between the external electrode 400 and the internal electrode 300 can be increased, and the contact resistance between the internal electrode 300 and the external electrode 400 can be increased Can be lowered. 4, the internal electrodes 300 may be formed in a rectangular shape having the same width in all regions, and may be in contact with the external electrodes 400 formed on two sides in the X direction.

이러한 내부 전극(300)은 도전성 물질로 형성될 수 있는데, 예를 들어 Al, Ag, Au, Pt, Pd, Ni, Cu 중 어느 하나 이상의 성분을 포함하는 금속 또는 금속 합금으로 형성될 수 있다. 합금의 경우 예를 들어 Ag와 Pd 합금을 이용할 수 있다. 한편, 내부 전극(300)은 표면에 다공성의 절연층이 형성될 수 있다. 즉, 금속층의 표면에 다공성의 절연층이 형성된 구조로 내부 전극(300)이 형성될 수 있다. 이때, 금속층 표면의 다공성 절연층은 금속층이 산소 또는 공기와의 접촉에 의해 산화되어 형성될 수 있다.The internal electrode 300 may be formed of a conductive material, for example, a metal or a metal alloy containing at least one of Al, Ag, Au, Pt, Pd, Ni, and Cu. In the case of alloys, for example, Ag and Pd alloys can be used. Meanwhile, a porous insulating layer may be formed on the surface of the internal electrode 300. That is, the internal electrode 300 may be formed in a structure in which a porous insulating layer is formed on the surface of the metal layer. At this time, the porous insulating layer on the surface of the metal layer may be formed by oxidizing the metal layer by contact with oxygen or air.

4. 외부 전극4. External electrode

외부 전극(410, 420; 400)는 본체(100) 외부의 서로 대향되는 두 면에 마련될 수 있다. 예를 들어, 외부 전극(400)은 X 방향, 즉 길이 방향으로 본체(100)의 대향되는 두 측면에 각각 형성될 수 있다. 또한, 외부 전극(400)은 본체(100) 내부의 내부 전극(300)과 각각 연결될 수 있다. 이때, 외부 전극(400)의 어느 하나는 전자기기 내부의 인쇄회로기판 등의 내부 회로와 접속될 수 있다.The external electrodes 410, 420, and 400 may be provided on two surfaces of the body 100 that are opposite to each other. For example, the external electrodes 400 may be formed on opposite sides of the body 100 in the X direction, that is, the longitudinal direction. In addition, the external electrode 400 may be connected to the internal electrode 300 inside the main body 100, respectively. At this time, one of the external electrodes 400 can be connected to an internal circuit such as a printed circuit board inside the electronic apparatus.

이러한 외부 전극(400)은 다양한 방법으로 형성될 수 있다. 즉, 외부 전극(400)은 도전성 페이스트를 이용하여 침지 또는 인쇄 방법으로 형성하거나, 증착, 스퍼터링, 도금 등의 다양한 방법으로 형성될 수도 있다. 한편, 외부 전극(400)은 본체(100)의 측면 전체에 형성될 수 있고, 측면을 제외한 나머지 면의 적어도 일부에 형성될 수 있다. 즉, 외부 전극(400)의 두 측면으로부터 연장되어 상부면 및 하부면, 그리고 전면 및 후면에 각각 형성될 수 있다. 다시 말하면, 외부 전극(400)은 X 방향의 두 측면에 형성되고, Y 방향의 두 면 및 Z 방향의 두 면의 적어도 일부에 형성될 수 있다. 이때, X 방향의 두 측면 이외의 면에 연장 형성된 부분은 제 1 및 제 2 외부 전극(410, 420)이 이격되도록 형성되어야 한다. 이러한 외부 전극(400)은 예를 들어 금, 은, 백금, 구리, 니켈, 팔라듐 및 이들의 합금으로부터 이루어진 군으로부터 선택된 하나 이상의 금속으로 형성될 수 있다. 이때, 내부 전극(300)과 연결되는 외부 전극(400)의 적어도 일부는 내부 전극(300)과 동일 물질로 형성될 수 있다. 예를 들어, 내부 전극(300)이 구리를 이용하여 형성되는 경우 외부 전극(400)의 내부 전극(300)과 접촉되는 영역으로부터 적어도 일부는 구리를 이용하여 형성할 수 있다. The external electrode 400 may be formed by various methods. That is, the external electrode 400 may be formed by an immersion or printing method using a conductive paste, or may be formed by various methods such as vapor deposition, sputtering, and plating. The external electrode 400 may be formed on the entire side surface of the main body 100 and may be formed on at least a part of the remaining surface except the side surface. That is, it may extend from two sides of the external electrode 400, and may be formed on the upper and lower surfaces, and on the front surface and the rear surface, respectively. In other words, the external electrodes 400 are formed on two sides in the X direction, and can be formed on at least a part of two surfaces in the Y direction and two surfaces in the Z direction. At this time, the portions formed on the surfaces other than the two side surfaces in the X direction should be formed such that the first and second external electrodes 410 and 420 are spaced apart from each other. The external electrode 400 may be formed of at least one metal selected from the group consisting of, for example, gold, silver, platinum, copper, nickel, palladium, and alloys thereof. At this time, at least a part of the external electrode 400 connected to the internal electrode 300 may be formed of the same material as the internal electrode 300. For example, when the internal electrode 300 is formed using copper, at least a part of the external electrode 400 may be formed of copper from a region contacting the internal electrode 300.

또한, 외부 전극(400)은 적어도 하나의 도금층을 더 포함할 수 있다. 외부 전극(400)은 Cu, Ag 등의 금속층으로 형성될 수 있고, 금속층 상에 적어도 하나의 도금층이 형성될 수도 있다. 예를 들어, 외부 전극(400)은 구리층, Ni 도금층 및 Sn 또는 Sn/Ag 도금층이 적층 형성될 수도 있다. 물론, 도금층은 Cu 도금층 및 Sn 도금층이 적층될 수도 있으며, Cu 도금층, Ni 도금층 및 Sn 도금층이 적층될 수도 있다. 또한, 외부 전극(400)은 예를 들어 0.5%∼20%의 Bi2O3 또는 SiO2를 주성분으로 하는 다성분계의 글래스 프릿(Glass frit)을 금속 분말과 혼합하여 형성할 수 있다. 이때, 글래스 프릿과 금속 분말의 혼합물은 페이스트 형태로 제조되어 본체(100)의 두면에 도포될 수 있다. 이렇게 외부 전극(400)에 글래스 프릿이 포함됨으로써 외부 전극(400)과 본체(100)의 밀착력을 향상시킬 수 있고, 내부 전극(300)과 외부 전극(400)의 콘택 반응을 향상시킬 수 있다. 또한, 글래스가 포함된 도전성 페이스트가 도포된 후 그 상부에 적어도 하나의 도금층이 형성되어 외부 전극(400)이 형성될 수 있다. 즉, 글래스가 포함된 금속층과, 그 상부에 적어도 하나의 도금층이 형성되어 외부 전극(400)이 형성될 수 있다. 예를 들어, 외부 전극(400)은 글래스 프릿과 Ag 및 Cu의 적어도 하나가 포함된 층을 형성한 후 전해 또는 무전해 도금을 통하여 Ni 도금층 및 Sn 도금층 순차적으로 형성할 수 있다. 이때, Sn 도금층은 Ni 도금층과 같거나 두꺼운 두께로 형성될 수 있다. 물론, 외부 전극(400)은 적어도 하나의 도금층만으로 형성될 수도 있다. 즉, 페이스트를 도포하지 않고 적어도 1회의 도금 공정을 이용하여 적어도 일층의 도금층을 형성하여 외부 전극(400)을 형성할 수도 있다. 한편, 외부 전극(400)은 2㎛∼100㎛의 두께로 형성될 수 있으며, Ni 도금층이 1㎛∼10㎛의 두께로 형성되고, Sn 또는 Sn/Ag 도금층은 2㎛∼10㎛의 두께로 형성될 수 있다.In addition, the external electrode 400 may further include at least one plating layer. The external electrode 400 may be formed of a metal layer such as Cu or Ag, and at least one plating layer may be formed on the metal layer. For example, the external electrode 400 may be formed by laminating a copper layer, a Ni plating layer, and a Sn or Sn / Ag plating layer. Of course, the plating layer may be laminated with a Cu plating layer and a Sn plating layer, or a Cu plating layer, a Ni plating layer and a Sn plating layer may be laminated. In addition, the external electrode 400 can be formed by mixing a multi-component glass frit containing, for example, 0.5% to 20% Bi 2 O 3 or SiO 2 as a main component with a metal powder. At this time, the mixture of the glass frit and the metal powder may be prepared in the form of a paste and applied to the two sides of the main body 100. By including the glass frit in the external electrode 400, the adhesion between the external electrode 400 and the main body 100 can be improved, and the contact reaction between the internal electrode 300 and the external electrode 400 can be improved. In addition, after the conductive paste containing glass is applied, at least one plating layer may be formed on the conductive paste to form the external electrode 400. That is, the external electrode 400 may be formed by forming a metal layer containing glass and at least one plating layer on the metal layer. For example, the external electrode 400 may be formed by sequentially forming a Ni plated layer and a Sn plated layer through electrolytic or electroless plating after forming a layer including at least one of glass frit, Ag and Cu. At this time, the Sn plating layer may be formed to have a thickness equal to or thicker than the Ni plating layer. Of course, the external electrode 400 may be formed of at least one plating layer only. That is, at least one plating layer may be formed using at least one plating process without applying the paste to form the external electrode 400. [ On the other hand, the external electrode 400 may be formed to a thickness of 2 탆 to 100 탆, a Ni plating layer is formed to a thickness of 1 탆 to 10 탆, and a Sn or Sn / Ag plating layer is formed to a thickness of 2 탆 to 10 탆 .

5. 접착층5. Adhesive layer

접착층(500)은 본체(100)와 내부 전극(300) 사이에 마련된 제 1 접착층(510)과, 칩(200)과 내부 전극(300) 사이에 마련된 제 2 접착층(520)을 포함할 수 있다. 즉, 제 1 접착층(510)은 본체(100)의 지지층(110)과 제 1 내부 전극(310) 사이에 마련되고, 제 2 접착층(520)은 제 1 내부 전극(310)과 칩(200) 사이 및 제 2 내부 전극(320)과 칩(200) 사이에 마련될 수 있다. 여기서, 제 1 접착층(510)은 지지층(110) 전체 상부에 형성될 수도 있고, 지지층(110)과 제 1 내부 전극(310) 사이에만 형성될 수도 있다. 제 1 접착층(510)은 비도전성 접착 물질로 형성될 수 있다. The adhesive layer 500 may include a first adhesive layer 510 provided between the main body 100 and the internal electrode 300 and a second adhesive layer 520 provided between the chip 200 and the internal electrode 300 . That is, the first adhesive layer 510 is provided between the supporting layer 110 of the main body 100 and the first inner electrode 310, and the second adhesive layer 520 is provided between the first inner electrode 310 and the chip 200, And between the second internal electrode 320 and the chip 200. The first adhesive layer 510 may be formed on the entire upper surface of the supporting layer 110 or only between the supporting layer 110 and the first inner electrode 310. The first adhesive layer 510 may be formed of a non-conductive adhesive material.

제 2 접착층(520)은 제 1 및 제 2 내부 전극(310, 320)과 칩(200) 사이에 마련될 수 있다. 즉, 제 2 접착층(520)은 제 1 및 제 2 전극 패드(211, 212)와 제 1 및 제 2 내부 전극(310, 320) 사이에 마련될 수 있다. 이러한 제 2 접착층(520)은 도전성 접착 물질로 형성될 수 있다. 즉, 제 2 접착층(520)는 도전성을 갖는 동시에 접착 특성을 갖는다. 예를 들어, 제 2 접착층(520)은 도전성 에폭시를 이용할 수 있다. 즉, 제 2 접착층(520)은 도전성 물질을 함유한 에폭시 수지 등의 접착성 물질을 이용할 수 있다. 물론, 제 2 접착층(520)은 에폭시 수지 이외에 실리콘 등 다양한 도전성 물질을 함유한 접착성 물질을 이용할 수 있다. 또한, 제 2 접착층(520)의 다른 예로는 도 5에 도시된 바와 같이 도전성을 갖는 다공성 구조의 베이스(521)와, 베이스(521)의 기공을 충진하며 접착 특성을 갖는 충진재(522)와, 충진재(522)에 함유된 도전성 입자(523)를 포함할 수 있다. 즉, 제 2 접착층(520)는 도전성 입자(523)가 함유된 충진재(522)가 베이스(521)의 기공을 충진하여 마련될 수 있다.The second adhesive layer 520 may be provided between the first and second internal electrodes 310 and 320 and the chip 200. That is, the second adhesive layer 520 may be provided between the first and second electrode pads 211 and 212 and the first and second internal electrodes 310 and 320. The second adhesive layer 520 may be formed of a conductive adhesive material. That is, the second adhesive layer 520 has conductivity and adhesive property. For example, the second adhesive layer 520 may use a conductive epoxy. That is, the second adhesive layer 520 may be an adhesive material such as an epoxy resin containing a conductive material. Of course, an adhesive material containing various conductive materials such as silicon may be used for the second adhesive layer 520 in addition to the epoxy resin. Another example of the second adhesive layer 520 includes a base 521 having a conductive porous structure as shown in Fig. 5, a filler 522 filling the pores of the base 521 and having adhesive properties, And the conductive particles 523 contained in the filling material 522. [ That is, the second adhesive layer 520 may be formed by filling the pores of the base 521 with the filling material 522 containing the conductive particles 523.

베이스(521)는 예를 들어 메쉬 구조로 형성되어 복수의 기공을 갖는 다공성 구조로 마련될 수 있다. 또한, 베이스(521)는 도전성 물질로 이루어질 수 있다. 여기서, 도전성을 갖는 메쉬 구조의 베이스(521)는 도전성 실이 불규칙적으로 배열된 부직포(non woven) 구조일 수 있고, 도전성 실이 규칙적으로 배열된 직포(woven) 구조일 수도 있다. 부직포 구조는 도 6에 도시된 바와 같이 도전성 실이 불규칙적으로 엉긴 구조일 수 있고, 직포 구조는 도 7에 도시된 바와 같이 도전성의 경사(날실) 및 위사(씨실)가 규칙적으로 교차하여 짜여진 구조일 수 있다. 여기서, 도 6은 부직포 구조의 베이스(521)의 사진이고, 도 7은 직포 구조의 베이스(521)의 사진이다. 또한, 도 6 및 도 7의 (b)는 (a)의 사진을 보다 확대한 사진이고, (c)는 (b)의 사진을 보다 확대한 사진이다. 한편, 베이스(521)를 이루는 도전성 실은 예를 들어 니켈, 구리, 알루미늄 등의 전기 전도도가 높은 금속 물질을 이용할 수 있으며, 예를 들어 1㎛∼1000㎛의 굵기를 가질 수 있다. 또한, 베이스(521)는 0.1% 내지 80%의 기공율을 가질 수 있다. 여기서, 베이스(521)의 기공율은 도전성 실의 밀도에 따라 조절될 수 있는데, 도전성 실이 조밀하게 이루어져 베이스(521)의 기공율이 낮아질 수 있으며, 도전성 실이 조대하게 이루어져 베이스(521)의 기공율이 높아질 수 있다. 한편, 기공율이 0.1% 미만일 경우 충진재(522)의 함침량이 적어 접착성이 저하될 수 있고, 기공율이 80% 초과일 경우 베이스(521)가 차지하는 비율이 줄어 전기 전도도가 저하되고 그에 따라 저항이 증가할 수 있다. 또한, 마이크로 사이즈의 도전성 실로 이루어진 베이스(521)에 형성된 기공은 베이스(521)의 두께, 기공율 등에 따라 마이크로 사이즈 또는 그 이상의 사이즈를 가질 수 있다.The base 521 may be formed of, for example, a mesh structure and provided with a porous structure having a plurality of pores. The base 521 may be made of a conductive material. Here, the base 521 having a conductive mesh structure may be a nonwoven structure in which conductive threads are irregularly arranged, or may be a woven structure in which conductive threads are regularly arranged. The nonwoven fabric structure may be a structure in which the conductive yarns are irregularly folded as shown in FIG. 6, and the woven fabric structure is a structure in which conductive warp yarns and weft yarns are regularly cross- . Here, FIG. 6 is a photograph of the base 521 of the nonwoven fabric structure, and FIG. 7 is a photograph of the base 521 of the woven structure. 6 and 7 (b) are enlarged photographs of (a) and (c) are enlarged photographs of the photographs of (b). On the other hand, the conductive chamber constituting the base 521 may be made of a metal material having high electrical conductivity, such as nickel, copper, or aluminum, and may have a thickness of 1 m to 1000 m, for example. Further, the base 521 may have a porosity of 0.1% to 80%. Here, the porosity of the base 521 can be adjusted in accordance with the density of the conductive chamber. The conductive room is densely formed, the porosity of the base 521 can be lowered, Can be increased. On the other hand, if the porosity is less than 0.1%, the amount of impregnation of the filler 522 may be small, and the adhesion may be decreased. When the porosity exceeds 80%, the proportion of the base 521 is decreased, can do. The pores formed in the base 521 made of a micro-sized conductive thread may have a micro-sized or larger size depending on the thickness and the porosity of the base 521.

충진재(522)는 도전성 입자(523)를 함유하며, 베이스(521)의 기공을 충진하도록 형성된다. 충진재(522)는 칩(200)을 내부 전극(300)에 접착시키기 위해 접착성 물질로 이루어질 수 있다. 접착성 물질로는 예를 들어 고무계, 아크릴계, 실리콘계 등의 접착 물질을 이용할 수 있다. 또한, 충진재 물질과 도전성 입자의 혼합물 100wt%에 대하여 도전성 입자(523)가 0.1wt% 내지 50wt%로 함유될 수 있고, 바람직하게는 5wt% 내지 50wt%, 더욱 바람직하게는 7wt% 내지 40wt%로 함유될 수 있다. 도전성 입자(523)가 0.1wt% 미만으로 함유될 경우 반복적인 과전압 인가 시 제 2 접착층(520)의 저항이 높아질 수 있으며, 50wt%를 초과할 경우 접착성이 저하될 수 있다. The filler material 522 contains the conductive particles 523 and is formed to fill the pores of the base 521. The filler 522 may be made of an adhesive material to bond the chip 200 to the internal electrode 300. As the adhesive material, for example, adhesive materials such as rubber, acrylic, and silicone can be used. The conductive particles 523 may be contained in an amount of 0.1 wt% to 50 wt%, preferably 5 wt% to 50 wt%, and more preferably 7 wt% to 40 wt%, based on 100 wt% of the mixture of the filler material and the conductive particles . When the conductive particles 523 are contained in an amount less than 0.1 wt%, the resistance of the second adhesive layer 520 may be increased when the repetitive overvoltage is applied, and if the conductive particles 523 is more than 50 wt%, the adhesiveness may be deteriorated.

도전성 입자(523)는 전기 전도성 물질을 이용할 수 있는데, 전기 전도성 물질로는 예를 들어, 니켈, 구리, 알루미늄, 크롬, 카본 등을 포함할 수 있다. 이러한 도전성 입자(523)는 베이스(521) 내의 기공보다 작은 사이즈를 가질 수 있다. 물론, 도전성 입자(523)의 적어도 일부는 기공보다 큰 사이즈를 가질 수 있다. 그러나, 도전성 입자(523)가 베이스(521) 내의 기공에 마련될 수 있도록 도전성 입자(523)의 사이즈는 기공보다 작은 사이즈를 갖는 것이 바람직하다. 한편, 도전성 입자(523)의 평균 크기, 즉 평균 입경은 예를 들어 1㎛ 내지 1000㎛일 수 있고, 바람직하게는 1㎛ 내지 500㎛일 수 있으며, 더욱 바람직하게는 1㎛ 내지 100㎛일 수 있다. 또한, 도전성 입자(523)는 동일 크기의 단일 입자 또는 2종 이상의 입자를 이용할 수도 있고, 복수의 크기를 갖는 단일 입자 또는 2종 이상의 입자를 이용할 수도 있다. 도전성 입자(523)가 복수의 크기를 가질 경우 예를 들어 20㎛∼100㎛의 평균 입경을 갖는 제 1 도전성 입자와, 2㎛∼20㎛의 평균 입경을 갖는 제 2 도전성 입자와, 1∼10㎛의 평균 입경을 갖는 제 3 도전성 입자를 이용할 수 있다. 여기서, 제 1 도전성 입자는 제 2 도전성 입자보다 크거나 같고, 제 2 도전성 입자는 제 3 도전성 입자보다 크거나 같을 수 있다. 즉, 제 1 도전성 입자의 평균 입경을 A, 제 2 도전성 입자의 평균 입경을 B, 그리고 제 3 도전성 입자의 평균 입경을 C라 할 때, A:B:C는 20∼100:2∼20:1∼10일 수 있다. 예를 들어, A:B:C는 20:1.5:1일 수 있고, 10:1.5:1일 수 있다. 이렇게 도전성 입자(523)를 함유하는 충진재(522)로 베이스(521) 내의 복수의 기공을 충진하면 베이스(521)에 충진재(522) 만을 이용하는 경우에 비해 전기 전도성을 더욱 향상시킬 수 있다. 즉, 충진재(522) 내에 도전성 입자(523)를 함유시킴으로써 충진재(522) 만을 이용하는 경우에 비해 저항을 줄일 수 있다. 또한, 반복적인 ESD 등의 과전압이 인가된 후에도 저항이 증가하지 않아 컨택터의 신뢰성 저하를 방지할 수 있다. 한편, 도전성 입자(523)를 함유한 충진재(522)가 베이스(521)의 기공 내에 형성된 후의 제 2 접착층(520)의 표면 사진이 도 8 및 도 9에 도시되어 있다. 도 8은 부직포 구조의 베이스(521)에 충진재(522)가 형성된 사진이고, 도 9는 직포 구조의 베이스(521)에 충진재(522)가 형성된 사진이다. 또한, 도 8 및 도 9의 (a) 내지 (e)는 도전성 입자(523)로서, 니켈이 각각 12wt%, 14wt%, 16wt%, 20wt% 및 24wt% 함유된 사진이다. 여기서, 흰점으로 보이는 것이 도전성 입자(523)이고, 검은색으로 보이는 것이 충진재(522)이다. 사진에 보이는 바와 같이 도전성 입자(523)는 적어도 일부 영역에서 다른 영역과 다른 밀도로 분산될 수 있고, 적어도 일 영역에서 적어도 둘 이상의 도전성 입자(523)가 접촉되어 분산될 수 있다. 한편, 제 2 접착층(520)은 적어도 일 영역의 두께가 다른 영역과 다르게 형성될 수 있다. 또한, 사진에서 볼 수 있는 바와 같이 도전성 입자(523)를 함유한 충진재(522)가 충진된 후 제 2 접착층(520)에 적어도 하나의 기공이 형성될 수 있다. 기공은 베이스(521)의 적어도 일부를 노출시킬 수도 있다,The conductive particles 523 may be made of an electrically conductive material, and examples of the electrically conductive material may include nickel, copper, aluminum, chromium, carbon, and the like. These conductive particles 523 may have a smaller size than the pores in the base 521. Of course, at least a part of the conductive particles 523 may have a larger size than the pores. However, it is preferable that the size of the conductive particles 523 is smaller than that of the pores so that the conductive particles 523 can be provided in the pores in the base 521. On the other hand, the average size of the conductive particles 523, that is, the average particle diameter may be, for example, 1 to 1000 μm, preferably 1 to 500 μm, more preferably 1 to 100 μm have. The conductive particles 523 may use single particles of the same size or two or more kinds of particles, or may use a single particle having a plurality of sizes or two or more kinds of particles. When the conductive particles 523 have a plurality of sizes, for example, the first conductive particles having an average particle diameter of 20 mu m to 100 mu m, the second conductive particles having an average particle diameter of 2 mu m to 20 mu m, It is possible to use third conductive particles having an average particle diameter of 占 퐉. Here, the first conductive particles may be equal to or greater than the second conductive particles, and the second conductive particles may be equal to or greater than the third conductive particles. When the average particle diameter of the first conductive particles is A, the average particle diameter of the second conductive particles is B, and the average particle diameter of the third conductive particles is C, A: B: C is 20 to 100: 2 to 20: Lt; / RTI > For example, A: B: C can be 20: 1.5: 1 and 10: 1.5: 1. When the plurality of pores in the base 521 are filled with the filler 522 containing the conductive particles 523, the electrical conductivity can be further improved as compared with the case where only the filler 522 is used for the base 521. That is, by containing the conductive particles 523 in the filler 522, the resistance can be reduced as compared with the case where only the filler 522 is used. In addition, since the resistance does not increase even after the overvoltage such as the repeated ESD is applied, the reliability of the contactor can be prevented from lowering. On the other hand, a photograph of the surface of the second adhesive layer 520 after the filler 522 containing the conductive particles 523 is formed in the pores of the base 521 is shown in Figs. FIG. 8 is a photograph of the base 521 of the nonwoven structure with the filler 522 formed thereon, and FIG. 9 is a photograph showing the filler 522 formed on the base 521 of the woven structure. 8 and 9A to 9E are photographs showing that the conductive particles 523 contained 12 wt%, 14 wt%, 16 wt%, 20 wt%, and 24 wt% of nickel, respectively. Here, the conductive particles 523 are seen as white spots and the filler 522 is seen as black. As shown in the photograph, the conductive particles 523 may be dispersed at least in some regions at different densities from other regions, and at least two conductive particles 523 may be dispersed in at least one region in contact with each other. On the other hand, the second adhesive layer 520 may be formed to have a thickness different from that of at least one region. Also, as shown in the photograph, at least one pore may be formed in the second adhesive layer 520 after the filler 522 containing the conductive particles 523 is filled. The pores may expose at least a portion of the base 521,

한편, 도전성 입자(523)를 충진재(522)에 포함시키기 위해 예를 들어 고무계 또는 아크릴계 수지를 유기 용제에 용해한 후 도전성 입자를 혼합시킬 수 있다. 또한, 이렇게 도전성 입자(523)가 혼합된 혼합물에 베이스(521)를 침지시켜 충진재(522)를 베이스(521) 내의 기공에 충진시킬 수 있다. 예를 들어, 충진재(522)로서 아크릴 수지와 도전성 입자(3200)를 소정의 용매에 혼합하여 혼합물을 제조한 후 다공성의 베이스(521)를 혼합 용매에 침지하고 용매를 건조시켜 베이스(521) 내에 도전성 입자(523)를 함유한 충진재(522)를 분포시킬 수 있다. 여기서, 용매는 에틸아세테이트, 메틸에틸케톤, 메틸렌클로라이드, 테트라히드로퓨란 또는 클로로포름 등을 포함할 수 있으며, 이들은 각각 단독으로 또는 2 이상이 조합되어 이용될 수 있다. 이렇게 충진재 물질, 도전성 입자 및 용매의 혼합물이 베이스(521)에 침지된 후 충진재(522) 및 도전성 입자(523)의 혼합물 100wt%에 대해 도전성 입자(523)가 1wt% 내지 50wt%일 수 있다.On the other hand, in order to incorporate the conductive particles 523 in the filler 522, the conductive particles may be mixed after, for example, a rubber or acrylic resin is dissolved in an organic solvent. The base 521 may be immersed in the mixture of the conductive particles 523 to fill the filling material 522 into the pores in the base 521. For example, as a filler 522, an acrylic resin and conductive particles 3200 are mixed with a predetermined solvent to prepare a mixture. Then, the porous base 521 is immersed in a mixed solvent, and the solvent is dried to form a mixture in the base 521 The filler 522 containing the conductive particles 523 can be distributed. Here, the solvent may include ethyl acetate, methyl ethyl ketone, methylene chloride, tetrahydrofuran, or chloroform, and these solvents may be used singly or in combination of two or more. The conductive particles 523 may be 1 wt% to 50 wt% with respect to 100 wt% of the mixture of the filler 522 and the conductive particles 523 after the mixture of the filler material, the conductive particles, and the solvent is immersed in the base 521.

한편, 제 2 접착층(520)는 베이스(521)가 1Ω 이하의 저항을 가질 수 있고, 바람직하게는 0.5Ω 이하의 저항을 가질 수 있다. 제 2 접착층(520)가 형성된 후 컨택터는 5Ω 이하의 저항, 바람직하게는 0.15Ω 이하의 저항을 가질 수 있다. 한편, 베이스(521)의 형태, 충진재(522)의 도전성 입자(523) 함량 등에 따라 제 2 접착층(520)의 저항이 달라지고 그에 따라 컨택터의 저항이 달라질 수 있지만, 컨택터가 0.15Ω 이하의 저항을 가지고, 과전압 등이 인가된 후에도 10Ω 이하의 저항을 갖는 것이 바람직하다.On the other hand, the second adhesive layer 520 may have a resistance of 1? Or less and preferably a resistance of 0.5? Or less. After the second adhesive layer 520 is formed, the contactor may have a resistance of 5 Ω or less, preferably a resistance of 0.15 Ω or less. The resistance of the second adhesive layer 520 may vary depending on the type of the base 521 and the content of the conductive particles 523 of the filler 522 and thus the resistance of the contactor may be varied. And has a resistance of 10? Or less even after an overvoltage or the like is applied.

도 10은 본 발명의 제 1 실시 예에 따른 칩 패키징 방법을 설명하기 위한 개략도이다.10 is a schematic view for explaining a chip packaging method according to the first embodiment of the present invention.

도 10을 참조하면, 소정 두께를 갖는 판 형상의 지지층(110) 상에 제 1 접착층(미도시)을 형성한 후 제 1 접착층 상에 복수의 제 1 내부 전극(310)을 형성한다. 제 1 내부 전극(310)은 예를 들어 직사각형 형상으로 형성되며, 일 방향 및 타 방향으로 소정 간격 이격되어 복수 마련될 수 있다. 즉, 직사각형 형태의 제 1 내부 전극(310)이 일 방향 및 타 방향으로 소정 간격 이격되어 제 1 접착층 상에 접착된다. 그리고, 복수의 칩(200)의 일면 및 타면에 제 2 접착층(미도시)을 각각 형성한 후 복수의 칩(200)을 제 1 내부 전극(310) 상의 소정 영역에 안착시킨다. 이때, 복수의 칩(200)은 제 1 내부 전극(310) 상의 소정 영역에 정확하게 안착되어야 하며, 이를 위해 예를 들어 CCD 영상 정합을 이용할 수 있다. 따라서, 복수의 칩(200)은 제 1 내부 전극(310)의 단부 상에 본딩될 수 있다. 그리고, 소정의 형상으로 패턴화된 제 2 내부 전극 어레이를 복수의 칩(200) 상에 본딩시킬 수 있다. 이때, 제 2 내부 전극 어레이는 예를 들어 적어도 일 방향으로 서로 연결된 형상으로 마련될 수 있다, 즉, 직사각형 형태의 제 2 내부 전극과 이를 연결하는 연결부를 갖도록 일 방향으로 배열된 형태로 제 2 내부 전극 어레이가 마련될 수 있다. 이때, 연결부는 제 2 내부 전극의 폭보다 좁은 폭을 가질 수 있다. 이후 연결부는 충진부 형성 후 절단될 수 있는데, 연결부가 절단되어 잔류하더라도 연결부는 외부 전극(400)과 연결될수 있다. 이렇게 칩(200)을 사이에 두고 제 1 내부 전극(310)과 제 2 내부 전극 어레이가 형성된 후 이들을 덮도록 충진층이 형성될 수 있다. 즉, 제 2 내부 전극 상부에 소정 두께로 덮히도록 충진층이 형성될 수 있다. 이후 칩(200)이 중앙부에 위치하도록 소정의 폭 및 간격으로 절단하여 본체를 형성한다. 그리고 제 1 및 제 2 내부 전극과 연결되도록 본체의 외부에 외부 전극을 형성할 수 있다.Referring to FIG. 10, a first adhesive layer (not shown) is formed on a plate-like support layer 110 having a predetermined thickness, and then a plurality of first internal electrodes 310 are formed on the first adhesive layer. The first internal electrodes 310 are formed in a rectangular shape, for example, and may be provided in a plurality of spaced apart from each other in one direction and the other direction. That is, the rectangular first internal electrodes 310 are bonded on the first adhesive layer in a predetermined spacing in one direction and the other direction. After a second adhesive layer (not shown) is formed on one surface and the other surface of the plurality of chips 200, a plurality of chips 200 are placed on a predetermined area on the first inner electrode 310. At this time, the plurality of chips 200 must be accurately placed in a predetermined region on the first internal electrode 310, and for this purpose, for example, CCD image registration may be used. Accordingly, the plurality of chips 200 can be bonded onto the ends of the first inner electrodes 310. Then, the second internal electrode array patterned in a predetermined shape can be bonded onto the plurality of chips 200. In this case, the second internal electrode arrays may be formed in a shape that is connected to each other in at least one direction, that is, the second internal electrode arrays are arranged in one direction so as to have second internal electrodes of a rectangular shape and connection portions connecting the second internal electrodes. An electrode array may be provided. At this time, the connecting portion may have a width narrower than the width of the second internal electrode. Thereafter, the connecting portion can be cut after forming the filling portion. Even if the connecting portion is cut and left, the connecting portion can be connected to the external electrode 400. After the first internal electrode 310 and the second internal electrode array are formed with the chip 200 interposed therebetween, a filling layer may be formed to cover the first internal electrode 310 and the second internal electrode array. That is, the filling layer may be formed to cover the second internal electrode at a predetermined thickness. Thereafter, the chip 200 is cut at predetermined widths and intervals so as to be positioned at the center, thereby forming a main body. An external electrode may be formed on the outside of the body so as to be connected to the first and second internal electrodes.

도 11 및 도 12는 본 발명의 제 2 및 제 3 실시 예에 따른 칩 패키지의 단면도이다.11 and 12 are sectional views of a chip package according to the second and third embodiments of the present invention.

도 11에 도시된 바와 같이, 지지층(110) 상의 제 1 내부 전극(310)은 소정 간격 이격되어 두개 마련될 수 있다. 즉, 제 1 외부 전극(410)과 연결되는 제 1a 내부 전극(310a)와, 제 1a 내부 전극(310a)와 소정 간격 이격되고 제 2 외부 전극(420)과 연결되는 제 1b 내부 전극(310b)이 마련될 수 있다. 또한, 제 2 내부 전극(320)은 제 2 외부 전극(420)과 연결되어 하나 마련될 수 있다. 이때, 칩(200)은 소정 간격 이격된 제 1a 및 제1b 내부 전극(310a, 310b) 상에 본딩될 수 있다. 즉, 제 1a 및 제 1b 내부 전극(310a, 310b)과 그 이격 공간 상에 칩(200)이 마련되고 칩(200) 상에 제 2 내부 전극(320)이 마련된다. 이때, 제 1a 및 제 1b 내부 전극(310a, 310b)와 칩(200) 사이에 도전성의 제 2 접착층(520)이 마련될 수 있다.As shown in FIG. 11, the first inner electrodes 310 on the supporting layer 110 may be spaced apart from each other by a predetermined distance. The first inner electrode 310a is connected to the first outer electrode 410 and the first inner electrode 310b is spaced apart from the first inner electrode 310a and connected to the second outer electrode 420, Can be provided. The second internal electrode 320 may be connected to the second external electrode 420, At this time, the chip 200 may be bonded on the first and the first internal electrodes 310a and 310b spaced apart by a predetermined distance. That is, the chip 200 is provided on the first and the first internal electrodes 310a and 310b and the space therebetween, and the second internal electrode 320 is provided on the chip 200. At this time, a conductive second adhesive layer 520 may be provided between the first and second internal electrodes 310a and 310b and the chip 200. [

도 12에 도시된 바와 같이, 제 1 내부 전극(310) 뿐만 아니라 제 2 내부 전극(320) 또는 소정 간격 이격되어 둘 마련될 수 있다. 즉, 제 1 내부 전극(310)은 도 5를 이용하여 설명한 바와 같이 제 1a 및 제 1b 내부 전극(310a, 310b)로 이루어지고, 제 2 내부 전극(320) 또한 제 2a 및 제 2b 내부 전극(320a, 320b)이 소정 간격 이격되어 마련될 수 있다. 이때, 제 2a 내부 전극(320a)는 제 1 외부 전극(410)과 접촉되고 제 2b 내부 전극(320b)은 제 2a 내부 전극(320a)와 소정 간격 이격되어 제 2 외부 전극(420)와 접촉된다. 이때, 제 2a 및 제 2b 내부 전극(320a, 320b)와 칩(200) 사이에 도전성의 제 2 접착층(520)이 마련될 수 있다.As shown in FIG. 12, the first internal electrode 310 and the second internal electrode 320 may be spaced apart from each other by a predetermined distance. 5, the first inner electrode 310 and the second inner electrode 320 are formed of the first and second inner electrodes 310a and 310b and the second inner electrode 320 and the second inner electrode 320b 320a, and 320b may be spaced apart from each other by a predetermined distance. At this time, the 2a inner electrode 320a contacts the first outer electrode 410 and the 2b inner electrode 320b contacts the second outer electrode 420 at a predetermined distance from the 2a inner electrode 320a . At this time, a conductive second adhesive layer 520 may be provided between the second and third internal electrodes 320a and 320b and the chip 200. [

도 13은 본 발명의 제 2 또는 제 3 실시 예에 따른 칩 패키지를 제조하기 위한 어레이 구조를 도시한 도면이다. 도 13에 도시된 바와 같이 지지층(110) 상에 형성되며 서로 이격된 제 1a 및 제 1b 내부 전극(310a, 310b) 사이에 칩(200)을 안착시킨다. 이때, 제 1a 내부 전극(310a) 또는 제 1b 내부 전극(310b)은 인접한 두개의 칩(200)이 공유하도록 형성된다. 즉, 제 1a 내부 전극(310a)의 두 말단에 두개의 칩(200)이 서로 이격되도록 마련되며, 이때 두개의 칩(200)은 인접한 제 1b 내부 전극(310b) 상에 마련된다. 그리고, 제 2 내부 전극(320)이 칩(200) 상에 안착된 후 수지 등이 함입되어 본체가 형성된다. 이어서, 두개의 칩(200) 사이의 제 1a 및 제 1b 내부 전극(310a, 310b)가 절단되도록 본체(100)를 절단하여 개별 본체를 분리한다. 그리고, 본체(100) 외부에 외부 전극(400)을 형성한다.13 is a view showing an array structure for manufacturing a chip package according to the second or third embodiment of the present invention. The chip 200 is placed between the first and second internal electrodes 310a and 310b formed on the supporting layer 110 and spaced apart from each other as shown in FIG. At this time, the first internal electrode 310a or the first internal electrode 310b is formed so that two adjacent chips 200 are shared. That is, two chips 200 are provided at two ends of the first internal electrode 310a, and two chips 200 are provided on the adjacent first internal electrode 310b. After the second internal electrode 320 is mounted on the chip 200, a resin or the like is implanted to form a main body. Then, the main body 100 is cut so that the first and the first internal electrodes 310a and 310b between the two chips 200 are cut, thereby separating the individual main body. An external electrode 400 is formed on the outside of the main body 100.

본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been specifically described according to the above embodiments, it should be noted that the above embodiments are for explanation purposes only and not for the purpose of limitation. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention.

100 : 본체 200 : 칩
300 : 내부 전극 400 : 외부 전극
500 : 접착층100: main body 200: chip
300: internal electrode 400: external electrode
500: adhesive layer

Claims (11)

본체;
상기 본체 내부에 마련된 칩;
상기 본체 내부에 마련되며 상기 칩과 전기적으로 연결되도록 마련된 내부 전극; 및
상기 본체 외부에 마련되며, 상기 내부 전극과 전기적으로 연결되도록 마련된 외부 전극을 포함하는 칩 패키지.
main body;
A chip disposed inside the body;
An internal electrode provided inside the body and electrically connected to the chip; And
And an external electrode provided outside the main body, the external electrode being electrically connected to the internal electrode.
청구항 1에 있어서, 상기 본체는, 상기 내부 전극의 적어도 일부를 지지하는 지지층과,
상기 지지층 상에 마련되며 상기 칩 및 상기 내부 전극을 충진하는 충진층을 포함하는 칩 패키지.
The plasma processing apparatus according to claim 1, wherein the main body comprises: a supporting layer for supporting at least a part of the internal electrode;
And a filling layer provided on the supporting layer and filling the chip and the internal electrode.
청구항 2에 있어서, 상기 지지층은 히트 싱크 구조를 더 포함하고, 상기 충진층은 열 전도성 물질을 더 포함하는 칩 패키지.
3. The chip package of claim 2, wherein the support layer further comprises a heat sink structure, wherein the fill layer further comprises a thermally conductive material.
청구항 1에 있어서, 상기 칩은 적어도 하나의 기능을 수행하는 칩 패키지.
The chip package of claim 1, wherein the chip performs at least one function.
청구항 1에 있어서, 상기 칩은 고전압 차단 또는 통과 기능, 정류 기능, 전압 역류 감지 및 방지 기능, 전류 제한 기능, 필터링 기능, 온도 감지 기능 중 적어도 하나의 기능을 수행하는 칩 패키지.
The chip package of claim 1, wherein the chip performs at least one of a high voltage blocking or passing function, a rectifying function, a voltage reverse current sensing and prevention function, a current limiting function, a filtering function, and a temperature sensing function.
청구항 1에 있어서, 상기 칩은 TVS 다이오드, 쇼트키 다이오드, 스위치 다이오드, 제너 다이오드, 정류 다이오드, 배리스터, 서프레서, 캐패시터, 인덕터, 퓨즈, PTC 칩 서미스터 및 NTC 칩 서미스터로 이루어진 그룹에서 선택된 하나 이상이 단일 칩으로 구현된 칩 패키지.
The device of claim 1, wherein the chip is at least one selected from the group consisting of a TVS diode, a Schottky diode, a switch diode, a zener diode, a rectifier diode, a varistor, a suppressor, a capacitor, an inductor, a fuse, a PTC chip thermistor, A chip package implemented as a single chip.
청구항 1에 있어서, 상기 내부 전극은 적어도 일부 영역의 폭이 다른 영역보다 넓은 칩 패키지.
The chip package according to claim 1, wherein the internal electrode is wider than at least a region having a different width.
청구항 1에 있어서, 상기 외부 전극은 상기 본체의 서로 대향되는 두 측면으로부터 인접한 적어도 두 면에 연장 형성된 칩 패키지.The chip package according to claim 1, wherein the external electrodes extend from at least two opposite sides of the body from two mutually opposed sides. 청구항 8에 있어서, 상기 내부 전극은 상기 외부 전극과 세 영역에서 접촉되는 칩 패키지.
9. The chip package of claim 8, wherein the inner electrode is in contact with the outer electrode in three regions.
청구항 2에 있어서, 상기 지지층과 내부 전극 사이에 마련된 제 1 접착층과, 상기 칩과 내부 전극 사이에 마련된 제 2 접착층을 더 포함하는 칩 패키지.
The chip package according to claim 2, further comprising: a first adhesive layer provided between the support layer and the internal electrode; and a second adhesive layer provided between the chip and the internal electrode.
청구항 10에 있어서, 상기 제 1 접착층은 비도전성 접착층이고, 상기 제 2 접착층은 도전성 접착층인 칩 패키지.11. The chip package according to claim 10, wherein the first adhesive layer is a non-conductive adhesive layer and the second adhesive layer is a conductive adhesive layer.
KR1020170020528A 2017-02-15 2017-02-15 Chip package KR20180094345A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170020528A KR20180094345A (en) 2017-02-15 2017-02-15 Chip package
PCT/KR2017/015043 WO2018151405A1 (en) 2017-02-15 2017-12-19 Chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170020528A KR20180094345A (en) 2017-02-15 2017-02-15 Chip package

Publications (1)

Publication Number Publication Date
KR20180094345A true KR20180094345A (en) 2018-08-23

Family

ID=63169921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170020528A KR20180094345A (en) 2017-02-15 2017-02-15 Chip package

Country Status (2)

Country Link
KR (1) KR20180094345A (en)
WO (1) WO2018151405A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024515633A (en) 2021-04-22 2024-04-10 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフト METALIZED SEMICONDUCTOR DIE AND METHOD OF MANUFACTURING SAME - Patent application

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100461718B1 (en) 2002-03-18 2004-12-14 삼성전기주식회사 Chip scale package and the method of fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994167A (en) * 1997-05-21 1999-11-30 Zowie Technology Corporation Method of making a fiberglass reinforced resin plate
JP2003257798A (en) * 2002-03-01 2003-09-12 Rohm Co Ltd Resin package type electronic component and its producing method
KR100573363B1 (en) * 2003-11-19 2006-04-26 주식회사 이노칩테크놀로지 Laminated ceramic filter and fabricating method thereof
TWI559576B (en) * 2013-11-05 2016-11-21 Sfi Electronics Technology Inc A chip type diode package element and its manufacturing method
TWI651830B (en) * 2015-02-17 2019-02-21 立昌先進科技股份有限公司 Multifunctinal miniaturized smd electronic components and process for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100461718B1 (en) 2002-03-18 2004-12-14 삼성전기주식회사 Chip scale package and the method of fabricating the same

Also Published As

Publication number Publication date
WO2018151405A1 (en) 2018-08-23

Similar Documents

Publication Publication Date Title
US7940155B2 (en) Varistor and electronic component module using same
JP6485960B2 (en) MULTILAYER CERAMIC ELECTRONIC COMPONENT, ITS MANUFACTURING METHOD, AND CIRCUIT BOARD MOUNTED WITH ELECTRONIC COMPONENT
US9185785B2 (en) Electrostatic protection component
US8847726B2 (en) Method for manufacturing ESD protection device and ESD protection device
US20100206624A1 (en) Electric Multilayer Component
KR20140118213A (en) Multi layered ceramic capacitor, fabricating method thereof and circuit board for mounting the same
JP3444826B2 (en) Array type multi-chip device and method of manufacturing the same
JP2003123936A (en) Electronic part and method of manufacturing the same
CN110050317A (en) Combined protective element and electronic device comprising it
CN107808775B (en) Composite electronic component and resistive element
JP5223148B2 (en) Electrical components, as well as the outer contacts of electrical components
KR20170083335A (en) Chip resistor
KR20180094345A (en) Chip package
JPH08107039A (en) Ceramic electronic component
KR101949442B1 (en) Complex component and electronic device having the same
JPH056805A (en) Chip-type varistor
US20200312561A1 (en) Multilayer ceramic capacitor
KR102053356B1 (en) Method of manufacturing a complex component and the complex component manufactured by the same and electronic device having the same
JP7230517B2 (en) electronic components
US10593484B2 (en) Electronic components
KR100691156B1 (en) Laminated dielectric filter
KR101830330B1 (en) Contactor and electronic device having the same
JP2017509151A (en) Overvoltage protection element and method of manufacturing overvoltage protection element
CN114255989A (en) Multilayer capacitor and substrate having the same mounted thereon
JP2023099275A (en) Ceramic electronic component

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application