KR20180091691A - Solar cell - Google Patents

Solar cell Download PDF

Info

Publication number
KR20180091691A
KR20180091691A KR1020170160457A KR20170160457A KR20180091691A KR 20180091691 A KR20180091691 A KR 20180091691A KR 1020170160457 A KR1020170160457 A KR 1020170160457A KR 20170160457 A KR20170160457 A KR 20170160457A KR 20180091691 A KR20180091691 A KR 20180091691A
Authority
KR
South Korea
Prior art keywords
electrode
type region
conductive type
glass frit
semiconductor substrate
Prior art date
Application number
KR1020170160457A
Other languages
Korean (ko)
Other versions
KR101980358B1 (en
Inventor
조해종
오동해
정주화
안준용
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to EP18154845.4A priority Critical patent/EP3358627A1/en
Priority to CN201810110898.6A priority patent/CN108400173B/en
Priority to CN202111338866.XA priority patent/CN114093957A/en
Priority to US15/889,950 priority patent/US11211504B2/en
Priority to JP2018019357A priority patent/JP2018129511A/en
Publication of KR20180091691A publication Critical patent/KR20180091691A/en
Application granted granted Critical
Publication of KR101980358B1 publication Critical patent/KR101980358B1/en
Priority to US17/529,805 priority patent/US11581442B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0272—Selenium or tellurium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

The present invention relates to a photovoltaic cell having a structure capable of reducing a defect of a photovoltaic cell. According to one example of the present invention, the photovoltaic cell comprises: a semiconductor substrate; a first conductive region located on the front surface of the semiconductor substrate; a second conductive region located on the rear surface of the semiconductor substrate and including a polycrystalline silicon material; a first electrode located on the front surface of the semiconductor substrate and connected to the first conductive region; and a second electrode located on the rear surface of the semiconductor substrate and connected to the second conductive region. Each of the first and second electrodes includes a metal particle and glass frit. The content of the glass frit per unit volume contained in the second electrode is smaller than the content of the glass frit per unit volume contained in the first electrode.

Description

태양 전지{SOLAR CELL}Solar cell {SOLAR CELL}

본 발명은 태양 전지에 관한 것이다.The present invention relates to a solar cell.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양 에너지로부터 전기 에너지를 생산하는 전지로서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 주목 받고 있다. With the recent depletion of existing energy resources such as oil and coal, interest in alternative energy to replace them is increasing. Among them, solar cells produce electric energy from solar energy, and they are attracting attention because they have abundant energy resources and there is no problem about environmental pollution.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 제1 도전형 영역(emitter layer), 그리고 기판과 제1 도전형 영역에 각각 연결된 전극을 구비한다. 이때, 기판과 제1 도전형 영역의 계면에는 p-n 접합이 형성되어 있다.A typical solar cell includes a substrate made of different conductive type semiconductors, such as p-type and n-type, a first conductive type emitter layer, and an electrode connected to the substrate and the first conductive type region, respectively Respectively. At this time, a p-n junction is formed at the interface between the substrate and the first conductivity type region.

이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공쌍이 생성되고, 생성된 전자-정공쌍은 전자와 정공으로 각각 분리되어 전자와 정공은 n형의 반도체와 p형 반도체쪽으로, 예를 들어 제1 도전형 영역과 기판쪽으로 이동하고, 기판과 제1 도전형 영역과 전기적으로 연결된 전극에 의해 수집되며, 이 전극들을 전선으로 연결하여 전력을 얻는다.When light is incident on such a solar cell, a plurality of electron-hole pairs are generated in the semiconductor, and the generated electron-hole pairs are separated into electrons and holes, so that electrons and holes are directed toward the n-type semiconductor and the p- The first conductive type region is moved toward the substrate and is collected by an electrode electrically connected to the substrate and the first conductive type region, and the electrodes are connected by a wire to obtain electric power.

최근에는 이와 같은 태양 전지 중에서 개방 전압(Voc)를 향상시키기 위하여, 태양 전지의 후면에 불순물이 도핑되어 형성되는 도전형 영역과 반도체 기판 사이에 패시베이션층을 형성하는 구조의 태양 전지가 개발 중에 있다.Recently, a solar cell having a structure in which a passivation layer is formed between a conductive type region formed by doping impurities on the back surface of a solar cell and a semiconductor substrate is being developed in order to improve the open-circuit voltage (Voc) among such solar cells.

그러나, 이와 같은 구조의 태양 전지는 도전형 영역의 두께가 종래에 비하여 상당히 얇아, 도전형 영역과 접속되는 후면 전극을 형성할 때에, 후면 전극에 포함된 금속 입자가 도전형 영역과 반도체 기판 사이에 위치하는 패시베이션층을 뚫고 반도체 기판에 단락되어, 태양 전지의 불량을 유발하는 문제점이 있다.However, in the solar cell having such a structure, the thickness of the conductive region is considerably thinner than the conventional one, and when the rear electrode connected to the conductive region is formed, the metal particles contained in the rear electrode are electrically connected to the conductive region and the semiconductor substrate There is a problem in that the semiconductor substrate is short-circuited through the passivation layer positioned thereon, thereby causing defects of the solar cell.

본 발명에 따른 태양 전지는 개방 전압을 향상시키면서 태양 전지의 불량을 줄일 수 있는 구조의 태양 전지를 제공하는데 그 목적이 있다. A solar cell according to the present invention is intended to provide a solar cell having a structure capable of reducing the defects of the solar cell while improving the open-circuit voltage.

본 발명의 일례에 따른 태양 전지는 제1 도전성 타입의 불순물을 함유하는 반도체 기판; 반도체 기판의 전면에 위치하고 제1 도전성 타입과 반대인 제 2 도전성 타입의 불순물을 함유하는 제1 도전형 영역; 반도체 기판의 후면 표면 위에 위치하고, 제1 도전성 타입의 불순물이 반도체 기판보다 고농도로 도핑된 다결정 실리콘 재질을 포함하는 제2 도전형 영역; 반도체 기판의 전면에 위치하고, 제1 도전형 영역과 연결되는 제1 전극; 및 반도체 기판의 후면에 위치하고, 제2 도전형 영역과 연결되는 제2 전극;을 포함하고, 제1, 2 전극 각각은 금속 입자와 글래스 프릿을 포함하고, 제2 전극에 함유되는 단위 부피당 글래스 프릿의 함유량은 제1 전극에 함유되는 단위 부피당 글래스 프릿의 함유량보다 작다.A solar cell according to an example of the present invention includes: a semiconductor substrate containing an impurity of a first conductivity type; A first conductive type region disposed on a front surface of the semiconductor substrate and containing an impurity of a second conductivity type opposite to the first conductive type; A second conductive type region located on the rear surface of the semiconductor substrate and including a polycrystalline silicon material doped with impurities of the first conductivity type at a higher concentration than the semiconductor substrate; A first electrode located on the front surface of the semiconductor substrate and connected to the first conductive type region; And a second electrode located on a rear surface of the semiconductor substrate and connected to the second conductive type region, wherein each of the first and second electrodes includes metal particles and glass frit, and the glass frit per unit volume contained in the second electrode Is smaller than the content of the glass frit per unit volume contained in the first electrode.

일례로, 제1 전극에서 단위 부피당 글래스 프릿의 함유량은 6wt% ~ 8wt% 사이이고, 제2 전극에서 단위 부피당 글래스 프릿의 함유량을 2.50wt% ~ 5wt% 사이일 수 있다.For example, the content of the glass frit per unit volume in the first electrode may be between 6 wt% and 8 wt%, and the content of glass frit per unit volume in the second electrode may be between 2.50 wt% and 5 wt%.

아울러, 제1 전극에 함유되는 단위 부피당 금속 입자의 함유량은 제2 전극에 함유되는 단위 부피당 금속 입자의 함유량보다 클 수 있고, 일례로, 제1 전극에 함유되는 단위 부피당 금속 입자의 함유량은 82wt% ~ 92wt% 사이이고, 제2 전극에 함유되는 단위 부피당 금속 입자의 함유량은 68wt% ~ 73wt% 사이 수 있다. In addition, the content of the metal particles per unit volume contained in the first electrode may be larger than the content of the metal particles per unit volume contained in the second electrode. For example, the content of the metal particles per unit volume contained in the first electrode is 82 wt% To 92 wt%, and the content of the metal particles per unit volume contained in the second electrode may be between 68 wt% and 73 wt%.

또한, 제1 도전형 영역의 전면에는 반사 방지막이 더 위치하고, 반도체 기판의 후면과 제2 도전형 영역 사이에는 유전체 재질을 포함하는 제어 패시베이션막이 더 위치하고, 제2 도전형 영역의 후면에는 제어 패시베이션막보다 두꺼운 두께를갖는 후면 패시베이션막이 더 위치하고, 후면 패시베이션막의 두께는 반사 방지막보다 얇을 수 있다.An antireflection film is further disposed on the front surface of the first conductive type region, a control passivation film including a dielectric material is further disposed between the rear surface of the semiconductor substrate and the second conductive type region, and a control passivation film A rear passivation film having a thicker thickness is further positioned, and the thickness of the rear passivation film may be thinner than the antireflection film.

일례로, 반사 방지막의 두께는 100nm ~ 140nm 사이이고, 후면 패시베이션막의 두께는 반사 방지막의 두께보다 얇은 범위에서 65nm ~ 105nm 사이일 수 있다.For example, the thickness of the antireflection film may be between 100 nm and 140 nm, and the thickness of the rear passivation film may be between 65 nm and 105 nm in a range thinner than the thickness of the antireflection film.

여기서, 제어 패시베이션막의 두께는 후면 패시베이션막의 두께보다 얇고, 일례로, 제어 패시베이션막의 두께는 0.5nm ~ 10nm 사이일 수 있다.Here, the thickness of the control passivation film is thinner than the thickness of the rear passivation film. For example, the thickness of the control passivation film may be between 0.5 nm and 10 nm.

또한, 제2 도전형 영역의 두께는 제1 도전형 영역의 두께보다 얇을 수 있고, 일례로, 제1 도전형 영역의 두께는 300nm ~ 700nm 사이이고, 제2 도전형 영역의 두께는 제1 도전형 영역의 두께보다 낮은 범위에서 290nm ~ 390nm 사이일 수 있다.In addition, the thickness of the second conductivity type region may be thinner than the thickness of the first conductivity type region. For example, the thickness of the first conductivity type region may be between 300 nm and 700 nm, Lt; RTI ID = 0.0 > 290nm < / RTI >

아울러, 제2 전극에 포함되는 글래스 프릿은 PbO 계열 또는 BiO 계열 중 적어도 어느 하나일 수 있다.In addition, the glass frit included in the second electrode may be at least one of PbO-based or BiO-based glass frit.

또한, 제2 전극에 포함되는 글래스 프릿은 텔루륨 산화물(TeO)을 더 포함할 수 있다.In addition, the glass frit included in the second electrode may further include tellurium oxide (TeO).

여기서, 텔루륨 산화물(TeO)이 함유된 글래스 프릿의 녹는점은 200℃ ~500℃ 사이일 수 있다.Here, the melting point of the glass frit containing tellurium oxide (TeO) may be between 200 ° C and 500 ° C.

이와 같은 제2 전극은 제2 도전형 영역과 접하는 계면에 텔루륨 산화물(TeO)이 함유된 글래스 프릿이 위치하는 제1 층과 제1 층 위에 금속 입자와 텔루륨 산화물(TeO)이 함유되지 않은 글래스 프릿이 위치하는 제2 층을 구비할 수 있다.In the second electrode, the first layer where the glass frit containing tellurium oxide (TeO) is located at the interface with the second conductivity type region and the first layer where the metal particles and the tellurium oxide (TeO) are not contained And a second layer on which the glass frit is located.

아울러, 제1 층과 제2 도전형 영역의 계면에는 금속 입자와 제2 도전형 영역의 실리콘이 결합된 결정체(crystallite)가 분포될 수 있다.In addition, at the interface between the first layer and the second conductivity type region, crystallites in which the metal particles and the silicon of the second conductivity type region are combined may be distributed.

또한, 제1 전극에 포함되는 글래스 프릿은 PbO 계열 또는 BiO 계열 중 적어도 어느 하나일 수 있으며, 제1 전극에 포함되는 글래스 프릿 역시 텔루륨 산화물(TeO)을 더 포함할 수 있다.Also, the glass frit included in the first electrode may be at least one of PbO-based or BiO-based, and the glass frit included in the first electrode may further include tellurium oxide (TeO).

여기서, 제1 전극에 포함되는 금속 입자는 원형 또는 타원형 형상을 가지는 제1 금속 입자와 장축을 가지며 표면이 울퉁불퉁한 판상 형상을 가지는 제2 금속 입자를 포함하고, 제2 전극에 포함되는 금속 입자는 제1 금속 입자를 포함하고, 제2 금속 입자는 포함하지 않을 수 있다.The metal particles included in the first electrode include first metal particles having a circular or elliptic shape and second metal particles having a long axis and having a planar shape with a rough surface, The first metal particles may be included, and the second metal particles may not be included.

여기서, 제1 전극에 포함되는 제2 금속 입자의 장축의 길이는 제1, 2 전극 각각에 포함되는 제1 금속 입자의 크기보다 클 수 있다.Here, the length of the major axis of the second metal particles included in the first electrode may be greater than the size of the first metal particles included in each of the first and second electrodes.

또한, 본 발명의 다른 일례에 따른 태양 전지는 제1 도전성 타입의 불순물을 함유하는 반도체 기판; 반도체 기판의 전면에 위치하고 제1 도전성 타입과 반대인 제 2 도전성 타입의 불순물을 함유하는 제1 도전형 영역; 반도체 기판의 후면 위에 위치하고, 유전체 재질을 포함하는 제어 패시베이션막; 반도체 기판의 후면 표면 위에 위치하고, 제1 도전성 타입의 불순물이 반도체 기판보다 고농도로 도핑된 다결정 실리콘 재질을 포함하는 제2 도전형 영역; 반도체 기판의 전면에 위치하고, 제1 도전형 영역과 연결되는 제1 전극; 및 반도체 기판의 후면에 위치하고, 제2 도전형 영역과 연결되는 제2 전극;을 포함하고, 제1, 2 전극 각각은 금속 입자와 글래스 프릿을 포함하고, 제1 전극의 글래스 프릿은 텔루륨 산화물(TeO)을 포함한다.According to another aspect of the present invention, there is provided a solar cell comprising: a semiconductor substrate containing an impurity of a first conductivity type; A first conductive type region disposed on a front surface of the semiconductor substrate and containing an impurity of a second conductivity type opposite to the first conductive type; A control passivation film located on the rear surface of the semiconductor substrate and including a dielectric material; A second conductive type region located on the rear surface of the semiconductor substrate and including a polycrystalline silicon material doped with impurities of the first conductivity type at a higher concentration than the semiconductor substrate; A first electrode located on the front surface of the semiconductor substrate and connected to the first conductive type region; And a second electrode located on a rear surface of the semiconductor substrate and connected to the second conductive type region, wherein each of the first and second electrodes includes metal particles and glass frit, and the glass frit of the first electrode includes at least one of tellurium oxide (TeO).

본 발명에 따른 태양 전지는 반도체 기판의 후면에 위치하는 제2 전극에 함유된 글래스 프릿의 함유량을 반도체 기판의 전면에 위치하는 제1 전극에 함유된 글래스 프릿의 함유량보다 작게 하여, 열처리 공정을 통하여 제2 전극이 제2 도전형 영역에 접속될 때, 제2 전극이 파이어쓰루(fire through) 되는 깊이를 조절할 수 있다.The content of the glass frit contained in the second electrode located on the rear surface of the semiconductor substrate of the present invention is made smaller than the content of the glass frit contained in the first electrode located on the front surface of the semiconductor substrate, When the second electrode is connected to the second conductivity type region, the depth at which the second electrode is fire through can be adjusted.

이에 따라, 제2 전극의 금속 입자가 제2 도전형 영역과 제어 패시베이션막을 뚫고 반도체 기판에 단락되는 현상을 방지하여, 태양 전지의 개방 전압(Voc)를 높이면서, 제조 공정 중 발생할 수 있는 불량을 방지할 수 있다.Thus, it is possible to prevent the metal particles of the second electrode from being short-circuited to the semiconductor substrate through the second conductive type region and the control passivation film, thereby increasing the open-circuit voltage (Voc) .

도 1은 본 발명의 제1 실시예에 따른 태양 전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지의 단면을 도시한 단면도이다.
도 3은 제2 전극(150)에 포함된 글래스 프릿(150G) 함유량에 따른 컨텍 저항, 패시베이션 기능(recombination 정도) 및 개방 전압(Voc)의 수준을 실험한 표이다.
도 4는 도 3에서 글래스 프릿(150G)의 함유량이 적정 수준 이상으로 과도한 경우, 태양 전지에서 반도체 기판(110), 제어 패시베이션막(160), 제2 도전형 영역(170) 및 제2 전극(150)이 포함된 일부분을 확대 도시한 단면도이다.
도 5는 도 3에서 글래스 프릿(150G)의 함유량이 적정 수준인 경우, 태양 전지에서 반도체 기판(110), 제어 패시베이션막(160), 제2 도전형 영역(170) 및 제2 전극(150)이 포함된 일부분을 확대 도시한 단면도이다.
도 6은 도 4에서 글래스 프릿(150G)의 함유량이 적정 수준으로 유지되는 상태에서, 글래스 프릿(150G)에 텔루륨 산화물(TeO)이 더 포함된 경우, 태양 전지에서 반도체 기판(110), 제어 패시베이션막(160), 제2 도전형 영역(170) 및 제2 전극(150)이 포함된 일부분을 확대 도시한 단면도이다.
도 7은 본 발명의 제1, 2 전극(140, 150)에 포함되는 금속 입자(M1, M2)에 대해 설명하기 위한 도이다.1 is a partial perspective view of a solar cell according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view of the solar cell shown in FIG. 1. FIG.
3 is a table for testing the levels of the contact resistance, the degree of recombination, and the open-circuit voltage (Voc) according to the content of the glass frit 150G included in the second electrode 150. FIG.
FIG. 4 is a cross-sectional view of a semiconductor substrate 110, a control passivation film 160, a second conductive type region 170, and a second electrode (not shown) in a solar cell when the content of the glass frit 150G is excessively high, 150) are enlarged.
FIG. 5 is a cross-sectional view of the semiconductor substrate 110, the control passivation film 160, the second conductivity type region 170, and the second electrode 150 in the solar cell when the content of the glass frit 150G is an appropriate level in FIG. And Fig.
FIG. 6 is a graph showing the relationship between the amount of tellurium oxide (TeO) contained in the glass frit 150G and the temperature of the semiconductor substrate 110 in the solar cell, A passivation film 160, a second conductive type region 170, and a second electrode 150. As shown in FIG.
7 is a view for explaining metal particles M1 and M2 included in the first and second electrodes 140 and 150 of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thicknesses are enlarged to clearly indicate layers and regions. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. Also, when a part is formed as "whole" on the other part, it means not only that it is formed on the entire surface (or the front surface) of the other part but also not on the edge part.

아울러, 이하에서 금속 입자와 글래스 프릿의 함유량은 특별한 기재가 없는 이상 단위 부피당 함유량을 의미한다.In the following, the content of the metal particles and the glass frit means the content per unit volume unless otherwise specified.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 설명한다.Hereinafter, a solar cell according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 제1 실시예에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지의 단면을 도시한 단면도이다. FIG. 1 is a partial perspective view of a solar cell according to a first embodiment of the present invention, and FIG. 2 is a cross-sectional view of a solar cell shown in FIG.

도 1에 도시된 바와 같이, 본 발명에 따른 태양 전지의 일례는 반도체 기판(110), 제1 도전형 영역(120), 반사 방지막(130), 제어 패시베이션막(160), 제2 도전형 영역(170), 후면 패시베이션막(190), 제1 전극(140) 및 제2 전극(150)을 포함한다.1, an example of a solar cell according to the present invention includes a semiconductor substrate 110, a first conductive type region 120, an antireflection film 130, a control passivation film 160, A back passivation film 190, a first electrode 140, and a second electrode 150. The first passivation film 190 is formed on the first passivation film 190,

도 1에서는 본 발명에 따른 태양 전지가 반사 방지막(130)을 포함하는 것을 일례로 도시하고 있으나, 본 발명은 이와 다르게 반사 방지막(130)이 생략되는 것도 가능하다. 그러나, 태양 전지의 효율을 고려했을 때, 반사 방지막(130)이 포함되는 것이 더 나은 효율이 발생하므로, 반사 방지막(130)이 포함되는 것을 일례로 설명한다.Although the solar cell according to the present invention includes the antireflection film 130 in FIG. 1, the antireflection film 130 may be omitted in the present invention. However, in consideration of the efficiency of the solar cell, since it is more efficient to include the antireflection film 130, it will be explained that the antireflection film 130 is included as an example.

반도체 기판(110)은 제 1 도전성 타입 또는 제2 도전성 타입의 불순물이 도핑되는 단결정 실리콘, 다결정 실리콘 중 적어도 어느 하나로 형성될 수 있다. 일례로, 반도체 기판(110)은 단결정 실리콘 웨이퍼로 형성될 수 있다. The semiconductor substrate 110 may be formed of at least one of monocrystalline silicon and polycrystalline silicon doped with impurities of the first conductivity type or the second conductivity type. In one example, the semiconductor substrate 110 may be formed of a single crystal silicon wafer.

여기서, 반도체 기판(110)에 함유된 제 1 도전성 타입의 불순물 또는 제2 도전성 타입의 불순물을 포함할 수 있다. 여기서 제 1 도전성 타입의 불순물은 n형 또는 p형 도전성 타입 중 어느 하나일 수 있고, 제2 도전성 타입의 불순물은 제1 도전성 타입의 불순물로 선택된 불순물의 도전성 타입과 반대인 불순물일 수 있다. Here, the first conductive type impurity or the second conductive type impurity contained in the semiconductor substrate 110 may be included. Wherein the impurity of the first conductivity type may be either an n-type or p-type conductivity type and the impurity of the second conductivity type may be an impurity opposite to the conductive type of the impurity selected as the impurity of the first conductivity type.

일례로, 제1 도전성 타입이 p형인 경우, 제2 도전성 타입은 n형일 수 있고, 이와 다르게, 제1 도전성 타입이 n형인 경우, 제2 도전성 타입은 p형일 수 있다.For example, if the first conductivity type is p-type, then the second conductivity type may be n-type. Alternatively, if the first conductivity type is n-type, the second conductivity type may be p-type.

이하에서는 제1 도전성 타입이 p형인 경우, 제2 도전성 타입은 n형인 경우를 일례로 설명하고, 반도체 기판(110)에는 제2 도전성 타입의 불순물인 n형 불순물이 함유된 경우를 일례로 설명한다.Hereinafter, the case where the first conductivity type is p-type, the case where the second conductivity type is n-type will be described as an example, and the case where the semiconductor substrate 110 contains n-type impurity which is the impurity of the second conductivity type will be described as an example .

반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 반도체 기판(110)에 도핑(doping)된다. 하지만, 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 반도체 기판(110)에 도핑될 수 있다.When the semiconductor substrate 110 has a p-type conductivity type, impurity of a trivalent element such as boron (B), gallium, indium, or the like is doped in the semiconductor substrate 110. However, when the semiconductor substrate 110 has an n-type conductivity type, impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb) may be doped into the semiconductor substrate 110.

이하에서는 이와 같은 반도체 기판(110)의 함유된 불순물이 제2 도전성 타입의 불순물이고, n형인 경우를 일례로 설명한다. 그러나, 반드시 이에 한정되는 것은 아니다.Hereinafter, the case where the impurity contained in the semiconductor substrate 110 is an impurity of the second conductivity type and is n-type will be described as an example. However, the present invention is not limited thereto.

이러한 반도체 기판(110)의 전면 및 후면에 복수의 텍스쳐링(tecturing) 요철면을 가질 수 있다. 이로 인해 반도체 기판(110)의 전면 위에 위치한 제1 도전형 영역(120) 역시 요철면을 가질 수 있고, 반도체 기판(110)의 후면 위에 위치한 제2 도전형 형역(170) 역시 요철면을 가질 수 있다. The semiconductor substrate 110 may have a plurality of texturing irregularities on the front and rear surfaces thereof. The first conductive type region 120 located on the front surface of the semiconductor substrate 110 may have an uneven surface and the second conductive type region 170 located on the rear surface of the semiconductor substrate 110 may have an uneven surface. have.

여기서, 텍스쳐링 요철이라 함은 반사광을 줄이기 위해 태양 전지의 표면에 형성된 요철을 의미하고, 일례로, 텍스쳐링 요철은 피라미드 형태를 가질 수 있다.Here, the texturing irregularity means irregularities formed on the surface of the solar cell to reduce reflected light. For example, the texturing irregularities may have a pyramidal shape.

이로 인해, 반도체 기판(110)의 전면에서 반사되는 빛의 양이 감소하여 반도체 기판(110) 내부로 입사되는 빛의 양이 증가할 수 있다. Accordingly, the amount of light reflected from the front surface of the semiconductor substrate 110 decreases, and the amount of light incident into the semiconductor substrate 110 increases.

제1 도전형 영역(120)은 빛이 입사되는 반도체 기판(110)의 전면에 위치하며, 제1 도전성 타입의 불순물 또는 제2 도전성 타입의 불순물 중 어느 하나의 불순물을 함유할 수 있다. The first conductive type region 120 may be located on the front surface of the semiconductor substrate 110 on which the light is incident and may include any one of an impurity of the first conductive type or an impurity of the second conductive type.

따라서, 제1 도전형 영역(120)은 n형 도전성 타입의 불순물 또는 p형 도전성 타입의 불순물 중 어느 하나를 함유할 수 있다.Accordingly, the first conductivity type region 120 may contain any one of an n-type conductivity type impurity or a p-type conductivity type impurity.

예를 들어, 반도체 기판(110)이 n형 도전성 타입의 불순물을 함유하는 경우, 제1 도전형 영역(120)이 p형의 도전성 타입의 불순물을 함유하여, 반도체 기판(110)과 p-n 접합을 형성할 수 있고, 이와 같은 경우, 제1 도전형 영역(120)은 에미터부로서 역할을 수행할 수 있다.For example, when the semiconductor substrate 110 contains an impurity of the n-type conductivity type, the first conductivity type region 120 contains a p-type conductivity type impurity, and the pn junction with the semiconductor substrate 110 And in such a case, the first conductivity type region 120 may serve as an emitter portion.

또는 이와 반대로, 반도체 기판(110)이 n형 도전성 타입의 불순물을 함유하는 경우, 제1 도전형 영역(120)이 n형의 도전성 타입의 불순물을 반도체 기판(110)보다 고농도로 함유하여, 제1 도전형 영역(120)이 전면 전계부로서 역할을 수행할 수 있다.Conversely, when the semiconductor substrate 110 contains impurities of the n-type conductivity type, the first conductivity type region 120 contains n-type conductivity type impurities at a higher concentration than the semiconductor substrate 110, 1 conductive type region 120 may serve as a front electric field portion.

이와 반대로, 반도체 기판(110)이 p형 도전성 타입의 불순물을 함유하는 경우에도, 제1 도전형 영역(120)은 n형 또는 p형 도전성 타입의 불순물을 함유할 수 있다.제1 도전형 영역(120)이 n형 도전성 타입으로 형성될 경우, 반도체 기판(110)의 전면에 열처리 공정을 통하여, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 확산되어, 제1 도전형 영역(120)이 형성될 수 있다.Conversely, even when the semiconductor substrate 110 contains impurities of the p-type conductivity type, the first conductivity type region 120 may contain n-type or p-type conductivity type impurities. Impurities of pentavalent elements such as phosphorus (P), arsenic (As), antimony (Sb), and the like are diffused through the heat treatment process on the entire surface of the semiconductor substrate 110 , And a first conductive type region 120 may be formed.

그러나, 반대로 제1 도전형 영역(120)이 p형 도전성 타입으로 형성될 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 열처리 공정을 통하여 반도체 기판(110)의 전면에 확산되어 제1 도전형 영역(120)이 형성될 수 있다.However, when the first conductive type region 120 is formed as a p-type conductive type, impurities of a trivalent element such as boron (B), gallium, indium, and the like are diffused to the front surface of the semiconductor substrate 110 through a heat treatment process. So that the first conductive type region 120 can be formed.

이하에서는 제1 도전형 영역(120)이 반도체 기판에 함유된 불순물과 반대인 도전성 타입의 불순물이 함유되어, 에미터부로 역할을 수행하는 경우를 일례로 설명한다.Hereinafter, the case where the first conductivity type region 120 includes impurity of the conductive type opposite to the impurity contained in the semiconductor substrate and serves as the emitter portion will be described as an example.

이와 같이, 제1 도전형 영역(120)은 반도체 기판(110)의 전면에 p형 또는 n형 도전성 타입의 불순물이 확산되어 형성되므로, 제1 도전형 영역(120)은 반도체 기판(110)과 동일한 단결정 실리콘 또는 다결정 실리콘 재질로 형성될 수 있다.Since the first conductive type region 120 is formed by diffusing impurities of p-type or n-type conductive type on the entire surface of the semiconductor substrate 110, the first conductive type region 120 may include a semiconductor substrate 110, And may be formed of the same single crystal silicon or polycrystalline silicon material.

따라서, 반도체 기판(110)이 단결정 실리콘 웨이퍼로 형성된 경우, 제1 도전형 영역(120) 역시 단결정 실리콘 웨이퍼로 형성되고, 반도체 기판(110)이 다결정 실리콘 웨이퍼로 형성된 경우, 제1 도전형 영역(120) 역시 다결정 실리콘 웨이퍼로 형성될 수 있다.Therefore, when the semiconductor substrate 110 is formed of a single crystal silicon wafer, the first conductivity type region 120 is also formed of a single crystal silicon wafer. When the semiconductor substrate 110 is formed of a polycrystalline silicon wafer, 120 may also be formed of a polycrystalline silicon wafer.

이와 같은 제1 도전형 영역(120)의 두께는 300nm ~ 700nm 사이로 형성될 수 있다.The thickness of the first conductivity type region 120 may be between 300 nm and 700 nm.

반사 방지막(130)은 제1 도전형 영역(120) 위에 위치하며, 알루미늄 산화막(AlOx), 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 및 실리콘 산화질화막(SiOxNy) 중 적어도 하나로 형성될 수 있고, 단일막으로도 형성이 가능하나, 복수의 막으로도 형성될 수 있다. The antireflection film 130 may be formed on at least one of an aluminum oxide film (AlOx), a silicon nitride film (SiNx), a silicon oxide film (SiOx), and a silicon oxynitride film (SiOxNy) It can be formed as a single film, but it can also be formed as a plurality of films.

이와 같은 반사 방지막(130)은 태양 전지로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지의 효율을 높인다. The antireflection film 130 reduces the reflectivity of light incident on the solar cell and increases the selectivity of a specific wavelength region, thereby enhancing the efficiency of the solar cell.

이와 같은 반사 방지막(130)의 두께는 100nm ~ 140nm 사이로 형성될 수 있다.The thickness of the antireflection film 130 may be between 100 nm and 140 nm.

제1 전극(140)은 제1 도전형 영역(120) 위에 직접 접하여 배치되며, 제1 도전형 영역(120)에 전기적으로 연결될 수 있다. The first electrode 140 is disposed directly on the first conductive type region 120 and may be electrically connected to the first conductive type region 120.

이와 같은 제1 전극(140)은 도 1에 도시된 바와 같이, 제1 방향(x)으로 길게 뻗은 복수의 제1 핑거 전극(141)과 복수의 제1 핑거 전극(141)과 교차하는 제2 방향(y)으로 길게 뻗어 있고, 복수의 제1 핑거 전극(141)을 서로 연결하는 복수의 제1 버스바 전극(142)을 포함하여 형성될 수 있다.1, the first electrode 140 may include a plurality of first finger electrodes 141 extending in a first direction x and a plurality of first finger electrodes 141 extending in a first direction x, And may include a plurality of first bus bar electrodes 142 extending in a direction y and connecting the plurality of first finger electrodes 141 to each other.

이와 같은 제1 전극(140)은 도 1 및 도 2에 도시된 바와 같이, 반도체 기판(110)이 n 타입인 경우, p 타입의 제1 도전형 영역(120)쪽으로 이동한 전하, 예를 들면, 정공을 수집할 수 있다.1 and 2, when the semiconductor substrate 110 is an n-type, the first electrode 140 may have a charge transferred toward the p-type first conductivity type region 120, for example, , Holes can be collected.

이와 같은 제1 전극(140)은 태양 전지를 서로 연결시키는 인터커넥터(미도시)와 연결되며, 제1 전극(140)에 의해 수집되어 이동하는 전하를 수집하여 외부 장치로 출력한다.The first electrode 140 is connected to an interconnector (not shown) for connecting the solar cells to each other. The first electrode 140 collects the electric charge collected by the first electrode 140 and outputs the collected electric charge to an external device.

제1 전극(140)은 금속 입자와 글래스 프릿을 포함할 수 있고, 구체적으로, 금속 입자는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있다.The first electrode 140 may include metal particles and glass frit. Specifically, the metal particles may be at least one selected from the group consisting of Ni, Cu, Ag, Al, Sn, (Zn), indium (In), titanium (Ti), gold (Au), and combinations thereof.

여기서, 금속 입자의 용융점은 글래스 프릿의 용윰점보다 높을 수 있다. 따라서, 제1 전극(140)이 완성된 이후, 금속 입자는 패이스트 상태일 때 가지고 있던 본래의 형상을 유지할 수 있으며, 글래스 프릿은 완전히 용융된 이후 소성되므로, 패이스트 상태일 때의 형상과 전혀 다른 형상을 가질 수 있다.Here, the melting point of the metal particles may be higher than the melting point of the glass frit. Therefore, after the first electrode 140 is completed, the metal particles can maintain their original shape when they are in the paste state, and since the glass frit is fired after being completely melted, It can have a different shape.

이와 같은 제1 전극(140)은 제1 도전형 영역(120)의 전면에 반사 방지막(130)이 형성된 상태에서, 제1 전극용 패이스트를 반사 방지막(130) 위에 패터닝하여 형성한 다음, 열처리 공정을 통해, 제1 전극용 패이스트가 반사 방지막(130)을 파이어쓰루(fire-throug)하면서, 반사 방지막(130)을 뚫고 제1 도전형 영역(120)에 전기적으로 접속된 상태로 소성됨으로써, 형성될 수 있다.The first electrode 140 may be formed by patterning the first electrode paste on the antireflection film 130 in a state where the antireflection film 130 is formed on the entire surface of the first conductive type region 120, The first electrode paste is fired in a state of being electrically connected to the first conductivity type region 120 through the anti-reflection film 130 while fire-througing the anti-reflection film 130 .

제어 패시베이션막(160)은 반도체 기판(110)의 후면 위에 전체적으로 위치하며, 유전체 재질을 포함할 수 있다. The control passivation film 160 is entirely located on the rear surface of the semiconductor substrate 110 and may include a dielectric material.

일례로, 제어 패시베이션막(160)은 도 1 및 도 2에 도시된 바와 같이, 반도체 기판(110)의 후면 위에 형성되되, 반도체 기판(110)의 후면에 직접 접촉되어 형성될 수 있다.For example, the control passivation film 160 may be formed on the rear surface of the semiconductor substrate 110, as shown in FIGS. 1 and 2, and may be formed in direct contact with the rear surface of the semiconductor substrate 110.

아울러, 제어 패시베이션막(160)은 반도체 기판(110)의 후면 가장 자리를 제외한 전체 영역 위에 형성될 수 있다. In addition, the control passivation film 160 may be formed on the entire region except for the rear edge of the semiconductor substrate 110.

이와 같은 제어 패시베이션막(160)은 제2 도전형 영역(170)의 도펀트가 반도체 기판(110)으로 지나치게 확산하는 것을 방지하는 도펀트 제어 역할 또는 확산 배리어로서의 역할을 수행할 수 있으며, 더불어, 반도체 기판(110)의 후면에 대한 패시베이션 기능을 수행할 수 있다. The control passivation layer 160 may serve as a dopant control function or a diffusion barrier for preventing the dopant of the second conductivity type region 170 from diffusing excessively into the semiconductor substrate 110, A passivation function may be performed on the rear surface of the substrate 110.

아울러, 제어 패시베이션막(160)은 도펀트의 확산을 조절할 수 있으며 다수 캐리어를 전달할 수 있는 다양한 물질을 포함할 수 있는데, 일례로, 산화물, 질화물, 반도체, 전도성 고분자 등을 포함할 수 있다. In addition, the control passivation film 160 may include various materials capable of controlling the diffusion of the dopant and transmitting a plurality of carriers. For example, the control passivation film 160 may include an oxide, a nitride, a semiconductor, a conductive polymer, and the like.

일 예로, 제어 패시베이션막(160)이 실리콘 산화물을 포함하는 실리콘 산화막일 수 있다. 실리콘 산화막은 패시베이션 특성이 우수하며 캐리어의 전달이 원활한 막이기 때문이다. As an example, the control passivation film 160 may be a silicon oxide film containing silicon oxide. This is because the silicon oxide film has excellent passivation characteristics and is a smooth film of the carrier.

또한, 실리콘 산화막은 다양한 공정에 의하여 반도체 기판(110)의 표면에 쉽게 형성될 수 있다.In addition, the silicon oxide film can be easily formed on the surface of the semiconductor substrate 110 by various processes.

여기서, 제어 패시베이션막(160)은 증착, 열적 산화, 화학적 산화 등의 다양한 방법에 의하여 형성될 수 있다. 그러나 제어 패시베이션막(160)이 필수적인 구성은 아니다.Here, the control passivation film 160 may be formed by various methods such as vapor deposition, thermal oxidation, and chemical oxidation. However, the control passivation film 160 is not an essential construction.

또한, 제어 패시베이션막(160)의 두께는 후면 패시베이션막(190)의 두께보다 얇고, 일례로, 0.5nm ~ 10nm 사이로 형성될 수 있다. 이와 같은 제어 패시베이션막(160)은 Oxidation 공정이나 LPCVP 공정 또는 PECVD 증착 공정에 의해 형성될 수 있다.In addition, the thickness of the control passivation film 160 is thinner than the thickness of the rear passivation film 190, and may be, for example, between 0.5 nm and 10 nm. The control passivation film 160 may be formed by an oxidation process, an LPCVP process, or a PECVD deposition process.

여기서, 제어 패시베이션막(160)의 두께(T160)를 0.5nm ~ 10nm로 한정하는 것은 터널링 효과를 구현하기 위함다. 아울러, 이와 같은 제어 패시베이션막(160)은 반도체 기판(110)의 후면 표면에 대한 패시베이션 기능도 일부 수행할 수 있다.Here, the thickness T160 of the control passivation film 160 is limited to 0.5 nm to 10 nm in order to realize the tunneling effect. In addition, the control passivation film 160 may partially perform a passivation function with respect to the rear surface of the semiconductor substrate 110.

다음, 제2 도전형 영역(170)은 반도체 기판(110)의 후면 표면 위에 위치하고, 제1 도전형 영역(120)에 함유된 불순물과 반대인 도전성 타입의 불순물이 함유될 수 있으며, 다결정 실리콘 재질로 형성될 수 있다.Next, the second conductive type region 170 is located on the rear surface of the semiconductor substrate 110, and may contain an impurity of the conductive type opposite to the impurity contained in the first conductive type region 120, and the polycrystalline silicon material As shown in FIG.

따라서, 제1 도전형 영역(120)이 에미터부로 역할을 수행하는 경우, 제2 도전형 영역(170)은 후면 전계부로서의 역할을 수행할 수 있다.Accordingly, when the first conductive type region 120 serves as an emitter portion, the second conductive type region 170 may serve as a rear electric field portion.

즉, 이와 같은 제2 도전형 영역(170)은 도 1 및 도 2에 도시된 바와 같이, 제어 패시베이션막(160)의 후면 위에 형성되어, 반도체 기판(110)과 이격될 수 있다.That is, the second conductive type region 170 may be formed on the rear surface of the control passivation film 160, as shown in FIGS. 1 and 2, and may be spaced apart from the semiconductor substrate 110.

이와 같은 제2 도전형 영역(170)은 제어 패시베이션막(160) 위에 화학 기상 층착(CVD) 방법으로 증착되어 형성될 수 있으며, (1) 제어 패시베이션막(160) 위에 제1 도전성 타입의 불순물이 함유된 다결정 실리콘 재질이 증착되어 형성되거나, (2) 제어 패시베이션막(160) 위에 제1 도전성 타입의 불순물이 함유된 비정질 실리콘 재질이 증착된 이후, 열처리 공정을 통하여 비정질 실리콘이 다결정 실리콘 재질로 결정화되어 형성될 수 있다.The second conductive type region 170 may be formed on the control passivation film 160 by a chemical vapor deposition (CVD) method. (1) An impurity of the first conductive type is formed on the control passivation film 160 (2) amorphous silicon material containing impurities of the first conductivity type is deposited on the control passivation film 160, and then the amorphous silicon is crystallized into a polycrystalline silicon material through a heat treatment process .

이에 따라, 제2 도전형 영역(170)이 반도체 기판(110) 내에 형성되지 않고, 도 1 및 도 2에 도시된 바와 같이, 제2 도전형 영역(170)이 반도체 기판(110)의 후면 위에 형성되되, 반도체 기판(110)과 직접 접촉하지 않고 이격되어, 제어 패시베이션막(160)의 후면 위에 형성된 경우, 태양 전지의 개방 전압(Voc)을 더욱 향상시킬 수 있다.Thus, the second conductivity type region 170 is not formed in the semiconductor substrate 110, and the second conductivity type region 170 is formed on the rear surface of the semiconductor substrate 110, as shown in FIGS. 1 and 2 And is formed on the rear surface of the control passivation film 160 without being in direct contact with the semiconductor substrate 110, the open-circuit voltage Voc of the solar cell can be further improved.

아울러, 반도체 기판(110) 내에 제2 도전형 영역(170)을 형성하지 않고 반도체 기판(110)의 외부에 제2 도전형 영역(170)을 형성하므로, 제조 공정상 제2 도전형 영역(170)을 형성하는 과정에서, 반도체 기판(110)에 대한 열처리를 최소화할 수 있어, 반도체 기판(110)의 특성이 저하되는 것을 방지할 수 있다. 따라서, 도 1 및 도 2에 도시된 바와 같은 태양 전지는 효율을 더 향상시킬 수 있다.In addition, since the second conductive type region 170 is formed outside the semiconductor substrate 110 without forming the second conductive type region 170 in the semiconductor substrate 110, the second conductive type region 170 The heat treatment on the semiconductor substrate 110 can be minimized and the characteristics of the semiconductor substrate 110 can be prevented from being deteriorated. Therefore, the solar cell as shown in Figs. 1 and 2 can further improve the efficiency.

이와 같은, 이와 같은 제2 도전형 영역(170)의 두께는 제2 도전형 영역(170)의 증착 시간과 제2 도전형 영역(170)의 기능이 충분히 발휘될 수 있는 적절한 두께를 고려하여, 일례로, 제1 도전형 영역(120)의 두께보다 얇은 범위내에서 290nm ~ 390nm 사이 형성될 수 있다.The thickness of the second conductive type region 170 may be appropriately selected depending on the deposition time of the second conductive type region 170 and the appropriate thickness of the second conductive type region 170, For example, it may be formed between 290 nm and 390 nm within a range thinner than the thickness of the first conductivity type region 120.

제2 전극(150)은 제2 도전형 영역(170) 위에 직접 접하여 배치되며, 제2 도전형 영역(170)과 전기적으로 연결될 수 있다.The second electrode 150 is disposed directly on the second conductive type region 170 and may be electrically connected to the second conductive type region 170.

이와 같은 제2 전극(150)은 도 1 및 도 2에 도시된 바와 같이, 제1 방향(x)으로 길게 뻗은 복수의 제2 핑거 전극(151)과 복수의 제2 핑거 전극(151)과 교차하는 제2 방향(y)으로 길게 뻗어 있고, 복수의 제2 핑거 전극(151)을 서로 연결하는 복수의 제2 버스바 전극(152)을 포함하여 구비될 수 있다.1 and 2, the second electrode 150 includes a plurality of second finger electrodes 151 extending in a first direction x, a plurality of second finger electrodes 151, And a plurality of second bus bar electrodes 152 extending in a second direction y to connect the plurality of second finger electrodes 151 to each other.

이와 같은 제2 전극(150)은 태양 전지를 서로 연결시키는 인터커넥터(미도시)와 연결되며, 제2 전극(150)에 의해 수집되어 이동하는 전하를 수집하여 외부 장치로 출력할 수 있다.The second electrode 150 may be connected to an interconnecting connector (not shown) for connecting the solar cells to each other. The second electrode 150 may collect the electric charge collected by the second electrode 150 and output the collected electric charge to an external device.

제2 전극(150)은 금속 입자와 글래스 프릿을 포함할 수 있고, 구체적으로, 글래스 프릿보다 높은 용융점을 가지는 금속 입자는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있다.The second electrode 150 may include metal particles and glass frit. Specifically, the metal particles having a melting point higher than that of the glass frit include at least one of nickel (Ni), copper (Cu), silver (Ag) , Tin (Sn), zinc (Zn), indium (In), titanium (Ti), gold (Au), and combinations thereof.

이와 같은 제2 전극(150)은 제2 도전형 영역(170)의 후면에 후면 패시베이션막(190)이 형성된 상태에서, 제2 전극용 패이스트를 후면 패시베이션막(190)의 후면 위에 패터닝하여 형성한 다음, 열처리 공정을 통해, 제2 전극용 패이스트가 후면 패시베이션막(190)을 파이어쓰루(fire-throug)하면서, 후면 패시베이션막(190)을 뚫고 제2 도전형 영역(170)에 전기적으로 접속된 상태로 소성됨으로써, 형성될 수 있다.The second electrode 150 may be formed by patterning the second electrode paste on the rear surface of the rear passivation layer 190 in a state where the rear passivation layer 190 is formed on the rear surface of the second conductive type region 170 The passivation film 190 is etched through the rear passivation film 190 and electrically connected to the second conductive type region 170 through the heat treatment process while the second electrode paste is fire- And then fired in a connected state.

다음, 후면 패시베이션막(190)은 도 1 및 도 2에 도시된 바와 같이, 제2 도전형 영역(170)의 후면 중에서 제2 전극(150)이 형성된 영역을 제외한 전체 영역 위에 위치할 수 있다. 1 and 2, the rear passivation film 190 may be located on the entire region except the region where the second electrode 150 is formed in the rear surface of the second conductivity type region 170. [

이와 같은 후면 패시베이션막(190)은 유전체 재질로 형성될 수 있으며, 단층 또는 다수의 층으로 형성될 수 있고, 제2 도전형 영역(170)의 극성을 고려하여 특정 고정 전하를 가질 수 있다.The rear passivation film 190 may be formed of a dielectric material and may be formed of a single layer or a plurality of layers and may have a specific fixed charge in consideration of the polarity of the second conductive type region 170.

이와 같은 후면 패시베이션막(190)의 재질은 SiCx, SiOx, silicon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), silicon oxynitride (SiON) 또는 hydrogenerated SiON 중 적어도 하나로 형성될 수 있다.The rear passivation film 190 may be formed of at least one of SiCx, SiOx, silicon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), silicon oxynitride (SiON), or hydrogenated SiON.

이와 같은 후면 패시베이션막(190)은 제2 도전형 영역(170)의 후면 표면을 패시베이션하는 기능을 수행할 수 있다.The rear passivation layer 190 may function to passivate the rear surface of the second conductivity type region 170.

이와 같은 후면 패시베이션막(190)은 제2 도전형 영역(170)의 후면 표면에 대한 충분한 패이베이션 기능을 수행하기 위하여, 제어 패시베이션막(160)보다 두꺼운 두께를 가질 수 있으나, 반사 방지막(130)의 두께보다 얇을 수 있다.The rear passivation layer 190 may have a thickness greater than that of the control passivation layer 160 to sufficiently perform the function of pattering the rear surface of the second conductive type region 170. However, As shown in FIG.

따라서, 후면 패시베이션막(190)의 두께는 제어 패시베이션막(160)보다 두껍고 반사 방지막(130)보다 얇은 두께를 갖는 범위에서 일례로, 65nm ~ 105nm 사이로 형성할 수 있다.Thus, the thickness of the rear passivation film 190 may be between 65 nm and 105 nm, for example, in a range that is thicker than the control passivation film 160 and thinner than the antireflection film 130.

지금까지는 제1 도전형 영역(120)이 에미터부로서 역할을 수행하고, 제2 도전형 영역(170)이 후면 전계부로서 역할을 수행하는 경우를 일례로 설명하였다.The case where the first conductive type region 120 serves as an emitter portion and the second conductive type region 170 serves as a rear electric portion has been described as an example.

그러나, 본 발명은 반드시 이와 같은 구조에만 한정되는 것은 아니고, 전술한 바와 다르게, 반도체 기판(110)이 p형 타입의 불순물을 함유하고, 제1 도전형 영역(120)이 p형 타입의 불순물을 함유하여, 전면 전계부로서 역할을 수행하고, 제2 도전형 영역(170)에 n형 타입의 불순물을 함유하여 후면 에미터부로서 역할을 수행하는 것도 가능하다.However, the present invention is not necessarily limited to such a structure. As described above, the semiconductor substrate 110 contains a p-type impurity and the first conductivity type region 120 is a p-type impurity. And serves as a front electric field portion, and the second conductive type region 170 may contain an n-type impurity to serve as a rear emitter portion.

한편, 이와 같은 태양 전지에서 제1, 2 전극(140, 150) 각각은 전술한 금속 입자, 글래스 프릿를 포함할 수 있다.Meanwhile, in such a solar cell, each of the first and second electrodes 140 and 150 may include the above-described metal particles and glass frit.

여기서, 금속 입자는 일례로, 은(Ag)일 수 있으며, 제1, 2 전극(140, 150) 각각의 전도성에 관련되며, 글래스 프릿은 제1, 2 전극(140, 150) 각각이 파이어쓰루(fire through) 되는 깊이와 관련될 수 있다.Here, the metal particles may be, for example, silver (Ag), and are related to the conductivity of each of the first and second electrodes 140 and 150, and the glass frit may be formed by a first and a second electrodes 140 and 150, and the depth through which it is fire through.

아울러, 본원 발명의 제1, 2 전극(140, 150)에 사용되는 글래스 프릿은 PbO 계열 또는 BiO 계열 중 적어도 어느 하나가 이용될 수 있다.In addition, the glass frit used in the first and second electrodes 140 and 150 of the present invention may be at least one of PbO-based or BiO-based glass frit.

여기서, 본 발명의 제1, 2 전극(140, 150) 각각에 포함되는 금속 입자의 함유량과 글래스 프릿의 함유량은 제1 도전형 영역(120)과 제2 도전형 영역(170)의 재질 및 두께를 고려하여, 각각 다르게 할 수 있다.Here, the content of the metal particles contained in each of the first and second electrodes 140 and 150 and the content of the glass frit may be determined by the material and thickness of the first conductive type region 120 and the second conductive type region 170, Respectively, to be different from each other.

일례로, 제1 전극(140)에 함유되는 단위 부피당 금속 입자의 함유량은 제2 전극(150)에 함유되는 단위 부피당 금속 입자의 함유량보다 크게 할 수 있다.For example, the content of the metal particles per unit volume contained in the first electrode 140 may be larger than the content of the metal particles per unit volume contained in the second electrode 150.

이와 같이, 제1 전극(140)에 함유되는 단위 부피당 금속 입자의 함유량을 상대적으로 크게 하는 것은 제1 전극(140)은 상대적으로 이동 속도가 느린 정공이 수집되고, 보다 많은 양의 태양 빛을 수광하기 위하여, 제1 전극(140)의 선폭을 제2 전극(150)의 선폭보다 작게 할 필요가 있으므로, 제2 전극(150)보다 상대적으로 큰 전도성이 요구될 수 있다.As described above, the content of the metal particles per unit volume contained in the first electrode 140 is relatively increased. The holes of the first electrode 140, which have relatively low moving speed, are collected, The line width of the first electrode 140 is required to be smaller than the line width of the second electrode 150 so that relatively larger conductivity than the second electrode 150 may be required.

이를 위해서, 제1 전극(140)에 함유되는 단위 부피당 금속 입자의 함유량은 제2 전극(150)에 함유되는 단위 부피당 금속 입자의 함유량보다 크게 할 수 있다.For this, the content of the metal particles per unit volume contained in the first electrode 140 may be larger than the content of the metal particles per unit volume contained in the second electrode 150.

일례로, 제1 전극(140)에 함유되는 단위 부피당 금속 입자의 함유량은 82wt% ~ 92wt% 사이로 형성될 수 있으며, 제2 전극(150)에 함유되는 단위 부피당 금속 입자의 함유량은 68wt% ~ 73wt% 사이로 형성될 수 있다.For example, the content of the metal particles per unit volume contained in the first electrode 140 may be between 82 wt% and 92 wt%, and the content of the metal particles per unit volume contained in the second electrode 150 may be between 68 wt% and 73 wt% % ≪ / RTI >

아울러, 앞선 도 1 및 도 2에서 설명한 바와 같이, 본 발명의 태양 전지 구조에서 제1 도전형 영역(120)은 일례로 반도체 기판(110)과 동일한 단결정 실리콘 기판으로 형성되고, 제2 도전형 영역(170)은 다결정 실리콘 재질로 형성될 수 있으며, 제2 도전형 영역(170)의 두께는 제1 도전형 영역(120)의 두께보다 상대적으로 얇게 형성될 수 있으며, 후면 패시베이션막(190)의 두께는 반사 방지막(130)의 두께보다 얇게 형성될 수 있다.1 and 2, in the solar cell structure of the present invention, the first conductivity type region 120 is formed of the same single-crystal silicon substrate as the semiconductor substrate 110, The thickness of the second conductive type region 170 may be relatively thinner than the thickness of the first conductive type region 120 and the thickness of the second passivation type layer 170 may be relatively small. The thickness of the antireflection film 130 may be less than the thickness of the antireflection film 130.

따라서, 매우 얇거나 상대적으로 얇은 두께를 갖는 제어 패시베이션막(160), 제2 도전형 영역(170) 및 후면 패시베이션막(190) 위에, 제1 전극용 패이스트의 글래스 프릿의 함유량과 동일한 글래스 프릿 함유량을 갖는 제2 전극용 패이스트를 패터닝하여 열처리하면, 열처리 공정 중 제2 전극용 패이스트가 후면 패시베이션막(190)과 제2 도전형 영역(170) 뿐만 아니라 제어 패시베이션막(160)까지 뚫고 반도체 기판(110)과 직접 전기적으로 접속되어 단락될 수 있다.Therefore, on the control passivation film 160, the second conductive type region 170 and the rear passivation film 190 having a very thin or relatively thin thickness, the glass frit, which is the same as the content of the glass frit of the first electrode paste, The second electrode paste may penetrate not only the rear passivation film 190 and the second conductivity type region 170 but also the control passivation film 160 during the heat treatment process, And may be directly electrically connected to the semiconductor substrate 110 to be short-circuited.

따라서, 본 발명은 제2 전극(150)에 포함되는 글래스 프릿의 함유량은 제1 전극(140)에 포함되는 글래스 프릿의 함유량과 다르게 할 수 있다. Therefore, the content of the glass frit included in the second electrode 150 may be different from the content of the glass frit included in the first electrode 140.

보다 구체적으로, 본 발명은 제2 전극용 패이스트가 후면 패시베이션막(190)을 뚫고 제2 도전형 영역(170) 방향으로 파이어쓰루(fire through) 되는 깊이를 조절하기 위하여, 제2 전극(150)에 함유되는 단위 부피당 글래스 프릿의 함유량을 제1 전극(140)에 함유되는 단위 부피당 글래스 프릿의 함유량보다 작게 할 수 있다.In order to control the depth of the second electrode paste passing through the rear passivation film 190 and fire through the second conductive type region 170, the second electrode 150 The content of the glass frit per unit volume contained in the first electrode 140 can be made smaller than the content of the glass frit per unit volume contained in the first electrode 140.

여기서, 글래스 프릿의 단위 부피당 함유량을 조절하는 것은 글래스 프릿을 이용하여, 제2 전극용 패이스트가 파이어쓰루(fire through) 되는 깊이를 조절할 수 있기 때문이다.Here, the content of the glass frit per unit volume is adjusted because the depth of the glass frit can be controlled by fire through the paste for the second electrode.

보다 구체적 일례로, 제1 전극(140)에서 단위 부피당 글래스 프릿의 함유량은 6wt% ~ 8wt% 사이인 경우, 제2 전극(150)에서 단위 부피당 글래스 프릿의 함유량을 2.5wt% ~ 5.owt% 사이일 수 있다.More specifically, when the content of the glass frit per unit volume in the first electrode 140 is between 6 wt% and 8 wt%, the content of the glass frit per unit volume in the second electrode 150 may be between 2.5 wt% and 5. wt% Lt; / RTI >

이와 같이, 제2 전극(150)에서 단위 부피당 글래스 프릿의 함유량을 2.5wt% ~ 5.owt% 사이로 형성함으로써, 제2 전극(150)과 제2 도전형 영역(170) 사이의 컨텍 저항을 충분히 낮은 수준으로 유지할 수 있으며, 제2 전극(150)이 후면 패시베이션막(190)과 제2 도전형 영역(170) 뿐만 아니라 제어 패시베이션막(160)까지 뚫고 반도체 기판(110)과 단락되는 것을 방지하면서, 제2 전극(150)에 함유된 금속 입자에 의해, 반도체 기판(110)의 후면에서 발생할 수 있는 재결합(recombination)을 방지하여, 제어 패시베이션막(160)에 의한 패시베이션 기능이 충분히 수행되도록 할 수 있으며, 더불어, 제어 패시베이션막(160)의 손상을 방지하여, 태양 전지의 개방 전압(Voc)을 양호한 수준으로 향상시킬 수 있다.Thus, by forming the content of the glass frit per unit volume in the second electrode 150 to be between 2.5 wt% and 5. wt%, the contact resistance between the second electrode 150 and the second conductivity type region 170 is sufficiently The second electrode 150 can be prevented from being short-circuited to the passivation film 190 and the second conductive type region 170 as well as the control passivation film 160 and short-circuited with the semiconductor substrate 110 The metal particles contained in the second electrode 150 can prevent recombination that may occur on the back surface of the semiconductor substrate 110 so that the passivation function of the control passivation film 160 can be sufficiently performed In addition, damage to the control passivation film 160 can be prevented, and the open-circuit voltage (Voc) of the solar cell can be improved to a satisfactory level.

이하에서는 다음의 도 3, 4, 5를 참조하여, 제2 전극(150)의 글래스 프릿(150G) 함유량에 따른 효과를 보다 구체적으로 설명한다.Hereinafter, the effect of the second electrode 150 according to the content of the glass frit 150G will be described in more detail with reference to FIGS. 3, 4 and 5. FIG.

도 3은 제2 전극(150)에 포함된 글래스 프릿(150G) 함유량에 따른 컨텍 저항, 패시베이션 기능(recombination 정도) 및 개방 전압(Voc)의 수준을 실험한 표이다.3 is a table for testing the levels of the contact resistance, the degree of recombination, and the open-circuit voltage (Voc) according to the content of the glass frit 150G included in the second electrode 150. FIG.

아울러, 도 4는 도 3에서 글래스 프릿(150G)의 함유량이 적정 수준 이상으로 과도한 경우, 태양 전지에서 반도체 기판(110), 제어 패시베이션막(160), 제2 도전형 영역(170) 및 제2 전극(150)이 포함된 일부분을 확대 도시한 단면도이다.4 is a plan view of the semiconductor substrate 110, the control passivation film 160, the second conductive type region 170, and the second conductive type region 150 in the solar cell in the case where the content of the glass frit 150G is excessively higher than the proper level in FIG. Sectional view of a portion including the electrode 150 in an enlarged scale.

그리고, 도 5는 도 3에서 글래스 프릿(150G)의 함유량이 적정 수준인 경우, 태양 전지에서 반도체 기판(110), 제어 패시베이션막(160), 제2 도전형 영역(170) 및 제2 전극(150)이 포함된 일부분을 확대 도시한 단면도이다.5 is a plan view of the semiconductor substrate 110, the control passivation film 160, the second conductivity type region 170, and the second electrode (not shown) in the solar cell in the case where the content of the glass frit 150G is an appropriate level in FIG. 150) are enlarged.

도 3에 기재된 표에 기재된 제2 전극(150)의 글래스 플릿의 함유량은 단위 부피당 함유량으로, 제2 전극용 패이스트에 포함된 글래스 프릿(150G)의 단위 부피당 함유량과 조금 다들 수 있다. The content of the glass frit of the second electrode 150 described in the table shown in Fig. 3 is a content per unit volume, which is slightly different from the content per unit volume of the glass frit 150G contained in the paste for the second electrode.

이는, 열처리 공정 전의 제2 전극용 패이스트는 금속 입자(150M) 및 글래스 프릿(150G) 이외에 레진 재질의 바인더(binder) 및 용해제(solvent)를 더 포함할 수 있고, 이와 같은 바인더(binder) 및 용해제(solvent)는 열처리 공정 중에 대부분이 산화되거나 증발될 수 있기 때문이다.This is because the second electrode paste prior to the heat treatment process may further include a resin binder and a solvent in addition to the metal particles 150M and the glass frit 150G, This is because most of the solvent can be oxidized or evaporated during the heat treatment process.

이에 따라, 열처리 공정 이후의 제2 전극(150)에는 도 4 및 도 5에 도시된 바와 같이, 금속 입자(150M)와 글래스 프릿(150G)이 존재할 수 있다.4 and 5, the metal particles 150M and the glass frit 150G may be present on the second electrode 150 after the heat treatment process.

따라서, 제2 전극용 패이스트의 글래스 프릿(150G)의 함유량과 열처리 공정 이후 소성된 제2 전극(150)의 글래스 프릿(150G)의 함유량은 차이가 날 수 있고, 일례로, 글래스 프릿(150G)의 함유량은 제2 전극(150) 소성전보다 대략 0.5wt% ~ 1.0wt% 정도 증가할 수 있다.Therefore, the content of the glass frit 150G of the second electrode paste may differ from the content of the glass frit 150G of the fired second electrode 150 after the heat treatment process. For example, the glass frit 150G May be increased by about 0.5 wt% to 1.0 wt% with respect to before the firing of the second electrode 150.

아울러, 도 3의 표에 기재된 제2 전극(150)의 글래스 프릿(150G)의 함유량은 열처리 공정 이후의 제2 전극(150)이 소성된 상태에서의 함유량이고, 열처리 공정 이전에 제2 전극용 패이스트에 포함되는 글래스 프릿(150G)의 적정 수준 함유량은 2.0wt% ~ 4.owt% 사이이고, 이와 같은 수치 범위는, 도 3의 표에 기재된 적정 수준 함유량인 2.5wt% ~ 5.owt%의 수치 범위에 대응될 수 있다.The content of the glass frit 150G of the second electrode 150 shown in the table of FIG. 3 is the content of the second electrode 150 after the heat treatment process in the baked state, The appropriate level content of the glass frit 150G contained in the paste is between 2.0 wt% and 4. wt%, and the numerical range is from 2.5 wt% to 5. wt%, which is the appropriate level content shown in the table of Fig. Can be corresponded to the numerical range of

본 발명은 태양 전지 구조에 대한 것이므로, 이하에서는 열처리 공정 이후 소성된 제2 전극(150)의 글래스 프릿(150G)의 함유량을 기준으로 설명한다.Since the present invention is related to the solar cell structure, the following description will be made based on the content of the glass frit 150G of the second electrode 150 fired after the heat treatment process.

아울러, 도 3의 표에서 컨텍 저항은 제2 전극(150)과 제2 도전형 영역(170) 사이의 저항을 의미한다. 따라서, 컨텍 저항이 나쁘다는 의미는 제2 전극용 패이스트가 파이어쓰루(fire through) 되는 깊이가 너무 얇아, 제2 전극(150)이 후면 패시베이션막(190)을 뚫지 못하여, 제2 전극(150)과 제2 도전형 영역(170) 사이가 제대로 전기적으로 접속되지 않은 경우를 의미하고, 좋다는 의미는 전기적 접속이 제대로 이루어진 경우를 의미한다.In addition, in the table of FIG. 3, the contact resistance means a resistance between the second electrode 150 and the second conductive type region 170. Therefore, the contact resistance is bad, meaning that the second electrode 150 is too thin to fire through the second electrode 150, the second electrode 150 can not penetrate the rear passivation film 190, ) And the second conductivity type region 170 are not properly electrically connected to each other, which means that the electrical connection is properly performed.

또한, 패시베이션 기능(recombination 정도)은 제어 패시베이션막(160)의 패시베이션 기능을 의미한다. 따라서, 패시베이션 기능이 좋다는 의미는 제어 패시베이션막(160)이 손상되지 않는 것을 의미하고, 패시베이션 기능이 나쁘다는 의미는 제2 전극(150)에 의해 제어 패시베이션막(160)이 손상되어, 제2 전극(150)의 금속 입자(150M)에 의해 반도체 기판(110)의 후면에서 재결합(recombination)이 발생하고 있는 경우를 의미한다.In addition, the passivation function (degree of recombination) means the passivation function of the control passivation film 160. Therefore, the passivation function is good, which means that the control passivation film 160 is not damaged, and the passivation function is bad, the control passivation film 160 is damaged by the second electrode 150, The recombination occurs at the rear surface of the semiconductor substrate 110 by the metal particles 150M of the semiconductor substrate 150. [

또한, 개방 전압(Voc)이 좋다는 의미는 제2 도전형 영역(170)가 제어 패시베이션막(160)에 의해 반도체 기판(110)과 이격되어 태양 전지가 양호한 수준의 개방 전압을 발생시키는 경우를 의미하고, 개방 전압이 나쁘다는 의미는 제2 전극(150)이 제2 도전형 영역(170) 내부로 깊숙히 침투하면서 제어 패시베이션막(160)이 손상되어, 제2 전극(150)과 반도체 기판(110)이 단락된 경우를 의미한다.In addition, the open voltage (Voc) means good when the second conductive type region 170 is separated from the semiconductor substrate 110 by the control passivation film 160 so that the solar cell generates a good open-circuit voltage The second electrode 150 is deeply penetrated into the second conductive type region 170 and the control passivation film 160 is damaged and the second electrode 150 and the semiconductor substrate 110 ) Is short-circuited.

도 3에 기재된 표와 같이, 제2 전극(150)에 함유된 단위 부피당 함유량이 2.5wt% 미만인 경우, 제2 전극용 패이스트가 파이어쓰루(fire through) 되는 깊이가 너무 얇아, 제2 전극(150)이 제2 도전형 영역(170)에 제대로 접속되지 않은 것을 알 수 있다.3, if the content per unit volume contained in the second electrode 150 is less than 2.5 wt%, the depth through which the second electrode paste is fire through is too small, 150 are not properly connected to the second conductivity type region 170.

아울러, 제2 전극(150)에 함유된 단위 부피당 함유량이 5.0wt%를 초과하는 경우, 도 4와 같이, 제2 전극(150)이 제2 도전형 영역(170) 뿐만 아니라 제어 패시베이션막(160)까지 뚫고 반도체 기판(110)과 단락됨으로써, 제어 패시베이션막(160)의 기능이 손상되고, 개방 전압(Voc) 역시 나빠지는 것을 확인할 수 있다.4, when the second electrode 150 has a content per unit volume of more than 5.0 wt%, the second electrode 150 may be formed not only in the second conductivity type region 170, but also in the control passivation film 160 ), The function of the control passivation film 160 is impaired, and the open-circuit voltage Voc also becomes worse.

참고로, 도 4에서 150M은 제2 전극(150)에 함유된 금속 입자(150M)를 의미하고, 150G는 제2 전극(150)에 함유된 글래스 프릿(150G)을 의미한다.4, reference numeral 150M denotes the metal particles 150M contained in the second electrode 150, and reference numeral 150G denotes the glass frit 150G contained in the second electrode 150. Referring to FIG.

아울러, 제2 전극(150)에 함유된 단위 부피당 함유량이 2.5wt% ~ 5.0wt% 사이의 적정 수준을 유지하는 경우, 제2 전극용 패이스트가 파이어쓰루(fire through) 되는 깊이가 적절하여, 이로 인하여, 컨텍 저항, 패시베이션 기능 및 개방 전압이 모두 매우 양호한 수준으로 유지되는 것을 확인할 수 있다.In addition, when the content per unit volume contained in the second electrode 150 is maintained at an appropriate level between 2.5 wt% and 5.0 wt%, the depth at which the second electrode paste is fire- This confirms that the contact resistance, the passivation function, and the open-circuit voltage are maintained at a very good level.

아울러, 제2 전극(150)에 함유된 단위 부피당 함유량이 2.5wt% ~ 5.0wt% 사이의 적정 수준을 유지하는 경우, 도 5와 같이, 제2 전극(150)이 후면 패시베이션막(190)을 뚫고 제2 도전형 영역(170) 내부로 적정 깊이로 침투하게 되고, 이때에, 제2 전극(150)과 제2 도전형 영역(170) 사이의 계면에는 제2 전극(150)의 금속 입자(150M)와 제2 도전형 영역(170)의 실리콘이 결합한 합금(alloy) 내지 결정체(crystallite)[이하에서는 ‘결정체’라고 함]가 형성될 수 있다.5, when the second electrode 150 maintains a proper level between 2.5 wt.% And 5.0 wt.%, The second electrode 150 does not contact the rear passivation film 190, The metal particles of the second electrode 150 are formed at the interface between the second electrode 150 and the second conductivity type region 170 at this time, An alloy or a crystallite (hereinafter referred to as a "crystal") in which the silicon of the first conductive type region 150M and the second conductive type region 170 are combined may be formed.

이와 같은 금속 입자(150M)-실리콘 결정체(153)는 제2 전극(150)과 제2 도전형 영역(170) 사이 컨텍 저항을 더욱 낮출 수 있다.The metal particles 150M and the silicon crystal 153 may further lower the contact resistance between the second electrode 150 and the second conductivity type region 170. [

지금까지는 제2 전극(150)이 후면 패시베이션막(190)을 뚫고 제2 도전형 영역(170) 내부로 파이어쓰루(fire through) 되는 깊이를 조절하기 위래서, 제2 전극(150)에 포함되는 글래스 프릿(150G)의 단위 부피당 함유량의 수치에 대해서 설명하였다.The depth of the second electrode 150 through the rear passivation layer 190 and the depth of the second conductive type region 170 is controlled by the second electrode 150, The numerical value of the content per unit volume of the glass frit 150G has been described.

이하에서는 제2 전극(150)이 후면 패시베이션막(190)을 뚫고 제2 도전형 영역(170) 방향으로 적절하게 파이어쓰루(fire through)하되, 제2 전극(150)이 제2 도전형 영역(170)의 표면에 최적의 수준으로 접속되도록 하기 위하여, 글래스 프릿(150G)에 텔루륨 산화물(TeO)이 더 포함되는 경우에 대해 설명한다.Hereinafter, the second electrode 150 penetrates the rear passivation layer 190 and appropriately fires in the direction of the second conductive type region 170, while the second electrode 150 is formed in the second conductive type region (TeO) is further included in the glass frit 150G in order to allow the glass frit 150G to be connected to the surface of the glass frit 150 at an optimum level.

도 6은 도 3 및 도 4에서 글래스 프릿(150G)의 함유량이 적정 수준으로 유지되는 상태에서, 글래스 프릿(150G)에 텔루륨 산화물(TeO)이 더 포함된 경우, 태양 전지에서 반도체 기판(110), 제어 패시베이션막(160), 제2 도전형 영역(170) 및 제2 전극(150)이 포함된 일부분을 확대 도시한 단면도이다.6 is a graph showing the relationship between the amount of tellurium oxide (TeO) in the glass frit 150G and the glass frit 150G in the solar cell when the content of the glass frit 150G is maintained at an appropriate level in FIG. 3 and FIG. A control passivation film 160, a second conductive type region 170, and a second electrode 150. The first conductive type region 170 and the second conductive type region 150 are formed on a semiconductor substrate.

본 발명에 따른 제2 전극(150)은 전술한 바와 같이, 글래스 프릿(150G)의 단위 부피당 함유량이 2.5wt% ~ 5.0wt% 사이를 가지면서, 글래스 프릿(150G)이 PbO 계열 또는 BiO 계열 중 적어도 어느 하나와 텔루륨 산화물(TeO)을 더 포함할 수 있다.As described above, the second electrode 150 according to the present invention has a glass frit 150G having a content per unit volume of 2.5 wt% to 5.0 wt%, while the glass frit 150G has a PbO-based or BiO-based And may further include at least one of them and tellurium oxide (TeO).

이와 같이, 텔루륨 산화물(TeO)이 함유된 글래스 프릿(150G)은 상대적으로 녹는점이 더 낮아질 수 있으며, 일례로, 텔루륨 산화물(TeO)이 함유된 글래스 프릿(150G)의 녹는점은 200℃ ~500℃ 사이로 형성될 수 있다.Thus, the glass frit 150G containing tellurium oxide (TeO) may have a relatively lower melting point. For example, the melting point of glass frit 150G containing tellurium oxide (TeO) Lt; RTI ID = 0.0 > 500 C. < / RTI >

이에 따라, 텔루륨 산화물(TeO)이 함유된 글래스 프릿(150G)은 열처리 공정 제2 전극용 패이스트가 파이어쓰루(fire through)하면서 후면 패시베이션막(190)을 식각할 때에, 텔루륨 산화물(TeO)이 함유된 글래스 프릿(150G)이 먼저 용융될 수 있다.Accordingly, the glass frit 150G containing tellurium oxide (TeO) is etched away when the rear passivation film 190 is etched while the second electrode paste for the heat treatment is fire through, ) Can be melted first. ≪ tb > < TABLE >

이때, 텔루륨 산화물(TeO)이 함유된 글래스 프릿(150G)이 제2 도전형 영역(170)의 표면에 먼저 넓게 위치하여 층을 형성할 수 있고, 이후에 텔루륨 산화물(TeO)이 함유된 글래스 프릿(150G)이 위치하는 층 위에 금속 입자(150M)와 텔루륨 산화물(TeO)이 함유되지 않은 글래스 프릿(150G)이 위치할 수 있다.At this time, the glass frit 150G containing tellurium oxide (TeO) can be first placed on the surface of the second conductivity type region 170 to form a layer, and then a layer containing tellurium oxide (TeO) A glass frit 150G containing no metal particles 150M and tellurium oxide (TeO) may be placed on the layer where the glass frit 150G is located.

이에 따라, 제2 전극(150)은 도 6에 도시된 바와 같이, 제2 도전형 영역(170)와 접하는 계면에 텔루륨 산화물(TeO)이 함유된 글래스 프릿(150G)이 위치하는 제1 층(L1)과 제1 층(L1) 위에 금속 입자(150M)와 텔루륨 산화물(TeO)이 함유되지 않은 글래스 프릿(150G)이 위치하는 제2 층(L2)을 포함하여 형성될 수 있다.6, the second electrode 150 includes a first conductive layer 150G on which a glass frit 150G containing tellurium oxide (TeO) is disposed at an interface with the second conductive type region 170, And a second layer L2 on which the metal frit 150G and the glass frit 150G not containing tellurium oxide (TeO) are located on the first layer L1 and the first layer L1.

아울러, 제1 층(L1)과 제2 도전형 영역(170)의 계면에는 금속 입자(150M)와 제2 도전형 영역(170)의 실리콘이 결합된 결정체(153)가 분포될 수 있다.The metal particles 150M and the crystalline body 153 in which the silicon of the second conductivity type region 170 is combined may be distributed to the interface between the first layer L1 and the second conductivity type region 170. [

이에 따라, 제2 전극(150)과 제2 도전형 영역(170) 사이의 컨텍 저항을 보다 더 향상시키면서, 개방 전압(Voc)를 더욱 향상시킬 수 있고, 더불어, 제2 전극용 패이스트가 파이어쓰루(fire through) 되는 깊이를 더욱 용이하게 조절할 수 있어, 공정 마진을 보다 향상시킬 수 있다.This further improves the contact resistance between the second electrode 150 and the second conductivity type region 170 and further improves the open-circuit voltage Voc. In addition, It is possible to more easily adjust the depth of the through-holes, thereby further improving the process margin.

지금까지는 제2 전극용 패이스트가 파이어쓰루(fire through) 되는 깊이가 양호한 수준으로 조절될 수 있는 제2 전극(150)의 재질과 함유량의 수치에 대해서 설명하였다.The numerical values of the material and the content of the second electrode 150, which can be adjusted to a satisfactory level of the depth through which the second electrode paste is fire through, have been described.

그러나, 텔루륨 산화물(TeO)을 포함하는 글래스 프릿(150G)이 제2 전극(150)에만 한정하여 적용되는 것은 아니고, 제1 전극(140)에도 적용이 가능하다.However, the glass frit 150G containing tellurium oxide (TeO) is not limited to the second electrode 150, but may be applied to the first electrode 140 as well.

일례로, 제1 전극(140)에 포함되는 글래스 프릿(150G)은 PbO 계열 또는 BiO 계열 중 적어도 어느 하나를 포함하여 형성될 수 있으며, 이와 같은 제1 전극(140)의 글래스 프릿(150G)은 텔루륨 산화물(TeO)을 더 포함하여 형성될 수 있다. For example, the glass frit 150G included in the first electrode 140 may include at least one of a PbO-based material and a BiO-based material. The glass frit 150G of the first electrode 140 may be formed of, for example, And may further include tellurium oxide (TeO).

지금까지는 본 발명에서 제1, 2 전극(140, 150)에 포함되는 글래스 프릿에 대해서만 주로 설명하였으나, 이하에서는 제1, 2 전극(140, 150)에 포함되는 금속 입자에 대해 보다 구체적으로 설명한다.Although the glass frit included in the first and second electrodes 140 and 150 has been mainly described in the present invention, the metal particles contained in the first and second electrodes 140 and 150 will be described in more detail below .

도 7은 본 발명의 제1, 2 전극(140, 150)에 포함되는 금속 입자(M1, M2)에 대해 설명하기 위한 도이다.7 is a view for explaining metal particles M1 and M2 included in the first and second electrodes 140 and 150 of the present invention.

이하의 도 7에서는 제1, 2 전극(140, 150)에 포함되는 금속 입자(M1, M2)에 대해서만 도시하고, 이전의 도 5 내지 도 7에서 설명한 글래스 프릿에 대한 도시는 설명의 편의상 생략하였다.7, only the metal particles M1 and M2 included in the first and second electrodes 140 and 150 are illustrated, and the glass frit illustrated in FIGS. 5 to 7 has been omitted for convenience of description .

도 7에 도시된 바와 같이, 제1, 2 전극(140, 150)에는 금속 입자(M1, M2)가 포함될 수 있다.As shown in FIG. 7, the first and second electrodes 140 and 150 may include metal particles M1 and M2.

보다 구체적으로, 제1 전극(140)에 포함되는 금속 입자는 원형 또는 타원형 형상을 가지는 구(sphere) 형태의 제1 금속 입자(M1)와 장축을 가지며 표면이 울퉁불퉁한 판상 형상을 가지는 플레이크(flake) 형태의 제2 금속 입자(M2)를 포함하고, 제2 전극(150)은 제1 금속 입자(M1)를 포함하고, 제2 금속 입자(M2)는 포함하지 않을 수 있다.More specifically, the metal particles included in the first electrode 140 may include a first metal particle M1 having a spherical shape having a circular or elliptical shape and a first metal particle M1 having a long axis and flake having a plate- , And the second electrode 150 may include the first metal particles M1 and may not include the second metal particles M2.

일례로, 도 7에 도시된 바와 같이, 제1 전극(140) 중 제1 핑거 전극(141)은 제1 금속 입자(M1)를 포함하고, 제1 버스바 전극(142)은 제1 금속 입자(M1)와 제2 금속 입자(M2)를 포함하여 형성될 수 있다.7, the first finger electrode 141 of the first electrode 140 includes the first metal particles M1, the first bus bar electrode 142 includes the first metal particles M1, (M1) and second metal particles (M2).

아울러, 제2 전극(150)의 제2 핑거 전극(151)과 제2 버스바 전극(152)은 제1 금속 입자(M1)를 포함하고, 제2 금속 입자(M2)를 포함하지 않을 수 있다.In addition, the second finger electrode 151 and the second bus bar electrode 152 of the second electrode 150 may include the first metal particles M1 and may not include the second metal particles M2 .

여기서, 제1 전극(140)에 포함되는 제2 금속 입자(M2)의 장축의 길이는 제1, 2 전극(140, 150) 각각에 포함되는 제1 금속 입자(M1)의 크기보다 클 수 있다.The length of the major axis of the second metal particles M2 included in the first electrode 140 may be greater than the size of the first metal particles M1 included in the first and second electrodes 140 and 150 .

일례로, 제1 금속 입자(M1)의 직경은 200nm ~ 2.5um 사이일 수 있으며, 보다 바람직하게는 300nm ~ 2.0um 사이일 수 있다. 아울러, 제2 금속 입자(M2)는 3um ~ 6um 사이일 수 있다.In one example, the diameter of the first metal particles M1 may be between 200 nm and 2.5 um, and more preferably between 300 nm and 2.0 um. In addition, the second metal particles M2 may be between 3 um and 6 um.

이에 따라, 제1 전극(140)은 제2 전극(150)보다 더 부피가 큰 금속 입자(M2)를 포함할 수 있다.Accordingly, the first electrode 140 may include the metal particles M2 having a volume larger than that of the second electrode 150.

이와 같이, 제1 전극(140)에 상대적으로 큰 크기를 갖는 제2 금속 입자(M2)가 포함되도록 하여, 소성을 위한 열처리 공정시, 금속 입자의 반응성을 보다 향상시킬 수 있으며, 상대적으로 더 낮은 온도에서 전극을 보다 쉽게 소성시킬 수 있고, 더불어, 제1 전극(140)의 전기적 특성(예를 들어, 저항)도 보다 더 향상시킬 수 있다.As described above, the second metal particles M2 having a relatively large size are included in the first electrode 140, so that the reactivity of the metal particles can be further improved during the heat treatment for firing, The electrode can be more easily fired at a temperature, and the electrical characteristics (for example, resistance) of the first electrode 140 can be further improved.

이와 같은 제1 전극(140)은 제1 전극(140)용 패이스트를 2번의 인쇄 공정을 통하여 형성될 수 있으며, 제2 전극(150)은 한번의 인쇄 공정을 통하여 형성될 수 있다.The first electrode 140 may be formed through two printing processes, and the second electrode 150 may be formed through a single printing process.

보다 구체적으로, 제1 전극(140)은 1차 인쇄 공정에서 제1, 2 금속 입자(M1, M2)를 포함하는 제1 버스바용 패이스트를 반도체 기판(110)의 전면에 제2 방향으로 길게 인쇄한 후 건조하고, 2차 인쇄 공정에서 제1 금속 입자(M1)를 포함하는 제1 핑거용 패이스트를 제1 방향으로 인쇄한 후 건조한 후, 열처리 공정을 통해, 형성될 수 있다.More specifically, the first electrode 140 is formed by laminating the first bus bar paste including the first and second metal particles M1 and M2 in the first printing process on the front surface of the semiconductor substrate 110 in the second direction Printing, drying, printing in a first direction the first finger paste containing the first metal particles (M1) in a second printing process, drying the paste, and then performing a heat treatment process.

제2 전극(150)은 제1 금속 입자(M1)를 포함하는 제2 전극(150)용 패이스트를 반도체 기판의 후면에 제2 핑거 전극(151) 패턴과 제2 버스바 전극(152) 패턴에 따라 한번 인쇄하고 열처리하여 형성될 수 있다.The second electrode 150 is formed by patterning the second electrode 150 including the first metal particles M1 on the rear surface of the semiconductor substrate with the pattern of the second finger electrode 151 and the pattern of the second bus bar electrode 152 And then heat-treated.

그러나, 제1, 2 전극(140, 150)에 포함되는 금속 입자(M1, M2)는 반드시 도 7에 한정되는 것은 아니고, 도 7과 다르게 형성되는 것도 가능하다.However, the metal particles M1 and M2 included in the first and second electrodes 140 and 150 are not necessarily limited to those shown in FIG. 7, but may be formed differently from those shown in FIG.

일례로, 제1 전극(140)을 형성하기 위해, 제1, 2 금속 입자(M1, M2)를 포함하는 제1 전극용 패이스트를 제1 핑거 전극(141)과 제1 버스바 전극(142) 패턴에 따라 1차적으로 인쇄하여 건조한 후, 2차적으로 제1 금속 입자(M1)만을 포함하는 별도의 제1 전극용 패이스트를 제1 핑거 전극(141)과 제1 버스바 전극(142) 패턴에 따라 인쇄하여, 제1 전극(140)을 형성하는 것도 가능하다.For example, in order to form the first electrode 140, the first electrode paste including the first and second metal particles M1 and M2 is referred to as a first finger electrode 141 and a first bus bar electrode 142 And then a separate first paste for electrode first containing only the first metal particles M1 is formed on the first finger electrode 141 and the first bus bar electrode 142, It is also possible to form the first electrode 140 by printing according to a pattern.

이와 같은 경우, 제1 버스바 전극(142)뿐만 아니라 제1 핑거 전극(141)도 상대적으로 더 부피가 큰 제2 금속 입자(M2)를 포함시킬 수 있다.In this case, not only the first bus bar electrode 142 but also the first finger electrode 141 may include the second metal particles M2 having a relatively larger volume.

따라서, 제1 전극(140)은 제2 전극(150)보다 상대적으로 부피가 더 큰 금속 입자를 포함할 수 있다.Thus, the first electrode 140 may include metal particles that are relatively bulkier than the second electrode 150.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

Claims (19)

반도체 기판;
상기 반도체 기판의 전면에 위치하고 제1 도전성 타입의 불순물 또는 제2 도전성 타입의 불순물 중 어느 하나의 불순물을 함유하는 제1 도전형 영역;
상기 반도체 기판의 후면 표면 위에 위치하고, 상기 제1 도전형 영역에 함유된 불순물과 반대인 불순물을 함유하고, 다결정 실리콘 재질을 포함하는 제2 도전형 영역;
상기 반도체 기판의 전면에 위치하고, 상기 제1 도전형 영역과 연결되는 제1 전극; 및
상기 반도체 기판의 후면에 위치하고, 상기 제2 도전형 영역과 연결되는 제2 전극;을 포함하고,
상기 제1, 2 전극 각각은 금속 입자와 글래스 프릿을 포함하고,
상기 제2 전극에 함유되는 단위 부피당 상기 글래스 프릿의 함유량은 상기 제1 전극에 함유되는 단위 부피당 상기 글래스 프릿의 함유량보다 작은 태양 전지.A semiconductor substrate;
A first conductive type region located on the front surface of the semiconductor substrate and containing an impurity of any one of the first conductive type impurity and the second conductive type impurity;
A second conductive type region located on the rear surface of the semiconductor substrate and containing an impurity opposite to the impurity contained in the first conductive type region and including a polycrystalline silicon material;
A first electrode located on a front surface of the semiconductor substrate and connected to the first conductive type region; And
And a second electrode located on a rear surface of the semiconductor substrate and connected to the second conductive type region,
Wherein each of the first and second electrodes includes metal particles and a glass frit,
Wherein a content of the glass frit per unit volume contained in the second electrode is smaller than a content of the glass frit per unit volume contained in the first electrode. 제1 항에 있어서,
상기 제1 전극에서 단위 부피당 상기 글래스 프릿의 함유량은 6wt% ~ 8wt% 사이이고,
상기 제2 전극에서 단위 부피당 상기 글래스 프릿의 함유량을 2.50wt% ~ 5wt% 사이인 태양 전지.The method according to claim 1,
The content of the glass frit per unit volume in the first electrode is between 6 wt% and 8 wt%
And the content of the glass frit per unit volume in the second electrode is between 2.50 wt% and 5 wt%. 제1 항에 있어서,
상기 제1 전극에 함유되는 단위 부피당 상기 금속 입자의 함유량은 상기 제2 전극에 함유되는 단위 부피당 상기 금속 입자의 함유량보다 큰 태양 전지.The method according to claim 1,
Wherein a content of the metal particles per unit volume contained in the first electrode is larger than a content of the metal particles per unit volume contained in the second electrode. 제3 항에 있어서,
상기 제1 전극에 함유되는 단위 부피당 상기 금속 입자의 함유량은 82wt% ~ 92wt% 사이이고,
상기 제2 전극에 함유되는 단위 부피당 상기 금속 입자의 함유량은 68wt% ~ 73wt% 사이인 태양 전지.The method of claim 3,
The content of the metal particles per unit volume contained in the first electrode is between 82 wt% and 92 wt%
And the content of the metal particles per unit volume contained in the second electrode is between 68 wt% and 73 wt%. 제1 항에 있어서,
상기 제1 도전형 영역의 전면에는 반사 방지막이 더 위치하고,
상기 반도체 기판의 후면과 상기 제2 도전형 영역 사이에 유전체 재질을 포함하는 제어 패시베이션막이 더 위치하고,
상기 제2 도전형 영역의 후면에는 상기 제어 패시베이션막보다 두꺼운 두께를 갖는 후면 패시베이션막이 더 위치하고,
상기 후면 패시베이션막의 두께는 상기 반사 방지막보다 얇은 태양 전지.The method according to claim 1,
An antireflection film is further disposed on a front surface of the first conductive type region,
Further comprising a control passivation film between the rear surface of the semiconductor substrate and the second conductive type region, the control passivation film including a dielectric material,
A rear passivation film having a thickness greater than that of the control passivation film is further disposed on the rear surface of the second conductive type region,
Wherein the thickness of the rear passivation film is thinner than the thickness of the antireflection film. 제5 항에 있어서,
상기 반사 방지막의 두께는 100nm ~ 140nm 사이이고,
상기 후면 패시베이션막의 두께는 상기 반사 방지막의 두께보다 얇은 범위에서 65nm ~ 105nm 사이인 태양 전지.6. The method of claim 5,
The thickness of the antireflection film is between 100 nm and 140 nm,
Wherein the thickness of the rear passivation film is between 65 nm and 105 nm in a range thinner than the thickness of the antireflection film. 제5 항에 있어서,
상기 제어 패시베이션막의 두께는 상기 후면 패시베이션막의 두께보다 얇고,
상기 제어 패시베이션막의 두께는 0.5nm ~ 10nm 사이인 태양 전지.6. The method of claim 5,
The thickness of the control passivation film is thinner than the thickness of the rear passivation film,
Wherein the thickness of the control passivation film is between 0.5 nm and 10 nm. 제1 항에 있어서,
상기 제2 도전형 영역의 두께는 상기 제1 도전형 영역의 두께보다 얇은 태양 전지.The method according to claim 1,
Wherein the thickness of the second conductive type region is thinner than the thickness of the first conductive type region. 제8 항에 있어서,
상기 제1 도전형 영역의 두께는 300nm ~ 700nm 사이이고,
상기 제2 도전형 영역의 두께는 상기 제1 도전형 영역의 두께보다 낮은 범위에서 290nm ~ 390nm 사이인 태양 전지.9. The method of claim 8,
The thickness of the first conductivity type region is between 300 nm and 700 nm,
Wherein the thickness of the second conductive type region is between 290 nm and 390 nm in a range lower than the thickness of the first conductive type region. 제1 항에 있어서,
상기 제2 전극에 포함되는 상기 글래스 프릿은 PbO 계열 또는 BiO 계열 중 적어도 어느 하나인 태양 전지.The method according to claim 1,
Wherein the glass frit contained in the second electrode is at least one of a PbO-based or BiO-based glass frit. 제10 항에 있어서,
상기 제2 전극에 포함되는 상기 글래스 프릿은 텔루륨 산화물(TeO)을 더 포함하는 태양 전지.11. The method of claim 10,
Wherein the glass frit included in the second electrode further comprises tellurium oxide (TeO). 제11 항에 있어서,
상기 텔루륨 산화물(TeO)이 함유된 글래스 프릿의 녹는점은 200℃ ~500℃ 사이인 태양 전지.12. The method of claim 11,
The melting point of the glass frit containing tellurium oxide (TeO) is between 200 ° C and 500 ° C. 제11 항에 있어서,
상기 제2 전극은
상기 제2 도전형 영역과 접하는 계면에 상기 텔루륨 산화물(TeO)이 함유된 글래스 프릿이 위치하는 제1 층과
상기 제1 층 위에 상기 금속 입자와 상기 텔루륨 산화물(TeO)이 함유되지 않은 글래스 프릿이 위치하는 제2 층을 구비하는 태양 전지.12. The method of claim 11,
The second electrode
A first layer where the glass frit containing the tellurium oxide (TeO) is located at an interface with the second conductivity type region;
And a second layer on which the metal particles and the glass frit containing no tellurium oxide (TeO) are located. 제13 항에 있어서,
상기 제1 층과 상기 제2 도전형 영역의 계면에는 상기 금속 입자와 상기 제2 도전형 영역의 실리콘이 결합된 결정체(crystallite)가 분포되는 태양 전지.14. The method of claim 13,
Wherein crystallites in which the metal particles and the silicon of the second conductivity type region are combined are distributed at an interface between the first layer and the second conductivity type region. 제1 항에 있어서,
상기 제1 전극에 포함되는 상기 글래스 프릿은 PbO 계열 또는 BiO 계열 중 적어도 어느 하나인 태양 전지.The method according to claim 1,
Wherein the glass frit included in the first electrode is at least one of a PbO-based or BiO-based glass frit. 제15 항에 있어서,
상기 제1 전극에 포함되는 상기 글래스 프릿은 텔루륨 산화물(TeO)을 더 포함하는 태양 전지.16. The method of claim 15,
Wherein the glass frit included in the first electrode further comprises tellurium oxide (TeO). 제1 항에 있어서,
상기 제1 전극에 포함되는 금속 입자는 원형 또는 타원형 형상을 가지는 제1 금속 입자와 장축을 가지며 표면이 울퉁불퉁한 판상 형상을 가지는 제2 금속 입자를 포함하고,
상기 제2 전극에 포함되는 금속 입자는 상기 제1 금속 입자를 포함하고, 상기 제2 금속 입자는 포함하지 않는 태양 전지.The method according to claim 1,
Wherein the metal particles included in the first electrode include first metal particles having a circular or elliptic shape and second metal particles having a long axis and having a planar shape having a rough surface,
Wherein the metal particles included in the second electrode include the first metal particles, and the second metal particles are not included. 제17 항에 있어서,
상기 제1 전극에 포함되는 상기 제2 금속 입자의 장축의 길이는 상기 제1, 2 전극 각각에 포함되는 상기 제1 금속 입자의 크기보다 큰 태양 전지.18. The method of claim 17,
Wherein a length of a major axis of the second metal particles included in the first electrode is larger than a size of the first metal particles included in each of the first and second electrodes. 반도체 기판;
상기 반도체 기판의 전면에 위치하고 제1 도전성 타입의 불순물 또는 제2 도전성 타입의 불순물 중 어느 하나의 불순물을 함유하는 제1 도전형 영역;
상기 반도체 기판의 후면 위에 위치하고, 유전체 재질을 포함하는 제어 패시베이션막;
상기 반도체 기판의 후면 표면 위에 위치하고, 상기 제1 도전형 영역에 함유된 불순물과 반대인 불순물을 함유하고, 다결정 실리콘 재질을 포함하는 제2 도전형 영역;
상기 반도체 기판의 전면에 위치하고, 상기 제1 도전형 영역과 연결되는 제1 전극; 및
상기 반도체 기판의 후면에 위치하고, 상기 제2 도전형 영역과 연결되는 제2 전극;을 포함하고,
상기 제1, 2 전극 각각은 금속 입자와 글래스 프릿을 포함하고,
상기 제1 전극의 글래스 프릿은 텔루륨 산화물(TeO)을 포함하는 태양 전지.A semiconductor substrate;
A first conductive type region located on the front surface of the semiconductor substrate and containing an impurity of any one of the first conductive type impurity and the second conductive type impurity;
A control passivation film located on the rear surface of the semiconductor substrate and including a dielectric material;
A second conductive type region located on the rear surface of the semiconductor substrate and containing an impurity opposite to the impurity contained in the first conductive type region and including a polycrystalline silicon material;
A first electrode located on a front surface of the semiconductor substrate and connected to the first conductive type region; And
And a second electrode located on a rear surface of the semiconductor substrate and connected to the second conductive type region,
Wherein each of the first and second electrodes includes metal particles and a glass frit,
Wherein the glass frit of the first electrode comprises tellurium oxide (TeO).
KR1020170160457A 2017-02-07 2017-11-28 Solar cell KR101980358B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP18154845.4A EP3358627A1 (en) 2017-02-07 2018-02-02 Solar cell
CN201810110898.6A CN108400173B (en) 2017-02-07 2018-02-05 Solar cell
CN202111338866.XA CN114093957A (en) 2017-02-07 2018-02-05 Solar cell
US15/889,950 US11211504B2 (en) 2017-02-07 2018-02-06 Solar cell
JP2018019357A JP2018129511A (en) 2017-02-07 2018-02-06 Solar battery
US17/529,805 US11581442B2 (en) 2017-02-07 2021-11-18 Solar cell

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020170016816 2017-02-07
KR20170016816 2017-02-07
KR20170044075 2017-04-05
KR1020170044075 2017-04-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190055209A Division KR102251537B1 (en) 2017-02-07 2019-05-10 Solar cell

Publications (2)

Publication Number Publication Date
KR20180091691A true KR20180091691A (en) 2018-08-16
KR101980358B1 KR101980358B1 (en) 2019-05-20

Family

ID=63443638

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170160457A KR101980358B1 (en) 2017-02-07 2017-11-28 Solar cell
KR1020190055209A KR102251537B1 (en) 2017-02-07 2019-05-10 Solar cell

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020190055209A KR102251537B1 (en) 2017-02-07 2019-05-10 Solar cell

Country Status (1)

Country Link
KR (2) KR101980358B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150045831A (en) * 2013-10-21 2015-04-29 삼성에스디아이 주식회사 Composition for forming solar cell electrode, electrode prepared using the same, and solar cell having the electrode
KR20160029501A (en) * 2014-09-05 2016-03-15 엘지전자 주식회사 Solar cell
JP2016103642A (en) * 2014-11-28 2016-06-02 エルジー エレクトロニクス インコーポレイティド Solar battery and method for manufacturing the same
KR20160064702A (en) * 2014-11-28 2016-06-08 엘지전자 주식회사 Solar cell

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150045831A (en) * 2013-10-21 2015-04-29 삼성에스디아이 주식회사 Composition for forming solar cell electrode, electrode prepared using the same, and solar cell having the electrode
KR20160029501A (en) * 2014-09-05 2016-03-15 엘지전자 주식회사 Solar cell
JP2016103642A (en) * 2014-11-28 2016-06-02 エルジー エレクトロニクス インコーポレイティド Solar battery and method for manufacturing the same
KR20160064702A (en) * 2014-11-28 2016-06-08 엘지전자 주식회사 Solar cell

Also Published As

Publication number Publication date
KR102251537B1 (en) 2021-05-13
KR20190053826A (en) 2019-05-20
KR101980358B1 (en) 2019-05-20

Similar Documents

Publication Publication Date Title
US8012531B2 (en) Solar cell and method for manufacturing the same, and method for forming impurity region
US10658529B2 (en) Solar cell and manufacturing method thereof
JP2013526053A (en) Solar cell and manufacturing method thereof
KR101738000B1 (en) Solar cell and method for manufacturing the same
KR101768907B1 (en) Method of fabricating Solar Cell
US20160197204A1 (en) Solar cell and method for manufacturing the same
KR100990864B1 (en) Solar cell and method for manufacturing the same
US20120048365A1 (en) Solar cell and manufacturing method thereof
US11581442B2 (en) Solar cell
KR102218417B1 (en) Silicon solar cell including a carrier seletive thin layer and method of manufacturing the same
KR101045859B1 (en) Solar cell and manufacturing method thereof
KR102336219B1 (en) Solar cell and method for manufacturing the same
KR101980358B1 (en) Solar cell
KR102075937B1 (en) High efficiency PERC solar cell
KR20190041989A (en) Solar cell manufacturing method and solar cell
KR20190115648A (en) Solar cell and solar cell manufacturing method
KR102218629B1 (en) Silicon solar cell including a carrier seletive thin layer
KR101976753B1 (en) Solar cell manufacturing method and solar cell
KR101839564B1 (en) Method for manufacturing solar cell
KR20170090781A (en) Solar cell and manufacturing method thereof
KR102219795B1 (en) Solar cell
KR20120019936A (en) Method for manufacturing solar cell
KR20120031693A (en) Solar cell and method for manufacturing the same
KR20120026777A (en) Solar cell and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant