KR20160029501A - Solar cell - Google Patents

Solar cell Download PDF

Info

Publication number
KR20160029501A
KR20160029501A KR1020140119128A KR20140119128A KR20160029501A KR 20160029501 A KR20160029501 A KR 20160029501A KR 1020140119128 A KR1020140119128 A KR 1020140119128A KR 20140119128 A KR20140119128 A KR 20140119128A KR 20160029501 A KR20160029501 A KR 20160029501A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
electrode
diffusion barrier
tunnel layer
rear surface
Prior art date
Application number
KR1020140119128A
Other languages
Korean (ko)
Other versions
KR101630526B1 (en
Inventor
장원재
하정민
김성진
최형욱
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020140119128A priority Critical patent/KR101630526B1/en
Publication of KR20160029501A publication Critical patent/KR20160029501A/en
Application granted granted Critical
Publication of KR101630526B1 publication Critical patent/KR101630526B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

The present invention relates to a solar cell. According to an embodiment of the present invention, the solar cell comprises: a semiconductor substrate containing an impurity of a first conductive type; an emitter part located on a front surface of the semiconductor substrate and containing an impurity of a second conductive type opposite to the first conductive type; a tunnel layer located on a rear surface of the semiconductor substrate and including a dielectric material; a rear electric field part located on the rear surface of the semiconductor substrate and including a polycrystalline silicon material in which the impurity of the first conductive type is doped with a higher concentration than the semiconductor substrate; a first electrode connected to the emitter part; and a second electrode connected to the rear electric field part. A diffusion-resistant partition wall of a thickness thicker than a thickness of the tunnel layer is included between the second electrode and the semiconductor substrate.

Description

태양 전지{SOLAR CELL}Solar cell {SOLAR CELL}

본 발명은 태양 전지에 관한 것이다.The present invention relates to a solar cell.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양 에너지로부터 전기 에너지를 생산하는 전지로서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 주목 받고 있다. With the recent depletion of existing energy resources such as oil and coal, interest in alternative energy to replace them is increasing. Among them, solar cells produce electric energy from solar energy, and they are attracting attention because they have abundant energy resources and there is no problem about environmental pollution.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 에미터부(emitter layer), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.Typical solar cells have a substrate made of different conductivity type semiconductors, such as p-type and n-type, an emitter layer, and electrodes connected to the substrate and the emitter, respectively. At this time, a p-n junction is formed at the interface between the substrate and the emitter.

이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공쌍이 생성되고, 생성된 전자-정공쌍은 전자와 정공으로 각각 분리되어 전자와 정공은 n형의 반도체와 p형 반도체쪽으로, 예를 들어 에미터부와 기판쪽으로 이동하고, 기판과 에미터부와 전기적으로 연결된 전극에 의해 수집되며, 이 전극들을 전선으로 연결하여 전력을 얻는다.When light is incident on such a solar cell, a plurality of electron-hole pairs are generated in the semiconductor, and the generated electron-hole pairs are separated into electrons and holes, so that electrons and holes are directed toward the n-type semiconductor and the p- And is collected by an electrode electrically connected to the substrate and the emitter portion, and these electrodes are connected to each other by electric wires to obtain electric power.

본 발명은 효율이 향상된 태양 전지를 제공하는데 그 목적이 있다. An object of the present invention is to provide a solar cell with improved efficiency.

본 발명의 일례에 따른 태양 전지는 제1 도전성 타입의 불순물을 함유하는 반도체 기판; 반도체 기판의 전면에 위치하고 제1 도전성 타입과 반대인 제 2 도전성 타입의 불순물을 함유하는 에미터부; 반도체 기판의 후면 위에 위치하고, 유전체 재질을 포함하는 터널층; 반도체 기판의 후면 표면 위에 위치하고, 제1 도전성 타입의 불순물이 반도체 기판보다 고농도로 도핑된 다결정 실리콘 재질을 포함하는 후면 전계부; 에미터부와 연결되는 제1 전극; 및 후면 전계부와 연결되는 제2 전극;을 포함하고, 제2 전극과 반도체 기판 사이에는 터널층보다 두께가 두꺼운 확산 방지 격벽;을 더 포함한다.A solar cell according to an example of the present invention includes: a semiconductor substrate containing an impurity of a first conductivity type; An emitter section located on the front surface of the semiconductor substrate and containing an impurity of a second conductivity type opposite to the first conductivity type; A tunnel layer located on a rear surface of the semiconductor substrate and including a dielectric material; A back electroluminescent element located on a rear surface of the semiconductor substrate and including a polycrystalline silicon material doped with impurities of the first conductivity type at a higher concentration than the semiconductor substrate; A first electrode connected to the emitter portion; And a second electrode connected to the back electroluminescent layer, wherein the diffusion barrier is thicker than the tunnel layer between the second electrode and the semiconductor substrate.

여기서, 확산 방지 격벽의 두께는 후면 전계부의 두께의 1/10 ~ 2/3 사이일 수 있다.Here, the thickness of the diffusion barrier rib may be between 1/10 and 2/3 of the thickness of the rear surface electric field portion.

여기서, 일례로, 후면 전계부의 두께는 50nm ~ 500nm 사이일 수 있으며, 터널층의 두께는 1nm ~ 1.5nm 사이일 수 있다.Here, for example, the thickness of the rear electric field portion may be between 50 nm and 500 nm, and the thickness of the tunnel layer may be between 1 nm and 1.5 nm.

이와 같은 확산 방지 격벽은 반도체 기판의 후면 영역 중에서 제2 전극과 중첩되는 영역 위에 형성되고, 터널층은 반도체 기판의 후면 영역 중에서 제2 전극과 중첩되지 않는 영역 위에 형성될 수 있다.The diffusion barrier may be formed on a region of the back surface region of the semiconductor substrate that overlaps with the second electrode, and the tunnel layer may be formed on a region of the back surface region of the semiconductor substrate that is not overlapped with the second electrode.

그러나, 이와 다르게, 터널층은 반도체 기판의 후면 전체 영역에 형성되고, 확산 방지 격벽은 터널층의 후면 위에 형성되는 것도 가능하다.Alternatively, however, it is also possible that the tunnel layer is formed in the entire rear region of the semiconductor substrate, and the diffusion barrier is formed on the rear surface of the tunnel layer.

여기서, 터널층은 SiOx 또는 SiCx 재질을 포함하여 형성될 수 있고, 확산 방지 격벽은 절연 재질 또는 유전체 재질을 포함할 수 있다.Here, the tunnel layer may be formed of SiOx or SiCx material, and the diffusion barrier may include an insulating material or a dielectric material.

일례로, 확산 방지 격벽은 a-Si, SiCx, SiOx, SiNx, SiOxNy 또는 AlOx 중 적어도 하나를 포함할 수 있다.In one example, the diffusion barrier may include at least one of a-Si, SiCx, SiOx, SiNx, SiOxNy, or AlOx.

아울러, 확산 방지 격벽과 터널층의 재질은 서로 동일할 수도 있다.In addition, the materials of the diffusion barrier and the tunnel layer may be the same.

또한, 확산 방지 격벽의 폭은 제2 전극의 폭과 동일하거나 더 넓게 형성될 수 있다.The width of the diffusion barrier may be equal to or wider than the width of the second electrode.

보다 구체적으로, 제2 전극은 반도체 기판의 평면 상에 제1 방향으로 위치하는 제2 핑거 전극과 제1 방향과 교차하는 제2 방향으로 위치하는 제2 버스바를 포함하는 경우, 확산 방지 격벽은 반도체 기판의 후면 중에서 반도체 기판과 제2 핑거 전극 사이에 위치하는 핑거 부분 격벽;과 반도체 기판과 제2 버스바 사이에 위치하는 버스바 부분 격벽;을 포함할 수 있고, 여기서, 핑거 부분 격벽의 폭은 제2 핑거 전극의 폭과 동일하거나 더 넓고, 버스바 부분 격벽의 폭은 제2 버스바의 폭과 동일하거나 더 넓을 수 있다.More specifically, when the second electrode includes the second finger electrode positioned in the first direction on the plane of the semiconductor substrate and the second bus bar positioned in the second direction intersecting the first direction, A finger portion partition wall positioned between the semiconductor substrate and the second finger electrode in a rear surface of the substrate and a bus bar partial barrier located between the semiconductor substrate and the second bus bar, The width of the bus bar partial barrier may be equal to or wider than the width of the second bus bar.

본 발명에 따른 태양 전지는 후면 전계부를 반도체 기판의 후면 위에 형성시키고, 후면 전계부와 반도체 기판 사이에 터널층을 형성시켜, 태양 전지의 개방 전압 및 필 팩터를 향상시킬 수 있다.The solar cell according to the present invention can improve the open-circuit voltage and the fill factor of the solar cell by forming the rear surface electric field portion on the rear surface of the semiconductor substrate and forming the tunnel layer between the rear electric field portion and the semiconductor substrate.

또한, 본 발명에 따른 태양 전지는, 제2 전극과 반도체 기판 사이에 확산 방지 격벽을 형성시켜, 제조 공정시 제2 전극을 형성하기 위한 금속 패이스트가 반도체 기판 방향으로 확산되는 것을 방지할 수 있다.In addition, the solar cell according to the present invention can prevent the metal paste for forming the second electrode from diffusing toward the semiconductor substrate during the manufacturing process by forming the diffusion barrier between the second electrode and the semiconductor substrate .

도 1은 본 발명의 제1 실시예에 따른 태양 전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 Ⅱ-Ⅱ선을 따라 잘라 도시한 단면도이다.
도 3은 도 1 및 도 2와 다른 본 발명의 제2 실시예에 따른 태양 전지의 단면도이다.
도 4는 도 1 내지 도 3에 도시된 확산 방지 격벽(180)의 기능에 대해 설명하기 위한 도이다.
도 5는 도 1 및 도 2에 도시된 태양 전지를 제조하는 방법의 일례를 설명하기 위한 플로우 차트이다.1 is a partial perspective view of a solar cell according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view of the solar cell shown in FIG. 1 cut along the line II-II.
FIG. 3 is a cross-sectional view of a solar cell according to a second embodiment of the present invention, which is different from FIG. 1 and FIG.
FIG. 4 is a view for explaining the function of the diffusion barrier ribs 180 shown in FIG. 1 to FIG.
Fig. 5 is a flowchart for explaining an example of a method of manufacturing the solar cell shown in Figs. 1 and 2. Fig.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. Also, when a part is formed as "whole" on the other part, it means not only that it is formed on the entire surface (or the front surface) of the other part but also not on the edge part.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 설명한다.Hereinafter, a solar cell according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 제1 실시예에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 Ⅱ-Ⅱ선을 따라 잘라 도시한 단면도이다. 아울러, 도 3은 도 1 및 도 2와 다른 본 발명의 제2 실시예에 따른 태양 전지의 단면도이다.FIG. 1 is a partial perspective view of a solar cell according to a first embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along a line II-II of the solar cell shown in FIG. FIG. 3 is a cross-sectional view of a solar cell according to a second embodiment of the present invention, which is different from FIG. 1 and FIG.

도 1에 도시된 바와 같이, 본 발명에 따른 태양 전지의 일례는 반도체 기판(110), 에미터부(120), 반사 방지막(130), 터널층(160), 확산 방지 격벽(180), 후면 전계부(170), 후면 보호막(190), 제1 전극(140) 및 제2 전극(150)을 포함한다.1, an example of a solar cell according to the present invention includes a semiconductor substrate 110, an emitter section 120, an antireflection film 130, a tunnel layer 160, a diffusion barrier rib 180, A counter electrode 170, a rear protective layer 190, a first electrode 140, and a second electrode 150.

도 1에서는 본 발명에 따른 태양 전지가 반사 방지막(130)을 포함하는 것을 일례로 도시하고 있으나, 본 발명은 이와 다르게 반사 방지막(130)이 생략되는 것도 가능하다. 그러나, 태양 전지의 효율을 고려했을 때, 반사 방지막(130)이 포함되는 것이 더 나은 효율이 발생하므로, 반사 방지막(130)이 포함되는 것을 일례로 설명한다.Although the solar cell according to the present invention includes the antireflection film 130 in FIG. 1, the antireflection film 130 may be omitted in the present invention. However, in consideration of the efficiency of the solar cell, since it is more efficient to include the antireflection film 130, it will be explained that the antireflection film 130 is included as an example.

반도체 기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입의 불순물을 함유하는 실리콘으로 이루어진 반도체 반도체 기판(110)이다. 일례로, 반도체 기판(110)은 단결정 실리콘 또는 다결정 실리콘으로 이루어진 반도체 웨이퍼가 사용될 수 있다. 반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유한다. 하지만, 이와는 달리, 반도체 기판(110)은 n형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 반도체 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다. 이하에서는 반도체 기판(110)이 n형의 도전성 타입을 가지는 경우를 일례로 설명한다.The semiconductor substrate 110 is a semiconductor semiconductor substrate 110 made of silicon containing an impurity of a first conductivity type, for example, a p-type conductivity type. As an example, the semiconductor substrate 110 may be a semiconductor wafer made of monocrystalline silicon or polycrystalline silicon. When the semiconductor substrate 110 has a p-type conductivity type, it contains an impurity of a trivalent element such as boron (B), gallium, indium, or the like. Alternatively, however, the semiconductor substrate 110 may be of the n-type conductivity type and may be made of a semiconductor material other than silicon. When the semiconductor substrate 110 has an n-type conductivity type, the semiconductor substrate 110 may contain impurities of pentavalent elements such as phosphorus (P), arsenic (As), antimony (Sb) Hereinafter, a case where the semiconductor substrate 110 has an n-type conductivity type will be described as an example.

도 1 및 도 2에 도시된 바와 같이, 반도체 기판(110)의 표면은 텍스처링(texturing)처리되어 있는 요철면인 텍스처링 표면(texturing surface)을 가질 수 있다. As shown in FIGS. 1 and 2, the surface of the semiconductor substrate 110 may have a texturing surface, which is a textured surface.

에미터부(120)는 빛이 입사되는 반도체 기판(110)의 전면에 위치하며, 반도체 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입의 불순물을 함유하여 반도체 반도체 기판(110)과 p-n 접합을 이룬다. The emitter section 120 is disposed on the front surface of the semiconductor substrate 110 on which light is incident and includes a second conductive type opposite to the conductive type of the semiconductor substrate 110, for example, an n-type conductive type impurity So as to form a pn junction with the semiconductor semiconductor substrate 110.

이와 같은 p-n 접합에 의해 외부로부터 반도체 기판(110)에 빛이 입사되어 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 반도체 기판(110)이 p형이고 에미터부(120)가 n형일 경우, 분리된 정공은 반도체 기판(110)쪽으로 이동하고 분리된 전자는 에미터부(120)쪽으로 이동할 수 있다. The electron-hole pairs generated as light is generated by light incident on the semiconductor substrate 110 from the outside by the p-n junction are separated into electrons and holes, so that the electrons move toward the n-type and the holes move toward the p-type. Therefore, when the semiconductor substrate 110 is p-type and the emitter section 120 is n-type, the separated holes move toward the semiconductor substrate 110 and the separated electrons can move toward the emitter section 120.

그러나, 이와 달리, 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(120)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 반도체 기판(110)쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동할 수 있다.Alternatively, when the semiconductor substrate 110 has an n-type conductivity type, the emitter portion 120 has a p-type conductivity type. In this case, the separated electrons may move toward the semiconductor substrate 110 and the separated holes may move toward the emitter section 120.

에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 반도체 기판(110)에 도핑하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 반도체 기판(110)에 도핑하여 형성될 수 있다.When the emitter section 120 has an n-type conductivity type, the emitter section 120 dopes impurities of pentavalent elements such as phosphorus (P), arsenic (As), antimony (Sb) Or may be formed by doping an impurity of a trivalent element such as boron (B), gallium, indium or the like into the semiconductor substrate 110 when the p-type conductive type is employed.

반사 방지막(130)은 에미터부(120) 위에 위치하며, 알루미늄 산화막(AlOx), 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 및 실리콘 산화질화막(SiOxNy) 중 적어도 하나로 형성될 수 있고, 단일막으로도 형성이 가능하나, 도 1 및 도 2에 도시된 바와 같이, 복수의 막으로도 형성될 수 있다. The antireflection film 130 may be formed on at least one of an aluminum oxide film (AlOx), a silicon nitride film (SiNx), a silicon oxide film (SiOx), and a silicon oxynitride film (SiOxNy) But it is also possible to form a plurality of films as shown in Figs.

도 1 및 도 2에서는 반사 방지막(130)이 두 개의 막으로 형성된 경우를 일례로 도시하였으며, 이와 같은 경우, 반사 방지막(130)은 에미터부(120)에 바로 접하여 형성된 제1 반사 방지막(130a)과 제1 반사 방지막(130a) 위에 접하여 형성된 제2 반사 방지막(130b)을 포함할 수 있다.1 and 2 illustrate a case where the antireflection film 130 is formed of two films. In this case, the antireflection film 130 includes a first antireflection film 130a formed directly in contact with the emitter layer 120, And a second antireflection film 130b formed on and in contact with the first antireflection film 130a.

여기서, 제1 반사 방지막(130a)은 알루미늄 산화막(AlOx)으로 형성될 수 있으며, 이와 같은 제1 반사 방지막(130a)은 반사 방지 기능뿐만 아니라 패시베이션 기능도 함께 수행할 수 있다.Here, the first antireflection film 130a may be formed of an aluminum oxide (AlOx) film. The first antireflection film 130a may perform a passivation function as well as an antireflection function.

아울러, 제2 반사 방지막(130b)은 실리콘 질화막(SiNx)으로 형성될 수 있다. 그러나, 이와 다르게, 실리콘 산화막(SiOx) 또는 실리콘 산화질화막(SiOxNy)으로도 형성될 수 있다.In addition, the second antireflection film 130b may be formed of a silicon nitride film (SiNx). Alternatively, however, it may also be formed of a silicon oxide film (SiOx) or a silicon oxynitride film (SiOxNy).

이와 같은 반사 방지막(130)은 태양 전지로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지의 효율을 높인다. The antireflection film 130 reduces the reflectivity of light incident on the solar cell and increases the selectivity of a specific wavelength region, thereby enhancing the efficiency of the solar cell.

제1 전극(140)은 에미터부(120) 위에 직접 접하여 배치되며, 에미터부(120)와 전기적으로 연결되어 있다. 이와 같은 제1 전극(140)은 도 1에 도시된 바와 같이, 복수의 제1 핑거 전극(141) 및 복수의 제1 버스바(143)를 포함할 수 있다.The first electrode 140 is disposed in direct contact with the emitter section 120 and is electrically connected to the emitter section 120. The first electrode 140 may include a plurality of first finger electrodes 141 and a plurality of first bus bars 143, as shown in FIG.

여기서, 복수의 제1 핑거 전극(141)은 에미터부(120) 위에 위치하여 에미터부(120)와 전기적으로 연결되어 있고, 서로 이격하여 제1 방향(x)으로 뻗어있을 수 있다. The plurality of first finger electrodes 141 may be located on the emitter section 120 and electrically connected to the emitter section 120 and may extend in a first direction x away from each other.

이와 같은 복수의 제1 핑거 전극(141)은 도 1 및 도 2에 도시된 바와 같이, 반도체 기판(110)이 n 타입인 경우, p 타입의 에미터부(120)쪽으로 이동한 전하, 예를 들면, 정공을 수집할 수 있다.As shown in FIGS. 1 and 2, when the semiconductor substrate 110 is n-type, the plurality of first finger electrodes 141 are electrically connected to the p-type emitter section 120, for example, , Holes can be collected.

그리고, 복수의 제1 버스바(143)는 에미터부(120) 위에서 복수의 제1 핑거 전극(141)과 동일 층에 위치하고, 복수의 제1 핑거 전극(141)을 서로 전기적으로 연결시키며, 복수의 제1 핑거 전극(141)과 교차하는 제2 방향(y)으로 뻗어있을 수 있다. The plurality of first bus bars 143 are located on the same layer as the plurality of first finger electrodes 141 on the emitter section 120 and electrically connect the plurality of first finger electrodes 141 to each other, May extend in a second direction (y) intersecting the first finger electrode (141)

이와 같은 복수의 제1 버스바(143)는 태양 전지를 서로 연결시키는 인터커넥터(미도시)와 연결되며, 복수의 제1 핑거 전극(141)에 의해 수집되어 이동하는 전하를 수집하여 외부 장치로 출력한다.The plurality of first bus bars 143 are connected to an interconnecting connector (not shown) for connecting the solar cells to each other. The plurality of first bus bars 143 collect the electric charges collected by the plurality of first finger electrodes 141, Output.

복수의 제1 핑거 전극(141)과 제1 버스바(143)는 적어도 하나의 도전성 물질로 이루어져 있고, 이들 도전성 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다.The plurality of first finger electrodes 141 and the first bus bar 143 are made of at least one conductive material. Examples of the conductive materials include nickel (Ni), copper (Cu), silver (Ag), aluminum And may be at least one selected from the group consisting of Al, Sn, Zn, In, Ti, Au, and combinations thereof. .

터널층(160)은 반도체 기판(110)의 후면 위에 배치되며, 유전체 재질을 포함할 수 있다. The tunnel layer 160 is disposed on the rear surface of the semiconductor substrate 110 and may include a dielectric material.

일례로, 터널층(160)은 도 1 및 도 2에 도시된 바와 같이, 반도체 기판(110)의 후면 영역 중에서 확산 방지 격벽(180)과 중첩되는 영역을 제외한 영역에 형성될 수 있다. For example, the tunnel layer 160 may be formed in a region of the back surface region of the semiconductor substrate 110 except the region overlapping the diffusion barrier ribs 180, as shown in FIGS.

따라서, 터널층(160)은 반도체 기판(110)의 후면 영역 중에서 확산 방지 격벽(180) 사이에 형성될 수 있으며, 반도체 기판(110)의 후면에서 확산 방지 격벽(180)과 터널층(160)은 서로 중첩되지 않을 수 있다.Accordingly, the tunnel layer 160 can be formed between the diffusion barrier ribs 180 in the rear surface region of the semiconductor substrate 110, and the diffusion barrier ribs 180 and the tunnel layer 160 can be formed on the rear surface of the semiconductor substrate 110, May not overlap each other.

이와 같은 터널층(160)은 반도체 기판(110)에서 생성된 캐리어를 후면 전계부(170) 방향으로 통과시키며, 반도체 기판(110)의 후면에 대한 패시베이션 기능을 수행할 수 있다. 아울러, 이와 같은 터널층(160)은 태양 전지의 개방 전압(Voc)를 상승시키는 역할을 할 수 있다.The tunnel layer 160 passes carriers generated in the semiconductor substrate 110 in the direction of the rear electric section 170 and may perform a passivation function with respect to the rear surface of the semiconductor substrate 110. In addition, the tunnel layer 160 may serve to increase the open-circuit voltage Voc of the solar cell.

이와 같은, 터널층(160)은 600℃ 이상의 고온 공정에도 내구성이 강한 SiCx 또는 SiOx로 형성되는 유전체 재질로 형성될 수 있다. 그러나 이 외에도 silicon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), silicon oxynitride (SiON) 또는 hydrogenerated SiON로 형성되는 것도 가능하다.The tunnel layer 160 may be formed of a dielectric material formed of SiCx or SiOx having high durability even at a high temperature process of 600 ° C or more. However, it is also possible to form silicon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), silicon oxynitride (SiON), or hydrogenerated SiON.

또한, 터널층(160)의 두께(T160)(T120)는 1nm ~ 1.5nm 사이로 형성될 수 있다. 이와 같은 터널층(160)은 Oxidation 공정이나 LPCVP 공정 또는 PECVD 증착 공정에 의해 형성될 수 있다.In addition, the thickness T160 (T120) of the tunnel layer 160 may be between 1 nm and 1.5 nm. The tunnel layer 160 may be formed by an oxidation process, an LPCVP process, or a PECVD deposition process.

여기서, 터널층(160)의 두께(T160)를 1nm ~ 1.5nm로 한정하는 것은 터널링 효과를 구현하기 위함이고, 이와 같은 한정 범위를 0.5nm 범위 이내로 조금 넘어서는 경우도 가능하나, 터널링의 효과가 현저히 감소할 수 있다. 아울러, 이와 같은 터널층(160)은 반도체 기판(110)의 후면 표면에 대한 패시베이션 기능도 일부 수행할 수 있다.In order to realize the tunneling effect, it is possible to limit the thickness (T160) of the tunnel layer 160 to 1 nm to 1.5 nm, and the limited range may be slightly more than 0.5 nm, but the effect of tunneling . In addition, the tunnel layer 160 may partially perform a passivation function with respect to the rear surface of the semiconductor substrate 110.

다음, 후면 전계부(170)는 반도체 기판(110)의 후면 표면 위에 위치하고, 제1 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 함유되며, 다결정 실리콘 재질을 포함할 수 있다. Next, the rear electric field portion 170 is located on the rear surface of the semiconductor substrate 110, impurities of the first conductive type are contained at a higher concentration than the semiconductor substrate 110, and may include a polycrystalline silicon material.

즉, 이와 같은 후면 전계부(170)는 도 1 및 도 2에 도시된 바와 같이, 반도체 기판(110)의 후면 중 터널층(160) 및 확산 방지 격벽(180)의 후면 위에 형성되어, 반도체 기판(110)과 이격되어 형성될 수 있다.1 and 2, the rear electric field portion 170 is formed on the rear surface of the tunnel barrier layer 160 and the diffusion barrier ribs 180 on the rear surface of the semiconductor substrate 110, (Not shown).

후면 전계부(170)가 반도체 기판(110) 내에 형성되지 않고, 도 1 및 도 2에 도시된 바와 같이, 후면 전계부(170)가 반도체 기판(110)의 후면 위에 형성되되, 반도체 기판(110)과 직접 접촉하지 않고 이격되어, 터널층(160)의 후면 위에 형성된 경우, 태양 전지의 개방 전압(Voc)을 더욱 향상시킬 수 있다.1 and 2, the rear electric section 170 is formed on the rear surface of the semiconductor substrate 110, and the rear electric section 170 is formed on the semiconductor substrate 110 The open-circuit voltage (Voc) of the solar cell can be further improved if it is formed on the rear surface of the tunnel layer 160. [

아울러, 반도체 기판(110) 내에 후면 전계부(170)를 형성하지 않고 반도체 기판(110)의 외부에 후면 전계부(170)를 형성하므로, 제조 공정상 후면 전계부(170)를 형성하는 과정에서, 반도체 기판(110)에 대한 열처리를 최소화할 수 있어, 반도체 기판(110)의 특성이 저하되는 것을 방지할 수 있다. 따라서, 도 1 및 도 2에 도시된 바와 같은 태양 전지는 효율을 더 향상시킬 수 있다.In addition, since the rear electric part 170 is formed outside the semiconductor substrate 110 without forming the rear electric part 170 in the semiconductor substrate 110, in the process of forming the rear electric part 170 in the manufacturing process, , The heat treatment for the semiconductor substrate 110 can be minimized, and the characteristics of the semiconductor substrate 110 can be prevented from deteriorating. Therefore, the solar cell as shown in Figs. 1 and 2 can further improve the efficiency.

이와 같은, 후면 전계부(170)의 두께(T170)는 50nm ~ 500nm 사이로 형성될 수 있다.The thickness T170 of the rear electric section 170 may be between 50 nm and 500 nm.

제2 전극(150)은 후면 전계부(170) 위에 직접 접하여 배치되며, 후면 전계부(170)와 전기적으로 연결되어 있다. 이와 같은 제2 전극(150)은 도 1 및 도 2에 도시된 바와 같이, 복수의 제2 핑거 전극(151) 및 복수의 제2 버스바(153)를 포함할 수 있다.The second electrode 150 is disposed in direct contact with the rear electric section 170 and is electrically connected to the rear electric section 170. The second electrode 150 may include a plurality of second finger electrodes 151 and a plurality of second bus bars 153, as shown in FIGS.

여기서, 복수의 제2 핑거 전극(151)은 후면 전계부(170)의 후면 위에 서로 이격하여 제1 방향(x)으로 뻗어있을 수 있으며, 후면 전계부(170) 쪽으로 이동한 전하, 예를 들면, 정공을 수집할 수 있다.Here, the plurality of second finger electrodes 151 may extend in a first direction (x) away from each other on the rear surface of the rear electric part 170, and may be electrically connected to the rear electric part 170, , Holes can be collected.

그리고, 복수의 제2 버스바(153)는 후면 전계부(170) 위에서 복수의 제2 핑거 전극(151)과 동일 층에 위치하고, 복수의 제2 핑거 전극(151)을 서로 전기적으로 연결시키며, 복수의 제2 핑거 전극(151)과 교차하는 제2 방향(y)으로 뻗어 있을 수 있다. The plurality of second bus bars 153 are located on the same layer as the plurality of second finger electrodes 151 on the rear electric unit 170 and electrically connect the plurality of second finger electrodes 151 to each other, May extend in a second direction (y) intersecting the plurality of second finger electrodes (151).

이와 같은 복수의 제2 버스바(153)는 태양 전지를 서로 연결시키는 인터커넥터(미도시)와 연결되며, 제2 핑거 전극(151)에 의해 수집되어 이동하는 전하를 수집하여 외부 장치로 출력한다.The plurality of second bus bars 153 are connected to an interconnecting connector (not shown) for connecting the solar cells to each other. The second bus bars 153 collect the charges collected by the second finger electrodes 151 and output the collected charges to an external device .

여기서, 제2 버스바(153)의 길이 방향은 제1 버스바(143)의 길이 방향과 동일하고, 제2 핑거 전극(151)의 길이 방향도 제1 핑거 전극(141)의 길이 방향과 동일할 수 있으며, 제2 전극(150)의 재질은 제1 전극(140)의 재질과 동일할 수 있다.Here, the longitudinal direction of the second bus bar 153 is the same as the longitudinal direction of the first bus bar 143, and the longitudinal direction of the second finger electrode 151 is the same as the longitudinal direction of the first finger electrode 141 And the material of the second electrode 150 may be the same as that of the first electrode 140.

이와 같은 제2 전극(150)은 후면 전계부(170) 위에 후술할 후면 보호막(190)이 형성된 상태에서 후면 보호막(190)의 위에 제2 전극(150)을 형성하기 위한 금속 패이스트를 패터닝하여 형성한 상태에서 열처리 공정을 통하여 금속 패이스트가 후면 보호막(190)을 뚫고 후면 전계부(170)에 접속됨으로써 형성될 수 있다.The second electrode 150 may be formed by patterning a metal paste for forming the second electrode 150 on the rear passivation layer 190 in a state where a rear passivation layer 190 to be described later is formed on the rear electric field portion 170 The metal paste may be formed through a heat treatment process in a state where the metal paste is penetrated through the rear protective layer 190 and connected to the rear electric part 170.

다음, 후면 보호막(190)은 도 1 및 도 2에 도시된 바와 같이, 후면 전계부(170)의 후면 중에서 제2 전극(150)이 형성된 영역을 제외한 전체 영역 위에 위치할 수 있다. 1 and 2, the rear protective layer 190 may be located on the entire surface of the back surface of the rear electric part 170 except the area where the second electrode 150 is formed.

이와 같은 후면 보호막(190)은 유전체 재질로 형성될 수 있으며, 단층 또는 다수의 층으로 형성될 수 있고, 후면 전계부(170)의 극성을 고려하여 특정 고정 전하를 가질 수 있다.The rear passivation layer 190 may be formed of a dielectric material and may be formed of a single layer or a plurality of layers and may have a specific fixed charge in consideration of the polarity of the rear electric section 170.

이와 같은 후면 보호막(190)의 재질은 SiCx, SiOx, silicon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), silicon oxynitride (SiON) 또는 hydrogenerated SiON 중 적어도 하나로 형성될 수 있다.The material of the rear passivation layer 190 may be at least one of SiCx, SiOx, silicon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), silicon oxynitride (SiON), or hydrogenated SiON.

이와 같은 후면 보호막(190)의 두께는 일례로, 10nm ~ 100nm 사이로 형성할 수 있다.The thickness of the rear protective layer 190 may be, for example, between 10 nm and 100 nm.

이와 같은 후면 보호막(190)은 후면 전계부(170)의 후면 표면을 패시베이션하는 기능을 수행할 수 있다.The rear protective layer 190 may function to passivate the rear surface of the rear electric part 170.

도 1 및 도 2에서, 이와 같은 구조를 갖는 본 실시예에 따른 태양 전지의 동작은 다음과 같다.In FIGS. 1 and 2, the operation of the solar cell according to this embodiment having such a structure is as follows.

태양 전지로 빛이 조사되어 반사 방지막(130)과 에미터부(120)를 통해 반도체의 반도체 기판(110)으로 입사되면 빛 에너지에 의해 반도체의 반도체 기판(110)에서 전자-정공 쌍이 발생한다. 이때, 반사 방지막(130)에 의해 반도체 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 반도체 기판(110)으로 입사되는 빛의 양이 증가한다. When light is irradiated by the solar cell and is incident on the semiconductor substrate 110 through the antireflection film 130 and the emitter section 120, electron-hole pairs are generated in the semiconductor substrate 110 by the light energy. At this time, the reflection loss of light incident on the semiconductor substrate 110 is reduced by the anti-reflection film 130, and the amount of light incident on the semiconductor substrate 110 is increased.

이들 전자-정공 쌍은 반도체 기판(110)과 에미터부(120)의 p-n접합에 의해 서로 분리되어 정공과 전자는, 예를 들어, p형의 도전성 타입을 갖는 에미터부(120)와 n형의 도전성 타입을 갖는 반도체 기판(110)쪽으로 각각 이동한다. 이처럼, 에미터부(120)쪽으로 이동한 정공은 제1 핑거 전극(141)에 의해 수집되어 제1 버스바(143)로 전달되고, 반도체 기판(110)의 후면 쪽에 위치한 후면 전계부(170)로 이동한 전자는 제2 핑거 전극(151)에 의해 수집되어 제2 버스바(153)로 전달될 수 있다.These electron-hole pairs are separated from each other by the pn junction of the semiconductor substrate 110 and the emitter section 120, and the holes and electrons are separated from each other by, for example, an emitter section 120 having a p- To the semiconductor substrate 110 having the conductive type. The holes transferred to the emitter section 120 are collected by the first finger electrodes 141 and transferred to the first bus bar 143 and are electrically connected to the rear electric section 170 located on the rear side of the semiconductor substrate 110 The moved electrons may be collected by the second finger electrode 151 and transmitted to the second bus bar 153.

아울러, 서로 인접한 태양 전지 각각의 제1, 2 버스바(143, 153)를 서로 인터커넥터(미도시)로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용할 수 있게 된다.When the first and second bus bars 143 and 153 of the solar cells adjacent to each other are connected to each other by an interconnecting connector (not shown), a current flows and it can be used as electric power from the outside.

한편, 본 발명에 따른 태양 전지는 도 1 및 도 2에 도시된 바와 같이, 확산 방지 격벽(180)이 제2 전극(150)과 반도체 기판(110) 사이에 더 형성될 수 있다. 즉, 확산 방지 격벽(180)은 반도체 기판(110)의 후면 영역 중에서 제2 전극(150)과 중첩되는 영역에 형성될 수 있다.1 and 2, a diffusion barrier rib 180 may be further formed between the second electrode 150 and the semiconductor substrate 110. The diffusion barrier rib 180 may be formed between the second electrode 150 and the semiconductor substrate 110. Referring to FIG. That is, the diffusion barrier ribs 180 may be formed in a region overlapping the second electrode 150 in the rear surface region of the semiconductor substrate 110.

보다 구체적으로, 확산 방지 격벽(180)은 반도체 기판(110)의 후면 영역 중에서 제2 전극(150)과 중첩되는 영역 위에 형성되고, 터널층(160)이 반도체 기판(110)의 후면 영역 중에서 제2 전극(150)과 중첩되지 않는 영역 위에 형성될 수 있다. More specifically, the diffusion barrier ribs 180 are formed on a region of the back surface region of the semiconductor substrate 110 that overlaps with the second electrode 150, and the tunnel layer 160 is formed on the rear surface region of the semiconductor substrate 110 Electrode 150 may be formed on a region that does not overlap with the two-electrode 150.

따라서, 터널층(160)과 확산 방지 격벽(180)은 각각 반도체 기판(110)의 후면에 직접 접촉할 수 있고, 반도체 기판(110)의 후면에서 확산 방지 격벽(180)과 터널층(160)은 서로 중첩되지 않을 수 있다.Therefore, the tunnel layer 160 and the diffusion barrier rib 180 may directly contact the rear surface of the semiconductor substrate 110, and the diffusion barrier rib 180 and the tunnel layer 160 may be formed on the rear surface of the semiconductor substrate 110, May not overlap each other.

그러나, 도 1 및 도 2에 도시된 바와 다르게, 도 3에 도시된 바와 같이, 터널층(160)이 반도체 기판(110)의 후면 전체 영역에 형성되고, 확산 방지 격벽(180)은 터널층(160)의 후면 위에 형성되는 것도 가능하다. 이와 같은 경우, 반도체 기판(110)의 후면에서 확산 방지 격벽(180)은 터널층(160)과 완전히 중첩될 수도 있다.3, the tunnel layer 160 is formed on the entire rear surface area of the semiconductor substrate 110, and the diffusion barrier ribs 180 are formed in the tunnel layer (not shown) 160 on the rear surface. In this case, the diffusion barrier ribs 180 may completely overlap the tunnel layer 160 on the rear surface of the semiconductor substrate 110.

여기서, 확산 방지 격벽(180)의 재질은 절연 재질 또는 유전체 재질을 포함할 수 있으며, 일례로, a-Si, SiCx, SiOx, silicon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), silicon oxynitride (SiON) 또는 hydrogenerated SiON 중 적어도 하나로 형성될 수 있다. The diffusion barrier ribs 180 may include an insulating material or a dielectric material. For example, the diffusion barrier ribs 180 may be formed of a material selected from the group consisting of a-Si, SiCx, SiOx, silicon nitride (SiNx), hydrogenerated SiNx, (SiON) or hydrogenated SiON.

이와 같은 아울러, 확산 방지 격벽(180)의 재질은 터널층(160)의 재질과 동일할 수도 있고 다를 수도 있다. 재질이 동일한 경우, 일례로, 확산 방지 격벽(180)과 터널층(160)은 모두 SiCx나 SiOx로 형성될 수 있다. 이와 같이, 확산 방지 격벽(180)을 터널층(160)과 동일한 재질로 형성하는 경우, 제조 공정이 보다 단순화되거나 동일한 재질을 사용하므로 제조 비용이 보다 절감될 수 있다.In addition, the material of the diffusion barrier ribs 180 may be the same as or different from the material of the tunnel layer 160. When the materials are the same, for example, the diffusion barrier rib 180 and the tunnel layer 160 may be formed of SiCx or SiOx. When the diffusion barrier ribs 180 are formed of the same material as the tunnel barrier layer 160, the fabrication process may be simplified or the same materials may be used.

아울러, 이와 같은 확산 방지 격벽(180)의 두께(T180)는 터널층(160)의 두께(T160)보다 두꺼울 수 있다. In addition, the thickness T180 of the diffusion barrier ribs 180 may be greater than the thickness T160 of the tunnel layer 160.

이와 같이, 터널층(160)의 두께(T160)보다 더 두꺼운 확산 방지 격벽(180)을 제2 전극(150)과 반도체 기판(110) 사이에 형성하는 것은 후면 전계부(170)의 후면 위에 제2 전극(150)을 형성할 때에, 제2 전극(150)을 형성하기 위한 금속 패이스트가 후면 전계부(170)에 포함된 다결정 실리콘 재질의 각 결정 사이에 형성된 결정 경계(grain boundary)를 통해 반도체 기판(110) 쪽으로 확산되는 것을 방지하기 위함이다. 이에 대해서는 도 4에서 보다 구체적으로 설명한다.The formation of the diffusion barrier ribs 180 thicker than the thickness T160 of the tunnel layer 160 between the second electrode 150 and the semiconductor substrate 110 may be performed on the rear surface of the rear electric portion 170 A metal paste for forming the second electrode 150 is formed on the surface of the first electrode 150 through a grain boundary formed between the respective crystals of the polycrystalline silicon included in the rear electric part 170 So that it is prevented from diffusing toward the semiconductor substrate 110. This will be described in more detail in Fig.

여기서, 확산 방지 격벽(180)의 두께(T180)는 터널층(160)보다 두껍게 형성되더라도, 확산 방지 격벽(180)의 두께(T180)는 후면 전계부(170)의 두께(T170)의 1/10 ~ 2/3 사이로 형성될 수 있다. 여기서, 후면 전계부(170)의 두께(T170)는 후면 전계부(170) 중에서 확산 방지 격벽(180) 사이에 위치하는 부분의 두께를 의미할 수 있다.Although the thickness T180 of the diffusion barrier ribs 180 is thicker than the tunnel barrier layer 160, the thickness T180 of the diffusion barrier ribs 180 may be less than the thickness T170 of the rear electric conductor 170, 10 to 2/3. Here, the thickness T170 of the rear electric section 170 may mean the thickness of a portion of the rear electric section 170 located between the diffusion barrier ribs 180.

일례로, 전술한 바와 같이, 터널층(160)의 두께(T160)가 1nm ~ 1.5nm 사이로 형성되고, 후면 전계부(170)의 두께(T170)가 50nm ~ 500nm 사이로 형성되는 경우, 확산 방지 격벽(180)의 두께(T180)는 후면 전계부(170) 두께의 1/10 ~ 2/3 사이로 형성되므로, 5nm ~ 333nm 사이로 형성될 수 있다.For example, as described above, when the thickness T160 of the tunnel layer 160 is between 1 nm and 1.5 nm and the thickness T170 of the rear electric section 170 is between 50 nm and 500 nm, The thickness T180 of the conductive layer 180 is between 1/10 and 2/3 of the thickness of the rear electric section 170, and therefore, it may be between 5 nm and 333 nm.

이와 같이, 확산 방지 격벽(180)의 두께(T180)를 후면 전계부(170) 두께의 1/10 이상이 되도록 하는 것은 태양 전지 제조 공정 중 확산 방지 격벽(180)으로 제2 전극(150)을 형성하기 위한 금속 패이스트가 결정 경계(grain boundary)를 통해 반도체 기판(110) 쪽으로 확산되는 것을 방지하는 기능을 충분히 확보하기 위함이다.The reason why the thickness T180 of the diffusion barrier ribs 180 is 1/10 or more of the thickness of the rear electric portion 170 is that the second electrode 150 is formed of the diffusion barrier ribs 180 during the solar cell manufacturing process To prevent diffusion of the metal paste to the semiconductor substrate 110 through the grain boundary.

아울러, 확산 방지 격벽(180)의 두께(T180)를 후면 전계부(170) 두께의 2/3 이하가 되도록 하는 것은 확산 방지 격벽(180)의 두께(T180)가 과도하게 두꺼워질 경우, 반도체 기판(110)으로부터 후면 전계부(170)를 통해 제2 전극(150)으로 이동하는 캐리어의 이동 경로가 과도하게 협소해질 수 있는데, 이를 방지하여 필 팩터(F.F)가 저하되는 것을 방지하기 위함이다.The reason why the thickness T180 of the diffusion barrier rib 180 is set to be 2/3 or less of the thickness of the rear electric section 170 is that when the thickness T180 of the diffusion barrier rib 180 is excessively thick, The movement path of the carrier moving from the first electrode 110 to the second electrode 150 through the rear electric section 170 may be excessively narrowed to prevent the reduction of the fill factor FF.

따라서, 이와 같은 확산 방지 격벽(180)의 두께(T180)를 조절하여 도 1 내지 도 3에 도시된 바와 같이, 후면 전계부(170) 내에서 제2 전극(150)과 D1만큼 이격되도록 할 수 있다. 따라서, 제2 전극(150)은 제2 전극(150)의 측면뿐만 아니라, 확산 방지 격벽(180)의 후면과 마주보는 면을 통해서도 캐리어를 충분히 수집할 수 있다.1 to 3, the thickness T180 of the diffusion barrier ribs 180 may be adjusted to be spaced apart from the second electrode 150 by a distance D1 in the rear electric field portion 170, have. Accordingly, the second electrode 150 can sufficiently collect the carrier not only on the side surface of the second electrode 150 but also on a surface facing the rear surface of the diffusion barrier ribs 180.

또한, 이와 같은 확산 방지 격벽(180)은 도 1 및 도 2에 도시된 바와 같이, 반도체 기판(110)의 후면 중에서 반도체 기판(110)과 제2 핑거 전극(151) 사이에 위치하는 핑거 부분 격벽(180F)과 반도체 기판(110)과 제2 버스바(153) 사이에 위치하는 버스바 부분 격벽(180B)을 포함할 수 있다.1 and 2, the diffusion barrier ribs 180 may be formed on the rear surface of the semiconductor substrate 110 such that the first and second finger electrodes 151, And a bus bar partial barrier 180B positioned between the semiconductor substrate 110 and the second bus bar 153.

따라서, 핑거 부분 격벽(180F)은 제1 방향(x)으로 반도체 기판(110)의 후면 위에 길게 뻗어 형성될 수 있으며, 버스바 부분 격벽(180B)은 제2 방향(y)으로 반도체 기판(110)의 후면에 길게 뻗어 형성될 수 있다.The finger barrier ribs 180B may be extended in the first direction x on the rear surface of the semiconductor substrate 110 and the bus bar barrier ribs 180B may extend in the second direction y in the second direction y, As shown in FIG.

본 발명의 도 1 내지 도 3에서는 확산 방지 격벽(180)이 핑거 부분 격벽(180F)과 버스바 부분 격벽(180B)을 포함하는 경우를 일례로 도시하였으나, 이는 필수적인 것은 아니고, 경우에 따라 버스바 부분 격벽(180B)이 생략될 수도 있다.1 to 3, the diffusion barrier rib 180 includes the finger barrier rib 180F and the bus bar partial barrier rib 180B. However, this is not essential, The partial barrier rib 180B may be omitted.

여기서, 확산 방지 격벽(180)의 폭은 제2 전극(150)의 폭과 동일하거나 더 넓게 형성될 수 있다.Here, the width of the diffusion barrier ribs 180 may be equal to or wider than the width of the second electrode 150.

일례로, 확산 방지 격벽(180)이 핑거 부분 격벽(180F)과 버스바 부분 격벽(180B)을 포함하는 경우, 핑거 부분 격벽(180F)의 폭(W180F)은 제2 핑거 전극(151)의 폭과 동일하거나 더 넓고, 버스바 부분 격벽(180B)의 폭(W180B)은 제2 버스바(153)의 폭과 동일하거나 더 넓게 형성될 수 있다.For example, when the diffusion barrier rib 180 includes the finger partial barrier 180F and the bus bar partial barrier 180B, the width W180F of the finger partial barrier 180F is greater than the width W180F of the second finger electrode 151 And the width W180B of the bus bar partial barrier rib 180B may be equal to or wider than the width of the second bus bar 153. [

여기서, 핑거 부분 격벽(180F)의 폭(W180F)이 제2 핑거 전극(151)의 폭보다 넓게 형성되더라도, 제2 핑거 전극(151) 폭의 1.5배 이하일 수 있고, 버스바 부분 격벽(180B)의 폭(W180B)이 제2 버스바(153)의 폭보다 넓게 형성되더라도, 제2 버스바(153) 폭의 1.5배 이하일 수 있다.The width W180F of the finger partition wall 180F may be 1.5 times or more the width of the second finger electrode 151 even if the width W180F is larger than the width of the second finger electrode 151, Even if the width W180B of the second bus bar 153 is larger than the width of the second bus bar 153,

이는, 확산 방지 격벽(180)을 통해서는 반도체 기판(110)에서 생성된 캐리어가 이동할 수 없으므로, 캐리어 이동 경로가 과도하게 협소해져, 필 팩터(F.F)가 과도하게 저하되는 것을 방지하기 위함이다.This is because the carrier generated in the semiconductor substrate 110 can not move through the diffusion barrier ribs 180 and thus the carrier movement path becomes excessively narrow and the fill factor FF is prevented from being excessively reduced.

지금까지는 본 발명에 따른 확산 방지 격벽(180)의 구조에 대해서 설명하였으나, 이하의 도 4에서는 확산 방지 격벽(180)의 기능에 대해서 보다 구체적으로 설명한다.Although the structure of the diffusion barrier rib 180 according to the present invention has been described above, the function of the diffusion barrier rib 180 will be described in more detail with reference to FIG.

도 4는 도 1 내지 도 3에 도시된 확산 방지 격벽(180)의 기능에 대해 설명하기 위한 도로서, 도 4의 (a)는 도 1 내지 도 3에서 후면 전계부(170)를 형성하는 다결정 실리콘 재질의 후면 평면 모습을 확대 도시한 것이고, 도 4의 (b)는 후면 전계부(170)에 제2 전극(150)이 형성된 예를 도시한 것이다.FIG. 4 is a view for explaining the function of the diffusion barrier ribs 180 shown in FIGS. 1 to 3. FIG. 4 (a) is a cross-sectional view of a polycrystalline silicon layer 4 (b) shows an example in which the second electrode 150 is formed on the rear electric field portion 170. As shown in FIG.

먼저, 반도체 기판(110)의 후면에 다결정 실리콘 재질을 포함하는 후면 전계부(170)를 형성하는 경우, 후면 전계부(170)는 도 4의 (a)에 도시된 바와 같이, 서로 다른 방향성과 형상을 갖는 실리콘 결정(170PC)으로 형성될 수 있다.4 (a), when the rear electric section 170 including the polycrystalline silicon material is formed on the rear surface of the semiconductor substrate 110, the rear electric section 170 may have different directionality Shaped silicon crystal 170PC.

여기서, 복수의 실리콘 결정(170PC) 각각은 그 형상과 방향성이 달라, 실리콘 결정(170PC) 각각의 사이에 결정 경계(grain boundary, 170GB)가 형성될 수 있다.Here, each of the plurality of silicon crystals 170PC is different in shape and direction, and a grain boundary (170GB) may be formed between each of the silicon crystals 170PC.

여기서, 결정 경계(170GB)라 함은 후면 전계부(170)에 포함된 다결정 실리콘 재질의 각 실리콘 결정(170PC) 사이에 화학적 결합이 약하게 형성된 틈을 의미한다. Here, the crystal boundary (170 GB) refers to a gap in which chemical bonding is weakly formed between each silicon crystal (170PC) of the polycrystalline silicon material included in the rear electric section (170).

이와 같은 실리콘 결정(170PC) 각각은, 도 4의 (b)에 도시된 바와 같이, 반도체 기판(110)의 후면으로부터 제2 전극(150) 또는 후면 보호막(190) 방향으로 길게 형성될 수 있으며, 각 실리콘 결정(170PC) 사이에 형성되는 결정 경계(170GB)도 반도체 기판(110)의 후면으로부터 제2 전극(150) 또는 후면 보호막(190) 방향으로 길게 형성될 수 있다.4B, each of the silicon crystals 170PC may be elongated from the rear surface of the semiconductor substrate 110 toward the second electrode 150 or the back surface protective film 190, A crystal boundary 170GB formed between each silicon crystal 170PC may also be formed long from the rear surface of the semiconductor substrate 110 toward the second electrode 150 or the rear protective film 190. [

이와 같은 후면 전계부(170) 위에 제2 전극(150)을 형성할 때, 이와 같은 결정 경계(170GB)를 통하여 제2 전극(150)을 형성하기 위한 금속 패이스트, 일례로, Ag 패이스트의 일부가 반도체 기판(110) 방향으로 확산될 수 있다.When the second electrode 150 is formed on the rear electric field portion 170, a metal paste for forming the second electrode 150 through the crystal boundary 170GB, for example, Ag paste A portion thereof may be diffused toward the semiconductor substrate 110.

이와 같은 경우, 본 발명과 다르게 확산 방지 격벽(180)이 없는 경우, 제2 전극(150)을 형성하기 위한 금속 패이스트가 반도체 기판(110) 방향으로 확산되어 터널층(160)을 손상시키고, 심한 경우 반도체 기판(110)에 직접 접촉될 수 있다. In this case, when the diffusion barrier rib 180 is not provided, the metal paste for forming the second electrode 150 is diffused toward the semiconductor substrate 110 to damage the tunnel layer 160, And can be in direct contact with the semiconductor substrate 110 in severe cases.

이와 같은 경우, 반도체 기판(110)의 특성이 저하되고, 터널층(160)이 손상되어 필 팩터(F.F)가 악화될 수 있다.In such a case, the characteristics of the semiconductor substrate 110 may be deteriorated, and the tunnel layer 160 may be damaged to deteriorate the fill factor F.

그러나, 본 발명과 같은 확산 방지 격벽(180)을 구비한 경우, 도 4의 (b)에 도시된 바와 같이, 제2 전극(150)을 형성하기 위한 금속 패이스트(150P)가 반도체 기판(110) 방향으로 확산되더라도 확산 방지 격벽(180)에 의해 확산이 저지되어, 제2 전극(150)을 형성하기 위한 금속 패이스트(150P)가 터널층(160)을 손상시키거나 반도체 기판(110)에 직접 접촉되는 것을 방지할 수 있다.However, when the diffusion barrier rib 180 is provided as in the present invention, the metal paste 150P for forming the second electrode 150 is formed on the semiconductor substrate 110 Diffusion is prevented by the diffusion barrier ribs 180 so that the metal pads 150P for forming the second electrode 150 may damage the tunnel layer 160 or may be damaged It is possible to prevent direct contact.

지금까지는 본 발명에 따른 태양 전지의 구조에 대해서만 설명하였으나, 이하에서는 이와 같은 태양 전지를 제조하는 방법의 일례에 대해 간단하게 설명한다.Although only the structure of the solar cell according to the present invention has been described so far, an example of a method for manufacturing such a solar cell will be briefly described below.

도 5는 도 1 및 도 2에 도시된 태양 전지를 제조하는 방법의 일례를 설명하기 위한 플로우 차트이다.Fig. 5 is a flowchart for explaining an example of a method of manufacturing the solar cell shown in Figs. 1 and 2. Fig.

도 5에 기재된 바와 같이, 본 발명의 일례에 따른 태양 전지 제조 방법은 확산 방지 격벽 형성 단계(S1), 터널층 형성 단계(S2), 후면 전계부 형성 단계(S3), 후면 보호막 형성 단계(S4), 제2 전극 패이스트 패터닝 단계(S5) 및 열처리 단계(S6)를 포함할 수 있다.5, a method of manufacturing a solar cell according to an exemplary embodiment of the present invention includes forming a diffusion barrier rib S1, a tunnel layer forming S2, a rear electric conductor forming S3, ), A second electrode paste patterning step (S5), and a heat treatment step (S6).

확산 방지 격벽 형성 단계(S1)에서는 우선 도 1 및 도 2에 도시된 반도체 기판(110)의 후면에 확산 방지 격벽(180)을 형성하기 위한 확산 방지층(미도시)을 반도체 기판(110)의 후면 전체에 형성할 수 있다. In the diffusion barrier rib forming step S1, a diffusion barrier layer (not shown) for forming the diffusion barrier ribs 180 is formed on the rear surface of the semiconductor substrate 110 shown in FIGS. 1 and 2, Can be formed as a whole.

일례로, 확산 방지 격벽(180)을 SiOx로 형성하고자 하는 경우, Oxidation 공정이나 PECVD 공정을 이용하여 SiOx로 형성되는 확산 방지층(미도시)을 반도체 기판(110)의 후면 전체에 형성할 수 있다. For example, when the diffusion barrier ribs 180 are formed of SiOx, an anti-diffusion layer (not shown) formed of SiOx may be formed on the entire rear surface of the semiconductor substrate 110 by using an oxidation process or a PECVD process.

이후, 확산 방지층(미도시)의 일부분을 패터닝하여, 도 1 및 도 2에 도시된 바와 같은 확산 방지 격벽(180)을 형성할 수 있다. Thereafter, a portion of the diffusion barrier layer (not shown) may be patterned to form the diffusion barrier rib 180 as shown in FIGS. 1 and 2.

여기서, 확산 방지층(미도시)을 패터닝하는 방법은 일례로, 확산 방지층(미도시)의 일부분 위에 식각 방지 마스크(미도시)를 스크린 프린팅이나 인쇄 방식으로 도포한 이후, KOH와 같은 식각액을 이용하여 식각 방지 마스크(미도시)가 도포된 부분을 제외한 확산 방지층(미도시)의 나머지 부분을 식각하여, 확산 방지 격벽(180)을 형성할 수 있다. 그러나, 이와 다르게 레이저 빔을 이용할 수도 있다.As an example of a method of patterning the diffusion preventing layer (not shown), an etching prevention mask (not shown) may be applied on a part of the diffusion preventing layer (not shown) by screen printing or printing method, and then an etching solution such as KOH The diffusion barrier ribs 180 may be formed by etching the remaining portion of the diffusion barrier layer (not shown) except for the portion to which the etch barrier (not shown) is applied. However, it is also possible to use a laser beam differently.

이후, 터널층(160) 형성 단계에서는 Oxidation 공정이나 PECVD 공정을 이용하여 반도체 기판(110)의 후면 중에서 확산 방지 격벽(180) 사이에 노출된 영역에 일례로, SiOx로 형성되는 터널층(160)을 형성할 수 있다.The tunnel layer 160 is formed in the region exposed between the diffusion barrier ribs 180 in the back surface of the semiconductor substrate 110 by using an oxidation process or a PECVD process. Can be formed.

이후, 후면 전계부 형성 단계(S3)에서는 확산 방지 격벽(180)의 후면과 터널층(160)의 후면 위에 다결정 실리콘 재질로 형성되는 후면 전계부(170)를 증착하여 형성할 수 있다. 이와 같은 후면 전계부(170)의 다결정 실리콘 재질은 대기압화학기상증착법(APCVD)이나 저압화학기상증착(LPCVD)을 이용하여 형성할 수 있고, 다결정 실리콘 재질층이 증착된 이후, 제1 도전성 타입의 불순물을 주입(implantation)하여 후면 전계부(170)를 형성할 수 있다.In the rear electric field forming step S3, a rear electric part 170 formed of a polycrystalline silicon material may be deposited on the rear surface of the diffusion barrier ribs 180 and the rear surface of the tunnel layer 160. [ The polycrystalline silicon material of the rear electric section 170 may be formed using atmospheric pressure chemical vapor deposition (APCVD) or low pressure chemical vapor deposition (LPCVD). After the polycrystalline silicon material layer is deposited, Impurities may be implanted to form the backside electrical section 170.

이후, 후면 보호막 형성 단계(S4)에서는 일례로, PECVD 증착 장비를 이용하여 후면 전계부(170) 위에 후면 보호막(190)을 형성할 수 있다. In the rear protective layer forming step S4, the rear protective layer 190 may be formed on the rear electric part 170 using a PECVD deposition apparatus.

다음, 제2 전극 패이스트 패터닝 단계(S5)에서는 제2 전극(150)을 형성하기 위한 금속 패이스트를 후면 보호막(190)의 위에 스크린 프린팅이나 인쇄 방식으로 도포하여 형성할 수 있다.Next, in the second electrode paste patterning step S5, a metal paste for forming the second electrode 150 may be formed on the rear protective layer 190 by screen printing or printing.

이후, 열처리 단계(S6)에서, 제2 전극(150)을 형성하기 위한 금속 패이스트를 열처리하여, 금속 패이스트가 후면 보호막(190)을 뚫고 후면 전계부(170)에 접속되도록 함으로써, 도 1 및 도 2에 도시된 바와 같은 제2 전극(150)을 형성할 수 있다.Thereafter, in the heat treatment step S6, the metal paste for forming the second electrode 150 is heat-treated to connect the metal paste to the rear electric part 170 through the rear surface protective film 190, And the second electrode 150 as shown in FIG.

아울러, 이와 같은 열처리 단계(S6) 중에, 금속 패이스트(150P)가 도 4의 (b)에 도시된 바와 같이, 다결정 실리콘 재질로 형성되는 후면 전계부(170)의 결정 경계(170GB)를 통해 반도체 기판(110) 방향으로 확산될 수 있는데, 이와 같은 금속 패이스트(150P)의 확산은 확산 방지 격벽(180)에 의해 저지될 수 있다.During the heat treatment step S6, as shown in FIG. 4B, the metal paste 150P is transferred through the crystal boundary 170GB of the rear electric section 170 formed of the polycrystalline silicon material Diffusion of the metal paste 150P may be blocked by the diffusion barrier ribs 180. [0064]

이와 같이, 본 발명에 따른 태양 전지는 반도체 기판(110)의 후면 위에 터널층(160)과 다결정 실리콘 재질의 후면 전계부(170)를 형성하여 태양 전지의 개방 전압(Voc)과 필 팩터(F.F)를 보다 향상시킬 수 있다.As described above, the solar cell according to the present invention is formed by forming the tunnel layer 160 and the rear electric field portion 170 made of polycrystalline silicon on the rear surface of the semiconductor substrate 110 so that the open voltage Voc of the solar cell and the fill factor ) Can be further improved.

아울러, 이를 양면형 태양 전지에 적용하되, 전술한 바와 같이 확산 방지 격벽(180)을 구비함으로써, 태양 전지의 효율을 보다 향상시킬 수 있다.In addition, this is applied to a double-sided solar cell, and as described above, by providing the diffusion barrier ribs 180, the efficiency of the solar cell can be further improved.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

Claims (14)

제1 도전성 타입의 불순물을 함유하는 반도체 기판;
상기 반도체 기판의 전면에 위치하고 상기 제1 도전성 타입과 반대인 제 2 도전성 타입의 불순물을 함유하는 에미터부;
상기 반도체 기판의 후면 위에 위치하고, 유전체 재질을 포함하는 터널층;
상기 반도체 기판의 후면 표면 위에 위치하고, 상기 제1 도전성 타입의 불순물이 상기 반도체 기판보다 고농도로 도핑된 다결정 실리콘 재질을 포함하는 후면 전계부;
상기 에미터부와 연결되는 제1 전극; 및
상기 후면 전계부와 연결되는 제2 전극;을 포함하고,
상기 제2 전극과 상기 반도체 기판 사이에는 상기 터널층보다 두께가 두꺼운 확산 방지 격벽;을 더 포함하는 태양 전지.A semiconductor substrate containing an impurity of a first conductivity type;
An emitter section located on the front surface of the semiconductor substrate and containing an impurity of a second conductivity type opposite to the first conductivity type;
A tunnel layer located on a rear surface of the semiconductor substrate and including a dielectric material;
A rear electrical portion located on a rear surface of the semiconductor substrate, the rear electrical portion including a polycrystalline silicon material doped with impurities of the first conductivity type at a higher concentration than the semiconductor substrate;
A first electrode connected to the emitter; And
And a second electrode connected to the rear electric field portion,
And a diffusion barrier wall thicker than the tunnel layer between the second electrode and the semiconductor substrate. 제1 항에 있어서,
상기 확산 방지 격벽의 두께는 상기 후면 전계부의 두께의 1/10 ~ 2/3 사이인 태양 전지.The method according to claim 1,
Wherein the thickness of the diffusion barrier is between 1/10 and 2/3 of the thickness of the rear electric field portion. 제1 항에 있어서,
상기 후면 전계부의 두께는 50nm ~ 500nm 사이인 태양 전지.The method according to claim 1,
And the thickness of the rear electric field portion is between 50 nm and 500 nm. 제1 항에 있어서,
상기 터널층의 두께는 1nm ~ 1.5nm 사이인 태양 전지.The method according to claim 1,
And the thickness of the tunnel layer is between 1 nm and 1.5 nm. 제1 항에 있어서,
상기 확산 방지 격벽은 상기 반도체 기판의 후면 영역 중에서 상기 제2 전극과 중첩되는 영역 위에 형성되고, 상기 터널층은 상기 반도체 기판의 후면 영역 중에서 상기 제2 전극과 중첩되지 않는 영역 위에 형성되는 태양 전지.The method according to claim 1,
Wherein the diffusion barrier is formed on a region of the rear surface region of the semiconductor substrate that overlaps with the second electrode and the tunnel layer is formed on a region of the rear surface region of the semiconductor substrate that is not overlapped with the second electrode. 제1 항에 있어서,
상기 터널층은 상기 반도체 기판의 후면 전체 영역에 형성되고, 상기 확산 방지 격벽은 상기 터널층의 후면 위에 형성되는 태양 전지.The method according to claim 1,
Wherein the tunnel layer is formed on the entire rear surface of the semiconductor substrate, and the diffusion barrier is formed on the rear surface of the tunnel layer. 제1 항에 있어서,
상기 터널층은 SiOx 또는 SiCx 재질을 포함하여 형성되는 태양 전지.The method according to claim 1,
Wherein the tunnel layer is formed of SiOx or SiCx. 제1 항에 있어서,
상기 확산 방지 격벽은 절연 재질 또는 유전체 재질을 포함하는 태양 전지.The method according to claim 1,
Wherein the diffusion barrier rib comprises an insulating material or a dielectric material. 제8 항에 있어서,
상기 확산 방지 격벽은 a-Si, SiCx, SiOx, SiNx, SiOxNy 또는 AlOx 중 적어도 하나를 포함하는 태양 전지.9. The method of claim 8,
Wherein the diffusion barrier includes at least one of a-Si, SiCx, SiOx, SiNx, SiOxNy or AlOx. 제1 항에 있어서,
상기 확산 방지 격벽과 상기 터널층의 재질은 서로 동일한 태양 전지.The method according to claim 1,
Wherein the material of the diffusion barrier and the tunnel layer are the same. 제1 항에 있어서,
상기 확산 방지 격벽의 폭은 상기 제2 전극의 폭과 동일하거나 더 넓은 태양 전지.The method according to claim 1,
And the width of the diffusion barrier is equal to or wider than the width of the second electrode. 제11 항에 있어서,
상기 제2 전극은 상기 반도체 기판의 평면상에 제1 방향으로 위치하는 제2 핑거 전극과 상기 제1 방향과 교차하는 제2 방향으로 위치하는 제2 버스바를 포함하는 태양 전지.12. The method of claim 11,
Wherein the second electrode includes a second finger electrode positioned in a first direction on a plane of the semiconductor substrate and a second bus bar positioned in a second direction intersecting the first direction. 제12 항에 있어서,
상기 확산 방지 격벽은
상기 반도체 기판의 후면 중에서 상기 반도체 기판과 상기 제2 핑거 전극 사이에 위치하는 핑거 부분 격벽;과
상기 반도체 기판과 상기 제2 버스바 사이에 위치하는 버스바 부분 격벽;을 포함하는 태양 전지.13. The method of claim 12,
The diffusion barrier rib
A finger partition wall positioned between the semiconductor substrate and the second finger electrode in a rear surface of the semiconductor substrate;
And a bus bar partial barrier positioned between the semiconductor substrate and the second bus bar. 제13 항에 있어서,
상기 핑거 부분 격벽의 폭은 상기 제2 핑거 전극의 폭과 동일하거나 더 넓고,
상기 버스바 부분 격벽의 폭은 상기 제2 버스바의 폭과 동일하거나 더 넓은 태양 전지. 14. The method of claim 13,
The width of the finger partial barrier is equal to or wider than the width of the second finger electrode,
And the width of the bus bar partial barrier is equal to or wider than the width of the second bus bar.
KR1020140119128A 2014-09-05 2014-09-05 Solar cell KR101630526B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140119128A KR101630526B1 (en) 2014-09-05 2014-09-05 Solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140119128A KR101630526B1 (en) 2014-09-05 2014-09-05 Solar cell

Publications (2)

Publication Number Publication Date
KR20160029501A true KR20160029501A (en) 2016-03-15
KR101630526B1 KR101630526B1 (en) 2016-06-14

Family

ID=55542098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140119128A KR101630526B1 (en) 2014-09-05 2014-09-05 Solar cell

Country Status (1)

Country Link
KR (1) KR101630526B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170143074A (en) * 2016-06-17 2017-12-29 오씨아이 주식회사 Bifacial silicon solar cell and method for manufacturing the same
KR20180091691A (en) * 2017-02-07 2018-08-16 엘지전자 주식회사 Solar cell
KR20180098116A (en) * 2017-02-24 2018-09-03 엘지전자 주식회사 A solar cell and a method for manufacturing of the same
CN110268531A (en) * 2016-12-30 2019-09-20 亚特比目有限会社 The manufacturing method of solar battery and solar battery
US11004991B2 (en) 2017-02-24 2021-05-11 Lg Electronics Inc. Photovoltaic solar cell and method of manufacturing photovoltaic solar cell
AU2020277115B1 (en) * 2020-10-30 2021-08-19 Jinko Solar Co., Ltd. Solar cell
US11211504B2 (en) 2017-02-07 2021-12-28 Lg Electronics Inc. Solar cell

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090009224A (en) * 2006-05-04 2009-01-22 선파워 코포레이션 Solar cell having doped semiconductor heterojunction contacts
JP2009295852A (en) * 2008-06-06 2009-12-17 Mitsubishi Electric Corp Photovoltaic power device and method of manufacturing the same
JP2010171263A (en) * 2009-01-23 2010-08-05 Mitsubishi Electric Corp Method of manufacturing photovoltaic device
KR20100136542A (en) * 2008-04-09 2010-12-28 어플라이드 머티어리얼스, 인코포레이티드 Simplified back contact for polysilicon emitter solar cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090009224A (en) * 2006-05-04 2009-01-22 선파워 코포레이션 Solar cell having doped semiconductor heterojunction contacts
KR20100136542A (en) * 2008-04-09 2010-12-28 어플라이드 머티어리얼스, 인코포레이티드 Simplified back contact for polysilicon emitter solar cells
JP2009295852A (en) * 2008-06-06 2009-12-17 Mitsubishi Electric Corp Photovoltaic power device and method of manufacturing the same
JP2010171263A (en) * 2009-01-23 2010-08-05 Mitsubishi Electric Corp Method of manufacturing photovoltaic device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170143074A (en) * 2016-06-17 2017-12-29 오씨아이 주식회사 Bifacial silicon solar cell and method for manufacturing the same
CN110268531A (en) * 2016-12-30 2019-09-20 亚特比目有限会社 The manufacturing method of solar battery and solar battery
KR20180091691A (en) * 2017-02-07 2018-08-16 엘지전자 주식회사 Solar cell
KR20190053826A (en) * 2017-02-07 2019-05-20 엘지전자 주식회사 Solar cell
US11211504B2 (en) 2017-02-07 2021-12-28 Lg Electronics Inc. Solar cell
US11581442B2 (en) 2017-02-07 2023-02-14 Shangrao Jinko Solar Technology Development Co Ltd Solar cell
KR20180098116A (en) * 2017-02-24 2018-09-03 엘지전자 주식회사 A solar cell and a method for manufacturing of the same
US11004991B2 (en) 2017-02-24 2021-05-11 Lg Electronics Inc. Photovoltaic solar cell and method of manufacturing photovoltaic solar cell
AU2020277115B1 (en) * 2020-10-30 2021-08-19 Jinko Solar Co., Ltd. Solar cell
US11114575B1 (en) 2020-10-30 2021-09-07 Zhejiang Jinko Solar Co., Ltd. Solar cell
CN114843349A (en) * 2020-10-30 2022-08-02 浙江晶科能源有限公司 Solar cell
US11901467B2 (en) 2020-10-30 2024-02-13 Zhejiang Jinko Solar Co., Ltd. Solar cell

Also Published As

Publication number Publication date
KR101630526B1 (en) 2016-06-14

Similar Documents

Publication Publication Date Title
US11056598B2 (en) Solar cell
US9853178B2 (en) Selective emitter solar cell
KR101630526B1 (en) Solar cell
KR101661807B1 (en) Solar cell and the manufacturing mathod thereof
KR102531378B1 (en) Solar cell
US20160197204A1 (en) Solar cell and method for manufacturing the same
KR102173644B1 (en) Solar cell and manufacturing method thereof
EP2757595B1 (en) Solar cell and method for manufacturing the same
KR101882439B1 (en) Solar cell and manufacturing method thereof
KR20160052271A (en) Solar cell
KR102244604B1 (en) Solar cell
KR101531468B1 (en) Solar cell
KR101925929B1 (en) Solar cell and manufacturing method thereof
KR101755624B1 (en) Method for manufacturing solar cell
KR101788163B1 (en) Solar cell and manufacturing method thereof
KR102126851B1 (en) Solar cell and manufacturing method thereof
KR20140110177A (en) Bifacial solar cell
KR20180064265A (en) Solar cell manufacturing method and solar cell
KR102183580B1 (en) Solar cell and solar cell module
KR20170090781A (en) Solar cell and manufacturing method thereof
KR101741181B1 (en) Solar cell and manufacturing method thereof
KR102120120B1 (en) Solar cell and manufacturing method thereof
KR102455606B1 (en) Solar cell
KR101630061B1 (en) Solar cell
KR20160064486A (en) Solar cell

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190524

Year of fee payment: 4