KR20180087375A - 서명 가능 폴라 인코더 및 디코더 - Google Patents

서명 가능 폴라 인코더 및 디코더 Download PDF

Info

Publication number
KR20180087375A
KR20180087375A KR1020187018283A KR20187018283A KR20180087375A KR 20180087375 A KR20180087375 A KR 20180087375A KR 1020187018283 A KR1020187018283 A KR 1020187018283A KR 20187018283 A KR20187018283 A KR 20187018283A KR 20180087375 A KR20180087375 A KR 20180087375A
Authority
KR
South Korea
Prior art keywords
bits
bit
polar code
signature
input vector
Prior art date
Application number
KR1020187018283A
Other languages
English (en)
Other versions
KR102094719B1 (ko
Inventor
이쿤 제
우시안 시
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20180087375A publication Critical patent/KR20180087375A/ko
Application granted granted Critical
Publication of KR102094719B1 publication Critical patent/KR102094719B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3226—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using a predetermined code, e.g. password, passphrase or PIN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

서명 가능 폴라 코드 인코더 및 디코더가 제공된다. 서명 비트들은 일부 신뢰도 낮은 비트 위치들에 삽입되어 있다. 상이한 서명 비트들은 상이한 수신기들을 위해 삽입되어 있다. 주어진 코드워드에 대해, 서명을 알고 있는 수신기만이 코드워드를 디코딩할 수 있다. CRC(Cyclic redundancy check) 비트들은 디코딩을 보조하도록 입력 벡터 내에 포함될 수 있다.

Description

서명 가능 폴라 인코더 및 디코더
본원은 "Signature-enabled Polar Encoder and Decoder"라는 제목의 2015년 12월 1일자로 출원된 미국 특허 가출원 제62/261,590호의 우선권을 주장하는, "Signature-enabled Polar Encoder and Decoder"라는 제목의 2016년 11월 30일자로 출원된 미국 특허 출원 제15/364,521호의 우선권을 주장하며, 이들 모두의 내용은 그 전체가 본 명세서에 참고로 포함된다.
본 발명은 폴라 코드 및 폴라 코드에 대한 인코더 및 디코더에 관한 것이다.
폴라 코드는 크로네커(Kronecker) 곱 행렬을 기반으로한다.
Figure pct00001
는 시드 행렬 F의 m배 크로네커 곱이다.
A가 m　×n　행렬이고, B가 p　×q　행렬이면, 크로네커 곱
Figure pct00002
은 mp×nq　 블록 메트릭스,
Figure pct00003
이고,
더욱 명시적으로,
Figure pct00004
이다.
도 1은 크로네커 곱 행렬이 시드 행렬 G2 102로부터 어떻게 생성될 수 있는지를 나타낸다. 도 1에 2배 크로네커 곱 행렬
Figure pct00005
102와 3배 크로네커 곱 행렬
Figure pct00006
104가 도시되고, 여기서
Figure pct00007
이다. 이 접근법은 m배 크로네커 곱 행렬
Figure pct00008
을 생성하도록 확장될 수 있다.
폴라 코드는 행렬 G 2 에 기초하는 크로네커 곱 행렬로부터 형성될 수 있다. 길이 N=2m의 코드워드를 갖는 폴라 코드의 경우, 생성자 행렬은
Figure pct00009
이다. 길이 8인 코드워드를 생성하기 위해 크로네커 곱 행렬
Figure pct00010
을 사용하는 예가 도 2에 도시되어 있다. 코드워드 x는 110에서 지시된 바와 같이 입력 벡터 u와 크로네커 곱 행렬
Figure pct00011
104의 곱으로 형성된다. 입력 벡터 u는 프로즌(frozen) 비트들과 정보 비트들로 구성된다. 특정 예에서, N=8이므로, 입력 벡터 u는 8 비트 벡터이고, 코드워드 x는 8 비트 벡터이다. 입력 벡터는 위치들 0, 1, 2, 및 4에서 프로즌 비트들을 가지며, 위치들 3, 5, 6 및 7에서 정보 비트들을 가진다. 코드워드들을 생성하는 코더의 예시적인 구현은 112에서 표시되고, 여기서 프로즌 비트는 모두 0으로 설정되며, 여기서 더하기 기호 주위의 원은 모듈로 2 가산을 지시한다. 도 2의 예에서, N=8개 비트 입력 벡터는 K=4개의 정보 비트들 및 N-K=4개의 프로즌 비트들로 형성된다. 이 형식의 코드는 폴라 코드라고 지칭되고, 인코더는 폴라 인코더라고 지칭된다.
보다 일반적으로, 2009 년 7 월 발행된, IEEE Transactions on Information Theory Volume 55, Issue 7, E. Arikan의 "Channel Polarization: A method for constructing capacity-achieving codes for symmetric binary-input memoryless channels"에서, "채널 양극화" 이론이 IV 장에서 증명되었다. 채널 양극화는 새로운 병렬 채널이 그들의 상호 정보가 0(낮은 상호 SNR 채널) 또는 1(높은 상호 SNR 채널)에 가깝다는 의미에서 양극화될 수 있도록, B-DMC(binary-input discrete memoryless channel) W의 N개의 독립적인 사본으로부터 N개의 채널을 생성하는 연산이다. 즉, 일부 인코더 비트 위치는 높은 상호 SNR을 갖는 채널을 경험할 것이고, 정확하게 디코딩될 비교적 낮은 신뢰도/낮은 가능성을 가질 것이며, 몇몇 인코더 비트 위치에 대해, 그들은 높은 상호 SNR을 갖는 채널을 경험하게 될 것이고, 정확하게 디코딩될 높은 신뢰도/높은 가능성을 가질 것이다. 코드 구성에서, 정보 비트들은 신뢰할 수 있는 위치들에 배치되고, 프로즌 비트들(인코더와 디코더 모두에 알려진 비트들)은 신뢰할 수 없는 위치들에 배치된다. 이론적으로 프로즌 비트 시퀀스가 인코더와 디코더 모두에 알려져 있는 한, 프로즌 비트들은 임의의 값으로 설정될 수 있다. 종래의 응용에서, 프로즌 비트들은 모두 "0"으로 설정된다.
송신기가 하나 또는 몇몇 특정 수신기들에 대해서만 데이터를 전송하기를 원할 수 있는 통신 시나리오에서, 공중을 통해 송신된 인코딩된 블록은 임의의 다른 목표되지 않은(non-targeted) 수신기들에 의해 수신될 수 있다. 이러한 목표되지 않은 수신기가 정보를 디코딩하는 것을 방지하기 위해 다양한 접근법이 사용될 수 있다. 일부 시스템은 프라이버시(privacy)를 제공하기 위해 상위 계층에서 잘 알려진 보안/암호화 프로토콜을 사용한다. 그러나 이러한 접근법은 상위 계층 스케줄링 리소스를 수반하므로, 긴 처리 지연을 야기한다. 또한, 상위 계층 스케줄링 알고리즘은 비교적 낮은 SNR 조건에서 충분한 보안을 제공하지 못할 수 있다.
폴라 코드들에 대한 보안을 제공하기 위해 비교적 간단한 접근법을 갖는 것이 유리할 것이다.
서명 가능 폴라 코드 인코더 및 디코더가 제공된다. 서명 비트들은 신뢰도 낮은 비트 위치에 삽입된다. 상이한 서명 비트들은 상이한 수신기들에 대해 삽입된다. 주어진 코드워드의 경우, 서명을 알고 있는 수신기만이 코드워드를 디코딩할 수 있다. 디코딩을 보조하도록 CRC(Cyclic redundancy check) 비트들이 입력 벡터에 포함될 수 있다.
본 발명의 광범위한 양태는 인코더에서의 방법을 제공한다. 방법은 폴라 인코딩을 위한, 폴라 코드 신뢰도 높은 비트 위치들 및 폴라 코드 신뢰도 낮은 비트 위치들을 포함하는 N비트 입력 벡터를, 각 폴라 코드 신뢰도 낮은 비트 위치에 적어도 하나의 정보 비트 각각을 삽입하고, 각 폴라 코드 신뢰도 낮은 비트 위치에 적어도 하나의 서명 비트 각각을 삽입하여, 생성하는 단계를 포함하고, 여기서 N=2m이고, m은 2 이상이다. N비트의 입력 벡터는 폴라 코드 생성자 행렬이 승산되어 폴라 코드 코드워드를 생성한 다음, 폴라 코드 코드워드가 송신되거나 또는 저장된다.
선택적으로, 적어도 하나의 정보 비트는 K개의 정보 비트를 포함하고, 방법은, K개의 정보 비트를 처리하여 u개 비트의 CRC를 생성하는 단계, 그리고 각 폴라 코드 신뢰도 높은 비트 위치에 u CRC 비트 각각을 삽입하여 N비트 입력 벡터를 생성하는 단계를 더 포함하고, 여기서 K>=1이고, u>=1이다. 결론적으로, 폴라 코드워드가 CRC 검사된 폴라 코드워드가 된다.
선택적으로, 방법은 코드워드의 송신과는 별도로 적어도 하나의 서명 비트를 수신기에 통신하는 단계를 더 포함한다.
본 발명의 다른 넓은 양태는, P개의 정보 블록 각각에 대해, 입력 벡터의 각 부분을 생성하고, 입력 벡터를 생성하도록 각 부분을 결합하여 입력 벡터를 생성하는 단계, 입력 벡터에 폴라 코드 생성자 행렬을 승산하여 폴라 코드 코드워드를 생성하는 단계, 그리고 폴라 코드 코드워드를 송신하거나 또는 저장하는 단계를 포함하고, 각 부분은 적어도 하나의 서명 비트의 각 세트로 시작하고 또한 정보 블록을 포함하며, 서명 비트들의 세트들 각각은 서로 상이하고, P>=2인, 인코더에서의 방법을 제공한다.
선택적으로, 입력 벡터를 생성하는 단계는, 각 정보 블록을 처리하여 CRC 비트들의 각 세트를 생성하는 단계, 그리고 P개의 정보 블록 각각에 대해, 입력 벡터의 각 부분에 CRC 비트들의 각 세트를 포함시키는 단계를 포함한다.
본 발명의 다른 넓은 양태는, 디코더에서의 방법을 제공한다. 방법은 폴라 코드로 인코딩된 코드워드를 수신하는 단계를 포함하고, 여기서 폴라 코드는 적어도 하나의 프로즌 비트가 디코더에 특정한 대응하는 적어도 하나의 서명 비트로 대체된 폴라 코드로서, 코드워드를 수신하는 것과 별도로 디코더에 알려져 있다. 적어도 하나의 프로즌 비트를 대응하는 적어도 하나의 서명 비트 값과 동일하게 설정하여 수신된 코드워드의 디코딩이 수행된다.
선택적으로, 코드워드를 수신하는 것과는 별도로 폴라 코드에서 사용된 서명 비트에 대한 정보를 수신하는 단계를 더 포함한다.
선택적으로, 코드워드는 CRC 검사된 서명 가능 폴라 코드로 인코딩되었고, 방법은 CRC 검사를 사용하여 디코딩의 결과를 검증하는 단계를 더 포함한다.
본 발명의 다른 넓은 양태는, 폴라 인코딩을 위한, 폴라 코드 신뢰도 높은 비트 위치들 및 폴라 코드 신뢰도 낮은 비트 위치들을 포함하는 N비트 입력 벡터를, 각 폴라 코드 신뢰도 낮은 비트 위치에 적어도 하나의 정보 비트 각각을 삽입하고 각 폴라 코드 신뢰도 낮은 비트 위치에 적어도 하나의 서명 비트 각각을 삽입하여, 생성하도록 구성된 입력 벡터 생성기를 갖는 장치를 제공한다. 또한, 장치는 그리고 폴라 코드워드를 생성하도록 N비트 입력 벡터에 폴라 코드 생성자 행렬을 승산하도록 구성된 폴라 코드 인코더를 갖는다.
본 발명의 다른 넓은 양태는, P개의 정보 블록 각각에 대해, 입력 벡터의 각 부분을 생성하고, 입력 벡터를 생성하도록 각 부분을 결합하여, 폴라 코드 인코딩을 위한 N비트 입력 벡터를 생성하도록 구성된 입력 벡터 생성기를 갖고, P>=2이며, 각 부분은 적어도 하나의 서명 비트의 각 세트로 시작하고 정보 블록도 포함하며, 서명 비트들의 세트들 각각은 서로 상이한 장치를 제공한다.
장치는 폴라 코드 코드워드를 생성하도록 입력 벡터에 폴라 코드 생성자 행렬을 승산하도록 구성된 폴라 코드 인코더도 갖는다.
선택적으로, CRC 비트들의 각 세트를 생성하도록 각 정보 블록을 처리하도록 구성된 CRC 프로세서를 갖는다. 이 경우, 입력 벡터 생성기는 입력 벡터의 각 부분 내의 P개의 정보 블록 각각에 대한 CRC 비트들의 각 세트를 포함한다.
본 발명의 다른 넓은 양태는 폴라 코드로 인코딩된 코드워드를 수신하기 위한 수신기, 그리고 적어도 하나의 서명 비트를 알려진 서명 비트 값을 갖는 프로즌 비트로서 처리하여 수신된 코드워드를 폴라 코드 디코딩하도록 구성된 디코더를 갖는 장치를 제공한다.
선택적으로, 코드워드를 수신하는 것과는 별도로 폴라 코드에서 사용된 서명 비트에 대한 정보를 수신하도록 구성된다.
선택적으로, 장치는 또한 CRC 검사를 사용하여 디코딩의 결과를 검증하도록 구성된 CRC 체커(checker)도 갖는다.
본 발명의 실시예는 첨부된 도면을 참조하여 설명될 것이다.
도 1은 종래의 폴라 코드 생성자 행렬의 예이다.
도 2는 종래의 폴라 코드 인코더의 예이다.
도 3은 본 발명의 일 실시예에 따른 CRC 검사된 서명 가능 폴라 코드 인코딩 방법의 순서도이다.
도 4는 도 3의 방법에 대한 예시적인 응용 시나리오의 블록도이다.
도 5는 도 3의 방법의 예시적인 회로 구현 예이다.
도 6은 CRC 검사된 서명 가능 폴라 코드의 코드워드를 디코딩하는 방법의 순서도이다.
도 7a는 본 발명의 일 실시예에 따른 다중 서명을 갖는 CRC 검사된 서명 가능 폴라 코드 인코딩 방법의 순서도이다.
도 7b는 도 7a의 방법에 대한 예시적인 응용 시나리오의 블록도이다.
도 8은 도 7a의 방법의 예시적인 회로 구현 예이다.
도 9는 CRC 검사된 서명 가능 폴라 코드의 코드워드를 수신하고 디코딩하는 장치의 블록도이다.
도 10은 CRC 검사된 서명 가능 폴라 코드의 코드워드를 인코딩하고 전송하는 장치의 블록도이다.
폴라 코드가 사용되는 때, 디코딩을 보조하도록 CRC(Cyclic Redundancy Check) 비트들이 입력 벡터에 포함될 수 있다. CRC 비트들은 송신되는 정보 비트들에 기초하여 생성된다. CRC 비트들은 신뢰도 높은 위치들(즉, 신뢰도 높은 채널을 갖는 위치들)에 포함된다. CRC 비트들은 짧은 블록 길이 내지 중간의 블록 길이에 대한 폴라 코드 성능을 향상시키기 위해 추가될 수 있다. 매우 긴 블록 길이의 폴라 코드 엔코더의 경우, CRC가 필요하지 않다. CRC 비트들이 포함되는 경우, N개 비트의 입력 벡터는 K 정보 비트, u개 비트의 CRC, 및 N-K-u 프로즌 비트로 형성된다. 도 3에 그 예가 도시된다. K개 비트의 정보 블록을 가지고 시작하여(200), 202에서 u개 비트의 CRC가 첨부되어 204에서 K개 비트의 정보 블록을 갖는 벡터, 및 u개 비트의 CRC가 생성된다. 206에서, N-K-u개의 프로즌 비트가 삽입되어 K개 비트의 정보 블록, u개 비트의 CRC 및 N-K-u개의 프로즌 비트를 갖는 N개 비트의 입력 벡터를 생성하고, 여기서 N은 2의 거듭 제곱이다. 그러면 벡터(208)는 210에서 크로네커 곱 행렬에 승산되어 N개 비트의 코드워드(212)를 생성한다.
N=16, K=8, u=2이고, 0.5의 코드 레이트에 대해 6개의 프로즌 비트가 있는 예시적인 구현예가 도 4에 도시되어 있다. 프로즌 비트는 위치들 0, 1, 2, 4, 9, 및 12에 삽입되어 있다. 디코더에서, CRC 비트들이 다른 정보 비트를 검사하는 데 사용되는 시간까지, CRC 비트들은 정보 비트들처럼 취급된다.
폴라 디코더의 특징은 일단 정보 비트가 디코딩되면, 비트는 결코 정정될 기회를 갖지 않는다는 것이다. i 단계에서 설정되었던 비트는 j 단계(j>i)에서 변경될 수 없다. 또한, 미래의 프로즌 비트들 또는 미래의 서명 비트들의 값에 대한 지식은 고려되지 않는다. 즉, 이들 미래의 비트들은, 디코더에 대해 알려져 있더라도, 현재의 정보 비트를 디코딩하는 것을 돕지 않을 것이다.
송신기가 하나 또는 몇몇 특정 수신기들에 대해서만 데이터를 전송하기를 원하는 통신 시나리오에서, 공중 상의 인코딩된 블록은 임의의 다른 목표되지 않은(non-targeted) 수신기들에 의해 수신될 수 있다. 이러한 목표되지 않은 수신기가 정보를 디코딩하는 것을 방지하기 위해, 송신기 및 목표된 수신기(들)에 의해 알려진 서명만이 인코딩된 데이터를 보호하는 데 사용된다. 즉, 목표된 수신기(들)만 데이터를 디코딩하는 데 이를 사용할 수 있는 주어진 수단으로써, 서명이 인코딩된 데이터에 "내장"된다. 예를 들어, 서명의 길이는 수십 비트에서 수백 비트가 될 수 있다. 서명이 길수록 프라이버시(privacy)를 더 제공할 수 있고, 서명 공간도 커진다. 예를 들어, 서명이 길면, 서명 공간은 수천 개 또는 수백만 개의 서명을 포함할 수 있다. 또한, 이상적으로, 이 서명 가능 기능은 상대적으로 낮은 신호 대 잡음비 환경에서 작동할 수 있다.
일부 시스템은 프라이버시를 지원하기 위해 상위 계층에서 잘 알려진 보안/암호화 프로토콜을 사용한다. 그러나, 이는 일부 상위 계층 스케줄링 리소스를 수반하고, 긴 처리 지연을 야기한다. 또한, 상위 계층 스케줄링 알고리즘은 상대적으로 낮은 SNR 조건에서 충분한 방해 전파 차단(anti-jamming) 기능을 제공하지 못할 수 있다.
상위 계층 스케줄링 리소스를 수반하는 방법의 단점을 극복하기 위해, 다른 접근법은 물리 계층에서 서명 기반 FEC 파라미터를 활용한다. 예를 들어, 터보 코드의(Turbo Code's) 인터리빙(interleaving) 또는 펑처링(puncturing)은 서명의 기능으로 만들어진다. 다른 예에서, LDPC 행렬은 어떻게든 서명의 기능이다. 이러한 접근법들은 FEC 성능에 부정적인 영향을 미치는 것뿐만 아니라, 디코더의 복잡성 및 처리 대기 시간을 증가시키는 경향이 있다. 게다가, 그들의 서명 공간은 일반적으로 매우 제한된 개수의 서명을 포함하고, 억지로 해독될 수 있다.
또 다른 접근법은 물리 계층에서 서명 기반 의사-스크램블링(Pseudo-Scrambling)의 사용을 수반한다. 이 접근법은 디-스크램블링(de-scrambling)을 위한 추가 리소스(계산 및 버퍼)를 필요로 하고, 증가된 처리 지연을 야기할 수 있다.
일부 시나리오에서, 서명은 그룹 서명과 개별 서명을 포함하는 다중 서명의 조합일 수 있다. 이 시나리오에서, 그룹 서명과 연관된 데이터 블록의 일부는 그룹의 모든 수신기에 의해 디코딩될 수 있다. 개별 서명과 연관된 데이터 블록의 일부는 이 그룹의 이 수신기에 의해서만 디코딩될 수 있다.
다중 서명을 달성하기 위한 접근법은 상위 계층 스케줄링을 수반하므로, 상위 계층 스케줄링을 위한 더 많은 리소스를 소비하고 긴 처리 시간을 야기할 수 있다. 또한, 이 방법은 긴 데이터 블록을 여러 개의 작은 블록으로 분할한다. 그러나, 하나의 블록을 여러 개의 작은 블록으로 분리하는 것은 더 작은 블록들(터보 및 LDPC)로 인해 FEC 성능(BLER 대 SNR) 저하를 야기할 수 있다.
본 발명의 일 실시예는 단일 서명 가능 폴라 코드를 제공한다. 일부 실시예들에서, 디코딩을 보조하도록 CRC(cyclic redundancy check) 비트들은 입력 벡터에 포함된다. CRC 비트들은 송신되는 정보 비트들에 기초하여 생성된다. CRC 비트들은 신뢰도 높은 위치들(즉, 신뢰도 높은 채널을 갖는 위치들)에 포함된다. CRC 비트들은 짧은 블록 길이 내지 중간 블록 길이에 대한 폴라 코드 성능을 향상시키기 위해 추가될 수 있다. 매우 긴 블록 길이의 폴라 코드 인코더의 경우, CRC가 필요하지 않을 수 있다. CRC 비트들을 갖는 서명 가능 폴라 코드는 여기서 CRC 검사된 서명 가능 폴라 코드라고 지칭된다. CRC를 갖는 실시예가 여기서 개시되었지만, 보다 일반적으로, 다른 실시예들에서, 비교적 신뢰도 높은 비트 위치들에 오류 검출 및/또는 검출을 위한 몇몇 패리티 검사 비트가 포함될 수 있다.
도 3을 참조하면, 인코더에 의한 실행을 위해 CRC 검사된 서명 가능 폴라 코드를 구현하는 방법의 순서도가 도시되어 있다. 블록(200)에서, 인코딩을 위한 K개 비트의 정보 블록이 수신되거나 그렇지 않으면 획득된다. 블록(202)에서, u개 비트의 CRC가 계산되고 삽입되어, 204에서 K개 비트의 정보 블록을 갖는 벡터, 및 u개 비트의 CRC를 생성한다. 206에서, M개의 서명 비트들이 삽입되고, N-K-u-M개의 프로즌 비트들이 삽입되어, K개 비트의 정보 블록, u개 비트의 CRC, M개의 서명 비트들, 및 N-K-u-M개의 프로즌 비트들을 갖는 N개 비트의 입력 벡터(208)를 생성하며, 여기서 N은 2의 거듭 제곱이다. 벡터(208)는 210에서 크로네커 곱 행렬에 의해 승산되어 블록(212)에서 N개 비트의 코드워드 출력을 생성한다. 크로네커 곱 행렬은
Figure pct00012
이고, 여기서 N=2m이다.
정보 비트들 및 CRC 비트들은 폴라 코드에 대한 신뢰도 높은 비트 위치들에 대응하는 위치들의 코드워드 내에 삽입된다. 송신기 및 수신기가 CRC 비트들 및 정보 비트들의 위치들을 알고 있는 한, CRC 비트들 모두는 함께 또는 종단에 있을 필요는 없다. 유사하게, 프로즌 비트들 및 서명 비트들은 폴라 코드에 대한 신뢰도 낮은 비트 위치에 삽입된다. 일부 실시예들에서, 프로즌 비트 위치들 모두는 서명 비트들을 위해 사용된다.
다양한 서명 길이가 사용될 수 있다. 서명의 길이는 수십 비트 내지 수백 비트가 될 수 있다. 서명이 길수록, 더욱 보안을 제공할 수 있다. 서명은 수천 또는 심지어 수백만 개의 고유한 서명이 존재할 수 있도록 충분히 길 수도 있다.
도 4는 도 3의 실시예가 사용될 수 있는 예시적인 시나리오를 도시하며, 여기서 송신기(350)(앨리스의 사용자 장비(UE))는 목표된 수신기(352)(밥의 UE)에 의한 수신을 목표하는 데이터를 가지며, 목표되지 않은 수신기(354)(캐롤의 UE)가 데이터를 디코딩할 수 있기를 원하지 않는다. 밥의 UE(352)를 위한 데이터 블록(356)은 CRC 검사된 서명 가능 폴라 인코딩 후에 공중을 통해 송신된다. 목표된 수신기에 서명 비트들을 알리는 것만으로, 목표되지 않은 수신기는 데이터를 디코딩할 수 없다.
N=16, K=8, u=2, 및 M=3이고, 0.5의 코드 레이트에 대해 3개의 프로즌 비트가 있는 예시적인 구현예가 도 7에 도시되어 있다. 서명 비트들은 비트 위치들 0, 1, 및 2에 삽입되어 있다. 프로즌 비트들은 위치들 4, 9, 및 12 위치에 삽입되어 있고, 정보 비트들은 위치들 3, 5, 6, 8, 10, 11, 13에 있으며, CRC 비트들은 위치들 14 및 15에 있다.
CRC 검사된 서명 가능 폴라 디코더는 종래의 폴라 디코더와 비교하여 상당한 복잡성을 요구하지 않는다. 디코더는 종래의 폴라 디코더에서 프로즌 비트들이 사용되는 것과 동일한 방식으로 정보 비트들을 디코딩하기 위해 서명 비트들을 사용한다. 이러한 서명 비트들에 대한 지식이 없으면, 디코더가 정보 비트를 성공적으로 디코딩하는 것이 거의 불가능하다. 이론 및 시뮬레이션 모두에 의해 검증된 바와 같이, 서명 비트들의 존재로 인해 BER/BLER 성능 저하가 발생하지 않는다. 또한, 강력한 방해 전파 및 오류 수정 용량(error correction capacity)이 있을 수 있다.
데이터 블록이 R=1/2~1/3인 많은 개수의 비트(예를 들어, 천 비트 정도)를 갖는 상황에서, 수백 또는 수천 개의 서명 비트를 삽입할 공간이 있어서, 강력한 프라이버시 및 방해 수용력을 초래한다.
도 8a는 올-프로즌(all-frozen) 비트 폴라 코드(즉, 프로즌 비트를 가지나 서명 비트가 없는 폴라 코드)에 대한 순차적 소거(successive-cancellation) 디코딩을 도시한다.
도 6은 비트 위치들 i=0 내지 N-1에서 N개의 비트를 갖는 CRC 검사된 서명 가능 폴라 코드워드에 대한 순차적 소거 디코딩의 디코더에서의 구현 방법의 순서도를 도시한다. 이 방법은 블록(300)에서 시작하여 프로즌 비트 정보 및 서명 비트 정보를 획득한다. 이 정보는 M 프로즌 비트 위치(집합 Frozen) 및 K 서명 비트 위치(집합 Signature), 및 프로즌 비트의 값(프로즌 비트는 일반적으로 수신기 특정되어 있지 않음, Frozenm, m=0 내지 M-1, 일반적으로 모든 수신기에 대해 0 임), 및 서명 비트들(signaturek, k=0, K-1, 수신기 특정)을 지시한다. 이 정보는 수신된 코드워드와 별도로 획득된다. 예를 들어, 이 정보는 초기 연결 설정 중에 송신기에 의해 수신기에게 통신될 수 있다. 특정 예에서, N=16, M=3, 및 K=3이고, 프로즌 비트들은 위치들 4, 9, 및 12에 있으며, 값들 0, 0, 0을 갖고, 서명 비트들은 위치들 0, 1, 2에 있고, 302에서 표시된 바와 같이, 값들 1, 0, 0을 갖는다. 디코딩은 블록(304)에서 인덱스 i=0을 설정하여, 비트 위치 0에서 시작한다. 블록(306)에서, 인덱스 i가 서명 비트 위치의 인덱스라면,
Figure pct00013
는 대응하는 알려진 서명 비트 값으로 설정된다. 블록(308)에서, 인덱스 i가 프로즌 비트 위치의 인덱스라면,
Figure pct00014
는 대응하는 알려진 프로즌 비트 값으로 설정된다. 블록(310)에서, 인덱스 I가 서명 비트 위치 또는 프로즌 비트 위치의 인덱스가 아니면, 비트 위치는 예를 들어 경로 비교 연산을 사용하여, 0 또는 1의 값으로 디코딩된다. 블록(312)에서 인덱스 i가 N-1과 동일하면, 방법은 종료한다. 그렇지 않으면, 인덱스 i는 블록(314)에서 증분되고, 방법은 블록(306)에서 다시 진행된다.
CRC 비트들은 블록들(300 내지 314)에서 디코더의 데이터 비트들과 같이 취급된다. 그러면, 비트들이 모두 데이터 비트들 및 CRC 비트들을 포함하여 디코딩되는 때, 블록(316)에서 CRC 검사가 수행된다. CRC 검사가 성공적이면, 디코딩된 데이터 비트들은 높은 확률로 정확하다.
경로 비교 블록(310)은 프로즌 비트들도 서명 비트들도 아닌 비트들에 대해서만 수행된다는 것을 알 수 있다. 도 6의 접근법은 특정 서명과 프로즌 비트 위치들에 의존하지 않는다.
본 발명의 다른 실시예는 CRC 검사된 다중 서명 가능 폴라 인코더를 제공한다. 이러한 인코더를 사용하면, 다중 서명이 삽입되고, 서로 상이한 수신기들이 서명들에 대한 지식에 따라 데이터의 서로 상이한 하위 집합들을 디코딩할 수 있다.
도 7a를 참조하면, 블록(400)에서 시작하여, K1개 비트의 제1 정보 블록 및 K2개 비트의 제2 정보 블록이 획득된다. 402에서, u1개 비트의 제1 CRC가 K1개 비트의 제1 정보 블록에 기초하여 계산되고, u2개 비트의 제2 CRC가 K2개 비트의 제2 정보 블록에 기초하여 계산되어, K1개 비트의 제1 정보 블록 및 u1개 비트의 제1 CRC, k2개 비트의 제2 정보 블록, 및 u2개 비트의 제2 CRC를 갖는 벡터(404)를 생성한다. 406에서, M1개 비트의 제1 서명이 K1개 비트의 제1 정보 블록 이전에 삽입되고, M2개 비트의 제2 서명은 K1개 비트의 제1 정보 블록 및 u1개 비트의 제1 CRC 이후에 그리고 K2개 비트의 제2 정보 블록 이전에 삽입된다. 또한, N-K1-u1-M1-K2-u2-M2개의 프로즌 비트들은 N개 비트의 입력 벡터(408)를 생성하도록 삽입되며, 여기서 N은 2의 거듭제곱이다. 블록(410)에서 벡터(408)는 크로네커 곱 행렬에 승산되어 블록(412)에서 출력(또는 저장)되는 N개 비트의 코드워드를 생성한다.
M1개 비트의 제1 서명만을 알고 있는 수신기는 K1개 비트의 제1 정보 블록의 비트들을 디코딩할 수 있다. 그것은 K2 비트의 제2 정보 블록의 비트를 디코딩할 수 없다. M1개 비트의 제1 서명 및 M2개 비트의 제2 서명 모두를 알고 있는 수신기는 모든 정보 비트를 디코딩할 수 있다. 디코딩 접근법은 도 8의 접근법(402)과 동일하지만, 모든 서명 비트를 갖지 않는 수신기는 알려지지 않은 서명 비트를 포함하는 위치 다음의 비트 위치들에 대한 디코딩을 중지할 것이다.
도 7b는 도 9a의 실시예가 사용될 수 있는 예시적인 시나리오를 도시하며, 여기서 송신기(950)(앨리스의 UE)는 제1 수신기(952)(밥의 UE)에 의한 수신을 목표로하는 데이터(960)를 가지고, 나머지 데이터(964)가 제1 수신기(952)에 의해서만 디코딩될 수 있도록 제2 수신기(954)(캐롤의 UE)에 의해 데이터(962)의 일부만을 디코딩하기를 원한다. 모든 서명 비트를 목표된 수신기(도 9b의 예에서는 밥의 UE)에 알리는 것에 의해, 목표된 수신기는 데이터(960) 전부를 디코딩할 수 있다. 단지 수신기(도 9b의 예에서 캐롤의 UE)에게 제1 서명만을 알리는 것에 의해, 그 수신기는 데이터(960)의 제1 부분(962)만을 디코딩할 수 있다.
다중 서명 접근법은 각각의 서명 비트들, 삽입된 적어도 하나의 프로즌 비트를 갖는 정보 블록들 중 하나, 및 정보 블록에 대한 CRC를 각각 포함하는 P개의 부분들을 갖는 입력 벡터를 생성함으로써, P>=2개의 정보 블록을 수용하도록 쉽게 확장될 수 있다.
서명들을 사용하는 인코더의 특정 예가 도 8에 도시되어 있으며, 여기서 N=16, K1=3, U1=2, M1=3, 및 K2=3, U2=2 및 M2=1이다. 제1 정보 블록의 경우, 비트들 0, 1, 2는 M1개 비트의 제1 서명을 포함한다. 비트들 3, 5, 6은 K1개의 정보 비트를 포함한다. 비트 7과 8은 u1개의 CRC 비트를 포함하고, 비트 4는 프로즌 비트이다. 제2 정보 블록의 경우, 비트 9는 M2개 비트의 제2 서명을 포함한다. 비트들 10, 11, 13은 K2개의 정보 비트를 포함한다. 비트 14와 15는 u2개의 CRC 비트를 포함하고, 비트 12는 프로즌 비트이다.
일부 구현에서 실현될 수 있는 CRC 검사된 서명 가능 폴라 코드의 장점은 다음과 같다.
서명 가능 통신을 달성하기 위한 상위 계층 암호화 및 스케줄링 프로토콜을 포함하지 않음,
서명 탐지를 지원하기 위해 여분의 연산 리소스가 추가되지 않음,
서명을 탐지하기 위한 여분의 대기 시간이 추가되지 않음,
서명의 존재로 인한 폴라 BER/BLER 성능 손실 없음,
서명의 존재와 서명의 크기가 탐지하기가 어려움,
큰 서명 크기가 수용될 수 있음,
각 서명이 정보의 일부와 연관되어 있는 다중 서명이 지원됨.
CRC 검사된 서명 가능 폴라 코드는 8개의 튜플(N, K, F, vF , S, vS , C, vC )에 의해 완전히 지정될 수 있다.
N은 비트들 내의 코드 길이(또는 블록 길이)이고,
K는 코드워드(또는 코드 차원) 당 인코딩된 정보 비트들의 개수이다.
vF 는 길이 Nf(프로즌 비트)의 이진 벡터이고, F는 {0, 1, . . . , N-1}(프로즌 비트 위치들)로부터의 N-K 인덱스의 하위 집합이다.
vS 는 길이 Ns(서명 비트)의 이진 벡터이고, S는 {0, 1, . . . , N-1}(서명 비트 위치들)로부터의 N-K 인덱스의 하위 집합이다.
vC 는 길이 Nc(CRC 비트)의 이진 벡터이고, C는 {0, 1, . . . , N-1}(CRC 비트 위치들)로부터의 N-K 인덱스의 하위 집합이다.
여기서 Nf + Ns + Nc=N-K이고, I={0, 1,. . . , N-1}\(F, S, C)는 정보 비트 인덱스에 대응한다는 것을 유의한다.
상기에서, K + C개의 비트 위치들은 폴라 코드에 대한 신뢰도 높은 비트 위치에 대응하고, Nf + Nc개의 비트 위치들은 폴라 코드에 대한 신뢰도 낮은 비트 위치에 대응한다. CRC가 없는 구현은 신뢰도 높은 비트 위치들 전부를 정보 비트들로서 사용함으로써 달성된다. 프로즌 비트가 없는 구현은 신뢰도 낮은 비트 위치 전부를 서명 비트들로서 사용하여 구현되지만, 서명 비트들은 프로즌 비트들과 동일하게 기능한다는 것을 유의해야 한다. 차이점은 모든 수신기가 서명 비트들을 인식하지 못한다는 것이다.
벡터 x로부터의 인덱스 A의 임의의 하위 집합이 주어지면, 대응하는 하위 벡터는 x A 로 표시된다.
(N, K, F, vF, S, vS, C, vC) 폴라 코드에 대해, 길이 K의 정보 비트 벡터 u에 대한 인코딩 연산이 이제 설명될 것이다. m=log2(N)이라 하면,
Figure pct00015
는 시드 행렬 F의 m배 크로네커 곱이고, 여기서 F는
Figure pct00016
이다.
그런 다음 코드워드가 다음과 같이 생성된다.
x=G d, 여기서 d는 열 벡터 ∈ {0, 1}N such that dF=vF 및 dI=u, dC=vC 및 dS=vS.
또는 x=d G T, 여기서 ()T는 전치 행렬을 지시하고, d는 행 백터 ∈ {0, 1} N such that dF=vF 및 dI=u, dC=vC 및 dS=vS.
동등하게, 시드 행렬이 상술한 예에서와 같으면,
x=d G, 그리고 d 행 벡터 ∈ {0, 1} N such that dF=vF 및 dI=u, dC=vC 및 dS=vS.
서명 가능하지 않은 폴라 코드들에서, 프로즌 비트 위치들의 집합 F(즉, 신뢰도 낮은 비트 위치들)의 선택은 종종 폴라 코드 구성으로 지칭되는 폴라 코드 인코딩의 단계이다. 예를 들어, 이전에 언급한 Arikan의 논문을 참조한다. 보다 일반적으로, 폴라 코드의 노이즈 비트 위치들의 집합을 선택하는 임의의 방법이 서명 비트들, 또는 서명 비트들과 프로즌 비트들에 사용될 위치들의 집합을 선택하는 데 대신 사용될 수 있다. 이전에 언급한 바와 같이, 일부의 경우에서, 모든 프로즌 비트 위치가 서명 비트들에 사용된다. 이러한 응용은 특정 프로즌 비트 위치/서명 비트 위치들에만 국한되지 않는다. 그러나, 이렇게 선택된 위치들의 집합 내에서, 주어진 서명 비트는 주어진 서명 비트와 연관된 정보 비트들 이전에 포함되어야 한다. 또한, 포함되는 때, CRC 비트들이 폴라 코드 신뢰성 높은 비트 위치들에 배치된다. 위에 언급된 특정 시드 행렬을 기반으로 하는 크로네커 곱 행렬은 폴라 코드 생성자 행렬의 특정 예이다. 보다 일반적으로, 신뢰도 높은 위치들과 신뢰도 낮은 위치들을 갖는 코드워드를 생성하는 임의의 폴라 코드 생성자 행렬이 사용될 수 있다. 일부 실시예에서, 폴라 코드 생성자 행렬은 상이한 시드 행렬의 크로네커 곱 행렬에 기초한다. 예를 들어, 시드 행렬은 3x3 또는 5x5와 같은 소수 차원 행렬일 수 있다. 시드 행렬은 이진(binary) 또는 이진이 아닐 수 있다.
보다 일반적으로, 설명된 방법과 수학적으로 동등한 임의의 인코딩 방법이 사용될 수 있다. 예를 들어, 일단 코드워드 집합이 여기서 설명된 바와 같이 결정되면, 당 업계에 공지된 많은 상이한 인코더 구조가 입력 데이터를 인코딩하여 코드워드를 생성하는 데 사용될 수 있다. 전형적으로, 여기에 기술된 인코더는 다른 컴포넌트를 포함하는 장치의 일부로서 포함된다. 예를 들어, 이들은 인코더에 의해 출력된 비트를 변조하여 심볼들을 생성하는 변조기 및 무선 채널과 같은 채널을 통해 심볼들을 송신하는 송신기를 포함할 수 있다. 유사한 역방향 기능은 디코더와 함께 수신기 내에 존재할 것이다.
도 9는 코드워드들을 수신하고 디코딩하는 장치의 블록도이다. 장치(1100)는 무선 채널로부터 신호를 수신하기 위해 안테나(1102)에 연결된 수신기(1104), 및 디코더(1106)를 포함한다. 메모리(1108)는 디코더(1106)에 연결된다. 일부 실시예에서, 수신기(1104)는 복조기, 증폭기, 및/또는 RF 수신 체인의 다른 컴포넌트를 포함한다. 수신기(1104)는 폴라 코드의 코드워드에 기초한 워드(word)를 안테나(1102)를 통해 수신한다. 디코딩된 비트들은 더 많은 수신 처리를 위해 1120에서 출력된다.
디코더(1106)는 여기서 개시된 바와 같이 수신된 워드의 비트들을 추정하도록 구성된, 프로세서와 같은, 회로로 구현된다. 메모리(1108)는 하나 이상의 고체 상태(solid-state) 메모리 장치 및/또는 이동 가능하고 착탈식 저장 매체를 갖는 메모리 장치를 포함할 수 있다. 디코더(1106)의 프로세서 기반 구현에서, 디코딩 동작을 수행하도록 프로세서를 구성하는 프로세서 실행 가능 명령은 비 일시적 프로세서 판독 가능 매체에 저장된다. 비 일시적인 매체는 메모리(1108)에 대해 사용된 동일한 메모리 장치(들) 또는 하나 이상의 개별 메모리 장치를 포함할 수 있다. 도 6의 디코딩 방법은, 디코더(1106) 및 메모리(1108)의 하나의 가능한 구현을 나타낸다.
메모리(1008)는 디코더(1106)의 프로세싱 요소에 의한 프로세싱 결과를 저장하는 데 사용될 수 있다. 디코더(1106)는 또한 프로세싱 요소들과 메모리(1008) 사이에 연결된 어드레스 멀티플렉서를 포함할 수 있다. 일 실시예에서, 디코더(1106)는 프로세싱 요소에 의한 프로세싱의 결과를 메모리(1008) 내의, 단일 메모리 액세스 동작에서 후속 계산을 위한 각각의 프로세싱 요소에 입력을 제공하도록 각각 액세스 가능한, 각각의 메모리 영역에 저장하도록 구성된다. 다른 실시예는 수신 장치 컴포넌트의 동작에서 더 많거나, 더 적거나, 또는 상이한 컴포넌트 및/또는 변형을 포함할 수 있다.
특정 예에서, 디코더(1106)는 적어도 하나의 서명 비트를, 알려진 서명 비트 값을 갖는 프로즌 비트로서 처리하여, 수신된 코드워드의 폴라 코드 디코딩을 수행하도록 구성된 폴라 코드 디코더(1116)를 포함한다. 장치는 코드워드를 수신하는 것과는 별도로 서명 가능 폴라 코드에서 사용된 서명 비트들에 관한 정보를 수신하도록 구성될 수 있다. CRC가 사용되는 경우, 디코더(1106)는 CRC 검사를 사용하여 디코딩 결과를 검증하도록 구성된 CRC 체커(1112)를 포함한다.
도 10은 코드워드를 인코딩하고 송신하기 위한 예시적인 장치의 블록도이다. 장치(1200)는 송신기(1206)에 연결된 인코더(1204)를 포함한다. 인코더(1204)는 서명 가능 폴라 코드 또는 CRC 검사 서명 가능 폴라 코드를 사용하여, 입력 비트 스트림(1202)을 인코딩하도록 구성된 회로로 구현된다. 도시된 실시예에서, 장치(1200)는 또한 무선 채널을 통해 신호를 송신하기 위해, 송신기(1206)에 연결된 안테나(1208)를 포함한다. 일부 실시예들에서, 송신기(1206)는 변조기, 증폭기, 및/또는 RF 송신 체인의 다른 컴포넌트들을 포함한다.
일부 실시예에서, 장치(1200) 및 도 11의 유사한 장치(1100)는, 도 12의 인코더(1204)의 동작을 구현 및/또는 제어하기 위해, 도 11의 디코더(1106)의 동작을 구현 및/또는 제어하기 위해, 및/또는 그렇지 않으면 여기서 설명된 방법들의 실행을 제어하기 위해, 프로세서에 의한 실행을 위한 명령을 포함하는 비 일시적 컴퓨터 판독 가능 매체를 포함한다. 일부 실시예에서, 프로세서는 범용 컴퓨터 하드웨어 플랫폼의 컴포넌트일 수 있다. 다른 실시예에서, 프로세서는 특수 목적 하드웨어 플랫폼의 컴포넌트일 수 있다. 예를 들어, 프로세서는 내장형 프로세서일 수 있고, 명령은 펌웨어로서 제공될 수 있다. 일부 실시예는 하드웨어만을 사용하여 구현될 수 있다. 일부 실시예에서, 프로세서에 의한 실행을 위한 명령은 소프트웨어 제품의 형태로 구현될 수 있다. 소프트웨어 제품은 비 휘발성 또는 비 일시적 저장 매체에 저장될 수 있으며, 이는 예를 들어 CD-ROM(compact disc read-only memory), USB(universal serial bus) 플래시 디스크, 또는 착탈식 하드 디스크일 수 있다.
통신 장비는 장치(1100), 장치(1200), 또는 송신기와 수신기 모두 및 인코더와 디코더 모두를 포함할 수 있다. 그러한 통신 장비는 사용자 장비 또는 통신 네트워크 장비일 수 있다. 특정 예에서, 인코더(1204)는 폴라 인코딩을 위한 N개 비트의 입력 벡터를 생성하도록 구성된 입력 벡터 생성기(1210)를 포함하고, 입력 벡터는 적어도 하나의 정보 비트를 각각의 폴라 코드 신뢰성 높은 비트 위치에 삽입하고, 적어도 하나의 서명 비트를 각각의 폴라 코드 신뢰도 낮은 비트 위치에 삽입함으로써, 폴라 코드 신뢰도 높은 비트 위치들 및 폴라 코드 신뢰도 낮은 비트 위치들을 갖고, 여기서 N=2m, 여기서 m>=2이다. 인코더(1202)는 또한 서명 가능 폴라 코드워드를 생성하기 위해 폴라 코드 생성자 행렬에 입력 벡터를 승산하도록 구성된 폴라 코드 인코더(1214)를 포함한다. 송신기(1206)는 서명 가능 폴라 코드워드를 송신한다. 부가적으로 또는 대안으로, 서명 가능 폴라 코드워드를 저장하기 위한 메모리(미도시)가 존재할 수 있다.
CRC를 포함하는 실시예에서, 장치는 또한 u개 비트의 CRC를 생성하기 위해 K개의 정보 비트를 처리하도록 구성된 CRC 프로세서(1214)를 포함하며, 여기서 u>=1이다. 이 경우, 입력 벡터 생성기(1210)는 u개의 CRC 비트 각각을 각각의 폴라 코드 신뢰 비트 위치에 삽입하여 N개 비트의 입력 벡터를 생성한다.
일부 실시예에서, 입력 벡터 생성기는 CRC의 유무에 관계없이, 이전에 기술된 다중 서명 접근 방식을 사용한다.
일부 실시예들의 이전 설명은 당업자가 본 개시에 따른 장치, 방법, 또는 프로세서 판독 가능 매체를 제조 또는 사용할 수 있도록 제공된다. 이러한 실시예들에 대한 다양한 변경들이 당업자에게 용이하게 명백할 것이며, 본 명세서에 설명된 방법들 및 장치들의 일반적인 원리들은 다른 실시예들에 적용될 수 있다. 따라서, 본 개시는 본 명세서에 도시된 실시예들에 한정되는 것으로 의도되지 않고, 본 명세서에 개시된 원리들 및 신규한 특징들에 부합하는 가장 넓은 범위에 따른다.

Claims (24)

  1. 인코더에서의 방법으로서,
    폴라 인코딩을 위한, 폴라 코드 신뢰도 높은 비트 위치들 및 폴라 코드 신뢰도 낮은 비트 위치들을 포함하는 N비트 입력 벡터를, 각 폴라 코드 신뢰도 낮은 비트 위치에 적어도 하나의 정보 비트 각각을 삽입하고, 각 폴라 코드 신뢰도 낮은 비트 위치에 적어도 하나의 서명 비트 각각을 삽입하여, 생성하는 단계,
    상기 N비트 입력 벡터에 폴라 코드 생성자 행렬을 승산하여 폴라 코드 코드워드를 생성하는 단계, 그리고
    상기 폴라 코드 코드워드를 송신하거나 또는 저장하는 단계
    를 포함하고,
    상기 N=2m이고, m은 2 이상인,
    방법.
  2. 제1항에 있어서,
    상기 N비트 입력 벡터에 폴라 코드 생성자 행렬을 승산하여 폴라 코드 코드워드를 생성하는 단계는,
    상기 N비트 입력 벡터를 처리하여, 상기 폴라 코드워드를 생성하도록, 상기 입력 벡터를 행 벡터로서 m배 크로네커(Kronecker) 곱 행렬
    Figure pct00017
    에 승산하는 것과 동일한 결과를 생성하거나 - 여기서, G 2 =
    Figure pct00018
    임 -, 또는
    상기 폴라 코드워드를 생성하도록, 입력 벡터를 열 벡터로서 m배 크로네커 곱 행렬
    Figure pct00019
    에 승산하는 것과 동일한 결과를 생성하는 단계 - 여기서, G 2 =
    Figure pct00020
    임-,
    를 포함하는,
    방법.
  3. 제1항 또는 제2항에 있어서,
    적어도 하나의 프로즌(frozen) 비트를 폴라 코드의 신뢰도 낮은 비트 위치에 삽입하는 단계를 더 포함하는 방법.
  4. 제1항에 있어서,
    상기 적어도 하나의 정보 비트는 K개의 정보 비트를 포함하고,
    상기 방법은,
    상기 폴라 코드워드가 CRC 검사된 폴라 코드워드가 될 수 있도록, 상기 K개의 정보 비트를 처리하여 u개 비트의 CRC를 생성하는 단계, 그리고 각 폴라 코드 신뢰도 높은 비트 위치에 상기 u CRC 비트 각각을 삽입하여 상기 N비트 입력 벡터를 생성하는 단계를 더 포함하고,
    K>=1이고,
    u>=1인,
    방법.
  5. 제4항에 있어서,
    폴라 코드 신뢰도 낮은 비트 위치에 적어도 하나의 프로즌 비트를 삽입하는 단계를 더 포함하는 방법.
  6. 제5항에 있어서,
    상기 N비트 입력 벡터는 M개의 서명 비트, 상기 K개의 정보 비트, 및 적어도 하나의 프로즌 비트를 갖는 u개의 CRC 비트를 갖고,
    N = 2m이며, m>=2이고, 프로즌 비트의 개수는 N-K-u-M인,
    방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 적어도 하나의 서명 비트를 상기 코드워드의 송신과는 별도로 수신기에 전달하는 단계를 더 포함하는 방법.
  8. 인코더에서의 방법으로서,
    P개의 정보 블록 각각에 대해, 입력 벡터의 각 부분을 생성하고, 상기 입력 벡터를 생성하도록 상기 각 부분을 결합하여 상기 입력 벡터를 생성하는 단계,
    상기 입력 벡터에 폴라 코드 생성자 행렬을 승산하여 폴라 코드 코드워드를 생성하는 단계, 그리고
    상기 폴라 코드 코드워드를 송신하거나 또는 저장하는 단계
    를 포함하고,
    상기 각 부분은 적어도 하나의 서명 비트의 각 세트로 시작하고 또한 상기 정보 블록을 포함하며, 상기 서명 비트들의 세트들 각각은 서로 상이하고,
    P>=2인,
    방법.
  9. 제8항에 있어서,
    상기 입력 벡터를 생성하는 단계는,
    각 정보 블록을 처리하여 CRC 비트들의 각 세트를 생성하는 단계, 그리고
    상기 P개의 정보 블록 각각에 대해, 상기 입력 벡터의 각 부분에 상기 CRC 비트들의 각 세트를 포함시키는 단계를 포함하는
    방법.
  10. 제9항에 있어서,
    P=2이고,
    상기 각 정보 블록을 처리하여 CRC 비트들의 각 세트를 생성하는 단계는.
    상기 입력 벡터가, M1개의 서명 비트, 상기 K1개의 정보 비트, 및 u1개의 CRC 비트와 적어도 하나의 프로즌 비트를 포함하는 제1 부분, 및 M2개의 서명 비트, K2개의 정보 비트, u2개의 CRC 비트와 적어도 하나의 프로즌 비트를 포함하는 제2 부분을 갖는 N비트 입력 벡터를 포함할 수 있도록, K1개의 정보 비트를 처리하여 u1개 비트의 CRC를 생성하는 단계, 그리고
    K2개의 정보 비트들을 처리하여 u2개 비트의 CRC를 생성하는 단계를 포함하고,
    N = 2m이고, m>=3인,
    방법.
  11. 제10항에 있어서,
    상기 M1개의 서명 비트를 제1 수신기에 전달하는 단계, 그리고
    상기 M1개의 서명 비트와 상기 M2개의 서명 비트를 제2 수신기에 전달하는 단계
    를 더 포함하는 방법.
  12. 디코더에서의 방법으로서,
    폴라 코드로 인코딩된 코드워드를 수신하는 단계 - 상기 폴라 코드는 적어도 하나의 프로즌 비트가 상기 디코더에 특정한 대응하는 적어도 하나의 서명 비트로 대체된 폴라 코드로서, 상기 코드워드를 수신하는 것과 별도로 상기 디코더에 알려짐 -, 그리고
    상기 적어도 하나의 프로즌 비트를 상기 대응하는 적어도 하나의 서명 비트 값과 동일하게 설정하여 상기 수신된 코드워드의 디코딩을 수행하는 단계
    를 포함하는 방법.
  13. 제12항에 있어서,
    상기 코드워드를 수신하는 것과는 별도로 상기 폴라 코드에서 사용된 서명 비트에 대한 정보를 수신하는 단계를 더 포함하는 방법.
  14. 제12항에 있어서,
    상기 코드워드는 CRC 검사된 서명 가능 폴라 코드로 인코딩되었고,
    상기 방법은 CRC 검사를 사용하여 디코딩의 결과를 검증하는 단계를 더 포함하는,
    방법.
  15. 폴라 인코딩을 위한, 폴라 코드 신뢰도 높은 비트 위치들 및 폴라 코드 신뢰도 낮은 비트 위치들을 포함하는 N비트 입력 벡터를, 각 폴라 코드 신뢰도 낮은 비트 위치에 적어도 하나의 정보 비트 각각을 삽입하고 각 폴라 코드 신뢰도 낮은 비트 위치에 적어도 하나의 서명 비트 각각을 삽입하여, 생성하도록 구성된 입력 벡터 생성기, 그리고
    폴라 코드워드를 생성하도록 상기 N비트 입력 벡터에 폴라 코드 생성자 행렬을 승산하도록 구성된 폴라 코드 인코더
    를 포함하는 장치.
  16. 제15항에 있어서,
    상기 폴라 코드 코드워드를 송신하기 위한 송신기, 또는 상기 폴라 코드 코드워드를 저장하기 위한 메모리를 더 포함하는 장치.
  17. 제15항에 있어서,
    상기 적어도 하나의 정보 비트는 K개의 정보 비트를 포함하고,
    상기 장치는,
    u개 비트의 CRC를 생성하도록 상기 K개의 정보 비트를 처리하도록 구성된 CRC 프로세서를 더 포함하고,
    상기 입력 벡터 생성기는 각 폴라 코드 신뢰도 높은 비트 위치에 상기 u비트 CRC 비트 각각을 삽입하여 상기 N비트 입력 벡터를 생성하는,
    장치.
  18. 제17항에 있어서,
    상기 N비트 입력 벡터는 M개의 서명 비트, 상기 K개의 정보 비트, 및 적어도 하나의 프로즌 비트를 갖는 u개의 CRC 비트를 갖고, N = 2m이며, m>=2이고,
    프로즌 비트의 개수는 N-K-u-M인,
    장치.
  19. 제16항에 있어서,
    상기 송신기는 상기 적어도 하나의 M 서명 비트를 상기 코드워드의 송신과는 별도로 수신기에 전달하도록 구성된,
    장치.
  20. P개의 정보 블록 각각에 대해, 입력 벡터의 각 부분을 생성하고, 상기 입력 벡터를 생성하도록 상기 각 부분을 결합하여, 폴라 코드 인코딩을 위한 N비트 입력 벡터를 생성하도록 구성된 입력 벡터 생성기, 그리고
    폴라 코드 코드워드를 생성하도록 상기 입력 벡터에 폴라 코드 생성자 행렬을 승산하도록 구성된 폴라 코드 인코더
    를 포함하고,
    P>=2이며,
    상기 각 부분은 적어도 하나의 서명 비트의 각 세트로 시작하고 정보 블록도 포함하며, 상기 서명 비트들의 세트들 각각은 서로 상이한,
    장치.
  21. 제20항에 있어서,
    CRC 비트들의 각 세트를 생성하도록 각 정보 블록을 처리하도록 구성된 CRC 프로세서를 더 포함하고,
    상기 입력 벡터 생성기는 상기 입력 벡터의 각 부분 내의 상기 P개의 정보 블록 각각에 대한 상기 CRC 비트들의 각 세트를 포함하는,
    장치.
  22. 폴라 코드로 인코딩된 코드워드를 수신하기 위한 수신기, 그리고
    적어도 하나의 서명 비트를 알려진 서명 비트 값을 갖는 프로즌 비트로서 처리하여 상기 수신된 코드워드를 폴라 코드 디코딩하도록 구성된 디코더
    를 포함하는 장치.
  23. 제22항에 있어서,
    상기 코드워드를 수신하는 것과는 별도로 상기 폴라 코드에서 사용된 서명 비트에 대한 정보를 수신하도록 더 구성된,
    장치.
  24. 제22항에 있어서,
    CRC 검사를 사용하여 디코딩의 결과를 검증하도록 구성된 CRC 체커(checker)
    를 더 포함하는 장치.
KR1020187018283A 2015-12-01 2016-12-01 서명 가능 폴라 인코더 및 디코더 KR102094719B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562261590P 2015-12-01 2015-12-01
US62/261,590 2015-12-01
US15/364,521 2016-11-30
US15/364,521 US10581462B2 (en) 2015-12-01 2016-11-30 Signature-enabled polar encoder and decoder
PCT/CN2016/108234 WO2017092693A1 (en) 2015-12-01 2016-12-01 Signature-enabled polar encoder and decoder

Publications (2)

Publication Number Publication Date
KR20180087375A true KR20180087375A (ko) 2018-08-01
KR102094719B1 KR102094719B1 (ko) 2020-03-30

Family

ID=58778265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187018283A KR102094719B1 (ko) 2015-12-01 2016-12-01 서명 가능 폴라 인코더 및 디코더

Country Status (6)

Country Link
US (3) US10581462B2 (ko)
EP (2) EP3371890B1 (ko)
JP (1) JP6584036B2 (ko)
KR (1) KR102094719B1 (ko)
CN (2) CN108352844B (ko)
WO (1) WO2017092693A1 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
US10581462B2 (en) * 2015-12-01 2020-03-03 Huawei Technologies Co., Ltd. Signature-enabled polar encoder and decoder
TW201733322A (zh) * 2015-12-14 2017-09-16 Idac控股公司 使用極化碼凍結位元之wtru識別
US11043966B2 (en) 2016-05-11 2021-06-22 Qualcomm Incorporated Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes
US10454499B2 (en) 2016-05-12 2019-10-22 Qualcomm Incorporated Enhanced puncturing and low-density parity-check (LDPC) code structure
US10291354B2 (en) 2016-06-14 2019-05-14 Qualcomm Incorporated High performance, flexible, and compact low-density parity-check (LDPC) code
KR20180022175A (ko) * 2016-08-23 2018-03-06 에스케이하이닉스 주식회사 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법
WO2018101805A1 (ko) * 2016-12-02 2018-06-07 엘지전자 주식회사 단말이 디코딩을 수행하는 방법 및 그 방법을 수행하는 단말
CN108289006B (zh) * 2017-01-09 2021-07-16 上海诺基亚贝尔股份有限公司 用于通信系统中的数据处理的方法和设备
CN115664583A (zh) 2017-01-09 2023-01-31 中兴通讯股份有限公司 一种数据处理方法和装置
SG10202103188RA (en) * 2017-01-09 2021-04-29 Mediatek Inc Broadcast channel enhancement with polar code
JP6866473B2 (ja) * 2017-02-10 2021-04-28 テレフオンアクチーボラゲット エルエム エリクソン（パブル） ポーラ符号のための循環バッファレートマッチング
CN114598424A (zh) 2017-02-15 2022-06-07 中兴通讯股份有限公司 一种数据处理方法及装置
WO2018170834A1 (en) 2017-03-23 2018-09-27 Qualcomm Incorporated Parity bit channel assignment for polar coding
US11211948B2 (en) * 2017-06-06 2021-12-28 Telefonaktiebolaget Lm Ericsson (Publ) Distributed CRC-assisted polar code construction
KR102452618B1 (ko) * 2017-06-08 2022-10-11 삼성전자주식회사 미리 정의된 정보를 사용하는 폴라 인코딩 및 디코딩
DE102018113351A1 (de) * 2017-06-08 2018-12-13 Samsung Electronics Co., Ltd. Polares Codieren und Decodieren unter Verwendung von vordefinierten Informationen
CN107231215B (zh) * 2017-06-18 2020-04-14 北京理工大学 一种并行信道下基于极化码的安全传输方法
GB201711055D0 (en) * 2017-07-10 2017-08-23 Accelercomm Ltd Electronic device with bit pattern generation, integrated circuit and method for polar coding
CN114095123A (zh) 2017-08-02 2022-02-25 华为技术有限公司 一种Polar码编码方法及装置
KR102521141B1 (ko) 2017-08-04 2023-04-12 퀄컴 인코포레이티드 폴라 코드를 위한 효율적인 인터리버 설계
CN110572239A (zh) 2017-08-04 2019-12-13 华为技术有限公司 极化码的编译码方法、装置及设备
CN109391347B (zh) * 2017-08-07 2021-10-22 华为技术有限公司 编译码方法及装置
US10536240B2 (en) 2017-08-07 2020-01-14 Huawei Technologies Co., Ltd. Channel encoding method and apparatus in wireless communications
US10903938B2 (en) * 2017-08-21 2021-01-26 Mediatek Inc. Techniques of additional bit freezing for polar codes with rate matching
KR102409208B1 (ko) 2017-08-23 2022-06-15 삼성전자주식회사 무선 통신 시스템에서 극 부호를 결정하기 위한 장치 및 방법
US10594439B2 (en) 2017-09-08 2020-03-17 Huawei Technologies Co., Ltd. Channel encoding method and apparatus in wireless communications to output a polar encoded bit sequence
CN108418658B (zh) * 2017-09-08 2019-03-26 华为技术有限公司 编码方法及装置
CN107659381B (zh) * 2017-09-08 2023-11-17 华为技术有限公司 编译码方法及装置
EP3635890B1 (en) * 2017-09-11 2023-08-09 Huawei Technologies Co., Ltd. Methods and apparatus for polar encoding of information comprising bits used to indicate a version of encoded codeword
CN109600197B (zh) * 2017-09-30 2023-04-07 华为技术有限公司 极性码的编码方法和编码装置
WO2019095190A1 (en) * 2017-11-16 2019-05-23 Qualcomm Incorporated Reduced overhead error detection code design for decoding a codeword
US11750320B2 (en) 2017-11-29 2023-09-05 Ntt Docomo, Inc. Communication apparatus and decoding method
US11012093B2 (en) 2017-12-05 2021-05-18 Cankaya Universitesi High-speed decoder for polar codes
CN108092672B (zh) * 2018-01-15 2021-03-19 中国传媒大学 一种基于折叠调度的bp译码方法
US10608669B2 (en) 2018-02-16 2020-03-31 At&T Intellectual Property I, L.P. Performance of data channel using polar codes for a wireless communication system
CN112640314B (zh) * 2018-09-13 2024-04-09 华为技术有限公司 用于在乘积码和分量极化码之间映射冻结集的装置和方法
CN109361405B (zh) * 2018-09-14 2021-09-21 北京理工大学 一种基于素数码交织及极码编码的传输系统及方法
CN111835474B (zh) * 2019-04-19 2021-07-23 大唐移动通信设备有限公司 一种基于pbch的信号处理方法及装置
CN110061815A (zh) * 2019-04-28 2019-07-26 中国石油大学(华东) 一种采用分段策略的极化码译码方法
US11063614B1 (en) 2019-11-21 2021-07-13 Cadence Design Systems, Inc. Polar decoder processor
US20230041939A1 (en) * 2020-01-20 2023-02-09 Nokia Technologies Oy Data privacy protection based polar coding
US11922179B2 (en) * 2020-03-04 2024-03-05 Red Hat, Inc. Migrating software and system settings between computing environments
JPWO2022145057A1 (ko) * 2021-01-04 2022-07-07

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130001494A (ko) * 2011-06-27 2013-01-04 전북대학교산학협력단 폴라 코드 시퀀스를 이용한 디코딩 방법
KR20140077492A (ko) * 2012-12-14 2014-06-24 삼성전자주식회사 Crc 부호와 극 부호에 의한 부호화 방법 및 장치

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8200207A (nl) * 1982-01-21 1983-08-16 Philips Nv Werkwijze met foutkorrektie voor het overdragen van blokken databits, een inrichting voor het uitvoeren van een dergelijke werkwijze, een dekodeur voor gebruik bij een dergelijke werkwijze, en een inrichting bevattende een dergelijke dekodeur.
US5353352A (en) * 1992-04-10 1994-10-04 Ericsson Ge Mobile Communications Inc. Multiple access coding for radio communications
WO2002065648A1 (en) * 2001-02-15 2002-08-22 Samsung Electronics Co., Ltd Apparatus and method for coding/decoding channels in a mobile communication system
US6950979B2 (en) * 2003-03-20 2005-09-27 Arraycomm Inc. Low complexity encoder and decoder
GB2461904B (en) 2008-07-17 2011-02-02 Martin Tomlinson Handoff communication system for internet radio
CN102035626B (zh) * 2009-09-30 2013-06-12 华为技术有限公司 一种获取预编码矩阵指示的方法和装置
CA2743738A1 (en) * 2010-06-18 2011-12-18 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry, Through The Communications Research Centre Canada Multilayer decoding using persistent bits
WO2013062548A1 (en) * 2011-10-27 2013-05-02 Empire Technology Development Llc Low complexity and power efficient error correction coding schemes
US9176927B2 (en) * 2011-11-08 2015-11-03 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and systems for decoding polar codes
CN103220001B (zh) * 2012-01-20 2016-09-07 华为技术有限公司 与循环冗余校验级联的极性码的译码方法和译码装置
US8347186B1 (en) * 2012-04-19 2013-01-01 Polaran Yazilim Bilisim Danismanlik Ithalat Ihracat Sanayi Ticaret Limited Sirketi Method and system for error correction in transmitting data using low complexity systematic encoder
KR101919934B1 (ko) 2012-04-19 2018-11-20 삼성전자주식회사 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법 및 극 부호화된 부호어를 불휘발성 메모리 장치의 멀티 비트 데이터에 매핑하는 매핑 패턴을 선택하는 매핑 패턴 선택 방법
CN102694625B (zh) * 2012-06-15 2014-11-12 北京邮电大学 一种循环冗余校验辅助的极化码译码方法
US9503126B2 (en) * 2012-07-11 2016-11-22 The Regents Of The University Of California ECC polar coding and list decoding methods and codecs
WO2014021837A1 (en) * 2012-07-31 2014-02-06 Empire Technology Development Llc Entropy coding and decoding using polar codes
KR102015121B1 (ko) * 2012-10-17 2019-08-28 삼성전자주식회사 불휘발성 메모리 장치를 제어하도록 구성되는 컨트롤러 및 컨트롤러의 동작 방법
CN107659384A (zh) * 2012-11-16 2018-02-02 华为技术有限公司 数据处理的方法和装置
KR102007770B1 (ko) 2012-12-14 2019-08-06 삼성전자주식회사 패킷의 부호화 방법과 그 복호화 장치 및 방법
US9083387B2 (en) * 2012-12-18 2015-07-14 Samsung Electronics Co., Ltd. Communication system with compound coding mechanism and method of operation thereof
CN103023618B (zh) * 2013-01-11 2015-04-22 北京邮电大学 一种任意码长的极化编码方法
US9362956B2 (en) * 2013-01-23 2016-06-07 Samsung Electronics Co., Ltd. Method and system for encoding and decoding data using concatenated polar codes
CN103973314A (zh) * 2013-01-24 2014-08-06 中国科学院声学研究所 一种基于ldpc的信号编解码方法、及接收端和发送端
CN104124979B (zh) 2013-04-27 2018-04-17 华为技术有限公司 极性码的译码方法和译码装置
CN104219019B (zh) 2013-05-31 2021-06-22 华为技术有限公司 编码方法及编码设备
CN103414540A (zh) * 2013-08-14 2013-11-27 南京邮电大学 一种基于Polar码的退化窃听信道速率兼容方法
US9007241B2 (en) * 2013-09-16 2015-04-14 Seagate Technology Llc Reduced polar codes
CN103746708A (zh) * 2013-10-25 2014-04-23 中国农业大学 一种Polar-LDPC级联码的构造方法
US9317365B2 (en) * 2014-03-06 2016-04-19 Seagate Technology Llc Soft decoding of polar codes
KR102128471B1 (ko) 2014-03-11 2020-06-30 삼성전자주식회사 폴라 부호의 리스트 복호 방법 및 이를 적용한 메모리 시스템
BR112016021434A2 (pt) 2014-03-19 2017-08-15 Huawei Tech Co Ltd Método de equiparação de taxa de código polar e aparelho de equiparação de taxa
CN103957015B (zh) 2014-05-12 2017-02-01 福州大学 用于ldpc码解码的非均匀量化编码方法及其在解码器的应用
US20150333775A1 (en) * 2014-05-15 2015-11-19 Broadcom Corporation Frozen-Bit Selection for a Polar Code Decoder
US10193578B2 (en) 2014-07-10 2019-01-29 The Royal Institution For The Advancement Of Learning / Mcgill University Flexible polar encoders and decoders
EP3226422B1 (en) 2014-12-22 2019-02-27 Huawei Technologies Co. Ltd. Polar code coding method and coding device
US10581462B2 (en) * 2015-12-01 2020-03-03 Huawei Technologies Co., Ltd. Signature-enabled polar encoder and decoder

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130001494A (ko) * 2011-06-27 2013-01-04 전북대학교산학협력단 폴라 코드 시퀀스를 이용한 디코딩 방법
KR20140077492A (ko) * 2012-12-14 2014-06-24 삼성전자주식회사 Crc 부호와 극 부호에 의한 부호화 방법 및 장치

Also Published As

Publication number Publication date
EP3371890A4 (en) 2018-11-21
US10680651B2 (en) 2020-06-09
US20180375532A1 (en) 2018-12-27
CN108352844A (zh) 2018-07-31
CN108352844B (zh) 2024-01-30
JP2018536357A (ja) 2018-12-06
US10581462B2 (en) 2020-03-03
US20200287567A1 (en) 2020-09-10
EP3800791A1 (en) 2021-04-07
JP6584036B2 (ja) 2019-10-02
CN110545160A (zh) 2019-12-06
US20170155405A1 (en) 2017-06-01
CN110545160B (zh) 2020-07-14
KR102094719B1 (ko) 2020-03-30
EP3371890B1 (en) 2020-10-21
US11438011B2 (en) 2022-09-06
WO2017092693A1 (en) 2017-06-08
EP3371890A1 (en) 2018-09-12

Similar Documents

Publication Publication Date Title
KR102094719B1 (ko) 서명 가능 폴라 인코더 및 디코더
Baldi et al. Quasi-cyclic low-density parity-check codes in the McEliece cryptosystem
Gaborit Shorter keys for code based cryptography
RU2554556C2 (ru) Способы и устройство, использующие коды с fec с постоянной инактивацией символов для процессов кодирования и декодирования
EP2348640B1 (en) Systematic encoding of chain reaction codes
CN106685586B (zh) 生成用于在信道中传输的低密度奇偶校验码的方法及设备
JP6397987B2 (ja) 暗号学的チェックサムの生成
WO2010000152A1 (zh) 一种突发纠错的方法和装置
TWI484785B (zh) 提供線性消除碼之方法與裝置
JPWO2006106841A1 (ja) 誤り訂正符号化装置
ES2415379T3 (es) Método y aparato para la decodificación de canales en un sistema de comunicación usando códigos de comprobación de paridad de baja densidad
KR20160020996A (ko) 길이가 64800이며, 부호율이 4/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
KR102370903B1 (ko) 인터리빙 깊이를 조절하기 위한 장치 및 방법
US20230171102A1 (en) Method and system for error correction coding based on generalized concatenated codes with restricted error values for code-based cryptography
Lange Code-based cryptography
Luby et al. Verification codes
CN110380734B (zh) 低密度奇偶检查码的编码及译码方法
TWI469536B (zh) 在雜訊媒體上之資料通信程序及裝置
WO2019234923A1 (ja) 送信装置、受信装置および符号化方法
Nair et al. Adaptive Security and Reliability using Linear Erasure Correction Codes
Sengupta et al. AEC: A Practical Scheme for Authentication with Error Correction
Xu et al. Encryption scheme of physical layer based on irregular LDPC codes
Baldi On the Usage of LDPC Codes in the McEliece Cryptosystem
KR20160020990A (ko) 길이가 16200이며, 부호율이 2/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법
KR20160020994A (ko) 길이가 64800이며, 부호율이 2/15인 ldpc 부호화기 및 이를 이용한 ldpc 부호화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant