KR20180082952A - 칼럼 드라이버 및 이를 포함하는 표시 장치 - Google Patents

칼럼 드라이버 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20180082952A
KR20180082952A KR1020170166635A KR20170166635A KR20180082952A KR 20180082952 A KR20180082952 A KR 20180082952A KR 1020170166635 A KR1020170166635 A KR 1020170166635A KR 20170166635 A KR20170166635 A KR 20170166635A KR 20180082952 A KR20180082952 A KR 20180082952A
Authority
KR
South Korea
Prior art keywords
output
voltage
transistor
operational amplifier
voltage range
Prior art date
Application number
KR1020170166635A
Other languages
English (en)
Other versions
KR102428832B1 (ko
Inventor
아미르 아미르해니
아누프 피. 호세
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Publication of KR20180082952A publication Critical patent/KR20180082952A/ko
Application granted granted Critical
Publication of KR102428832B1 publication Critical patent/KR102428832B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Ceramic Engineering (AREA)

Abstract

칼럼 드라이버는, 출력 고전압원과 출력 저전압원 사이에 직렬로 연결된 제1 트랜지스터와 제2 트랜지스터, 및 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 출력 노드를 포함하는 출력 스테이지, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 출력 전압 범위에서 상기 출력 노드의 출력 전압을 제어하도록 구성되고, 제1 구동 전압 범위를 갖는 제1 연산 증폭기, 상기 제1 연산 증폭기의 출력은 상기 제1 트랜지스터의 게이트 전극에 연결되고, 상기 제1 동작 전압 범위는 상기 출력 전압 범위보다 작고, 제 2 동작 전압 범위를 갖는 제2 연산 증폭기, 상기 제 2 연산 증폭기의 출력은 상기 제 2 트랜지스터의 게이트 전극에 연결되고, 및 상기 출력 노드와 상기 제 1 및 제 2 연산 증폭기의 비반전 입력 사이에 연결되어 상기 제1 및 제2 연산 증폭기에 피드백 전압을 제공하는 피드백 네트워크를 포함하고, 상기 피드백 네트워크는 상기 피드백 전압을 상기 출력 전압 범위로부터 상기 제1 및 제2 동작 전압 범위로 시프트하도록 구성된다.

Description

칼럼 드라이버 및 이를 포함하는 표시 장치{A COLUMN DRIVER AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 칼럼 드라이버 및 이를 포함하는 표시 장치에 관한 것이다.
유기 발광 표시 장치(OLED) 및 액정 표시 장치(LCD) 등의 표시 장치는 행 방향으로 연장되는 복수의 스캔 라인과 열 방향으로 연장되는 복수의 데이터 라인에 의해 정의되는 교차 영역에 위치하는 복수의 화소를 포함한다. 스캔 드라이버는 스캔 라인에 순차적으로 스캔 신호를 인가하고, 데이터 드라이버는 복수의 데이터 라인에 데이터 신호를 공급하여 복수의 화소를 제어하는 데이터를 기입하여 영상을 표시한다.
데이터 드라이버는 디지털 데이터를 아날로그 신호로 변환하는 하나 이상의 디지털-아날로그 변환기(DAC) 및 아날로그 데이터 신호를 증폭하고 데이터 라인에 증폭된 아날로그 신호를 공급하는 하나 이상의 증폭기를 포함할 수 있다.
배경 기술 부분에서의 상기 정보는 기술의 배경에 대한 이해를 높이기 위한 것일 뿐이므로, 종래 기술의 존재 또는 관련성의 인정으로 해석되어서는 안 된다.
본 발명이 이루고자 하는 기술적 과제는 저전압 구동이 가능한 칼럼 드라이버 및 이를 포함하는 표시 장치를 제공함에 있다.
본 발명의 실시 예의 양태는 저전압 디스플레이 드라이버에 관한 것이다. 본 발명의 일부 실시 예에서, 표시 장치의 데이터 구동부는 저전압 디지털-아날로그 변환기 및 저전압 증폭기와 같은 저전압 구성 요소를 포함하여 다수의 데이터 라인을 통해 공급되는 고전압 출력 아날로그 신호를 제어한다. 출력 아날로그 신호가 저전압 증폭기의 동작 전압 범위보다 큰 출력 전압 범위 내에서 변하는 표시 장치에 적용될 수 있다.
본 발명의 일 실시 예에 따르면, 칼럼 드라이버는, 출력 고전압원과 출력 저전압원 사이에 직렬로 연결된 제1 트랜지스터와 제2 트랜지스터, 및 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 출력 노드를 포함하는 출력 스테이지, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 출력 전압 범위에서 상기 출력 노드의 출력 전압을 제어하도록 구성되고, 제1 구동 전압 범위를 갖는 제1 연산 증폭기, 상기 제1 연산 증폭기의 출력은 상기 제1 트랜지스터의 게이트 전극에 연결되고, 상기 제1 동작 전압 범위는 상기 출력 전압 범위보다 작고, 제2 동작 전압 범위를 갖는 제2 연산 증폭기, 상기 제2 연산 증폭기의 출력은 상기 제2 트랜지스터의 게이트 전극에 연결되고, 및 상기 출력 노드와 상기 제1 및 제2 연산 증폭기의 비반전 입력 사이에 연결되어 상기 제1 및 제2 연산 증폭기에 피드백 전압을 제공하는 피드백 네트워크를 포함하고, 상기 피드백 네트워크는 상기 피드백 전압을 상기 출력 전압 범위로부터 상기 제1 및 제2 동작 전압 범위로 시프트하도록 구성된다.
상기 제1 트랜지스터 및 제2 트랜지스터는 LDMOS 트랜지스터일 수 있다.
상기 제1 트랜지스터는 p 형 LDMOS 트랜지스터이고, 상기 제2 트랜지스터는 n 형 LDMOS 트랜지스터일 수 있다.
상기 제1 연산 증폭기는 상기 출력 고전압원 및 제1 중간 전압원에 연결되고, 상기 출력 고전압원과 상기 제1 중간 전압원 사이의 전압 범위는 상기 제1 동작 전압 범위에 대응하고, 상기 제2 연산 증폭기는 상기 출력 저전압원 및 제2 중간 전압원에 연결되고, 상기 출력 저전압원과 상기 제2 중간 전압원 사이의 전압차는 상기 제2 동작 전압 범위에 대응할 수 있다.
상기 제1 중간 전압원 및 상기 제2 중간 전압원은 동일한 전압을 공급하도록 구성될 수 있다.
상기 제1 중간 전압원 및 상기 제2 중간 전압원은 상이한 전압을 공급하도록 구성될 수 있다.
상기 피드백 네트워크는 수동 전압 분할기를 포함할 수 있다.
상기 제1 연산 증폭기의 반전 입력은 디지털-아날로그 변환기의 출력에 연결되고, 상기 디지털-아날로그 변환기에는 상기 제1 동작 전압 범위의 전력이 공급될 수 있다.
상기 디지털-아날로그 변환기의 출력과 상기 제2 연산 증폭기의 반전 입력 사이에 연결된 전압 레벨 시프터를 더 포함하고, 상기 전압 레벨 시프터는 전압 신호를 상기 제1 동작 전압 범위로부터 상기 제2 동작 전압 범위로 시프트하도록 구성될 수 있다.
본 발명의 일 실시 예에 따른 표시 장치는, 복수의 스캔 라인과 복수의 데이터 라인이 교차하는 영역에 위치하는 복수의 화소를 포함하는 표시부, 상기 복수의 스캔 라인에 연결된 스캔 드라이버, 및 상기 복수의 데이터 라인에 연결된 복수의 칼럼 드라이버를 포함하는 데이터 드라이버를 포함하고, 상기 복수의 칼럼 드라이버 각각은, 출력 고전압원과 출력 저전압원 사이에 직렬로 연결된 제1 트랜지스터와 제2 트랜지스터, 및 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 출력 노드를 포함하는 출력 스테이지, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 출력 전압 범위에서 상기 출력 노드의 출력 전압을 제어하도록 구성되고, 제1 구동 전압 범위를 갖는 제1 연산 증폭기, 상기 제1 연산 증폭기의 출력은 상기 제1 트랜지스터의 게이트 전극에 연결되고, 상기 제1 동작 전압 범위는 상기 출력 전압 범위보다 작고, 제2 동작 전압 범위를 갖는 제2 연산 증폭기, 상기 제 2 연산 증폭기의 출력은 상기 제 2 트랜지스터의 게이트 전극에 연결되고, 및 상기 출력 노드와 상기 제1 및 제2 연산 증폭기의 비반전 입력 사이에 연결되어 상기 제1 및 제2 연산 증폭기에 피드백 전압을 제공하는 피드백 네트워크를 포함하고, 상기 피드백 네트워크는 상기 피드백 전압을 상기 출력 전압 범위로부터 상기 제1 및 제2 동작 전압 범위로 시프트하도록 구성된다.
각각의 칼럼 드라이버는 상기 제1 연산 증폭기 및 상기 제2 연산 증폭기에 연결된 입력을 포함하고, 상기 표시 장치는 상기 칼럼 드라이버의 입력에 연결된 복수의 디지털-아날로그 변환기를 더 포함할 수 있다.
상기 디지털-아날로그 변환기들과 상기 칼럼 드라이버들의 입력 사이에 연결된 복수의 멀티플렉서를 더 포함할 수 있다.
상기 멀티플렉서들 중에서 제1 멀티플렉서는 상기 디지털-아날로그 변환기들 중에서 제1 디지털-아날로그 변환기에 연결된 제1 입력, 상기 디지털-아날로그 변환기들 중에서 제2 디지털-아날로그 변환기에 연결된 제2 입력, 및 상기 칼럼 드라이버들 중에서 제1 칼럼 드라이버의 출력에 연결된 출력을 포함하고, 상기 제1 디지털-아날로그 변환기는 제1 극성을 갖는 신호들을 출력하도록 구성되고, 상기 멀티플렉서들 중에서 제2 멀티플렉서는 상기 디지털-아날로그 변환기들 중에서 제1 디지털-아날로그 변환기에 연결된 제1 입력, 상기 디지털-아날로그 변환기들 중에서 제2 디지털-아날로그 변환기에 연결된 제 2 입력, 및 상기 칼럼 드라이버들 중에서 제2 칼럼 드라이버의 출력에 연결된 출력을 포함하고, 상기 제2 디지털-아날로그 변환기는 제1 극성과 다른 제2 극성을 갖는 신호들을 출력하도록 구성되고, 상기 제1 멀티플렉서는 상기 제1 및 제2 디지털-아날로그 변환기를 상기 제1 칼럼 드라이버에 교대로 연결하도록 구성되고, 상기 제2 멀티플렉서는 상기 제2 및 제1 디지털-아날로그 변화기를 상기 제2 컬럼 드라이버에 교대로 연결하도록 구성될 수 있다.
상기 제1 연산 증폭기의 반전 입력은 상기 칼럼 드라이버의 입력에 연결되고, 상기 칼럼 드라이버는 상기 칼럼 드라이버의 입력과 상기 제2 연산 증폭기의 반전 입력 사이에 연결된 전압 레벨 시프터를 더 포함하고, 상기 전압 레벨 시프터는 전압 신호를 상기 제1 동작 전압 범위로부터 상기 제2 동작 전압 범위로 시프트하도록 구성될 수 있다.
상기 제1 트랜지스터 및 제2 트랜지스터는 LDMOS 트랜지스터일 수 있다.
상기 제1 트랜지스터는 p 형 LDMOS 트랜지스터이고 상기 제2 트랜지스터는 n 형 LDMOS 트랜지스터일 수 있다.
상기 제1 연산 증폭기는 상기 출력 고전압원 및 제1 중간 전압원에 연결되고, 상기 출력 고전압원과 상기 제1 중간 전압원 사이의 전압 범위는 상기 제1 동작 전압 범위에 대응하고, 상기 제2 연산 증폭기는 상기 출력 저전압원 및 제2 중간 전압원에 연결되고, 상기 출력 저전압원과 상기 제2 중간 전압원 사이의 전압차는 상기 제2 동작 전압 범위에 대응할 수 있다.
상기 제1 중간 전압원과 상기 제2 중간 전압원은 동일한 전압을 공급하도록 구성될 수 있다.
상기 제1 중간 전압원 및 상기 제2 중간 전압원은 서로 다른 전압을 공급하도록 구성될 수 있다.
상기 피드백 네트워크는 수동 전압 분할기를 포함할 수 있다.
본 발명의 실시예에 따른 컬럼 드라이버 및 표시 장치는 저전압 구동이 가능하고, 데이터 드라이버의 면적을 감소시킬 수 있고, 제조 비용을 감소시킬 수 있으며, 표시 장치의 베젤의 폭을 감소시킬 수 있다.
첨부된 도면은 본 명세서와 함께 본 발명의 예시적인 실시 예를 설명하고, 상세한 설명과 함께 본 발명의 원리를 설명하는 역할을 한다.
도 1은 본 발명의 일 실시 예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시 예에 따른 데이터 드라이버를 나타내는 블록도이다.
도 3은 2 개의 칼럼과 관련된 DAC 및 칼럼 드라이버를 도시하는 종래 기술의 데이터 드라이버의 일부를 나타내는 블록도이다.
도 4는 n 형 횡 방향 확산 금속 산화물 반도체 (NLDMOS) 트랜지스터의 일 예를 나타내는 단면도이다.
도 5는 본 발명의 일 실시 예에 따른 디스플레이 장치의 하나의 열 또는 데이터 라인을 구동하도록 구성된 칼럼 드라이버 및 디지털 - 아날로그 변환기 (DAC) 를 포함하는 데이터 드라이버의 일부를 나타내는 블록도이다.
도 6은 본 발명의 일 실시 예에 따른 DAC 및 칼럼 드라이버를 포함하는 데이터 드라이버의 일부를 나타내는 블록도이다.
도 7은 2 개의 8 비트 DAC를 기능적으로 포함하는 9 비트 DAC를 도시한다.
도 8은 본 발명의 일 실시 예에 따라 DAC 및 2 개의 칼럼 드라이버를 포함하는 데이터 드라이버의 일부를 나타내는 블록도이다.
도 9는 본 발명의 일 실시 예에 따른 칼럼 드라이버를 포함하는 데이터 드라이버의 일부를 나타낸 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세히 설명한다. 본 발명은 다양한 형태로 구체화될 수 있으며, 여기에 도시된 실시 예에만 한정되는 것으로 해석되어서는 안 된다. 오히려, 이들 실시 예는 본 개시가 철저하고 완전하게 될 수 있도록 예로서 제공되며, 당업자에게 본 발명의 양상 및 특징을 충분히 전달할 것이다. 따라서, 본 발명의 양상들 및 특징들의 완전한 이해를 위해 당업자에게 불필요한 프로세스들, 요소들, 및 기술들은 설명되지 않을 수 있다. 특별히 언급하지 않는 한, 첨부 도면 및 상세한 설명 전반에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 나타내며, 그에 대한 설명은 반복하지 않는다. 도면에서, 요소, 층 및 영역의 상대적 크기는 명확성을 위해 과장될 수 있다.
"제1", "제2", "제3"등의 용어는 본 명세서에서 다양한 구성 요소, 성분, 영역, 층 및/또는 구역을 설명하기 위해 사용될 수 있지만, 이들 구성 요소, 성분, 영역, 층 및/또는 구역은 이들 용어들에 의해 제한되어서는 안 된다. 이들 용어는 하나의 구성 요소, 성분, 영역, 층 또는 구역을 다른 구성 요소, 성분, 영역, 층 또는 구역과 구별하기 위해 사용된다. 따라서, 이하에서 설명되는 제1 요소, 성분, 영역, 층 또는 구역은 본 발명의 사상 및 범위를 벗어남이 없이 제2 요소, 성분, 영역, 층 또는 구역으로 지칭될 수 있다.
"밑에", "아래에", "낮은", "하에", "위에", "상에" 등과 같은 공간적으로 상대적인 용어는 본 명세서에서 하나의 요소 또는 특징과 다른 요소 또는 특징 간의 공간적 관계와 관련된 용어는 도면에 도시된 방위에 추가하여, 사용 또는 작동시 장치의 상이한 방위를 포함하도록 의도된 것으로 이해될 것이다. 예를 들어, 도면의 장치가 뒤집힌다면, 다른 요소 또는 특징의 "아래에" 또는 "밑에"또는 "하에"로 기술된 요소는 다른 요소 또는 특징의 "위를" 지향할 것이다. 따라서, "아래에"및 "하에"의 예시적인 용어는 위와 아래의 방향 모두를 포함할 수 있다. 장치는 다른 방향으로 지향될 수 있고 (예를 들어, 90도 또는 다른 방향으로 회전될 수 있음), 본 명세서에서 사용된 공간적으로 상대적인 설명은 그에 따라 해석되어야 한다.
구성 요소 또는 층이 다른 구성 요소 또는 층의 "위에", "연결되어" 또는 "결합된" 것으로 언급될 때, 이는 다른 구성 요소 또는 층에 직접적으로 위에, 직접적으로 연결 또는 직접적으로 결합되는 것, 또는 하나 이상의 개재 요소 또는 층이 존재할 수 있다는 것으로 이해하여야 할 것이다. 또한, 하나의 구성 요소 또는 층이 2개의 구성 요소 또는 층의 "사이"에 있는 것으로 언급될 때, 2개의 요소 또는 층 사이의 유일한 구성 요소 또는 층이거나, 또는 하나 이상의 개재 요소 또는 층이 존재할 수 있는 것으로 이해하여야 할 것이다.
본 명세서에서 사용되는 용어는 특정 실시 양태를 설명하기 위한 것일 뿐 본 발명을 제한하려는 것은 아니다. 본원에서 사용된 단수 형태("a" 및 "an")는 문맥상 다르게 지시하지 않는 한 복수 형태를 포함하는 것으로 의도된다. 본 명세서에서 사용되는 "포함하다" 및 "포함하는" 등의 용어는 명시된 특징, 정수, 단계, 동작, 구성 요소 및/또는 성분의 존재를 특정하는 것이고, 하나 이상의 다른 특징, 정수, 단계, 동작, 구성 요소, 성분 및/또는 이들의 그룹의 존재 또는 추가를 배제하지 않는다. 본 명세서에 사용된 바와 같이, "및/또는"이라는 용어는 하나 이상의 관련 열거된 항목의 임의 및 모든 조합을 포함한다. "적어도 하나"와 같은 표현은 요소의 리스트 전체를 수식하는 것이고 리스트의 개별 요소를 수식하는 것은 아니다.
본 명세서에서 사용되는 용어 "실질적으로", "약" 및 유사한 용어는 근사의 용어로서 사용 된 것이지 정도의 용어로서 사용된 것은 아니며, 당업자에 의해 인식될 수 있는 측정된 값 또는 계산된 값의 고유한 편차를 설명하기 위한 것이다. 또한, 본 발명의 실시 예를 기술할 때 "할 수 있다"를 사용하는 것은 "본 발명의 하나 이상의 실시 예"를 언급한다. 본 명세서에서 사용된 바와 같이, 용어 "사용하다", "사용하는" 및 "사용되는"은 "활용하다", "활용하는" 및 "활용되는"과 동의어로 간주 될 수 있다. 또한, "예시적인"이라는 용어는 예 또는 설명을 의미한다.
달리 정의되지 않는 한, 본 명세서에서 사용되는 모든 용어(기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에 정의된 용어와 같은 용어는 관련 기술 및/또는 본 명세서와 관련하여 그 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안 된다.
도 1은 본 발명의 일 실시 예에 따른 디스플레이 장치의 블록도를 나타낸다.
도 1을 참조하면, 표시 장치는 표시부(100), 표시부(100)에 연결된 스캔 드라이버(200)와 데이터 드라이버(300), 및 스캔 드라이버(200)와 데이터 드라이버(300)를 제어하기 위한 신호 제어부(400)를 포함한다.
일 실시 예에서, 표시부(100)는 복수의 표시 신호 라인들(S1-Sn, D1-Dm)과, 복수의 표시 신호 라인들(S1-Sn, D1-Dm)에 연결되고 대체적으로 행렬 형태로 배열된 복수의 화소들 (PX)을 포함한다.
표시 신호 라인(S1-Sn, D1-Dm)은 스캔 신호(게이트 신호라고도 함)를 전달하는 스캔 라인(S1-Sn) 및 데이터 신호를 전달하는 데이터 라인(D1-Dm)을 포함한다. 스캔 라인들 (S1-Sn)은 행 방향을 따라 연장되어 대체적으로 서로 평행하고, 데이터 라인들(D1-Dm)은 열 방향으로 연장되어 대체적으로 서로 평행하다. 화소(PX)는 스캔 라인(S1-Sn)과 데이터 라인(D1-Dm)의 교차 영역에 위치한다.
스캔 드라이버(200)는 스캔 라인들(S1-Sn)에 연결되고 스캔 라인들(S1-Sn)에 게이트 온 전압 및 게이트 오프 전압의 조합으로 형성된 스캔 신호를 인가한다. 게이트 온 전압은 트랜지스터를 턴 온하기 위해 트랜지스터의 게이트에 인가되는 전압을 나타내고, 게이트 오프 전압은 트랜지스터를 턴 오프시키기 위해 트랜지스터의 게이트에 인가되는 전압을 나타낸다.
데이터 드라이버(300)는 데이터 라인(D1-Dm)에 연결되고 화소(PX)의 계조 값을 나타내는 데이터 신호를 생성하여 데이터 라인 (D1-Dm)에 인가한다.
신호 제어부(400)는 스캔 드라이버(200) 및 데이터 드라이버(300)를 제어한다. 예를 들어, 신호 제어부(400)는 데이터 드라이버(300)에 데이터(예를 들어, 디지털 데이터)를 제공하고, 또한 동기 신호(VSYNC 및 HSYNC)를 스캔 드라이버(200) 및/또는 데이터 드라이버(300)에 제공함으로써, 화소(PX)로의 데이터 기입 및 화소(PX)를 기입 가능한 상태로 설정하는 스캔 신호를 동기화한다. 데이터 드라이버(300)에 제공되는 데이터는 화소(PX)에 의해 방출되는 광의 휘도 또는 계조 레벨을 나타내는 디지털 데이터(예를 들어, 각 데이터 라인에 공급되는 데이터가 8 비트 값으로 인코딩됨)일 수 있다.
각 화소(PX)는 스캔 라인에 연결되는 게이트 전극과, 데이터 라인(예를 들면, 화소가 속하는 열에 대응하는 데이터 라인)에 연결되는 소스 전극 및 드레인 전극을 포함하는 트랜지스터를 포함한다. 트랜지스터는 스캔 라인에 의해 제공된 게이트 온 전압에 응답하여 데이터 라인에 의해 제공된 데이터 신호를 전달하고, 데이터 신호는 화소에 의해 방출된 광의 계조를 제어한다. 표시 장치가 액정 표시 장치(LCD)인 경우, 발광 영역은 데이터 신호를 저장하는 커패시터를 포함할 수 있고, 액정층이 커패시터에 저장된 데이터 신호에 따라 발광되는 빛의 밝기를 제어할 수 있다. 표시 장치가 유기 발광 장치(예 : 액티브 유기 발광 장치)인 경우, 발광 영역은 데이터 신호를 저장하는 커패시터, 커패시터에 저장된 데이터 신호에 따라 전류를 전달하는 구동 트랜지스터, 및 구동 트랜지스터에 의해 제공되는 전류에 따라 계조 레벨을 갖는 광을 방출하는 유기 발광 다이오드(OLED)를 포함할 수 있다.
상기 드라이버(200, 300, 400)는 적어도 하나의 집적 회로 칩으로서 표시부(100)에 각각 실장 될 수 있고, 도시하지 않은 가요성 인쇄 회로 필름 상에 실장되어 테이프 캐리어 패키지 (TCP)로서 표시부(100)에 부착 될 수 있고, 또는 도시하지 않은 추가의 인쇄 회로 기판 상에 장착 될 수 있다. 또한, 드라이버(200, 300, 400)는 신호 라인(S1-Sn, D1-Dm) 및 트랜지스터와 함께 표시부(100)와 일체화될 수 있다. 또한, 드라이버(200, 300, 400)는 단일 칩으로 집적될 수 있으며, 이 경우, 이들 중 적어도 하나 또는 이들을 형성하는 적어도 하나의 회로 소자는 단일 칩 외부에 제공될 수 있다.
도 2는 본 발명의 일 실시 예에 따른 데이터 드라이버(300)의 블록도를 나타낸다.
도 2를 참조하면, 신호 제어부(400)는 데이터 드라이버(300)와 연결되어 디지털 데이터 신호(Data)를 디지털 디멀티플렉서(310)로 제공한다. 디지털 디멀티플렉서(310)는 디지털 데이터를 역다중화하여 m 개의 분리된 디지털 데이터 신호를 생성한다. m 개의 분리된 디지털 데이터 신호는 표시부(100)의 각 열에 대응한다. m개의 디지털 데이터 신호는 증폭기 또는 칼럼 드라이버 스테이지(35)에 아날로그 데이터를 출력하도록 구성된 DAC 스테이지(32)에 제공된다. 칼럼 드라이버 스테이지(35)는 증폭기 또는 칼럼 드라이버(350)를 포함한다. 증폭기 또는 칼럼 드라이버(350)는 아날로그 신호를 화소의 동작 전압 및 전류로 증폭하고 증폭된 신호를 데이터 라인(D1-Dm)에 출력한다.
또한, 도 2는 각각의 데이터 라인(D1-Dm)이 대응하는 증폭기 및 대응하는 디지털-아날로그 변환기(DAC)에 연결되는 것을 도시하지만, 본 발명의 실시 예들은 이하에 보다 상세히 설명되는 바와 같이 이에 제한되지 않는다.
도 3은 2개의 칼럼과 관련된 DAC 및 증폭기를 나타내는 종래 기술의 데이터 드라이버의 일부의 블록도를 나타낸다.
도 3에 도시된 데이터 드라이버는, 데이터 라인을 통해 화소(PX)에 제공되는 출력 아날로그 데이터 신호가 -5V 내지 +5V (10V 범위)의 범위인 표시 장치의 구동에 사용하도록 구성될 수 있다. 10V 출력 데이터 전압 범위에서 동작하는 일반적인 디스플레이 장치는 스마트 폰, 개인용 디지털 단말기 및 태블릿 컴퓨터와 같은 모바일 디바이스의 소형 디스플레이 패널을 포함할 수 있다. 출력 데이터 전압 범위는 일반적으로 화소에 공급되는 데이터 신호의 전압이 -9V에서 9V (18V 범위) 인 TV와 같은 다른 애플리케이션에서 다를 수 있다. 도 3에 도시된 바와 같이, DAC 스테이지(32)의 디지털-아날로그 변환기의 제1 DAC(322) 및 제2 DAC(324)는 칼럼 N 및 N+1 (예를 들어, N 번째 데이터 라인 및 N+1 번째 데이터 라인)에 대한 디지털 신호를 수신한다. 도 3에 도시된 바와 같이, 제1 DAC(322)에는 양의 전압 + 5V가 공급되고 제2 DAC(324)에는 음의 전압 -5V가 공급된다. 이와 같이, 제2 DAC(324)는 제1 DAC(322)의 출력과 비교할 때 극성이 반전된 출력 전압을 갖는다.
DAC 스테이지(32)의 아날로그 출력은 칼럼 드라이버 스테이지(35)에 제공된다. 특히, 제1 DAC(322)는 자신의 아날로그 출력을 제1 연산 증폭기(352)의 비반전 입력으로 제공하고, 제2 DAC(324)는 자신의 아날로그 출력을 제2 연산 증폭기(354)의 비반전 입력에 제공한다.
연산 증폭기(352, 354)의 출력은 피드백으로서 그 반전 입력에 연결되고, 또한 연산 증폭기 출력을 칼럼 (또는 데이터 라인) N 및 N+1에 선택적으로 연결하는 복수의 스위치(356)에 연결된다. 스위치(356)는 연산 증폭기(352, 354)의 출력을 칼럼 N 및 N+1로 다중화하는 멀티플렉서로서 기능한다. 특히, 하나의 시간 간격(예를 들어, 칼럼 반전을 구현하는 제1 프레임 또는 도트 또는 픽셀 반전을 구현할 때의 수평 기간) 동안, 스위치(356)가 구동되어 제1 연산 증폭기(352)의 출력을 칼럼 N에 연결하고 제2 연산 증폭기 (354)의 출력을 칼럼 N+1에 연결한다. 다른 시간 간격(예를 들어, 후속 프레임) 동안, 스위치(356)는 제1 연산 증폭기(352)의 출력을 칼럼 N+1에 연결하고 제2 연산 증폭기(354)의 출력을 칼럼 N에 연결하도록 구동된다. 스위치(356)의 제어에 따라 데이터 라인들과 연산 증폭기들(352, 354) 사이의 교번 연결에 의해 구동 전압의 극성이 교번할 수 있다. 데이터 신호들의 극성을 교번하는 것은 몇몇 유형의 디스플레이(예를 들어, 액정 디스플레이)의 성능 또는 수명을 향상시킬 수 있다.
데이터 라인들에 공급되는 아날로그 데이터 신호는 -5V 내지 + 5V의 범위에 있고, 스위치(356)는 전압 이득 없이 증폭기 출력들을 통과시키기 때문에, DAC(322, 324) 및 연산 증폭기(352, 354)는 디스플레이부의 출력 전압 범위(예를 들어, -5V 내지 +5V)와 동일한 동작 전압 범위를 갖는 고전압 장치이다. 이와 같이, DAC(322, 324) 및 연산 증폭기들 (352, 354)에는 10V(-5V 내지 +5V) 전력이 공급된다. 또한, 스위치 (356)는 (예를 들어, 10V를 견딜 수 있는) 고전압 장치이다. 고전압 DAC, 연산 증폭기 및 스위치를 사용하면 저전압 DAC, 연산 증폭기 및 스위치(예를 들어, 5V)와 비교할 때 제조 비용이 증가할 수 있다. 상술한 바와 같이, 다른 장치들은 더 높은 전압을 사용할 수 있습니다. 예를 들어, 텔레비전 디스플레이 패널은 20V 전압 범위를 견딜 수있는 DAC 및 연산 증폭기를 사용해야 할 수 있다.
도 4는 n 형 횡 방향 확산 금속 산화물 반도체(n-type laterally diffused metal oxide semiconductor: NLDMOS) 트랜지스터의 일 예의 단면도를 나타낸다. LDMOS 트랜지스터는 일반적으로 높은 드레인-소스 전압(예를 들어, VDS < 40V)을 허용할 수 있고, 낮은 게이트 소스 전압(예를 들어, VGS < 5V)으로 제어된다.
도 5는 본 발명의 일 실시 예에 따른 표시부(100)의 하나의 칼럼 또는 데이터 라인을 구동하도록 구성된 데이터 드라이버(300)의 칼럼 드라이버(350)를 나타내는 블록도이다.
칼럼 드라이버(350)의 출력 전압 범위는 고전압 10V 범위인 -5V 내지 +5V이다. DAC(32)는 제1 DAC(332) 및 제2 DAC(334)를 포함하며, 제1 DAC (322)는 높은 전압 VH (예를 들어, 0V 내지 +5V의 제1 동작 범위의 전압)을 출력하고 제2 DAC(324)는 낮은 전압 VL(예를 들어, -5V 내지 0V의 제2 작동 범위의 전압)을 출력한다. 이 실시 예에서, VL = VH - 5V이다. 도 3의 구성과는 대조적으로, 각각의 DAC(332, 334)는 저전압 장치(도 5의 실시 예에서, 각각은 5V 전력이 공급된다)이다. DAC 스테이지(32)의 출력은 칼럼 드라이버 (350)에 제공된다. 도 5에 도시된 바와 같이, DAC(332, 334)의 출력은 연산 증폭기(362, 364)의 반전 입력에 연결된다.
칼럼 드라이버(350)는 저전압 연산 증폭기(362, 364)를 포함한다. 이들 연산 증폭기(362, 364)에는 5V와 같은 저전압 전력이 공급될 수있다. 도 5의 실시 예에서, 제1 연산 증폭기 (362)에는 0V 및 +5V가 공급되고, 제2 연산 증폭기(364)에는 -5V 및 0V가 공급된다. 다시 말해, 제1 연산 증폭기(362)는 + 5V를 공급하는 출력 고전압원에 연결되고 0V를 공급하는 중간 전압원에 연결되어, 제1 연산 증폭기(362)가 그 동작 범위 (+ 5V 내지 0V)에 대응하는 전력을 공급받는다. 유사하게, 제2 연산 증폭기(364)는 -5V를 공급하는 출력 저전압원에 연결되고 0V를 공급하는 중간 전압원에 연결되어, 제2 연산 증폭기(364)가 그 동작 범위 (0V 내지 -5V)에 대응하는 전력을 공급받는다.
연산 증폭기(362, 364)의 출력은 한 쌍의 트랜지스터(366, 368)의 게이트 전극에 푸시풀(push-pull) 배열 방식으로 연결된다. 제1 트랜지스터(366)는 제1 연산 증폭기(362)의 출력 연결되는 게이트 전극, 출력 고전압원(예를 들어, +5V)에 연결되는 제1 전극 및 출력 노드(N1)에 연결되는 제2 전극을 포함하는 p형 트랜지스터일 수 있다. 제 2 트랜지스터(368)는 제2 연산 증폭기(364)의 출력에 연결되는 게이트 전극, 출력 노드(N1)에 연결되는 제1 전극 및 출력 저전압원(예를 들어, -5V)에 연결되는 제2 전극을 포함하는 n 형 트랜지스터일 수 있다. 트랜지스터(366, 368)는 LDMOS 트랜지스터일 수 있다. 예를 들어, 제 1 트랜지스터(366)는 p형 LDMOS 또는 PLDMOS 트랜지스터일 수 있고, 제2 트랜지스터(368)는 n형 LDMOS 또는 NLDMOS 트랜지스터일 수 있다. 이와 같이, 출력 노드(N1)에서의 아날로그 전압은 -5V 내지 + 5V 범위에서 변화되도록 제어된다.
출력 노드(N1)는 데이터 라인들(또는 칼럼 N)에 연결되어 아날로그 데이터 신호를 화소에 제공한다. 출력 노드(N1)는 또한 피드백 신호를 공급하기 위해 연산 증폭기(362, 364)에 연결된다. 출력 노드(N1)에서의 출력 전압의 범위(예를 들어, 10V)가 저전압 연산 증폭기 (362, 364) (예를 들어, 5V)의 동작 전압 (또는 레일-대-레일(rail-to-rail) 전압)보다 크기 때문에, 피드백 신호는 연산 증폭기(362, 364)의 전압 헤드 룸(headroom)을 만족시키기 위해 적절한 범위로 시프트되거나 스케일링된다. 도 5에 도시된 바와 같이, 피드백 네트워크(390)는 노드 N2 및 노드 N3에서 연산 증폭기(362, 364)에 제공되는 피드백 전압을 감소시키기 위한 수동 전압 분할기를 포함한다. 수동 전압 분할기는 출력 고전압원(+5V)과 출력 저전압원(-5V) 사이에 직렬로 연결된 4개의 저항(391, 392, 393, 394)을 포함하여 피드백 신호의 전압을 시프트시킨다. 출력 전압(10V)은 연산 증폭기의 작동 전압(5V)의 두 배이기 때문에 피드백 신호는 이등분된다. 따라서, 4개의 저항(391, 392, 393, 394) 모두는 동일한 저항 값(R)을 갖는다. 본 발명의 다른 실시 예에서, 이하 아래의 더욱 상세한 설명과 같이, 저항은 연산 증폭기의 동작 전압 범위(VOp)와 출력(VOut)의 전압 범위에 따라 상이한 값(또는 상이한 상대 값)을 가질 수 있다. .
도 5에 도시된 바와 같이, 제1 저항(391)은 고전압원(예를 들어, + 5V)과 제2 노드(N2) 사이에 연결된다. 제2 저항(392)은 제2 노드(N2)와 출력 노드(N1) 사이에 연결된다. 제3 저항(393)은 출력 노드(N1)와 제3 노드(N3) 사이에 연결되며, 제4 저항(394)은 제3 노드(N3)와 저전압원(예를 들어, -5V) 사이에 연결된다. 제2 노드(N2)는 제1 연산 증폭기(362)의 비반전 입력에 연결되고, 제3 노드(N3)는 제2 연산 증폭기(364)의 비반전 입력에 연결된다.
제2 노드(N2)와 제3 노드(N3)의 전압은 출력 노드(N1)의 전압에 따라 변화한다. 도 5에 도시된 바와 같이, 출력 노드(N1)의 전압은 +5V에서 -5V까지 변하기 때문에, 제2 노드 (N2)의 전압은 +5V에서 0V까지 변하고, 제3 노드(N3)의 전압은 0V에서 -5V까지 변한다. 이와 같이, 저전압 연산 증폭기(362, 364)에 공급된 피드백 전압은 대응하는 증폭기의 헤드 룸 내의 전압으로 스케일링된다.
피드백 네트워크(390)가 4개의 저항의 수동 피드백 네트워크로서 도시되었지만, 본 발명의 실시 예는 이에 한정되지 않고 능동 가상 접지 또는 레일 스플리터와 같은 다른 회로를 사용하여 구현될 수 있다.
이와 같이, 도 5에 도시된 실시 예는 데이터 라인들에 공급된 출력 전압(예를 들어, 10V)보다 낮은 전압 또는 더 작은 전압 범위(예를 들어, 5V)에서 동작하는 저전압 연산 증폭기들(362, 364)의 사용을 허용한다.
도 5에 도시된 회로를 이용하여 N번째 칼럼에 아날로그 신호를 제공하기 위해, 제1 DAC(332)와 제2 DAC(334)에 동일한 디지털 데이터 신호가 제공된다. 제1 및 제2 DAC(332, 334)는 대응하는 아날로그 전압 VH 및 VL (전술한 바와 같이 VL = VH - 5V)을 연산 증폭기(362, 364)에 출력한다. 연산 증폭기(362, 364)는 푸시 풀 트랜지스터(366, 368)을 제어하여 출력 노드(N1)의 전압을 제어하고, 출력 노드(N1)은 디지털 데이터 신호에 대응하는 -5V 내지 +5V 범위의 아날로그 출력 전압을 공급한다.
도 6은 본 발명의 일 실시 예에 따른 데이터 드라이버의 일부를 나타내는 블록도이다.
도 5에 도시된 바와 같이, 동일한 데이터 신호에 대응하는 고전압 VH 및 저전압 VL 아날로그 신호를 생성하기 위해 동일한 디지털 신호가 2개의 상이한 DAC에 공급된다. 도 6은 전압 레벨 시프터(또는 전압 레벨 시프팅 회로)(380)에 의해 고전압 아날로그 신호 (VH)로부터 저전압 아날로그 신호(VL)가 생성되는 본 발명의 다른 실시 예를 도시한 것이다. 이때, VL = VH-5V이다. 전압 레벨 시프터(380)는 물리적으로 DAC보다 상당히 작기 때문에, 이 실시 예는 데이터 드라이버(300)에 의해 사용되는 영역을 감소시킨다. 데이터 드라이버(300)의 면적을 감소시키는 것은 (예를 들어, 재료 사용의 감소에 의해) 제조 비용을 감소시킬 수 있고, 또한 디스플레이 장치를 둘러싸는 베젤의 폭을 감소시킬 수 있다.
전압 시프팅 회로가 2 개의 연산 증폭기를 사용하는 것으로 도 6에 도시되어 있지만, 본 발명의 실시 예는 이에 한정되는 것은 아니며, 출력 전압을 시프트시키는 효과를 수행하는 다른 등가 회로에 의해 구현될 수 있다.
또한, 도 6은 DAC가 양의 동작 전압 범위(+5V 내지 0V)에서 신호를 생성하는 실시 예를 도시하지만, 본 발명의 실시 예는 이에 한정되지 않는다. 본 발명의 다른 실시 예에서, DAC는 음의 전압 범위(예를 들어, 0V 내지 -5V)의 신호를 생성하고, 전압 레벨 시프터(380)는 전압 레벨을 음의 동작 전압 범위로부터 양의 동작 전압 범위로 전압 레벨을 시프트시키도록 구성될 수 있다.
도 7에 도시된 바와 같이, 9 비트 DAC(336)는 멀티플렉서(mux)에 의해 함께 결합된 출력을 갖는 2개의 8 비트 DAC(336U, 336L)를 포함한다. 9 비트 DAC(336)는 두 개의 8 비트 DAC(336U, 336L)보다 적은 공간을 차지한다. 이와 같이, 데이터 드라이버의 면적은 단일의 9 비트 DAC를 사용하여 디스플레이 장치의 2 개의 칼럼 또는 데이터 라인을 구동함으로써 더욱 감소될 수 있다(데이터 신호가 8 비트 데이터를 사용하여 특정된다고 가정).
도 8은 본 발명의 일 실시 예에 따른 데이터 드라이버의 일부를 나타내는 블록도이다.
도 7의 실시 예에서, 도 6의 칼럼 드라이버 (350)와 실질적으로 유사한 2개의 칼럼 드라이버(350N, 350N+1)는 표시부(100)의 데이터 라인(D1-Dm)의 서로 다른 두 칼럼(N, N+1) 또는 데이터 라인(예를 들어, 데이터 라인 Dj 및 Dj + 1)에 아날로그 구동 신호를 제공한다. 도 8에 도시된 바와 같이, 단일 DAC(336) (예를 들어, 9 비트 DAC)는 상부 및 제2 DAC(336U, 336L)를 포함하며, 이들 상부 및 제2 DAC(336U, 336L)는 2 개의 개별 DAC(336U, 336L)(예를 들어, 2개의 8 비트 DAC)를 포함한다. 도 8에 도시된 바와 같이, 제1 DAC(336U)는 제2 DAC(336L)보다 높은 전압 신호를 출력하도록 구성된다(예를 들어, 제1 DAC(336U)는 양의 전압 신호를 출력하도록 구성되고 제2 DAC(336L)는 음의 전압 신호를 출력하도록 구성된다).
2개의 멀티플렉서(342, 344)는 8 비트 DAC (336U, 336L)를 칼럼 드라이버(350N, 350N+1)에 선택적으로 연결한다. 예를 들어, 제1 시간주기 동안, 제1 멀티플렉서 (342)는 제1 DAC(336U)를 제1 칼럼 드라이버(350N)에 연결하고 제2 DAC(336L)를 제1 칼럼 드라이버(350N)로부터 연결을 해제한다. 동일한 기간 동안, 제2 멀티플렉서 (344)는 제2 DAC(336L)를 제2 칼럼 드라이버(350N+1)에 연결하고 제1 DAC(336U)를 제2 칼럼 드라이버(350N+1)로부터 분리시킨다. 예를 들면, 상기의 기간은 프레임 (예를 들면, 표시 장치의 모든 화소(PX)에 데이터 신호를 공급하는 기간)일 수 있고, 또는 1 수평 기간(예를 들면, 스캔 라인들(S1-Sn) 중에서 하나에 연결된 모든 화소에 대응하는 화소 행에 데이터 신호를 제공하기 위한 기간)일 수 있다. 다른 기간 동안, 제1 멀티플렉서(342)는 제2 DAC (336L)를 제1 칼럼 드라이버 (350N)에 연결하고 제1 DAC(336U)를 제1 칼럼 드라이버 (350N)로부터 분리하고, 동시에 제2 멀티플렉서(344)는 제1 DAC(336U)를 제2 칼럼 드라이버(350N+1)에 연결하고 제2 DAC(336L)를 제2 칼럼 드라이버(350N+1)로부터 분리시킨다.
이와 같이, 멀티플렉서(342, 344)는 아날로그 전압 신호를 칼럼 드라이버(350N, 350N+1)에 교대로 제공한다. 상부 및 제2 DAC(336U, 336L)가 반대 극성의 아날로그 전압을 출력하기 때문에, 멀티플렉서(342, 344)는 화소에 데이터 전압 반전하여 인가하도록 제어되어 화소의 동작 수명을 향상시킨다. 또한, 상부 및 제2 DAC들(336U 및 336L)은 칼럼 N 및 N+1을 교대로 구동하기 때문에, 일부 실시 예들에서 디지털 디멀티플렉서(310)는 DAC가 어느 칼럼에 연결되는지에 따라 각 시간주기 동안 적절한 DAC에 데이터 비트를 제공한다.
본 발명의 일부 실시 예가 10V(예를 들어, -5V에서 + 5V까지)의 범위에 걸쳐 전압을 출력하도록 구성된 데이터 드라이버에 관하여 상술하였지만, 본 발명의 실시 예는 이에 제한되지 않는다. 예를 들어, 텔레비전과 같은 일부 디스플레이 장치에서, 출력 전압은 18V 이상(예를 들어, -9V 내지 + 9V)일 수 있다. 도 9는 본 발명의 일 실시 예에 따라 단일 칼럼을 구동하기 위한 데이터 드라이버의 일부를 나타내는 블록도이다. 도 9에 도시된 칼럼 드라이버(350)는 칼럼 드라이버의 다양한 부분에 연결된 전원(또는 전안원)의 전압이 다르다는 것을 제외하고 도 6에 도시된 회로와 실질적으로 유사하다. 특히, +/-9V (출력 고전압원과 저전압원) 및 +/-4V (제1 및 제2 중간 전압원)의 네 가지 서로 다른 공급(또는 전원)이 사용된다. 제1 연산 증폭기(362)는 출력 고전압원(+9V) 및 제1 중간 전압원(+4V)에 연결되어 동작 전압 범위(+9V 내지 +4V)에 대응하는 전력을 제공한다. 제2 연산 증폭기(364)는 출력 저전압원 (-9V) 및 제2 중간 전압원(-4V)에 연결되어 동작 전압 범위(-4V 내지 -9V)에 대응하는 전력을 제공한다. 피드백 네트워크(390)는 출력 고전압원(+9V)과 출력 저전압원(-9V) 사이에 연결된다. DAC(332)는 출력 고전압원(+9V)과 제1 중간 전압원(+4V) 사이에 연결되어 동작 전압 범위에 대응하는 전력을 제공한다. 전압 레벨 시프터(380)의 다양한 부분에는 제1 연산 증폭기(362)의 제1 동작 범위(+9V 내지 +4V)에서 제2 연산 증폭기(364)의 제2 동작 범위 (-4V 내지 -9V)로의 전압 시프트를 수행하기 위해 4개의 전압 모두가 제공된다.
또한, 피드백 네트워크(390)의 저항들의 상대적 저항은 피드백 신호를 출력 범위에서 저전압 연산 증폭기의 저전압 범위로 스케일링하는 관계를 갖는다. 이러한 예에서, 18V의 출력 범위(VOut)를 연산 증폭기(362, 364)의 5V의 동작 전압 범위(VOp)로 스케일링하기 위해, 저항 R1 및 R2의 비율은 R1 / R2 = 5/13이다. 더 일반적으로:
Figure pat00001
이다.
유사하게, 전압 레벨 시프터(380)의 저항은 동일한 비율에 따라 설정되어 제1 동작 범위(+9V 내지 +4V)에서 DAC(332)에 의해 출력된 전압 VH를 제2 동작 범위(-4V 내지 -9V)에서 제2 연산 증폭기(364)에 적합한 레벨로 시프트한다.
출력 노드(N1)에서의 고전압 출력은 고전압 트랜지스터들(366, 368)(예를 들어, LDMOS 트랜지스터들)을 제어하는 저전력 컴포넌트들(예를 들어, 5V DAC 및 5V 연산 증폭기)의 사용을 통해 달성된다. 특히, LDMOS 트랜지스터는 최대 40V의 드레인-소스 전압 (VDS)을 견딜 수 있다. 이와 같이, 이러한 특정 장치의 18V 전압 범위는 고전압 트랜지스터의 최대치 이내(절반 미만)이므로, 출력 트랜지스터(366, 368)상의 전압 스트레스를 감소시킨다.
본 발명은 소정의 예시적인 실시 예와 관련하여 설명되었지만, 본 발명은 개시된 실시 예들에 한정되지 않는다. 반대로, 본 발명은 첨부된 특허 청구 범위의 사상 및 범위, 및 그 균등물에 포함되는 다양한 변형들 및 균등한 구성들을 포함하는 것으로 의도된다.
100: 표시부
200: 스캔 드라이버
300: 데이터 드라이버
400: 신호 제어부

Claims (10)

  1. 출력 고전압원과 출력 저전압원 사이에 직렬로 연결된 제1 트랜지스터와 제2 트랜지스터, 및 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 출력 노드를 포함하는 출력 스테이지, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 출력 전압 범위에서 상기 출력 노드의 출력 전압을 제어하도록 구성되고;
    제1 구동 전압 범위를 갖는 제1 연산 증폭기, 상기 제1 연산 증폭기의 출력은 상기 제1 트랜지스터의 게이트 전극에 연결되고, 상기 제1 동작 전압 범위는 상기 출력 전압 범위보다 작고;
    제2 동작 전압 범위를 갖는 제2 연산 증폭기, 상기 제2 연산 증폭기의 출력은 상기 제 2 트랜지스터의 게이트 전극에 연결되고; 및
    상기 출력 노드와 상기 제1 및 제2 연산 증폭기의 비반전 입력 사이에 연결되어 상기 제1 및 제2 연산 증폭기에 피드백 전압을 제공하는 피드백 네트워크를 포함하고, 상기 피드백 네트워크는 상기 피드백 전압을 상기 출력 전압 범위로부터 상기 제1 및 제2 동작 전압 범위로 시프트하도록 구성되는 칼럼 드라이버.
  2. 제1 항에 있어서,
    상기 제1 트랜지스터 및 제2 트랜지스터는 LDMOS 트랜지스터인 칼럼 드라이버.
  3. 제2 항에 있어서,
    상기 제1 트랜지스터는 p 형 LDMOS 트랜지스터이고, 상기 제2 트랜지스터는 n 형 LDMOS 트랜지스터인 칼럼 드라이버.
  4. 제1 항에 있어서,
    상기 제1 연산 증폭기는 상기 출력 고전압원 및 제1 중간 전압원에 연결되고,
    상기 출력 고전압원과 상기 제1 중간 전압원 사이의 전압 범위는 상기 제1 동작 전압 범위에 대응하고,
    상기 제2 연산 증폭기는 상기 출력 저전압원 및 제2 중간 전압원에 연결되고,
    상기 출력 저전압원과 상기 제2 중간 전압원 사이의 전압차는 상기 제2 동작 전압 범위에 대응하는 칼럼 드라이버.
  5. 제4 항에 있어서,
    상기 제1 중간 전압원 및 상기 제2 중간 전압원은 동일한 전압을 공급하도록 구성되는 칼럼 드라이버.
  6. 제4 항에 있어서,
    상기 제1 중간 전압원 및 상기 제2 중간 전압원은 상이한 전압을 공급하도록 구성되는 칼럼 드라이버.
  7. 제1 항에 있어서,
    상기 피드백 네트워크는 수동 전압 분할기를 포함하는 칼럼 드라이버.
  8. 제1 항에 있어서,
    상기 제1 연산 증폭기의 반전 입력은 디지털-아날로그 변환기의 출력에 연결되고, 상기 디지털-아날로그 변환기에는 상기 제1 동작 전압 범위의 전력이 공급되는 칼럼 드라이버.
  9. 제8 항에 있어서,
    상기 디지털-아날로그 변환기의 출력과 상기 제2 연산 증폭기의 반전 입력 사이에 연결된 전압 레벨 시프터를 더 포함하고, 상기 전압 레벨 시프터는 전압 신호를 상기 제1 동작 전압 범위로부터 상기 제2 동작 전압 범위로 시프트하도록 구성되는 칼럼 드라이버.
  10. 복수의 스캔 라인과 복수의 데이터 라인이 교차하는 영역에 위치하는 복수의 화소를 포함하는 표시부;
    상기 복수의 스캔 라인에 연결된 스캔 드라이버; 및
    상기 복수의 데이터 라인에 연결된 복수의 칼럼 드라이버를 포함하는 데이터 드라이버를 포함하고,
    상기 복수의 칼럼 드라이버 각각은,
    출력 고전압원과 출력 저전압원 사이에 직렬로 연결된 제1 트랜지스터와 제2 트랜지스터, 및 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이의 출력 노드를 포함하는 출력 스테이지, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 출력 전압 범위에서 상기 출력 노드의 출력 전압을 제어하도록 구성되고;
    제1 구동 전압 범위를 갖는 제1 연산 증폭기, 상기 제1 연산 증폭기의 출력은 상기 제1 트랜지스터의 게이트 전극에 연결되고, 상기 제1 동작 전압 범위는 상기 출력 전압 범위보다 작고;
    제2 동작 전압 범위를 갖는 제2 연산 증폭기, 상기 제2 연산 증폭기의 출력은 상기 제2 트랜지스터의 게이트 전극에 연결되고; 및
    상기 출력 노드와 상기 제1 및 제2 연산 증폭기의 비반전 입력 사이에 연결되어 상기 제1 및 제2 연산 증폭기에 피드백 전압을 제공하는 피드백 네트워크를 포함하고, 상기 피드백 네트워크는 상기 피드백 전압을 상기 출력 전압 범위로부터 상기 제1 및 제2 동작 전압 범위로 시프트하도록 구성되는 표시 장치.
KR1020170166635A 2017-01-09 2017-12-06 칼럼 드라이버 및 이를 포함하는 표시 장치 KR102428832B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/402,136 2017-01-09
US15/402,136 US10186208B2 (en) 2017-01-09 2017-01-09 Low voltage display driver

Publications (2)

Publication Number Publication Date
KR20180082952A true KR20180082952A (ko) 2018-07-19
KR102428832B1 KR102428832B1 (ko) 2022-08-03

Family

ID=62783225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170166635A KR102428832B1 (ko) 2017-01-09 2017-12-06 칼럼 드라이버 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (1) US10186208B2 (ko)
KR (1) KR102428832B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11436963B2 (en) 2020-03-18 2022-09-06 Silicon Works Co., Ltd Level shift circuit and source driver including the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068087B (zh) * 2017-03-31 2019-11-26 深圳市华星光电技术有限公司 一种goa驱动电路
KR20200018761A (ko) * 2018-08-10 2020-02-20 삼성디스플레이 주식회사 표시 장치
KR20200135654A (ko) * 2019-05-24 2020-12-03 삼성디스플레이 주식회사 표시 장치
CN110264925B (zh) * 2019-06-11 2021-11-05 惠科股份有限公司 显示装置及其短路检测方法
US10991290B1 (en) * 2020-10-07 2021-04-27 Novatek Microelectronics Corp. Control method of channel setting module applied to display panel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020041274A1 (en) * 2000-08-18 2002-04-11 Takuya Watanabe Driving apparatus and driving method of liquid crystal display apparatus
US20070139320A1 (en) * 2003-06-06 2007-06-21 Koninklijkle Phillips Electronics N.C. Active matrix display device
US20090289930A1 (en) * 2008-05-08 2009-11-26 Nec Electronics Corporation Operational amplifier circuit and display panel driving apparatus

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7177418B2 (en) 2002-07-22 2007-02-13 Texas Instruments Incorporated Power efficient ADSL central office downstream class G power switch
KR100479765B1 (ko) 2004-07-23 2005-04-06 (주)아날로그칩스 플라즈마 디스플레이 패널 구동용 고전압 구동회로
JP4532244B2 (ja) 2004-11-19 2010-08-25 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置
US7898783B2 (en) 2006-08-10 2011-03-01 Texas Instruments Incorporated Methods and apparatus to reduce substrate voltage bounces and spike voltages in switching amplifiers
JP2009135138A (ja) 2007-11-28 2009-06-18 Texas Instr Japan Ltd Ｌｅｄ駆動回路
US8253399B2 (en) 2008-11-18 2012-08-28 Texas Instruments Incorporated Reconfigurable regulator and associated method
CN101964329B (zh) 2010-08-03 2012-09-26 无锡晶凯科技有限公司 150v-bcd体硅制造工艺和lcd背光驱动芯片
US8946937B2 (en) 2010-08-18 2015-02-03 Volterra Semiconductor Corporation Switching circuits for extracting power from an electric power source and associated methods
CN102709325A (zh) 2012-06-25 2012-10-03 电子科技大学 一种高压ldmos器件
US8742803B2 (en) 2012-09-26 2014-06-03 Broadcom Corporation Output driver using low voltage transistors
SG11201502947UA (en) 2013-10-28 2015-06-29 Advanced Charging Technologies Llc Electrical circuit for powering consumer electronic devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020041274A1 (en) * 2000-08-18 2002-04-11 Takuya Watanabe Driving apparatus and driving method of liquid crystal display apparatus
KR20020026802A (ko) * 2000-08-18 2002-04-12 마찌다 가쯔히꼬 액정표시장치의 구동장치 및 구동방법
US20070139320A1 (en) * 2003-06-06 2007-06-21 Koninklijkle Phillips Electronics N.C. Active matrix display device
US20090289930A1 (en) * 2008-05-08 2009-11-26 Nec Electronics Corporation Operational amplifier circuit and display panel driving apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ma et al(2014), A4 isolated half-bridge gate driver with 4.5V to 18V output dirve voltage* *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11436963B2 (en) 2020-03-18 2022-09-06 Silicon Works Co., Ltd Level shift circuit and source driver including the same

Also Published As

Publication number Publication date
KR102428832B1 (ko) 2022-08-03
US10186208B2 (en) 2019-01-22
US20180197485A1 (en) 2018-07-12

Similar Documents

Publication Publication Date Title
KR102428832B1 (ko) 칼럼 드라이버 및 이를 포함하는 표시 장치
US10255871B2 (en) Display device including a MUX to vary voltage levels of a switching circuit used to drive a display panel
TWI425484B (zh) 驅動裝置、顯示器裝置、及其驅動方法
US9224356B2 (en) Digital to-analog-conversion circuit and data driver for display device
KR102496782B1 (ko) 전압변환 회로 및 이를 구비한 유기발광 표시장치
US10930209B2 (en) Stretchable display device, panel driving circuit and the method of driving the same
US7489262B2 (en) Digital to analog converter having integrated level shifter and method for using same to drive display device
JP5780650B2 (ja) レベルシフタ回路、走査回路、表示装置、及び、電子機器
KR101492875B1 (ko) 감마 전압 컨트롤러, 이를 포함하는 계조 전압 제너레이터및 디스플레이 디바이스
JP2006310959A (ja) 差動増幅器及び表示装置のデータドライバ並びに差動増幅器の駆動方法
KR101996555B1 (ko) 표시 장치의 구동 장치
JP4643954B2 (ja) 階調電圧生成回路及び階調電圧生成方法
KR100885161B1 (ko) 디스플레이 구동 장치
US7852304B2 (en) Driving circuit, system, and method to improve uniformity of column line outputs in display systems
KR102218405B1 (ko) 유기발광표시장치
KR102043135B1 (ko) 스캔 신호 구동 장치
US20190043410A1 (en) System and method for display power reduction
CN110570804B (zh) 一种显示面板的驱动装置、驱动方法及显示装置
KR101941442B1 (ko) 발광다이오드표시장치 및 이의 구동방법
CN114495794B (zh) 显示面板及显示装置
KR20030074257A (ko) 표시 장치
JP5354899B2 (ja) 表示パネルのデータ線駆動回路、ドライバ回路、表示装置
JP2009282119A (ja) 表示装置
US20230048321A1 (en) Touch display device, driving signal output circuit, and driving signal output method of touch display device
KR101752779B1 (ko) 유기발광다이오드 표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant