KR20180070996A - 이더넷 시스템 및 그 제어 방법 - Google Patents

Abstract

본 발명은 동일한 단말과 연결되어 동일한 데이터 패킷이 병렬로 송수신되는 복수의 이더넷 포트; 상기 각 이더넷 포트를 통해 송수신되는 데이터 패킷을 각각 저장하며, 버스를 통해 상위 장치와 연결되어 상기 상위 장치와 상기 데이터 패킷을 송수신하는 복수의 패킷 버퍼; 상기 각 패킷 버퍼에 저장된 데이터 패킷의 오류를 검출하는 패킷 오류 검출부; 및 상기 패킷 오류 검출부의 검출 결과에 따라 오류가 검출되지 아니한 패킷 버퍼의 데이터 패킷을 선택하여 프로세스를 진행하는 제어부를 포함하는 이더넷 시스템을 제공한다. 본 발명에 의한 이더넷 시스템은 이더넷 포트 어느 한 쪽의 데이터 패킷이 손실되어도 다른 이더넷 포트의 정상적인 데이터 패킷으로 보상하여 원활하고 안정적인 데이터 통신이 가능한 장점을 갖는다.

Description

이더넷 시스템 및 그 제어 방법{Ethernet system and control method thereof}

본 발명은 이더넷 시스템 및 그 제어 방법에 관한 것으로서, 보다 상세하게는 이더넷 포트 어느 한 쪽의 데이터 패킷이 손실되어도 다른 이더넷 포트의 정상적인 데이터 패킷으로 보상하여 원활하고 안정적인 데이터 통신이 가능한 이더넷 시스템 및 그 제어 방법에 관한 것이다.

이더넷(Ethernet) 통신은 빠른 속도와 매체의 대중화와 친숙성 및 오피스 네트워크와의 연결 등으로 인해 많은 이점이 있어 최근 산업 현장에 많은 확장이 이루어지고 있다. 이더넷 통신 장치는 각종 단말 장치에 장착되어 해당 단말 장치가 타 단말 장치와 이더넷 통신을 수행할 수 있도록 한다.

그런데 이더넷 통신 장치는 인터넷 서비스를 이용하는 개인용 컴퓨터(PC: Personal Computer)에 장착되는 경우와 같이 단일 통신 네트워크에 접속될 때는 하나의 통신 포트만이 필요하다.

그러나 이러한 구성은 하나의 통신 포트를 통해 수신된 데이터 패킷이 손실된 경우 정상적인 데이터 패킷이 수신될 때까지 재전송을 계속적으로 요구해야 하는데, 이에 따라 원활하고 안정적인 데이터 통신이 불가능하다는 단점이 있다.

대한민국 등록특허 제10-1671804호(2016. 10. 27. 등록)

이에 본 발명은 이러한 문제점을 해결하기 위해 안출된 것으로, 이더넷 포트 어느 한 쪽의 데이터 패킷이 손실되어도 다른 이더넷 포트의 정상적인 데이터 패킷으로 보상하여 원활하고 안정적인 데이터 통신이 가능한 이더넷 시스템 및 그 제어 방법을 제공하는 데 그 목적이 있다.

그러나 본 발명의 기술적 과제들은 위에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

본 발명의 실시례에 따른 이더넷 시스템은, 동일한 단말과 연결되어 동일한 데이터 패킷이 병렬로 송수신되는 복수의 이더넷 포트; 상기 각 이더넷 포트를 통해 송수신되는 데이터 패킷을 각각 저장하며, 버스를 통해 상위 장치와 연결되어 상기 상위 장치와 상기 데이터 패킷을 송수신하는 복수의 패킷 버퍼; 상기 각 패킷 버퍼에 저장된 데이터 패킷의 오류를 검출하는 패킷 오류 검출부; 및 상기 패킷 오류 검출부의 검출 결과에 따라 오류가 검출되지 아니한 패킷 버퍼의 데이터 패킷을 선택하여 프로세스를 진행하는 제어부를 포함한다.

상기 제어부는 상기 패킷 오류 검출부의 검출 결과 상기 패킷 버퍼의 데이터 패킷이 모두 오류가 검출된 경우 상기 패킷 버퍼에 저장된 이전 데이터 패킷을 선택하여 프로세스를 진행할 수 있다.

또한 본 발명의 실시례에 따른 이더넷 시스템의 제어 방법은, 동일한 단말과 연결된 복수의 이더넷 포트를 통해 동일한 데이터 패킷이 병렬로 송수신되는 단계; 상기 복수의 이더넷 포트에 대응되는 복수의 패킷 버퍼가 상기 각 이더넷 포트를 통해 송수신되는 데이터 패킷을 각각 저장하는 단계; 상기 각 패킷 버퍼에 저장된 데이터 패킷의 오류가 검출되는 단계; 및 상기 오류 검출 결과 오류가 검출되지 아니한 패킷 버퍼의 데이터 패킷이 선택되어 프로세스가 진행되는 단계를 포함한다.

상기 오류 검출 결과 상기 패킷 버퍼의 데이터 패킷이 모두 오류가 검출된 경우 상기 패킷 버퍼에 저장된 이전 데이터 패킷이 선택되어 프로세스가 진행되는 단계를 더 포함할 수 있다.

본 발명에 의한 이더넷 시스템 및 그 제어 방법은 이더넷 포트 어느 한 쪽의 데이터 패킷이 손실되어도 다른 이더넷 포트의 정상적인 데이터 패킷으로 보상하여 원활하고 안정적인 데이터 통신이 가능한 효과를 갖는다.

도 1은 본 발명의 일 실시례에 따른 이더넷 시스템의 제어 블록도이다.
도 2는 본 발명의 일 실시례에 따른 이더넷 시스템의 제어 방법을 나타낸 흐름도이다.

본 발명의 장점 및 특징 그리고 그것들을 달성하는 방법들은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시례들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시례들에 한정되는 것이 아니라 또 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시례들은 본 발명의 개시가 완전하도록 하고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 단지 청구항에 의해 정의될 뿐이다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.

이하 첨부된 도면들을 참고하여 본 발명의 실시례에 따른 이더넷 시스템 및 그 제어 방법에 대해 설명하도록 한다.

이때 처리 흐름도 도면들의 각 블록과 흐름도 도면들의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수 있음을 이해할 수 있을 것이다.

이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터·특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도 블록(들)에서 설명된 기능들을 수행하는 수단을 생성하게 된다.

이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 흐름도 블록(들)에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다.

컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도 블록(들)에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.

또한 각 블록은 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈·세그먼트 또는 코드의 일부를 나타낼 수 있다. 또한 몇 가지 대체 실행례들에서는 블록들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대 잇달아 도시되어 있는 두 개의 블록들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.

도 1은 본 발명의 일 실시례에 따른 이더넷 시스템의 제어 블록도이다.

도 1을 참조하면, 본 발명의 일 실시례에 따른 이더넷 시스템은 복수의 이더넷 포트(120, 140), 복수의 패킷 버퍼(160, 180), 패킷 오류 검출부(200) 및 제어부(220)를 포함한다. 설명의 편의를 위해 이더넷 포트(120, 140)가 2개이고, 패킷 버퍼(160, 180)도 2개인 것으로 도시하였다.

복수의 이더넷 포트(120, 140)는 동일한 단말(100)과 연결되어 동일한 데이터 패킷이 병렬로 송수신되는 부분이다. 즉 이더넷 포트 A(120)를 통해 송수신되는 데이터 E1_a와 이더넷 포트 B(140)를 통해 송수신되는 데이터 E1_b는 동일한 데이터이다.

복수의 패킷 버퍼(160, 180)는 버스(bus)를 통해 상위 장치와 연결되어 상위 장치와 데이터 패킷을 송수신하며, 각 이더넷 포트(120, 140)를 통해 송수신되는 데이터 패킷을 각각 저장한다. 즉 이더넷 포트 A(120)를 통해 송수신되는 데이터 패킷은 패킷 버퍼 A(160)에 저장되고, 이더넷 포트 B(140)를 통해 송수신되는 데이터 패킷은 패킷 버퍼 B(180)에 저장된다. 결국 패킷 버퍼 A(160)와 패킷 버퍼 B(180)에는 동일한 데이터가 저장되게 된다.

패킷 버퍼(160, 180)에 저장되는 데이터 패킷은 경우에 따라 패킷 손실 등과 같은 오류가 발생할 수 있다. 이에 따라 패킷 오류 검출부(200)는 패킷 버퍼(160, 180)에 저장된 데이터 패킷의 오류를 검출한다. 이때 패킷 오류 검출부(200)는 패킷 버퍼 A(160), 패킷 버퍼 B(180) 순으로 데이터 패킷의 오류를 검출할 수 있다.

제어부(220)는 패킷 오류 검출부(200)의 검출 결과 패킷 버퍼 A(160)에 저장된 데이터 패킷이 오류가 존재하지 않는 정상 데이터인 것으로 판단되면, 패킷 버퍼 A(160)에 저장된 데이터 패킷을 선택하여 프로세스를 진행한다. 이때 패킷 버퍼 B(180)에 저장된 데이터 패킷의 오류 여부는 상관없이 프로세스가 진행될 수 있다.한편 패킷 버퍼 B(180)에 저장된 데이터 패킷이 오류 데이터라면 삭제될 수도 있고, 패킷 버퍼 A(160)에 저장된 정상 데이터 패킷으로 대체될 수도 있다.

반면 제어부(220)는 패킷 버퍼 A(160)에 저장된 데이터 패킷이 오류 데이터인 것으로 확인되면, 패킷 버퍼 B(180)에 저장된 데이터 패킷의 오류 검출 결과를 확인한다. 확인 결과 패킷 버퍼 B(180)에 저장된 데이터 패킷이 오류가 존재하지 않는 정상 데이터인 것으로 판단되면, 제어부(220)는 패킷 버퍼 B(180)에 저장된 데이터 패킷을 선택하여 프로세스를 진행한다. 그리고 패킷 버퍼 A(160)에 저장된 오류 데이터는 삭제될 수도 있고, 패킷 버퍼 B(180)에 저장된 정상 데이터 패킷으로 대체될 수도 있다.

한편 제어부(220)는 패킷 오류 검출부(200)의 검출 결과 패킷 버퍼 A(160) 및 패킷 버퍼 B(180)에 저장된 데이터 패킷이 모두 오류 데이터인 것으로 확인되면, 패킷 버퍼 A(160)나 패킷 버퍼 B(180)에 저장된 이전 데이터 패킷을 선택하여 프로세스를 진행할 수 있다.

이러한 구성을 갖는 이더넷 시스템의 제어 방법을 도 2의 흐름도를 참조하여 설명하면 다음과 같다.

먼저 동일한 단말(100)과 연결된 복수의 이더넷 포트(120, 140)를 통해 동일한 데이터 패킷이 병렬로 송수신된다(S100).

복수의 이더넷 포트(120, 140)에 대응되는 복수의 패킷 버퍼(160, 180)가 각 이더넷 포트(120, 140)를 통해 송수신되는 데이터 패킷을 각각 저장한다(S120).

그리고 패킷 오류 검출부(200)는 패킷 버퍼(160, 180)에 저장된 데이터 패킷의 오류를 검출한다(S140). 이때 패킷 오류 검출부(160, 180)는 패킷 버퍼 A(160), 패킷 버퍼 B(180) 순으로 데이터 패킷의 오류를 검출할 수 있다.

제어부(220)는 패킷 오류 검출부(200)의 검출 결과 패킷 버퍼 A(160)에 저장된 데이터 패킷이 오류가 존재하지 않는 정상 데이터인 것으로 판단되면, 패킷 버퍼 B(180)에 저장된 데이터 패킷의 오류 여부는 상관없이 패킷 버퍼 A(160)에 저장된 데이터 패킷을 선택하여 프로세스를 진행한다(S160, S180).

한편 패킷 버퍼 B(180)에 저장된 데이터 패킷이 오류 데이터라면 삭제될 수도 있고, 패킷 버퍼 A(160)에 저장된 정상 데이터 패킷으로 대체될 수도 있다.

제어부(220)는 패킷 버퍼 A(160)에 저장된 데이터 패킷이 오류 데이터인 것으로 확인되면, 패킷 버퍼 B(180)에 저장된 데이터 패킷의 오류 검출 결과를 확인한다(S200). 확인 결과 패킷 버퍼 B(180)에 저장된 데이터 패킷이 오류가 존재하지 않는 정상 데이터인 것으로 판단되면, 제어부(220)는 패킷 버퍼 B(180)에 저장된 데이터 패킷을 선택하여 프로세스를 진행한다(S220). 그리고 패킷 버퍼 A(160)에 저장된 오류 데이터는 삭제될 수도 있고, 패킷 버퍼 B(180)에 저장된 정상 데이터 패킷으로 대체될 수도 있다.

한편 제어부(220)는 패킷 오류 검출부(200)의 검출 결과 패킷 버퍼 A(160) 및 패킷 버퍼 B(180)에 저장된 데이터 패킷이 모두 오류 데이터인 것으로 확인되면, 패킷 버퍼 A(160)나 패킷 버퍼 B(180)에 저장된 이전 데이터 패킷을 선택하여 프로세스를 진행할 수 있다(S240).

이처럼 본 발명은 이더넷 포트 어느 한 쪽의 데이터 패킷이 손실되어도 다른 이더넷 포트의 정상적인 데이터 패킷으로 보상하여 원활하고 안정적인 데이터 통신이 가능한 장점을 갖는다.

한편 상술한 본 발명의 실시례들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성 가능하고, 컴퓨터로 읽을 수 있는 기록 매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다.

상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면 롬· 플로피 디스크·하드디스크 등), 광학적 판독 매체(예를 들면 CD-ROM·DVD 등) 및 캐리어 웨이브(예를 들면 인터넷을 통한 전송)와 같은 저장 매체를 포함한다.

이제까지 본 발명에 대하여 그 바람직한 실시례들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시례들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

이와 같이 본 발명에 의한 이더넷 시스템 및 그 제어 방법에 따르면 이더넷 포트 어느 한 쪽의 데이터 패킷이 손실되어도 다른 이더넷 포트의 정상적인 데이터 패킷으로 보상하여 원활하고 안정적인 데이터 통신이 가능하다.

100: 단말 120: 이더넷 포트 A
140: 이더넷 포트 B 160: 패킷 버퍼 A
180: 패킷 버퍼 B 200: 패킷 오류 검출부
220: 제어부

Claims (4)

1. 동일한 단말과 연결되어 동일한 데이터 패킷이 병렬로 송수신되는 복수의 이더넷 포트;
   상기 각 이더넷 포트를 통해 송수신되는 데이터 패킷을 각각 저장하며, 버스를 통해 상위 장치와 연결되어 상기 상위 장치와 상기 데이터 패킷을 송수신하는 복수의 패킷 버퍼;
   상기 각 패킷 버퍼에 저장된 데이터 패킷의 오류를 검출하는 패킷 오류 검출부; 및
   상기 패킷 오류 검출부의 검출 결과에 따라 오류가 검출되지 아니한 패킷 버퍼의 데이터 패킷을 선택하여 프로세스를 진행하는 제어부를 포함하는 이더넷 시스템.
   
2. 제1항에 있어서,
   상기 제어부는 상기 패킷 오류 검출부의 검출 결과 상기 패킷 버퍼의 데이터 패킷이 모두 오류가 검출된 경우 상기 패킷 버퍼에 저장된 이전 데이터 패킷을 선택하여 프로세스를 진행하는 이더넷 시스템.
   
3. 동일한 단말과 연결된 복수의 이더넷 포트를 통해 동일한 데이터 패킷이 병렬로 송수신되는 단계;
   상기 복수의 이더넷 포트에 대응되는 복수의 패킷 버퍼가 상기 각 이더넷 포트를 통해 송수신되는 데이터 패킷을 각각 저장하는 단계;
   상기 각 패킷 버퍼에 저장된 데이터 패킷의 오류가 검출되는 단계; 및
   상기 오류 검출 결과 오류가 검출되지 아니한 패킷 버퍼의 데이터 패킷이 선택되어 프로세스가 진행되는 단계를 포함하는 이더넷 시스템의 제어 방법.
   
4. 제3항에 있어서,
   상기 오류 검출 결과 상기 패킷 버퍼의 데이터 패킷이 모두 오류가 검출된 경우 상기 패킷 버퍼에 저장된 이전 데이터 패킷이 선택되어 프로세스가 진행되는 단계를 더 포함하는 이더넷 시스템의 제어 방법.

Images