CN109891833B - 传送装置和帧传送方法 - Google Patents

传送装置和帧传送方法 Download PDF

Info

Publication number
CN109891833B
CN109891833B CN201680090208.4A CN201680090208A CN109891833B CN 109891833 B CN109891833 B CN 109891833B CN 201680090208 A CN201680090208 A CN 201680090208A CN 109891833 B CN109891833 B CN 109891833B
Authority
CN
China
Prior art keywords
frame
code
unit
fcs
comparison result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680090208.4A
Other languages
English (en)
Other versions
CN109891833A (zh
Inventor
井上礼子
谷口幸子
坂上佑介
川手龙介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN109891833A publication Critical patent/CN109891833A/zh
Application granted granted Critical
Publication of CN109891833B publication Critical patent/CN109891833B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/201—Frame classification, e.g. bad, good or erased
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0079—Formats for control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/245—Testing correct operation by using the properties of transmission codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0677—Localisation of faults
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability
    • H04L43/0811—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability by checking connectivity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0823—Errors, e.g. transmission errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/252—Store and forward routing

Abstract

传送装置具有：FCS码计算部(21)，其计算接收帧的FCS码即第1码；FCS检查部(22)，其对第1码和接收帧中存储的FCS码即第2码进行比较，输出表示所比较的2个码一致或不一致的第1比较结果；反转FCS检查部(23)，其对第1码和使第2码的各比特进行比特反转后的第3码进行比较，输出表示所比较的2个码一致或不一致的第2比较结果；错误判定部(24)，其根据第1比较结果和第2比较结果判定接收帧的错误的状态；以及FCS更新部(42)，其在第2比较结果不一致的情况下，在将接收帧传送到后级的装置时，利用使第1码的各比特进行比特反转后的第4码对第2码进行更新。

Description

传送装置和帧传送方法
技术领域
本发明涉及传送帧的传送装置和帧传送方法。
背景技术
存在汽车的车内网络、工厂自动化的管理控制用网络和列车的车内通信网络等产业用的网络。这些网络构筑分别采用不同标准的网络，但是，开始采用能够更加廉价地实现、且与从低速到高速的宽范围的通信速度对应的以太网(注册商标)标准。以太网在民生用途中已经普及，设备也廉价，还能够进行高速通信。另一方面，以太网没有成为能够应对高可靠性和低延迟性这样的产业用途所需要的严格要求的标准。
在IEEE(Institute of Electrical and Electronics Engineers)802.3br IET(Interspersing Express Traffic)任务组中，正在进行能够有效利用频带的低延迟传送方式即IET方式的标准化活动(非专利文献1)。在IET方式中，传送装置以直通(cut-through)方式传送针对延迟的要求严格的帧即快速帧，由此将延迟时间抑制为最小限度。在针对延迟的要求不严格的帧即正常帧的传送中产生了快速帧的传送请求的情况下，传送装置对正常帧的传送进行中断和分割，对快速帧进行中断传送，在快速帧的传送完成后，再次开始进行分割后的其余部分的正常帧的传送。逐个链路的相对装置将分割后的正常帧结合而复原。
在基于直通方式的帧传送中，传送装置通常在完成传输路径错误的判定的定时已经传送帧。因此，传送装置无法进行帧的丢弃处理，包含传输路径错误的帧向后级以后进行传播。此外，在基于直通方式的帧传送中，没有假设确定传输路径错误产生的部位。在专利文献1中公开了如下技术：以直通方式传送帧的分组传送装置在帧内单独定义的DCS(DataCheck Sequence)字段中存储对帧数据的CRC(Cyclic Redundancy Check)计算结果进行反转后的内容，进行FCS(Frame Check Sequence)的检查，在帧产生异常的情况下，再次计算FCS并进行替换，由此确定网络内的故障产生部位。
现有技术文献
专利文献
专利文献1：日本特许第4308297号公报
非专利文献
非专利文献1：IEEE 802.3br/D2.1IET 2015年
发明内容
发明要解决的课题
但是，根据上述现有技术，DCS字段是单独字段，因此，在以太网标准上，将DCS字段插入帧的数据区域中。因此，在本来的数据长度中增加DCS字段量，存在与DCS字段的增加量对应地使帧的传送延迟这样的问题。
本发明是鉴于上述情况而完成的，其目的在于，得到如下的传送装置：在包含多个传送装置的网络中，在帧中检测到错误的情况下，能够确定故障的产生部位，而不使帧的传送延迟。
用于解决课题的手段
为了解决上述课题并实现目的，本发明的传送装置具有计算部，该计算部计算接收到的帧即接收帧的帧检查序列码即第1码。此外，传送装置具有第1比较部，该第1比较部对第1码和接收帧中存储的帧检查序列码即第2码进行比较，输出表示所比较的2个码一致或不一致的第1比较结果。此外，传送装置具有第2比较部，该第2比较部对第1码和使第2码的各比特进行比特反转后的第3码进行比较，输出表示所比较的2个码一致或不一致的第2比较结果。此外，传送装置具有错误判定部，该错误判定部根据第1比较结果和第2比较结果判定接收帧的错误的状态。此外，传送装置具有更新部，该更新部在第2比较结果不一致的情况下，在将接收帧向后级的装置传送时，利用使第1码的各比特进行比特反转后的第4码对第2码进行更新。
发明效果
本发明的传送装置发挥如下效果：在包含多个传送装置的网络中，在帧中检测到错误的情况下，能够确定故障的产生部位，而不使帧的传送延迟。
附图说明
图1是示出包含实施方式1的传送装置的网络的结构例的图。
图2是示出包含一般的传送装置的网络中产生了故障时的各传送装置中的错误的检测状态的例子的图。
图3是示出实施方式1的传送装置的结构例的框图。
图4是示出由实施方式1的传送装置传送的帧的帧格式的例子的图。
图5是示出实施方式1的传送装置的帧传送处理的流程图。
图6是示出在实施方式1的网络中、在多个传输路径中产生了故障的情况下的各传送装置中的错误的检测状态的例子的图。
图7是示出利用CPU和存储器构成实施方式1的传送装置的处理电路的情况下的例子的图。
图8是示出利用专用硬件构成实施方式1的传送装置的处理电路的情况下的例子的图。
图9是示出实施方式2的传送装置的结构例的框图。
图10是示出实施方式2的传送装置的帧传送处理的流程图。
图11是示出在实施方式2的网络中包含无法利用反转FCS码的终端的情况下的传送装置的帧传送动作的例子的图。
具体实施方式
下面，根据附图对本发明的实施方式的传送装置和帧传送方法进行详细说明。另外，本发明不由该实施方式进行限定。
实施方式1
图1是示出包含本发明的实施方式1的传送装置1～4的网络5的结构例的图。网络5具有传送装置1～4。传送装置1从未图示的左侧的传送装置接收帧后，通过IET方式向传送装置2输出即传送帧。同样，传送装置2、3从左侧的传送装置接收帧后，向右侧的传送装置输出帧。传送装置4从左侧的传送装置3接收帧后，向未图示的右侧的传送装置输出帧。在网络5中，在传送装置1的左侧和传送装置4的右侧也连接有与传送装置1～4相同的传送装置。
在本实施方式中，传送装置1～4与是否由于在前级的传送装置之前的传输阶段产生的故障而在帧中产生错误无关，检测是否在本传送装置紧前的传输路径中产生故障。由此，在网络5中，在多个部位产生了故障的情况下，也能够确定各故障产生部位。
这里，对在具有不具备本实施方式的传送装置1～4的功能的一般的传送装置的网络中、在传输路径中产生了故障时的传送装置的错误的检测状态进行说明。图2是示出在包含一般的传送装置101～104的网络100中产生了故障时的各传送装置中的错误的检测状态的例子的图。如图2所示，当在传送装置101与传送装置102之间的传输路径中产生故障时，在从传送装置101向传送装置102传送的帧中产生错误。该情况下，传送装置102检测到帧的错误。传送装置102将检测到错误的帧直接传送到下一个传送装置103。传送装置103能够检测到帧的错误，但是，无法确定该错误的原因是基于传送装置102与传送装置103之间的传输路径的故障，还是在传送装置102之前的传输阶段的故障传播而来。此外，传送装置103将检测到错误的帧直接传送到下一个传送装置104。当在传送装置103与传送装置104之间的传输路径中产生故障时，在从传送装置103向传送装置104传送的帧中产生错误。该情况下，传送装置104能够检测到帧的错误，但是，无法确定该错误的原因是基于传送装置103与传送装置104之间的传输路径的故障，还是在传送装置103之前的传输阶段的故障传播而来。此外，传送装置104也无法确定是否在多个传输路径中产生故障。
对本实施方式的传送装置1～4的结构进行说明。图3是示出实施方式1的传送装置1的结构例的框图。传送装置1～4为相同结构，因此，以传送装置1为例进行说明。传送装置1具有输入部11-1～11-M、存储部12、通常延迟帧结合缓冲器13-1～13-M、开关处理部14、低延迟帧输出缓冲器15-1～15-M、通常延迟帧输出缓冲器16-1～16-M、输出部17-1～17-M。传送装置1具有M个输入端口和M个输出端口，但是，这是一例，输入端口和输出端口的数量不限于M个。传送装置1通常具有2个端口以上的多个输入输出端口。在图3中，Rx#n所示的输入端口和Tx#n所示的输出端口一般是1个物理端口，但是，也可以根据输入和输出将端口在物理上分开。另外，设为1≤n≤M。
在以后的说明中，在不区分输入部11-1～11-M的情况下称为输入部11。此外，在不区分通常延迟帧结合缓冲器13-1～13-M的情况下称为通常延迟帧结合缓冲器13。此外，在不区分低延迟帧输出缓冲器15-1～15-M的情况下称为低延迟帧输出缓冲器15。此外，在不区分通常延迟帧输出缓冲器16-1～16-M的情况下称为通常延迟帧输出缓冲器16。此外，在不区分输出部17-1～17-M的情况下称为输出部17。另外，有时将低延迟帧输出缓冲器15和通常延迟帧输出缓冲器16统称为输出侧缓冲器。
传送装置1按照每个输入端口，即具有与输入端口的数量相同的M个输入部11和M个通常延迟帧结合缓冲器13。此外，传送装置1按照每个输出端口，即具有与输出端口的数量相同的M个低延迟帧输出缓冲器15、M个通常延迟帧输出缓冲器16和M个输出部17。
在输入端口侧的输入部11和输出端口侧的输出部17中安装有应用了通过IEEE802.3br实现标准化的IET的技术的MAC(Media Access Control)。在IET方式中，在正在传送通常延迟帧的情况下，中断通常延迟帧的传送，对低延迟帧进行中断传送，由此，能够进行满足低延迟帧的延迟请求的传送。这里，低延迟帧是请求低延迟传送的帧，也称为快速帧。此外，通常延迟帧是与低延迟帧相比容许传送延迟的帧，也称为正常帧。
在传送装置1中，输入部11具有FCS码计算部21、FCS检查部22、反转FCS检查部23、错误判定部24、帧识别部25。
FCS码计算部21是计算部，计算从前级的传送装置传送且由输入端口接收到的帧即接收帧的帧检查序列码(以下设为FCS码)。设由FCS码计算部21计算出的FCS码为第1码。
图4是示出由实施方式1的传送装置1～4传送的帧的帧格式50的例子的图。由传送装置1～4传送的帧是低延迟帧和通常延迟帧，均基于以太网标准的帧格式50。由传送装置1～4传送的帧的帧格式50由以下部分构成：存储有帧的发送目的地的地址的DA(Destination Address)字段51；存储有帧的发送方的地址的SA(Source Address)字段52、存储有帧的长度即帧长的Type字段53；存储有待发送的用户数据的DATA字段54；存储有DA字段51～DATA字段54的字段的错误检测中使用的检查码即FCS码的FCS字段55。
FCS码计算部21将所输入的帧的DA字段51、SA字段52、Type字段53和DATA字段54作为对象，计算FCS码。
FCS检查部22是第1比较部，对接收帧的FCS字段55中存储的FCS码和由FCS码计算部21计算出的FCS码进行比较，输出表示所比较的2个FCS码一致或不一致的比较结果。设接收帧的FCS字段55中存储的FCS码为第2码。此外，设FCS检查部22输出的比较结果为第1比较结果。
反转FCS检查部23是第2比较部，对使接收帧的FCS字段55中存储的FCS码的各比特进行比特反转后的反转FCS码和由FCS码计算部21计算出的FCS码进行比较，输出表示所比较的2个FCS码一致或不一致的比较结果。设使接收帧的FCS字段55中存储的FCS码的各比特进行比特反转后的反转FCS码为第3码。此外，设反转FCS检查部23输出的比较结果为第2比较结果。
错误判定部24根据从FCS检查部22输出的第1比较结果和从反转FCS检查部23输出的第2比较结果，判定接收帧的错误的状态。具体而言，错误判定部24在帧中检测到错误的情况下，判定是在前级的传送装置与本传送装置之间的紧前的传输路径中产生了故障，还是在前级的传送装置之前的传输阶段产生了故障，判定成为错误原因的故障部位。错误判定部24输出包含第2比较结果和由FCS码计算部21计算出的FCS码的错误判定信息。
帧识别部25针对接收帧，根据接收帧内的DA字段51的发送目的地地址，参照存储部12的目的地信息31，决定接收帧的传送目的地、即输出接收帧的输出端口。另外，帧识别部25也可以使用接收帧内的SA字段52的发送方地址、对接收帧的DATA字段54等赋予的服务类别的信息、VLAN(Virtual Local Area Network)标签、以太网类型编号等，参照存储部12的目的地信息31，决定接收帧的传送目的地、即输出接收帧的输出端口。
此外，帧识别部25根据对接收帧内的DATA字段54等赋予的识别信息，参照存储部12的优先级信息32，根据接收帧的优先级将接收帧划分为低延迟帧或通常延迟帧，从不同路径对各输出端口进行输出。接收帧内的识别信息例如是服务类别的信息、VLAN标签、以太网类型编号等。另外，帧识别部25也可以使用接收帧内的DA字段51的发送目的地地址、SA字段52的发送方地址等，参照存储部12的优先级信息32，根据接收帧的优先级将接收帧划分为低延迟帧或通常延迟帧。
存储部12存储帧识别部25在决定接收帧的传送目的地、即输出接收帧的输出端口时参照的目的地信息31。目的地信息31例如表示接收帧的DA字段51中存储的发送目的地地址和与针对发送目的地地址所示的终端等的路径对应的输出端口之间的关系。此外，存储部12存储帧识别部25在决定接收帧的优先级时参照的优先级信息32。优先级信息32例如表示接收帧的DATA字段54中存储的识别信息和与各识别信息对应的优先级之间的关系。另外，在传送装置1中，各输入部11-1～11-M的帧识别部25共同参照而设置存储部12，但是，这是一例，也可以构成为各输入部11-1～11-M的帧识别部25在内部保持存储部12中存储的信息。
通常延迟帧结合缓冲器13-1～13-M进行通常延迟帧的结合处理。通常延迟帧结合缓冲器13-1～13-M是用于以存储和转发(store and forward)方式传送通常延迟帧的通常延迟帧用的输入侧缓冲器。在传送装置1中，在输出部17开始进行与基于IET的低延迟帧之间的输出竞争控制之前，完成被分割的通常延迟帧的结合处理即可。因此，通常延迟帧结合缓冲器13-1～13-M位于比输出部17更靠前级的位置即可，设置位置没有限制。因此，通常延迟帧结合缓冲器13-1～13-M也可以构成为兼用作通常延迟帧输出缓冲器16-1～16-M。
开关处理部14按照由各输入部11的帧识别部25决定的传送目的地进行划分即进行开关处理。开关处理部14将从输入部11输出的低延迟帧输出到与传送目的地的输出端口对应的低延迟帧输出缓冲器15，将从通常延迟帧结合缓冲器13输出的通常延迟帧输出到与传送目的地的输出端口对应的通常延迟帧输出缓冲器16。此外，开关处理部14将从输入部11输出的错误判定信息输出到与作为相应帧的输出目的地的输出端口对应的输出部17。
低延迟帧输出缓冲器15蓄积由输入端口接收到的接收帧中的低延迟帧。低延迟帧输出缓冲器15能够进行不等待1帧的蓄积完成而开始进行帧输出的直通输出。低延迟帧输出缓冲器15按照来自输出部17的输出指示，将低延迟帧输出到输出部17。此外，低延迟帧输出缓冲器15在从开关处理部14输入了低延迟帧的情况下，将表示蓄积了低延迟帧、即在传送装置1中接收到低延迟帧的低延迟帧接收通知输出到输出部17。
通常延迟帧输出缓冲器16蓄积由输入端口接收到的接收帧中的通常延迟帧。通常延迟帧输出缓冲器16在输入由通常延迟帧结合缓冲器13结合后的通常延迟帧的情况下，能够进行直通输出。通常延迟帧输出缓冲器16在如上所述兼用作通常延迟帧结合缓冲器13的情况下，在输入结合前的通常延迟帧后，进行在1帧蓄积完成后开始进行输出的存储和转发输出。通常延迟帧输出缓冲器16按照来自输出部17的输出指示，将通常延迟帧输出到输出部17。
输出部17具有输出控制部41和FCS更新部42。
输出控制部41通过IET方式，与通常延迟帧输出缓冲器16中存储的通常延迟帧相比，优先输出低延迟帧输出缓冲器15中存储的低延迟帧。输出控制部41在输出低延迟帧时向低延迟帧输出缓冲器15通知输出指示，在输出通常延迟帧时向通常延迟帧输出缓冲器16通知输出指示。
FCS更新部42根据从开关处理部14取得的错误判定信息，在第2比较结果不一致的情况下、即在前级的传送装置与本传送装置之间的紧前的传输路径中产生故障的情况下，在向后级的传送装置传送要输出的低延迟帧或通常延迟帧即接收帧时，利用使由FCS码计算部21计算出的FCS码的各比特进行比特反转后的反转FCS码对接收帧中存储的FCS码进行更新。设使由FCS码计算部21计算出的FCS码的各比特进行比特反转后的反转FCS码为第4码。FCS更新部42利用错误判定信息中包含的由FCS码计算部21计算出的FCS码。
接着，对传送装置1中的帧的传送处理进行说明。图5是示出实施方式1的传送装置1的帧传送处理的流程图。
首先，在传送装置1中，从图1中未图示的前级的传送装置接收帧(步骤S1)。
在传送装置1的输入部11中，FCS码计算部21计算接收帧的FCS码(步骤S2)。
FCS检查部22对接收帧的FCS字段55中存储的FCS码即第2码和由FCS码计算部21计算出的FCS码即第1码进行比较(步骤S3)。FCS检查部22将第1比较结果输出到错误判定部24。
反转FCS检查部23对使接收帧的FCS字段55中存储的FCS码的各比特进行比特反转后的反转FCS码即第3码和由FCS码计算部21计算出的FCS码即第1码进行比较(步骤S4)。反转FCS检查部23将第2比较结果输出到错误判定部24。另外，在输入部11中，也可以并行地同时进行步骤S3和步骤S4的处理。
错误判定部24根据FCS检查部22的第1比较结果和反转FCS检查部23的第2比较结果，进行接收帧的错误的检测，即判定接收帧中是否产生错误(步骤S5)。错误判定部24在FCS检查部22的第1比较结果一致、即接收帧的FCS字段55中存储的FCS码和由FCS码计算部21计算出的FCS码相同的情况下，判定为接收帧中未产生错误。
错误判定部24在FCS检查部22的第1比较结果不一致、即接收帧的FCS字段55中存储的FCS码和由FCS码计算部21计算出的FCS码不同的情况下，进而参照反转FCS检查部23的第2比较结果。
错误判定部24在反转FCS检查部23的第2比较结果一致、即接收帧的反转FCS码和由FCS码计算部21计算出的FCS码相同的情况下，判定为接收帧中产生错误，但是，不是在前级的传送装置与本传送装置之间的紧前的传输路径中存在故障，而是在前级的传送装置之前的传输阶段存在故障。
另一方面，错误判定部24在反转FCS检查部23的第2比较结果不一致、即接收帧的反转FCS码和由FCS码计算部21计算出的FCS码不同的情况下，判定为在前级的传送装置与本传送装置之间的紧前的传输路径中存在故障。
错误判定部24将包含第2比较结果和由FCS码计算部21计算出的FCS码的错误判定信息输出到开关处理部14。另外，错误判定部24在第2比较结果一致的情况下，在错误判定信息中也可以不包含由FCS码计算部21计算出的FCS码。
帧识别部25参照存储部12的目的地信息31来决定接收帧的输出端口(步骤S6)。此外，帧识别部25参照存储部12的优先级信息32，决定接收帧的优先级，即决定是低延迟帧还是通常延迟帧(步骤S7)。
帧识别部25在接收帧为低延迟帧的情况下(步骤S8：是)，将低延迟帧输出到开关处理部14。帧识别部25在接收帧为通常延迟帧的情况下(步骤S8：否)，将通常延迟帧输出到通常延迟帧结合缓冲器13。通常延迟帧结合缓冲器13在通常延迟帧被分割的情况下，对通常延迟帧进行结合(步骤S9)，将结合后的通常延迟帧输出到开关处理部14。
开关处理部14通过开关处理，将接收帧输出到由帧识别部25决定的输出端口的相应的输出缓冲器(步骤S10)。具体而言，开关处理部14将低延迟帧输出到与由帧识别部25决定的输出端口对应的低延迟帧输出缓冲器15，将通常延迟帧输出到与由帧识别部25决定的输出端口对应的通常延迟帧输出缓冲器16。此外，开关处理部14通过开关处理，将错误判定信息输出到与由帧识别部25决定的输出端口对应的输出部17。
低延迟帧输出缓冲器15进行待机，直到存在来自输出部17的输出控制部41的输出指示为止(步骤S11：否)，在存在来自输出控制部41的输出指示的情况下(步骤S11：是)，输出低延迟帧(步骤S12)。同样，通常延迟帧输出缓冲器16进行待机，直到存在来自输出控制部41的输出指示为止(步骤S11：否)，在存在来自输出控制部41的输出指示的情况下(步骤S11：是)，输出通常延迟帧(步骤S12)。另外，在输出控制部41中，如上所述通过IET方式，向各输出侧缓冲器通知输出指示而进行帧的输出控制，以使得与通常延迟帧相比，优先输出低延迟帧。
输出部17的FCS更新部42根据错误判定信息，在第2比较结果不一致的情况下(步骤S13：是)，利用使由FCS码计算部21计算出的FCS码的各比特进行比特反转后的反转FCS码，对低延迟帧或通常延迟帧的FCS字段55的FCS码进行更新(步骤S14)。然后，输出控制部41将低延迟帧或通常延迟帧从输出端口输出即传送到后级的传送装置(步骤S15)。FCS更新部42根据错误判定信息，在第2比较结果一致的情况下(步骤S13：否)，不对FCS码进行更新。该情况下，在输出部17中，省略步骤S14的处理，输出控制部41将低延迟帧或通常延迟帧从输出端口输出即传送到后级的传送装置(步骤S15)。
图6是示出在实施方式1的网络5中、在多个传输路径中产生了故障的情况下的各传送装置1～4中的错误的检测状态的例子的图。另外，在图6中，利用FCS＝OK表示计算出的FCS码和接收到的帧的FCS字段55的FCS码一致的情况，利用FCS＝NG表示不一致的情况，利用反转FCS＝OK表示计算出的FCS码和使接收到的帧的FCS字段55的FCS码的各比特进行比特反转后的反转FCS码一致的情况，利用反转FCS＝NG表示不一致的情况。
在传送装置1中，计算出的FCS码和接收到的帧的FCS字段55的FCS码一致，因此，不对FCS字段55的FCS码进行更新，直接传送帧。
在传送装置2中，计算出的FCS码和接收到的帧的FCS字段55的FCS码不一致、且计算出的FCS码和使接收到的帧的FCS字段55的FCS码的各比特进行比特反转后的反转FCS码不一致，因此，判定为在紧前的传输路径中产生了故障。传送装置2利用使计算出的FCS码的各比特进行比特反转后的反转FCS码对FCS字段55的FCS码进行更新，传送帧。
在传送装置3中，计算出的FCS码和接收到的帧的FCS字段55的FCS码不一致、且计算出的FCS码和使接收到的帧的FCS字段55的FCS码的各比特进行比特反转后的反转FCS码一致，因此，判定为在传送装置2之前的传输阶段产生故障，但是在紧前的传输路径中未产生故障。传送装置3判定为帧的错误是由于传送装置2之前的传输阶段的故障进行传播，不对FCS字段55的FCS码进行更新，直接传送帧。
在传送装置4中，计算出的FCS码和接收到的帧的FCS字段55的FCS码不一致、且计算出的FCS码和使接收到的帧的FCS字段55的FCS码的各比特进行比特反转后的反转FCS码不一致，因此，判定为在紧前的传输路径中产生了故障。传送装置4利用使计算出的FCS码的各比特进行比特反转后的反转FCS码对FCS字段55的FCS码进行更新，传送帧。
这样，各传送装置1～4分别检测错误，能够区分错误的原因是紧前的传输路径的故障还是传播来的故障。由此，在网络5中，能够检测错误的产生部位、即哪个传送装置之间的传输路径是原因。
接着，对传送装置1～4的硬件结构进行说明。传送装置1～4为相同结构，因此，以传送装置1为例进行说明。在传送装置1中，输入部11、存储部12、通常延迟帧结合缓冲器13、开关处理部14、低延迟帧输出缓冲器15、通常延迟帧输出缓冲器16和输出部17通过处理电路实现。即，传送装置1具有如下的处理电路：计算接收到的帧的FCS码，对接收到的帧内的FCS码和计算出的FCS码进行比较，对使接收到的帧内的FCS码的各比特进行比特反转后的反转FCS码和计算出的FCS码进行比较，在判定为由于前级的传送装置与本传送装置之间的紧前的传输路径的故障而在帧中检测到错误的情况下，对帧的FCS码进行更新并进行输出。处理电路可以是专用硬件，也可以是执行存储器中存储的程序的CPU(Central ProcessingUnit)和存储器。
图7是示出利用CPU和存储器构成实施方式1的传送装置1的处理电路的情况下的例子的图。在处理电路由CPU91和存储器92构成的情况下，传送装置1的各功能通过软件、固件或软件与固件的组合实现。软件或固件记述为程序，存储在存储器92中。在处理电路中，CPU91读出并执行存储器92中存储的程序，由此实现各功能。即，传送装置1具有存储器92，该存储器92用于存储如下程序，在输入部11、存储部12、通常延迟帧结合缓冲器13、开关处理部14、低延迟帧输出缓冲器15、通常延迟帧输出缓冲器16和输出部17通过处理电路执行该程序时，其结果是执行如下步骤：计算接收到的帧的FCS码的步骤、对接收到的帧内的FCS码和计算出的FCS码进行比较的步骤、对使接收到的帧内的FCS码的各比特进行比特反转后的反转FCS码和计算出的FCS码进行比较的步骤、在判定为由于前级的传送装置与本传送装置之间的紧前的传输路径的故障而在帧中检测到错误的情况下对帧的FCS码进行更新并进行输出的步骤。此外，也可以说这些程序使计算机执行传送装置1的步骤和方法。这里，CPU91可以是处理装置、运算装置、微处理器、微计算机、处理器或DSP(Digital SignalProcessor)等。此外，存储器92例如是RAM(Random Access Memory)、ROM(Read OnlyMemory)、闪存、EPROM(Erasable Programmable ROM)、EEPROM(Electrically EPROM)等非易失性或易失性半导体存储器、磁盘、软盘、光盘、高密度盘、迷你盘或DVD(DigitalVersatile Disc)等。
图8是示出利用专用硬件构成实施方式1的传送装置1的处理电路的情况下的例子的图。在处理电路为专用硬件的情况下，图8所示的处理电路93例如是单一电路、复合电路、程序化的处理器、并行程序化的处理器、ASIC(Application Specific IntegratedCircuit)、FPGA(Field Programmable Gate Array)或对它们进行组合而得到的部件。可以按照不同功能利用处理电路93实现传送装置1的各功能，也可以利用处理电路93统一实现各功能。
另外，关于传送装置1的各功能，也可以利用专用硬件实现一部分，利用软件或固件实现一部分。这样，处理电路能够通过专用硬件、软件、固件或它们的组合来实现上述各功能。
如以上说明的那样，根据本实施方式，传送装置1～4计算接收到的帧的FCS码，对接收到的帧内的FCS码和计算出的FCS码进行比较，此外，对使接收到的帧内的FCS码的各比特进行比特反转后的反转FCS码和计算出的FCS码进行比较，根据各比较结果，在判定为在前级的传送装置与本传送装置之间的紧前的传输路径中产生故障而在帧中检测到错误的情况下，对帧的FCS码进行更新并进行输出。由此，传送装置1～4改写FCS码并进行传送，因此，不在帧中插入新的数据，因此，在网络5中，能够检测错误的产生部位、即哪个传送装置之间的传输路径是原因，而不使帧的传送延迟。
实施方式2
在实施方式1中，网络5的传送装置1～4全部是具有实施方式1中说明的功能、即能够利用反转FCS码的装置。在实施方式2中，对在网络内包含无法利用反转FCS码的终端的情况进行说明。对与实施方式1不同的部分进行说明。
图9是示出实施方式2的传送装置1a的结构例的框图。传送装置1a相对于传送装置1删除了输入部11-1～11-M、存储部12、通常延迟帧结合缓冲器13-1～13-M和开关处理部14，追加了输入部11a-1～11a-M、存储部12a、通常延迟帧结合缓冲器13a-1～13a-M、开关处理部14a和低延迟帧输入缓冲器18-1～18-M。
在以后的说明中，在不区分输入部11a-1～11a-M的情况下称为输入部11a。此外，在不区分通常延迟帧结合缓冲器13a-1～13a-M的情况下称为通常延迟帧结合缓冲器13a。此外，在不区分低延迟帧输入缓冲器18-1～18-M的情况下称为低延迟帧输入缓冲器18。传送装置1a按照每个输入端口，即具有与输入端口相同的M个输入部11a、M个通常延迟帧结合缓冲器13a和M个低延迟帧输入缓冲器18。
输入部11a相对于输入部11，将错误判定部24和帧识别部25置换为错误判定部24a和帧识别部25a。
错误判定部24a进行与错误判定部24相同的动作，但是，在接收帧中检测到错误的情况下、即第1比较结果不一致的情况下，输出表示在接收帧中产生错误的错误信号。
帧识别部25a在帧识别部25的功能的基础上，根据帧内的DA字段51的发送目的地地址，参照存储部12a的连接装置信息33，判定与帧的传送目的地、即输出帧的输出端口连接的后级的装置是否对应于实施方式1的处理。具体而言，帧识别部25a判定是否能够利用使接收帧的FCS字段55中存储的FCS码的各比特进行比特反转后的反转FCS码。另外，帧识别部25a也可以使用帧内的SA字段52的发送方地址、对帧的DATA字段54等赋予的服务类别的信息、VLAN标签、以太网类型编号等，参照存储部12a的连接装置信息33，判定与输出帧的输出端口连接的装置是否能够利用反转FCS码。此外，帧识别部25a在与输出帧的输出端口连接的装置无法利用反转FCS码的情况下，将来自错误判定部24a的错误信号输出到帧的输出目的地即通常延迟帧结合缓冲器13a或低延迟帧输入缓冲器18。
存储部12a除了存储目的地信息31和优先级信息32以外，还存储帧识别部25a在判定与输出帧的输出端口连接的装置是否能够利用反转FCS码时参照的连接装置信息33。连接装置信息33例如表示帧的DA字段51中存储的发送目的地地址和发送目的地地址所示的终端是否能够利用反转FCS码的对应关系。
低延迟帧输入缓冲器18-1～18-M在向无法利用反转FCS码的后级的装置传送低延迟帧的情况下，以存储和转发方式传送低延迟帧，因此，暂时存储低延迟帧。低延迟帧输入缓冲器18-1～18-M是低延迟帧用的输入侧缓冲器。此外，低延迟帧输入缓冲器18-1～18-M在与低延迟帧一起从输入部11a取得错误信号的情况下，丢弃低延迟帧而不进行输出。
通常延迟帧结合缓冲器13a-1～13a-M在通常延迟帧结合缓冲器13的功能的基础上，在与通常延迟帧一起从输入部11a取得错误信号的情况下，丢弃通常延迟帧而不进行输出。通常延迟帧结合缓冲器13a-1～13a-M是通常延迟帧用的输入侧缓冲器。
开关处理部14a在开关处理部14的功能的基础上，将从低延迟帧输入缓冲器18输入的低延迟帧输出到与传送目的地的输出端口对应的低延迟帧输出缓冲器15。
传送装置1a在与帧的传送目的地的输出端口连接的装置即后级的装置是能够利用反转FCS码的装置的情况下，与实施方式1同样，以直通方式传送低延迟帧。另一方面，传送装置1a在后级的装置是无法利用反转FCS码的装置的情况下，与实施方式1不同，经由低延迟帧输入缓冲器18，由此以存储和转发方式传送低延迟帧。
接着，对传送装置1a中的帧的传送处理进行说明。图10是示出实施方式2的传送装置1a的帧传送处理的流程图。步骤S1～步骤S8的处理与图5所示的实施方式1的处理相同。
帧识别部25a在接收帧是低延迟帧的情况下(步骤S8：是)，判定与低延迟帧的输出目的地的输出端口连接的装置是否是能够利用反转FCS码的装置(步骤S21)。在是能够利用反转FCS码的装置的情况下(步骤S21：是)，帧识别部25a将低延迟帧输出到开关处理部14a。在是无法利用反转FCS码的装置的情况下(步骤S21：否)，帧识别部25a将低延迟帧输出到低延迟帧输入缓冲器18。
低延迟帧输入缓冲器18判定是否在低延迟帧中检测到错误(步骤S22)。在未与低延迟帧一起取得错误信号的情况下，低延迟帧输入缓冲器18判定为未在低延迟帧中检测到错误(步骤S22：否)，将低延迟帧输出到开关处理部14a。在与低延迟帧一起取得了错误信号的情况下，低延迟帧输入缓冲器18判定为在低延迟帧中检测到错误(步骤S22：是)，丢弃低延迟帧(步骤S23)。
此外，通常延迟帧结合缓冲器13a在通常延迟帧被分割的情况下对通常延迟帧进行结合后(步骤S9)，判定是否在通常延迟帧中检测到错误(步骤S24)。在未与通常延迟帧一起取得错误信号的情况下，通常延迟帧结合缓冲器13a判定为未在通常延迟帧中检测到错误(步骤S24：否)，将通常延迟帧输出到开关处理部14a。在与通常延迟帧一起取得了错误信号的情况下，通常延迟帧结合缓冲器13a判定为在通常延迟帧中检测到错误(步骤S24：是)，丢弃通常延迟帧(步骤S25)。
步骤S10～步骤S15的处理与图5所示的实施方式1的处理相同。
这样，在传送装置1a中，输入部11a的帧识别部25a在与判定为低延迟帧的帧的传送目的地的输出端口连接的装置是能够利用反转FCS码的装置的情况下，将低延迟帧输出到开关处理部14a，以直通方式进行传送。此外，帧识别部25a在与判定为低延迟帧的帧的传送目的地的输出端口连接的装置是无法利用反转FCS码的装置的情况下，将低延迟帧输出到低延迟帧输入缓冲器18，以存储和转发方式进行传送。另外，帧识别部25a针对通常延迟帧，跟与帧的传送目的地的输出端口连接的装置是否能够利用反转FCS码无关，将通常延迟帧输出到通常延迟帧结合缓冲器13a，以存储和转发方式进行传送。
帧识别部25a针对由错误判定部24a判定为错误、且与传送目的地的输出端口连接的装置是无法利用反转FCS码的装置的帧，与帧一起将错误信号输出到低延迟帧输入缓冲器18或通常延迟帧结合缓冲器13a。低延迟帧输入缓冲器18在与低延迟帧一起取得了错误信号的情况下，丢弃低延迟帧。此外，通常延迟帧结合缓冲器13a在与通常延迟帧一起取得了错误信号的情况下，丢弃通常延迟帧。
图11是示出在实施方式2的网络5a中包含无法利用反转FCS码的终端6、7的情况下的传送装置1a～4a的帧传送动作的例子的图。在图11所示的网络5a中，在传送装置1a的前级连接有无法利用反转FCS码的终端6，在传送装置4a的后级连接有无法利用反转FCS码的终端7。传送装置1a～3a的动作与图6所示的传送装置1～3相同。即，传送装置1a～3a以直通方式传送帧。
传送装置4a在与后级连接的终端7是无法利用反转FCS码的装置的情况下，即使是本来应该以直通方式传送的低延迟帧，也以存储和转发方式进行传送。传送装置4a以存储和转发方式传送低延迟帧，因此，在终端7中在传送预定的低延迟帧中检测到错误的情况下，可能丢弃检测到错误的低延迟帧而不将其传送到终端7。另外，传送装置4a与实施方式1同样，以存储和转发方式传送通常延迟帧，因此，在终端7中在传送预定的通常延迟帧中检测到错误的情况下，丢弃检测到错误的通常延迟帧而不将其传送到终端7。这样，传送装置4a丢弃检测到错误的帧而不将其传送到终端7。
另外，传送装置1a～4a的硬件结构通过与传送装置1～4相同的硬件结构实现。
如以上说明的那样，根据本实施方式，传送装置1a～4a在实施方式1的功能的基础上，在与后级连接的装置是无法利用实施方式1中说明的反转FCS码的装置的情况下，对于低延迟帧也以存储和转发方式进行传送。由此，传送装置1a～4a在实施方式1的效果的基础上，还能够在低延迟帧和通常延迟帧中检测到错误的情况下丢弃帧而不进行传送。
以上实施方式所示的结构示出本发明的内容的一例，能够与其他公知技术进行组合，还能够在不脱离本发明主旨的范围内省略和变更结构的一部分。
标号说明
1～4、1a～4a：传送装置；5、5a：网络；6、7：终端；11-1～11-M、11a-1～11a-M：输入部；12、12a：存储部；13-1～13-M、13a-1～13a-M：通常延迟帧结合缓冲器；14、14a：开关处理部；15-1～15-M：低延迟帧输出缓冲器；16-1～16-M：通常延迟帧输出缓冲器；17-1～17-M：输出部；18-1～18-M：低延迟帧输入缓冲器；21：FCS码计算部；22：FCS检查部；23：反转FCS检查部；24、24a：错误判定部；25、25a：帧识别部；31：目的地信息；32：优先级信息；33：连接装置信息；41：输出控制部；42：FCS更新部。

Claims (9)

1.一种传送装置，其特征在于，所述传送装置具有：
计算部，其计算接收到的帧即接收帧的帧检查序列码即第1码；
第1比较部，其对所述第1码和所述接收帧中存储的帧检查序列码即第2码进行比较，输出表示所比较的2个码一致或不一致的第1比较结果；
第2比较部，其对所述第1码和使所述第2码的各比特进行比特反转后的第3码进行比较，输出表示所比较的2个码一致或不一致的第2比较结果；
错误判定部，其根据所述第1比较结果和所述第2比较结果判定所述接收帧的错误的状态；以及
更新部，其在所述第2比较结果不一致的情况下，在向后级的装置传送所述接收帧时，利用使所述第1码的各比特进行比特反转后的第4码对所述第2码进行更新。
2.根据权利要求1所述的传送装置，其特征在于，
所述错误判定部在所述第1比较结果不一致、且所述第2比较结果不一致的情况下，判定为在输出了所述接收帧的前级的装置与本传送装置之间的传输路径中产生了故障。
3.根据权利要求1所述的传送装置，其特征在于，
所述错误判定部在所述第1比较结果不一致、且所述第2比较结果一致的情况下，判定为在输出了所述接收帧的前级的装置与本传送装置之间的传输路径中未产生故障，而是在所述前级的装置之前的传输阶段产生了故障。
4.根据权利要求1～3中的任意一项所述的传送装置，其特征在于，
在具有多个输入端口和多个输出端口的情况下，
按照每个所述输入端口具有所述计算部、所述第1比较部、所述第2比较部和所述错误判定部，并且按照每个所述输出端口具有所述更新部。
5.根据权利要求1～3中的任意一项所述的传送装置，其特征在于，
所述传送装置具有：
帧识别部，其判定所述后级的装置是否能够利用所述第3码；以及
输入侧缓冲器，其存储所述接收帧，用于在所述后级的装置无法利用所述第3码的情况下，以存储和转发方式传送所述接收帧。
6.根据权利要求5所述的传送装置，其特征在于，
所述错误判定部在所述第1比较结果不一致的情况下，输出表示在所述接收帧中产生了错误的错误信号，
所述输入侧缓冲器在与所述接收帧一起取得了所述错误信号的情况下，丢弃所述接收帧。
7.根据权利要求5所述的传送装置，其特征在于，
在具有多个输入端口的情况下，
按照每个所述输入端口具有所述帧识别部和所述输入侧缓冲器。
8.根据权利要求6所述的传送装置，其特征在于，
在具有多个输入端口的情况下，
按照每个所述输入端口具有所述帧识别部和所述输入侧缓冲器。
9.一种帧传送方法，其特征在于，所述帧传送方法包含以下步骤：
计算步骤，计算部计算接收到的帧即接收帧的帧检查序列码即第1码；
第1比较步骤，第1比较部对所述第1码和所述接收帧中存储的帧检查序列码即第2码进行比较，输出表示所比较的2个码一致或不一致的第1比较结果；
第2比较步骤，第2比较部对所述第1码和使所述第2码的各比特进行比特反转后的第3码进行比较，输出表示所比较的2个码一致或不一致的第2比较结果；
判定步骤，错误判定部根据所述第1比较结果和所述第2比较结果判定所述接收帧的错误的状态；以及
更新步骤，更新部在所述第2比较结果不一致的情况下，在向后级的装置传送所述接收帧时，利用使所述第1码的各比特进行比特反转后的第4码对所述第2码进行更新。
CN201680090208.4A 2016-10-26 2016-10-26 传送装置和帧传送方法 Active CN109891833B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/081756 WO2018078747A1 (ja) 2016-10-26 2016-10-26 転送装置およびフレーム転送方法

Publications (2)

Publication Number Publication Date
CN109891833A CN109891833A (zh) 2019-06-14
CN109891833B true CN109891833B (zh) 2021-06-08

Family

ID=62024512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680090208.4A Active CN109891833B (zh) 2016-10-26 2016-10-26 传送装置和帧传送方法

Country Status (6)

Country Link
US (1) US11115304B2 (zh)
JP (1) JP6494880B2 (zh)
KR (1) KR102024521B1 (zh)
CN (1) CN109891833B (zh)
TW (1) TWI627844B (zh)
WO (1) WO2018078747A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11223495B2 (en) * 2017-03-06 2022-01-11 Mitsubishi Electric Corporation Transfer device, transfer method, and transfer system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091707A (en) * 1997-12-18 2000-07-18 Advanced Micro Devices, Inc. Methods and apparatus for preventing under-flow conditions in a multiple-port switching device
CN101057483A (zh) * 2004-11-16 2007-10-17 Abb研究有限公司 冗余和非冗余帧的接收
JP4308297B2 (ja) * 2005-05-09 2009-08-05 三菱電機株式会社 通信装置およびスイッチ処理装置
CN105187209A (zh) * 2015-07-21 2015-12-23 中国航天科工集团第三研究院第八三五七研究所 一种以太网通信安全保护的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4577313A (en) * 1984-06-04 1986-03-18 Sy Kian Bon K Routing mechanism with encapsulated FCS for a multi-ring local area network
US8295303B2 (en) * 2001-03-30 2012-10-23 Verizon Business Global Llc System and method for transmission of frame relay communications over a digital subscriber line equipped with asynchronous transfer mode components
US8001248B1 (en) * 2001-07-13 2011-08-16 Cisco Technology, Inc. System and method for providing quality of service to DSL internet connections
CA2526894A1 (en) * 2003-08-20 2005-03-03 Nippon Telegraph And Telephone Corporation Packet communication method and packet communication device
US7809870B2 (en) * 2006-10-17 2010-10-05 Broadcom Corporation Method and system for interlocking data integrity for network adapters
JP2009284024A (ja) * 2008-05-19 2009-12-03 Fujitsu Ltd フレーム伝送装置およびフレーム伝送方法
US20100309908A1 (en) * 2009-06-08 2010-12-09 Hewlett-Packard Development Company, L.P. Method and system for communicating with a network device
JP2012034047A (ja) * 2010-07-28 2012-02-16 Mitsubishi Electric Corp 中継装置及びコンピュータプログラム及び中継方法
US9166917B2 (en) * 2011-07-17 2015-10-20 Broadcom Corporation Link layer preemption
US9298529B2 (en) * 2014-05-29 2016-03-29 Freescale Semiconductor, Inc. Indicating internal transmitter errors in a controller area network (CAN)

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091707A (en) * 1997-12-18 2000-07-18 Advanced Micro Devices, Inc. Methods and apparatus for preventing under-flow conditions in a multiple-port switching device
CN101057483A (zh) * 2004-11-16 2007-10-17 Abb研究有限公司 冗余和非冗余帧的接收
JP4308297B2 (ja) * 2005-05-09 2009-08-05 三菱電機株式会社 通信装置およびスイッチ処理装置
CN105187209A (zh) * 2015-07-21 2015-12-23 中国航天科工集团第三研究院第八三五七研究所 一种以太网通信安全保护的方法

Also Published As

Publication number Publication date
JP6494880B2 (ja) 2019-04-03
US11115304B2 (en) 2021-09-07
JPWO2018078747A1 (ja) 2019-03-14
KR20190047082A (ko) 2019-05-07
TW201817201A (zh) 2018-05-01
WO2018078747A1 (ja) 2018-05-03
CN109891833A (zh) 2019-06-14
US20190319865A1 (en) 2019-10-17
TWI627844B (zh) 2018-06-21
KR102024521B1 (ko) 2019-09-24

Similar Documents

Publication Publication Date Title
US9673934B2 (en) Error correction on demand
US20100138573A1 (en) System including transmitter and receiver
US10528498B2 (en) Transfer apparatus and frame transfer method
US10469200B2 (en) Minimum latency link layer metaframing and error correction
US20160173397A1 (en) Communication control device, method of communicating a frame, and storage medium
US20200044964A1 (en) Defect detection in ip/mpls network tunnels
US20140107863A1 (en) Vehicle Control Device, Vehicle Control System
CN109891833B (zh) 传送装置和帧传送方法
CN116414752A (zh) 数据传输方法、装置、设备及介质
US20100162066A1 (en) Acceleration of header and data error checking via simultaneous execution of multi-level protocol algorithms
US20100082875A1 (en) Transfer device
US20180069790A1 (en) Packet transfer device and packet transfer method
US9391791B2 (en) Preprocessing unit for network data
US11868209B2 (en) Method and system for sequencing data checks in a packet
US10057017B2 (en) Data forwarding with speculative error correction
US9660882B2 (en) Selective convolution encoding of data transmitted over degraded links
WO2019025835A1 (en) CRC ERROR LOCATION DETECTION IN AUTOMATIC SWITCHING BY BYPASS AND STORAGE-TRANSFER
US8625585B2 (en) Switch apparatus
JP6219233B2 (ja) 無瞬断切替装置および無瞬断切替方法
WO2024001874A1 (zh) 模式协商方法、装置、设备、系统及计算机可读存储介质
JP2018121214A (ja) 放送プログラム受信装置及びプログラム
US20160048422A1 (en) Error detection device and error detection method
Creech Black Channel Communication: What Is It and How Does It Work?
JP2020039044A (ja) 通信システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant