KR20190047082A

KR20190047082A - 전송 장치 및 프레임 전송 방법

Info

Publication number: KR20190047082A
Application number: KR1020197011106A
Authority: KR
Inventors: 아야코 이노우에; 사치코 다니구치; 유스케 사카가미; 류스케 가와테
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2016-10-26
Filing date: 2016-10-26
Publication date: 2019-05-07
Also published as: CN109891833B; TWI627844B; US11115304B2; TW201817201A; JPWO2018078747A1; JP6494880B2; CN109891833A; WO2018078747A1; KR102024521B1; US20190319865A1

Abstract

수신 프레임의 FCS 코드인 제 1 코드를 계산하는 FCS 코드 계산부(21)와, 수신 프레임에 저장되어 있는 FCS 코드인 제 2 코드와 제 1 코드를 비교하고, 비교한 2개의 코드가 일치 또는 불일치인 것을 나타내는 제 1 비교 결과를 출력하는 FCS 체크부(22)와, 제 2 코드의 각 비트를 비트 반전한 제 3 코드와 제 1 코드를 비교하고, 비교한 2개의 코드가 일치 또는 불일치인 것을 나타내는 제 2 비교 결과를 출력하는 반전 FCS 체크부(23)와, 제 1 비교 결과 및 제 2 비교 결과에 근거하여, 수신 프레임 오류 상태를 판정하는 오류 판정부(24)와, 제 2 비교 결과가 불일치하는 경우, 수신 프레임을 후단의 장치로 전송할 때, 제 2 코드를, 제 1 코드의 각 비트를 비트 반전한 제 4 코드로 갱신하는 FCS 갱신부(42)를 구비한다.

Description

전송 장치 및 프레임 전송 방법

본 발명은 프레임을 전송하는 전송 장치 및 프레임 전송 방법에 관한 것이다.

자동차의 차량 내 네트워크, 공장 자동화의 관리 제어용 네트워크, 및 열차의 차량 내 통신 네트워크 등 산업용으로 여겨지는 네트워크가 있다. 이들의 네트워크는 각각 다른 규격을 채용한 네트워크를 구축해 왔지만, 보다 저렴하게 실현 가능하고, 또한, 저속으로부터 고속까지 폭넓은 통신 속도에 대응하는 이더넷(등록상표) 규격을 채용하기 시작하고 있다. 이더넷은 이미 민수용으로 보급하고 있고, 기기도 염가이고 고속 통신도 가능하다. 한편으로, 이더넷은 고신뢰성 및 저지연성이라고 하는 산업 용도에 요구되는 엄격한 요구에 따를 수 있는 규격으로는 되어 있지 않았다.

IEEE(Institute of Electrical and Electronics Engineers) 802.3br IET(Interspersing Express Traffic) 태스크포스에서는, 대역 유효 이용 가능한 저지연 전송 방식인 IET 방식의 표준화 활동이 행해지고 있다(비특허문헌 1). IET 방식에서는, 전송 장치가 지연에 대한 요구가 엄격한 프레임인 익스프레스 프레임을 컷 스루(cut through) 방식으로 전송하는 것에 의해 지연 시간을 최소한으로 억제한다. 지연에 대한 요구가 엄격하지 않은 프레임인 노멀 프레임의 전송 중에 익스프레스 프레임의 전송 요구가 발생한 경우, 전송 장치는 노멀 프레임의 전송을 중단 및 분할하여 익스프레스 프레임을 삽입 전송하고, 익스프레스 프레임의 전송이 완료된 후에 분할한 남은 부분의 노멀 프레임의 전송을 재개한다. 분할된 노멀 프레임에 대해서는, 링크 대 링크의 대향 장치가 결합하여 복원한다.

컷 스루 방식에 의한 프레임 전송에서, 전송 장치는, 통상, 전송로 오류의 판정을 완료하는 타이밍에서는 이미 프레임을 전송하고 있다. 그 때문에, 전송 장치는 프레임의 폐기 처리를 할 수 없고, 전송로 오류를 포함하는 프레임이 후단 이후에 전파되어 버린다. 또한, 컷 스루 방식에 의한 프레임 전송에서는, 전송로 오류가 발생한 위치를 특정하는 것을 상정하고 있지 않다. 특허 문헌 1에서는, 프레임을 컷 스루 방식으로 전송하는 패킷 전송 장치가 프레임 내에 독자적으로 정의한 DCS(Data Check Sequence) 필드에 프레임 데이터의 CRC(Cyclic Redundancy Check) 계산 결과를 반전시킨 것을 저장하고, 프레임 체크 시퀀스(FCS, Frame Check Sequence)의 체크를 행하여 프레임에 이상이 발생하고 있는 경우는 FCS를 재계산하여 교체하는 것에 의해, 네트워크 내의 고장 발생 위치를 특정하는 기술이 개시되어 있다.

특허문헌 1: 일본 특허 공보 제4308297호

비특허문헌 1: IEEE 802.3br/D2.1 IET 2015년

그렇지만, 상기 종래의 기술에 의하면, DCS 필드는 독자적인 필드이기 때문에, 이더넷 규격상에서는 DCS 필드를 프레임의 데이터 영역에 삽입하게 된다. 그 때문에, 본래의 데이터 길이에 DCS 필드분이 증가하게 되어, DCS 필드의 증가분만큼 프레임의 전송이 지연된다고 하는 문제가 있었다.

본 발명은 상기에 감안하여 이루어진 것으로, 복수의 전송 장치를 포함하는 네트워크에서, 프레임의 전송을 지연시키지 않고 프레임에 오류가 검출된 경우에 장애의 발생 위치를 특정할 수 있는 전송 장치를 얻는 것을 목적으로 한다.

전술한 과제를 해결하고, 목적을 달성하기 위해, 본 발명의 전송 장치는 수신된 프레임인 수신 프레임의 프레임 체크 시퀀스(FCS, Frame Check Sequence) 코드인 제 1 코드를 계산하는 계산부를 구비한다. 또한, 전송 장치는 수신 프레임에 저장되어 있는 FCS 코드인 제 2 코드와 제 1 코드를 비교하고, 비교한 2개의 코드가 일치 또는 불일치인 것을 나타내는 제 1 비교 결과를 출력하는 제 1 비교부를 구비한다. 또한, 전송 장치는 제 2 코드의 각 비트를 비트 반전한 제 3 코드와 제 1 코드를 비교하고, 비교한 2개의 코드가 일치 또는 불일치인 것을 나타내는 제 2 비교 결과를 출력하는 제 2 비교부를 구비한다. 또한, 전송 장치는 제 1 비교 결과 및 제 2 비교 결과에 근거하여, 수신 프레임 오류 상태를 판정하는 오류 판정부를 구비한다. 또한, 전송 장치는, 제 2 비교 결과가 불일치인 경우, 수신 프레임을 후단의 장치로 전송할 때, 제 2 코드를, 제 1 코드의 각 비트를 비트 반전한 제 4 코드로 갱신하는 갱신부를 구비하는 것을 특징으로 한다.

본 발명에 따른 전송 장치는 복수의 전송 장치를 포함하는 네트워크에 있어서, 프레임의 전송을 지연시키지 않고, 프레임에 오류가 검출된 경우에, 장애의 발생 위치를 특정할 수 있다고 하는 효과를 얻을 수 있다.

도 1은 실시 형태 1에 따른 전송 장치를 포함하는 네트워크의 구성예를 나타내는 도면이다.
도 2는 일반적인 전송 장치를 포함하는 네트워크에 장애가 발생했을 때의 각 전송 장치에서의 오류 검출 상태의 예를 나타내는 도면이다.
도 3은 실시 형태 1에 따른 전송 장치의 구성예를 나타내는 블록도이다.
도 4는 실시 형태 1에 따른 전송 장치에 전송되는 프레임의 프레임 포맷의 예를 나타내는 도면이다.
도 5는 실시 형태 1에 따른 전송 장치의 프레임 전송 처리를 나타내는 흐름도이다.
도 6은 실시 형태 1의 네트워크에서, 복수의 전송로에 장애가 발생한 경우의 각 전송 장치에서의 오류 검출 상태의 예를 나타내는 도면이다.
도 7은 실시 형태 1에 따른 전송 장치의 처리 회로를 CPU 및 메모리로 구성하는 경우의 예를 나타내는 도면이다.
도 8은 실시 형태 1에 따른 전송 장치의 처리 회로를 전용 하드웨어로 구성하는 경우의 예를 나타내는 도면이다.
도 9는 실시 형태 2에 따른 전송 장치의 구성예를 나타내는 블록도이다.
도 10은 실시 형태 2에 따른 전송 장치의 프레임 전송 처리를 나타내는 흐름도이다.
도 11은 실시 형태 2의 네트워크에서, 반전 FCS 코드를 이용할 수 없는 단말을 포함한 경우의 전송 장치의 프레임 전송 동작의 예를 나타내는 도면이다.

이하에, 본 발명의 실시 형태에 따른 전송 장치 및 프레임 전송 방법을 도면에 근거하여 상세하게 설명한다. 또, 이 실시 형태에 의해 본 발명이 한정되는 것은 아니다.

실시 형태 1.

도 1은 본 발명의 실시 형태 1에 따른 전송 장치(1~4)를 포함한 네트워크(5)의 구성예를 나타내는 도면이다. 네트워크(5)는 전송 장치(1~4)를 구비한다. 전송 장치(1)는 도시하지 않은 좌측의 전송 장치로부터 프레임을 수신하면, IET 방식에 의해, 전송 장치(2)에 프레임을 출력, 즉, 전송한다. 마찬가지로, 전송 장치(2, 3)는 좌측의 전송 장치로부터 프레임을 수신하면, 우측의 전송 장치로 프레임을 출력한다. 전송 장치(4)는 좌측의 전송 장치(3)로부터 프레임을 수신하면, 도시하지 않는 우측의 전송 장치로 프레임을 출력한다. 네트워크(5)에서는, 전송 장치(1)의 좌측 및 전송 장치(4)의 우측에도 전송 장치(1~4)와 마찬가지의 전송 장치가 접속되어 있는 것으로 한다.

본 실시 형태에서는, 전송 장치(1~4)가 전단의 전송 장치보다 이전의 전송 단계에서 발생한 장애에 의해 프레임에 오류가 발생하고 있는지 여부에 관계없이, 자체 전송 장치의 직전 전송로에 장애가 발생하고 있는지 여부를 검출한다. 이것에 의해, 네트워크(5)에서는, 복수의 위치에서 장애가 발생한 경우에도, 각 장애 발생 위치를 특정할 수 있다.

여기서, 본 실시 형태의 전송 장치(1~4)의 기능을 갖지 않은 일반적인 전송 장치를 구비하는 네트워크에서, 전송로에 장애가 발생했을 때의 전송 장치의 오류 검출 상태에 대해 설명한다. 도 2는 일반적인 전송 장치(101~104)를 포함하는 네트워크(100)에 장애가 발생했을 때의 각 전송 장치에서의 오류 검출 상태의 예를 나타내는 도면이다. 도 2에 나타내는 바와 같이, 전송 장치(101)와 전송 장치(102) 사이의 전송로에 장애가 발생하면, 전송 장치(101)로부터 전송 장치(102)로 전송되는 프레임에 오류가 발생한다. 이 경우, 전송 장치(102)는 프레임 오류를 검출한다. 전송 장치(102)는 오류를 검출한 프레임을 그대로 다음의 전송 장치(103)로 전송한다. 전송 장치(103)는 프레임 오류를 검출할 수 있지만, 이 오류의 원인이 전송 장치(102)와 전송 장치(103) 사이의 전송로의 장애에 의한 것인지, 전송 장치(102)보다 이전의 전송 단계의 장애에 의해 전파되어 온 것인지를 특정할 수 없다. 또한, 전송 장치(103)는 오류를 검출한 프레임을 그대로 다음의 전송 장치(104)로 전송한다. 전송 장치(103)와 전송 장치(104) 사이의 전송로에 장애가 발생하면, 전송 장치(103)로부터 전송 장치(104)로 전송되는 프레임에 오류가 발생한다. 이 경우, 전송 장치(104)는 프레임 오류를 검출할 수 있지만, 이 오류의 원인이 전송 장치(103)와 전송 장치(104) 사이의 전송로의 장애에 의한 것인지, 전송 장치(103)보다 이전의 전송 단계의 장애에 의해 전파되어 온 것인지를 특정할 수 없다. 또한, 전송 장치(104)는 복수의 전송로에 장애가 발생하고 있는지 여부도 특정할 수 없다.

본 실시 형태의 전송 장치(1~4)의 구성에 대해 설명한다. 도 3은 실시 형태 1에 따른 전송 장치(1)의 구성예를 나타내는 블록도이다. 전송 장치(1~4)는 마찬가지의 구성이기 때문에, 전송 장치(1)를 예로 들어 설명한다. 전송 장치(1)는 입력부(11-1~11-M)와 기억부(12)와 통상 지연 프레임 결합 버퍼(13-1~13-M)와 스위칭 처리부(14)와 저지연 프레임 출력 버퍼(15-1~15-M)와 통상 지연 프레임 출력 버퍼(16-1~16-M)와 출력부(17-1~17-M)를 구비한다. 전송 장치(1)는 M개의 입력 포트 및 M개의 출력 포트를 구비하지만, 일 예이며, 입력 포트 및 출력 포트의 수는 M개로 한정되지 않는다. 전송 장치(1)는, 통상, 2 포트 이상의 복수의 입출력 포트를 구비한다. 도 3에서, Rx#n으로 나타낸 입력 포트와 Tx#n으로 나타낸 출력 포트는 일반적으로는 1개의 물리 포트이지만, 입력과 출력에서 물리적으로 포트가 구별되어 있어도 좋다. 또, 1≤n≤M으로 한다.

이후의 설명에서, 입력부(11-1~11-M)를 구별하지 않는 경우는 입력부(11)라고 칭한다. 또한, 통상 지연 프레임 결합 버퍼(13-1~13-M)를 구별하지 않는 경우는 통상 지연 프레임 결합 버퍼(13)라고 칭한다. 또한, 저지연 프레임 출력 버퍼(15-1~15-M)를 구별하지 않는 경우는 저지연 프레임 출력 버퍼(15)라고 칭한다. 또한, 통상 지연 프레임 출력 버퍼(16-1~16-M)를 구별하지 않는 경우는 통상 지연 프레임 출력 버퍼(16)라고 칭한다. 또한, 출력부(17-1~17-M)를 구별하지 않는 경우는 출력부(17)라고 칭한다. 또, 저지연 프레임 출력 버퍼(15) 및 통상 지연 프레임 출력 버퍼(16)를 통합하여 출력측 버퍼라고 칭하는 경우가 있다.

전송 장치(1)는 입력부(11) 및 통상 지연 프레임 결합 버퍼(13)를 입력 포트마다, 즉, 입력 포트의 수와 같은 M개씩 구비한다. 또한, 전송 장치(1)는 저지연 프레임 출력 버퍼(15), 통상 지연 프레임 출력 버퍼(16) 및 출력부(17)를 출력 포트마다, 즉, 출력 포트의 수와 같은 M개씩 구비한다.

입력 포트 측의 입력부(11) 및 출력 포트 측의 출력부(17)에는, IEEE 802.3br로 표준화가 진행되어 있는 IET의 기술을 적용한 MAC(Media Access Control)가 실장되어 있다. IET 방식에서는, 통상 지연 프레임을 전송 중인 경우는 통상 지연 프레임의 전송을 중단하고 저지연 프레임을 삽입 전송하는 것에 의해, 저지연 프레임의 지연 요구를 만족시키는 전송을 할 수 있다. 여기서, 저지연 프레임은 저지연 전송이 요구되는 프레임이며, 익스프레스 프레임이라고도 한다. 또한, 통상 지연 프레임은 저지연 프레임보다 전송 지연이 허용되는 프레임이며, 노멀 프레임이라고도 한다.

전송 장치(1)에서, 입력부(11)는 FCS 코드 계산부(21)와 FCS 체크부(22)와 반전 FCS 체크부(23)와 오류 판정부(24)와 프레임 식별부(25)를 구비한다.

FCS 코드 계산부(21)는 전단의 전송 장치로부터 전송되고 입력 포트에서 수신된 프레임인 수신 프레임의 프레임 체크 시퀀스 코드(이하, FCS 코드라고 함)를 계산하는 계산부이다. FCS 코드 계산부(21)에서 계산된 FCS 코드를 제 1 코드라고 한다.

도 4는 실시 형태 1에 관한 전송 장치(1~4)에서 전송되는 프레임의 프레임 포맷(50)의 예를 나타내는 도면이다. 전송 장치(1~4)에서 전송되는 프레임은 저지연 프레임 및 통상 지연 프레임이며, 모두 이더넷 규격의 프레임 포맷(50)에 준한 것이다. 전송 장치(1~4)에서 전송되는 프레임의 프레임 포맷(50)은 프레임 송신처의 어드레스가 저장된 DA(Destination Address) 필드(51)와, 프레임의 송신원 어드레스가 저장된 SA(Source Address) 필드(52)와, 프레임의 길이, 즉, 프레임 길이가 저장된 Type 필드(53)와, 송신해야 할 사용자 데이터가 저장된 DATA 필드(54)와, DA 필드(51)로부터 DATA 필드(54)까지의 필드의 오류 검출에 이용되는 체크 코드인 FCS 코드가 저장된 FCS 필드(55)로 구성된다.

FCS 코드 계산부(21)는 입력된 프레임의 DA 필드(51), SA 필드(52), Type 필드(53) 및 DATA 필드(54)를 대상으로 하여 FCS 코드를 계산한다.

FCS 체크부(22)는 수신 프레임의 FCS 필드(55)에 저장되어 있는 FCS 코드와 FCS 코드 계산부(21)에서 계산된 FCS 코드를 비교하고, 비교한 2개의 FCS 코드가 일치 또는 불일치인 것을 나타내는 비교 결과를 출력하는 제 1 비교부이다. 수신 프레임의 FCS 필드(55)에 저장되어 있는 FCS 코드를 제 2 코드라고 한다. 또한, FCS 체크부(22)가 출력하는 비교 결과를 제 1 비교 결과라고 한다.

반전 FCS 체크부(23)는 수신 프레임의 FCS 필드(55)에 저장되어 있는 FCS 코드의 각 비트를 비트 반전한 반전 FCS 코드와, FCS 코드 계산부(21)에서 계산된 FCS 코드를 비교하여, 비교한 2개의 FCS 코드가 일치 또는 불일치인 것을 나타내는 비교 결과를 출력하는 제 2 비교부이다. 수신 프레임의 FCS 필드(55)에 저장되어 있는 FCS 코드의 각 비트를 비트 반전한 반전 FCS 코드를 제 3 코드라고 한다. 또한, 반전 FCS 체크부(23)가 출력하는 비교 결과를 제 2 비교 결과라고 한다.

오류 판정부(24)는 FCS 체크부(22)로부터 출력된 제 1 비교 결과 및 반전 FCS 체크부(23)로부터 출력된 제 2 비교 결과에 근거하여, 수신 프레임 오류 상태를 판정한다. 오류 판정부(24)는, 구체적으로, 프레임에서 오류가 검출된 경우, 전단의 전송 장치와 자체 전송 장치 사이의 직전의 전송로에서 장애가 발생했는지, 또는 전단의 전송 장치보다 이전의 전송 단계에서 장애가 발생했는지, 오류의 원인이 되는 장애 위치를 판정한다. 오류 판정부(24)는 제 2 비교 결과 및 FCS 코드 계산부(21)에서 계산된 FCS 코드를 포함하는 오류 판정 정보를 출력한다.

프레임 식별부(25)는, 수신 프레임에 대하여, 수신 프레임 내의 DA 필드(51)의 송신처 어드레스에 근거하여 기억부(12)의 행선지 정보(31)를 참조하여, 수신 프레임의 전송처, 즉, 수신 프레임을 출력하는 출력 포트를 결정한다. 또, 프레임 식별부(25)는 수신 프레임 내의 SA 필드(52)의 송신원 어드레스, 수신 프레임의 DATA 필드(54) 등에 부여된 서비스 종별의 정보, VLAN(Virtual Local Area Network) 태그, 이더넷 타입 번호 등을 이용하여 기억부(12)의 행선지 정보(31)를 참조하고, 수신 프레임의 전송처, 즉, 수신 프레임을 출력하는 출력 포트를 결정해도 좋다.

또한, 프레임 식별부(25)는 수신 프레임 내의 DATA 필드(54) 등에 부여된 식별 정보에 근거하여 기억부(12)의 우선도 정보(32)를 참조하고, 수신 프레임의 우선도로부터 수신 프레임을 저지연 프레임 또는 통상 지연 프레임에 배분하고, 각 출력 포트에 대하여 개개의 경로로부터 출력한다. 수신 프레임 내의 식별 정보란, 예를 들면, 서비스 종별의 정보, VLAN 태그, 이더넷 타입 번호 등이다. 또, 프레임 식별부(25)는 수신 프레임 내의 DA 필드(51)의 송신처 어드레스, SA 필드(52)의 송신원 어드레스 등을 이용하여 기억부(12)의 우선도 정보(32)를 참조하고, 수신 프레임의 우선도로부터 수신 프레임을 저지연 프레임 또는 통상 지연 프레임에 배분하여도 좋다.

기억부(12)는 프레임 식별부(25)가 수신 프레임의 전송처, 즉, 수신 프레임을 출력하는 출력 포트를 결정할 때에 참조하는 행선지 정보(31)를 기억하고 있다. 행선지 정보(31)는, 예를 들면, 수신 프레임의 DA 필드(51)에 저장된 송신처 어드레스와 송신처 어드레스로 나타내는 단말 등에의 경로에 대응하는 출력 포트와의 관계를 나타내는 것이다. 또한, 기억부(12)는 프레임 식별부(25)가 수신 프레임의 우선도를 결정할 때에 참조하는 우선도 정보(32)를 기억하고 있다. 우선도 정보(32)는, 예를 들면, 수신 프레임의 DATA 필드(54)에 저장된 식별 정보와 각 식별 정보에 대응한 우선도의 관계를 나타내는 것이다. 또, 전송 장치(1)에서는, 각 입력부(11-1~11-M)의 프레임 식별부(25)가 공통하여 참조하기 위해 기억부(12)를 마련하고 있지만, 일 예이며, 각 입력부(11-1~11-M)의 프레임 식별부(25)가 기억부(12)에 기억되어 있는 정보를 내부에 유지하는 구성이어도 좋다.

통상 지연 프레임 결합 버퍼(13-1~13-M)는 통상 지연 프레임의 결합 처리를 행한다. 통상 지연 프레임 결합 버퍼(13-1~13-M)는 통상 지연 프레임을 저장 및 포워딩 방식으로 전송하기 위한 통상 지연 프레임용 입력측 버퍼이다. 분할된 통상 지연 프레임의 결합 처리는, 전송 장치(1)에서, 출력부(17)가 IET에 의한 저지연 프레임과의 출력 경합 제어를 개시하기까지 완료하고 있으면 좋다. 그 때문에, 통상 지연 프레임 결합 버퍼(13-1~13-M)는 출력부(17)보다 전단의 위치이면, 설치 위치에 제한은 없다. 그 때문에, 통상 지연 프레임 결합 버퍼(13-1~13-M)는 통상 지연 프레임 출력 버퍼(16-1~16-M)와 겸용하는 구성이어도 좋다.

스위칭 처리부(14)는 각 입력부(11)의 프레임 식별부(25)에서 결정된 전송처에 따라 배분하여, 즉, 스위칭 처리를 행한다. 스위칭 처리부(14)는 입력부(11)로부터 출력된 저지연 프레임에 대해서는 전송처의 출력 포트에 대응하는 저지연 프레임 출력 버퍼(15)로 출력하고, 통상 지연 프레임 결합 버퍼(13)로부터 출력된 통상 지연 프레임에 대해서는 전송처의 출력 포트에 대응하는 통상 지연 프레임 출력 버퍼(16)로 출력한다. 또한, 스위칭 처리부(14)는 입력부(11)로부터 출력된 오류 판정 정보를 해당하는 프레임의 출력처로 되는 출력 포트에 대응하는 출력부(17)로 출력한다.

저지연 프레임 출력 버퍼(15)는 입력 포트에서 수신된 수신 프레임 중 저지연 프레임을 축적한다. 저지연 프레임 출력 버퍼(15)는 1 프레임 분량의 축적 완료를 기다리지 않고 프레임 출력을 개시하는 컷 스루 출력이 가능하다. 저지연 프레임 출력 버퍼(15)는 출력부(17)로부터의 출력 지시에 따라, 저지연 프레임을 출력부(17)로 출력한다. 또한, 저지연 프레임 출력 버퍼(15)는, 스위칭 처리부(14)로부터 저지연 프레임이 입력되었을 경우, 저지연 프레임을 축적한 것, 즉, 전송 장치(1)에서 저지연 프레임이 수신된 것을 나타내는 저지연 프레임 수신 통지를 출력부(17)로 출력한다.

통상 지연 프레임 출력 버퍼(16)는 입력 포트에서 수신된 수신 프레임 중 통상 지연 프레임을 축적한다. 통상 지연 프레임 출력 버퍼(16)는, 통상 지연 프레임 결합 버퍼(13)에 의해 결합된 후의 통상 지연 프레임이 입력되는 경우, 컷 스루 출력이 가능하다. 통상 지연 프레임 출력 버퍼(16)는, 전술한 바와 같이, 통상 지연 프레임 결합 버퍼(13)와 겸용되고 있는 경우, 결합 전의 통상 지연 프레임이 입력되면, 1 프레임 분량을 축적 완료 후에 출력을 개시하는 저장 및 포워딩 출력을 행한다. 통상 지연 프레임 출력 버퍼(16)는 출력부(17)로부터의 출력 지시에 따라 통상 지연 프레임을 출력부(17)로 출력한다.

출력부(17)는 출력 제어부(41)와 FCS 갱신부(42)를 구비한다.

출력 제어부(41)는, IET 방식에 의해, 통상 지연 프레임 출력 버퍼(16)에 저장된 통상 지연 프레임보다, 저지연 프레임 출력 버퍼(15)에 저장된 저지연 프레임을 우선적으로 출력한다. 출력 제어부(41)는 저지연 프레임을 출력할 때는 저지연 프레임 출력 버퍼(15)에 출력 지시를 통지하고, 통상 지연 프레임을 출력할 때는 통상 지연 프레임 출력 버퍼(16)에 출력 지시를 통지한다.

FCS 갱신부(42)는 스위칭 처리부(14)로부터 취득한 오류 판정 정보에 근거하여, 제 2 비교 결과가 불일치하는 경우, 즉 전단의 전송 장치와 자체 전송 장치 사이의 직전의 전송로에 장애가 발생하고 있는 경우, 출력하는 저지연 프레임 또는 통상 지연 프레임인 수신 프레임을 후단의 전송 장치로 전송할 때, 수신 프레임에 저장되어 있는 FCS 코드를, FCS 코드 계산부(21)에서 계산된 FCS 코드의 각 비트를 비트 반전한 반전 FCS 코드로 갱신한다. FCS 코드 계산부(21)에서 계산된 FCS 코드의 각 비트를 비트 반전한 반전 FCS 코드를 제 4 코드라고 한다. FCS 갱신부(42)는 오류 판정 정보에 포함되어 있던, FCS 코드 계산부(21)에서 계산된 FCS 코드를 이용한다.

계속해서, 전송 장치(1)에서의 프레임의 전송 처리에 대해 설명한다. 도 5는 실시 형태 1에 따른 전송 장치(1)의 프레임 전송 처리를 나타내는 흐름도이다.

우선, 전송 장치(1)에서는, 도 1에서 도시하지 않은 전단의 전송 장치로부터 프레임을 수신한다(단계 S1).

전송 장치(1)의 입력부(11)에서는, FCS 코드 계산부(21)가 수신 프레임의 FCS 코드를 계산한다(단계 S2).

FCS 체크부(22)는 수신 프레임의 FCS 필드(55)에 저장되어 있는 FCS 코드인 제 2 코드와 FCS 코드 계산부(21)에서 계산된 FCS 코드인 제 1 코드를 비교한다(단계 S3). FCS 체크부(22)는 제 1 비교 결과를 오류 판정부(24)로 출력한다.

반전 FCS 체크부(23)는 수신 프레임의 FCS 필드(55)에 저장되어 있는 FCS 코드의 각 비트를 비트 반전시킨 반전 FCS 코드인 제 3 코드와, FCS 코드 계산부(21)에서 계산된 FCS 코드인 제 1 코드를 비교한다(단계 S4). 반전 FCS 체크부(23)는 제 2 비교 결과를 오류 판정부(24)로 출력한다. 또, 입력부(11)에서는, 단계 S3 및 단계 S4의 처리를 병행해서 동시에 행하여도 좋다.

오류 판정부(24)는 FCS 체크부(22)에 의한 제 1 비교 결과 및 반전 FCS 체크부(23)에 의한 제 2 비교 결과에 근거하여, 수신 프레임 오류의 검출, 즉 수신 프레임에 오류가 발생하고 있는지 여부를 판정한다(단계 S5). 오류 판정부(24)는 FCS 체크부(22)의 제 1 비교 결과가 일치, 즉, 수신 프레임의 FCS 필드(55)에 저장되어 있는 FCS 코드와 FCS 코드 계산부(21)에서 계산된 FCS 코드가 동일한 경우, 수신 프레임에 오류는 발생하고 있지 않다고 판정한다.

오류 판정부(24)는 FCS 체크부(22)에 의한 제 1 비교 결과가 불일치, 즉, 수신 프레임의 FCS 필드(55)에 저장되어 있는 FCS 코드와 FCS 코드 계산부(21)에서 계산된 FCS 코드가 다른 경우, 반전 FCS 체크부(23)에 의한 제 2 비교 결과를 더 참조한다.

오류 판정부(24)는 반전 FCS 체크부(23)에 의한 제 2 비교 결과가 일치, 즉, 수신 프레임의 반전 FCS 코드와 FCS 코드 계산부(21)에서 계산된 FCS 코드가 동일한 경우, 수신 프레임에서 오류는 발생하고 있지만, 전단의 전송 장치와 자체 전송 장치 사이의 직전 전송로는 아니고, 전단의 전송 장치까지의 전송 단계에서 장애가 있었다고 판정한다.

한편, 오류 판정부(24)는 반전 FCS 체크부(23)에 의한 제 2 비교 결과가 불일치, 즉, 수신 프레임의 반전 FCS 코드와 FCS 코드 계산부(21)에서 계산된 FCS 코드가 다른 경우, 전단의 전송 장치와 자체 전송 장치 사이의 직전의 전송로에 장애가 있었다고 판정한다.

오류 판정부(24)는 제 2 비교 결과 및 FCS 코드 계산부(21)에서 계산된 FCS 코드를 포함하는 오류 판정 정보를 스위칭 처리부(14)로 출력한다. 또, 오류 판정부(24)는 제 2 비교 결과가 일치하는 경우, 오류 판정 정보에 FCS 코드 계산부(21)에서 계산된 FCS 코드를 포함하지 않아도 좋다.

프레임 식별부(25)는 기억부(12)의 행선지 정보(31)를 참조하고, 수신 프레임의 출력 포트를 결정한다(단계 S6). 또한, 프레임 식별부(25)는 기억부(12)의 우선도 정보(32)를 참조하고, 수신 프레임의 우선도, 즉, 저지연 프레임 또는 통상 지연 프레임인지를 결정한다(단계 S7).

프레임 식별부(25)는, 수신 프레임이 저지연 프레임인 경우(단계 S8: 예), 저지연 프레임을 스위칭 처리부(14)로 출력한다. 프레임 식별부(25)는 수신 프레임이 통상 지연 프레임인 경우(단계 S8: 아니오), 통상 지연 프레임을 통상 지연 프레임 결합 버퍼(13)로 출력한다. 통상 지연 프레임 결합 버퍼(13)는 통상 지연 프레임이 분할되어 있었을 경우는 통상 지연 프레임을 결합하고(단계 S9), 결합 후의 통상 지연 프레임을 스위칭 처리부(14)로 출력한다.

스위칭 처리부(14)는, 스위칭 처리에 의해, 수신 프레임을 프레임 식별부(25)에서 결정된 출력 포트의 해당하는 출력 버퍼로 출력한다(단계 S10). 스위칭 처리부(14)는 구체적으로 저지연 프레임을 프레임 식별부(25)에서 결정된 출력 포트에 대응하는 저지연 프레임 출력 버퍼(15)로 출력하고, 통상 지연 프레임을 프레임 식별부(25)에서 결정된 출력 포트에 대응하는 통상 지연 프레임 출력 버퍼(16)로 출력한다. 또한, 스위칭 처리부(14)는, 스위칭 처리에 의해, 오류 판정 정보를 프레임 식별부(25)에서 결정된 출력 포트에 대응하는 출력부(17)로 출력한다.

저지연 프레임 출력 버퍼(15)는 출력부(17)의 출력 제어부(41)로부터 출력 지시가 있을 때까지 대기하고(단계 S11: 아니오), 출력 제어부(41)로부터 출력 지시가 있었을 경우(단계 S11: 예), 저지연 프레임을 출력한다(단계 S12). 마찬가지로, 통상 지연 프레임 출력 버퍼(16)는 출력 제어부(41)로부터 출력 지시가 있을 때까지 대기하고(단계 S11: 아니오), 출력 제어부(41)로부터 출력 지시가 있었을 경우(단계 S11: 예), 통상 지연 프레임을 출력한다(단계 S12). 또, 출력 제어부(41)에서는, 전술한 바와 같이, IET 방식에 의해, 통상 지연 프레임보다 저지연 프레임을 우선하여 출력하도록, 각 출력측 버퍼에 출력 지시를 통지하여 프레임의 출력 제어를 행한다.

출력부(17)의 FCS 갱신부(42)는 오류 판정 정보에 근거하여 제 2 비교 결과가 불일치하는 경우(단계 S13: 예), FCS 코드 계산부(21)에서 계산된 FCS 코드의 각 비트를 비트 반전시킨 반전 FCS 코드로, 저지연 프레임 또는 통상 지연 프레임의 FCS 필드(55)의 FCS 코드를 갱신한다(단계 S14). 그리고 출력 제어부(41)는 저지연 프레임 또는 통상 지연 프레임을 출력 포트로부터 후단의 전송 장치로 출력, 즉, 전송한다(단계 S15). FCS 갱신부(42)는, 오류 판정 정보에 근거하여, 제 2 비교 결과가 일치하는 경우(단계 S13: 아니오), FCS 코드를 갱신하지는 않는다. 이 경우, 출력부(17)에서는, 단계 S14의 처리를 생략하고, 출력 제어부(41)는 저지연 프레임 또는 통상 지연 프레임을 출력 포트로부터 후단의 전송 장치로 출력, 즉, 전송한다(단계 S15).

도 6은, 실시 형태 1의 네트워크(5)에 있어서, 복수의 전송로에 장애가 발생한 경우의 각 전송 장치(1~4)에서의 오류 검출 상태의 예를 나타내는 도면이다. 또, 도 6에서는, 산출한 FCS 코드와 수신한 프레임의 FCS 필드(55)의 FCS 코드가 일치하는 경우를 FCS=OK, 불일치하는 경우를 FCS=NG로 나타내고, 산출한 FCS 코드와 수신한 프레임의 FCS 필드(55)의 FCS 코드의 각 비트를 비트 반전한 반전 FCS 코드가 일치하는 경우를 반전 FCS=OK, 불일치하는 경우를 반전 FCS=NG로 나타내고 있다.

전송 장치(1)는 산출한 FCS 코드와 수신한 프레임의 FCS 필드(55)의 FCS 코드가 일치한 것으로부터, FCS 필드(55)의 FCS 코드를 갱신하지 않고, 프레임을 그대로 전송한다.

전송 장치(2)는 산출한 FCS 코드와 수신한 프레임의 FCS 필드(55)의 FCS 코드가 불일치, 산출한 FCS 코드와 수신한 프레임의 FCS 필드(55)의 FCS 코드의 각 비트를 비트 반전한 반전 FCS 코드가 불일치인 것으로부터, 직전의 전송로에 장애가 발생했다고 판정한다. 전송 장치(2)는, FCS 필드(55)의 FCS 코드를, 산출한 FCS 코드의 각 비트를 비트 반전한 반전 FCS 코드로 갱신하여 프레임을 전송한다.

전송 장치(3)는 산출한 FCS 코드와 수신한 프레임의 FCS 필드(55)의 FCS 코드가 불일치, 산출한 FCS 코드와 수신한 프레임의 FCS 필드(55)의 FCS 코드의 각 비트를 비트 반전한 반전 FCS 코드가 일치한 것으로부터, 전송 장치(2)보다 이전의 전송 단계에서 장애가 발생하고 있지만, 직전의 전송로에는 장애가 발생하고 있지 않다고 판정한다. 전송 장치(3)는, 프레임 오류가 전송 장치(2)보다 이전의 전송 단계의 장애를 원인으로 하여 전파되어 온 것이라고 판정하고, FCS 필드(55)의 FCS 코드를 갱신하지 않고, 프레임을 그대로 전송한다.

전송 장치(4)는 산출한 FCS 코드와 수신한 프레임의 FCS 필드(55)의 FCS 코드가 불일치, 산출한 FCS 코드와 수신한 프레임의 FCS 필드(55)의 FCS 코드의 각 비트를 비트 반전한 반전 FCS 코드가 불일치인 것으로부터, 직전의 전송로에 장애가 발생했다고 판정한다. 전송 장치(4)는, FCS 필드(55)의 FCS 코드를, 산출한 FCS 코드의 각 비트를 비트 반전한 반전 FCS 코드로 갱신하여 프레임을 전송한다.

이와 같이, 각 전송 장치(1~4)가 각각 오류를 검출하고, 오류의 원인이 직전의 전송로의 장애인지, 또는 전파되어 온 것인지를 구별할 수 있다. 이것에 의해, 네트워크(5)에서는, 오류의 발생 위치, 즉, 어느 전송 장치 사이의 전송로가 원인인지를 검지하는 것이 가능해진다.

계속하여, 전송 장치(1~4)의 하드웨어 구성에 대해 설명한다. 전송 장치(1~4)는 마찬가지의 구성을 위해, 전송 장치(1)를 예로 들어 설명한다. 전송 장치(1)에서, 입력부(11), 기억부(12), 통상 지연 프레임 결합 버퍼(13), 스위칭 처리부(14), 저지연 프레임 출력 버퍼(15), 통상 지연 프레임 출력 버퍼(16) 및 출력부(17)는 처리 회로에 의해 실현된다. 즉, 전송 장치(1)는 수신한 프레임의 FCS 코드를 계산하고, 수신한 프레임 내의 FCS 코드와 산출한 FCS 코드를 비교하고, 수신한 프레임 내의 FCS 코드의 각 비트를 비트 반전한 반전 FCS 코드와 산출한 FCS 코드를 비교하고, 전단의 전송 장치와 자체 전송 장치 사이의 직전의 전송로의 장애에 의해 프레임에서 오류가 검출되었다고 판정한 경우, 프레임의 FCS 코드를 갱신하여 출력하기 위한 처리 회로를 구비한다. 처리 회로는 전용 하드웨어라도 좋고, 메모리에 저장되는 프로그램을 실행하는 CPU(Central Processing Unit) 및 메모리라도 좋다.

도 7은 실시 형태 1에 따른 전송 장치(1)의 처리 회로를 CPU 및 메모리로 구성하는 경우의 예를 나타내는 도면이다. 처리 회로가 CPU(91) 및 메모리(92)로 구성되는 경우, 전송 장치(1)의 각 기능은, 소프트웨어, 펌웨어, 또는 소프트웨어와 펌웨어의 조합에 의해 실현된다. 소프트웨어 또는 펌웨어는 프로그램으로서 기술되어 메모리(92)에 저장된다. 처리 회로에서는, 메모리(92)에 기억된 프로그램을 CPU(91)가 판독하여 실행하는 것에 의해, 각 기능을 실현한다. 즉, 전송 장치(1)는 입력부(11), 기억부(12), 통상 지연 프레임 결합 버퍼(13), 스위칭 처리부(14), 저지연 프레임 출력 버퍼(15), 통상 지연 프레임 출력 버퍼(16) 및 출력부(17)가 처리 회로에 의해 실행될 때, 수신한 프레임의 FCS 코드를 계산하는 단계, 수신한 프레임 내의 FCS 코드와 산출한 FCS 코드를 비교하는 단계, 수신한 프레임 내의 FCS 코드의 각 비트를 비트 반전한 반전 FCS 코드와 산출한 FCS 코드를 비교하는 단계, 전단의 전송 장치와 자체 전송 장치 사이의 직전의 전송로의 장애에 의해 프레임에서 오류가 검출되었다고 판정한 경우, 프레임의 FCS 코드를 갱신하여 출력하는 단계가 결과적으로 실행되게 되는 프로그램을 저장하기 위한 메모리(92)를 구비한다. 또한, 이들 프로그램은 전송 장치(1)의 순서 및 방법을 컴퓨터로 실행시키는 것이라고도 말할 수 있다. 여기서, CPU(91)는 처리 장치, 연산 장치, 마이크로프로세서, 마이크로컴퓨터, 프로세서, 또는 DSP(Digital Signal Processor) 등이어도 좋다. 또한, 메모리(92)란, 예를 들면, RAM(Random Access Memory), ROM(Read Only Memory), 플래시 메모리, EPROM(Erasable Programmable ROM), EEPROM(Electrically EPROM) 등의, 비휘발성 또는 휘발성 반도체 메모리, 자기 디스크, 플렉서블 디스크, 광디스크, 콤팩트디스크, 미니 디스크, 또는 DVD(Digital Versatile Disc) 등이 해당한다.

도 8은 실시 형태 1에 따른 전송 장치(1)의 처리 회로를 전용 하드웨어로 구성하는 경우의 예를 나타내는 도면이다. 처리 회로가 전용 하드웨어인 경우, 도 8에 나타내는 처리 회로(93)는, 예를 들면, 단일 회로, 복합 회로, 프로그램화한 프로세서, 병렬 프로그램화한 프로세서, ASIC(Application Specific Integrated Circuit), FPGA(Field Programmable Gate Array), 또는 이들을 조합한 것이 해당한다. 전송 장치(1)의 각 기능을 기능별로 처리 회로(93)에서 실현하여도 좋고, 각 기능을 정리하여 처리 회로(93)에서 실현하여도 좋다.

또, 전송 장치(1)의 각 기능에 대하여, 일부를 전용 하드웨어로 실현하고, 일부를 소프트웨어 또는 펌웨어로 실현하도록 하여도 좋다. 이와 같이, 처리 회로는 전용 하드웨어, 소프트웨어, 펌웨어 또는 이들의 조합에 의해 전술한 각 기능을 실현할 수 있다.

이상 설명한 바와 같이, 본 실시 형태에 의하면, 전송 장치(1~4)는 수신한 프레임의 FCS 코드를 계산하고, 수신한 프레임 내의 FCS 코드와 산출한 FCS 코드를 비교하고, 또한, 수신한 프레임 내의 FCS 코드의 각 비트를 비트 반전한 반전 FCS 코드와 산출한 FCS 코드를 비교하고, 각 비교 결과에 근거하여, 전단의 전송 장치와 자체 전송 장치 사이의 직전의 전송로에 장애가 발생하여 프레임에서 오류가 검출되었다고 판정한 경우, 프레임의 FCS 코드를 갱신하여 출력하는 것으로 했다. 이것에 의해, 전송 장치(1~4)는 FCS 코드를 재작성하여 전송하므로 프레임에 새로운 데이터를 삽입하지 않기 때문에, 프레임의 전송을 지연시키지 않고, 네트워크(5)에서는, 오류의 발생 위치, 즉, 어느 전송 장치 사이의 전송로가 원인인지를 검지하는 것이 가능해진다.

실시 형태 2.

실시 형태 1에서는, 네트워크(5)의 전송 장치(1~4)가 모두 실시 형태 1에서 설명한 기능을 갖는, 즉 반전 FCS 코드를 이용할 수 있는 장치였다. 실시 형태 2에서는, 네트워크 내에, 반전 FCS 코드를 이용할 수 없는 단말을 포함한 경우에 대해 설명한다. 실시 형태 1과 다른 부분에 대하여 설명한다.

도 9는, 실시 형태 2에 따른 전송 장치(1a)의 구성예를 나타내는 블록도이다. 전송 장치(1a)는, 전송 장치(1)에 비하여, 입력부(11-1~11-M), 기억부(12), 통상 지연 프레임 결합 버퍼(13-1~13-M) 및 스위칭 처리부(14)를 제거하고, 입력부(11a-1~11a-M), 기억부(12a), 통상 지연 프레임 결합 버퍼(13a-1~13a-M), 스위칭 처리부(14a) 및 저지연 프레임 입력 버퍼(18-1~18-M)를 추가한 것이다.

이후의 설명에서, 입력부(11a-1~11a-M)를 구별하지 않는 경우는 입력부(11a)라고 칭한다. 또한, 통상 지연 프레임 결합 버퍼(13a-1~13a-M)를 구별하지 않는 경우는 통상 지연 프레임 결합 버퍼(13a)라고 칭한다. 또한, 저지연 프레임 입력 버퍼(18-1~18-M)를 구별하지 않는 경우는 저지연 프레임 입력 버퍼(18)라고 칭한다. 전송 장치(1a)는 입력부(11a), 통상 지연 프레임 결합 버퍼(13a) 및 저지연 프레임 입력 버퍼(18)를 입력 포트마다, 즉, 입력 포트와 같은 M개씩 구비한다.

입력부(11a)는, 입력부(11)에 비하여, 오류 판정부(24) 및 프레임 식별부(25)를 오류 판정부(24a) 및 프레임 식별부(25a)로 치환한 것이다.

오류 판정부(24a)는, 오류 판정부(24)와 마찬가지의 동작을 행하지만, 수신 프레임에서 오류를 검출한 경우, 즉, 제 1 비교 결과가 불일치하는 경우, 수신 프레임에서 오류가 발생하고 있는 것을 나타내는 오류 신호를 출력한다.

프레임 식별부(25a)는 프레임 식별부(25)의 기능에 더하여, 프레임 내의 DA 필드(51)의 송신처 어드레스에 근거하여 기억부(12a)의 접속 장치 정보(33)를 참조하고, 프레임의 전송처, 즉, 프레임을 출력하는 출력 포트에 접속되어 있는 후단의 장치가, 실시 형태 1의 처리에 대응하고 있는지 여부를 판정한다. 프레임 식별부(25a)는, 구체적으로, 수신 프레임의 FCS 필드(55)에 저장되어 있는 FCS 코드의 각 비트를 비트 반전한 반전 FCS 코드를 이용할 수 있는지 여부를 판정한다. 또, 프레임 식별부(25)는 프레임 내의 SA 필드(52)의 송신원 어드레스, 프레임의 DATA 필드(54) 등에 부여된 서비스 종별 정보, VLAN 태그, 이더넷 타입 번호 등을 이용하여 기억부(12a)의 접속 장치 정보(33)를 참조하고, 프레임을 출력하는 출력 포트에 접속되어 있는 장치가 반전 FCS 코드를 이용할 수 있는지 여부를 판정해도 좋다. 또한, 프레임 식별부(25a)는, 프레임을 출력하는 출력 포트에 접속되어 있는 장치가 반전 FCS 코드를 이용할 수 없는 경우, 오류 판정부(24a)로부터의 오류 신호를, 프레임의 출력처인 통상 지연 프레임 결합 버퍼(13a) 또는 저지연 프레임 입력 버퍼(18)로 출력한다.

기억부(12a)는, 행선지 정보(31) 및 우선도 정보(32)에 더하여, 프레임 식별부(25a)가 프레임을 출력하는 출력 포트에 접속되어 있는 장치가 반전 FCS 코드를 이용할 수 있는지 여부를 판정할 때에 참조하는 접속 장치 정보(33)를 기억하고 있다. 접속 장치 정보(33)는, 예를 들면, 프레임의 DA 필드(51)에 저장된 송신처 어드레스와 송신처 어드레스로 표시되는 단말이 반전 FCS 코드를 이용할 수 있는지 여부의 대응 관계를 나타내는 것이다.

저지연 프레임 입력 버퍼(18-1~18-M)는, 반전 FCS 코드를 이용할 수 없는 후단의 장치에 저지연 프레임을 전송하는 경우에, 저지연 프레임을 저장 및 포워딩 방식으로 전송하기 위해, 저지연 프레임을 일시적으로 저장한다. 저지연 프레임 입력 버퍼(18-1~18-M)는 저지연 프레임용 입력측 버퍼이다. 또한, 저지연 프레임 입력 버퍼(18-1~18-M)는, 입력부(11a)로부터 저지연 프레임과 함께 오류 신호를 취득한 경우, 저지연 프레임을 출력하지 않고 폐기한다.

통상 지연 프레임 결합 버퍼(13a-1~13a-M)는, 통상 지연 프레임 결합 버퍼(13)의 기능에 더하여, 입력부(11a)로부터 통상 지연 프레임과 함께 오류 신호를 취득한 경우, 통상 지연 프레임을 출력하지 않고 폐기한다. 통상 지연 프레임 결합 버퍼(13a-1~13a-M)는 통상 지연 프레임용 입력측 버퍼이다.

스위칭 처리부(14a)는 스위칭 처리부(14)의 기능에 더하여 저지연 프레임 입력 버퍼(18)로부터 입력된 저지연 프레임에 대해서는 전송처의 출력 포트에 대응하는 저지연 프레임 출력 버퍼(15)로 출력한다.

전송 장치(1a)는, 프레임의 전송처의 출력 포트에 접속되는 장치, 즉, 후단의 장치가 반전 FCS 코드를 이용할 수 있는 장치인 경우, 실시 형태 1과 마찬가지로 컷 스루로 저지연 프레임을 전송한다. 한편, 전송 장치(1a)는 후단의 장치가 반전 FCS 코드를 이용할 수 없는 장치인 경우, 실시 형태 1과 달리 저지연 프레임 입력 버퍼(18)를 경유하는 것에 의해, 저장 및 포워딩 방식으로 저지연 프레임을 전송한다.

계속해서, 전송 장치(1a)에서의 프레임의 전송 처리에 대하여 설명한다. 도 10은 실시 형태 2에 따른 전송 장치(1a)의 프레임 전송 처리를 나타내는 흐름도이다. 단계 S1로부터 단계 S8까지의 처리는 도 5에 나타내는 실시 형태 1의 처리와 마찬가지이다.

프레임 식별부(25a)는, 수신 프레임이 저지연 프레임인 경우(단계 S8: 예), 저지연 프레임의 출력처의 출력 포트에 접속되어 있는 장치가 반전 FCS 코드를 이용할 수 있는 장치인지 여부를 판정한다(단계 S21). 반전 FCS 코드를 이용할 수 있는 장치인 경우(단계 S21: 예), 프레임 식별부(25a)는 저지연 프레임을 스위칭 처리부(14a)로 출력한다. 반전 FCS 코드를 이용할 수 없는 장치인 경우(단계 S21: 아니오), 프레임 식별부(25a)는 저지연 프레임을 저지연 프레임 입력 버퍼(18)로 출력한다.

저지연 프레임 입력 버퍼(18)는 저지연 프레임에서 오류가 검출되고 있는지 여부를 판정한다(단계 S22). 저지연 프레임과 함께 오류 신호를 취득하지 않은 경우, 저지연 프레임 입력 버퍼(18)는 저지연 프레임에서 오류는 검출되지 않았다고 판정하고(단계 S22: 아니오), 저지연 프레임을 스위칭 처리부(14a)로 출력한다. 저지연 프레임과 함께 오류 신호를 취득한 경우, 저지연 프레임 입력 버퍼(18)는 저지연 프레임에서 오류가 검출되었다고 판정하고(단계 S22: 예), 저지연 프레임을 폐기한다(단계 S23).

또한, 통상 지연 프레임 결합 버퍼(13a)는, 통상 지연 프레임이 분할되어 있었을 경우는 통상 지연 프레임을 결합하면(단계 S9), 통상 지연 프레임에서 오류가 검출되고 있는지 여부를 판정한다(단계 S24). 통상 지연 프레임과 함께 오류 신호를 취득하지 않았을 경우, 통상 지연 프레임 결합 버퍼(13a)는, 통상 지연 프레임에서 오류는 검출되지 않았다고 판정하고(단계 S24: 아니오), 통상 지연 프레임을 스위칭 처리부(14a)로 출력한다. 통상 지연 프레임과 함께 오류 신호를 취득한 경우, 통상 지연 프레임 결합 버퍼(13a)는 통상 지연 프레임에서 오류가 검출되었다고 판정하고(단계 S24: 예), 통상 지연 프레임을 폐기한다(단계 S25).

단계 S10 내지 단계 S15까지의 처리는, 도 5에 나타내는 실시 형태 1의 처리와 마찬가지이다.

이와 같이, 전송 장치(1a)에서, 입력부(11a)의 프레임 식별부(25a)는, 저지연 프레임이라고 판정한 프레임의 전송처의 출력 포트에 접속되는 장치가 반전 FCS 코드를 이용할 수 있는 장치인 경우, 저지연 프레임을 스위칭 처리부(14a)로 출력하여 컷 스루 방식으로 전송한다. 또한, 프레임 식별부(25a)는, 저지연 프레임이라고 판정한 프레임의 전송처의 출력 포트에 접속되는 장치가 반전 FCS 코드를 이용할 수 없는 장치인 경우, 저지연 프레임을 저지연 프레임 입력 버퍼(18)로 출력하여 저장 및 포워딩 방식으로 전송한다. 또, 프레임 식별부(25a)는 통상 지연 프레임에 대해서는, 프레임의 전송처의 출력 포트에 접속되는 장치가 반전 FCS 코드를 이용할 수 있는지 여부에 관계없이, 통상 지연 프레임을 통상 지연 프레임 결합 버퍼(13a)로 출력하여 저장 및 포워딩 방식으로 전송한다.

프레임 식별부(25a)는, 오류 판정부(24a)에서 오류라고 판정되고 전송처의 출력 포트에 접속되는 장치가 반전 FCS 코드를 이용할 수 없는 장치인 프레임에 대하여, 프레임과 함께, 오류 신호를 저지연 프레임 입력 버퍼(18) 또는 통상 지연 프레임 결합 버퍼(13a)로 출력한다. 저지연 프레임 입력 버퍼(18)는, 저지연 프레임과 함께 오류 신호를 취득한 경우, 저지연 프레임을 폐기한다. 또한, 통상 지연 프레임 결합 버퍼(13a)는, 통상 지연 프레임과 함께 오류 신호를 취득한 경우, 통상 지연 프레임을 폐기한다.

도 11은, 실시 형태 2의 네트워크(5a)에서, 반전 FCS 코드를 이용할 수 없는 단말(6, 7)을 포함한 경우의 전송 장치(1a~4a)의 프레임 전송 동작의 예를 나타내는 도면이다. 도 11에 나타내는 네트워크(5a)에서는, 전송 장치(1a)의 전단에 반전 FCS 코드를 이용할 수 없는 단말(6)이 접속되고, 전송 장치(4a)의 후단에 반전 FCS 코드를 이용할 수 없는 단말(7)이 접속되어 있다. 전송 장치(1a~3a)의 동작은, 도 6에 나타내는 전송 장치(1~3)와 마찬가지이다. 즉, 전송 장치(1a~3a)는 컷 스루 방식으로 프레임을 전송하고 있다.

전송 장치(4a)는, 후단에 접속되어 있는 단말(7)이 반전 FCS 코드를 이용할 수 없는 장치인 경우, 본래 컷 스루 방식으로 전송해야 할 저지연 프레임일지라도, 저장 및 포워딩 방식으로 전송한다. 전송 장치(4a)는 저지연 프레임을 저장 및 포워딩 방식으로 전송하는 것에 의해, 단말(7)에 전송 예정인 저지연 프레임에서 오류가 검출된 경우, 오류가 검출된 저지연 프레임을 단말(7)에 전송하지 않고 폐기하는 것이 가능해진다. 또, 전송 장치(4a)는, 실시 형태 1에서와 마찬가지로, 통상 지연 프레임을 저장 및 포워딩 방식으로 전송하는 것에 의해, 단말(7)에 전송 예정의 통상 지연 프레임에서 오류가 검출된 경우, 오류가 검출된 통상 지연 프레임을 단말(7)에 전송하지 않고 폐기한다. 이와 같이, 전송 장치(4a)는 오류가 검출된 프레임에 대해서는 폐기하고, 단말(7)로 전송하지 않는다.

또, 전송 장치(1a~4a)의 하드웨어 구성은 전송 장치(1~4)와 마찬가지의 하드웨어 구성에 의해 실현된다.

이상 설명한 바와 같이, 본 실시 형태에 따르면, 전송 장치(1a~4a)는, 실시 형태 1의 기능에 더하여, 후단에 접속하는 장치가 실시 형태 1에서 설명한 반전 FCS 코드를 이용할 수 없는 장치인 경우, 저지연 프레임에 대해서도 저장 및 포워딩 방식으로 전송을 행한다. 이것에 의해, 전송 장치(1a~4a)는, 실시 형태 1의 효과에 더하여, 저지연 프레임 및 통상 지연 프레임에서 오류가 검출된 경우, 프레임을 전송하지 않고 또한 폐기할 수 있다.

이상의 실시 형태로 나타낸 구성은 본 발명의 내용의 일 예를 나타내는 것이고, 다른 공지의 기술과 조합시키는 것도 가능하고, 본 발명의 요지를 일탈하지 않는 범위에서, 구성의 일부를 생략, 변경하는 것도 가능하다.

1~4, 1a~4a: 전송 장치, 5, 5a: 네트워크, 6, 7: 단말, 11-1~11-M, 11a-1~11a-M: 입력부, 12, 12a: 기억부, 13-1~13-M, 13a-1~13a-M: 통상 지연 프레임 결합 버퍼, 14, 14a: 스위칭 처리부, 15-1~15-M: 저지연 프레임 출력 버퍼, 16-1~16-M: 통상 지연 프레임 출력 버퍼, 17-1~17-M: 출력부, 18-1~18-M: 저지연 프레임 입력 버퍼, 21: FCS 코드 계산부, 22: FCS 체크부, 23: 반전 FCS 체크부, 24, 24a: 오류 판정부, 25, 25a: 프레임 식별부, 31: 행선지 정보, 32: 우선도 정보, 33: 접속 장치 정보, 41: 출력 제어부, 42: FCS 갱신부

Claims

수신된 프레임인 수신 프레임의 프레임 체크 시퀀스(FCS; Frame Check Sequence) 코드인 제 1 코드를 계산하는 계산부와,
상기 수신 프레임에 저장되어 있는 FCS 코드인 제 2 코드와 상기 제 1 코드를 비교하고, 비교한 2개의 코드가 일치 또는 불일치인 것을 나타내는 제 1 비교 결과를 출력하는 제 1 비교부와,
상기 제 2 코드의 각 비트를 비트 반전한 제 3 코드와 상기 제 1 코드를 비교하고, 비교한 2개의 코드가 일치 또는 불일치인 것을 나타내는 제 2 비교 결과를 출력하는 제 2 비교부와,
상기 제 1 비교 결과 및 상기 제 2 비교 결과에 근거하여, 상기 수신 프레임 오류 상태를 판정하는 오류 판정부와,
상기 제 2 비교 결과가 불일치하는 경우, 상기 수신 프레임을 후단의 장치에 전송할 때, 상기 제 2 코드를, 상기 제 1 코드의 각 비트를 비트 반전한 제 4 코드로 갱신하는 갱신부
를 구비하는 것을 특징으로 하는 전송 장치.
제 1 항에 있어서,
상기 오류 판정부는, 상기 제 1 비교 결과가 불일치, 또한 상기 제 2 비교 결과가 불일치인 경우, 상기 수신 프레임을 출력한 전단의 장치와 자체 전송 장치 사이의 전송로에 장애가 발생했다고 판정하는
것을 특징으로 하는 전송 장치.
제 1 항 또는 제 2 항에 있어서,
상기 오류 판정부는, 상기 제 1 비교 결과가 불일치, 또한 상기 제 2 비교 결과가 일치하는 경우, 상기 수신 프레임을 출력한 전단의 장치와 자체 전송 장치 사이의 전송로에 장애는 발생하고 있지 않고, 상기 전단의 장치보다 이전의 전송 단계에서 장애가 발생했다고 판정하는
것을 특징으로 하는 전송 장치.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
복수의 입력 포트 및 출력 포트를 구비하는 경우에,
상기 계산부, 상기 제 1 비교부, 상기 제 2 비교부 및 상기 오류 판정부를 상기 입력 포트마다 구비하고, 상기 갱신부를 상기 출력 포트마다 구비하는
것을 특징으로 하는 전송 장치.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 후단의 장치가 상기 제 3 코드를 이용할 수 있는지 여부를 판정하는 프레임 식별부와,
상기 후단의 장치가 상기 제 3 코드를 이용할 수 없는 경우에, 상기 수신 프레임을 저장 및 포워딩 방식으로 전송하기 위해, 상기 수신 프레임을 저장하는 입력측 버퍼
를 구비하는 것을 특징으로 하는 전송 장치.
제 5 항에 있어서,
상기 오류 판정부는, 상기 제 1 비교 결과가 불일치하는 경우, 상기 수신 프레임에서 오류가 발생하고 있는 것을 나타내는 오류 신호를 출력하고,
상기 입력측 버퍼는, 상기 수신 프레임과 함께 상기 오류 신호를 취득한 경우, 상기 수신 프레임을 폐기하는
것을 특징으로 하는 전송 장치.
제 5 항 또는 제 6 항에 있어서,
복수의 입력 포트를 구비하는 경우에,
상기 프레임 식별부 및 상기 입력측 버퍼를 상기 입력 포트마다 구비하는
것을 특징으로 하는 전송 장치.
계산부가, 수신된 프레임인 수신 프레임의 프레임 체크 시퀀스(FCS; Frame Check Sequence) 코드인 제 1 코드를 계산하는 계산 단계와,
제 1 비교부가, 상기 수신 프레임에 저장되어 있는 FCS 코드인 제 2 코드와 상기 제 1 코드를 비교하고, 비교한 2개의 코드가 일치 또는 불일치인 것을 나타내는 제 1 비교 결과를 출력하는 제 1 비교 단계와,
제 2 비교부가, 상기 제 2 코드의 각 비트를 비트 반전한 제 3 코드와 상기 제 1 코드를 비교하고, 비교한 2개의 코드가 일치 또는 불일치인 것을 나타내는 제 2 비교 결과를 출력하는 제 2 비교 단계와,
오류 판정부가, 상기 제 1 비교 결과 및 상기 제 2 비교 결과에 근거하여, 상기 수신 프레임 오류 상태를 판정하는 판정 단계와,
갱신부가, 상기 제 2 비교 결과가 불일치하는 경우, 상기 수신 프레임을 후단의 장치로 전송할 때, 상기 제 2 코드를, 상기 제 1 코드의 각 비트를 비트 반전한 제 4 코드로 갱신하는 갱신 단계
를 포함하는 것을 특징으로 하는 프레임 전송 방법.