KR20180065334A - 기판 하부에 러프니스가 형성된 고전자이동도 트랜지스터 및 이의 제조 방법 - Google Patents

기판 하부에 러프니스가 형성된 고전자이동도 트랜지스터 및 이의 제조 방법 Download PDF

Info

Publication number
KR20180065334A
KR20180065334A KR1020160165995A KR20160165995A KR20180065334A KR 20180065334 A KR20180065334 A KR 20180065334A KR 1020160165995 A KR1020160165995 A KR 1020160165995A KR 20160165995 A KR20160165995 A KR 20160165995A KR 20180065334 A KR20180065334 A KR 20180065334A
Authority
KR
South Korea
Prior art keywords
substrate
roughness
source electrode
electron mobility
mobility transistor
Prior art date
Application number
KR1020160165995A
Other languages
English (en)
Inventor
정연국
이상민
이석
주종혁
전병철
구황섭
김현제
정희석
Original Assignee
(주)웨이비스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)웨이비스 filed Critical (주)웨이비스
Priority to KR1020160165995A priority Critical patent/KR20180065334A/ko
Publication of KR20180065334A publication Critical patent/KR20180065334A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3046—Mechanical treatment, e.g. grinding, polishing, cutting using blasting, e.g. sand-blasting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole

Abstract

기판 하부에 러프니스가 형성된 고전자이동도 트랜지스터 및 이의 제조 방법에 있어서, 상부에 에피층이 형성된 기판; 상기 에피층 상부에 형성된 소스전극; 상기 소스전극과 이격되어 상기 에피층 상부에 형성된 드레인전극; 상기 소스전극과 상기 드레인전극 사이 상기 에피층 상부에 형성된 게이트전극; 상기 기판의 하부에 형성된 러프니스; 및 상기 러프니스의 하부에 형성된 도전체층을 포함하므로 고온 또는 저온의 환경에서 도전체층이 기판으로 부터 박리되는 것을 방지하는 이점이 있다.

Description

기판 하부에 러프니스가 형성된 고전자이동도 트랜지스터 및 이의 제조 방법{A high electron mobility transistor with roughness formed in the lower part of the substrate and manufacturing method thereof}
본 발명은 기판과 도전체층의 박리를 방지하기 위한 기판 하부에 러프니스가 형성된 고전자이동도 트랜지스터 및 이의 제조 방법에 관한 것이다.
정보통신기술의 발달로 인해, 고속 스위칭 환경이나 고전압 환경에서 동작하는 고내압 트랜지스터의 요청이 증가하고 있다. 이에 최근에 등장한 갈륨나이트라이드계 트랜지스터는 종래의 실리콘계 트랜지스터에 비해 고속 스위칭 동작이 가능하여 초고속 신호 처리에 적합할 뿐만 아니라 소재 자체의 고내압 특성을 통해 고전압 환경에 적용할 수 있는 장점이 있어 업계의 주목을 받고 있다. 특히 갈륨나이트라이드를 이용한 고전자이동도 트랜지스터(HEMT: High Electron Mobility Transistor)의 경우, 이종 물질간 계면에서 발생하는 2차원 전자가스(2DEG; 2-Dimensional Electron Gas)를 이용함으로써 전자의 이동도(mobility)를 높일 수 있어 고속 신호 전송에 적합한 장점이 있다.
이러한, 고전자이동도 트랜지스터는 소스전극과 전기적으로 연결되는 도전체층이 기판 하부에 형성된다.
그러나 도전체층과 기판은 이종물질(예를 들어 도전체층은 구리(Cu) 또는 금(Au), 기판은 실리콘카바이드(SIC))로 되어 있어 이종물질 간의 열팽창계수 차이로 고온 또는 저온의 환경에서 도전체층이 기판으로 부터 박리되는 문제점이 있다.
본 발명은 상술한 종래의 문제점을 해결하기 위해 안출된 것으로서, 고온 또는 저온의 환경에서 도전체층이 기판으로 부터 박리되는 것을 방지하기 위해 기판 하부에 러프니스가 형성된 고전자이동도 트랜지스터를 해결하고자 하는 과제로 한다.
상부에 에피층이 형성된 기판; 상기 에피층 상부에 형성된 소스전극; 상기 소스전극과 이격되어 상기 에피층 상부에 형성된 드레인전극; 상기 소스전극과 상기 드레인전극 사이 상기 에피층 상부에 형성된 게이트전극; 상기 기판의 하부에 형성된 러프니스; 및 상기 러프니스의 하부에 형성된 도전체층을 포함한다.
상부에 에피층이 형성된 기판; 상기 에피층 상부에 형성된 소스전극; 상기 소스전극과 이격되어 상기 에피층 상부에 형성된 드레인전극; 및 상기 소스전극과 상기 드레인전극 사이 상기 에피층 상부에 형성된 게이트전극을 포함하는 고전자이동도 트랜지스터에 있어서, a. 상기 기판의 하부에 러프니스를 형성하는 단계; b. 상기 러프니스의 하부에 도전체층을 형성하는 단계를 포함한다.
상기 a단계의 상기 러프니스는 샌드블라스트 또는 이온임플란트로 상기 기판의 하부를 가공하여 형성되는 것을 특징으로 하는 기판 하부에 러프니스가 형성된다.
상기 a단계와 상기 b단계 사이에 c. 상기 소스전극이 노출되도록 상기 기판 및 에피층을 관통하는 비아를 형성하는 단계를 더 포함한다.
고온 또는 저온의 환경에서 도전체층이 기판으로 부터 박리되는 것을 방지하는 이점이 있다.
도 1은 기판 하부에 러프니스가 형성된 고전자이동도 트랜지스터의 단면도
도 2 내지 도 5는 기판 하부에 러프니스가 형성된 고전자이동도 트랜지스터 제조 방법을 설명하기 위한 단면도
도 1은 기판 하부에 러프니스가 형성된 고전자이동도 트랜지스터의 단면도이다.
도 1에서 기판(1)의 상부에는 에피층(2)이 형성되고, 에피층(2)의 상부에는 소스전극(S), 게이트전극(G), 드레인전극(D)이 이격되어 형성된다.
이때, 기판(1)은 실리콘카바이드(SIC)인 것이 바람직하며, 에피층(2)은 기판(1) 상부에 GaN, AlGaN이 순차적으로 적층되어 형성되는 것이 바람직하다.
기판(1)의 하부에는 러프니스(Roughness, R)가 형성되고, 러프니스(R)의 하부에는 도전체층(3)이 형성된다.
이때, 도전체층(3)은 구리(Cu) 또는 금(Au)으로 형성되는 것이 바람직하다.
기판(1)의 하부에 러프니스(R)가 형성되어 러프니스(R)를 매개로 기판(1)과 도전체층(3)이 결합하므로 러프니스(R)에 의해 도전체층(3)이 기판(1)에 결합되는 면적이 증가한다.
따라서, 증가된 결합 면적에 의해 고온 또는 저온의 환경에서 도전체층(3)이 기판(1)으로부터 박리되는 것이 방지되는 것이다.
도 2 내지 도 5는 기판 하부에 러프니스가 형성된 고전자이동도 트랜지스터 제조 방법을 설명하기 위한 단면도이다.
도 2와 도 3에서 기판(1) 하부를 가공하여 러프니스(R)를 형성한다.
이때, 러프니스(R)는 샌드블라스트(Sandblast) 또는 이온임플란트(Ion Implant)로 기판(1) 하부를 가공하여 형성하는 것이 바람직하며, 플라즈마 식각 또는 습식식각 등 다양한 방법으로 기판(1) 하부를 가공하여 러프니스(R)를 형성할 수 있다.
도 4에서 소스전극(S)이 노출되도록 기판(1) 및 에피층(2)을 관통하는 비아(V)를 형성한다.
이때, 소스전극(S)의 하부 일부를 제외한 기판(1)의 하부에 금속마스크 또는 하드한 절연막을 형성하고 식각하여 비아(V)를 형성하는 것이 바람직하다.
도 5에서 러프니스(R)의 하부에 도전체층(3)을 형성한다.
이때, 도전체층(3)을 형성하기 전에 러프니스(R)의 하부에 Ti/Cu, Ti/Al, Ti/W, Ti/Au 및 Ti/Ni/Cu 중 어느 하나로 전기도금을 위한 시드메탈을 형성하고 시드메탈 하부에 도전체층(3)을 형성하는 것이 바람직하다.
도 5에서 비아(V)는 도전체층(3)으로 충진된다.
그러나 비아(V)는 도전체층(3)으로 일부만 충진할 수도 있다.
또한, 비아(V)를 형성하는 것으로 실시예를 설명하였으나 비아(V)가 아닌 다른 방법으로도 소스전극(S)과 도전체층(3)을 전기적으로 연결 가능하므로 비아(V)를 형성하지 않을 수도 있다.
1 : 기판
2 : 에피층
3 : 도전체층
S : 소스전극
G : 게이트전극
D : 드레인전극
V : 비아
R : 러프니스

Claims (4)

  1. 상부에 에피층이 형성된 기판;
    상기 에피층 상부에 형성된 소스전극;
    상기 소스전극과 이격되어 상기 에피층 상부에 형성된 드레인전극;
    상기 소스전극과 상기 드레인전극 사이 상기 에피층 상부에 형성된 게이트전극;
    상기 기판의 하부에 형성된 러프니스; 및
    상기 러프니스의 하부에 형성된 도전체층을 포함하는 기판 하부에 러프니스가 형성된 고전자이동도 트랜지스터.
  2. 상부에 에피층이 형성된 기판;
    상기 에피층 상부에 형성된 소스전극;
    상기 소스전극과 이격되어 상기 에피층 상부에 형성된 드레인전극; 및
    상기 소스전극과 상기 드레인전극 사이 상기 에피층 상부에 형성된 게이트전극을 포함하는 고전자이동도 트랜지스터에 있어서,
    a. 상기 기판의 하부에 러프니스를 형성하는 단계;
    b. 상기 러프니스의 하부에 도전체층을 형성하는 단계를 포함하는 기판 하부에 러프니스가 형성된 고전자이동도 트랜지스터 제조 방법.
  3. 청구항 2에 있어서,
    상기 a단계의 상기 러프니스는
    샌드블라스트 또는 이온임플란트로 상기 기판의 하부를 가공하여 형성되는 것을 특징으로 하는 기판 하부에 러프니스가 형성된 고전자이동도 트랜지스터 제조 방법.
  4. 청구항 3에 있어서,
    상기 a단계와 상기 b단계 사이에
    c. 상기 소스전극이 노출되도록 상기 기판 및 에피층을 관통하는 비아를 형성하는 단계를 더 포함하는 기판 하부에 러프니스가 형성된 고전자이동도 트랜지스터 제조 방법.
KR1020160165995A 2016-12-07 2016-12-07 기판 하부에 러프니스가 형성된 고전자이동도 트랜지스터 및 이의 제조 방법 KR20180065334A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160165995A KR20180065334A (ko) 2016-12-07 2016-12-07 기판 하부에 러프니스가 형성된 고전자이동도 트랜지스터 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160165995A KR20180065334A (ko) 2016-12-07 2016-12-07 기판 하부에 러프니스가 형성된 고전자이동도 트랜지스터 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20180065334A true KR20180065334A (ko) 2018-06-18

Family

ID=62765598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160165995A KR20180065334A (ko) 2016-12-07 2016-12-07 기판 하부에 러프니스가 형성된 고전자이동도 트랜지스터 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20180065334A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111009573A (zh) * 2018-10-05 2020-04-14 英飞凌科技奥地利有限公司 半导体器件、半导体部件和制造半导体器件的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111009573A (zh) * 2018-10-05 2020-04-14 英飞凌科技奥地利有限公司 半导体器件、半导体部件和制造半导体器件的方法

Similar Documents

Publication Publication Date Title
Chowdhury et al. P-channel GaN transistor based on p-GaN/AlGaN/GaN on Si
US8704273B2 (en) Semiconductor device and method for manufacturing the same, and amplifier
US8592292B2 (en) Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
CN109716530A (zh) 高电子迁移率晶体管
US8916962B2 (en) III-nitride transistor with source-connected heat spreading plate
US11817482B2 (en) Semiconductor device and method
JP2012028725A (ja) エンハンスメントモードの高電子移動度トランジスタ及びその製造方法
WO2020255259A1 (ja) 半導体装置およびその製造方法
US10608102B2 (en) Semiconductor device having a drain electrode contacting an epi material inside a through-hole and method of manufacturing the same
JP2014090190A (ja) ＧａＮ系ＨＥＭＴアクティブデバイスのためのリークバリヤ
KR101841632B1 (ko) 고전자이동도 트랜지스터 및 그의 제조방법
US20110057233A1 (en) Semiconductor component and method for manufacturing of the same
CN106449773B (zh) GaN基肖特基二极管结构及其制作方法
KR20180065334A (ko) 기판 하부에 러프니스가 형성된 고전자이동도 트랜지스터 및 이의 제조 방법
CN108155234A (zh) 半导体器件和用于制造半导体器件的方法
US9450071B2 (en) Field effect semiconductor devices and methods of manufacturing field effect semiconductor devices
TWI692039B (zh) 半導體裝置的製作方法
KR20170047147A (ko) 고전자이동도 트랜지스터 및 그의 제조방법
CN112086509A (zh) 半导体装置及半导体装置的制造方法
KR20190038259A (ko) 반도체 소자 및 그의 제조 방법
WO2024024822A1 (ja) 半導体装置および半導体装置の製造方法
CN106992210B (zh) 用于制造横向hemt的装置和方法
CN109473483B (zh) 半导体装置及其制造方法
CN114503281A (zh) 半导体器件及其制造方法
US8994114B1 (en) Performance enhancement of active device through reducing parasitic conduction

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal