KR20180064311A - Surface treated copper foil, copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device - Google Patents

Surface treated copper foil, copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device Download PDF

Info

Publication number
KR20180064311A
KR20180064311A KR1020170165727A KR20170165727A KR20180064311A KR 20180064311 A KR20180064311 A KR 20180064311A KR 1020170165727 A KR1020170165727 A KR 1020170165727A KR 20170165727 A KR20170165727 A KR 20170165727A KR 20180064311 A KR20180064311 A KR 20180064311A
Authority
KR
South Korea
Prior art keywords
layer
copper foil
resin
carrier
surface treatment
Prior art date
Application number
KR1020170165727A
Other languages
Korean (ko)
Inventor
히데타 아라이
료 후쿠치
아츠시 미키
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20180064311A publication Critical patent/KR20180064311A/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/562Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C22/00Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C22/05Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions
    • C23C22/06Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions using aqueous acidic solutions with pH less than 6
    • C23C22/24Chemical surface treatment of metallic material by reaction of the surface with a reactive liquid, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using aqueous solutions using aqueous acidic solutions with pH less than 6 containing hexavalent chromium compounds
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Abstract

Provided is a surface treated copper foil. According to the present invention, appropriate transmission loss reduction is possible even in the event of use in a high frequency circuit board. In addition, the peel strength of the surface treated copper foil and resin is improved after lamination with the resin and heating for a predetermined time at a predetermined temperature (10 days at 180 degrees Celsius). The surface treated copper foil includes a copper foil and a surface treatment layer on one or both sides of the copper foil. The surface treatment layer has a primary particle layer or has the primary particle layer and a secondary particle layer in this order from the copper foil side. The surface treatment layer contains Zn and the Zn adhesion amount in the surface treatment layer is at least 150 micrograms per square decimeter. The surface treatment layer does not contain Ni or, in a case where the surface treatment layer contains Ni, the Ni adhesion amount in the surface treatment layer is 800 micrograms per square decimeter or less. The surface treatment layer does not contain Co or, in a case where the surface treatment layer contains Co, the Co adhesion amount in the surface treatment layer is 3,000 micrograms per square decimeter or less. The top surface of the surface treatment layer has a 10 point average illumination (Rz) of 1.5 micrometers or less.

Description

표면 처리 동박, 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법{SURFACE TREATED COPPER FOIL, COPPER FOIL WITH CARRIER, LAMINATE, METHOD FOR MANUFACTURING PRINTED WIRING BOARD, AND METHOD FOR MANUFACTURING ELECTRONIC DEVICE}TECHNICAL FIELD The present invention relates to a surface-treated copper foil, a copper foil with a carrier, a laminate, a method for producing a printed wiring board, and a method for manufacturing an electronic device,

본 발명은, 표면 처리 동박, 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법에 관한 것이다.The present invention relates to a surface-treated copper foil, a copper foil with a carrier, a laminate, a method of manufacturing a printed wiring board, and a method of manufacturing electronic equipment.

프린트 배선판은 최근 반세기에 걸쳐서 큰 진전을 이루었고, 오늘날에는 거의 모든 전자기기에 사용되기에 이르렀다. 근년의 전자기기의 소형화, 고성능화 요구의 증대에 따라서 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전하고, 프린트 배선판에 대해서 뛰어난 고주파 대응이 요구되고 있다.Printed circuit boards have made great strides over the past half century, and today they have been used in almost all electronic devices. In recent years, with increasing demand for miniaturization and high performance of electronic devices, mounting of high-density mounting parts and signal high frequency have been advanced, and excellent high frequency response to printed wiring boards has been demanded.

고주파용 기판에는, 출력 신호의 품질을 확보하기 위해서 전송 손실의 저감이 요구되고 있다. 전송 손실은, 주로 수지(기판측)에 기인하는 유전체 손실과, 도체(동박측)에 기인하는 도체 손실로 이루어진다. 유전체 손실은, 수지의 유전율 및 유전 탄젠트가 작아질수록 감소한다. 고주파 신호에서, 도체 손실은 주파수가 높아질수록 전류가 도체의 표면에만 흐르게 된다는 표면 효과에 의해서 전류가 흐르는 단면적이 감소하여, 저항이 높아지는 것이 주된 원인이 되고 있다.In the high frequency substrate, reduction of the transmission loss is required in order to secure the quality of the output signal. The transmission loss mainly consists of a dielectric loss due to the resin (substrate side) and a conductor loss due to the conductor (copper foil side). The dielectric loss decreases as the dielectric constant and dielectric tangent of the resin become smaller. In the high-frequency signal, the conductor loss is mainly caused by the decrease in the cross-sectional area through which the current flows due to the surface effect that the current flows only on the surface of the conductor as the frequency becomes higher.

고주파용 동박의 전송 손실을 저감시키는 것을 목적으로 한 기술로는, 예를 들면, 특허문헌 1에 금속박 표면의 한 면 또는 양면에, 은 또는 은 합금속을 피복 하고, 상기 은 또는 은 합금 피복층 위에 은 또는 은 합금 이외의 피복층이 상기 은 또는 은 합금 피복층의 두께보다 얇게 처리되어 있는 고주파 회로용 금속박이 개시되어 있다. 그리고 이에 따르면, 위성통신에서 사용되는 것과 같은 초고주파 영역에서도 표면 효과에 의한 손실을 작게 한 금속박을 제공할 수 있다고 기재되어 있다.As a technique for reducing the transmission loss of the high frequency copper foil, for example, Patent Document 1 discloses a technique of coating a silver or silver alloy metal on one surface or both surfaces of a surface of a metal foil, And a coating layer other than the silver or silver alloy is thinner than the thickness of the silver or silver alloy coating layer. According to this, it is described that a metal foil having a reduced loss due to the surface effect can be provided even in a very high frequency region such as that used in satellite communication.

또한, 특허문헌 2에는, 압연 동박의 재결정 소둔 후의 압연면에서의 X선 회절로 구한 (200)면의 적분 강도(I(200))가, 미분말동의 X선 회절로 구한 (200)면의 적분 강도(I0(200))에 대해서, I(200)/I0(200)>40이며, 상기 압연면에 전해 도금에 의한 조화 처리를 실시한 후의 조화 처리면의 산술 평균 조도(이하, Ra로 한다)가 0.02㎛~0.2㎛, 10점 평균 조도(이하, Rz로 한다)가 0.1㎛~1.5㎛이고, 프린트 회로 기판용 소재인 것을 특징으로 하는 고주파 회로용 조화 처리 압연 동박이 개시되어 있다. 그리고 이에 따르면, 1GHz를 넘는 고주파수 하에서 사용 가능한 프린트 회로판을 제공할 수 있다고 기재되어 있다.Patent Document 2 discloses that the integrated intensity (I (200)) of the (200) plane obtained by X-ray diffraction on the rolled surface after the recrystallization annealing of the rolled copper foil is an integral (200) / I 0 (200) > 40 with respect to the strength (I 0 (200)) and the arithmetic average roughness (hereinafter referred to as Ra) of the roughened surface after the roughening treatment by electrolytic plating is applied to the rolled surface Wherein the copper foil is a material for a printed circuit board, wherein the copper foil is a material for a printed circuit board having a thickness of 0.02 mu m to 0.2 mu m and a ten point average roughness (Rz) of 0.1 mu m to 1.5 mu m. According to this, it is disclosed that a printed circuit board usable at a high frequency exceeding 1 GHz can be provided.

또한, 특허문헌 3에는, 동박 표면의 일부가 혹 모양의 돌기로 이루어지는 표면 조도가 2㎛~4㎛의 요철면인 것을 특징으로 하는 전해 동박이 개시되어 있다. 그리고 이에 따르면, 고주파 전송 특성이 뛰어난 전해 동박을 제공할 수 있다고 기재되어 있다.Patent Document 3 discloses an electrolytic copper foil characterized in that a part of the surface of the copper foil is an irregular surface having a surface roughness of 2 탆 to 4 탆 which is formed of a lump-shaped protrusion. According to this, it is described that an electrolytic copper foil having excellent high-frequency transmission characteristics can be provided.

특허문헌 1: 일본 특허공보 제4161304호Patent Document 1: Japanese Patent Publication No. 4161304 특허문헌 2: 일본 특허공보 제4704025호Patent Document 2: Japanese Patent Publication No. 4704025 특허문헌 3: 일본 공개특허공보 2004-244656호Patent Document 3: JP-A-2004-244656

고주파 회로 기판에 이용했을 때의 동박의 전송 손실 제어에 대해서는 상기와 같이 여러 가지 연구가 이루어지고 있지만, 아직도 개발의 여지가 많이 남아 있다. 또한, 표면 처리 동박은 표면 처리층측으로부터 수지와 적층하여, 소정의 온도 및 소정의 시간(180℃에서 10일간) 가열한 후에, 표면 처리 동박과 수지의 박리 강도(필 강도)가 양호할 필요가 있다.Although various studies have been made on the control of the transfer loss of the copper foil when used in a high frequency circuit board as described above, there still remains much room for development. The surface-treated copper foil needs to have good peel strength (peel strength) between the surface-treated copper foil and the resin after being laminated with the resin from the surface treatment layer side and heated at a predetermined temperature and for a predetermined period of time have.

본 발명자들은, 동박에 1차 입자층을 형성해서 얻어지는 표면 처리층, 또는 1차 입자층 및 2차 입자층을 형성해서 얻어지는 표면 처리층에서의 소정의 금속 부착량 및 표면 처리층 최표면의 10점 평균 조도(Rz)를 제어함으로써, 고주파 회로 기판에 이용해도 전송 손실을 양호하게 감소시킬 수 있게 되고, 또한, 수지와 적층하여 소정의 온도 및 소정의 시간(180℃에서 10일간) 가열한 후에, 표면 처리 동박과 수지의 박리 강도(필 강도)가 양호해지는 것을 발견했다.The inventors of the present invention have found that the present inventors have found that when a predetermined metal deposition amount in a surface treatment layer obtained by forming a primary particle layer on a copper foil or a surface treatment layer obtained by forming a primary particle layer and a secondary particle layer and a 10- Rz), it is possible to satisfactorily reduce the transmission loss even when used in a high-frequency circuit board. Further, the laminate is laminated with a resin and heated at a predetermined temperature and a predetermined time (at 180 DEG C for 10 days) And peel strength (peel strength) of the resin are improved.

본 발명은 상기 지견을 기초로 하여 완성된 것으로, 일 측면에 있어서 동박과, 상기 동박의 한 면 또는 양쪽 면에 표면 처리층을 가지는 표면 처리 동박으로서, 상기 표면 처리층은 1차 입자층을 가지거나, 또는, 1차 입자층과 2차 입자층을 상기 동박측으로부터 이 순서대로 가지고, 상기 표면 처리층은 Zn을 포함하며, 상기 표면 처리층에서의 Zn의 부착량이 150㎍/d㎡ 이상이고, 상기 표면 처리층은 Ni을 포함하지 않거나, 또는, 상기 표면 처리층이 Ni을 포함하는 경우에는 상기 표면 처리층에서의 Ni의 부착량은 800㎍/d㎡ 이하이며, 상기 표면 처리층은 Co를 포함하지 않거나, 또는, 상기 표면 처리층이 Co를 포함하는 경우에는, 상기 표면 처리층에서의 Co의 부착량은 3000㎍/d㎡ 이하이고, 상기 표면 처리층 최표면의 10점 평균 조도(Rz)가 1.5㎛ 이하인 표면 처리 동박이다.The present invention is completed on the basis of the above finding and is a surface treated copper foil having a copper foil on one side and a surface treatment layer on one or both sides of the copper foil, , Or a primary particle layer and a secondary particle layer in this order from the copper foil side, the surface treatment layer contains Zn, the adhesion amount of Zn in the surface treatment layer is 150 占 퐂 / dm2 or more, The treatment layer does not contain Ni, or when the surface treatment layer contains Ni, the adhesion amount of Ni in the surface treatment layer is 800 占 퐂 / dm2 or less, and the surface treatment layer does not contain Co , Or when the surface treatment layer contains Co, the adhesion amount of Co in the surface treatment layer is 3000 占 퐂 / dm2 or less and the 10-point average roughness (Rz) of the outermost surface treatment layer is 1.5 占 퐉 Or less It is night.

본 발명은 다른 일 측면에 있어서, 동박과, 상기 동박의 한 면 또는 양쪽 면에 표면 처리층을 가지는 표면 처리 동박으로서, 상기 표면 처리층은 1차 입자층을 가지거나, 또는, 1차 입자층과 2차 입자층을 상기 동박측으로부터 이 순서대로 가지고, 상기 표면 처리층은 Zn 및 Mo를 포함하며, 상기 표면 처리층에서의 Zn 및 Mo의 합계 부착량이 200㎍/d㎡ 이상이고, 상기 표면 처리층은 Ni을 포함하지 않거나, 또는, 상기 표면 처리층이 Ni을 포함하는 경우에는, 상기 표면 처리층에서의 Ni 부착량이 800㎍/d㎡ 이하이며, 상기 표면 처리층은 Co를 포함하지 않거나, 또는, 상기 표면 처리층이 Co를 포함하는 경우에는, 상기 표면 처리층에서의 Co의 부착량은 3000㎍/d㎡ 이하이고, 상기 표면 처리층 최표면의 10점 평균 조도(Rz)가 1.5㎛ 이하인 표면 처리 동박이다.According to another aspect of the present invention, there is provided a surface treated copper foil having a copper foil and a surface treatment layer on one or both surfaces of the copper foil, wherein the surface treatment layer has a primary particle layer, Wherein the surface treatment layer contains Zn and Mo, the total deposition amount of Zn and Mo in the surface treatment layer is 200 占 퐂 / dm2 or more, and the surface treatment layer contains Ni is not contained, or when the surface treatment layer contains Ni, the Ni adhesion amount in the surface treatment layer is 800 占 퐂 / dm2 or less and the surface treatment layer does not contain Co, Wherein the coating amount of Co in the surface treatment layer is 3000 mu g / dm < 2 > or less and the 10 point average roughness (Rz) of the outermost surface treatment layer is 1.5 mu m or less when the surface treatment layer contains Co It is a copper foil.

본 발명의 표면 처리 동박은 다른 일 실시형태에 있어서, 상기 표면 처리층은 Co를 포함한다.In another embodiment of the surface treated copper foil of the present invention, the surface treatment layer comprises Co.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리층은 Ni을 포함한다.In another embodiment of the surface-treated copper foil of the present invention, the surface treatment layer contains Ni.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리층은 Co 및 Ni을 포함하고, 상기 표면 처리층에서의 Co 및 Ni의 합계 부착량이 3500㎍/d㎡ 이하이다.In one embodiment of the surface-treated copper foil of the present invention, the surface treatment layer includes Co and Ni, and the total amount of Co and Ni in the surface treatment layer is 3500 占 퐂 / dm2 or less.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리 동박과 수지를 준비하고, 상기 표면 처리 동박을 상기 표면 처리층측으로부터 상기 수지와 적층한 후에, 상기 수지로부터 상기 표면 처리 동박을 박리할 때의 박리 강도가 0.5kg/cm 이상이다.In the surface-treated copper foil of the present invention, the surface-treated copper foil and the resin are prepared, and after the surface-treated copper foil is laminated with the resin from the surface treatment layer side, The peel strength at peeling is 0.5 kg / cm or more.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 박리 강도가 0.7kg/cm 이상이다.In another embodiment of the surface-treated copper foil of the present invention, the peel strength is 0.7 kg / cm or more.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리층은 상기 1차 입자층 또는 상기 2차 입자층 위에,In the surface-treated copper foil of the present invention, the surface treatment layer may be formed on the primary particle layer or the secondary particle layer,

(A) Ni와 Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti로 이루어지는 군으로부터 선택된 1종 이상의 원소로 이루어지는 합금층, 및,(A) an alloy layer comprising Ni and at least one element selected from the group consisting of Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As and Ti,

(B) 크로메이트 처리층(B) a chromate treatment layer

중에서 어느 하나, 또는, 양쪽 모두를 상기 동박측으로부터 이 순서대로 가진다.Or both in this order from the copper foil side.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리층은 상기 1차 입자층 또는 상기 2차 입자층 위에,In the surface-treated copper foil of the present invention, the surface treatment layer may be formed on the primary particle layer or the secondary particle layer,

(A) Ni와 Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti로 이루어지는 군으로부터 선택된 1종 이상의 원소로 이루어지는 합금층, 및,(A) an alloy layer comprising Ni and at least one element selected from the group consisting of Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As and Ti,

(B) 크로메이트 처리층(B) a chromate treatment layer

중에서 어느 하나, 또는, 양쪽 모두와 실란 커플링 처리층을 상기 동박측으로부터 이 순서대로 가진다.Or both, and a silane coupling treatment layer in this order from the copper foil side.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리층은 상기 1차 입자층 또는 상기 2차 입자층 위에, Ni-Zn 합금층, 및 크로메이트 처리층 중에서 어느 하나, 또는 양쪽 모두를 상기 동박측으로부터 이 순서대로 가진다.In the surface-treated copper foil of the present invention, the surface treatment layer may be formed on the primary particle layer or the secondary particle layer by using any one or both of a Ni-Zn alloy layer and a chromate treatment layer In this order from the copper foil side.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리층은 상기 1차 입자층 또는 상기 2차 입자층 위에, Ni-Zn 합금층, 및 크로메이트 처리층 중에서 어느 하나, 또는 양쪽 모두와 실란 커플링 처리층을 상기 동박측으로부터 이 순서대로 가진다.In the surface-treated copper foil of the present invention, the surface treatment layer may be formed on the primary particle layer or the secondary particle layer with one or both of a Ni-Zn alloy layer and a chromate treatment layer and a silane And a coupling treatment layer in this order from the copper foil side.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리층의 표면에 수지층을 구비한다.The surface-treated copper foil of the present invention is, in another embodiment, a resin layer on the surface of the surface treatment layer.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 고주파 회로 기판에 이용된다.The surface-treated copper foil of the present invention is used in a high-frequency circuit board in another embodiment.

본 발명은 또 다른 일 측면에 있어서, 캐리어의 한쪽 면, 또는 양쪽 면에 중간층, 극박 구리층을 이 순서대로 가지는 캐리어 부착 동박으로서, 상기 극박 구리층이 본 발명의 표면 처리 동박인 캐리어 부착 동박이다.According to another aspect of the present invention, there is provided a carrier-coated copper foil having an intermediate layer and an ultra-thin copper layer in this order on one side or both sides of a carrier, wherein the ultra-thin copper layer is a copper foil with a carrier, .

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박 또는 본 발명의 캐리어 부착 동박을 가지는 적층체이다.In another aspect, the present invention is a laminate having the surface-treated copper foil of the present invention or the copper foil with a carrier of the present invention.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박과 수지를 포함하는 적층체로서, 상기 캐리어 부착 동박의 끝단면의 일부 또는 전부가 상기 수지에 의해 덮인 적층체이다.In another aspect, the present invention is a laminate comprising a copper foil with a carrier and a resin according to the present invention, wherein a part or all of an end surface of the copper foil with a carrier is covered with the resin.

본 발명은 또 다른 일 측면에 있어서, 하나의 본 발명의 캐리어 부착 동박이 상기 캐리어측 또는 상기 극박 구리층 측으로부터, 또 하나의 본 발명의 캐리어 부착 동박의 상기 캐리어측 또는 상기 극박 구리층 측에 적층된 적층체이다.According to another aspect of the present invention, there is provided a method for manufacturing a copper-clad laminate, wherein one carrier-coated copper foil of the present invention is provided on the carrier side or the ultra-thin copper layer side, Layer laminate.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박 또는 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법이다.In another aspect, the present invention is a method for producing a printed wiring board using the surface-treated copper foil of the present invention or the copper foil with a carrier of the present invention.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박 또는 본 발명의 캐리어 부착 동박과 절연 기판을 준비하는 공정,According to another aspect of the present invention, there is provided a process for preparing a surface-treated copper foil of the present invention or a copper foil with a carrier of the present invention and an insulating substrate,

상기 표면 처리 동박과 상기 절연 기판을 적층하는 공정을 거쳐서 동장 적층판을 형성하는 공정, 또는 상기 캐리어 부착 동박과 상기 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐서 동장 적층판을 형성하는 공정, 및A step of forming a copper clad laminate through a step of laminating the surface-treated copper foil and the insulating substrate, or a step of peeling a carrier of the copper foil with a carrier after laminating the copper foil with a carrier and the insulating substrate, Forming process, and

그 후, 세미애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 모디파이드 세미애디티브법 중 어느 한 방법에 따라서 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.And thereafter forming a circuit according to any one of a semi-additive method, a subtractive method, a partial additive method, and a modified semi-additive method.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박의 상기 표면 처리층측 표면에 회로를 형성하는 공정, 또는 본 발명의 캐리어 부착 동박의 상기 극박 구리층측 표면 혹은 상기 캐리어측 표면에 회로를 형성하는 공정,According to another aspect of the present invention, there is provided a method of manufacturing a surface-treated copper foil, comprising the steps of: forming a circuit on the surface-treated layer side surface of the surface-treated copper foil of the present invention; Forming process,

상기 회로가 매몰하도록 상기 표면 처리 동박의 상기 표면 처리층측 표면, 또는 상기 캐리어 부착 동박의 상기 극박 구리층측 표면 혹은 상기 캐리어측 표면에 수지층을 형성하는 공정, 및Forming a resin layer on the surface-treated layer side surface of the surface-treated copper foil or the surface of the ultra-thin copper layer of the carrier-coated copper foil or the carrier-side surface so that the circuit is buried;

상기 수지층을 형성한 후에 상기 표면 처리 동박을 제거하거나, 또는 상기 캐리어 또는 상기 극박 구리층을 박리시킨 후에, 상기 극박 구리층 또는 상기 캐리어를 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.A circuit buried in the resin layer is exposed by removing the surface treated copper foil after forming the resin layer or removing the ultra thin copper layer or the carrier after the carrier or the ultra thin copper layer is peeled off And a method for manufacturing a printed wiring board.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박의 상기 캐리어측 표면 또는 상기 극박 구리층측 표면과 수지 기판을 적층하는 공정,According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: laminating a carrier substrate with a carrier-

상기 캐리어 부착 동박의 수지 기판과 적층한 측과는 반대측 표면에, 수지층과 회로의 2층을 적어도 1회 마련하는 공정, 및A step of providing two layers of a resin layer and a circuit at least once on the surface of the carrier-coated copper foil opposite to the side laminated with the resin substrate;

상기 수지층 및 회로의 2층을 형성한 후에, 상기 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.And peeling the carrier or the ultra-thin copper layer from the carrier-adhered copper foil after forming the two layers of the resin layer and the circuit.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 적층체의 어느 한 면 또는 양쪽 면에 수지층과 회로의 2층을 적어도 1회 마련하는 공정, 및According to another aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising the steps of: preparing at least one resin layer and two layers of circuits on at least one side of the laminate of the present invention;

상기 수지층 및 회로의 2층을 형성한 후에, 상기 적층체를 구성하는 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.And peeling the carrier or the ultra-thin copper layer from the carrier-coated copper foil constituting the laminate after the two layers of the resin layer and the circuit are formed.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 방법으로 제조된 프린트 배선판을 이용한 전자기기의 제조 방법이다.According to another aspect of the present invention, there is provided a method of manufacturing an electronic device using a printed wiring board manufactured by the method of the present invention.

본 발명에 의하면, 고주파 회로 기판에 이용해도 전송 손실을 양호하게 감소시킬 수 있고, 또한, 수지와 적층하여 소정의 온도 및 소정의 시간(180℃에서 10일간) 가열한 후에, 표면 처리 동박과 수지의 박리 강도(필 강도)가 양호해지는 표면 처리 동박을 제공할 수 있다.According to the present invention, it is possible to satisfactorily reduce the transmission loss even when used in a high frequency circuit board, and furthermore, after lamination with a resin and heating at a predetermined temperature and for a predetermined period of time (180 DEG C for 10 days) The peel strength (fill strength) of the surface treated copper foil can be improved.

도 1의 A~C는, 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예와 관련되는, 회로 도금·레지스트 제거까지의 공정에서의 배선판 단면의 모식도이다.
도 2의 D~F는, 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예와 관련되는, 수지 및 2번째 층 캐리어 부착 동박 적층부터 레이저 천공까지의 공정에서의 배선판 단면의 모식도이다.
도 3의 G~I는, 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예와 관련되는, 비어 필 형성부터 1번째 층의 캐리어 박리까지의 공정에서의 배선판 단면의 모식도이다.
도 4의 J~K는, 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예와 관련되는, 플래시 에칭부터 범프·구리 필러 형성까지의 공정에서의 배선판 단면의 모식도이다.
Figs. 1A to 1C are schematic views of a wiring board section in a process up to circuit plating and resist removal, which are related to a specific example of a method for producing a printed wiring board using the copper foil with a carrier according to the present invention.
2D to F are schematic views of a wiring board section in a process from the lamination of the resin and the copper foil with the second layer of carrier to laser drilling, which is related to a specific example of the method for producing a printed wiring board using the copper foil with a carrier of the present invention .
3G to 3I are schematic views of a wiring board section in a process from a via fill formation to a first layer carrier peeling, which is related to a concrete example of a method for producing a printed wiring board using the copper foil with a carrier according to the present invention.
4A to 4K are schematic views of a wiring board section in a process from flash etching to bump-copper filler formation, which is related to a specific example of a method for producing a printed wiring board using the copper foil with a carrier according to the present invention.

<표면 처리 동박>≪ Surface treated copper foil &

본 발명의 표면 처리 동박은, 동박과, 동박의 한 면 또는 양쪽 면에 표면 처리층을 가진다. 본 발명의 표면 처리 동박을 절연 기판에 첩합(貼合)한 후, 표면 처리 동박을 목적으로 하는 도체 패턴으로 에칭하고, 최종적으로 프린트 배선판을 제조할 수 있다. 본 발명의 표면 처리 동박은, 고주파 회로 기판용 표면 처리 동박으로 이용해도 좋다. 여기서, 고주파 회로 기판이란, 상기 회로 기판의 회로를 이용하여 전송되는 신호의 주파수가 1GHz 이상인 회로 기판을 말한다. 또한, 바람직하게는 상기 신호의 주파수가 3GHz 이상, 보다 바람직하게는 5GHz 이상, 보다 바람직하게는 8GHz 이상, 보다 바람직하게는 10GHz 이상, 보다 바람직하게는 15GHz 이상, 보다 바람직하게는 18GHz 이상, 보다 바람직하게는 20GHz 이상, 보다 바람직하게는 30GHz 이상, 보다 바람직하게는 38GHz 이상, 보다 바람직하게는 40GHz 이상이다.The surface-treated copper foil of the present invention has a copper foil and a surface treatment layer on one or both surfaces of the copper foil. After the surface-treated copper foil of the present invention is bonded to an insulating substrate, the surface-treated copper foil is etched with a target conductor pattern to finally produce a printed wiring board. The surface-treated copper foil of the present invention may be used as a surface-treated copper foil for a high-frequency circuit board. Here, the high frequency circuit board refers to a circuit board having a frequency of 1 GHz or higher to be transmitted using a circuit of the circuit board. More preferably, the frequency of the signal is at least 3 GHz, more preferably at least 5 GHz, more preferably at least 8 GHz, more preferably at least 10 GHz, more preferably at least 15 GHz, even more preferably at least 18 GHz Is preferably 20 GHz or more, more preferably 30 GHz or more, more preferably 38 GHz or more, and even more preferably 40 GHz or more.

<동박><Copper>

본 발명에 이용할 수 있는 동박의 형태에는 특별히 제한은 없고, 전형적으로는 본 발명에서 사용하는 동박은, 전해 동박 혹은 압연 동박 어느 것이어도 좋다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조되고, 압연 동박은 압연 롤에 의한 소성가공과 열처리를 반복하여 제조된다. 굴곡성이 요구되는 용도에는 압연 동박을 적용하는 경우가 많다.The shape of the copper foil usable in the present invention is not particularly limited. Typically, the copper foil used in the present invention may be an electrolytic copper foil or a rolled copper foil. Generally, the electrolytic copper foil is produced by electrolytically depositing copper from a copper sulfate plating bath onto a drum of titanium or stainless steel, and the rolled copper foil is manufactured by repeating plastic working and heat treatment by a rolling roll. Rolled copper foil is often applied to applications requiring flexibility.

동박 재료로서는 프린트 배선판의 도체 패턴으로 통상 사용되는 터프 피치동(JIS H3100 합금 번호 C1100)이나 무산소동(JIS H3100 합금 번호 C1020 또는 JIS H3510 합금 번호 C1011)이나 인탈산동(JIS H3100 합금 번호 C1201, C1220 또는 C1221)이나 전기 구리라고 하는 고순도의 구리 외에, 예를 들면 Sn 함유 구리, Ag 함유 구리, Cr, Fe, P, Ti, Sn, Zn, Mn, Mo, Co, Ni, Si, Zr, 및/또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 콜슨계 구리 합금과 같은 구리 합금도 사용 가능하다. 또한, 공지의 조성을 가지는 동박 및 구리 합금박도 사용 가능하다. 또한, 본 명세서에서 용어 「동박」을 단독으로 사용했을 때에는 구리 합금박도 포함하는 것으로 한다.(JIS H3100 alloy No. C1100) or oxygen free copper (JIS H3100 alloy No. C1020 or JIS H3510 alloy No. C1011) or tantalum copper (JIS H3100 alloy No. C1201, C1220 or JIS H3100 alloy No. C1011) commonly used as a conductor pattern of a printed wiring board Cu, Ag, Cu, Cr, Fe, P, Ti, Sn, Zn, Mn, Mo, Co, Ni, Si, Zr, and / or the like, in addition to high purity copper, A copper alloy to which Mg and the like are added, and a copper alloy such as a Colson type copper alloy to which Ni and Si are added can also be used. A copper foil and a copper alloy foil having a known composition can also be used. In the present specification, when the term "copper foil" is used alone, it also includes a copper alloy foil.

또한, 동박의 판 두께는 특별히 한정할 필요는 없지만, 예를 들면 1~1000㎛, 혹은 1~500㎛, 혹은 1~300㎛, 혹은 3~100㎛, 혹은 5~70㎛, 혹은 6~35㎛, 혹은 9~18㎛이다.The thickness of the copper foil is not particularly limited, but may be 1 to 1000 占 퐉, 1 to 500 占 퐉, 1 to 300 占 퐉, 3 to 100 占 퐉, 5 to 70 占 퐉, or 6 to 35 占 퐉, Mu m, or 9 to 18 mu m.

또한, 본 발명은 다른 측면에 있어서, 캐리어의 한쪽 면, 또는 양쪽 면에, 중간층, 극박 구리층을 이 순서대로 가지는 캐리어 부착 동박으로서, 극박 구리층이 본 발명의 표면 처리 동박이다. 본 발명에서 캐리어 부착 동박을 사용하는 경우, 극박 구리층 표면에 이하의 조화 처리층 등의 표면 처리층을 마련한다. 또한, 캐리어 부착 동박의 다른 실시형태에 대해서는 후술한다.In another aspect of the present invention, there is provided a carrier-coated copper foil having an intermediate layer and an ultra-thin copper layer in this order on one side or both sides of a carrier, wherein the ultra-thin copper layer is the surface-treated copper foil of the present invention. When the copper foil with a carrier is used in the present invention, a surface treatment layer such as the following roughening treatment layer is provided on the surface of the ultra-thin copper layer. Other embodiments of the copper foil with a carrier will be described later.

<표면 처리층><Surface Treatment Layer>

표면 처리층은 1차 입자층을 가지거나, 또는 1차 입자층과 2차 입자층을 동박측으로부터 이 순서대로 가진다. 1차 입자층 및 2차 입자층은, 전기 도금층에 의해 형성한다. 이 2차 입자의 특징은, 상기 1차 입자 위에 성장한 1 또는 복수개의 입자이다. 또는 2차 입자층은 상기 1차 입자 위에 성장한 정상 도금이다. 2차 입자는 수지상의 형상을 가져도 좋다. 즉, 본 명세서에서 용어 「2차 입자층」을 이용한 경우에는, 피복 도금 등의 정상 도금층도 포함되는 것으로 한다. 또한, 2차 입자층은 조화 입자에 의해 형성되는 층을 1층 이상 가지는 층이어도 좋고, 정상 도금층을 1층 이상 가지는 층이어도 좋으며, 조화 입자에 의해 형성되는 층과 정상 도금층을 각각 1층 이상 가지는 층이어도 좋다. 또한, 표면 처리층은 1차 입자층이나 2차 입자층 이외의 하나 또는 복수의 다른 층을 가져도 좋다.The surface treatment layer has a primary particle layer or a primary particle layer and a secondary particle layer in this order from the copper foil side. The primary particle layer and the secondary particle layer are formed by an electroplating layer. The characteristics of the secondary particles are one or a plurality of particles grown on the primary particles. Or the secondary particle layer is the normal plating grown on the primary particle. The secondary particles may have a dendritic shape. That is, when the term "secondary particle layer" is used in the present specification, a normal plating layer such as coating plating is also included. The secondary particle layer may be a layer having one or more layers formed by coarsely grained particles or a layer having one or more normal plating layers and may be a layer formed by coarsely grained particles and a layer having one or more normal plating layers . The surface treatment layer may have one or a plurality of different layers other than the primary particle layer or the secondary particle layer.

또한, 1차 입자층이란, 동박 위에 직접 형성되어 있는 조화 입자와, 상기 조화 입자 위에 중첩되어 있는 조화 입자로서, 동박 위에 직접 형성되어 있는 조화 입자와 조성이 같거나, 동박 위에 직접 형성되어 있는 조화 입자가 함유하는 원소와 동일한 원소를 가지는 조화 입자를 포함하는 층으로 한다. 2차 입자층이란, 1차 입자층에 포함되는 조화 입자 위에 형성되어 있는 조화 입자로서, 1차 입자층을 형성하는 조화 입자와는 조성이 다르거나, 또는 1차 입자층을 형성하는 조화 입자가 포함하지 않는 원소를 포함하는 조화 입자를 포함하는 층으로 한다.The primary particle layer is a layer in which the coarse particles directly formed on the copper foil and the coarse particles superimposed on the coarse particles have the same composition as the coarse particles directly formed on the copper foil or the coarse particles directly formed on the copper foil Is a layer containing harmonic grains having the same elements as the elements contained in the grains. The secondary particle layer is a coarse particle formed on the coarse particle contained in the primary particle layer and has a composition different from that of the coarse particle forming the primary particle layer or an element containing no coarse particles forming the primary particle layer As a layer containing harmonic particles.

또한, 상술한 1차 입자 및/또는 2차 입자를 구성하는 원소의 유무, 및/또는 상기 원소의 농도 혹은 부착량을 측정할 수가 없는 경우에는, 1차 입자 및 2차 입자는, 예를 들면 주사형 전자현미경 사진으로 관찰했을 때에 겹쳐 보이는 입자로서, 동박측(아래쪽)에 존재하는 입자 및 겹쳐있지 않은 입자를 1차 입자로 하고, 겹쳐 보이는 입자로서 다른 입자 위에 존재하는 입자를 2차 입자로 판정할 수 있다.When the presence or absence of the elements constituting the primary particles and / or the secondary particles and / or the concentration or the amount of the elements can not be measured, the primary particles and the secondary particles are, for example, Particles that are superimposed when observed with a slit-type electron microscope photograph, in which particles existing on the copper foil side (lower side) and non-overlapping particles are used as primary particles and particles existing on other particles as superimposed particles are determined as secondary particles can do.

본 발명의 표면 처리 동박은, 일 측면에 있어서, 표면 처리층은 Zn을 포함하고, 표면 처리층에서의 Zn의 부착량이 150㎍/d㎡ 이상이다. Zn의 부착량이 150㎍/d㎡ 미만이면 고주파 회로 기판용의 표면 처리 동박으로서 이용했을 때에 내열성이 불량하게 될 우려가 있다. 상기 Zn의 부착량은, 바람직하게는 155㎍/d㎡ 이상, 바람직하게는 165㎍/d㎡ 이상, 바람직하게는 180㎍/d㎡ 이상, 바람직하게는 200㎍/d㎡ 이상, 바람직하게는 250㎍/d㎡ 이상, 바람직하게는 270㎍/d㎡ 이상, 바람직하게는 280㎍/d㎡ 이상, 더욱 바람직하게는 290㎍/d㎡ 이상이다. 상기 Zn 부착량의 상한은 특별히 정할 필요는 없지만, 전형적으로는 예를 들면 50000㎍/d㎡ 이하, 예를 들면 30000㎍/d㎡ 이하, 예를 들면 10000㎍/d㎡ 이하, 예를 들면 5000㎍/d㎡ 이하, 예를 들면 3000㎍/d㎡ 이하, 예를 들면 2000㎍/d㎡ 이하, 예를 들면 1000㎍/d㎡ 이하이다.In one aspect of the surface-treated copper foil of the present invention, the surface treatment layer contains Zn and the adhesion amount of Zn in the surface treatment layer is 150 占 퐂 / dm2 or more. When the adhesion amount of Zn is less than 150 占 퐂 / dm2, heat resistance may be poor when used as a surface treated copper foil for a high frequency circuit board. The deposition amount of Zn is preferably 155 占 퐂 / dm2 or more, preferably 165 占 퐂 / dm2 or more, preferably 180 占 퐂 / dm2 or more, preferably 200 占 퐂 / dm2 or more, preferably 250 Dm2 or more, preferably 270 占 퐂 / dm2 or more, preferably 280 占 퐂 / dm2 or more, more preferably 290 占 퐂 / dm2 or more. The upper limit of the Zn deposition amount is not particularly limited but is typically 50000 占 퐂 / dm2 or less, for example, 30000 占 퐂 / dm2 or less, for example, 10,000 占 퐂 / dm 2 or less, for example, 3000 μg / dm 2 or less, for example, 2000 μg / dm 2 or less, for example, 1000 μg / dm 2 or less.

또한, 본 발명에 있어서, 표면 처리층에서의 Zn, Ni, Co, Mo 등의 원소의 부착량을 규정하고 있지만, 이것들은 표면 처리층이 동박의 양쪽 면에 존재하는 경우에는, 한쪽 면의 표면 처리층에서의 규정이고, 양쪽 면에 형성된 표면 처리층에 함유되는 원소(예를 들면, Zn 등)의 합계값은 아니다.In the present invention, the adhesion amounts of elements such as Zn, Ni, Co, and Mo in the surface treatment layer are specified. However, in the case where the surface treatment layer is present on both surfaces of the copper foil, Layer, and is not the total value of the elements (for example, Zn and the like) contained in the surface treatment layer formed on both sides.

본 발명의 표면 처리 동박은, 다른 일 측면에 있어서, 표면 처리층은 Zn 및 Mo를 포함하고, 표면 처리층에서의 Zn 및 Mo의 합계 부착량이 200㎍/d㎡ 이상이다. Zn 및 Mo의 합계 부착량이 200㎍/d㎡ 미만이면 고주파 회로 기판용 표면 처리 동박으로 이용했을 때에 내열성이 불량이 될 우려가 있다. 상기 Zn 및 Mo의 합계 부착량은, 바람직하게는 250㎍/d㎡ 이상, 보다 바람직하게는 300㎍/d㎡ 이상, 보다 바람직하게는 340㎍/d㎡ 이상, 보다 바람직하게는 360㎍/d㎡ 이상, 보다 바람직하게는 400㎍/d㎡ 이상, 보다 바람직하게는 420㎍/d㎡ 이상, 보다 바람직하게는 450㎍/d㎡ 이상, 보다 바람직하게는 460㎍/d㎡ 이상, 보다 바람직하게는 500㎍/d㎡ 이상이다. 상기 Zn 및 Mo의 합계 부착량의 상한은 특별히 정할 필요는 없지만, 전형적으로는 예를 들면 100000㎍/d㎡ 이하, 예를 들면 50000㎍/d㎡ 이하, 예를 들면 30000㎍/d㎡ 이하, 예를 들면 10000㎍/d㎡ 이하, 예를 들면 8000㎍/d㎡ 이하, 예를 들면 5000㎍/d㎡ 이하, 예를 들면 3000㎍/d㎡ 이하, 예를 들면 1000㎍/d㎡ 이하이다.In another aspect of the surface-treated copper foil of the present invention, the surface treatment layer contains Zn and Mo, and the total deposition amount of Zn and Mo in the surface treatment layer is 200 占 퐂 / dm2 or more. If the total deposition amount of Zn and Mo is less than 200 / / dm 2, there is a fear that heat resistance is poor when used as a surface-treated copper foil for a high frequency circuit board. The total deposition amount of Zn and Mo is preferably 250 占 퐂 / dm2 or more, more preferably 300 占 퐂 / dm2 or more, more preferably 340 占 퐂 / dm2 or more, still more preferably 360 占 퐂 / dm2 More preferably not less than 400 μg / dm 2, more preferably not less than 420 μg / dm 2, more preferably not less than 450 μg / dm 2, more preferably not less than 460 μg / dm 2, 500 μg / dm 2 or more. The upper limit of the total deposition amount of Zn and Mo is not particularly limited but is typically 100000 ㎍ / dm 2 or less, for example, 50000 / / dm 2 or less, for example, 30000 / / dm 2 or less, For example, not more than 10,000 μg / dm 2, for example not more than 8,000 μg / dm 2, such as not more than 5,000 μg / dm 2, for example not more than 3,000 μg / dm 2, for example not more than 1000 μg /

본 발명의 표면 처리 동박의 표면 처리층은 Co를 포함하지 않거나, 또는 표면 처리층이 Co를 포함하는 경우에는, 표면 처리층에서의 Co의 부착량은 3000㎍/d㎡ 이하이다. 상기 Co의 부착량이 3000㎍/d㎡를 넘으면, 고주파 전송 특성이 악화되는 문제가 생길 우려가 있다. 상기 Co의 부착량은, 보다 바람직하게는 2900㎍/d㎡ 이하, 보다 바람직하게는 2800㎍/d㎡ 이하, 보다 바람직하게는 2790㎍/d㎡ 이하, 보다 바람직하게는 2700㎍/d㎡ 이하, 보다 바람직하게는 2500㎍/d㎡ 이하, 더욱 바람직하게는 1500㎍/d㎡ 이하, 더욱 바람직하게는 1000㎍/d㎡ 이하이다. 또한, 표면 처리층이 Co를 포함하는 경우의, 표면 처리층에서의 Co의 부착량의 하한은 특별히 한정할 필요는 없지만, 전형적으로는 예를 들면 Co의 부착량은 0㎍/d㎡보다 큰, 예를 들면 0.10㎍/d㎡ 이상, 예를 들면 1㎍/d㎡ 이상, 예를 들면 2㎍/d㎡ 이상, 예를 들면 3㎍/d㎡ 이상, 예를 들면 4㎍/d㎡ 이상, 예를 들면 5㎍/d㎡ 이상, 예를 들면 10㎍/d㎡ 이상, 예를 들면 15㎍/d㎡ 이상, 예를 들면 20㎍/d㎡ 이상이다. 또한, 표면 처리층이 Co를 포함하는 경우, Co를 포함하지 않는 경우와 비교해서 표면 처리 동박의 내후성이 향상한다는 효과를 나타내는 경우가 있다.When the surface treatment layer of the surface-treated copper foil of the present invention does not contain Co, or when the surface treatment layer contains Co, the adhesion amount of Co in the surface treatment layer is 3000 占 퐂 / dm2 or less. If the Co amount exceeds 3,000 g / dm 2, the high-frequency transmission characteristics may deteriorate. The coating amount of Co is more preferably 2900 占 퐂 / dm2 or less, more preferably 2800 占 퐂 / dm2 or less, further preferably 2790 占 퐂 / dm2 or less, more preferably 2700 占 퐂 / dm2 or less, More preferably 2500 占 퐂 / dm2 or less, still more preferably 1,500 占 퐂 / dm2 or less, still more preferably 1000 占 퐂 / dm2 or less. In the case where the surface treatment layer contains Co, the lower limit of the amount of Co deposited on the surface treatment layer is not particularly limited. Typically, however, the amount of adhesion of Co is larger than 0 占 퐂 / For example, at least 0.1 g / dm2, such as at least 1 g / dm2, such as at least 2 g / dm2, such as at least 3 g / dm2, such as at least 4 g / For example, 10 μg / dm 2 or more, for example, 15 μg / dm 2 or more, for example, 20 μg / dm 2 or more. When the surface treatment layer contains Co, the effect of improving the weather resistance of the surface-treated copper foil may be exhibited as compared with the case of not including Co.

본 발명의 표면 처리 동박의 표면 처리층은 Ni을 포함하지 않거나, 또는 표면 처리층이 Ni을 포함하는 경우에는, 표면 처리층에서의 Ni 부착량은 800㎍/d㎡ 이하이다. 상기 Ni 부착량이 800㎍/d㎡를 넘으면, 고주파 전송 특성이 악화되는 문제가 발생할 우려가 있다. 상기 Ni의 부착량은, 보다 바람직하게는 750㎍/d㎡ 이하, 더욱 바람직하게는 600㎍/d㎡ 이하, 더욱 바람직하게는 400㎍/d㎡ 이하, 더욱 바람직하게는 250㎛/d㎡ 이하이다. 또한, 표면 처리층이 Ni을 포함하는 경우의, 표면 처리층에서의 Ni 부착량의 하한은 특별히 한정할 필요는 없지만, 전형적으로는, 예를 들면 Ni의 부착량은 0㎍/d㎡보다 큰, 예를 들면 0.10㎍/d㎡ 이상, 예를 들면 1㎍/d㎡ 이상, 예를 들면 2㎍/d㎡ 이상, 예를 들면 3㎍/d㎡ 이상, 예를 들면 4㎍/d㎡ 이상, 예를 들면 5㎍/d㎡ 이상, 예를 들면 10㎍/d㎡ 이상, 예를 들면 15㎍/d㎡ 이상, 예를 들면 20㎍/d㎡ 이상이다. 또한, 표면 처리층이 Ni을 포함하는 경우, Ni을 포함하지 않는 경우와 비교해서 표면 처리 동박의 내약품성이 향상하는 효과를 나타내는 경우가 있다.When the surface treatment layer of the surface-treated copper foil of the present invention does not contain Ni, or when the surface treatment layer contains Ni, the Ni adhesion amount in the surface treatment layer is 800 占 퐂 / dm2 or less. If the amount of Ni adhered exceeds 800 占 퐂 / dm2, the high-frequency transmission characteristic may deteriorate. The adhesion amount of Ni is more preferably not more than 750 μg / dm 2, still more preferably not more than 600 μg / dm 2, still more preferably not more than 400 μg / dm 2, still more preferably not more than 250 μ m 2 . In the case where the surface treatment layer contains Ni, the lower limit of the Ni deposition amount in the surface treatment layer is not particularly limited, but typically, for example, the adhesion amount of Ni is greater than 0 / / For example, at least 0.1 g / dm2, such as at least 1 g / dm2, such as at least 2 g / dm2, such as at least 3 g / dm2, such as at least 4 g / For example, 10 μg / dm 2 or more, for example, 15 μg / dm 2 or more, for example, 20 μg / dm 2 or more. When the surface treatment layer contains Ni, the chemical resistance of the surface-treated copper foil may be improved as compared with the case where the surface treatment layer contains no Ni.

본 발명의 표면 처리 동박은, 표면 처리층은 추가로 Co 및 Ni을 포함하고, 표면 처리층에서의 Co 및 Ni의 합계 부착량이 3500㎍/d㎡ 이하인 것이 바람직하다. 상기 Co 및 Ni의 합계 부착량이 3500㎍/d㎡를 넘으면, 고주파 전송 특성이 악화되는 문제가 발생할 우려가 있다. 상기 Co 및 Ni의 합계 부착량은, 보다 바람직하게는 3100㎍/d㎡ 이하, 더욱 바람직하게는 1900㎍/d㎡ 이하, 더욱 바람직하게는 1400㎍/d㎡ 이하이다. 또한, 표면 처리층이 Co 및 Ni을 포함하는 경우의, 표면 처리층에서의 Co 및 Ni의 합계 부착량의 하한은 특별히 한정할 필요는 없지만, 전형적으로는, 예를 들면 Co 및 Ni의 합계 부착량은 0㎍/d㎡보다 큰, 예를 들면 0.10㎍/d㎡ 이상, 예를 들면 1㎍/d㎡ 이상, 예를 들면 2㎍/d㎡ 이상, 예를 들면 3㎍/d㎡ 이상, 예를 들면 4㎍/d㎡ 이상, 예를 들면 5㎍/d㎡ 이상, 예를 들면 10㎍/d㎡ 이상, 예를 들면 15㎍/d㎡ 이상, 예를 들면 20㎍/d㎡ 이상, 예를 들면 30㎍/d㎡ 이상, 예를 들면 40㎍/d㎡ 이상, 예를 들면 50㎍/d㎡ 이상, 예를 들면 60㎍/d㎡ 이상, 예를 들면 70㎍/d㎡ 이상이다. 또한, 표면 처리층이 Co 및 Ni을 포함하는 경우, Co 및 Ni을 포함하지 않는 경우와 비교해서 표면 처리 동박의 내약품성 및 내후성이 향상한다는 효과를 나타내는 경우가 있다.In the surface-treated copper foil of the present invention, it is preferable that the surface treatment layer further contains Co and Ni, and the total deposition amount of Co and Ni in the surface treatment layer is 3500 占 퐂 / dm2 or less. If the total amount of Co and Ni exceeds 3500 占 퐂 / dm2, the high-frequency transmission characteristic may be deteriorated. The total deposition amount of Co and Ni is more preferably 3100 占 퐂 / dm2 or less, still more preferably 1900 占 퐂 / dm2 or less, still more preferably 1400 占 퐂 / dm2 or less. The lower limit of the total deposition amount of Co and Ni in the surface treatment layer is not particularly limited when the surface treatment layer contains Co and Ni. For example, not less than 0.1 μg / dm 2, such as not less than 1 μg / dm 2, such as not less than 2 μg / dm 2, such as not less than 3 μg / For example, 5 μg / dm 2 or more, such as 10 μg / dm 2 or more, such as 15 μg / dm 2 or more, for example, 20 μg / For example, at least 30 μg / dm 2, for example at least 40 μg / dm 2, such as at least 50 μg / dm 2, such as at least 60 μg / dm 2, such as at least 70 μg / dm 2. Further, when the surface treatment layer contains Co and Ni, the chemical resistance and weather resistance of the surface-treated copper foil may be improved as compared with the case of not containing Co and Ni.

또한, 표면 처리층이 함유하는 원소의 부착량은, 표면 처리층을 형성할 때에 사용하는 표면 처리액 안의 상기 원소의 농도를 높게 하거나, 및/또는 표면 처리가 도금인 경우에는, 전류 밀도를 높게 하거나, 및/또는 표면 처리 시간(도금을 할 때의 통전 시간)을 길게 하는 등에 의해서, 많게 할 수 있다. 또한, 표면 처리층이 함유하는 원소의 부착량은, 표면 처리층을 형성할 때에 사용하는 표면 처리액 중의 상기 원소의 농도를 낮게 하거나, 및/또는 표면 처리가 도금인 경우에는, 전류 밀도를 낮게 하거나, 및/또는 표면 처리 시간(도금을 할 때의 통전 시간)을 짧게 하는 등에 의해, 적게 할 수 있다.The deposition amount of the element contained in the surface treatment layer can be adjusted by increasing the concentration of the element in the surface treatment liquid used for forming the surface treatment layer and / or increasing the current density when the surface treatment is plating , And / or by increasing the surface treatment time (electrification time at the time of plating), or the like. The deposition amount of the element contained in the surface treatment layer is preferably set such that the concentration of the element in the surface treatment liquid used when forming the surface treatment layer is lowered and / or when the surface treatment is plating, the current density is lowered , And / or by shortening the surface treatment time (electrification time at the time of plating).

본 발명의 표면 처리 동박은, 표면 처리층 최표면의 10점 평균 조도(Rz)가 1.5㎛ 이하다. 표면 처리층 최표면의 10점 평균 조도(Rz)가 1.5㎛를 넘으면, 고주파 전송 특성이 악화된다는 문제가 생길 우려가 있다. 표면 처리층 최표면의 10점 평균 조도(Rz)는, 보다 바람직하게는 1.3㎛ 이하, 더욱 바람직하게는 1.1㎛ 이하, 더욱 바람직하게는 1.0㎛ 이하, 더욱 바람직하게는 0.9㎛ 이하다. 「표면 처리층 최표면」이란, 표면 처리에 의해 형성된 복수의 층에 의해 표면 처리층이 형성되어 있는 경우에는, 상기 복수의 층의 가장 바깥측(최표면) 층의 표면을 의미한다. 그리고 상기 복수의 층의 가장 바깥측(최표면) 층의 표면에 대해서 10점 평균 조도(Rz)를 측정한다. 표면 처리층 최표면의 10점 평균 조도(Rz)의 하한은 특히 한정할 필요는 없지만, 전형적으로는 예를 들면 0.01㎛ 이상, 예를 들면 0.05㎛ 이상, 예를 들면 0.1㎛ 이상이다.In the surface-treated copper foil of the present invention, the 10-point average roughness (Rz) of the outermost surface treatment layer is 1.5 占 퐉 or less. If the 10-point average roughness (Rz) of the outermost surface layer of the surface treatment layer exceeds 1.5 탆, there is a fear that the high-frequency transmission characteristics may deteriorate. The 10-point average roughness (Rz) of the outermost surface layer of the surface treatment layer is more preferably 1.3 占 퐉 or less, further preferably 1.1 占 퐉 or less, further preferably 1.0 占 퐉 or less, further preferably 0.9 占 퐉 or less. Means a surface of the outermost (outermost) layer of the plurality of layers when the surface treatment layer is formed by a plurality of layers formed by surface treatment. Then, the 10-point average roughness (Rz) is measured on the outermost (outermost) layer surface of the plurality of layers. The lower limit of the 10-point average roughness (Rz) of the outermost surface layer of the surface treatment layer is not particularly limited, but is typically 0.01 탆 or more, for example, 0.05 탆 or more, for example, 0.1 탆 or more.

본 발명의 표면 처리 동박의 표면 처리층은 1차 입자층 또는 2차 입자층 위에,The surface treatment layer of the surface-treated copper foil of the present invention may be formed on the primary particle layer or the secondary particle layer,

(A) Ni와 Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti로 이루어지는 군으로부터 선택된 1종 이상의 원소로 이루어지는 합금층, 및,(A) an alloy layer comprising Ni and at least one element selected from the group consisting of Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As and Ti,

(B) 크로메이트 처리층(B) a chromate treatment layer

중에서 어느 하나, 또는 양쪽 모두를 상기 동박측으로부터 이 순서대로 가져도 좋다.Or both of them may be arranged in this order from the copper foil side.

또한, 본 발명의 표면 처리 동박의 표면 처리층은 1차 입자층 또는 2차 입자층 위에,Further, the surface-treated layer of the surface-treated copper foil of the present invention may be formed on the primary particle layer or the secondary particle layer,

(A) Ni와 Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti로 이루어지는 군으로부터 선택된 1종 이상의 원소로 이루어지는 합금층, 및,(A) an alloy layer comprising Ni and at least one element selected from the group consisting of Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As and Ti,

(B) 크로메이트 처리층(B) a chromate treatment layer

중에서 어느 하나, 또는 양쪽 모두와 실란 커플링 처리층을 동박측으로부터 이 순서대로 가져도 좋다.And the silane coupling treatment layer may be disposed in this order from the copper foil side.

또한, 본 발명의 표면 처리 동박의 표면 처리층은 1차 입자층 또는 2차 입자층 위에, Ni-Zn 합금층 및 크로메이트 처리층 중에서 어느 하나, 또는 양쪽 모두를 동박측으로부터 이 순서대로 가져도 좋다.The surface-treated layer of the surface-treated copper foil of the present invention may have one or both of the Ni-Zn alloy layer and the chromate treatment layer on the primary particle layer or the secondary particle layer in this order from the copper foil side.

또한, 본 발명의 표면 처리 동박의 표면 처리층은 1차 입자층 또는 2차 입자층 위에, Ni-Zn 합금층, 및 크로메이트 처리층 중에서 어느 하나, 또는, 양쪽 모두와 실란 커플링 처리층을 동박측으로부터 이 순서대로 가져도 좋다.Further, the surface-treated layer of the surface-treated copper foil of the present invention may be formed such that one or both of a Ni-Zn alloy layer and a chromate treatment layer and a silane coupling treatment layer are formed on the primary particle layer or the secondary particle layer It may be in this order.

또한, 상술한 Ni-Zn 합금층은 Ni와 Zn을 포함하는 합금의 층을 의미한다. Ni-Zn 합금층은 Ni와 Zn의 합계 농도가 80원자% 이상의 층이어도 좋다. Ni와 Zn의 합계 농도는 XPS 등을 이용한 깊이 방향의 Ni와 Zn의 원자 농도를 분석하여 얻어진 Ni 원자 농도와 Zn 원자 농도를 합해서 측정할 수 있다. Ni-Zn 합금층은 Ni와 Zn만으로 이루어지는 층이어도 좋다.In addition, the Ni-Zn alloy layer described above means a layer of an alloy containing Ni and Zn. The Ni-Zn alloy layer may be a layer in which the total concentration of Ni and Zn is 80 atomic% or more. The total concentration of Ni and Zn can be measured by summing the concentration of Ni atoms and the concentration of Zn atoms obtained by analyzing atomic concentrations of Ni and Zn in the depth direction using XPS or the like. The Ni-Zn alloy layer may be a layer composed only of Ni and Zn.

본 발명의 표면 처리 동박은, 상기 표면 처리 동박과 수지를 준비해서, 표면 처리 동박을 표면 처리층측으로부터 상기 수지와 적층하고, 상기 표면 처리 동박을 에칭하여 10mm 폭의 회로를 작성한 후에, 상기 수지로부터 상기 회로를 90° 방향으로 박리할 때의 박리 강도 0.5kg/cm 이상, 나아가서는 박리 강도 0.7kg/cm 이상을 달성할 수 있다.The surface-treated copper foil of the present invention is obtained by preparing the surface-treated copper foil and a resin, laminating the surface-treated copper foil with the resin from the surface treatment layer side, etching the surface-treated copper foil to prepare a circuit having a width of 10 mm, A peel strength of 0.5 kg / cm or more when the circuit is peeled in the 90 占 direction, and a peel strength of 0.7 kg / cm or more can be achieved.

또한, 본 발명의 표면 처리 동박은, 상기 표면 처리 동박과 수지를 준비하여, 표면 처리 동박을 표면 처리층측으로부터 상기 수지와 적층하고, 상기 표면 처리 동박을 에칭하여 10mm 폭의 회로를 작성하며, 상기 회로를 대기하에서 180℃에서 10일간 가열한 후에, 상기 수지로부터 상기 회로를 90° 방향으로 박리할 때의 박리 강도 0.4kg/cm 이상, 나아가서는 박리 강도 0.5kg/cm 이상을 달성할 수 있다.In the surface-treated copper foil of the present invention, the surface-treated copper foil and the resin are prepared, the surface-treated copper foil is laminated with the resin from the surface treatment layer side, the surface-treated copper foil is etched to prepare a circuit having a width of 10 mm, It is possible to achieve a peel strength of not less than 0.4 kg / cm and a peel strength of not less than 0.5 kg / cm when the circuit is peeled from the resin in the 90 占 direction after heating the circuit at 180 占 폚 under atmospheric pressure for 10 days.

또한, 상술한 수지 및 상기 적층 조건은 이하의 (1)~(3) 중 어느 1개 또는 2개 또는 3개이다. 즉, 이하의 (1)~(3)의 조건 중 어느 하나에 근거하여 얻어진 박리 강도가 상기 범위 내인 것이 바람직하다.The above-mentioned resin and the above-described lamination conditions are any one, two, or three of the following (1) to (3). That is, the peel strength obtained based on any one of the following conditions (1) to (3) is preferably within the above range.

(1) 수지:히드록시 안식향산과 히드록시 나프토산의 공중합체인 액정 폴리머 수지, 두께 50㎛(1) Resin: liquid crystal polymer resin which is a copolymer of hydroxybenzoic acid and hydroxynaphthoic acid, thickness 50 m

   적층 조건:압력 3.5MPa, 가열 온도 300℃, 가열 시간 10분간Lamination conditions: pressure 3.5 MPa, heating temperature 300 DEG C, heating time 10 minutes

(2) 수지:저유전 폴리이미드 수지, 두께 50㎛(2) Resin: low dielectric polyimide resin, thickness 50 m

   적층 조건:압력 4MPa, 가열 온도 300℃, 가열 시간 10분간Lamination conditions: pressure 4 MPa, heating temperature 300 DEG C, heating time 10 minutes

(3) 수지:폴리테트라플루오르에틸렌, 두께 50㎛(3) Resin: polytetrafluoroethylene, thickness 50 탆

<전송 손실><Transmission Loss>

전송 손실이 작은 경우, 고주파로 신호를 전송할 때, 신호의 감쇠가 억제되기 때문에, 고주파로 신호를 전송하는 회로에서 안정된 신호의 전송이 가능하다. 그 때문에, 전송 손실의 값이 작은 것이 고주파로 신호를 전송하는 회로 용도에 이용하는 것에 적합하기 때문에 바람직하다. 표면 처리 동박을 시판하는 액정 폴리머 수지(주식회사 쿠라레제 Vecstar CTZ-두께 50㎛, 히드록시 안식향산(에스테르)과 히드록시 나프토산(에스테르)의 공중합체인 수지)와 첩합한 후, 에칭으로 특성 임피던스가 50Ω가 되도록 마이크로 스트립 선로를 형성하여 HP사제의 네트워크 분석기 HP8720C를 이용해서 투과 계수를 측정하고, 주파수 20GHz 및 주파수 40GHz에서의 전송 손실을 구한 경우, 주파수 20GHz에서의 전송 손실이 5.0dB/10cm 미만이 바람직하고, 4.1dB/10cm 미만이 보다 바람직하며, 3.7dB/10cm 미만이 더욱 바람직하다.When the transmission loss is small, attenuation of the signal is suppressed when a signal is transmitted at a high frequency, so that it is possible to transmit a stable signal in a circuit that transmits a signal at a high frequency. Therefore, a small value of the transmission loss is preferable because it is suitable for use in a circuit application for transmitting a high-frequency signal. The surface-treated copper foil was laminated with a commercially available liquid crystal polymer resin (Vecstar CTZ manufactured by Kuraray Co., Ltd., thickness: 50 탆, resin as a copolymer of hydroxybenzoic acid (ester) and hydroxynaphthoic acid (ester)), , And the transmission loss is measured at a frequency of 20 GHz and a frequency of 40 GHz by using a network analyzer HP8720C manufactured by HP and the transmission loss at a frequency of 20 GHz is preferably less than 5.0 dB / More preferably less than 4.1 dB / 10 cm, and even more preferably less than 3.7 dB / 10 cm.

<캐리어 부착 동박><Copper with Carrier>

본 발명의 다른 실시형태인 캐리어 부착 동박은, 캐리어의 한쪽 면, 또는 양쪽 면에 중간층, 극박 구리층을 이 순서대로 가진다. 그리고 상기 극박 구리층이 상술한 본 발명의 하나의 실시형태인 표면 처리 동박이다.The carrier-adhered copper foil according to another embodiment of the present invention has an intermediate layer and an ultra-thin copper layer in this order on one side or both sides of the carrier. And the extremely thin copper layer is one of the above-described embodiments of the present invention.

<캐리어><Carrier>

본 발명에 이용할 수 있는 캐리어는 전형적으로는 금속박 또는 수지 필름으로서, 예를 들면 동박, 구리 합금박, 니켈박, 니켈 합금박, 철박, 철합금박, 스테인리스박, 알루미늄박, 알루미늄 합금박, 절연 수지 필름, 폴리이미드 필름, LCP(액정 폴리머) 필름, 불소 수지 필름, 폴리에틸렌 테레프탈레이트(PET) 필름, 폴리프로필렌(PP) 필름, 폴리아미드 필름, 폴리 아미드 이미드 필름의 형태로 제공된다.The carrier usable in the present invention is typically a metal foil or a resin film such as a copper foil, a copper alloy foil, a nickel foil, a nickel alloy foil, a foil, an iron alloy foil, a stainless steel foil, an aluminum foil, And is provided in the form of a resin film, a polyimide film, an LCP (liquid crystal polymer) film, a fluororesin film, a polyethylene terephthalate (PET) film, a polypropylene (PP) film, a polyamide film and a polyamide imide film.

본 발명에 이용할 수 있는 캐리어는 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출해서 제조되고, 압연 동박은 압연 롤에 의한 소성가공과 열처리를 반복하여 제조된다. 동박의 재료로서는 터프 피치동(JIS H3100 합금 번호 C1100)이나 무산소동(JIS H3100 합금 번호 C1020 또는 JIS H3510 합금 번호 C1011)이나 인탈산 구리나 전기 구리라고 하는 고순도의 구리 외에, 예를 들면 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 콜슨계 구리 합금과 같은 구리 합금도 사용 가능하다. 또한, 공지의 구리 합금도 사용 가능하다. 또한, 본 명세서에서 용어 「동박」을 단독으로 이용했을 때에는 구리 합금박도 포함하는 것으로 한다.The carriers usable in the present invention are typically provided in the form of rolled copper foil or electrolytic copper foil. Generally, the electrolytic copper foil is produced by electrolytically precipitating copper from a copper sulfate plating bath onto a drum of titanium or stainless steel, and the rolled copper foil is manufactured by repeating plastic working and heat treatment by a rolling roll. Examples of the material of the copper foil include tough pitch copper (JIS H3100 alloy number C1100), oxygen free copper (JIS H3100 alloy number C1020 or JIS H3510 alloy number C1011), high purity copper such as phosphorus pentoxide and electric copper, , Ag-containing copper, a copper alloy containing Cr, Zr or Mg added thereto, or a copper alloy such as a Colson-type copper alloy containing Ni and Si added. A known copper alloy can also be used. In the present specification, when the term &quot; copper foil &quot; is used singly, copper alloy foil is also included.

본 발명에 이용할 수 있는 캐리어의 두께에 대해서도 특별히 제한은 없지만, 캐리어로서의 역할을 한 후에, 적합한 두께로 적당히 조절하면 좋고, 예를 들면 5㎛ 이상으로 할 수 있다. 단, 너무 두꺼우면 생산 비용이 높아지기 때문에 일반적으로는 35㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 8~70㎛이고, 보다 전형적으로는 12~70㎛이며, 보다 전형적으로는 18~35㎛이다. 또한, 원료 비용을 저감하는 관점에서는 캐리어의 두께가 작은 것이 바람직하다. 그 때문에, 캐리어의 두께는, 전형적으로는 5㎛ 이상 35㎛ 이하이고, 바람직하게는 5㎛ 이상 18㎛ 이하이며, 바람직하게는 5㎛ 이상 12㎛ 이하이고, 바람직하게는 5㎛ 이상 11㎛ 이하이며, 바람직하게는 5㎛ 이상 10㎛ 이하이다. 또한, 캐리어의 두께가 작은 경우에는, 캐리어의 통박 시에 접힌 주름이 발생하기 쉽다. 접힌 주름의 발생을 방지하기 위해서, 예를 들면 캐리어 부착 동박 제조 장치의 반송 롤을 평활하게 하거나, 반송 롤과 그 다음 반송 롤의 거리를 짧게 하는 것이 유효하다. 또한, 프린트 배선판의 제조 방법의 하나인 매립 공법(임베디드법(Enbedded Process))에 캐리어 부착 동박이 이용되는 경우에는, 캐리어의 강성이 높을 필요가 있다. 그래서, 매립 공법에 이용하는 경우, 캐리어의 두께는 18㎛ 이상 300㎛ 이하인 것이 바람직하고, 25㎛ 이상 150㎛ 이하인 것이 바람직하며, 35㎛ 이상 100㎛ 이하인 것이 바람직하고, 35㎛ 이상 70㎛ 이하인 것이 더욱 바람직하다.The thickness of the carrier which can be used in the present invention is not particularly limited, but it may be suitably adjusted to a suitable thickness after acting as a carrier, for example, 5 mu m or more. However, if it is too thick, the production cost becomes high, and therefore, it is generally preferable to be 35 mu m or less. Thus, the thickness of the carrier is typically from 8 to 70 占 퐉, more typically from 12 to 70 占 퐉, and more typically from 18 to 35 占 퐉. From the viewpoint of reducing the raw material cost, it is preferable that the thickness of the carrier is small. Therefore, the thickness of the carrier is typically from 5 to 35 μm, preferably from 5 to 18 μm, preferably from 5 to 12 μm, preferably from 5 to 11 μm And preferably not less than 5 占 퐉 and not more than 10 占 퐉. Further, when the thickness of the carrier is small, folded wrinkles are liable to occur at the time of passing through the carrier. It is effective to smooth the conveying roll of the copper foil manufacturing apparatus with a carrier or shorten the distance between the conveying roll and the next conveying roll in order to prevent the occurrence of folds. Further, in the case where a copper foil with a carrier is used in the embedding method (the embedded method), which is one of the methods for producing a printed wiring board, the rigidity of the carrier is required to be high. Therefore, when used in the landfill method, the carrier preferably has a thickness of 18 to 300 탆, preferably 25 to 150 탆, more preferably 35 to 100 탆, more preferably 35 to 70 탆 desirable.

또한, 캐리어의 극박 구리층을 마련하는 측의 표면과는 반대측 표면에 1차 입자층 및 2차 입자층을 마련해도 좋다. 캐리어의 극박 구리층을 마련하는 측의 표면과는 반대측 표면에 1차 입자층 및 2차 입자층을 마련하는 것은, 캐리어를 상기 1차 입자층 및 2차 입자층을 가지는 표면측으로부터 수지 기판 등의 지지체에 적층할 때, 캐리어와 수지 기판이 잘 박리되지 않는다는 이점을 가진다.The primary particle layer and the secondary particle layer may be provided on the surface of the carrier opposite to the surface on which the ultra-thin copper layer is provided. The provision of the primary particle layer and the secondary particle layer on the surface opposite to the surface of the carrier on which the ultra-thin copper layer is provided is to deposit the carrier on a support such as a resin substrate from the surface side having the primary particle layer and the secondary particle layer The carrier and the resin substrate are not easily peeled off.

이하, 캐리어로서 전해 동박을 사용하는 경우의 제조 조건의 일례를 나타낸다.Hereinafter, an example of the production conditions when an electrolytic copper foil is used as a carrier is shown.

<전해액 조성><Electrolyte Composition>

구리:90~110g/LCopper: 90 ~ 110g / L

황산:90~110g/LSulfuric acid: 90 to 110 g / L

염소:50~100ppmChlorine: 50 to 100 ppm

레벨링제 1(비스(3 술포프로필)디설파이드):10~30ppmLeveling agent 1 (bis (3-sulfopropyl) disulfide): 10 to 30 ppm

레벨링제 2(아민 화합물):10~30ppmLeveling agent 2 (amine compound): 10 to 30 ppm

상기 아민 화합물에는 이하의 화학식의 아민 화합물을 이용할 수 있다.The amine compound may be an amine compound of the following formula.

또한, 본 발명에 이용되는 전해, 표면 처리 또는 도금 등에 이용되는 처리액의 잔부는 특별히 명기하지 않는 한 물이다.The balance of the treatment liquid used for electrolytic, surface treatment or plating used in the present invention is water unless otherwise specified.

[화학식 1][Chemical Formula 1]

Figure pat00001
Figure pat00001

(상기 화학식 중, R1 및 R2는 히드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1군으로부터 선택되는 것이다.)Wherein R 1 and R 2 are selected from the group consisting of a hydroxyalkyl group, an ether group, an aryl group, an aromatic substituted alkyl group, an unsaturated hydrocarbon group and an alkyl group.

<제조 조건><Manufacturing Conditions>

전류 밀도:70~100A/d㎡Current density: 70 ~ 100A / dm2

전해액 온도:50~60℃Electrolyte temperature: 50 to 60 ° C

전해액 선속:3~5 m/secElectrolyte flux: 3 ~ 5 m / sec

전해 시간:0.5~10분간Electrolysis time: 0.5 to 10 minutes

<중간층><Middle layer>

캐리어 상에는 중간층을 마련한다. 캐리어와 중간층 사이에 다른 층을 마련해도 좋다. 본 발명에서 이용하는 중간층은, 캐리어 부착 동박이 절연 기판으로의 적층 공정 전에는 캐리어로부터 극박 구리층이 잘 박리되지 않는 한편, 절연 기판으로의 적층 공정 후에는 캐리어로부터 극박 구리층이 박리 가능하도록 하는 구성이면 특별히 한정되지 않는다. 예를 들면, 본 발명의 캐리어 부착 동박의 중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, 이들의 합금, 이들의 수화물, 이들의 산화물, 유기물로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 포함해도 좋다. 또한, 중간층은 복수의 층이어도 좋다.An intermediate layer is provided on the carrier. Another layer may be provided between the carrier and the intermediate layer. The intermediate layer used in the present invention is a structure in which the extremely thin copper layer is not easily peeled off from the carrier before the step of laminating the copper foil with a carrier on the insulating substrate and the ultra-thin copper layer can be peeled off from the carrier after the laminating step to the insulating substrate And is not particularly limited. For example, the intermediate layer of the copper foil with a carrier of the present invention may be formed of an alloy containing at least one of Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, One or more species selected from the group consisting of The intermediate layer may be a plurality of layers.

또한, 예를 들면, 중간층은 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종의 원소로 이루어지는 단일 금속층, 혹은, Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종 또는 2종 이상의 원소로 이루어지는 합금층을 형성하고, 그 위에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종 또는 2종 이상의 원소의 수화물 또는 산화물, 혹은 유기물로 이루어지는 층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종의 원소로 이루어지는 단일 금속층, 혹은, Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종 또는 2종 이상의 원소로 이루어지는 합금층을 형성하여 구성할 수 있다.For example, the intermediate layer may be a single metal layer made of a single element selected from the group consisting of Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Ni, Co, Fe, Co, Fe, Mo, Ti, W, P, Cu, Al and Zn, A layer made of a hydrate or an oxide or an organic material of one or more elements selected from the group consisting of Mo, Ti, W, P, Cu, Al and Zn; , A single metal layer composed of one element selected from the group consisting of W, P, Cu, Al and Zn or a single metal layer composed of Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, And an alloy layer composed of one or two or more elements selected from the group of elements.

중간층을 한 면에만 마련하는 경우, 캐리어의 반대면에는 Ni 도금층 등의 방청층을 마련하는 것이 바람직하다. 또한, 중간층을 크로메이트 처리나 아연 크로메이트 처리나 도금 처리로 마련했을 경우에는, 크롬이나 아연 등, 부착한 금속의 일부는 수화물이나 산화물로 되어 있는 경우가 있다고 생각된다.When the intermediate layer is provided on only one side, it is preferable to provide a rust prevention layer such as a Ni plating layer on the opposite side of the carrier. When the intermediate layer is provided by chromate treatment, zinc chromate treatment or plating treatment, it is considered that a part of the adhered metal such as chromium or zinc may be a hydrate or an oxide.

또한, 예를 들면, 중간층은, 캐리어 상에 니켈, 니켈-인 합금 또는 니켈-코발트 합금과 크롬이 이 순서대로 적층되어 구성할 수 있다. 니켈과 구리의 접착력은 크롬과 구리의 접착력보다 높기 때문에, 극박 구리층을 박리할 때에, 극박 구리층과 크롬의 계면에서 박리하게 된다. 또한, 중간층의 니켈에는 캐리어로부터 구리 성분이 극박 구리층으로 확산하는 것을 막는 장벽 효과가 기대된다. 중간층에서의 니켈 부착량은 바람직하게는 100㎍/d㎡ 이상 40000㎍/d㎡ 이하, 보다 바람직하게는 100㎍/d㎡ 이상 4000㎍/d㎡ 이하, 보다 바람직하게는 100㎍/d㎡ 이상 2500㎍/d㎡ 이하, 보다 바람직하게는 100㎍/d㎡ 이상 1000㎍/d㎡ 미만이고, 중간층에서의 크롬의 부착량은 5㎍/d㎡ 이상 100㎍/d㎡ 이하인 것이 바람직하다.Further, for example, the intermediate layer can be formed by stacking nickel, a nickel-phosphorus alloy or a nickel-cobalt alloy and chromium on the carrier in this order. Since the adhesive force between nickel and copper is higher than the adhesion between chrome and copper, when the ultra-thin copper layer is peeled off, it is peeled from the interface between the ultra-thin copper layer and chromium. In addition, nickel in the intermediate layer is expected to have a barrier effect that prevents the copper component from diffusing from the carrier into the ultra-thin copper layer. The nickel adhesion amount in the intermediate layer is preferably 100 μg / dm 2 to 40000 μg / dm 2, more preferably 100 μg / dm 2 to 4000 μg / dm 2, more preferably 100 μg / Dm 2 or less, more preferably 100 μg / dm 2 or more and less than 1000 μg / dm 2, and the adhesion amount of chromium in the intermediate layer is preferably 5 μg / dm 2 or more and 100 μg / dm 2 or less.

<극박 구리층><Ultra-thin copper layer>

중간층 위에는 극박 구리층을 마련한다. 중간층과 극박 구리층 사이에는 다른 층을 마련해도 좋다. 극박 구리층은, 황산구리, 피로인산 구리, 설파민산 구리, 시안화 구리 등의 전해욕을 이용한 전기 도금에 의해 형성할 수 있고, 일반적인 전해 동박에 사용되어 고전류 밀도에서의 동박 형성이 가능한 점에서 황산구리욕이 바람직하다. 극박 구리층의 두께는 특별히 제한은 없지만, 일반적으로는 캐리어보다 얇고, 예를 들면 12㎛ 이하다. 전형적으로는 0.5~12㎛이고, 보다 전형적으로는 1~5㎛, 더욱 전형적으로는 1.5~5㎛, 더욱 전형적으로는 2~5㎛이다. 또한, 캐리어의 양면에 극박 구리층을 마련해도 좋다.On the middle layer, an ultra-thin copper layer is provided. Another layer may be provided between the intermediate layer and the ultra thin copper layer. The ultra-thin copper layer can be formed by electroplating using an electrolytic bath such as copper sulfate, copper pyrophosphate, copper sulfamide or copper cyanide, and is used in a general electrolytic copper foil to form a copper foil at a high current density. . The thickness of the ultra-thin copper layer is not particularly limited, but is generally thinner than the carrier, for example, 12 μm or less. Typically from 0.5 to 12 占 퐉, more typically from 1 to 5 占 퐉, more typically from 1.5 to 5 占 퐉, and more typically from 2 to 5 占 퐉. Further, an extremely thin copper layer may be provided on both sides of the carrier.

<1차 입자층, 2차 입자층의 형성 조건><Formation Conditions of Primary Particle Layer and Secondary Particle Layer>

표면 처리 동박의 경우는 동박 위에, 또 캐리어 부착 동박의 경우는 극박 구리층 위에, 1차 입자층을 형성하거나, 또는 1차 입자층 및 2차 입자층을 이 순서대로 형성한다. 1차 입자층, 2차 입자층의 형성 조건을 이하에 나타내는데, 이것은 어디까지나 적합한 예를 나타내는 것으로서, 사용되는 수지와의 밀착 강도가 충분하고, 예를 들면 초기 박리로 0.5kg/cm 이상의 범위이면, 하기 표시하는 것 이외의 도금 조건은 아무런 문제가 되지 않는다. 본 발명은 이것들을 포함하는 것이다.A primary particle layer is formed on the copper foil in the case of the surface-treated copper foil or on the ultra-thin copper layer in the case of the carrier-adhered copper foil, or the primary particle layer and the secondary particle layer are formed in this order. The conditions for forming the primary particle layer and the secondary particle layer are shown below. This indicates a suitable example. For example, if the adhesion strength to the resin used is sufficient and the initial peeling is in the range of 0.5 kg / cm or more, The plating conditions other than the indication are not a problem. The present invention includes these.

·1차 입자층Primary particle layer

1차 입자 도금액(I)으로 처리한 후, 1차 입자 도금액(II)으로 처리하는 경우는 이하의 조건으로 1차 입자층을 형성하는 것이 가능하다.In the case of treatment with the primary particle plating solution (II) after the treatment with the primary particle plating solution (I), it is possible to form the primary particle layer under the following conditions.

(1차 입자 도금액(I)에 의한 처리)(Treatment with primary particle plating solution (I)

<전해액 조성><Electrolyte Composition>

구리:5~10g/LCopper: 5 to 10 g / L

황산:70~80g/LSulfuric acid: 70 to 80 g / L

<제조 조건><Manufacturing Conditions>

전류 밀도:50~55A/d㎡Current density: 50 to 55 A / dm 2

전해액 온도:35℃Electrolyte temperature: 35 ° C

전해 시간:0.5~1.6초Delivery time: 0.5-1.6 seconds

(1차 입자 도금액(II)에 의한 처리)(Treatment with primary particle plating solution (II)

<전해액 조성><Electrolyte Composition>

구리:20~50g/LCopper: 20 to 50 g / L

황산:60~100g/LSulfuric acid: 60 to 100 g / L

<제조 조건><Manufacturing Conditions>

전류 밀도:4~10A/d㎡Current density: 4 to 10 A / dm 2

전해액 온도:35~45℃Electrolyte temperature: 35 ~ 45 ℃

전해 시간:1.4~2.5초Delivery time: 1.4 to 2.5 seconds

1차 입자 도금액(I)에 의한 처리만으로 1차 입자층을 형성하는 경우는 이하의 1차 입자 도금액(I)에 의한 처리 1 또는, 1차 입자 도금액(I)에 의한 처리 2에 기재된 조건으로 실시하는 것이 가능하다.In the case of forming the primary particle layer only by the treatment with the primary particle plating solution (I), the treatment is carried out under the conditions described in the following treatment 1 with the primary particle plating solution (I) or treatment 2 with the primary particle plating solution (I) It is possible to do.

(1차 입자 도금액(I)에 의한 처리 1)(Treatment with primary particle plating solution (I) 1)

<전해액 조성><Electrolyte Composition>

구리:10~45g/LCopper: 10 ~ 45g / L

코발트:5~30g/LCobalt: 5 ~ 30g / L

니켈:5~30g/LNickel: 5 to 30 g / L

pH:2.8~3.2pH: 2.8 to 3.2

<제조 조건><Manufacturing Conditions>

전류 밀도:30~45A/d㎡Current density: 30 ~ 45A / dm2

전해액 온도:30~40℃Electrolyte temperature: 30 ~ 40 ℃

전해 시간:0.3~0.8초Delivery time: 0.3 to 0.8 seconds

(1차 입자 도금액(I)에 의한 처리 2)(Treatment with primary particle plating solution (I) 2)

<전해액 조성><Electrolyte Composition>

구리:5~15g/LCopper: 5 ~ 15g / L

니켈:3~30g/LNickel: 3 to 30 g / L

pH:2.6~3.0pH: 2.6-3.0

<제조 조건><Manufacturing Conditions>

전류 밀도:50~70A/d㎡Current density: 50 to 70 A / dm 2

전해액 온도:30~40℃Electrolyte temperature: 30 ~ 40 ℃

전해 시간:0.3~0.9초Electrolysis time: 0.3 to 0.9 seconds

·2차 입자층Secondary particle layer

2차 입자층을 형성하는 경우는, 이하의 2차 입자 도금액(I), 또는 2차 입자 도금액(II)에 의한 처리로 실시하는 것이 가능하다.In the case of forming the secondary particle layer, it is possible to carry out by treatment with the following secondary particle plating solution (I) or secondary particle plating solution (II).

(2차 입자 도금액(I)에 의한 처리)(Treatment with secondary particle plating solution (I)) [

<전해액 조성><Electrolyte Composition>

구리:10~15g/LCopper: 10 ~ 15g / L

코발트:5~15g/LCobalt: 5 to 15 g / L

니켈:5~15g/LNickel: 5 to 15 g / L

pH:2.8~3.2pH: 2.8 to 3.2

<제조 조건><Manufacturing Conditions>

전류 밀도:30~35A/d㎡Current density: 30 ~ 35A / dm2

전해액 온도:33~37℃Electrolyte temperature: 33 ~ 37 ℃

전해 시간:0.5~1.0초Electrolysis time: 0.5 to 1.0 second

(2차 입자 도금액(II)에 의한 처리)(Treatment with secondary particle plating solution (II)) [

<전해액 조성><Electrolyte Composition>

구리:5~12g/LCopper: 5 ~ 12g / L

니켈:2~11g/LNickel: 2 to 11 g / L

pH:2.8pH: 2.8

<제조 조건><Manufacturing Conditions>

전류 밀도:55~65A/d㎡Current density: 55 to 65 A / dm 2

전해액 온도:35~40℃Electrolyte temperature: 35 ~ 40 ℃

전해 시간:0.3~0.9초Electrolysis time: 0.3 to 0.9 seconds

<피복 도금>&Lt; Coating plating &

1차 입자층 위에, 또는 2차 입자층이 형성되고 있는 경우는 2차 입자층 위에 피복 도금을 실시한다. 피복 도금에 의해 형성하는 층은, 예를 들면, Zn-Cr 합금층, Ni-Mo 합금층, Zn층, Co-Mo 합금층, Co-Ni 합금층, Ni-W 합금층, Ni-P 합금층, Ni-Fe 합금층, Ni-Al 합금층, Co-Zn 합금층, Co-P 합금층 Zn-Co 합금층, Ni층, Co층, Cr층, Al층, Sn층, Sn-Ni층, Ni-Sn층 또는 Zn-Ni 합금층 등과 같은, Zn, Cr, Ni, Fe, Ta, Cu, Al, P, W, Mn, Sn, As, Ti, Mo 및 Co 등으로 이루어지는 군으로부터 선택되는 1종의 원소로 이루어지는 금속층, 또는, Zn, Cr, Ni, Fe, Ta, Cu, Al, P, W, Mn, Sn, As, Ti, Mo 및 Co로 이루어지는 군으로부터 선택되는 2종 또는 3종 이상을 포함하는 합금층 또는 상술한 원소군으로부터 선택되는 2종 또는 3종 이상의 원소로 이루어지는 합금층을 들 수 있다.When the secondary particle layer is formed on the primary particle layer, the secondary particle layer is coated with plating. The layer formed by the coating plating may be a Zn-Cr alloy layer, a Ni-Mo alloy layer, a Zn layer, a Co-Mo alloy layer, a Co-Ni alloy layer, a Ni-W alloy layer, a Ni-P alloy Ni alloy layer, a Ni-Al alloy layer, a Co-Zn alloy layer, a Co-P alloy layer, a Zn-Co alloy layer, a Ni layer, a Co layer, a Cr layer, an Al layer, Cu, Al, P, W, Mn, Sn, As, Ti, Mo, Co and the like, such as a Ni-Sn layer or a Zn-Ni alloy layer A metal layer composed of one kind of element or two or three kinds selected from the group consisting of Zn, Cr, Ni, Fe, Ta, Cu, Al, P, W, Mn, Sn, As, Ti, Or an alloy layer composed of two or more kinds of elements selected from the above-mentioned element group.

피복 도금은, 이하가 피복 도금액 등에 의한 처리를 하거나, 또는 이것들을 조합하여 실시할 수 있다. 또한, 습식 도금으로 마련할 수 없는 금속층, 및/또는 합금층은 스퍼터링, 물리 증착(PVD), 화학 증착(CVD) 등의 건식 도금법에 따라 마련할 수 있다.The coating plating can be carried out by treating with a coating plating liquid or the like, or by combining these. The metal layer and / or the alloy layer which can not be provided by wet plating can be prepared by a dry plating method such as sputtering, physical vapor deposition (PVD) or chemical vapor deposition (CVD).

·피복 도금액에 의한 처리(1) Zn-Cr· Treatment with plating solution (1) Zn-Cr

액 조성:중크롬산 칼륨 1~1g/L, Zn 0.1~5g/LLiquid composition: 1 to 1 g / L of potassium dichromate, 0.1 to 5 g / l of Zn

액온:40~60℃Solution temperature: 40 to 60 ° C

pH:0.5~10pH: 0.5 to 10

전류 밀도:0.01~2.6A/d㎡Current density: 0.01 to 2.6 A / dm 2

통전 시간:0.05~30초Energization time: 0.05 to 30 seconds

·피복 도금액에 의한 처리(2) Ni-Mo· Treatment with plating solution (2) Treatment with Ni-Mo

액 조성:황산 니켈 270~280g/L, 염화 니켈 35~45g/L, 초산 니켈 10~20g/L, 몰리브덴산 나트륨 1~60g/L, 구연산삼나트륨 10~50g/L, 도데실 황산나트륨 50~90ppmLiquid composition: 270 to 280 g / L nickel sulfate, 35 to 45 g / L nickel chloride, 10 to 20 g / L nickel acetate, 1 to 60 g / L sodium molybdate, 10 to 50 g / L sodium citrate, 90ppm

액온:20~65℃Temperature: 20 to 65 ° C

pH:4~12pH: 4-12

전류 밀도:0.5~5A/d㎡Current density: 0.5 to 5 A / dm 2

통전 시간:0.1~5초Power-on time: 0.1 to 5 seconds

·피복 도금액에 의한 처리(3) Zn· Treatment with plating solution (3) Zn

액 조성:Zn 1~15g/LSolution composition: Zn 1 ~ 15g / L

액온:25~50℃Solution temperature: 25 ~ 50 ℃

pH:2~6pH: 2-6

전류 밀도:0.5~5A/d㎡Current density: 0.5 to 5 A / dm 2

통전 시간:0.01~0.3초Energization time: 0.01 to 0.3 seconds

·피복 도금액에 의한 처리(4) Co-Mo(4) Treatment with Co-Mo

액 조성:Co 1~20g/L, 몰리브덴산 나트륨 1~60g/L, 구연산 나트륨 10~110g/LLiquid composition: Co 1 ~ 20g / L, sodium molybdate 1 ~ 60g / L, sodium citrate 10 ~ 110g / L

액온:25~50℃Solution temperature: 25 ~ 50 ℃

pH:5~7pH: 5 to 7

전류 밀도:1~4A/d㎡Current density: 1 to 4 A / dm 2

통전 시간:0.1~5초Power-on time: 0.1 to 5 seconds

·피복 도금액에 의한 처리(5) Co-Ni· Treatment with coating solution (5) Co-Ni

액 조성:Co 1~20g/L, Ni 1~20g/LLiquid composition: Co 1 to 20 g / L, Ni 1 to 20 g / L

액온:30~80℃Temperature: 30 ~ 80 ℃

pH:1.5~3.5pH: 1.5 to 3.5

전류 밀도:1~20A/d㎡Current density: 1 to 20 A / dm 2

통전 시간:0.1~4초Power supply time: 0.1 to 4 seconds

·피복 도금액에 의한 처리(6) Zn-Ni· Treatment with plating solution (6) Treatment with Zn-Ni

액 조성:Zn 1~30g/L, Ni 1~30g/LSolution composition: Zn 1 to 30 g / L, Ni 1 to 30 g / L

액온:40~50℃Solution temperature: 40 ~ 50 ℃

pH:2~5pH: 2 to 5

전류 밀도:0.5~5A/d㎡Current density: 0.5 to 5 A / dm 2

통전 시간:0.01~0.3초Energization time: 0.01 to 0.3 seconds

·피복 도금액에 의한 처리(7) Ni-W· Treatment with plating solution (7) Treatment with Ni-W

액 조성:Ni 1~30g/L, W 1~300mg/LSolution composition: Ni 1 to 30 g / L, W 1 to 300 mg / L

액온:30~50℃Temperature: 30 ~ 50 ℃

pH:2~5pH: 2 to 5

전류 밀도:0.1~5A/d㎡Current density: 0.1 to 5 A / dm 2

통전 시간:0.01~0.3초Energization time: 0.01 to 0.3 seconds

·피복 도금액에 의한 처리(8) Ni-P· Treatment with coating plating solution (8) Treatment with Ni-P

액 조성:Ni 1~30g/L, P 1~10g/LSolution composition: Ni 1 to 30 g / L, P 1 to 10 g / L

액온:30~50℃Temperature: 30 ~ 50 ℃

pH:2~5pH: 2 to 5

전류 밀도:0.1~5A/d㎡Current density: 0.1 to 5 A / dm 2

통전 시간:0.01~0.3초Energization time: 0.01 to 0.3 seconds

<그 외의 표면 처리><Other Surface Treatment>

피복 도금 후, 다시 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 처리를 해도 좋다. 즉, 1차 입자층 또는 2차 입자층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층을 형성해도 좋다. 또한, 상술한 내열층, 방청층, 크로메이트 처리층, 실란 커플링 처리층은 각각 복수의 층으로 형성되어도 좋다(예를 들면, 2층 이상, 3층 이상 등).After the plating, the surface may be subjected to chromate treatment, silane coupling treatment or the like. That is, at least one layer selected from the group consisting of a heat resistant layer, a rust prevention layer, a chromate treatment layer and a silane coupling treatment layer may be formed on the surface of the primary particle layer or the secondary particle layer. The heat-resistant layer, rust-preventive layer, chromate treatment layer and silane coupling treatment layer described above may be formed of a plurality of layers (for example, two or more layers, three or more layers, etc.).

본 명세서에서, 크로메이트 처리층이란 무수 크롬산, 크롬산, 중크롬산, 크롬산염 또는 중크롬산염을 포함하는 액으로 처리된 층을 말한다. 크로메이트 처리층은 Co, Fe, Ni, Mo, Zn, Ta, Cu, Al, P, W, Sn, As 및 Ti 등의 원소(금속, 합금, 산화물, 질화물, 황화물 등 어떠한 형태라도 좋다)를 포함해도 좋다. 크로메이트 처리층의 구체적인 예로서는, 무수 크롬산 또는 중크롬산칼륨 수용액으로 처리한 크로메이트 처리층이나, 무수 크롬산 또는 중크롬산칼륨 및 아연을 포함하는 처리액으로 처리한 크로메이트 처리층 등을 들 수 있다.In the present specification, the chromate treatment layer refers to a layer treated with a liquid containing anhydrous chromic acid, chromic acid, bichromic acid, chromic acid salt or dichromate salt. The chromate treatment layer contains elements (metals, alloys, oxides, nitrides, sulfides and the like) such as Co, Fe, Ni, Mo, Zn, Ta, Cu, Al, P, W, Sn, As and Ti Maybe. Specific examples of the chromate treatment layer include a chromate treatment layer treated with an aqueous solution of chromic anhydride or potassium dichromate or a chromate treatment layer treated with a treatment liquid containing chromic anhydride or potassium dichromate and zinc.

내열층, 방청층으로서는 공지의 내열층, 방청층을 이용할 수 있다. 예를 들면, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군으로부터 선택되는 1종 이상의 원소를 포함하는 층이어도 좋고, 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군으로부터 선택되는 1종 이상의 원소로 이루어지는 금속층 또는 합금층이어도 좋다. 또한, 내열층 및/또는 방청층은 상술한 원소를 포함하는 산화물, 질화물, 규화물을 포함해도 좋다. 또한, 내열층 및/또는 방청층은 니켈-아연 합금을 포함하는 층이어도 좋다. 또한, 내열층 및/또는 방청층은 니켈-아연 합금층이어도 좋다. 상기 니켈-아연 합금층은, 불가피 불순물을 제외하고, 니켈 50wt%~99wt%, 아연 50wt%~1wt% 함유하는 것이어도 좋다. 상기 니켈-아연 합금층의 아연 및 니켈의 합계 부착량이 5~1000mg/㎡, 바람직하게는 10~500mg/㎡, 바람직하게는 20~100mg/㎡여도 좋다. 또한, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈 부착량과 아연의 부착량의 비(=니켈의 부착량/아연의 부착량)가 1.5~10인 것이 바람직하다. 또한, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량은 0.5mg/㎡~500mg/㎡인 것이 바람직하고, 1mg/㎡~50mg/㎡인 것이 보다 바람직하다. 내열층 및/또는 방청층이 니켈-아연 합금을 포함하는 층인 경우, 스루홀이나 비어 홀 등의 내벽부가 디스미어액과 접촉했을 때에 동박과 수지 기판의 계면이 디스미어액에 잘 침식되지 않아서, 동박과 수지 기판의 밀착성이 향상한다.As the heat-resistant layer and the rust-preventive layer, known heat-resistant layers and rust-preventive layers can be used. For example, the heat-resistant layer and / or the rust-preventive layer may be formed of a material selected from the group consisting of nickel, zinc, tin, cobalt, molybdenum, copper, tungsten, phosphorus, arsenic, chromium, vanadium, titanium, aluminum, gold, silver, Or a layer containing at least one element selected from the group consisting of nickel, zinc, tin, cobalt, molybdenum, copper, tungsten, phosphorus, arsenic, chromium, vanadium, titanium, aluminum, gold, silver, platinum group elements, May be a metal layer or an alloy layer composed of at least one element selected from the group of Further, the heat-resistant layer and / or the anticorrosion layer may contain an oxide, a nitride, or a silicide including the above-described elements. Further, the heat resistant layer and / or the rust preventive layer may be a layer containing a nickel-zinc alloy. Further, the heat resistant layer and / or the rust preventive layer may be a nickel-zinc alloy layer. The nickel-zinc alloy layer may contain 50 wt% to 99 wt% of nickel and 50 wt% to 1 wt% of zinc, excluding inevitable impurities. The total adhesion amount of zinc and nickel in the nickel-zinc alloy layer may be 5 to 1000 mg / m 2, preferably 10 to 500 mg / m 2, and preferably 20 to 100 mg / m 2. Further, it is preferable that the ratio of the nickel deposition amount of the nickel-zinc alloy layer or the nickel-zinc alloy layer to the deposition amount of zinc (= deposition amount of nickel / deposition amount of zinc) is 1.5 to 10. The adhesion amount of the nickel-zinc alloy layer or nickel in the nickel-zinc alloy layer is preferably 0.5 mg / m 2 to 500 mg / m 2, more preferably 1 mg / m 2 to 50 mg / m 2. When the heat-resistant layer and / or the rust-preventive layer is a layer containing a nickel-zinc alloy, the interface between the copper foil and the resin substrate does not corrode the liquid at the time when the inner wall of the through hole or the via hole comes into contact with the liquid, The adhesion between the copper foil and the resin substrate is improved.

예를 들면, 내열층 및/또는 방청층은, 부착량이 1mg/㎡~100mg/㎡, 바람직하게는 5mg/㎡~50mg/㎡의 니켈 또는 니켈 합금층과, 부착량이 1mg/㎡~80mg/㎡, 바람직하게는 5mg/㎡~40mg/㎡의 주석층을 차례대로 적층한 것이어도 좋고, 상기 니켈 합금층은 니켈-몰리브덴 합금, 니켈-아연 합금, 니켈-몰리브덴-코발트 합금, 니켈-주석 합금 중 어느 1종에 의해 구성되어도 좋다.For example, the heat resistant layer and / or the rust preventive layer may be formed of a nickel or nickel alloy layer having an adhesion amount of 1 mg / m2 to 100 mg / m2, preferably 5 mg / m2 to 50 mg / m2 and an adhesion amount of 1 mg / m2 to 80 mg / m2 M 2 to 40 mg / m 2, and the nickel alloy layer may be a nickel-molybdenum alloy, a nickel-zinc alloy, a nickel-molybdenum-cobalt alloy, or a nickel-tin alloy It may be composed of any one kind.

실란 커플링 처리층은, 공지의 실란 커플링제를 사용해서 형성해도 좋고, 에폭시계 실란, 아미노계 실란, 메타크릴록시계 실란, 메르캅토계 실란, 비닐계 실란, 이미다졸계 실란, 트리아진계 실란 등의 실란 커플링제 등을 사용해서 형성해도 좋다. 또한, 이러한 실란 커플링제는 2종 이상 혼합해서 사용해도 좋다. 그 중에서도, 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제를 이용하여 형성한 것이 바람직하다.The silane coupling treatment layer may be formed using a known silane coupling agent, and may be an epoxy silane, an amino silane, a methacryloxy silane, a mercapto silane, a vinyl silane, an imidazole silane, a triazine silane Or the like may be used. These silane coupling agents may be used in combination of two or more. Among them, it is preferable to use an amino-based silane coupling agent or an epoxy-based silane coupling agent.

또한, 동박, 극박 구리층, 조화 처리층, 내열층, 방청층, 실란 커플링 처리층 또는 크로메이트 처리층의 표면에 공지의 표면 처리를 실시할 수 있다.In addition, the surface of the copper foil, the ultra-thin copper layer, the roughened layer, the heat resistant layer, the rust-preventive layer, the silane coupling treatment layer or the chromate treatment layer can be subjected to a known surface treatment.

본 발명의 표면 처리층은 상술한 표면 처리에 의해 형성되는 층을 포함해도 좋다. 예를 들면, 본 발명의 표면 처리층은 상술한 피복 도금층, 및/또는 금속층, 및/또는 합금층, 및/또는 내열층, 및/또는 방청층, 및/또는 크로메이트 처리층, 및/또는 실란 커플링 처리층, 및/또는 조화 처리층을 1개 또는 복수 개 포함해도 좋다.The surface treatment layer of the present invention may include a layer formed by the above-described surface treatment. For example, the surface treatment layer of the present invention may be formed by applying the above-mentioned coating layer and / or metal layer, and / or alloy layer, and / or heat resistant layer, and / or rustproof layer, and / A coupling treatment layer, and / or a roughening treatment layer may be included.

이렇게 하여, 표면 처리 동박, 및/또는 캐리어와, 캐리어 상에 적층된 중간층과, 중간층 위에 적층된 극박 구리층을 구비한 캐리어 부착 동박이 제조된다. 표면 처리 동박, 및/또는 캐리어 부착 동박 자체의 사용 방법은 당업자에게 주지이지만, 예를 들면 표면 처리 동박, 및/또는 극박 구리층의 표면을 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합기재 에폭시 수지 및 유리포 기재 에폭시 수지, 폴리에스테르 필름, 폴리이미드 필름, 액정 폴리머, 불소 수지, 폴리아미드 수지, 저유전 폴리이미드 필름 등의 절연 기판에 맞붙여서, (캐리어 부착 동박의 경우에는 열압착 후에 캐리어를 박리하여) 동장 적층판으로 하고, 절연 기판에 접착한 표면 처리 동박, 및/또는 극박 구리층을 목적으로 하는 도체 패턴으로 에칭하여, 최종적으로 프린트 배선판을 제조할 수 있다.Thus, a copper foil with a carrier having a surface-treated copper foil and / or a carrier, an intermediate layer laminated on the carrier, and an ultra-thin copper layer laminated on the intermediate layer is produced. The method of using the surface-treated copper foil and / or the copper foil with a carrier itself is well known to those skilled in the art. For example, the surface-treated copper foil and / or the surface of the ultra-thin copper layer may be coated with paper base phenol resin, paper base epoxy resin, Resin, glass / paper composite base epoxy resin, glass / glass nonwoven composite base material epoxy resin and glass cloth base epoxy resin, polyester film, polyimide film, liquid crystal polymer, fluorine resin, polyamide resin, low dielectric polyimide film (In the case of a carrier-adhered copper foil, the carrier is peeled off after thermocompression) to form a copper-clad laminate, and a surface-treated copper foil adhered to the insulating substrate and / And finally, a printed wiring board can be manufactured.

<수지층><Resin Layer>

본 발명의 표면 처리 동박은, 표면 처리층의 표면에 수지층을 구비해도 좋다. 또한, Ni와 Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti로 이루어지는 군으로부터 선택된 1종 이상의 원소로 이루어지는 합금층, 또는 크로메이트 처리층, 또는 실란 커플링 처리층, 또는 Ni-Zn 합금층의 표면에 수지층을 구비해도 좋다. 수지층은 표면 처리 동박의 최표면에 형성되어 있는 것이 보다 바람직하다.The surface-treated copper foil of the present invention may be provided with a resin layer on the surface of the surface treatment layer. An alloy layer or a chromate treatment layer composed of Ni and at least one element selected from the group consisting of Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, A coupling treatment layer, or a Ni-Zn alloy layer may be provided on the surface of the resin layer. It is more preferable that the resin layer is formed on the outermost surface of the surface-treated copper foil.

본 발명의 캐리어 부착 동박은 1차 입자층 또는 2차 입자층 상에, 내열층, 방청층, 크로메이트 처리층, 또는 실란 커플링 처리층 위에 수지층을 구비해도 좋다.The copper foil with a carrier of the present invention may be provided with a heat resistant layer, a rust prevention layer, a chromate treatment layer, or a resin layer on the silane coupling treatment layer on the primary particle layer or the secondary particle layer.

상기 수지층은 접착제여도 좋고, 접착용 반경화 상태(B 스테이지)의 절연 수지층이어도 좋다. 반경화 상태(B 스테이지)란, 그 표면에 손가락이 닿아도 점착감이 없고, 상기 절연 수지층을 중첩하여 보관할 수 있으며, 추가로 가열 처리를 받으면 경화 반응이 일어나는 상태를 포함한다.The resin layer may be an adhesive or may be an insulating resin layer in a semi-cured state for bonding (B stage). The semi-cured state (B stage) includes a state in which the insulating resin layer can be stacked and stored without touching even when a finger touches the surface thereof, and further a curing reaction occurs when subjected to a heat treatment.

또한, 상기 수지층은 열경화성 수지를 포함해도 좋고, 열가소성 수지여도 좋다. 또한, 상기 수지층은 열가소성 수지를 포함해도 좋다. 그 종류는 특별히 한정되는 것은 아니지만, 예를 들면, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산 에스테르 화합물, 말레이미드 화합물, 폴리말레이미드 화합물, 말레이미드계 수지, 방향족 말레이미드 수지, 폴리비닐 아세탈 수지, 우레탄 수지, 폴리 에테르 술폰(폴리 에테르 설폰이라고도 한다), 폴리 에테르 술폰(폴리 에테르 설폰이라고도 한다) 수지, 방향족 폴리아미드 수지, 방향족 폴리아미드 수지 폴리머, 고무성 수지, 폴리아민, 방향족 폴리아민, 폴리 아미드 이미드 수지, 고무 변성 에폭시 수지, 페녹시 수지, 카르복실기 변성 아크릴로니트릴-부타디엔 수지, 폴리페닐렌 옥시드, 비스말레이미드 트리아진 수지, 열경화성 폴리페닐렌 옥시드 수지, 시안산염 에스테르계 수지, 카르본산의 무수물, 다가 카르본산의 무수물, 가교 가능한 관능기를 가지는 선상(線狀) 폴리머, 폴리페닐렌 에테르 수지, 2,2-비스(4-시안산염 페닐)프로판, 인 함유 페놀 화합물, 나프텐산 망간, 2,2-비스(4-글리시딜페닐)프로판, 폴리페닐렌 에테르 시안산염계 수지, 실록산 변성 폴리 아미드 이미드 수지, 시아노에스테르 수지, 포스파젠계 수지, 고무 변성 폴리 아미드 이미드 수지, 이소프렌, 수소 첨가형 폴리 부타디엔, 폴리비닐 부티랄, 페녹시, 고분자 에폭시, 방향족 폴리아미드, 불소 수지, 비스페놀, 블록 공중합 폴리이미드 수지 및 시아노 에스테르 수지의 군으로부터 선택되는 1종 이상을 포함하는 수지를 적합한 것으로 들 수 있다.The resin layer may include a thermosetting resin or a thermoplastic resin. The resin layer may include a thermoplastic resin. The kind thereof is not particularly limited, and examples thereof include epoxy resin, polyimide resin, polyfunctional cyanate ester compound, maleimide compound, polymaleimide compound, maleimide resin, aromatic maleimide resin, polyvinyl acetal resin (Also referred to as polyether sulfone) resin, an aromatic polyamide resin, an aromatic polyamide resin polymer, a rubbery resin, a polyamine, an aromatic polyamine, a polyamide imide Butadiene resin, polyphenylene oxide, bismaleimide triazine resin, thermosetting polyphenylene oxide resin, cyanate ester-based resin, carboxylic acid-modified epoxy resin, carboxyl-modified acrylonitrile-butadiene resin, Anhydrides of polyvalent carboxylic acids, crosslinkable functionalities (4-cyanate phenyl) propane, phosphorus-containing phenol compounds, manganese naphthenate, 2,2-bis (4-glycidylphenyl) ) Propane, polyphenylene ether cyanate resin, siloxane modified polyamide imide resin, cyanoester resin, phosphazene resin, rubber modified polyamide imide resin, isoprene, hydrogenated polybutadiene, polyvinyl butyral, A resin containing at least one member selected from the group consisting of phenoxy, polymer epoxy, aromatic polyamide, fluorine resin, bisphenol, block copolymerized polyimide resin and cyanoester resin is suitable.

또한, 상기 에폭시 수지는, 분자 내에 2개 이상의 에폭시기를 가지는 것으로, 전기·전자재료 용도에 이용할 수 있는 것이면, 특별히 문제없이 사용할 수 있다. 또한, 상기 에폭시 수지는 분자 내에 2개 이상의 글리시딜기를 가지는 화합물을 이용해서 에폭시화한 에폭시 수지가 바람직하다. 또한, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비스페놀 AD형 에폭시 수지, 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 지환식 에폭시 수지, 브롬화(취소화) 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 취소화 비스페놀 A형 에폭시 수지, 오르토 크레졸 노볼락형 에폭시 수지, 고무 변성 비스페놀 A형 에폭시 수지, 글리시딜 아민형 에폭시 수지, 이소시아누르산 트리 글리시딜, N,N-디글리시딜아닐린 등의 글리시딜 아민 화합물, 테트라히드로프탈산 디글리시딜 에스테르 등의 글리시딜 에스테르 화합물, 인 함유 에폭시 수지, 비페닐형 에폭시 수지, 비페닐 노볼락형 에폭시 수지, 트리스 히드록시 페닐 메탄형 에폭시 수지, 테트라 페닐 에탄형 에폭시 수지의 군으로부터 선택되는 1종 또는 2종 이상을 혼합해서 이용할 수 있고, 또는 상기 에폭시 수지의 수소 첨가체나 할로겐화체를 이용할 수 있다.The epoxy resin has two or more epoxy groups in the molecule and can be used without particular problems if it can be used for electric and electronic materials. The epoxy resin is preferably an epoxy resin epoxidized using a compound having two or more glycidyl groups in the molecule. Further, it is also possible to use epoxy resins such as bisphenol A type epoxy resins, bisphenol F type epoxy resins, bisphenol S type epoxy resins, bisphenol AD type epoxy resins, novolak type epoxy resins, cresol novolak type epoxy resins, alicyclic epoxy resins, Resin, phenol novolak type epoxy resin, naphthalene type epoxy resin, canceled bisphenol A type epoxy resin, orthocresol novolak type epoxy resin, rubber modified bisphenol A type epoxy resin, glycidylamine type epoxy resin, isocyanuric acid Glycidyl amine compounds such as triglycidyl and N, N-diglycidyl aniline, glycidyl ester compounds such as tetrahydrophthalic acid diglycidyl ester, phosphorus-containing epoxy resins, biphenyl type epoxy resins, A phenol novolak type epoxy resin, a trishydroxyphenyl methane type epoxy resin, and a tetraphenyl ethane type epoxy resin Or a mixture of two or more of them may be used, or a hydrogenated product or a halogenated product of the above epoxy resin may be used.

상기 인 함유 에폭시 수지로서 공지의 인을 함유하는 에폭시 수지를 이용할 수 있다. 또한, 상기 인 함유 에폭시 수지는 예를 들면, 분자 내에 2 이상의 에폭시기를 구비하는 9,10-디히드로-9-옥사-10-포스파페난트렌-10-옥시드로부터의 유도체로서 얻어지는 에폭시 수지인 것이 바람직하다.An epoxy resin containing phosphorus known as phosphorus-containing epoxy resin can be used. The phosphorus-containing epoxy resin is, for example, an epoxy resin obtained as a derivative from 9,10-dihydro-9-oxa-10-phosphaphenanthrene-10-oxide having two or more epoxy groups in the molecule .

상기 수지층은 공지의 수지, 수지 경화제, 화합물, 경화촉진제, 유전체(무기 화합물 및/또는 유기 화합물을 포함하는 유전체, 금속 산화물을 포함하는 유전체 등 어떠한 유전체를 이용해도 좋다), 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 좋다. 또한, 상기 수지층은 공지의 형성 방법, 형성 장치를 이용해서 형성해도 좋다.The resin layer may be formed using a known resin, a resin curing agent, a compound, a curing accelerator, a dielectric (a dielectric including an inorganic compound and / or an organic compound, a dielectric including a metal oxide, A polymer, a prepreg, and a skeleton material. The resin layer may be formed using a known forming method and a forming apparatus.

상술한 이들 수지를 예를 들면 메틸 에틸 케톤(MEK), 톨루엔 등의 용제에 용해하여 수지액으로 하고, 이것을 상기 표면 처리 동박상, 및/또는 상기 극박 구리층상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 피막층, 혹은 상기 실란 커플링제층 등을 포함하는 표면 처리층 위에, 예를 들면 롤 코터법 등으로 도포하며, 그 다음에 필요에 따라서 가열 건조하여 용제를 제거하고, B 스테이지 상태로 한다. 건조하게는 예를 들면 열풍 건조로를 이용하면 좋고, 건조 온도는 100~250℃, 바람직하게는 130~200℃이면 좋다.These resins are dissolved in, for example, a solvent such as methyl ethyl ketone (MEK) or toluene to prepare a resin solution, which is then mixed with the surface-treated copper foil and / or the ultra-thin copper layer or the heat resistant layer, Or the above-mentioned chromate film layer or the above-mentioned silane coupling agent layer by a roll coater method or the like, and then, if necessary, drying by heating to remove the solvent to obtain a B-stage state . For drying, for example, a hot-air drying furnace may be used, and the drying temperature may be 100 to 250 ° C, preferably 130 to 200 ° C.

상기 수지층을 구비한 표면 처리 동박, 및/또는 캐리어 부착 동박(수지 부착 캐리어 부착 동박)은, 그 수지층을 기재에 중첩시킨 후에 전체를 열압착 하여 상기 수지층을 열경화 하도록 하고, 그 다음 캐리어 부착 동박인 경우에는 캐리어를 박리하여 극박 구리층을 표출하게 하며(당연히 표출하는 것은 상기 극박 구리층의 중간층측 표면이다), 표면 처리 동박 또는 극박 구리층에 소정의 배선 패턴을 형성하는 형태로 사용된다.The surface-treated copper foil having the resin layer and / or the copper foil with a carrier (copper foil with a resin with a carrier) is thermally pressed to superpose the resin layer on the base material to thermally cure the resin layer, In the case of a copper foil with a carrier, the carrier is peeled to expose the ultra-thin copper layer (of course, the exposed surface is the intermediate layer side surface of the ultra-thin copper layer), and a predetermined wiring pattern is formed on the surface- Is used.

이 수지 부착 표면 처리 동박, 및/또는 캐리어 부착 동박을 사용하면, 다층 프린트 배선 기판의 제조시의 프리프레그재의 사용 매수를 줄일 수 있다. 게다가, 수지층의 두께를 층간 절연이 확보되도록 하는 두께로 하거나, 프리프레그재를 전혀 사용하지 않아도 동장 적층판을 제조할 수 있다. 또한, 이때, 기재의 표면에 절연 수지를 언더 코팅 하여 표면의 평활성을 더욱 개선할 수도 있다.Use of the resin-coated surface-treated copper foil and / or the copper foil with a carrier can reduce the number of prepreg materials used in the production of the multilayer printed wiring board. In addition, the thickness of the resin layer can be set to ensure the interlaminar insulation, or the copper clad laminate can be manufactured without using the prepreg material at all. At this time, the surface of the substrate may be undercoated with an insulating resin to further improve the smoothness of the surface.

또한, 프리프레그재를 사용하지 않는 경우에는, 프리프레그재의 재료 비용이 절약되고, 또 적층 공정도 간략하게 되므로 경제적으로 유리하고, 또한, 프리프레그재의 두께분 만큼 제조되는 다층 프린트 배선 기판의 두께는 얇아져서, 1층의 두께가 100㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다.In addition, when the prepreg material is not used, the material cost of the prepreg material is saved, and the lamination step is simplified. Therefore, the multilayer printed wiring board is economically advantageous and the thickness of the multilayer printed wiring board manufactured by the thickness of the prepreg material is It is advantageous in that an extremely thin multilayer printed wiring board having a thickness of 100 mu m or less can be produced.

이 수지층의 두께는 0.1~80㎛인 것이 바람직하다. 수지층의 두께가 0.1㎛보다 얇아지면, 접착력이 저하하고, 프리프레그재를 개재시키지 않고 이 수지 부착 캐리어 부착 동박을 내층재를 구비한 기재에 적층했을 때, 내층재 회로와의 사이의 층간 절연을 확보하는데 곤란하게 되는 경우가 있다.The thickness of the resin layer is preferably 0.1 to 80 mu m. When the thickness of the resin layer is smaller than 0.1 占 퐉, the adhesive force is lowered. When the resin-coated copper foil with a resin is laminated on a base material having an inner layer material without interposing the prepreg material therebetween, There is a case that it becomes difficult to secure.

한편, 수지층의 두께를 80㎛보다 두껍게 하면, 1회의 도포 공정으로 목적 두께의 수지층을 형성하는 것이 곤란해지고, 여분의 재료비와 공정수가 들기 때문에 경제적으로 불리하게 된다. 또한, 형성된 수지층은 그 가요성이 떨어지므로, 핸들링 할 때에 크랙 등이 발생하기 쉬워지며, 또 내층재와의 열압착 시에 과잉의 수지 흐름이 발생하여 원활한 적층이 곤란하게 되는 경우가 있다.On the other hand, if the thickness of the resin layer is made thicker than 80 탆, it becomes difficult to form a resin layer having a desired thickness in a single coating step, resulting in economical disadvantages because extra material cost and number of steps are involved. In addition, since the formed resin layer is poor in flexibility, cracks and the like are liable to be generated during handling, and excessive resin flow may occur at the time of thermocompression bonding with the inner layer material, resulting in difficulty in smooth lamination.

또한, 수지 부착 캐리어 부착 동박의 또 다른 제품 형태로서는, 상기 극박 구리층이 가지는 표면 처리층상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링 처리층 위에 수지층에서 피복하고, 반경화 상태로 한 후, 그 다음 캐리어를 박리하여, 캐리어가 존재하지 않는 수지 부착 동박의 형태로 제조하는 것도 가능하다.Further, as another product form of the copper foil with a resin with a resin attached thereto, it is preferable that the surface treatment layer of the ultra-thin copper layer or the heat resistant layer, the anticorrosive layer or the chromate treatment layer or the silane coupling treatment layer, The carrier is peeled off to form a semi-cured resin-coated copper foil in the absence of a carrier.

프린트 배선판에 전자 부품류를 탑재함으로써 프린트 회로판이 완성된다. 본 발명에 있어서, 「프린트 배선판」에는 이와 같이 전자 부품류가 탑재된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다.A printed circuit board is completed by mounting electronic parts on a printed wiring board. In the present invention, the &quot; printed wiring board &quot; includes a printed wiring board, a printed circuit board, and a printed board on which the electronic parts are mounted.

또한, 상기 프린트 배선판을 이용해서 전자기기를 제작해도 좋고, 상기 전자 부품류가 탑재된 프린트 회로판을 이용해서 전자기기를 제작해도 좋으며, 상기 전자 부품류가 탑재된 프린트 기판을 이용해서 전자기기를 제작해도 좋다. 이하, 본 발명과 관련되는 캐리어 부착 동박을 이용한 프린트 배선판의 제조 공정의 예를 몇 가지 제시한다. 또한, 캐리어 부착 동박의 극박 구리층으로서 본 발명의 표면 처리 동박을 이용해도 마찬가지로 프린트 배선판을 제조할 수 있다.The electronic device may be manufactured using the printed wiring board, the electronic device may be manufactured using the printed circuit board on which the electronic parts are mounted, or an electronic device may be manufactured using the printed board on which the electronic parts are mounted . Hereinafter, some examples of the manufacturing process of the printed wiring board using the copper foil with a carrier according to the present invention are presented. A printed wiring board can also be produced by using the surface-treated copper foil of the present invention as the ultra-thin copper layer of the copper foil with a carrier.

본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박(이하, 「캐리어 부착 동박」 및 「극박 구리층」을 표면 처리 동박으로 바꾸어 읽고, 또 「극박 구리층측」을 「표면 처리층측」으로 바꾸어 읽어서 프린트 배선판을 제조해도 좋다. 상술한 바와 같이 바꾸어 읽었을 경우, 캐리어에 대한 기재는 없는 것으로 하여 프린트 배선판을 제조해도 좋다.)과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 극박 구리층 측이 절연 기판과 대향하도록 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐서 동장 적층판을 형성하며, 그 후, 세미애디티브법, 모디파이드 세미애디티브법, 부분적 애디티브법 및 서브트랙티브법의 어느 한 방법에 따라서, 회로를 형성하는 공정을 포함한다. 절연 기판은 내층 회로를 포함하는 것으로 하는 것도 가능하다.In one embodiment of the method for producing a printed wiring board according to the present invention, the carrier-attached copper foil (hereinafter referred to as &quot; carrier-bonded copper foil &quot; and &quot; Layer side &quot; to &quot; the surface-treated layer side &quot; to read the printed wiring board. [0095] When the above-described replacement is read, a printed wiring board may be manufactured without a carrier, The step of laminating the copper foil with a carrier and the insulating substrate, the step of laminating the copper foil with a carrier and the insulating substrate so that the extremely thin copper layer side faces the insulating substrate, and then peeling the carrier of the copper foil with a carrier to form a copper clad laminate Followed by a semi-additive method, a modified semi-additive method, a partially additive method, and a sub- According to any one of the method of the rack capacitive method, a step of forming a circuit. The insulating substrate may include an inner layer circuit.

본 발명에 있어서, 세미애디티브법이란, 절연 기판 또는 동박 시트층 상에 얇은 무전해 도금을 실시하여 패턴을 형성한 후, 전기 도금 및 에칭을 이용하여 도체 패턴을 형성하는 방법을 가리킨다.In the present invention, the semi-additive method refers to a method in which thin electroless plating is performed on an insulating substrate or a copper foil sheet layer to form a pattern, followed by electroplating and etching to form a conductor pattern.

따라서, 세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,Therefore, in one embodiment of the method for producing a printed wiring board according to the present invention using the semi-additive method, the step of preparing the copper foil with a carrier and the insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,A step of peeling the carrier of the carrier-coated copper foil after the carrier-coated copper foil and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출한 극박 구리층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법으로 모두 제거하는 공정,A step of removing all of the ultra-thin copper layer exposed by peeling off the carrier by a method such as etching or plasma using a corrosive solution such as an acid,

상기 극박 구리층을 에칭에 의해 제거함으로써 노출한 상기 수지에 스루홀 또는/및 블라인드 비어를 마련하는 공정,A step of forming a through hole and / or a blind via in the exposed resin by removing the extremely thin copper layer by etching,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 실시하는 공정,A step of performing a desmear treatment on a region including the through hole and / or the blind via,

상기 수지 및 상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,A step of providing an electroless plating layer on a region including the resin and the through hole and / or the blind via,

상기 무전해 도금층 위에 도금 레지스트를 마련하는 공정,A step of providing a plating resist on the electroless plating layer,

상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,A step of exposing the plating resist to light and then removing a plating resist in a region where a circuit is formed,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 마련하는 공정,A step of providing an electrolytic plating layer in a region where the circuit where the plating resist is removed is formed,

상기 도금 레지스트를 제거하는 공정,A step of removing the plating resist,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정,A step of removing the electroless plating layer in a region other than the region where the circuit is formed by flash etching or the like,

을 포함한다..

세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,In another embodiment of the method for manufacturing a printed wiring board according to the present invention using the semi-additive method, a step of preparing a copper foil with a carrier and an insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,A step of peeling the carrier of the carrier-coated copper foil after the carrier-coated copper foil and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출한 극박 구리층과, 상기 절연 수지 기판에 스루홀 또는/및 블라인드 비어를 마련하는 공정,A step of forming a through hole and / or a blind via in the insulating resin substrate;

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 실시하는 공정,A step of performing a desmear treatment on a region including the through hole and / or the blind via,

상기 캐리어를 박리하여 노출한 극박 구리층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법으로 모두 제거하는 공정,A step of removing all of the ultra-thin copper layer exposed by peeling off the carrier by a method such as etching or plasma using a corrosive solution such as an acid,

상기 극박 구리층을 에칭 등에 의해 제거함으로써 노출한 상기 수지 및 상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,A step of forming an electroless plating layer on the region including the resin and the through hole and / or the blind via exposed by removing the extremely thin copper layer by etching or the like,

상기 무전해 도금층 위에 도금 레지스트를 마련하는 공정,A step of providing a plating resist on the electroless plating layer,

상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,A step of exposing the plating resist to light and then removing a plating resist in a region where a circuit is formed,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 마련하는 공정,A step of providing an electrolytic plating layer in a region where the circuit where the plating resist is removed is formed,

상기 도금 레지스트를 제거하는 공정,A step of removing the plating resist,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정,A step of removing the electroless plating layer in a region other than the region where the circuit is formed by flash etching or the like,

을 포함한다..

세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,In another embodiment of the method for manufacturing a printed wiring board according to the present invention using the semi-additive method, a step of preparing a copper foil with a carrier and an insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,A step of peeling the carrier of the carrier-coated copper foil after the carrier-coated copper foil and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출한 극박 구리층과, 상기 절연 수지 기판에 스루홀 또는/및 블라인드 비어를 마련하는 공정,A step of forming a through hole and / or a blind via in the insulating resin substrate;

상기 캐리어를 박리하여 노출한 극박 구리층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법으로 모두 제거하는 공정,A step of removing all of the ultra-thin copper layer exposed by peeling off the carrier by a method such as etching or plasma using a corrosive solution such as an acid,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 실시하는 공정,A step of performing a desmear treatment on a region including the through hole and / or the blind via,

상기 극박 구리층을 에칭 등에 의해 제거함으로써 노출한 상기 수지 및 상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,A step of forming an electroless plating layer on the region including the resin and the through hole and / or the blind via exposed by removing the extremely thin copper layer by etching or the like,

상기 무전해 도금층 위에 도금 레지스트를 마련하는 공정,A step of providing a plating resist on the electroless plating layer,

상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,A step of exposing the plating resist to light and then removing a plating resist in a region where a circuit is formed,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 마련하는 공정,A step of providing an electrolytic plating layer in a region where the circuit where the plating resist is removed is formed,

상기 도금 레지스트를 제거하는 공정,A step of removing the plating resist,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정,A step of removing the electroless plating layer in a region other than the region where the circuit is formed by flash etching or the like,

을 포함한다..

세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,In another embodiment of the method for manufacturing a printed wiring board according to the present invention using the semi-additive method, a step of preparing a copper foil with a carrier and an insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,A step of peeling the carrier of the carrier-coated copper foil after the carrier-coated copper foil and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출한 극박 구리층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법으로 모두 제거하는 공정,A step of removing all of the ultra-thin copper layer exposed by peeling off the carrier by a method such as etching or plasma using a corrosive solution such as an acid,

상기 극박 구리층을 에칭에 의해 제거함으로써 노출한 상기 수지의 표면에 대해서 무전해 도금층을 마련하는 공정,A step of forming an electroless plating layer on the exposed surface of the resin by removing the extremely thin copper layer by etching,

상기 무전해 도금층 위에 도금 레지스트를 마련하는 공정,A step of providing a plating resist on the electroless plating layer,

상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,A step of exposing the plating resist to light and then removing a plating resist in a region where a circuit is formed,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 마련하는 공정,A step of providing an electrolytic plating layer in a region where the circuit where the plating resist is removed is formed,

상기 도금 레지스트를 제거하는 공정,A step of removing the plating resist,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정,A step of removing the electroless plating layer and the ultra-thin copper layer in regions other than the region where the circuit is formed by flash etching or the like,

을 포함한다..

본 발명에 있어서, 모디파이드 세미애디티브법이란, 절연층 상에 금속박을 적층하여, 도금 레지스트에 의해 비회로 형성부를 보호하고, 전해 도금에 의해 회로 형성부의 구리를 두껍게 되도록 한 후, 레지스트를 제거하여 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함으로써, 절연층 상에 회로를 형성하는 방법을 가리킨다.According to the modified semi-additive method of the present invention, the metal foil is laminated on the insulating layer, the non-circuit forming portion is protected by the plating resist, the copper of the circuit forming portion is thickened by electrolytic plating, And removing a metal foil other than the circuit forming portion by (flash) etching, thereby forming a circuit on the insulating layer.

따라서, 모디파이드 세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,Therefore, in one embodiment of the method for manufacturing a printed wiring board according to the present invention using the modified semi-additive method, a step of preparing a copper foil with a carrier and an insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,A step of peeling the carrier of the carrier-coated copper foil after the carrier-coated copper foil and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비어를 마련하는 공정,A step of providing a through hole and / or a blind via on the ultra-thin copper layer and the insulating substrate exposed by peeling the carrier,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 실시하는 공정,A step of performing a desmear treatment on a region including the through hole and / or the blind via,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,A step of providing an electroless plating layer on a region including the through hole and / or the blind via,

상기 캐리어를 박리하여 노출한 극박 구리층 표면에 도금 레지스트를 마련하는 공정,A step of providing a plating resist on the surface of the extremely thin copper layer exposed by peeling the carrier,

상기 도금 레지스트를 마련한 후에, 전해 도금에 의해 회로를 형성하는 공정,A step of forming a circuit by electrolytic plating after the plating resist is provided,

상기 도금 레지스트를 제거하는 공정,A step of removing the plating resist,

상기 도금 레지스트를 제거함으로써 노출한 극박 구리층을 플래시 에칭에 의해 제거하는 공정,A step of removing the exposed ultra-thin copper layer by removing the plating resist by flash etching,

을 포함한다..

모디파이드 세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,In another embodiment of the method for manufacturing a printed wiring board according to the present invention using a modified semi-additive method, a step of preparing a copper foil with a carrier and an insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,A step of peeling the carrier of the carrier-coated copper foil after the carrier-coated copper foil and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출한 극박 구리층 위에 도금 레지스트를 마련하는 공정,A step of forming a plating resist on the extremely thin copper layer exposed by peeling the carrier,

상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,A step of exposing the plating resist to light and then removing a plating resist in a region where a circuit is formed,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 마련하는 공정,A step of providing an electroplating layer in a region where the circuit where the plating resist is removed is formed,

상기 도금 레지스트를 제거하는 공정,A step of removing the plating resist,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정,A step of removing the electroless plating layer and the ultra-thin copper layer in regions other than the region where the circuit is formed by flash etching or the like,

을 포함한다..

본 발명에 있어서, 부분적 애디티브법이란, 도체층을 마련하여 이루어지는 기판, 필요에 따라서 스루홀이나 비어 홀 용의 구멍을 뚫어서 이루어지는 기판상에 촉매핵을 부여하고 에칭하여 도체 회로를 형성하며, 필요에 따라서 솔더 레지스트 또는 도금 레지스트를 마련한 후에, 상기 도체 회로 위, 스루홀이나 비어 홀 등에 무전해 도금 처리에 의해 두께를 형성함으로써, 프린트 배선판을 제조하는 방법을 가리킨다.In the present invention, the partial additive method is a method in which a substrate provided with a conductor layer and, if necessary, a catalyst core is provided on a substrate formed by drilling holes for through holes or via holes to form a conductor circuit by etching, , A solder resist or a plating resist is provided, and then a thickness is formed on the conductor circuit, a through hole, a via hole or the like by an electroless plating process, thereby producing a printed wiring board.

따라서, 부분적 애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,Therefore, in one embodiment of the method for manufacturing a printed wiring board according to the present invention using the partial additive method, a step of preparing a copper foil with a carrier and an insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,A step of peeling the carrier of the carrier-coated copper foil after the carrier-coated copper foil and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비어를 마련하는 공정,A step of providing a through hole and / or a blind via on the ultra-thin copper layer and the insulating substrate exposed by peeling the carrier,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 실시하는 공정,A step of performing a desmear treatment on a region including the through hole and / or the blind via,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 촉매핵을 부여하는 공정,Providing a catalyst nucleus to a region including the through hole and / or the blind via,

상기 캐리어를 박리하여 노출한 극박 구리층 표면에 에칭 레지스트를 마련하는 공정,A step of providing an etching resist on the surface of the ultra thin copper layer exposed by peeling off the carrier,

상기 에칭 레지스트에 대해서 노광하여, 회로 패턴을 형성하는 공정,A step of exposing the etching resist to a circuit pattern,

상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 제거하여 회로를 형성하는 공정,A step of forming a circuit by removing the extremely thin copper layer and the catalyst core by a method such as etching or plasma using a corrosive solution such as an acid,

상기 에칭 레지스트를 제거하는 공정,A step of removing the etching resist,

상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법으로 제거하여 노출한 상기 절연 기판 표면에, 솔더 레지스트 또는 도금 레지스트를 마련하는 공정,A step of forming a solder resist or a plating resist on the surface of the insulating substrate exposed by removing the extremely thin copper layer and the catalyst nucleus by a method such as etching or plasma using a corrosive solution such as an acid,

상기 솔더 레지스트 또는 도금 레지스트가 마련되지 않은 영역에 무전해 도금층을 마련하는 공정,A step of providing an electroless plating layer in a region where the solder resist or the plating resist is not provided,

을 포함한다..

본 발명에 있어서, 서브트랙티브법이란, 동장 적층판 상의 동박의 불필요 부분을 에칭 등에 의해 선택적으로 제거하여 도체 패턴을 형성하는 방법을 가리킨다.In the present invention, the subtractive method refers to a method of forming a conductor pattern by selectively removing unnecessary portions of the copper foil on the copper clad laminate by etching or the like.

따라서, 서브트랙티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,Therefore, in one embodiment of the method for manufacturing a printed wiring board according to the present invention using the subtractive method, the step of preparing the copper foil with a carrier and the insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,A step of peeling the carrier of the carrier-coated copper foil after the carrier-coated copper foil and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비어를 마련하는 공정,A step of providing a through hole and / or a blind via on the ultra-thin copper layer and the insulating substrate exposed by peeling the carrier,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 실시하는 공정,A step of performing a desmear treatment on a region including the through hole and / or the blind via,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,A step of providing an electroless plating layer on a region including the through hole and / or the blind via,

상기 무전해 도금층의 표면에 전해 도금층을 마련하는 공정,A step of providing an electroplating layer on the surface of the electroless plating layer,

상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 마련하는 공정,A step of providing an etching resist on the surface of the electrolytic plating layer and / or the extremely thin copper layer,

상기 에칭 레지스트에 대해서 노광하여 회로 패턴을 형성하는 공정,A step of exposing the etching resist to a circuit pattern,

상기 극박 구리층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 제거하여, 회로를 형성하는 공정,Removing the extremely thin copper layer, the electroless plating layer and the electrolytic plating layer by a method such as etching or plasma using a corrosive solution such as an acid to form a circuit,

상기 에칭 레지스트를 제거하는 공정,A step of removing the etching resist,

을 포함한다..

서브트랙티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,In another embodiment of the method for manufacturing a printed wiring board according to the present invention using the subtractive method, a step of preparing a copper foil with a carrier and an insulating substrate according to the present invention,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,A step of laminating the copper foil with a carrier and an insulating substrate,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,A step of peeling the carrier of the carrier-coated copper foil after the carrier-coated copper foil and the insulating substrate are laminated,

상기 캐리어를 박리하여 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비어를 마련하는 공정,A step of providing a through hole and / or a blind via on the ultra-thin copper layer and the insulating substrate exposed by peeling the carrier,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 실시하는 공정,A step of performing a desmear treatment on a region including the through hole and / or the blind via,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,A step of providing an electroless plating layer on a region including the through hole and / or the blind via,

상기 무전해 도금층의 표면에 마스크를 형성하는 공정,A step of forming a mask on the surface of the electroless plating layer,

마스크가 형성되지 않은 상기 무전해 도금층의 표면에 전해 도금층을 마련하는 공정,A step of providing an electroplating layer on the surface of the electroless plating layer where no mask is formed,

상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 마련하는 공정,A step of providing an etching resist on the surface of the electrolytic plating layer and / or the extremely thin copper layer,

상기 에칭 레지스트에 대해서 노광하여 회로 패턴을 형성하는 공정,A step of exposing the etching resist to a circuit pattern,

상기 극박 구리층 및 상기 무전해 도금층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 제거하여, 회로를 형성하는 공정,The step of forming a circuit by removing the extremely thin copper layer and the electroless plating layer by a method such as etching or plasma using a corrosive solution such as an acid,

상기 에칭 레지스트를 제거하는 공정,A step of removing the etching resist,

을 포함한다..

스루홀 또는/및 블라인드 비어를 마련하는 공정, 및 그 후의 디스미어 공정은 실시하지 않아도 좋다.The step of providing the through hole and / or the blind via, and the subsequent desmearing step may not be performed.

여기서, 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예를 도면을 이용해서 상세하게 설명한다. 또한, 여기에서는 1차 입자층 및 2차 입자층을 조화 처리층으로 마련했을 경우에 대해서 설명한다.Hereinafter, a concrete example of a method for producing a printed wiring board using the copper foil with a carrier according to the present invention will be described in detail with reference to the drawings. Here, the case where the primary particle layer and the secondary particle layer are provided as the roughened treatment layer will be described.

우선, 도 1-A에 나타내듯이, 표면에 조화 처리층이 형성된 극박 구리층을 가지는 캐리어 부착 동박(1번째 층)을 준비한다.First, as shown in Fig. 1-A, a copper foil with a carrier (first layer) having an ultra-thin copper layer having a roughened treatment layer formed on its surface is prepared.

그 다음, 도 1-B에 나타내듯이, 극박 구리층의 조화 처리층 상에 레지스트를 도포하고, 노광·현상을 실시하여, 레지스트를 소정의 형상으로 에칭한다.Then, as shown in Fig. 1-B, a resist is coated on the roughened layer of the ultra-thin copper layer, and exposure and development are performed to etch the resist into a predetermined shape.

그 다음, 도 1-C에 나타내듯이, 회로용 도금을 형성한 후, 레지스트를 제거함으로써, 소정의 형상의 회로 도금을 형성한다.Then, as shown in Fig. 1-C, circuit plating is formed and then the resist is removed to form circuit plating of a predetermined shape.

그 다음, 도 2-D에 나타내듯이, 회로 도금을 덮도록(회로 도금이 매몰되도록) 극박 구리층 상에 매립 수지를 마련하여 수지층을 적층하고, 계속해서 다른 캐리어 부착 동박(2번째 층)을 극박 구리층 측으로부터 접착시킨다.Next, as shown in FIG. 2-D, a resin layer is laminated on the ultra-thin copper layer so as to cover the circuit plating (so that the circuit plating is buried), and then the other carrier- Is adhered from the extremely thin copper layer side.

그 다음, 도 2-E에 나타내듯이, 2번째 층의 캐리어 부착 동박으로부터 캐리어를 박리한다.Then, as shown in Fig. 2-E, the carrier is peeled off from the carrier-coated copper foil of the second layer.

그 다음, 도 2-F에 나타내듯이, 수지층의 소정의 위치에 레이저 천공을 실시하고, 회로 도금을 노출시켜서 블라인드 비어를 형성한다.Next, as shown in Fig. 2-F, a laser hole is formed at a predetermined position of the resin layer to expose the circuit plating to form a blind via.

그 다음, 도 3-G에 나타내듯이, 블라인드 비어에 구리를 매립하여 비어 필을 형성한다.Then, as shown in FIG. 3-G, copper is buried in the blind via to form a via fill.

그 다음, 도 3-H에 나타내듯이, 비어 필 상에, 상기 도 1-B 및 도 1-C와 같이 하여 회로 도금을 형성한다.Then, as shown in FIG. 3-H, circuit plating is formed on the via fill as shown in FIG. 1-B and FIG. 1-C.

그 다음, 도 3-I에 나타내듯이, 1번째 층의 캐리어 부착 동박으로부터 캐리어를 박리한다.Next, as shown in Fig. 3-I, the carrier is peeled off from the first layer of copper foil with a carrier.

그 다음, 도 4-J에 나타내듯이, 플래시 에칭에 의해 양 표면의 극박 구리층을 제거하여, 수지층 내의 회로 도금의 표면을 노출시킨다.Then, as shown in Fig. 4-J, the extremely thin copper layer on both surfaces is removed by flash etching to expose the surface of the circuit plating in the resin layer.

그 다음, 도 4-K에 나타내듯이, 수지층 내의 회로 도금상에 범프를 형성하고, 상기 땜납 위에 구리 필러를 형성한다. 이와 같이 하여 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판을 제작한다.Next, as shown in Fig. 4-K, bumps are formed on the circuit plating in the resin layer, and a copper filler is formed on the solder. Thus, a printed wiring board using the copper foil with a carrier of the present invention is manufactured.

또한, 상술한 프린트 배선판의 제조 방법에서, 「극박 구리층」을 캐리어로, 「캐리어」를 극박 구리층으로 바꾸어 읽고, 캐리어 부착 동박의 캐리어측 표면에 회로를 형성하고, 수지로 회로를 매립하여, 프린트 배선판을 제조하는 것도 가능하다.In addition, in the above-described method for producing a printed wiring board, the "ultra-thin copper layer" is changed to a carrier, the "carrier" is changed to an ultra-thin copper layer, a circuit is formed on the carrier side surface of the copper foil with a carrier, , A printed wiring board can be manufactured.

상기 다른 캐리어 부착 동박(2번째 층)은, 본 발명의 캐리어 부착 동박을 이용해도 좋고, 종래의 캐리어 부착 동박을 이용해도 좋으며, 또 통상의 동박을 이용해도 좋다. 또한, 도 3-H에 나타나는 2번째 층의 회로상에, 추가로 회로를 1층 혹은 복수 층 형성해도 좋고, 그것들 회로 형성을 세미애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 모디파이드 세미애디티브법 중 어느 한 방법으로 실시해도 좋다.The above-mentioned copper foil with a carrier (second layer) may be a copper foil with a carrier of the present invention, a conventional copper foil with a carrier, or a normal copper foil. Further, on the circuit of the second layer shown in FIG. 3-H, one circuit or a plurality of circuits may be additionally formed, and these circuits may be formed by a semiadditive method, a subtractive method, a partial additive method, Or by a semi-additive method.

상술한 바와 같은 프린트 배선판의 제조 방법에 의하면, 회로 도금이 수지층에 매립된 구성으로 되어 있기 때문에, 예를 들면 도 4-J에 나타내는 것과 같은 플래시 에칭에 의해 극박 구리층을 제거할 때에, 회로 도금이 수지층에 의해 보호되어 그 형상이 유지되며, 이로 인해 미세 회로의 형성이 용이해진다. 또한, 회로 도금이 수지층에 의해 보호되기 때문에, 내마이그레이션성이 향상하고, 회로 배선의 도통이 잘 억제된다. 이 때문에, 미세 회로의 형성이 용이해진다. 또한, 도 4-J 및 도 4-K에 나타내듯이, 플래시 에칭에 의해 극박 구리층을 제거했을 때, 회로 도금의 노출면이 수지층으로부터 움푹 패인 형상이 되기 때문에, 상기 회로 도금 상에 범프가, 다시 그 위에 구리 필러가 각각 형성되기 쉬워지며, 제조 효율이 향상한다.According to the above-described method for producing a printed wiring board, since the circuit plating is embedded in the resin layer, when the ultra-thin copper layer is removed by flash etching as shown in FIG. 4-J, The plating is protected by the resin layer and the shape thereof is maintained, thereby facilitating formation of a microcircuit. Further, since the circuit plating is protected by the resin layer, migration resistance is improved and conduction of the circuit wiring is suppressed well. Therefore, formation of a fine circuit is facilitated. Further, as shown in Figs. 4-J and 4-K, when the ultra-thin copper layer is removed by flash etching, the exposed surface of the circuit plating becomes a depression from the resin layer, , The copper filler is easily formed on the copper foil, and the production efficiency is improved.

또한, 매립 수지에는 공지의 수지, 프리프레그를 이용할 수 있다. 예를 들면, BT(비스말레이미드 트리아진) 수지나 BT 수지를 함침시킨 유리포인 프리프레그, 아지노모토 파인 테크노 주식회사제 ABF 필름이나 ABF를 이용할 수 있다. 또한, 상기 매립 수지에는 본 명세서에 기재한 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수 있다.Known resins and prepregs can be used for the embedding resin. For example, glass poison prepreg impregnated with BT (bismaleimide triazine) resin or BT resin, ABF film made by Ajinomoto Fine Techno Co., Ltd. or ABF can be used. The resin layer and / or the resin and / or the prepreg described in the present specification may be used for the embedding resin.

또한, 상기 1번째 층에 이용되는 캐리어 부착 동박은, 상기 캐리어 부착 동박의 표면에 기판 또는 수지층을 가져도 좋다. 상기 기판 또는 수지층을 가짐으로써 1번째 층에 이용되는 캐리어 부착 동박이 지지되어, 주름이 잘 생기지 않기 때문에, 생산성이 향상한다는 이점이 있다. 또한, 상기 기판 또는 수지층에는, 상기 1번째 층에 이용되는 캐리어 부착 동박을 지지하는 효과가 있는 것이면, 모든 기판 또는 수지층을 이용할 수 있다. 예를 들면, 상기 기판 또는 수지층으로서 본원 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지의 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박을 이용할 수 있다.The carrier-coated copper foil used for the first layer may have a substrate or a resin layer on the surface of the copper foil with a carrier. By having the above-described substrate or resin layer, the carrier-bonded copper foil used for the first layer is supported, and wrinkles are not easily generated, which is advantageous in that the productivity is improved. Further, any substrate or resin layer can be used for the substrate or resin layer as long as it has the effect of supporting the copper foil with a carrier used in the first layer. Examples of the substrate or resin layer include a carrier, a prepreg, a resin layer or a known carrier, a prepreg, a resin layer, a metal plate, a metal foil, a plate of an inorganic compound, a foil of an inorganic compound, , A foil of an organic compound can be used.

또한, 본 발명의 프린트 배선판의 제조 방법은, 본 발명의 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면과 수지 기판을 적층하는 공정, 상기 수지 기판과 적층한 극박 구리층측 표면 또는 상기 캐리어측 표면과는 반대측 캐리어 부착 동박의 표면에, 수지층과 회로의 2층을 적어도 1회 마련하는 공정, 및 상기 수지층 및 회로의 2층을 형성한 후에, 상기 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법(코어리스 공법)이어도 좋다. 상기 코어리스 공법에 대해서, 구체적인 예로는, 우선 본 발명의 캐리어 부착 동박의 극박 구리층측 표면 또는 캐리어측 표면과 수지 기판을 적층해서 적층체(동장 적층판, 동장 적층체라고도 한다)를 제조한다. 그 후, 수지 기판과 적층한 극박 구리층측 표면 또는 상기 캐리어측 표면과는 반대측의 캐리어 부착 동박의 표면에 수지층을 형성한다. 캐리어측 표면 또는 극박 구리층측 표면에 형성한 수지층에는, 추가로 다른 캐리어 부착 동박을 캐리어측 또는 극박 구리층 측으로부터 적층해도 좋다. 또한, 수지 기판 또는 수지 또는 프리프레그를 중심으로, 상기 수지 기판 또는 수지 또는 프리프레그의 양쪽 모두의 표면 측에, 캐리어/중간층/극박 구리층의 순서 혹은 극박 구리층/중간층/캐리어의 순서대로 캐리어 부착 동박이 적층된 구성을 가지는 적층체 혹은 「캐리어/중간층/극박 구리층/수지 기판 또는 수지 또는 프리프레그/캐리어/중간층/극박 구리층」의 순서대로 적층된 구성을 가지는 적층체 혹은 「캐리어/중간층/극박 구리층/수지 기판/캐리어/중간층/극박 구리층」의 순서대로 적층된 구성을 가지는 적층체 혹은 「극박 구리층/중간층/캐리어/수지 기판/캐리어/중간층/극박 구리층」의 순서대로 적층된 구성을 가지는 적층체를 상술한 프린트 배선판의 제조 방법(코어리스 공법)에 이용해도 좋다. 그리고 상기 적층체 양단의 극박 구리층 혹은 캐리어의 노출한 표면에는, 다른 수지층을 마련하고, 추가로 구리층 또는 금속층을 마련한 후, 상기 구리층 또는 금속층을 가공하여 회로를 형성해도 좋다. 게다가 다른 수지층을 상기 회로상에, 상기 회로를 매립하듯이 마련해도 좋다. 또한, 이러한 회로 및 수지층의 형성을 1회 이상 실시해도 좋다(빌드업 공법). 그리고 이와 같이 해서 형성한 적층체(이하, 적층체 B라고도 한다)에 대해서, 각각의 캐리어 부착 동박의 극박 구리층 또는 캐리어를 캐리어 또는 극박 구리층으로부터 박리시켜서 코어리스 기판을 제작할 수 있다. 또한, 상술한 코어리스 기판의 제작에는, 2개의 캐리어 부착 동박을 이용하여, 후술하는 극박 구리층/중간층/캐리어/캐리어/중간층/극박 구리층의 구성을 가지는 적층체나, 캐리어/중간층/극박 구리층/극박 구리층/중간층/캐리어의 구성을 가지는 적층체나, 캐리어/중간층/극박 구리층/캐리어/중간층/극박 구리층의 구성을 가지는 적층체를 제작하여, 상기 적층체를 중심으로 이용할 수도 있다. 이들 적층체(이하, 적층체 A라고도 한다) 양측의 극박 구리층 또는 캐리어의 표면에 수지층 및 회로의 2층을 1회 이상 마련하고, 수지층 및 회로의 2층을 1회 이상 마련한 후에, 각각의 캐리어 부착 동박의 극박 구리층 또는 캐리어를 캐리어 또는 극박 구리층으로부터 박리시켜서 코어리스 기판을 제작할 수 있다. 상술한 적층체는, 극박 구리층의 표면, 캐리어의 표면, 캐리어와 캐리어의 사이, 극박 구리층과 극박 구리층의 사이, 극박 구리층과 캐리어의 사이에는 다른 층을 가져도 좋다. 다른 층은 수지 기판 또는 수지층이어도 좋다. 또한, 본 명세서에 있어서 「극박 구리층의 표면」, 「극박 구리층측 표면」, 「극박 구리층 표면」, 「캐리어의 표면」, 「캐리어측 표면」, 「캐리어 표면」, 「적층체의 표면」, 「적층체 표면」은, 극박 구리층, 캐리어, 적층체가, 극박 구리층 표면, 캐리어 표면, 적층체 표면에 다른 층을 가지는 경우에는, 상기 다른 층의 표면(최표면)을 포함하는 개념으로 한다. 또한, 적층체는 극박 구리층/중간층/캐리어/캐리어/중간층/극박 구리층의 구성을 가지는 것이 바람직하다. 상기 적층체를 이용해서 코어리스 기판을 제작했을 때, 코어리스 기판측에 극박 구리층이 배치되기 때문에, 모디파이드 세미애디티브법을 이용해서 코어리스 기판상에 회로를 형성하기 쉬워지기 때문이다. 또한, 극박 구리층의 두께는 얇기 때문에, 상기 극박 구리층을 제거하기 쉽고, 극박 구리층의 제거 후에 세미애디티브법을 이용해서, 코어리스 기판상에 회로를 형성하기 쉬워지기 때문이다.The method for manufacturing a printed wiring board according to the present invention is characterized by comprising the steps of laminating the ultra thin copper layer side surface or the carrier side surface and the resin substrate of the copper foil with a carrier of the present invention, A step of forming two layers of a resin layer and a circuit at least once on the surface of the copper foil with a carrier on the side opposite to the side surface; and a step of forming two layers of the resin layer and the circuit, (Coreless method) including a step of peeling the ultra-thin copper layer. As a concrete example of the coreless method, a laminate (a copper clad laminate or a copper clad laminate) is produced by first laminating a resin substrate and a surface of the copper clad layer side or the carrier side of the copper clad laminate of the present invention. Thereafter, a resin layer is formed on the surface of the extremely thin copper layer side laminated with the resin substrate or on the surface of the copper foil with a carrier opposite to the carrier side surface. The resin layer formed on the carrier-side surface or the ultra-thin copper layer-side surface may be further laminated with another carrier-bonded copper foil from the carrier side or the ultra-thin copper layer side. In addition, a carrier, an intermediate layer, an ultra-thin copper layer, or an ultra-thin copper layer / intermediate layer / carrier in this order on the resin substrate, resin or prepreg, A laminate having a structure in which an attached copper foil is laminated or a laminate having a structure in which "carrier / intermediate layer / ultra-thin copper layer / resin substrate or resin / prepreg / carrier / Intermediate layer / carrier / resin substrate / carrier / intermediate layer / ultra-thin copper layer &quot; in the order of the intermediate layer / ultra thin copper layer / resin substrate / carrier / Layered structure may be used in the above-described method for producing a printed wiring board (coreless method). A circuit may be formed by providing another resin layer on the surface of the ultra-thin copper layer or carrier exposed on both ends of the laminate, further providing a copper layer or a metal layer, and then processing the copper layer or metal layer. Moreover, another resin layer may be provided on the circuit as if the circuit were buried. The circuit and the resin layer may be formed at least once (build-up method). The core-less substrate can be manufactured by peeling the ultra-thin copper layer or the carrier of each of the carrier-coated copper foil from the carrier or the ultra-thin copper layer with respect to the laminate thus formed (hereinafter also referred to as the laminate B). In the production of the above-described coreless substrate, two copper-coated copper foils may be used to form a laminate having a structure of ultra-thin copper layer / intermediate layer / carrier / carrier / intermediate layer / ultra- A laminate having a structure of a layer / ultra thin copper layer / intermediate layer / carrier or a laminate having a structure of carrier / intermediate layer / ultra thin copper layer / carrier / intermediate layer / ultra thin copper layer may be prepared, . Two layers of a resin layer and a circuit are provided at least once on the surface of the extremely thin copper layer or the carrier on both sides of the laminate (hereinafter also referred to as the laminate A), and two layers of the resin layer and the circuit are provided one or more times, It is possible to manufacture a coreless substrate by peeling the ultra-thin copper layer or the carrier of each of the carrier-coated copper foil from the carrier or the ultra-thin copper layer. The above-described laminate may have another layer between the surface of the ultra-thin copper layer, the surface of the carrier, between the carrier and the carrier, between the ultra-thin copper layer and the ultra-thin copper layer, and between the ultra-thin copper layer and the carrier. The other layer may be a resin substrate or a resin layer. In the present specification, the term &quot; surface of ultra-thin copper layer &quot;, &quot; ultra-thin copper layer side surface &quot;, &quot; ultra-thin copper layer surface &quot;, &quot; surface of carrier, (Superficial surface) of the other layer when the extremely thin copper layer, the carrier, and the laminate have different layers on the surface of the ultra-thin copper layer, the carrier surface, and the laminate, . It is also preferable that the laminate has a structure of an ultra-thin copper layer / an intermediate layer / a carrier / a carrier / an intermediate layer / an ultra-thin copper layer. This is because a very thin copper layer is disposed on the core-less substrate side when the core-less substrate is manufactured using the above-described laminate, so that a circuit can be easily formed on the core-less substrate using the modified semi-additive method. In addition, since the thickness of the ultra-thin copper layer is thin, it is easy to remove the ultra-thin copper layer, and a circuit can be easily formed on the core-less substrate by using the semi-additive method after removal of the ultra-thin copper layer.

또한, 본 명세서에 있어서, 「적층체 A」또는 「적층체 B」라고 특별히 기재하지 않은 「적층체」는, 적어도 적층체 A 및 적층체 B를 포함하는 적층체를 나타낸다.In the present specification, "laminate A" or "laminate B", which is not specifically described as "laminate A", refers to a laminate including at least a laminate A and a laminate B.

또한, 상술한 코어리스 기판의 제조 방법에 있어서, 캐리어 부착 동박 또는 상술한 적층체(적층체 A를 포함한다) 단면의 일부 또는 전부를 수지로 덮음으로써, 빌드업 공법으로 프린트 배선판을 제조할 때에, 중간층 또는 적층체를 구성하는 1개의 캐리어 부착 동박과 또 다른 하나의 캐리어 부착 동박 사이로 약액이 스며드는 것을 방지할 수 있고, 약액이 스며드는 것에 따른 극박 구리층과 캐리어의 분리나 캐리어 부착 동박의 부식을 방지할 수가 있어서 수율을 향상시킬 수 있다. 여기서 이용하는 「캐리어 부착 동박 단면의 일부 또는 전부를 덮는 수지」 또는 「적층체 단면의 일부 또는 전부를 덮는 수지」로서는, 수지층에 이용할 수 있는 수지 또는 공지의 수지를 사용할 수 있다. 또한, 상술한 코어리스 기판의 제조 방법에 있어서, 캐리어 부착 동박 또는 적층체에서 평면시 했을 때에 캐리어 부착 동박 또는 적층체의 적층 부분(캐리어와 극박 구리층의 적층 부분, 또는 1개의 캐리어 부착 동박과 또 다른 하나의 캐리어 부착 동박의 적층 부분)의 외주의 적어도 일부가 수지 또는 프리프레그로 덮여도 좋다. 또한, 상술한 코어리스 기판의 제조 방법으로 형성하는 적층체(적층체 A)는, 한 쌍의 캐리어 부착 동박을 서로 분리 가능하도록 접촉시켜 구성되어 있어도 좋다. 또한, 상기 캐리어 부착 동박에서 평면시 했을 때에 캐리어 부착 동박 또는 적층체의 적층 부분(캐리어와 극박 구리층의 적층 부분, 또는 1개의 캐리어 부착 동박과 또 다른 하나의 캐리어 부착 동박의 적층 부분)의 외주 전체 또는 적층 부분의 전면에 걸쳐서 수지 또는 프리프레그로 덮여 이루어지는 것이어도 좋다. 또한, 평면시한 경우에 수지 또는 프리프레그는 캐리어 부착 동박 또는 적층체 또는 적층체의 적층 부분보다 큰 것이 바람직하고, 상기 수지 또는 프리프레그를 캐리어 부착 동박 또는 적층체의 양면에 적층하고, 캐리어 부착 동박 또는 적층체가 수지 또는 프리프레그에 의해 봉철(縫綴, 싸여 있다)되어 있는 구성을 가지는 적층체로 하는 것이 바람직하다. 이러한 구성으로 함으로써, 캐리어 부착 동박 또는 적층체를 평면시 했을 때에, 캐리어 부착 동박 또는 적층체의 적층 부분이 수지 또는 프리프레그에 의해 덮이고, 다른 부재가 이 부분의 옆방향, 즉 적층 방향에 대해서 옆방향으로부터 닿는 것을 막을 수 있게 되어, 결과적으로 핸들링 중의 캐리어와 극박 구리층 또는 캐리어 부착 동박끼리 박리되는 것을 줄일 수 있다. 또한, 캐리어 부착 동박 또는 적층체의 적층 부분의 외주를 노출하지 않도록 수지 또는 프리프레그로 덮어서, 상술한 것과 같은 약액 처리 공정에서의 이 적층 부분의 계면으로의 약액의 침입을 막을 수 있고, 캐리어 부착 동박의 부식이나 침식을 방지할 수 있다. 또한, 적층체의 한 쌍의 캐리어 부착 동박으로부터 하나의 캐리어 부착 동박을 분리할 때, 또는 캐리어 부착 동박의 캐리어와 동박(극박 구리층)을 분리할 때에는, 수지 또는 프리프레그로 덮여있는 캐리어 부착 동박 또는 적층체의 적층 부분(캐리어와 극박 구리층의 적층 부분, 또는 1개의 캐리어 부착 동박과 또 다른 하나의 캐리어 부착 동박의 적층 부분)이 수지 또는 프리프레그 등에 의해 강고하게 밀착되어 있는 경우에는, 상기 적층 부분 등을 절단 등에 의해 제거할 필요가 생기는 경우가 있다.Further, in the above-described method for producing a coreless substrate, when a printed circuit board is manufactured by a build-up method by covering a copper foil with a carrier or a part or all of a cross section of the above-mentioned laminate (including the laminate A) It is possible to prevent the chemical liquid from penetrating between one carrier-bonded copper foil constituting the intermediate layer or the laminate and the other carrier-bonded copper foil, and to prevent the separation of the ultra-thin copper layer and the carrier and the corrosion of the carrier- And the yield can be improved. As the &quot; resin covering part or all of the cross section of the copper foil with a carrier &quot; or &quot; resin covering part or all of the cross section of the laminate, &quot; a resin usable in the resin layer or a known resin can be used. Further, in the above-described method for producing a coreless substrate, it is preferable that when the carrier-bonded copper foil or the laminate has a laminated portion of the carrier-coated copper foil or the laminate (a laminated portion of the carrier and the ultra-thin copper layer, At least a part of the outer periphery of the other copper-clad laminate of the copper foil with a carrier) may be covered with a resin or a prepreg. The laminate (laminate A) formed by the above-described production method of the coreless substrate may be constituted by bringing a pair of carrier-bonded copper foils into contact with each other so as to be separable from each other. Further, when the carrier-bonded copper foil is in a plan view, the outer periphery of the laminated portion of the carrier-adhered copper foil or laminate (the laminated portion of the carrier and the ultra-thin copper layer, or the laminated portion of one carrier- Or may be covered with a resin or prepreg over the entire surface of the entire or laminated portion. The resin or prepreg is preferably larger than the laminated portion of the copper-clad laminate or the laminate with a carrier, and the resin or prepreg is laminated on both surfaces of the copper-clad laminate or carrier with the carrier, It is preferable that the copper foil or the laminate is a laminate having a configuration in which the copper foil or the laminate is plated (wrapped or wrapped) with a resin or a prepreg. With such a constitution, when the copper foil with a carrier or the laminate is laid flat, the laminated portion of the copper foil with a carrier or the laminate is covered with a resin or prepreg, and the other member is covered with the lateral side of this portion, As a result, it is possible to reduce peeling off of the carrier during handling and the ultra thin copper layer or the carrier-bonded copper foil. In addition, it is possible to prevent the penetration of the chemical liquid into the interface of the laminated portion in the chemical liquid treatment step as described above by covering with the resin or the prepreg so as not to expose the outer periphery of the laminated portion of the copper- Corrosion and erosion of the copper foil can be prevented. When separating one carrier-adhered copper foil from the pair of carrier-bonded copper foils of the laminate or separating the carrier of the copper foil with the carrier and the copper foil (the ultra-thin copper layer), the carrier- Or when the laminated portion of the laminate (the laminated portion of the carrier and the ultra-thin copper layer, or the laminated portion of one carrier-bonded copper foil and another carrier-bonded copper foil) is tightly adhered firmly by resin or prepreg or the like, It may be necessary to remove the laminated portion by cutting or the like.

본 발명의 캐리어 부착 동박을 캐리어측 또는 극박 구리층 측으로부터, 또 다른 하나의 본 발명의 캐리어 부착 동박의 캐리어측 또는 극박 구리층 측에 적층해서 적층체를 구성해도 좋다. 또한, 상기 하나의 캐리어 부착 동박의 상기 캐리어측 표면 또는 상기 극박 구리층측 표면과 상기 또 다른 하나의 캐리어 부착 동박의 상기 캐리어측 표면 또는 상기 극박 구리층측 표면이, 필요에 따라서 접착제를 통해서 직접 적층시켜서 얻어진 적층체여도 좋다. 또한, 상기 하나의 캐리어 부착 동박의 캐리어 또는 극박 구리층과, 상기 또 다른 하나의 캐리어 부착 동박의 캐리어 또는 극박 구리층이 접합되어 있어도 좋다. 여기서, 상기 「접합」은 캐리어 또는 극박 구리층이 표면 처리층을 가지는 경우는, 상기 표면 처리층을 통해서 서로 접합되어 있는 형태도 포함한다. 또한, 상기 적층체의 단면의 일부 또는 전부가 수지에 의해 덮여 있어도 좋다.The laminate may be formed by laminating the carrier-coated copper foil of the present invention on the carrier side or the ultra-thin copper layer side and on the carrier side or the ultra-thin copper layer side of another carrier-coated copper foil of the present invention. The carrier-side surface or the ultra-thin copper layer-side surface of the one carrier-bonded copper foil and the carrier-side surface of the another carrier-bonded copper foil or the ultra-thin copper layer-side surface may be directly laminated The resulting laminate may be used. Further, the carrier or the ultra-thin copper layer of the one carrier-attached copper foil and the carrier or the ultra-thin copper layer of the another carrier-bonded copper foil may be bonded. Here, the &quot; bonding &quot; includes the case where the carrier or the ultra-thin copper layer has the surface treatment layer, and the case where the carrier or the ultra-thin copper layer is bonded to each other through the surface treatment layer. A part or all of the cross section of the laminate may be covered with a resin.

캐리어끼리, 극박 구리층끼리, 캐리어와 극박 구리층, 캐리어 부착 동박끼리의 적층은, 단지 중첩시키는 것 외에, 예를 들면 이하의 방법으로 실시할 수 있다.The lamination of the carriers, the ultra-thin copper layers, the carrier, the ultra-thin copper layer, and the carrier-bonded copper foil can be carried out by, for example, the following method.

(a) 야금적 접합 방법:융접(아크 용접, TIG(텅스텐 불활성 가스) 용접, MIG(메탈 불활성 가스) 용접, 저항 용접, 심 용접, 스폿 용접), 압접(초음파 용접, 마찰교반용접), 납땜;(a) Metallurgical bonding method: welding (arc welding, TIG (tungsten inert gas) welding, MIG (metal inert gas) welding, resistance welding, seam welding, spot welding), pressure welding (ultrasonic welding, friction stir welding) ;

(b) 기계적 접합 방법:코킹, 리벳에 의한 접합(셀프 피어싱 리벳에 의한 접합, 리벳에 의한 접합), 스티처;(b) Mechanical bonding methods: caulking, joining by rivets (joining by self-piercing rivets, joining by rivets), stitchers;

(c) 물리적 접합 방법:접착제, (양면) 점착 테이프(c) Physical bonding method: Adhesive, (double-sided) adhesive tape

일방의 캐리어의 일부 혹은 전부와, 타방의 캐리어의 일부 혹은 전부, 혹은 극박 구리층의 일부 혹은 전부를, 상기 접합 방법을 이용하여 접합함으로써, 일방의 캐리어와 타방의 캐리어 또는 극박 구리층을 적층하고, 캐리어끼리 또는 캐리어와 극박 구리층을 분리 가능하도록 접촉시켜서 구성되는 적층체를 제조할 수 있다. 일방의 캐리어와 타방의 캐리어 또는 극박 구리층이 약하게 접합되고, 일방의 캐리어와 타방의 캐리어 또는 극박 구리층이 적층되어 있는 경우에는, 일방의 캐리어와 타방의 캐리어 또는 극박 구리층과의 접합부를 제거하지 않아도, 일방의 캐리어와 타방의 캐리어 또는 극박 구리층과는 분리 가능하다. 또한, 일방의 캐리어와 타방의 캐리어 또는 극박 구리층이 강하게 접합되어 있는 경우에는, 일방의 캐리어와 타방의 캐리어 또는 극박 구리층이 접합되어 있는 개소를 절단이나 화학 연마(에칭 등), 기계 연마 등에 의해 제거함으로써, 일방의 캐리어와 타방의 캐리어 또는 극박 구리층을 분리할 수 있다.A part or the whole of one carrier and a part or all of the other carrier or a part or all of the ultra-thin copper layer are bonded using the above-mentioned bonding method to laminate one carrier and the other carrier or ultra-thin copper layer , And a laminate composed of the carriers or the carrier and the ultra-thin copper layer in contact so as to be detachable can be manufactured. In the case where one carrier and the other carrier or ultra thin copper layer are weakly bonded and one carrier and the other carrier or ultra thin copper layer are laminated, the bonding portion between one carrier and the other carrier or ultra thin copper layer is removed The carrier can be separated from the other carrier or the ultra-thin copper layer. When one carrier is strongly bonded to the other carrier or ultra-thin copper layer, a portion where one carrier and the other carrier or ultra-thin copper layer are bonded is cut, chemically polished (etched, etc.) It is possible to separate one carrier from the other carrier or ultra-thin copper layer.

또한, 이와 같이 구성한 적층체에 수지층과 회로의 2층을 적어도 1회 마련하는 공정, 및 상기 수지층 및 회로의 2층을 적어도 1회 형성한 후에, 상기 적층체의 캐리어 부착 동박으로부터 상기 극박 구리층 또는 캐리어를 박리시키는 공정을 실시함으로써 코어를 갖지 않는 프린트 배선판을 제작할 수 있다. 또한, 상기 적층체의 일방 또는 양쪽 모두의 표면에, 수지층과 회로의 2층을 마련해도 좋다.The step of forming at least one layer of the resin layer and the circuit on the laminate thus constructed, and the step of forming at least one layer of the resin layer and the circuit at least once, The copper layer or the carrier is peeled off, whereby a printed wiring board having no core can be manufactured. Two layers of a resin layer and a circuit may be provided on one or both surfaces of the laminate.

상술한 적층체에 이용하는 수지 기판, 수지층, 수지, 프리프레그는, 본 명세서에 기재한 수지층이어도 좋고, 본 명세서에 기재한 수지층에 이용하는 수지, 수지 경화제, 화합물, 경화촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 좋다. 또한, 상술한 캐리어 부착 동박 또는 적층체는 평면시 했을 때에 수지 또는 프리프레그 또는 수지 기판 또는 수지층보다 작아도 좋다.The resin substrate, the resin layer, the resin, and the prepreg used in the above-described laminate may be the resin layer described in this specification, and the resin, the resin curing agent, the compound, the curing accelerator, the dielectric, A catalyst, a cross-linking agent, a polymer, a prepreg, a skeleton or the like. The above-described copper foil or laminate with a carrier may be smaller than resin or prepreg, resin substrate or resin layer when planar.

또한, 수지 기판은 프린트 배선판 등에 적용 가능한 특성을 가지는 것이면 특별히 제한을 받지 않지만, 예를 들면, 리지드 PWB용으로 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합기재 에폭시 수지 및 유리포 기재 에폭시 수지 등을 사용하고, FPC용으로 폴리에스테르 필름이나 폴리이미드 필름, LCP(액정 폴리머) 필름, 불소 수지 등을 사용할 수 있다. 또한, LCP(액정 폴리머) 필름이나 불소 수지 필름을 이용한 경우, 폴리이미드 필름을 이용한 경우보다도, 상기 필름과 표면 처리 동박과의 박리 강도가 작아지는 경향이 있다. 따라서, LCP(액정 폴리머) 필름이나 불소 수지 필름을 이용한 경우에는, 구리 회로를 형성한 후, 구리 회로를 커버 레이로 덮어서, 상기 필름과 구리 회로가 잘 박리되지 않도록 하고, 박리 강도의 저하에 따른 상기 필름과 구리 회로의 박리를 방지할 수 있다.The resin substrate is not particularly limited as long as it has properties applicable to a printed wiring board and the like. For example, a paper base phenol resin, a paper base epoxy resin, a synthetic fiber base epoxy resin, A polyester film, a polyimide film, an LCP (liquid crystal polymer) film, a fluororesin, or the like can be used for the FPC, and an epoxy resin, a glass / glass nonwoven fabric composite base epoxy resin and a glass cloth base epoxy resin. Further, when an LCP (liquid crystal polymer) film or a fluororesin film is used, the peeling strength between the film and the surface-treated copper foil tends to be smaller than that when a polyimide film is used. Therefore, when a LCP (liquid crystal polymer) film or a fluororesin film is used, after forming a copper circuit, the copper circuit is covered with a coverlay so that the film and the copper circuit do not peel off easily, Peeling of the film and the copper circuit can be prevented.

[실시예][Example]

이하, 실시예 및 비교예에 기초해서 설명한다. 또한, 본 실시예는 어디까지나 일례이며, 이 예로만 제한되는 것은 아니다. 즉, 본 발명에 포함되는 다른 형태 또는 변형을 포함하는 것이다.The following is a description based on examples and comparative examples. Note that this embodiment is merely an example, and the present invention is not limited to this example. That is, the present invention includes other forms or modifications included in the present invention.

실시예 1~2, 4~6, 9~16 및 비교예 1~2, 4, 6~7의 원박(原箔)에는, 두께 12㎛의 표준 압연 동박 TPC(JIS H3100 C1100로 규격되어 있는 터프 피치동, JX금속제, 표면의 10점 평균 조도(Rz)=0.7㎛)를 사용했다. 실시예 3, 8 및 비교예 3, 5의 원박에는, 두께 12㎛의 전해 동박(JX금속제 HLP박, 석출면(M면) 표면의 10점 평균 조도(Rz)=0.7㎛)를 사용하여 석출면(M면)에 표면 처리층을 마련했다.(Original foil) of Examples 1 to 2, 4 to 6, 9 to 16, and Comparative Examples 1 to 2, 4 and 6 to 7 was coated with a standard rolled copper foil TPC (tough Pitch copper, JX metal, 10-point average roughness (Rz) of the surface = 0.7 mu m) was used. Electrodeposited copper foil (JX metal HLP foil, 10-point average roughness (Rz) on the surface of the precipitated surface (M plane) = 0.7 탆) having a thickness of 12 탆 was applied to the raw foils of Examples 3 and 8 and Comparative Examples 3 and 5, A surface treatment layer was provided on the surface (M side).

또한, 실시예 7 및 비교예 8의 원박에는 이하의 방법으로 제조한 캐리어 부착 동박을 이용했다.The carrier foil of Example 7 and Comparative Example 8 was a copper foil with a carrier prepared by the following method.

실시예 7은, 두께 18㎛의 전해 동박(JX금속제 JTC박)을 캐리어로 준비하고, 비교예 8에 대해서는 상술한 두께 18㎛의 표준 압연 동박 TPC를 캐리어로 준비했다. 그리고 하기 조건으로 캐리어의 표면에 중간층을 형성하여, 중간층의 표면에 극박 구리층을 형성했다. 또한, 캐리어가 전해 동박인 경우에는 광택면(S면)에 중간층을 형성했다.In Example 7, an electrolytic copper foil having a thickness of 18 占 퐉 (JX foil made of JX metal) was prepared as a carrier, and for Comparative Example 8, a standard rolled copper foil TPC having a thickness of 18 占 퐉 as described above was prepared as a carrier. An intermediate layer was formed on the surface of the carrier under the following conditions to form a very thin copper layer on the surface of the intermediate layer. When the carrier was an electrolytic copper foil, an intermediate layer was formed on the glossy surface (S side).

·실시예 7, 비교예 8Example 7, Comparative Example 8

<중간층><Middle layer>

(1) Ni층(Ni 도금)(1) Ni layer (Ni plating)

캐리어에 대해서, 이하의 조건으로 롤투롤형의 연속 도금 라인에 상기 도금을 함으로써 1000㎍/d㎡ 부착량의 Ni층을 형성했다. 구체적인 도금 조건을 이하에 기재한다.The carrier was plated on a continuous plating line of the roll-to-roll type under the following conditions to form an Ni layer having an adhesion amount of 1000 μg / dm 2. Specific plating conditions will be described below.

황산 니켈:270~280g/LNickel sulfate: 270-280 g / L

염화 니켈:35~45g/LNickel chloride: 35 to 45 g / L

초산 니켈:10~20g/LNickel acetate: 10 to 20 g / L

붕산:30~40g/LBoric acid: 30 to 40 g / L

광택제:사카린, 부틴디올 등Polishing agents: saccharin, butynediol, etc.

도데실 황산 나트륨:55~75ppmSodium dodecyl sulfate: 55 to 75 ppm

pH:4~6pH: 4 to 6

액온:55~65℃Solution temperature: 55 ~ 65 ℃

전류 밀도:10A/d㎡Current density: 10 A / dm 2

(2) Cr층(전해 크로메이트 처리)(2) Cr layer (electrolytic chromate treatment)

그 다음, (1)에서 형성한 Ni층 표면을 수세 및 산세한 후, 계속해서 롤투롤형의 연속 도금 라인상에서 Ni층 위에 11㎍/d㎡ 부착량의 Cr층을 이하의 조건으로 전해 크로메이트 처리하여 부착시켰다.Then, the surface of the Ni layer formed in (1) was washed with water and pickled, and then a Cr layer having an adhesion amount of 11 μg / dm 2 on the Ni layer was electrolytically subjected to chromate treatment under the following conditions on a continuous roll- .

중크롬산 칼륨 1~10g/L, 아연 0g/L1 to 10 g / L of potassium dichromate, 0 g / L of zinc

pH:7~10pH: 7 ~ 10

액온:40~60℃Solution temperature: 40 to 60 ° C

전류 밀도:2A/d㎡Current density: 2A / dm 2

<극박 구리층><Ultra-thin copper layer>

그 다음, (2)에서 형성한 Cr층 표면을 수세 및 산세한 후, 계속해서 롤투롤형의 연속 도금 라인상에서, Cr층 위에 두께 1.5㎛의 극박 구리층을 이하의 조건으로 전기 도금하여 형성하고, 캐리어 부착 동박을 제작했다.Subsequently, the surface of the Cr layer formed in (2) was washed with water and pickled. Subsequently, an extremely thin copper layer having a thickness of 1.5 탆 was formed on the Cr layer by electroplating under the following conditions on a roll- To prepare a copper foil with a carrier.

구리 농도:90~110g/LCopper concentration: 90 ~ 110g / L

황산 농도:90~110g/LSulfuric acid concentration: 90 to 110 g / L

염화물 이온 농도:50~90ppmChloride ion concentration: 50 to 90 ppm

레벨링제 1(비스(3 술포프로필)디설파이드):10~30ppmLeveling agent 1 (bis (3-sulfopropyl) disulfide): 10 to 30 ppm

레벨링제 2(아민 화합물):10~30ppmLeveling agent 2 (amine compound): 10 to 30 ppm

또한, 레벨링제 2로서 하기 아민 화합물을 이용했다.Further, the following amine compounds were used as the leveling agent 2.

[화학식 2](2)

Figure pat00002
Figure pat00002

(상기 화학식 중, R1 및 R2는 히드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1군으로부터 선택되는 것이다.)Wherein R 1 and R 2 are selected from the group consisting of a hydroxyalkyl group, an ether group, an aryl group, an aromatic substituted alkyl group, an unsaturated hydrocarbon group and an alkyl group.

전해액 온도:50~80℃Electrolyte temperature: 50 ~ 80 ℃

전류 밀도:100A/d㎡Current density: 100 A / dm 2

전해액 선속:1.5~5 m/secElectrolyte flux: 1.5 to 5 m / sec

계속해서, 압연 동박, 전해 동박 또는 캐리어 부착 동박의 극박 구리층 표면에, 표 1~3에 나타내는 조건 범위에서 1차 입자층 또는, 1차 입자층 및 2차 입자층을 형성했다. 표 1의 1차 입자 전류 조건란에 전류 조건, 쿨롱양이 2개 기재되어 있는 예는, 왼쪽에 기재되어 있는 조건으로 도금을 실시한 후에, 오른쪽에 기재되어 있는 조건으로 추가로 도금을 실시한 것을 의미한다. 예를 들면, 실시예 1의 1차 입자 전류 조건란에는 「(50A/d㎡, 65As/d㎡)+(8A/d㎡, 16As/d㎡)」으로 기재되어 있지만, 이는 1차 입자를 형성하는 전류 밀도를 50A/d㎡, 쿨롱양을 65As/d㎡로 도금을 실시한 후에, 추가로 1차 입자를 형성하는 전류 밀도를 8A/d㎡, 쿨롱양을 16As/d㎡로 하여 도금을 실시한 것을 나타낸다.Subsequently, a primary particle layer, a primary particle layer and a secondary particle layer were formed on the surface of the ultra-thin copper layer of the rolled copper foil, the electrolytic copper foil or the carrier-coated copper foil under the conditions shown in Tables 1 to 3. An example in which two current conditions and a coulomb amount are described in the primary particle current condition column in Table 1 means that plating is performed under the conditions described on the left side and then further plating is performed under the conditions described on the right side . For example, in the primary particle current condition column of Example 1, "(50 A / dm 2, 65 As / dm 2) + (8 A / dm 2, 16 As / dm 2)" is described, And a current density of 50 A / dm &lt; 2 &gt; and a coulomb amount of 65 As / dm &lt; 2 &gt;, plating was performed with a current density of 8 A / dm & .

계속해서, 1차 입자층 위에, 또는 2차 입자층이 형성되어 있는 것은 2차 입자층 위에, 표 1, 4에 나타내는 조건 범위에서 피복 도금을 형성했다. 또한, 피복 도금 란에 복수의 처리를 실시한 것이 기재되어 있는 경우에는, 왼쪽 처리로부터 순서대로 실시한 것을 의미한다. 예를 들면, 실시예 2에서 표 1에 「피복 도금 조건(표 4가 피복 도금액)」의 란에 「(2) Ni-Mo+(1) Zn-Cr」라고 기재되어 있고, 「피복 도금 통전 시간(초)」의 란에 「(2) 0.17, (1) 1.0」이라고 기재되어 있다. 이것은 실시예 2에서, 피복 도금을 표 4의 (2) Ni-Mo 도금, (1) Zn-Cr 도금의 순서로 실시하고, 그 통전 시간을 각각 (2) Ni-Mo 도금은 0.17초, (1) Zn-Cr 도금은 1.0초로 한 것을 의미한다.Subsequently, coated plating was formed on the primary particle layer or on the secondary particle layer in which the secondary particle layer was formed under the conditions shown in Tables 1 and 4. Further, in the case where a plurality of treatments are described in the coating plating field, it means that the treatments are carried out in order from the left-hand side. For example, in Example 2, "(2) Ni-Mo + (1) Zn-Cr" is described in the column of "Coating Plating Conditions (Table 4 is Coating Plating Solution)" in Table 1, (2) 0.17, (1) 1.0 &quot; is written in the column of &quot; (2) (2) Ni-Mo plating, and (1) Zn-Cr plating in Table 4 were carried out in the same manner as in Example 2, 1) Zn-Cr plating means 1.0 second.

<1차 입자층 및 2차 입자층 및 피복 도금 이외의 표면 처리층><Surface treatment layer other than primary particle layer and secondary particle layer and coated plating>

피복 도금 형성 후, 실시예 3, 5, 비교예 6에 대해서는 이하의 전해 크로메이트 처리를 실시했다. 그 이외의 실시예, 비교예에 대해서는 이하의 전해 크로메이트 처리를 실시하지 않았다.After the coating plating was formed, the following electrolytic chromate treatment was carried out for Examples 3 and 5 and Comparative Example 6. In the other Examples and Comparative Examples, the following electrolytic chromate treatment was not carried out.

·전해 크로메이트 처리· Electrolytic chromate treatment

액 조성:중크롬산 칼륨 1~1g/LLiquid composition: Potassium dichromate 1 ~ 1 g / L

액온:40~60℃Solution temperature: 40 to 60 ° C

pH:0.5~10pH: 0.5 to 10

전류 밀도:0.01~2.6A/d㎡Current density: 0.01 to 2.6 A / dm 2

통전 시간:0.05~30초Energization time: 0.05 to 30 seconds

그 후, 실시예 3~5, 10에 대해서 이하의 디아미노 실란을 이용한 실란 커플링 처리를 실시했다.Thereafter, Examples 3 to 5 and 10 were subjected to silane coupling treatment using the following diamino silane.

·실란 커플링 처리· Silane coupling treatment

실란 커플링제:N-2-(아미노에틸)-3-아미노프로필트리메톡시실란Silane coupling agent: N-2- (aminoethyl) -3-aminopropyltrimethoxysilane

실란 커플링제 농도:0.5~1.5vol%Silane coupling agent concentration: 0.5 to 1.5 vol%

처리 온도:20~70℃Processing temperature: 20 ~ 70 ℃

처리 시간:0.5~5초Processing time: 0.5 to 5 seconds

(10점 평균 조도(Rz)의 측정)(Measurement of ten-point average roughness (Rz)) [

조화 처리층측 표면의 표면 조도(Rz, 10점 평균 조도)를 JIS B0601-1982에 준거하여 주식회사 코사카 연구소제 접촉 조도계 Surfcorder SE-3 C촉침식 조도계를 이용해서 측정했다. Rz를 임의로 10개소 측정하여, 그 Rz의 10개소의 평균값을 Rz의 값으로 했다.The surface roughness (Rz, 10-point average roughness) of the surface of the roughened layer was measured using a contact roughness meter Surfcorder SE-3 C contact-type roughness meter manufactured by Kosaka Laboratory Co., Ltd. in accordance with JIS B0601-1982. Rz was arbitrarily measured at 10 points, and the average value of the 10 points of Rz was set as the value of Rz.

(전송 손실의 측정)(Measurement of transmission loss)

각 샘플에 대해서, 액정 폴리머 수지 기판(주식회사 쿠라레제 Vecstar CTZ-두께 50㎛, 히드록시 안식향산(에스테르)과 히드록시 나프토산(에스테르)의 공중합체인 수지)과 첩합한 후, 에칭으로 특성 임피던스가 50Ω가 되도록 마이크로 스트립 선로를 형성하고, HP사제의 네트워크 분석기 N5247A를 이용하여 투과 계수를 측정해서, 주파수 20GHz에서의 전송 손실을 구했다. 주파수 20GHz에서의 전송 손실의 평가로, 4.0dB/10cm 이하를 ○, 4.1dB/10cm 이상을 ×로 했다.Each sample was applied to a liquid crystal polymer resin substrate (Vecstar CTZ manufactured by Kuraray Co., Ltd., thickness: 50 mu m, resin which is a copolymer of hydroxybenzoic acid (ester) and hydroxynaphthoic acid (ester)) and then subjected to etching so that the characteristic impedance was 50 , And the transmission coefficient was measured using a network analyzer N5247A manufactured by HP to determine a transmission loss at a frequency of 20 GHz. As a result of evaluation of the transmission loss at a frequency of 20 GHz, 4.0 dB / 10 cm or less was rated as O, and 4.1 dB / 10 cm or more was rated as x.

(박리 강도의 측정)(Measurement of peel strength)

동박의 표면 처리면과 표 2에 기재한 수지 기판을 열프레스로 붙여서 동장 적층판을 제작하고, 일반적인 염화구리 회로 에칭액을 사용하여 10mm 폭의 회로를 제작하여, 동박을 기판으로부터 박리하여 90° 방향으로 잡아당기면서 초기 박리 강도를 측정했다. 또한, 제작한 회로를 180℃의 대기하 오븐에 투입하고, 10일 후에 꺼내어, 정상 상태 박리와 동일하게 90° 방향으로 잡아당기면서, 가열 후의 박리 강도를 측정했다. 박리 강도의 평가는, 초기 박리 강도가 0.5kg/cm 이상이고, 가열 후 박리 강도가 0.3kg/cm 이상인 경우를 ○, 초기 박리 강도가 0.5kg/cm 미만 혹은 가열 후 박리 강도가 0.3kg/cm 미만인 경우를 ×로 했다.The surface-treated surface of the copper foil and the resin substrate described in Table 2 were bonded by a hot press to produce a copper clad laminate. A 10 mm wide circuit was fabricated by using a general copper chloride circuit etchant. The initial peel strength was measured while pulling. The produced circuit was put in an oven under the atmosphere of 180 ° C, taken out after 10 days, and pulled out in the same 90 ° direction as in the steady state peeling, and the peel strength after heating was measured. The evaluation of the peel strength was evaluated as: when the initial peel strength was 0.5 kg / cm or more and the peel strength after heating was 0.3 kg / cm or more, the initial peel strength was 0.5 kg / cm or less or the peel strength after heating was 0.3 kg / &Lt; / RTI &gt;

또한, 표 2에 기재한 적층 수지에 대해서, 「LCP」는 액정 폴리머이고, 「저유전 PI」는 저유전 폴리이미드이며, 「PTFE」는 폴리 테트라 플루오르 에틸렌이다.For the laminated resin described in Table 2, "LCP" is a liquid crystal polymer, "Low dielectric constant PI" is a low dielectric constant polyimide, and "PTFE" is polytetrafluoroethylene.

액정 폴리머에는 히드록시 안식향산(에스테르)과 히드록시 나프토산(에스테르)의 공중합체인 액정 폴리머 수지인 쿠라레 사제 vecstor CT-Z를 이용했다.As the liquid crystal polymer, vecstor CT-Z manufactured by Kuraray Co., Ltd., a liquid crystal polymer resin which is a copolymer of hydroxybenzoic acid (ester) and hydroxynaphthoic acid (ester) was used.

저유전 폴리이미드에는, 유전 탄젠트의 값이 0.002인 폴리이미드를 이용했다. 또한, 본 명세서에서는 유전 탄젠트의 값이 0.01 이하인 폴리이미드를 저유전 폴리이미드라고 한다. 유전 탄젠트는, 일반 사단법인 일본 전자 회로 공업회의 「프린트 배선판용 동장 적층판 시험 방법 비유전률 및 유전 탄젠트」 JPCA-TM001-2007에 기재되어 있는 트리 플레이트 공진기법에 의해 측정 가능하다.For the low-dielectric polyimide, polyimide having a dielectric tangent value of 0.002 was used. In the present specification, a polyimide having a dielectric tangent value of 0.01 or less is referred to as a low dielectric polyimide. The dielectric tangent can be measured by the triple plate resonance technique described in JPCA-TM001-2007, "Permittivity and dielectric tangent of test method for copper clad laminate for printed circuit boards", Japan Electronics and Information Technology Association.

또한, 상술한 동박과 수지 기판의 열프레스 조건은 이하와 같이 했다.The heat press conditions of the above-described copper foil and resin substrate were as follows.

액정 폴리머를 수지 기판으로 한 경우:압력 3.5MPa, 가열 온도 300℃, 가열 시간 10분간When the liquid crystal polymer is a resin substrate: pressure 3.5 MPa, heating temperature 300 DEG C, heating time 10 minutes

저유전 폴리이미드를 수지 기판으로 한 경우:압력 4MPa, 가열 온도 360℃, 가열 시간 5분간When the low-dielectric-constant polyimide is a resin substrate: pressure 4 MPa, heating temperature 360 DEG C, heating time 5 minutes

폴리 테트라 플루오르 에틸렌을 수지 기판으로 한 경우:압력 5MPa, 가열 온도 350℃, 가열 시간 30분간When polytetrafluoroethylene is used as the resin substrate: pressure 5 MPa, heating temperature 350 DEG C, heating time 30 minutes

상술한 수지 기재의 두께는 50㎛이다.The thickness of the above-mentioned resin base material is 50 mu m.

상기 제조 조건 및 평가 결과를 표 1~4에 나타낸다.The production conditions and evaluation results are shown in Tables 1 to 4.

[표 1][Table 1]

Figure pat00003
Figure pat00003

[표 2][Table 2]

Figure pat00004
Figure pat00004

[표 3][Table 3]

Figure pat00005
Figure pat00005

[표 4][Table 4]

Figure pat00006
Figure pat00006

(평가 결과)(Evaluation results)

실시예 1~16은, 모두 전송 손실이 양호하게 억제되고, 박리 강도도 양호했다.In all of Examples 1 to 16, the transmission loss was satisfactorily suppressed, and the peel strength was good.

비교예 1, 6은, 표면 처리층에서의 Zn의 부착량이 150㎍/d㎡ 미만이고, 또 표면 처리층에서의 Zn 및 Mo의 합계 부착량이 200㎍/d㎡ 미만이며, 박리 강도가 불량이었다.In Comparative Examples 1 and 6, the adhesion amount of Zn in the surface treatment layer was less than 150 占 퐂 / dm2, the total adhesion amount of Zn and Mo in the surface treatment layer was less than 200 占 퐂 / dm2, and the peel strength was poor .

비교예 2는, 표면 처리층에서의 Co의 부착량이 3000㎍/d㎡ 초과였기 때문에 전송 손실이 불량이었다.In Comparative Example 2, the transfer loss was inferior because the amount of Co deposited on the surface treated layer was more than 3000 占 퐂 / dm2.

비교예 3, 8은, 표면 처리층 최표면의 10점 평균 조도(Rz)가 1.5㎛ 초과였기 때문에, 전송 손실이 불량이었다.In Comparative Examples 3 and 8, the transmission loss was poor because the 10-point average roughness (Rz) of the outermost surface treatment layer was more than 1.5 탆.

비교예 4는, 1차 입자층 및 2차 입자층을 형성하지 않고, 박리 강도가 불량이었다.In Comparative Example 4, the primary particle layer and the secondary particle layer were not formed, and the peel strength was poor.

비교예 5는, 표면 처리층에서의 Zn의 부착량이 150㎍/d㎡ 미만이고, 또 Zn 및 Mo의 합계 부착량이 200㎍/d㎡ 미만이며, 또 표면 처리층 최표면의 10점 평균 조도(Rz)가 1.5㎛ 초과였기 때문에, 전송 손실 및 박리 강도가 불량이었다.In Comparative Example 5, the adhesion amount of Zn in the surface treatment layer was less than 150 占 퐂 / dm2, the total deposition amount of Zn and Mo was less than 200 占 퐂 / dm2, and the 10 point average roughness Rz) was more than 1.5 占 퐉, the transmission loss and the peel strength were poor.

 비교예 7은, 표면 처리층에 Ni을 포함하고 있지만, 상기 Ni의 부착량이 800㎍/d㎡를 초과했기 때문에, 전송 손실이 불량이었다.In Comparative Example 7, although the surface treatment layer contained Ni, the transmission loss was poor because the adhesion amount of Ni exceeded 800 占 퐂 / dm2.

Claims (36)

적어도 한쪽 면에 표면 처리층을 가지고,
상기 표면 처리층은 1차 입자층을 가지거나, 또는 1차 입자층과 2차 입자층을 가지며,
상기 표면 처리층에서의 Zn의 부착량이 150㎍/d㎡ 이상이고,
상기 표면 처리층은 Ni을 포함하지 않거나, 또는 Ni의 부착량은 800㎍/d㎡ 이하이며,
상기 표면 처리층은 Co를 포함하지 않거나, 또는 Co의 부착량은 3000㎍/d㎡ 이하이고,
상기 표면 처리층 최표면의 10점 평균 조도(Rz)가 1.5㎛ 이하인, 표면 처리 동박.
A surface treatment layer on at least one side,
Wherein the surface treatment layer has a primary particle layer or a primary particle layer and a secondary particle layer,
The adhesion amount of Zn in the surface treatment layer is 150 占 퐂 / dm2 or more,
The surface treatment layer does not contain Ni or the adhesion amount of Ni is 800 占 퐂 / dm2 or less,
Wherein the surface treatment layer does not contain Co, or the coating amount of Co is 3000 占 퐂 / dm2 or less,
Wherein the 10-point average roughness (Rz) of the outermost surface of the surface treatment layer is 1.5 占 퐉 or less.
적어도 한쪽 면에 표면 처리층을 가지고,
상기 표면 처리층은 1차 입자층을 가지거나, 또는 1차 입자층과 2차 입자층을 가지며,
상기 표면 처리층은 Zn 및 Mo를 포함하고,
상기 표면 처리층에서의 Zn 및 Mo의 합계 부착량이 200㎍/d㎡ 이상이며,
상기 표면 처리층은 Ni을 포함하지 않거나, 또는 Ni의 부착량은 800㎍/d㎡ 이하이고,
상기 표면 처리층은 Co를 포함하지 않거나, 또는 Co의 부착량은 3000㎍/d㎡ 이하이며,
상기 표면 처리층 최표면의 10점 평균 조도(Rz)가 1.5㎛ 이하인, 표면 처리 동박.
A surface treatment layer on at least one side,
Wherein the surface treatment layer has a primary particle layer or a primary particle layer and a secondary particle layer,
Wherein the surface treatment layer comprises Zn and Mo,
The total deposition amount of Zn and Mo in the surface treatment layer is 200 占 퐂 / dm2 or more,
The surface treatment layer does not contain Ni, or the adhesion amount of Ni is 800 占 퐂 / dm2 or less,
The surface treatment layer does not contain Co, or the amount of deposited Co is 3000 占 퐂 / dm2 or less,
Wherein the 10-point average roughness (Rz) of the outermost surface of the surface treatment layer is 1.5 占 퐉 or less.
제1항 또는 제2항에 있어서,
상기 표면 처리층에서의 Zn의 부착량은 165㎍/d㎡ 이상인 표면 처리 동박.
3. The method according to claim 1 or 2,
Wherein the amount of Zn deposited on the surface treatment layer is 165 占 퐂 / dm2 or more.
제1항 또는 제2항에 있어서,
상기 표면 처리층에서의 Zn의 부착량은 180㎍/d㎡ 이상인 표면 처리 동박.
3. The method according to claim 1 or 2,
Wherein the adhesion amount of Zn in the surface treatment layer is 180 占 퐂 / dm2 or more.
제1항 또는 제2항에 있어서,
상기 표면 처리층에서의 Zn의 부착량은 200㎍/d㎡ 이상인 표면 처리 동박.
3. The method according to claim 1 or 2,
Wherein the amount of Zn deposited on the surface treatment layer is 200 占 퐂 / dm2 or more.
제1항 또는 제2항에 있어서,
상기 표면 처리층에서의 Zn의 부착량은 250㎍/d㎡ 이상인 표면 처리 동박.
3. The method according to claim 1 or 2,
Wherein the adhesion amount of Zn in the surface treatment layer is 250 占 퐂 / dm2 or more.
제1항 또는 제2항에 있어서,
상기 표면 처리층에서의 Ni의 부착량은 750㎍/d㎡ 이하인 표면 처리 동박.
3. The method according to claim 1 or 2,
Wherein the adhesion amount of Ni in the surface treatment layer is 750 占 퐂 / dm2 or less.
제1항 또는 제2항에 있어서,
상기 표면 처리층에서의 Co의 부착량은 2790㎍/d㎡ 이하인 표면 처리 동박.
3. The method according to claim 1 or 2,
Wherein the amount of Co deposited in the surface treatment layer is 2790 占 퐂 / dm2 or less.
제1항 또는 제2항에 있어서,
상기 표면 처리층 최표면의 10점 평균 조도(Rz)가 1.0㎛ 이하인 표면 처리 동박.
3. The method according to claim 1 or 2,
Wherein a 10-point average roughness (Rz) of the outermost surface of the surface treatment layer is 1.0 占 퐉 or less.
제2항에 있어서,
상기 표면 처리층에서의 Zn 및 Mo의 합계 부착량이 340㎍/d㎡ 이상인 표면 처리 동박.
3. The method of claim 2,
Wherein the total deposition amount of Zn and Mo in the surface treatment layer is 340 占 퐂 / dm2 or more.
제1항 또는 제2항에 있어서,
상기 표면 처리층은 Co를 포함하는 표면 처리 동박.
3. The method according to claim 1 or 2,
Wherein the surface treatment layer comprises Co.
제1항 또는 제2항에 있어서,
상기 표면 처리층은 Ni을 포함하는 표면 처리 동박.
3. The method according to claim 1 or 2,
Wherein the surface treatment layer comprises Ni.
제1항 또는 제2항에 있어서,
상기 표면 처리층은 Co 및 Ni을 포함하고,
상기 표면 처리층에서의 Co 및 Ni의 합계 부착량이 3500㎍/d㎡ 이하인 표면 처리 동박.
3. The method according to claim 1 or 2,
Wherein the surface treatment layer comprises Co and Ni,
Wherein the total deposition amount of Co and Ni in the surface treatment layer is 3500 占 퐂 / dm2 or less.
제1항 또는 제2항에 있어서,
양쪽 면에 상기 표면 처리층을 가지는 표면 처리 동박.
3. The method according to claim 1 or 2,
A surface-treated copper foil having the surface treatment layer on both sides.
제1항 또는 제2항에 있어서,
이하의 (D)~(K) 중 어느 1개 또는 2개 또는 3개 또는 4개 또는 5개 또는 6개 또는 7개 또는 8개를 만족하는 표면 처리 동박.
(D) 상기 표면 처리층에서의 Zn의 부착량은 이하 중 어느 1개를 만족한다,
·165㎍/d㎡ 이상이다
·180㎍/d㎡ 이상이다
·200㎍/d㎡ 이상이다
·250㎍/d㎡ 이상이다
·270㎍/d㎡ 이상이다
·280㎍/d㎡ 이상이다
·290㎍/d㎡ 이상이다
(E) 상기 표면 처리층은 Zn 및 Mo를 포함하고, 상기 표면 처리층에서의 Zn 및 Mo의 합계 부착량은 이하 중 어느 1개를 만족한다,
·340㎍/d㎡ 이상이다
·360㎍/d㎡ 이상이다
·400㎍/d㎡ 이상이다
·420㎍/d㎡ 이상이다
·460㎍/d㎡ 이상이다
·500㎍/d㎡ 이상이다
(F) 상기 표면 처리층에서의 Ni의 부착량은 750㎍/d㎡ 이하이다,
(G) 상기 표면 처리층에서의 Co의 부착량은 2790㎍/d㎡ 이하이다,
(H) 상기 표면 처리층 최표면의 10점 평균 조도(Rz)가 1.0㎛ 이하이다
(I) 상기 표면 처리층은 Co를 포함한다
(J) 상기 표면 처리층은 Ni을 포함한다
(K) 상기 표면 처리층은 Co 및 Ni을 포함한다,
상기 표면 처리층에서의 Co 및 Ni의 합계 부착량이 3500㎍/d㎡ 이하이다
3. The method according to claim 1 or 2,
A surface-treated copper foil satisfying any one or two or three or four or five or six or seven or eight of the following (D) to (K).
(D) The adhesion amount of Zn in the surface treatment layer satisfies any one of the following,
· Greater than or equal to 165 μg / dm 2
≥ 180 μg / dm 2
More than 200 μg / dm 2
≥ 250 μg / dm 2
· Greater than 270 μg / dm 2
≥ 280 μg / dm 2
· Greater than 290 μg / dm 2
(E) the surface treatment layer contains Zn and Mo, and the total deposition amount of Zn and Mo in the surface treatment layer satisfies any one of the following:
More than 340 μg / dm 2
· Greater than 360 μg / dm 2
More than 400 μg / dm 2
· More than 420 μg / dm 2
More than 460 μg / dm 2
More than 500 μg / dm 2
(F) The adhesion amount of Ni in the surface treatment layer is 750 占 퐂 / dm2 or less,
(G) The adhesion amount of Co in the surface treatment layer is 2790 占 퐂 / dm2 or less,
(H) The 10-point average roughness (Rz) of the outermost surface of the surface treatment layer is 1.0 탆 or less
(I) The surface treatment layer includes Co
(J) the surface treatment layer contains Ni
(K) the surface treatment layer comprises Co and Ni,
The total deposition amount of Co and Ni in the surface treatment layer is 3500 占 퐂 / dm2 or less
제1항 또는 제2항에 있어서,
상기 표면 처리 동박을 상기 표면 처리층측으로부터 수지와 적층하고, 상기 표면 처리 동박을 에칭하여 10mm 폭의 회로를 작성한 후에, 상기 수지로부터 상기 회로를 90° 방향으로 박리할 때의 박리 강도가 0.5kg/cm 이상이며,
상기 수지 및 상기 적층의 조건은 이하의 (1)~(3) 중 어느 1개 또는 2개 또는 3개인, 표면 처리 동박.
(1) 수지:히드록시 안식향산과 히드록시 나프토산의 공중합체인 액정 폴리머 수지, 두께 50㎛
   적층 조건:압력 3.5MPa, 가열 온도 300℃, 가열 시간 10분간
(2) 수지:저유전 폴리이미드 수지, 두께 50㎛
   적층 조건:압력 4MPa, 가열 온도 360℃, 가열 시간 5분간
(3) 수지:폴리 테트라 플루오르 에틸렌, 두께 50㎛
   적층 조건:압력 5MPa, 가열 온도 350℃, 가열 시간 30분간
3. The method according to claim 1 or 2,
Treating the surface-treated copper foil with a resin from the surface-treated layer side, etching the surface-treated copper foil to prepare a circuit having a width of 10 mm, and then peeling the circuit from the resin in the 90 占 direction, cm,
The conditions of the resin and the lamination are any one, two or three of the following (1) to (3), the surface-treated copper foil.
(1) Resin: liquid crystal polymer resin which is a copolymer of hydroxybenzoic acid and hydroxynaphthoic acid, thickness 50 m
Lamination conditions: pressure 3.5 MPa, heating temperature 300 DEG C, heating time 10 minutes
(2) Resin: low dielectric polyimide resin, thickness 50 m
Lamination conditions: pressure 4 MPa, heating temperature 360 DEG C, heating time 5 minutes
(3) Resin: polytetrafluoroethylene, thickness 50 탆
Lamination conditions: pressure 5 MPa, heating temperature 350 DEG C, heating time 30 minutes
제16항에 있어서,
상기 박리 강도가 0.7kg/cm 이상인 표면 처리 동박.
17. The method of claim 16,
Wherein the peel strength is 0.7 kg / cm or more.
제1항 또는 제2항에 있어서,
상기 표면 처리 동박을 상기 표면 처리층측으로부터 수지와 적층하고, 상기 표면 처리 동박을 에칭하여 10mm 폭의 회로를 작성하여, 상기 회로를 대기하에서 180℃에서 10일간 가열한 후에, 상기 수지로부터 상기 회로를 90° 방향으로 박리할 때의 박리 강도가 0.4kg/cm 이상이며,
상기 수지 및 상기 적층의 조건은 이하의 (1)~(3) 중 어느 1개 또는 2개 또는 3개인, 표면 처리 동박.
(1) 수지:히드록시 안식향산과 히드록시 나프토산의 공중합체인 액정 폴리머 수지, 두께 50㎛
   적층 조건:압력 3.5MPa, 가열 온도 300℃, 가열 시간 10분간
(2) 수지:저유전 폴리이미드 수지, 두께 50㎛
   적층 조건:압력 4MPa, 가열 온도 360℃, 가열 시간 5분간
(3) 수지:폴리 테트라 플루오르 에틸렌, 두께 50㎛
   적층 조건:압력 5MPa, 가열 온도 350℃, 가열 시간 30분간
3. The method according to claim 1 or 2,
Treating the surface-treated copper foil with a resin from the surface-treated layer side, etching the surface-treated copper foil to prepare a circuit having a width of 10 mm, heating the circuit at 180 占 폚 for 10 days in the atmosphere, The peel strength when peeling in the 90 占 direction is 0.4 kg / cm or more,
The conditions of the resin and the lamination are any one, two or three of the following (1) to (3), the surface-treated copper foil.
(1) Resin: liquid crystal polymer resin which is a copolymer of hydroxybenzoic acid and hydroxynaphthoic acid, thickness 50 m
Lamination conditions: pressure 3.5 MPa, heating temperature 300 DEG C, heating time 10 minutes
(2) Resin: low dielectric polyimide resin, thickness 50 m
Lamination conditions: pressure 4 MPa, heating temperature 360 DEG C, heating time 5 minutes
(3) Resin: polytetrafluoroethylene, thickness 50 탆
Lamination conditions: pressure 5 MPa, heating temperature 350 DEG C, heating time 30 minutes
제18항에 있어서,
상기 표면 처리 동박을 상기 표면 처리층측으로부터 수지와 적층하고, 상기 표면 처리 동박을 에칭하여 10mm 폭의 회로를 작성하여, 상기 회로를 대기하에서 180℃에서 10일간 가열한 후에, 상기 수지로부터 상기 회로를 90° 방향으로 박리할 때의 박리 강도가 0.5kg/cm 이상이 되는 표면 처리 동박.
19. The method of claim 18,
Treating the surface-treated copper foil with a resin from the surface-treated layer side, etching the surface-treated copper foil to prepare a circuit having a width of 10 mm, heating the circuit at 180 占 폚 for 10 days in the atmosphere, And the peel strength when peeled in the 90 占 direction is 0.5 kg / cm or more.
제1항 또는 제2항에 있어서,
상기 표면 처리층은 상기 1차 입자층 또는 상기 2차 입자층 위에,
(A) Ni와 Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti로 이루어지는 군으로부터 선택된 1종 이상의 원소로 이루어지는 합금층, 및,
(B) 크로메이트 처리층
중에서 어느 하나, 또는 양쪽 모두를 가지는 표면 처리 동박.
3. The method according to claim 1 or 2,
Wherein the surface treatment layer is formed on the primary particle layer or the secondary particle layer,
(A) an alloy layer comprising Ni and at least one element selected from the group consisting of Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As and Ti,
(B) a chromate treatment layer
, Or both of them.
제1항 또는 제2항에 있어서,
상기 표면 처리층은 상기 1차 입자층 또는 상기 2차 입자층 위에,
이하의 (A) 및 (B) 중, 하나 또는 양쪽 모두, 및 (C)를 가지는 표면 처리 동박.
(A) Ni와 Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti로 이루어지는 군으로부터 선택된 1종 이상의 원소로 이루어지는 합금층
(B) 크로메이트 처리층
(C) 실란 커플링 처리층
3. The method according to claim 1 or 2,
Wherein the surface treatment layer is formed on the primary particle layer or the secondary particle layer,
A surface-treated copper foil having one or both of (A) and (B) below, and (C).
(A) an alloy layer comprising Ni and at least one element selected from the group consisting of Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn,
(B) a chromate treatment layer
(C) Silane coupling treatment layer
제1항 또는 제2항에 있어서,
상기 표면 처리층은 상기 1차 입자층 또는 상기 2차 입자층 위에,
Ni-Zn 합금층 및 크로메이트 처리층 중, 적어도 일방 또는 양쪽 모두를 가지는 표면 처리 동박.
3. The method according to claim 1 or 2,
Wherein the surface treatment layer is formed on the primary particle layer or the secondary particle layer,
A Ni-Zn alloy layer, and a chromate treatment layer.
제1항 또는 제2항에 있어서,
상기 표면 처리층은 상기 1차 입자층 또는 상기 2차 입자층 위에,
Ni-Zn 합금층 및 크로메이트 처리층 중, 적어도 일방 또는 양쪽 모두, 및 실란 커플링 처리층을 가지는 표면 처리 동박.
3. The method according to claim 1 or 2,
Wherein the surface treatment layer is formed on the primary particle layer or the secondary particle layer,
At least one or both of a Ni-Zn alloy layer and a chromate treatment layer, and a silane coupling treatment layer.
제1항 또는 제2항에 있어서,
고주파 회로 기판에 이용되는 표면 처리 동박.
3. The method according to claim 1 or 2,
Surface treated copper foil used for high frequency circuit boards.
제1항 또는 제2항에 기재된 표면 처리 동박의 상기 표면 처리층의 표면에 수지층을 구비하는 수지층 부착 표면 처리 동박.A resin-coated surface-treated copper foil having a resin layer on a surface of the surface-treated layer of the surface-treated copper foil according to claim 1 or 2. 캐리어의 적어도 한쪽 면에, 중간층, 극박 구리층을 가지고,
상기 극박 구리층이 제1항 또는 제2항에 기재된 표면 처리 동박 또는 제1항 또는 제2항에 기재된 표면 처리 동박의 상기 표면 처리층의 표면에 수지층을 구비하는 수지층 부착 표면 처리 동박인 캐리어 부착 동박.
An intermediate layer and a very thin copper layer on at least one side of the carrier,
Wherein the ultra-thin copper layer is a surface-treated copper foil according to any one of claims 1 to 3 or a surface-treated copper foil with a resin layer having a resin layer on the surface of the surface treatment layer of the surface- Copper with a carrier.
제1항 또는 제2항에 기재된 표면 처리 동박 또는 제1항 또는 제2항에 기재된 표면 처리 동박의 상기 표면 처리층의 표면에 수지층을 구비하는 수지층 부착 표면 처리 동박을 가지는, 적층체.A laminate having a surface-treated copper foil according to claim 1 or 2, or a surface-treated copper foil with a resin layer having a resin layer on a surface of the surface-treated layer of the surface-treated copper foil according to any one of claims 1 to 3. 제26항에 기재된 캐리어 부착 동박을 가지는, 적층체.A laminate having the copper foil with a carrier according to claim 26. 제26항에 기재된 캐리어 부착 동박과 수지를 포함하고,
상기 캐리어 부착 동박의 끝단면의 일부 또는 전부가 상기 수지에 의해 덮힌, 적층체.
A resin composition comprising the copper foil with a carrier according to claim 26 and a resin,
And a part or all of an end surface of the carrier-coated copper foil is covered with the resin.
2개의 제26항에 기재된 캐리어 부착 동박을 가지는, 적층체.26. A laminate having the two copper foils with a carrier according to claim 26. 이하의 (L)~(N) 중 어느 1개를 이용한 프린트 배선판의 제조 방법.
(L) 제1항 또는 제2항에 기재된 표면 처리 동박
(M) 제1항 또는 제2항에 기재된 표면 처리 동박의 상기 표면 처리층의 표면에 수지층을 구비하는 수지층 부착 표면 처리 동박
(N) 캐리어의 적어도 한쪽 면에, 중간층, 극박 구리층을 가지고, 상기 극박 구리층이 제1항 또는 제2항에 기재된 표면 처리 동박 또는 제1항 또는 제2항에 기재된 표면 처리 동박의 상기 표면 처리층의 표면에 수지층을 구비하는 수지층 부착 표면 처리 동박인 캐리어 부착 동박
A method for producing a printed wiring board using any one of (L) to (N) below.
(L) The surface-treated copper foil according to any one of claims 1 to 3,
(M) A resin-coated surface-treated copper foil having a resin layer on the surface of the surface-treated layer of the surface-treated copper foil according to any one of claims 1 to 3,
Treated copper foil according to any one of claims 1 to 3, or an intermediate layer and an ultra-thin copper layer on at least one surface of a carrier (N) A resin-coated copper foil having a resin layer on the surface of a surface treatment layer,
이하의 (L)~(N) 중 어느 1개와, 절연 기판을 준비하는 공정,
(L) 제1항 또는 제2항에 기재된 표면 처리 동박
(M) 제1항 또는 제2항에 기재된 표면 처리 동박의 상기 표면 처리층의 표면에 수지층을 구비하는 수지층 부착 표면 처리 동박
(N) 캐리어의 적어도 한쪽 면에, 중간층, 극박 구리층을 가지고, 상기 극박 구리층이 제1항 또는 제2항에 기재된 표면 처리 동박 또는 제1항 또는 제2항에 기재된 표면 처리 동박의 상기 표면 처리층의 표면에 수지층을 구비하는 수지층 부착 표면 처리 동박인 캐리어 부착 동박
이하의 (1)~(3) 중 어느 1개를 포함하는 동장 적층판을 형성하는 공정,
(1) 상기 표면 처리 동박과 상기 절연 기판을 적층하는 공정,
(2) 상기 수지층 부착 표면 처리 동박과 상기 절연 기판을 적층하는 공정,
(3) 상기 캐리어 부착 동박과 상기 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,
및,
세미애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 모디파이드 세미애디티브법 중 어느 한 방법에 따라서, 상기 동장 적층판을 사용하여 회로를 형성하는 공정
을 포함하는 프린트 배선판의 제조 방법.
(L) to (N) below, a step of preparing an insulating substrate,
(L) The surface-treated copper foil according to any one of claims 1 to 3,
(M) A resin-coated surface-treated copper foil having a resin layer on the surface of the surface-treated layer of the surface-treated copper foil according to any one of claims 1 to 3,
Treated copper foil according to any one of claims 1 to 3, or an intermediate layer and an ultra-thin copper layer on at least one surface of a carrier (N) A resin-coated copper foil having a resin layer on the surface of a surface treatment layer,
A process for producing a copper clad laminate comprising any one of the following (1) to (3)
(1) a step of laminating the surface-treated copper foil and the insulating substrate,
(2) a step of laminating the resin-layer-adhered surface-treated copper foil and the insulating substrate,
(3) a step of peeling the carrier of the carrier-coated copper foil after the carrier-coated copper foil and the insulating substrate are laminated,
And
A step of forming a circuit using the copper clad laminate according to any one of the semi-additive method, the subtractive method, the partial additive method, and the modified semi additive method
Wherein the step of forming the printed wiring board comprises the steps of:
제1항 또는 제2항에 기재된 표면 처리 동박의 상기 표면 처리층측 표면에 회로를 형성하는 공정, 또는 캐리어의 적어도 한쪽 면에, 중간층, 극박 구리층을 가지고, 상기 극박 구리층이 제1항 또는 제2항에 기재된 표면 처리 동박인 캐리어 부착 동박의 상기 극박 구리층측 표면 혹은 상기 캐리어측 표면에 회로를 형성하는 공정,
상기 회로가 매몰하도록 상기 표면 처리 동박의 상기 표면 처리층측 표면, 또는 상기 캐리어 부착 동박의 상기 극박 구리층측 표면 혹은 상기 캐리어측 표면에 수지층을 형성하는 공정, 및,
상기 수지층을 형성한 후에 상기 표면 처리 동박을 제거함으로써, 또는 상기 캐리어 혹은 상기 극박 구리층을 박리시킨 후에 상기 극박 구리층 혹은 상기 캐리어를 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정
을 포함하는 프린트 배선판의 제조 방법.
A method for producing a copper foil, comprising the steps of: forming a circuit on the surface-treated layer side surface of the surface-treated copper foil according to claim 1 or 2; or a step of forming a circuit, an intermediate layer, Forming a circuit on the ultra thin copper layer side surface or the carrier side surface of the copper foil with a carrier, which is the surface treated copper foil according to claim 2,
Forming a resin layer on the surface treatment layer side surface of the surface treated copper foil or on the surface of the ultra thin copper layer side or the carrier side surface of the copper foil with a carrier so that the circuit is buried,
A step of exposing a circuit buried in the resin layer by removing the surface treated copper foil after forming the resin layer or removing the ultra thin copper layer or the carrier after peeling the carrier or the ultra thin copper layer,
Wherein the step of forming the printed wiring board comprises the steps of:
제26항에 기재된 캐리어 부착 동박의 상기 캐리어측 표면 또는 상기 극박 구리층측 표면과 수지 기판을 적층하는 공정,
상기 캐리어 부착 동박의 수지 기판과 적층한 측과는 반대측 표면에, 수지층과 회로를 마련하는 공정, 및,
상기 수지층 및 상기 회로를 형성한 후에, 상기 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정
을 포함하는 프린트 배선판의 제조 방법.
A step of laminating the carrier side surface of the copper foil with a carrier according to claim 26 or the surface of the ultra thin copper layer side and the resin substrate,
A step of providing a resin layer and a circuit on the surface of the carrier-coated copper foil opposite to the side laminated with the resin substrate,
A step of peeling the carrier or the ultra-thin copper layer from the carrier-adhered copper foil after the resin layer and the circuit are formed
Wherein the step of forming the printed wiring board comprises the steps of:
제28항에 기재된 적층체에 수지층과 회로를 마련하는 공정, 및,
상기 수지층 및 상기 회로를 형성한 후에, 상기 적층체를 구성하는 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정
을 포함하는 프린트 배선판의 제조 방법.
A step of providing a resin layer and a circuit in the laminate according to claim 28,
After the resin layer and the circuit are formed, a step of peeling the carrier or the ultra-thin copper layer from the copper-clad with a carrier constituting the laminate
Wherein the step of forming the printed wiring board comprises the steps of:
제31항에 기재된 방법으로 제조된 프린트 배선판을 이용한 전자기기의 제조 방법.A manufacturing method of an electronic device using a printed wiring board manufactured by the method according to claim 31.
KR1020170165727A 2016-12-05 2017-12-05 Surface treated copper foil, copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device KR20180064311A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016236250 2016-12-05
JPJP-P-2016-236250 2016-12-05
JP2017205410A JP7409760B2 (en) 2016-12-05 2017-10-24 Method for manufacturing surface-treated copper foil, copper foil with carrier, laminate, printed wiring board, and manufacturing method for electronic equipment
JPJP-P-2017-205410 2017-10-24

Publications (1)

Publication Number Publication Date
KR20180064311A true KR20180064311A (en) 2018-06-14

Family

ID=62565175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170165727A KR20180064311A (en) 2016-12-05 2017-12-05 Surface treated copper foil, copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device

Country Status (5)

Country Link
JP (2) JP7409760B2 (en)
KR (1) KR20180064311A (en)
MY (1) MY196755A (en)
PH (1) PH12017000346A1 (en)
TW (1) TWI705738B (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202005800A (en) 2018-07-18 2020-02-01 日商日立化成股份有限公司 Copper-clad laminate, printed wiring board, semiconductor package and method for producing copper-clad laminate
KR20210121048A (en) * 2019-01-30 2021-10-07 에이지씨 가부시키가이샤 A laminate and a method for manufacturing the same, a method for manufacturing a composite laminate, and a method for manufacturing a polymer film
JP7300976B2 (en) * 2019-12-13 2023-06-30 Jx金属株式会社 Surface treated copper foil, copper clad laminate and printed wiring board
JP2021095596A (en) * 2019-12-13 2021-06-24 Jx金属株式会社 Surface-treated copper foil, copper-clad laminate, and printed wiring board
US20230276579A1 (en) * 2020-07-16 2023-08-31 Mitsui Mining & Smelting Co., Ltd. Manufacturing methods for copper-clad laminate and printed wiring board
US20230276571A1 (en) * 2020-07-16 2023-08-31 Mitsui Mining & Smelting Co., Ltd. Copper-clad laminate plate and printed wiring board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004244656A (en) 2003-02-12 2004-09-02 Furukawa Techno Research Kk Copper foil which can deal with high-frequency application and method for manufacturing the same
JP4161304B2 (en) 2003-02-04 2008-10-08 古河サーキットフォイル株式会社 Metal foil for high frequency circuits
JP4704025B2 (en) 2004-12-21 2011-06-15 Jx日鉱日石金属株式会社 Roughening rolled copper foil for high frequency circuit and method for producing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW511408B (en) * 2000-09-18 2002-11-21 Nippon Denkai Kk Method of producing copper foil for fine wiring
CN1217564C (en) * 2001-05-14 2005-08-31 日本电解株式会社 Roughened copper foil and making method thereof
JP5885054B2 (en) 2010-04-06 2016-03-15 福田金属箔粉工業株式会社 A treated copper foil for a copper clad laminate, a copper clad laminate obtained by bonding the treated copper foil to an insulating resin substrate, and a printed wiring board using the copper clad laminate.
JP5654581B2 (en) * 2010-05-07 2015-01-14 Jx日鉱日石金属株式会社 Copper foil for printed circuit, copper-clad laminate, printed circuit board, printed circuit and electronic equipment
JP5204908B1 (en) 2012-03-26 2013-06-05 Jx日鉱日石金属株式会社 Copper foil with carrier, method for producing copper foil with carrier, copper foil with carrier for printed wiring board and printed wiring board
TWI592293B (en) * 2012-03-29 2017-07-21 Jx Nippon Mining & Metals Corp Surface treatment of copper foil
JP5362922B1 (en) 2012-10-12 2013-12-11 Jx日鉱日石金属株式会社 Surface-treated copper foil and laminate using the same
WO2014051123A1 (en) 2012-09-28 2014-04-03 Jx日鉱日石金属株式会社 Copper foil provided with carrier, and copper-clad laminate using said copper foil provided with carrier
JP5758033B2 (en) 2013-08-20 2015-08-05 Jx日鉱日石金属株式会社 Surface-treated copper foil, laminate using the same, printed wiring board, electronic device, and method for manufacturing printed wiring board
JP2015200026A (en) 2014-03-31 2015-11-12 Jx日鉱日石金属株式会社 Carrier-provided copper foil, printed wiring board, laminate, laminate sheet, electronic equipment and method of producing printed wiring board
JP6591766B2 (en) * 2014-04-24 2019-10-16 Jx金属株式会社 Copper foil with carrier, printed wiring board, laminate, electronic device and method for manufacturing printed wiring board
JP2015105440A (en) 2014-11-21 2015-06-08 Jx日鉱日石金属株式会社 Surface treated copper foil, laminate, printed wiring board, printed circuit board and electronic apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4161304B2 (en) 2003-02-04 2008-10-08 古河サーキットフォイル株式会社 Metal foil for high frequency circuits
JP2004244656A (en) 2003-02-12 2004-09-02 Furukawa Techno Research Kk Copper foil which can deal with high-frequency application and method for manufacturing the same
JP4704025B2 (en) 2004-12-21 2011-06-15 Jx日鉱日石金属株式会社 Roughening rolled copper foil for high frequency circuit and method for producing the same

Also Published As

Publication number Publication date
PH12017000346A1 (en) 2018-07-30
JP7409760B2 (en) 2024-01-09
TW201822597A (en) 2018-06-16
MY196755A (en) 2023-05-03
TWI705738B (en) 2020-09-21
JP2023037628A (en) 2023-03-15
JP2018090903A (en) 2018-06-14

Similar Documents

Publication Publication Date Title
KR101975086B1 (en) Copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
KR102126613B1 (en) Surface treated copper foil and laminate using the same, copper foil with carrier, printed wiring board, electronic device, and method for manufacturing printed wiring board
KR101907260B1 (en) Copper foil with carrier, laminate, method of manufacturing printed wiring board and method of manufacturing electronic device
KR101956428B1 (en) Copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
US10178775B2 (en) Copper foil provided with carrier, laminate, printed wiring board, and method for fabricating printed wiring board
KR101983883B1 (en) Copper foil with carrier, laminate, method for manufacturing printed wiring board and method for manufacturing electronic device
KR101907261B1 (en) Copper foil with carrier, laminate, method of manufacturing printed wiring board and method of manufacturing electronic device
US20180255646A1 (en) Surface-Treated Copper Foil, Copper Foil Having Carrier, Laminated Material, Method For Producing Printed Wiring Board, And Method For Producing Electronic Apparatus
US10820414B2 (en) Surface treated copper foil, copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
JP7409760B2 (en) Method for manufacturing surface-treated copper foil, copper foil with carrier, laminate, printed wiring board, and manufacturing method for electronic equipment
KR20170118623A (en) Copper foil, copper foil for high-frequency circuit, copper foil with carrier, copper foil with carrier for high-frequency circuit, printed circuit board manufacturing method and electronic device manufacturing method
JP7033905B2 (en) Manufacturing method of surface-treated copper foil, copper foil with carrier, laminate, printed wiring board and manufacturing method of electronic equipment
KR20180111601A (en) Surface treated copper foil, surface treated copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device
WO2014109396A1 (en) Surface treated copper foil, laminate board, copper foil with carrier, printed wiring board, printed circuit board, electronic device, and method for production of printed wiring board
US20160381805A1 (en) Copper foil with carrier, laminate, printed wiring board, and method of producing electronic devices
JP6522974B2 (en) Copper foil with carrier, laminate, method of producing laminate, and method of producing printed wiring board
JP7002200B2 (en) Manufacturing method of surface-treated copper foil, copper foil with carrier, laminate, printed wiring board and manufacturing method of electronic equipment
CN108449868B (en) Surface-treated copper foil, copper foil with carrier, laminate, method for manufacturing printed wiring board, and method for manufacturing electronic device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application