KR20180060524A - 메모리 시스템 및 그의 동작 방법 - Google Patents

메모리 시스템 및 그의 동작 방법 Download PDF

Info

Publication number
KR20180060524A
KR20180060524A KR1020160160093A KR20160160093A KR20180060524A KR 20180060524 A KR20180060524 A KR 20180060524A KR 1020160160093 A KR1020160160093 A KR 1020160160093A KR 20160160093 A KR20160160093 A KR 20160160093A KR 20180060524 A KR20180060524 A KR 20180060524A
Authority
KR
South Korea
Prior art keywords
block
bad
super
memory
blocks
Prior art date
Application number
KR1020160160093A
Other languages
English (en)
Other versions
KR102645572B1 (ko
Inventor
오익성
박병규
이규민
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160160093A priority Critical patent/KR102645572B1/ko
Priority to US15/695,279 priority patent/US10366776B2/en
Priority to CN201710933396.9A priority patent/CN108121669B/zh
Publication of KR20180060524A publication Critical patent/KR20180060524A/ko
Application granted granted Critical
Publication of KR102645572B1 publication Critical patent/KR102645572B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

다양한 실시예들은 메모리 장치를 포함하는 메모리 시스템 및 그의 동작 방법에 관한 것으로, 다수개의 메모리 블록들을 포함하는 메모리 장치, 및 메모리 블록들을 그룹화하여 다수개의 슈퍼 메모리 블록(super memory block)들로 관리하는 컨트롤러를 포함하며, 컨트롤러는, 적어도 하나 이상의 배드 블록이 포함된 슈퍼 메모리 블록들을 결함 슈퍼 블록들로 설정하고, 결함 슈퍼 블록들 중 어느 한 블록인 희생 슈퍼 블록에 포함된 정상 블록들을 나머지 다른 블록인 배드 슈퍼 블록들에 각각 포함된 배드 블록 대신 할당하기 위한 정보를 관리한다.

Description

메모리 시스템 및 그의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD THEREOF}
다양한 실시예들은 메모리 장치를 포함하는 메모리 시스템 및 그의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인하여, 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는 메모리 장치, 예컨대 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
그런데, 상기와 같은 메모리 시스템에서, 메모리 장치가 다수개의 블록들로 이루어지며, 블록들 중 일부가 배드 블록들일 수 있다. 이로 인하여, 메모리 시스템은 블록들 중 정상 블록들과 배드 블록들을 교환함으로써, 배드 블록들로 접근에 대응하여, 정상 블록들로 접근을 제공할 수 있다. 이 때 메모리 시스템은 배드 블록들과 정상 블록들의 교환에 따른 매핑 정보를 저장할 수 있다. 이로 인하여, 메모리 시스템에서 매핑 정보를 저장하는 데 지나치게 많은 저장 공간이 요구되는 문제점이 있다.
따라서, 다양한 실시예들은, 메모리 시스템의 복잡도 및 성능 저하를 최소화하며, 메모리 장치의 사용 효율을 최대화하여, 메모리 장치로 데이터를 신속하게 안정적으로 처리할 수 있는 메모리 시스템 및 그의 동작 방법을 제공한다.
다양한 실시예들에 따른 메모리 시스템은, 다수개의 메모리 블록들을 포함하는 메모리 장치; 및 상기 메모리 블록들을 그룹화하여 다수개의 슈퍼 메모리 블록(super memory block)들로 관리하는 컨트롤러를 포함할 수 있다. 상기 컨트롤러는, 적어도 하나 이상의 배드 블록이 포함된 상기 슈퍼 메모리 블록들을 결함 슈퍼 블록들로 설정하고, 상기 결함 슈퍼 블록들 중 어느 한 블록인 희생 슈퍼 블록에 포함된 정상 블록들을 나머지 다른 블록인 배드 슈퍼 블록들에 각각 포함된 배드 블록 대신 할당하기 위한 정보를 관리할 수 있다.
또한, 상기 컨트롤러는, 상기 배드 슈퍼 블록들 중 어느 한 블록으로의 접근이 감지되면, 상기 정보에 기반하여, 접근이 감지된 상기 배드 슈퍼 블록에 포함된 배드 블록을 대신하기 위한 상기 희생 슈퍼 블록의 정상 블록을 도출하고, 도출된 상기 희생 슈퍼 블록의 정상 블록을 접근이 감지된 상기 배드 슈퍼 블록에서 사용하도록 제어할 수 있다.
또한, 상기 컨트롤러는, 나머지 다른 상기 배드 슈퍼 블록들 각각에 포함된 배드 블록의 물리적인 위치를 기준으로 상기 희생 슈퍼 블록에 포함된 정상 블록들 각각을 매핑시켜 상기 정보를 생성 할 수 있다.
또한, 상기 정보는, 적어도 하나 이상의 행과 다수의 열 들이 매트릭스 형태로 구성된 테이블을 포함하며, 상기 테이블에서 하나의 상기 희생 슈퍼 블록이 하나의 행에 대응되고, 상기 희생 슈퍼 블록에 포함된 메모리 블록들이 열 들에 대응되며, 상기 배드 슈퍼 블록들 각각에 포함된 배드 블록이 열 들에 각각 매핑될 수 있다.
또한, 상기 컨트롤러는, 상기 테이블에서 행을 선택하기 위한 공간에 상기 희생 슈퍼 블록의 물리주소를 저장하고, 상기 테이블에서 열 들 각각에는 상기 배드 슈퍼 블록들 각각의 물리주소를 저장할 수 있다.
또한, 상기 컨트롤러는, 상기 배드 슈퍼 블록들 중 어느 한 블록으로의 접근이 감지되면, 상기 테이블의 모든 행을 하나씩 순차적으로 검색하되, 검색되는 상기 테이블 각각의 행에서 상기 접근이 감지된 블록에 포함된 배드 블록의 물리적인 위치에 대응하는 상기 테이블의 열에 저장된 물리주소와 상기 접근이 감지된 블록의 물리주소를 비교하며, 비교결과 검색된 상기 테이블의 행에 대응하는 상기 희생 슈퍼 블록의 정상 블록을 상기 접근이 감지된 블록에 포함된 배드 블록을 대신하기 위해 도출 할 수 있다.
또한, 상기 정보는, 적어도 하나 이상의 행과 다수의 열 들이 매트릭스 형태로 구성된 테이블을 포함하고, 상기 테이블에서 다수의 열 들 각각은 제1 공간과 제2 공간을 포함하며, 상기 테이블에서 하나의 상기 희생 슈퍼 블록이 하나의 행에 대응되고, 상기 희생 슈퍼 블록에 포함된 메모리 블록들이 열 들에 대응되며, 상기 배드 슈퍼 블록들 각각에 포함된 앞선 배드 블록이 열 들 각각의 제1 공간에 각각 매핑되고, 상기 배드 슈퍼 블록들 각각에 포함된 뒤선 배드 블록이 매핑된 위치가 열 들 각각의 제2 공간에 각각 매핑될 수 있다.
또한, 상기 테이블에서 행을 선택하기 위한 공간에 상기 희생 슈퍼 블록의 물리주소를 저장하고, 상기 테이블에서 열 들 각각의 제1 공간에는 상기 배드 슈퍼 블록들 각각의 물리주소를 저장하며, 상기 테이블에서 열 들 각각의 제2 공간에는 상기 테이블에서 임의의 행 및 열을 가리키기 위한 값을 저장할 수 있다.
또한, 상기 컨트롤러는, 상기 배드 슈퍼 블록들 중 어느 한 블록으로의 접근이 감지되면, 상기 테이블의 모든 행을 하나씩 순차적으로 검색하되, 검색되는 상기 테이블 각각의 행에서 상기 접근이 감지된 블록에 포함된 상기 앞선 배드 블록의 물리적인 위치에 대응하는 상기 테이블의 제1 열의 제1 공간에 저장된 물리주소와 상기 접근이 감지된 블록의 물리주소를 비교하며, 비교결과 검색된 상기 테이블의 제1 행에 대응하는 상기 희생 슈퍼 블록의 정상 블록을 상기 접근이 감지된 블록에 포함된 상기 앞선 배드 블록을 대신하기 위해 도출하고, 비교결과 검색된 상기 테이블의 제1 열의 제2 공간에 저장된 값을 기준으로 상기 접근이 감지된 블록에 포함된 상기 뒤선 배드 블록의 물리주소가 저장된 상기 테이블의 제2 행 및 제2 열의 제1 공간을 확인하며, 확인결과 상기 테이블의 제2 행에 대응하는 상기 희생 슈퍼 블록의 정상 블록을 상기 접근이 감지된 블록에 포함된 상기 뒤선 배드 블록을 대신하기 위해 도출할 수 있다.
또한, 상기 배드 슈퍼 블록들 중 적어도 두 개 이상의 배드 블록이 포함된 어느 한 상기 배드 슈퍼 블록에서, 어느 하나의 배드 블록이 상기 앞선 배드 블록으로 선택되면, 선택된 배드 블록이 아닌 다른 어느 하나의 배드 블록이 상기 뒤선 배드 블록으로 선택되며, 모든 배드 블록을 선택할 때까지 반복하여 체인형태로 선택할 수 있다.
다양한 실시예들에 따른 메모리 시스템의 동작 방법은, 다수개의 메모리 블록들을 포함하는 메모리 장치를 포함하고, 상기 메모리 블록들을 그룹화하여 다수개의 슈퍼 메모리 블록(super memory block)들로 관리하는 메모리 시스템의 동작방법에 있어서, 적어도 하나 이상의 배드 블록이 포함된 상기 슈퍼 메모리 블록들을 결함 슈퍼 블록들로 설정하는 단계; 및 상기 결함 슈퍼 블록들 중 어느 한 블록인 희생 슈퍼 블록에 포함된 정상 블록들을 나머지 다른 블록인 배드 슈퍼 블록들에 각각 포함된 배드 블록 대신 할당하기 위한 정보를 관리하는 단계를 포함할 수 있다.
또한, 상기 배드 슈퍼 블록들 중 어느 한 블록으로의 접근이 감지되면, 상기 정보에 기반하여, 접근이 감지된 상기 배드 슈퍼 블록에 포함된 배드 블록을 대신하기 위한 상기 희생 슈퍼 블록의 정상 블록을 도출하는 단계; 및 상기 도출하는 단계에서 도출된 상기 희생 슈퍼 블록의 정상 블록을 접근이 감지된 상기 배드 슈퍼 블록에서 사용하도록 제어하는 단계를 더 포함할 수 있다.
또한, 상기 정보를 관리하는 단계는, 나머지 다른 상기 배드 슈퍼 블록들 각각에 포함된 배드 블록의 물리적인 위치를 기준으로 상기 희생 슈퍼 블록에 포함된 정상 블록들 각각을 매핑시켜 상기 정보를 생성하는 단계를 포함할 수 있다.
또한, 상기 정보는, 적어도 하나 이상의 행과 다수의 열 들이 매트릭스 형태로 구성된 테이블을 포함하며, 상기 정보를 생성하는 단계는, 상기 테이블에서 하나의 상기 희생 슈퍼 블록을 하나의 행에 대응시키고, 상기 희생 슈퍼 블록에 포함된 메모리 블록들을 열 들에 대응시키며, 상기 배드 슈퍼 블록들 각각에 포함된 배드 블록을 열 들에 각각 매핑시킬 수 있다.
또한, 상기 정보를 생성하는 단계는, 상기 테이블에서 행을 선택하기 위한 공간에 상기 희생 슈퍼 블록의 물리주소를 저장하고, 상기 테이블에서 열 들 각각에는 상기 배드 슈퍼 블록들 각각의 물리주소를 저장할 수 있다.
또한, 상기 도출하는 단계는, 상기 배드 슈퍼 블록들 중 어느 한 블록으로의 접근이 감지되면, 상기 테이블의 모든 행을 하나씩 순차적으로 검색하되, 검색되는 상기 테이블 각각의 행에서 상기 접근이 감지된 블록에 포함된 배드 블록의 물리적인 위치에 대응하는 상기 테이블의 열에 저장된 물리주소와 상기 접근이 감지된 블록의 물리주소를 비교하는 단계; 및 상기 비교하는 단계의 결과 검색된 상기 테이블의 행에 대응하는 상기 희생 슈퍼 블록의 정상 블록을 상기 접근이 감지된 블록에 포함된 배드 블록을 대신하기 위해 도출하는 단계를 포함할 수 있다.
또한, 상기 정보는, 적어도 하나 이상의 행과 다수의 열 들이 매트릭스 형태로 구성된 테이블을 포함하고, 상기 테이블에서 다수의 열 들 각각은 제1 공간과 제2 공간을 포함하며, 상기 정보를 생성하는 단계는, 상기 테이블에서 하나의 상기 희생 슈퍼 블록을 하나의 행에 대응시키고, 상기 희생 슈퍼 블록에 포함된 메모리 블록들을 열 들에 대응시키며, 상기 배드 슈퍼 블록들 각각에 포함된 앞선 배드 블록을 열 들 각각의 제1 공간에 각각 매핑시키고, 상기 배드 슈퍼 블록들 각각에 포함된 뒤선 배드 블록이 매핑된 위치를 열 들 각각의 제2 공간에 각각 매핑시킬 수 있다.
또한, 상기 정보를 생성하는 단계는, 상기 테이블에서 행을 선택하기 위한 공간에 상기 희생 슈퍼 블록의 물리주소를 저장하고, 상기 테이블에서 열 들 각각의 제1 공간에는 상기 배드 슈퍼 블록들 각각의 물리주소를 저장하며, 상기 테이블에서 열 들 각각의 제2 공간에는 상기 테이블에서 임의의 행 및 열을 가리키기 위한 값을 저장할 수 있다.
또한, 상기 도출하는 단계는, 상기 배드 슈퍼 블록들 중 어느 한 블록으로의 접근이 감지되면, 상기 테이블의 모든 행을 하나씩 순차적으로 검색하되, 검색되는 상기 테이블 각각의 행에서 상기 접근이 감지된 블록에 포함된 상기 앞선 배드 블록의 물리적인 위치에 대응하는 상기 테이블의 제1 열의 제1 공간에 저장된 물리주소와 상기 접근이 감지된 블록의 물리주소를 비교하는 단계; 상기 비교하는 단계의 결과 검색된 상기 테이블의 제1 행에 대응하는 상기 희생 슈퍼 블록의 정상 블록을 상기 접근이 감지된 블록에 포함된 상기 앞선 배드 블록을 대신하기 위해 도출하는 단계; 상기 비교하는 단계의 결과 검색된 상기 테이블의 제1 열의 제2 공간에 저장된 값을 기준으로 상기 접근이 감지된 블록에 포함된 상기 뒤선 배드 블록의 물리주소가 저장된 상기 테이블의 제2 행 및 제2 열의 제1 공간을 확인하는 단계; 및 상기 확인하는 단계의 결과 상기 테이블의 제2 행에 대응하는 상기 희생 슈퍼 블록의 정상 블록을 상기 접근이 감지된 블록에 포함된 상기 뒤선 배드 블록을 대신하기 위해 도출하는 단계를 포함할 수 있다.
또한, 상기 배드 슈퍼 블록들 중 적어도 두 개 이상의 배드 블록이 포함된 어느 한 상기 배드 슈퍼 블록에서, 어느 하나의 배드 블록이 상기 앞선 배드 블록으로 선택되면, 선택된 배드 블록이 아닌 다른 어느 하나의 배드 블록이 상기 뒤선 배드 블록으로 선택되며, 모든 배드 블록을 선택할 때까지 반복하여 체인형태로 선택하는 메모리 시스템의 동작방법.
다양한 실시예들에 따르면, 메모리 시스템은 다수개의 블록들을 다수개의 슈퍼 블록들로 그룹핑하여 운영하며, 슈퍼 블록들 중 적어도 어느 하나를 희생 슈퍼 블록으로 이용할 수 있다. 즉 메모리 시스템은 희생 슈퍼 블록의 정상 블록들을 슈퍼 블록들 중 나머지의 배드 블록들과 교환할 수 있다. 이 때 메모리 시스템은 희생 슈퍼 블록에 대응하여, 희생 슈퍼 블록의 정상 블록들과 배드 블록들의 교환에 따른 매핑 정보를 저장할 수 있다. 이로 인하여, 메모리 시스템에서 매핑 정보의 양을 최소화할 수 있으며, 매핑 정보를 저장하기 위한 저장 공간을 줄일 수 있다.
따라서, 다양한 실시예들에 따른 메모리 시스템 및 그의 동작 방법은, 메모리 시스템의 복잡도 및 성능 저하를 최소화하며, 메모리 장치의 사용 효율을 최대화하여, 메모리 장치로 데이터를 신속하게 안정적으로 처리할 수 있다.
도 1은 다양한 실시예들에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 도시한 도면이다.
도 2는 다양한 실시예들에 따른 메모리 시스템에서 메모리 장치를 도시한 도면이다.
도 3은 도 2에서 메모리 블록들의 메모리 셀 어레이 회로를 도시한 도면이다.
도 4는 다양한 실시예들에 따른 메모리 시스템에서 메모리 장치의 외부 구조를 도시한 도면이다.
도 5a는 본 발명의 실시예에 따른 메모리 시스템에서 사용되는 슈퍼 메모리 블록의 개념을 설명하기 위해 도시한 도면이다.
도 5b은 본 발명의 실시예에 따른 메모리 시스템에서 슈퍼 메모리 블록 단위로 관리하는 동작을 설명하기 위해 도시한 도면이다.도 6은 다양한 실시예들에 따른 메모리 시스템의 동작 방법을 도시한 도면이다.
도 7은 한 실시예에 따른 희생 슈퍼 블록의 정상 블록 할당 동작을 도시하는 도면이다.
도 8a 및 도 8b는 한 실시예에 따른 희생 슈퍼 블록의 정상 블록 할당 동작을 설명하기 위한 도면들이다.
도 9는 다른 실시예에 따른 희생 슈퍼 블록의 정상 블록 할당 동작을 도시하는 도면이다.
도 10a 및 도 10b는 다른 실시예에 따른 희생 슈퍼 블록의 정상 블록 할당 동작을 설명하기 위한 도면들이다.
도 11은 한 실시예에 따른 희생 슈퍼 블록의 정상 블록 도출 동작을 도시하는 도면이다.
도 12는 다른 실시예에 따른 희생 슈퍼 블록의 정상 블록 도출 동작을 도시하는 도면이다.
도 13 내지 도 18은 다양한 실시예들에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 구현 예들을 도시한 도면이다.
이하, 본 문서의 다양한 실시예들이 첨부된 도면을 참조하여 기재된다. 실시예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. "제 1," "제 2," "첫째," 또는 "둘째,"등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제 3 구성요소)를 통하여 연결될 수 있다.
본 문서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다. 어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다.
도 1은 다양한 실시예들에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
호스트(102)는 전자 장치, 예컨대 스마트폰, 태블릿 PC, 이동 전화기, 영상 전화기, 전자책 리더기, 데스크탑 PC, 랩탑 PC, 넷북 컴퓨터, 워크스테이션, 서버, PDA, PMP(portable multimedia player), MP3 플레이어, 의료기기, 카메라, 또는 웨어러블 장치 중 적어도 하나를 포함할 수 있다. 웨어러블 장치는 액세서리형(예: 시계, 반지, 팔찌, 발찌, 목걸이, 안경, 콘택트 렌즈, 또는 머리 착용형 장치(head-mounted-device(HMD)), 직물 또는 의류 일체형(예: 전자 의복), 신체 부착형(예: 스킨 패드 또는 문신), 또는 생체 이식형 회로 중 적어도 하나를 포함할 수 있다. 어떤 실시예들에서, 전자 장치는, 예컨대, 텔레비전, DVD(digital video disk) 플레이어, 오디오, 냉장고, 에어컨, 청소기, 오븐, 전자레인지, 세탁기, 공기 청정기, 셋톱 박스, 홈 오토매이션 컨트롤 패널, 보안 컨트롤 패널, 미디어 박스(예: 삼성 HomeSyncTM, 애플TVTM, 또는 구글 TVTM), 게임 콘솔(예: XboxTM, PlayStationTM), 전자 사전, 전자 키, 캠코더, 또는 전자 액자 중 적어도 하나를 포함할 수 있다.
다른 실시예에서, 전자 장치는, 각종 의료기기(예: 각종 휴대용 의료측정기기(혈당 측정기, 심박 측정기, 혈압 측정기, 또는 체온 측정기 등), MRA(magnetic resonance angiography), MRI(magnetic resonance imaging), CT(computed tomography), 촬영기, 또는 초음파기 등), 네비게이션 장치, 위성 항법 시스템(GNSS(global navigation satellite system)), EDR(event data recorder), FDR(flight data recorder), 자동차 인포테인먼트 장치, 선박용 전자 장비(예: 선박용 항법 장치, 자이로 콤파스 등), 항공 전자기기(avionics), 보안 기기, 차량용 헤드 유닛(head unit), 산업용 또는 가정용 로봇, 드론(drone), 금융 기관의 ATM, 상점의 POS(point of sales), 또는 사물 인터넷 장치 (예: 전구, 각종 센서, 스프링클러 장치, 화재 경보기, 온도조절기, 가로등, 토스터, 운동기구, 온수탱크, 히터, 보일러 등) 중 적어도 하나를 포함할 수 있다. 어떤 실시예에 따르면, 전자 장치는 가구, 건물/구조물 또는 자동차의 일부, 전자 보드(electronic board), 전자 사인 수신 장치(electronic signature receiving device), 프로젝터, 또는 각종 계측 기기(예: 수도, 전기, 가스, 또는 전파 계측 기기 등) 중 적어도 하나를 포함할 수 있다.
메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
예를 들면, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150) 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
예를 들면, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 획기적으로 개선될 수 있다.
한편, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어, PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
한편, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
메모리 시스템(110)의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 그리고 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이 때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다. 여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3D 입체 스택 구조에 대해서는, 이하 도 2 내지 도 4를 참조하여 보다 구체적으로 설명될 것이다.
메모리 시스템(110)의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
그리고 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 에러 정정 코드(ECC: Error Correction Code) 유닛(138), 파워 관리 유닛(PMU: Power Management Unit)(140), 낸드 플래시 컨트롤러(NFC: NAND Flash Controller)(142) 및 메모리(Memory)(144)를 포함한다.
호스트 인터페이스 유닛(134)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다.
ECC 유닛(138)은, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 즉 ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터에 대하여 에러 정정 디코딩을 수행한 후, 에러 정정 디코딩의 성공 여부를 판단하고 판단 결과에 따라 지시 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이 때 ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패(fail) 신호를 출력할 수 있다.
예를 들면, ECC 유닛(138)은, LDPC(low density parity check) code, BCH(Bose, Chaudhri, Hocquenghem) code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)은 오류 정정을 위한 회로, 시스템 또는 장치를 모두 포함할 수 있다.
PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
NFC(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리 인터페이스로서, 메모리 장치(150)가 플래시 메모리, 예컨대 낸드 플래시 메모리일 경우, 프로세서(134)의 제어에 따라 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다.
메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory) 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 그리고 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이를 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하며, 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 라이트 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
그리고 프로세서(134)에는, 메모리 장치(150)의 배드 관리(bad management), 예컨대 배드 블록 관리(bad block management)를 수행하기 위한 관리 유닛(도시하지 않음)이 포함되며, 관리 유닛은, 메모리 장치(150)에 포함된 복수의 메모리 블록들에서 배드 블록(bad block)을 확인한 후, 확인된 배드 블록을 배드 처리하는 배드 블록 관리를 수행한다. 여기서, 배드 관리, 다시 말해 배드 블록 관리는, 메모리 장치(150)가 플래쉬 메모리, 예컨대 낸드 플래시 메모리일 경우, 낸드의 특성으로 인해 데이터 라이트, 예컨대 데이터 프로그램(program) 시에 프로그램 실패(program fail)가 발생할 수 있으며, 프로그램 실패가 발생한 메모리 블록을 배드(bad) 처리한 후, 프로그램 실패된 데이터를 새로운 메모리 블록에 라이트, 즉 프로그램하는 것을 의미한다. 또한 메모리 장치(150)가 3차원 입체 스택 구조를 가질 경우에는, 프로그램 실패에 따라 해당 블록을 배드 블록으로 처리할 경우, 메모리 장치(150)의 사용 효율 및 메모리 시스템(110)의 신뢰성이 급격하게 저하되므로, 보다 신뢰성 있는 배드 블록 관리 수행이 필요하다.
도 2는 다양한 실시예들에 따른 메모리 시스템에서 메모리 장치를 도시한 도면이다.
도 2를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(Block0)(210), 블록1(Block1)(220), 블록2(Block2)(230) 및 블록N-1(BlockN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M 개의 페이지들(2M Pages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M 개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M 개의 페이지들을 포함할 수도 있다. 그리고 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
그리고 메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 또한 MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 이상)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가질 수, 다시 말해 고집적화할 수 있다. 여기서, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록을, 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록으로 구분할 수도 있다.
여기서, 각각의 블록들(210,220,230,240)은, 라이트 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
도 3은 도 2에서 메모리 블록들의 메모리 셀 어레이 회로를 도시한 도면이다.
도 3을 참조하면, 메모리 시스템(110)에서 메모리 장치(300)의 메모리 블록(330)은, 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트의 데이터 정보를 저장하는 멀티 레벨 셀(MLC: Multi-Level Cell)로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 3은 낸드 플래시 메모리 셀로 구성된 메모리 블록(330)을 일 예로 도시하고 있으나, 다양한 실시예들에 따른 메모리 장치(300)의 메모리 블록(330)은, 낸드 플래시 메모리에만 국한되는 것이 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리 및 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다. 반도체 장치의 동작 특성은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(300)의 전압 공급부(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급부(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급부(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
메모리 장치(300)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)들(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
도 4는 다양한 실시예들에 따른 메모리 시스템에서 메모리 장치의 외부 구조를 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현된 예를 도시하고 있다.
도 4를 참조하면, 메모리 장치(300)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 3차원 비휘발성 메모리 장치로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 3에 도시한 메모리 장치의 메모리 블록을 보여주는 블록도로서, 각 메모리 블록(BLK)은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각 메모리 블록(BLK)은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
메모리 장치(150)에 포함된 각 메모리 블록(BLK)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉 메모리 장치(150)의 복수의 메모리 블록들에서 각 메모리 블록(BLK)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 그리고 각 메모리 블록(BLK)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들에서 각 메모리 블록(BLK)에는 복수의 메모리 셀들이 구현될 수 있다.
도 5a는 본 발명의 실시예에 따른 메모리 시스템에서 사용되는 슈퍼 메모리 블록의 개념을 설명하기 위해 도시한 도면이다.
도 5a를 참조하면, 도 1을 참조하여 본 발명의 실시예에 따른 메모리 시스템(110)의 구성요소 중 메모리 장치(150)에 포함된 구성요소가 구체적으로 도시된 것을 알 수 있다.
메모리 장치(150)는, 다수의 메모리 블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)을 포함한다.
또한, 메모리 장치(150)는, 제0 채널(CH0)을 통해 데이터를 입/출력할 수 있는 첫 번째 메모리 다이(DIE0)과 제1 채널(CH1)을 통해 데이터를 입/출력할 수 있는 두 번째 메모리 다이(DIE1)을 포함한다. 이때, 제0 채널(CH0)과 제1 채널(CH1)은, 인터리빙(interleaving) 방식으로 데이터를 입/출력할 수 있다.
또한, 첫 번째 메모리 다이(DIE0)는, 제0 채널(CH0)을 공유하여 인터리빙 방식으로 데이터를 입/출력할 수 있는 다수의 경로(WAY0, WAY1)들에 각각 대응하는 다수의 플래인(PLANE00, PLANE01)들을 포함한다.
또한, 두 번째 메모리 다이(DIE1)는, 제1 채널(CH1)을 공유하여 인터리빙 방식으로 데이터를 입/출력할 수 있는 다수의 경로(WAY2, WAY3)들에 각각 대응하는 다수의 플래인(PLANE10, PLANE11)들을 포함한다.
또한, 첫 번째 메모리 다이(DIE0)의 첫 번째 플래인(PLANE00)은, 다수의 메모리 블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N) 중 예정된 개수의 메모리 블록(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N)을 포함한다.
또한, 첫 번째 메모리 다이(DIE0)의 두 번째 플래인(PLANE01)은, 다수의 메모리 블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N) 중 예정된 개수의 메모리 블록(BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N)을 포함한다.
또한, 두 번째 메모리 다이(DIE1)의 첫 번째 플래인(PLANE10)은, 다수의 메모리 블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)중 예정된 개수의 메모리 블록(BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N)을 포함한다.
또한, 두 번째 메모리 다이(DIE1)의 두 번째 플래인(PLANE11)은, 다수의 메모리 블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N) 중 예정된 개수의 메모리 블록(BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)을 포함한다.
이와 같이. 메모리 장치(150)에 포함된 다수의 메모리 블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)은, 같은 경로 또는 같은 채널을 사용하는 것과 같은 '물리적인 위치'에 따라 구분될 수 있다.
참고로, 도 5a에서는 메모리 장치(150)에 2개의 메모리 다이(DIE0, DIE1)가 포함되고, 각각의 메모리 다이(DIE0, DIE1)마다 2개의 플래인(PLANE00, PLANE01 / PLANE10, PLANE11)이 포함되며, 각각의 플래인(PLANE00, PLANE01 / PLANE10, PLANE11)마다 예정된 개수의 메모리 블록(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N / BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N / BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N / BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)이 포함되는 것으로 예시되어 있는데, 이는 어디까지나 하나의 실시예일 뿐이다. 실제로는, 설계자의 선택에 따라 메모리 장치(150)에 2개보다 더 많거나 더 적은 개수의 메모리 다이가 포함될 수 있고, 각각의 메모리 다이에도 2개보다 더 많거나 더 적은 개수의 플래인이 포함될 수 있다. 물론, 각각의 플래인에 포함되는 메모리 블록의 개수인 '예정된 개수'도 설계자의 선택에 따라 얼마든지 조정가능하다.
한편, 메모리 장치(150)에 포함된 다수의 메모리 블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)을 다수의 메모리 다이(DIE0, DIE1) 또는 다수의 플래인(PLANE00, PLANE01 / PLANE10, PLANE11)과 같은 '물리적인 위치'로 구분하는 방식과는 별개로 컨트롤러(130)는, 다수의 메모리 블록들 중 동시에 선택되어 동작하는 것을 기준으로 구분하는 방식을 사용할 수 있다. 즉, 컨트롤러(130)는, '물리적인 위치'의 구분방식을 통해 서로 다른 다이 또는 서로 다른 플래인으로 구분되었던 다수의 메모리 블록들을 동시에 선택 가능한 블록들끼리 그룹화하여 슈퍼 메모리 블록(super memory block)들로 구분하여 관리할 수 있다.
이렇게, 컨트롤러(130)에서 다수의 메모리 블록들(BLOCK000, BLOCK001, BLOCK002, ..., BLCOK00N, BLOCK010, BLOCK011, BLOCK012, ..., BLCOK01N, BLOCK100, BLOCK101, BLOCK102, ..., BLCOK10N, BLOCK110, BLOCK111, BLOCK112, ..., BLCOK11N)을 슈퍼 메모리 블록들로 구분하여 관리하는 방식은, 설계자의 선택에 따라 여러 가지 방식이 존재할 수 있는데, 여기에서는 세 가지 방식을 예시하도록 하겠다.
첫 번째 방식은, 컨트롤러(130)에서 메모리 장치(150)에 포함된 다수의 메모리 다이들(DIE0, DIE1) 중 첫 번째 메모리 다이(DIE0)의 첫 번째 플래인(PLANE00)에서 임의의 하나의 메모리 블록(BLOCK000)과, 두 번째 플래인(PLANE01)에서 임의의 하나의 메모리 블록(BLOCK010)을 그룹화하여 하나의 슈퍼 메모리 블록(A1)으로 관리하는 방식이다. 첫 번째 방식을 메모리 장치(150)에 포함된 다수의 메모리 다이들(DIE0, DIE1) 중 두 번째 메모리 다이(DIE1)에 적용하면, 컨트롤러(130)는, 두 번째 메모리 다이(DIE1)의 첫 번째 플래인(PLANE10)에서 임의의 하나의 메모리 블록(BLOCK100)과, 두 번째 플래인(PLANE11)에서 임의의 하나의 메모리 블록(BLOCK110)을 그룹화하여 하나의 슈퍼 메모리 블록(A2)으로 관리할 수 있다.
두 번째 방식은, 컨트롤러(130)에서 메모리 장치(150)에 포함된 다수의 메모리 다이들(DIE0, DIE1) 중 첫 번째 메모리 다이(DIE0)의 첫 번째 플래인(PLANE00)에 포함된 임의의 하나의 메모리 블록(BLOCK002)과, 두 번째 메모리 다이(DIE1)의 첫 번째 플래인(PLANE10)에 포함된 임의의 하나의 메모리 블록(BLOCK102)를 그룹화하여 하나의 슈퍼 메모리 블록(B1)으로 관리하는 방식이다. 두 번째 방식을 다시 적용하면, 컨트롤러(130)는, 메모리 장치(150)에 포함된 다수의 메모리 다이들(DIE0, DIE1) 중 첫 번째 메모리 다이(DIE0)의 두 번째 플래인(PLANE01)에 포함된 임의의 하나의 메모리 블록(BLOCK012)과, 두 번째 메모리 다이(DIE1)의 두 번째 플래인(PLANE11)에 포함된 임의의 하나의 메모리 블록(BLOCK112)를 그룹화하여 하나의 슈퍼 메모리 블록(B2)으로 관리할 수 있다.
세 번째 방식은, 컨트롤러(130)에서 메모리 장치(150)에 포함된 다수의 메모리 다이들(DIE0, DIE1) 중 첫 번째 메모리 다이(DIE0)의 첫 번째 플래인(PLANE00)에 포함된 임의의 하나의 메모리 블록(BLOCK001)과, 첫 번째 메모리 다이(DIE0)의 두 번째 플래인(PLANE01)에 포함된 임의의 하나의 메모리 블록(BLOCK011)과, 두 번째 메모리 다이(DIE1)의 첫 번째 플래인(PLANE10)에 포함된 임의의 하나의 메모리 블록(BLOCK101), 및 두 번째 메모리 다이(DIE1)의 두 번째 플래인(PLANE11)에 포함된 임의의 하나의 메모리 블록(BLOCK111)을 그룹화하여 하나의 슈퍼 메모리 블록(C)으로 관리하는 방식이다.
참고로, 슈퍼 메모리 블록에 포함되는 동시에 선택 가능한 메모리 블록들은, 인터리빙 방식, 예컨대, 채널 인터리빙(channel interleaving) 방식 또는 메모리 다이 인터리빙(memory die interleaving) 방식 또는 메모리 칩 인터리빙(memory chip interleaving) 방식 또는 경로 인터리빙(way interleaving) 방식 등을 통해 실질적으로 동시에 선택될 수 있다.
도 5b은 본 발명의 실시예에 따른 메모리 시스템에서 슈퍼 메모리 블록 단위로 관리하는 동작을 설명하기 위해 도시한 도면이다.
도 5b을 참조하면, 본 발명의 실시예에 따른 컨트롤러(130)에서 메모리 장치(150)에 포함된 다수의 메모리 블록들을 슈퍼 메모리 블록들로 구분하여 관리할 때, 슈퍼 메모리 블록들 각각을 선택하는 방식을 알 수 있다.
먼저, 메모리 장치(150)는, 8개의 메모리 다이(DIE<0:7>)를 포함하고, 8개의 메모리 다이(DIE<0:7>) 각각이 4개의 플래인(PLANE<0:3>)을 포함하여 총 32개의 플래인(PLANE<0:3> * 8)을 포함하며, 총 32개의 플래인(PLANE<0:3> * 8) 각각이 1024개의 메모리 블록(BLOCK<0:1023>)을 포함하는 것을 예시하고 있다. 즉, 메모리 장치(150)는, 총 32768개의 메모리 블록(BLOCK<0:1023> * 32)을 포함하는 것을 예시하고 있다.
또한, 메모리 장치(150)는, 8개의 메모리 다이(DIE<0:7>)에 포함된 총 32개의 플래인(PLANE<0:3> * 8)이 2개의 채널(CH<0:1>) 및 8개의 경로(WAY<0:7>)를 통해 데이터를 입/출력하는 것을 예시하고 있다. 즉, 메모리 장치(150)는, 1개의 채널(CH0 or CH1)을 4개의 경로(WAY<0:3> or WAY<4:7>)가 공유하고, 1개의 경로(WAY0 or WAY1 or WAY2 or WAY3 or WAY4 or WAY5 or WAY6 or WAY7)를 4개의 플래인(PLANE<0:4>)이 공유하는 것을 예시하고 있다.
또한, 본 발명의 실시예에 따른 메모리 시스템(110)의 컨트롤러(130)는, 메모리 장치(150)에 포함된 다수의 메모리 블록들을 슈퍼 메모리 블록 단위로 구분하여 관리하는 방식을 사용한다. 특히, 도 5b에 도시된 본 발명의 실시예에서는 앞선 도 5a에서 설명한 컨트롤러(130)에서 슈퍼 메모리 블록들을 구분하는 방식 중 세 번째 방식을 사용하는 것을 알 수 있다.
즉, 도 5b에서는 컨트롤러(130)가 메모리 장치(150)에 포함된 32개의 플래인(PLANE<0:4> * 8) 각각에서 임의의 하나의 메모리 블록을 선택하여 하나의 슈퍼 메모리 블록(SUPER BLOCK<0:1023>)으로 관리한다. 따라서, 슈퍼 메모리 블록들(SUPER BLOCK<0:1203>) 각각에는 32개의 메모리 블록이 포함된다.
한편, 컨트롤러(130)는, 슈퍼 메모리 블록들(SUPER BLOCK<0:1203>) 각각에 포함된 32개의 메모리 블록들을 동시에 선택하므로, 도 5b과 같이 슈퍼 메모리 블록 단위로 관리하는 구성에서는 슈퍼 메모리 블록들(SUPER BLOCK<0:1203>) 각각을 선택하기 위한 슈퍼 메모리 블록 어드레스만을 사용한다.
즉, 슈퍼 메모리 블록 단위로 관리하는 구성에서는 메모리 장치(150)에 포함된 32768개의 메모리 블록(BLOCK<0:1023> * 32) 각각을 선택하기 위한 메모리 블록 어드레스(미도시)를 사용하는 대신 1024개의 슈퍼 메모리 블록(SUPER BLOCK<0:1023>) 각각을 선택하기 위한 슈퍼 메모리 블록 어드레스만(미도시)을 사용한다.
이렇게, 슈퍼 메모리 블록 어드레스(미도시)만을 사용하기 위해서, 컨트롤러(130)는, 메모리 장치(150)에 포함된 32개의 플래인(PLANE<0:4> * 8) 각각에서 동일한 위치의 메모리 블록들끼리 그룹화하여 슈퍼 메모리 블록으로서 관리하는 방식을 사용한다.
예컨대, 컨트롤러(130)는, 메모리 장치(150)에 포함된 32개의 플래인(PLANE<0:4> * 8) 각각에서 제0 메모리 블록(BLOCK0) 32개를 그룹화하여 제0 슈퍼 메모리 블록(SUPER BLOCK0)으로 관리하고, 32개의 플래인(PLANE<0:4> * 8) 각각에서 제1 메모리 블록(BLOCK1) 32개를 그룹화하여 제1 슈퍼 메모리 블록(SUPER BLOCK1)으로 관리하며, 32개의 플래인(PLANE<0:4> * 8) 각각에서 제2 메모리 블록(BLOCK2) 32개를 그룹화하여 제2 슈퍼 메모리 블록(SUPER BLOCK2)으로 관리한다. 이와 같은 방식으로 컨트롤러(130)는, 메모리 장치(150)에 포함된 32768개의 메모리 블록(BLOCK<0:1023> * 32)을 총 1024개의 슈퍼 메모리 블록들(SUPER BLOCK<0:1203>)로 구분하여 관리하게 된다.
한편, 메모리 장치(150)에 포함된 모든 메모리 블록이 정상적으로 동작하는 것을 것의 실질적으로 불가능하다. 즉, 메모리 장치(150)에 포함된 다수의 메모리 블록 중에는 정상적으로 동작하지 않는 배드(bad) 메모리 블록이 어느 정도 존재하는 것이 일반적이다. 예컨대, 도 5b에서와 같이 메모리 장치(150)에 32768개의 메모리 블록(BLOCK<0:1023> * 32)이 포함되는 것을 가정할 때, 약 2%에 해당하는 약 650개의 메모리 블록은 배드 메모리 블록일 수 있다.
그런데, 전술한 설명과 같이 컨트롤러(130)에서 슈퍼 메모리 블록 어드레스(미도시)만을 사용하기 위해 메모리 장치(150)에 포함된 32개의 플래인(PLANE<0:4> * 8) 각각에서 동일한 위치의 메모리 블록들끼리 그룹화하여 슈퍼 메모리 블록으로서 관리하는 방식을 사용하는 경우, 슈퍼 메모리 블록들(SUPER BLOCK<0:1203>) 중 배드 메모리 블록이 포함된 슈퍼 메모리 블록은 정상적으로 동작할 수 없다. 즉, 슈퍼 메모리 블록들(SUPER BLOCK<0:1203>) 각각에 포함된 32개의 메모리 블록 중 하나의 메모리 블록이라도 배드 메모리 블록으로 판정되면, 해당 슈퍼 메모리 블록은 정상적으로 동작할 수 없다.
이렇게, 슈퍼 메모리 블록들(SUPER BLOCK<0:1203>) 중 어느 하나의 슈퍼 메모리 블록에 포함된 32개의 메모리 블록 중 1개의 메모리 블록만 배드 메모리 블록, 나머지 31개의 메모리 블록은 모두 정상인데도 불구하고 해당 슈퍼 메모리 블록을 정상적으로 사용하지 못하는 것은 매우 비효율적이다.
때문에, 본 발명의 실시예에 따른 메모리 시스템(110)에서는, 도 6 내지 도 12에서 설명되는 메모리 시스템의 동작방법을 사용하여 내부에 포함된 일부 메모리 블록이 배드 메모리 블록인 슈퍼 메모리 블록을 재사용하게 된다.
도 6은 다양한 실시예들에 따른 메모리 시스템의 동작 방법을 도시한 도면이다.
도 6을 참조하면, 다양한 실시예들에 따른 메모리 시스템(110)의 동작 방법은, 컨트롤러(130)가 611 동작에서 메모리 장치(150)로부터 적어도 하나의 배드 블록을 검출하는 것으로부터 출발할 수 있다.
구체적으로, 다수개의 슈퍼 메모리 블록들 중 적어도 하나 이상의 배드 블록이 포함된 슈퍼 메모리 블록들을 결함 슈퍼 블록들로 설정할 수 있다. 또한, 결함 슈퍼 블록들은 적어도 하나의 희생 슈퍼 블록과, 나머지 다른 배드 슈퍼 블록들로 구분될 수 있다. 예를 들면, 결함 슈퍼 블록들 각각에 포함된 배드 블록의 개수에 기반하여, 컨트롤러(130)가 결함 슈퍼 블록들 중 적어도 어느 하나의 결함 슈퍼 블록을 희생 슈퍼 블록으로 선택하고, 나머지를 다른 결함 슈퍼 블록을 배드 슈퍼 블록들로 선택할 수 있다. 여기서, 결함 슈퍼 블록들 중 희생 슈퍼 블록에 포함된 배드 블록의 개수가 상대적으로 가장 적을 수 있다. 그리고 컨트롤러(130)는 배드 슈퍼 블록들 각각에 포함된 배드 블록의 위치를 검출하여 테이블 구조로 저장할 수 있으며, 이러한 테이블은 블록 요약 테이블(block summary table; BST)일 수 있다.
이렇게, 611 동작을 통해 배드 슈퍼 블록들 각각에 포함된 배드 블록이 검출되면, 컨트롤러(130)는 613 동작에서 배드 슈퍼 블록들 각각에 포함된 배드 블록 대신 희생 슈퍼 블록에 포함된 정상 블록들을 할당할 수 있다. 이 때 컨트롤러(130)는, 배드 슈퍼 블록들 각각에 포함된 배드 블록의 물리적인 위치를 기준으로 희생 슈퍼 블록에 포함된 정상 블록들 각각을 매핑시킨 정보를 저장하고 관리할 수 있다. 즉, 컨트롤러(130)는 배드 슈퍼 블록들 각각에 포함된 배드 블록에 희생 슈퍼 블록에 포함된 정상 블록들을 각각 매핑 시킬 수 있다. 그리고, 컨트롤러(130)는 매핑 정보를 테이블 구조로 저장할 수 있으며, 이러한 테이블을 배드 그룹 테이블(bad group table; BGT)으로 일컬을 수 있다. 여기서, 배드 그룹 테이블은 적어도 하나의 엔트리(entry)로 이루어지고, 하나의 엔트리에 하나의 희생 슈퍼 블록이 대응될 수 있다. 예를 들면, 슈퍼 메모리 블록들 중 최대 20 개를 희생 슈퍼 블록으로 사용한다고 가정할 때, 배드 그룹 테이블은 최대 20 개의 엔트리들로 이루어질 수 있다.도 7은 한 실시예에 따른 희생 슈퍼 블록의 정상 블록 할당 동작을 도시하는 도면이다. 그리고 도 8a 및 도 8b는 한 실시예에 따른 희생 슈퍼 블록의 정상 블록 할당 동작을 설명하기 위한 도면들이다.
도 7을 참조하면, 컨트롤러(130)는 711 동작에서 희생 슈퍼 블록에 포함된 배드 블록의 물리적인 위치에 대응하여, 희생 슈퍼 블록에 포함된 정상 블록의 물리적인 위치를 결정할 수 있다. 이 때 컨트롤러(130)는, 도 8a에 도시된 것처럼 배드 슈퍼 블록에 포함된 배드 블록의 물리적인 위치를 기준으로 희생 슈퍼 블록에 포함된 정상 블록들을 결정할 수 있다. 예를 들면, 희생 슈퍼 블록으로 ‘SUPER BLOCK 145’이 결정되어 있을 수 있다. 희생 슈퍼 블록은 배드 블록들, 즉, ‘DIE 0, PLANE 0’ 및 ‘DIE 1, PLANE 0’을 포함할 수 있다. 그리고 배드 슈퍼 블록으로‘SUPUR BLOCK 180’이 선택될 수 있고, ‘SUPUR BLOCK 180’에 포함된 배드 블록들, 즉, ‘DIE 0, PLANE 2’ 및 ‘DIE 0, PLANE 3’이 검출될 수 있다. 이러한 경우, 컨트롤러(130)는 희생 슈퍼 블록인 ‘SUPER BLOCK 145’에서 정상 블록들, 즉, ‘DIE 0, PLANE 2’ 및 ‘DIE 0, PLANE 3’을 배드 슈퍼 블록인 ‘SUPUR BLOCK 180’에 포함된 배드 블록 대신 사용할 수 있도록 제공할 수 있다.
이를 위해, 컨트롤러(130)는 713 동작에서 배드 슈퍼 블록에 포함된 배드 블록에 희생 슈퍼 블록에 포함된 정상 블록을 매핑할 수 있다. 구체적으로, 컨트롤러(130)는, 도 8b에 도시된 바와 같은 배드 그룹 테이블을 사용하여 희생 슈퍼 블록에 포함된 정상 블록을 배드 슈퍼 블록에 포함된 배드 블록을 매핑할 수 있다. 여기서, 배드 그룹 테이블은 적어도 하나의 엔트리로 이루어지고, 하나의 엔트리에 하나의 희생 슈퍼 블록이 대응될 수 있다. 즉, 배드 그룹 테이블은 적어도 하나의 행 들과 다수개의 열 들로 이루어지며, 다수의 희생 슈퍼 블록 각각이 다수의 행 들 각각에 대응되고, 희생 슈퍼 블록에 포함된 메모리 블록들이 다수개의 열 들에 각각 대응될 수 있다. 예를 들면, 컨트롤러(130)는 배드 그룹 테이블에서 희생 슈퍼 블록, 즉, ‘SUPER BLOCK 145’에 포함된 정상 블록들, 즉, ‘DIE 0, PLANE 2’ 및 ‘DIE 0, PLANE 3’을 배드 슈퍼 블록, 즉,‘SUPUR BLOCK 180’에 매핑시키기 위해 슈퍼 블록 어드레스를 추가할 수 있다. 구체적으로, 도면에서처럼 배드 그룹 테이블의 첫 번째 행에 ‘SUPER BLOCK 145’를 가리키는 슈퍼 블록 어드레스를 저장시킨 후, 첫 번째 행에 대응되는 다수개의 열 들 중 ‘DIE 0, PLANE 2’에 해당하는 열 및 ‘DIE 0, PLANE 3’에 해당하는 열 각각에 ‘SUPER BLOCK 180’를 가리키는 슈퍼 블록 어드레스를 저장시킨다. 이때, 배드 그룹 테이블의 첫 번째 행에 대응되는 다수의 열 들 중 ‘DIE 0, PLANE 0’에 해당하는 열 및 ‘DIE 1, PLANE 0’에 해당하는 열에는 ‘FFFF’라는 값이 저장되는데, 이는, 배드 그룹 테이블의 첫 번째 행에 대응되는 ‘SUPER BLOCK 145’의 ‘DIE 0, PLANE 0’ 및 ‘DIE 1, PLANE 0’가 배드 블록임을 나타내기 위한 값이다.
그리고, 도 8a에서는 구체적으로 예시되지 않았지만, 배드 그룹 테이블의 첫 번째 행에 대응되는 다수의 열 들 중 ‘DIE 0, PLANE 1’에 해당하는 열에 ‘SUPER BLOCK 166’을 가리키는 슈퍼 블록 어드레스가 저장되어 있는 것은, ‘SUPER BLOCK 166’의 ‘DIE 0, PLANE 1’이 배드 블록이고, 이를 대신하기 위해 정상 블록인 ‘SUPER BLOCK 145’의 ‘DIE 0, PLANE 1’이 매핑되어 사용되었음을 의미한다. 마찬가지로, 배드 그룹 테이블의 첫 번째 행에 대응되는 다수의 열 들 중 ‘DIE 7, PLANE 3’에 해당하는 열에 ‘SUPER BLOCK 501’을 가리키는 슈퍼 블록 어드레스가 저장되어 있는 것도 ‘SUPER BLOCK 501’의 ‘DIE 7, PLANE 3’이 배드 블록이고, 이를 대신하기 위해 정상 블록인 ‘SUPER BLOCK 145’의 ‘DIE 7, PLANE 3’이 매핑되어 사용되었음을 의미한다. 또한, 배드 그룹 테이블의 두 번째 행에 대응되는 다수의 열 들 중 ‘DIE 7, PLANE 3’에 해당하는 열에 ‘SUPER BLOCK 463’을 가리키는 슈퍼 블록 어드레스가 저장되어 있는 것은, ‘SUPER BLOCK 463’의 ‘DIE 7, PLANE 3’이 배드 블록이고, 이를 대신하기 위해 정상 블록인 ‘SUPER BLOCK 504’의 ‘DIE 7, PLANE 3’이 매핑되어 사용되었음을 의미한다.
도 9는 다른 실시예에 따른 희생 슈퍼 블록의 정상 블록 할당 동작을 도시하는 도면이다. 그리고 도 10a 및 도 10b는 다른 실시예에 따른 희생 슈퍼 블록의 정상 블록 할당 동작을 설명하기 위한 도면들이다.
도 9를 참조하면, 컨트롤러(130)는 911 동작에서 희생 슈퍼 블록에 포함된 배드 블록의 물리적인 위치에 대응하여, 희생 슈퍼 블록에 포함된 정상 블록의 물리적인 위치를 결정할 수 있다. 이 때 컨트롤러(130)는, 도 10a에 도시된 바와 같이 배드 슈퍼 블록에 포함된 배드 블록의 물리적인 위치를 기준으로 희생 슈퍼 블록에 포함된 정상 블록들을 결정할 수 있다. 예를 들면, 희생 슈퍼 블록으로 ‘SUPER BLOCK 145’ 및 ‘SUPER BLOCK 607’이 결정되어 있을 수 있다. 희생 슈퍼 블록인 ‘SUPER BLOCK 145’는 배드 블록들, 즉, ‘DIE 0, PLANE 0’ 및 ‘DIE 1, PLANE 0’을 포함할 수 있다. 또한, 희생 슈퍼 블록인 ‘SUPER BLOCK 607’은 배드 블록, 즉, ‘DIE 0, PLANE 3’을 포함할 수 있다. 그리고 배드 슈퍼 블록으로‘SUPUR BLOCK 200’이 선택될 수 있고, ‘SUPUR BLOCK 200’에 포함된 배드 블록들, 즉, ‘DIE 0, PLANE 3’ 및 ‘DIE 1, PLANE 0’가 검출될 수 있다. 즉, 희생 슈퍼 블록인 ‘SUPER BLOCK 145’에서 배드 블록인 ‘DIE 1, PLANE 0’이 배드 슈퍼 블록인 ‘SUPUR BLOCK 200’에서 배드 블록인 ‘DIE 1, PLANE 0’와 겹쳐지고, 희생 슈퍼 블록인 ‘SUPER BLOCK 607’에서 배드 블록인 ‘DIE 0, PLANE 3’이 배드 슈퍼 블록인 ‘SUPUR BLOCK 200’에서 배드 블록인 ‘DIE 0, PLANE 3’와 겹쳐친다. 따라서, ‘SUPER BLOCK 145’에 포함된 정상 블록들만으로는 ‘SUPER BLOCK 200’의 모든 배드 블록을 대신할 수 없고, 마찬가지로, ‘SUPER BLOCK 607’에 포함된 정상 블록들만으로는 ‘SUPER BLOCK 200’의 모든 배드 블록을 대신할 수 없다. 이러한 경우, 컨트롤러(130)는 희생 슈퍼 블록인 ‘SUPER BLOCK 145’와 ‘SUPER BLOCK 607’에 포함된 정상블록들을, 즉, ‘SUPER BLOCK 145’에서 정상 블록인 ‘DIE 0, PLANE 3’ 및 ‘SUPER BLOCK 607’에서 정상 블록인 ‘DIE 1, PLANE 0’을 배드 슈퍼 블록인 ‘SUPUR BLOCK 200’에 포함된 배드 블록 대신 사용할 수 있도록 제공할 수 있다.이를 위해, 컨트롤러(130)는 913 동작에서 배드 슈퍼 블록에 포함된 배드 블록을 제1 희생 슈퍼 블록에 포함된 정상 블록에 매핑한 뒤, 915 동작에서 913 동작이 수행된 후에도 배드 슈퍼 블록에 포함된 배드 블록 중 제1 희생 슈퍼 블록에 매핑되지 못한 디른 배드 블록이 존재하는지 확인 할 수 있다. 915 동작에서 존재하는 경우(YES), 917 동작에서 배드 슈퍼 블록에 포함된 다른 배드 블록을 제1 희생 슈퍼 블록과는 다른 제2 희생 슈퍼 블록에 포함된 정상 블록에 매핑할 수 있다.
이때, 컨트롤러(130)는, 도 8b에 도시된 바와 같은 배드 그룹 테이블을 사용하여 희생 슈퍼 블록에 포함된 정상 블록을 배드 슈퍼 블록에 포함된 배드 블록을 매핑할 수 있다. 즉, 전술한 도 8b에서의 설명대로 배드 그룹 테이블에서 두 개의 행을 사용하여 제1 및 제2 희생 슈퍼 블록 각각에 포함된 정상 블록을 하나의 배드 슈퍼 블록에 포함된 배드 블록을 대신하도록 하는 것도 얼마든지 가능하다. 그런데, 도 8b와 같은 동작방법을 사용하면, 배드 슈퍼 블록에 접근할 때, 배드 그룹 테이블에서 서로 떨어져 있는 두 개의 행을 검색해야 하므로, 검색에 오랜 시간이 걸릴 수 있다.
따라서, 제안발명에서는 도 10b에 도시된 것과 같은 방식으로 배드 그룹 테이블을 생성하여 서로 떨어져 있는 두 개 이상의 행을 검색할 때에도 매우 빠른 검색이 가능하도록 할 수 있다.
구체적으로, 도 10b를 참조하면, 배드 그룹 테이블은, 다수개의 행 들과 다수의 열 들로 이루어지며, 다수개의 열 들 각각은 두 개의 영역들, 즉, 제1 영역과 제2 영역을 포함할 수 있다. 이때, 다수개의 희생 슈퍼 블록 각각이 다수개의 행 들 각각에 대응되고, 희생 슈퍼 블록에 포함된 메모리 블록들이 다수개의 열 들 각각의 제1 영역에 대응될 수 있으며, 다수개의 열 들 각각의 제2 영역에는 연결정보가 저장된다. 여기서, 연결정보는 해당 열이 대응하는 희생 슈퍼 블록이 아니라 다른 희생 슈퍼 블록을 연결하여 찾아갈 수 있는 정보이다. 예를 들면, 컨트롤러(130)는, 배드 그룹 테이블에서 제1 희생 슈퍼 블록, 즉, ‘SUPER BLOCK 145’에 포함된 정상 블록, 즉, ‘DIE 0, PLANE 3’의 제1 영역에 배드 슈퍼 블록, 즉,‘SUPUR BLOCK 200’에 매핑시키기 위해 슈퍼 블록 어드레스를 추가할 수 있다. 또한, 컨트롤러(130)는, 배드 그룹 테이블에서 제2 희생 슈퍼 블록, 즉, ‘SUPER BLOCK 607’에 포함된 정상 블록, 즉, ‘DIE 1, PLANE 0’의 제1 영역에 배드 슈퍼 블록, 즉,‘SUPUR BLOCK 200’에 매핑시키기 위해 슈퍼 블록 어드레스를 추가할 수 있다.
구체적으로, 도면에서처럼 배드 그룹 테이블의 첫 번째 행에 ‘SUPER BLOCK 145’를 가리키는 슈퍼 블록 어드레스를 저장시킨 후, 첫 번째 행에 대응되는 다수개의 열 들 중 ‘DIE 0, PLANE 3’에 해당하는 열의 제1 영역에 ‘SUPER BLOCK 200’를 가리키는 슈퍼 블록 어드레스를 저장시킨다. 마찬가지로, 배드 그룹 테이블의 세 번째 행에 ‘SUPER BLOCK 607’를 가리키는 슈퍼 블록 어드레스를 저장시킨 후, 세 번째 행에 대응되는 다수개의 열 들 중 ‘DIE 1, PLANE 0’에 해당하는 열의 제1 영역에 ‘SUPER BLOCK 200’를 가리키는 슈퍼 블록 어드레스를 저장시킨다. 이어서, 배드 그룹 테이블의 첫 번째 행에 대응되는 다수개의 열 들 중 ‘DIE 0, PLANE 3’에 해당하는 열의 제2 영역에 배드 그룹 테이블의 세 번째 행에 대응되는 다수개의 열 들 중 ‘DIE 1, PLANE 0’에 해당하는 열을 찾아가기 위한 정보(3SD0P1)를 저장시킨다. 이를 통해, ‘SUPUR BLOCK 200’에 접근을 위해, 배드 그룹 테이블의 첫 번째 행에 대응하는 다수개의 열 들 각각의 제1 영역을 검색하여 ‘DIE 0, PLANE 3’에 위치하는 배드 블록을 대신하는 정상 블록이 ‘SUPUR BLOCK 145’에 포함되어 있다는 것을 확인한 후, ‘DIE 0, PLANE 3’에 대응하는 열의 제2 영역을 통해 세 번째 행의 ‘DIE 1, PLANE 0’에 대응하는 열의 제1 영역을 즉시 찾아갈 수 있고, 세 번째 행이 ‘SUPUR BLOCK 607’에 대응하므로, ‘SUPUR BLOCK 200’의 ‘DIE 1, PLANE 0’에 위치하는 배드 블록을 대신하는 정상 블록이 ‘SUPUR BLOCK 607’에 포함되어 있다는 것을 확인할 수 있다. 즉, 배드 그룹 테이블의 첫 번째 행을 검색한 이후 두 번째 행에 대응하는 전체 열 들 및 세 번째 행의 ‘DIE 0’에 대응하는 열 들을 검색하지 않고 즉시 세 번째 행의 ‘DIE 1, PLANE 0’에 대응하는 열로 넘어가서 제1 영역을 확인하여 대신하기 위한 정상 블록이 ‘SUPUR BLOCK 607’에 포함되어 있다는 것을 확인할 수 있다. 이때, 배드 그룹 테이블의 세 번째 행의 ‘DIE 1, PLANE 0’에 대응하는 열의 제2 영역에 ‘FFFF’라는 값이 저장되는데, 이는, 배드 슈퍼 블록인 ‘SUPUR BLOCK 200’에 포함된 배드 블록은, ‘DIE 1, PLANE 0’이 마지막 배드 블록임을 나타낸다. 즉, 배드 그룹 테이블에 모든 열 들 각각의 제2 영역에 ‘FFFF’라는 값이 의미하는 것은, 해당 열의 제1 영역에 저장된 슈퍼 블록 어드레스가 가리키는 배드 슈퍼 블록에 더 이상 배드 블록이 없다는 것을 의미한다. 예컨대, 배드 그룹 테이블의 첫 번째 행에 대응되는 다수의 열 들 중 ‘DIE 0, PLANE 1’에 해당하는 열의 제2 영역에 저장된 ‘FFFF’값의 의미는, ‘DIE 0, PLANE 1’에 해당하는 열의 제1 영역에 저장된 슈퍼 블록 어드레스가 가리키는 ‘SUPUR BLOCK 180’에는 ‘DIE 0, PLANE 1’에 위치하는 배드 블록 이후에 더 이상 배드 블록이 존재하지 않음을 의미한다.
그리고, 배드 그룹 테이블의 첫 번째 행에 대응되는 다수의 열 들 중 ‘DIE 0, PLANE 0’에 해당하는 열 및 ‘DIE 1, PLANE 0’에 해당하는 열의 제1 영역에는 ‘FFFF’라는 값이 저장되는데, 이는, 배드 그룹 테이블의 첫 번째 행에 대응되는 ‘SUPER BLOCK 145’의 ‘DIE 0, PLANE 0’ 및 ‘DIE 1, PLANE 0’가 배드 블록임을 나타내기 위한 값이다. 이렇게, 해당 열의 제1 영역에 ‘FFFF’라는 값이 저장되면, 해당 열의 제2 영역에는 어떠한 값이 저장되어도 상관없지만, 도면에서는 비워두던가 아니면 ‘FFFF’라는 값을 저장하는 것을 예시하였다.
그리고, 도 10a에서는 구체적으로 예시되지 않았지만, 배드 그룹 테이블의 첫 번째 행에 대응되는 다수의 열 들 중 ‘DIE 0, PLANE 1’에 해당하는 열의 제1 영역에 ‘SUPER BLOCK 180’을 가리키는 슈퍼 블록 어드레스가 저장되고 제2 영역에 ‘FFFF’가 저장되어 있는 것은, ‘SUPER BLOCK 180’의 ‘DIE 0, PLANE 1’이 배드 블록이고, 이를 대신하기 위해 정상 블록인 ‘SUPER BLOCK 145’의 ‘DIE 0, PLANE 1’이 매핑되어 사용되었으며, ‘SUPER BLOCK 180’에는 더 이상 배드 블록이 존재하지 않음을 의미한다. 마찬가지로, 배드 그룹 테이블의 첫 번째 행에 대응되는 다수의 열 들 중 ‘DIE 0, PLANE 2’에 해당하는 열의 제1 영역에 ‘SUPER BLOCK 191’을 가리키는 슈퍼 블록 어드레스가 저장되고 제2 영역에 ‘FFFF’가 저장되어 있는 것은, ‘SUPER BLOCK 191’의 ‘DIE 0, PLANE 2’가 배드 블록이고, 이를 대신하기 위해 정상 블록인 ‘SUPER BLOCK 145’의 ‘DIE 0, PLANE 2’이 매핑되어 사용되었으며, ‘SUPER BLOCK 191’에는 더 이상 배드 블록이 존재하지 않음을 의미한다. 또한, 배드 그룹 테이블의 첫 번째 행에 대응되는 다수의 열 들 중 ‘DIE 7, PLANE 3’에 해당하는 열의 제1 영역에 ‘SUPER BLOCK 501’을 가리키는 슈퍼 블록 어드레스가 저장되고 제2 영역에 ‘FFFF’가 저장되어 있는 것은, ‘SUPER BLOCK 501’의 ‘DIE 7, PLANE 3’이 배드 블록이고, 이를 대신하기 위해 정상 블록인 ‘SUPER BLOCK 145’의 ‘DIE 7, PLANE 3’이 매핑되어 사용되었으며, ‘SUPER BLOCK 501’에는 더 이상 배드 블록이 존재하지 않음을 의미한다. 또한, 배드 그룹 테이블의 두 번째 행에 대응되는 다수의 열 들 중 ‘DIE 7, PLANE 3’에 해당하는 열의 제1 영역에 ‘SUPER BLOCK 463’을 가리키는 슈퍼 블록 어드레스가 저장되고 제2 영역에 ‘FFFF’가 저장되어 있는 것은, ‘SUPER BLOCK 463’의 ‘DIE 7, PLANE 3’이 배드 블록이고, 이를 대신하기 위해 정상 블록인 ‘SUPER BLOCK 504’의 ‘DIE 7, PLANE 3’이 매핑되어 사용되었으며, ‘SUPER BLOCK 463’에는 더 이상 배드 블록이 존재하지 않음을 의미한다.다시 도 6을 참조하면, 컨트롤러(130)는 615 동작에서 메모리 장치(150)로 접근 요청을 감지할 수 있다. 여기서, 호스트(102)로부터 메모리 장치(150)로 접근 요청이 수신되면, 컨트롤러(130)가 이를 감지할 수 있다. 그리고 컨트롤러(130)에서 접근 요청에 따라 메모리 장치(150)에 포함된 다수개의 슈퍼 메모리 블록들 중 어느 하나에 접근하여 할 때, 해당 슈퍼 메모리 블록이 배드 슈퍼 블록일 수 있다. 따라서, 컨트롤러(130)는, 617 동작에서 접근 요청에 따른 슈퍼 메모리 블록이 배드 슈퍼 블록인지 여부를 확인한다. 이때, 컨트롤러(130)는,배드 슈퍼 블록 블록 요약 테이블에 기반하여, 접근 요청에 따른 슈퍼 메모리 블록이 배드 슈퍼 블록인지를 확인할 수 있다.계속해서, 617 동작에서 배드 슈퍼 블록에 접근하는 것으로 판단되면, 컨트롤러(130)는, 619 동작에서 배드 그룹 정보에 기반하여, 접근이 감지된 배드 슈퍼 블록에 포함된 배드 블록을 대신하기 위한 희생 슈퍼 블록의 정상 블록을 도출하고, 도출된 희생 슈퍼 블록의 정상 블록을 접근이 감지된 배드 슈퍼 블록에서 사용하도록 제어한다.
도 11은 한 실시예에 따른 희생 슈퍼 블록의 정상 블록 도출 동작을 도시하는 도면이다.
도 11을 참조하면, 전술한 도 7과 도 8a 및 도 8b를 통해 설명된 것과 같은 형태로 배드 그룹 테이블이 생성되어 있는 경우에서 컨트롤러(130)가 접근이 감지된 배드 슈퍼 블록에 포함된 배드 블록을 대신하기 위한 희생 슈퍼 블록의 정상 블록을 도출하기 위해 배드 그룹 테이블을 검색하는 동작인 것을 알 수 있다.
구체적으로, 컨트롤러(130)는 1111 동작과 1113 동작 및 1117 동작에서 접근이 감지된 배드 슈퍼 블록을 가리키는 슈퍼 블록 어드레스가 배드 그룹 테이블의 어디에 저장되어 있는지를 확인하기 위해 배드 그룹 테이블을 첫 번째 행에 포함된 다수개의 열 들에서 검색하고 이어서 두 번째 행에 포함된 다수개의 열 들에서 검색하는 방식으로 배드 그룹 테이블에 저장된 값들을 순차적으로 검색할 수 있다. 이렇게, 1111 동작과 1113 동작 및 1117 동작을 반복적으로 수행하면서 배드 그룹 테이블에 저장된 값들을 순차적으로 하나씩 검색하다가 접근이 감지된 배드 슈퍼 블록을 가리키는 슈퍼 블록 어드레스가 감지되면, 11115 동작을 수행하게 된다.
즉, 컨트롤러(130)는, 1111 동작과 1113 동작 및 1117 동작에서 검색된 배드 그룹 테이블의 저장 위치가 어딘지를 확인하여, 접근이 감지된 배드 슈퍼 블록에 포함된 배드 블록을 대신하기 위한 희생 슈퍼 블록의 정상 블록을 도출할 수 있다.
예컨대, 도 8b를 함께 참조하여 접근이 감지된 배드 슈퍼 블록이 ‘SUPER BLOCK 180’이라고 가정하면, 배드 슈퍼 블록인 ‘SUPER BLOCK 180’의 ‘DIE 0, PLANE 2’에 첫 번째 배드 블록이 위치하고, ‘DIE 0, PLANE 3’에 두 번째 배드 블록이 위치하는 것을 알고 있다. 이 상태에서 1111 동작과 1113 동작을 첫 번째 수행할 때, 배드 그룹 테이블의 첫 번째 행 및 세 번째 열에 ‘SUPER BLOCK 180’을 가리키는 슈퍼 블록 어드레스가 저장되어 있는 것을 찾을 수 있다. 즉, ‘SUPER BLOCK 180’의 첫 번째 배드 블록이 위치하는 ‘DIE 0, PLANE 2’은, 배드 그룹 테이블의 세 번째 열에 대응하므로, 첫 번째 1111 동작과 1113 동작에서 배드 그룹 테이블의 첫 번째 행을 검색하여 찾을 수 있다. 이때, 배드 그룹 테이블의 첫 번째 행은 ‘SUPER BLOCK 145’을 가리키는 슈퍼 블록 어드레스를 저장하고 있으므로, 희생 슈퍼 블록은 ‘SUPER BLOCK 145’라는 것을 알 수 있다. 따라서, 1115 동작을 통해 접근이 감지된 배드 슈퍼 블록인 ‘SUPER BLOCK 180’의 ‘DIE 0, PLANE 2’에 위치하는 첫 번째 배드 블록을 대신하여 매핑되는 정상 블록은 ‘SUPER BLOCK 145’에 포함되어 있다는 것을 확정할 수 있다.
이어서, 1117 동작에서 접근이 감지된 배드 슈퍼 블록인 ‘SUPER BLOCK 180’에서 아직 정상 블록으로 매핑되지 못한 배드 블록, 즉, ‘DIE 0, PLANE 3’에 위치하는 두 번째 배드 블록이 남아있는 것을 확인할 수 있다.
따라서, 두 번째로 1111 동작과 1113 동작을 수행하여 배드 그룹 테이블의 첫 번째 행 및 네 번째 열에 ‘SUPER BLOCK 180’을 가리키는 슈퍼 블록 어드레스가 저장되어 있는 것을 찾을 수 있다. 즉, ‘SUPER BLOCK 180’의 두 번째 배드 블록이 위치하는 ‘DIE 0, PLANE 3’은, 배드 그룹 테이블의 네 번째 열에 대응하므로, 두 번째 1111 동작과 1113 동작에서 배드 그룹 테이블의 첫 번째 행을 검색하여 찾을 수 있다. 이때, 배드 그룹 테이블의 첫 번째 행은 ‘SUPER BLOCK 145’을 가리키는 슈퍼 블록 어드레스를 저장하고 있으므로, 희생 슈퍼 블록은 ‘SUPER BLOCK 145’라는 것을 알 수 있다. 따라서, 1115 동작을 통해 접근이 감지된 배드 슈퍼 블록인 ‘SUPER BLOCK 180’의 ‘DIE 0, PLANE 3’에 위치하는 두 번째 배드 블록을 대신하여 매핑되는 정상 블록은 ‘SUPER BLOCK 145’에 포함되어 있다는 것을 확정할 수 있다.
이어서, 1117 동작에서 접근이 감지된 배드 슈퍼 블록인 ‘SUPER BLOCK 180’에 아직 정상 블록으로 매핑되지 못한 배드 블록이 더 이상 존재하지 않는 것을 확인할 수 있다.
1115 동작
도 12는 다른 실시예에 따른 희생 슈퍼 블록의 정상 블록 도출 동작을 도시하는 도면이다.
도 12를 참조하면, 전술한 도 9와 도 10a 및 도 10b를 통해 설명된 것과 같은 형태로 배드 그룹 테이블이 생성되어 있는 경우에서 컨트롤러(130)가 접근이 감지된 배드 슈퍼 블록에 포함된 배드 블록을 대신하기 위한 희생 슈퍼 블록의 정상 블록을 도출하기 위해 배드 그룹 테이블을 검색하는 동작인 것을 알 수 있다.
구체적으로, 컨트롤러(130)는 1211 동작 및 1213 동작에서 접근이 감지된 배드 슈퍼 블록을 가리키는 슈퍼 블록 어드레스가 배드 그룹 테이블의 어디에 저장되어 있는지를 확인하기 위해 배드 그룹 테이블을 첫 번째 행에 포함된 다수개의 열 들의 제1 영역에서 검색하고 이어서 두 번째 행에 포함된 다수개의 열 들의 제1 영역에서 검색하는 방식으로 배드 그룹 테이블에 저장된 값들을 순차적으로 검색할 수 있다. 이렇게, 1211 동작 및 1213 동작을 반복적으로 수행하면서 배드 그룹 테이블에 저장된 값들을 순차적으로 하나씩 검색하다가 접근이 감지된 배드 슈퍼 블록을 가리키는 슈퍼 블록 어드레스가 감지되면, 1215 동작을 수행하게 된다. 1215 동작이 수행된 후에는 다시 1211 동작 및 1213 동작을 수행하는 것이 아니라, 1217 동작에서 1215 동작의 대상이었던 열의 제2 영역에 연결정보가 존재하는지를 확인하게 된다.
즉, 컨트롤러(130)는, 1211 동작 및 1213 동작에서 검색된 배드 그룹 테이블의 저장 위치가 어딘지를 확인하여, 접근이 감지된 배드 슈퍼 블록에 포함된 첫 번째 배드 블록을 대신하기 위한 희생 슈퍼 블록의 정상 블록을 도출하고, 이어서, 1217 동작에서 접근이 감지된 배드 슈퍼 블록에 포함된 두 번째 이상의 배드 블록들을 대신하기 위한 희생 슈퍼 블록의 정상 블록을 도출할 수 있다.
예컨대, 도 10b를 함께 참조하여 접근이 감지된 배드 슈퍼 블록이 ‘SUPER BLOCK 200’이라고 가정하면, 배드 슈퍼 블록인 ‘SUPER BLOCK 200’의 ‘DIE 0, PLANE 3’에 첫 번째 배드 블록이 위치하는 것을 알고 있다. 이 상태에서 1211 동작과 1213 동작을 첫 번째 수행할 때, 배드 그룹 테이블의 첫 번째 행 및 네 번째 열의 제1 영역에 ‘SUPER BLOCK 200’을 가리키는 슈퍼 블록 어드레스가 저장되어 있는 것을 찾을 수 있다. 즉, ‘SUPER BLOCK 200’의 첫 번째 배드 블록이 위치하는 ‘DIE 0, PLANE 3’은, 배드 그룹 테이블의 네 번째 열에 대응하므로, 첫 번째 1211 동작과 1213 동작에서 배드 그룹 테이블의 첫 번째 행을 검색하여 찾을 수 있다. 이때, 배드 그룹 테이블의 첫 번째 행은 ‘SUPER BLOCK 145’을 가리키는 슈퍼 블록 어드레스를 저장하고 있으므로, 희생 슈퍼 블록은 ‘SUPER BLOCK 145’라는 것을 알 수 있다. 따라서, 1215 동작을 통해 접근이 감지된 배드 슈퍼 블록인 ‘SUPER BLOCK 200’의 ‘DIE 0, PLANE 3’에 위치하는 첫 번째 배드 블록을 대신하여 매핑되는 정상 블록은 ‘SUPER BLOCK 145’에 포함되어 있다는 것을 확정할 수 있다.
이어서, 1217 동작에서 1215 동작의 대상이었던 배드 그룹 테이블의 첫 번째 행의 네 번째 열의 제2 영역에 어떤 값이 저장되어 있는지를 확인한다. 1217 동작의 결과, ‘3SD0P1’이라는 값이 저장되어 있으며, 이는, 배드 그룹 테이블의 세 번째 행의 다섯 번째 열을 가리키는 값이라는 것을 알 수 있다. 따라서, 1215 동작을 통해 배드 그룹 테이블의 세 번째 행의 다섯 번째 열의 제1 영역을 확인하면, 배드 슈퍼 블록인 ‘SUPER BLOCK 200’을 가리키는 슈퍼 블록 어드레스가 저장되어 있는 것을 알 수 있다. 이때, 배드 그룹 테이블의 세 번째 행은 ‘SUPER BLOCK 607’을 가리키는 슈퍼 블록 어드레스를 저장하고 있으므로, 희생 슈퍼 블록은 ‘SUPER BLOCK 607’라는 것을 알 수 있다. 따라서, 1217 동작을 통해 접근이 감지된 배드 슈퍼 블록인 ‘SUPER BLOCK 200’의 두 번째 배드 블록은 ‘DIE 1, PLANE 0’에 위치하며, 두 번째 배드 블록에 대신하여 매핑되는 정상 블록은 ‘SUPER BLOCK 607’에 포함되어 있다는 것을 확정할 수 있다.
다시 이어서, 1217 동작에서 1215 동작의 대상이었던 배드 그룹 테이블의 세 번째 행의 다섯 번째 열의 제2 영역에 어떤 값이 저장되어 있는지를 확인한다. 1217 동작의 결과, ‘FFFF’이라는 값이 저장되어 있으며, 이를 통해, 접근이 감지된 배드 슈퍼 블록인 ‘SUPER BLOCK 200’에 아직 정상 블록으로 매핑되지 못한 배드 블록이 더 이상 존재하지 않는 것을 확인할 수 있다.
도 6을 다시 참조하면, 컨트롤러(130)는 621 동작에서 611 동작을 통해 접근 요청된 메모리 장치(150)의 배드 슈퍼 블록에 접근을 제공할 수 있다.
도 13은 다양한 실시예들에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 구현 예를 도시한 도면이다. 여기서, 도 13은 다양한 실시예들에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 13을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130) 및 커넥터(6110)를 포함한다.
메모리 컨트롤러(6120)는, 불휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 예를 들면, 메모리 컨트롤러(6120)는, 메모리 장치(6130)의 리드, 라이트, 이레이즈 및 백그라운드(background) 동작 등을 제어하도록 구현된다. 그리고 메모리 컨트롤러(6120)는, 메모리 장치(6130) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구현되며, 메모리 장치(6130)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구현된다. 즉 메모리 컨트롤러(6120)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치, 예컨대 도 1에서 설명한 호스트(102)와 통신할 수 있다. 예컨대, 메모리 컨트롤러(6120)는, 도 1에서 설명한 바와 같이, USB(Universal Serial Bus), MMC(multimedia card), eMMC(embeded MMC), PCI(peripheral component interconnection), PCIe(PCI express), ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성될 수 있으며, 그에 따라 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 다양한 실시예들에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
메모리 장치(6130)는, 불휘발성 메모리로 구현, 예컨대 EPROM(Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM(Phase-change RAM), ReRAM(Resistive RAM), FRAM(Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있으며, 일 예로 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 구성할 수 있으며, PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 14는 다양한 실시예들에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 구현 예를 도시한 도면이다.
도 14를 참조하면, 데이터 처리 시스템(6200)은, 적어도 하나의 불휘발성 메모리로 구현된 메모리 장치(6230) 및 메모리 장치(6230)를 제어하는 메모리 컨트롤러(6220)를 포함한다. 여기서, 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
메모리 컨트롤러(6220)는, 호스트(6210)의 요청에 응답하여 메모리 장치(6230)에 대한 리드, 라이트, 이레이즈 동작 등을 제어하며, 메모리 컨트롤러(6220)는 적어도 하나의 CPU(6221), 버퍼 메모리, 예컨대 RAM(6222), ECC 회로(6223), 호스트 인터페이스(6224) 및 메모리 인터페이스, 예컨대 NVM 인터페이스(6225)를 포함한다.
CPU(6221)는, 메모리 장치(6230)에 대한 전반적인 동작, 예컨대 읽기, 쓰기, 파일 시스템 관리, 배드 페이지 관리 등)을 제어할 수 있다. 그리고 RAM(6222)는, CPU(6221)의 제어에 따라 동작하며, 워크 메모리(work memory), 버퍼 메모리(buffer memory), 캐시 메모리(cache memory) 등으로 사용될 수 있다. 여기서, RAM(6222)이 워크 메모리로 사용되는 경우에, CPU(6221)에서 처리된 데이터가 임시 저장되며, RAM(6222)이 버퍼 메모리로 사용되는 경우에는, 호스트(6210)에서 메모리 장치(6230)로 또는 메모리 장치(6230)에서 호스트(6210)로 전송되는 데이터의 버퍼링을 위해 사용되며, RAM(6222)이 캐시 메모리로 사용되는 경우에는 저속의 메모리 장치(6230)가 고속으로 동작하도록 사용될 수 있다.
ECC 회로(6223)는, 도 1에서 설명한 컨트롤러(130)의 ECC 유닛(138)에 대응하며, 메모리 장치(6230)로부터 수신된 데이터의 페일 비트(fail bit) 또는 에러 비트(error bit)를 정정하기 위한 에러 정정 코드(ECC: Error Correction Code)를 생성한다. 그리고 ECC 회로(6223)는, 메모리 장치(6230)로 제공되는 데이터의 에러 정정 인코딩을 수행하여, 패리티(parity) 비트가 부가된 데이터를 형성한다. 여기서, 패리티 비트는, 메모리 장치(6230)에 저장될 수 있다. 또한 ECC 회로(6223)는, 메모리 장치(6230)로부터 출력된 데이터에 대하여 에러 정정 디코딩을 수행할 수 있으며, 이때 ECC 회로(6223)는 패리티(parity)를 사용하여 에러를 정정할 수 있다. 예를 들면, ECC 회로(6223)는, 도 1에서 설명한 바와 같이, LDPC code, BCH code, turbo code, 리드-솔로몬 코드, convolution code, RSC, TCM, BCM 등의 다양한 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 그리고 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치, 예컨대 호스트(6210) 또는 호스트(6210) 이외의 다른 외부 장치와 연결된 후, 데이터 등을 송수신할 수 있으며, 특히 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 다양한 실시예들에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 15는 다양한 실시예들에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 구현 예를 도시한 도면이다. 여기서, 도 15는 다양한 실시예들에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 15를 참조하면, SSD(6300)는, 복수의 불휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
컨트롤러(6320)는, 복수의 채널들(CH1, CH2, CH3, …, CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는, 적어도 하나의 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324) 및 메모리 인터페이스, 예컨대 불휘발성 메모리 인터페이스(6326)를 포함한다.
버퍼 메모리(6325)는, 호스트(6310)로부터 수신된 데이터 또는 메모리 장치(6340)에 포함된 복수의 플래시 메모리들(NVMs)로부터 수신된 데이터를 임시 저장하거나, 복수의 플래시 메모리들(NVMs)의 메타 데이터, 예컨대 매핑 테이블을 포함함 맵 데이터를 임시 저장한다. 예를 들면, 버퍼 메모리(6325)는, DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들로 구현될 수 있으며, 도 15에서는 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
ECC 회로(6322)는, 프로그램 동작에서 메모리 장치(6340)로 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 리드 동작에서 메모리 장치(6340)로부터 리드된 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정 동작을 수행하며, 페일된 데이터의 복구 동작에서 메모리 장치(6340)로부터 복구된 데이터의 에러 정정 동작을 수행한다.
호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 불휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있다. 이 때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다. 여기서, RAID 컨트롤러는, 호스트(6310)로부터 라이트 커맨드를 수신하여, 프로그램 동작을 수행할 경우, 라이트 커맨드에 해당하는 데이터를, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 라이트 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로 출력할 수 있다. 그리고 RAID 컨트롤러는, 호스트(6310)로부터 리드 커맨드를 수신하여 리드 동작을 수행할 경우, 복수의 RAID 레벨들, 즉 복수의 SSD(6300)들에서 호스트(6310)로부터 수신된 리드 커맨드의 RAID 레벨 정보에 상응하여, 적어도 하나의 메모리 시스템, 다시 말해 SSD(6300)을 선택한 후, 선택한 SSD(6300)로부터 데이터를 호스트(6310)로 제공할 수 있다.
도 16은 다양한 실시예들에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 구현 예를 도시한 도면이다. 여기서, 도 16은 다양한 실시예들에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 16을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440) 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
컨트롤러(6430)는, 복수의 채널들을 통해, 메모리 장치(6440)와 연결된다. 그리고 컨트롤러(6430)는, 적어도 하나의 코어(6432), 호스트 인터페이스(6431) 및 메모리 인터페이스, 예컨대 낸드 인터페이스(6433)를 포함한다.
코어(6432)는, eMMC(6400)의 전반적인 동작을 제어하며, 호스트 인터페이스(6431)는, 컨트롤러(6430)와 호스트(6410) 간의 인터페이스 기능을 제공하며, 낸드 인터페이스(6433)는, 메모리 장치(6440)와 컨트롤러(6430) 간의 인터페이스 기능을 제공한다. 예를 들면, 호스트 인터페이스(6431)는, 도 1에서 설명한 바와 같이, 병렬 인터페이스, 일 예로 MMC 인터페이스가 될 수 있으며, 아울러 직렬 인터페이스, 일 예로 UHS((Ultra High Speed)-Ⅰ/UHS-Ⅱ, UFS 인터페이스가 될 수 있다.
도 17은 다양한 실시예들에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 구현 예를 도시한 도면이다. 여기서, 도 17은 다양한 실시예들에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 17을 참조하면, UFS 시스템(6500)은, UFS 호스트(6510), 복수의 UFS 장치들(6520,6530), 임베디드 UFS 장치(6540), 착탈형 UFS 카드(6550)를 포함할 수 있으며, UFS 호스트(6510)는, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있다.
UFS 호스트(6510), UFS 장치들(6520,6530), 임베디드 UFS 장치(6540) 및 착탈형 UFS 카드(6550)는, 각각 UFS 프로토콜을 통해 외부의 장치들, 즉 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6530), 임베디드 UFS 장치(6540) 및 착탈형 UFS 카드(6550)는, 도 1에서 설명한 메모리 시스템(110)으로 구현, 특히 도 11에서 설명한 메모리 카드 시스템(6100)으로 구현될 수 있다. 또한, 임베디드 UFS 장치(6540)와 착탈형 UFS 카드(6550)는, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
도 18은 다양한 실시예들에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 구현 예를 도시한 도면이다. 여기서, 도 18은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 18을 참조하면, 사용자 시스템(6600)은, 애플리케이션 프로세서(6630), 메모리 모듈(6620), 네트워크 모듈(6640), 스토리지 모듈(6650) 및 사용자 인터페이스(6610)를 포함한다.
애플리케이션 프로세서(6630)는, 사용자 시스템(6600)에 포함된 구성 요소들, 운영 시스템(OS: Operating System)을 구동시키며, 일 예로 사용자 시스템(6600)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 여기서, 애플리케이션 프로세서(6630)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
메모리 모듈(6620)은, 사용자 시스템(6600)의 주메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 여기서, 메모리 모듈(6620)은, DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예를 들면, 애플리케이션 프로세서(6630) 및 메모리 모듈(6620)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
네트워크 모듈(6640)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6640)은, 유선 통신을 지원할 뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Division Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 다양한 실시예들에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6640)은, 애플리케이션 프로세서(6630)에 포함될 수 있다.
스토리지 모듈(6650)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6630)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6650)에 저장된 데이터를 애플리케이션 프로세서(6630)로 전송할 수 있다. 여기서, 스토리지 모듈(6650)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6600)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6650)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 15 내지 도 17에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
사용자 인터페이스(6610)는, 애플리케이션 프로세서(6630)에 데이터 또는 커맨드어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예컨대, 사용자 인터페이스(6610)는, 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있으며, 아울러 LCD(Liquid Crystal Display), OLED(Organic Light Emitting Diode) 표시 장치, AMOLED(Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
다양한 실시예들에 따라 도 1에서 설명한 메모리 시스템(110)이, 사용자 시스템(6600)의 모바일 전자 기기에 적용될 경우, 어플리케이션 프로세서(6630)는, 모바일 전자 기기의 전반적인 동작을 제어하며, 네트워크 모듈(6640)은, 통신 모듈로서, 전술한 바와 같이 외부 장치와의 유선/무선 통신을 제어한다. 아울러, 사용자 인터페이스(6610)는, 모바일 전자 기기의 디스플레이/터치 모듈로 어플리케이션 프로세서(6630)에서 처리된 데이터를 디스플레이하거나, 터치 패널로부터 데이터를 입력 받도록 지원한다.

Claims (20)

  1. 다수개의 메모리 블록들을 포함하는 메모리 장치; 및
    상기 메모리 블록들을 그룹화하여 다수개의 슈퍼 메모리 블록(super memory block)들로 관리하는 컨트롤러를 포함하고,
    상기 컨트롤러는,
    적어도 하나 이상의 배드 블록이 포함된 상기 슈퍼 메모리 블록들을 결함 슈퍼 블록들로 설정하고,
    상기 결함 슈퍼 블록들 중 어느 한 블록인 희생 슈퍼 블록에 포함된 정상 블록들을 나머지 다른 블록인 배드 슈퍼 블록들에 각각 포함된 배드 블록 대신 할당하기 위한 정보를 관리하는 메모리 시스템.
  2. 제 1 항에 있어서, 상기 컨트롤러는,
    상기 배드 슈퍼 블록들 중 어느 한 블록으로의 접근이 감지되면,
    상기 정보에 기반하여, 접근이 감지된 상기 배드 슈퍼 블록에 포함된 배드 블록을 대신하기 위한 상기 희생 슈퍼 블록의 정상 블록을 도출하고,
    도출된 상기 희생 슈퍼 블록의 정상 블록을 접근이 감지된 상기 배드 슈퍼 블록에서 사용하도록 제어하는 메모리 시스템.
  3. 제 2 항에 있어서, 상기 컨트롤러는,
    나머지 다른 상기 배드 슈퍼 블록들 각각에 포함된 배드 블록의 물리적인 위치를 기준으로 상기 희생 슈퍼 블록에 포함된 정상 블록들 각각을 매핑시켜 상기 정보를 생성하는 메모리 시스템.
  4. 제 3 항에 있어서,
    상기 정보는, 적어도 하나 이상의 행과 다수의 열 들이 매트릭스 형태로 구성된 테이블을 포함하며,
    상기 테이블에서 하나의 상기 희생 슈퍼 블록이 하나의 행에 대응되고, 상기 희생 슈퍼 블록에 포함된 메모리 블록들이 열 들에 대응되며, 상기 배드 슈퍼 블록들 각각에 포함된 배드 블록이 열 들에 각각 매핑되는 메모리 시스템.
  5. 제 4 항에 있어서, 상기 컨트롤러는,
    상기 테이블에서 행을 선택하기 위한 공간에 상기 희생 슈퍼 블록의 물리주소를 저장하고,
    상기 테이블에서 열 들 각각에는 상기 배드 슈퍼 블록들 각각의 물리주소를 저장하는 메모리 시스템.
  6. 제 5 항에 있어서, 상기 컨트롤러는,
    상기 배드 슈퍼 블록들 중 어느 한 블록으로의 접근이 감지되면,
    상기 테이블의 모든 행을 하나씩 순차적으로 검색하되, 검색되는 상기 테이블 각각의 행에서 상기 접근이 감지된 블록에 포함된 배드 블록의 물리적인 위치에 대응하는 상기 테이블의 열에 저장된 물리주소와 상기 접근이 감지된 블록의 물리주소를 비교하며, 비교결과 검색된 상기 테이블의 행에 대응하는 상기 희생 슈퍼 블록의 정상 블록을 상기 접근이 감지된 블록에 포함된 배드 블록을 대신하기 위해 도출하는 메모리 시스템.
  7. 제 3 항에 있어서,
    상기 정보는, 적어도 하나 이상의 행과 다수의 열 들이 매트릭스 형태로 구성된 테이블을 포함하고,
    상기 테이블에서 다수의 열 들 각각은 제1 공간과 제2 공간을 포함하며,
    상기 테이블에서 하나의 상기 희생 슈퍼 블록이 하나의 행에 대응되고, 상기 희생 슈퍼 블록에 포함된 메모리 블록들이 열 들에 대응되며, 상기 배드 슈퍼 블록들 각각에 포함된 앞선 배드 블록이 열 들 각각의 제1 공간에 각각 매핑되고, 상기 배드 슈퍼 블록들 각각에 포함된 뒤선 배드 블록이 매핑된 위치가 열 들 각각의 제2 공간에 각각 매핑되는 메모리 시스템.
  8. 제 7 항에 있어서,
    상기 테이블에서 행을 선택하기 위한 공간에 상기 희생 슈퍼 블록의 물리주소를 저장하고,
    상기 테이블에서 열 들 각각의 제1 공간에는 상기 배드 슈퍼 블록들 각각의 물리주소를 저장하며,
    상기 테이블에서 열 들 각각의 제2 공간에는 상기 테이블에서 임의의 행 및 열을 가리키기 위한 값을 저장하는 메모리 시스템.
  9. 제 8 항에 있어서, 상기 컨트롤러는,
    상기 배드 슈퍼 블록들 중 어느 한 블록으로의 접근이 감지되면,
    상기 테이블의 모든 행을 하나씩 순차적으로 검색하되, 검색되는 상기 테이블 각각의 행에서 상기 접근이 감지된 블록에 포함된 상기 앞선 배드 블록의 물리적인 위치에 대응하는 상기 테이블의 제1 열의 제1 공간에 저장된 물리주소와 상기 접근이 감지된 블록의 물리주소를 비교하며, 비교결과 검색된 상기 테이블의 제1 행에 대응하는 상기 희생 슈퍼 블록의 정상 블록을 상기 접근이 감지된 블록에 포함된 상기 앞선 배드 블록을 대신하기 위해 도출하고,
    비교결과 검색된 상기 테이블의 제1 열의 제2 공간에 저장된 값을 기준으로 상기 접근이 감지된 블록에 포함된 상기 뒤선 배드 블록의 물리주소가 저장된 상기 테이블의 제2 행 및 제2 열의 제1 공간을 확인하며, 확인결과 상기 테이블의 제2 행에 대응하는 상기 희생 슈퍼 블록의 정상 블록을 상기 접근이 감지된 블록에 포함된 상기 뒤선 배드 블록을 대신하기 위해 도출하는 메모리 시스템.
  10. 제 9 항에 있어서,
    상기 배드 슈퍼 블록들 중 적어도 두 개 이상의 배드 블록이 포함된 어느 한 상기 배드 슈퍼 블록에서,
    어느 하나의 배드 블록이 상기 앞선 배드 블록으로 선택되면, 선택된 배드 블록이 아닌 다른 어느 하나의 배드 블록이 상기 뒤선 배드 블록으로 선택되며, 모든 배드 블록을 선택할 때까지 반복하여 체인형태로 선택하는 메모리 시스템.
  11. 다수개의 메모리 블록들을 포함하는 메모리 장치를 포함하고, 상기 메모리 블록들을 그룹화하여 다수개의 슈퍼 메모리 블록(super memory block)들로 관리하는 메모리 시스템의 동작방법에 있어서,
    적어도 하나 이상의 배드 블록이 포함된 상기 슈퍼 메모리 블록들을 결함 슈퍼 블록들로 설정하는 단계; 및
    상기 결함 슈퍼 블록들 중 어느 한 블록인 희생 슈퍼 블록에 포함된 정상 블록들을 나머지 다른 블록인 배드 슈퍼 블록들에 각각 포함된 배드 블록 대신 할당하기 위한 정보를 관리하는 단계를 포함하는 메모리 시스템의 동작방법.
  12. 제 11 항에 있어서,
    상기 배드 슈퍼 블록들 중 어느 한 블록으로의 접근이 감지되면, 상기 정보에 기반하여, 접근이 감지된 상기 배드 슈퍼 블록에 포함된 배드 블록을 대신하기 위한 상기 희생 슈퍼 블록의 정상 블록을 도출하는 단계; 및
    상기 도출하는 단계에서 도출된 상기 희생 슈퍼 블록의 정상 블록을 접근이 감지된 상기 배드 슈퍼 블록에서 사용하도록 제어하는 단계를 더 포함하는 메모리 시스템의 동작방법.
  13. 제 12 항에 있어서, 상기 정보를 관리하는 단계는,
    나머지 다른 상기 배드 슈퍼 블록들 각각에 포함된 배드 블록의 물리적인 위치를 기준으로 상기 희생 슈퍼 블록에 포함된 정상 블록들 각각을 매핑시켜 상기 정보를 생성하는 단계를 포함하는 메모리 시스템의 동작방법.
  14. 제 13 항에 있어서,
    상기 정보는, 적어도 하나 이상의 행과 다수의 열 들이 매트릭스 형태로 구성된 테이블을 포함하며,
    상기 정보를 생성하는 단계는, 상기 테이블에서 하나의 상기 희생 슈퍼 블록을 하나의 행에 대응시키고, 상기 희생 슈퍼 블록에 포함된 메모리 블록들을 열 들에 대응시키며, 상기 배드 슈퍼 블록들 각각에 포함된 배드 블록을 열 들에 각각 매핑시키는 메모리 시스템의 동작방법.
  15. 제 14 항에 있어서, 상기 정보를 생성하는 단계는,
    상기 테이블에서 행을 선택하기 위한 공간에 상기 희생 슈퍼 블록의 물리주소를 저장하고,
    상기 테이블에서 열 들 각각에는 상기 배드 슈퍼 블록들 각각의 물리주소를 저장하는 메모리 시스템의 동작방법.
  16. 제 15 항에 있어서, 상기 도출하는 단계는,
    상기 배드 슈퍼 블록들 중 어느 한 블록으로의 접근이 감지되면,
    상기 테이블의 모든 행을 하나씩 순차적으로 검색하되, 검색되는 상기 테이블 각각의 행에서 상기 접근이 감지된 블록에 포함된 배드 블록의 물리적인 위치에 대응하는 상기 테이블의 열에 저장된 물리주소와 상기 접근이 감지된 블록의 물리주소를 비교하는 단계; 및
    상기 비교하는 단계의 결과 검색된 상기 테이블의 행에 대응하는 상기 희생 슈퍼 블록의 정상 블록을 상기 접근이 감지된 블록에 포함된 배드 블록을 대신하기 위해 도출하는 단계를 포함하는 메모리 시스템의 동작방법.
  17. 제 13 항에 있어서,
    상기 정보는, 적어도 하나 이상의 행과 다수의 열 들이 매트릭스 형태로 구성된 테이블을 포함하고, 상기 테이블에서 다수의 열 들 각각은 제1 공간과 제2 공간을 포함하며,
    상기 정보를 생성하는 단계는, 상기 테이블에서 하나의 상기 희생 슈퍼 블록을 하나의 행에 대응시키고, 상기 희생 슈퍼 블록에 포함된 메모리 블록들을 열 들에 대응시키며, 상기 배드 슈퍼 블록들 각각에 포함된 앞선 배드 블록을 열 들 각각의 제1 공간에 각각 매핑시키고, 상기 배드 슈퍼 블록들 각각에 포함된 뒤선 배드 블록이 매핑된 위치를 열 들 각각의 제2 공간에 각각 매핑시키는 메모리 시스템의 동작방법.
  18. 제 17 항에 있어서, 상기 정보를 생성하는 단계는,
    상기 테이블에서 행을 선택하기 위한 공간에 상기 희생 슈퍼 블록의 물리주소를 저장하고,
    상기 테이블에서 열 들 각각의 제1 공간에는 상기 배드 슈퍼 블록들 각각의 물리주소를 저장하며,
    상기 테이블에서 열 들 각각의 제2 공간에는 상기 테이블에서 임의의 행 및 열을 가리키기 위한 값을 저장하는 메모리 시스템의 동작방법.
  19. 제 18 항에 있어서, 상기 도출하는 단계는,
    상기 배드 슈퍼 블록들 중 어느 한 블록으로의 접근이 감지되면,
    상기 테이블의 모든 행을 하나씩 순차적으로 검색하되, 검색되는 상기 테이블 각각의 행에서 상기 접근이 감지된 블록에 포함된 상기 앞선 배드 블록의 물리적인 위치에 대응하는 상기 테이블의 제1 열의 제1 공간에 저장된 물리주소와 상기 접근이 감지된 블록의 물리주소를 비교하는 단계;
    상기 비교하는 단계의 결과 검색된 상기 테이블의 제1 행에 대응하는 상기 희생 슈퍼 블록의 정상 블록을 상기 접근이 감지된 블록에 포함된 상기 앞선 배드 블록을 대신하기 위해 도출하는 단계;
    상기 비교하는 단계의 결과 검색된 상기 테이블의 제1 열의 제2 공간에 저장된 값을 기준으로 상기 접근이 감지된 블록에 포함된 상기 뒤선 배드 블록의 물리주소가 저장된 상기 테이블의 제2 행 및 제2 열의 제1 공간을 확인하는 단계; 및
    상기 확인하는 단계의 결과 상기 테이블의 제2 행에 대응하는 상기 희생 슈퍼 블록의 정상 블록을 상기 접근이 감지된 블록에 포함된 상기 뒤선 배드 블록을 대신하기 위해 도출하는 단계를 포함하는 메모리 시스템의 동작방법.
  20. 제 19 항에 있어서,
    상기 배드 슈퍼 블록들 중 적어도 두 개 이상의 배드 블록이 포함된 어느 한 상기 배드 슈퍼 블록에서,
    어느 하나의 배드 블록이 상기 앞선 배드 블록으로 선택되면, 선택된 배드 블록이 아닌 다른 어느 하나의 배드 블록이 상기 뒤선 배드 블록으로 선택되며, 모든 배드 블록을 선택할 때까지 반복하여 체인형태로 선택하는 메모리 시스템의 동작방법.
KR1020160160093A 2016-11-29 2016-11-29 메모리 시스템 및 그의 동작 방법 KR102645572B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160160093A KR102645572B1 (ko) 2016-11-29 2016-11-29 메모리 시스템 및 그의 동작 방법
US15/695,279 US10366776B2 (en) 2016-11-29 2017-09-05 Memory system for effectively organizing super memory block and operating method thereof
CN201710933396.9A CN108121669B (zh) 2016-11-29 2017-10-10 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160160093A KR102645572B1 (ko) 2016-11-29 2016-11-29 메모리 시스템 및 그의 동작 방법

Publications (2)

Publication Number Publication Date
KR20180060524A true KR20180060524A (ko) 2018-06-07
KR102645572B1 KR102645572B1 (ko) 2024-03-11

Family

ID=62191015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160160093A KR102645572B1 (ko) 2016-11-29 2016-11-29 메모리 시스템 및 그의 동작 방법

Country Status (3)

Country Link
US (1) US10366776B2 (ko)
KR (1) KR102645572B1 (ko)
CN (1) CN108121669B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200001310A (ko) * 2018-06-27 2020-01-06 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20200025521A (ko) * 2018-08-30 2020-03-10 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US11093390B2 (en) 2018-12-12 2021-08-17 SK Hynix Inc. Memory system and operating method thereof
KR20220121051A (ko) * 2021-02-24 2022-08-31 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
US20230350601A1 (en) * 2022-04-27 2023-11-02 Yangtze Memory Technologies Co., Ltd. Data preprocessing (dpp) pattern supporting both normal program and early cache release program (ecrp)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6912240B2 (ja) * 2017-03-29 2021-08-04 ラピスセミコンダクタ株式会社 メモリシステム及びメモリの管理方法
KR102420025B1 (ko) * 2017-06-19 2022-07-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20190000662A (ko) * 2017-06-23 2019-01-03 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US10649661B2 (en) * 2017-06-26 2020-05-12 Western Digital Technologies, Inc. Dynamically resizing logical storage blocks
TWI617917B (zh) * 2017-08-28 2018-03-11 慧榮科技股份有限公司 用以優化資料儲存裝置之資料儲存方法及其資料儲存裝置
KR102559528B1 (ko) * 2018-03-20 2023-07-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102517681B1 (ko) * 2018-06-05 2023-04-05 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR102565920B1 (ko) * 2018-07-18 2023-08-11 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
TWI668575B (zh) * 2018-07-26 2019-08-11 慧榮科技股份有限公司 資料儲存裝置以及非揮發式記憶體控制方法
US11249919B2 (en) * 2018-07-31 2022-02-15 SK Hynix Inc. Apparatus and method for managing meta data for engagement of plural memory system to store data
US20210333999A1 (en) * 2018-08-30 2021-10-28 SK Hynix Inc. Data storage device, operation method thereof and storage system having the same
CN109144900B (zh) * 2018-09-04 2023-04-07 杭州阿姆科技有限公司 一种ssd中块转换层的实现方法
KR102592803B1 (ko) * 2018-10-31 2023-10-24 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
CN111651371B (zh) * 2019-03-04 2023-06-16 慧荣科技股份有限公司 非对称型平面管理方法以及数据存储装置及其控制器
TWI718635B (zh) * 2019-03-04 2021-02-11 慧榮科技股份有限公司 非對稱型平面管理方法以及資料儲存裝置及其控制器
CN110109627A (zh) * 2019-05-21 2019-08-09 深圳市时创意电子有限公司 一种有效提升Nand闪存设备生产足容率的方法
KR20210007503A (ko) * 2019-07-11 2021-01-20 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US11049585B1 (en) * 2020-03-27 2021-06-29 Macronix International Co., Ltd. On chip block repair scheme
KR20220111485A (ko) * 2021-02-02 2022-08-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20220130389A (ko) * 2021-03-18 2022-09-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN113220508B (zh) * 2021-05-08 2022-09-23 联芸科技(杭州)股份有限公司 存储器块的管理方法、存储器的写操作方法以及存储器
CN113485641B (zh) * 2021-06-29 2024-04-16 成都忆芯科技有限公司 处理io命令的方法及其控制部件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110127728A (ko) * 2009-03-04 2011-11-25 마이크론 테크놀로지, 인크. 메모리 블록 선택
US8832507B2 (en) * 2010-08-23 2014-09-09 Apple Inc. Systems and methods for generating dynamic super blocks

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8954654B2 (en) * 2008-06-18 2015-02-10 Super Talent Technology, Corp. Virtual memory device (VMD) application/driver with dual-level interception for data-type splitting, meta-page grouping, and diversion of temp files to ramdisks for enhanced flash endurance
US9547589B2 (en) * 2008-06-18 2017-01-17 Super Talent Technology, Corp. Endurance translation layer (ETL) and diversion of temp files for reduced flash wear of a super-endurance solid-state drive
US9123422B2 (en) * 2012-07-02 2015-09-01 Super Talent Technology, Corp. Endurance and retention flash controller with programmable binary-levels-per-cell bits identifying pages or blocks as having triple, multi, or single-level flash-memory cells
US8095765B2 (en) * 2009-03-04 2012-01-10 Micron Technology, Inc. Memory block management
CN102479156B (zh) * 2010-11-22 2015-03-11 慧荣科技股份有限公司 用来进行区块管理的方法、记忆装置及其控制器
KR20120098068A (ko) 2011-02-28 2012-09-05 서울대학교산학협력단 플래시 메모리 배드 블록 관리 장치 및 방법
US9671962B2 (en) * 2012-11-30 2017-06-06 Sandisk Technologies Llc Storage control system with data management mechanism of parity and method of operation thereof
KR20150107197A (ko) 2014-03-13 2015-09-23 한국전자통신연구원 배드 블록을 이용한 스토리지 장치 및 방법
KR102291507B1 (ko) * 2014-05-20 2021-08-20 삼성전자주식회사 메모리 컨트롤러의 동작 방법
US9575825B2 (en) * 2014-12-23 2017-02-21 International Business Machines Corporation Push instruction for pushing a message payload from a sending thread to a receiving thread
KR20160112135A (ko) * 2015-03-18 2016-09-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US9946644B2 (en) * 2015-03-25 2018-04-17 SK Hynix Inc. Memory system and operating method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110127728A (ko) * 2009-03-04 2011-11-25 마이크론 테크놀로지, 인크. 메모리 블록 선택
US8832507B2 (en) * 2010-08-23 2014-09-09 Apple Inc. Systems and methods for generating dynamic super blocks

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200001310A (ko) * 2018-06-27 2020-01-06 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20200025521A (ko) * 2018-08-30 2020-03-10 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US11093390B2 (en) 2018-12-12 2021-08-17 SK Hynix Inc. Memory system and operating method thereof
KR20220121051A (ko) * 2021-02-24 2022-08-31 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
US11614897B2 (en) 2021-02-24 2023-03-28 SK Hynix Inc. Storage device and operating method thereof
US20230350601A1 (en) * 2022-04-27 2023-11-02 Yangtze Memory Technologies Co., Ltd. Data preprocessing (dpp) pattern supporting both normal program and early cache release program (ecrp)

Also Published As

Publication number Publication date
KR102645572B1 (ko) 2024-03-11
US20180151251A1 (en) 2018-05-31
US10366776B2 (en) 2019-07-30
CN108121669B (zh) 2023-08-08
CN108121669A (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
KR102645572B1 (ko) 메모리 시스템 및 그의 동작 방법
CN107766257B (zh) 存储器系统及其操作方法
KR102615593B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180009430A (ko) 메모리 시스템 및 그의 동작방법
KR20180011376A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US20180101454A1 (en) Memory system and operation method for the same
KR102593352B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180083093A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102611292B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180003712A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180008951A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180047329A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180058328A (ko) 메모리 시스템 및 그의 동작 방법
US10001937B2 (en) Memory system and operating method thereof
KR20180006164A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180005858A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180050862A (ko) 메모리 시스템 및 그의 동작 방법
KR102653389B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170131796A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190128794A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180114417A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20180046067A (ko) 메모리 제어 장치 및 방법
KR102553170B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180023267A (ko) 메모리 시스템 및 그의 동작 방법
KR20180008966A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant