KR20180052265A

KR20180052265A - Semiconductor device and laser detection auto focusing having thereof

Info

Publication number: KR20180052265A
Application number: KR1020160149394A
Authority: KR
Inventors: 김백준; 강호재; 이건화
Original assignee: 엘지이노텍 주식회사
Priority date: 2016-11-10
Filing date: 2016-11-10
Publication date: 2018-05-18
Also published as: KR102607412B1

Abstract

The present invention provides a semiconductor device and an autofocus device, which can realize a wafer level package. According to an embodiment of the present invention, the semiconductor device comprises: a substrate; a spacer located on the substrate; a first adhesion layer between the substrate and the spacer; and a light emitting device located on the substrate. The light emitting device includes a vertical cavity surface emitting layer (VCSEL). The spacer includes a cavity exposing the upper surface of the substrate, and the light emitting device is located inside the cavity. Also, the outer side surface of the substrate and the outer side surface of the spacer can be located at the same plane.

Description

BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a semiconductor device,

실시 예는 반도체 소자에 관한 것이다.Embodiments relate to semiconductor devices.

실시 예는 자동 초점 장치에 관한 것이다.An embodiment relates to an autofocus device.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices including compounds such as GaN and AlGaN have many merits such as wide and easy bandgap energy, and can be used variously as light emitting devices, light receiving devices, and various diodes.

특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.Particularly, a light emitting device such as a light emitting diode or a laser diode using a semiconductor material of Group 3-5 or 2-6 group semiconductors can be applied to various devices such as a red, Blue, and ultraviolet rays. By using fluorescent materials or combining colors, it is possible to realize a white light beam with high efficiency. Also, compared to conventional light sources such as fluorescent lamps and incandescent lamps, low power consumption, , Safety, and environmental friendliness.

뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when a light-receiving element such as a photodetector or a solar cell is manufactured using a semiconductor material of Group 3-5 or Group 2-6 compound semiconductor, development of a device material absorbs light of various wavelength regions to generate a photocurrent , It is possible to use light in various wavelength ranges from the gamma ray to the radio wave region. It also has advantages of fast response speed, safety, environmental friendliness and easy control of device materials, so it can be easily used for power control or microwave circuit or communication module.

따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Accordingly, the semiconductor device can be replaced with a transmission module of an optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, White light emitting diodes (LEDs), automotive headlights, traffic lights, and gas and fire sensors. In addition, semiconductor devices can be applied to high frequency application circuits, other power control devices, and communication modules.

최근 들어 반도체 소자는 응용분야가 다양해지면서 high power 구동이 요구되고 있는데, 고 전류(high current)가 반도체 소자에 인가되어 반도체 소자 자체 발광 효율 또는 열에 의한 신뢰성 저하 등의 문제가 있었다.2. Description of the Related Art [0002] In recent years, semiconductor devices have been required to be driven at high power with various applications, and high currents are applied to semiconductor devices, resulting in problems such as self-luminous efficiency of semiconductor devices or reliability due to heat.

실시 예는 웨이퍼 레벨 패키지를 구현할 수 있는 반도체 소자 및 자동 초점 장치를 제공할 수 있다.Embodiments can provide a semiconductor device and an autofocus device capable of implementing a wafer level package.

실시 예는 웨이퍼 레벨 패키지를 구현하여 방열에 우수한 반도체 소자 및 자동 초점 장치를 제공할 수 있다.Embodiments can implement a wafer level package to provide semiconductor devices and autofocus devices that are excellent in heat dissipation.

실시 예는 외관의 단차구조를 개선할 수 있는 반도체 소자 및 자동 초점 장치를 제공할 수 있다.The embodiment can provide a semiconductor device and an autofocusing device capable of improving the step structure of the appearance.

실시 예는 제조 공정을 간소화하고, 제조비용을 줄일 수 있는 반도체 소자 및 자동 초점 장치를 제공할 수 있다.The embodiment can provide a semiconductor device and an autofocus device that can simplify the manufacturing process and reduce the manufacturing cost.

실시 예는 수율을 향상시킬 수 있는 반도체 소자 및 자동 초점 장치를 제공할 수 있다.The embodiment can provide a semiconductor device and an autofocusing device capable of improving the yield.

실시 예의 반도체 소자는 기판; 상기 기판 상에 배치된 스페이서(spacer); 상기 기판과 상기 스페이서 사이에 제1 접착층; 및 상기 기판 상에 배치된 발광소자를 포함하고, 상기 발광소자는 수직 공진 레이저 다이오드(VCSEL: Vertical Cavity Surface Emitting Laser)를 포함하고, 상기 스페이서는 상기 기판의 상부면을 노출시키는 캐비티를 포함하고, 상기 발광소자는 상기 캐비티 내측에 배치되고, 상기 기판의 외측면과 상기 스페이서의 외측면은 동일 평면상에 배치될 수 있다. A semiconductor device of an embodiment includes a substrate; A spacer disposed on the substrate; A first adhesive layer between the substrate and the spacer; And a light emitting device disposed on the substrate, wherein the light emitting device includes a vertical cavity surface emitting laser (VCSEL), and the spacer includes a cavity exposing an upper surface of the substrate, The light emitting device is disposed inside the cavity, and the outer surface of the substrate and the outer surface of the spacer may be disposed on the same plane.

실시 예의 자동 초점 장치는 상기 반도체 소자를 포함하는 발광부; 및 빛 에너지를 전기 에너지로 변환하는 수광부를 포함할 수 있다.The autofocusing apparatus of the embodiment includes: the light emitting portion including the semiconductor element; And a light receiving portion for converting light energy into electric energy.

실시 예의 반도체 소자 제조방법은 전극들을 포함하는 웨이퍼 기판 상에 다수의 캐비티를 포함하는 스페이서 프레임을 정렬하는 단계; 상기 웨이퍼 기판 상에 발광소자를 본딩하는 단계; 상기 스페이서 프레임 상에 확산 프레임을 정렬하는 단계; 및 상기 웨이퍼 기판, 상기 스페이서 프레임 및 상기 확산 프레임을 동시에 다이싱(dicing)하는 단계를 포함할 수 있다.A method of manufacturing a semiconductor device of an embodiment includes aligning a spacer frame including a plurality of cavities on a wafer substrate including electrodes; Bonding a light emitting device to the wafer substrate; Aligning a spreading frame on the spacer frame; And simultaneously dicing the wafer substrate, the spacer frame, and the diffusion frame.

실시 예는 웨이퍼 레벨 패키지를 구현하여 반도체 소자의 방열 성능을 개선할 수 있다. Embodiments may implement a wafer level package to improve the heat dissipation performance of the semiconductor device.

실시 예는 세라믹 소재의 기판과 스페이서를 이용하여 방열 성능을 개선하고 high power 반도체 소자를 구현할 수 있다.Embodiments can improve heat dissipation performance and realize a high power semiconductor device by using a ceramic substrate and a spacer.

실시 예는 외관의 단차구조를 개선하여 투습 및 외력에 의한 손상을 개선할 수 있다.The embodiment improves the step structure of the external appearance, thereby improving the damage due to moisture permeation and external force.

실시 예는 제조 공정을 간소화하고, 제조비용을 줄일 수 있다.Embodiments can simplify the manufacturing process and reduce the manufacturing cost.

실시 예는 수율을 향상시킬 수 있다.The embodiment can improve the yield.

도 1은 실시 예의 반도체 소자를 도시한 평면도이다.
도 2는 도 1의 A-A 라인을 따라 절단한 반도체 소자를 도시한 단면도이다.
도 3은 다른 실시 예의 반도체 소자를 도시한 평면도이다.
도 4는 도 3의 B-B 라인을 따라 절단한 반도체 소자를 도시한 단면도이다.
도 5는 또 다른 실시 예의 반도체 소자를 도시한 평면도이다.
도 6은 도 5의 C-C 라인을 따라 절단한 반도체 소자를 도시한 단면도이다.
도 7 및 도 8은 실시 예의 반도체 소자의 제조방법을 도시한 도면이다.
도 9는 실시 예의 발광소자를 도시한 평면도이다.
도 10은 도 9의 D-D라인을 따라 절단한 발광소자를 도시한 단면도이다.
도 11은 실시 예의 이동 단말기의 후면을 도시한 사시도이다.1 is a plan view showing a semiconductor device of an embodiment.
2 is a cross-sectional view showing a semiconductor device cut along the line AA in FIG.
3 is a plan view showing a semiconductor device of another embodiment.
4 is a cross-sectional view showing a semiconductor device cut along the line BB of FIG.
5 is a plan view showing a semiconductor device of another embodiment.
6 is a cross-sectional view showing a semiconductor device cut along a line CC in FIG.
FIGS. 7 and 8 are views showing a method for manufacturing a semiconductor device of the embodiment.
9 is a plan view showing the light emitting device of the embodiment.
10 is a cross-sectional view showing a light emitting device cut along the DD line of FIG.
11 is a perspective view showing a rear surface of the mobile terminal of the embodiment.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will be more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

반도체 소자는 발광소자, 수광 소자 등 각종 전자 소자 포함할 수 있으며, 발광소자와 수광소자는 모두 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.The semiconductor device may include various electronic devices such as a light emitting device and a light receiving device. The light emitting device and the light receiving device may include the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer.

실시 예에 따른 반도체 소자는 발광소자로써, 예컨대 수직 공진 레이저 다이오드(VCSEL: Vertical Cavity Surface Emitting Laser) 등의 레이저 발광소자를 포함할 수 있다.The semiconductor device according to the embodiment may include a light emitting device, for example, a laser emitting device such as a vertical cavity surface emitting laser (VCSEL).

도 1은 실시 예의 반도체 소자를 도시한 평면도이고, 도 2는 도 1의 A-A 라인을 따라 절단한 반도체 소자를 도시한 단면도이다.FIG. 1 is a plan view showing a semiconductor device of the embodiment, and FIG. 2 is a cross-sectional view showing a semiconductor device cut along the line A-A of FIG.

도 1 및 도 2에 도시된 바와 같이, 실시 예의 해결하고자 하는 과제는, 방열에 우수하고, high power 및 구조적 강도를 향상시킬 수 있다. 이를 위해 실시 예의 반도체 소자(10A)는 웨이퍼 레벨 패키지(Wafer Level Package)로 기판(50), 스페이서(30) 및 발광소자(100)의 결합과, 다이싱(Dicing) 단계를 이용한 단위 반도체 소자(10A)의 절단공정을 포함할 수 있다. 실시 예의 반도체 소자(10A)는 웨이퍼 레벨 패키지로 기판(50) 및 스페이서(30)의 결합 및 절단에 의해 방열에 우수한 high power 반도체 소자(10A)를 구현할 수 있다. 실시 예의 반도체 소자(10A)는 방열에 우수한 기판(50)과, 제조비용이 저렴한 물질을 포함하는 스페이서(30)를 포함하여 방열을 개선함과 동시에 제조비용을 줄일 수 있다. 실시 예의 반도체 소자(10A)는 평탄한 외측면 구조에 의해 일반적인 반도체 소자의 단차구조에서 발생하는 투습에 의한 불량 및 외력에 의한 크랙 불량 등을 근본적으로 개선할 수 있다.As shown in Fig. 1 and Fig. 2, the problem to be solved by the embodiment is that it is excellent in heat radiation, and can improve high power and structural strength. To this end, the semiconductor device 10A according to the embodiment includes a combination of the substrate 50, the spacer 30, and the light emitting device 100 in a wafer level package, and the unit semiconductor device 10 using a dicing step. 10A. &Lt; / RTI > The semiconductor element 10A of the embodiment can realize a high power semiconductor element 10A excellent in heat radiation by bonding and cutting the substrate 50 and the spacer 30 in a wafer level package. The semiconductor device 10A of the embodiment includes the substrate 50 that is excellent in heat radiation and the spacer 30 that includes the material that is inexpensive to manufacture, thereby improving the heat radiation and reducing the manufacturing cost. The semiconductor element 10A of the embodiment can fundamentally improve defects due to moisture permeation and cracks caused by external force generated in a step structure of a general semiconductor element due to the flat external surface structure.

실시 예의 반도체 소자(10A)는 기판(50), 스페이서(30), 접착층(70) 및 발광소자(100)를 포함할 수 있다.The semiconductor element 10A of the embodiment may include a substrate 50, a spacer 30, an adhesive layer 70, and a light emitting element 100. [

<기판><Substrate>

상기 기판(50)은 몸체(51), 상기 몸체(51)의 일면에 배치된 제1 내지 제3 전극(53a 내지 53c), 상기 몸체(51)의 타면에 배치된 제4 내지 제6 전극(55a 내지 55c), 상기 몸체(51)의 비아홀(50h)에 배치된 제1 내지 제3 연결전극(57a 내지 57c)을 포함할 수 있다.The substrate 50 includes a body 51, first to third electrodes 53a to 53c disposed on one side of the body 51, fourth to sixth electrodes 53a to 53c disposed on the other side of the body 51, 55a to 55c and first to third connection electrodes 57a to 57c disposed in the via hole 50h of the body 51. [

상기 몸체(51)는 절연 재질을 포함하며, 예컨대 세라믹 소재를 포함할 수 있다. 상기 세라믹 소재는 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함할 수 있다. 상기 몸체(51)의 재질은 금속 화합물, 예컨대 질화알루미늄(AlN) 또는 알루미나(Al₂O₃)를 포함할 수 있으며, 또는 열 전도도가 140 W/mK 이상인 금속 산화물을 포함할 수 있다. 구체적으로 실시 예의 몸체(51)는 방열에 우수한 질화알루미늄(AlN)일 수 있다. 실시 예의 몸체(51)는 질화알루미늄(AlN)을 포함하여 방열을 개선할 수 있고, 이로 인해 high power 반도체 소자(10A)를 구현할 수 있다.The body 51 includes an insulating material, and may include a ceramic material, for example. The ceramic material may include a low temperature co-fired ceramic (LTCC) or a high temperature co-fired ceramic (HTCC). The material of the body 51 may include a metal compound such as aluminum nitride (AlN) or alumina (Al ₂ O ₃ ), or may include a metal oxide having a thermal conductivity of 140 W / mK or more. Specifically, the body 51 of the embodiment can be aluminum nitride (AlN) excellent in heat radiation. The body 51 of the embodiment includes aluminum nitride (AlN) to improve the heat dissipation, thereby realizing the high power semiconductor element 10A.

상기 몸체(51)는 다른 예로서, 수지 계열의 절연 물질, 실리콘, 또는 에폭시 수지, 또는 플라스틱 재질을 포함하는 열 경화성 수지, 또는 고내열성, 고 내광성 재질로 형성될 수 있다. 다른 예로서, 상기 몸체(51) 내에는 산무수물, 산화 방지제, 이형재, 광 반사재, 무기 충전재, 경화 촉매, 광 안정제, 윤활제, 이산화티탄 중에서 선택적으로 첨가될 수 있다.As another example, the body 51 may be formed of a thermosetting resin including a resin-based insulating material, silicone, or epoxy resin, or a plastic material, or a high heat-resistant, high-light-resistant material. As another example, the body 51 may be optionally added with an acid anhydride, an antioxidant, a release agent, a light reflector, an inorganic filler, a curing catalyst, a light stabilizer, a lubricant, and titanium dioxide.

상기 제1 내지 제3 전극(53a 내지 53c)은 상기 몸체(51)의 일면 상에 배치되고, 제1 방향(X)으로 서로 일정 간격 이격될 수 있다. 예컨대 상기 제1 내지 제3 전극(53a 내지 53c)은 전기적으로 서로 개방될 수 있다. 상기 제1 전극(53a)은 발광소자(100)가 실장되는 영역에 배치될 수 있다. 상기 제1 전극(53a)은 발광소자(100)와 직접 접할 수 있고, 상기 발광소자(100)의 면적보다 클 수 있으나, 이에 한정되는 것은 아니다. 상기 제2 및 제3 전극(53b, 53c)은 상기 제1 전극(53a)을 사이에 두고 일정 간격 이격될 수 있다. 상기 제2 및 제3 전극(53b, 53c)은 상기 발광소자(100)의 와이어(100W)와 전기적으로 연결되어 발광소자(100)의 구동신호를 제공하는 구동 배선일 수 있다.The first to third electrodes 53a to 53c may be disposed on one side of the body 51 and spaced apart from each other in the first direction X. [ For example, the first to third electrodes 53a to 53c may be electrically opened to each other. The first electrode 53a may be disposed in a region where the light emitting device 100 is mounted. The first electrode 53a may directly contact the light emitting device 100 and may be larger than the area of the light emitting device 100, but the present invention is not limited thereto. The second and third electrodes 53b and 53c may be spaced apart from each other with the first electrode 53a therebetween. The second and third electrodes 53b and 53c may be driving wirings that are electrically connected to the wire 100W of the light emitting device 100 to provide driving signals for the light emitting device 100. [

상기 제4 내지 제6 전극(55a 내지 55c)은 상기 몸체(51)의 타면 상에 배치되고, 제1 방향(X)으로 서로 일정 간격 이격될 수 있다. 상기 제4 및 제6 전극(55a 내지 55c)은 상기 제1 내지 제3 전극(53a 내지 53c)의 반대편에 배치될 수 있다. 예컨대 상기 제4 내지 제6 전극(55a 내지 55c)은 전기적으로 서로 개방될 수 있다. 상기 제4 전극(55a)은 상기 제1 전극(53a)의 반대편에 배치되고, 상기 제1 전극(53a)과 전기적으로 연결될 수 있다. 상기 제5 및 제6 전극(55b, 55c)은 상기 제4 전극(55a)을 사이에 두고 일정 간격 이격될 수 있다. 상기 제5 및 제6 전극(55b, 55c)은 상기 발광소자(100)와 전기적으로 연결될 수 있다. 상기 제5 전극(55b)은 상기 제2 전극(53b)의 반대편에 배치되고, 상기 제2 전극(53b)과 전기적으로 연결될 수 있다. 상기 제6 전극(55c)은 상기 제3 전극(53c)의 반대편에 배치되고, 상기 제3 전극(53c)과 전기적으로 연결될 수 있다.The fourth to sixth electrodes 55a to 55c are disposed on the other surface of the body 51 and may be spaced apart from each other in the first direction X. [ The fourth and sixth electrodes 55a to 55c may be disposed on the opposite sides of the first to third electrodes 53a to 53c. For example, the fourth to sixth electrodes 55a to 55c may be electrically opened to each other. The fourth electrode 55a may be disposed on the opposite side of the first electrode 53a and may be electrically connected to the first electrode 53a. The fifth and sixth electrodes 55b and 55c may be spaced apart from each other with the fourth electrode 55a therebetween. The fifth and sixth electrodes 55b and 55c may be electrically connected to the light emitting device 100. The fifth electrode 55b may be disposed on the opposite side of the second electrode 53b and may be electrically connected to the second electrode 53b. The sixth electrode 55c may be disposed on the opposite side of the third electrode 53c and may be electrically connected to the third electrode 53c.

상기 제1 내지 제3 연결전극(57a 내지 57c)은 상기 몸체(51)의 비아홀(50h)에 배치되어 상기 제1 내지 제3 전극(53a 내지 53c)과 상기 제4 내지 제6 전극(55a 내지 55c)을 전기적으로 연결시킬 수 있다.The first to third connection electrodes 57a to 57c are disposed in the via hole 50h of the body 51 to connect the first to third electrodes 53a to 53c and the fourth to sixth electrodes 55a to 55c, 55c can be electrically connected.

실시 예의 제1 내지 제6 전극(53a 내지 53c, 55a 내지 55c) 및 제1 내지 제3 연결전극(57a 내지 57c)은 단층 또는 다층일 수 있고, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 복수의 금속을 포함할 수 있다.The first to sixth electrodes 53a to 53c and 55a to 55c and the first to third connection electrodes 57a to 57c of the embodiment may be a single layer or a multilayer and may be made of titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), tantalum (Ta), platinum (Pt), tin (Sn), silver (Ag) and phosphorus (P).

실시 예의 기판(50)은 몸체(51)의 일면에 제1 내지 제3 전극(53a 내지 53c)이 배치되고, 몸체(51)의 타면에 제4 내지 제6 전극(55a 내지 55c)이 배치되고, 제1 내지 제3 연결전극(57a 내지 57c)에 의해 상기 제1 내지 제6 전극(53a 내지 53c, 55a 내지 55c)을 연결시키는 구조에 의해 일반적인 기판의 일면에 배치된 구조보다 전극들의 디자인 자유도를 개선할 수 있다. 따라서, 실시 예는 전극들의 디자인 자유도를 개선하여 기판(50)의 크기를 줄일 수 있으며 여러 형태의 전극 배치 형태를 구현할 수 있다.In the substrate 50 of the embodiment, the first to third electrodes 53a to 53c are disposed on one surface of the body 51, the fourth to sixth electrodes 55a to 55c are disposed on the other surface of the body 51 And the first to sixth electrodes 53a to 53c and 55a to 55c are connected by the first to third connection electrodes 57a to 57c, the degree of freedom of design of the electrodes Can be improved. Accordingly, the embodiment can reduce the size of the substrate 50 by improving the degree of freedom in designing the electrodes, and can realize various types of electrode arrangements.

<스페이서><Spacer>

상기 스페이서(30)는 기판(50) 상에 배치될 수 있고, 발광소자(100)를 수용하는 캐비티(30c)를 포함할 수 있다. 상기 캐비티(30c)는 상기 발광소자(100)의 외측면으로부터 제1 방향(X) 및 상기 제1 방향(X)과 직교하는 제2 방향(Y)으로 일정한 너비를 가질 수 있으나, 이에 한정되는 것은 아니다. 실시 예의 상기 캐비티(30c)는 바닥으로부터 상부까지 같은 너비 및 같은 면적을 포함할 수 있다.The spacer 30 may be disposed on the substrate 50 and may include a cavity 30c for receiving the light emitting device 100. [ The cavity 30c may have a predetermined width from the outer surface of the light emitting device 100 in the first direction X and the second direction Y perpendicular to the first direction X. However, It is not. The cavity 30c of the embodiment may have the same width and the same area from the bottom to the top.

상기 스페이서(30)는 절연 재질을 포함하며, 예컨대 세라믹 소재를 포함할 수 있다. 상기 세라믹 소재는 동시 소성되는 저온 소성 세라믹(LTCC) 또는 고온 소성 세라믹(HTCC)을 포함할 수 있다. 상기 스페이서(30)의 재질은 금속 화합물, 예컨대 질화알루미늄(AlN) 또는 알루미나(Al₂O₃)를 포함할 수 있으며, 또는 열 전도도가 140 W/mK 이상인 금속 산화물을 포함할 수 있다. 구체적으로 실시 예의 스페이서(30)는 방열에 우수하고, 질화알루미늄(AlN)보다 비교적으로 저렴한 알루미나(Al₂O₃)일 수 있다. 즉, 실시 예의 스페이서(30)는 방열에 우수한 재질을 포함하되 기판(50)과 다르고, 저렴한 재질을 포함하여 제조비용을 줄일 수 있다. 실시 예의 스페이서(30)는 알루미나(Al₂O₃)를 포함하여 방열을 개선할 수 있고, 이로 인해 high power 반도체 소자(10A)를 구현할 수 있다. 또한, 실시 예의 스페이서(30)는 기판(50)과 대응되는 세라믹 소재로써, 접착력이 우수한 장점을 갖는다.The spacer 30 includes an insulating material, and may include a ceramic material, for example. The ceramic material may include low temperature co-fired ceramic (LTCC) or high temperature co-fired ceramic (HTCC). The material of the spacer 30 may include a metal compound such as aluminum nitride (AlN) or alumina (Al ₂ O ₃ ), or may include a metal oxide having a thermal conductivity of 140 W / mK or more. Specifically, embodiment the spacer 30 may be excellent, and aluminum nitride (AlN) inexpensive alumina (Al ₂ O ₃₎ with a relatively than the heat radiation. That is, the spacer 30 of the embodiment includes a material excellent in heat dissipation, but is different from the substrate 50, and includes an inexpensive material, thereby reducing manufacturing costs. The spacer 30 of the embodiment includes alumina (Al ₂ O ₃ ) to improve the heat dissipation, thereby realizing the high power semiconductor device 10A. Further, the spacer 30 of the embodiment is a ceramic material corresponding to the substrate 50, and has an advantage of excellent adhesive force.

상기 스페이서(30)는 다른 예로서, 수지 계열의 절연 물질, 실리콘, 또는 에폭시 수지, 또는 플라스틱 재질을 포함하는 열 경화성 수지, 또는 고내열성, 고 내광성 재질로 형성될 수 있다. 다른 예로서, 상기 스페이서(30) 내에는 산무수물, 산화 방지제, 이형재, 광 반사재, 무기 충전재, 경화 촉매, 광 안정제, 윤활제, 이산화티탄 중에서 선택적으로 첨가될 수 있다.As another example, the spacer 30 may be formed of a thermosetting resin including a resin-based insulating material, silicone, or epoxy resin, or a plastic material, or a high heat-resistant, high-light-resistant material. As another example, the spacer 30 may be optionally added with an acid anhydride, an antioxidant, a release agent, a light reflector, an inorganic filler, a curing catalyst, a light stabilizer, a lubricant, and titanium dioxide.

상기 스페이서(30)는 제1 방향(X) 및 제2 방향(Y)과 직교하는 제3 방향(Z)으로 내측면(33) 및 외측면(31)을 포함할 수 있다. 상기 제3 방향(Z)은 발광소자(100)의 발광면으로부터 수직한 방향과 대응될 수 있다.The spacer 30 may include an inner surface 33 and an outer surface 31 in a third direction Z orthogonal to the first direction X and the second direction Y. [ The third direction Z may correspond to a direction perpendicular to the light emitting surface of the light emitting device 100.

상기 스페이서(30)의 내측면(33)과 상기 스페이서(30)의 바닥면이 이루는 각도는 직각일 수 있다. 또한, 상기 스페이서(30)의 외측면(31)과 상기 스페이서(30)의 바닥면이 이루는 각도는 직각일 수 있다. 실시 예의 스페이서(30)는 캐비티(30c)의 면적을 줄여 반도체 소자(10A)의 전체 크기를 줄일 수 있다. 즉, 실시 예는 반도체 소자(10A)의 박형화를 구현할 수 있다.The angle formed between the inner surface 33 of the spacer 30 and the bottom surface of the spacer 30 may be a right angle. The angle formed between the outer surface 31 of the spacer 30 and the bottom surface of the spacer 30 may be a right angle. The spacer 30 of the embodiment can reduce the total area of the semiconductor element 10A by reducing the area of the cavity 30c. That is, the embodiment can realize the thinning of the semiconductor element 10A.

또한, 상기 스페이서(30)의 외측면(31)은 상기 기판(50)의 외측면(51)과 동일 평면 상에 배치될 수 있다. 구체적으로 상기 스페이서(30)의 외측면(31) 및 상기 기판(50)의 외측면(51)은 제3 방향(Z)으로 동일 평면상에 배치될 수 있다. 실시 예는 반도체 소자(10A)의 외측을 따라 스페이서(30)와 기판(50) 사이의 단차를 개선할 수 있다. 즉, 실시 예는 일반적인 반도체 소자의 외측면 단차구조에 의한 투습 및 외부 마찰 등에 의한 크랙등의 불량을 근본적으로 개선할 수 있다.The outer surface 31 of the spacer 30 may be disposed on the same plane as the outer surface 51 of the substrate 50. The outer surface 31 of the spacer 30 and the outer surface 51 of the substrate 50 may be disposed on the same plane in the third direction Z. [ The embodiment can improve the step between the spacer 30 and the substrate 50 along the outside of the semiconductor element 10A. That is, the embodiment can fundamentally improve defects such as moisture permeation due to the outer step structure of a general semiconductor element and cracks due to external friction or the like.

<발광소자>&Lt; Light emitting element &

상기 발광소자(100)는 기판(50) 상에 배치되고, 상기 캐비티(30c) 내측에 배치될 수 있다. 상기 발광소자(100)는 수직 공진 레이저 다이오드(VCSEL)일 수 있으나, 이에 한정되는 것은 아니다. 상기 발광소자(100)는 일정한 빔 각을 포함할 수 있다. 수직 공진 레이저 다이오드(VCSEL)일 경우, 상기 발광소자(100)는 예를 들어 16도 내지 21도의 빔 화각을 포함할 수 있다.The light emitting device 100 may be disposed on the substrate 50 and disposed inside the cavity 30c. The light emitting device 100 may be a vertical cavity laser diode (VCSEL), but is not limited thereto. The light emitting device 100 may include a constant beam angle. In the case of a vertical cavity laser diode (VCSEL), the light emitting device 100 may include a beam angle of view of, for example, 16 degrees to 21 degrees.

실시 예의 발광소자(100)의 상부 면적(a2)은 캐비티(30c)의 상부 면적(a1)의 50% 내지 90% 일 수 있다. 실시 예는 발광소자(100)가 16도 내지 21도의 빔 화각을 갖는 수직 공진 레이저 다이오드(VCSEL)일 경우, 캐비티(30c)의 상부 면적(a1)을 최소화하여 전체 반도체 소자(10A)의 크기를 줄일 수 있다. 즉, 실시 예는 반도체 소자(10A)의 박형화를 구현할 수 있다.The upper surface area a2 of the light emitting device 100 of the embodiment may be 50% to 90% of the upper surface area a1 of the cavity 30c. When the light emitting device 100 is a vertical cavity laser diode (VCSEL) having a beam angle of view of 16 degrees to 21 degrees, the size of the entire semiconductor device 10A can be reduced by minimizing the upper surface area a1 of the cavity 30c Can be reduced. That is, the embodiment can realize the thinning of the semiconductor element 10A.

상기 발광소자(100)의 상부 면적(a2)이 캐비티(30c)의 상부 면적(a1)의 50% 미만일 경우, 반도체 소자(10A)의 전체 크기를 줄이기 어렵고, 상기 발광소자(100)의 상부 면적(a2)이 캐비티(30c)의 상부 면적(a1)의 90%을 초과하는 경우, 발광소자(100)의 와이어(100W) 본딩을 위한 공간이 부족하여 와이어 본딩 공정이 어려워 질 수 있다.When the upper surface area a2 of the light emitting element 100 is less than 50% of the upper surface area a1 of the cavity 30c, it is difficult to reduce the overall size of the semiconductor element 10A, the wire bonding process may be difficult due to insufficient space for bonding the wire 100W of the light emitting device 100 when the area a2 of the light emitting device 100 exceeds 90% of the upper area a1 of the cavity 30c.

실시 예의 발광소자(100)는 와이어(100W)를 통해서 상기 제2 및 제3 전극(53b, 53c)과 전기적으로 연결된 수평타입을 한정하고 있지만, 이에 한정되는 것은 아니다. 예컨대 발광소자는 단일 와이어를 통해서 기판의 전극과 연결되는 수직타입을 포함할 수 있다. 여기서, 상기 수직타입 발광소자는 발광구조물과 수직방향으로 배치되는 전극들을 포함할 수 있다. 예컨대 상기 수직타입 발광소자는 발광구조물 하부에 배치된 제1 전극과, 발광구조물 상에 배치된 제2 전극을 포함할 수 있다. 상기 제1 전극은 기판의 전극과 직접 연결되고, 상기 제2 전극은 와이어와 전기적으로 연결될 수 있다.The light emitting device 100 of the embodiment defines the horizontal type electrically connected to the second and third electrodes 53b and 53c through the wire 100W, but the present invention is not limited thereto. For example, the luminous means may comprise a vertical type connected to the electrodes of the substrate via a single wire. Here, the vertical type light emitting device may include electrodes arranged in a direction perpendicular to the light emitting structure. For example, the vertical type light emitting device may include a first electrode disposed under the light emitting structure and a second electrode disposed on the light emitting structure. The first electrode may be directly connected to the electrode of the substrate, and the second electrode may be electrically connected to the wire.

<접착층><Adhesive Layer>

상기 접착층(70)은 상기 기판(50)과 스페이서(30) 사이에 배치될 수 있다. 상기 접착층(70)은 실리콘 레진일 수 있으나, 이에 한정되는 것은 아니다. 상기 접착층(70)은 열 경화 등에 의해 경화되어 상기 기판(50)과 스페이서(30)를 결합시킬 수 있다.The adhesive layer 70 may be disposed between the substrate 50 and the spacer 30. The adhesive layer 70 may be a silicone resin, but is not limited thereto. The adhesive layer 70 may be cured by thermal curing or the like to bond the substrate 50 and the spacer 30.

상기 접착층(70)의 외측면(71)은 스페이서(30)의 외측면(31)과 동일 평면상에 배치될 수 있다. 구체적으로 상기 접착층(70)의 외측면(71)은 스페이서(30)의 외측면(31) 및 기판(50)의 외측면(51)과 제3 방향(Z)으로 동일 평면상에 배치될 수 있다. 실시 예는 일반적인 반도체 소자의 외측면 단차구조에 의한 투습 및 외부 마찰 등에 의한 크랙 등의 불량을 근본적으로 개선할 수 있다.The outer surface 71 of the adhesive layer 70 may be disposed on the same plane as the outer surface 31 of the spacer 30. Specifically, the outer surface 71 of the adhesive layer 70 may be disposed on the same plane as the outer surface 31 of the spacer 30 and the outer surface 51 of the substrate 50 in the third direction Z have. The embodiment can fundamentally improve defects such as moisture permeation and cracks due to external friction or the like due to the step structure of the external side surface of a general semiconductor device.

실시 예는 스페이서(30)는 방열에 우수한 재질을 포함하되 기판(50)과 다르고, 저렴한 재질을 포함하여 제조비용을 줄일 수 있다. 구체적으로 실시 예의 스페이서(30)는 알루미나(Al₂O₃)를 포함하여 방열을 개선할 수 있고, 이로 인해 high power 반도체 소자(10A)를 구현할 수 있을 뿐만 아니라 기판(50)과 대응되는 세라믹 소재로써, 접착력이 우수한 장점을 갖는다.In the embodiment, the spacer 30 includes a material excellent in heat dissipation, but is different from the substrate 50, and includes an inexpensive material, thereby reducing manufacturing costs. Specifically, the spacer 30 of the embodiment includes alumina (Al ₂ O ₃ ) to improve the heat dissipation, thereby not only realizing the high power semiconductor device 10A but also the ceramic material corresponding to the substrate 50 And has an advantage of excellent adhesive strength.

또한, 실시 예는 웨이퍼 레벨 패키지를 구현하여 반도체 소자(10A)의 외측면 단차를 개선하여 투습 및 외력에 의한 크랙을 방지할 수 있다. 즉, 실시 예는 수율을 향상시킬 수 있다.Further, in the embodiment, the wafer level package is implemented to improve the outer side step of the semiconductor element 10A, thereby preventing moisture and moisture from being cracked due to external force. That is, the embodiment can improve the yield.

또한, 실시 예는 웨이퍼 레벨 패키지를 구현하여 제조 공정을 간소화하고, 제조비용을 줄일 수 있다.In addition, the embodiment can implement a wafer level package to simplify the manufacturing process and reduce the manufacturing cost.

도 3은 다른 실시 예의 반도체 소자를 도시한 평면도이고, 도 4는 도 3의 B-B 라인을 따라 절단한 반도체 소자를 도시한 단면도이다.FIG. 3 is a plan view showing a semiconductor device in another embodiment, and FIG. 4 is a cross-sectional view showing a semiconductor device cut along the line B-B in FIG.

도 3 및 도 4에 도시된 바와 같이, 다른 실시 예의 반도체 소자(10B)는 스페이서(60)를 제외하고, 도 1 및 도 2의 실시 예의 반도체 소자(10A)의 기술적 특징을 채용할 수 있다.As shown in Figs. 3 and 4, the semiconductor element 10B of another embodiment can employ the technical features of the semiconductor element 10A of the embodiment of Figs. 1 and 2, except for the spacer 60. Fig.

상기 스페이서(60)는 기판(50) 상에 배치될 수 있고, 발광소자(100)를 수용하는 캐비티(60c)를 포함할 수 있다. 상기 캐비티(60c)는 상기 발광소자(100)의 외측면으로부터 제1 방향(X) 및 상기 제1 방향(X)과 직교하는 제2 방향(Y)으로 일정한 너비를 가질 수 있으나, 이에 한정되는 것은 아니다. 다른 실시 예의 상기 캐비티(60c)는 바닥으로부터 상부까지 같은 너비 및 같은 면적을 포함할 수 있다.The spacer 60 may be disposed on the substrate 50 and may include a cavity 60c for receiving the light emitting device 100. [ The cavity 60c may have a predetermined width in a first direction X from the outer surface of the light emitting device 100 and a second direction Y perpendicular to the first direction X, It is not. The cavity 60c of another embodiment may have the same width and the same area from the bottom to the top.

상기 스페이서(60)는 절연 재질을 포함하며, 예컨대 세라믹 소재를 포함할 수 있다. 상기 세라믹 소재는 동시 소성되는 저온 소성 세라믹(LTCC) 또는 고온 소성 세라믹(HTCC)을 포함할 수 있다. 상기 스페이서(60)의 재질은 금속 화합물, 예컨대 질화알루미늄(AlN) 또는 알루미나(Al₂O₃)를 포함할 수 있으며, 또는 열 전도도가 140 W/mK 이상인 금속 산화물을 포함할 수 있다. 구체적으로 다른 실시 예의 스페이서(60)는 방열에 우수한 질화알루미늄(AlN)일 수 있다. 즉, 실시 예의 스페이서(60)는 기판(50)과 같은 재질을 포함할 수 있다. 다른 실시 예의 스페이서(60)는 기판(50)과 같은 재질로 이루어져 별도의 접착부를 생략할 수 있다. 즉, 다른 실시 예는 온도 및 압력을 조절하여 상기 스페이서(60)와 기판(50)을 결합할 수 있다. 이때, 상기 스페이서(60)와 기판(50)은 사이의 계면을 포함할 수 있다. 실시 예의 스페이서(60)는 기판(50)과 같은 세라믹 소재의 동일 재질로써, 접착력이 우수한 장점을 갖는다.The spacer 60 includes an insulating material, and may include, for example, a ceramic material. The ceramic material may include low temperature co-fired ceramic (LTCC) or high temperature co-fired ceramic (HTCC). The material of the spacer 60 may include a metal compound such as aluminum nitride (AlN) or alumina (Al ₂ O ₃ ), or may include a metal oxide having a thermal conductivity of 140 W / mK or more. Specifically, the spacer 60 of another embodiment may be aluminum nitride (AlN) excellent in heat radiation. That is, the spacer 60 in the embodiment may include the same material as the substrate 50. [ The spacer 60 of another embodiment is made of the same material as the substrate 50, and a separate bonding portion can be omitted. That is, other embodiments may couple the spacer 60 and the substrate 50 by adjusting the temperature and the pressure. At this time, the interface between the spacer 60 and the substrate 50 may be included. The spacer 60 of the embodiment is made of the same ceramic material as the substrate 50, and has an advantage of excellent adhesion.

다른 실시 예의 스페이서(60) 및 기판(50)은 질화알루미늄(AlN)으로 한정하고 있으나, 이에 한정되지 않고, 방열이 우수한 다양한 세라믹 소재 또는 수지 계열의 절연 물질, 실리콘, 또는 에폭시 수지, 또는 플라스틱 재질을 포함하는 열 경화성 수지, 또는 고내열성, 고 내광성 재질로 형성될 수 있다.Although the spacer 60 and the substrate 50 of the other embodiments are limited to aluminum nitride (AlN), the present invention is not limited thereto and various ceramic materials or resin-based insulating materials, silicon, or epoxy resin, Or a high heat-resistant, high-light-resistance material.

상기 스페이서(60)는 제1 방향(X) 및 제2 방향(Y)과 직교하는 제3 방향(Z)으로 내측면(63) 및 외측면(61)을 포함할 수 있다. 상기 제3 방향(Z)은 발광소자(100)의 발광면으로부터 수직한 방향과 대응될 수 있다.The spacer 60 may include an inner side surface 63 and an outer side surface 61 in a third direction Z orthogonal to the first direction X and the second direction Y. [ The third direction Z may correspond to a direction perpendicular to the light emitting surface of the light emitting device 100.

상기 스페이서(60)의 내측면(63)과 상기 스페이서(60)의 바닥면이 이루는 각도는 직각일 수 있다. 또한, 상기 스페이서(60)의 외측면(61)과 상기 스페이서(60)의 바닥면이 이루는 각도는 직각일 수 있다. 상기 스페이서(60)는 캐비티(60c)의 면적을 줄여 반도체 소자(10B)의 전체 크기를 줄일 수 있다. 즉, 다른 실시 예는 반도체 소자(10B)의 박형화를 구현할 수 있다.The angle formed between the inner surface 63 of the spacer 60 and the bottom surface of the spacer 60 may be a right angle. The angle formed between the outer surface 61 of the spacer 60 and the bottom surface of the spacer 60 may be a right angle. The spacer 60 can reduce the area of the cavity 60c and reduce the overall size of the semiconductor device 10B. That is, another embodiment can realize the thinning of the semiconductor element 10B.

또한, 상기 스페이서(60)의 외측면(61)은 상기 기판(50)의 외측면(51)과 동일 평면 상에 배치될 수 있다. 구체적으로 상기 스페이서(60)의 외측면(61) 및 상기 기판(50)의 외측면(51)은 제3 방향(Z)으로 동일 평면상에 배치될 수 있다. 다른 실시 예는 반도체 소자(10B)의 외측을 따라 스페이서(60)와 기판(50) 사이의 단차를 개선할 수 있다. 즉, 실시 예는 일반적인 반도체 소자의 외측면 단차구조에 의한 투습 및 외부 마찰 등에 의한 크랙등의 불량을 근본적으로 개선할 수 있다.The outer surface 61 of the spacer 60 may be disposed on the same plane as the outer surface 51 of the substrate 50. The outer surface 61 of the spacer 60 and the outer surface 51 of the substrate 50 may be disposed on the same plane in the third direction Z. [ Another embodiment can improve the step between the spacer 60 and the substrate 50 along the outside of the semiconductor element 10B. That is, the embodiment can fundamentally improve defects such as moisture permeation due to the outer step structure of a general semiconductor element and cracks due to external friction or the like.

다른 실시 예는 스페이서(60)는 방열에 우수한 재질을 포함하되 기판(50)과 같은 재질을 포함하여 방열을 개선할 수 있고, 이로 인해 high power 반도체 소자(10A)를 구현할 수 있을 뿐만 아니라 기판(50)과 대응되는 세라믹 소재로써, 접착력이 우수한 장점을 갖는다.Another embodiment is that the spacer 60 includes a material such as a substrate 50 that is excellent in heat dissipation and can improve the heat dissipation and thereby can realize the high power semiconductor device 10A as well as the substrate 50), and has an advantage of excellent adhesive strength.

또한, 다른 실시 예는 웨이퍼 레벨 패키지를 구현하여 반도체 소자(10B)의 외측면 단차를 개선하여 투습 및 외력에 의한 크랙을 방지할 수 있다. 즉, 다른 실시 예는 수율을 향상시킬 수 있다.In another embodiment, the wafer level package is implemented to improve the outer surface step of the semiconductor element 10B, thereby preventing moisture and moisture from being cracked due to external force. That is, other embodiments can improve the yield.

또한, 다른 실시 예는 웨이퍼 레벨 패키지를 구현하여 제조 공정을 간소화하고, 제조비용을 줄일 수 있다.Further, other embodiments may implement a wafer level package to simplify the manufacturing process and reduce manufacturing costs.

도 5는 또 다른 실시 예의 반도체 소자를 도시한 평면도이고, 도 6은 도 5의 C-C 라인을 따라 절단한 반도체 소자를 도시한 단면도이다.FIG. 5 is a plan view showing a semiconductor device in another embodiment, and FIG. 6 is a cross-sectional view showing a semiconductor device cut along a line C-C in FIG.

도 5 및 도 6에 도시된 바와 같이, 또 다른 실시 예의 반도체 소자(10C)는 확산부(90) 및 제2 접착층(71)을 제외하고, 도 1 및 도 2의 실시 예의 반도체 소자(10A)의 기술적 특징을 채용할 수 있다.5 and 6, the semiconductor device 10C of another embodiment includes the semiconductor element 10A of the embodiment of Figs. 1 and 2, except for the diffusion portion 90 and the second adhesive layer 71, Can be adopted.

상기 확산부(90)는 발광소자(100) 상에 배치될 수 있다. 상기 확산부(90)는 스페이서(30) 상에 배치될 수 있다. 상기 확산부(90)는 상기 발광소자(100)로부터 발광된 광의 빔 화각을 확장시키는 기능을 포함할 수 있다. 이를 위해 상기 확산부(90)는 마이크로 렌즈, 요철 패턴 등을 포함할 수 있다. The diffusion unit 90 may be disposed on the light emitting device 100. The diffusion portion 90 may be disposed on the spacer 30. The diffusion unit 90 may include a function of expanding a beam angle of light emitted from the light emitting device 100. For this, the diffusion unit 90 may include a microlens, an irregular pattern, and the like.

상기 확산부(90)는 무반사(anti-reflective) 기능을 포함할 수 있다. 예컨대 상기 확산부(90)는 발광소자(100)와 대면되는 일면 및 상기 일면의 반대편 타면 중 적어도 하나에 무반사층(미도시)이 배치될 수 있다. 상기 무반사층은 상기 발광소자(100)로부터 발광된 광이 상기 확산부(90)의 표면에서 반사될 수 있는 광을 투과시켜 반사에 의한 광 손실을 개선할 수 있다. 상기 무반사층(미도시)은 무반사 코팅 필름을 부착하거나, 무반사 코팅액을 스핀 코팅 또는 스프레이 코팅하여 형성할 수 있다. 상기 무반사층(미도시)은 TiO2, SiO2, Al2O3, Ta2O3, ZrO2, MgF2 중 적어도 하나 이상을 포함하여 형성될 수 있으며 단층 또는 다층으로 형성할 수 있다. 상기 무반사층(미도시)은 확산부(90) 내부 또는 표면에서 광의 반사를 개선하여 발광부의 발광 효율을 향상시킬 수 있다.The diffusion unit 90 may include an anti-reflective function. For example, an anti-reflection layer (not shown) may be disposed on at least one of the one surface facing the light emitting device 100 and the other surface opposite to the one surface. The non-reflective layer transmits light that can be reflected from the surface of the diffusion portion 90 by the light emitted from the light emitting device 100, thereby improving light loss due to reflection. The non-reflective layer (not shown) may be formed by attaching an anti-reflective coating film or by spin coating or spray coating an anti-reflective coating solution. The non-reflective layer (not shown) may include at least one of TiO2, SiO2, Al2O3, Ta2O3, ZrO2, and MgF2, and may be formed as a single layer or a multilayer. The non-reflective layer (not shown) can improve reflection of light on the inside or the surface of the diffusion portion 90, thereby improving the luminous efficiency of the light emitting portion.

또한, 상기 확산부(90)는 상기 기판(50)의 외측면(51)과 동일 평면상에 배치된 외측면(91)을 포함할 수 있다. 상기 확산부(90)의 외측면(91)은 스페이서(30)의 외측면(31)과 동일 평면상에 배치될 수 있다. 구체적으로 상기 확산부(90)의 외측면(91), 상기 스페이서(30)의 외측면(31) 및 상기 기판(50)의 외측면(51)은 제3 방향(Z)으로 동일 평면상에 배치될 수 있다. 또 다른 실시 예는 반도체 소자(10CB)의 외측을 따라 확산부(90), 스페이서(30)와 기판(50) 사이의 단차를 개선할 수 있다. 즉, 또 다른 실시 예는 일반적인 반도체 소자의 외측면 단차구조에 의한 투습 및 외부 마찰 등에 의한 크랙등의 불량을 근본적으로 개선할 수 있다.The diffusion unit 90 may include an outer surface 91 disposed on the same plane as the outer surface 51 of the substrate 50. The outer surface 91 of the diffusion portion 90 may be disposed on the same plane as the outer surface 31 of the spacer 30. Specifically, the outer surface 91 of the diffusion portion 90, the outer surface 31 of the spacer 30, and the outer surface 51 of the substrate 50 are formed on the same plane in the third direction Z . Still another embodiment can improve the step between the diffusion portion 90 and the spacer 30 and the substrate 50 along the outer side of the semiconductor element 10CB. That is, another embodiment can fundamentally improve defects such as moisture permeation due to the outer step structure of a general semiconductor device and cracks due to external friction or the like.

또 다른 실시 예의 발광소자(100)의 상부 면적(a2)은 캐비티(30c)의 상부 면적(a1)의 50% 내지 90% 일 수 있다. 실시 예는 발광소자(100)가 16도 내지 21도의 빔 화각을 갖는 수직 공진 레이저 다이오드(VCSEL)일 경우, 캐비티(30c)의 상부 면적(a1)을 최소화하여 전체 반도체 소자(10C)의 크기를 줄일 수 있다. 즉, 실시 예는 반도체 소자(10C)의 박형화를 구현할 수 있다.The upper surface area a2 of the light emitting device 100 of another embodiment may be 50% to 90% of the upper surface area a1 of the cavity 30c. When the light emitting device 100 is a vertical cavity laser diode (VCSEL) having a beam angle of view of 16 degrees to 21 degrees, the upper surface area a1 of the cavity 30c can be minimized to reduce the size of the entire semiconductor device 10C Can be reduced. That is, the embodiment can realize the thinning of the semiconductor element 10C.

상기 발광소자(100)의 상부 면적(a2)이 캐비티(30c)의 상부 면적(a1)의 50% 미만일 경우, 반도체 소자(10C)의 전체 크기를 줄이기 어렵고, 상기 발광소자(100)의 상부 면적(a2)이 캐비티(30c)의 상부 면적(a1)의 90%을 초과하는 경우, 발광소자(100)의 와이어(100W) 본딩을 위한 공간이 부족하여 와이어 본딩 공정이 어려워 질 수 있다.When the upper surface area a2 of the light emitting device 100 is less than 50% of the upper surface area a1 of the cavity 30c, it is difficult to reduce the overall size of the semiconductor device 10C, the wire bonding process may be difficult due to insufficient space for bonding the wire 100W of the light emitting device 100 when the area a2 of the light emitting device 100 exceeds 90% of the upper area a1 of the cavity 30c.

상기 캐비티(30c)의 면적은 수학식 1에 의해 결정될 수 있다. 여기서, θ1, θ2는 발광소자(100)로부터 발광된 광의 진행방향에 따라 변경될 수 있다. 예컨대 상기 θ1은 발광소자(100)로부터 발광된 광의 최대 지향각일 수 있다. 상기 발광소자(100)의 지향각은 발광소자(100)로부터 발광되는 광의 발광면을 기준으로 최대 밝기의 50%이상을 갖는 빛의 방사 각도로 정의할 수 있다. The area of the cavity 30c may be determined by Equation (1). Here,? 1 and? 2 can be changed according to the traveling direction of the light emitted from the light emitting device 100. For example, the angle? 1 may be a maximum directivity angle of light emitted from the light emitting device 100. The directivity angle of the light emitting device 100 may be defined as a light emitting angle of 50% or more of the maximum brightness with reference to the light emitting surface of the light emitting device 100.

A_c는 캐비티(30c)의 너비이고, d_vd는 발광소자(100)와 확산부(90)의 수직한 제3 방향(Z)의 이격거리이고, d_db는 확산부(90)와 캐비티(30c) 바닥 사이의 수직한 제3 방향(Z)의 이격거리이고, d_i는 제1 전극(53a)과 제2 전극(53b) 또는 제3 전극(53c) 사이의 수평한 제1 방향(X)의 이격거리이고, d_w는 상기 스페이서(30)의 내측면(33)과 d_i 사이의 수평한 제1 방향(X)의 이격거리로 정의될 수 있다. 여기서, 상기 A_c는 캐비티(30c)의 제1 방향(X)의 너비로써, A_c에 따라 상기 캐비티(30c)의 상부 면적(a1)은 변경될 수 있다.D _c _d is the width of the cavity 30c and d _vd is the separation distance between the light emitting device 100 and the diffusion unit 90 in the third vertical direction Z and d _db is the distance between the diffusion unit 90 and the cavity And d _i is a distance between the first electrode 53a and the second electrode 53b or the third electrode 53c in a horizontal first direction X ) and the separation distance, d _w may be defined as the horizontal distance in a first direction (X) between the inner surface (33) and d _i of the spacer 30. Here, A _c is the width of the cavity 30c in the first direction X, and the upper area a1 of the cavity 30c can be changed according to A _c .

또한, θ1은 상기 발광소자(100)로부터의 광이 제3 방향(Z)과 이루는 각도이고, θ2는 상기 확산부(90)에 반사된 발광소자(100)로부터의 광이 상기 제3 방향(Z)과 이루는 각도일 수 있다. 여기서, 상기 제3 방향(Z)은 상기 발광소자(100)의 출사면과 수직한 방향과 대응될 수 있다. 예컨대 θ2는 θ1과 같은 각도를 가질 수도 있으나, 이에 한정되는 것은 아니다. 수학식 1을 참조하면, 제1 방향(X)의 캐비티(30c)의 너비를 구할 수 있고, 예컨대 탑뷰가 정사각형인 캐비티의 경우, 캐비티 면적(A_cx A_c)을 구할 수 있다.1 is an angle formed by the light from the light emitting device 100 to the third direction Z and? 2 is an angle formed by the light from the light emitting device 100 reflected by the diffusion portion 90 in the third direction Z). Here, the third direction Z may correspond to a direction perpendicular to the emitting surface of the light emitting device 100. For example,? 2 may have the same angle as? 1, but is not limited thereto. Referring to Equation 1, the width of the cavity 30c in the first direction X can be obtained. For example, in the case of a cavity in which the top view is square, the cavity area A _c x A _c can be obtained.

여기서, 발광소자(100)로부터 발광된 광은 θ1에 의해 상기 확산부(90)의 유효면적이 결정될 수 있다. 상기 확산부(90)의 유효면적은 아래 수학식 2을 통해 구할 수 있다. 여기서, 상기 확산부(90)의 유효면적은 상기 발광소자(100)로부터 광이 입사되는 영역으로 정의할 수 있다.Here, the effective area of the diffusion portion 90 can be determined by the light emitted from the light emitting element 100 by? 1. The effective area of the diffusion part 90 can be obtained by the following equation (2). Here, the effective area of the diffusion portion 90 may be defined as a region where light is incident from the light emitting device 100.

A_d는 발광소자(100)의 광이 확산부(90)로 입사되는 제1 방향(X)의 너비이고, A_v는 제1 방향(X)의 발광소자(100)의 너비이다. 상기 A_d는 발광소자(100)의 광이 확산부(90)로 입사되는 제1 방향(X)의 너비로써, A_d에 따라 상기 확산부(90)의 유효면적은 변경될 수 있다. 상기 A_v는 발광소자(100)의 제1 방향(X)의 너비로써, A_v에 따라 발광소자(100)의 상부 면적(a2)가 변경될 수 있다.A _d is the width of the light emitting element 100 in the first direction X and A _v is the width of the light emitting element 100 in the first direction X when the light of the light emitting element 100 is incident on the diffusion portion 90. A _d is a width in a first direction X in which light of the light emitting device 100 is incident on the diffusion portion 90. The effective area of the diffusion portion 90 may be changed according to A _d . A _v is the width of the light emitting device 100 in the first direction X and the top area a2 of the light emitting device 100 can be changed according to A _v .

예컨대 상기 발광소자(100)의 면적은 발광소자(100)의 탑뷰가 정사각형인 경우, A_dx A_d 일 수 있다. 또한, 상기 확산부(90)의 유효면적은 탑뷰가 정사각형인 경우, A_v x A_v 일 수 있다. 실시 예에서는 정사각형의 발광소자(100), 정사각형의 캐비티(30c), 정사각형의 확산부(90)의 유효면적을 한정하여 설명하고 있지만, 이에 한정되는 것은 아니다. 예컨대 상기 상기 캐비티(30c)의 면적과 확산부(90)의 유효면적은 상기 수학식1, 2에 한정되는 것은 아니다.For example, the area of the light emitting device 100 may be A _d x A _d when the top view of the light emitting device 100 is a square. In addition, when the top view is square, the effective area of the diffusion portion 90 is A _v x A _v . In the embodiment, the effective area of the square light emitting device 100, the square cavity 30c, and the square diffusion portion 90 is limited. However, the present invention is not limited thereto. For example, the area of the cavity 30c and the effective area of the diffusion part 90 are not limited to the above equations (1) and (2).

또 다른 실시 예는 웨이퍼 레벨 패키지를 구현하여 반도체 소자(10C)의 외측면 단차를 개선하여 투습 및 외력에 의한 크랙을 방지할 수 있다. 즉, 다른 실시 예는 수율을 향상시킬 수 있다.In another embodiment, the wafer level package is implemented to improve the outer surface step of the semiconductor element 10C, thereby preventing moisture and moisture from being cracked due to external force. That is, other embodiments can improve the yield.

또한, 또 다른 실시 예는 웨이퍼 레벨 패키지를 구현하여 제조 공정을 간소화하고, 제조비용을 줄일 수 있다.Still another embodiment can implement a wafer level package to simplify the manufacturing process and reduce manufacturing costs.

도 7 및 도 8은 실시 예의 반도체 소자의 제조방법을 도시한 도면이다.FIGS. 7 and 8 are views showing a method for manufacturing a semiconductor device of the embodiment.

도 7 및 도 8에 도시된 바와 같이, 실시 예의 반도체 소자의 제조 방법은 웨이퍼 레벨 패키지로써, 전극들을 포함하는 웨이퍼 기판(500) 상에 다수의 캐비티(300c)를 포함하는 스페이서 프레임(300) 및 확산 프레임(900)이 정렬될 수 있다. 발광소자(100)는 웨이퍼 기판(500)의 전극(53)상에 다이 본딩될 수 있고, 상기 발광소자(100)는 스페이서 프레임(300)의 정렬 전 또는 후에 다이 본딩될 수 있다.7 and 8, a method of manufacturing a semiconductor device according to an embodiment of the present invention includes, as a wafer level package, a spacer frame 300 including a plurality of cavities 300c on a wafer substrate 500 including electrodes, The diffusion frame 900 can be aligned. The light emitting device 100 may be die-bonded on the electrode 53 of the wafer substrate 500 and the light emitting device 100 may be die-bonded before or after the alignment of the spacer frame 300.

상기 웨이퍼 기판(500) 상에 다수의 캐비티(300c)를 포함하는 스페이서 프레임(300) 및 확산 프레임(900)은 서로 정렬된 후에 온도 및 압력에 따라 서로 결합될 수 있다. 여기서, 상기 웨이퍼 기판(500), 스페이서 프레임(300) 및 확산 프레임(900) 사이에는 일정 온도 및 압력에서 경화될 수 있는 실리콘 레진과 같은 접착층(미도시)이 배치될 수 있다.The spacer frame 300 including the plurality of cavities 300c on the wafer substrate 500 and the diffusion frame 900 may be bonded to each other according to temperature and pressure after being aligned with each other. An adhesive layer (not shown) such as a silicone resin, which can be cured at a predetermined temperature and pressure, may be disposed between the wafer substrate 500, the spacer frame 300 and the diffusion frame 900.

이후, 실시 예의 반도체 소자는 절단 라인들(DL)을 따라 다이싱(Dicing) 단계를 이용한 단위 반도체 소자의 절단공정으로 단위 반도체 소자가 제조될 수 있다. Hereinafter, the semiconductor device of the embodiment can be manufactured by cutting the unit semiconductor device using the dicing step along the cutting lines DL.

실시 예의 반도체 소자는 웨이퍼 레벨 패키지로 반도체 소자의 외측면 단차를 개선하여 투습 및 외력에 의한 크랙을 방지하여 수율을 향상시킬 수 있다.The semiconductor device of the embodiment can improve the yield by improving the outer surface step of the semiconductor device in the wafer level package, preventing cracks due to moisture permeation and external force.

또한, 실시 예는 웨이퍼 레벨 패키지를 구현하여 일반적인 반도체 소자의 기판과 스페이서를 개별적으로 결합하는 공정 및 확산부를 스페이서 상에 개별적으로 결합하는 공정을 생략하여 제조 공정을 간소화하고, 제조비용을 줄일 수 있다.In addition, the embodiment can simplify the manufacturing process and reduce the manufacturing cost by implementing the wafer level package and omitting the process of individually joining the substrate and the spacer of a general semiconductor element and the process of individually bonding the diffusion portion onto the spacer .

도 9는 실시 예의 발광소자를 도시한 평면도이고, 도 10은 도 9의 D-D라인을 따라 절단한 발광소자를 도시한 단면도이다.FIG. 9 is a plan view showing a light emitting device of the embodiment, and FIG. 10 is a sectional view showing a light emitting device cut along the line D-D of FIG.

도 9 및 도 10에 도시된 바와 같이, 실시 예의 발광소자(100)는 수직 공진 레이저 다이오드(VCSEL)일 수 있다.As shown in Figs. 9 and 10, the light emitting device 100 of the embodiment may be a vertical resonance laser diode (VCSEL).

상기 발광소자(100)는 발광구조물(110), 제1 및 제2 전극(120, 160)을 포함할 수 있다.The light emitting device 100 may include a light emitting structure 110, first and second electrodes 120 and 160.

상기 제1 전극(120)은 접착층(121), 기판(123) 및 제1 도전층(125)을 포함할 수 있다.The first electrode 120 may include an adhesive layer 121, a substrate 123, and a first conductive layer 125.

상기 접착층(121)은 유테틱 본딩이 가능한 물질을 포함할 수 있다. 예를 들어, 상기 접착층(121)은 AuSn, NiSn 또는 InAu 중 적어두 하나를 포함할 수 있다.The adhesive layer 121 may include a material capable of being subjected to eutectic bonding. For example, the adhesive layer 121 may include at least one of AuSn, NiSn, and InAu.

상기 기판(123)은 전도성 부재로 형성될 수 있으며, 그 물질은 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, AlN, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 기판(123)는 다른 예로서, 전도성 시트로 구현될 수 있다. 상기 기판(123)이 GaAs일 경우, 기판(123) 상에 발광구조물(110)이 성장될 수 있고, 상기 접착층(121)은 생략될 수 있다.The substrate 123 may be formed of a conductive material such as Cu-copper, Au-gold, Ni-nickel, molybdenum (Mo), copper-tungsten ), A carrier wafer (e.g., Si, Ge, AlN, GaAs, ZnO, SiC, etc.). As another example, the substrate 123 may be embodied as a conductive sheet. When the substrate 123 is GaAs, the light emitting structure 110 may be grown on the substrate 123, and the adhesive layer 121 may be omitted.

상기 제1 도전층(125)은 상기 기판(123) 아래에 배치될 수 있다. 상기 제1 도전층(125)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택되어 단층 또는 다층으로 형성될 수 있다.The first conductive layer 125 may be disposed under the substrate 123. The first conductive layer 125 may be selected from among Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Or may be formed in multiple layers.

상기 발광구조물(110)은 제1 전극(120) 상에 배치된 제1 반도체층(111), 활성층(113), 애퍼처층(114), 제2 반도체층(115)을 포함할 수 있다. 상기 발광구조물(110)은 상기 제1 기판(121) 상에 복수의 화합물 반도체층이 성장될 수 있으며, 상기 복수의 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 110 may include a first semiconductor layer 111, an active layer 113, an emitter layer 114, and a second semiconductor layer 115 disposed on the first electrode 120. A plurality of compound semiconductor layers may be grown on the first substrate 121, and the growth equipment of the plurality of compound semiconductor layers may be an electron beam evaporator, a physical vapor deposition (PVD), a chemical vapor deposition vapor deposition, plasma laser deposition (PLD), dual-type thermal evaporator sputtering, metal organic chemical vapor deposition (MOCVD), and the like.

상기 제1 반도체층(111)은 제1 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대 상기 제1 반도체층(111)은 GaAs, GaAl, InP, InAs 및 GaP 중 하나일 수 있으나 이에 한정되는 것은 아니다. 상기 제1 반도체층(111)은 예컨대, Al_xGa₁ _- _xAs(0<x<1)/Al_yGa₁ _- _yAs(0<x<1) (y<x)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 반도체층(111)은 제1 도전형의 도펀트 예컨대, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층이 될 수 있다. 상기 제1 반도체층(111)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR(distributed bragg reflector)일 수 있다.The first semiconductor layer 111 may be formed of at least one of Group III-V or Group II-VI compound semiconductors doped with a dopant of the first conductivity type. For example, the first semiconductor layer 111 may be one of GaAs, GaAl, InP, InAs, and GaP, but is not limited thereto. A semiconductor having a composition formula of _{y As (0 <x <1} ) (y <x) - the first semiconductor layer 111 is, for _{_{_{_{example, Al x Ga 1 - x As}}}} (0 <x <1) / Al y Ga 1 May be formed of a material. The first semiconductor layer 111 may be an n-type semiconductor layer doped with an n-type dopant such as a first conductivity type dopant such as Si, Ge, Sn, Se, or Te. The first semiconductor layer 111 may be a DBR (distributed Bragg reflector) having a thickness of? / 4n by alternately arranging different semiconductor layers.

상기 활성층(113)은 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대 상기 활성층(113)은 GaAs, GaAl, InP, InAs 및 GaP 중 하나일 수 있으나 이에 한정되는 것은 아니다. 상기 활성층(113)은 다중 우물 구조로 구현된 경우, 상기 활성층(113)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있다. 상기 복수의 우물층은 예컨대, In_pGa₁ _- _pAs (0≤≤p≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다. 상기 장벽층은 예컨대, In_qGa₁ _- _qAs (0≤≤q≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있으나, 이에 한정되는 것은 아니다.The active layer 113 may be formed of at least one of Group 3-V-5 or Group V-6 compound semiconductors. For example, the active layer 113 may be one of GaAs, GaAl, InP, InAs, and GaP, but is not limited thereto. When the active layer 113 is implemented as a multi-well structure, the active layer 113 may include a plurality of alternately arranged well layers and a plurality of barrier layers. The plurality of well layers may be arranged as a semiconductor material having a composition formula of In _p Ga ₁ _- _p As ( ₀ _? _P? ₁ ), for example. The barrier layer may be, but is not limited to, a semiconductor material having a composition formula of In _q Ga ₁ _-q As ( ₀ _? _Q? ₁ ).

상기 애퍼처층(114)은 상기 활성층(113) 상에 배치될 수 있다. 상기 애퍼처층(114)은 중심부에 원형의 개구부가 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 애퍼처층(114)은 활성층(113)의 중심부로 전류가 집중되도록 전류이동을 제한하는 기능을 포함할 수 있다. 즉, 상기 애퍼처층(114)은 공진 파장을 조정하고, 활성층(113)으로부터 수직으로 발광하는 빔 각을 조절 할 수 있다. 상기 애퍼처층(114)은 SiO₂ 또는 Al₂O₃와 같은 유전체 물질을 포함할 수 있고, 활성층(113), 제1 및 제2 반도체층(111, 115)보다 높은 밴드 갭을 가질 수 있다.The photoresist layer 114 may be disposed on the active layer 113. The emitter layer 114 may include a circular opening at its central portion, but is not limited thereto. The emitter layer 114 may include a function of restricting current movement so as to concentrate a current to the center of the active layer 113. That is, the emitter layer 114 may adjust the resonance wavelength and adjust the angle of the beam vertically emitted from the active layer 113. The emitter layer 114 may include a dielectric material such as SiO ₂ or Al ₂ O ₃ and may have a higher band gap than the active layer 113 and the first and second semiconductor layers 111 and 115.

상기 제2 반도체층(115)은 제2 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대 상기 제2 반도체층(115)은 GaAs, GaAl, InP, InAs 및 GaP 중 하나일 수 있으나 이에 한정되는 것은 아니다. 상기 제2 반도체층(115)은 예컨대, Al_xGa₁ _- _xAs(0<x<1)/Al_yGa₁ _- _yAs(0<x<1) (y<x)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 반도체층(115)은 제2 도전형의 도펀트 예컨대, Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 갖는 p형 반도체층일 수 있다. 상기 제2 반도체층(115)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR일 수 있다. 상기 제2 반도체층(115)은 상기 제1 반도체층(111) 보다 낮은 반사율을 포함할 수 있다. 예컨대 상기 제1 및 제2 반도체층(111, 115)은 90% 이상의 반사율에 의해 수직으로 공진 캐비티를 형성할 수 있다. 이때, 광은 상기 제1 반도체층(111)의 반사율보다 낮은 상기 제2 반도체층(115)을 통해서 외부로 방출될 수 있다.The second semiconductor layer 115 may be formed of at least one of Group III-V or Group II-VI compound semiconductors doped with a second conductivity type dopant. For example, the second semiconductor layer 115 may be one of GaAs, GaAl, InP, InAs, and GaP, but is not limited thereto. A semiconductor having a composition formula of _{y As (0 <x <1} ) (y <x) - the second semiconductor layer 115 is, for _{_{_{_{example, Al x Ga 1 - x As}}}} (0 <x <1) / Al y Ga 1 May be formed of a material. The second semiconductor layer 115 may be a p-type semiconductor layer having a p-type dopant such as Mg, Zn, Ca, Sr, Ba, or the like. The second semiconductor layer 115 may be a DBR having a thickness of? / 4n by alternately arranging different semiconductor layers. The second semiconductor layer 115 may include a lower reflectance than the first semiconductor layer 111. For example, the first and second semiconductor layers 111 and 115 can form a resonance cavity vertically with a reflectivity of 90% or more. At this time, light may be emitted to the outside through the second semiconductor layer 115, which is lower than the reflectance of the first semiconductor layer 111. [

실시 예의 발광소자(100)는 발광구조물(110) 상에 제2 도전층(140)을 포함할 수 있다. 상기 제2 도전층(140)은 제2 반도체층(115) 상에 배치되고, 발광영역(EA)의 가장자리를 따라 배치될 수 있다. 상기 제2 도전층(140)은 탑뷰가 원형 링 타입일 수 있으나, 이에 한정되는 것은 아니며 타원형 또는 다각형일 수 있다. 상기 제2 도전층(140)은 오믹 접촉 기능을 포함할 수 있다. 상기 제2 도전층(140)은 제2 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대 상기 제2 도전층(140)은 GaAs, GaAl, InP, InAs 및 GaP 중 하나일 수 있으나 이에 한정되는 것은 아니다. 상기 제2 도전층(140)은 제2 도전형의 도펀트 예컨대, Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 갖는 p형 반도체층일 수 있다.The light emitting device 100 of the embodiment may include a second conductive layer 140 on the light emitting structure 110. The second conductive layer 140 may be disposed on the second semiconductor layer 115 and along the edge of the light emitting region EA. The second conductive layer 140 may be a round ring type, but is not limited thereto, and may be an elliptical or polygonal shape. The second conductive layer 140 may include an ohmic contact function. The second conductive layer 140 may be formed of at least one of a Group III-V compound semiconductor doped with a dopant of the second conductivity type or a compound semiconductor of a Group VI-VI compound semiconductor. For example, the second conductive layer 140 may be one of GaAs, GaAl, InP, InAs, and GaP, but is not limited thereto. The second conductive layer 140 may be a p-type semiconductor layer having a p-type dopant such as Mg, Zn, Ca, Sr, Ba, or the like.

실시 예의 발광소자(100)는 발광구조물(110) 상에 보호층(150)을 포함할 수 있다. 상기 보호층(150)은 상기 제2 반도체층(115) 상에 배치될 수 있다. 상기 보호층(150)은 상기 발광영역(EA)과 수직으로 중첩될 수 있다.The light emitting device 100 of the embodiment may include a protective layer 150 on the light emitting structure 110. The passivation layer 150 may be disposed on the second semiconductor layer 115. The passivation layer 150 may be vertically overlapped with the light emitting region EA.

실시 예의 발광소자(100)는 절연층(130)을 포함할 수 있다. 상기 절연층(130)은 상기 발광구조물(110) 상에 배치될 수 있다. 상기 절연층(130)은 Al, Cr, Si, Ti, Zn, Zr과 같은 물질의 산화물, 질화물, 불화물, 황화물 등 절연물질 또는 절연성 수지를 포함할 수 있다. 상기 절연층(130)은 예컨대, SiO₂, Si₃N₄, Al₂O₃, TiO₂ 중에서 선택적으로 형성될 수 있다. 상기 절연층(130)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device 100 of the embodiment may include an insulating layer 130. The insulating layer 130 may be disposed on the light emitting structure 110. The insulating layer 130 may include insulating materials such as oxides, nitrides, fluorides, and sulfides of materials such as Al, Cr, Si, Ti, Zn, and Zr or insulating resin. The insulating layer 130 may be formed of, for example, SiO ₂ , Si ₃ N ₄ , Al ₂ O ₃ , or TiO ₂ . The insulating layer 130 may be formed as a single layer or a multilayer, but is not limited thereto.

상기 제2 전극(160)은 상기 제2 도전층(140) 및 상기 절연층(130) 상에 배치될 수 있다. 상기 제2 전극(160)은 상기 제2 도전층(140)과 전기적으로 연결될 수 있다. 상기 제2 전극(160)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택되어 단층 또는 다층으로 형성될 수 있다.The second electrode 160 may be disposed on the second conductive layer 140 and the insulating layer 130. The second electrode 160 may be electrically connected to the second conductive layer 140. The second electrode 160 may be selected from the group consisting of Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, And may be formed in multiple layers.

도 11은 실시 예의 이동 단말기의 후면을 도시한 사시도이다.11 is a perspective view showing a rear surface of the mobile terminal of the embodiment.

도 11에 도시된 바와 같이, 실시 예의 이동 단말기(500)는 후면에 카메라 모듈(520), 플래쉬 모듈(530) 및 자동 초점 장치(10)를 포함할 수 있다. 여기서, 상기 자동 초점 장치(10)는 도 1 내지 도 10의 반도체 소자를 포함할 수 있다.11, the mobile terminal 500 of the embodiment may include a camera module 520, a flash module 530, and an autofocus device 10 on the rear side. Here, the autofocus device 10 may include the semiconductor devices of FIGS.

상기 플래쉬 모듈(530)은 내부에 광을 발광하는 발광소자를 포함할 수 있다. 상기 플래쉬 모듈(530)은 이동 단말기의 카메라 작동 또는 사용자의 제어에 의해 작동될 수 있다.The flash module 530 may include a light emitting element that emits light. The flash module 530 may be operated by the camera operation of the mobile terminal or the user's control.

상기 카메라 모듈(520)은 이미지 촬영 기능 및 자동 초점 기능을 포함할 수 있다. 예컨대 상기 카메라 모듈(520)은 이미지를 이용한 자동 초점 기능을 포함할 수 있다.The camera module 520 may include an image photographing function and an auto focus function. For example, the camera module 520 may include an auto focus function using an image.

상기 자동 초점 장치(10)는 레이저를 이용한 자동 초점 기능을 포함할 수 있다. 상기 자동 초점 장치(10)는 상기 카메라 모듈(520)의 이미지를 이용한 자동 초점 기능이 저하되는 조건, 예컨대 10m이하의 근접 또는 어두운 환경에서 주로 사용될 수 있다. 상기 자동 초점 장치(10)는 수직 공진 레이저 다이오드(VCSEL)를 포함하는 발광부와, 포토 다이오드와 같은 빛 에너지를 전기 에너지로 변환하는 수광부를 포함할 수 있다.The autofocusing apparatus 10 may include an autofocusing function using a laser. The autofocusing apparatus 10 may be used mainly in a close or dark environment where the autofocus function using the image of the camera module 520 is degraded, for example, 10 m or less. The autofocusing apparatus 10 may include a light emitting unit including a vertical cavity laser diode (VCSEL), and a light receiving unit for converting light energy, such as a photodiode, into electrical energy.

상기 자동 초점 장치는 이동 단말기, 카메라, 차량용 센서, 광 통신용 장치 등으로 사용될 수 있으나, 이에 한정되지 않고, 피사체의 위치를 검출하는 멀티 위치 검출을 위한 다양한 분야에 적용될 수 있다.The autofocus device may be used in various fields for detecting a position of a subject, such as a mobile terminal, a camera, a vehicle sensor, a light communication device, and the like, but is not limited thereto.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실 시예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment and are not necessarily limited to one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Accordingly, the contents of such combinations and modifications should be construed as being included in the scope of the embodiments.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention. It can be seen that the modification and application of branches are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.

10A: 반도체 소자
30: 스페이서
30c: 캐비티
31: 외측면
33: 내측면
50: 기판
53a 내지 53c: 제1 내지 제3 전극
55a 내지 55c: 제4 내지 제6 전극
57a 내지 57c: 제1 내지 제3 연결전극
50h: 비아 홀
70: 접착층
90: 확산부10A: Semiconductor device
30: Spacer
30c: Cavity
31: Outer side
33: My side
50: substrate
53a to 53c: first to third electrodes
55a to 55c: fourth to sixth electrodes
57a to 57c: first to third connecting electrodes
50h: via hole
70: Adhesive layer
90:

Claims

Board;
A spacer disposed on the substrate;
A first adhesive layer between the substrate and the spacer; And
And a light emitting element disposed on the substrate,
The light emitting device includes a vertical cavity surface emitting laser (VCSEL)
Wherein the spacer includes a cavity exposing an upper surface of the substrate, the light emitting element is disposed inside the cavity,
Wherein an outer surface of the substrate and an outer surface of the spacer are disposed on the same plane.

The method according to claim 1,
Further comprising a diffusion portion disposed on the spacer, wherein an outer surface of the diffusion portion is disposed on the same plane as an outer surface of the spacer.

The method according to claim 1,
Wherein the upper surface area of the light emitting element is 50% to 90% of the upper surface area of the cavity.

The method according to claim 1,
Wherein the substrate and the spacer include a ceramic material of a low temperature co-fired ceramic (LTCC) or a high temperature co-fired ceramic (HTCC).

5. The method of claim 4,
Wherein the substrate and the spacer comprise materials different from each other.

5. The method of claim 4,
Wherein the substrate and the spacer comprise the same material.

5. The method of claim 4,
Semiconductor device of the substrate and the spacer comprises an aluminum nitride (AlN) or alumina (Al ₂ O _3).

The method according to claim 1,
Wherein the first adhesive layer includes an outer surface disposed on the same plane as the outer surface of the substrate and the outer surface of the spacer, and comprises a silicon resin.

3. The method of claim 2,
And a second adhesive layer between the spacer and the diffusion portion,
Wherein the second adhesive layer comprises a silicone resin.

The method according to claim 1,
Wherein an inner surface of the spacer is perpendicular to a bottom of the spacer.

Aligning a spacer frame comprising a plurality of cavities on a wafer substrate comprising electrodes;
Bonding a light emitting device to the wafer substrate;
Aligning a spreading frame on the spacer frame; And
And simultaneously dicing the wafer substrate, the spacer frame, and the diffusion frame.

12. The method of claim 11,
Further comprising the step of bonding the wafer substrate, the spacer frame and the diffusion frame at a predetermined temperature before dicing into the unit semiconductor element.

A light emitting portion including the semiconductor element of any one of claims 1 to 10; And
An autofocus device comprising a light receiving portion for converting light energy into electric energy.