KR102385937B1 - Semiconductor device package and optical assembly - Google Patents

Semiconductor device package and optical assembly Download PDF

Info

Publication number
KR102385937B1
KR102385937B1 KR1020170041798A KR20170041798A KR102385937B1 KR 102385937 B1 KR102385937 B1 KR 102385937B1 KR 1020170041798 A KR1020170041798 A KR 1020170041798A KR 20170041798 A KR20170041798 A KR 20170041798A KR 102385937 B1 KR102385937 B1 KR 102385937B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
housing
disposed
light
substrate
Prior art date
Application number
KR1020170041798A
Other languages
Korean (ko)
Other versions
KR20180111200A (en
Inventor
김백준
이건화
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020170041798A priority Critical patent/KR102385937B1/en
Publication of KR20180111200A publication Critical patent/KR20180111200A/en
Application granted granted Critical
Publication of KR102385937B1 publication Critical patent/KR102385937B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Abstract

실시예는 반도체 소자 패키지 및 이를 포함하는 광 어셈블리에 관한 것이다.
실시예에 따른 반도체 소자 패키지는 기판(205); 상기 기판(205) 상에 반도체 소자(100); 상기 기판(205) 상에 배치되며, 상기 반도체 소자(100)의 둘레에 배치된 하우징(230); 상기 반도체 소자(100)와 상측으로 이격되어 상기 하우징(230) 상에 배치되는 제1 확산부(250);를 포함할 수 있다.
상기 확산부(250)는 상기 하우징(230) 상면의 제1 영역(A1) 상에 배치될 수 있다.
실시예는 상기 하우징(230) 상면의 제2 영역(A2) 상에 배치되는 제1 투광성 결합층(240)을 포함할 수 있다.
The embodiment relates to a semiconductor device package and an optical assembly including the same.
A semiconductor device package according to the embodiment includes a substrate 205; a semiconductor device 100 on the substrate 205; a housing 230 disposed on the substrate 205 and disposed around the semiconductor device 100; and a first diffusion unit 250 spaced apart from the semiconductor device 100 and disposed on the housing 230 .
The diffusion part 250 may be disposed on the first area A1 of the upper surface of the housing 230 .
The embodiment may include the first light-transmitting coupling layer 240 disposed on the second area A2 of the upper surface of the housing 230 .

Description

반도체 소자 패키지 및 이를 포함하는 광 어셈블리{SEMICONDUCTOR DEVICE PACKAGE AND OPTICAL ASSEMBLY}Semiconductor device package and optical assembly including same

실시예는 반도체 소자에 관한 것으로, 보다 상세하게는 반도체 발광소자, 반도체 광원소자, 반도체 광 소자, 반도체 광원 칩, 발광 소자, 발광 소자 패키지 및 이를 포함하는 광 송수신 모듈, 자동 초점 장치, 광 어셈블리 관한 것이다.The embodiment relates to a semiconductor device, and more particularly, to a semiconductor light emitting device, a semiconductor light source device, a semiconductor optical device, a semiconductor light source chip, a light emitting device, a light emitting device package and an optical transmission/reception module including the same, an autofocus device, and an optical assembly will be.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.A semiconductor device including a compound such as GaN or AlGaN has many advantages, such as having a wide and easily adjustable band gap energy, and thus can be used in various ways as a light emitting device, a light receiving device, and various diodes.

특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. In particular, light emitting devices such as light emitting diodes or laser diodes using group 3-5 or group 2-6 compound semiconductor materials of semiconductors have developed red, green, and Various colors such as blue and ultraviolet light can be realized, and white light with good efficiency can be realized by using fluorescent materials or combining colors. It has the advantages of speed, safety and environmental friendliness.

뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when a light receiving device such as a photodetector or a solar cell is manufactured using a semiconductor group 3-5 or group 2-6 compound semiconductor material, it absorbs light in various wavelength ranges and generates a photocurrent. By doing so, light of various wavelength ranges from gamma rays to radio wavelength ranges can be used. In addition, it has the advantages of fast response speed, safety, environmental friendliness, and easy adjustment of device materials, so it can be easily used for power control or ultra-high frequency circuits or communication modules.

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Therefore, a light emitting diode backlight that replaces a Cold Cathode Fluorescence Lamp (CCFL) constituting a transmission module of an optical communication means, a backlight of a liquid crystal display (LCD) display device, and white light emission that can replace a fluorescent lamp or incandescent light bulb Applications are expanding to diode lighting devices, automobile headlights, traffic lights, and sensors that detect gas or fire. In addition, the application can be extended to high-frequency application circuits, other power control devices, and communication modules.

한편 종래 반도체 광원소자 기술 중에, 수직공진형 표면발광 레이저(Vertical-Cavity Surface-Emitting Laser: VCSEL)가 있는데, 이는 광 통신, 광병렬 처리, 광연결, 자동 초점 장치 등에 사용되고 있다. Meanwhile, among the conventional semiconductor light source device technologies, there is a vertical-cavity surface-emitting laser (VCSEL), which is used for optical communication, optical parallel processing, optical connection, autofocus, and the like.

또한 종래기술에서 수직공진형 표면발광 레이저는 차량용이나 모바일용으로 고출력(High-power) VCSEL 패키지 구조로 활용되고 있다. In addition, in the prior art, the vertical resonance type surface emitting laser is being used as a high-power VCSEL package structure for vehicles or mobiles.

한편, 종래기술에서 고출력 VCSEL 패키지 구조에서는 일정한 화각(FoV) 형성 위해 확산부(Diffuser)를 채용하고 있는데, 차량이나 모바일에서 사용 중 충격 등에 의해 확산부가 이탈하는 경우에 VCSEL의 레이저(laser)가 직접적으로 사람의 눈에 조사될 경우, 사람이 실명할 수도 있는 위험성이 있다. 이에 따라, 차량에 적용되거나 사람의 움직임 등의 응용 분야에 적용되면서도, 사람에게 직접적인 강한 빛이 입사되는 것을 방지할 수 있는 반도체 소자 패키지에 대한 연구가 필요한 실정이다.On the other hand, in the prior art, in the high-power VCSEL package structure, a diffuser is employed to form a constant angle of view (FoV). When irradiated into the human eye, there is a risk that a person may become blind. Accordingly, there is a need for research on a semiconductor device package that can prevent direct strong light from being incident on a person while being applied to an application field such as a vehicle or human movement.

또한, 종래기술에서 반도체 소자는 응용분야가 다양해 지면서 고출력, 고전압 구동이 요구되고 있으며, 반도체 소자의 고출력, 고전압 구동에 따라 반도체 소자에서 발생되는 열에 의하여 반도체 소자 패키지의 온도가 많이 올라가고 있다. In addition, in the prior art, semiconductor devices are required to be driven with high output and high voltage as the application fields are diversified, and the temperature of the semiconductor device package is rising a lot by heat generated from the semiconductor device according to the high output and high voltage driving of the semiconductor device.

이에 따라, 반도체 소자 패키지에서 발생되는 열을 효율적으로 방출하기 위한 방안이 요청되고 있다. 또한, 제품의 소형화를 위해 반도체 소자 패키지에 대한 소형화도 강하게 요청되고 있다. 따라서, 소형으로 제공되면서도 반도체 소자에서 발생되는 열을 효율적으로 방출할 수 있는 반도체 소자 패키지에 대한 요청이 증대되고 있다. Accordingly, there is a demand for a method for efficiently dissipating heat generated from a semiconductor device package. In addition, there is a strong demand for miniaturization of semiconductor device packages for miniaturization of products. Accordingly, there is an increasing demand for a semiconductor device package capable of efficiently dissipating heat generated from a semiconductor device while being provided in a small size.

또한 종래기술에서 반도체 소자가 고출력, 고전압 구동이 요구되는 상황에서 습기 침투는 반도체 소자의 기계적, 전기적 신뢰성에 부정적 영향을 주고 있으나 이에 대한 적절한 대응방안이 마련되지 못하는 상황이다.In addition, in the prior art, in a situation where high output and high voltage driving of semiconductor devices is required, moisture penetration has a negative effect on the mechanical and electrical reliability of semiconductor devices, but an appropriate countermeasure for this is not prepared.

실시예의 기술적 과제 중의 하나는, 기구적인 안정성, 신뢰성이 우수하고 내부에 배치된 소자를 외부 충격으로부터 안전하게 보호할 수 있는 반도체 소자 패키지 및 광 어셈블리를 제공하고자 함이다.One of the technical problems of the embodiment is to provide a semiconductor device package and an optical assembly that have excellent mechanical stability and reliability and can safely protect a device disposed therein from external impact.

또한, 실시예의 기술적 과제 중의 하나는, 고출력의 빛을 제공하면서도 방열 특성이 우수한 반도체 소자 패키지 및 광 어셈블리를 제공하고자 함이다.In addition, one of the technical problems of the embodiment is to provide a semiconductor device package and an optical assembly having excellent heat dissipation characteristics while providing high output light.

또한, 실시예의 기술적 과제 중의 하나는, 고출력의 빛을 제공하면서도 내부로 습기침투를 방지할 수 있는 반도체 소자 패키지 및 광 어셈블리를 제공하고자 함이다.In addition, one of the technical problems of the embodiment is to provide a semiconductor device package and an optical assembly capable of preventing moisture penetration into the interior while providing high-output light.

실시예의 기술적 과제는 본 항목에 기재된 내용에 한정되는 것은 아니며, 발명의 설명 전체로부터 파악될 수 있는 것도 포함한다.The technical problem of the embodiment is not limited to the contents described in this item, and includes those that can be grasped from the entire description of the invention.

실시예에 따른 반도체 소자 패키지는 기판(205); 상기 기판(205) 상에 반도체 소자(100); 상기 기판(205) 상에 배치되며, 상기 반도체 소자(100)의 둘레에 배치된 하우징(230); 상기 반도체 소자(100)와 상측으로 이격되어 상기 하우징(230) 상에 배치되는 제1 확산부(250);를 포함할 수 있다. A semiconductor device package according to the embodiment includes a substrate 205; a semiconductor device 100 on the substrate 205; a housing 230 disposed on the substrate 205 and disposed around the semiconductor device 100; and a first diffusion unit 250 spaced apart from the semiconductor device 100 and disposed on the housing 230 .

상기 확산부(250)는 상기 하우징(230) 상면의 제1 영역(A1) 상에 배치될 수 있다.The diffusion part 250 may be disposed on the first area A1 of the upper surface of the housing 230 .

실시예는 상기 하우징(230) 상면의 제2 영역(A2) 상에 배치되는 제1 투광성 결합층(240)을 포함할 수 있다.The embodiment may include the first light-transmitting coupling layer 240 disposed on the second area A2 of the upper surface of the housing 230 .

또한 실시예에 따른 반도체 소자 패키지는 기판(205); 상기 기판(205) 상에 반도체 소자(100); 상기 기판(205) 상에 배치되며, 상기 반도체 소자(100)의 둘레에 배치된 하우징(230); 상기 반도체 소자(100)와 이격되며 상기 하우징(230) 상에 배치되는 제2 확산부(250a);를 포함할 수 있다.In addition, the semiconductor device package according to the embodiment includes a substrate 205; a semiconductor device 100 on the substrate 205; a housing 230 disposed on the substrate 205 and disposed around the semiconductor device 100; and a second diffusion unit 250a spaced apart from the semiconductor device 100 and disposed on the housing 230 .

상기 확산부(250)는 상기 하우징(230) 상면의 제1 영역(A1) 상에 배치될 수 있다.The diffusion part 250 may be disposed on the first area A1 of the upper surface of the housing 230 .

실시예는 상기 하우징(230) 상면의 제2 영역(A2) 상에 배치되는 제2 투광성 결합층(240a)을 포함할 수 있다.The embodiment may include a second light-transmitting coupling layer 240a disposed on the second area A2 of the upper surface of the housing 230 .

상기 제2 확산부(250a)는 제1 경사면(S1)을 포함할 수 있다.The second diffusion part 250a may include a first inclined surface S1 .

실시예에 따른 광 어셈블리는 상기 반도체 소자 패키지를 포함할 수 있다. The optical assembly according to the embodiment may include the semiconductor device package.

실시예에 의하면 기구적인 안정성, 신뢰성이 우수하고 내부에 배치된 소자를 외부 충격으로부터 안전하게 보호할 수 있는 반도체 소자 패키지 및 광 어셈블리를 제공할 수 있는 기술적 효과가 있다.According to the embodiment, there is a technical effect of providing a semiconductor device package and an optical assembly that have excellent mechanical stability and reliability and can safely protect a device disposed therein from external impact.

또한, 실시예에 의하면, 고출력의 빛을 제공하면서도 방열 특성이 우수한 반도체 소자 패키지 및 광 어셈블리를 제공할 수 있는 기술적 효과가 있다.In addition, according to the embodiment, there is a technical effect of providing a semiconductor device package and an optical assembly having excellent heat dissipation characteristics while providing high output light.

또한, 실시예에 의하면, 고출력의 빛을 제공하면서도 내부로 습기침투를 방지할 수 있는 반도체 소자 패키지 및 광 어셈블리를 제공할 수 있는 기술적 효과가 있다.In addition, according to the embodiment, there is a technical effect that can provide a semiconductor device package and an optical assembly capable of preventing moisture penetration into the interior while providing high-output light.

실시예의 기술적 효과는 본 항목에 기재된 내용에 한정되는 것은 아니며, 발명의 설명 전체로부터 파악될 수 있는 것을 포함한다.The technical effects of the embodiments are not limited to the contents described in this item, and include those that can be understood from the entire description of the invention.

도 1은 제1 실시예에 따른 반도체 소자 패키지의 단면도.
도 2 내지 도 4는 실시예에 따른 반도체 소자 패키지에 채용될 수 있는 반도체 소자의 평면도와 단면도.
도 5는 제2 실시예에 따른 반도체 소자 패키지의 단면도.
도 6은 제3 실시예에 따른 반도체 소자 패키지의 단면도.
도 7 내지 도 11은 실시예에 따른 반도체 소자 패키지의 제조공정도.
도 12는 실시예에 따른 반도체 소자 패키지를 포함하는 광 어셈블리가 적용된 이동 단말기의 사시도.
1 is a cross-sectional view of a semiconductor device package according to a first embodiment;
2 to 4 are a plan view and a cross-sectional view of a semiconductor device that may be employed in a semiconductor device package according to an embodiment.
5 is a cross-sectional view of a semiconductor device package according to a second embodiment;
6 is a cross-sectional view of a semiconductor device package according to a third embodiment;
7 to 11 are manufacturing process diagrams of a semiconductor device package according to an embodiment.
12 is a perspective view of a mobile terminal to which an optical assembly including a semiconductor device package according to an embodiment is applied;

이하 상기의 과제를 해결하기 위한 구체적으로 실현할 수 있는 실시예를 첨부한 도면을 참조하여 설명한다.Hereinafter, embodiments that can be specifically realized for solving the above problems will be described with reference to the accompanying drawings.

실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment, in the case where it is described as being formed on "on or under" of each element, the upper (upper) or lower (on or under) is The two elements are in direct contact with each other or one or more other elements are disposed between the two elements indirectly. In addition, when expressed as "up (up) or down (on or under)", it may include the meaning of not only an upward direction but also a downward direction based on one element.

실시예의 반도체 소자는 발광소자, 수광 소자 등 각종 전자 소자 포함할 수 있으며, 발광소자와 수광소자는 모두 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.The semiconductor device of the embodiment may include various electronic devices such as a light emitting device and a light receiving device, and both the light emitting device and the light receiving device may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer.

본 실시예에 따른 반도체 소자는 발광소자일 수 있다. 발광소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.The semiconductor device according to the present embodiment may be a light emitting device. The light emitting device emits light by recombination of electrons and holes, and the wavelength of this light is determined by the material's inherent energy bandgap. Accordingly, the emitted light may vary depending on the composition of the material.

(제1 실시예)(Example 1)

도 1은 제1 실시예에 따른 반도체 소자 패키지(200)의 단면도이다.1 is a cross-sectional view of a semiconductor device package 200 according to a first embodiment.

제1 실시예에 따른 반도체 소자 패키지(200)는 기판(205), 제1 전극부(210), 제2 전극부(220), 반도체 소자(100), 제1, 제2 와이어(215, 225), 하우징(230), 지지부(242), 제1 투광성 결합층(240), 제1 확산부(250) 중 적어도 하나 이상을 포함할 수 있다.The semiconductor device package 200 according to the first embodiment includes a substrate 205 , a first electrode part 210 , a second electrode part 220 , a semiconductor device 100 , and first and second wires 215 and 225 . ), the housing 230 , the support part 242 , the first light-transmitting coupling layer 240 , and at least one of the first diffusion part 250 .

이하 도 1을 참조하여 제1 실시예에 따른 반도체 소자 패키지를 상술하기로 한다.Hereinafter, the semiconductor device package according to the first embodiment will be described in detail with reference to FIG. 1 .

<기판, 전극부><Substrate, electrode part>

실시예의 기술적 과제 중의 하나는, 고출력의 빛을 제공하면서도 방열 특성이 우수한 반도체 소자 패키지 및 광 어셈블리를 제공하고자 함이다.One of the technical problems of the embodiment is to provide a semiconductor device package and an optical assembly having excellent heat dissipation characteristics while providing high output light.

실시예에서 기판(110)은 열 전도율이 높은 물질을 포함할 수 있다. 이에 따라 상기 기판(110)은 상기 반도체 소자(100)에서 발생된 열을 외부로 효율적으로 방출할 수 있도록 방열 특성이 좋은 물질로 제공될 수 있다. 상기 기판(110)은 절연 재질을 포함할 수 있다.In an embodiment, the substrate 110 may include a material having high thermal conductivity. Accordingly, the substrate 110 may be provided with a material having good heat dissipation characteristics to efficiently dissipate the heat generated by the semiconductor device 100 to the outside. The substrate 110 may include an insulating material.

예컨대, 상기 기판(110)은 세라믹 소재를 포함할 수 있다. 상기 기판(110)은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함할 수 있다. For example, the substrate 110 may include a ceramic material. The substrate 110 may include a co-fired low temperature co-fired ceramic (LTCC) or a high temperature co-fired ceramic (HTCC).

또한, 상기 기판(110)은 금속 화합물을 포함할 수 있다. 상기 기판(110)은 열 전도도가 140 W/mK 이상인 금속 산화물을 포함할 수 있다. 예컨대, 상기 기판(110)은 질화 알루미늄(AlN) 또는 알루미나(Al2O3)를 포함할 수 있다.In addition, the substrate 110 may include a metal compound. The substrate 110 may include a metal oxide having a thermal conductivity of 140 W/mK or higher. For example, the substrate 110 may include aluminum nitride (AlN) or alumina (Al 2 O 3 ).

상기 기판(110)은 다른 예로서, 수지 계열의 절연 물질을 포함할 수 있다. 상기 기판(110)은, 실리콘 수지, 에폭시 수지, 플라스틱 재질을 포함하는 열 경화성 수지, 또는 고내열성 재질로 제공될 수 있다.As another example, the substrate 110 may include a resin-based insulating material. The substrate 110 may be made of a silicone resin, an epoxy resin, a thermosetting resin including a plastic material, or a high heat resistance material.

한편, 다른 실시 예에 의하면, 상기 기판(110)은 도전성 물질을 포함할 수도 있다. 상기 기판(110)이 도전성 물질, 예컨대 금속으로 제공되는 경우, 상기 기판(110)과 상기 반도체 소자(100) 사이의 전기적인 절연을 위한 절연층(미도시)이 제공될 수 있다.Meanwhile, according to another embodiment, the substrate 110 may include a conductive material. When the substrate 110 is made of a conductive material, for example, a metal, an insulating layer (not shown) for electrical insulation between the substrate 110 and the semiconductor device 100 may be provided.

이에 따라 실시예에 의하면, 고출력, 고전압 구동 가능하면서도 방열특성이 우수한 반도체 소자 패키지 및 광 어셈블리를 제공할 수 있는 기술적 효과가 있다.Accordingly, according to the embodiment, there is a technical effect of providing a semiconductor device package and an optical assembly capable of driving with high output and high voltage and having excellent heat dissipation characteristics.

다음으로, 실시예에서 상기 기판(205)에는 제1 전극부(210), 제2 전극부(220)가 배치될 수 있다.Next, in the embodiment, the first electrode part 210 and the second electrode part 220 may be disposed on the substrate 205 .

예를 들어, 상기 제1 전극부(210)는 상기 기판(205) 상에 배치되는 제1 상부전극(210a), 상기 기판(205) 아래에 배치되는 제1 본딩부(210c), 상기 제1 상부전극(210a)과 상기 제1 본딩부(210c)를 전기적으로 연결하는 제1 연결전극(210b)을 포함할 수 있다.For example, the first electrode part 210 may include a first upper electrode 210a disposed on the substrate 205 , a first bonding part 210c disposed under the substrate 205 , and the first It may include a first connection electrode 210b electrically connecting the upper electrode 210a and the first bonding part 210c.

상기 제1 상부전극(210a)은 상기 반도체 소자(100)와 전기적으로 연결될 수 있다. 예를 들어, 상기 제1 상부전극(210a)은 제1 와이어(215)를 통해 상기 반도체 소자(100)와 전기적으로 연결될 수 있다.The first upper electrode 210a may be electrically connected to the semiconductor device 100 . For example, the first upper electrode 210a may be electrically connected to the semiconductor device 100 through a first wire 215 .

또한 상기 제2 전극부(220)는 상기 기판(205) 상에 배치되는 제2 상부전극(220a), 상기 기판(205) 아래에 배치되는 제2 본딩부(220c), 상기 제2 상부전극(220a)과 상기 제2 본딩부(220c)를 전기적으로 연결하는 제2 연결전극(220b)을 포함할 수 있다.In addition, the second electrode part 220 includes a second upper electrode 220a disposed on the substrate 205 , a second bonding part 220c disposed under the substrate 205 , and the second upper electrode ( 220a) and a second connection electrode 220b electrically connecting the second bonding part 220c to each other.

상기 제2 상부전극(220a)은 상기 반도체 소자(100)와 전기적으로 연결될 수 있다. 예를 들어, 상기 제2 상부전극(220a)은 제2 와이어(225)를 통해 상기 반도체 소자(100)와 전기적으로 연결될 수 있다.The second upper electrode 220a may be electrically connected to the semiconductor device 100 . For example, the second upper electrode 220a may be electrically connected to the semiconductor device 100 through a second wire 225 .

상기 제1 전극부(210), 제2 전극부(220)는 전도성 금속물질로 형성될 수 있다. 예를 들어, 상기 제1 전극부(210)와 상기 제2 전극부(220)는 Cu, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나 또는 이들 중 2개 이상의 물질의 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.The first electrode part 210 and the second electrode part 220 may be formed of a conductive metal material. For example, the first electrode part 210 and the second electrode part 220 are Cu, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, It may be formed as a single layer or a multilayer using at least one of Hf or an alloy of two or more of these materials.

<반도체 소자><Semiconductor device>

다음으로 도 2 내지 도 4를 참조하여, 실시예에 따른 반도체 소자 패키지에 채용될 수 있는 반도체 소자(100)에 대해 설명하기로 한다.Next, the semiconductor device 100 that may be employed in the semiconductor device package according to the embodiment will be described with reference to FIGS. 2 to 4 .

도 2는 실시예에 따른 반도체 소자(100)의 평면도이며, 도 3은 도 2에 도시된 실시예에 따른 반도체 소자(100)의 I-I'선을 따른 제1 단면도이고, 도 4는 도 2에 도시된 실시예에 따른 반도체 소자(100)의 II-II'선을 따른 제2 단면도이다.2 is a plan view of the semiconductor device 100 according to the embodiment, FIG. 3 is a first cross-sectional view taken along the line II′ of the semiconductor device 100 according to the embodiment shown in FIG. 2 , and FIG. 4 is FIG. 2 is a second cross-sectional view taken along line II-II' of the semiconductor device 100 according to the embodiment shown in FIG.

도 2 내지 도 4에서, 실시예에 따른 반도체 소자(100)는 수직공진형 표면발광 레이저(Vertical-Cavity Surface-Emitting Laser: VCSEL)에 대해 도시하고 있으나 이에 한정되는 것은 아니다. 또한, 도 2 내지 도 4에서, 실시예에 따른 반도체 소자(100)는 수평형 VCSEL에 대해서 도시하고 있으나 이에 한정되는 것은 아니다.2 to 4 , the semiconductor device 100 according to the embodiment is illustrated as a vertical-cavity surface-emitting laser (VCSEL), but is not limited thereto. Also, in FIGS. 2 to 4 , the semiconductor device 100 according to the embodiment is illustrated with respect to a horizontal VCSEL, but is not limited thereto.

도 2를 참조하면, 소정의 발광구조물(110)(도 3 참조) 상에 제1 전극(121)과 제2 전극(122)이 구비되며, 발광구조물(110) 상에 절연층(150)이 구비될 수 있다.Referring to FIG. 2 , a first electrode 121 and a second electrode 122 are provided on a predetermined light emitting structure 110 (see FIG. 3 ), and an insulating layer 150 is formed on the light emitting structure 110 . can be provided.

상기 제1 전극(121)은 제1 패드전극(121a), 제1 연결전극(121b), 제1 원형전극(121c)을 포함할 수 있으며, 상기 제2 전극(122)은 제2 패드전극(122a), 제2 연결전극(122b), 제2 원형전극(122c)을 포함할 수 있으나 이에 한정되는 것은 아니다.The first electrode 121 may include a first pad electrode 121a, a first connection electrode 121b, and a first circular electrode 121c, and the second electrode 122 is a second pad electrode ( 122a), the second connection electrode 122b, and the second circular electrode 122c may be included, but the present invention is not limited thereto.

이하, 도 2 내지 도 4를 참조하여 실시예에 따른 반도체 소자(100)의 기술적 특징을 좀 더 상술하기로 한다.Hereinafter, the technical characteristics of the semiconductor device 100 according to the embodiment will be described in more detail with reference to FIGS. 2 to 4 .

도 3을 참조하면, 실시예에 따른 반도체 소자(100)는 제1 반도체층(112), 활성층(114) 및 제2 반도체층(116)을 포함하는 발광구조물(110)과, 상기 제1 반도체층(112)과 전기적으로 연결되는 제1 전극(121)(도 2 참조)과, 상기 제2 반도체층(116)과 전기적으로 연결되는 제2 전극(122)(도 2 참조) 및 상기 발광구조물(110) 상에 배치되는 절연층(150)을 포함할 수 있다.Referring to FIG. 3 , the semiconductor device 100 according to the embodiment includes a light emitting structure 110 including a first semiconductor layer 112 , an active layer 114 , and a second semiconductor layer 116 , and the first semiconductor The first electrode 121 (refer to FIG. 2) electrically connected to the layer 112, the second electrode 122 (refer to FIG. 2) electrically connected to the second semiconductor layer 116, and the light emitting structure An insulating layer 150 disposed on the 110 may be included.

실시예에 따른 반도체 소자(100)는 제1 기판(105)을 포함할 수 있으며, 상기 제1 기판(105)은 방열 특성이 우수할 수 있으며, 전도성 기판 또는 비전도성 기판일 수 있다. 예를 들어, 상기 기판(105)은 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, AlN, GaAs, ZnO, SiC 등)를 포함하는 전도성 물질 중에서 선택된 적어도 하나로 제공될 수 있으나 이에 한정되는 것은 아니다.The semiconductor device 100 according to the embodiment may include a first substrate 105 , and the first substrate 105 may have excellent heat dissipation characteristics and may be a conductive substrate or a non-conductive substrate. For example, the substrate 105 may include copper (Cu), gold (Au), nickel (Ni), molybdenum (Mo), copper-tungsten (Cu-W), a carrier wafer (eg, Si, Ge, AlN, GaAs, ZnO, SiC, etc.) may be provided as at least one selected from the group consisting of conductive materials, but is not limited thereto.

실시예에서 발광구조물(110)은 제1 반도체층(112), 활성층(114), 애퍼쳐층(118), 제2 반도체층(116)을 포함할 수 있다. 상기 발광구조물(110)은 복수의 화합물 반도체층으로 성장될 수 있다. 예를 들어, 상기 발광구조물(110)은 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성될 수 있다.In an embodiment, the light emitting structure 110 may include a first semiconductor layer 112 , an active layer 114 , an aperture layer 118 , and a second semiconductor layer 116 . The light emitting structure 110 may be grown with a plurality of compound semiconductor layers. For example, the light emitting structure 110 may be formed by an electron beam evaporator, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD), or dual-type thermal evaporator sputtering. , metal organic chemical vapor deposition (MOCVD), or the like.

상기 제1 반도체층(112)은 제1 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대 상기 제1 반도체층(112)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제1 반도체층(112)은 예컨대, AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)의 조성식을 갖는 반도체 물질로 제공될 수 있다. 상기 제1 반도체층(112)은 제1 도전형의 도펀트 예컨대, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층이 될 수 있다. 상기 제1 반도체층(112)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR(Distributed Bragg Reflector)일 수 있다. 또한 상기 제1 반도체층(112)은 TiO2/SiO2 등의 유전체 다층막을 이용한 DBR일수도 있다.The first semiconductor layer 112 may be provided with at least one of a group 3-5 or group 2-6 compound semiconductor doped with a dopant of a first conductivity type. For example, the first semiconductor layer 112 may be one of a group including GaAs, GaAl, InP, InAs, and GaP. The first semiconductor layer 112 is, for example, a semiconductor having a composition formula of Al x Ga 1-x As(0<x<1)/Al y Ga 1-y As(0<y<1)(y<x). material may be provided. The first semiconductor layer 112 may be an n-type semiconductor layer doped with a dopant of a first conductivity type, for example, an n-type dopant such as Si, Ge, Sn, Se, or Te. The first semiconductor layer 112 may be a DBR (Distributed Bragg Reflector) having a thickness of λ/4n by alternately disposing different semiconductor layers. In addition, the first semiconductor layer 112 may be a DBR using a dielectric multilayer film such as TiO 2 /SiO 2 .

상기 활성층(114)은 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대 상기 활성층(114)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 활성층(114)은 다중 우물 구조로 구현된 경우, 상기 활성층(114)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있다. 상기 복수의 우물층은 예컨대, InpGa1 - pAs (0≤p≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 상기 장벽층은 예컨대, InqGa1-qAs (0≤q<p)의 조성식을 갖는 반도체 재료로 배치될 수 있다.The active layer 114 may be provided with at least one of a group 3-5 or group 2-6 compound semiconductor. For example, the active layer 114 may be one of a group including GaAs, GaAl, InP, InAs, and GaP. When the active layer 114 is implemented as a multi-well structure, the active layer 114 may include a plurality of well layers and a plurality of barrier layers that are alternately disposed. The plurality of well layers may be formed of, for example, a semiconductor material having a compositional formula of In p Ga 1 -p As (0≤p≤1). The barrier layer may be formed of, for example, a semiconductor material having a compositional formula of In q Ga 1-q As (0≤q<p).

상기 애퍼쳐층(118)은 상기 활성층(114) 상에 배치될 수 있다. 상기 애퍼쳐층(118)은 중심부에 원형의 개구부가 포함될 수 있다. 상기 애퍼쳐층(118)은 활성층(114)의 중심부로 전류가 집중되도록 전류이동을 제한하는 기능을 포함할 수 있다. 즉, 상기 애퍼쳐층(118)은 공진 파장을 조정하고, 활성층(114)으로부터 수직 방향으로 발광하는 빔 각을 조절 할 수 있다. 상기 애퍼쳐층(118)은 SiO2 또는 Al2O3와 같은 절연 물질을 포함할 수 있다. 또한, 상기 애퍼쳐층(118)은 상기 활성층(114), 제1, 제2 반도체층(112, 116)보다 높은 밴드 갭을 가질 수 있다.The aperture layer 118 may be disposed on the active layer 114 . The aperture layer 118 may include a circular opening in its center. The aperture layer 118 may include a function of limiting current movement so that the current is concentrated in the center of the active layer 114 . That is, the aperture layer 118 may adjust the resonance wavelength and adjust the beam angle emitted from the active layer 114 in the vertical direction. The aperture layer 118 may include an insulating material such as SiO 2 or Al 2 O 3 . Also, the aperture layer 118 may have a higher band gap than the active layer 114 and the first and second semiconductor layers 112 and 116 .

상기 제2 반도체층(116)은 제2 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대 상기 제2 반도체층(116)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제2 반도체층(116)은 예컨대, AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 반도체층(116)은 제2 도전형의 도펀트 예컨대, Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 갖는 p형 반도체층일 수 있다. 상기 제2 반도체층(116)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR일 수 있다. 또한 상기 제2 반도체층(116)은 TiO2/SiO2 등의 유전체 다층막을 이용한 DBR일수도 있다.The second semiconductor layer 116 may be provided with at least one of a group 3-5 or group 2-6 compound semiconductor doped with a dopant of a second conductivity type. For example, the second semiconductor layer 116 may be one of a group including GaAs, GaAl, InP, InAs, and GaP. The second semiconductor layer 116 is, for example, a semiconductor having a composition formula of Al x Ga 1-x As(0<x<1)/Al y Ga 1-y As(0<y<1)(y<x). It may be formed of a material. The second semiconductor layer 116 may be a p-type semiconductor layer having a second conductivity-type dopant, for example, a p-type dopant such as Mg, Zn, Ca, Sr, or Ba. The second semiconductor layer 116 may be a DBR having a thickness of λ/4n by alternately disposing different semiconductor layers. In addition, the second semiconductor layer 116 may be a DBR using a dielectric multilayer film such as TiO 2 /SiO 2 .

상기 제2 반도체층(116)은 상기 제1 반도체층(112) 보다 낮은 반사율을 포함할 수 있다. 예컨대 상기 제1, 제2 반도체층(112,116)은 90% 이상의 반사율에 의해 수직 방향으로 공진 캐비티를 형성할 수 있다. 이때, 광은 상기 제1 반도체층(112)의 반사율보다 낮은 상기 제2 반도체층(116)의 발광영역(LE)을 통해서 외부로 방출될 수 있다.The second semiconductor layer 116 may have a lower reflectance than that of the first semiconductor layer 112 . For example, the first and second semiconductor layers 112 and 116 may form resonant cavities in a vertical direction with a reflectivity of 90% or more. In this case, light may be emitted to the outside through the light emitting region LE of the second semiconductor layer 116 that is lower than the reflectance of the first semiconductor layer 112 .

실시예에서 상기 제1 반도체층(112)은 제1 전극(121)과 전기적으로 연결되며, 상기 제2 반도체층(116)은 제2 전극(122)과 전기적으로 연결될 수 있다.In an embodiment, the first semiconductor layer 112 may be electrically connected to the first electrode 121 , and the second semiconductor layer 116 may be electrically connected to the second electrode 122 .

예를 들어, 도 3및 도 4를 참조하면, 상기 제1 반도체층(112)은 제1 전극의 제1 연결전극(121b)을 통해 제1 원형전극(121c)과 전기적으로 연결되며, 상기 제2 반도체층(116)은 제2 전극의 제2 연결전극(122b)을 통해 제2 원형전극(122c)과 전기적으로 연결될 수 있다.For example, referring to FIGS. 3 and 4 , the first semiconductor layer 112 is electrically connected to the first circular electrode 121c through the first connection electrode 121b of the first electrode, and the first semiconductor layer 112 is electrically connected to the first circular electrode 121c. The second semiconductor layer 116 may be electrically connected to the second circular electrode 122c through the second connection electrode 122b of the second electrode.

다음으로, 실시예의 반도체 소자(100)는 발광구조물(110) 상에 절연층(150)을 구비할 수 있다. 예를 들어, 실시예에서 절연층(150)은 SiO2, SixOy, Al2O3, TiO2 등의 산화물이나 Si3N4, SixNy, SiOxNy, AlN 등의 질화물층으로 단층 또는 복수의 층으로 형성될 수 있다.Next, the semiconductor device 100 of the embodiment may include the insulating layer 150 on the light emitting structure 110 . For example, in the embodiment, the insulating layer 150 is an oxide such as SiO 2 , SixOy, Al 2 O 3 , TiO 2 or a nitride layer such as Si 3 N 4 , SixNy, SiOxNy, AlN as a single layer or a plurality of layers. can be formed.

<하우징, 제1 확산부, 제1 투광성 결합층><Housing, first diffusion, first light-transmitting bonding layer>

다시 도 1을 참조하면, 실시예는 상기 기판(205) 상에 배치되며, 상기 반도체 소자(100)의 둘레에 배치된 하우징(230)을 포함할 수 있으며, 상기 하우징(230) 상면의 제1 영역(A1) 상에 배치되는 제1 확산부(250)를 포함할 수 있다. 또한 실시예는 상기 하우징(230)의 제2 영역(A2) 상에 배치되는 지지부(242)와 제1 투광성 결합층(240)을 포함할 수 있다.Referring back to FIG. 1 , the embodiment may include a housing 230 disposed on the substrate 205 , disposed around the semiconductor device 100 , and a first surface of the housing 230 . A first diffusion unit 250 disposed on the area A1 may be included. In addition, the embodiment may include the support part 242 and the first light-transmitting coupling layer 240 disposed on the second area A2 of the housing 230 .

우선, 상기 제1 확산부(250)는 상기 반도체 소자(100) 위에 배치될 수 있다. 또한 상기 제1 확산부(250)는 상기 하우징(230) 위에 배치될 수 있다. 예를 들어, 상기 제1 확산부(250)는 상기 하우징(230) 상면의 제1 영역(A1) 상에 배치될 수 있다.First, the first diffusion 250 may be disposed on the semiconductor device 100 . Also, the first diffusion unit 250 may be disposed on the housing 230 . For example, the first diffusion part 250 may be disposed on the first area A1 of the upper surface of the housing 230 .

상기 제1 확산부(250)는 반도체 소자 패키지의 응용 분야에 따라 방출되는 빔의 화각을 설정할 수 있다. 또한, 상기 제1 확산부(250)는 반도체 소자 패키지의 응용 분야에 따라 방출되는 빛의 세기를 설정할 수 있다.The first diffusion unit 250 may set an angle of view of the emitted beam according to an application field of a semiconductor device package. In addition, the first diffusion unit 250 may set the intensity of emitted light according to the application field of the semiconductor device package.

이에 따라, 상기 제1 확산부(250)는 상기 반도체 소자(100)로부터 발광된 빛의 빔 화각(FOV)을 확장시키는 기능을 할 수 있다. 이를 위해, 상기 제1 확산부(250)는 예로서 마이크로 렌즈, 요철 패턴 등을 포함할 수 있다.Accordingly, the first diffusion unit 250 may serve to expand a beam field of view (FOV) of the light emitted from the semiconductor device 100 . To this end, the first diffusion unit 250 may include, for example, a micro lens, a concave-convex pattern, and the like.

또한, 상기 제1 확산부(250)는 무반사(anti-reflective) 기능을 포함할 수 있다. 예로서, 상기 제1 확산부(250)는 상기 반도체 소자(100)와 대향되는 일면에 배치된 무반사층(미도시)을 포함할 수 있다. 예를 들어, 상기 제1 확산부(250)는 상기 반도체 소자(100)와 마주보는 하부 면에 배치된 무반사층을 포함할 수 있다. 이를 통해 상기 무반사층은 상기 반도체 소자(100)로부터 입사되는 빛이 상기 제1 확산부(250)의 표면에서 반사되는 것을 방지하고 투과시킴으로써 반사에 의한 광 손실을 개선할 수 있다.Also, the first diffusion unit 250 may include an anti-reflective function. For example, the first diffusion unit 250 may include an anti-reflective layer (not shown) disposed on one surface facing the semiconductor device 100 . For example, the first diffusion unit 250 may include an anti-reflective layer disposed on a lower surface facing the semiconductor device 100 . Through this, the anti-reflection layer prevents light incident from the semiconductor device 100 from being reflected on the surface of the first diffusion unit 250 and transmits the light, thereby improving light loss due to reflection.

상기 무반사층은 예로서 무반사 코팅 필름으로 형성되어 상기 제1 확산부(250)의 표면에 부착될 수 있다. 또한, 상기 무반사층은 상기 제1 확산부(250)의 표면에 스핀 코팅 또는 스프레이 코팅 등을 통하여 형성될 수도 있다. 예로서, 상기 무반사층은 TiO2, SiO2, Al2O3, Ta2O3, ZrO2, MgF2를 포함하는 그룹 중에서 적어도 하나를 포함하는 단일층 또는 다층으로 형성될 수 있다.The anti-reflection layer may be formed of, for example, an anti-reflection coating film and attached to the surface of the first diffusion unit 250 . In addition, the anti-reflection layer may be formed on the surface of the first diffusion unit 250 through spin coating or spray coating. For example, the anti-reflection layer may be formed as a single layer or a multi-layer including at least one selected from the group consisting of TiO 2 , SiO 2 , Al 2 O 3 , Ta 2 O 3 , ZrO 2 , and MgF 2 .

상기 하우징(230)은 상기 기판(205)과 결합력이 우수한 절연 재질을 포함할 수 있다. 예를 들어, 상기 하우징(230)은 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic) 등의 세라믹 소재를 포함할 수 있다. 또한 상기 하우징(230)은 수지 계열의 절연 물질을 포함할 수 있다. 예를 들어, 상기 하우징(230)은 실리콘 수지, 에폭시 수지, 플라스틱 재질을 포함하는 열 경화성 수지, 또는 고내열성 재질로 제공될 수 있다. 또한, 상기 하우징(230)은 금속 화합물을 포함할 수 있다. 예컨대, 상기 하우징(230)은 질화 알루미늄(AlN) 또는 알루미나(Al2O3)를 포함할 수 있다.The housing 230 may include an insulating material having excellent bonding strength with the substrate 205 . For example, the housing 230 may include a ceramic material such as low temperature co-fired ceramic (LTCC) or high temperature co-fired ceramic (HTCC). Also, the housing 230 may include a resin-based insulating material. For example, the housing 230 may be made of a silicone resin, an epoxy resin, a thermosetting resin including a plastic material, or a high heat resistance material. Also, the housing 230 may include a metal compound. For example, the housing 230 may include aluminum nitride (AlN) or alumina (Al 2 O 3 ).

실시예에 따른 반도체 소자 패키지는, 상기 제1 확산부(250)와 상기 하우징(230) 사이에 제공된 접착층(252)을 포함할 수 있다. 예로서, 상기 접착층(252)은 유기물을 포함할 수 있다. 상기 접착층(252)은 에폭시 계열의 레진을 포함할 수 있다. 또한, 상기 접착층(252)은 실리콘계 레진을 포함할 수 있다.The semiconductor device package according to the embodiment may include an adhesive layer 252 provided between the first diffusion part 250 and the housing 230 . For example, the adhesive layer 252 may include an organic material. The adhesive layer 252 may include an epoxy-based resin. In addition, the adhesive layer 252 may include a silicone-based resin.

상기 제1 확산부(250)와 상기 하우징(230)이 접착층(252)에 의하여 안정적으로 고정될 수 있지만, 반도체 소자 패키지의 장시간 사용 또는 진동 등의 극한 환경에서 상기 제1 확산부(250)가 상기 하우징(230)으로부터 분리될 수 있는 가능성도 제기될 수 있다. 이때, 상기 제1 확산부(250)가 상기 하우징(230)으로부터 이탈되는 경우, 상기 반도체 소자(100)로부터 방출되는 강한 빛이 상기 제1 확산부(250)를 경유하지 않고 외부로 직접 조사될 수 있게 된다.Although the first diffusion unit 250 and the housing 230 can be stably fixed by the adhesive layer 252 , the first diffusion unit 250 may be damaged in extreme environments such as long-term use of a semiconductor device package or vibration. The possibility of being separated from the housing 230 may also be raised. At this time, when the first diffusion part 250 is separated from the housing 230 , the strong light emitted from the semiconductor device 100 is not directly irradiated to the outside without passing through the first diffusion part 250 . be able to

그런데, 실시 예에 따른 반도체 소자 패키지가 사람의 움직임을 검출하는데 사용되는 경우, 상기 제1 확산부(250)를 경유하지 않은 강한 빛이 사람의 눈에 직접 조사될 수 있다. 예로서, 상기 반도체 소자(100)로부터 방출되는 강한 빛이 사람의 눈에 직접 조사되는 경우, 사람이 실명될 수 있는 위험성이 있다.However, when the semiconductor device package according to the embodiment is used to detect the movement of a person, strong light not passing through the first diffusion unit 250 may be directly irradiated to the human eye. For example, when strong light emitted from the semiconductor device 100 is directly irradiated to a person's eyes, there is a risk that the person may become blind.

따라서, 상기 제1 확산부(250)가 상기 하우징(230)으로부터 분리되지 않도록 할 수 있는 확실한 방안에 대한 연구가 요구되고 있다. 또한, 극한 환경에서는, 상기 제1 확산부(250)가 상기 하우징(230)으로부터 분리되는 경우가 발생될 수 있다는 확률적인 가정 하에, 상기 반도체 소자(100)로부터 방출되는 강한 빛에 의하여 사람이 다치지 않을 수 있는 안정적인 방안의 제공이 요청된다. Therefore, there is a demand for a reliable method for preventing the first diffusion unit 250 from being separated from the housing 230 . In addition, under the probabilistic assumption that a case in which the first diffusion unit 250 is separated from the housing 230 may occur in an extreme environment, a person is killed by the strong light emitted from the semiconductor device 100 . It is required to provide a stable way to avoid being hit.

이에 따라 실시예의 기술적 과제 중의 하나는, 기구적인 안정성이 우수하고 내부에 배치된 소자를 외부 충격으로부터 안전하게 보호할 수 있는 반도체 소자 패키지 및 광 어셈블리를 제공하고자 함이다.Accordingly, one of the technical problems of the embodiment is to provide a semiconductor device package and an optical assembly that have excellent mechanical stability and can safely protect a device disposed therein from external impact.

또한, 실시예의 기술적 과제 중의 하나는, 고출력의 빛을 제공하면서도 내부로 습기침투를 방지할 수 있는 반도체 소자 패키지 및 광 어셈블리를 제공하고자 함이다.In addition, one of the technical problems of the embodiment is to provide a semiconductor device package and an optical assembly capable of preventing moisture penetration into the interior while providing high-output light.

실시예에 의하면 상기 하우징(230) 상면의 제2 영역(A2) 상에 배치되는 제1 투광성 결합층(240)을 포함함으로써 상기 제1 투광성 결합층(240)이 측면 결합력(F1)을 가해줌으로써 상기 확산부(250)의 기구적인 안정성, 신뢰성을 높일 수 있고, 내부에 배치된 반도체 소자를 외부 충격으로부터 안전하게 보호할 수 있는 반도체 소자 패키지 및 광 어셈블리를 제공할 수 있는 기술적 효과가 있다.According to the embodiment, by including the first light-transmitting bonding layer 240 disposed on the second area A2 of the upper surface of the housing 230, the first light-transmitting bonding layer 240 applies a lateral bonding force F1. There is a technical effect of providing a semiconductor device package and an optical assembly capable of increasing the mechanical stability and reliability of the diffusion unit 250 and safely protecting the semiconductor device disposed therein from external impact.

상기 제1 투광성 결합층(240)은 결합력이 우수하며 투광성 기능을 구비할 수 있다. 예를 들어, 상기 제1 투광성 결합층(240)은 수지 계열의 물질을 포함할 수 있다. 예를 들어, 상기 제1 투광성 결합층(240)은 실리콘계열(silicone type) 수지, 에폭시 계열(epoxy type)의 수지, 플라스틱 재질을 포함하는 열 경화성 수지, 또는 고내열성 재질로 제공될 수 있다. The first light-transmitting bonding layer 240 has excellent bonding strength and may have a light-transmitting function. For example, the first light-transmitting bonding layer 240 may include a resin-based material. For example, the first light-transmitting bonding layer 240 may be formed of a silicone type resin, an epoxy type resin, a thermosetting resin including a plastic material, or a high heat resistance material.

실시예에서 상기 제1 투광성 결합층(240)은 상기 제1 확산부(250)의 측면과 접함으로써 상기 확산부(250)에 측면 결합력(F1)을 가함으로써 상기 제1 확산부(250)를 견고히 고정시킬 수 있는 기술적 효과가 있다.In the embodiment, the first light-transmitting bonding layer 240 is in contact with the side surface of the first diffusion unit 250 to apply a lateral bonding force F1 to the diffusion unit 250 to form the first diffusion unit 250 . There is a technical effect that can firmly fix it.

또한 실시예는 상기 하우징(230) 상면의 제2 영역(A2) 상에 지지부(242)를 포함함으로써 상기 제1 투광성 결합층(240)이 하우징(230) 상에 견고히 지지될 될 수 있도록 할 수 있다. 예를 들어, 상기 지지부(242)는 솔더 레지스트(Solder Resist)로 제2 영역(A2) 상에 형성되어 상기 제1 투광성 결합층(240)을 상기 하우징(230) 상에 지지할 수 있다. 예를 들어, 상기 지지부(242)는 PSR(Photo Image-able Solder Resist)로 형성될 수 있으나 이에 한정되는 것은 아니다.In addition, the embodiment includes the support part 242 on the second area A2 of the upper surface of the housing 230 so that the first light-transmitting bonding layer 240 can be firmly supported on the housing 230 . there is. For example, the support part 242 may be formed on the second area A2 of solder resist to support the first light-transmitting coupling layer 240 on the housing 230 . For example, the support part 242 may be formed of PSR (Photo Image-able Solder Resist), but is not limited thereto.

실시예에서 상기 제2 영역(A2)의 수평 폭은 상기 제1 영역(A1)의 수평 폭에 비해 크게 형성됨으로써 상기 제1 투광성 결합층(240)의 지지력을 높일 수 있으며, 침습되는 수분의 침투 경로를 크게 함으로써 고출력의 빛을 제공하면서도 내부로 습기침투를 방지할 수 있는 반도체 소자 패키지 및 광 어셈블리를 제공할 수 있는 기술적 효과가 있다. In an embodiment, the horizontal width of the second region A2 is formed to be larger than the horizontal width of the first region A1 , thereby increasing the bearing capacity of the first light-transmitting bonding layer 240 , and penetration of the invading moisture By enlarging the path, there is a technical effect of providing a semiconductor device package and an optical assembly capable of preventing moisture penetration into the interior while providing high-output light.

(제2 실시예)(Second embodiment)

도 5는 제2 실시예에 따른 반도체 소자 패키지(202)의 단면도이다.5 is a cross-sectional view of the semiconductor device package 202 according to the second embodiment.

제2 실시예는 제1 실시예의 기술적 특징을 채용할 수 있으며, 이하 제2 실시예의 주된 특징을 중심으로 설명하기로 한다.The second embodiment may adopt the technical features of the first embodiment, and the main features of the second embodiment will be mainly described below.

제2 실시예에 따른 반도체 소자 패키지(202)는 하우징(230) 상면의 제1 영역에 홈(H)을 포함하고, 상기 제1 확산부(250)는 하부 돌출부(255)을 더 포함하며, 상기 하부 돌출부(255)는 상기 하우징(230) 상면의 제1 영역의 홈(H)에 배치됨으로써 상기 제1 확산부(250)와 상기 하우징(230)과의 결합력을 향상시켜 상기 확산부(250)의 기구적인 안정성을 높일 수 있다. The semiconductor device package 202 according to the second embodiment includes a groove H in a first region of the upper surface of the housing 230, and the first diffusion 250 further includes a lower protrusion 255, The lower protrusion 255 is disposed in the groove H of the first region of the upper surface of the housing 230 , thereby improving the coupling force between the first diffusion portion 250 and the housing 230 to improve the diffusion portion 250 . ) can increase the mechanical stability of

상기 하부 돌출부(255)는 상기 제1 확산부(250)의 재질과 같은 물질로 형성될 수 있으나 이에 한정되는 것은 아니다.The lower protrusion 255 may be formed of the same material as that of the first diffusion unit 250 , but is not limited thereto.

또한, 실시예에 의하면, 상기 하우징(230) 상면의 제1 영역의 홈(H)을 형성함으로써 침투되는 습기를 차단할 수 있고, 만약에 침투되는 습기라도 침투 경로를 확장시킴으로써 습기침투를 효과적으로 차단할 수 있는 기술적 효과가 있다.In addition, according to the embodiment, by forming the groove (H) of the first region of the upper surface of the housing 230, it is possible to block the penetration of moisture, and even if the moisture penetrates, it is possible to effectively block the penetration of moisture by expanding the penetration path. There are technical effects.

실시예에 의하면, 상기 하우징(230) 상면의 제1 영역의 홈(H) 내에는 소정의 제2 접착층(미도시)이 형성되어 결합력을 향상시킬 수 있다.According to the embodiment, a predetermined second adhesive layer (not shown) may be formed in the groove H of the first region of the upper surface of the housing 230 to improve bonding force.

실시예에서 상기 제1 투광성 결합층(240)은 상기 제1 확산부(250)의 측면과 접함으로써 상기 확산부(250)에 측면 결합력(F1)을 가함으로써 상기 제1 확산부(250)를 견고히 고정시킬 수 있는 기술적 효과와 더불어, 상기 하우징(230) 상면의 제1 영역의 홈(H)을 형성함으로써 침투되는 습기를 차단함으로써 고출력의 빛을 제공하면서도 내부로 습기침투를 방지할 수 있는 반도체 소자 패키지 및 광 어셈블리를 제공할 수 있는 복합적 기술적 효과가 있다.In the embodiment, the first light-transmitting bonding layer 240 is in contact with the side surface of the first diffusion unit 250 to apply a lateral bonding force F1 to the diffusion unit 250 to form the first diffusion unit 250 . In addition to the technical effect of firmly fixing the housing 230, a semiconductor capable of preventing moisture penetration into the interior while providing high-output light by forming a groove (H) in the first region of the upper surface of the housing 230 to block penetrating moisture. There are multiple technical effects that can provide a device package and an optical assembly.

(제3 실시예)(Example 3)

도 6은 제3 실시예에 따른 반도체 소자 패키지(200)의 단면도이다.6 is a cross-sectional view of the semiconductor device package 200 according to the third embodiment.

제3 실시예는 제1 실시예 또는 제2 실시예의 기술적 특징을 채용할 수 있으며, 이하 제3 실시예의 주된 특징을 중심으로 설명하기로 한다.The third embodiment may adopt the technical features of the first or second embodiment, and the main features of the third embodiment will be mainly described below.

제3 실시예에 따른 반도체 소자 패키지(200)는 기판(205)과, 상기 기판(205) 상에 반도체 소자(100)와, 상기 기판(205) 상에 배치되며, 상기 반도체 소자(100)의 둘레에 배치된 하우징(230)과, 상기 반도체 소자(100)와 이격되며 상기 하우징(230) 상에 배치되는 제2 확산부(250a)를 포함할 수 있다.The semiconductor device package 200 according to the third exemplary embodiment includes a substrate 205 , a semiconductor device 100 on the substrate 205 , and a semiconductor device 100 disposed on the substrate 205 . It may include a housing 230 disposed around it, and a second diffusion part 250a spaced apart from the semiconductor device 100 and disposed on the housing 230 .

제3 실시예에서 상기 제2 확산부(250a)는 상기 하우징(230) 상면의 제1 영역 상에 배치되며, 상기 하우징(230) 상면의 제2 영역 상에 배치되며 제2 투광성 결합층(240a)을 포함하며, 상기 제2 확산부(250a)는 제1 경사면(S1)을 포함할 수 있다.In the third embodiment, the second diffusion unit 250a is disposed on the first area of the upper surface of the housing 230 , is disposed on the second area of the upper surface of the housing 230 , and is disposed on the second light-transmitting coupling layer 240a. ), and the second diffusion part 250a may include a first inclined surface S1.

제3 실시예에 의하면, 상기 제2 확산부(250a)는 제1 경사면(S1)을 포함함으로써 상기 제2 확산부(250a)에 의해 측면 지지력(F1)뿐만 아니라 상면에서 가해지는 상면 지지력(F2)을 받음으로써 기구적인 안정성, 신뢰성이 더욱 우수하고 내부에 배치된 소자를 외부 충격으로부터 안전하게 보호할 수 있는 반도체 소자 패키지 및 광 어셈블리를 제공할 수 있는 기술적 효과가 있다.According to the third embodiment, since the second diffusion part 250a includes the first inclined surface S1, not only the side support force F1 but also the upper surface support force F2 applied from the upper surface by the second diffusion part 250a ), there is a technical effect that can provide a semiconductor device package and an optical assembly that have better mechanical stability and reliability and can safely protect the devices disposed therein from external impact.

예를 들어, 실시예에서 상기 제2 확산부(250a)는 상부영역의 폭이 하부영역의 폭보다 작을 수 있으며, 이에 따라 상기 제2 확산부(250a)는 폭이 감소되는 측면을 구비하는 제1 경사면(S1)을 구비할 수 있다.For example, in the embodiment, the width of the upper region of the second diffusion unit 250a may be smaller than the width of the lower region, and accordingly, the second diffusion unit 250a is a second diffusion unit 250a having a side having a reduced width. One inclined surface S1 may be provided.

또한 상기 제2 투광성 결합층(240a)은 상기 제2 확산부(250a)의 제1 경사면(S1)에 대응하는 제2 경사면(S2)을 포함할 수 있다. 상기 제2 투광성 결합층(240a)의 상부영역의 폭이 하부영역의 폭보다 클 수 있다.In addition, the second light-transmitting coupling layer 240a may include a second inclined surface S2 corresponding to the first inclined surface S1 of the second diffusion unit 250a. The width of the upper region of the second light-transmitting bonding layer 240a may be greater than the width of the lower region.

이에 따라 제2 투광성 결합층(240a)이 제2 확산부(250a)의 측면에서 가해지는 측면 지지력(F1)과 더불어 상측에서 가해지는 상면 지지력(F2)에 의해 상기 제2 확산부(250a)를 매우 견고하게 지지함에 따라 기구적인 안정성, 신뢰성이 매우 우수한 반도체 소자 패키지 및 광 어셈블리를 제공할 수 있는 기술적 효과가 있다.Accordingly, the second light-transmitting bonding layer 240a holds the second diffusion unit 250a by the side support force F1 applied from the side surface of the second diffusion unit 250a and the upper surface support force F2 applied from the upper side. There is a technical effect of providing a semiconductor device package and an optical assembly having very excellent mechanical stability and reliability as it is supported very strongly.

(제조공정)(Manufacture process)

이하, 도 7 내지 도 11을 참조하여 실시예에 따른 반도체 소자 패키지의 제조공정을 설명하기로 한다.Hereinafter, a manufacturing process of the semiconductor device package according to the embodiment will be described with reference to FIGS. 7 to 11 .

우선, 도 7과 같이 기판(205) 상에 제1 전극부(210), 제2 전극부(220)가 형성될 수 있다. 상기 제1 전극부(210)는 상기 기판(205) 상에 배치되는 제1 상부전극(210a), 상기 기판(205) 아래에 배치되는 제1 본딩부(210c), 상기 제1 상부전극(210a)과 상기 제1 본딩부(210c)를 전기적으로 연결하는 제1 연결전극(210b)을 포함할 수 있다. First, as shown in FIG. 7 , the first electrode part 210 and the second electrode part 220 may be formed on the substrate 205 . The first electrode part 210 includes a first upper electrode 210a disposed on the substrate 205 , a first bonding part 210c disposed under the substrate 205 , and the first upper electrode 210a . ) and a first connection electrode 210b electrically connecting the first bonding portion 210c.

또한 상기 제2 전극부(220)는 상기 기판(205) 상에 배치되는 제2 상부전극(220a), 상기 기판(205) 아래에 배치되는 제2 본딩부(220c), 상기 제2 상부전극(220a)과 상기 제2 본딩부(220c)를 전기적으로 연결하는 제2 연결전극(220b)을 포함할 수 있다.In addition, the second electrode part 220 includes a second upper electrode 220a disposed on the substrate 205 , a second bonding part 220c disposed under the substrate 205 , and the second upper electrode ( 220a) and a second connection electrode 220b electrically connecting the second bonding part 220c to each other.

다음으로 상기 기판(205) 상에 하우징(230)이 형성될 수 있다. 상기 기판(110)과 상기 하우징(230)은 웨이퍼 레벨 패키지 공정에 의하여 제조될 수 있다. Next, a housing 230 may be formed on the substrate 205 . The substrate 110 and the housing 230 may be manufactured by a wafer level package process.

다음으로, 상기 기판(205) 상에 반도체 소자(100)가 배치되고, 제1 와이어(215), 제2 와이어(225)를 통해 상기 제1 상부전극(210a) 및 상기 제2 상부전극(220a)과 각각 전기적으로 연결될 수 있다.Next, the semiconductor device 100 is disposed on the substrate 205 , and the first upper electrode 210a and the second upper electrode 220a are connected through a first wire 215 and a second wire 225 . ) and may be electrically connected to each other.

다음으로, 도 8과 같이, 상기 하우징(230) 상면의 제1 영역 상에 제1 접착층(252)이 배치될 수 있으며, 상기 하우징(230) 상면의 제2 영역 상에 지지부(242)가 배치될 수 있다.Next, as shown in FIG. 8 , a first adhesive layer 252 may be disposed on a first area of the upper surface of the housing 230 , and a support part 242 may be disposed on a second area of the upper surface of the housing 230 . can be

상기 접착층(252)은 유기물을 포함할 수 있다. 상기 접착층(252)은 에폭시 계열의 레진을 포함할 수 있다. 또한, 상기 접착층(252)은 실리콘계 레진을 포함할 수 있다. The adhesive layer 252 may include an organic material. The adhesive layer 252 may include an epoxy-based resin. In addition, the adhesive layer 252 may include a silicone-based resin.

실시예는 상기 하우징(230) 상면의 제2 영역 상에 지지부(242)를 포함함으로써 상기 제1 투광성 결합층(240)이 하우징(230) 상에 견고히 지지될 될 수 있도록 할 수 있다. 예를 들어, 상기 지지부(242)는 솔더 레지스트(Solder Resist)로 제2 영역(A2) 상에 형성되어 상기 제1 투광성 결합층(240)을 상기 하우징(230) 상에 지지할 수 있다. 예를 들어, 상기 지지부(242)는 PSR(Photo Image-able Solder Resist)로 형성될 수 있으나 이에 한정되는 것은 아니다.In the embodiment, the first light-transmitting coupling layer 240 may be firmly supported on the housing 230 by including the support part 242 on the second region of the upper surface of the housing 230 . For example, the support part 242 may be formed on the second area A2 of solder resist to support the first light-transmitting coupling layer 240 on the housing 230 . For example, the support part 242 may be formed of PSR (Photo Image-able Solder Resist), but is not limited thereto.

다음으로, 상기 제1 접착층(252) 상에 제1 확산부(250)가 결합될 수 있다. 상기 하우징(230)은 상기 기판(205)과 결합력이 우수한 절연 재질을 포함할 수 있다. 예를 들어, 상기 하우징(230)은 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic) 등의 세라믹 소재를 포함할 수 있다. 또한 상기 하우징(230)은 수지 계열의 절연 물질을 포함할 수 있다. 예를 들어, 상기 하우징(230)은 실리콘 수지, 에폭시 수지, 플라스틱 재질을 포함하는 열 경화성 수지, 또는 고내열성 재질로 제공될 수 있다. 또한, 상기 하우징(230)은 금속 화합물을 포함할 수 있다. 예컨대, 상기 하우징(230)은 질화 알루미늄(AlN) 또는 알루미나(Al2O3)를 포함할 수 있다.Next, the first diffusion unit 250 may be coupled to the first adhesive layer 252 . The housing 230 may include an insulating material having excellent bonding strength with the substrate 205 . For example, the housing 230 may include a ceramic material such as low temperature co-fired ceramic (LTCC) or high temperature co-fired ceramic (HTCC). Also, the housing 230 may include a resin-based insulating material. For example, the housing 230 may be made of a silicone resin, an epoxy resin, a thermosetting resin including a plastic material, or a high heat resistance material. Also, the housing 230 may include a metal compound. For example, the housing 230 may include aluminum nitride (AlN) or alumina (Al 2 O 3 ).

다음으로, 도 9와 같이, 상기 하우징(230)의 제2 영역 상에 제1 투광성 결합층(240)이 형성될 수 있다. 상기 제1 투광성 결합층(240)은 결합력이 우수하며 투광성 기능을 구비할 수 있다. 예를 들어, 상기 제1 투광성 결합층(240)은 수지 계열의 물질을 포함할 수 있다. 예를 들어, 상기 제1 투광성 결합층(240)은 실리콘계열(silicone type) 수지, 에폭시 계열(epoxy type)의 수지, 플라스틱 재질을 포함하는 열 경화성 수지, 또는 고내열성 재질로 제공될 수 있다. Next, as shown in FIG. 9 , a first light-transmitting coupling layer 240 may be formed on the second region of the housing 230 . The first light-transmitting bonding layer 240 has excellent bonding strength and may have a light-transmitting function. For example, the first light-transmitting bonding layer 240 may include a resin-based material. For example, the first light-transmitting bonding layer 240 may be formed of a silicone type resin, an epoxy type resin, a thermosetting resin including a plastic material, or a high heat resistance material.

실시예에서 상기 제1 투광성 결합층(240)은 상기 제1 확산부(250)의 측면과 접함으로써 상기 확산부(250)에 측면 결합력을 가함으로써 상기 제1 확산부(250)를 견고히 고정시킬 수 있는 기술적 효과가 있다.In the embodiment, the first light-transmitting bonding layer 240 is in contact with the side surface of the first diffusion unit 250 to apply a lateral bonding force to the diffusion unit 250 to firmly fix the first diffusion unit 250 . There are possible technical effects.

다음으로, 도 9와 같이 다이싱(D) 등에 의한 절단 방법에 의하여 도 10과 같이 실시예에 따른 반도체 소자 패키지(200)를 제조할 수 있다.Next, as shown in FIG. 9 , the semiconductor device package 200 according to the embodiment may be manufactured as shown in FIG. 10 by a cutting method such as dicing (D).

앞서 설명한 바와 같이 실시예에 의하면, 상기 제1 확산부(250)도 웨이퍼 레벨 패키지 공정에 의하여 상기 하우징(230) 위에 부착될 수 있다.As described above, according to the embodiment, the first diffusion unit 250 may also be attached on the housing 230 by a wafer level packaging process.

즉, 웨이퍼 레벨에서 상기 기판(205) 위에 상기 반도체 소자(100)와 상기 하우징(230)이 부착되고, 상기 하우징(230) 위에 상기 제1 확산부(250)가 부착된 후에, 다이싱 등에 의한 절단 방법에 의하여 상기 기판(205)에 상기 반도체 소자(100), 상기 하우징(230), 상기 제1 확산부(250)가 결합된 복수의 반도체 소자 패키지가 제공될 수 있다. That is, after the semiconductor device 100 and the housing 230 are attached to the substrate 205 at the wafer level, and the first diffusion unit 250 is attached to the housing 230, dicing is performed. A plurality of semiconductor device packages in which the semiconductor device 100 , the housing 230 , and the first diffusion unit 250 are coupled to the substrate 205 by a cutting method may be provided.

이와 같이, 상기 기판(205), 상기 하우징(230), 상기 제1 확산부(250)를 포함하는 반도체 소자 패키지(200)가 웨이퍼 레벨 패키지 공정에 의하여 제조되는 경우, 상기 기판(205)의 외측면, 상기 하우징(230)의 외측면, 상기 제1 확산부(250)의 외측면이 동일 평면 상에 배치될 수 있다. As such, when the semiconductor device package 200 including the substrate 205 , the housing 230 , and the first diffusion unit 250 is manufactured by a wafer level package process, the substrate 205 is A side surface, an outer surface of the housing 230 , and an outer surface of the first diffusion unit 250 may be disposed on the same plane.

즉, 상기 기판(205)의 외측면, 상기 하우징(230)의 외측면, 상기 제1 확산부(250)의 외측면 사이에 단차가 존재하지 않게 된다. 실시예에 의하면, 상기 기판(205)의 외측면, 상기 하우징(230)의 외측면, 상기 제1 확산부(250)의 외측면 사이에 단차가 없으므로, 종래 반도체 소자 패키지에서 단차 구조에 의한 투습 및 외부 마찰 등에 의하여 손상이 발생되는 불량을 근본적으로 방지할 수 있게 된다.That is, there is no step difference between the outer surface of the substrate 205 , the outer surface of the housing 230 , and the outer surface of the first diffusion unit 250 . According to the embodiment, since there is no step difference between the outer surface of the substrate 205 , the outer surface of the housing 230 , and the outer surface of the first diffusion unit 250 , moisture permeation by the stepped structure in the conventional semiconductor device package And it is possible to fundamentally prevent a defect in which damage is caused by external friction.

또한, 다른 실시 예에 의하면, 상기 기판(205)과 상기 하우징(230)이 웨이퍼 레벨 패키지 공정으로 제조되고, 상기 제1 확산부(250)는 별도의 분리된 공정에서 상기 하우징(230) 위에 부착될 수도 있다.In addition, according to another embodiment, the substrate 205 and the housing 230 are manufactured by a wafer level package process, and the first diffusion unit 250 is attached on the housing 230 in a separate process. it might be

이상에서 설명된 바와 같이 실시 예에 따른 반도체 소자 패키지는 수직 캐비티 표면 방출 레이저 반도체 소자(VCSEL)를 포함할 수 있다.As described above, the semiconductor device package according to the embodiment may include a vertical cavity surface emitting laser semiconductor device (VCSEL).

수직 캐비티 표면 방출 레이저 반도체 소자는 전기신호를 광신호로 변환할 수 있다. 수직 캐비티 표면 방출 레이저 반도체 소자는 일반적인 측면 발광레이저(LD)와 다르게, 원형의 레이저 빔이 기판 표면에서 수직으로 방출될 수 있다. 따라서, 수직 캐비티 표면 방출 레이저 반도체 소자는 수광 소자나 광섬유 등에 연결이 쉬우며 2차원 배열이 용이하여 병렬신호처리가 가능한 장점이 있다. 또한, 수직 캐비티 표면 방출 레이저 반도체 소자는 소자의 소형화로 고밀도 집적이 가능하며, 전력소비가 작고, 제작공정이 간단하며, 내열성이 좋은 장점이 있다.A vertical cavity surface emitting laser semiconductor device can convert an electrical signal into an optical signal. In the vertical cavity surface emission laser semiconductor device, a circular laser beam may be vertically emitted from the substrate surface, unlike a general side-emitting laser (LD). Therefore, the vertical cavity surface emitting laser semiconductor device is easy to connect to a light receiving device or an optical fiber, and has an advantage in that it is easy to arrange two-dimensionally, so that parallel signal processing is possible. In addition, the vertical cavity surface emitting laser semiconductor device has the advantages of high-density integration due to miniaturization of the device, low power consumption, a simple manufacturing process, and good heat resistance.

수직 캐비티 표면 방출 레이저 반도체 소자의 응용 분야로는, 디지털 미디어 부문으로 레이저 프린터, 레이저 마우스, DVI, HDMI, 고속 PCB, 홈 네트워크 등에 응용될 수 있다. 또한, 수직 캐비티 표면 방출 레이저 반도체 소자는 자동차 내 멀티미디어 네트워크, 안전 센서 등의 자동자 분야에 응용될 수 있다. 또한, 수직 캐비티 표면 방출 레이저 반도체 소자는 Gigabit Ethernet, SAN, SONET, VSR 등의 정보통신분야에도 응용될 수 있다. 또한, 수직 캐비티 표면 방출 레이저 반도체 소자는 엔코더, 가스 센서 등의 센서 분야에도 응용될 수 있다. 또한, 수직 캐비티 표면 방출 레이저 반도체 소자는 혈당측정기, 피부 관리용 레이저 등의 의료 및 바이오 분야에도 응용될 수 있다.The vertical cavity surface emission laser semiconductor device can be applied to digital media, such as laser printers, laser mice, DVI, HDMI, high-speed PCBs, and home networks. In addition, the vertical cavity surface emitting laser semiconductor device can be applied to automotive fields such as multimedia networks in automobiles and safety sensors. In addition, the vertical cavity surface emitting laser semiconductor device can be applied to information and communication fields such as Gigabit Ethernet, SAN, SONET, and VSR. In addition, the vertical cavity surface emission laser semiconductor device can be applied to sensor fields such as encoders and gas sensors. In addition, the vertical cavity surface emitting laser semiconductor device can be applied to medical and bio fields such as a blood glucose meter and a laser for skin care.

한편, 이상에서 설명된 실시 예에 따른 반도체 소자 패키지는 근접 센서, 자동 초점 장치 등에 적용될 수 있다. 예컨대, 실시 예에 따른 자동 초점 장치는 빛을 발광하는 발광부와 빛을 수광하는 수광부를 포함할 수 있다. 상기 발광부의 예로서 도 1 내지 도 11을 참조하여 설명된 반도체 소자 패키지 중에서 적어도 하나가 적용될 수 있다. 상기 수광부의 예로서 포토 다이오드가 적용될 수 있다. 상기 수광부는 상기 발광부에서 방출된 빛이 물체에서 반사되는 빛을 입사 받을 수 있다.Meanwhile, the semiconductor device package according to the embodiment described above may be applied to a proximity sensor, an autofocus device, and the like. For example, an autofocus device according to an embodiment may include a light emitting unit emitting light and a light receiving unit receiving light. As an example of the light emitting unit, at least one of the semiconductor device packages described with reference to FIGS. 1 to 11 may be applied. A photodiode may be applied as an example of the light receiving unit. The light receiving unit may receive light emitted from the light emitting unit and reflected from the object.

상기 자동 초점 장치는 이동 단말기, 카메라, 차량용 센서, 광 통신용 장치 등에 다양하게 적용될 수 있다. 상기 자동 초점 장치는 피사체의 위치를 검출하는 멀티 위치 검출을 위한 다양한 분야에 적용될 수 있다.The auto focus device may be variously applied to a mobile terminal, a camera, a vehicle sensor, an optical communication device, and the like. The autofocus device may be applied to various fields for multi-position detection for detecting a position of a subject.

(광 어셈블리)(optical assembly)

도 12는 실시예에 따른 반도체 소자 패키지를 포함하는 광 어셈블리, 예를 들어 12 is an optical assembly including a semiconductor device package according to an embodiment, for example;

자동 초점 장치가 적용된 이동 단말기(1500)의 사시도이다.It is a perspective view of the mobile terminal 1500 to which the auto focus device is applied.

도 12에 도시된 바와 같이, 실시 예의 이동 단말기(1500)는 후면에 제공된 카메라 모듈(1520), 플래쉬 모듈(1530), 자동 초점 장치(1510)를 포함할 수 있다. 여기서, 상기 자동 초점 장치(1510)는 발광부로서 도 1 내지 도 11을 참조하여 설명된 실시 예에 따른 반도체 소자 패키지 중의 하나를 포함할 수 있다.As shown in FIG. 12 , the mobile terminal 1500 according to the embodiment may include a camera module 1520 , a flash module 1530 , and an auto focus device 1510 provided on the rear side. Here, the autofocus device 1510 may include one of the semiconductor device packages according to the embodiments described with reference to FIGS. 1 to 11 as a light emitting part.

상기 플래쉬 모듈(1530)은 내부에 광을 발광하는 발광소자를 포함할 수 있다. 상기 플래쉬 모듈(1530)은 이동 단말기의 카메라 작동 또는 사용자의 제어에 의해 작동될 수 있다. 상기 카메라 모듈(1520)은 이미지 촬영 기능 및 자동 초점 기능을 포함할 수 있다. 예컨대 상기 카메라 모듈(1520)은 이미지를 이용한 자동 초점 기능을 포함할 수 있다.The flash module 1530 may include a light emitting device emitting light therein. The flash module 1530 may be operated by a camera operation of a mobile terminal or a user's control. The camera module 1520 may include an image capturing function and an auto focus function. For example, the camera module 1520 may include an auto-focus function using an image.

상기 자동 초점 장치(1510)는 레이저를 이용한 자동 초점 기능을 포함할 수 있다. 상기 자동 초점 장치(1510)는 상기 카메라 모듈(1520)의 이미지를 이용한 자동 초점 기능이 저하되는 조건, 예컨대 10m 이하의 근접 또는 어두운 환경에서 주로 사용될 수 있다. 상기 자동 초점 장치(1510)는 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자를 포함하는 발광부와, 포토 다이오드와 같은 빛 에너지를 전기 에너지로 변환하는 수광부를 포함할 수 있다.The auto-focus device 1510 may include an auto-focus function using a laser. The auto focus device 1510 may be mainly used in a condition in which the auto focus function using the image of the camera module 1520 is deteriorated, for example, in proximity of 10 m or less or in a dark environment. The autofocus device 1510 may include a light emitting unit including a vertical cavity surface emitting laser (VCSEL) semiconductor device and a light receiving unit that converts light energy such as a photodiode into electrical energy.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the above embodiments are included in at least one embodiment, and are not necessarily limited to only one embodiment. Furthermore, features, structures, effects, etc. illustrated in each embodiment can be combined or modified for other embodiments by those of ordinary skill in the art to which the embodiments belong. Accordingly, the contents related to such combinations and modifications should be interpreted as being included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.In the above, the embodiment has been mainly described, but this is only an example and does not limit the embodiment, and those of ordinary skill in the art to which the embodiment belongs are provided with several examples not illustrated above in the range that does not deviate from the essential characteristics of the embodiment. It can be seen that variations and applications of branches are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the embodiments set forth in the appended claims.

반도체 소자 패키지(200), 기판(205), 제1 전극부(210), 제2 전극부(220),
반도체 소자(100), 제1, 제2 와이어(215, 225), 하우징(230), 지지부(242),
제1 투광성 결합층(240), 제1 확산부(250)
The semiconductor device package 200 , the substrate 205 , the first electrode part 210 , the second electrode part 220 ,
The semiconductor device 100 , the first and second wires 215 and 225 , the housing 230 , the support part 242 ,
The first light-transmitting bonding layer 240 , the first diffusion unit 250 .

Claims (10)

기판;
상기 기판 상에 배치된 반도체 소자;
상기 기판 상에 배치되며, 상기 반도체 소자의 둘레에 배치된 하우징;
상기 반도체 소자의 상부를 커버하며 상기 하우징의 상면의 내측인 제1 영역으로 연장된 제1 확산부; 및
상기 하우징의 상면의 외측인 제2 영역 상에 배치되는 제1 투광성 결합층을 포함하며,
상기 반도체 소자는 표면 방출 레이저 반도체 소자이며,
상기 제1 투광성 결합층의 내측은 상기 제1 확산부의 측면과 접촉되고,
상기 제2 영역의 폭은 상기 제1 영역의 폭에 비해 크고,
상기 제1 확산부의 측면은 경사면을 포함하고,
상기 제1 확산부의 상면의 폭은 상기 제1 확산부의 하면의 폭보다 작은 반도체 소자 패키지.
Board;
a semiconductor device disposed on the substrate;
a housing disposed on the substrate and disposed around the semiconductor device;
a first diffusion part covering an upper portion of the semiconductor device and extending into a first region inside the upper surface of the housing; and
a first light-transmitting bonding layer disposed on a second region outside the upper surface of the housing;
The semiconductor device is a surface emitting laser semiconductor device,
The inner side of the first light-transmitting bonding layer is in contact with the side surface of the first diffusion,
The width of the second region is greater than the width of the first region,
A side surface of the first diffusion unit includes an inclined surface,
A width of an upper surface of the first diffusion portion is smaller than a width of a lower surface of the first diffusion portion.
제1 항에 있어서,
상기 제1 확산부와 상기 하우징의 상면의 제1 영역 사이에 배치된 접착층; 및 상기 하우징의 상면의 제2 영역 상에 배치된 지지부를 더 포함하며,
상기 접착층은 상기 제1 확산부와 상기 제1 투광성 결합층에 접착되는 반도체 소자 패키지.
According to claim 1,
an adhesive layer disposed between the first diffusion unit and a first region of the upper surface of the housing; and a support disposed on a second region of the upper surface of the housing,
The adhesive layer is bonded to the first diffusion unit and the first light-transmitting bonding layer.
제1 항 또는 제2항에 있어서,
상기 하우징의 상면의 제1 영역에 홈을 포함하고,
상기 제1 확산부는 하부 돌출부를 포함하며,
상기 하부 돌출부는 상기 하우징의 상면의 제1 영역의 홈에 배치되는 반도체 소자 패키지.
3. The method according to claim 1 or 2,
a groove in the first region of the upper surface of the housing;
The first diffusion includes a lower protrusion,
The lower protrusion is disposed in the groove of the first region of the upper surface of the housing.
기판;
상기 기판 상에 배치된 반도체 소자;
상기 기판 상에 배치되며, 상기 반도체 소자의 둘레에 배치된 하우징;
상기 반도체 소자 상에서 상기 반도체 소자와 이격되도록 배치되며, 상기 하우징 상면의 제1 영역 상에 배치되는 제2 확산부;
상기 하우징의 상면의 제2 영역 상에 배치되는 제2 투광성 결합층;
상기 제2 확산부와 상기 하우징의 상면의 제1 영역 사이에 배치된 접착층; 및
상기 하우징의 상면의 제2 영역 상에 배치된 지지부를 포함하며,
상기 제2 확산부의 측면은 제1 경사면을 포함하며,
상기 반도체 소자는 표면 방출 레이저 반도체 소자이며,
상기 제2 확산부의 상면 면적은 상기 제2 확산부의 하면 면적보다 작으며,
상기 제2 투광성 결합층의 내 측면은 상기 제2 확산부의 제1 경사면과 접촉되는 반도체 소자 패키지.
Board;
a semiconductor device disposed on the substrate;
a housing disposed on the substrate and disposed around the semiconductor device;
a second diffusion part disposed on the semiconductor device to be spaced apart from the semiconductor device and disposed on a first region of the upper surface of the housing;
a second light-transmitting bonding layer disposed on a second region of the upper surface of the housing;
an adhesive layer disposed between the second diffusion portion and the first region of the upper surface of the housing; and
a support disposed on a second region of the upper surface of the housing;
A side surface of the second diffusion unit includes a first inclined surface,
The semiconductor device is a surface emitting laser semiconductor device,
The upper surface area of the second diffusion unit is smaller than the lower surface area of the second diffusion unit,
An inner side surface of the second light-transmitting bonding layer is in contact with the first inclined surface of the second diffusion unit.
제4항에 있어서,
상기 제2 확산부의 상부영역의 폭이 상기 제2 확산부의 하부영역의 폭보다 작으며,
상기 제2 투광성 결합층은 상기 제2 확산부의 제1 경사면에 접촉되는 제2 경사면을 포함하고,
상기 제2 경사면의 하단은 상기 하우징의 상면과 상기 접착층의 외면에 접촉되는 반도체 소자 패키지.
5. The method of claim 4,
a width of an upper region of the second diffusion unit is smaller than a width of a lower region of the second diffusion unit;
The second light-transmitting bonding layer includes a second inclined surface in contact with the first inclined surface of the second diffusion unit,
A lower end of the second inclined surface is in contact with an upper surface of the housing and an outer surface of the adhesive layer.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020170041798A 2017-03-31 2017-03-31 Semiconductor device package and optical assembly KR102385937B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170041798A KR102385937B1 (en) 2017-03-31 2017-03-31 Semiconductor device package and optical assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170041798A KR102385937B1 (en) 2017-03-31 2017-03-31 Semiconductor device package and optical assembly

Publications (2)

Publication Number Publication Date
KR20180111200A KR20180111200A (en) 2018-10-11
KR102385937B1 true KR102385937B1 (en) 2022-04-13

Family

ID=63865203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170041798A KR102385937B1 (en) 2017-03-31 2017-03-31 Semiconductor device package and optical assembly

Country Status (1)

Country Link
KR (1) KR102385937B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102164841B1 (en) * 2019-04-01 2020-10-13 하나옵트로닉스 주식회사 Package of Vertical Cavity Surface Emitting Laser Having Out-gassing Passage and Method Thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019881A (en) * 2003-06-27 2005-01-20 Fuji Xerox Co Ltd Semiconductor laser device
JP2008072092A (en) 2006-07-13 2008-03-27 Cree Inc Leadframe-based packages for solid state light emitting devices and methods of forming leadframe-based packages for solid state light emitting devices
JP2014067965A (en) 2012-09-27 2014-04-17 Asahi Glass Co Ltd Light-emitting device
US8888331B2 (en) 2011-05-09 2014-11-18 Microsoft Corporation Low inductance light source module
JP2015518284A (en) 2012-06-01 2015-06-25 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Optoelectronic module and manufacturing method of optoelectronic module
US9322901B2 (en) 2013-02-20 2016-04-26 Maxim Integrated Products, Inc. Multichip wafer level package (WLP) optical device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101575366B1 (en) * 2010-02-02 2015-12-07 엘지이노텍 주식회사 Light emitting device package
KR101789825B1 (en) * 2011-04-20 2017-11-20 엘지이노텍 주식회사 The light emitting device package having UV light emitting diode
KR101933022B1 (en) * 2011-05-13 2018-12-27 엘지이노텍 주식회사 Light emitting device package and ultraviolet lamp having the same
KR20150109591A (en) * 2014-03-20 2015-10-02 엘지이노텍 주식회사 Light emitting device package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019881A (en) * 2003-06-27 2005-01-20 Fuji Xerox Co Ltd Semiconductor laser device
JP2008072092A (en) 2006-07-13 2008-03-27 Cree Inc Leadframe-based packages for solid state light emitting devices and methods of forming leadframe-based packages for solid state light emitting devices
US8888331B2 (en) 2011-05-09 2014-11-18 Microsoft Corporation Low inductance light source module
JP2015518284A (en) 2012-06-01 2015-06-25 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Optoelectronic module and manufacturing method of optoelectronic module
JP2014067965A (en) 2012-09-27 2014-04-17 Asahi Glass Co Ltd Light-emitting device
US9322901B2 (en) 2013-02-20 2016-04-26 Maxim Integrated Products, Inc. Multichip wafer level package (WLP) optical device

Also Published As

Publication number Publication date
KR20180111200A (en) 2018-10-11

Similar Documents

Publication Publication Date Title
JP6781838B2 (en) Semiconductor device package and its manufacturing method
US11257998B2 (en) Semiconductor element package and autofocusing device
KR102633199B1 (en) Semiconductor device package and auto focusing apparatus
KR102569576B1 (en) Semiconductor device package
KR102385937B1 (en) Semiconductor device package and optical assembly
CN110651404B (en) Laser diode
KR102607412B1 (en) Semiconductor device and laser detection auto focusing having thereof
US20200220324A1 (en) Surface-emitting laser package
US20210234335A1 (en) Surface emitting laser package and light emitting device comprising same
KR102334644B1 (en) Semiconductor device package and auto focusing apparatus
KR102308692B1 (en) Semiconductor device, method for fabricating semiconductor device, semiconductor device package, and object detecting apparatus
KR102093816B1 (en) Semiconductor device
KR102212952B1 (en) Semiconductor device
KR20180087679A (en) Semiconductor device, method for fabricating semiconductor device, semiconductor device package, and object detecting apparatus
KR102311599B1 (en) Semiconductor device, method for fabricating semiconductor device, and semiconductor device package
KR102250479B1 (en) Laser diode, semiconductor device package, and object detecting apparatus
KR102250471B1 (en) Laser diode, semiconductor device package, and object detecting apparatus
KR102556816B1 (en) A surface-emitting laser packgae and optical module including the same
KR102327777B1 (en) Semiconductor device, semiconductor device package, and object detecting apparatus
CN118248811A (en) Semiconductor element package and auto-focusing device
CN111052417A (en) Semiconductor device, semiconductor device package, and auto-focusing apparatus
KR20180069362A (en) Optical transmitting module and optical transmitting apparatus

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
N231 Notification of change of applicant
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)