KR102607412B1 - Semiconductor device and laser detection auto focusing having thereof - Google Patents
Semiconductor device and laser detection auto focusing having thereof Download PDFInfo
- Publication number
- KR102607412B1 KR102607412B1 KR1020160149394A KR20160149394A KR102607412B1 KR 102607412 B1 KR102607412 B1 KR 102607412B1 KR 1020160149394 A KR1020160149394 A KR 1020160149394A KR 20160149394 A KR20160149394 A KR 20160149394A KR 102607412 B1 KR102607412 B1 KR 102607412B1
- Authority
- KR
- South Korea
- Prior art keywords
- spacer
- substrate
- light emitting
- cavity
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 130
- 238000001514 detection method Methods 0.000 title description 2
- 125000006850 spacer group Chemical group 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 239000012790 adhesive layer Substances 0.000 claims abstract description 20
- 238000009792 diffusion process Methods 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 35
- 229910010293 ceramic material Inorganic materials 0.000 claims description 12
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 9
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 9
- 239000000919 ceramic Substances 0.000 claims description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 229920002050 silicone resin Polymers 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 72
- 238000004519 manufacturing process Methods 0.000 description 20
- 230000017525 heat dissipation Effects 0.000 description 18
- 150000001875 compounds Chemical class 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 230000003667 anti-reflective effect Effects 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 229910052725 zinc Inorganic materials 0.000 description 5
- 229910000673 Indium arsenide Inorganic materials 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 4
- 229910052749 magnesium Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- -1 light reflector Substances 0.000 description 3
- 150000002736 metal compounds Chemical class 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920001296 polysiloxane Polymers 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 150000008065 acid anhydrides Chemical class 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 239000003963 antioxidant agent Substances 0.000 description 2
- 230000003078 antioxidant effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000001723 curing Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 239000004611 light stabiliser Substances 0.000 description 2
- 239000000314 lubricant Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000004408 titanium dioxide Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910005887 NiSn Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- 229910004481 Ta2O3 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910001635 magnesium fluoride Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18397—Plurality of active layers vertically stacked in a cavity for multi-wavelength emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
- H01S3/14—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range characterised by the material used as the active medium
- H01S3/16—Solid materials
- H01S3/1685—Ceramics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/1025—Extended cavities
Abstract
실시 예는 반도체 소자 및 자동 초점 장치에 관한 것이다.
실시 예의 반도체 소자는 기판과, 기판 상에 배치된 스페이서(spacer)와, 기판과 스페이서 사이에 제1 접착층, 및 기판 상에 배치된 발광소자를 포함하고, 발광소자는 수직 공진 레이저 다이오드(VCSEL: Vertical Cavity Surface Emitting Laser)를 포함하고, 스페이서는 기판의 상부면을 노출시키는 캐비티를 포함하고, 발광소자는 캐비티 내측에 배치되고, 기판의 외측면과 스페이서의 외측면은 동일 평면상에 배치될 수 있다.Embodiments relate to semiconductor devices and autofocus devices.
The semiconductor device of the embodiment includes a substrate, a spacer disposed on the substrate, a first adhesive layer between the substrate and the spacer, and a light emitting device disposed on the substrate, and the light emitting device is a vertical resonance laser diode (VCSEL: Vertical Cavity Surface Emitting Laser), the spacer includes a cavity that exposes the upper surface of the substrate, the light emitting element is disposed inside the cavity, and the outer surface of the substrate and the outer surface of the spacer can be arranged on the same plane. there is.
Description
실시 예는 반도체 소자에 관한 것이다.The embodiment relates to a semiconductor device.
실시 예는 자동 초점 장치에 관한 것이다.The embodiment relates to an autofocus device.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices containing compounds such as GaN and AlGaN have many advantages, such as having a wide and easily adjustable band gap energy, and can be used in a variety of ways, such as light emitting devices, light receiving devices, and various diodes.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.In particular, light-emitting devices such as light emitting diodes and laser diodes using group 3-5 or group 2-6 compound semiconductor materials have been developed into red, green, and green colors through the development of thin film growth technology and device materials. Various colors such as blue and ultraviolet rays can be realized, and efficient white light can also be realized by using fluorescent materials or combining colors. Compared to existing light sources such as fluorescent lights and incandescent lights, it has low power consumption, semi-permanent lifespan, and fast response speed. , has the advantages of safety and environmental friendliness.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.In addition, when light-receiving devices such as photodetectors or solar cells are manufactured using group 3-5 or group 2-6 compound semiconductor materials, the development of device materials absorbs light in various wavelength ranges to generate photocurrent. By doing so, light of various wavelengths, from gamma rays to radio wavelengths, can be used. In addition, it has the advantages of fast response speed, safety, environmental friendliness, and easy control of device materials, so it can be easily used in power control, ultra-high frequency circuits, or communication modules.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Therefore, semiconductor devices can replace the transmission module of optical communication means, the light emitting diode backlight that replaces the cold cathode fluorescence lamp (CCFL) that constitutes the backlight of LCD (Liquid Crystal Display) display devices, and fluorescent or incandescent light bulbs. Applications are expanding to include white light-emitting diode lighting devices, automobile headlights and traffic lights, and sensors that detect gas or fire. In addition, the applications of semiconductor devices can be expanded to high-frequency application circuits, other power control devices, and communication modules.
최근 들어 반도체 소자는 응용분야가 다양해지면서 high power 구동이 요구되고 있는데, 고 전류(high current)가 반도체 소자에 인가되어 반도체 소자 자체 발광 효율 또는 열에 의한 신뢰성 저하 등의 문제가 있었다.Recently, as the application fields of semiconductor devices have diversified, high power driving has been required. However, as high currents are applied to semiconductor devices, there have been problems such as a decrease in the semiconductor device's own luminous efficiency or reliability due to heat.
실시 예는 웨이퍼 레벨 패키지를 구현할 수 있는 반도체 소자 및 자동 초점 장치를 제공할 수 있다.Embodiments may provide a semiconductor device and an autofocus device capable of implementing a wafer level package.
실시 예는 웨이퍼 레벨 패키지를 구현하여 방열에 우수한 반도체 소자 및 자동 초점 장치를 제공할 수 있다.The embodiment can provide a semiconductor device with excellent heat dissipation and an autofocus device by implementing a wafer level package.
실시 예는 외관의 단차구조를 개선할 수 있는 반도체 소자 및 자동 초점 장치를 제공할 수 있다.Embodiments may provide a semiconductor device and an autofocus device that can improve the stepped structure of the exterior.
실시 예는 제조 공정을 간소화하고, 제조비용을 줄일 수 있는 반도체 소자 및 자동 초점 장치를 제공할 수 있다.Embodiments may provide a semiconductor device and an autofocus device that can simplify the manufacturing process and reduce manufacturing costs.
실시 예는 수율을 향상시킬 수 있는 반도체 소자 및 자동 초점 장치를 제공할 수 있다.Embodiments may provide a semiconductor device and an autofocus device that can improve yield.
실시 예의 반도체 소자는 기판; 상기 기판 상에 배치된 스페이서(spacer); 상기 기판과 상기 스페이서 사이에 제1 접착층; 및 상기 기판 상에 배치된 발광소자를 포함하고, 상기 발광소자는 수직 공진 레이저 다이오드(VCSEL: Vertical Cavity Surface Emitting Laser)를 포함하고, 상기 스페이서는 상기 기판의 상부면을 노출시키는 캐비티를 포함하고, 상기 발광소자는 상기 캐비티 내측에 배치되고, 상기 기판의 외측면과 상기 스페이서의 외측면은 동일 평면상에 배치될 수 있다. The semiconductor device of the embodiment includes a substrate; a spacer disposed on the substrate; a first adhesive layer between the substrate and the spacer; and a light-emitting device disposed on the substrate, wherein the light-emitting device includes a vertical cavity surface emitting laser diode (VCSEL), and the spacer includes a cavity exposing the upper surface of the substrate, The light emitting device may be disposed inside the cavity, and the outer surface of the substrate and the outer surface of the spacer may be disposed on the same plane.
실시 예의 자동 초점 장치는 상기 반도체 소자를 포함하는 발광부; 및 빛 에너지를 전기 에너지로 변환하는 수광부를 포함할 수 있다.The autofocus device of the embodiment includes a light emitting unit including the semiconductor element; and a light receiving unit that converts light energy into electrical energy.
실시 예의 반도체 소자 제조방법은 전극들을 포함하는 웨이퍼 기판 상에 다수의 캐비티를 포함하는 스페이서 프레임을 정렬하는 단계; 상기 웨이퍼 기판 상에 발광소자를 본딩하는 단계; 상기 스페이서 프레임 상에 확산 프레임을 정렬하는 단계; 및 상기 웨이퍼 기판, 상기 스페이서 프레임 및 상기 확산 프레임을 동시에 다이싱(dicing)하는 단계를 포함할 수 있다.A semiconductor device manufacturing method of an embodiment includes aligning a spacer frame including a plurality of cavities on a wafer substrate including electrodes; Bonding a light emitting device on the wafer substrate; aligning a diffusion frame on the spacer frame; and simultaneously dicing the wafer substrate, the spacer frame, and the diffusion frame.
실시 예는 웨이퍼 레벨 패키지를 구현하여 반도체 소자의 방열 성능을 개선할 수 있다. Embodiments may improve the heat dissipation performance of a semiconductor device by implementing a wafer level package.
실시 예는 세라믹 소재의 기판과 스페이서를 이용하여 방열 성능을 개선하고 high power 반도체 소자를 구현할 수 있다.In the embodiment, heat dissipation performance can be improved and high power semiconductor devices can be implemented by using a ceramic substrate and spacer.
실시 예는 외관의 단차구조를 개선하여 투습 및 외력에 의한 손상을 개선할 수 있다.The embodiment can improve the stepped structure of the exterior to improve damage caused by moisture permeation and external forces.
실시 예는 제조 공정을 간소화하고, 제조비용을 줄일 수 있다.The embodiment can simplify the manufacturing process and reduce manufacturing costs.
실시 예는 수율을 향상시킬 수 있다.Examples can improve yield.
도 1은 실시 예의 반도체 소자를 도시한 평면도이다.
도 2는 도 1의 A-A 라인을 따라 절단한 반도체 소자를 도시한 단면도이다.
도 3은 다른 실시 예의 반도체 소자를 도시한 평면도이다.
도 4는 도 3의 B-B 라인을 따라 절단한 반도체 소자를 도시한 단면도이다.
도 5는 또 다른 실시 예의 반도체 소자를 도시한 평면도이다.
도 6은 도 5의 C-C 라인을 따라 절단한 반도체 소자를 도시한 단면도이다.
도 7 및 도 8은 실시 예의 반도체 소자의 제조방법을 도시한 도면이다.
도 9는 실시 예의 발광소자를 도시한 평면도이다.
도 10은 도 9의 D-D라인을 따라 절단한 발광소자를 도시한 단면도이다.
도 11은 실시 예의 이동 단말기의 후면을 도시한 사시도이다.1 is a plan view showing a semiconductor device of an embodiment.
FIG. 2 is a cross-sectional view showing a semiconductor device cut along line AA of FIG. 1.
Figure 3 is a plan view showing a semiconductor device according to another embodiment.
FIG. 4 is a cross-sectional view showing a semiconductor device cut along line BB in FIG. 3.
Figure 5 is a plan view showing a semiconductor device according to another embodiment.
FIG. 6 is a cross-sectional view showing a semiconductor device cut along line CC of FIG. 5.
7 and 8 are diagrams showing a method of manufacturing a semiconductor device according to an embodiment of the present invention.
Figure 9 is a plan view showing a light emitting device of an embodiment.
FIG. 10 is a cross-sectional view showing a light emitting device cut along line DD in FIG. 9.
Figure 11 is a perspective view showing the rear of a mobile terminal according to an embodiment.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.Hereinafter, embodiments of the present invention that can specifically realize the above object will be described with reference to the attached drawings.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiment according to the present invention, in the case where each element is described as being formed "on or under", (or under) includes both elements that are in direct contact with each other or one or more other elements that are formed (indirectly) between the two elements. Additionally, when expressed as "on or under," it can include not only the upward direction but also the downward direction based on one element.
반도체 소자는 발광소자, 수광 소자 등 각종 전자 소자 포함할 수 있으며, 발광소자와 수광소자는 모두 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.The semiconductor device may include various electronic devices such as a light emitting device and a light receiving device, and both the light emitting device and the light receiving device may include a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer.
실시 예에 따른 반도체 소자는 발광소자로써, 예컨대 수직 공진 레이저 다이오드(VCSEL: Vertical Cavity Surface Emitting Laser) 등의 레이저 발광소자를 포함할 수 있다.The semiconductor device according to the embodiment is a light emitting device and may include, for example, a laser light emitting device such as a vertical cavity laser diode (VCSEL: Vertical Cavity Surface Emitting Laser).
도 1은 실시 예의 반도체 소자를 도시한 평면도이고, 도 2는 도 1의 A-A 라인을 따라 절단한 반도체 소자를 도시한 단면도이다.FIG. 1 is a plan view showing a semiconductor device of an embodiment, and FIG. 2 is a cross-sectional view showing the semiconductor device cut along line A-A of FIG. 1.
도 1 및 도 2에 도시된 바와 같이, 실시 예의 해결하고자 하는 과제는, 방열에 우수하고, high power 및 구조적 강도를 향상시킬 수 있다. 이를 위해 실시 예의 반도체 소자(10A)는 웨이퍼 레벨 패키지(Wafer Level Package)로 기판(50), 스페이서(30) 및 발광소자(100)의 결합과, 다이싱(Dicing) 단계를 이용한 단위 반도체 소자(10A)의 절단공정을 포함할 수 있다. 실시 예의 반도체 소자(10A)는 웨이퍼 레벨 패키지로 기판(50) 및 스페이서(30)의 결합 및 절단에 의해 방열에 우수한 high power 반도체 소자(10A)를 구현할 수 있다. 실시 예의 반도체 소자(10A)는 방열에 우수한 기판(50)과, 제조비용이 저렴한 물질을 포함하는 스페이서(30)를 포함하여 방열을 개선함과 동시에 제조비용을 줄일 수 있다. 실시 예의 반도체 소자(10A)는 평탄한 외측면 구조에 의해 일반적인 반도체 소자의 단차구조에서 발생하는 투습에 의한 불량 및 외력에 의한 크랙 불량 등을 근본적으로 개선할 수 있다.As shown in Figures 1 and 2, the problem to be solved in the embodiment is excellent in heat dissipation and can improve high power and structural strength. To this end, the semiconductor device 10A of the embodiment is a wafer level package that combines the substrate 50, the spacer 30, and the
실시 예의 반도체 소자(10A)는 기판(50), 스페이서(30), 접착층(70) 및 발광소자(100)를 포함할 수 있다.The semiconductor device 10A of the embodiment may include a substrate 50, a spacer 30, an adhesive layer 70, and a
<기판><Substrate>
상기 기판(50)은 몸체(51), 상기 몸체(51)의 일면에 배치된 제1 내지 제3 전극(53a 내지 53c), 상기 몸체(51)의 타면에 배치된 제4 내지 제6 전극(55a 내지 55c), 상기 몸체(51)의 비아홀(50h)에 배치된 제1 내지 제3 연결전극(57a 내지 57c)을 포함할 수 있다.The substrate 50 includes a body 51, first to
상기 몸체(51)는 절연 재질을 포함하며, 예컨대 세라믹 소재를 포함할 수 있다. 상기 세라믹 소재는 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함할 수 있다. 상기 몸체(51)의 재질은 금속 화합물, 예컨대 질화알루미늄(AlN) 또는 알루미나(Al2O3)를 포함할 수 있으며, 또는 열 전도도가 140 W/mK 이상인 금속 산화물을 포함할 수 있다. 구체적으로 실시 예의 몸체(51)는 방열에 우수한 질화알루미늄(AlN)일 수 있다. 실시 예의 몸체(51)는 질화알루미늄(AlN)을 포함하여 방열을 개선할 수 있고, 이로 인해 high power 반도체 소자(10A)를 구현할 수 있다.The body 51 includes an insulating material, for example, may include a ceramic material. The ceramic material may include co-fired low temperature co-fired ceramic (LTCC) or high temperature co-fired ceramic (HTCC). The material of the body 51 may include a metal compound, such as aluminum nitride (AlN) or alumina (Al 2 O 3 ), or may include a metal oxide having a thermal conductivity of 140 W/mK or more. Specifically, the body 51 of the embodiment may be aluminum nitride (AlN), which is excellent in heat dissipation. The body 51 of the embodiment can improve heat dissipation by including aluminum nitride (AlN), and thus a high power semiconductor device 10A can be implemented.
상기 몸체(51)는 다른 예로서, 수지 계열의 절연 물질, 실리콘, 또는 에폭시 수지, 또는 플라스틱 재질을 포함하는 열 경화성 수지, 또는 고내열성, 고 내광성 재질로 형성될 수 있다. 다른 예로서, 상기 몸체(51) 내에는 산무수물, 산화 방지제, 이형재, 광 반사재, 무기 충전재, 경화 촉매, 광 안정제, 윤활제, 이산화티탄 중에서 선택적으로 첨가될 수 있다.As another example, the body 51 may be formed of a resin-based insulating material, silicone, epoxy resin, a thermosetting resin containing a plastic material, or a material with high heat resistance and high light resistance. As another example, acid anhydride, antioxidant, mold release material, light reflector, inorganic filler, curing catalyst, light stabilizer, lubricant, and titanium dioxide may be selectively added to the body 51.
상기 제1 내지 제3 전극(53a 내지 53c)은 상기 몸체(51)의 일면 상에 배치되고, 제1 방향(X)으로 서로 일정 간격 이격될 수 있다. 예컨대 상기 제1 내지 제3 전극(53a 내지 53c)은 전기적으로 서로 개방될 수 있다. 상기 제1 전극(53a)은 발광소자(100)가 실장되는 영역에 배치될 수 있다. 상기 제1 전극(53a)은 발광소자(100)와 직접 접할 수 있고, 상기 발광소자(100)의 면적보다 클 수 있으나, 이에 한정되는 것은 아니다. 상기 제2 및 제3 전극(53b, 53c)은 상기 제1 전극(53a)을 사이에 두고 일정 간격 이격될 수 있다. 상기 제2 및 제3 전극(53b, 53c)은 상기 발광소자(100)의 와이어(100W)와 전기적으로 연결되어 발광소자(100)의 구동신호를 제공하는 구동 배선일 수 있다.The first to
상기 제4 내지 제6 전극(55a 내지 55c)은 상기 몸체(51)의 타면 상에 배치되고, 제1 방향(X)으로 서로 일정 간격 이격될 수 있다. 상기 제4 및 제6 전극(55a 내지 55c)은 상기 제1 내지 제3 전극(53a 내지 53c)의 반대편에 배치될 수 있다. 예컨대 상기 제4 내지 제6 전극(55a 내지 55c)은 전기적으로 서로 개방될 수 있다. 상기 제4 전극(55a)은 상기 제1 전극(53a)의 반대편에 배치되고, 상기 제1 전극(53a)과 전기적으로 연결될 수 있다. 상기 제5 및 제6 전극(55b, 55c)은 상기 제4 전극(55a)을 사이에 두고 일정 간격 이격될 수 있다. 상기 제5 및 제6 전극(55b, 55c)은 상기 발광소자(100)와 전기적으로 연결될 수 있다. 상기 제5 전극(55b)은 상기 제2 전극(53b)의 반대편에 배치되고, 상기 제2 전극(53b)과 전기적으로 연결될 수 있다. 상기 제6 전극(55c)은 상기 제3 전극(53c)의 반대편에 배치되고, 상기 제3 전극(53c)과 전기적으로 연결될 수 있다.The fourth to sixth electrodes 55a to 55c are disposed on the other side of the body 51 and may be spaced apart from each other at a predetermined distance in the first direction (X). The fourth and sixth electrodes 55a to 55c may be disposed on opposite sides of the first to
상기 제1 내지 제3 연결전극(57a 내지 57c)은 상기 몸체(51)의 비아홀(50h)에 배치되어 상기 제1 내지 제3 전극(53a 내지 53c)과 상기 제4 내지 제6 전극(55a 내지 55c)을 전기적으로 연결시킬 수 있다.The first to third connection electrodes 57a to 57c are disposed in the via hole 50h of the body 51 and connect the first to
실시 예의 제1 내지 제6 전극(53a 내지 53c, 55a 내지 55c) 및 제1 내지 제3 연결전극(57a 내지 57c)은 단층 또는 다층일 수 있고, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 복수의 금속을 포함할 수 있다.The first to sixth electrodes (53a to 53c, 55a to 55c) and the first to third connection electrodes (57a to 57c) of the embodiment may be a single layer or a multilayer, and may be made of titanium (Ti), copper (Cu), nickel ( It may include a plurality of metals among Ni), gold (Au), chromium (Cr), tantalum (Ta), platinum (Pt), tin (Sn), silver (Ag), and phosphorus (P).
실시 예의 기판(50)은 몸체(51)의 일면에 제1 내지 제3 전극(53a 내지 53c)이 배치되고, 몸체(51)의 타면에 제4 내지 제6 전극(55a 내지 55c)이 배치되고, 제1 내지 제3 연결전극(57a 내지 57c)에 의해 상기 제1 내지 제6 전극(53a 내지 53c, 55a 내지 55c)을 연결시키는 구조에 의해 일반적인 기판의 일면에 배치된 구조보다 전극들의 디자인 자유도를 개선할 수 있다. 따라서, 실시 예는 전극들의 디자인 자유도를 개선하여 기판(50)의 크기를 줄일 수 있으며 여러 형태의 전극 배치 형태를 구현할 수 있다.In the substrate 50 of the embodiment, first to
<스페이서><Spacer>
상기 스페이서(30)는 기판(50) 상에 배치될 수 있고, 발광소자(100)를 수용하는 캐비티(30c)를 포함할 수 있다. 상기 캐비티(30c)는 상기 발광소자(100)의 외측면으로부터 제1 방향(X) 및 상기 제1 방향(X)과 직교하는 제2 방향(Y)으로 일정한 너비를 가질 수 있으나, 이에 한정되는 것은 아니다. 실시 예의 상기 캐비티(30c)는 바닥으로부터 상부까지 같은 너비 및 같은 면적을 포함할 수 있다.The spacer 30 may be disposed on the substrate 50 and may include a cavity 30c that accommodates the
상기 스페이서(30)는 절연 재질을 포함하며, 예컨대 세라믹 소재를 포함할 수 있다. 상기 세라믹 소재는 동시 소성되는 저온 소성 세라믹(LTCC) 또는 고온 소성 세라믹(HTCC)을 포함할 수 있다. 상기 스페이서(30)의 재질은 금속 화합물, 예컨대 질화알루미늄(AlN) 또는 알루미나(Al2O3)를 포함할 수 있으며, 또는 열 전도도가 140 W/mK 이상인 금속 산화물을 포함할 수 있다. 구체적으로 실시 예의 스페이서(30)는 방열에 우수하고, 질화알루미늄(AlN)보다 비교적으로 저렴한 알루미나(Al2O3)일 수 있다. 즉, 실시 예의 스페이서(30)는 방열에 우수한 재질을 포함하되 기판(50)과 다르고, 저렴한 재질을 포함하여 제조비용을 줄일 수 있다. 실시 예의 스페이서(30)는 알루미나(Al2O3)를 포함하여 방열을 개선할 수 있고, 이로 인해 high power 반도체 소자(10A)를 구현할 수 있다. 또한, 실시 예의 스페이서(30)는 기판(50)과 대응되는 세라믹 소재로써, 접착력이 우수한 장점을 갖는다.The spacer 30 includes an insulating material and, for example, may include a ceramic material. The ceramic material may include co-fired low temperature fired ceramic (LTCC) or high temperature fired ceramic (HTCC). The material of the spacer 30 may include a metal compound, such as aluminum nitride (AlN) or alumina (Al 2 O 3 ), or may include a metal oxide having a thermal conductivity of 140 W/mK or more. Specifically, the spacer 30 of the embodiment may be alumina (Al 2 O 3 ), which is excellent in heat dissipation and is relatively cheaper than aluminum nitride (AlN). That is, the spacer 30 of the embodiment includes a material excellent in heat dissipation, but is different from the substrate 50 and includes an inexpensive material, thereby reducing manufacturing costs. The spacer 30 of the embodiment includes alumina (Al 2 O 3 ) to improve heat dissipation, and thus a high power semiconductor device 10A can be implemented. In addition, the spacer 30 of the embodiment is made of a ceramic material corresponding to the substrate 50, and has the advantage of excellent adhesion.
상기 스페이서(30)는 다른 예로서, 수지 계열의 절연 물질, 실리콘, 또는 에폭시 수지, 또는 플라스틱 재질을 포함하는 열 경화성 수지, 또는 고내열성, 고 내광성 재질로 형성될 수 있다. 다른 예로서, 상기 스페이서(30) 내에는 산무수물, 산화 방지제, 이형재, 광 반사재, 무기 충전재, 경화 촉매, 광 안정제, 윤활제, 이산화티탄 중에서 선택적으로 첨가될 수 있다.As another example, the spacer 30 may be formed of a resin-based insulating material, silicone, epoxy resin, a thermosetting resin containing a plastic material, or a material with high heat resistance and high light resistance. As another example, acid anhydride, antioxidant, mold release material, light reflector, inorganic filler, curing catalyst, light stabilizer, lubricant, and titanium dioxide may be selectively added to the spacer 30.
상기 스페이서(30)는 제1 방향(X) 및 제2 방향(Y)과 직교하는 제3 방향(Z)으로 내측면(33) 및 외측면(31)을 포함할 수 있다. 상기 제3 방향(Z)은 발광소자(100)의 발광면으로부터 수직한 방향과 대응될 수 있다.The spacer 30 may include an inner surface 33 and an outer surface 31 in a third direction (Z) perpendicular to the first direction (X) and the second direction (Y). The third direction (Z) may correspond to a direction perpendicular to the light-emitting surface of the light-emitting
상기 스페이서(30)의 내측면(33)과 상기 스페이서(30)의 바닥면이 이루는 각도는 직각일 수 있다. 또한, 상기 스페이서(30)의 외측면(31)과 상기 스페이서(30)의 바닥면이 이루는 각도는 직각일 수 있다. 실시 예의 스페이서(30)는 캐비티(30c)의 면적을 줄여 반도체 소자(10A)의 전체 크기를 줄일 수 있다. 즉, 실시 예는 반도체 소자(10A)의 박형화를 구현할 수 있다.The angle formed between the inner surface 33 of the spacer 30 and the bottom surface of the spacer 30 may be a right angle. Additionally, the angle formed between the outer surface 31 of the spacer 30 and the bottom surface of the spacer 30 may be a right angle. The spacer 30 of the embodiment can reduce the overall size of the semiconductor device 10A by reducing the area of the cavity 30c. That is, the embodiment can implement thinning of the semiconductor device 10A.
또한, 상기 스페이서(30)의 외측면(31)은 상기 기판(50)의 외측면(51)과 동일 평면 상에 배치될 수 있다. 구체적으로 상기 스페이서(30)의 외측면(31) 및 상기 기판(50)의 외측면(51)은 제3 방향(Z)으로 동일 평면상에 배치될 수 있다. 실시 예는 반도체 소자(10A)의 외측을 따라 스페이서(30)와 기판(50) 사이의 단차를 개선할 수 있다. 즉, 실시 예는 일반적인 반도체 소자의 외측면 단차구조에 의한 투습 및 외부 마찰 등에 의한 크랙등의 불량을 근본적으로 개선할 수 있다.Additionally, the outer surface 31 of the spacer 30 may be disposed on the same plane as the outer surface 51 of the substrate 50. Specifically, the outer surface 31 of the spacer 30 and the outer surface 51 of the substrate 50 may be disposed on the same plane in the third direction (Z). The embodiment can improve the level difference between the spacer 30 and the substrate 50 along the outside of the semiconductor device 10A. In other words, the embodiment can fundamentally improve defects such as cracks due to moisture permeation and external friction due to the stepped structure on the outer surface of general semiconductor devices.
<발광소자><Light emitting device>
상기 발광소자(100)는 기판(50) 상에 배치되고, 상기 캐비티(30c) 내측에 배치될 수 있다. 상기 발광소자(100)는 수직 공진 레이저 다이오드(VCSEL)일 수 있으나, 이에 한정되는 것은 아니다. 상기 발광소자(100)는 일정한 빔 각을 포함할 수 있다. 수직 공진 레이저 다이오드(VCSEL)일 경우, 상기 발광소자(100)는 예를 들어 16도 내지 21도의 빔 화각을 포함할 수 있다.The
실시 예의 발광소자(100)의 상부 면적(a2)은 캐비티(30c)의 상부 면적(a1)의 50% 내지 90% 일 수 있다. 실시 예는 발광소자(100)가 16도 내지 21도의 빔 화각을 갖는 수직 공진 레이저 다이오드(VCSEL)일 경우, 캐비티(30c)의 상부 면적(a1)을 최소화하여 전체 반도체 소자(10A)의 크기를 줄일 수 있다. 즉, 실시 예는 반도체 소자(10A)의 박형화를 구현할 수 있다.The upper area (a2) of the
상기 발광소자(100)의 상부 면적(a2)이 캐비티(30c)의 상부 면적(a1)의 50% 미만일 경우, 반도체 소자(10A)의 전체 크기를 줄이기 어렵고, 상기 발광소자(100)의 상부 면적(a2)이 캐비티(30c)의 상부 면적(a1)의 90%을 초과하는 경우, 발광소자(100)의 와이어(100W) 본딩을 위한 공간이 부족하여 와이어 본딩 공정이 어려워 질 수 있다.If the upper area (a2) of the
실시 예의 발광소자(100)는 와이어(100W)를 통해서 상기 제2 및 제3 전극(53b, 53c)과 전기적으로 연결된 수평타입을 한정하고 있지만, 이에 한정되는 것은 아니다. 예컨대 발광소자는 단일 와이어를 통해서 기판의 전극과 연결되는 수직타입을 포함할 수 있다. 여기서, 상기 수직타입 발광소자는 발광구조물과 수직방향으로 배치되는 전극들을 포함할 수 있다. 예컨대 상기 수직타입 발광소자는 발광구조물 하부에 배치된 제1 전극과, 발광구조물 상에 배치된 제2 전극을 포함할 수 있다. 상기 제1 전극은 기판의 전극과 직접 연결되고, 상기 제2 전극은 와이어와 전기적으로 연결될 수 있다.The
<접착층><Adhesive layer>
상기 접착층(70)은 상기 기판(50)과 스페이서(30) 사이에 배치될 수 있다. 상기 접착층(70)은 실리콘 레진일 수 있으나, 이에 한정되는 것은 아니다. 상기 접착층(70)은 열 경화 등에 의해 경화되어 상기 기판(50)과 스페이서(30)를 결합시킬 수 있다.The adhesive layer 70 may be disposed between the substrate 50 and the spacer 30. The adhesive layer 70 may be silicone resin, but is not limited thereto. The adhesive layer 70 can be hardened by heat curing or the like to bond the substrate 50 and the spacer 30.
상기 접착층(70)의 외측면(71)은 스페이서(30)의 외측면(31)과 동일 평면상에 배치될 수 있다. 구체적으로 상기 접착층(70)의 외측면(71)은 스페이서(30)의 외측면(31) 및 기판(50)의 외측면(51)과 제3 방향(Z)으로 동일 평면상에 배치될 수 있다. 실시 예는 일반적인 반도체 소자의 외측면 단차구조에 의한 투습 및 외부 마찰 등에 의한 크랙 등의 불량을 근본적으로 개선할 수 있다.The outer surface 71 of the adhesive layer 70 may be disposed on the same plane as the outer surface 31 of the spacer 30. Specifically, the outer surface 71 of the adhesive layer 70 may be disposed on the same plane as the outer surface 31 of the spacer 30 and the outer surface 51 of the substrate 50 in the third direction (Z). there is. The embodiment can fundamentally improve defects such as cracks due to moisture permeation and external friction due to the stepped structure on the outer surface of general semiconductor devices.
실시 예는 스페이서(30)는 방열에 우수한 재질을 포함하되 기판(50)과 다르고, 저렴한 재질을 포함하여 제조비용을 줄일 수 있다. 구체적으로 실시 예의 스페이서(30)는 알루미나(Al2O3)를 포함하여 방열을 개선할 수 있고, 이로 인해 high power 반도체 소자(10A)를 구현할 수 있을 뿐만 아니라 기판(50)과 대응되는 세라믹 소재로써, 접착력이 우수한 장점을 갖는다.In the embodiment, the spacer 30 includes a material excellent for heat dissipation, but is different from the substrate 50 and includes an inexpensive material, thereby reducing manufacturing costs. Specifically, the spacer 30 of the embodiment can improve heat dissipation by including alumina (Al 2 O 3 ), which not only makes it possible to implement a high power semiconductor device (10A), but also uses a ceramic material corresponding to the substrate 50. As a result, it has the advantage of excellent adhesion.
또한, 실시 예는 웨이퍼 레벨 패키지를 구현하여 반도체 소자(10A)의 외측면 단차를 개선하여 투습 및 외력에 의한 크랙을 방지할 수 있다. 즉, 실시 예는 수율을 향상시킬 수 있다.In addition, the embodiment implements a wafer level package to improve the step on the outer surface of the semiconductor device 10A to prevent cracks caused by moisture permeation and external force. In other words, the example can improve yield.
또한, 실시 예는 웨이퍼 레벨 패키지를 구현하여 제조 공정을 간소화하고, 제조비용을 줄일 수 있다.Additionally, the embodiment implements a wafer level package to simplify the manufacturing process and reduce manufacturing costs.
도 3은 다른 실시 예의 반도체 소자를 도시한 평면도이고, 도 4는 도 3의 B-B 라인을 따라 절단한 반도체 소자를 도시한 단면도이다.FIG. 3 is a plan view showing a semiconductor device of another embodiment, and FIG. 4 is a cross-sectional view showing the semiconductor device taken along line B-B of FIG. 3.
도 3 및 도 4에 도시된 바와 같이, 다른 실시 예의 반도체 소자(10B)는 스페이서(60)를 제외하고, 도 1 및 도 2의 실시 예의 반도체 소자(10A)의 기술적 특징을 채용할 수 있다.As shown in FIGS. 3 and 4, the
상기 스페이서(60)는 기판(50) 상에 배치될 수 있고, 발광소자(100)를 수용하는 캐비티(60c)를 포함할 수 있다. 상기 캐비티(60c)는 상기 발광소자(100)의 외측면으로부터 제1 방향(X) 및 상기 제1 방향(X)과 직교하는 제2 방향(Y)으로 일정한 너비를 가질 수 있으나, 이에 한정되는 것은 아니다. 다른 실시 예의 상기 캐비티(60c)는 바닥으로부터 상부까지 같은 너비 및 같은 면적을 포함할 수 있다.The
상기 스페이서(60)는 절연 재질을 포함하며, 예컨대 세라믹 소재를 포함할 수 있다. 상기 세라믹 소재는 동시 소성되는 저온 소성 세라믹(LTCC) 또는 고온 소성 세라믹(HTCC)을 포함할 수 있다. 상기 스페이서(60)의 재질은 금속 화합물, 예컨대 질화알루미늄(AlN) 또는 알루미나(Al2O3)를 포함할 수 있으며, 또는 열 전도도가 140 W/mK 이상인 금속 산화물을 포함할 수 있다. 구체적으로 다른 실시 예의 스페이서(60)는 방열에 우수한 질화알루미늄(AlN)일 수 있다. 즉, 실시 예의 스페이서(60)는 기판(50)과 같은 재질을 포함할 수 있다. 다른 실시 예의 스페이서(60)는 기판(50)과 같은 재질로 이루어져 별도의 접착부를 생략할 수 있다. 즉, 다른 실시 예는 온도 및 압력을 조절하여 상기 스페이서(60)와 기판(50)을 결합할 수 있다. 이때, 상기 스페이서(60)와 기판(50)은 사이의 계면을 포함할 수 있다. 실시 예의 스페이서(60)는 기판(50)과 같은 세라믹 소재의 동일 재질로써, 접착력이 우수한 장점을 갖는다.The
다른 실시 예의 스페이서(60) 및 기판(50)은 질화알루미늄(AlN)으로 한정하고 있으나, 이에 한정되지 않고, 방열이 우수한 다양한 세라믹 소재 또는 수지 계열의 절연 물질, 실리콘, 또는 에폭시 수지, 또는 플라스틱 재질을 포함하는 열 경화성 수지, 또는 고내열성, 고 내광성 재질로 형성될 수 있다.The
상기 스페이서(60)는 제1 방향(X) 및 제2 방향(Y)과 직교하는 제3 방향(Z)으로 내측면(63) 및 외측면(61)을 포함할 수 있다. 상기 제3 방향(Z)은 발광소자(100)의 발광면으로부터 수직한 방향과 대응될 수 있다.The
상기 스페이서(60)의 내측면(63)과 상기 스페이서(60)의 바닥면이 이루는 각도는 직각일 수 있다. 또한, 상기 스페이서(60)의 외측면(61)과 상기 스페이서(60)의 바닥면이 이루는 각도는 직각일 수 있다. 상기 스페이서(60)는 캐비티(60c)의 면적을 줄여 반도체 소자(10B)의 전체 크기를 줄일 수 있다. 즉, 다른 실시 예는 반도체 소자(10B)의 박형화를 구현할 수 있다.The angle formed between the inner surface 63 of the
또한, 상기 스페이서(60)의 외측면(61)은 상기 기판(50)의 외측면(51)과 동일 평면 상에 배치될 수 있다. 구체적으로 상기 스페이서(60)의 외측면(61) 및 상기 기판(50)의 외측면(51)은 제3 방향(Z)으로 동일 평면상에 배치될 수 있다. 다른 실시 예는 반도체 소자(10B)의 외측을 따라 스페이서(60)와 기판(50) 사이의 단차를 개선할 수 있다. 즉, 실시 예는 일반적인 반도체 소자의 외측면 단차구조에 의한 투습 및 외부 마찰 등에 의한 크랙등의 불량을 근본적으로 개선할 수 있다.Additionally, the outer surface 61 of the
다른 실시 예는 스페이서(60)는 방열에 우수한 재질을 포함하되 기판(50)과 같은 재질을 포함하여 방열을 개선할 수 있고, 이로 인해 high power 반도체 소자(10A)를 구현할 수 있을 뿐만 아니라 기판(50)과 대응되는 세라믹 소재로써, 접착력이 우수한 장점을 갖는다.In another embodiment, the
또한, 다른 실시 예는 웨이퍼 레벨 패키지를 구현하여 반도체 소자(10B)의 외측면 단차를 개선하여 투습 및 외력에 의한 크랙을 방지할 수 있다. 즉, 다른 실시 예는 수율을 향상시킬 수 있다.In addition, another embodiment implements a wafer level package to improve the step on the outer surface of the
또한, 다른 실시 예는 웨이퍼 레벨 패키지를 구현하여 제조 공정을 간소화하고, 제조비용을 줄일 수 있다.Additionally, another embodiment implements a wafer level package to simplify the manufacturing process and reduce manufacturing costs.
도 5는 또 다른 실시 예의 반도체 소자를 도시한 평면도이고, 도 6은 도 5의 C-C 라인을 따라 절단한 반도체 소자를 도시한 단면도이다.FIG. 5 is a plan view showing a semiconductor device according to another embodiment, and FIG. 6 is a cross-sectional view showing the semiconductor device taken along line C-C of FIG. 5.
도 5 및 도 6에 도시된 바와 같이, 또 다른 실시 예의 반도체 소자(10C)는 확산부(90) 및 제2 접착층(71)을 제외하고, 도 1 및 도 2의 실시 예의 반도체 소자(10A)의 기술적 특징을 채용할 수 있다.As shown in FIGS. 5 and 6, the
상기 확산부(90)는 발광소자(100) 상에 배치될 수 있다. 상기 확산부(90)는 스페이서(30) 상에 배치될 수 있다. 상기 확산부(90)는 상기 발광소자(100)로부터 발광된 광의 빔 화각을 확장시키는 기능을 포함할 수 있다. 이를 위해 상기 확산부(90)는 마이크로 렌즈, 요철 패턴 등을 포함할 수 있다. The
상기 확산부(90)는 무반사(anti-reflective) 기능을 포함할 수 있다. 예컨대 상기 확산부(90)는 발광소자(100)와 대면되는 일면 및 상기 일면의 반대편 타면 중 적어도 하나에 무반사층(미도시)이 배치될 수 있다. 상기 무반사층은 상기 발광소자(100)로부터 발광된 광이 상기 확산부(90)의 표면에서 반사될 수 있는 광을 투과시켜 반사에 의한 광 손실을 개선할 수 있다. 상기 무반사층(미도시)은 무반사 코팅 필름을 부착하거나, 무반사 코팅액을 스핀 코팅 또는 스프레이 코팅하여 형성할 수 있다. 상기 무반사층(미도시)은 TiO2, SiO2, Al2O3, Ta2O3, ZrO2, MgF2 중 적어도 하나 이상을 포함하여 형성될 수 있으며 단층 또는 다층으로 형성할 수 있다. 상기 무반사층(미도시)은 확산부(90) 내부 또는 표면에서 광의 반사를 개선하여 발광부의 발광 효율을 향상시킬 수 있다.The
또한, 상기 확산부(90)는 상기 기판(50)의 외측면(51)과 동일 평면상에 배치된 외측면(91)을 포함할 수 있다. 상기 확산부(90)의 외측면(91)은 스페이서(30)의 외측면(31)과 동일 평면상에 배치될 수 있다. 구체적으로 상기 확산부(90)의 외측면(91), 상기 스페이서(30)의 외측면(31) 및 상기 기판(50)의 외측면(51)은 제3 방향(Z)으로 동일 평면상에 배치될 수 있다. 또 다른 실시 예는 반도체 소자(10CB)의 외측을 따라 확산부(90), 스페이서(30)와 기판(50) 사이의 단차를 개선할 수 있다. 즉, 또 다른 실시 예는 일반적인 반도체 소자의 외측면 단차구조에 의한 투습 및 외부 마찰 등에 의한 크랙등의 불량을 근본적으로 개선할 수 있다.Additionally, the
또 다른 실시 예의 발광소자(100)의 상부 면적(a2)은 캐비티(30c)의 상부 면적(a1)의 50% 내지 90% 일 수 있다. 실시 예는 발광소자(100)가 16도 내지 21도의 빔 화각을 갖는 수직 공진 레이저 다이오드(VCSEL)일 경우, 캐비티(30c)의 상부 면적(a1)을 최소화하여 전체 반도체 소자(10C)의 크기를 줄일 수 있다. 즉, 실시 예는 반도체 소자(10C)의 박형화를 구현할 수 있다.The top area (a2) of the
상기 발광소자(100)의 상부 면적(a2)이 캐비티(30c)의 상부 면적(a1)의 50% 미만일 경우, 반도체 소자(10C)의 전체 크기를 줄이기 어렵고, 상기 발광소자(100)의 상부 면적(a2)이 캐비티(30c)의 상부 면적(a1)의 90%을 초과하는 경우, 발광소자(100)의 와이어(100W) 본딩을 위한 공간이 부족하여 와이어 본딩 공정이 어려워 질 수 있다.If the upper area (a2) of the
상기 캐비티(30c)의 면적은 수학식 1에 의해 결정될 수 있다. 여기서, θ1, θ2는 발광소자(100)로부터 발광된 광의 진행방향에 따라 변경될 수 있다. 예컨대 상기 θ1은 발광소자(100)로부터 발광된 광의 최대 지향각일 수 있다. 상기 발광소자(100)의 지향각은 발광소자(100)로부터 발광되는 광의 발광면을 기준으로 최대 밝기의 50%이상을 갖는 빛의 방사 각도로 정의할 수 있다. The area of the cavity 30c can be determined by Equation 1. Here, θ1 and θ2 may change depending on the direction of travel of light emitted from the
Ac는 캐비티(30c)의 너비이고, dvd는 발광소자(100)와 확산부(90)의 수직한 제3 방향(Z)의 이격거리이고, ddb는 확산부(90)와 캐비티(30c) 바닥 사이의 수직한 제3 방향(Z)의 이격거리이고, di는 제1 전극(53a)과 제2 전극(53b) 또는 제3 전극(53c) 사이의 수평한 제1 방향(X)의 이격거리이고, dw는 상기 스페이서(30)의 내측면(33)과 di 사이의 수평한 제1 방향(X)의 이격거리로 정의될 수 있다. 여기서, 상기 Ac는 캐비티(30c)의 제1 방향(X)의 너비로써, Ac에 따라 상기 캐비티(30c)의 상부 면적(a1)은 변경될 수 있다.A c is the width of the cavity 30c, d vd is the separation distance in the third direction (Z) perpendicular to the
또한, θ1은 상기 발광소자(100)로부터의 광이 제3 방향(Z)과 이루는 각도이고, θ2는 상기 확산부(90)에 반사된 발광소자(100)로부터의 광이 상기 제3 방향(Z)과 이루는 각도일 수 있다. 여기서, 상기 제3 방향(Z)은 상기 발광소자(100)의 출사면과 수직한 방향과 대응될 수 있다. 예컨대 θ2는 θ1과 같은 각도를 가질 수도 있으나, 이에 한정되는 것은 아니다. 수학식 1을 참조하면, 제1 방향(X)의 캐비티(30c)의 너비를 구할 수 있고, 예컨대 탑뷰가 정사각형인 캐비티의 경우, 캐비티 면적(Ac x Ac)을 구할 수 있다.In addition, θ1 is the angle formed by the light from the
여기서, 발광소자(100)로부터 발광된 광은 θ1에 의해 상기 확산부(90)의 유효면적이 결정될 수 있다. 상기 확산부(90)의 유효면적은 아래 수학식 2을 통해 구할 수 있다. 여기서, 상기 확산부(90)의 유효면적은 상기 발광소자(100)로부터 광이 입사되는 영역으로 정의할 수 있다.Here, the effective area of the
Ad는 발광소자(100)의 광이 확산부(90)로 입사되는 제1 방향(X)의 너비이고, Av는 제1 방향(X)의 발광소자(100)의 너비이다. 상기 Ad는 발광소자(100)의 광이 확산부(90)로 입사되는 제1 방향(X)의 너비로써, Ad에 따라 상기 확산부(90)의 유효면적은 변경될 수 있다. 상기 Av는 발광소자(100)의 제1 방향(X)의 너비로써, Av에 따라 발광소자(100)의 상부 면적(a2)가 변경될 수 있다.A d is the width of the
예컨대 상기 발광소자(100)의 면적은 발광소자(100)의 탑뷰가 정사각형인 경우, Ad x Ad 일 수 있다. 또한, 상기 확산부(90)의 유효면적은 탑뷰가 정사각형인 경우, Av x Av 일 수 있다. 실시 예에서는 정사각형의 발광소자(100), 정사각형의 캐비티(30c), 정사각형의 확산부(90)의 유효면적을 한정하여 설명하고 있지만, 이에 한정되는 것은 아니다. 예컨대 상기 상기 캐비티(30c)의 면적과 확산부(90)의 유효면적은 상기 수학식1, 2에 한정되는 것은 아니다.For example, if the top view of the
또 다른 실시 예는 웨이퍼 레벨 패키지를 구현하여 반도체 소자(10C)의 외측면 단차를 개선하여 투습 및 외력에 의한 크랙을 방지할 수 있다. 즉, 다른 실시 예는 수율을 향상시킬 수 있다.Another embodiment implements a wafer level package to improve the step on the outer surface of the
또한, 또 다른 실시 예는 웨이퍼 레벨 패키지를 구현하여 제조 공정을 간소화하고, 제조비용을 줄일 수 있다.Additionally, another embodiment implements a wafer level package to simplify the manufacturing process and reduce manufacturing costs.
도 7 및 도 8은 실시 예의 반도체 소자의 제조방법을 도시한 도면이다.7 and 8 are diagrams showing a method of manufacturing a semiconductor device according to an embodiment of the present invention.
도 7 및 도 8에 도시된 바와 같이, 실시 예의 반도체 소자의 제조 방법은 웨이퍼 레벨 패키지로써, 전극들을 포함하는 웨이퍼 기판(500) 상에 다수의 캐비티(300c)를 포함하는 스페이서 프레임(300) 및 확산 프레임(900)이 정렬될 수 있다. 발광소자(100)는 웨이퍼 기판(500)의 전극(53)상에 다이 본딩될 수 있고, 상기 발광소자(100)는 스페이서 프레임(300)의 정렬 전 또는 후에 다이 본딩될 수 있다.As shown in FIGS. 7 and 8, the manufacturing method of the semiconductor device of the embodiment is a wafer level package, and includes a
상기 웨이퍼 기판(500) 상에 다수의 캐비티(300c)를 포함하는 스페이서 프레임(300) 및 확산 프레임(900)은 서로 정렬된 후에 온도 및 압력에 따라 서로 결합될 수 있다. 여기서, 상기 웨이퍼 기판(500), 스페이서 프레임(300) 및 확산 프레임(900) 사이에는 일정 온도 및 압력에서 경화될 수 있는 실리콘 레진과 같은 접착층(미도시)이 배치될 수 있다.The
이후, 실시 예의 반도체 소자는 절단 라인들(DL)을 따라 다이싱(Dicing) 단계를 이용한 단위 반도체 소자의 절단공정으로 단위 반도체 소자가 제조될 수 있다. Thereafter, the semiconductor device of the embodiment may be manufactured through a cutting process of the unit semiconductor device using a dicing step along the cutting lines DL.
실시 예의 반도체 소자는 웨이퍼 레벨 패키지로 반도체 소자의 외측면 단차를 개선하여 투습 및 외력에 의한 크랙을 방지하여 수율을 향상시킬 수 있다.The semiconductor device of the embodiment is a wafer level package, and the yield can be improved by improving the step on the outer surface of the semiconductor device to prevent cracks due to moisture permeation and external force.
또한, 실시 예는 웨이퍼 레벨 패키지를 구현하여 일반적인 반도체 소자의 기판과 스페이서를 개별적으로 결합하는 공정 및 확산부를 스페이서 상에 개별적으로 결합하는 공정을 생략하여 제조 공정을 간소화하고, 제조비용을 줄일 수 있다.In addition, the embodiment implements a wafer level package to simplify the manufacturing process and reduce manufacturing costs by omitting the process of individually combining the substrate and spacer of a typical semiconductor device and the process of individually combining the diffusion unit on the spacer. .
도 9는 실시 예의 발광소자를 도시한 평면도이고, 도 10은 도 9의 D-D라인을 따라 절단한 발광소자를 도시한 단면도이다.FIG. 9 is a plan view showing a light emitting device of an embodiment, and FIG. 10 is a cross-sectional view showing the light emitting device cut along line D-D of FIG. 9.
도 9 및 도 10에 도시된 바와 같이, 실시 예의 발광소자(100)는 수직 공진 레이저 다이오드(VCSEL)일 수 있다.As shown in FIGS. 9 and 10, the
상기 발광소자(100)는 발광구조물(110), 제1 및 제2 전극(120, 160)을 포함할 수 있다.The
상기 제1 전극(120)은 접착층(121), 기판(123) 및 제1 도전층(125)을 포함할 수 있다.The first electrode 120 may include an adhesive layer 121, a substrate 123, and a first conductive layer 125.
상기 접착층(121)은 유테틱 본딩이 가능한 물질을 포함할 수 있다. 예를 들어, 상기 접착층(121)은 AuSn, NiSn 또는 InAu 중 적어두 하나를 포함할 수 있다.The adhesive layer 121 may include a material capable of eutectic bonding. For example, the adhesive layer 121 may include at least one of AuSn, NiSn, or InAu.
상기 기판(123)은 전도성 부재로 형성될 수 있으며, 그 물질은 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, AlN, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 기판(123)는 다른 예로서, 전도성 시트로 구현될 수 있다. 상기 기판(123)이 GaAs일 경우, 기판(123) 상에 발광구조물(110)이 성장될 수 있고, 상기 접착층(121)은 생략될 수 있다.The substrate 123 may be formed of a conductive member, and the material may be copper (Cu-copper), gold (Au-gold), nickel (Ni-nickel), molybdenum (Mo), or copper-tungsten (Cu-W). ), carrier wafer (e.g. Si, Ge, AlN, GaAs, ZnO, SiC, etc.). As another example, the substrate 123 may be implemented as a conductive sheet. When the substrate 123 is GaAs, the light emitting structure 110 can be grown on the substrate 123, and the adhesive layer 121 can be omitted.
상기 제1 도전층(125)은 상기 기판(123) 아래에 배치될 수 있다. 상기 제1 도전층(125)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택되어 단층 또는 다층으로 형성될 수 있다.The first conductive layer 125 may be disposed under the substrate 123 . The first conductive layer 125 is selected from Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag and Au and their selective alloys to form a single layer. Alternatively, it may be formed in multiple layers.
상기 발광구조물(110)은 제1 전극(120) 상에 배치된 제1 반도체층(111), 활성층(113), 애퍼처층(114), 제2 반도체층(115)을 포함할 수 있다. 상기 발광구조물(110)은 상기 제1 기판(121) 상에 복수의 화합물 반도체층이 성장될 수 있으며, 상기 복수의 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 110 may include a first semiconductor layer 111, an active layer 113, an aperture layer 114, and a second semiconductor layer 115 disposed on the first electrode 120. The light emitting structure 110 may have a plurality of compound semiconductor layers grown on the first substrate 121, and equipment for growing the plurality of compound semiconductor layers may be an electron beam evaporator, physical vapor deposition (PVD), or chemical vapor deposition (CVD). It can be formed by vapor deposition, PLD (plasma laser deposition), dual-type thermal evaporator sputtering, MOCVD (metal organic chemical vapor deposition), etc., but is not limited thereto.
상기 제1 반도체층(111)은 제1 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대 상기 제1 반도체층(111)은 GaAs, GaAl, InP, InAs 및 GaP 중 하나일 수 있으나 이에 한정되는 것은 아니다. 상기 제1 반도체층(111)은 예컨대, AlxGa1 - xAs(0<x<1)/AlyGa1 - yAs(0<x<1) (y<x)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1 반도체층(111)은 제1 도전형의 도펀트 예컨대, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층이 될 수 있다. 상기 제1 반도체층(111)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR(distributed bragg reflector)일 수 있다.The first semiconductor layer 111 may be implemented with at least one of a Group 3-5 or Group 2-6 compound semiconductor doped with a dopant of the first conductivity type. For example, the first semiconductor layer 111 may be one of GaAs, GaAl, InP, InAs, and GaP, but is not limited thereto. The first semiconductor layer 111 is , for example , a semiconductor having a composition formula of Al It can be formed from any material. The first semiconductor layer 111 may be an n-type semiconductor layer doped with an n-type dopant of a first conductivity type, such as Si, Ge, Sn, Se, or Te. The first semiconductor layer 111 may be a distributed bragg reflector (DBR) having a thickness of λ/4n by alternately arranging different semiconductor layers.
상기 활성층(113)은 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대 상기 활성층(113)은 GaAs, GaAl, InP, InAs 및 GaP 중 하나일 수 있으나 이에 한정되는 것은 아니다. 상기 활성층(113)은 다중 우물 구조로 구현된 경우, 상기 활성층(113)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있다. 상기 복수의 우물층은 예컨대, InpGa1 - pAs (0≤≤p≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다. 상기 장벽층은 예컨대, InqGa1 - qAs (0≤≤q≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있으나, 이에 한정되는 것은 아니다.The active layer 113 may be implemented with at least one of group 3-5 compound semiconductors or group 2-6 compound semiconductors. For example, the active layer 113 may be one of GaAs, GaAl, InP, InAs, and GaP, but is not limited thereto. When the active layer 113 is implemented as a multi-well structure, the active layer 113 may include a plurality of well layers and a plurality of barrier layers arranged alternately. For example, the plurality of well layers may be formed of a semiconductor material having a composition formula of In p Ga 1 - p As (0≤≤p≤1). For example, the barrier layer may be formed of a semiconductor material having a composition formula of In q Ga 1 - q As (0≤≤q≤1), but is not limited thereto.
상기 애퍼처층(114)은 상기 활성층(113) 상에 배치될 수 있다. 상기 애퍼처층(114)은 중심부에 원형의 개구부가 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 애퍼처층(114)은 활성층(113)의 중심부로 전류가 집중되도록 전류이동을 제한하는 기능을 포함할 수 있다. 즉, 상기 애퍼처층(114)은 공진 파장을 조정하고, 활성층(113)으로부터 수직으로 발광하는 빔 각을 조절 할 수 있다. 상기 애퍼처층(114)은 SiO2 또는 Al2O3와 같은 유전체 물질을 포함할 수 있고, 활성층(113), 제1 및 제2 반도체층(111, 115)보다 높은 밴드 갭을 가질 수 있다.The aperture layer 114 may be disposed on the active layer 113. The aperture layer 114 may include a circular opening in the center, but is not limited thereto. The aperture layer 114 may include a function to limit current movement so that the current is concentrated in the center of the active layer 113. That is, the aperture layer 114 can adjust the resonance wavelength and the angle of the beam emitted vertically from the active layer 113. The aperture layer 114 may include a dielectric material such as SiO 2 or Al 2 O 3 and may have a higher band gap than the active layer 113 and the first and second semiconductor layers 111 and 115.
상기 제2 반도체층(115)은 제2 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대 상기 제2 반도체층(115)은 GaAs, GaAl, InP, InAs 및 GaP 중 하나일 수 있으나 이에 한정되는 것은 아니다. 상기 제2 반도체층(115)은 예컨대, AlxGa1 - xAs(0<x<1)/AlyGa1 - yAs(0<x<1) (y<x)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 반도체층(115)은 제2 도전형의 도펀트 예컨대, Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 갖는 p형 반도체층일 수 있다. 상기 제2 반도체층(115)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR일 수 있다. 상기 제2 반도체층(115)은 상기 제1 반도체층(111) 보다 낮은 반사율을 포함할 수 있다. 예컨대 상기 제1 및 제2 반도체층(111, 115)은 90% 이상의 반사율에 의해 수직으로 공진 캐비티를 형성할 수 있다. 이때, 광은 상기 제1 반도체층(111)의 반사율보다 낮은 상기 제2 반도체층(115)을 통해서 외부로 방출될 수 있다.The second semiconductor layer 115 may be implemented with at least one of a group 3-5 or group 2-6 compound semiconductor doped with a second conductivity type dopant. For example, the second semiconductor layer 115 may be one of GaAs, GaAl, InP, InAs, and GaP, but is not limited thereto. The second semiconductor layer 115 is , for example , a semiconductor having a composition formula of Al It can be formed from any material. The second semiconductor layer 115 may be a p-type semiconductor layer having a p-type dopant of a second conductivity type, such as Mg, Zn, Ca, Sr, or Ba. The second semiconductor layer 115 may be a DBR having a thickness of λ/4n by alternately arranging different semiconductor layers. The second semiconductor layer 115 may have a lower reflectance than the first semiconductor layer 111. For example, the first and second semiconductor layers 111 and 115 may form a vertical resonance cavity with a reflectivity of 90% or more. At this time, light may be emitted to the outside through the second semiconductor layer 115, which has a reflectance lower than that of the first semiconductor layer 111.
실시 예의 발광소자(100)는 발광구조물(110) 상에 제2 도전층(140)을 포함할 수 있다. 상기 제2 도전층(140)은 제2 반도체층(115) 상에 배치되고, 발광영역(EA)의 가장자리를 따라 배치될 수 있다. 상기 제2 도전층(140)은 탑뷰가 원형 링 타입일 수 있으나, 이에 한정되는 것은 아니며 타원형 또는 다각형일 수 있다. 상기 제2 도전층(140)은 오믹 접촉 기능을 포함할 수 있다. 상기 제2 도전층(140)은 제2 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대 상기 제2 도전층(140)은 GaAs, GaAl, InP, InAs 및 GaP 중 하나일 수 있으나 이에 한정되는 것은 아니다. 상기 제2 도전층(140)은 제2 도전형의 도펀트 예컨대, Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 갖는 p형 반도체층일 수 있다.The
실시 예의 발광소자(100)는 발광구조물(110) 상에 보호층(150)을 포함할 수 있다. 상기 보호층(150)은 상기 제2 반도체층(115) 상에 배치될 수 있다. 상기 보호층(150)은 상기 발광영역(EA)과 수직으로 중첩될 수 있다.The
실시 예의 발광소자(100)는 절연층(130)을 포함할 수 있다. 상기 절연층(130)은 상기 발광구조물(110) 상에 배치될 수 있다. 상기 절연층(130)은 Al, Cr, Si, Ti, Zn, Zr과 같은 물질의 산화물, 질화물, 불화물, 황화물 등 절연물질 또는 절연성 수지를 포함할 수 있다. 상기 절연층(130)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(130)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The
상기 제2 전극(160)은 상기 제2 도전층(140) 및 상기 절연층(130) 상에 배치될 수 있다. 상기 제2 전극(160)은 상기 제2 도전층(140)과 전기적으로 연결될 수 있다. 상기 제2 전극(160)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택되어 단층 또는 다층으로 형성될 수 있다.The second electrode 160 may be disposed on the second conductive layer 140 and the insulating layer 130. The second electrode 160 may be electrically connected to the second conductive layer 140. The second electrode 160 is selected from Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag and Au and their selective alloys, and is selected as a single layer or It can be formed in multiple layers.
도 11은 실시 예의 이동 단말기의 후면을 도시한 사시도이다.Figure 11 is a perspective view showing the rear of a mobile terminal according to an embodiment.
도 11에 도시된 바와 같이, 실시 예의 이동 단말기(500)는 후면에 카메라 모듈(520), 플래쉬 모듈(530) 및 자동 초점 장치(10)를 포함할 수 있다. 여기서, 상기 자동 초점 장치(10)는 도 1 내지 도 10의 반도체 소자를 포함할 수 있다.As shown in FIG. 11, the
상기 플래쉬 모듈(530)은 내부에 광을 발광하는 발광소자를 포함할 수 있다. 상기 플래쉬 모듈(530)은 이동 단말기의 카메라 작동 또는 사용자의 제어에 의해 작동될 수 있다.The flash module 530 may include a light emitting device inside that emits light. The flash module 530 can be operated by operating a camera of a mobile terminal or by user control.
상기 카메라 모듈(520)은 이미지 촬영 기능 및 자동 초점 기능을 포함할 수 있다. 예컨대 상기 카메라 모듈(520)은 이미지를 이용한 자동 초점 기능을 포함할 수 있다.The camera module 520 may include an image capturing function and an autofocus function. For example, the camera module 520 may include an autofocus function using images.
상기 자동 초점 장치(10)는 레이저를 이용한 자동 초점 기능을 포함할 수 있다. 상기 자동 초점 장치(10)는 상기 카메라 모듈(520)의 이미지를 이용한 자동 초점 기능이 저하되는 조건, 예컨대 10m이하의 근접 또는 어두운 환경에서 주로 사용될 수 있다. 상기 자동 초점 장치(10)는 수직 공진 레이저 다이오드(VCSEL)를 포함하는 발광부와, 포토 다이오드와 같은 빛 에너지를 전기 에너지로 변환하는 수광부를 포함할 수 있다.The autofocus device 10 may include an autofocus function using a laser. The autofocus device 10 can be mainly used in conditions where the autofocus function using the image of the camera module 520 is deteriorated, for example, at a distance of 10 m or less or in a dark environment. The autofocus device 10 may include a light emitting unit including a vertical resonance laser diode (VCSEL) and a light receiving unit that converts light energy, such as a photo diode, into electrical energy.
상기 자동 초점 장치는 이동 단말기, 카메라, 차량용 센서, 광 통신용 장치 등으로 사용될 수 있으나, 이에 한정되지 않고, 피사체의 위치를 검출하는 멀티 위치 검출을 위한 다양한 분야에 적용될 수 있다.The autofocus device can be used in mobile terminals, cameras, vehicle sensors, optical communication devices, etc., but is not limited to this and can be applied to various fields for multi-position detection to detect the position of a subject.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실 시예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects, etc. described in the embodiments above are included in at least one embodiment and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, etc. illustrated in each embodiment can be combined or modified for other embodiments by a person with ordinary knowledge in the field to which the embodiments belong. Therefore, contents related to such combinations and modifications should be interpreted as being included in the scope of the embodiments.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above description focuses on the embodiment, this is only an example and does not limit the embodiment, and those skilled in the art will understand that there are various options not exemplified above without departing from the essential characteristics of the present embodiment. You will see that variations and applications of branches are possible. For example, each component specifically shown in the examples can be modified and implemented. And these variations and differences related to application should be interpreted as being included in the scope of the embodiments set forth in the appended claims.
10A: 반도체 소자
30: 스페이서
30c: 캐비티
31: 외측면
33: 내측면
50: 기판
53a 내지 53c: 제1 내지 제3 전극
55a 내지 55c: 제4 내지 제6 전극
57a 내지 57c: 제1 내지 제3 연결전극
50h: 비아 홀
70: 접착층
90: 확산부10A: semiconductor device
30: spacer
30c: Cavity
31: outer surface
33: medial side
50: substrate
53a to 53c: first to third electrodes
55a to 55c: fourth to sixth electrodes
57a to 57c: first to third connection electrodes
50h: via hole
70: Adhesive layer
90: diffusion part
Claims (13)
상기 기판 상에 배치된 스페이서(spacer);
상기 기판과 상기 스페이서 사이에 제1 접착층; 및
상기 기판 상에 배치된 발광소자를 포함하고,
상기 발광소자는 수직 공진 레이저 다이오드(VCSEL: Vertical Cavity Surface Emitting Laser)를 포함하고,
상기 스페이서는 상기 기판의 상부면을 노출시키는 캐비티를 포함하고, 상기 발광소자는 상기 캐비티 내측에 배치되고,
상기 기판의 외측면과 상기 스페이서의 외측면은 동일 평면상에 배치되며,
상기 캐비티의 너비는 상기 캐비티의 바닥으로부터 상기 캐비티의 상부까지 동일하고,
상기 캐비티의 너비는 상기 발광소자로부터 발광된 광의 최대 지향각에 의해 결정되며,
상기 기판은 몸체 및 상기 몸체의 일면에 제1 방향으로 서로 이격되어 나란히 배치된 제1 내지 제3 전극을 포함하고,
상기 제1 내지 제3 전극의 상기 제1 방향으로 너비는 일정하며,
상기 제1 내지 제3 전극의 상기 제1 방향과 수직한 제2 방향으로 너비는 상기 캐비티의 상기 제2 방향으로 너비와 동일하고,
상기 캐비티의 너비는 수학식 1에 의해 결정되는 반도체 소자.
[수학식 1]
(여기서, Ac는 캐비티의 제1 방향으로 너비이고, dvd는 발광소자의 상부와 확산부의 바닥 사이의 제1 방향 및 제2 방향과 수직한 제3 방향으로 이격거리이며, ddb는 확산부와 캐비티 바닥 사이의 이격거리이고, di는 제1 전극과 제2 전극 또는 제3 전극 사이의 제1 방향으로 이격거리이며, dw는 스페이서의 내측면과 di 사이의 이격거리이고, θ1은 발광소자로부터의 광이 제3 방향과 이루는 최대 지향각이며, θ2는 확산부에 반사된 발광소자로부터의 광이 제3 방향과 이루는 각도이다)
Board;
a spacer disposed on the substrate;
a first adhesive layer between the substrate and the spacer; and
Includes a light emitting element disposed on the substrate,
The light emitting device includes a vertical cavity laser diode (VCSEL: Vertical Cavity Surface Emitting Laser),
The spacer includes a cavity exposing an upper surface of the substrate, and the light emitting device is disposed inside the cavity,
The outer surface of the substrate and the outer surface of the spacer are disposed on the same plane,
The width of the cavity is the same from the bottom of the cavity to the top of the cavity,
The width of the cavity is determined by the maximum beam angle of light emitted from the light emitting device,
The substrate includes a body and first to third electrodes arranged side by side and spaced apart from each other in a first direction on one surface of the body,
The width of the first to third electrodes in the first direction is constant,
A width of the first to third electrodes in a second direction perpendicular to the first direction is equal to a width of the cavity in the second direction,
A semiconductor device in which the width of the cavity is determined by Equation 1.
[Equation 1]
(Here, A c is the width in the first direction of the cavity, d vd is the separation distance in the third direction perpendicular to the first and second directions between the top of the light emitting device and the bottom of the diffusion portion, and d db is the diffusion is the separation distance between the part and the bottom of the cavity, d i is the separation distance in the first direction between the first electrode and the second electrode or the third electrode, d w is the separation distance between the inner surface of the spacer and d i , θ 1 is the maximum beam angle formed by the light from the light emitting device with the third direction, and θ 2 is the angle formed by the light from the light emitting device reflected in the diffusion portion with the third direction)
상기 스페이서 상에 배치된 확산부를 더 포함하고, 상기 확산부의 외측면은 상기 스페이서의 외측면과 동일 평면상에 배치되는 반도체 소자.
According to claim 1,
A semiconductor device further comprising a diffusion portion disposed on the spacer, wherein an outer surface of the diffusion portion is disposed on the same plane as an outer surface of the spacer.
상기 발광소자의 상부 면적은 상기 캐비티의 상부 면적의 50% 내지 90%인 반도체 소자.
According to claim 1,
A semiconductor device wherein the upper area of the light emitting device is 50% to 90% of the upper area of the cavity.
상기 기판 및 상기 스페이서는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)의 세라믹 소재를 포함하는 반도체 소자.
According to claim 1,
The substrate and the spacer are semiconductor devices including a ceramic material of low temperature co-fired ceramic (LTCC) or high temperature co-fired ceramic (HTCC).
상기 기판 및 상기 스페이서는 서로 상이한 물질을 포함하는 반도체 소자.
According to clause 4,
A semiconductor device wherein the substrate and the spacer include different materials.
상기 기판 및 상기 스페이서는 서로 같은 물질을 포함하는 반도체 소자.
According to clause 4,
A semiconductor device wherein the substrate and the spacer include the same material.
상기 기판 및 상기 스페이서는 질화알루미늄(AlN) 또는 알루미나(Al2O3)를 포함하는 반도체 소자.
According to clause 4,
The substrate and the spacer are semiconductor devices containing aluminum nitride (AlN) or alumina (Al 2 O 3 ).
상기 제1 접착층은 상기 기판의 외측면 및 상기 스페이서의 외측면과 동일 평면상에 배치되는 외측면을 포함하고, 실리콘 레진을 포함하는 반도체 소자.
According to claim 1,
The first adhesive layer includes an outer surface disposed on the same plane as an outer surface of the substrate and an outer surface of the spacer, and includes a silicon resin.
상기 스페이서와 상기 확산부 사이에는 제2 접착층을 포함하고,
상기 제2 접착층은 실리콘 레진을 포함하는 반도체 소자.
According to clause 2,
A second adhesive layer is included between the spacer and the diffusion portion,
The second adhesive layer is a semiconductor device comprising silicone resin.
상기 스페이서의 내측면은 상기 스페이서의 바닥과 직각인 반도체 소자.
According to claim 1,
A semiconductor device wherein the inner surface of the spacer is perpendicular to the bottom of the spacer.
빛 에너지를 전기 에너지로 변환하는 수광부를 포함하는 자동 초점 장치.A light emitting unit including the semiconductor device of any one of claims 1 to 10; and
An autofocus device that includes a light receiver that converts light energy into electrical energy.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160149394A KR102607412B1 (en) | 2016-11-10 | 2016-11-10 | Semiconductor device and laser detection auto focusing having thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160149394A KR102607412B1 (en) | 2016-11-10 | 2016-11-10 | Semiconductor device and laser detection auto focusing having thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180052265A KR20180052265A (en) | 2018-05-18 |
| KR102607412B1 true KR102607412B1 (en) | 2023-11-29 |
Family
ID=62453855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160149394A KR102607412B1 (en) | 2016-11-10 | 2016-11-10 | Semiconductor device and laser detection auto focusing having thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102607412B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102486332B1 (en) * | 2018-06-18 | 2023-01-10 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | A surface-emitting laser package, optical module including the same |
| CN114204403A (en) * | 2021-10-18 | 2022-03-18 | 浙江焜腾红外科技有限公司 | VCSEL chip with aluminum nitride ceramic substrate and manufacturing method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100587017B1 (en) * | 2005-02-23 | 2006-06-08 | 삼성전기주식회사 | Light emitting diode package and method for manufacturing the same |
| KR101536040B1 (en) * | 2009-12-21 | 2015-07-10 | 가부시키가이샤 리코 | Optical device capable of minimizing output variation due to feedback light, optical scanning apparatus, and image forming apparatus |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101869552B1 (en) * | 2011-05-13 | 2018-06-21 | 엘지이노텍 주식회사 | Light emitting device and ultraviolet lamp having the same |
| KR101612862B1 (en) * | 2014-05-19 | 2016-04-15 | 엘지전자 주식회사 | Mobile terminal |
-
2016
- 2016-11-10 KR KR1020160149394A patent/KR102607412B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100587017B1 (en) * | 2005-02-23 | 2006-06-08 | 삼성전기주식회사 | Light emitting diode package and method for manufacturing the same |
| KR101536040B1 (en) * | 2009-12-21 | 2015-07-10 | 가부시키가이샤 리코 | Optical device capable of minimizing output variation due to feedback light, optical scanning apparatus, and image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180052265A (en) | 2018-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6781838B2 (en) | Semiconductor device package and its manufacturing method | |
| US11637227B2 (en) | Semiconductor device including multiple distributed bragg reflector layers | |
| US11257998B2 (en) | Semiconductor element package and autofocusing device | |
| KR102569576B1 (en) | Semiconductor device package | |
| KR102633199B1 (en) | Semiconductor device package and auto focusing apparatus | |
| KR102607412B1 (en) | Semiconductor device and laser detection auto focusing having thereof | |
| US10998694B2 (en) | Laser diode | |
| KR102385937B1 (en) | Semiconductor device package and optical assembly | |
| KR102311599B1 (en) | Semiconductor device, method for fabricating semiconductor device, and semiconductor device package | |
| KR102212952B1 (en) | Semiconductor device | |
| KR20180087679A (en) | Semiconductor device, method for fabricating semiconductor device, semiconductor device package, and object detecting apparatus | |
| KR102308692B1 (en) | Semiconductor device, method for fabricating semiconductor device, semiconductor device package, and object detecting apparatus | |
| KR102334644B1 (en) | Semiconductor device package and auto focusing apparatus | |
| KR102093816B1 (en) | Semiconductor device | |
| KR102250479B1 (en) | Laser diode, semiconductor device package, and object detecting apparatus | |
| KR102250471B1 (en) | Laser diode, semiconductor device package, and object detecting apparatus | |
| KR102327777B1 (en) | Semiconductor device, semiconductor device package, and object detecting apparatus | |
| KR102595923B1 (en) | Optical transmitting module and optical transmitting apparatus | |
| KR102620728B1 (en) | Semiconductor device, semiconductor device package, and object detecting apparatus | |
| KR20200113464A (en) | Light emitting device package and light module | |
| KR20200107683A (en) | Light emitting device package and light module | |
| KR20180036427A (en) | Semiconductor device package and light system having the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) |