KR102250479B1 - Laser diode, semiconductor device package, and object detecting apparatus - Google Patents

Laser diode, semiconductor device package, and object detecting apparatus Download PDF

Info

Publication number
KR102250479B1
KR102250479B1 KR1020170062140A KR20170062140A KR102250479B1 KR 102250479 B1 KR102250479 B1 KR 102250479B1 KR 1020170062140 A KR1020170062140 A KR 1020170062140A KR 20170062140 A KR20170062140 A KR 20170062140A KR 102250479 B1 KR102250479 B1 KR 102250479B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
disposed
bonding pad
semiconductor device
Prior art date
Application number
KR1020170062140A
Other languages
Korean (ko)
Other versions
KR20180126961A (en
Inventor
박수익
이건화
이용경
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020170062140A priority Critical patent/KR102250479B1/en
Priority to CN201880032776.8A priority patent/CN110651404B/en
Priority to PCT/KR2018/005755 priority patent/WO2018212630A1/en
Priority to US16/608,051 priority patent/US10998694B2/en
Priority to EP18802567.0A priority patent/EP3627638B1/en
Publication of KR20180126961A publication Critical patent/KR20180126961A/en
Application granted granted Critical
Publication of KR102250479B1 publication Critical patent/KR102250479B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481Constructional features, e.g. arrangements of optical elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure

Abstract

실시 예는 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지를 포함하는 객체 검출 장치에 관한 것이다.
실시 예에 따른 레이저 다이오드는, 기판; 기판 상에 배치된 제1 도전형 반사층; 제1 도전형 반사층 상에 배치된 활성층 및 제2 도전형 반사층을 포함하는 발광구조물이 복수로 제공된 복수의 발광구조물; 제1 도전형 반사층과 전기적으로 연결되는 제1 전극; 제2 도전형 반사층과 전기적으로 연결되는 제2 전극; 제1 전극 상에 배치되며 개구부를 제공하는 제1 절연층; 복수의 발광구조물 상에 배치되며, 제1 전극과 전기적으로 연결되는 제1 본딩패드; 및 복수의 발광구조물 상에 제1 본딩패드와 이격되어 배치되며, 제2 전극과 전기적으로 연결되는 제2 본딩패드; 를 포함할 수 있다.
실시 예에 따른 반도체 소자는, 제1 본딩패드가 배치되는 제 1구역과 제2 본딩패드가 배치되는 제 2구역을 가질 수 있다. 실시 예에 의하면, 제1 절연층의 개구부는 제1 구역 및 제2 구역에 배치되며 복수의 발광구조물 사이에 배치되고, 개구부의 마주보는 두 점의 최단거리는 발광구조물의 상면의 마주보는 두 점의 최단거리보다 작게 제공될 수 있다.
The embodiment relates to a semiconductor device, a method of manufacturing a semiconductor device, a semiconductor device package, and an object detection apparatus including a semiconductor device package.
The laser diode according to the embodiment includes: a substrate; A first conductive type reflective layer disposed on the substrate; A plurality of light emitting structures provided with a plurality of light emitting structures including an active layer and a second conductive type reflective layer disposed on the first conductive type reflective layer; A first electrode electrically connected to the first conductivity type reflective layer; A second electrode electrically connected to the second conductive type reflective layer; A first insulating layer disposed on the first electrode and providing an opening; A first bonding pad disposed on the plurality of light emitting structures and electrically connected to the first electrode; And a second bonding pad disposed on the plurality of light emitting structures to be spaced apart from the first bonding pad and electrically connected to the second electrode. It may include.
The semiconductor device according to the embodiment may have a first region in which the first bonding pad is disposed and a second region in which the second bonding pad is disposed. According to an embodiment, the opening of the first insulating layer is disposed in the first and second areas, and is disposed between a plurality of light emitting structures, and the shortest distance between two opposite points of the opening is between two opposite points on the upper surface of the It can be provided smaller than the shortest distance.

Description

레이저 다이오드, 반도체 소자 패키지, 객체 검출 장치 {LASER DIODE, SEMICONDUCTOR DEVICE PACKAGE, AND OBJECT DETECTING APPARATUS}Laser diode, semiconductor device package, object detection device {LASER DIODE, SEMICONDUCTOR DEVICE PACKAGE, AND OBJECT DETECTING APPARATUS}

실시 예는 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지를 포함하는 객체 검출 장치에 관한 것이다.The embodiment relates to a semiconductor device, a method of manufacturing a semiconductor device, a semiconductor device package, and an object detection apparatus including a semiconductor device package.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.A semiconductor device including a compound such as GaN or AlGaN has many advantages, such as having a wide and easy-to-adjust band gap energy, and thus can be variously used as a light-emitting device, a light-receiving device, and various diodes.

특히, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 구현할 수 있는 장점이 있다. 또한, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광원도 구현이 가능하다. 이러한 발광소자는, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. In particular, light emitting devices such as light emitting diodes and laser diodes using a group 3-5 or group 2-6 compound semiconductor material are developed in red, green, and light-emitting devices such as thin film growth technology and device materials. There is an advantage of being able to implement light in various wavelength bands such as blue and ultraviolet rays. In addition, a light-emitting device such as a light-emitting diode or a laser diode using a group 3-5 or group 2-6 compound semiconductor material can implement a white light source with good efficiency by using a fluorescent material or by combining colors. These light-emitting devices have advantages of low power consumption, semi-permanent life, fast response speed, safety, and environmental friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps.

뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 이와 같은 수광 소자는 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용될 수 있다.In addition, when a light-receiving device such as a photodetector or a solar cell is also manufactured using a Group 3-5 or Group 2-6 compound semiconductor material, the development of the device material absorbs light in various wavelength ranges to generate a photocurrent. By doing so, light in various wavelength ranges from gamma rays to radio wavelength ranges can be used. In addition, such a light-receiving device has advantages of fast response speed, safety, environmental friendliness, and easy control of device materials, and thus can be easily used for power control or ultra-high frequency circuits or communication modules.

따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 가스(Gas)나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Therefore, the semiconductor device can replace the transmission module of the optical communication means, the light emitting diode backlight that replaces the Cold Cathode Fluorescence Lamp (CCFL) that constitutes the backlight of the LCD (Liquid Crystal Display) display device, and the fluorescent lamp or incandescent bulb Applications are expanding to white light emitting diode lighting devices, automobile headlights, traffic lights, and sensors that detect gas or fire. In addition, the application of the semiconductor device can be extended to high frequency application circuits, other power control devices, and communication modules.

발광소자(Light Emitting Device)는 예로서 주기율표상에서 3족-5족 원소 또는 2족-6족 원소를 이용하여 전기에너지가 빛 에너지로 변환되는 특성의 p-n 접합 다이오드로 제공될 수 있고, 화합물 반도체의 조성비를 조절함으로써 다양한 파장 구현이 가능하다.The light emitting device (Light Emitting Device) may be provided as a pn junction diode having a characteristic in which electrical energy is converted into light energy using, for example, a group 3-5 element or a group 2-6 element on the periodic table. Various wavelengths can be implemented by adjusting the composition ratio.

한편, 반도체 소자는 응용분야가 다양해 지면서 고출력, 고전압 구동이 요구되고 있다. 반도체 소자의 고출력, 고전압 구동에 따라 반도체 소자에서 발생되는 열에 의하여 온도가 많이 올라가고 있다. 그런데, 반도체 소자에서의 열 방출이 원활하지 못한 경우에, 온도 상승에 따라 광 출력이 저하되고 전력 변환 효율(PCE: Power Conversion Efficiency)이 저하될 수 있다. 이에 따라, 반도체 소자에서 발생되는 열을 효율적으로 방출하고 전력 변환 효율을 향상시키기 위한 방안이 요청되고 있다.Meanwhile, as the application fields of semiconductor devices are diversified, high output and high voltage driving are required. Due to the high power and high voltage driving of the semiconductor device, the temperature is increasing a lot due to the heat generated from the semiconductor device. However, when heat dissipation from a semiconductor device is not smooth, light output may decrease as a temperature increases, and power conversion efficiency (PCE) may decrease. Accordingly, there is a need for a method for efficiently dissipating heat generated from a semiconductor device and improving power conversion efficiency.

실시 예는 방열 특성이 우수한 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치를 제공할 수 있다.The embodiment may provide a semiconductor device having excellent heat dissipation characteristics, a method for manufacturing the same, a semiconductor device package, and an object detection device.

실시 예는 광 추출 효율을 높여 고출력의 빛을 제공할 수 있는 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치를 제공할 수 있다.The embodiment may provide a semiconductor device capable of providing high-output light by increasing light extraction efficiency, a method of manufacturing the same, a semiconductor device package, and an object detection device.

실시 예는 전력 변환 효율을 높일 수 있는 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치를 제공할 수 있다.The embodiment may provide a semiconductor device capable of increasing power conversion efficiency, a method of manufacturing the same, a semiconductor device package, and an object detection device.

실시 예에 따른 레이저 다이오드는, 기판; 상기 기판 상에 배치된 제1 도전형 반사층; 상기 제1 도전형 반사층 상에 배치된 활성층 및 제2 도전형 반사층을 포함하는 발광구조물이 복수로 제공된 복수의 발광구조물; 상기 제1 도전형 반사층과 전기적으로 연결되는 제1 전극; 상기 제2 도전형 반사층과 전기적으로 연결되는 제2 전극; 상기 제1 전극 상에 배치되며 개구부를 제공하는 제1 절연층; 상기 복수의 발광구조물 상에 배치되며, 상기 제1 전극과 전기적으로 연결되는 제1 본딩패드; 및 상기 복수의 발광구조물 상에 상기 제1 본딩패드와 이격되어 배치되며, 상기 제2 전극과 전기적으로 연결되는 제2 본딩패드; 를 포함하며, 상기 제1 본딩패드가 배치되는 제 1구역; 상기 제2 본딩패드가 배치되는 제 2구역; 을 가지며, 상기 제1 절연층의 개구부는 상기 제 1구역 및 상기 제 2구역에 배치되며 상기 복수의 발광구조물 사이에 배치되고, 상기 개구부의 마주보는 두 점의 최단거리는 상기 발광구조물의 상면의 마주보는 두 점의 최단거리보다 작게 제공될 수 있다.The laser diode according to the embodiment includes: a substrate; A first conductive type reflective layer disposed on the substrate; A plurality of light emitting structures provided with a plurality of light emitting structures including an active layer and a second conductive type reflective layer disposed on the first conductive type reflective layer; A first electrode electrically connected to the first conductivity type reflective layer; A second electrode electrically connected to the second conductive type reflective layer; A first insulating layer disposed on the first electrode and providing an opening; A first bonding pad disposed on the plurality of light emitting structures and electrically connected to the first electrode; And a second bonding pad disposed on the plurality of light emitting structures to be spaced apart from the first bonding pad and electrically connected to the second electrode. And a first zone in which the first bonding pad is disposed; A second area in which the second bonding pad is disposed; And the opening of the first insulating layer is disposed in the first region and the second region, and is disposed between the plurality of light emitting structures, and the shortest distance between two points facing the opening is opposite to the upper surface of the light emitting structure. The sight can be provided less than the shortest distance between the two points.

실시 예에 의하면, 상기 제1 전극은, 상기 제1 본딩패드 아래와 상기 제2 본딩패드 아래에 배치되며, 상기 복수의 발광구조물의 상기 활성층과 상기 제2 도전형 반사층을 노출시키는 복수의 개구부를 제공할 수 있다.According to an embodiment, the first electrode is disposed under the first bonding pad and under the second bonding pad, and provides a plurality of openings exposing the active layer and the second conductive type reflective layer of the plurality of light emitting structures. can do.

실시 예에 의하면, 상기 제2 전극은, 상기 제1 본딩패드 아래와 상기 제2 본딩패드 아래에 배치되며, 상기 제1 본딩패드 아래에서 상기 복수의 발광구조물의 상기 활성층 주변에 배치된 상기 제1 전극을 노출시키는 복수의 개구부를 제공할 수 있다.According to an embodiment, the second electrode is disposed under the first bonding pad and under the second bonding pad, and the first electrode disposed around the active layer of the plurality of light emitting structures under the first bonding pad It is possible to provide a plurality of openings exposing the.

실시 예에 의하면, 상기 제2 전극은 상기 복수의 발광구조물의 상기 제2 도전형 반사층의 상부 면에 접촉될 수 있다.According to an embodiment, the second electrode may contact an upper surface of the second conductive type reflective layer of the plurality of light emitting structures.

실시 예에 따른 레이저 다이오드는 상기 제1 전극과 상기 제2 전극 사이에 배치된 제2 절연층을 더 포함할 수 있다.The laser diode according to the embodiment may further include a second insulating layer disposed between the first electrode and the second electrode.

실시 예에 의하면, 상기 제2 절연층은 상기 제1 본딩패드 아래에 배치된 복수의 제1 개구부와 복수의 제2 개구부를 제공하고, 상기 제1 본딩패드와 상기 제1 전극이 상기 제2 절연층에 제공된 복수의 제1 개구부를 통하여 전기적으로 연결되고, 상기 복수의 발광구조물의 상기 제2 도전형 반사층과 상기 제2 전극이 상기 제2 절연층에 제공된 복수의 제2 개구부를 통하여 전기적으로 연결될 수 있다.According to an embodiment, the second insulating layer provides a plurality of first openings and a plurality of second openings disposed under the first bonding pad, and the first bonding pad and the first electrode are provided with the second insulation. It is electrically connected through a plurality of first openings provided in the layer, and the second conductive type reflective layer of the plurality of light emitting structures and the second electrode are electrically connected through a plurality of second openings provided in the second insulating layer. I can.

실시 예에 의하면, 상기 제2 절연층은 상기 제2 본딩패드 아래에 배치된 복수의 개구부를 제공하고, 상기 복수의 발광구조물의 상기 제2 도전형 반사층과 상기 제2 전극이 상기 제2 절연층에 제공된 복수의 개구부를 통하여 전기적으로 연결될 수 있다.According to an embodiment, the second insulating layer provides a plurality of openings disposed under the second bonding pad, and the second conductive reflective layer and the second electrode of the plurality of light emitting structures are the second insulating layer. It may be electrically connected through a plurality of openings provided in the.

실시 예에 의하면, 상기 제2 전극은 상기 복수의 발광구조물의 상기 제2 도전형 반사층의 상부 면에 접촉되어 배치된 상부전극과, 상기 복수의 발광구조물 사이에서 상기 제1 전극 위에 배치된 연결전극을 포함할 수 있다.According to an embodiment, the second electrode includes an upper electrode disposed in contact with an upper surface of the second conductive type reflective layer of the plurality of light emitting structures, and a connection electrode disposed on the first electrode between the plurality of light emitting structures. It may include.

실시 예에 의하면, 상기 기판은 진성 반도체 기판으로 제공될 수 있다.According to an embodiment, the substrate may be provided as an intrinsic semiconductor substrate.

실시 예에 의하면, 상기 제1 도전형 반사층의 반사율이 상기 제2 도전형 반사층의 반사율에 비해 더 작게 제공될 수 있다.According to an embodiment, a reflectance of the first conductivity type reflective layer may be provided smaller than that of the second conductivity type reflective layer.

실시 예에 따른 반도체 소자는, 제1 영역에 배치되며, 제1 도전형의 제1 반사층, 상기 제1 반사층 위에 배치된 제1 활성층, 상기 제1 활성층 위에 배치된 제2 도전형의 제2 반사층을 포함하는 제1 발광구조물; 제2 영역에 상기 제1 발광구조물과 이격되어 배치되고, 제1 도전형의 제3 반사층, 상기 제3 반사층 위에 배치된 제2 활성층, 상기 제2 활성층 위에 배치된 제2 도전형의 제4 반사층을 포함하는 제2 발광구조물; 상기 제1 영역과 상기 제2 영역에 배치되어 상기 제1 반사층 및 상기 제3 반사층과 전기적으로 연결되며, 상기 제1 반사층 위에 배치되어 상기 제1 활성층과 상기 제2 반사층을 노출시키는 제1 개구부를 제공하고, 상기 제3 반사층 위에 배치되어 상기 제2 활성층과 상기 제4 반사층을 노출시키는 제2 개구부를 제공하는 제1 전극; 상기 제1 영역에 배치되어 상기 제2 반사층과 전기적으로 연결되며, 상기 제2 영역에 배치되어 상기 제4 반사층과 전기적으로 연결되고, 상기 제1 영역에서 상기 제1 활성층 주변에 배치된 상기 제1 전극을 노출시키며 상기 제1 활성층의 면적에 비해 더 작은 면적을 갖는 제3 개구부를 제공하는 제2 전극; 상기 제1 영역과 상기 제2 영역에서 상기 제2 전극 위에 배치되며, 상기 제1 영역에서 상기 제3 개구부가 제공된 영역에 배치된 상기 제1 전극을 노출시키는 제4 개구부를 제공하고, 상기 제2 영역에서 상기 제2 활성층 주변에 배치된 상기 제2 전극을 노출시키며 상기 제2 활성층의 면적에 비해 더 작은 면적을 갖는 제5 개구부를 제공하는 제1 절연층; 상기 제1 영역에서 상기 제1 발광구조물 위에 배치되며, 상기 제4 개구부가 제공된 영역을 통하여 상기 제1 활성층 주변에 배치된 상기 제1 전극과 전기적으로 연결된 제1 본딩패드; 상기 제2 영역에서 상기 제2 발광구조물 위에 배치되며, 상기 제1 본딩패드와 이격되어 배치되고, 상기 제5 개구부가 제공된 영역을 통하여 상기 제2 활성층 주변에 배치된 상기 제2 전극과 전기적으로 연결된 제2 본딩패드; 를 포함할 수 있다.A semiconductor device according to an embodiment is disposed in a first region, a first reflective layer of a first conductivity type, a first active layer disposed on the first reflective layer, and a second reflective layer of a second conductivity type disposed on the first active layer A first light emitting structure comprising a; A third reflective layer of a first conductivity type, a second active layer disposed on the third reflective layer, and a fourth reflective layer of a second conductivity type disposed on the second active layer and disposed spaced apart from the first light emitting structure in a second region A second light emitting structure comprising a; A first opening disposed in the first region and the second region to be electrically connected to the first reflective layer and the third reflective layer, and disposed on the first reflective layer to expose the first active layer and the second reflective layer A first electrode provided on the third reflective layer to provide a second opening exposing the second active layer and the fourth reflective layer; The first is disposed in the first area to be electrically connected to the second reflective layer, is disposed in the second area to be electrically connected to the fourth reflective layer, and is disposed around the first active layer in the first area A second electrode exposing the electrode and providing a third opening having an area smaller than that of the first active layer; A fourth opening disposed on the second electrode in the first region and the second region, and exposing the first electrode disposed in a region provided with the third opening in the first region, and the second A first insulating layer exposing the second electrode disposed around the second active layer in an area and providing a fifth opening having an area smaller than that of the second active layer; A first bonding pad disposed on the first light emitting structure in the first region and electrically connected to the first electrode disposed around the first active layer through a region provided with the fourth opening; It is disposed on the second light emitting structure in the second area, is disposed to be spaced apart from the first bonding pad, and is electrically connected to the second electrode disposed around the second active layer through an area provided with the fifth opening. A second bonding pad; It may include.

실시 예에 의하면, 상기 제1 본딩패드 아래에 상기 제1 발광구조물을 포함하는 제1 복수의 발광구조물이 배치되고, 상기 제2 본딩패드 아래에 상기 제2 발광구조물을 포함하는 제2 복수의 발광구조물이 배치되며, 상기 제1 복수의 발광구조물과 상기 제2 복수의 발광구조물 각각은 제1 도전형 반사층, 상기 제1 도전형 반사층 위에 배치된 활성층, 상기 활성층 위에 배치된 제2 도전형 반사층을 포함할 수 있다.According to an embodiment, a plurality of first light-emitting structures including the first light-emitting structure are disposed under the first bonding pad, and a second plurality of light-emitting structures including the second light-emitting structure under the second bonding pad A structure is disposed, and each of the first plurality of light emitting structures and the second plurality of light emitting structures includes a first conductive type reflective layer, an active layer disposed on the first conductive type reflective layer, and a second conductive type reflective layer disposed on the active layer. Can include.

실시 예에 의하면, 상기 제2 전극은 상기 제1 복수의 발광구조물의 제2 도전형 반사층의 상부 면에 접촉되고 상기 제2 복수의 발광구조물의 제2 도전형 반사층의 상부 면에 접촉되어 제공될 수 있다.According to an embodiment, the second electrode is provided in contact with the upper surface of the second conductive type reflective layer of the first plurality of light emitting structures and the upper surface of the second conductive type reflective layer of the second plurality of light emitting structures. I can.

실시 예에 의하면, 상기 제2 전극은 상기 제1 영역에서 상기 제1 복수의 발광구조물과 상기 제1 본딩패드 사이에 배치되고, 상기 제2 전극은 상기 제2 영역에서 상기 제2 복수의 발광구조물과 상기 제2 본딩패드 사이에 배치되고, 상기 제2 전극은 상기 제1 본딩패드 아래에서, 상기 제1 전극의 상부 면을 노출시키는 복수의 개구부를 제공하고 상기 제1 복수의 발광구조물의 제2 도전형 반사층과 전기적으로 연결되고, 상기 제2 전극은 상기 제2 본딩패드 아래에서, 상기 제2 복수의 발광구조물의 제2 도전형 반사층과 전기적으로 연결될 수 있다.According to an embodiment, the second electrode is disposed between the first plurality of light-emitting structures and the first bonding pad in the first area, and the second electrode is the second plurality of light-emitting structures in the second area. And the second bonding pad, wherein the second electrode provides a plurality of openings exposing an upper surface of the first electrode under the first bonding pad, and the second electrode of the first plurality of light emitting structures The conductive type reflective layer may be electrically connected, and the second electrode may be electrically connected to the second conductive type reflective layer of the second plurality of light emitting structures under the second bonding pad.

실시 예에 따른 반도체 소자는, 상기 제1 전극과 상기 제2 전극 사이에 배치된 제2 절연층을 더 포함하고, 상기 제2 절연층은 상기 제1 본딩패드 아래에서 상기 제1 복수의 발광구조물의 제2 도전형 반사층과 상기 제2 전극이 전기적으로 연결된 복수의 개구부를 제공하고 상기 제1 복수의 발광구조물의 제1 도전형 반사층과 상기 제1 본딩패드가 전기적으로 연결된 복수의 개구부를 제공하고, 상기 제2 절연층은 상기 제2 본딩패드 아래에서 상기 제2 복수의 발광구조물의 제2 도전형 반사층과 상기 제2 전극이 전기적으로 연결된 복수의 개구부를 제공할 수 있다.The semiconductor device according to the embodiment further includes a second insulating layer disposed between the first electrode and the second electrode, wherein the second insulating layer comprises the first plurality of light emitting structures under the first bonding pad. Providing a plurality of openings electrically connected to the second conductive type reflective layer and the second electrode, and providing a plurality of openings electrically connected to the first conductive type reflective layer and the first bonding pad of the first plurality of light emitting structures, and The second insulating layer may provide a plurality of openings under the second bonding pad to electrically connect the second conductive type reflective layer of the second plurality of light emitting structures to the second electrode.

실시 예에 의하면, 상기 제1 전극은 상기 제1 영역에서 상기 제1 복수의 발광구조물과 상기 제1 본딩패드 사이에 배치되고, 상기 제1 전극은 상기 제2 영역에서 상기 제2 복수의 발광구조물과 상기 제2 본딩패드 사이에 배치되고, 상기 제1 전극은 상기 제1 본딩패드 아래에서 상기 제1 복수의 발광구조물의 제2 도전형 반사층을 노출시키는 복수의 개구부를 제공하고 상기 제1 복수의 발광구조물의 제1 도전형 반사층과 전기적으로 연결되고, 상기 제1 전극은 상기 제2 본딩패드 아래에서 상기 제2 복수의 발광구조물의 제2 도전형 반사층을 노출시키는 복수의 개구부를 제공하고 상기 제2 복수의 발광구조물의 제1 도전형 반사층과 전기적으로 연결될 수 있다.According to an embodiment, the first electrode is disposed between the first plurality of light-emitting structures and the first bonding pad in the first area, and the first electrode is the second plurality of light-emitting structures in the second area. And the second bonding pad, wherein the first electrode provides a plurality of openings for exposing the second conductive type reflective layer of the first plurality of light emitting structures under the first bonding pad, and the first plurality of The first conductive type reflective layer of the light emitting structure is electrically connected, and the first electrode provides a plurality of openings exposing the second conductive type reflective layer of the second plurality of light emitting structures under the second bonding pad, and the first electrode 2 It may be electrically connected to the first conductive type reflective layer of the plurality of light emitting structures.

실시 예에 의하면, 상기 제2 전극은, 상기 제2 반사층의 상부 면과 상기 제4 반사층의 상부 면에 접촉되어 배치된 상부전극과, 상기 제1 발광구조물과 상기 제2 발광구조물 사이에서 상기 제1 전극 위에 배치될 수 있다.According to an embodiment, the second electrode may include an upper electrode disposed in contact with an upper surface of the second reflective layer and an upper surface of the fourth reflective layer, and between the first light emitting structure and the second light emitting structure. It can be placed on one electrode.

실시 예에 따른 반도체 소자는, 상기 제1 반사층과 상기 제3 반사층을 물리적으로 연결하는 제1 도전형 반사층을 더 포함하고, 상기 제1 전극은 상기 제1 도전형 반사층의 상부 면에 접촉되어 배치될 수 있다.The semiconductor device according to the embodiment further includes a first conductive type reflective layer physically connecting the first reflective layer and the third reflective layer, and the first electrode is disposed in contact with an upper surface of the first conductive type reflective layer. Can be.

실시 예에 따른 반도체 소자는, 상기 제1 발광구조물과 상기 제2 발광구조물 아래에 배치된 기판을 더 포함하고, 상기 기판은 진성 반도체 기판으로 제공될 수 있다.The semiconductor device according to the embodiment may further include a substrate disposed under the first light emitting structure and the second light emitting structure, and the substrate may be provided as an intrinsic semiconductor substrate.

실시 예에 의하면, 상기 제1 반사층의 반사율이 상기 제2 반사층의 반사율에 비해 더 작고, 상기 제3 반사층의 반사율이 상기 제4 반사층의 반사율에 비해 더 작게 제공될 수 있다.According to an embodiment, the reflectance of the first reflective layer may be smaller than that of the second reflective layer, and the reflectance of the third reflective layer may be provided smaller than that of the fourth reflective layer.

실시 예에 의하면, 상기 제4 개구부를 통하여 상기 제1 본딩패드의 하부 면과 접촉된 상기 제1 전극의 상부 면 영역은 상기 제1 복수의 발광구조물에 의하여 둘러 싸여진 공간에 제공될 수 있다.According to an embodiment, an upper surface area of the first electrode in contact with the lower surface of the first bonding pad through the fourth opening may be provided in a space surrounded by the first plurality of light emitting structures.

실시 예에 의하면, 상기 제5 개구부를 통하여 상기 제2 본딩패드의 하부 면과 접촉된 상기 제2 전극의 상부 면 영역은 상기 제2 복수의 발광구조물에 의하여 둘러 싸여진 공간에 제공될 수 있다.According to an embodiment, an upper surface region of the second electrode in contact with the lower surface of the second bonding pad through the fifth opening may be provided in a space surrounded by the second plurality of light emitting structures.

실시 예에 따른 반도체 소자 패키지는, 서브마운트: 상기 서브마운트 위에 배치된 반도체 소자: 를 포함하고, 상기 반도체 소자는, 제1 영역에 배치되며, 제1 도전형의 제1 반사층, 상기 제1 반사층 위에 배치된 제1 활성층, 상기 제1 활성층 위에 배치된 제2 도전형의 제2 반사층을 포함하는 제1 발광구조물; 제2 영역에 상기 제1 발광구조물과 이격되어 배치되고, 제1 도전형의 제3 반사층, 상기 제3 반사층 위에 배치된 제2 활성층, 상기 제2 활성층 위에 배치된 제2 도전형의 제4 반사층을 포함하는 제2 발광구조물; 상기 제1 영역과 상기 제2 영역에 배치되어 상기 제1 반사층 및 상기 제3 반사층과 전기적으로 연결되며, 상기 제1 반사층 위에 배치되어 상기 제1 활성층과 상기 제2 반사층을 노출시키는 제1 개구부를 제공하고, 상기 제3 반사층 위에 배치되어 상기 제2 활성층과 상기 제4 반사층을 노출시키는 제2 개구부를 제공하는 제1 전극; 상기 제1 영역에 배치되어 상기 제2 반사층과 전기적으로 연결되며, 상기 제2 영역에 배치되어 상기 제4 반사층과 전기적으로 연결되고, 상기 제1 영역에서 상기 제1 활성층 주변에 배치된 상기 제1 전극을 노출시키며 상기 제1 활성층의 면적에 비해 더 작은 면적을 갖는 제3 개구부를 제공하는 제2 전극; 상기 제1 영역과 상기 제2 영역에서 상기 제2 전극 위에 배치되며, 상기 제1 영역에서 상기 제3 개구부가 제공된 영역에 배치된 상기 제1 전극을 노출시키는 제4 개구부를 제공하고, 상기 제2 영역에서 상기 제2 활성층 주변에 배치된 상기 제2 전극을 노출시키며 상기 제2 활성층의 면적에 비해 더 작은 면적을 갖는 제5 개구부를 제공하는 제1 절연층; 상기 제1 영역에서 상기 제1 발광구조물 위에 배치되며, 상기 제4 개구부가 제공된 영역을 통하여 상기 제1 활성층 주변에 배치된 상기 제1 전극과 전기적으로 연결된 제1 본딩패드; 상기 제2 영역에서 상기 제2 발광구조물 위에 배치되며, 상기 제1 본딩패드와 이격되어 배치되고, 상기 제5 개구부가 제공된 영역을 통하여 상기 제2 활성층 주변에 배치된 상기 제2 전극과 전기적으로 연결된 제2 본딩패드; 를 포함하고, 상기 반도체 소자는, 상기 제1 본딩패드와 상기 제2 본딩패드가 배치된 제1 면과, 상기 제1 면과 반대 방향에 배치된 제2 면을 포함하고, 상기 제1 본딩패드와 상기 제2 본딩패드는 상기 서브마운트에 전기적으로 연결되고, 상기 반도체 소자에서 생성된 빛은 상기 제2 면을 통해 외부로 방출될 수 있다.A semiconductor device package according to an embodiment includes: a submount: a semiconductor device disposed on the submount:, wherein the semiconductor device is disposed in a first region, a first reflective layer of a first conductivity type, and the first reflective layer A first light emitting structure including a first active layer disposed on the first active layer and a second reflective layer of a second conductivity type disposed on the first active layer; A third reflective layer of a first conductivity type, a second active layer disposed on the third reflective layer, and a fourth reflective layer of a second conductivity type disposed on the second active layer and disposed spaced apart from the first light emitting structure in a second region A second light emitting structure comprising a; A first opening disposed in the first region and the second region to be electrically connected to the first reflective layer and the third reflective layer, and disposed on the first reflective layer to expose the first active layer and the second reflective layer A first electrode provided on the third reflective layer to provide a second opening exposing the second active layer and the fourth reflective layer; The first is disposed in the first area to be electrically connected to the second reflective layer, is disposed in the second area to be electrically connected to the fourth reflective layer, and is disposed around the first active layer in the first area A second electrode exposing the electrode and providing a third opening having an area smaller than that of the first active layer; A fourth opening disposed on the second electrode in the first region and the second region, and exposing the first electrode disposed in a region provided with the third opening in the first region, and the second A first insulating layer exposing the second electrode disposed around the second active layer in an area and providing a fifth opening having an area smaller than that of the second active layer; A first bonding pad disposed on the first light emitting structure in the first region and electrically connected to the first electrode disposed around the first active layer through a region provided with the fourth opening; It is disposed on the second light emitting structure in the second area, is disposed to be spaced apart from the first bonding pad, and is electrically connected to the second electrode disposed around the second active layer through an area provided with the fifth opening. A second bonding pad; The semiconductor device includes: a first surface on which the first bonding pad and the second bonding pad are disposed, and a second surface disposed in a direction opposite to the first surface, and the first bonding pad And the second bonding pad may be electrically connected to the submount, and light generated by the semiconductor device may be emitted to the outside through the second surface.

실시 예에 따른 객체 검출 장치는, 반도체 소자 패키지와 상기 반도체 소자 패키지에서 방출된 빛의 반사된 빛을 입사 받는 수광부를 포함하고, 상기 반도체 소자 패키지는, 서브마운트: 상기 서브마운트 위에 배치된 반도체 소자: 를 포함하고, 상기 반도체 소자는, 제1 영역에 배치되며, 제1 도전형의 제1 반사층, 상기 제1 반사층 위에 배치된 제1 활성층, 상기 제1 활성층 위에 배치된 제2 도전형의 제2 반사층을 포함하는 제1 발광구조물; 제2 영역에 상기 제1 발광구조물과 이격되어 배치되고, 제1 도전형의 제3 반사층, 상기 제3 반사층 위에 배치된 제2 활성층, 상기 제2 활성층 위에 배치된 제2 도전형의 제4 반사층을 포함하는 제2 발광구조물; 상기 제1 영역과 상기 제2 영역에 배치되어 상기 제1 반사층 및 상기 제3 반사층과 전기적으로 연결되며, 상기 제1 반사층 위에 배치되어 상기 제1 활성층과 상기 제2 반사층을 노출시키는 제1 개구부를 제공하고, 상기 제3 반사층 위에 배치되어 상기 제2 활성층과 상기 제4 반사층을 노출시키는 제2 개구부를 제공하는 제1 전극; 상기 제1 영역에 배치되어 상기 제2 반사층과 전기적으로 연결되며, 상기 제2 영역에 배치되어 상기 제4 반사층과 전기적으로 연결되고, 상기 제1 영역에서 상기 제1 활성층 주변에 배치된 상기 제1 전극을 노출시키며 상기 제1 활성층의 면적에 비해 더 작은 면적을 갖는 제3 개구부를 제공하는 제2 전극; 상기 제1 영역과 상기 제2 영역에서 상기 제2 전극 위에 배치되며, 상기 제1 영역에서 상기 제3 개구부가 제공된 영역에 배치된 상기 제1 전극을 노출시키는 제4 개구부를 제공하고, 상기 제2 영역에서 상기 제2 활성층 주변에 배치된 상기 제2 전극을 노출시키며 상기 제2 활성층의 면적에 비해 더 작은 면적을 갖는 제5 개구부를 제공하는 제1 절연층; 상기 제1 영역에서 상기 제1 발광구조물 위에 배치되며, 상기 제4 개구부가 제공된 영역을 통하여 상기 제1 활성층 주변에 배치된 상기 제1 전극과 전기적으로 연결된 제1 본딩패드; 상기 제2 영역에서 상기 제2 발광구조물 위에 배치되며, 상기 제1 본딩패드와 이격되어 배치되고, 상기 제5 개구부가 제공된 영역을 통하여 상기 제2 활성층 주변에 배치된 상기 제2 전극과 전기적으로 연결된 제2 본딩패드; 를 포함하고, 상기 반도체 소자는, 상기 제1 본딩패드와 상기 제2 본딩패드가 배치된 제1 면과, 상기 제1 면과 반대 방향에 배치된 제2 면을 포함하고, 상기 제1 본딩패드와 상기 제2 본딩패드는 상기 서브마운트에 전기적으로 연결되고, 상기 반도체 소자에서 생성된 빛은 상기 제2 면을 통해 외부로 방출될 수 있다.An object detection apparatus according to an embodiment includes a semiconductor device package and a light receiving unit receiving reflected light of light emitted from the semiconductor device package, wherein the semiconductor device package comprises: a submount: a semiconductor device disposed on the submount Including:, wherein the semiconductor device is disposed in the first region, a first reflective layer of a first conductivity type, a first active layer disposed on the first reflective layer, and a second conductive type disposed on the first active layer A first light emitting structure including two reflective layers; A third reflective layer of a first conductivity type, a second active layer disposed on the third reflective layer, and a fourth reflective layer of a second conductivity type disposed on the second active layer and disposed spaced apart from the first light emitting structure in a second region A second light emitting structure comprising a; A first opening disposed in the first region and the second region to be electrically connected to the first reflective layer and the third reflective layer, and disposed on the first reflective layer to expose the first active layer and the second reflective layer A first electrode provided on the third reflective layer to provide a second opening exposing the second active layer and the fourth reflective layer; The first is disposed in the first area to be electrically connected to the second reflective layer, is disposed in the second area to be electrically connected to the fourth reflective layer, and is disposed around the first active layer in the first area A second electrode exposing the electrode and providing a third opening having an area smaller than that of the first active layer; A fourth opening disposed on the second electrode in the first region and the second region, and exposing the first electrode disposed in a region provided with the third opening in the first region, and the second A first insulating layer exposing the second electrode disposed around the second active layer in an area and providing a fifth opening having an area smaller than that of the second active layer; A first bonding pad disposed on the first light emitting structure in the first region and electrically connected to the first electrode disposed around the first active layer through a region provided with the fourth opening; It is disposed on the second light emitting structure in the second area, is disposed to be spaced apart from the first bonding pad, and is electrically connected to the second electrode disposed around the second active layer through an area provided with the fifth opening. A second bonding pad; The semiconductor device includes: a first surface on which the first bonding pad and the second bonding pad are disposed, and a second surface disposed in a direction opposite to the first surface, and the first bonding pad And the second bonding pad may be electrically connected to the submount, and light generated by the semiconductor device may be emitted to the outside through the second surface.

실시 예에 따른 반도체 소자 제조방법은, 기판 위에 제1 도전형 반사층, 활성층, 제2 도전형 반사층을 형성하는 단계; 상기 제2 도전형 반사층, 상기 활성층에 대한 메사 식각을 수행하고 서로 이격되어 배치된 복수의 발광구조물을 형성하는 단계; 상기 제1 도전형 반사층 위에 배치되며, 상기 복수의 발광구조물을 노출시키는 제1 전극을 형성하는 단계; 상기 제1 전극 위에 배치되며, 상기 복수의 발광구조물의 상부 면을 노출시키는 제1 절연층을 형성하는 단계; 상기 제1 절연층에 의하여 노출된 상기 복수의 발광구조물의 상부 면에 접촉되어 배치된 상부전극과, 상기 제1 절연층 위에 배치되며 상기 상부전극을 연결하는 연결전극을 포함하고, 상기 제1 절연층의 상부 면 일부 영역을 노출시키는 제1 개구부를 제공하는 제2 전극을 형성하는 단계; 상기 제2 전극 위에 배치되며, 상기 제1 개구부가 제공된 영역에 형성되어 상기 제1 전극의 상부 면 일부 영역을 노출시키며 상기 활성층의 면적에 비해 더 작은 면적을 갖는 제2 개구부와, 상기 제2 전극의 상부 면 일부 영역을 노출시키며 상기 활성층의 면적에 비해 더 작은 면적을 갖는 제3 개구부를 제공하는 제2 절연층을 형성하는 단계; 상기 제2 개구부 위에 배치되어 상기 제1 전극과 전기적으로 연결되는 제1 본딩패드와, 상기 제3 개구부 위에 배치되어 상기 제2 전극과 전기적으로 연결되는 제2 본딩패드를 형성하는 단계; 를 포함할 수 있다.A method of manufacturing a semiconductor device according to an embodiment includes forming a first conductive type reflective layer, an active layer, and a second conductive type reflective layer on a substrate; Performing mesa etching on the second conductive type reflective layer and the active layer, and forming a plurality of light emitting structures spaced apart from each other; Forming a first electrode disposed on the first conductive type reflective layer and exposing the plurality of light emitting structures; Forming a first insulating layer disposed on the first electrode and exposing an upper surface of the plurality of light emitting structures; An upper electrode disposed in contact with an upper surface of the plurality of light emitting structures exposed by the first insulating layer, and a connection electrode disposed on the first insulating layer and connecting the upper electrode, the first insulation Forming a second electrode providing a first opening exposing a portion of the upper surface of the layer; A second opening disposed on the second electrode and formed in an area provided with the first opening to expose a partial area of an upper surface of the first electrode and having an area smaller than that of the active layer, and the second electrode Forming a second insulating layer exposing a portion of the upper surface of the layer and providing a third opening having an area smaller than that of the active layer; Forming a first bonding pad disposed over the second opening and electrically connected to the first electrode, and a second bonding pad disposed over the third opening and electrically connected to the second electrode; It may include.

실시 예에 따른 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치에 의하면, 우수한 방열 특성을 제공할 수 있는 장점이 있다.According to the semiconductor device and its manufacturing method, the semiconductor device package, and the object detection device according to the embodiment, there is an advantage of providing excellent heat dissipation characteristics.

실시 예에 따른 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치에 의하면, 광 추출 효율을 높이고 고출력의 빛을 제공할 수 있는 장점이 있다.According to the semiconductor device and the manufacturing method thereof, the semiconductor device package, and the object detection device according to the embodiment, there is an advantage of improving light extraction efficiency and providing high-output light.

실시 예에 따른 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치에 의하면, 전력 변환 효율을 향상시킬 수 있는 장점이 있다According to the semiconductor device and its manufacturing method, a semiconductor device package, and an object detection device according to an embodiment, there is an advantage of improving power conversion efficiency.

실시 예에 따른 반도체 소자 및 그 제조방법, 반도체 소자 패키지, 객체 검출 장치에 의하면, 제조 단가를 줄이고 신뢰성을 향상시킬 수 있는 장점이 있다.According to the semiconductor device and its manufacturing method, a semiconductor device package, and an object detection device according to an embodiment, there is an advantage of reducing manufacturing cost and improving reliability.

도 1은 본 발명의 실시 예에 따른 반도체 소자를 나타낸 도면이다.
도 2는 도 1에 도시된 반도체 소자의 A 영역을 나타낸 도면이다.
도 3은 도 2에 도시된 반도체 소자의 A-A 선에 따른 단면도이다.
도 4는 도 1에 도시된 반도체 소자의 B 영역을 나타낸 도면이다.
도 5는 도 4에 도시된 반도체 소자의 B-B 선에 따른 단면도이다.
도 6은 본 발명의 실시 예에 따른 반도체 소자에 있어서 본딩패드와 전극 간의 접촉 영역을 설명하는 도면이다.
도 7은 종래 반도체 소자의 예를 나타낸 도면이다.
도 8은 도 7에 도시된 반도체 소자의 발광 특성을 설명하는 도면이다.
도 9a 내지 도 9c는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 발광구조물이 형성된 예를 나타낸 도면이다.
도 10a 내지 도 10c는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 제1 전극이 형성된 예를 나타낸 도면이다.
도 11a 내지 도 11c는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 제2 절연층이 형성된 예를 나타낸 도면이다.
도 12a 내지 도 12c는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 제2 전극이 형성된 예를 나타낸 도면이다.
도 13a 내지 도 13c는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 제3 절연층이 형성된 예를 나타낸 도면이다.
도 14a 내지 도 14c는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 제1 본딩패드와 제2 본딩패드가 형성된 예를 나타낸 도면이다.
도 15는 본 발명의 실시 예에 따른 반도체 소자 패키지를 나타낸 도면이다.
도 16은 본 발명의 실시 예에 따른 반도체 소자 패키지를 포함하는 자동 초점 장치가 적용된 이동 단말기의 사시도이다.
1 is a diagram illustrating a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating a region A of the semiconductor device shown in FIG. 1.
3 is a cross-sectional view taken along line AA of the semiconductor device shown in FIG. 2.
4 is a diagram illustrating a region B of the semiconductor device shown in FIG. 1.
5 is a cross-sectional view taken along line BB of the semiconductor device shown in FIG. 4.
6 is a diagram illustrating a contact area between a bonding pad and an electrode in a semiconductor device according to an exemplary embodiment of the present invention.
7 is a diagram showing an example of a conventional semiconductor device.
FIG. 8 is a diagram illustrating light emission characteristics of the semiconductor device shown in FIG. 7.
9A to 9C are views showing an example in which a light emitting structure is formed in a method of manufacturing a semiconductor device according to an embodiment of the present invention.
10A to 10C are diagrams illustrating an example in which a first electrode is formed in a method of manufacturing a semiconductor device according to an exemplary embodiment of the present invention.
11A to 11C are views showing an example in which a second insulating layer is formed in a method of manufacturing a semiconductor device according to an exemplary embodiment of the present invention.
12A to 12C are diagrams illustrating an example in which a second electrode is formed in a method of manufacturing a semiconductor device according to an exemplary embodiment of the present invention.
13A to 13C are diagrams illustrating an example in which a third insulating layer is formed in a method of manufacturing a semiconductor device according to an exemplary embodiment of the present invention.
14A to 14C are views showing an example in which a first bonding pad and a second bonding pad are formed in a method of manufacturing a semiconductor device according to an exemplary embodiment of the present invention.
15 is a diagram illustrating a semiconductor device package according to an embodiment of the present invention.
16 is a perspective view of a mobile terminal to which an autofocus device including a semiconductor device package according to an exemplary embodiment is applied.

이하 실시 예를 첨부된 도면을 참조하여 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명하나 실시 예가 이에 한정되는 것은 아니다.Hereinafter, embodiments will be described with reference to the accompanying drawings. In the description of the embodiment, each layer (film), region, pattern, or structure is "on/over" or "under" of the substrate, each layer (film), region, pad, or patterns. In the case of being described as being formed in, "on/over" and "under" include both "directly" or "indirectly" formed. do. In addition, the criteria for the top/top or bottom of each layer will be described based on the drawings, but embodiments are not limited thereto.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 소자, 반도체 소자 제조방법, 반도체 소자 패키지, 반도체 소자 패키지를 포함하는 객체 검출 장치에 대해 상세히 설명하도록 한다.Hereinafter, a semiconductor device, a semiconductor device manufacturing method, a semiconductor device package, and an object detection apparatus including a semiconductor device package according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 실시 예에 따른 반도체 소자는 발광 다이오드 소자, 레이저 다이오드 소자를 포함하는 발광소자 중에서 선택될 수 있다. 예로서, 실시 예에 따른 반도체 소자는 수직 캐비티 표면 방출 레이저(VCSEL; Vertical Cavity Surface Emitting Laser) 반도체 소자일 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 상부 면에 수직한 방향으로 빔을 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 예를 들어 15도 내지 25도 정도의 빔 화각으로 빔을 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 원형의 빔을 방출하는 단일 발광 애퍼쳐(aperture) 또는 복수의 발광 애퍼쳐를 포함할 수 있다. 상기 발광 애퍼쳐는 예로서 수 마이크로 미터 내지 수십 마이크로 미터의 직경으로 제공될 수 있다.The semiconductor device according to an embodiment of the present invention may be selected from a light emitting diode device and a light emitting device including a laser diode device. As an example, the semiconductor device according to the embodiment may be a vertical cavity surface emitting laser (VCSEL) semiconductor device. A vertical cavity surface emission laser (VCSEL) semiconductor device may emit a beam in a direction perpendicular to an upper surface. The vertical cavity surface emission laser (VCSEL) semiconductor device may emit a beam with a beam angle of view of, for example, about 15 degrees to 25 degrees. The vertical cavity surface emission laser (VCSEL) semiconductor device may include a single emission aperture or a plurality of emission apertures that emit a circular beam. The light emitting aperture may be provided with a diameter of several micrometers to tens of micrometers, for example.

그러면, 도 1 내지 도 5를 참조하여 본 발명의 실시 예에 따른 반도체 소자를 설명하기로 한다. Then, a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. 1 to 5.

도 1은 본 발명의 실시 예에 따른 반도체 소자를 나타낸 도면이고, 도 2는 도 1에 도시된 반도체 소자의 A 영역을 나타낸 도면이고, 도 3은 도 2에 도시된 반도체 소자의 A-A 선에 따른 단면도이고, 도 4는 도 1에 도시된 반도체 소자의 B 영역을 나타낸 도면이고, 도 5는 도 4에 도시된 반도체 소자의 B-B 선에 따른 단면도이다.1 is a view showing a semiconductor device according to an embodiment of the present invention, FIG. 2 is a view showing a region A of the semiconductor device shown in FIG. 1, and FIG. 3 is FIG. 4 is a cross-sectional view, and FIG. 4 is a view showing region B of the semiconductor device shown in FIG. 1, and FIG. 5 is a cross-sectional view taken along line BB of the semiconductor device shown in FIG.

한편, 이해를 돕기 위해, 도 1, 도 2, 도 4를 도시함에 있어, 하부에 위치된 구성요소들의 배치관계가 쉽게 파악될 수 있도록 상부에 배치된 제1 본딩패드(155)와 제2 본딩패드(165)는 투명으로 처리되었다. On the other hand, in order to facilitate understanding, in Fig. 1, Fig. 2 and Fig. 4, the first bonding pad 155 and the second bonding disposed on the upper part so that the arrangement relationship of the components located at the lower part can be easily grasped. The pad 165 was treated as transparent.

본 발명의 실시 예에 따른 반도체 소자(200)는, 도 1 내지 도 5에 도시된 바와 같이, 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …), 제1 전극(150), 제2 전극(160), 제1 본딩패드(155), 제2 본딩패드(165)를 포함할 수 있다.The semiconductor device 200 according to an exemplary embodiment of the present invention includes a plurality of light emitting structures P11, P12, P13, P21, P22, P23, ..., and a first electrode 150 as shown in FIGS. 1 to 5. ), a second electrode 160, a first bonding pad 155, and a second bonding pad 165.

실시 예에 따른 반도체 소자(200)는 수직 캐비티 표면 방출 레이저(VCSEL)일 수 있으며, 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)에서 생성된 빛을 예를 들어 15도 내지 25도 정도의 빔 화각으로 방출할 수 있다. 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)은 상기 제1 본딩패드(155) 아래에 배치된 제1 복수의 발광구조물(P11, P12, P13, …)과 상기 제2 본딩패드(165) 아래에 배치된 제2 복수의 발광구조물(P21, P22, P23, …)을 포함할 수 있다. The semiconductor device 200 according to the embodiment may be a vertical cavity surface emission laser (VCSEL), and light generated from a plurality of light emitting structures P11, P12, P13, P21, P22, P23, ... It can emit at a beam angle of view of about 25 degrees to 25 degrees. The plurality of light emitting structures (P11, P12, P13, P21, P22, P23, …) include a first plurality of light emitting structures (P11, P12, P13, ...) disposed under the first bonding pad 155 and the A plurality of second light emitting structures P21, P22, P23, ... disposed under the second bonding pad 165 may be included.

상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …) 각각은 제1 도전형 반사층, 활성층, 제2 도전형 반사층을 포함할 수 있다. 예로서, 상기 반사층은 DBR(Distributed Bragg Reflector)층으로 제공될 수 있다. 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …) 각각은 유사한 구조로 형성될 수 있으며, 도 3 및 도 5에 도시된 단면도를 참조하여 실시 예에 따른 반도체 소자(200)의 적층 구조를 설명한다.Each of the plurality of light emitting structures P11, P12, P13, P21, P22, P23, ... may include a first conductive type reflective layer, an active layer, and a second conductive type reflective layer. For example, the reflective layer may be provided as a Distributed Bragg Reflector (DBR) layer. Each of the plurality of light emitting structures P11, P12, P13, P21, P22, P23, ... may be formed in a similar structure, and the semiconductor device 200 according to the embodiment may be described with reference to the cross-sectional views shown in FIGS. 3 and 5. ) To explain the stacked structure.

실시 예에 따른 반도체 소자(200)는, 도 1 내지 도 5에 도시된 바와 같이, 제1 영역에 배치된 제1 본딩패드(155)와 제2 영역에 배치된 제2 본딩패드(165)를 포함할 수 있다. 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)는 서로 이격되어 배치될 수 있다.The semiconductor device 200 according to the embodiment includes a first bonding pad 155 disposed in a first area and a second bonding pad 165 disposed in a second area, as shown in FIGS. 1 to 5. Can include. The first bonding pad 155 and the second bonding pad 165 may be disposed to be spaced apart from each other.

또한, 실시 예에 따른 반도체 소자(200)는, 도 1 내지 도 3에 도시된 바와 같이, 상기 제1 영역에 배치된 제1 복수의 발광구조물(P11, P12, P13, …)을 포함할 수 있다. 상기 제1 복수의 발광구조물(P11, P12, P13, …)은 상기 제1 본딩패드(155) 아래에 배치될 수 있다. 상기 제1 복수의 발광구조물(P11, P12, P13, …)은 서로 이격되어 배치될 수 있다.In addition, the semiconductor device 200 according to the embodiment may include a plurality of first light emitting structures P11, P12, P13,… disposed in the first region, as shown in FIGS. 1 to 3. have. The first plurality of light emitting structures P11, P12, P13, ... may be disposed under the first bonding pad 155. The first plurality of light emitting structures P11, P12, P13, ... may be disposed to be spaced apart from each other.

상기 제1 복수의 발광구조물(P11, P12, P13, …)은 제1 도전형 반사층, 제1 도전형 반사층 위에 배치된 활성층, 활성층 위에 배치된 제2 도전형 반사층을 각각 포함할 수 있다. The first plurality of light emitting structures P11, P12, P13, ... may each include a first conductive type reflective layer, an active layer disposed on the first conductive type reflective layer, and a second conductive type reflective layer disposed on the active layer.

상기 제1 복수의 발광구조물(P11, P12, P13, P14, …)의 제1 도전형 반사층은 하부 반사층으로 지칭될 수 있다. 또한, 상기 제1 복수의 발광구조물(P11, P12, P13, …)의 제2 도전형 반사층은 상부 반사층으로 지칭될 수 있다.The first conductive type reflective layer of the first plurality of light emitting structures P11, P12, P13, P14, ... may be referred to as a lower reflective layer. In addition, the second conductive type reflective layer of the first plurality of light emitting structures P11, P12, P13, ... may be referred to as an upper reflective layer.

이때, 상기 제1 복수의 발광구조물(P11, P12, P13, …)을 이루는 제1 도전형 반사층들은 서로 전기적으로 연결될 수 있다. 또한, 상기 제1 복수의 발광구조물(P11, P12, P13, …)을 이루는 제1 도전형 반사층들은 서로 물리적으로 연결되어 제공될 수 있다. In this case, the first conductive type reflective layers constituting the plurality of first light emitting structures P11, P12, P13, ... may be electrically connected to each other. In addition, the first conductive type reflective layers constituting the plurality of first light emitting structures P11, P12, P13, ... may be physically connected to each other to be provided.

상기 제1 복수의 발광구조물(P11, P12, P13, …)을 이루는 활성층들은 서로 이격되어 배치될 수 있다. Active layers constituting the first plurality of light emitting structures P11, P12, P13, ... may be disposed to be spaced apart from each other.

상기 제1 복수의 발광구조물(P11, P12, P13, …)을 이루는 제2 도전형 반사층들은 서로 이격되어 배치될 수 있다. 또한, 상기 제1 복수의 발광구조물(P11, P12, P13, …)을 이루는 제2 도전형 반사층들은 서로 전기적으로 연결될 수 있다.The second conductive type reflective layers forming the first plurality of light emitting structures P11, P12, P13, ... may be disposed to be spaced apart from each other. In addition, the second conductive type reflective layers forming the first plurality of light emitting structures P11, P12, P13, ... may be electrically connected to each other.

또한, 실시 예에 따른 반도체 소자(200)는, 도 1, 도 4, 도 5에 도시된 바와 같이, 상기 제2 영역에 배치된 제2 복수의 발광구조물(P21, P22, P23, …)을 포함할 수 있다. 상기 제2 복수의 발광구조물(P21, P22, P23, …)은 상기 제2 본딩패드(165) 아래에 배치될 수 있다. 상기 제2 복수의 발광구조물(P21, P22, P23, …)은 서로 이격되어 배치될 수 있다.In addition, the semiconductor device 200 according to the embodiment includes a plurality of second light emitting structures P21, P22, P23, ... disposed in the second region, as shown in FIGS. 1, 4, and 5. Can include. The second plurality of light emitting structures P21, P22, P23, ... may be disposed under the second bonding pad 165. The second plurality of light emitting structures P21, P22, P23, ... may be disposed to be spaced apart from each other.

상기 제2 복수의 발광구조물(P21, P22, P23, …)은 제1 도전형 반사층, 제1 도전형 반사층 위에 배치된 활성층, 활성층 위에 배치된 제2 도전형 반사층을 각각 포함할 수 있다. The second plurality of light emitting structures P21, P22, P23, ... may each include a first conductive type reflective layer, an active layer disposed on the first conductive type reflective layer, and a second conductive type reflective layer disposed on the active layer.

상기 제2 복수의 발광구조물(P21, P22, P23, …)의 제1 도전형 반사층은 하부 반사층으로 지칭될 수 있다. 또한, 상기 제2 복수의 발광구조물(P21, P22, P23, …)의 제2 도전형 반사층은 상부 반사층으로 지칭될 수 있다.The first conductive type reflective layer of the second plurality of light emitting structures P21, P22, P23, ... may be referred to as a lower reflective layer. In addition, the second conductive type reflective layer of the plurality of second light emitting structures P21, P22, P23, ... may be referred to as an upper reflective layer.

이때, 상기 제2 복수의 발광구조물(P21, P22, P23, …)을 이루는 제1 도전형 반사층들은 서로 전기적으로 연결될 수 있다. 또한, 상기 제2 복수의 발광구조물(P21, P22, P23, …)을 이루는 제1 도전형 반사층들은 서로 물리적으로 연결되어 제공될 수 있다. In this case, the first conductive type reflective layers forming the second plurality of light emitting structures P21, P22, P23, ... may be electrically connected to each other. In addition, the first conductive type reflective layers constituting the plurality of second light emitting structures P21, P22, P23, ... may be physically connected to each other to be provided.

또한, 상기 제2 복수의 발광구조물(P21, P22, P23, …)을 이루는 제1 도전형 반사층들은 상기 제1 복수의 발광구조물(P11, P12, P13, …)을 이루는 제1 도전형 반사층들과 전기적으로 연결될 수 있다. 상기 제2 복수의 발광구조물(P21, P22, P23, …)을 이루는 제1 도전형 반사층들은 상기 제1 복수의 발광구조물(P11, P12, P13, …)을 이루는 제1 도전형 반사층들과 서로 물리적으로 연결되어 제공될 수 있다.In addition, the first conductive type reflective layers constituting the second plurality of light emitting structures P21, P22, P23, ... are first conductive type reflective layers constituting the first plurality of light emitting structures P11, P12, P13, ... And can be electrically connected. The first conductive type reflective layers constituting the second plurality of light emitting structures (P21, P22, P23, ...) are mutually formed with the first conductive type reflective layers constituting the first plurality of light emitting structures (P11, P12, P13, ...). It can be physically connected and provided.

상기 제2 복수의 발광구조물(P21, P22, P23, …)을 이루는 활성층들은 서로 이격되어 배치될 수 있다. 또한, 상기 제2 복수의 발광구조물(P21, P22, P23, …)을 이루는 활성층들은 상기 제1 복수의 발광구조물(P11, P12, P13, …)을 이루는 활성층들과 서로 이격되어 배치될 수 있다.The active layers constituting the second plurality of light emitting structures P21, P22, P23, ... may be disposed to be spaced apart from each other. In addition, the active layers constituting the second plurality of light-emitting structures P21, P22, P23, ... may be disposed to be spaced apart from the active layers constituting the first plurality of light-emitting structures P11, P12, P13, ... .

상기 제2 복수의 발광구조물(P21, P22, P23, …)을 이루는 제2 도전형 반사층들은 서로 이격되어 배치될 수 있다. 또한, 상기 제2 복수의 발광구조물(P21, P22, P23, …)을 이루는 제2 도전형 반사층들은 서로 전기적으로 연결될 수 있다. The second conductive type reflective layers forming the second plurality of light emitting structures P21, P22, P23, ... may be disposed to be spaced apart from each other. In addition, the second conductive type reflective layers constituting the plurality of second light emitting structures P21, P22, P23, ... may be electrically connected to each other.

또한, 상기 제2 복수의 발광구조물(P21, P22, P23, …)을 이루는 제2 도전형 반사층들은 상기 제1 복수의 발광구조물(P11, P12, P13, …)을 이루는 제2 도전형 반사층들과 서로 이격되어 배치될 수 있다. 상기 제2 복수의 발광구조물(P21, P22, P23, …)을 이루는 제2 도전형 반사층들은 상기 제1 복수의 발광구조물(P11, P12, P13, …)을 이루는 제2 도전형 반사층들과 서로 전기적으로 연결될 수 있다.In addition, the second conductive type reflective layers constituting the second plurality of light emitting structures P21, P22, P23, ... are second conductive type reflective layers constituting the first plurality of light emitting structures P11, P12, P13, ... And can be arranged spaced apart from each other. The second conductive type reflective layers constituting the second plurality of light emitting structures P21, P22, P23, ... are mutually formed with the second conductive type reflective layers constituting the first plurality of light emitting structures P11, P12, P13, ... Can be electrically connected.

상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)는 서로 이격되어 배치될 수 있다. 상기 제1 본딩패드(155)는 상기 제1 전극(150)에 전기적으로 연결될 수 있다. 상기 제1 본딩패드(155) 아래에 상기 제1 전극(150)이 배치될 수 있다. The first bonding pad 155 and the second bonding pad 165 may be disposed to be spaced apart from each other. The first bonding pad 155 may be electrically connected to the first electrode 150. The first electrode 150 may be disposed under the first bonding pad 155.

예로서, 상기 제1 본딩패드(155)의 하부 면이 상기 제1 전극(150)의 상부 면에 직접 접촉되어 배치될 수 있다. 상기 제1 전극(150)은 상기 제1 복수의 발광구조물(P11, P12, P13, …)의 제1 도전형 반사층에 전기적으로 연결될 수 있다. 또한, 상기 제1 전극(150)은 상기 제2 복수의 발광구조물(P21, P22, P23, …)의 제1 도전형 반사층에 전기적으로 연결될 수 있다.For example, the lower surface of the first bonding pad 155 may be disposed in direct contact with the upper surface of the first electrode 150. The first electrode 150 may be electrically connected to a first conductive type reflective layer of the first plurality of light emitting structures P11, P12, P13, …. In addition, the first electrode 150 may be electrically connected to a first conductivity type reflective layer of the second plurality of light emitting structures P21, P22, P23, ...).

상기 제2 본딩패드(165)는 상기 제2 전극(160)에 전기적으로 연결될 수 있다. 상기 제2 본딩패드(165) 아래에 상기 제2 전극(160)이 배치될 수 있다. The second bonding pad 165 may be electrically connected to the second electrode 160. The second electrode 160 may be disposed under the second bonding pad 165.

예로서, 상기 제2 본딩패드(165)의 하부 면이 상기 제2 전극(160)의 상부 면에 직접 접촉되어 배치될 수 있다. 상기 제2 전극(160)은 상기 제2 복수의 발광구조물(P21, P22, P23, …)의 제2 도전형 반사층에 전기적으로 연결될 수 있다. 또한, 상기 제2 전극(160)은 상기 제1 복수의 발광구조물(P11, P12, P13, …)의 제2 도전형 반사층에 전기적으로 연결될 수 있다.For example, the lower surface of the second bonding pad 165 may be disposed in direct contact with the upper surface of the second electrode 160. The second electrode 160 may be electrically connected to a second conductive type reflective layer of the second plurality of light emitting structures P21, P22, P23, .... In addition, the second electrode 160 may be electrically connected to the second conductive type reflective layer of the first plurality of light emitting structures P11, P12, P13, ....

실시 예에 의하면, 상기 제1 전극(150)은 상기 제1 본딩패드(155) 아래와 상기 제2 본딩패드(165) 아래에 모두 배치될 수 있다. 상기 제1 전극(150)은 상기 제1 본딩패드(155)가 배치된 영역에서 상기 제1 본딩패드(155)와 전기적으로 연결될 수 있다. 상기 제1 전극(150)은 상기 제2 본딩패드(165)와 전기적으로 절연될 수 있다.According to an embodiment, the first electrode 150 may be disposed both under the first bonding pad 155 and under the second bonding pad 165. The first electrode 150 may be electrically connected to the first bonding pad 155 in a region where the first bonding pad 155 is disposed. The first electrode 150 may be electrically insulated from the second bonding pad 165.

또한, 상기 제2 전극(160)은 상기 제1 본딩패드(155) 아래와 상기 제2 본딩패드(165) 아래에 모두 배치될 수 있다. 상기 제2 전극(160)은 상기 제2 본딩패드(165)가 배치된 영역에서 상기 제2 본딩패드(165)와 전기적으로 연결될 수 있다. 상기 제2 전극(160)은 상기 제1 본딩패드(155)와 전기적으로 절연될 수 있다.In addition, the second electrode 160 may be disposed both under the first bonding pad 155 and under the second bonding pad 165. The second electrode 160 may be electrically connected to the second bonding pad 165 in a region where the second bonding pad 165 is disposed. The second electrode 160 may be electrically insulated from the first bonding pad 155.

상기 제1 전극(150)과 상기 제1 본딩패드(155) 간의 전기적 연결관계 및 상기 제2 전극(160)과 상기 제2 본딩패드(165) 간의 전기적 연결관계는 뒤에서 더 설명하기로 한다.The electrical connection relationship between the first electrode 150 and the first bonding pad 155 and the electrical connection relationship between the second electrode 160 and the second bonding pad 165 will be described later.

그러면, 도 2 및 도 3을 참조하여, 상기 제1 본딩패드(155) 아래에 배치된 제1 발광구조물(P11)을 기준으로 실시 예에 따른 반도체 소자(200)의 구조를 더 살펴 보기로 한다. 도 3은 도 2에 도시된 실시 예에 따른 반도체 소자(200)의 A-A 선에 따른 단면도이다. Then, with reference to FIGS. 2 and 3, the structure of the semiconductor device 200 according to the embodiment will be further described based on the first light emitting structure P11 disposed under the first bonding pad 155. . 3 is a cross-sectional view taken along line A-A of the semiconductor device 200 according to the embodiment illustrated in FIG. 2.

실시 예에 따른 반도체 소자(200)는, 도 2 및 도 3에 도시된 바와 같이, 상기 제1 본딩패드(155) 아래에 배치된 제1 발광구조물(P11)을 포함할 수 있다. The semiconductor device 200 according to the embodiment may include a first light emitting structure P11 disposed under the first bonding pad 155 as shown in FIGS. 2 and 3.

상기 제1 발광구조물(P11)은 제1 도전형의 제1 반사층(110a), 제2 도전형의 제2 반사층(120a), 제1 활성층(115a)을 포함할 수 있다. 상기 제1 활성층(115a)은 상기 제1 반사층(110a)과 상기 제2 반사층(120a) 사이에 배치될 수 있다. 예로서, 상기 제1 활성층(115a)이 상기 제1 반사층(110a) 위에 배치되고, 상기 제2 반사층(120a)이 상기 제1 활성층(115a) 위에 배치될 수 있다. 상기 제1 발광구조물(P11)은 상기 제1 활성층(115a)과 상기 제2 반사층(120a) 사이에 배치된 제1 애퍼쳐층(117a)을 더 포함할 수 있다.The first light emitting structure P11 may include a first reflective layer 110a of a first conductivity type, a second reflective layer 120a of a second conductivity type, and a first active layer 115a. The first active layer 115a may be disposed between the first reflective layer 110a and the second reflective layer 120a. For example, the first active layer 115a may be disposed on the first reflective layer 110a, and the second reflective layer 120a may be disposed on the first active layer 115a. The first light emitting structure P11 may further include a first aperture layer 117a disposed between the first active layer 115a and the second reflective layer 120a.

또한, 상기 제1 발광구조물(P11)의 상기 제1 반사층(110a) 주변에 제1 도전형 반사층(113)이 배치될 수 있다. 상기 제1 도전형 반사층(113)은 상기 제1 발광구조물(P11)의 둘레에 배치될 수 있다. 예로서, 상기 제1 도전형 반사층(113)은 상기 제1 복수의 발광구조물(P11, P12, P13, …) 사이에 배치될 수 있다. In addition, a first conductive type reflective layer 113 may be disposed around the first reflective layer 110a of the first light emitting structure P11. The first conductivity type reflective layer 113 may be disposed around the first light emitting structure P11. For example, the first conductive type reflective layer 113 may be disposed between the first plurality of light emitting structures P11, P12, P13, ....

상기 제1 복수의 발광구조물(P11, P12, P13, …)의 하부 반사층은 상기 제1 도전형 반사층(113)에 의하여 물리적으로 연결될 수 있다. 예로서, 상기 제1 도전형 반사층(113)의 상부 면과 상기 제1 반사층(110a)의 상부 면이 동일 수평면에 배치될 수 있다. 상기 제1 도전형 반사층(113)의 상부 면과 상기 제1 복수의 발광구조물(P11, P12, P13, …)의 하부 반사층의 상부 면이 동일 수평면에 배치될 수 있다.The lower reflective layers of the first plurality of light emitting structures P11, P12, P13, ... may be physically connected by the first conductive type reflective layer 113. For example, an upper surface of the first conductive type reflective layer 113 and an upper surface of the first reflective layer 110a may be disposed on the same horizontal surface. The upper surface of the first conductivity type reflective layer 113 and the upper surface of the lower reflective layers of the first plurality of light emitting structures P11, P12, P13, ... may be disposed on the same horizontal plane.

다음으로, 도 4 및 도 5를 참조하여, 상기 제2 본딩패드(165) 아래에 배치된 제2 발광구조물(P21)을 기준으로 실시 예에 따른 반도체 소자(200)의 구조를 더 살펴 보기로 한다. 도 5는 도 4에 도시된 실시 예에 따른 반도체 소자(200)의 B-B 선에 따른 단면도이다.Next, referring to FIGS. 4 and 5, the structure of the semiconductor device 200 according to the embodiment will be further described based on the second light emitting structure P21 disposed under the second bonding pad 165. do. 5 is a cross-sectional view taken along line B-B of the semiconductor device 200 according to the embodiment illustrated in FIG. 4.

실시 예에 따른 반도체 소자(200)는, 도 4 및 도 5에 도시된 바와 같이, 상기 제2 본딩패드(165) 아래에 배치된 제2 발광구조물(P21)을 포함할 수 있다. The semiconductor device 200 according to the embodiment may include a second light emitting structure P21 disposed under the second bonding pad 165 as shown in FIGS. 4 and 5.

상기 제2 발광구조물(P21)은 제1 도전형의 제3 반사층(110b), 제2 도전형의 제4 반사층(120b), 제2 활성층(115b)을 포함할 수 있다. 상기 제2 활성층(115b)은 상기 제3 반사층(110b)과 상기 제4 반사층(120b) 사이에 배치될 수 있다. 예로서, 상기 제2 활성층(115b)이 상기 제3 반사층(110b) 위에 배치되고, 상기 제4 반사층(120b)이 상기 제2 활성층(115b) 위에 배치될 수 있다. 상기 제2 발광구조물(P21)은 상기 제2 활성층(115b)과 상기 제4 반사층(120b) 사이에 배치된 제2 애퍼쳐층(117b)을 더 포함할 수 있다.The second light emitting structure P21 may include a third reflective layer 110b of a first conductivity type, a fourth reflective layer 120b of a second conductivity type, and a second active layer 115b. The second active layer 115b may be disposed between the third reflective layer 110b and the fourth reflective layer 120b. For example, the second active layer 115b may be disposed on the third reflective layer 110b, and the fourth reflective layer 120b may be disposed on the second active layer 115b. The second light emitting structure P21 may further include a second aperture layer 117b disposed between the second active layer 115b and the fourth reflective layer 120b.

또한, 상기 제2 발광구조물(P21)의 상기 제3 반사층(110b) 주변에 제1 도전형 반사층(113)이 배치될 수 있다. 상기 제1 도전형 반사층(113)은 상기 제2 발광구조물(P21)의 둘레에 배치될 수 있다. 예로서, 상기 제1 도전형 반사층(113)은 상기 제2 복수의 발광구조물(P21, P22, P23, …) 사이에 배치될 수 있다. In addition, a first conductivity type reflective layer 113 may be disposed around the third reflective layer 110b of the second light emitting structure P21. The first conductivity type reflective layer 113 may be disposed around the second light emitting structure P21. For example, the first conductive type reflective layer 113 may be disposed between the second plurality of light emitting structures P21, P22, P23, ....

상기 제2 복수의 발광구조물(P21, P22, P23, …)의 하부 반사층은 상기 제1 도전형 반사층(113)에 의하여 물리적으로 연결될 수 있다. 예로서, 상기 제1 도전형 반사층(113)의 상부 면과 상기 제3 반사층(110b)의 상부 면이 동일 수평면에 배치될 수 있다. 상기 제1 도전형 반사층(113)의 상부 면과 상기 제2 복수의 발광구조물(P21, P22, P23, …)의 하부 반사층의 상부 면이 동일 수평면에 배치될 수 있다.The lower reflective layers of the second plurality of light emitting structures P21, P22, P23, ... may be physically connected by the first conductive type reflective layer 113. For example, an upper surface of the first conductive type reflective layer 113 and an upper surface of the third reflective layer 110b may be disposed on the same horizontal surface. An upper surface of the first conductive type reflective layer 113 and an upper surface of the lower reflective layer of the second plurality of light emitting structures P21, P22, P23, ... may be disposed on the same horizontal plane.

또한, 실시 예에 따른 반도체 소자(200)는, 도 3 및 도 5에 도시된 바와 같이, 제1 절연층(141)을 포함할 수 있다. In addition, the semiconductor device 200 according to the embodiment may include a first insulating layer 141 as illustrated in FIGS. 3 and 5.

상기 제1 절연층(141)은 도면의 복잡성을 해소하고 구조에 대한 이해를 돕기 위하여 도 1, 도 2, 도 4에는 도시되지 아니하였다. 한편, 다른 실시 예에 따른 반도체 소자(200)에 의하면 상기 제1 절연층(141)은 생략될 수도 있다.The first insulating layer 141 is not shown in FIGS. 1, 2, and 4 in order to reduce the complexity of the drawing and to aid understanding of the structure. Meanwhile, according to the semiconductor device 200 according to another embodiment, the first insulating layer 141 may be omitted.

상기 제1 절연층(141)은 상기 제1 발광구조물(P11)의 측면에 배치될 수 있다. 상기 제1 절연층(141)은 상기 제1 발광구조물(P11)의 측면 둘레를 감싸도록 배치될 수 있다. The first insulating layer 141 may be disposed on a side surface of the first light emitting structure P11. The first insulating layer 141 may be disposed to surround the circumference of a side surface of the first light emitting structure P11.

상기 제1 절연층(141)은 상기 제1 복수의 발광구조물(P11, P12, P13, …)의 상부 반사층의 측면에 배치될 수 있다. 상기 제1 절연층(141)은 상기 제1 복수의 발광구조물(P11, P12, P13, …)의 측면 둘레를 감싸도록 배치될 수 있다.The first insulating layer 141 may be disposed on a side surface of an upper reflective layer of the first plurality of light emitting structures P11, P12, P13, …. The first insulating layer 141 may be disposed to surround side surfaces of the first plurality of light emitting structures P11, P12, P13, ….

상기 제1 절연층(141)은 상기 제1 발광구조물(P11)의 상부 면을 노출시킬 수 있다. 상기 제1 절연층(141)은 상기 제1 발광구조물(P11)의 상기 제2 반사층(120a)의 상부 면을 노출시킬 수 있다. The first insulating layer 141 may expose an upper surface of the first light emitting structure P11. The first insulating layer 141 may expose an upper surface of the second reflective layer 120a of the first light emitting structure P11.

상기 제1 절연층(141)은 상기 제1 복수의 발광구조물(P11, P12, P13, …)의 상부 면을 노출시킬 수 있다. 상기 제1 절연층(141)은 상기 제1 복수의 발광구조물(P11, P12, P13, …)의 상부 반사층의 상부 면을 노출시킬 수 있다.The first insulating layer 141 may expose upper surfaces of the first plurality of light emitting structures P11, P12, P13, …. The first insulating layer 141 may expose an upper surface of the upper reflective layer of the first plurality of light emitting structures P11, P12, P13, ….

또한, 상기 제1 절연층(141)은 상기 제2 발광구조물(P21)의 측면에 배치될 수 있다. 상기 제1 절연층(141)은 상기 제2 발광구조물(P21)의 측면 둘레를 감싸도록 배치될 수 있다. In addition, the first insulating layer 141 may be disposed on a side surface of the second light emitting structure P21. The first insulating layer 141 may be disposed to surround a circumference of a side surface of the second light emitting structure P21.

상기 제1 절연층(141)은 상기 제2 복수의 발광구조물(P21, P22, P23, …)의 상부 반사층의 측면에 배치될 수 있다. 상기 제1 절연층(141)은 상기 제2 복수의 발광구조물(P21, P22, P23, …)의 측면 둘레를 감싸도록 배치될 수 있다.The first insulating layer 141 may be disposed on a side surface of an upper reflective layer of the second plurality of light emitting structures P21, P22, P23, …. The first insulating layer 141 may be disposed to surround side surfaces of the second plurality of light emitting structures P21, P22, P23, ....

상기 제1 절연층(141)은 상기 제2 발광구조물(P21)의 상부 면을 노출시킬 수 있다. 상기 제1 절연층(141)은 상기 제2 발광구조물(P21)의 상기 제4 반사층(120b)의 상부 면을 노출시킬 수 있다. The first insulating layer 141 may expose an upper surface of the second light emitting structure P21. The first insulating layer 141 may expose an upper surface of the fourth reflective layer 120b of the second light emitting structure P21.

상기 제1 절연층(141)은 상기 제2 복수의 발광구조물(P21, P22, P23, …)의 상부 면을 노출시킬 수 있다. 상기 제1 절연층(141)은 상기 제2 복수의 발광구조물(P21, P22, P23, …)의 상부 반사층의 상부 면을 노출시킬 수 있다.The first insulating layer 141 may expose upper surfaces of the second plurality of light emitting structures P21, P22, P23, .... The first insulating layer 141 may expose an upper surface of the upper reflective layer of the second plurality of light emitting structures P21, P22, P23, ....

또한, 실시 예에 따른 반도체 소자(200)는, 도 1 내지 도 5에 도시된 바와 같이, 제1 전극(150)을 포함할 수 있다. 상기 제1 전극(150)은 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …) 둘레에 배치될 수 있다. In addition, the semiconductor device 200 according to the embodiment may include a first electrode 150 as illustrated in FIGS. 1 to 5. The first electrode 150 may be disposed around the plurality of light emitting structures P11, P12, P13, P21, P22, P23, ...).

상기 제1 전극(150)은 상기 제1 복수의 발광구조물(P11, P12, P13, …) 둘레에 배치될 수 있다. 상기 제1 전극(150)은 상기 제1 복수의 발광구조물(P11, P12, P13, …)을 노출시키는 복수의 제1 개구부(h1)를 제공할 수 있다. 상기 복수의 제1 개구부(h1)에 의하여 상기 제1 복수의 발광구조물(P11, P12, P13, …)의 활성층과 상부 반사층이 노출될 수 있다.The first electrode 150 may be disposed around the first plurality of light emitting structures P11, P12, P13, .... The first electrode 150 may provide a plurality of first openings h1 exposing the first plurality of light emitting structures P11, P12, P13, .... The active layer and the upper reflective layer of the first plurality of light emitting structures P11, P12, P13, ... may be exposed through the plurality of first openings h1.

다른 표현으로서, 상기 제1 전극(150)은, 상기 제1 본딩패드(155) 아래에서, 상기 제1 복수의 발광구조물(P11, P12, P13, …)의 제2 도전형 반사층을 노출시키는 복수의 제1 개구부(h1)를 제공하고 상기 제1 복수의 발광구조물(P11, P12, P13, …)의 제1 도전형 반사층과 전기적으로 연결될 수 있다. As another expression, the first electrode 150 is a plurality of exposing the second conductive type reflective layer of the first plurality of light emitting structures P11, P12, P13, ... under the first bonding pad 155 The first opening h1 of may be provided and may be electrically connected to the first conductive type reflective layer of the first plurality of light emitting structures P11, P12, P13, ....

또한, 상기 제1 전극(150)은 상기 제2 복수의 발광구조물(P21, P22, P23, …) 둘레에 배치될 수 있다. 상기 제1 전극(150)은 상기 제2 복수의 발광구조물(P21, P22, P23, …)을 노출시키는 복수의 제2 개구부(h2)를 제공할 수 있다. 상기 복수의 제2 개구부(h2)에 의하여 상기 제2 복수의 발광구조물(P21, P22, P23, …)의 활성층과 상부 반사층이 노출될 수 있다.In addition, the first electrode 150 may be disposed around the second plurality of light emitting structures P21, P22, P23, .... The first electrode 150 may provide a plurality of second openings h2 exposing the second plurality of light emitting structures P21, P22, P23, .... The active layer and the upper reflective layer of the second plurality of light emitting structures P21, P22, P23, ... may be exposed through the plurality of second openings h2.

다른 표현으로서, 상기 제1 전극(150)은, 상기 제2 본딩패드(165) 아래에서, 상기 제2 복수의 발광구조물(P21, P22, P23, …)의 제2 도전형 반사층을 노출시키는 복수의 제2 개구부(h2)를 제공하고 제2 복수의 발광구조물(P21, P22, P23, …)의 제1 도전형 반사층과 전기적으로 연결될 수 있다.As another expression, the first electrode 150 is a plurality of exposing the second conductive type reflective layer of the second plurality of light emitting structures P21, P22, P23, ... under the second bonding pad 165 A second opening h2 of may be provided and may be electrically connected to the first conductive type reflective layer of the second plurality of light emitting structures P21, P22, P23, ....

상기 제1 전극(150)은 상기 제1 도전형 반사층(113) 위에 배치될 수 있다. 상기 제1 전극(150)은 상기 제1 발광구조물(P11)의 상기 제1 반사층(110a)과 전기적으로 연결될 수 있다. 상기 제1 전극(150)은 상기 제2 발광구조물(P21)의 상기 제3 반사층(110b)과 전기적으로 연결될 수 있다. The first electrode 150 may be disposed on the first conductive type reflective layer 113. The first electrode 150 may be electrically connected to the first reflective layer 110a of the first light emitting structure P11. The first electrode 150 may be electrically connected to the third reflective layer 110b of the second light emitting structure P21.

실시 예에 따른 반도체 소자(200)는, 도 1 내지 도 5에 도시된 바와 같이, 제2 전극(160)을 포함할 수 있다. 상기 제2 전극(160)은 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …) 위에 배치될 수 있다. 상기 제2 전극(160)은 상기 제1 본딩패드(155) 아래와 상기 제2 본딩패드(165) 아래에 배치될 수 있다.The semiconductor device 200 according to the embodiment may include a second electrode 160 as illustrated in FIGS. 1 to 5. The second electrode 160 may be disposed on the plurality of light emitting structures P11, P12, P13, P21, P22, P23, ...). The second electrode 160 may be disposed under the first bonding pad 155 and under the second bonding pad 165.

상기 제2 전극(160)은, 도 2 및 도 3에 도시된 바와 같이, 상기 제1 복수의 발광구조물(P11, P12, P13, …) 위에 배치될 수 있다. 상기 제2 전극(160)은 상기 제1 복수의 발광구조물(P11, P12, P13, …)의 상부 반사층 위에 배치될 수 있다. 상기 제2 전극(160)은 상기 제1 전극(150) 위에 배치될 수 있다.The second electrode 160 may be disposed on the first plurality of light emitting structures P11, P12, P13, ..., as shown in FIGS. 2 and 3. The second electrode 160 may be disposed on the upper reflective layer of the first plurality of light emitting structures P11, P12, P13, …. The second electrode 160 may be disposed on the first electrode 150.

상기 제2 전극(160)은 상기 제1 발광구조물(P11)의 제2 반사층(120a)과 전기적으로 연결될 수 있다. 상기 제2 전극(160)은 상부전극(160a)과 연결전극(160b)을 포함할 수 있다. The second electrode 160 may be electrically connected to the second reflective layer 120a of the first light emitting structure P11. The second electrode 160 may include an upper electrode 160a and a connection electrode 160b.

상기 상부전극(160a)은 상기 제1 복수의 발광구조물(P11, P12, P13, …)의 상부 반사층의 상부 면에 접촉되어 배치될 수 있다. 상기 연결전극(160b)은 상기 제1 복수의 발광구조물(P11, P12, P13, …)의 측면 및 주변에 배치되어 상기 상부전극(160a)과 전기적으로 연결될 수 있다. 상기 연결전극(160b)은 상기 제1 복수의 발광구조물(P11, P12, P13, …) 위에 배치된 상기 상부전극(160a)을 전기적으로 연결할 수 있다.The upper electrode 160a may be disposed in contact with an upper surface of an upper reflective layer of the first plurality of light emitting structures P11, P12, P13, .... The connection electrode 160b may be disposed on side surfaces and peripheries of the first plurality of light emitting structures P11, P12, P13, ... and electrically connected to the upper electrode 160a. The connection electrode 160b may electrically connect the upper electrode 160a disposed on the first plurality of light emitting structures P11, P12, P13, ....

상기 제2 전극(160)은 상기 제1 발광구조물(P11)의 제1 활성층(115a) 주변에 배치된 상기 제1 전극(150)을 노출시키는 제3 개구부(h3)를 제공할 수 있다. 상기 제3 개구부(h3)를 통하여 상기 제1 전극(150)의 상부 면이 노출될 수 있다.The second electrode 160 may provide a third opening h3 exposing the first electrode 150 disposed around the first active layer 115a of the first light emitting structure P11. The upper surface of the first electrode 150 may be exposed through the third opening h3.

상기 제2 전극(160)은 상기 제1 발광구조물(P11)의 측면에 배치될 수 있다. 상기 제2 전극(160)은 상기 제1 발광구조물(P11)의 상부 면 위에 배치될 수 있다. 상기 제2 전극(160)의 상기 상부전극(160a)은 상기 제1 발광구조물(P11)의 상기 제2 반사층(120a) 위에 배치될 수 있다. 상기 제2 전극(160)의 상기 상부전극(160a)은 상기 제2 반사층(120a)의 상부 면에 직접 접촉되어 배치될 수 있다.The second electrode 160 may be disposed on a side surface of the first light emitting structure P11. The second electrode 160 may be disposed on an upper surface of the first light emitting structure P11. The upper electrode 160a of the second electrode 160 may be disposed on the second reflective layer 120a of the first light emitting structure P11. The upper electrode 160a of the second electrode 160 may be disposed in direct contact with the upper surface of the second reflective layer 120a.

또한, 상기 제2 전극(160)은, 도 4 및 도 5에 도시된 바와 같이, 상기 제2 복수의 발광구조물(P21, P22, P23, …) 위에 배치될 수 있다. 상기 제2 전극(160)은 상기 제2 복수의 발광구조물(P21, P22, P23, …)의 상부 반사층 위에 배치될 수 있다. 상기 제2 전극(160)은 상기 제1 전극(150) 위에 배치될 수 있다.In addition, the second electrode 160 may be disposed on the second plurality of light emitting structures P21, P22, P23, ..., as shown in FIGS. 4 and 5. The second electrode 160 may be disposed on the upper reflective layer of the second plurality of light emitting structures P21, P22, P23, .... The second electrode 160 may be disposed on the first electrode 150.

상기 제2 전극(160)은 상기 제2 발광구조물(P21)의 제4 반사층(120b)과 전기적으로 연결될 수 있다. 상기 제2 전극(160)은 상부전극(160a)과 연결전극(160b)을 포함할 수 있다. The second electrode 160 may be electrically connected to the fourth reflective layer 120b of the second light emitting structure P21. The second electrode 160 may include an upper electrode 160a and a connection electrode 160b.

상기 상부전극(160a)은 상기 제2 복수의 발광구조물(P21, P22, P23, …)의 상부 반사층의 상부 면에 접촉되어 배치될 수 있다. 상기 연결전극(160b)은 상기 제2 복수의 발광구조물(P21, P22, P23, …)의 측면 및 주변에 배치되어 상기 상부전극(160a)과 전기적으로 연결될 수 있다. 상기 연결전극(160b)은 상기 제2 복수의 발광구조물(P21, P22, P23, …) 위에 배치된 상기 상부전극(160a)을 전기적으로 연결할 수 있다.The upper electrode 160a may be disposed in contact with an upper surface of an upper reflective layer of the second plurality of light emitting structures P21, P22, P23, .... The connection electrode 160b may be disposed on side surfaces and peripheries of the second plurality of light emitting structures P21, P22, P23, ... and electrically connected to the upper electrode 160a. The connection electrode 160b may electrically connect the upper electrode 160a disposed on the second plurality of light emitting structures P21, P22, P23, ….

상기 제2 전극(160)은 상기 제2 발광구조물(P21)의 측면에 배치될 수 있다. 상기 제2 전극(160)은 상기 제2 발광구조물(P21)의 상부 면 위에 배치될 수 있다. 상기 제2 전극(160)의 상기 상부전극(160a)은 상기 제2 발광구조물(P21)의 상기 제4 반사층(120b) 위에 배치될 수 있다. 상기 제2 전극(160)의 상기 상부전극(160a)은 상기 제4 반사층(120b)의 상부 면에 직접 접촉되어 배치될 수 있다.The second electrode 160 may be disposed on a side surface of the second light emitting structure P21. The second electrode 160 may be disposed on an upper surface of the second light emitting structure P21. The upper electrode 160a of the second electrode 160 may be disposed on the fourth reflective layer 120b of the second light emitting structure P21. The upper electrode 160a of the second electrode 160 may be disposed in direct contact with the upper surface of the fourth reflective layer 120b.

실시 예에 따른 반도체 소자(200)는, 도 2 내지 도 5에 도시된 바와 같이, 제2 절연층(142)을 포함할 수 있다.The semiconductor device 200 according to the embodiment may include a second insulating layer 142 as shown in FIGS. 2 to 5.

상기 제2 절연층(142)은 상기 제1 전극(150)과 상기 제2 전극(160) 사이에 배치될 수 있다. 상기 제2 절연층(142)은 상기 제1 전극(150)의 상부 면과 상기 제2 전극(160)의 하부 면 사이에 배치될 수 있다. 상기 제2 절연층(142)은 상기 제1 전극(150)과 상기 제2 전극(160)을 전기적으로 절연시킬 수 있다.The second insulating layer 142 may be disposed between the first electrode 150 and the second electrode 160. The second insulating layer 142 may be disposed between an upper surface of the first electrode 150 and a lower surface of the second electrode 160. The second insulating layer 142 may electrically insulate the first electrode 150 and the second electrode 160.

상기 제2 절연층(142)은 상기 제1 본딩패드(155) 아래에서 상기 제1 복수의 발광구조물(P11, P12, P13, …)의 상부 면을 노출시키는 복수의 개구부를 제공할 수 있다. 상기 제2 절연층(142)은 상기 제1 본딩패드(155) 아래에서 상기 제1 복수의 발광구조물(P11, P12, P13, …)의 제2 도전형 반사층과 상기 제2 전극(160)이 전기적으로 연결된 복수의 개구부를 제공할 수 있다. The second insulating layer 142 may provide a plurality of openings under the first bonding pad 155 to expose upper surfaces of the first plurality of light emitting structures P11, P12, P13, .... The second insulating layer 142 includes a second conductive type reflective layer of the first plurality of light emitting structures P11, P12, P13, ... and the second electrode 160 under the first bonding pad 155. A plurality of electrically connected openings may be provided.

또한, 상기 제2 절연층(142)은 상기 제1 본딩패드(155) 아래에서 상기 제1 복수의 발광구조물(P11, P12, P13, …) 주변에 배치된 상기 제1 전극(150)의 상부 면을 노출시키는 복수의 개구부를 제공할 수 있다. 상기 제2 절연층(142)은 상기 제1 본딩패드(155) 아래에서 상기 제1 복수의 발광구조물(P11, P12, P13, …)의 제1 도전형 반사층과 상기 제1 본딩패드(155)가 전기적으로 연결된 복수의 개구부를 제공할 수 있다.In addition, the second insulating layer 142 is an upper portion of the first electrode 150 disposed around the first plurality of light emitting structures P11, P12, P13, ... under the first bonding pad 155 It is possible to provide a plurality of openings exposing the surface. The second insulating layer 142 includes a first conductive type reflective layer of the first plurality of light emitting structures P11, P12, P13, ... and the first bonding pad 155 under the first bonding pad 155 May provide a plurality of openings electrically connected.

상기 제2 절연층(142)은 상기 제2 본딩패드(165) 아래에서 상기 제2 복수의 발광구조물(P21, P22, P23, …)의 상부 면을 노출시키는 복수의 개구부를 제공할 수 있다. 상기 제2 절연층(142)은 상기 제2 본딩패드(165) 아래에서 상기 제2 복수의 발광구조물(P21, P22, P23, …)의 제2 도전형 반사층과 상기 제2 전극(160)이 전기적으로 연결된 복수의 개구부를 제공할 수 있다. The second insulating layer 142 may provide a plurality of openings under the second bonding pad 165 to expose upper surfaces of the second plurality of light emitting structures P21, P22, P23, .... The second insulating layer 142 includes a second conductive type reflective layer of the second plurality of light emitting structures P21, P22, P23, ... and the second electrode 160 under the second bonding pad 165. A plurality of electrically connected openings may be provided.

또한, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 제2 본딩패드(165) 아래에서 상기 제2 절연층(142)에 제공된 복수의 개구부에 의하여, 상기 제2 복수의 발광구조물(P21, P22, P23, …)의 제2 도전형 반사층과 상기 제2 본딩패드(165)가 전기적으로 연결될 수 있다.In addition, according to the semiconductor device 200 according to the embodiment, by a plurality of openings provided in the second insulating layer 142 under the second bonding pad 165, the second plurality of light emitting structures P21, The second conductive type reflective layer of P22, P23, ...) and the second bonding pad 165 may be electrically connected.

실시 예에 따른 반도체 소자(200)는, 도 1 내지 도 5에 도시된 바와 같이, 제3 절연층(143)을 포함할 수 있다.The semiconductor device 200 according to the embodiment may include a third insulating layer 143 as illustrated in FIGS. 1 to 5.

상기 제3 절연층(143)은 상기 제1 본딩패드(155) 아래 및 상기 제2 본딩패드(165) 아래에 배치될 수 있다. 상기 제3 절연층(143)은 상기 제1 본딩패드(155) 아래에서 상기 제2 전극(160) 위에 배치될 수 있다. 또한, 상기 제3 절연층(143)은 상기 제2 본딩패드(165) 아래에서 상기 제2 전극(160) 위에 배치될 수 있다.The third insulating layer 143 may be disposed under the first bonding pad 155 and under the second bonding pad 165. The third insulating layer 143 may be disposed on the second electrode 160 under the first bonding pad 155. In addition, the third insulating layer 143 may be disposed on the second electrode 160 under the second bonding pad 165.

상기 제3 절연층(143)은, 도 2 및 도 3에 도시된 바와 같이, 상기 제1 본딩패드(155) 아래에서 상기 제2 전극(160)의 상부전극(160a) 위에 배치될 수 있다. 상기 제3 절연층(143)은 상기 제1 본딩패드(155) 아래에서 상기 제1 전극(150)을 노출시키는 복수의 제4 개구부(h4)를 제공할 수 있다. 예로서, 상기 제4 개구부(h4)는 상기 제3 개구부(h3)가 형성된 영역에 제공될 수 있다.The third insulating layer 143 may be disposed on the upper electrode 160a of the second electrode 160 under the first bonding pad 155, as shown in FIGS. 2 and 3. The third insulating layer 143 may provide a plurality of fourth openings h4 under the first bonding pad 155 to expose the first electrode 150. For example, the fourth opening h4 may be provided in a region in which the third opening h3 is formed.

상기 제3 절연층(143)은, 상기 제1 본딩패드(155)가 배치된 제1 영역에서, 상기 제1 본딩패드(155)와 상기 제1 전극(150)이 전기적으로 연결된 복수의 제4 개구부(h4)를 제공할 수 있다.The third insulating layer 143 includes a plurality of fourths electrically connected to the first bonding pad 155 and the first electrode 150 in a first area where the first bonding pad 155 is disposed. An opening h4 can be provided.

실시 예에 의하면, 상기 제4 개구부(h4)의 면적은 상기 제1 활성층(115a)의 면적에 비해 더 작게 제공될 수 있다. 상기 제4 개구부(h4)의 면적은 상기 제2 반사층(120a)의 면적에 비해 더 작게 제공될 수 있다.According to an embodiment, an area of the fourth opening h4 may be provided smaller than an area of the first active layer 115a. An area of the fourth opening h4 may be provided smaller than an area of the second reflective layer 120a.

또한, 실시 예에 의하면, 상기 제3 개구부(h3)의 면적이 상기 제4 개구부(h4)의 면적에 비해 더 크게 제공될 수 있다. 상기 제3 개구부(h3)의 면적이 상기 제1 활성층(115a)의 면적에 비해 더 작게 제공될 수 있다. 상기 제3 개구부(h3)의 면적이 상기 제2 반사층(120a)의 면적에 비해 더 작게 제공될 수 있다.In addition, according to an embodiment, an area of the third opening h3 may be provided larger than an area of the fourth opening h4. An area of the third opening h3 may be provided smaller than an area of the first active layer 115a. An area of the third opening h3 may be provided smaller than an area of the second reflective layer 120a.

상기 제4 개구부(h4)는 상기 제1 복수의 발광구조물(P11, P12, P13, …) 중에서 3 개의 발광구조물에 의하여 둘러 싸여진 영역에 제공될 수 있다. 예컨대, 상기 제4 개구부(h4) 중에서 하나는 P11, P12, P13 발광구조물에 의하여 둘러 싸여진 공간에 제공될 수 있다. The fourth opening h4 may be provided in a region surrounded by three light emitting structures among the first plurality of light emitting structures P11, P12, P13, .... For example, one of the fourth openings h4 may be provided in a space surrounded by the light emitting structures P11, P12, and P13.

예로서, 상기 제4 개구부(h4)의 중심으로부터 P11 발광구조물의 중심까지의 거리와 P12 발광구조물의 중심까지의 거리가 유사하게 제공될 수 있다. 또한, 상기 제4 개구부(h4)의 중심으로부터 P11 발광구조물의 중심까지의 거리와 P13 발광구조물의 중심까지의 거리가 유사하게 제공될 수 있다.For example, a distance from the center of the fourth opening h4 to the center of the P11 light emitting structure and the distance to the center of the P12 light emitting structure may be similarly provided. Also, a distance from the center of the fourth opening h4 to the center of the P11 light emitting structure and the distance to the center of the P13 light emitting structure may be similarly provided.

또한, 상기 제1 발광구조물(P11) 둘레에 3 개의 제4 개구부(h4)가 제공될 수 있다. 예로서, 상기 제1 발광구조물(P11)의 중심으로부터 이웃에 배치된 3 개의 제4 개구부(h4)의 중심까지의 거리가 서로 유사하게 제공될 수 있다.In addition, three fourth openings h4 may be provided around the first light emitting structure P11. For example, a distance from the center of the first light emitting structure P11 to the center of the three fourth openings h4 disposed adjacent to each other may be provided similarly to each other.

상기 제3 절연층(143)은, 도 4 및 도 5에 도시된 바와 같이, 상기 제2 본딩패드(165) 아래에서 상기 제2 전극(160)의 상부전극(160a) 위에 배치될 수 있다. 상기 제3 절연층(143)은 상기 제2 본딩패드(165) 아래에서 상기 제2 전극(160)을 노출시키는 복수의 제5 개구부(h5)를 제공할 수 있다. 상기 제3 절연층(143)은 상기 제2 본딩패드(165) 아래에서 상기 제2 전극(160)의 연결전극(160b)의 상부 면을 노출시키는 제5 개구부(h5)를 제공할 수 있다.The third insulating layer 143 may be disposed on the upper electrode 160a of the second electrode 160 under the second bonding pad 165, as shown in FIGS. 4 and 5. The third insulating layer 143 may provide a plurality of fifth openings h5 under the second bonding pad 165 to expose the second electrode 160. The third insulating layer 143 may provide a fifth opening h5 exposing an upper surface of the connection electrode 160b of the second electrode 160 under the second bonding pad 165.

상기 제3 절연층(143)은 상기 제2 발광구조물(P21)의 제2 활성층(115b) 주변에 배치된 상기 제2 전극(160)을 노출시키는 제5 개구부(h5)를 제공할 수 있다. 상기 제3 절연층(143)은 상기 제2 발광구조물(P21)의 제4 반사층(120b) 주변에 배치된 상기 제2 전극(160)의 연결전극(160b)을 노출시키는 제5 개구부(h5)를 제공할 수 있다. 상기 제5 개구부(h5)를 통하여 상기 제2 전극(160)의 상부 면이 노출될 수 있다.The third insulating layer 143 may provide a fifth opening h5 exposing the second electrode 160 disposed around the second active layer 115b of the second light emitting structure P21. The third insulating layer 143 is a fifth opening h5 exposing the connection electrode 160b of the second electrode 160 disposed around the fourth reflective layer 120b of the second light emitting structure P21 Can provide. The upper surface of the second electrode 160 may be exposed through the fifth opening h5.

상기 제3 절연층(143)은, 상기 제2 본딩패드(165)가 배치된 제2 영역에서, 상기 제2 본딩패드(165)와 상기 제2 전극(160)이 전기적으로 연결된 복수의 제5 개구부(h5)를 제공할 수 있다.The third insulating layer 143 includes a plurality of fifths electrically connected to the second bonding pad 165 and the second electrode 160 in a second region in which the second bonding pad 165 is disposed. An opening h5 may be provided.

실시 예에 의하면, 상기 제5 개구부(h5)의 면적은 상기 제2 활성층(115b)의 면적에 비해 더 작게 제공될 수 있다. 상기 제5 개구부(h5)의 면적은 상기 제4 반사층(120b)의 면적에 비해 더 작게 제공될 수 있다.According to an embodiment, an area of the fifth opening h5 may be provided smaller than an area of the second active layer 115b. An area of the fifth opening h5 may be provided smaller than an area of the fourth reflective layer 120b.

상기 제5 개구부(h5)는 상기 제2 복수의 발광구조물(P21, P22, P23, …) 중에서 3 개의 발광구조물에 의하여 둘러 싸여진 영역에 제공될 수 있다. 예컨대, 상기 제5 개구부(h5) 중에서 하나는 P21, P22, P23 발광구조물에 의하여 둘러 싸여진 공간에 제공될 수 있다. The fifth opening h5 may be provided in a region surrounded by three light emitting structures among the second plurality of light emitting structures P21, P22, P23, .... For example, one of the fifth openings h5 may be provided in a space surrounded by the light emitting structures P21, P22, and P23.

예로서, 상기 제5 개구부(h5)의 중심으로부터 P21 발광구조물의 중심까지의 거리와 P22 발광구조물의 중심까지의 거리가 유사하게 제공될 수 있다. 또한, 상기 제5 개구부(h5)의 중심으로부터 P21 발광구조물의 중심까지의 거리와 P23 발광구조물의 중심까지의 거리가 유사하게 제공될 수 있다.For example, a distance from the center of the fifth opening h5 to the center of the P21 light emitting structure and the distance to the center of the P22 light emitting structure may be similarly provided. Also, a distance from the center of the fifth opening h5 to the center of the P21 light emitting structure and the distance to the center of the P23 light emitting structure may be similarly provided.

또한, 상기 제2 발광구조물(P21) 둘레에 3 개의 제5 개구부(h5)가 제공될 수 있다. 예로서, 상기 제2 발광구조물(P21)의 중심으로부터 이웃에 배치된 3 개의 제5 개구부(54)의 중심까지의 거리가 서로 유사하게 제공될 수 있다.In addition, three fifth openings h5 may be provided around the second light emitting structure P21. For example, a distance from the center of the second light emitting structure P21 to the center of the three fifth openings 54 disposed adjacent to each other may be provided similarly to each other.

실시 예에 의하면, 도 1 내지 도 5에 도시된 바와 같이, 제1 본딩패드(155)와 제2 본딩패드(165)를 포함할 수 있다. 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)는 서로 이격되어 배치될 수 있다.According to an embodiment, as shown in FIGS. 1 to 5, a first bonding pad 155 and a second bonding pad 165 may be included. The first bonding pad 155 and the second bonding pad 165 may be disposed to be spaced apart from each other.

상기 제1 본딩패드(155)는 상기 제4 개구부(h4)가 제공된 영역을 통하여 상기 제1 전극(150)과 전기적으로 연결될 수 있다. 상기 제4 개구부(h4)를 통하여 상기 제1 본딩패드(155)의 하부 면이 상기 제1 전극(150)의 상부 면에 접촉될 수 있다.The first bonding pad 155 may be electrically connected to the first electrode 150 through an area provided with the fourth opening h4. The lower surface of the first bonding pad 155 may contact the upper surface of the first electrode 150 through the fourth opening h4.

또한, 상기 제2 본딩패드(165)는 상기 제5 개구부(h5)가 제공된 영역을 통하여 상기 제2 전극(160)과 전기적으로 연결될 수 있다. 상기 제5 개구부(h5)를 통하여 상기 제2 본딩패드(165)의 하부 면이 상기 제2 전극(160)의 상부 면에 접촉될 수 있다. 상기 제5 개구부(h5)를 통하여 상기 제2 본딩패드(165)의 하부 면이 상기 제2 전극(160)의 연결전극(160b) 상부 면에 접촉될 수 있다.In addition, the second bonding pad 165 may be electrically connected to the second electrode 160 through an area in which the fifth opening h5 is provided. The lower surface of the second bonding pad 165 may contact the upper surface of the second electrode 160 through the fifth opening h5. The lower surface of the second bonding pad 165 may contact the upper surface of the connection electrode 160b of the second electrode 160 through the fifth opening h5.

한편, 실시 예에 따른 반도체 소자(200)에 의하면, 도 1에 도시된 바와 같이, 상기 제3 절연층(143)은 상기 제1 본딩패드(155) 아래에 제공된 복수의 제4 개구부(h4)를 포함할 수 있다. 이때, 하나의 예로서 복수의 제4 개구부(h4)는 상기 제1 본딩패드(155) 아래에서 복수의 열로 배열되어 제공될 수 있다. Meanwhile, according to the semiconductor device 200 according to the embodiment, as shown in FIG. 1, the third insulating layer 143 includes a plurality of fourth openings h4 provided under the first bonding pad 155. It may include. In this case, as an example, the plurality of fourth openings h4 may be provided by being arranged in a plurality of rows under the first bonding pad 155.

한편, 실시 예에 따른 반도체 소자(200)에 의하면, 도 1에 도시된 바와 같이, 상기 제3 절연층(143)은 상기 제2 본딩패드(165) 아래에 제공된 복수의 제5 개구부(h5)를 포함할 수 있다. Meanwhile, according to the semiconductor device 200 according to the embodiment, as shown in FIG. 1, the third insulating layer 143 includes a plurality of fifth openings h5 provided under the second bonding pad 165. It may include.

이때, 하나의 예로서 복수의 제5 개구부(h5)는 상기 제2 본딩패드(165) 아래에서 복수의 열로 배열되어 제공될 수 있다. In this case, as an example, the plurality of fifth openings h5 may be provided in a plurality of rows under the second bonding pad 165.

한편, 실시 예에 따른 반도체 소자(200)에 의하면, 도 1 내지 도 3에 도시된 바와 같이, 상기 제4 개구부(h4)를 통하여 상기 제1 본딩패드(155)의 하부 면과 상기 제1 전극(150)의 상부 면이 접촉될 수 있다. 이때, 상기 제4 개구부(h4)를 통하여 상기 제1 본딩패드(155)의 하부 면과 접촉된 상기 제1 전극(150)의 상부 면 영역은 P11, P12, P13 발광구조물에 의하여 둘러 싸여진 공간에 제공될 수 있다.Meanwhile, according to the semiconductor device 200 according to the embodiment, as shown in FIGS. 1 to 3, the lower surface of the first bonding pad 155 and the first electrode through the fourth opening h4 The upper surface of 150 may be in contact. At this time, the upper surface area of the first electrode 150 in contact with the lower surface of the first bonding pad 155 through the fourth opening h4 is in a space surrounded by the light emitting structures P11, P12, and P13. Can be provided.

실시 예에 의하면, 상기 제4 개구부(h4)를 통하여 상기 제1 본딩패드(155)의 하부 면과 접촉된 상기 제1 전극(150)의 상부 면 영역의 면적은 상기 제1 활성층(115a)의 상부 면 면적에 비해 더 작게 제공될 수 있다. According to an embodiment, the area of the upper surface area of the first electrode 150 in contact with the lower surface of the first bonding pad 155 through the fourth opening h4 is of the first active layer 115a. It may be provided smaller than the top surface area.

또한, 실시 예에 따른 반도체 소자(200)에 의하면, 도 1, 도 4, 도 5에 도시된 바와 같이, 상기 제5 개구부(h5)를 통하여 상기 제2 본딩패드(165)의 하부 면과 상기 제2 전극(160)의 상부 면이 접촉될 수 있다. 이때, 상기 제5 개구부(h5)를 통하여 상기 제2 본딩패드(165)의 하부 면과 접촉된 상기 제2 전극(160)의 상부 면 영역은 P21, P22, P23 발광구조물에 의하여 둘러 싸여진 공간에 제공될 수 있다.In addition, according to the semiconductor device 200 according to the embodiment, as shown in FIGS. 1, 4, and 5, the lower surface of the second bonding pad 165 and the lower surface of the second bonding pad 165 through the fifth opening h5 The upper surface of the second electrode 160 may be in contact. At this time, the upper surface area of the second electrode 160 in contact with the lower surface of the second bonding pad 165 through the fifth opening h5 is in the space surrounded by the P21, P22, and P23 light emitting structures. Can be provided.

실시 예에 의하면, 상기 제5 개구부(h5)를 통하여 상기 제2 본딩패드(165)의 하부 면과 접촉된 상기 제2 전극(160)의 상부 면 영역의 면적은 상기 제2 활성층(115b)의 상부 면 면적에 비해 더 작게 제공될 수 있다.According to an embodiment, the area of the upper surface area of the second electrode 160 in contact with the lower surface of the second bonding pad 165 through the fifth opening h5 is of the second active layer 115b. It may be provided smaller than the top surface area.

한편, 도 6은 본 발명의 실시 예에 따른 반도체 소자에 있어서 본딩패드와 전극 간의 접촉 영역을 설명하는 도면이다. 도 6을 참조하여 실시 예에 따른 반도체 소자(200)를 설명함에 있어, 도 1 내지 도 5를 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.Meanwhile, FIG. 6 is a diagram illustrating a contact area between a bonding pad and an electrode in a semiconductor device according to an exemplary embodiment of the present invention. In describing the semiconductor device 200 according to the embodiment with reference to FIG. 6, descriptions of items overlapping with those described with reference to FIGS. 1 to 5 may be omitted.

예로서, 실시 예에 따른 반도체 소자(200)는, 도 6에 도시된 바와 같이, 각 발광구조물은 “d”의 직경으로 제공될 수 있으며, 발광구조물과 발광구조물 간의 거리는 “l”의 길이로 제공될 수 있고, 제4 개구부(h4)는 “D”의 직경으로 제공될 수 있다.For example, in the semiconductor device 200 according to the embodiment, as shown in FIG. 6, each light emitting structure may be provided with a diameter of “d”, and the distance between the light emitting structure and the light emitting structure is “l”. It may be provided, and the fourth opening h4 may be provided with a diameter of “D”.

상기 발광구조물의 직경은 예로서 수십 마이크로 미터로 제공될 수 있다. 예를 들어, 상기 발광구조물의 직경이 30 마이크로 미터로 제공되는 경우, 상기 이웃하는 발광구조물 간의 거리는 50 마이크로 미터에 비해 더 크게 제공되도록 설계될 수 있다. The diameter of the light emitting structure may be provided in tens of micrometers, for example. For example, when the diameter of the light emitting structure is 30 micrometers, the distance between the neighboring light emitting structures may be designed to be larger than 50 micrometers.

이때, 상기 이웃하는 발광구조물 간의 거리가 50 마이크로 미터에 비해 더 크게 제공되고, 제1 본딩패드(155)와 제1 전극(150)이 접촉될 수 있는 제4 개구부(h4)는 P11, P12, P13 발광구조물에 둘러 싸여진 공간에 제공될 수 있다. At this time, the distance between the adjacent light emitting structures is provided larger than 50 micrometers, and the fourth opening h4 through which the first bonding pad 155 and the first electrode 150 can be contacted is P11, P12, It may be provided in a space surrounded by a P13 light emitting structure.

실시 예에 의하면, 고 전류(high current)가 인가되는 반도체 소자의 경우, 발광구조물 간의 간격이 큰 것이 더 좋은 특성을 나타낼 수 있다. 예로서, 5 암페어 이상의 고 전류가 인가되는 반도체 소자에서는 발광구조물에서의 발열 문제로 인하여 발광 특성이 저하될 수 있다. 따라서, 발광구조물 간의 간격을 좀 크게 배치함으로써, 발광구조물에서 발생된 열에 의하여 발광 특성이 저하되는 것을 감소시킬 수 있다.According to the embodiment, in the case of a semiconductor device to which a high current is applied, a larger gap between light emitting structures may exhibit better characteristics. For example, in a semiconductor device to which a high current of 5 amps or more is applied, light emission characteristics may be deteriorated due to a heat generation problem in the light emitting structure. Therefore, by arranging the spacing between the light-emitting structures to be slightly larger, it is possible to reduce deterioration of light-emitting characteristics due to heat generated from the light-emitting structures.

이와 같이, 실시 예에 의하면 발광구조물 간의 간격을 상대적으로 크게 설계함으로써, 발광구조물들 사이에 상기 제4 개구부(h4)가 형성될 수 있는 충분한 공간이 제공될 수 있다. 그리고, 상기 제4 개구부(h4)를 통하여 상기 제1 본딩패드(155)와 상기 제1 전극(150) 간의 전기적 접촉에 의하여 전류주입이 원활하게 수행될 수 있게 된다. As described above, according to the embodiment, by designing a relatively large distance between the light emitting structures, a sufficient space may be provided between the light emitting structures in which the fourth opening h4 can be formed. In addition, current injection can be smoothly performed by electrical contact between the first bonding pad 155 and the first electrode 150 through the fourth opening h4.

이상에서 도 6을 참조하여 제1 본딩패드(155) 및 제4 개구부(h4)를 기준으로 설명된 설계 사항은 제2 본딩패드(165) 및 제5 개구부(h5)에 대해서도 동일하게 적용될 수 있다. The design items described above with reference to the first bonding pad 155 and the fourth opening h4 with reference to FIG. 6 may be equally applied to the second bonding pad 165 and the fifth opening h5. .

실시 예에 의하면 발광구조물 간의 간격을 상대적으로 크게 설계함으로써, 발광구조물들 사이에 상기 제5 개구부(h5)가 형성될 수 있는 충분한 공간이 제공될 수 있다. 그리고, 상기 제5 개구부(h5)를 통하여 상기 제2 본딩패드(165)와 상기 제2 전극(160) 간의 전기적 접촉에 의하여 전류주입이 원활하게 수행될 수 있게 된다.According to the embodiment, by designing a relatively large distance between the light emitting structures, a sufficient space may be provided in which the fifth opening h5 can be formed between the light emitting structures. In addition, current injection can be smoothly performed by electrical contact between the second bonding pad 165 and the second electrode 160 through the fifth opening h5.

다음으로, 도 7 및 도 8을 참조하여 종래 반도체 소자 대비하여 실시 예에 따른 반도체 소자의 효과를 더 살펴 보기로 한다.Next, with reference to FIGS. 7 and 8, the effect of the semiconductor device according to the embodiment will be further described as compared to the conventional semiconductor device.

도 7은 종래 반도체 소자의 예를 나타낸 도면이고, 도 8은 도 7에 도시된 반도체 소자의 발광 특성을 설명하는 도면이다.7 is a diagram illustrating an example of a conventional semiconductor device, and FIG. 8 is a diagram illustrating light emission characteristics of the semiconductor device shown in FIG. 7.

종래 반도체 소자는 발광구조물(1110), 제1 전극(1125), 제2 전극(1160)을 포함할 수 있다. 상기 발광구조물(1110)은 하부 반사층(1111), 활성층(1113), 애퍼쳐층(1114), 상부 반사층(1115)을 포함할 수 있다. 이때, 상부 반사층(1115)의 반사율이 하부 반사층(1111)의 반사율에 비해 더 낮게 제공되며, 상기 활성층(1113)에서 생성된 빛이 상기 상부 반사층(1115)을 통하여 상부 방향으로 추출될 수 있다.A conventional semiconductor device may include a light emitting structure 1110, a first electrode 1125, and a second electrode 1160. The light emitting structure 1110 may include a lower reflective layer 1111, an active layer 1113, an aperture layer 1114, and an upper reflective layer 1115. In this case, the reflectance of the upper reflective layer 1115 is provided lower than that of the lower reflective layer 1111, and light generated from the active layer 1113 may be extracted upward through the upper reflective layer 1115.

또한, 종래 반도체 소자는 상기 발광구조물(1110) 상에 배치된 도전층(1140)을 포함할 수 있다. 상기 도전층(1140)은 상기 제2 전극(1160)에 전기적으로 연결될 수 있다. 종래 반도체 소자는 상기 발광구조물(1110) 위에 배치된 절연층(1130)을 포함할 수 있다. In addition, a conventional semiconductor device may include a conductive layer 1140 disposed on the light emitting structure 1110. The conductive layer 1140 may be electrically connected to the second electrode 1160. A conventional semiconductor device may include an insulating layer 1130 disposed on the light emitting structure 1110.

상기 발광구조물(1110)은 상기 기판(1120) 위에 제공될 수 있다. 상기 기판(1120) 위에 복수의 발광구조물(1110)이 배치될 수 있다. 또한, 상기 기판(1120) 아래에 상기 제1 전극(1125)이 배치될 수 있다.The light emitting structure 1110 may be provided on the substrate 1120. A plurality of light emitting structures 1110 may be disposed on the substrate 1120. In addition, the first electrode 1125 may be disposed under the substrate 1120.

종래 반도체 소자는 상기 제1 전극(1125)과 상기 제2 전극(1160)을 통하여 전원이 공급되므로 상기 기판(1120)은 도전성이 있어야 한다. 상기 기판(1120)은 예로서 도전성 반도체 기판을 포함할 수 있다.In a conventional semiconductor device, power is supplied through the first electrode 1125 and the second electrode 1160, so the substrate 1120 must be conductive. The substrate 1120 may include, for example, a conductive semiconductor substrate.

상기 제1 전극(1125)과 상기 제2 전극(1160)을 통하여 상기 복수의 발광구조물(1110)에 전원이 공급되는 경우, 도 8에 도시된 바와 같이 복수의 발광구조물(1110)에서 빛이 상부 방향으로 방출될 수 있다. 이때, 상기 제1 전극(1135)은 상기 기판(1120) 아래에 배치되어 예로서 외부 서브 마운트에 전기적으로 연결될 수 있다. 또한, 상기 제2 전극(1160)은 반도체 소자의 일단에 배치된 전극 패드(1170)에 전기적으로 연결될 수 있다.When power is supplied to the plurality of light emitting structures 1110 through the first electrode 1125 and the second electrode 1160, light is transmitted from the plurality of light emitting structures 1110 as shown in FIG. Can be emitted in any direction. In this case, the first electrode 1135 may be disposed under the substrate 1120 and electrically connected to an external sub-mount, for example. In addition, the second electrode 1160 may be electrically connected to an electrode pad 1170 disposed at one end of the semiconductor device.

그런데, 종래 반도체 소자에 의하면, 도 8에서 볼 수 있는 바와 같이, 상기 전극 패드(1170)에 가까운 제1 영역(R1)과 상기 전극 패드(1170)로부터 상대적으로 먼 제2 영역(R2)에서의 빛 방출의 세기에 차이가 있음을 확인할 수 있다. However, according to the conventional semiconductor device, as can be seen in FIG. 8, in a first region R1 close to the electrode pad 1170 and a second region R2 relatively far from the electrode pad 1170. It can be seen that there is a difference in the intensity of light emission.

이는, 상기 전극 패드(1170)로부터 먼 영역에 있는 발광구조물에는 제2 전극(1160)을 통하여 제공되는 전류의 확산이 원활하지 못하기 때문인 것으로 해석된다. It is interpreted that this is because the diffusion of the current provided through the second electrode 1160 to the light emitting structure in a region far from the electrode pad 1170 is not smooth.

예로서, 도 8에 도시된 반도체 소자는 1300 마이크로 미터 * 1100 마이크로 미터의 크기로 제공된 경우로서, 전극 패드(1170)로부터 대략적으로 600 마이크로 미터 이상 거리에 배치된 발광구조물(1110)의 빛 세기가 저하됨을 볼 수 있다. 이러한 현상은 제2 전극(1160)이 수 마이크로 미터의 두께, 예로서 3 마이크로 미터의 충분한 두께로 제공되는 경우에도 발생되는 것으로 알려져 있다. 이는 종래 반도체 소자에서 전극 패드(1170)으로부터 일정거리 이상에 배치된 발광구조물에서는 저항 증가로 인해 흐르는 전류량이 감소되기 때문인 것으로 해석된다. As an example, the semiconductor device shown in FIG. 8 is provided in a size of 1300 micrometers * 1100 micrometers, and the light intensity of the light emitting structure 1110 disposed at a distance of approximately 600 micrometers or more from the electrode pad 1170 is It can be seen that it is degraded. This phenomenon is known to occur even when the second electrode 1160 is provided with a thickness of several micrometers, for example a sufficient thickness of 3 micrometers. It is interpreted that this is because the amount of current flowing due to an increase in resistance decreases in a light emitting structure disposed at a predetermined distance or more from the electrode pad 1170 in a conventional semiconductor device.

그러나, 실시 예에 따른 반도체 소자(200)에 의하면 이상에서 설명된 바와 같이 제1 본딩패드(155) 및 제2 본딩패드(165)를 통하여 플립 칩 방식으로 전원이 공급될 수 있으므로, 반도체 소자(200)의 전체 영역에 배치된 발광구조물에 전류가 원활하게 확산되어 공급될 수 있게 된다. 이에 따라, 실시 예에 따른 반도체 소자(200)에 의하면 전체 영역에 배치된 복수의 발광구조물에서 효율적으로 또한 균일하게 빛이 방출될 수 있게 된다. However, according to the semiconductor device 200 according to the embodiment, power may be supplied through the first bonding pad 155 and the second bonding pad 165 in a flip-chip manner as described above, so that the semiconductor device ( The current can be smoothly diffused and supplied to the light emitting structure disposed in the entire area of 200). Accordingly, according to the semiconductor device 200 according to the embodiment, light can be efficiently and uniformly emitted from a plurality of light emitting structures disposed over the entire area.

한편, 실시 예에 따른 반도체 소자(200)는, 도 1 내지 도 5에 도시된 바와 같이, 기판(105)을 더 포함할 수 있다. 상기 기판(105) 위에 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)이 배치될 수 있다. 예로서, 상기 기판(105)은 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)이 성장될 수 있는 성장기판일 수 있다. 예로서, 상기 기판(105)은 진성 반도체 기판일 수 있다. Meanwhile, the semiconductor device 200 according to the embodiment may further include a substrate 105 as shown in FIGS. 1 to 5. A plurality of light emitting structures P11, P12, P13, P21, P22, P23, ... may be disposed on the substrate 105. For example, the substrate 105 may be a growth substrate on which the plurality of light emitting structures P11, P12, P13, P21, P22, P23, ... can be grown. For example, the substrate 105 may be an intrinsic semiconductor substrate.

실시 예에 따른 반도체 소자(200)에 의하면, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)를 통하여 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)에 전원이 제공될 수 있다. 그리고, 상기 제1 전극(150)이 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)의 제1 도전형 반사층의 상부 면 위에 배치될 수 있다. 또한, 상기 제2 전극(160)이 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)의 제2 도전형 반사층의 상부 면 위에 배치될 수 있다. According to the semiconductor device 200 according to the embodiment, the plurality of light emitting structures P11, P12, P13, P21, P22, P23, ... through the first bonding pad 155 and the second bonding pad 165. ) Can be supplied with power. In addition, the first electrode 150 may be disposed on an upper surface of the first conductive type reflective layer of the plurality of light emitting structures P11, P12, P13, P21, P22, P23, ...). In addition, the second electrode 160 may be disposed on an upper surface of the second conductive type reflective layer of the plurality of light emitting structures P11, P12, P13, P21, P22, P23, ...).

따라서, 실시 예에 의하면, 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)에 전원이 제공됨에 있어, 상기 기판(105)의 하부 면을 통해 전원이 인가될 필요가 없다. 종래 반도체 소자에서, 상기 기판(105)의 하부 면을 통해 전원이 인가되어야 하는 경우, 상기 기판(105)이 반드시 도전성 기판으로 제공되어야 한다. 하지만, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 기판(105)은 도전성 기판일 수도 있으며 절연성 기판일 수도 있다. 예로서, 실시 예에 따른 상기 기판(105)은 진성 반도체 기판으로 제공될 수도 있다.Therefore, according to the embodiment, since power is provided to the plurality of light emitting structures (P11, P12, P13, P21, P22, P23, ...), it is necessary to apply power through the lower surface of the substrate 105. none. In a conventional semiconductor device, when power is to be applied through the lower surface of the substrate 105, the substrate 105 must be provided as a conductive substrate. However, according to the semiconductor device 200 according to the embodiment, the substrate 105 may be a conductive substrate or an insulating substrate. For example, the substrate 105 according to the embodiment may be provided as an intrinsic semiconductor substrate.

또한, 상기 기판(105)은 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)이 성장기판에서 성장된 후, 성장기판이 제거되고 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)에 부착된 지지기판일 수 있다.In addition, after the plurality of light emitting structures (P11, P12, P13, P21, P22, P23, ...) are grown on the growth substrate, the substrate 105 is removed, and the plurality of light emitting structures (P11, P12). , P13, P21, P22, P23, ...) may be a support substrate attached to.

한편, 실시 예에 따른 반도체 소자(200)는, 도 1 내지 도 5에 도시된 바와 같이, 상기 반도체 소자(200)의 하부 방향으로 빛이 방출되도록 구현될 수 있다. 실시 예에 의하면, 상기 반도체 소자(200)의 하부 반사층의 반사율이 상부 반사층의 반사율에 비해 더 작게 제공될 수 있다.Meanwhile, the semiconductor device 200 according to the embodiment may be implemented to emit light in a downward direction of the semiconductor device 200 as shown in FIGS. 1 to 5. According to an embodiment, the reflectance of the lower reflective layer of the semiconductor device 200 may be provided smaller than that of the upper reflective layer.

즉, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)을 이루는 활성층으로부터 하부 반사층이 배치된 방향으로 빛이 방출될 수 있다. 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)을 이루는 활성층으로부터 상기 기판(105)이 배치된 방향으로 빛이 방출될 수 있다.That is, according to the semiconductor device 200 according to the embodiment, light may be emitted from the active layer forming the plurality of light emitting structures P11, P12, P13, P21, P22, P23, ... in the direction in which the lower reflective layer is disposed. have. Light may be emitted from the active layer constituting the plurality of light emitting structures P11, P12, P13, P21, P22, P23, ... in the direction in which the substrate 105 is disposed.

실시 예에 의하면, 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)의 제2 도전형 반사층의 상부 면에 상기 제2 전극(160)이 배치되고, 상기 제2 전극(160) 위에 상기 제2 본딩패드(165)가 접촉되어 배치된다. 또한, 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)의 제1 도전형 반사층의 상부 면에 상기 제1 전극(150)이 배치되고, 상기 제1 전극(150) 위에 상기 제1 본딩패드(155)가 접촉되어 배치된다. According to an embodiment, the second electrode 160 is disposed on an upper surface of the second conductive type reflective layer of the plurality of light emitting structures P11, P12, P13, P21, P22, P23, ..., and the second electrode The second bonding pad 165 is disposed on the 160 in contact with each other. In addition, the first electrode 150 is disposed on an upper surface of the first conductive type reflective layer of the plurality of light emitting structures P11, P12, P13, P21, P22, P23, ..., and the first electrode 150 The first bonding pad 155 is disposed in contact with the above.

이에 따라, 상기 제1 본딩패드(155) 및 상기 제2 본딩패드(165)를 통하여 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)에서 발생된 열이 외부로 효과적으로 방출될 수 있다. Accordingly, heat generated from the plurality of light emitting structures (P11, P12, P13, P21, P22, P23, ...) through the first bonding pad 155 and the second bonding pad 165 is effectively transferred to the outside. Can be released.

한편, 일반적인 반도체 소자의 경우, 발광구조물에서 발생된 열에 의하여 전력 변환 효율(PCE: Power Conversion Efficiency)이 많이 저하되는 것으로 알려져 있다. 그리고, 하부에 배치된 기판을 통해 발광구조물에 전원이 제공되는 경우, 일반적으로 기판을 통해 열 방출이 수행된다. Meanwhile, in the case of a general semiconductor device, it is known that power conversion efficiency (PCE) is greatly reduced due to heat generated from a light emitting structure. In addition, when power is supplied to the light emitting structure through a substrate disposed below, heat is generally radiated through the substrate.

그런데, 기판의 열 전도율이 낮은 편이므로 발광구조물에서 발생된 열을 외부로 방출하는데 어려움이 있다. 예로서, GaAs 기판의 경우 열전도율이 52W/(m*K)로서 낮은 것으로 알려져 있다. However, since the substrate has a low thermal conductivity, it is difficult to dissipate heat generated from the light emitting structure to the outside. For example, in the case of a GaAs substrate, it is known that the thermal conductivity is as low as 52W/(m*K).

그러나, 실시 예에 의하면, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)를 통하여 외부 방열 기판 등에 연결될 수 있으므로, 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)에서 발생된 열을 외부로 효과적으로 방출할 수 있게 된다. 따라서, 실시 예에 의하면, 반도체 소자(200)에서 발생된 열을 외부로 효과적으로 배출할 수 있으므로 전력 변화 효율(PCE)이 향상될 수 있게 된다.However, according to the embodiment, since the first bonding pad 155 and the second bonding pad 165 may be connected to an external heat dissipating substrate, the plurality of light emitting structures P11, P12, P13, P21, P22, It is possible to effectively dissipate the heat generated by P23, …) to the outside. Accordingly, according to the embodiment, since heat generated by the semiconductor device 200 can be effectively discharged to the outside, the power change efficiency (PCE) can be improved.

한편, 실시 예에 따른 반도체 소자(200)에 의하면, 이상에서 설명된 바와 같이, 상기 반도체 소자(200)의 하부 방향으로 빛이 방출되도록 구현될 수 있다. 실시 예에 따른 반도체 소자(200)에 의하면, 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)의 하부 영역에 제공된 제1 도전형 반사층의 반사율이 상부 영역에 제공된 제2 도전형 반사층의 반사율에 비해 더 작게 선택되었다. 이에 따라, 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)에서 생성된 빛이 상기 반도체 소자(200)의 기판(105) 방향으로 방출될 수 있게 된다.Meanwhile, according to the semiconductor device 200 according to the embodiment, as described above, it may be implemented to emit light in a downward direction of the semiconductor device 200. According to the semiconductor device 200 according to the embodiment, the reflectance of the first conductive type reflective layer provided in the lower region of the plurality of light emitting structures P11, P12, P13, P21, P22, P23, ... It was chosen to be smaller compared to the reflectance of the two-conductivity reflective layer. Accordingly, light generated from the plurality of light emitting structures P11, P12, P13, P21, P22, P23, ... can be emitted toward the substrate 105 of the semiconductor device 200.

또한, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 제2 절연층(142)이 DBR층으로 제공될 수 있다. 실시 예에 따른 반도체 소자(200)에 의하면, 상기 제3 절연층(143)이 DBR층으로 제공될 수 있다. 실시 예에 의하면, 상기 제2 절연층(142)과 상기 제3 절연층(143) 중에서 적어도 하나가 DBR층으로 제공될 수 있다. 이에 따라, 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)에서 생성된 빛이 상부에 배치된 상기 제2 절연층(142)과 상기 제3 절연층(143)에서 반사되어 하부 방향으로 효과적으로 추출될 수 있게 된다.In addition, according to the semiconductor device 200 according to the embodiment, the second insulating layer 142 may be provided as a DBR layer. According to the semiconductor device 200 according to the embodiment, the third insulating layer 143 may be provided as a DBR layer. According to an embodiment, at least one of the second insulating layer 142 and the third insulating layer 143 may be provided as a DBR layer. Accordingly, the light generated from the plurality of light emitting structures (P11, P12, P13, P21, P22, P23, ...) is disposed on the second insulating layer 142 and the third insulating layer 143 It is reflected and can be effectively extracted downward.

예로서, 상기 제2 절연층(142)과 상기 제3 절연층(143) 중에서 적어도 하나는, SiO2와 TiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 제2 절연층(142)과 상기 제3 절연층(143) 중에서 적어도 하나는, Ta2O3와 SiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 제2 절연층(142)과 상기 제3 절연층(143) 중에서 적어도 하나는, SiO2와 Si3N4가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다.For example, at least one of the second insulating layer 142 and the third insulating layer 143 may be provided as a DBR layer formed by stacking SiO 2 and TiO 2 in a plurality of layers. In addition, at least one of the second insulating layer 142 and the third insulating layer 143 may be provided as a DBR layer formed by stacking Ta 2 O 3 and SiO 2 in a plurality of layers. In addition, at least one of the second insulating layer 142 and the third insulating layer 143 may be provided as a DBR layer formed by stacking SiO 2 and Si 3 N 4 in a plurality of layers.

또한, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 제2 절연층(142)과 상기 제3 절연층(143) 중에서 적어도 하나는 SOG(spin on glass)층을 포함할 수 있다. 예를 들어, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 제2 절연층(142)과 상기 제3 절연층(143) 중에서 적어도 하나는 SOG층을 포함하는 복수의 절연층을 포함할 수 있다.In addition, according to the semiconductor device 200 according to the embodiment, at least one of the second insulating layer 142 and the third insulating layer 143 may include a spin on glass (SOG) layer. For example, according to the semiconductor device 200 according to the embodiment, at least one of the second insulating layer 142 and the third insulating layer 143 may include a plurality of insulating layers including an SOG layer. have.

상기 제2 절연층(142) 또는 상기 제3 절연층(143)이 SOG층을 포함하는 경우, 반도체 소자(200)의 발광구조물 주변 영역에서의 단차에 따른 문제점을 해소할 수 있다. 반도체 소자(200)의 발광구조물 주변에서 상부 반사층이 제공된 영역과 상부 반사층이 제공되지 않은 영역 간에 단차가 발생될 수 있다. When the second insulating layer 142 or the third insulating layer 143 includes an SOG layer, a problem due to a step difference in a region around the light emitting structure of the semiconductor device 200 may be solved. A step may be generated between a region in which an upper reflective layer is provided and a region in which the upper reflective layer is not provided around the light emitting structure of the semiconductor device 200.

이때, 반도체 소자(200)의 발광구조물 주변에서 단차가 크게 형성되면, 단차 영역에서 상기 제2 절연층(142) 또는 상기 제3 절연층(143)의 두께가 균일하게 형성되지 못하고 부분적으로 피트(pit)가 형성될 수 있다. 또한, 상기 제2 절연층(142) 또는 제3 절연층(143)에 피트(pit)가 형성되는 경우, 절연특성이 저하되어 제1 전극(150)과 제2 전극(160) 간의 전기적 단락(short)이 발생되거나 제1 본딩패드(155)와 제2 본딩패드(165) 간의 전기적 단락(short)이 발생될 수 있다.At this time, if the step is formed large around the light emitting structure of the semiconductor device 200, the thickness of the second insulating layer 142 or the third insulating layer 143 is not formed uniformly in the stepped region, but partially pits ( pit) can be formed. In addition, when a pit is formed in the second insulating layer 142 or the third insulating layer 143, the insulating property is deteriorated, and an electrical short between the first electrode 150 and the second electrode 160 ( short) or an electrical short between the first bonding pad 155 and the second bonding pad 165 may occur.

그러나, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 제2 절연층(142) 또는 상기 제3 절연층(143)이 SOG층을 포함하도록 함으로써, 상기 제2 절연층(142) 또는 상기 제3 절연층(143)에 피트(pit)가 형성되는 것을 방지할 수 있다. 이에 따라, 실시 예에 의하면, 제1 전극(150)과 제2 전극(160) 간의 전기적 단락(short) 및 제1 본딩패드(155)와 제2 본딩패드(165) 간의 전기적 단락(short)이 발생되는 것을 방지할 수 있다. However, according to the semiconductor device 200 according to the embodiment, by making the second insulating layer 142 or the third insulating layer 143 include an SOG layer, the second insulating layer 142 or the second insulating layer 142 3 It is possible to prevent a pit from being formed in the insulating layer 143. Accordingly, according to an embodiment, an electrical short between the first electrode 150 and the second electrode 160 and an electrical short between the first bonding pad 155 and the second bonding pad 165 are It can be prevented from occurring.

한편, 종래 반도체 소자에서 기판을 통해 발광구조물에 전원을 제공하는 경우, 기판이 전도성이 있어야 한다. 이에 따라, 전도성 반도체 기판이 적용되는 경우, 전도성을 향상시키기 위하여 기판에 도펀트가 첨가된다. 그런데, 기판에 첨가된 도펀트는 방출되는 빛에 대한 흡수 및 산란(Absorption and Scattering) 현상을 발생시키므로 전력 변환 효율(PCE)을 떨어뜨리는 원인이 될 수 있다.On the other hand, when power is supplied to a light emitting structure through a substrate in a conventional semiconductor device, the substrate must be conductive. Accordingly, when a conductive semiconductor substrate is applied, a dopant is added to the substrate to improve conductivity. However, since the dopant added to the substrate causes absorption and scattering of emitted light, it may cause a decrease in power conversion efficiency (PCE).

하지만, 실시 예에 따른 반도체 소자(200)에 의하면, 이상에서 설명된 바와 같이, 상기 기판(105)이 전도성 기판이 아니어도 되므로, 상기 기판(105)에 별도의 도펀트가 첨가되지 않아도 된다. 이에 따라, 실시 예에 따른 상기 기판(105)에 도펀트가 첨가되지 않아도 되므로, 상기 기판(105)에서 도펀트에 의한 흡수 및 산란이 발생되는 현상을 줄일 수 있게 된다. 따라서, 실시 예에 의하면, 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)에서 발생된 빛을 하부 방향으로 효과적으로 제공할 수 있게 되며, 전력 변환 효율(PCE)이 향상될 수 있게 된다.However, according to the semiconductor device 200 according to the embodiment, as described above, since the substrate 105 does not have to be a conductive substrate, a separate dopant does not need to be added to the substrate 105. Accordingly, since the dopant does not need to be added to the substrate 105 according to the exemplary embodiment, absorption and scattering caused by the dopant in the substrate 105 can be reduced. Therefore, according to the embodiment, light generated from a plurality of light emitting structures (P11, P12, P13, P21, P22, P23, ...) can be effectively provided downward, and power conversion efficiency (PCE) will be improved. You will be able to.

또한, 실시 예에 따른 반도체 소자(200)는 상기 기판(105)의 하부 면에 제공된 무반사층을 더 포함할 수 있다. 상기 무반사층은 상기 반도체 소자(200)에서 방출되는 빛이 상기 기판(105)의 표면에서 반사되는 것을 방지하고 투과시킴으로써 반사에 의한 광 손실을 개선할 수 있다.In addition, the semiconductor device 200 according to the embodiment may further include an anti-reflective layer provided on the lower surface of the substrate 105. The anti-reflective layer prevents light emitted from the semiconductor device 200 from being reflected from the surface of the substrate 105 and transmits it, thereby improving light loss due to reflection.

그러면, 본 발명의 실시 예에 따른 반도체 소자 제조방법에 대해 도면을 참조하여 살펴 보기로 한다. 실시 예에 따른 반도체 소자 제조방법을 설명함에 있어, 도 1 내지 도 6을 참조하여 설명된 내용과 중복되는 사항에 대해서는 설명이 생략될 수 있다.Then, a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. In describing a method of manufacturing a semiconductor device according to an exemplary embodiment, descriptions of matters overlapping with those described with reference to FIGS. 1 to 6 may be omitted.

먼저, 도 9a 내지 도 9c는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 발광구조물이 형성된 예를 나타낸 도면이다. 도 9a는 실시 예에 따른 반도체 소자 제조방법에 따라 발광구조물이 형성된 단계를 나타낸 평면도이고, 도 9b는 도 9a에 도시된 실시 예에 따른 반도체 소자의 A-A 선에 따른 단면도이고, 도 9c는 도 9a에 도시된 실시 예에 따른 반도체 소자의 B-B 선에 따른 단면도이다.First, FIGS. 9A to 9C are views showing an example in which a light emitting structure is formed in a method of manufacturing a semiconductor device according to an embodiment of the present invention. 9A is a plan view showing a step in which a light emitting structure is formed according to a method of manufacturing a semiconductor device according to the embodiment, FIG. 9B is a cross-sectional view taken along line AA of the semiconductor device according to the embodiment shown in FIG. A cross-sectional view taken along line BB of the semiconductor device according to the embodiment shown in FIG.

실시 예에 따른 반도체 소자 제조방법에 의하면, 도 9a 내지 도 9c에 도시된 바와 같이, 기판(105)에 복수의 발광구조물(P11, P12, P21, P22, …)이 형성될 수 있다. According to the method of manufacturing a semiconductor device according to the embodiment, as shown in FIGS. 9A to 9C, a plurality of light emitting structures P11, P12, P21, P22, ... may be formed on the substrate 105.

상기 기판(105)은 진성 반도체 기판, 전도성 기판, 절연성 기판 중에서 선택된 어느 하나일 수 있다. 예로서, 상기 기판(105)은 GaAs 진성 반도체 기판일 수 있다. 또한, 상기 기판(105)은 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, AlN, GaAs, ZnO, SiC 등)를 포함하는 전도성 물질 중에서 선택된 적어도 하나로 제공될 수 있다.The substrate 105 may be any one selected from an intrinsic semiconductor substrate, a conductive substrate, and an insulating substrate. For example, the substrate 105 may be a GaAs intrinsic semiconductor substrate. In addition, the substrate 105 is copper (Cu), gold (Au), nickel (Ni), molybdenum (Mo), copper-tungsten (Cu-W), a carrier wafer (e.g., Si, Ge, AlN, GaAs, ZnO, SiC, etc.) may be provided with at least one selected from among conductive materials.

예로서, 상기 기판(105)에 제1 도전형 반사층, 활성층, 제2 도전형 반사층이 순차적으로 형성될 수 있다. 그리고, 제2 도전형 반사층과 활성층에 대한 메사 식각을 통하여 상기 복수의 발광구조물(P11, P12, P13, P21, P22, P23, …)이 형성될 수 있다.For example, a first conductive type reflective layer, an active layer, and a second conductive type reflective layer may be sequentially formed on the substrate 105. In addition, the plurality of light emitting structures P11, P12, P13, P21, P22, P23,… may be formed through mesa etching of the second conductive type reflective layer and the active layer.

상기 복수의 발광구조물(P11, P21, …)은 제1 도전형 반사층(110a, 110b, …), 활성층(115a, 115b, …), 애퍼쳐층(117a, 117b, …), 제2 도전형 반사층(120a, 120b, …)을 포함할 수 있다. 상기 복수의 발광구조물(P11, P12, P21, P22, …) 둘레에 제1 도전형 반사층(113)이 제공될 수 있다. 상기 제1 도전형 반사층(113)은 상기 복수의 발광구조물(P11, P12, P21, P22, …) 사이 영역에 배치될 수 있다.The plurality of light emitting structures (P11, P21, ...) includes a first conductive type reflective layer (110a, 110b, ...), an active layer (115a, 115b, ...), an aperture layer (117a, 117b, ...), a second conductive type reflective layer. (120a, 120b, …) may be included. A first conductivity type reflective layer 113 may be provided around the plurality of light emitting structures P11, P12, P21, P22, .... The first conductivity type reflective layer 113 may be disposed in a region between the plurality of light emitting structures P11, P12, P21, P22, ...).

예로서, 상기 복수의 발광구조물(P11, P12, P21, P22, …)은 복수의 화합물 반도체층으로 성장될 수 있다. 상기 복수의 발광구조물(P11, P12, P21, P22, …)은 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성될 수 있다.For example, the plurality of light emitting structures P11, P12, P21, P22, ... may be grown as a plurality of compound semiconductor layers. The plurality of light emitting structures (P11, P12, P21, P22, ...) are electron beam evaporator, PVD (physical vapor deposition), CVD (chemical vapor deposition), PLD (plasma laser deposition), dual-type thermal evaporator (dual-type thermal It may be formed by evaporator sputtering, metal organic chemical vapor deposition (MOCVD), or the like.

상기 복수의 발광구조물(P11, P21, …)을 이루는 상기 제1 도전형 반사층(110a, 110b, …)은 제1 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대 상기 제1 도전형 반사층(110a, 110b, …)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제1 도전형 반사층(110a, 110b, …)은 예컨대, AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)의 조성식을 갖는 반도체 물질로 제공될 수 있다. 상기 제1 도전형 반사층(110a, 110b, …)은 제1 도전형의 도펀트 예컨대, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층이 될 수 있다. 상기 제1 도전형 반사층(110a, 110b, …)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR층일 수 있다.The first conductive type reflective layers 110a, 110b,… forming the plurality of light emitting structures P11, P21,… are a compound of Group 3-5 or Group 2-6 doped with a first conductivity type dopant It may be provided with at least one of semiconductors. For example, the first conductivity type reflective layers 110a, 110b, ... may be one of a group including GaAs, GaAl, InP, InAs, and GaP. The first conductivity type reflective layers 110a, 110b, ... are provided as semiconductor materials having a composition formula of, for example, AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x). Can be. The first conductivity-type reflective layers 110a, 110b, ... may be n-type semiconductor layers doped with an n-type dopant such as Si, Ge, Sn, Se, and Te. The first conductivity-type reflective layers 110a, 110b, ... may be DBR layers having a thickness of λ/4n by alternately disposing different semiconductor layers.

상기 복수의 발광구조물(P11, P21, …)을 이루는 상기 활성층(115a, 115b, …)은 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대 상기 활성층(115a, 115b, …)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 활성층(115a, 115b, …)은 다중 우물 구조로 구현된 경우, 상기 활성층(115a, 115b, …)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있다. 상기 복수의 우물층은 예컨대, InpGa1-pAs (0≤p≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 상기 장벽층은 예컨대, InqGa1-qAs (0≤q≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다.The active layers 115a, 115b, ... forming the plurality of light emitting structures P11, P21, ... may be provided with at least one of a group 3-5 or a group 2-6 compound semiconductor. For example, the active layers 115a, 115b, ... may be one of a group including GaAs, GaAl, InP, InAs, and GaP. When the active layers 115a, 115b,… are implemented in a multi-well structure, the active layers 115a, 115b,… may include a plurality of well layers and a plurality of barrier layers alternately disposed. The plurality of well layers may be formed of, for example, a semiconductor material having a composition formula of InpGa1-pAs (0≦p≦1). The barrier layer may be formed of, for example, a semiconductor material having a composition formula of InqGa1-qAs (0≦q≦1).

상기 복수의 발광구조물(P11, P21, …)을 이루는 상기 애퍼쳐층(117a, 117b, …)은 상기 활성층(115a, 115b, …) 상에 배치될 수 있다. 상기 애퍼쳐층(117a, 117b, …)은 중심부에 원형의 개구부가 포함될 수 있다. 상기 애퍼쳐층(117a, 117b, …)은 상기 활성층(115a, 115b, …)의 중심부로 전류가 집중되도록 전류이동을 제한하는 기능을 포함할 수 있다. 즉, 상기 애퍼쳐층(117a, 117b, …)은 공진 파장을 조정하고, 상기 활성층(115a, 115b, …)으로부터 수직 방향으로 발광하는 빔 각을 조절 할 수 있다. 상기 애퍼쳐층(117a, 117b, …)은 SiO2 또는 Al2O3와 같은 절연 물질을 포함할 수 있다. 또한, 상기 애퍼쳐층(117a, 117b, …)은 상기 활성층(115a, 115b, …), 제1 도전형 반사층(110a, 110b, …) 및 제2 도전형 반사층(120a, 120b, …)보다 높은 밴드 갭 에너지를 가질 수 있다.The aperture layers 117a, 117b,… forming the plurality of light emitting structures P11, P21,… may be disposed on the active layers 115a, 115b, …. The aperture layers 117a, 117b, ... may include a circular opening in the center. The aperture layers 117a, 117b,… may include a function of limiting current movement so that current is concentrated to the center of the active layers 115a, 115b, …. That is, the aperture layers 117a, 117b,… may adjust the resonance wavelength and the beam angle emitted from the active layers 115a, 115b,… in the vertical direction may be adjusted. The aperture layers 117a, 117b, ... may include an insulating material such as SiO2 or Al2O3. In addition, the aperture layer (117a, 117b, ...) is higher than the active layer (115a, 115b, ...), the first conductivity type reflective layer (110a, 110b, ...) and the second conductivity type reflective layer (120a, 120b, ...) It may have a band gap energy.

상기 복수의 발광구조물(P11, P21, …)을 이루는 상기 제2 도전형 반사층(120a, 120b, …)은 제2 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대 상기 제2 도전형 반사층(120a, 120b, …)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제2 도전형 반사층(120a, 120b, …)은 예컨대, AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 도전형 반사층(120a, 120b, …)은 제2 도전형의 도펀트 예컨대, Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 갖는 p형 반도체층일 수 있다. 상기 제2 도전형 반사층(120a, 120b, …)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR층일 수 있다. The second conductive type reflective layers 120a, 120b,… forming the plurality of light emitting structures P11, P21,… are a compound of Group 3-5 or Group 2-6 doped with a dopant of a second conductivity type It may be provided with at least one of semiconductors. For example, the second conductivity-type reflective layers 120a, 120b, ... may be one of a group including GaAs, GaAl, InP, InAs, and GaP. The second conductivity-type reflective layers 120a, 120b, ... are formed of, for example, a semiconductor material having a composition formula of AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x). Can be. The second conductivity-type reflective layers 120a, 120b, ... may be a p-type semiconductor layer having a p-type dopant such as a second conductivity-type dopant, for example, Mg, Zn, Ca, Sr, Ba. The second conductive reflective layers 120a, 120b, ... may be DBR layers having a thickness of λ/4n by alternately disposing different semiconductor layers.

예로서, 상기 제2 도전형 반사층(120a, 120b, …)은 상기 제1 도전형 반사층(110a, 110b, …) 보다 높은 반사율을 가질 수 있다. 예컨대, 상기 제2 도전형 반사층(120a, 120b, …)과 상기 제1 도전형 반사층(110a, 110b, …)은 90% 이상의 반사율에 의해 수직 방향으로 공진 캐비티를 형성할 수 있다. 이때, 생성된 빛은 상기 제2 도전형 반사층(120a, 120b, …)의 반사율보다 낮은 상기 제1 도전형 반사층(110a, 110b, …)을 통해서 외부로 방출될 수 있다.For example, the second conductive type reflective layers 120a, 120b, ... may have higher reflectance than the first conductive type reflective layers 110a, 110b, .... For example, the second conductive reflective layers 120a, 120b, ... and the first conductive reflective layers 110a, 110b, ... may form a resonance cavity in a vertical direction with a reflectance of 90% or more. In this case, the generated light may be emitted to the outside through the first conductive type reflective layers 110a, 110b, ... which are lower than the reflectance of the second conductive type reflective layers 120a, 120b, ....

다음으로, 도 10a 내지 도 10c에 도시된 바와 같이, 제1 전극(150)이 형성될 수 있다. Next, as shown in FIGS. 10A to 10C, the first electrode 150 may be formed.

도 10a 내지 도 10c는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 제1 전극이 형성된 예를 나타낸 도면이다. 도 10a는 실시 예에 따른 반도체 소자 제조방법에 따라 제공된 제1 전극의 형상을 나타낸 평면도이고, 도 10b는 도 10a에 도시된 실시 예에 따른 반도체 소자의 A-A 선에 따른 단면도이고, 도 10c는 도 10a에 도시된 실시 예에 따른 반도체 소자의 B-B 선에 따른 단면도이다.10A to 10C are diagrams illustrating an example in which a first electrode is formed in a method of manufacturing a semiconductor device according to an exemplary embodiment of the present invention. 10A is a plan view showing a shape of a first electrode provided according to a method of manufacturing a semiconductor device according to the embodiment, FIG. 10B is a cross-sectional view taken along line AA of the semiconductor device according to the embodiment shown in FIG. 10A, and FIG. A cross-sectional view taken along line BB of the semiconductor device according to the embodiment illustrated in 10A.

실시 예에 의하면, 도 10a 내지 도 10c에 도시된 바와 같이, 상기 복수의 발광구조물(P11, P12, P21, P22, …) 둘레에 상기 제1 전극(150)이 형성될 수 있다. According to an embodiment, as shown in FIGS. 10A to 10C, the first electrode 150 may be formed around the plurality of light emitting structures P11, P12, P21, P22, ....

상기 제1 전극(150)은 상기 제1 도전형 반사층(113) 위에 형성되며, 상기 제1 복수의 발광구조물(P11, P12, …)을 노출시키는 복수의 제1 개구부(h1)를 포함할 수 있다. 상기 제1 전극(150)은 상기 제1 복수의 발광구조물(P11, P12, …)의 사이 영역에 형성될 수 있다.The first electrode 150 is formed on the first conductive type reflective layer 113 and may include a plurality of first openings h1 exposing the first plurality of light emitting structures P11, P12, ... have. The first electrode 150 may be formed in a region between the first plurality of light emitting structures P11, P12, ....

또한, 상기 제1 전극(150)은 상기 제1 도전형 반사층(113) 위에 형성되며, 상기 제2 복수의 발광구조물(P21, P22, …)을 노출시키는 복수의 제2 개구부(h2)를 포함할 수 있다. 상기 제1 전극(150)은 상기 제2 복수의 발광구조물(P21, P22, …)의 사이 영역에 형성될 수 있다.In addition, the first electrode 150 is formed on the first conductive type reflective layer 113 and includes a plurality of second openings h2 exposing the second plurality of light emitting structures P21, P22, ... can do. The first electrode 150 may be formed in a region between the second plurality of light emitting structures P21, P22, ....

한편, 실시 예에 의하면, 상기 제1 전극(150)이 형성되기 전에 상기 복수의 발광구조물(P11, P12, P21, P22, …) 측면에 제1 절연층(141)이 더 형성될 수도 있다. 상기 제1 절연층(141)은 상기 복수의 발광구조물(P11, P12, P21, P22, …)의 상부 면과 측면에 형성될 수 있다. 상기 제1 절연층(141)은 상기 제1 전극(150)과 상기 복수의 발광구조물(P11, P12, P21, P22, …)의 활성층 및 상부 반사층을 전기적으로 절연시킬 수 있다. Meanwhile, according to an embodiment, before the first electrode 150 is formed, a first insulating layer 141 may be further formed on the side surfaces of the plurality of light emitting structures P11, P12, P21, P22, .... The first insulating layer 141 may be formed on upper and side surfaces of the plurality of light emitting structures P11, P12, P21, P22, ...). The first insulating layer 141 may electrically insulate the first electrode 150 from the active layer and the upper reflective layer of the plurality of light emitting structures P11, P12, P21, P22, ...).

다른 실시 예에 의하면, 상기 제1 전극(150)이 상기 복수의 발광구조물(P11, P12, P21, P22, …)의 측면으로부터 이격되어 배치되므로, 상기 제1 전극(150)과 상기 복수의 발광구조물(P11, P12, P21, P22, …)의 활성층 및 상부 반사층 간의 전기적 절연 특성이 안정적으로 확보되는 경우, 상기 제1 절연층(141)은 형성되지 않고 생략될 수도 있다.According to another embodiment, since the first electrode 150 is spaced apart from the side surfaces of the plurality of light emitting structures P11, P12, P21, P22, ..., the first electrode 150 and the plurality of light emission When the electrical insulating properties between the active layer and the upper reflective layer of the structures P11, P12, P21, P22, ... are stably secured, the first insulating layer 141 may not be formed and may be omitted.

또한, 상기 제1 전극(150)의 면적(An)이 상기 복수의 발광구조물(P11, P12, P21, P22, …)의 면적(Am)에 비해 더 크게 제공될 수 있다. 여기서, 상기 복수의 발광구조물(P11, P12, P21, P22, …)의 면적(Am)이란 메사 식각에 의하여 식각 되지 않고 남아 있는 상기 활성층(115a, 115b, …)의 면적을 나타낼 수 있다. 상기 제1 전극(150)의 면적(An)에 대한 상기 복수의 발광구조물(P11, P12, P21, P22, …)의 면적(Am) 비율(Am/An)은 예로서 25%에 비해 더 크게 제공될 수 있다. 실시 예에 따른 반도체 소자(200)에 의하면, 상기 복수의 발광구조물(P11, P12, P21, P22, …)의 개수 및 직경은 응용 예에 따라 다양하게 변형될 수 있다.In addition, the area An of the first electrode 150 may be provided larger than the area Am of the plurality of light emitting structures P11, P12, P21, P22, ...). Here, the area (Am) of the plurality of light emitting structures P11, P12, P21, P22, ... may represent the area of the active layers 115a, 115b, ... remaining without being etched by mesa etching. The area (Am) ratio (Am/An) of the plurality of light emitting structures (P11, P12, P21, P22, ...) to the area (An) of the first electrode 150 is, for example, greater than 25% Can be provided. According to the semiconductor device 200 according to the embodiment, the number and diameter of the plurality of light emitting structures P11, P12, P21, P22, ... may be variously modified according to an application example.

실시 예에 의하면, 상기 제1 전극(150)의 면적(An)에 대한 상기 복수의 발광구조물(P11, P12, P21, P22, …)의 면적(Am) 비율(Am/An)은 예로서 25% 내지 70%로 제공될 수 있다. 다른 실시 예에 의하면, 상기 제1 전극(150)의 면적(An)에 대한 상기 복수의 발광구조물(P11, P12, P21, P22, …)의 면적(Am) 비율(Am/Ae)은 예로서 30% 내지 60%로 제공될 수 있다.According to an embodiment, the ratio (Am/An) of the area (Am) of the plurality of light emitting structures (P11, P12, P21, P22, ...) to the area (An) of the first electrode 150 is 25 as an example. % To 70%. According to another embodiment, the ratio (Am/Ae) of the area (Am) of the plurality of light emitting structures (P11, P12, P21, P22, ...) to the area (An) of the first electrode 150 is as an example It can be provided in 30% to 60%.

실시 예에 따른 반도체 소자(200)의 적용 예에 따라서, 상기 반도체 소자(200)에 배치된 상기 복수의 발광구조물(P11, P12, P21, P22, …)의 개수 및 직경은 다양하게 변경될 수 있다. 다음 [표 1]은 하나의 예로서 621 개의 발광구조물이 제공된 반도체 소자에 대한 데이터를 나타낸 것이다. [표 1]에서 “Ap”는 제2 전극(160)의 면적을 나타낸 것이며, “At”는 반도체 소자(200)의 전체 면적을 나타낸 것이다.Depending on the application example of the semiconductor device 200 according to the embodiment, the number and diameter of the plurality of light emitting structures P11, P12, P21, P22,… disposed on the semiconductor device 200 may be variously changed. have. The following [Table 1] shows data for a semiconductor device provided with 621 light emitting structures as an example. In [Table 1], “Ap” indicates the area of the second electrode 160, and “At” indicates the total area of the semiconductor device 200.

발광구조물 직경(㎛)Light-emitting structure diameter (㎛) 3030 Am (㎛2)Am (㎛ 2 ) 440,000440,000 An (㎛2)An (㎛ 2 ) 790,000790,000 Am/An (%)Am/An (%) 55.755.7 Ap (㎛2)Ap (㎛ 2 ) 1,460,0001,460,000 At (㎛2)At (㎛ 2 ) 1,690,0001,690,000

예로서, 상기 제1 전극(150)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, W, Cr 및 이들 중 둘 이상의 합금으로 구성된 물질을 포함하는 그룹 중에서 선택된 물질로 형성될 수 있다. 상기 제1 전극(150)은 하나의 층 또는 복수의 층으로 형성될 수 있다. 상기 제1 전극(150)은 예로서 반사 금속으로서 복수의 금속층이 적용될 수 있으며, 접착층으로서 Cr 또는 Ti 등이 적용될 수 있다. 예를 들어, 상기 제1 전극(150)은 Cr/Al/Ni/Au/Ti 층으로 형성될 수 있다.As an example, the first electrode 150 is made of a material composed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, W, Cr, and two or more of these alloys. It may be formed of a material selected from the group containing. The first electrode 150 may be formed of one layer or a plurality of layers. The first electrode 150 may include a plurality of metal layers as reflective metals, and Cr or Ti as an adhesive layer. For example, the first electrode 150 may be formed of a Cr/Al/Ni/Au/Ti layer.

이어서, 도 11a 내지 도 11c에 도시된 바와 같이, 상기 제1 전극(150) 위에 제2 절연층(142)이 형성될 수 있다. Subsequently, as shown in FIGS. 11A to 11C, a second insulating layer 142 may be formed on the first electrode 150.

도 11a 내지 도 11c는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 제2 절연층이 형성된 예를 나타낸 도면이다. 도 11a는 실시 예에 따른 반도체 소자 제조방법에 따라 형성된 제2 절연층의 형상을 나타낸 평면도이고, 도 11b는 도 11a에 도시된 실시 예에 따른 반도체 소자의 A-A 선에 따른 단면도이고, 도 11c는 도 11a에 도시된 실시 예에 따른 반도체 소자의 B-B 선에 따른 단면도이다.11A to 11C are views showing an example in which a second insulating layer is formed in a method of manufacturing a semiconductor device according to an exemplary embodiment of the present invention. 11A is a plan view showing a shape of a second insulating layer formed according to a method of manufacturing a semiconductor device according to an embodiment, FIG. 11B is a cross-sectional view taken along line AA of the semiconductor device according to the embodiment shown in FIG. 11A, and FIG. 11C is A cross-sectional view taken along line BB of the semiconductor device according to the embodiment illustrated in FIG. 11A.

실시 예에 의하면, 도 11a 내지 도 11c에 도시된 바와 같이, 상기 제1 전극(150) 위에 상기 복수의 발광구조물(P11, P12, P21, P22, …)의 상부 면을 노출시키는 상기 제2 절연층(142)이 형성될 수 있다. 상기 제2 절연층(142)은 상기 복수의 발광구조물(P11, P12, P21, P22, …)의 측면에 형성될 수 있다. 상기 제2 절연층(142)은 상기 제1 도전형 반사층(113) 위에 형성될 수 있다. 상기 제2 절연층(142)은 상기 복수의 발광구조물(P11, P12, P21, P22, …) 사이의 영역에 형성될 수 있다.According to an embodiment, as shown in FIGS. 11A to 11C, the second insulation exposing upper surfaces of the plurality of light emitting structures P11, P12, P21, P22, ... on the first electrode 150 Layer 142 may be formed. The second insulating layer 142 may be formed on side surfaces of the plurality of light emitting structures P11, P12, P21, P22, ...). The second insulating layer 142 may be formed on the first conductive type reflective layer 113. The second insulating layer 142 may be formed in a region between the plurality of light emitting structures P11, P12, P21, P22, ...).

상기 제2 절연층(142)은 절연물질로 제공될 수 있다. 예를 들어, 상기 제2 절연층(142)은 SiO2, TiO2, Ta2O5, SiOx, SiOxNy, Si3N4, Al2O3 를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 형성될 수 있다. The second insulating layer 142 may be provided with an insulating material. For example, the second insulating layer 142 is SiO 2 , TiO 2 , Ta 2 O 5 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 It may be formed of at least one material selected from the group including.

또한, 상기 제2 절연층(142)은 DBR층으로 형성될 수도 있다. 실시 예에 의하면, 상기 제2 절연층(142)이 DBR층으로 제공됨에 따라 복수의 발광구조물(P11, P12, P21, P22, …)에서 발생된 빛이 효율적으로 반사되어 하부 방향으로 추출될 수 있게 된다. 예로서, 상기 제2 절연층(142)은 SiO2와 TiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 제2 절연층(142)은 Ta2O3와 SiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 제2 절연층(142)은 SiO2와 Si3N4가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다.In addition, the second insulating layer 142 may be formed of a DBR layer. According to an embodiment, since the second insulating layer 142 is provided as a DBR layer, light generated from a plurality of light emitting structures (P11, P12, P21, P22, ...) can be efficiently reflected and extracted downward. There will be. For example, the second insulating layer 142 may be provided as a DBR layer formed by stacking SiO 2 and TiO 2 in a plurality of layers. In addition, the second insulating layer 142 may be provided as a DBR layer formed by stacking Ta 2 O 3 and SiO 2 in a plurality of layers. In addition, the second insulating layer 142 may be provided as a DBR layer formed by stacking SiO 2 and Si 3 N 4 in a plurality of layers.

또한, 상기 제2 절연층(142)은 SOG(spin on glass)층을 포함할 수도 있다. 상기 제2 절연층(142)이 SOG층을 포함하는 경우, 반도체 소자(200)의 발광구조물 주변 영역에서의 단차에 따른 문제점을 해소할 수 있다. In addition, the second insulating layer 142 may include a spin on glass (SOG) layer. When the second insulating layer 142 includes an SOG layer, a problem due to a step difference in a region around the light emitting structure of the semiconductor device 200 may be solved.

반도체 소자(200)의 발광구조물 주변에서 상부 반사층이 제공된 영역과 상부 반사층이 제공되지 않은 영역 간에 단차가 발생될 수 있다. 반도체 소자(200)의 발광구조물 주변에서 단차가 크게 형성되면, 단차 영역에서 상기 제2 절연층(142)의 두께가 균일하게 형성되지 못하고 부분적으로 피트(pit)가 형성될 수 있다. 또한, 상기 제2 절연층(142)에 피트(pit)가 형성되는 경우, 절연특성이 저하되어 제1 전극(150)과 추후 형성될 제2 전극(160) 간의 전기적 단락(short)이 발생될 수 있는 위험성이 있다.A step may be generated between a region in which an upper reflective layer is provided and a region in which the upper reflective layer is not provided around the light emitting structure of the semiconductor device 200. When a step is formed around the light emitting structure of the semiconductor device 200 with a large step, the thickness of the second insulating layer 142 may not be uniformly formed in the stepped region, and a pit may be partially formed. In addition, when a pit is formed in the second insulating layer 142, the insulating property is deteriorated, so that an electrical short between the first electrode 150 and the second electrode 160 to be formed later may occur. There is a risk that it can be.

그러나, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 제2 절연층(142)이 SOG층을 포함하도록 함으로써, 상기 제2 절연층(142)에 피트(pit)가 형성되는 것을 방지할 수 있다. 이에 따라, 실시 예에 의하면, 제1 전극(150)과 제2 전극(160) 간의 전기적 단락(short)이 발생되는 것을 방지할 수 있다.However, according to the semiconductor device 200 according to the embodiment, by making the second insulating layer 142 include the SOG layer, it is possible to prevent the formation of a pit in the second insulating layer 142. have. Accordingly, according to the embodiment, it is possible to prevent an electrical short between the first electrode 150 and the second electrode 160 from occurring.

다음으로, 도 12a 내지 도 12c에 도시된 바와 같이, 상기 제2 절연층(142) 위에 제2 전극(160)이 형성될 수 있다.Next, as shown in FIGS. 12A to 12C, a second electrode 160 may be formed on the second insulating layer 142.

도 12a 내지 도 12c는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 제2 전극이 형성된 예를 나타낸 도면이다. 도 12a는 실시 예에 따른 반도체 소자 제조방법에 따라 형성된 제2 전극의 형상을 나타낸 평면도이고, 도 12b는 도 12a에 도시된 실시 예에 따른 반도체 소자의 A-A 선에 따른 단면도이고, 도 12c는 도 12a에 도시된 실시 예에 따른 반도체 소자의 B-B 선에 따른 단면도이다.12A to 12C are diagrams illustrating an example in which a second electrode is formed in a method of manufacturing a semiconductor device according to an exemplary embodiment of the present invention. 12A is a plan view showing a shape of a second electrode formed according to a method of manufacturing a semiconductor device according to an embodiment, FIG. 12B is a cross-sectional view taken along line AA of the semiconductor device according to the embodiment shown in FIG. 12A, and FIG. 12C is A cross-sectional view taken along line BB of the semiconductor device according to the embodiment illustrated in 12A.

실시 예에 의하면, 도 12a 내지 도 12c에 도시된 바와 같이, 상기 제2 절연층(142) 위에, 상부전극(160a)과 연결전극(160b)을 포함하는 상기 제2 전극(160)이 형성될 수 있다. 상기 상부전극(160a)은 상기 제2 절연층(142)에 의하여 노출된 상기 복수의 발광구조물(P11, P12, P21, P22, …)의 상부 면에 형성될 수 있다. 상기 연결전극(160b)은 상기 상부전극(160a)을 연결시킬 수 있다.According to an embodiment, as shown in FIGS. 12A to 12C, the second electrode 160 including an upper electrode 160a and a connection electrode 160b is formed on the second insulating layer 142. I can. The upper electrode 160a may be formed on an upper surface of the plurality of light emitting structures P11, P12, P21, P22, ... exposed by the second insulating layer 142. The connection electrode 160b may connect the upper electrode 160a.

상기 상부전극(160a)은 상기 복수의 발광구조물(P11, P12, P21, P22, …)을 이루는 제2 도전형 반사층의 상부 면 위에 형성될 수 있다. 상기 연결전극(160b)은 상기 복수의 발광구조물(P11, P12, P21, P22, …) 위에 배치된 상기 상부전극(160a)을 서로 전기적으로 또한 물리적으로 연결시킬 수 있다. 상기 연결전극(160b)은 상기 복수의 발광구조물(P11, P12, P21, P22, …) 사이의 영역에 형성될 수 있다.The upper electrode 160a may be formed on an upper surface of the second conductive type reflective layer constituting the plurality of light emitting structures P11, P12, P21, P22, …. The connection electrode 160b may electrically and physically connect the upper electrodes 160a disposed on the plurality of light emitting structures P11, P12, P21, P22,… to each other. The connection electrode 160b may be formed in a region between the plurality of light emitting structures P11, P12, P21, P22, ….

상기 제2 전극(160)은 상기 제1 발광구조물(P11)의 제2 반사층(120a)과 전기적으로 연결될 수 있다. 상기 제2 전극(160)은 상부전극(160a)과 연결전극(160b)을 포함할 수 있다. The second electrode 160 may be electrically connected to the second reflective layer 120a of the first light emitting structure P11. The second electrode 160 may include an upper electrode 160a and a connection electrode 160b.

상기 상부전극(160a)은 상기 제1 발광구조물(P11)의 상부 반사층의 상부 면에 접촉되어 배치될 수 있다. 상기 연결전극(160b)은 상기 제1 발광구조물(P11)의 측면 및 주변에 배치되어 상기 상부전극(160a)과 전기적으로 연결될 수 있다. The upper electrode 160a may be disposed in contact with the upper surface of the upper reflective layer of the first light emitting structure P11. The connection electrode 160b may be disposed on a side surface and a periphery of the first light emitting structure P11 to be electrically connected to the upper electrode 160a.

상기 제2 전극(160)은 상기 제1 발광구조물(P11)의 제1 활성층(115a) 주변에 배치된 상기 제1 전극(150)을 노출시키는 제3 개구부(h3)를 제공할 수 있다. 상기 제3 개구부(h3)를 통하여 상기 제1 전극(150)의 상부 면이 노출될 수 있다.The second electrode 160 may provide a third opening h3 exposing the first electrode 150 disposed around the first active layer 115a of the first light emitting structure P11. The upper surface of the first electrode 150 may be exposed through the third opening h3.

상기 제2 전극(160)은 상기 제1 발광구조물(P11)의 측면에 배치될 수 있다. 상기 제2 전극(160)은 상기 제1 발광구조물(P11)의 상부 면 위에 배치될 수 있다. 상기 제2 전극(160)의 상기 상부전극(160a)은 상기 제1 발광구조물(P11)의 상기 제2 반사층(120a) 위에 배치될 수 있다. 상기 제2 전극(160)의 상기 상부전극(160a)은 상기 제2 반사층(120a)의 상부 면에 직접 접촉되어 배치될 수 있다.The second electrode 160 may be disposed on a side surface of the first light emitting structure P11. The second electrode 160 may be disposed on an upper surface of the first light emitting structure P11. The upper electrode 160a of the second electrode 160 may be disposed on the second reflective layer 120a of the first light emitting structure P11. The upper electrode 160a of the second electrode 160 may be disposed in direct contact with the upper surface of the second reflective layer 120a.

또한, 상기 제2 전극(160)은 상기 제2 발광구조물(P21)의 제4 반사층(120b)과 전기적으로 연결될 수 있다. 상기 제2 전극(160)은 상부전극(160a)과 연결전극(160b)을 포함할 수 있다.In addition, the second electrode 160 may be electrically connected to the fourth reflective layer 120b of the second light emitting structure P21. The second electrode 160 may include an upper electrode 160a and a connection electrode 160b.

상기 상부전극(160a)은 상기 제2 발광구조물(P21)의 상부 반사층의 상부 면에 접촉되어 배치될 수 있다. 상기 연결전극(160b)은 상기 제2 발광구조물(P21)의 측면 및 주변에 배치되어 상기 상부전극(160a)과 전기적으로 연결될 수 있다.The upper electrode 160a may be disposed in contact with the upper surface of the upper reflective layer of the second light emitting structure P21. The connection electrode 160b may be disposed on a side surface and a periphery of the second light emitting structure P21 to be electrically connected to the upper electrode 160a.

상기 제2 전극(160)은 상기 제2 발광구조물(P21)의 측면에 배치될 수 있다. 상기 제2 전극(160)은 상기 제2 발광구조물(P21)의 상부 면 위에 배치될 수 있다. 상기 제2 전극(160)의 상기 상부전극(160a)은 상기 제2 발광구조물(P21)의 상기 제4 반사층(120b) 위에 배치될 수 있다. 상기 제2 전극(160)의 상기 상부전극(160a)은 상기 제4 반사층(120b)의 상부 면에 직접 접촉되어 배치될 수 있다.The second electrode 160 may be disposed on a side surface of the second light emitting structure P21. The second electrode 160 may be disposed on an upper surface of the second light emitting structure P21. The upper electrode 160a of the second electrode 160 may be disposed on the fourth reflective layer 120b of the second light emitting structure P21. The upper electrode 160a of the second electrode 160 may be disposed in direct contact with the upper surface of the fourth reflective layer 120b.

예로서, 상기 제2 전극(160)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, W, Cr 및 이들 중 둘 이상의 합금으로 구성된 물질을 포함하는 그룹 중에서 선택된 물질로 형성될 수 있다. 상기 제2 전극(160)은 하나의 층 또는 복수의 층으로 형성될 수 있다. 상기 제2 전극(160)은 예로서 반사 금속으로서 복수의 금속층이 적용될 수 있으며, 접착층으로서 Cr 또는 Ti 등이 적용될 수 있다. 예를 들어, 상기 제2 전극(160)은 Cr/Al/Ni/Au/Ti 층으로 형성될 수 있다.As an example, the second electrode 160 is made of a material composed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, W, Cr, and an alloy of two or more of them. It may be formed of a material selected from the group containing. The second electrode 160 may be formed of one layer or a plurality of layers. The second electrode 160 may include a plurality of metal layers as reflective metals, and Cr or Ti as an adhesive layer. For example, the second electrode 160 may be formed of a Cr/Al/Ni/Au/Ti layer.

그리고, 도 13a 내지 도 13c에 도시된 바와 같이, 상기 제2 전극(160) 위에 제3 절연층(143)이 형성될 수 있다.In addition, as shown in FIGS. 13A to 13C, a third insulating layer 143 may be formed on the second electrode 160.

도 13a 내지 도 13c는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 제3 절연층이 형성된 예를 나타낸 도면이다. 도 13a는 실시 예에 따른 반도체 소자 제조방법에 따라 형성된 제3 절연층의 형상을 나타낸 평면도이고, 도 13b는 도 13a에 도시된 실시 예에 따른 반도체 소자의 A-A 선에 따른 단면도이고, 도 13c는 도 13a에 도시된 실시 예에 따른 반도체 소자의 B-B 선에 따른 단면도이다.13A to 13C are views illustrating an example in which a third insulating layer is formed in a method of manufacturing a semiconductor device according to an exemplary embodiment of the present invention. 13A is a plan view showing a shape of a third insulating layer formed according to a method of manufacturing a semiconductor device according to an embodiment, FIG. 13B is a cross-sectional view taken along line AA of the semiconductor device according to the embodiment shown in FIG. 13A, and FIG. 13C is 13A is a cross-sectional view taken along line BB of the semiconductor device according to the embodiment illustrated in FIG. 13A.

실시 예에 의하면, 도 13a 및 도 13b에 도시된 바와 같이, 상기 제1 복수의 발광구조물(P11, P12, …)의 사이에 배치된 상기 제1 전극(150)을 노출시키는 제3 절연층(143)이 형성될 수 있다. 상기 제3 절연층(143)은 상기 제1 전극(150)을 노출시키는 복수의 제4 개구부(h4)를 포함할 수 있다. 예로서, 상기 제4 개구부(h4)는 상기 제3 개구부(h3)가 형성된 영역에 제공될 수 있다.According to an embodiment, as shown in FIGS. 13A and 13B, a third insulating layer exposing the first electrode 150 disposed between the first plurality of light emitting structures P11, P12, ... 143) can be formed. The third insulating layer 143 may include a plurality of fourth openings h4 exposing the first electrode 150. For example, the fourth opening h4 may be provided in a region in which the third opening h3 is formed.

또한, 실시 예에 의하면, 도 13a 및 도 13c에 도시된 바와 같이, 상기 제2 복수의 발광구조물(P21, P22, …)의 사이에 배치된 상기 제2 전극(160)을 노출시키는 제3 절연층(143)이 형성될 수 있다. 상기 제3 절연층(143)은 상기 제2 전극(160)을 노출시키는 복수의 제5 개구부(h5)를 포함할 수 있다. 상기 제3 절연층(143)은 상기 제2 전극(160)의 연결전극(160b)의 상부 면을 노출시키는 제5 개구부(h5)를 제공할 수 있다.In addition, according to an embodiment, as shown in FIGS. 13A and 13C, a third insulation exposing the second electrode 160 disposed between the second plurality of light emitting structures P21, P22, ... Layer 143 may be formed. The third insulating layer 143 may include a plurality of fifth openings h5 exposing the second electrode 160. The third insulating layer 143 may provide a fifth opening h5 exposing the upper surface of the connection electrode 160b of the second electrode 160.

상기 제3 절연층(143)은 절연물질로 제공될 수 있다. 예를 들어, 상기 제3 절연층(143)은 SiO2, TiO2, Ta2O5, SiOx, SiOxNy, Si3N4, Al2O3 를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 형성될 수 있다. The third insulating layer 143 may be provided with an insulating material. For example, the third insulating layer 143 is SiO 2 , TiO 2 , Ta 2 O 5 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 It may be formed of at least one material selected from the group including.

또한, 상기 제3 절연층(143)은 DBR층으로 형성될 수도 있다. 실시 예에 의하면, 상기 제3 절연층(143)이 DBR층으로 제공됨에 따라 복수의 발광구조물(P11, P12, P21, P22, …)에서 발생된 빛이 효율적으로 반사되어 하부 방향으로 추출될 수 있게 된다. 예로서, 상기 제3 절연층(143)은 SiO2와 TiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 제3 절연층(143)은 Ta2O3와 SiO2가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다. 또한, 상기 제3 절연층(143)은 SiO2와 Si3N4가 복수의 층으로 적층되어 형성된 DBR층으로 제공될 수 있다.In addition, the third insulating layer 143 may be formed of a DBR layer. According to an embodiment, since the third insulating layer 143 is provided as a DBR layer, light generated from a plurality of light emitting structures (P11, P12, P21, P22, ...) can be efficiently reflected and extracted downward. There will be. For example, the third insulating layer 143 may be provided as a DBR layer formed by stacking SiO 2 and TiO 2 in a plurality of layers. In addition, the third insulating layer 143 may be provided as a DBR layer formed by stacking Ta 2 O 3 and SiO 2 in a plurality of layers. In addition, the third insulating layer 143 may be provided as a DBR layer formed by stacking SiO 2 and Si 3 N 4 in a plurality of layers.

또한, 상기 제3 절연층(143)은 SOG(spin on glass)층을 포함할 수도 있다. 상기 제3 절연층(143)이 SOG층을 포함하는 경우, 반도체 소자(200)의 발광구조물 주변 영역에서의 단차에 따른 문제점을 해소할 수 있다.In addition, the third insulating layer 143 may include a spin on glass (SOG) layer. When the third insulating layer 143 includes an SOG layer, a problem due to a step difference in a region around the light emitting structure of the semiconductor device 200 may be solved.

반도체 소자(200)의 발광구조물 주변에서 상부 반사층이 제공된 영역과 상부 반사층이 제공되지 않은 영역 간에 단차가 발생될 수 있다. 반도체 소자(200)의 발광구조물 주변에서 단차가 크게 형성되면, 단차 영역에서 상기 제3 절연층(143)의 두께가 균일하게 형성되지 못하고 부분적으로 피트(pit)가 형성될 수 있다. 또한, 상기 제3 절연층(143)에 피트(pit)가 형성되는 경우, 절연특성이 저하되어 제2 전극(160)과 추후 형성될 제1 본딩패드(155) 간의 전기적 단락(short)이 발생될 수 있는 위험성이 있다.A step may be generated between a region in which an upper reflective layer is provided and a region in which the upper reflective layer is not provided around the light emitting structure of the semiconductor device 200. If a step is formed around the light emitting structure of the semiconductor device 200 with a large step, the thickness of the third insulating layer 143 may not be uniformly formed in the stepped region, and a pit may be partially formed. In addition, when a pit is formed in the third insulating layer 143, insulating properties are deteriorated, and an electrical short between the second electrode 160 and the first bonding pad 155 to be formed later occurs. There is a danger of becoming.

그러나, 실시 예에 따른 반도체 소자(200)에 의하면, 상기 제3 절연층(143)이 SOG층을 포함하도록 함으로써, 상기 제3 절연층(143)에 피트(pit)가 형성되는 것을 방지할 수 있다. 이에 따라, 실시 예에 의하면, 제2 전극(160)과 제1 본딩패드(155) 간의 전기적 단락(short)이 발생되는 것을 방지할 수 있다.However, according to the semiconductor device 200 according to the embodiment, the formation of a pit in the third insulating layer 143 can be prevented by making the third insulating layer 143 include the SOG layer. have. Accordingly, according to an exemplary embodiment, it is possible to prevent occurrence of an electrical short between the second electrode 160 and the first bonding pad 155.

이어서, 도 14a 내지 도 14c에 도시된 바와 같이, 상기 제3 절연층(143) 위에 제1 본딩패드(155)와 제2 본딩패드(165)가 형성될 수 있다.Subsequently, as shown in FIGS. 14A to 14C, a first bonding pad 155 and a second bonding pad 165 may be formed on the third insulating layer 143.

도 14a 내지 도 14c는 본 발명의 실시 예에 따른 반도체 소자 제조방법에 있어 제1 본딩패드와 제2 본딩패드가 형성된 예를 나타낸 도면이다. 도 14a는 실시 예에 따른 반도체 소자 제조방법에 따라 형성된 제1 본딩패드와 제2 본딩패드의 형상을 나타낸 평면도이고, 도 14b는 도 14a에 도시된 실시 예에 따른 반도체 소자의 A-A 선에 따른 단면도이고, 도 14c는 도 14a에 도시된 실시 예에 따른 반도체 소자의 B-B 선에 따른 단면도이다.14A to 14C are views showing an example in which a first bonding pad and a second bonding pad are formed in a method of manufacturing a semiconductor device according to an exemplary embodiment of the present invention. 14A is a plan view showing the shapes of a first bonding pad and a second bonding pad formed according to a method of manufacturing a semiconductor device according to the embodiment, and FIG. 14B is a cross-sectional view taken along line AA of the semiconductor device according to the embodiment shown in FIG. 14A. And FIG. 14C is a cross-sectional view taken along line BB of the semiconductor device according to the embodiment illustrated in FIG. 14A.

실시 예에 의하면, 도 14a 내지 도 14c에 도시된 바와 같이, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)가 상기 제3 절연층(143) 위에 이격되어 형성될 수 있다. According to an embodiment, as illustrated in FIGS. 14A to 14C, the first bonding pad 155 and the second bonding pad 165 may be formed to be spaced apart on the third insulating layer 143.

상기 제1 본딩패드(155)는 상기 복수의 제4 개구부(h4) 위에 배치되어 상기 제1 전극(150)과 전기적으로 연결될 수 있다. 예로서, 상기 제1 본딩패드(155)의 하부 면이 상기 제4 개구부(h4)를 통해 상기 제1 전극(150)의 상부 면에 직접 접촉되어 배치될 수 있다.The first bonding pad 155 may be disposed on the plurality of fourth openings h4 to be electrically connected to the first electrode 150. For example, the lower surface of the first bonding pad 155 may be disposed in direct contact with the upper surface of the first electrode 150 through the fourth opening h4.

상기 제2 본딩패드(165)는 상기 복수의 제5 개구부(h5) 위에 배치되어 상기 제2 전극(160)과 전기적으로 연결될 수 있다. 예로서, 상기 제2 본딩패드(165)의 하부 면이 상기 제5 개구부(h5)를 통해 상기 제2 전극(160)의 상부 면에 직접 접촉되어 배치될 수 있다.The second bonding pad 165 may be disposed on the plurality of fifth openings h5 to be electrically connected to the second electrode 160. For example, the lower surface of the second bonding pad 165 may be disposed in direct contact with the upper surface of the second electrode 160 through the fifth opening h5.

예로서, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, W, Cr, Cu 및 이들 중 둘 이상의 합금으로 구성된 물질을 포함하는 그룹 중에서 선택된 물질로 형성될 수 있다. 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)는 하나의 층 또는 복수의 층으로 형성될 수 있다. 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)는 예로서 솔더 본딩(solder bonding)으로부터 Sn 확산을 방지하기 위하여 Cr, Cu 등의 확산 배리어 금속을 포함할 수 있다. 예로서, 상기 제1 본딩패드(155)와 상기 제2 본딩패드(172)는 Ti, Ni, Cu, Cr, Au을 포함하는 복수의 층으로 형성될 수 있다. For example, the first bonding pad 155 and the second bonding pad 165 are Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, W, Cr , Cu, and a material composed of two or more of these alloys may be formed of a material selected from the group. The first bonding pad 155 and the second bonding pad 165 may be formed of one layer or a plurality of layers. The first bonding pad 155 and the second bonding pad 165 may include a diffusion barrier metal such as Cr or Cu to prevent Sn diffusion from solder bonding, for example. For example, the first bonding pad 155 and the second bonding pad 172 may be formed of a plurality of layers including Ti, Ni, Cu, Cr, and Au.

이상에서 설명된 실시 예에 따른 반도체 소자는 서브마운트에 부착되어 반도체 소자 패키지 형태로 공급될 수 있다. 도 15는 본 발명의 실시 예에 따른 반도체 소자 패키지를 나타낸 도면이다. 도 15를 참조하여 실시 예에 따른 반도체 소자 패키지를 설명함에 있어, 이상에서 설명된 반도체 소자에 관련된 내용은 설명이 생략될 수 있다.The semiconductor device according to the embodiment described above may be attached to the submount and supplied in the form of a semiconductor device package. 15 is a diagram illustrating a semiconductor device package according to an embodiment of the present invention. In describing the semiconductor device package according to the embodiment with reference to FIG. 15, the description of the semiconductor device described above may be omitted.

실시 예에 따른 반도체 소자 패키지(400)는, 도 15에 도시된 바와 같이, 서브마운트(300)와, 상기 서브마운트(300) 위에 배치된 반도체 소자(200)를 포함할 수 있다. The semiconductor device package 400 according to the embodiment may include a submount 300 and a semiconductor device 200 disposed on the submount 300, as illustrated in FIG. 15.

상기 반도체 소자(200)는 제1 본딩패드(155)와 제2 본딩패드(165)를 포함할 수 있다. 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)는 상기 반도체 소자(200)의 제1 면(S1)에 배치될 수 있다. 또한, 상기 반도체 소자(200)는 상기 제1 면(S1)과 반대 방향에 배치된 제2 면(S2)를 포함할 수 있다.The semiconductor device 200 may include a first bonding pad 155 and a second bonding pad 165. The first bonding pad 155 and the second bonding pad 165 may be disposed on the first surface S1 of the semiconductor device 200. In addition, the semiconductor device 200 may include a second surface S2 disposed in a direction opposite to the first surface S1.

실시 예에 의하면, 상기 반도체 소자(200)는 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)를 통해 상기 서브마운트(300) 위에 배치될 수 있다. 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)는 상기 서브마운트(300)에 전기적으로 연결될 수 있다. 상기 서브마운트(300)는 상기 반도체 소자(200)에 전원을 제공하는 회로기판을 포함할 수 있다.According to an embodiment, the semiconductor device 200 may be disposed on the submount 300 through the first bonding pad 155 and the second bonding pad 165. The first bonding pad 155 and the second bonding pad 165 may be electrically connected to the submount 300. The submount 300 may include a circuit board providing power to the semiconductor device 200.

실시 예에 따른 반도체 소자(200)는 이상에서 설명된 바와 같이 상기 제2 면(S2)을 통하여 생성된 빛을 방출할 수 있다. 상기 반도체 소자(200)는 상기 제1 본딩패드(155)와 상기 제2 본딩패드(165)가 형성된 상기 제1 면(S1)의 반대 면인 상기 제2 면(S2)를 통해 외부로 빔을 제공할 수 있다.The semiconductor device 200 according to the embodiment may emit light generated through the second surface S2 as described above. The semiconductor device 200 provides a beam to the outside through the second surface S2, which is a surface opposite to the first surface S1 on which the first bonding pad 155 and the second bonding pad 165 are formed. can do.

실시 예에 따른 반도체 소자 패키지(400)에 의하면, 상기 서브마운트(300)를 통해 상기 반도체 소자(200)에 전원을 공급할 수 있다. 또한, 상기 반도체 소자 패키지(400)는 상기 서브마운트(300)를 통해 상기 반도체 소자(200)에서 발생된 열을 효과적으로 방열시킬 수 있다.According to the semiconductor device package 400 according to the embodiment, power may be supplied to the semiconductor device 200 through the submount 300. In addition, the semiconductor device package 400 may effectively dissipate heat generated from the semiconductor device 200 through the submount 300.

실시 예에 의하면, 상기 서브마운트(300)는 상기 반도체 소자(200)와 전기적으로 연결되는 회로를 포함할 수 있다. 예로서, 상기 서브마운트(300)는 실리콘(Si) 또는 질화 알루미늄(AlN)과 같은 물질을 기반으로 형성될 수 있다.According to an embodiment, the submount 300 may include a circuit electrically connected to the semiconductor device 200. For example, the submount 300 may be formed of a material such as silicon (Si) or aluminum nitride (AlN).

한편, 이상에서 설명된 반도체 소자 및 반도체 소자 패키지는 객체 검출, 3차원 움직임 인식, IR 조명 분야에 적용될 수 있다. 또한, 이상에서 설명된 반도체 소자 및 반도체 소자 패키지는 자율 주행을 위한 LiDAR(Light Detection and Ranging), BSD(Blind Spot Detection), ADAS(Advanced Driver Assistance System) 분야에도 적용될 수 있다. 또한, 이상에서 설명된 반도체 소자 및 반도체 소자 패키지는 HMI(Human Machine Interface) 분야에도 적용될 수 있다.Meanwhile, the semiconductor device and semiconductor device package described above may be applied to object detection, 3D motion recognition, and IR illumination fields. In addition, the semiconductor device and semiconductor device package described above may be applied to the fields of Light Detection and Ranging (LiDAR), blind spot detection (BSD), and Advanced Driver Assistance System (ADAS) for autonomous driving. In addition, the semiconductor device and the semiconductor device package described above may be applied to a human machine interface (HMI) field.

실시 예에 따른 반도체 소자 및 반도체 소자 패키지는, 객체 검출(Object Detection) 장치에 대한 예로서 근접 센서, 자동 초점 장치 등에 적용될 수 있다. 예컨대, 실시 예에 따른 객체 검출 장치는 빛을 발광하는 발광부와 빛을 수광하는 수광부를 포함할 수 있다. 상기 발광부의 예로서 도 15를 참조하여 설명된 반도체 소자 패키지가 적용될 수 있다. 상기 수광부의 예로서 포토 다이오드가 적용될 수 있다. 상기 수광부는 상기 발광부에서 방출된 빛이 객체(Object)에서 반사되는 빛을 입사 받을 수 있다.The semiconductor device and the semiconductor device package according to the embodiment may be applied to a proximity sensor, an auto focus device, etc. as an example of an object detection device. For example, the object detection device according to the embodiment may include a light emitting unit that emits light and a light receiving unit that receives light. As an example of the light emitting unit, the semiconductor device package described with reference to FIG. 15 may be applied. A photodiode may be applied as an example of the light receiving unit. The light receiving unit may receive light reflected from an object by light emitted from the light emitting unit.

또한, 자동 초점 장치는 이동 단말기, 카메라, 차량용 센서, 광 통신용 장치 등에 다양하게 적용될 수 있다. 상기 자동 초점 장치는 피사체의 위치를 검출하는 멀티 위치 검출을 위한 다양한 분야에 적용될 수 있다.In addition, the autofocus device can be variously applied to a mobile terminal, a camera, a vehicle sensor, an optical communication device, and the like. The auto focus device can be applied to various fields for multi-position detection that detects the position of an object.

도 16은 본 발명의 실시 예에 따른 반도체 소자 패키지를 포함하는 자동 초점 장치가 적용된 이동 단말기의 사시도이다.16 is a perspective view of a mobile terminal to which an autofocus device including a semiconductor device package according to an exemplary embodiment is applied.

도 16에 도시된 바와 같이, 실시 예의 이동 단말기(1500)는 후면에 제공된 카메라 모듈(1520), 플래쉬 모듈(1530), 자동 초점 장치(1510)를 포함할 수 있다. 여기서, 상기 자동 초점 장치(1510)는 발광부로서 도 15를 참조하여 설명된 실시 예에 따른 반도체 소자 패키지를 포함할 수 있다.As shown in FIG. 16, the mobile terminal 1500 according to the embodiment may include a camera module 1520, a flash module 1530, and an autofocus device 1510 provided on the rear side. Here, the autofocus device 1510 may include a semiconductor device package according to the embodiment described with reference to FIG. 15 as a light emitting unit.

상기 플래쉬 모듈(1530)은 내부에 광을 발광하는 발광소자를 포함할 수 있다. 상기 플래쉬 모듈(1530)은 이동 단말기의 카메라 작동 또는 사용자의 제어에 의해 작동될 수 있다. 상기 카메라 모듈(1520)은 이미지 촬영 기능 및 자동 초점 기능을 포함할 수 있다. 예컨대 상기 카메라 모듈(1520)은 이미지를 이용한 자동 초점 기능을 포함할 수 있다.The flash module 1530 may include a light emitting device that emits light therein. The flash module 1530 may be operated by a camera operation of a mobile terminal or a user's control. The camera module 1520 may include an image capturing function and an auto focus function. For example, the camera module 1520 may include an auto focus function using an image.

상기 자동 초점 장치(1510)는 레이저를 이용한 자동 초점 기능을 포함할 수 있다. 상기 자동 초점 장치(1510)는 상기 카메라 모듈(1520)의 이미지를 이용한 자동 초점 기능이 저하되는 조건, 예컨대 10m 이하의 근접 또는 어두운 환경에서 주로 사용될 수 있다. 상기 자동 초점 장치(1510)는 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자를 포함하는 발광부와, 포토 다이오드와 같은 빛 에너지를 전기 에너지로 변환하는 수광부를 포함할 수 있다.The auto focus device 1510 may include an auto focus function using a laser. The autofocus device 1510 may be mainly used in a condition in which an autofocus function using an image of the camera module 1520 deteriorates, for example, in a proximity or dark environment of 10m or less. The autofocusing device 1510 may include a light-emitting unit including a vertical cavity surface emission laser (VCSEL) semiconductor device, and a light-receiving unit that converts light energy such as a photodiode into electrical energy.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the embodiments above are included in at least one embodiment, and are not necessarily limited to only one embodiment. Further, the features, structures, effects, etc. illustrated in each embodiment may be combined or modified for other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Therefore, contents related to such combinations and modifications should be construed as being included in the scope of the embodiment.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시 예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 특허청구범위에서 설정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments have been described above, these are only examples and are not intended to limit the embodiments, and those of ordinary skill in the field to which the embodiments belong to various embodiments not illustrated above within the scope not departing from the essential characteristics of the present embodiment. It will be seen that branch transformation and application are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be interpreted as being included in the scope of the embodiments set in the appended claims.

P11, P12, P13, P21, P22, P23 발광구조물
105 기판
110a 제1 반사층
110b 제3 반사층
113 제1 도전형 반사층
115a 제1 활성층
115b 제2 활성층
117a 제1 애퍼쳐층
117b 제2 애퍼쳐층
120a 제2 반사층
120b 제4 반사층
141 제1 절연층
142 제2 절연층
143 제3 절연층
150 제1 전극
155 제1 본딩패드
160 제2 전극
160a 상부전극
160b 연결전극
165 제2 본딩패드
200 반도체 소자
300 서브마운트
400 반도체 소자 패키지
P11, P12, P13, P21, P22, P23 light emitting structure
105 substrate
110a first reflective layer
110b third reflective layer
113 First conductivity type reflective layer
115a first active layer
115b second active layer
117a first aperture layer
117b second aperture layer
120a second reflective layer
120b fourth reflective layer
141 first insulating layer
142 second insulating layer
143 third insulating layer
150 first electrode
155 first bonding pad
160 second electrode
160a upper electrode
160b connecting electrode
165 Second bonding pad
200 semiconductor devices
300 submount
400 semiconductor device package

Claims (12)

기판;
상기 기판 상에 배치된 제1 도전형 반사층;
상기 제1 도전형 반사층 상에 배치된 활성층 및 제2 도전형 반사층을 포함하는 발광구조물이 복수로 제공된 복수의 발광구조물;
상기 제1 도전형 반사층과 전기적으로 연결되는 제1 전극;
상기 제2 도전형 반사층과 전기적으로 연결되는 제2 전극;
상기 제1 전극 상에 배치되며 개구부를 제공하는 제1 절연층;
상기 복수의 발광구조물 상에 배치되며, 상기 제1 전극과 전기적으로 연결되는 제1 본딩패드; 및
상기 복수의 발광구조물 상에 상기 제1 본딩패드와 이격되어 배치되며, 상기 제2 전극과 전기적으로 연결되는 제2 본딩패드; 를 포함하며,
상기 제1 본딩패드가 배치되는 제 1구역;
상기 제2 본딩패드가 배치되는 제 2구역; 을 가지며,
상기 제1 절연층의 개구부는 상기 제 1구역 및 상기 제 2구역에 배치되며 상기 복수의 발광구조물 사이에 배치되고, 상기 개구부의 마주보는 두 점의 최단거리는 상기 발광구조물의 상면의 마주보는 두 점의 최단거리보다 작은 레이저 다이오드.
Board;
A first conductive type reflective layer disposed on the substrate;
A plurality of light emitting structures provided with a plurality of light emitting structures including an active layer and a second conductive type reflective layer disposed on the first conductive type reflective layer;
A first electrode electrically connected to the first conductivity type reflective layer;
A second electrode electrically connected to the second conductive type reflective layer;
A first insulating layer disposed on the first electrode and providing an opening;
A first bonding pad disposed on the plurality of light emitting structures and electrically connected to the first electrode; And
A second bonding pad disposed on the plurality of light emitting structures to be spaced apart from the first bonding pad and electrically connected to the second electrode; Including,
A first area in which the first bonding pad is disposed;
A second area in which the second bonding pad is disposed; Has,
The openings of the first insulating layer are disposed in the first and second areas and are disposed between the plurality of light emitting structures, and the shortest distance between the two facing points of the opening is two points facing the upper surface of the light emitting structure. A laser diode smaller than the shortest distance of.
제1항에 있어서,
상기 제1 전극은, 상기 제1 본딩패드 아래와 상기 제2 본딩패드 아래에 배치되며, 상기 복수의 발광구조물의 상기 활성층과 상기 제2 도전형 반사층을 노출시키는 복수의 개구부를 제공하는 레이저 다이오드.
The method of claim 1,
The first electrode is disposed under the first bonding pad and under the second bonding pad, and provides a plurality of openings exposing the active layer and the second conductive type reflective layer of the plurality of light emitting structures.
제1항에 있어서,
상기 제2 전극은, 상기 제1 본딩패드 아래와 상기 제2 본딩패드 아래에 배치되며, 상기 제1 본딩패드 아래에서 상기 복수의 발광구조물의 상기 활성층 주변에 배치된 상기 제1 전극을 노출시키는 복수의 개구부를 제공하는 레이저 다이오드.
The method of claim 1,
The second electrode is disposed under the first bonding pad and under the second bonding pad, and exposes the first electrode disposed around the active layer of the plurality of light emitting structures under the first bonding pad. A laser diode that provides an opening.
제1항에 있어서,
상기 제2 전극은 상기 복수의 발광구조물의 상기 제2 도전형 반사층의 상부 면에 접촉된 레이저 다이오드.
The method of claim 1,
The second electrode is a laser diode in contact with an upper surface of the second conductive type reflective layer of the plurality of light emitting structures.
제1항에 있어서,
상기 제1 전극과 상기 제2 전극 사이에 배치된 제2 절연층을 더 포함하는 레이저 다이오드.
The method of claim 1,
A laser diode further comprising a second insulating layer disposed between the first electrode and the second electrode.
제5항에 있어서,
상기 제2 절연층은 상기 제1 본딩패드 아래에 배치된 복수의 제1 개구부와 복수의 제2 개구부를 제공하고,
상기 제1 본딩패드와 상기 제1 전극이 상기 제2 절연층에 제공된 복수의 제1 개구부를 통하여 전기적으로 연결되고,
상기 복수의 발광구조물의 상기 제2 도전형 반사층과 상기 제2 전극이 상기 제2 절연층에 제공된 복수의 제2 개구부를 통하여 전기적으로 연결된 레이저 다이오드.
The method of claim 5,
The second insulating layer provides a plurality of first openings and a plurality of second openings disposed under the first bonding pad,
The first bonding pad and the first electrode are electrically connected through a plurality of first openings provided in the second insulating layer,
A laser diode in which the second conductive type reflective layer of the plurality of light emitting structures and the second electrode are electrically connected through a plurality of second openings provided in the second insulating layer.
제5항에 있어서,
상기 제2 절연층은 상기 제2 본딩패드 아래에 배치된 복수의 개구부를 제공하고,
상기 복수의 발광구조물의 상기 제2 도전형 반사층과 상기 제2 전극이 상기 제2 절연층에 제공된 복수의 개구부를 통하여 전기적으로 연결된 레이저 다이오드.
The method of claim 5,
The second insulating layer provides a plurality of openings disposed under the second bonding pad,
The second conductive type reflective layer of the plurality of light emitting structures and the second electrode are electrically connected to each other through a plurality of openings provided in the second insulating layer.
제1항에 있어서,
상기 제2 전극은 상기 복수의 발광구조물의 상기 제2 도전형 반사층의 상부 면에 접촉되어 배치된 상부전극과, 상기 복수의 발광구조물 사이에서 상기 제1 전극 위에 배치된 연결전극을 포함하는 레이저 다이오드.
The method of claim 1,
The second electrode is a laser diode including an upper electrode disposed in contact with an upper surface of the second conductive type reflective layer of the plurality of light emitting structures, and a connection electrode disposed on the first electrode between the plurality of light emitting structures .
제1항에 있어서,
상기 기판은 진성 반도체 기판인 레이저 다이오드.
The method of claim 1,
The substrate is a laser diode of an intrinsic semiconductor substrate.
제1항에 있어서,
상기 제1 도전형 반사층의 반사율이 상기 제2 도전형 반사층의 반사율에 비해 더 작은 레이저 다이오드.
The method of claim 1,
A laser diode in which the reflectance of the first conductivity-type reflective layer is smaller than that of the second conductivity-type reflective layer.
서브마운트;
상기 서브마운트 위에 배치된 제1항 내지 제10항 중의 어느 한 항에 의한 레이저 다이오드;
를 포함하고,
상기 레이저 다이오드는 상기 제1 본딩패드와 상기 제2 본딩패드가 배치된 제1 면과, 상기 제1 면과 반대 방향에 배치된 제2 면을 포함하고,
상기 제1 본딩패드와 상기 제2 본딩패드는 상기 서브마운트에 전기적으로 연결되고,
상기 레이저 다이오드에서 생성된 빛은 상기 제2 면을 통해 외부로 방출되는 반도체 소자 패키지.
Submount;
A laser diode according to any one of claims 1 to 10 disposed on the submount;
Including,
The laser diode includes a first surface on which the first bonding pad and the second bonding pad are disposed, and a second surface disposed in a direction opposite to the first surface,
The first bonding pad and the second bonding pad are electrically connected to the submount,
The semiconductor device package in which light generated by the laser diode is emitted to the outside through the second surface.
제11항에 기재된 반도체 소자 패키지;
상기 반도체 소자 패키지에서 방출된 빛의 반사된 빛을 입사 받는 수광부;
를 포함하는 객체 검출 장치.
The semiconductor device package according to claim 11;
A light receiving unit receiving reflected light of light emitted from the semiconductor device package;
Object detection device comprising a.
KR1020170062140A 2017-05-19 2017-05-19 Laser diode, semiconductor device package, and object detecting apparatus KR102250479B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170062140A KR102250479B1 (en) 2017-05-19 2017-05-19 Laser diode, semiconductor device package, and object detecting apparatus
CN201880032776.8A CN110651404B (en) 2017-05-19 2018-05-18 Laser diode
PCT/KR2018/005755 WO2018212630A1 (en) 2017-05-19 2018-05-18 Laser diode
US16/608,051 US10998694B2 (en) 2017-05-19 2018-05-18 Laser diode
EP18802567.0A EP3627638B1 (en) 2017-05-19 2018-05-18 Laser diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170062140A KR102250479B1 (en) 2017-05-19 2017-05-19 Laser diode, semiconductor device package, and object detecting apparatus

Publications (2)

Publication Number Publication Date
KR20180126961A KR20180126961A (en) 2018-11-28
KR102250479B1 true KR102250479B1 (en) 2021-05-11

Family

ID=64561423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170062140A KR102250479B1 (en) 2017-05-19 2017-05-19 Laser diode, semiconductor device package, and object detecting apparatus

Country Status (1)

Country Link
KR (1) KR102250479B1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102137750B1 (en) * 2016-07-28 2020-07-24 엘지이노텍 주식회사 Light emitting device

Also Published As

Publication number Publication date
KR20180126961A (en) 2018-11-28

Similar Documents

Publication Publication Date Title
US11637227B2 (en) Semiconductor device including multiple distributed bragg reflector layers
JP6781838B2 (en) Semiconductor device package and its manufacturing method
US10950756B2 (en) Light emitting device including a passivation layer on a light emitting structure
KR20180058564A (en) Semiconductor device and semiconductor device package including the same
KR102569576B1 (en) Semiconductor device package
KR102623614B1 (en) Vcsel semiconductor device, optical transmitting module and optical transmitting apparatus
CN110651404B (en) Laser diode
KR102250479B1 (en) Laser diode, semiconductor device package, and object detecting apparatus
KR102250471B1 (en) Laser diode, semiconductor device package, and object detecting apparatus
KR102093816B1 (en) Semiconductor device
KR20180087679A (en) Semiconductor device, method for fabricating semiconductor device, semiconductor device package, and object detecting apparatus
KR102212952B1 (en) Semiconductor device
KR20180052265A (en) Semiconductor device and laser detection auto focusing having thereof
KR102308692B1 (en) Semiconductor device, method for fabricating semiconductor device, semiconductor device package, and object detecting apparatus
KR102385937B1 (en) Semiconductor device package and optical assembly
KR102327777B1 (en) Semiconductor device, semiconductor device package, and object detecting apparatus
KR102311599B1 (en) Semiconductor device, method for fabricating semiconductor device, and semiconductor device package
KR102620728B1 (en) Semiconductor device, semiconductor device package, and object detecting apparatus
KR102331621B1 (en) Optoelectronic device
KR20180002212A (en) Semiconductor device module
KR102595923B1 (en) Optical transmitting module and optical transmitting apparatus
KR20220056845A (en) Optoelectronic device
KR20190068096A (en) Semiconductor device and semiconductor device package including the same
KR20180049678A (en) Semiconductor device and semiconductor device package including the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant