KR20180047387A - Semiconductor device package array - Google Patents

Semiconductor device package array Download PDF

Info

Publication number
KR20180047387A
KR20180047387A KR1020160143396A KR20160143396A KR20180047387A KR 20180047387 A KR20180047387 A KR 20180047387A KR 1020160143396 A KR1020160143396 A KR 1020160143396A KR 20160143396 A KR20160143396 A KR 20160143396A KR 20180047387 A KR20180047387 A KR 20180047387A
Authority
KR
South Korea
Prior art keywords
semiconductor device
conversion layer
conversion
device package
thickness
Prior art date
Application number
KR1020160143396A
Other languages
Korean (ko)
Inventor
배서정
민경홍
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160143396A priority Critical patent/KR20180047387A/en
Publication of KR20180047387A publication Critical patent/KR20180047387A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

The present invention provides a semiconductor device package array which prevents light leakage phenomenon. An embodiment of the present invention discloses the semiconductor device package array which comprises: a substrate part; and a plurality of semiconductor device packages located on the substrate part. Each of the semiconductor device packages includes a plurality of conversion layers. The thickness of the conversion layer having the maximum refractive index among the plurality of conversion layers decreases toward the center of the substrate part.

Description

반도체 소자 패키지 어레이{SEMICONDUCTOR DEVICE PACKAGE ARRAY}[0001] SEMICONDUCTOR DEVICE PACKAGE ARRAY [0002]

실시 예는 반도체 소자 패키지 어레이에 관한 것이다.An embodiment relates to a semiconductor device package array.

발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 반도체 소자 중 하나이다. 발광 다이오드는 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다. 최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정표시장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.A light emitting diode (LED) is one of semiconductor devices that emits light when current is applied. The light emitting diode is capable of emitting light with high efficiency at a low voltage, thus providing excellent energy saving effect. In recent years, the problem of luminance of a light emitting diode has been greatly improved, and it has been applied to various devices such as a backlight unit of a liquid crystal display device, a display board, a display device, and a home appliance.

일반적인 액정표시장치는 발광 다이오드로부터 방출된 광과 액정의 투과율을 제어하여 컬러필터를 통과하는 빛으로 이미지 또는 영상을 표시한다. 최근에는 HD 이상의 고화질 및 대 화면의 표시장치가 요구되고 있으나, 일반적으로 주로 사용되고 있는 복잡한 구성들을 갖는 액정표시장치 및 유기전계 표시장치는 수율 및 비용에 의해 고화질의 대화면 표시장치를 구현하기에 어려움이 있다.A typical liquid crystal display device displays an image or an image with light passing through a color filter by controlling the light emitted from the light emitting diode and the transmittance of the liquid crystal. However, it is difficult to realize a high-quality large-screen display device due to the yield and cost of a liquid crystal display device and an organic field display device having complicated configurations, which are generally used in general. have.

실시예는 빛샘 현상이 방지되는 반도체 소자 패키지 어레이를 제공한다.An embodiment provides a semiconductor device package array in which light leakage phenomenon is prevented.

실시예는 광도가 향상된 반도체 소자 패키지 어레이를 제공한다.Embodiments provide a semiconductor device package array with improved brightness.

실시예는 굴절률이 상이한 제1 층 및 상기 제1 변환층 상에 배치된 제 2 변환층을 포함하고, 반도체 소자 패키지 어레이의 중심부 갈수록 제2 변환층의 두께가 커지는 반도체 소자 패키지 어레이를 구현할 수 있다.The embodiment can implement a semiconductor device package array including a first layer having a different refractive index and a second conversion layer disposed on the first conversion layer and having a greater thickness of the second conversion layer as the central portion of the semiconductor device package array .

실시예에서 해결하고자 하는 과제는 이에 한정 되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.The problems to be solved in the embodiments are not limited to these, and the objects and effects that can be grasped from the solution means and the embodiments of the problems described below are also included.

본 발명의 일실시예에 따른 반도체 소자 패키지 어레이는 기판부; 및 상기 기판부 상에 배치되고 복수 개의 반도체 소자 패키지;를 포함하고, 상기 각각의 반도체 소자 패키지는 복수 개의 변환층을 포함하고, 상기 복수 개의 변환층 중 최대 굴절률을 가지는 변환층의 두께는 상기 기판부의 중앙에 가까워질수록 감소할 수 있다.A semiconductor device package array according to an embodiment of the present invention includes a substrate portion; And a plurality of semiconductor device packages disposed on the substrate portion, wherein each of the semiconductor device packages includes a plurality of conversion layers, and a thickness of the conversion layer having a maximum refractive index among the plurality of conversion layers, The closer to the center of the part, the smaller it can be.

상기 반도체 소자 패키지의 상기 복수 개의 변환층 각각의 두께는 일정할 수 있다.The thickness of each of the plurality of conversion layers of the semiconductor device package may be constant.

상기 기판부의 중앙에 배치된 반도체 소자 패키지는, 상기 최대 굴절률을 가지는 변환층의 두께가 상기 기판부의 중앙을 향해 점차 감소할 수 있다.In the semiconductor device package disposed at the center of the substrate portion, the thickness of the conversion layer having the maximum refractive index may gradually decrease toward the center of the substrate portion.

상기 최대 굴절률을 가지는 변환층은 파장 변환 물질을 포함할 수 있다.The conversion layer having the maximum refractive index may include a wavelength conversion material.

본 발명의 일실시예에 따른 반도체 소자 패키지 어레이는 기판부; 상기 기판부 상에 배치되는 복수 개의 반도체 소자; 및 상기 기판부 및 상기 반도체 소자를 덮는 복수 개의 변환층;을 포함하고, 상기 복수 개의 변환층 중 최대 굴절률을 가지는 변환층의 두께는 상기 기판부의 중앙에 가까워질수록 감소할 수 있다.A semiconductor device package array according to an embodiment of the present invention includes a substrate portion; A plurality of semiconductor elements disposed on the substrate portion; And a plurality of conversion layers covering the substrate portion and the semiconductor device, wherein a thickness of the conversion layer having a maximum refractive index among the plurality of conversion layers can be reduced as the center of the conversion portion is closer to the center of the substrate portion.

상기 최대 굴절률을 가지는 변환층의 두께가 상기 기판부의 중앙을 향해 점차 감소할 수 있다.The thickness of the conversion layer having the maximum refractive index may gradually decrease toward the center of the substrate portion.

상기 최대 굴절률을 가지는 변환층은 파장 변환 물질을 포함할 수 있다.The conversion layer having the maximum refractive index may include a wavelength conversion material.

상기 복수 개의 변환층 사이의 경계는 단차를 이룰 수 있다.The boundary between the plurality of conversion layers may be stepped.

본 발명의 일실시예에 따른 표시 장치는 상기 반도체 소자 패키지 어레이를 포함할 수 있다.The display device according to an embodiment of the present invention may include the semiconductor device package array.

실시예의 반도체 소자 패키지 어레이는 방출하는 빛의 지향각을 조절하여 빛샘 현상 발생을 방지할 수 있다. The semiconductor device package array of the embodiment can prevent the occurrence of light leakage by adjusting the directing angle of the emitted light.

실시예의 반도체 소자 패키지 어레이는 향상된 광도를 제공할 수 있다.The semiconductor device package arrays of the embodiments can provide improved brightness.

실시예의 반도체 소자 반도체 패키지 어레이는 외곽에 배치된 반도체 소자 패키지의 최대 굴절률을 가지는 변환층의 두께를 감소시켜 광 추출이 높은 표시 장치를 구현할 수 있다.The semiconductor device semiconductor package array of the embodiment can reduce the thickness of the conversion layer having the maximum refractive index of the semiconductor device package disposed at the periphery, thereby realizing a display device having high light extraction.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.The various and advantageous advantages and effects of the present invention are not limited to the above description, and can be more easily understood in the course of describing a specific embodiment of the present invention.

도 1은 본 발명의 제1 실시예의 반도체 소자 패키지의 단면도이고,
도 2는 본 발명의 실시예의 반도체 소자 패키지를 광원으로 이용하는 표시 장치의 단위 픽셀의 평면도이고,
도 3은 본 발명의 제2 실시예의 반도체 소자 패키지의 단면도이고,
도 4는 본 발명의 제1 실시예의 반도체 소자 패키지 어레이의 단면도이고,
도 5는 본 발명의 제2 실시예의 반도체 소자 패키지 어레이의 단면도이고,
도 6은 본 발명의 제3 실시예의 반도체 소자 패키지 어레이의 단면도이고,
도 7은 본 발명의 제4 실시예의 반도체 소자 패키지 어레이의 단면도이고,
도 8은 본 발명의 실시예의 반도체 소자 패키지를 포함하는 표시 장치를 도시하는 도면이다.1 is a cross-sectional view of a semiconductor device package according to a first embodiment of the present invention,
2 is a plan view of a unit pixel of a display device using the semiconductor device package of the embodiment of the present invention as a light source,
3 is a sectional view of the semiconductor device package of the second embodiment of the present invention,
4 is a cross-sectional view of a semiconductor device package array according to the first embodiment of the present invention,
5 is a cross-sectional view of a semiconductor device package array according to a second embodiment of the present invention,
6 is a cross-sectional view of a semiconductor device package array according to a third embodiment of the present invention,
7 is a cross-sectional view of a semiconductor device package array according to a fourth embodiment of the present invention,
8 is a diagram showing a display device including a semiconductor device package of an embodiment of the present invention.

본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다. The embodiments may be modified in other forms or various embodiments may be combined with each other, and the scope of the present invention is not limited to each embodiment described below.

특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다. Although not described in the context of another embodiment, unless otherwise described or contradicted by the description in another embodiment, the description in relation to another embodiment may be understood.

예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.For example, if the features of configuration A are described in a particular embodiment, and the features of configuration B are described in another embodiment, even if the embodiment in which configuration A and configuration B are combined is not explicitly described, It is to be understood that they fall within the scope of the present invention.

실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of the embodiments, in the case where one element is described as being formed "on or under" another element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention.

반도체 소자는 반도체 소자, 수광 소자 등 각종 전자 소자를 포함할 수 있으며, 반도체 소자와 수광 소자는 모두 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.The semiconductor device may include various electronic devices such as a semiconductor device and a light receiving device. The semiconductor device and the light receiving device may include the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer.

본 실시 예에 따른 반도체 소자는 반도체 소자일 수 있다.The semiconductor device according to the present embodiment may be a semiconductor device.

반도체 소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다. 제1 도전형 반도체층은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 반도체층에 제1도펀트가 도핑될 수 있다. 제1 도전형 반도체층은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있으나, 이에 한정하지 않는다. 제1도펀트가 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트인 경우, 제1 도전형 반도체층은 n형 질화물 반도체층일 수 있다.In a semiconductor device, electrons and holes are recombined to emit light, and the wavelength of the light is determined by the energy band gap inherent to the material. Thus, the light emitted may vary depending on the composition of the material. The first conductive semiconductor layer may be formed of a compound semiconductor such as Group III-V or II-VI, and the first conductive semiconductor layer may be doped with a first dopant. The first conductive semiconductor layer may be a semiconductor material having a composition formula of AlxInyGa (1-xy) N (0? X? 1, 0? Y? 1, 0? X + y? 1), InAlGaN, AlGaAs, GaP, GaAs, GaAsP, and AlGaInP. However, the present invention is not limited thereto. When the first dopant is an n-type dopant such as Si, Ge, Sn, Se, Te or the like, the first conductivity type semiconductor layer may be an n-type nitride semiconductor layer.

복수 개의 활성층은 제1 도전형 반도체층을 통해서 주입되는 전자(또는 정공)과 제2 도전형 반도체층을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.The plurality of active layers are layers in which electrons (or holes) injected through the first conductivity type semiconductor layer and holes (or electrons) injected through the second conductivity type semiconductor layer meet. The active layer transitions to a low energy level as electrons and holes recombine, and light having a wavelength corresponding thereto can be generated.

복수 개의 활성층은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층의 구조는 이에 한정하지 않는다.The plurality of active layers may have any one of a single well structure, a multiple well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum wire structure. Not limited.

복수 개의 활성층이 우물 구조로 형성되는 경우, 활성층의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.In the case where the plurality of active layers are formed of a well structure, the well layer / barrier layer of the active layer may be any one of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP But it is not limited thereto. The well layer may be formed of a material having a band gap smaller than the band gap of the barrier layer.

복수 개의 활성층이 각각 복수 개의 우물층을 갖는 경우 각 우물층은 동일한 파장대의 광을 생성할 수 있다. 실시 예에 따른 발광구조물은 디스플레이의 픽셀을 구현하기 위한 것으로 RGB광을 혼합하여 백색광을 구현하는 구조와 구별된다.When each of the plurality of active layers has a plurality of well layers, each well layer can generate light of the same wavelength band. The light emitting structure according to the embodiment is different from the structure for realizing white light by mixing RGB light for realizing pixels of a display.

복수 개의 제2 도전형 반도체층은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층에 제2도펀트가 도핑될 수 있다. 제2 도전형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2 도전형 반도체층은 p형 반도체층일 수 있다.The plurality of second conductivity type semiconductor layers may be formed of compound semiconductors such as Group III-V and Group II-VI, and the second conductivity type semiconductor layer may be doped with a second dopant. The second conductivity type semiconductor layer may be a semiconductor material having a composition formula of InxAlyGa1-x-yN (0? X? 1, 0? Y? 1, 0? X + y? 1) or a semiconductor material having a composition formula of AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP. ≪ / RTI > When the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, or Ba, the second conductivity type semiconductor layer doped with the second dopant may be a p-type semiconductor layer.

반도체 소자 패키지는 이러한 반도체 소자를 포함할 수 있다.The semiconductor device package may include such a semiconductor device.

이하, 첨부된 도면을 참조하여 실시 예의 반도체 소자 패키지를 상세히 설명하면 다음과 같다.Hereinafter, the semiconductor device package of the embodiment will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제1 실시예의 반도체 소자 패키지의 단면도이다. 도 1을 참조하면, 본 발명 실시예의 반도체 소자 패키지(10)는 몸체(100), 몸체(100)의 상부가 개구된 캐비티(110), 캐비티(110) 내에 배치된 반도체 소자(140), 반도체 소자(140)와 전기적으로 연결된 리드 전극(130a, 130b), 반도체 소자(140)를 덮도록 캐비티(110)에 채워진 복수의 변환층(120)을 포함할 수 있다.1 is a cross-sectional view of a semiconductor device package of a first embodiment of the present invention. 1, a semiconductor device package 10 according to an embodiment of the present invention includes a body 100, a cavity 110 in which an upper portion of the body 100 is opened, a semiconductor device 140 disposed in the cavity 110, Lead electrodes 130a and 130b electrically connected to the device 140 and a plurality of conversion layers 120 filled in the cavity 110 to cover the semiconductor device 140. [

몸체(100)는 폴리프탈아미드(Polyphthalamide; PPA)와 같은 수지 재질, 실리콘(Si), 금속 재질, PSG(photo sensitive glass), 사파이어(Al2O3), 인쇄회로기판(PCB) 중 적어도 하나일 수 있다. 그리고, 제 1, 제 2 리드 전극(130a, 130b)은 PCB 타입, 세라믹 타입, 프레임 타입, 및 도금 타입의 전극 중 어느 하나일 수 있다. 다만, 이에 한정되는 것은 아니다.Body 100 includes a polyphthalamide (Polyphthalamide; PPA), at least one of a resin material, a silicon (Si), a metal material such as, PSG (photo sensitive glass), sapphire (Al 2 O 3), a printed circuit board (PCB) Lt; / RTI > The first and second lead electrodes 130a and 130b may be any one of a PCB type, a ceramic type, a frame type, and a plating type electrode. However, the present invention is not limited thereto.

몸체(100)는 반도체 소자 패키지(10)의 하부에 배치되어, 반도체 소자 패키지(10)를 전체적으로 지지할 수 있다.The body 100 may be disposed below the semiconductor device package 10 to support the semiconductor device package 10 as a whole.

반도체 소자(140)는 청색 LED, 적색 LED, 녹색 LED와 같이 소정 컬러를 방출하는 LED일 수 있으며, 이에 한정되지 않는다. 본 발명의 일실시예로 반도체 소자(10)는 청색(blue) 광을 방출할 수 있다. 반도체 소자(140)는 청색 광을 방출할 수 있고, 백색(white) 광을 구현하기 위해 반도체 소자(140) 상부에 변환층(120)이 배치될 수 있다.The semiconductor device 140 may be an LED emitting a predetermined color such as a blue LED, a red LED, and a green LED, but is not limited thereto. In an embodiment of the present invention, the semiconductor device 10 may emit blue light. The semiconductor device 140 may emit blue light and the conversion layer 120 may be disposed on the semiconductor device 140 to realize white light.

반도체 소자(140)는 캐비티(100a) 내에 배치되고 몸체(100)에 배치된 제 1, 제 2 리드 전극(130a, 130b)과 전기적으로 접속될 수 있다.The semiconductor device 140 may be electrically connected to the first and second lead electrodes 130a and 130b disposed in the cavity 100a and disposed in the body 100. [

제1, 제2 리드 전극(130a, 130b)은 몸체(100)의 일면을 관통할 수 있다. 제1, 제2 리드 전극(130a, 130b)은 서로 연결되지 않고 절연된 상태일 수 있다. 제1, 제2 리드 전극(130a, 130b)은 반도체 소자(140)와 전기적으로 연결될 수 있다. 제1, 제2 리드 전극(130a, 130b)은 서로 상이한 극성일 수 있다.The first and second lead electrodes 130a and 130b may penetrate one surface of the body 100. [ The first and second lead electrodes 130a and 130b may not be connected to each other and may be in an insulated state. The first and second lead electrodes 130a and 130b may be electrically connected to the semiconductor device 140. The first and second lead electrodes 130a and 130b may have different polarities from each other.

제1, 제2 리드 전극(130a, 130b)은 반도체 소자(140)와 접착될 수 있다. 다만, 이에 한정되지 않고, 제1, 제2 리드 전극(130a, 130b)은 반도체 소자(140)와 간격을 형성할 수 있다.The first and second lead electrodes 130a and 130b may be adhered to the semiconductor device 140. However, the present invention is not limited to this, and the first and second lead electrodes 130a and 130b may be spaced apart from the semiconductor device 140.

캐비티(110)는 몸체(100)의 일부가 개구된 부분일 수 있다. 캐비티(110)는 복수의 변환층(120)이 배치될 수 있다. 캐비티(100)의 일면은 단차를 형성할 수 있다. 또한, 캐비티(110)의 일면은 곡면을 형성할 수 있다.The cavity 110 may be a portion where the body 100 is partially opened. The cavity 110 may include a plurality of conversion layers 120. One surface of the cavity 100 may form a step. In addition, one surface of the cavity 110 may form a curved surface.

변환층(120)은 캐비티(110) 내에 배치되고, 복수 개일 수 있다. 변환층(120)은 녹색(green) 파장 변환 입자, 적색 파장 변환 입자 및 옥색 파장 변환 입자를 포함할 수 있다. 다만, 이에 한정되는 것은 아니다.The conversion layer 120 is disposed in the cavity 110, and may be plural. The conversion layer 120 may include a green wavelength conversion particle, a red wavelength conversion particle, and a blue wavelength conversion particle. However, the present invention is not limited thereto.

변환층(120)의 녹색 파장 변환 입자, 적색 파장 변환 입자 및 옥색 파장 변환 입자는 반도체 소자(140)에서 방출되는 광을 흡수하여 백색광으로 변환할 수 있다.The green wavelength conversion particles, the red wavelength conversion particles and the yaw wavelength conversion particles of the conversion layer 120 can absorb the light emitted from the semiconductor element 140 and convert it into white light.

녹색 파장 변환 입자, 적색 파장 변환 입자 및 옥색 파장 변환입자는 형광체, QD(Quantum Dot) 중 어느 하나 이상을 포함할 수 있다.The green wavelength conversion particle, the red wavelength conversion particle and the yaw wavelength conversion particle may include at least one of a phosphor and a quantum dot (QD).

형광체는 YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 어느 하나의 형광 물질이 포함될 수 있으나, 실시 예는 형광체의 종류에 제한되지 않는다. YAG 및 TAG계 형광 물질은 (Y, Tb, Lu, Sc, La, Gd, Sm)3(Al, Ga, In, Si, Fe)5(O, S)12:Ce 중에서 선택될 수 있으며, Silicate계 형광 물질은 (Sr, Ba, Ca, Mg)2SiO4:(Eu, F, Cl) 중에서 선택 사용 가능하다.The phosphor may include any one of a YAG-based, TAG-based, silicate-based, sulfide-based or nitride-based fluorescent material, but the embodiment is not limited to the type of the fluorescent material. YAG and TAG-based fluorescent material (Y, Tb, Lu, Sc , La, Gd, Sm) 3 (Al, Ga, In, Si, Fe) 5 (O, S) 12: Ce may be selected from, Silicate The phosphor can be selected from (Sr, Ba, Ca, Mg) 2 SiO 4 : (Eu, F, Cl)

Sulfide계 형광 물질은 (Ca,Sr)S:Eu, (Sr,Ca,Ba)(Al,Ga)2S4:Eu 중 선택 가능하며, Nitride계 파장 변환 입자는 (Sr, Ca, Si, Al, O)N:Eu (예, CaAlSiN4:Eu β-SiAlON:Eu) 또는 Ca-α SiAlON:Eu계인 (Cax,My)(Si,Al)12(O,N)16일 수 있다. 이 때, M은 Eu, Tb, Yb 또는 Er 중 적어도 하나의 물질이며 0.05<(x+y)<0.3, 0.02<x<0.27 and 0.03<y<0.3을 만족하는 파장 변환 입자 성분 중에서 선택될 수 있다. 적색 파장 변환 입자는 N(예, CaAlSiN3:Eu)을 포함하는 질화물(Nitride)계 파장 변환 입자거나 KSF(K2SiF6) 파장 변환 입자일 수 있다.Sulfide-based fluorescent materials can be selected from (Ca, Sr) S: Eu, (Sr, Ca, Ba) (Al, Ga) 2 S 4 : Eu, (O, N) 16 (Ca x , M y ) (Si, Al) 12 (O, N): Eu (e.g., CaAlSiN 4 : Eu? -SiAlON: Eu) or Ca-? SiAlON: Eu. Here, M is at least one material selected from among Eu, Tb, Yb, and Er and can be selected from wavelength conversion particle components satisfying 0.05 <(x + y) <0.3, 0.02 <x <0.27 and 0.03 < have. The red wavelength conversion particle may be a nitride-based wavelength conversion particle including N (for example, CaAlSiN 3 : Eu) or a KSF (K 2 SiF 6 ) wavelength conversion particle.

변환층(120)은 실리콘 등의 모재에 형광체를 포함할 수 있다. 일예로, 투과성 에폭시 수지, 실리콘 수지, 폴리이미드 수지, 요소 수지, 및 아크릴 수지 등에서 선택된 고분자 수지에 파장 변환 입자가 분산된 구조일 수 있다. 다만, 이에 한정하지 않는다.The conversion layer 120 may include a phosphor in a base material such as silicon. For example, it may be a structure in which wavelength conversion particles are dispersed in a polymer resin selected from a transparent epoxy resin, a silicone resin, a polyimide resin, a urea resin, and an acrylic resin. However, the present invention is not limited thereto.

변환층(120)은 제1 변환층(121) 및 제2 변환층(122)을 포함할 수 있다. 일예로, 제1 변환층(121)은 반도체 소자를 덮을 수 있다. 제2 변환층(122)은 제1 변환층(121) 상에 배치될 수 있다.The conversion layer 120 may include a first conversion layer 121 and a second conversion layer 122. For example, the first conversion layer 121 may cover the semiconductor element. The second conversion layer 122 may be disposed on the first conversion layer 121.

복수 개의 변환층(12)은 각각 상이한 굴절률을 가질 수 있다. 실시예로 제1 변환층(121)과 제2 변환층(122)은 상이한 굴절률을 가질 수 있다. 제1 변환층(121)의 굴절률은 제2 변환층(122)의 굴절률보다 클 수 있다.The plurality of conversion layers 12 may each have a different refractive index. In an embodiment, the first conversion layer 121 and the second conversion layer 122 may have different refractive indices. The refractive index of the first conversion layer 121 may be larger than that of the second conversion layer 122. [

일예로, 제1 변환층(121) 및 제2 변환층(122)은 서로 다른 굴절률을 가진 실리콘 수지를 포함할 수 있다. 제1 변환층(121)은 제2 변환층(122)이 포함하는 실리콘 수지보다 굴절률이 큰 실리콘 수지를 포함할 수 있다. 다만, 이에 한정되는 것은 아니다.For example, the first conversion layer 121 and the second conversion layer 122 may include a silicone resin having a different refractive index. The first conversion layer 121 may include a silicone resin having a refractive index higher than that of the silicone resin included in the second conversion layer 122. However, the present invention is not limited thereto.

제1 변환층(121)의 굴절률은 1.5 내지 1.6일 수 있다. 제2 변환층(122)의 굴절률은 1.25 내지 1.45일 수 있다. 굴절률이 1.25 이하로 낮아지면, 습도 및 온도에 영향을 쉽게 받아 반도체 소자의 신뢰성을 저하시킬 수 있다. 또한, 굴절률이 1.6보다 커지면 반도체 소자로부터 방출되는 빛의 양이 적어질 수 있다.The refractive index of the first conversion layer 121 may be 1.5 to 1.6. The refractive index of the second conversion layer 122 may be 1.25 to 1.45. If the refractive index is lowered to 1.25 or less, the influence of humidity and temperature can be easily caused and the reliability of the semiconductor device can be lowered. In addition, when the refractive index is larger than 1.6, the amount of light emitted from the semiconductor device can be reduced.

변환층(120) 전체의 두께는 제1 변환층(121)의 두께(d1)와 제2 변환층(122)의 두께(d2)의 합일 수 있다. 제2 변환층(122)의 상면과 몸체(100)의 상면 사이에 간격(d3)이 형성될 수 있다. 다만, 이에 한정되는 것은 아니며, 제2 변환층(122)의 상면과 몸체(100)의 상면은 동일한 면을 이룰 수 있다.The thickness of the entire conversion layer 120 may be the sum of the thickness d1 of the first conversion layer 121 and the thickness d2 of the second conversion layer 122. A gap d3 may be formed between the upper surface of the second conversion layer 122 and the upper surface of the body 100. [ However, the present invention is not limited thereto, and the upper surface of the second conversion layer 122 and the upper surface of the body 100 may have the same surface.

제1 변환층(121)과 제2 변환층(122) 각각의 두께는 반도체 소자 패키지(10) 내에서 동일할 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 변환층(121)의 두께(d1)와 제2 변환층(122)의 두께(d2)는 반도체 소자 패키지(10) 내에서 다양하게 변경될 수 있다.The thicknesses of the first conversion layer 121 and the second conversion layer 122 may be the same in the semiconductor device package 10. The thickness d1 of the first conversion layer 121 and the thickness d2 of the second conversion layer 122 may be variously changed in the semiconductor device package 10.

제1 변환층(121)의 두께(d1)와 제2 변환층(122)의 두께(d2)는 서로 상이할 수 있다. 일실시예로 변환층(120)이 제1 변환층(121)만으로 이루어진 경우와 비교할 때, 제2 변환층의 두께(d2)가 커지면 반도체 소자 패키지(10)의 지향각이 향상될 수 있다.The thickness d1 of the first conversion layer 121 and the thickness d2 of the second conversion layer 122 may be different from each other. In one embodiment, as the thickness d2 of the second conversion layer increases, the directivity angle of the semiconductor device package 10 can be improved as compared with the case where the conversion layer 120 is formed of only the first conversion layer 121. [

지향각은 반도체 소자 패키지 외부로 광이 방출되는 경우 광도가 50%인 지점 사이의 각도로 정의할 수 있다. 다만, 광도는 다양하게 변경될 수 있으며, 지향각 또한 다양하게 적용될 수 있다.The directivity angle can be defined as the angle between the points where the light intensity is 50% when light is emitted outside the semiconductor device package. However, the luminous intensity may be variously changed, and the orientation angle may be variously applied.

제2 변환층의 두께(d2)가 커지면 반도체 소자 패키지(10)로부터 추출되는 광의 지향각이 조절될 수 있다. 아래의 표 1은 제2 변환층의 두께(d2)가 변환층(120) 전체 두께 대비 비율이 커지는 경우 측정된 지향각을 나타낸다.When the thickness d2 of the second conversion layer is increased, the directivity angle of the light extracted from the semiconductor device package 10 can be adjusted. Table 1 below shows the measured directivity when the ratio of the thickness d2 of the second conversion layer to the total thickness of the conversion layer 120 is large.

구분division 변환층 전체 두께 대비 제1 변환층 두께(d1)의 비율The ratio of the first conversion layer thickness d1 to the total conversion layer thickness 변환층 전체 두께 대비 제2 변환층 두께(d2)의 비율The ratio of the thickness d2 of the second conversion layer to the total thickness of the conversion layer 지향각(°)Orientation angle (°) 1One 100%100% 0%0% 136.0°136.0 DEG 22 80%80% 20%20% 136.4°136.4 DEG 33 60%60% 40%40% 136.8°136.8 DEG 44 50%50% 50%50% 137.0°137.0 55 40%40% 60%60% 137.2°137.2 DEG

표 1을 참조하면, 변환층 전체 두께 대비 제2 변환층의 두께(d2)의 비율이 높아지면, 지향각은 증가할 수 있다. 일예로, 최대 굴절률인 제1 변환층의 두께(d1)를 감소시키면 지향각은 감소할 수 있다. 그리고 2에서 변환층(120) 전체의 두께가 500㎛인 경우 제1 변환층(121)의 두께(d1)는 400㎛이고, 제2 변환층(122)의 두께(d2)는 100㎛일 수 있다.Referring to Table 1, if the ratio of the thickness d2 of the second conversion layer to the total thickness of the conversion layer is high, the directivity angle can be increased. For example, if the thickness d1 of the first conversion layer, which is the maximum refractive index, is reduced, the directivity angle can be reduced. The thickness d1 of the first conversion layer 121 is 400 mu m and the thickness d2 of the second conversion layer 122 is 100 mu m when the thickness of the entire conversion layer 120 is 500 mu m. have.

도 2는 본 발명의 실시예의 반도체 소자 패키지를 광원으로 이용하는 표시 장치의 단위 픽셀의 평면도이다.2 is a plan view of a unit pixel of a display device using the semiconductor device package of the embodiment of the present invention as a light source.

도 2를 참조하면, 본 발명 실시 예의 반도체 소자 패키지를 TV와 같은 표시 장치의 백라이트 유닛의 광원으로 이용하는 경우, 표시 장치는 3 개의 서브 픽셀(200a, 200b, 200c)이 하나의 단위 픽셀을 이룰 수 있다. Referring to FIG. 2, when the semiconductor device package of the embodiment of the present invention is used as a light source of a backlight unit of a display device such as a TV, a display device can display three subpixels 200a, 200b, have.

일반적으로 액정 표시 장치와 같은 표시 장치는 박막 트랜지스터와 같은 구동 소자가 배치된 제 1 기판과, 컬러 필터가 배치된 제 2 기판 및 제 1, 제 2 기판 사이의 액정층을 포함하는 패널(panel) 및 제 1 기판의 배면에 배치되며 광원을 포함하는 백라이트 유닛을 포함할 수 있다.In general, a display device such as a liquid crystal display device includes a first substrate on which a driving element such as a thin film transistor is disposed, a second substrate on which a color filter is disposed, and a panel including a liquid crystal layer between the first and second substrates. And a backlight unit disposed on a back surface of the first substrate and including a light source.

상기와 같은 표시 장치는 액정층의 액정 분자를 회전시켜 백라이트 유닛의 광원에서 방출되는 백색 광이 액정층을 통과하는 것을 제어하며, 액정층을 통과한 광은 각 서브 픽셀의 컬러 필터에 대응되는 색의 광을 구현할 수 있다.Such a display device controls the passage of white light emitted from the light source of the backlight unit through the liquid crystal layer by rotating the liquid crystal molecules of the liquid crystal layer, and the light passing through the liquid crystal layer passes through the color corresponding to the color filter of each sub pixel Light can be realized.

일반적인 표시 장치는 3 개의 서브 픽셀로 이루어진 단위 픽셀을 포함하며, 서브 픽셀은 각각 적색, 녹색 및 청색 컬러 필터를 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 서브 픽셀의 개수는 다양할 수 있으며, 서브 픽셀의 크기 및 위치도 다양하게 적용될 수 있다.A typical display device comprises a unit pixel consisting of three subpixels, each of which may comprise red, green and blue color filters. However, the present invention is not limited thereto, and the number of subpixels may vary, and the size and position of subpixels may be variously applied.

도 3은 본 발명의 제2 실시예의 반도체 소자 패키지의 단면도이다. 도 3을 참조하면, 제1 변환층의 두께(d1)와 제2 변환층의 두께(d2)는 반도체 소자 패키지(10) 내에서 변경될 수 있다. 도 3과 같이, 제1 변환층(121)과 제2 변환층(122)의 경계면은 경사를 이룰 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 변환층(121)과 제2 변환층(122)의 경계면은 단차를 형성할 수도 있다.3 is a cross-sectional view of a semiconductor device package according to a second embodiment of the present invention. Referring to Fig. 3, the thickness d1 of the first conversion layer and the thickness d2 of the second conversion layer can be changed in the semiconductor device package 10. 3, the interface between the first conversion layer 121 and the second conversion layer 122 may be inclined. However, the present invention is not limited thereto, and the interface between the first conversion layer 121 and the second conversion layer 122 may form a step.

도 3을 참조하면, 제1 변환층(121)의 두께(d1)가 최대인 부분의 상면으로 방출되는 광은 제1 변환층(121)의 두께(d1)가 최소인 부분의 상면으로 방출되는 광에 비해 방출되는 각도가 적을 수 있다.3, the light emitted to the upper surface of the portion where the thickness d1 of the first conversion layer 121 is maximum is emitted to the upper surface of the portion where the thickness d1 of the first conversion layer 121 is the minimum The angle of emission may be smaller than that of light.

도 4는 본 발명의 제1 실시예의 반도체 소자 패키지 어레이의 단면도이다.4 is a cross-sectional view of a semiconductor device package array according to the first embodiment of the present invention.

도 4를 참조하면, 일실시예의 반도체 소자 패키지 어레이(20A)는 기판부(100A), 기판부(100A) 상에 배치되는 복수 개의 반도체 소자 패키지를 포함할 수 있다.Referring to FIG. 4, the semiconductor device package array 20A of one embodiment may include a substrate portion 100A, and a plurality of semiconductor device packages disposed on the substrate portion 100A.

기판부(100A)는 PCB(Printed Circuit Board) 또는 리드 프레임(lead frame)일 수 있다. 기판부(100A)에는 반도체 소자에 전원을 인가하기 위한 한 쌍의 전극 및 전극 라인이 형성될 수 있다. 기판부(100A)는 리드 프레임이 일체로 형성될 수 있으나, 이에 한정되는 것은 아니다. 기판부(100A)는 기판부(100A)의 한면에 본딩된 반도체 소자 패키지(10a, 10b, 10c, 10d, 10e)를 포함할 수 있다. 기판부(100A)는 와이어릍 통해 반도체 소자 패키지(10a, 10b, 10c, 10d, 10e)와 전기적으로 연결될 수 있다.The substrate portion 100A may be a PCB (Printed Circuit Board) or a lead frame. A pair of electrodes and an electrode line for applying power to the semiconductor device may be formed on the substrate portion 100A. The substrate 100A may be formed integrally with the lead frame, but the present invention is not limited thereto. The substrate portion 100A may include semiconductor element packages 10a, 10b, 10c, 10d, and 10e bonded to one surface of the substrate portion 100A. The substrate portion 100A may be electrically connected to the semiconductor device packages 10a, 10b, 10c, 10d, and 10e through wire rods.

반도체 소자 패키지(10a, 10b, 10c, 10d, 10e)는 복수 개일 수 있다. 반도체 소자 패키지(10a, 10b, 10c, 10d, 10e)는 기판부(100A) 상에 배치될 수 있다. The semiconductor device packages 10a, 10b, 10c, 10d, and 10e may be plural. The semiconductor device packages 10a, 10b, 10c, 10d, and 10e may be disposed on the substrate portion 100A.

반도체 소자 패키지(10a, 10b, 10c, 10d, 10e)는 반도체 소자를 포함할 수 있다. 각각의 반도체 소자 패키지(10a, 10b, 10c, 10d, 10e)는 반도체 소자를 덮는 변환층(120a, 120b, 120c, 120d, 120e)을 각각 포함할 수 있다. 하나의 반도체 소자 패키지 내에서 변환층은 복수 개일 수 있다.The semiconductor device packages 10a, 10b, 10c, 10d, and 10e may include semiconductor devices. Each of the semiconductor device packages 10a, 10b, 10c, 10d, and 10e may include conversion layers 120a, 120b, 120c, 120d, and 120e, respectively, covering semiconductor devices. A plurality of conversion layers may be provided in one semiconductor device package.

도 4를 참조하면, 본 발명의 반도체 소자 패키지 어레이(20A)는 기판부(100A)의 중앙에 가까워질수록 감소하는 복수 개의 변환층(120a, 120b, 120c, 120d, 120e) 중 최대 굴절률을 가지는 변환층을 포함할 수 있다.Referring to FIG. 4, the semiconductor device package array 20A of the present invention includes a plurality of conversion layers 120a, 120b, 120c, 120d, and 120e decreasing with increasing distance from the center of the substrate portion 100A, And a conversion layer.

제1 반도체 소자 패키지(10a)의 변환층(120a)은 전체가 제1-1 변환층일 수 있다. 제2 반도체 소자 패키지(10b)의 변환층은 제1-2 변환층과 제2-2 변환층을 포함할 수 있다. 제1-2 변환층의 두께와 제2-2 변환층의 두께는 동일할 수 있다.The conversion layer 120a of the first semiconductor element package 10a may be entirely a 1-1 conversion layer. The conversion layer of the second semiconductor element package 10b may include a first conversion layer and a second conversion layer. The thickness of the first-second conversion layer and the thickness of the second-second conversion layer may be the same.

제3 반도체 소자 패키지(10c)의 변환층 제1-3 변환층과 제2-3 변환층을 포함할 수 있다. 제1-3 변환층의 두께는 제 2-3 변환층의 두께보다 작을 수 있다.The first to third conversion layers and the second to third conversion layers of the third semiconductor device package 10c. The thickness of the first to third conversion layers may be smaller than that of the second to third conversion layers.

제4 반도체 소자 패키지(10d)의 변환층은 제1-4 변환층과 제2-4 변환층을 포함할 수 있다. 제1-4 변환층의 두께와 제 2-4 변환층의 두께는 동일할 수 있다. 제5 반도체 소자 패키지(10e)의 변환층(120e)은 전체가 제1-5 변환층일 수 있다.The conversion layer of the fourth semiconductor device package 10d may include a first-fourth conversion layer and a second-fourth conversion layer. The thickness of the first to fourth conversion layers and the thickness of the second to fourth conversion layers may be the same. The conversion layer 120e of the fifth semiconductor device package 10e may be entirely a first to fifth conversion layer.

기판부(100A)의 중앙(C)을 기준으로 기판부(100A)의 중앙에 가까워질수록 변환층 중 최대 굴절률을 가지는 변환층의 폭이 감소할 수 있다.The width of the conversion layer having the maximum refractive index in the conversion layer may decrease as the center of the substrate portion 100A approaches the center of the substrate portion 100A with respect to the center C of the substrate portion 100A.

중앙(C)은 반도체 소자 패키지(10a, 10b, 10c, 10d, 10e)가 기판부 상에 배열된 방향으로 기판부(100A)의 중심일 수 있다.The center C may be the center of the substrate portion 100A in the direction in which the semiconductor element packages 10a, 10b, 10c, 10d, and 10e are arranged on the substrate portion.

기판부(100A)의 외곽에 배치된 반도체 소자 패키지(10a, 10e)는 중앙에 배치된 반도체 소자 패키지(10c) 보다 낮은 지향각을 가질 수 있다. 중앙에 배치된 반도체 소자 패키지(10c)를 기준으로 지향각이 점차 낮은 반도체 소자 패키지가 기판부(100A)의 외곽으로 배치될 수 있다. The semiconductor device packages 10a and 10e disposed at the outer periphery of the substrate portion 100A may have a lower directivity angle than the semiconductor device package 10c disposed at the center. A semiconductor device package having a gradually decreasing directional angle with respect to the semiconductor device package 10c disposed at the center can be disposed outside the substrate portion 100A.

이러한 구성에 의하여, 일시예의 반도체 소자 패키지 어레이(20A)가 표시 장치에 빛을 제공하는 경우, 표시 장치의 외곽부에서 빛샘 현상 발생이 방지될 수 있다. 이는 반도체 소자 패키지 어레이(20A)의 외곽부에 배치된 반도체 소자 패키지(10a, 10e)의 지향각이 다른 반도체 소자 패키지(10b, 10c, 10d, 10e) 보다 작기 때문이다. 각각의 반도체 소자 패키지(10a, 10b, 10c, 10d, 10e)의 복수 개의 변환층(120a, 120b, 120c, 120d, 120e)의 두께를 조절하면 빛샘 현상을 방지할 수 있다. 이로써, 일실시예의 반도체 소자 패키지 어레이(20A)는 표시 장치에 고효율로 광을 제공할 수 있다.With this configuration, when the temporary semiconductor device package array 20A provides light to the display device, the occurrence of light leakage at the outer frame portion of the display device can be prevented. This is because the orientation angles of the semiconductor device packages 10a and 10e disposed at the outer portion of the semiconductor device package array 20A are smaller than those of the other semiconductor device packages 10b, 10c, 10d, and 10e. The thickness of the plurality of conversion layers 120a, 120b, 120c, 120d, and 120e of the semiconductor device packages 10a, 10b, 10c, 10d, and 10e may be adjusted to prevent light leakage. As a result, the semiconductor device package array 20A of one embodiment can provide light to the display device with high efficiency.

도 5는 본 발명의 제2 실시예의 반도체 소자 패키지 어레이의 단면도이다. 도 5를 참조하면, 반도체 소자 패키지 어레이(20B)는 복수 개의 반도체 소자 패키지(10a, 10b, 10c, 10d, 10e)를 포함할 수 있다.5 is a cross-sectional view of a semiconductor device package array according to a second embodiment of the present invention. Referring to FIG. 5, the semiconductor device package array 20B may include a plurality of semiconductor device packages 10a, 10b, 10c, 10d, and 10e.

각각의 반도체 소자 패키지(10a, 10b, 10c, 10d, 10e)는 복수 개의 변환층(120a, 120b, 120c, 120d, 120e)을 포함할 수 있다. 각각의 반도체 소자 패키지(10a, 10b, 10c, 10d, 10e)의 변환층(120a, 120b, 120c, 120d, 120e)은 제1 변환층과 제2 변환층을 포함할 수 있다. 제1 변환층 상에 제2 변환층이 배치될 수 있고, 제1 변환층은 반도체 소자 패키지의 하부에 배치될 수 있다. Each semiconductor device package 10a, 10b, 10c, 10d, 10e may include a plurality of conversion layers 120a, 120b, 120c, 120d, 120e. The conversion layers 120a, 120b, 120c, 120d, and 120e of each semiconductor device package 10a, 10b, 10c, 10d, and 10e may include a first conversion layer and a second conversion layer. The second conversion layer may be disposed on the first conversion layer, and the first conversion layer may be disposed on the lower portion of the semiconductor device package.

제1 반도체 소자 패키지(10a)의 변환층(120a)은 제1-1 변환층과 제2-1 변환층을 포함할 수 있다. 제1-1 변환층의 두께는 기판부(100A)의 중앙을 향해 점차 감소할 수 있다. 제2 반도체 소자 패키지(10b)의 변환층은 제1-2 변환층과 제2-2 변환층을 포함할 수 있다. 제1-2 변환층의 두께는 기판부(100A)의 중앙을 향해 점차 감소할 수 있다. 제2-2 변환층의 두께는 기판부(100A)의 중앙을 향해 점차 증가할 수 있다.The conversion layer 120a of the first semiconductor element package 10a may include a 1-1 conversion layer and a 2-1 conversion layer. The thickness of the 1-1 conversion layer may gradually decrease toward the center of the substrate portion 100A. The conversion layer of the second semiconductor element package 10b may include a first conversion layer and a second conversion layer. The thickness of the first-second conversion layer may gradually decrease toward the center of the substrate portion 100A. The thickness of the 2-2 conversion layer may gradually increase toward the center of the substrate portion 100A.

제3 반도체 소자 패키지(10c)의 변환층 제1-3 변환층과 제2-3 변환층을 포함할 수 있다. 제1-3 변환층의 두께는 기판부(100A)의 중앙을 향해 점차 감소할 수 있다. 제 2-3 변환층의 두께는 기판부(100A)의 중앙을 향해 점차 증가할 수 있다.The first to third conversion layers and the second to third conversion layers of the third semiconductor device package 10c. The thickness of the first to third conversion layers may gradually decrease toward the center of the substrate portion 100A. The thickness of the 2-3 conversion layer may gradually increase toward the center of the substrate portion 100A.

제4 반도체 소자 패키지(10d)의 변환층은 제1-4 변환층과 제2-4 변환층을 포함할 수 있다. 제1-4 변환층의 두께는 기판부(100A)의 중앙을 향해 점차 감소할 수 있다. 제 2-4 변환층의 두께는 기판부(100A)의 중앙을 향해 점차 증가할 수 있다. 제5 반도체 소자 패키지(10e)의 변환층(120e)은 제1-5 변환층과 제2-5 변환층을 포함할 수 있다. 제1-5 변환층의 두께는 기판부(100A)의 중앙을 향해 점차 감소할 수 있다. 이러한 구성에 의하여, 제2 실시예의 반도체 소자 패키지 어레이(20B)는 표시 장치에 광을 제공하는 경우에 발생하는 빛샘 현상 발생을 방지할 수 있다.The conversion layer of the fourth semiconductor device package 10d may include a first-fourth conversion layer and a second-fourth conversion layer. The thickness of the first to fourth conversion layers may gradually decrease toward the center of the substrate portion 100A. The thickness of the 2-4 conversion layer may gradually increase toward the center of the substrate portion 100A. The conversion layer 120e of the fifth semiconductor device package 10e may include a 1-5 conversion layer and a 2-5 conversion layer. The thickness of the first to fifth conversion layers may gradually decrease toward the center of the substrate portion 100A. With this structure, the semiconductor device package array 20B of the second embodiment can prevent light leakage phenomenon that occurs when light is supplied to the display device.

도 6은 본 발명의 제3 실시예의 반도체 소자 패키지 어레이의 단면도이고, 도 7은 본 발명의 제4 실시예의 반도체 소자 패키지 어레이의 단면도이다.6 is a cross-sectional view of a semiconductor device package array according to a third embodiment of the present invention, and Fig. 7 is a cross-sectional view of a semiconductor device package array according to a fourth embodiment of the present invention.

도 6을 참조하면, 제3 실시예의 반도체 소자 패키지 어레이(20C)는 기판부(300) 상에 복수 개의 반도체 소자(320a, 320b, 320c, 320d, 320e)가 배치되고, 반도체 소자(320a, 320b, 320c, 320d, 320e)를 덮는 변환층(310)을 포함할 수 있다. 반도체 소자는 반도체 소자 패키지일 수 있으며, 이에 한정 되지 않는다.6, the semiconductor device package array 20C of the third embodiment includes a plurality of semiconductor devices 320a, 320b, 320c, 320d, and 320e disposed on a substrate unit 300, semiconductor devices 320a and 320b , 320c, 320d, and 320e. The semiconductor device may be a semiconductor device package, but is not limited thereto.

변환층(310)은 제1 변환층(311)과 제2 변환층(312)를 포함할 수 있다. 제1 변환층(311)은 제2 변환층(312) 보다 굴절율이 클 수 있다. 복수 개의 변환층(311, 312)은 기판부(300)의 중앙에 가까워질수록 최대 굴절률을 가지는 변환층의 폭이 감소할 수 있다. 일예로, 변환층의 전체 두께 대비 제1 변환층(311)의 두께가 기판부(300)의 중앙을 향해 점차 감소할 수 있다. 이러한 구성에 의하여, 반도체 소자 패키지 어레이(20C)는 표시 장치에 광을 제공하는 경우에 발생하는 빛샘 현상 발생을 방지할 수 있다.The conversion layer 310 may include a first conversion layer 311 and a second conversion layer 312. The refractive index of the first conversion layer 311 may be higher than that of the second conversion layer 312. The width of the conversion layer having the maximum refractive index may decrease as the plurality of conversion layers 311 and 312 are closer to the center of the substrate portion 300. For example, the thickness of the first conversion layer 311 may gradually decrease toward the center of the substrate portion 300 with respect to the total thickness of the conversion layer. With this configuration, the semiconductor device package array 20C can prevent the occurrence of a light leakage phenomenon that occurs when light is supplied to the display device.

도 7을 참조하면, 일실시예의 반도체 소자 패키지 어레이(20D)는 변환층(310)을 포함할 수 있다. 변환층(310)은 복수개의 층으로 이루어질 수 있다. 복수 개의 변환층(310)은 기판부의 중앙에 가까워질수록 최대 굴절률을 가지는 변환층의 폭이 감소할 수 있다. 변환층(310)의 전체 두께 대비 제1 변환층(311)의 두께가 기판부(300)의 중앙을 향해 단차를 형성하며 감소할 수 있다. 이러한 구성에 의하여, 반도체 소자 패키지 어레이(20D)는 표시 장치에 광을 제공하는 경우에 발생하는 빛샘 현상 발생을 방지할 수 있다.Referring to FIG. 7, the semiconductor device package array 20D of one embodiment may include a conversion layer 310. FIG. The conversion layer 310 may be formed of a plurality of layers. The width of the conversion layer having the maximum refractive index can be reduced as the plurality of conversion layers 310 is closer to the center of the substrate portion. The thickness of the first conversion layer 311 relative to the total thickness of the conversion layer 310 can be reduced by forming a step toward the center of the substrate portion 300. [ With this configuration, the semiconductor device package array 20D can prevent light leakage phenomenon that occurs when light is supplied to the display device.

본 발명의 실시예의 반도체 소자 패키지를 포함하는 표시 장치를 도시하는 도면인 도 8을 참조하면, 표시 장치(400)는 도광판(410), 반도체 소자 패키지 어레이(20), 반사 부재(420) 및 바텀 커버(430)를 포함할 수 있다.8 showing a display device including a semiconductor device package according to an embodiment of the present invention, a display device 400 includes a light guide plate 410, a semiconductor device package array 20, a reflective member 420, Cover 430 as shown in FIG.

도광판(410)은 빛을 확산시켜 면광원화한다. 반도체 소자 패키지 어레이(20)은 백라이트 유닛이 설치되는 디스플레이 장치의 광원이며, 도광판(410)으로 빛을 제공한다. 반도체 소자 패키지 어레이(20)는 본 발명의 한 실시예에 따른 반도체 소자 패키지를 포함할 수 있다.The light guide plate 410 diffuses light into a surface light source. The semiconductor device package array 20 is a light source of a display device in which a backlight unit is installed, and provides light to the light guide plate 410. The semiconductor device package array 20 may include a semiconductor device package according to one embodiment of the present invention.

반사 부재(420)는 도광판(410)의 아래에 형성되며, 도광판(410)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 백라이트 유닛의 휘도를 향상시킬 수 있다. 바텀 커버(430)는 도광판(410), 반도체 소자 패키지 어레이(20) 및 반사 부재(420)를 수집한다. 이를 위하여, 바텀 커버(430)는 상면이 개구된 박스 형상일 수 있으나, 이에 한정되는 것은 아니다. 일시예의 반도체 소자 패키지 어레이(20A)가 표시 장치에 빛을 제공하는 경우, 표시 장치의 외곽부에서 빛샘 현상 발생이 방지될 수 있다.The reflective member 420 is formed under the light guide plate 410 and reflects the light incident on the lower surface of the light guide plate 410 so as to face upward, thereby improving the brightness of the backlight unit. The bottom cover 430 collects the light guide plate 410, the semiconductor device package array 20, and the reflective member 420. For this purpose, the bottom cover 430 may be in the shape of a box having an opened top surface, but is not limited thereto. When the temporary semiconductor device package array 20A provides light to the display device, occurrence of a light leakage phenomenon in the outer frame portion of the display device can be prevented.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

10: 반도체 소자 패키지
20A, 20B, 20C, 20D: 반도체 소자 패키지 어레이
100: 몸체
110: 캐비티
120: 변환층
130a, 130b: 리드 전극
140: 반도체 소자10: Semiconductor device package
20A, 20B, 20C, 20D: semiconductor device package array
100: Body
110: cavity
120: conversion layer
130a, 130b: lead electrodes
140: Semiconductor device

Claims (9)

기판부; 및
상기 기판부 상에 배치되고 복수 개의 반도체 소자 패키지;를 포함하고,
상기 각각의 반도체 소자 패키지는 복수 개의 변환층을 포함하고,
상기 복수 개의 변환층 중 최대 굴절률을 가지는 변환층의 두께는 상기 기판부의 중앙에 가까워질수록 감소하는 반도체 소자 패키지 어레이.
A substrate portion; And
And a plurality of semiconductor device packages disposed on the substrate portion,
Each semiconductor device package comprising a plurality of conversion layers,
Wherein a thickness of the conversion layer having a maximum refractive index among the plurality of conversion layers decreases as the center of the conversion section is closer to the center of the substrate section.
제1 항에 있어서,
상기 반도체 소자 패키지의 상기 복수 개의 변환층 각각의 두께는 일정한 반도체 소자 패키지 어레이.
The method according to claim 1,
Wherein the thickness of each of the plurality of conversion layers of the semiconductor device package is constant.
제1 항에 있어서,
상기 기판부의 중앙에 배치된 반도체 소자 패키지는,
상기 최대 굴절률을 가지는 변환층의 두께가 상기 기판부의 중앙을 향해 점차 감소하는 반도체 소자 패키지 어레이.
The method according to claim 1,
A semiconductor element package disposed at the center of the substrate portion,
The thickness of the conversion layer having the maximum refractive index gradually decreases toward the center of the substrate portion.
제1 항에 있어서,
상기 최대 굴절률을 가지는 변환층은 파장 변환 물질을 포함하는 반도체 소자 패키지 어레이.
The method according to claim 1,
Wherein the conversion layer having the maximum refractive index includes a wavelength converting material.
기판부;
상기 기판부 상에 배치되는 복수 개의 반도체 소자; 및
상기 기판부 및 상기 반도체 소자를 덮는 복수 개의 변환층;을 포함하고,
상기 복수 개의 변환층 중 최대 굴절률을 가지는 변환층의 두께는 상기 기판부의 중앙에 가까워질수록 감소하는 반도체 소자 패키지 어레이.
A substrate portion;
A plurality of semiconductor elements disposed on the substrate portion; And
And a plurality of conversion layers covering the substrate portion and the semiconductor element,
Wherein a thickness of the conversion layer having a maximum refractive index among the plurality of conversion layers decreases as the center of the conversion section is closer to the center of the substrate section.
제5 항에 있어서,
상기 최대 굴절률을 가지는 변환층의 두께가 상기 기판부의 중앙을 향해 점차 감소하는 반도체 소자 패키지 어레이.
6. The method of claim 5,
The thickness of the conversion layer having the maximum refractive index gradually decreases toward the center of the substrate portion.
제5 항에 있어서,
상기 최대 굴절률을 가지는 변환층은 파장 변환 물질을 포함하는 반도체 소자 패키지 어레이.
6. The method of claim 5,
Wherein the conversion layer having the maximum refractive index includes a wavelength converting material.
제5 항에 있어서,
상기 복수 개의 변환층 사이의 경계는 단차를 이루는 반도체 소자 패키지.
6. The method of claim 5,
And a boundary between the plurality of conversion layers forms a step.
제1 항 내지 제8 항 중 어느 한 항의 반도체 소자 패키지 어레이를 포함하는 표시 장치.A display device comprising a semiconductor device package array according to any one of claims 1 to 8.
KR1020160143396A 2016-10-31 2016-10-31 Semiconductor device package array KR20180047387A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160143396A KR20180047387A (en) 2016-10-31 2016-10-31 Semiconductor device package array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160143396A KR20180047387A (en) 2016-10-31 2016-10-31 Semiconductor device package array

Publications (1)

Publication Number Publication Date
KR20180047387A true KR20180047387A (en) 2018-05-10

Family

ID=62184292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160143396A KR20180047387A (en) 2016-10-31 2016-10-31 Semiconductor device package array

Country Status (1)

Country Link
KR (1) KR20180047387A (en)

Similar Documents

Publication Publication Date Title
US20190221730A1 (en) Light-emitting diode (led), led package and apparatus including the same
KR101622424B1 (en) Light source including a wavelength-converted semiconductor light emitting device and a filter
US9590149B2 (en) Lighting emitting device
US8669560B2 (en) Light-emitting device, light-emitting device package and lighting system
US8704265B2 (en) Light emitting device package and lighting apparatus using the same
US10615311B2 (en) Light emitting device and display comprising same
US9705040B2 (en) Light-emitting device
US8405102B2 (en) Light emitting device, and lighting apparatus
US10479932B2 (en) Phosphor composition, light-emitting device package including same, and lighting device
US8791495B2 (en) Light emitting device package and lighting system
EP2333851B1 (en) Light emitting device, light emitting device package, and lighting system
KR20150138605A (en) Light emitting device module
US20190013437A1 (en) Light-emitting element and light-emitting element package comprising same
US10385266B2 (en) Phosphor composition, light emitting element package comprising same, and lighting system
KR20170032020A (en) Light emitting device package
KR102639100B1 (en) Semiconductor device package and display device including the same
KR20170011824A (en) Light emitting device package
KR102472353B1 (en) Light emitting device, array substrate, panel, and display device including the same
KR101018183B1 (en) White Light emitting device package
KR20180047387A (en) Semiconductor device package array
KR102607401B1 (en) Light emitting device package
KR102131309B1 (en) Phosphor and light emitting device package including the same
US20240105757A1 (en) Pixel device and display apparatus having the same
KR102464317B1 (en) Light emitting device package
KR102372022B1 (en) light emitting device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITB Written withdrawal of application