KR20180045606A - Mesh with modified stacked-structure for transparent electrode and manufacturing method thereof - Google Patents

Mesh with modified stacked-structure for transparent electrode and manufacturing method thereof Download PDF

Info

Publication number
KR20180045606A
KR20180045606A KR1020160140155A KR20160140155A KR20180045606A KR 20180045606 A KR20180045606 A KR 20180045606A KR 1020160140155 A KR1020160140155 A KR 1020160140155A KR 20160140155 A KR20160140155 A KR 20160140155A KR 20180045606 A KR20180045606 A KR 20180045606A
Authority
KR
South Korea
Prior art keywords
oxide
layer
transparent electrode
oxide layer
mesh
Prior art date
Application number
KR1020160140155A
Other languages
Korean (ko)
Inventor
이상렬
Original Assignee
청주대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 청주대학교 산학협력단 filed Critical 청주대학교 산학협력단
Priority to KR1020160140155A priority Critical patent/KR20180045606A/en
Publication of KR20180045606A publication Critical patent/KR20180045606A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/18Metallic material, boron or silicon on other inorganic substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3485Sputtering using pulsed power to the target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • C23C14/5873Removal of material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Laminated Bodies (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

The present invention relates to a transparent electrode mesh having an oxide-metal-oxide (OMO) structure for transparent electrodes, which can be applied on plastics and flexible substrates, and a method of manufacturing the same. Provided are a transparent electrode mesh manufacturing method including forming a photoresist layer on the substrate by spin coating; patterning the photoresist layer by using a mask; forming a lower oxide layer by sputtering over the patterned photoresist layer; forming a metal layer on the lower oxide layer by sputtering; forming an upper oxide layer on the metal layer by sputtering; and removing the photoresist in a lift-off manner on the substrate on which the upper oxide layer is formed and a transparent electrode mesh manufactured by using the same. With the present invention, the electrical characteristics and the mechanical flexibility and the transparency in the visible light region are improved as compared with the indium tin oxide transparent electrode according to the prior art.

Description

적층구조를 갖는 투명전극용 메시 및 그 제조방법{Mesh with modified stacked-structure for transparent electrode and manufacturing method thereof}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a mesh for a transparent electrode having a laminated structure,

본 발명은 투명전극용 메시에 대한 것으로서, 특히 플라스틱 및 유연 기판 위에 적용 가능한 투명전극용 산화물-금속-산화물 적층(Oxide-Metal-Oxide, OMO) 구조를 가지는 투명전극용 메시 및 그 제조방법에 관한 것이다.The present invention relates to a mesh for a transparent electrode, and more particularly to a mesh for a transparent electrode having an oxide-metal-oxide (OMO) structure for a transparent electrode applicable to plastics and flexible substrates, will be.

도 1 및 도 2는 종래기술에 따른 나노 메시(mesh) 투명 전극의 단면 및 평면을 나타낸 도면으로서, 높은 전도도 및 투명도를 가지는 나노메시투명전극(10)은 일반적으로 기판(1) 상에 투명전도성막(11)과 다수의 금속패턴(12)으로 구성된 메시금속막으로 구성된다. FIGS. 1 and 2 are cross-sectional views and a plan view of a nano-mesh transparent electrode according to the related art. A nano-mesh transparent electrode 10 having high conductivity and transparency is generally formed on a substrate 1, And a mesh metal film composed of a film 11 and a plurality of metal patterns 12.

상기 기판(1)은 글래스(Glass) 기판 또는 플라스틱(Plastic) 기판 등이 적용될 수 있으며, 기판(1)뿐만 아니라 임의의 전극, 라인 또는 레이어 상에 나노메시투명전극(10)이 형성될 수 있다.The substrate 1 may be a glass substrate or a plastic substrate and the nano-mesh transparent electrode 10 may be formed on any electrode, line or layer as well as the substrate 1 .

상기 투명전도성막(11)은 ITO(Indium Tin Oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide) 물질로, 200Å(0.02um)의 두께를 가지도록 형성되며, 투명전도성막(11) 상에는 다수의 금속패턴(12)으로 메시금속막이 형성된다. 다수의 금속패턴(120)은 도 2에 도시된 바와 같이 메시 형태로 구성된다.The transparent conductive film 11 is formed of indium tin oxide (ITO), indium zinc oxide (IZO) or indium tin zinc oxide (ITZO) to have a thickness of 200 Å (0.02 μm) A plurality of metal patterns 12 are formed on the mesh metal film. The plurality of metal patterns 120 are formed in a mesh shape as shown in Fig.

통상, 메시금속막의 다수의 금속패턴(12)은 알루미늄(Al), 몰리브덴(Mo) 또는 구리(Cu)의 금속 물질로, 1,000Å(0.10um)의 두께와, 0.1um-10um의 선폭으로 형성된다. Typically, a plurality of metal patterns 12 of a mesh metal film are formed of a metal material of aluminum (Al), molybdenum (Mo), or copper (Cu) with a thickness of 1,000 angstroms (0.10 um) and a line width of 0.1 um- do.

이러한 종래기술에 따른 나노메시투명전극(10)은 제조공정 중, 포토레지스트(PR: photoresist) 패턴에 100℃-200℃의 온도를 수분-수시간 동안 가하여 크랙(crack)을 형성시킨 후, 전기도금방식을 이용하여 크랙의 갈라진 틈(crevice)에 금속 물질이 스며들게 함으로써 다수의 금속 패턴(12)을 형성시킨다.In the conventional nano-mesh transparent electrode 10 according to the prior art, a photo-resist (PR) pattern is formed by applying a temperature of 100 ° C. to 200 ° C. for several minutes to several hours to form a crack, A plurality of metal patterns 12 are formed by impregnating a crevice of a crack with a metal material using a plating method.

이때, 다수의 금속패턴(12)의 선폭은 상기 크랙의 갈라진 틈의 간격을 조절함으로써 0.1um-10um 범위에서 자유롭게 조절할 수 있다. 다수의 금속 패턴(12)의 선폭은 재료인 금속 물질(알루미늄(Al), 몰리브덴(Mo) 또는 구리(Cu))에 따라 상이하게 형성할 수 있으며, 크랙을 형성할 때 포토레지스트(PR) 패턴에 가해지는 온도 및 시간을 조절하여 다수의 금속패턴(12)의 선폭 및 밀도를 조절한다.At this time, the line width of the plurality of metal patterns 12 can be freely adjusted within the range of 0.1 um-10 um by adjusting the interval of cracks in the cracks. The line width of the plurality of metal patterns 12 may be different depending on a metal material (aluminum (Al), molybdenum (Mo), or copper (Cu)) as a material. The line width and the density of the plurality of metal patterns 12 are adjusted.

이와 같이, 투명전도성막(11) 상에 다수의 금속패턴(12)으로 메시금속막을 형성함으로써, 나노메시투명전극(10)은 높은 전도도 및 높은 투명도를 가지게 된다.Thus, by forming the mesh metal film with a plurality of metal patterns 12 on the transparent conductive film 11, the nano-mesh transparent electrode 10 has high conductivity and high transparency.

그러나 종래기술에 따른 다수의 금속패턴으로 메시금속막을 형성하는 메시투명전극은 금속만으로 메시금속막을 형성하므로 일정 시간이 경과하면 전기적 특성이 저하되는 문제점이 있다.However, since the mesh-type transparent electrode, which forms the mesh metal film with a plurality of metal patterns according to the related art, forms a mesh metal film only with the metal, there is a problem that the electrical characteristics deteriorate after a lapse of a predetermined time.

KR 10-2013-0044058 A (2013.05.02. 공개)KR 10-2013-0044058 A (Released May 1, 2013) KR 10-1661517 B1 (2016.09.26. 등록)KR 10-1661517 B1 (Registered on September 26, 2016) KR 10-1416438 B1 (2014.07.01. 등록)KR 10-1416438 B1 (Registered on July 1, 2014) KR 10-1219741 B1 (2013.01.02. 등록)KR 10-1219741 B1 (Registered on Mar. 1, 2013)

상술한 문제를 해결하기 위한 본 발명의 목적은 플라스틱 및 유연 기판 위에 적용 가능한 투명전극으로 활용할 수 있는 적층구조를 갖는 투명전극용 메시 및 그 제조방법을 제공하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to solve the problems described above and to provide a transparent electrode mesh having a laminated structure that can be used as a transparent electrode applicable to plastics and flexible substrates, and a method of manufacturing the same.

또한, 본 발명의 다른 목적은 플라스틱 및 유연 기판 상부에 형성된 격자 형태의 산화물-금속-산화물(Oxide-Metal-Oxide, OMO)적층구조를 가지는 메시의 상하부 산화물층이 중간 금속층의 산화를 방지하는 보호층으로 작용하는 것을 기대할 수 있고 상하부의 산화물층이 비정질 형태이기 때문에 기존보다 높은 유연성을 기대할 수 있는 OMO적층구조를 가지는 메시 및 그 제조방법을 제공하는데 있다.Another object of the present invention is to provide a metal-oxide-oxide (OMO) stacked structure formed on the plastic and flexible substrate, wherein the upper and lower oxide layers of the mesh have a protection Layer, and the upper and lower oxide layers are in an amorphous form, so that a mesh having an OMO laminated structure can be expected to have higher flexibility than the conventional one, and a manufacturing method thereof.

상술한 목적을 달성하기 위한 본 발명에 따른 투명전극용 메시 제조방법은, 플라스틱 및 유연 기판 위에 적용 가능한 투명전극용 산화물-금속-산화물(Oxide-Metal-Oxide, OMO) 적층구조를 가지는 메시의 제조방법에 있어서, 상기 기판 위에 스핀코팅법으로 포토레지스트층을 형성하는 단계; 상기 포토레지스트 층에 마스크를 이용하여 패터닝하는 단계; 상기 패터닝된 포토레지스트층 위에 스퍼터링으로 하부 산화물층을 형성하는 단계; 상기 하부 산화물층 위에 스퍼터링으로 금속층을 형성하는 단계; 상기 금속층 위에 스퍼터링으로 상부 산화물층을 형성하는 단계; 및 상기 상부 산화물층이 형성된 기판을 리프트 오프 방식으로 포토레지스트를 제거하는 단계;를 포함하는 것을 특징으로 한다. According to an aspect of the present invention, there is provided a method of manufacturing a mesh for a transparent electrode, the method including: fabricating a mesh having an oxide-metal-oxide (OMO) The method of claim 1, further comprising: forming a photoresist layer on the substrate by spin coating; Patterning the photoresist layer using a mask; Forming a lower oxide layer by sputtering over the patterned photoresist layer; Forming a metal layer on the lower oxide layer by sputtering; Forming a top oxide layer on the metal layer by sputtering; And removing the photoresist in a lift-off manner on the substrate on which the upper oxide layer is formed.

이때, 본 발명에 따른 투명전극용 메시 제조방법에 있어서, 상기 상부 산화물층 및 하부 산화물층은, 펄스 레이저 증착(PLD) 공정, 열증착(thermal deposition) 공정, 전자빔증착(electron beam deposition) 공정, 인쇄(printing) 공정, 습식 용액(wet solution) 공정, 스퍼터링(sputtering) 공정 중 어느 하나의 방법으로 형성할 수 있다. In the method for manufacturing a transparent electrode mesh according to the present invention, the upper oxide layer and the lower oxide layer may be formed by a pulsed laser deposition (PLD) process, a thermal deposition process, an electron beam deposition process, May be formed by any one of a printing process, a wet solution process, and a sputtering process.

또한, 본 발명에 따른 투명전극용 메시 제조방법에 있어서, 상기 금속층은, 펄스 레이저 증착(PLD) 공정, 열증착(thermal deposition) 공정, 전자빔증착(electron beam deposition) 공정, 스퍼터링(sputtering) 공정 중 어느 하나의 방법으로 형성할 수 있다. Further, in the method of manufacturing a mesh for a transparent electrode according to the present invention, the metal layer may be formed by a pulsed laser deposition (PLD) process, a thermal deposition process, an electron beam deposition process, a sputtering process It can be formed by any one method.

또한, 본 발명에 따른 투명전극용 메시 제조방법에 있어서, 상기 포토레지스트를 제거한 후, 산화물-금속-산화물(Oxide-Metal-Oxide, OMO)구조를 갖는 메시를 50-900℃로 열처리하는 단계;를 더 포함하는 것이 바람직하다.In addition, in the method of manufacturing a mesh for a transparent electrode according to the present invention, after removing the photoresist, heat-treating the mesh having an oxide-metal-oxide (OMO) structure at 50-900 ° C; .

또한, 본 발명에 따른 플라스틱 및 유연 기판 위에 적용 가능한 투명전극용 메시는, 상기 기판 위에 상부 산화물층, 금속층 및 하부 산화물층의 적층구조를 형성하며, 상기 상부 산화물층 및 하부 산화물층은 산화물 반도체로서 실리콘 산화인듐아연(Si-In-ZnO, SIZO) 박막으로 이루어지고, 상기 SIZO박막에 포함된 실리콘의 함량은 0.001wt% 내지 30wt%이며, 상기 상부 산화물층 및 하부 산화물층에 알루미늄(Al), 갈륨(Ga), 하프늄(Hf), 지르코늄(Zr), 리튬(Li), 칼륨(K), 티타늄(Ti), 게르마뮴(Ge), 니오븀(Nb), 주석(Sn) 등의 원소를 더 포함하며, 상기 금속층은 은(Ag) 박막으로 이루어지는 것을 특징으로 한다.In addition, the transparent electrode mesh applicable to the plastic and flexible substrate according to the present invention forms a laminated structure of an upper oxide layer, a metal layer, and a lower oxide layer on the substrate, and the upper oxide layer and the lower oxide layer are oxide semiconductors Wherein the SIZO thin film is formed of a silicon oxide (Si-In-ZnO) thin film, the content of silicon contained in the SIZO thin film is 0.001 wt% to 30 wt%, and the upper oxide layer and the lower oxide layer include aluminum (Al) It is preferable that elements such as Ga, Hf, Zr, Li, K, Ti, Ge, Nb, And the metal layer is formed of a silver (Ag) thin film.

또한, 본 발명에 따른 투명전극용 메시에 있어서, 상기 기판은, 폴리이미드(polyimide, PI), 폴리아미드(polyamide, PA), 폴리아미드-이미드(polyamide-imide), 폴리우레탄(polyurethane, PU), 폴리우레탄아크릴레이트(polyurethaneacrylate, PUA), 폴리아크릴아미드(polyacrylamide, PA), 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate, PET), 폴리에테르 설폰(Polyether sulfone, PES), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리카보네이트(polycarbonate, PC), 폴리메틸메타크릴레이트(polymethylmethacrylate, PMMA), 폴리에테르이미드(polyetherimide, PEI), 폴리다이메틸실록세인(polydimethylsiloxane, PDMS), 폴리에틸렌(polyethylene, PE), 폴리비닐알코올(Polyvinyl alcohol, PVA), 폴리스틸렌(Polystyrene, PS), 이축연신폴리스틸렌(biaxially oriented PS, BOPS), 아크릴수지, 실리콘수지, 불소수지, 변성에폭시수지, 유리 또는 강화유리인 것을 특징으로 한다.In the transparent electrode mesh according to the present invention, the substrate may be at least one selected from the group consisting of polyimide (PI), polyamide (PA), polyamide-imide, polyurethane (PU) ), Polyurethane acrylate (PUA), polyacrylamide (PA), polyethyleneterephthalate (PET), polyether sulfone (PES), polyethylene naphthalate (PEN) Polymers such as polycarbonate (PC), polymethylmethacrylate (PMMA), polyetherimide (PEI), polydimethylsiloxane (PDMS), polyethylene (PE), polyvinyl alcohol Polyvinyl alcohol (PVA), polystyrene (PS), biaxially oriented PS, BOPS, acrylic resin, silicone resin, fluorine resin, modified epoxy resin, glass or hardened And is glass.

또한, 본 발명에 따른 투명전극용 메시에 있어서, 상부 산화물층 및 하부 산화물층은 10-1000nm의 두께를 갖는 것이 바람직하고, 상기 금속층은 10-200nm의 두께를 갖는 것이 바람직하며, 상기 투명전극용 메시의 선 폭은 1-10㎛인 것이 바람직하다.In the transparent electrode mesh according to the present invention, it is preferable that the upper oxide layer and the lower oxide layer have a thickness of 10-1000 nm, the metal layer has a thickness of 10-200 nm, The line width of the mesh is preferably 1-10 占 퐉.

한편, 본 발명에 따른 투명전극용 메시에 있어서, 상기 금속층은 구리(Cu) 및 알루미늄(Al) 박막 중 어느 하나로 이루어질 수 있다. Meanwhile, in the transparent electrode mesh according to the present invention, the metal layer may be formed of any one of copper (Cu) and aluminum (Al) thin films.

전술한 바와 같이 본 발명은 메시를 이용하여 투명전극으로 사용하기 때문에 기존 산화인듐주석과 같은 유연성이 없는 투명전극물질의 물질을 대체할 수 있다. As described above, since the present invention is used as a transparent electrode using a mesh, it is possible to replace the material of the transparent electrode material having no flexibility such as conventional indium tin oxide.

또한, 기존 메탈 메시와는 달리 상하부에 산화물층이 있는 산화물-금속-산화물(Oxide-Metal-Oxide, OMO)적층구조를 가지기 때문에 상하부 산화물이 가운데 금속층을 보호하는 보호층 역할을 할 수 있어 기존 투명전극보다 시간이 지남에 따라 전기적 특성 저하가 적은 투명전극으로 활용하는 것을 기대할 수 있다.In addition, unlike conventional metal meshes, since the oxide-metal-oxide (OMO) laminate structure having oxide layers on the upper and lower sides can be used, the upper and lower oxides can serve as a protective layer for protecting the middle metal layer. It can be expected to be used as a transparent electrode having less electrical property deterioration over time than an electrode.

도 1은 종래기술에 따른 나노 메시 투명 전극을 나타내는 단면도,
도 2는 종래기술에 따른 나노 메시 투명 전극을 나타내는 평면도,
도 3은 본 발명에 따른 적층구조를 갖는 투명전극용 메시의 단면도로 나타낸 적층구조를 갖는 투명전극용 메시의 제조과정도,
도 4는 본 발명에 따른 적층구조를 갖는 투명전극용 메시의 단일 비정질 실리콘 산화인듐아연막(SIZO)의 AFM(atomic forced measurement) 사진,
도 5는 본 발명에 따른 적층구조를 갖는 투명전극용 메시와 산화물-금속-산화물의 다층 박막의 투과도(transmittance)를 비교하여 나타낸 그래프.
1 is a cross-sectional view showing a nano-mesh transparent electrode according to the prior art,
2 is a plan view showing a nano-mesh transparent electrode according to the prior art,
3 is a view showing a manufacturing process of a mesh for a transparent electrode having a laminated structure shown in a sectional view of a mesh for a transparent electrode having a laminated structure according to the present invention,
4 is an AFM (atomic forced measurement) photograph of a single amorphous silicon indium zinc oxide film (SIZO) of a mesh for a transparent electrode having a laminated structure according to the present invention,
5 is a graph comparing the transmittance of a multilayer thin film of an oxide-metal-oxide with a mesh for a transparent electrode having a laminated structure according to the present invention.

이하에서는 본 발명에 따른 적층구조를 갖는 투명전극용 메시 및 그 제조방법에 대한 실시 예를 도면을 참조하여 상세히 설명한다. 이하에서 설명되는 실시 예는 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것으로, 본 발명은 이하에서 개시되는 실시 예에 한정되지 않고 다양한 형태로 구현될 수 있다. Hereinafter, embodiments of a mesh for a transparent electrode having a laminated structure according to the present invention and a method of manufacturing the same will be described in detail with reference to the drawings. It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are intended to provide further explanation of the invention as claimed.

도면들 중 동일한 구성들은 가능한 한 어느 곳에서든지 동일한 부호들을 나타낸다. 하기의 설명에서 구체적인 특정 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해 제공된 것일 뿐, 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. BRIEF DESCRIPTION OF THE DRAWINGS The same features of the Figures represent the same reference symbols wherever possible. It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are intended to provide further explanation of the invention as claimed. , ≪ / RTI > equivalents, and alternatives. In the following description of the present invention, detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

여기서, 첨부된 도면들은 기술의 구성 및 작용에 대한 설명과 이해의 편의 및 명확성을 위해 일부분을 과장하거나 간략화하여 도시한 것으로, 각 구성요소가 실제의 크기와 정확하게 일치하는 것은 아님을 밝힌다.Hereinafter, the attached drawings are exaggerated or simplified in order to facilitate understanding and clarification of the structure and operation of the technology, and it is to be understood that each component does not exactly coincide with the actual size.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprises" or "having" and the like are used to specify that there is a feature, a number, a step, an operation, an element, a component or a combination thereof described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

아울러 어떤 부분이 어떤 구성요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. In addition, when a part includes an element, it does not exclude other elements unless specifically stated otherwise, but may include other elements.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 본 발명에서의 기능을 고려하여 정의된 것으로서, 이는 본 발명의 기술적 사상에 부합되는 개념과 당해 기술분야에서 통용 또는 통상적으로 인식되는 의미로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. It is to be understood that the same terms as those defined in the commonly used terms are defined in consideration of the functions of the present invention and are to be construed in accordance with the technical idea of the present invention and the meaning commonly understood or commonly recognized in the technical field And is not to be construed as an ideal or overly formal sense unless expressly defined to the contrary.

도 3은 본 발명에 따른 적층구조를 갖는 투명전극용 메시의 단면도로 나타낸 투명전극박막의 제조과정도로서, 도 3의 (g)를 참조하면, 투명전극박막은 기판(101), 하부 산화물층(103), 금속층(104) 및 상부 산화물층(105)을 포함할 수 있다.3 (g), the transparent electrode thin film includes a substrate 101, a lower oxide layer 103 (see FIG. 3 (g)), and a transparent electrode thin film ), A metal layer 104, and a top oxide layer 105.

기판(101)의 종류는 특별히 한정되지 않으며, 예를 들어 폴리이미드(polyimide, PI), 폴리아미드(polyamide, PA), 폴리아미드-이미드(polyamide-imide), 폴리우레탄(polyurethane, PU), 폴리우레탄아크릴레이트(polyurethaneacrylate, PUA), 폴리아크릴아미드(polyacrylamide, PA), 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate, PET), 폴리에테르 설폰(Polyether sulfone, PES), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리카보네이트(polycarbonate, PC), 폴리메틸메타크릴레이트(polymethylmethacrylate, PMMA), 폴리에테르이미드(polyetherimide, PEI), 폴리다이메틸실록세인(polydimethylsiloxane, PDMS), 폴리에틸렌(polyethylene, PE), 폴리비닐알코올(Polyvinyl alcohol, PVA), 폴리스틸렌(Polystyrene, PS), 이축연신폴리스틸렌(biaxially oriented PS, BOPS), 아크릴수지, 실리콘수지, 불소수지, 변성에폭시수지, 유리 또는 강화유리일 수 있다.The type of the substrate 101 is not particularly limited and includes, for example, polyimide (PI), polyamide (PA), polyamide-imide, polyurethane (PU) (PU), polyacrylamide (PA), polyethyleneterephthalate (PET), polyether sulfone (PES), polyethylene naphthalate (PEN), polycarbonate (PC), polymethylmethacrylate (PMMA), polyetherimide (PEI), polydimethylsiloxane (PDMS), polyethylene (PE), polyvinyl alcohol , PVA), polystyrene (PS), biaxially oriented PS (BOPS), acrylic resin, silicone resin, fluorine resin, modified epoxy resin, There.

실시 예에서는 기판(101) 상에 하부 산화물층(103), 금속층(104) 및 상부 산화물층(105)이 한 번씩 적층되는 다층 구조만이 도시되어 있으나, 다른 실시 예에서는 열방사방지막으로 활용될 있으며, 이 경우에는 하부 산화물층(103), 금속층(104) 및 상부 산화물층(105)이 적층되는 구조가 여러 번 반복하여 형성될 수 있다.  Layer structure in which the lower oxide layer 103, the metal layer 104, and the upper oxide layer 105 are laminated on the substrate 101 at one time, but in another embodiment, it may be utilized as a heat- In this case, the structure in which the lower oxide layer 103, the metal layer 104, and the upper oxide layer 105 are stacked may be repeatedly formed.

하부 산화물층(103)은 산화인듐아연(InZnO)에 실리콘(Si)이 포함되어 있는 비정질 실리콘 산화인듐아연층(SIZO)을 적용할 수 있다.As the lower oxide layer 103, an amorphous silicon oxide indium zinc layer (SIZO) in which silicon (Si) is included in indium zinc oxide (InZnO) can be applied.

하부 산화물층(103)인 비정질 실리콘 산화인듐아연층(SIZO)은 펄스 레이저 증착(PLD) 공정, 열증착(thermal deposition) 공정, 전자빔증착(electron beam deposition) 공정, 인쇄(printing) 공정, 습식 용액(wet solution) 공정, 스퍼터링(sputtering) 공정으로 증착이 이루어질 수 있다. 일 실시 예에서 하부 산화물층(103)의 두께는 수 십 나노미터에서 수 백 나노미터일 수 있다. 예를 들어, 제1 비정질 실리콘 산화인듐아연층(SIZO)의 두께는 약 10nm 내지 1000nm 일 수 있다.The amorphous silicon oxide indium zinc layer (SIZO), which is the lower oxide layer 103, may be formed by a pulsed laser deposition (PLD) process, a thermal deposition process, an electron beam deposition process, a printing process, a wet solution process, and a sputtering process. In one embodiment, the thickness of the lower oxide layer 103 may be from a few tens of nanometers to a few hundred nanometers. For example, the thickness of the first amorphous silicon indium zinc oxide layer (SIZO) may be between about 10 nm and 1000 nm.

금속층(104)은 메시 구조의 전기적 특성을 결정하는 층이다. 예를 들어, 금속층(104)의 박막은 은(Ag)층일 수 있다.The metal layer 104 is a layer that determines the electrical characteristics of the mesh structure. For example, the thin film of the metal layer 104 may be a silver (Ag) layer.

금속층(104)의 증착은 펄스 레이저 증착(PLD) 공정, 열증착(thermal deposition) 공정, 전자빔증착(electron beam deposition) 공정, 스퍼터링(sputtering) 공정으로 이루어질 수 있다. 일 실시예에서, 단열층(104)의 두께는 수십 나노미터에서 수 백 나노미터일 수 있고, 금속층(104)의 두께는 약 10nm 내지 200nm일 수도 있다.The deposition of the metal layer 104 may be performed by a pulsed laser deposition (PLD) process, a thermal deposition process, an electron beam deposition process, or a sputtering process. In one embodiment, the thickness of the insulating layer 104 may be from a few tens of nanometers to a few hundred nanometers, and the thickness of the metal layer 104 may be between about 10 nm and 200 nm.

상부 산화물층(105)은 산화인듐아연(InZnO)에 실리콘(Si)이 포함되어 있는 비정질 실리콘 산화인듐아연층(SIZO)을 적용할 수 있다.The upper oxide layer 105 may be an amorphous silicon oxide indium zinc layer (SIZO) in which silicon (Si) is included in indium zinc oxide (InZnO).

상부 산화물층(105)인 비정질 실리콘 산화인듐아연층(SIZO)은 펄스 레이저 증착(PLD) 공정, 열증착(thermal deposition) 공정, 전자빔증착(electron beam deposition) 공정, 인쇄(printing) 공정, 습식 용액(wet solution) 공정, 스퍼터링(sputtering) 공정으로 증착이 이루어질 수 있다. 일 실시 예에서, 상부 산화물층(105)의 두께는 수 십 나노미터에서 수 백 나노미터일 수 있고, 제1 비정질 실리콘 산화인듐아연층(SIZO)의 두께는 약 10nm 내지 1000nm 일 수 있다.The amorphous silicon oxide indium zinc layer (SIZO), which is the upper oxide layer 105, may be formed by a pulsed laser deposition (PLD) process, a thermal deposition process, an electron beam deposition process, a printing process, a wet solution process, and a sputtering process. In one embodiment, the thickness of the top oxide layer 105 may be from a few tens of nanometers to a few hundred nanometers, and the thickness of the first amorphous silicon indium zinc oxide layer (SIZO) may be between about 10 nm and 1000 nm.

제작된 산화물-금속-산화물 적층(Oxide-Metal-Oxide, OMO) 구조를 가지는 메시는 50-900℃ 범위의 열처리 공정을 진행할 수 있다.The fabricated oxide-metal-oxide (OMO) structure meshes can be subjected to a heat treatment process in the range of 50-900 ° C.

이하, 도 3 내지 도 5를 참조하여 본 발명에 따른 투명전극용 메시의 제조방법을 상세히 설명한다.Hereinafter, a method for manufacturing a transparent electrode mesh according to the present invention will be described in detail with reference to FIGS.

먼저, (a)단계에서 기판(101)을 준비한다. 기판(101)의 준비과정에서, 기판(101)을 세척하는 단계를 거칠 수 있다. 기판 세척 과정은 기판이 유리(glass)인 경우, 아세톤, 메타올, DI-water 순으로 초음파 세척을 하고, N2건을 이용하여 기판상에 남은 DI-water를 제거한다.First, the substrate 101 is prepared in step (a). In the preparation of the substrate 101, the substrate 101 may be washed. If the substrate is glass, the substrate is cleaned by ultrasonic cleaning in the order of acetone, methanol, and DI-water, and DI water remaining on the substrate is removed using N2 gun.

다음으로, (b)단계에서 기판(101) 위에 스핀코팅법으로 포토레지스트층(102)을 형성하고, (c)단계에서 포토레지스트층(102)에 마스크(200)를 이용하여 패터닝(Patterning)하여 패터닝된 포토레지스트층(102a)만 남긴다.Next, a photoresist layer 102 is formed on the substrate 101 by spin coating in step (b), patterning is performed on the photoresist layer 102 using the mask 200 in step (c) Leaving only the patterned photoresist layer 102a.

이어, (d)단계에서, 기판(101) 상에 하부 산화물층(103)을 형성한다. 이때, 하부 산화물층(103)은 펄스 레이저 증착(PLD) 공정, 열증착(thermal deposition) 공정, 전자빔증착(electron beam deposition) 공정, 인쇄(printing) 공정, 습식 용액(wet solution) 공정, 스퍼터링(sputtering) 공정을 이용하여 기판(101) 상에 적층될 수 있다.Next, in the step (d), a lower oxide layer 103 is formed on the substrate 101. The lower oxide layer 103 may be formed by a pulsed laser deposition (PLD) process, a thermal deposition process, an electron beam deposition process, a printing process, a wet solution process, a sputtering process sputtering < / RTI > process.

상기 (d)단계에서 하부 산화물층(103)이 형성되고 난 다음에는, (e)단계에서 하부 산화물층(103) 상에 금속층(104)으로서 은(Ag) 박막을 형성한다. 이때 금속층(104)의 형성은 스퍼터링 방법 또는 열증착법으로 이루어질 수 있다. 한편, 상기 금속층(104)으로 구리(Cu) 및 알루미늄(Al) 박막 등이 형성될 수 있다.After the lower oxide layer 103 is formed in step (d), a silver (Ag) thin film is formed as a metal layer 104 on the lower oxide layer 103 in step (e). At this time, the metal layer 104 may be formed by a sputtering method or a thermal evaporation method. Meanwhile, copper (Cu) and aluminum (Al) thin films may be formed on the metal layer 104.

상기 (e)단계에서 금속층(104)이 형성되고 난 다음에는, (f)단계에서 금속층(104) 상에 상부 산화물층(105)을 형성한다. 상부 산화물층(105)도 하부 산화물층(103)과 마찬가지로 펄스 레이저 증착(PLD) 공정, 열증착(thermal deposition) 공정, 전자빔증착(electron beam deposition) 공정, 인쇄(printing) 공정, 습식 용액(wet solution) 공정, 스퍼터링(sputtering) 공정을 이용하여 적층될 수 있다.After the metal layer 104 is formed in step (e), a top oxide layer 105 is formed on the metal layer 104 in step (f). The upper oxide layer 105 may also be formed by a pulsed laser deposition (PLD) process, a thermal deposition process, an electron beam deposition process, a printing process, a wet process solution process, and a sputtering process.

이와 같이 금속층(104)의 하부 및 상부에 각각 적층되는 하부 산화물층(103) 및 상부 산화물층(105) 각각은 비정질 구조의 실리콘 산화인듐아연층(SIZO)으로 형성하는데, 여기서 실리콘의 함량은 0.01 - 30 wt% 로 정할 수 있다.Each of the lower oxide layer 103 and the upper oxide layer 105 stacked on the lower and upper portions of the metal layer 104 is formed of an amorphous silicon oxide indium zinc layer SIZO wherein the silicon content is 0.01 - 30 wt%.

상기 (f)단계에서 상부 산화물층(105)을 형성하고 난 다음에는, 마지막으로 (g)단계에서 상기 상부 산화물층(105)이 형성된 기판을 리프트 오프 방식으로 포토레지스트층(102a)를 제거함으로써, 본 발명에 따른 산화물-금속-산화물 구조를 갖는 투명전극용 메시의 제조과정이 완료된다.After forming the upper oxide layer 105 in step (f), finally, the substrate on which the upper oxide layer 105 is formed in step (g) is removed by removing the photoresist layer 102a in a lift-off manner , The manufacturing process of the mesh for a transparent electrode having an oxide-metal-oxide structure according to the present invention is completed.

도 4는 본 발명에 따른 산화물-금속-산화물 구조를 갖는 적층 메시의 단일 비정질 실리콘 산화인듐아연막 구조의 AFM(Atomic Forced Measurement) 사진이다.4 is an AFM (Atomic Forced Measurement) picture of a single amorphous silicon oxide zinc oxide film structure of a laminated mesh having an oxide-metal-oxide structure according to the present invention.

도 4에 도시된 AFM 결과를 이용하여 일 실시예에 따른 열 방사 방지막의 단일 비정질 실리콘 산화인듐아연막의 표면의 거칠기(roughness)를 알 수 있다. AFM 사진은 표면을 원자 단위로 촬영하여 표면의 굴곡을 알 수 있게 한다. 표면의 굴곡은 평균값(mean)을 통해 구하게 되면 0이 되어 실질적 굴곡에 대한 정확한 값을 얻기 힘들다. 따라서 제곱 평균(Root Mean Square; RMS)을 통해 0을 기준으로 하여 아래쪽이 아닌 위쪽만의 평균을 구함으로써 실제 거칠기가 어떠한지 알 수 있다. 도 2의 일 실시 예에 따른 산화물-금속-산화물 구조를 갖는 적층 메시의 비정질 실리콘 산화인듐아연 단일막의 제곱 평균은 0.23nm로 상당히 평평한 표면을 가지고 있음을 알 수 있다.The roughness of the surface of the single amorphous silicon oxide indium zinc oxide film of the thermal oxidation prevention film according to one embodiment can be determined using the AFM results shown in FIG. AFM photographs are taken at the atomic level of the surface to reveal the bend of the surface. When the surface curvature is obtained through the mean value, it becomes zero and it is difficult to obtain an accurate value for the actual bending. Therefore, it is possible to know what the actual roughness is by calculating the average of only the upper side rather than the lower side based on the root mean square (RMS). It can be seen that the square mean of the amorphous silicon indium zinc oxide single layer of the laminated mesh having the oxide-metal-oxide structure according to the embodiment of FIG. 2 is 0.23 nm and has a considerably flat surface.

도 5는 본 발명에 따른 산화물-금속-산화물 적층(Oxide-Metal-Oxide, OMO) 구조를 가지는 메시와 산화물-금속-산화물 적층 박막의 투과도(transmittance)를 비교하여 나타내는 그래프이다.FIG. 5 is a graph showing the transmittance of an oxide-metal-oxide laminated thin film according to the present invention in comparison with a mesh having an oxide-metal-oxide (OMO) structure.

도 5는 금속층(104)으로서 은(Ag)층을 사용하고 하부 산화물층(103) 및 상부 산화물층(105)으로서 실리콘을 포함한 비정질 실리콘 산화인듐아연(SIZO)과 비정실 실리콘 산화아연주석(SZTO)층으로 이루어진 산화물-금속-산화물 적층(Oxide-Metal-Oxide, OMO) 구조를 가지는 메시와 산화물-금속-산화물 적층 구조를 갖는 박막을 비교하여 측정한 결과로서, 그래프(111, 112)는 각각 산화물층으로 SIZO와 SZTO를 사용한 산화물-금속-산화물 적층(Oxide-Metal-Oxide, OMO) 구조를 가지는 메시구조의 투과도이고, 그래프(113, 114)는 각각 각각 산화물층으로 SIZO와 SZTO를 사용한 산화물-금속-산화물 적층(Oxide-Metal-Oxide, OMO) 구조를 가지는 박막일 때의 투과도이다. 5 is a schematic diagram illustrating the use of a silver (Ag) layer as the metal layer 104 and an amorphous silicon indium zinc (SIZO) containing silicon as the lower oxide layer 103 and the upper oxide layer 105 and an amorphous silicon zinc tin oxide As a result of measurement of a mesh having an oxide-metal-oxide (OMO) structure made of a metal oxide-metal-oxide laminate structure and a thin film having an oxide-metal-oxide laminate structure, graphs 111 and 112 show Graphs 113 and 114 show the transmittances of the oxide structures of oxide-metal-oxide-oxide (OMO) structures using SIZO and SZTO as oxide layers, - a thin film having an oxide-metal-oxide (OMO) structure.

도 5를 참고하면, 가시광선 영역인 380 - 780nm에서 단순 적층 구조의 박막은 약 10% 미만의 낮은 투과도를 가지고 있지만 메시 구조에서는 약 90% 높은 투과도를 나타내고 있으므로 메시구조는 시각적으로 투명하다는 것을 알 수 있다.Referring to FIG. 5, it can be seen that the thin film of the simple laminated structure has a low transmittance of less than about 10% at 380 - 780 nm in the visible light region, but has a transmittance of about 90% at the mesh structure, .

본 발명의 일 실시 예에 따른 산화물-금속-산화물 적층 구조를 갖는 메시의 전기적 특성을 분석하여 하기의 표 1에 정리하였다.The electrical characteristics of the meshes having an oxide-metal-oxide laminated structure according to an embodiment of the present invention are analyzed and are summarized in Table 1 below.

Figure pat00001
Figure pat00001

시료는 유리(12×12mm, glass)-SIZO(80nm)-Ag(100nm)-SIZO(80nm)일 때 2.42×10-5, 유리(12×12mm glass)-SZTO(80nm)-Ag(100nm)-SZTO(80nm)일 때 2.55×10- 5 의 낮은 저항을 갖는다는 것을 확인할 수 있다.The sample was 2.42 × 10 -5 , glass (12 × 12 mm glass) -SZTO (80 nm) -Ag (100 nm) at the glass (12 × 12 mm, glass) -SIZO (80 nm) when -SZTO (80nm) 2.55 × 10 - it can be confirmed that 5 has a low resistance.

PET기판 위에 형성된 본 발명의 일 실시 예에 따른 산화물-금속-산화물 적층 구조를 갖는 메시의 밴딩 테스트에 따른 저항 변화를 분석하여, 하기의 표 2에 정리하였다.The resistance change according to the banding test of the mesh having the oxide-metal-oxide laminated structure according to an embodiment of the present invention formed on the PET substrate was analyzed and is summarized in Table 2 below.

Figure pat00002
Figure pat00002

100회의 밴딩 테스트 후에도 저항의 큰 변화가 없는 것으로 보아 유연 기판에 적용이 가능하다는 것을 알 수 있다.It can be seen that there is no large change in resistance even after testing 100 times of bending, so that it can be applied to a flexible substrate.

일 실시 예에서는 기판 상에 하부 산화물층(103), 금속층(104) 및 상부 산화물층(105)이 한 번 적층되는 다층 구조만이 도시되어 있으나, 다른 일 실시 예에 따른 산화물-금속-산화물 적층구조를 갖는 메시는 하부 산화물층(103), 금속층(104) 및 상부 산화물층(105)이 적층되는 다층 구조가 반복하여 형성될 수 있다.In one embodiment, only a multi-layer structure is shown in which a lower oxide layer 103, a metal layer 104, and a top oxide layer 105 are deposited on a substrate once, but an oxide-metal- A structure having a structure can be repeatedly formed with a multilayer structure in which a lower oxide layer 103, a metal layer 104, and an upper oxide layer 105 are laminated.

전술한 바와 같이, 본 발명에 따른 투명전극용 메시 및 그 제조방법은 플라스틱 및 유연 기판 위에 적용 가능한 투명전극으로 활용할 수 있는 적층구조를 갖는 투명전극용 메시 및 그 제조방법을 제공할 수 있으며, 플라스틱 및 유연 기판 상부에 형성된 격자 형태의 산화물-금속-산화물(Oxide-Metal-Oxide, OMO)적층구조를 가지는 메시의 상하부 산화물층이 중간 금속층의 산화를 방지하는 보호층으로 작용할 뿐만 아니라, 상하부의 산화물층이 비정질 형태이기 때문에 기존보다 높은 유연성을 제공한다. As described above, the mesh for a transparent electrode and the method of manufacturing the same according to the present invention can provide a mesh for a transparent electrode having a laminated structure that can be used as a transparent electrode applicable to plastics and flexible substrates, And the upper and lower oxide layers of the mesh having an oxide-metal-oxide (OMO) laminate structure formed on the flexible substrate are not only functions as a protective layer for preventing oxidation of the intermediate metal layer, Because the layer is amorphous, it offers greater flexibility than previously possible.

한편, 본 발명의 상세한 설명에서는 첨부된 도면에 의해 참조되는 바람직한 실시 예를 중심으로 구체적으로 기술되었으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 아니라 이 특허청구의 범위와 균등한 것들에 의해서 정해져야 한다.Although the preferred embodiments of the present invention have been disclosed for illustrative purposes, those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims. Therefore, the scope of the present invention should not be limited by the described embodiments, but should be determined by the scope of the appended claims and equivalents thereof.

Claims (10)

플라스틱 및 유연 기판 위에 적용 가능한 투명전극용 산화물-금속-산화물(Oxide-Metal-Oxide, OMO) 적층구조를 가지는 메시의 제조방법에 있어서,
상기 기판 위에 스핀코팅법으로 포토레지스트층을 형성하는 단계;
상기 포토레지스트 층에 마스크를 이용하여 패터닝하는 단계;
상기 패터닝된 포토레지스트층 위에 스퍼터링으로 하부 산화물층을 형성하는 단계;
상기 하부 산화물층 위에 스퍼터링으로 금속층을 형성하는 단계;
상기 금속층 위에 스퍼터링으로 상부 산화물층을 형성하는 단계;
상기 상부 산화물층이 형성된 기판을 리프트 오프 방식으로 포토레지스트를 제거하는 단계;를 포함하는 투명전극용 메시 제조방법.
A method of manufacturing a mesh having a stacked oxide-metal-oxide (OMO) structure for a transparent electrode applicable to plastic and flexible substrates,
Forming a photoresist layer on the substrate by spin coating;
Patterning the photoresist layer using a mask;
Forming a lower oxide layer by sputtering over the patterned photoresist layer;
Forming a metal layer on the lower oxide layer by sputtering;
Forming a top oxide layer on the metal layer by sputtering;
And removing the photoresist in a lift-off manner on the substrate on which the upper oxide layer is formed.
제 1항에 있어서, 상기 상부 산화물층 및 하부 산화물층은,
펄스 레이저 증착(PLD) 공정, 열증착(thermal deposition) 공정, 전자빔증착(electron beam deposition) 공정, 인쇄(printing) 공정, 습식 용액(wet solution) 공정, 스퍼터링(sputtering) 공정 중 어느 하나의 방법으로 형성하는 것을 특징으로 하는 투명전극용 메시 제조방법.
The method of claim 1, wherein the top oxide layer
A method such as a pulsed laser deposition (PLD) process, a thermal deposition process, an electron beam deposition process, a printing process, a wet solution process, or a sputtering process And forming a transparent electrode on the transparent electrode.
제 1항에 있어서, 상기 금속층은,
펄스 레이저 증착(PLD) 공정, 열증착(thermal deposition) 공정, 전자빔증착(electron beam deposition) 공정, 스퍼터링(sputtering) 공정 중 어느 하나의 방법으로 형성하는 것을 특징으로 하는 투명전극용 메시 제조방법.
The semiconductor device according to claim 1,
Wherein the transparent electrode is formed by any one of a pulsed laser deposition (PLD) process, a thermal deposition process, an electron beam deposition process, and a sputtering process.
제 1항에 있어서, 포토레지스트를 제거한 후,
산화물-금속-산화물(Oxide-Metal-Oxide, OMO)구조를 갖는 메시를 50-900℃로 열처리하는 단계;를 더 포함하는 것을 특징으로 하는 투명전극용 메시 제조방법.
The method of claim 1, further comprising, after removal of the photoresist,
Further comprising the step of heat treating the mesh having an oxide-metal-oxide (OMO) structure at a temperature of 50-900 占 폚.
플라스틱 및 유연 기판 위에 적용 가능한 투명전극용 메시에 있어서,
상기 기판 위에 상부 산화물층, 금속층 및 하부 산화물층의 적층구조를 형성하며,
상기 상부 산화물층 및 하부 산화물층은 산화물 반도체로서 실리콘 산화인듐아연(Si-In-ZnO, SIZO) 박막으로 이루어지고,
상기 SIZO박막에 포함된 실리콘의 함량은 0.001wt% 내지 30wt%이며,
상기 상부 산화물층 및 하부 산화물층에 알루미늄(Al), 갈륨(Ga), 하프늄(Hf), 지르코늄(Zr), 리튬(Li), 칼륨(K), 티타늄(Ti), 게르마뮴(Ge), 니오븀(Nb), 주석(Sn) 등의 원소를 더 포함하며,
상기 금속층은 은(Ag) 박막으로 이루어지는 것을 특징으로 하는 투명전극용 메시.
1. A mesh for a transparent electrode applicable on plastic and flexible substrates,
Forming a laminated structure of a top oxide layer, a metal layer, and a bottom oxide layer on the substrate,
The upper oxide layer and the lower oxide layer are made of a silicon-oxide-zinc (Si-In-ZnO) thin film as an oxide semiconductor,
The content of silicon contained in the SIZO thin film is 0.001 wt% to 30 wt%
(Al), gallium (Ga), hafnium (Hf), zirconium (Zr), lithium (Li), potassium (K), titanium (Ti), germanium And further includes elements such as niobium (Nb) and tin (Sn)
Wherein the metal layer is made of a silver (Ag) thin film.
제 5항에 있어서, 상기 기판은,
폴리이미드(polyimide, PI), 폴리아미드(polyamide, PA), 폴리아미드-이미드(polyamide-imide), 폴리우레탄(polyurethane, PU), 폴리우레탄아크릴레이트(polyurethaneacrylate, PUA), 폴리아크릴아미드(polyacrylamide, PA), 폴리에틸렌 테레프탈레이트(polyethyleneterephthalate, PET), 폴리에테르 설폰(Polyether sulfone, PES), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리카보네이트(polycarbonate, PC), 폴리메틸메타크릴레이트(polymethylmethacrylate, PMMA), 폴리에테르이미드(polyetherimide, PEI), 폴리다이메틸실록세인(polydimethylsiloxane, PDMS), 폴리에틸렌(polyethylene, PE), 폴리비닐알코올(Polyvinyl alcohol, PVA), 폴리스틸렌(Polystyrene, PS), 이축연신폴리스틸렌(biaxially oriented PS, BOPS), 아크릴수지, 실리콘수지, 불소수지, 변성에폭시수지, 유리 또는 강화유리인 것을 특징으로 하는 투명전극용 메시.
6. The method of claim 5,
Polyimide (PI), polyamide (PA), polyamide-imide, polyurethane (PU), polyurethane acrylate (PUA), polyacrylamide , PA), polyethylene terephthalate (PET), polyether sulfone (PES), polyethylene naphthalate (PEN), polycarbonate (PC), polymethylmethacrylate ), Polyetherimide (PEI), polydimethylsiloxane (PDMS), polyethylene (PE), polyvinyl alcohol (PVA), polystyrene (PS), biaxially oriented polystyrene biaxially oriented PS, BOPS), an acrylic resin, a silicone resin, a fluororesin, a modified epoxy resin, a glass or a tempered glass.
제 5항에 있어서, 상부 산화물층 및 하부 산화물층은,
10-1000nm의 두께를 갖는 것을 특징으로 하는 투명전극용 메시.
6. The method of claim 5, wherein the top oxide layer and the bottom oxide layer comprise a < RTI ID =
Wherein the transparent electrode has a thickness of 10-1000 nm.
제 5항에 있어서, 상기 금속층은,
10-200nm의 두께를 갖는 것을 특징으로 하는 투명전극용 메시.
6. The semiconductor device according to claim 5,
Wherein the transparent electrode has a thickness of 10 to 200 nm.
제 5항에 있어서,
상기 투명전극용 메시의 선 폭이 1-10㎛인 것을 특징으로 하는 투명전극용 메시.
6. The method of claim 5,
Wherein the transparent electrode mesh has a line width of 1-10 占 퐉.
제 5항에 있어서, 상기 금속층은,
구리(Cu) 및 알루미늄(Al) 박막 중 어느 하나로 이루어지는 것을 특징으로 하는 투명전극용 메시.
6. The semiconductor device according to claim 5,
Copper (Cu), and aluminum (Al) thin film.
KR1020160140155A 2016-10-26 2016-10-26 Mesh with modified stacked-structure for transparent electrode and manufacturing method thereof KR20180045606A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160140155A KR20180045606A (en) 2016-10-26 2016-10-26 Mesh with modified stacked-structure for transparent electrode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160140155A KR20180045606A (en) 2016-10-26 2016-10-26 Mesh with modified stacked-structure for transparent electrode and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20180045606A true KR20180045606A (en) 2018-05-04

Family

ID=62199925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160140155A KR20180045606A (en) 2016-10-26 2016-10-26 Mesh with modified stacked-structure for transparent electrode and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20180045606A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200056938A (en) 2018-11-15 2020-05-25 주식회사 동진쎄미켐 Transparent electrode and touch panel empolying the same
KR20200119626A (en) * 2019-04-10 2020-10-20 청주대학교 산학협력단 Transparent electrode having mesh metal layer and manufacturing method for the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200056938A (en) 2018-11-15 2020-05-25 주식회사 동진쎄미켐 Transparent electrode and touch panel empolying the same
KR20200119626A (en) * 2019-04-10 2020-10-20 청주대학교 산학협력단 Transparent electrode having mesh metal layer and manufacturing method for the same

Similar Documents

Publication Publication Date Title
JP6873297B2 (en) Transparent conductive film with protective film
TWI589431B (en) A conductive film substrate, a transparent conductive film, a method of manufacturing the same, and a touch panel
TWI638722B (en) Transparent conductive film laminated with metal layer and touch sensor using the same
JP2010098280A (en) Transparent thin film transistor and image display unit
US10734592B2 (en) Method for manufacturing thermal insulation film, thermal insulation structure, and display device
JP2007101622A (en) Display electrode film and manufacturing method of display electrode pattern
TWI484571B (en) Conductive film having oxide layer and method for manufacturing thereof
KR20180045606A (en) Mesh with modified stacked-structure for transparent electrode and manufacturing method thereof
JP6262483B2 (en) Conductive film substrate and manufacturing method thereof
CN110071230B (en) Flexible substrate, manufacturing method thereof and display panel
KR101775894B1 (en) Transparent exothermic film and method of manufacturing the same
Oliveira et al. Substrate‐Free Transfer of Large‐Area Ultra‐Thin Electronics
TWI482223B (en) Method for manufacturing touch panel
KR102040201B1 (en) Flexible low emissivity film with multilayered amorphous SilnZnO structure
JP2022141883A (en) Thin film transistor and method for producing thin film transistor
JP5617214B2 (en) THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE
US20210009423A1 (en) Device comprising physical properties controlled by microstructure and method of manufacturing the same
CN108738236B (en) Method for manufacturing COF single-side flexible substrate fine circuit and product thereof
CN108336245B (en) Flexible electronic device and manufacturing method thereof
KR20210059356A (en) Film mask, manufacturing method of film mask and manufacturing method of pattern using film mask
CN111696703A (en) Thin film laminate and method for producing patterned conductive thin film
JP6856020B2 (en) Wiring pattern manufacturing method, transistor manufacturing method, and transfer member
KR20180045996A (en) Multilayered amorphous silicon-indium-oxide structure for low emissivity and manufacturing method thereof
CN111696702A (en) Thin film laminate and method for producing patterned conductive thin film
KR102184092B1 (en) Transparent electrode having mesh metal layer and manufacturing method for the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application