KR20180045104A - 원자층 식각 방법 및 이를 포함하는 반도체 제조 방법 - Google Patents

원자층 식각 방법 및 이를 포함하는 반도체 제조 방법 Download PDF

Info

Publication number
KR20180045104A
KR20180045104A KR1020160138587A KR20160138587A KR20180045104A KR 20180045104 A KR20180045104 A KR 20180045104A KR 1020160138587 A KR1020160138587 A KR 1020160138587A KR 20160138587 A KR20160138587 A KR 20160138587A KR 20180045104 A KR20180045104 A KR 20180045104A
Authority
KR
South Korea
Prior art keywords
atoms
gas
atomic layer
adsorbed
film
Prior art date
Application number
KR1020160138587A
Other languages
English (en)
Inventor
우제헌
성덕용
오세진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160138587A priority Critical patent/KR20180045104A/ko
Priority to US15/490,945 priority patent/US20180114700A1/en
Publication of KR20180045104A publication Critical patent/KR20180045104A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 원자층 식각 방법을 제공하되, 이 방법은, 두 종류 이상의 원자들을 포함하는 막을 원자층 단위로 식각할 때 각 종류의 원자들을 식각하기 적합한 식각 가스들을 순차적으로 공급하여 각 종류의 원자들을 순차적으로 제거한다.

Description

원자층 식각 방법 및 이를 포함하는 반도체 제조 방법{Method of atomic layer etching and method of fabricating semiconductor device using the same}
본 발명은 원자층 식각 방법 및 이를 포함하는 반도체 제조 방법에 관한 것이다.
반도체 장치가 고집적화됨에 따라 반도체 제조 과정 중에서도 매우 정밀한 식각 공정을 필요로 하고 있다. 이에 따라 원자층 단위로 식각하는 원자 막 증착 공정이 요구되고 있다. 한편, 반도체 장치를 구성하는 여러 막들은 실리콘 단결정, 폴리실리콘 및 구리막과 같은 단일 원자로 이루어지는 경우와, 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막, 금속 산화막, 금속 질화막 및 실리콘 게르마늄막과 같이 두 종류 이상의 원자들을 포함하는 경우가 있다.
본 발명이 해결하고자 하는 과제는 식각 손상을 최소화하며 두 종류 이상의 원자들을 포함하는 막을 정밀하게 식각할 수 있는 원자층 식각 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 우수한 성능을 가지는 고집적화된 반도체 장치의 제조 방법을 제공하는데 있다.
상기 과제를 해결하기 위한 본 발명의 실시예들에 따른 원자층 식각 방법은, 각각 서로 다른 제 1 원자들과 제 2 원자들이 존재하는 원자층들을 포함하는 막을 제공하고; 그리고 각각의 원자층을 순차적으로 제거하는 것을 포함하되, 각각의 원자층을 제거하는 것은: 상기 제 1 원자들과 반응하는 제 1 식각 가스를 공급하여 상기 제 1 원자들에 흡착시키는 단계; 상기 제 1 원자들에 흡착되지 않은 상기 제 1 식각 가스를 퍼지(purge)하는 단계; 상기 제 1 식각 가스가 흡착된 상기 제 1 원자들을 제거하는 단계; 상기 제 2 원자들과 반응하는 제 2 식각 가스를 공급하여 상기 제 2 원자들에 흡착시키는 단계; 상기 제 2 원자들에 흡착되지 않은 상기 제 2 식각 가스를 퍼지하는 단계; 및 상기 제 2 식각 가스가 흡착된 상기 제 2 원자들을 제거하는 단계를 포함한다.
본 발명의 실시예들에 따른 원자층 식각 방법은, 각각 두 종류 이상의 원자들이 존재하는 원자층들을 포함하는 막을 제공하고; 그리고 각각의 원자층을 순차적으로 제거하는 것을 포함하되, 각각의 원자층을 제거하는 것은 각 종류의 원자들을 순차적으로 제거하는 것을 포함하며, 상기 각각의 종류의 원자들을 순차적으로 제거하는 것은: 상기 각각의 종류의 원자와 반응하는 식각 가스를 공급하여 상기 각각의 종류의 원자들에 흡착시키는 단계; 상기 각각의 종류의 원자에 흡착되지 않은 상기 식각 가스를 퍼지하는 단계; 및 불활성 가스의 이온들이나 라디칼들을 상기 원자층의 표면에 충돌시키는 단계(bombarding a surface of the atomic layer with ions or radicals of inert gas)를 포함할 수 있다.
상기 다른 과제를 달성하기 위한 본 발명에 따른 반도체 제조 방법은, 웨이퍼에 대해 상기 원자층 식각 방법으로 식각 공정을 진행하는 것을 포함할 수 있다.
본 발명의 실시예들에 따른 원자층 식각 방법에서는, 두 종류 이상의 원자들을 포함하는 막을 원자층 단위로 식각할 때 각 종류의 원자들을 식각하기 적합한 식각 가스들을 순차적으로 공급하여 각 종류의 원자들을 순차적으로 제거함으로써, 과도한 에너지를 사용할 필요가 없어 식각 손상을 최소화할 수 있으며, 원자층 단위로 정밀하게 식각할 수 있다.
따라서 본 발명의 실시예들에 따른 원자층 식각 방법을 반도체 제조 공정에 적용하면, 우수한 성능을 가지는 고집적화된 반도체 장치를 구현할 수 있다.
도 1은 본 발명의 실시예들에 따른 원자층 식각 방법의 공정 순서도이다.
도 2a 내지 도 2e는 본 발명의 실시예들에 따른 원자층 식각 방법을 순차적으로 나타내는 개략적인 단면도들이다.
도 3은 본 발명의 실시예들에 따른 식각 장비의 개략적인 단면도이다.
도 4a 내지 도 4g는 본 발명의 실시예들에 따른 원자층 식각 방법을 순차적으로 나타내는 개략적인 단면도들이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예들을 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예들에 따른 원자층 식각 방법의 공정 순서도이다. 도 2a 내지 도 2e는 본 발명의 실시예들에 따른 원자층 식각 방법을 순차적으로 나타내는 개략적인 단면도들이다. 도 3은 본 발명의 실시예들에 따른 식각 장비의 개략적인 단면도이다.
도 1 및 도 2a를 참조하면, 이 방법에서는 먼저 서로 다른 제 1 원자들(210)과 제 2 원자들(220)이 존재하는 제 1 내지 제 4 원자층(201~204)들을 포함하는 막(200)을 제공한다(S10). 그리고 각각의 원자층(201~204)을 순차적으로 제거한다(S20). 상기 각각의 원자층(201~204)을 제거하는 것(S20)은 다음과 같은 단계들을 포함하는 사이클을 반복하여 진행될 수 있다.
먼저, 도 1 및 도 2b를 참조하여, 상기 제 1 원자들(210)과 반응하는 제 1 식각 가스(212)를 공급하여 상기 원자층들(201~204) 중 가장 위에 있는 제 4 원자층(204)의 상기 제 1 원자들(210)에 흡착시킨다(S21). 그리고 상기 제 1 원자들(210)에 흡착되지 않은 상기 제 1 식각 가스(212)를 퍼지(purge)한다(S22).
도 1 및 도 2c를 참조하여, 상기 제 1 식각 가스(212)가 흡착된 상기 제 1 원자들(210)을 제거한다(S23). 상기 제 1 원자들을 제거하는 단계(S23)는, 상기 원자층의 표면에 불활성 가스의 이온이나 라디칼을 제 1 에너지로 충돌시키는 것(bombarding a surface of the atomic layer with ions or radicals of inert gas by a first energy)을 포함할 수 있다. 상기 불활성 가스는 아르곤(Ar), 네온(Ne) 및 크세논(Xe) 중 적어도 하나일 수 있다. 이와 같이, 상기 불활성 가스의 이온이나 라디칼을 상기 제 4 원자층(204) 표면에 충돌시킴으로써 상기 제 1 원자들(210)에 흡착된 상기 제 1 식각 가스(212a)가 (분해되어) 상기 제 1 원자들(210)과 결합하고 동시에 제 1 분자(211)로 변하여 기화되어 상기 제 1 원자들(210)이 상기 제 4 원자층(204) 표면으로부터 분리가 된다(또는 탈착하게 된다). 이와 같은 과정으로 상기 제 4 원자층(204)으로부터 상기 제 1 원자들(210)이 제거가 될 수 있다.
상기 제 1 에너지는 바람직하게는, 상기 제 1 식각 가스(212)와 상기 제 1 원자(210)의 결합 에너지보다는 크되 상기 원자층들(201~204) 간의 결합 에너지보다는 작다. 이로써 상기 원자층들(201~204) 간에 박리가 발생되지 않고 과도한 에너지에 의해 다른 원치 않는 부분들이 물리적으로 식각되지 않는다.
상기 불활성 가스의 이온이나 라디칼은 유도 결합 플라즈마(Inductively coupled plasma), 축전 결합 플라즈마(Capacitively coupled plasma), 파장 가열 플라즈마(Wave heated plasma), 전자 사이클로트론 공명(Electron cyclotron resonance), 중성 빔 소스(Neutral beam source) 및 이온 빔 소스 중 적어도 하나의 방식을 이용하여 형성될 수 있다.
도시하지는 않았지만, 상기 제 1 원자들(210)을 제거하는 단계(S23)가 완료되면 잔존하는 부산 가스들(Byproduct gas)을 퍼지한다.
도 1 및 도 2d를 참조하면, 상기 제 2 원자들(220)과 반응하는 제 2 식각 가스(222)를 공급하여 가장 위에 있는 제 4 원자층(204)의 상기 제 2 원자들(220)에 흡착시킨다(S24). 상기 제 2 원자들(220)에 흡착되지 않은 상기 제 2 식각 가스(220)를 퍼지한다(S25). 상기 제 1 원자들(210)과 상기 제 2 원자들(220)은 서로 다르므로, 이에 각각 반응하는 상기 제 1 식각 가스(212)와 상기 제 2 식각 가스(222)는 서로 다를 수 있다.
도 1 및 도 2e를 참조하면, 상기 제 2 식각 가스(222)가 흡착된 상기 제 2 원자들(220)을 제거한다(S26). 마찬가지로 이 단계는 상기 원자층의 표면에 불활성 가스의 이온이나 라디칼을 제 2 에너지로 충돌시키는 것을 포함할 수 있다. 제거되는 원리 또한 위에 설명한 바와 같이, 상기 제 2 식각 가스(222)가 상기 제 2 원자들(220)과 결합하여 제 2 분자들(221)로 변한다. 이로써, 제 4 원자층(204)이 제거될 수 있다.
상기 제 1 원자들(210)과 상기 제 2 원자들(220)은 서로 다르므로, 화학 반응식이 서로 달라 상기 제 1 에너지와 상기 제 2 에너지는 서로 다를 수 있다. 상기 제 2 에너지는 바람직하게는, 상기 제 2 식각 가스(222)와 상기 제 2 원자(220)의 결합 에너지보다는 크되 상기 원자층들(201~203) 간의 결합 에너지보다는 작다. 이로써 상기 원자층들(201~203) 간에 박리가 발생되지 않고 과도한 에너지에 의해 다른 원치 않는 부분들이 물리적으로 식각되지 않는다.
원자의 종류가 달라지면 화학 반응식이 달라지므로 식각 가스나 결합 반응 에너지가 달라질 수 있다. 만약 두 종류 이상의 원자들을 포함하는 막을 제거할 때 한 종류의 식각 가스만 공급하던가 여러 식각 가스를 동시에 공급하여 막에 흡착시키고 제거하려 한다면, 일부 원자들은 제거가 잘 안되거나 아니면 이를 방지하기 위하여 과도한 에너지를 필요로 한다. 이로써 막에 식각 손상이 커질 수 있다. 그러나 본 발명에서는 식각 가스와 에너지를 각 원자의 종류에 맞게 변경함으로써 식각 손상을 최소화할 수 있다.
이와 같이 식각 가스를 변경하여 공급하는 하나의 사이클을 진행한 후에 상기 막(200)이 원하는 두께로 식각되었는지를 판단한(S30) 후에 원하는 두께로 식각될 때까지 원자층들(201~204)을 순차적으로 제거하는 사이클(S20)을 반복한다.
구체적인 일 예에 있어서, 상기 막(200)은 실리콘질화막(Si3N4)이며, 상기 제 1 원자(210)는 실리콘(Si)이고 상기 제 2 원자(220)는 질소(N)이며, 상기 제 1 식각 가스(212)는 삼불화질소(NF3)이고, 상기 제 2 식각 가스(222)는 메탄(CH4)일 수 있다. 상기 삼불화질소(NF3)는 공급되어 상기 실리콘에 흡착되어 단일층(mono layer)을 구성한다. 불활성 가스의 이온이나 라디칼이 제 1 에너지로 충돌하여 상기 삼불화질소(NF3)는 질소(N)와 불소(F)로 분해된다. 동시에 상기 불소가 상기 실리콘과 결합하여 사불화실리콘(SiF4)으로 변하며 기화하므로 상기 실리콘 원자를 제거할 수 있다. 그리고 상기 메탄(CH4)은 질소에 흡착되어 단일층(mono layer)을 구성한다. 불활성 가스의 이온이나 라디칼이 제 2 에너지로 충돌하여 상기 메탄(CH4)은 상기 질소와 결합하여 시안화수소(HCN)으로 변하며 기화하므로 상기 질소 원자를 제거할 수 있다.
구체적인 다른 예에 있어서, 상기 막(200)은 실리콘 산화막(SiO2)이며, 상기 제 1 원자(210)는 실리콘(Si)이고 상기 제 2 원자(220)는 산소(O)이며, 상기 제 1 식각 가스(212)는 삼불화질소(NF3)이고, 상기 제 2 식각 가스(222)는 메탄(CH4)일 수 있다. 상기 실리콘 원자의 제거 원리는 위와 같을 수 있다. 상기 산소를 제거하기 위하여 상기 메탄(CH4)을 공급하여 산소에 흡착되어 단일층(mono layer)을 구성하고 불활성 가스의 이온이나 라디칼이 제 2 에너지로 충돌하여 상기 메탄(CH4)은 탄소와 수소로 분해됨과 동시에 상기 탄소가 상기 산소와 결합하여 이산화탄소(CO2)로 변하며 기화하므로 상기 산소 원자를 제거할 수 있다.
구체적인 또 다른 예에 있어서, 상기 막(200)은 이황화몰리브덴(MoS2) 막이며, 상기 제 1 원자(210)는 몰리브덴(Mo)이고 상기 제 2 원자(220)는 황(S)이며, 상기 제 1 식각 가스(212)는 일산화탄소(CO)이고, 상기 제 2 식각 가스(222)는 수소(H2)일 수 있다. 상기 일산화탄소(CO)는 공급되어 상기 몰리브덴(Mo)에 흡착하고 결합되어 몰리브덴헥사카르보닐(Mo(CO)6)로 변하며 기화하므로 상기 몰리브덴(Mo)을 제거할 수 있다. 상기 수소는 공급되어 상기 황(S)에 흡착되고 결합되어 황화수소(H2S)로 변하며 기화하므로 상기 황(S)을 제거할 수 있다.
다음은, 도 3을 참조하여, 상기 불활성 가스의 이온이나 라디칼을 형성하기 위해 사용되는 방식 중 유도 결합 플라즈마 방식을 이용하는 식각 장비(100)를 설명하기로 한다.
도 3을 참조하면, 상기 식각 장비(100)는 챔버(10), 플라즈마 소스 엘리먼트들(21-25), 가스 공급 엘리먼트들(31-34), 정전척(40), 바이어스 엘리먼트들(51-53), 및 가스 배출 엘리먼트들(61, 62)을 포함할 수 있다. 상기 챔버(10)는 진공을 유지할 수 있다. 상기 챔버(10)는 상부를 덮는 커버(11)를 더 포함할 수 있다. 상기 커버(11)는 상기 챔버(10)의 상부를 밀폐할 수 있다. 상기 플라즈마 소스 엘리먼트들(21-25)가 상기 커버(11) 상에 배치될 수 있다. 상기 플라즈마 소스엘리먼트들(21-25)는 코일들(21, 22), 소스 RF(Radio Frequency) 매칭부(24), 및 소스 RF 발생부(25)를 포함할 수 있다. 상기 코일들(21, 22)은 내부 코일(21) 및 외부 코일(22)을 포함할 수 있다. 상기 내부 코일(21) 및 상기 외부 코일(22)은 나선 형태 또는 동심원 형태를 가질 수 있다. 상기 내부 코일(21) 및 상기 외부코일(22)의 일 단부들은 가변 커패시터(23)를 이용하여 서로 디커플링될 수 있고, 다른 일 단부들은 접지될 수 있다. 따라서, 상기 내부 코일(21)과 상기 외부 코일(22)은 서로 반대되는 위상 및 자기장을 가질 수 있다. 또는 상기 내부 코일(21)과 상기 외부 코일(22)은 직류 상태에서 서로 동일한 전위차를 유지할 수 있다. 상기 코일들(21, 22)은 상기 챔버(10)의 플라즈마 공간(P)에 유도 결합된 플라즈마(inductively coupled plasma)를 발생시킬 수 있다. 상기 코일들(21, 22)은 상기 소스 RF 매칭부(24) 및 상기 소스 RF 발생부(25)와 커플링될 수 있다. 상기 소스 RF 발생부(25)는 RF 신호를 발생시킬 수 있다. 예를 들어, 상기 RF 신호는 약 13.56MHz의 주기를 가질 수 있다. 상기 소스 RF 매칭부(24)는 상기 소스 RF 발생부(25)에서 발생된 RF 신호의 임피던스를 매칭하여 상기 코일들(21,22)을 이용하여 발생시킬 플라즈마를 제어할 수 있다.
상기 가스 공급 엘리먼트들(31-34)은 가스 공급관들(31, 32), 유량 제어기(33), 및 가스 공급부(34)를 포함할 수 있다. 상기 가스 공급관들(31, 32)은 상기 챔버(10)의 상부 및/또는 측면으로 다양한 가스들을 공급할 수 있다. 예를 들어, 상기 가스 공급관들(31, 32)은 상기 커버(11)를 관통하는 수직 가스 공급관(31) 및/또는 상기 챔버(10)의 측면을 관통하는 수평 가스 공급관(32)을 포함할 수 있다.
상기 수직 가스 공급관(31) 및 상기 수평 가스 공급관(32)은 가스들을 상기 챔버(10) 내의 상기 플라즈마 공간(P)으로 직접적으로 공급할 수 있다. 상기 다양한 가스들은 식각 가스, 퍼지(purge) 가스, 및 충돌(bombarding) 가스를 공급할 수 있다. 예를 들어, 상기 퍼지 가스는 아르곤(Ar) 가스, 헬륨(He) 가스, 네온(Ne) 가스, 또는 크세논(Xe) 가스 중 어느 하나를 포함할 수 있다. 상기 충돌 가스는 아르곤(Ar), 네온(Ne) 및 크세논(Xe) 중 적어도 하나를 포함할 수 있다. 상기 유량 제어기(33)는 상기 가스 공급관들(31, 32)을 통하여 상기 챔버(10)의 내부로 유입되는 가스들의 공급 유량을 제어할 수 있다. 상기 가스 공급부(34)는 상기 식각 가스들, 상기 퍼지 가스들, 및 상기 충돌 가스들을 보관하고, 및 상기 가스들을 상기 가스 공급관들(31, 32)로 공급할 수 있다.
상기 정전척(40) 상에 웨이퍼(W)가 놓일 수 있다. 상기 정전척(40)은 내부에 온도 조절부(41)를 포함할 수 있다. 상기 온도 조절부(41)는 히터 및/또는 쿨러를 포함하여 상기 정전척(40)의 온도를 조절할 수 있다. 상기 정전척(40)은 지지부(42)에 의해 지지되어 회전할 수 있다.
상기 바이어스 엘리먼트들(51-53)은 전극 판(51), 바이어스 RF 매칭부(52) 및 바이어스 RF 발생부(53)를 포함할 수 있다. 상기 전극 판(51)은 상기 챔버(10) 내에서 발생한 플라즈마에 포함된 라디칼 또는 이온을 끌어당길 수 있다. 상기 바이어스 RF 매칭부(52)는 상기 전극 판(51)에 인가되는 바이어스 전압 및 바이어스 전류를 조절하여 바이어스 RF의 임피던스를 매칭시킬 수 있다. 상기 바이어스 RF 발생부(53)는 RF 신호를 발생시킬 수 있다. 예를 들어, 상기 RF 신호는 약 13.56MHz의 주기를 가질 수 있다. 상기 바이어스 RF 발생부(53)와 상기 소스 RF 발생부(25)는 동조기(90)를 통하여 서로 동기화되거나 비동기화될 수 있다.
상기 가스 배출 엘리먼트들(61, 62)은 가스 배출관(61) 및 가스 배출 펌프(62)를 포함할 수 있다. 상기 가스 배출 펌프(62)는 상기 챔버(10) 내부의 가스들을 상기 가스 배출관(61)을 통하여 외부로 배출시킬 수 있다.
도 1 및 도 3을 참조하여, 보다 효율적인 식각 공정을 위해, 일 예에 있어서, 상기 제 1 원자들(210)을 제거하는 단계(S23)와 상기 제 2 원자들(220)을 제거하는 단계(S26) 중 적어도 하나는, 상기 정전척(40)에 무선 주파수(Radio Frequency, RF) 바이어스 파워(Bias Power)를 펄스(pulse) 형태로 인가하는 것을 포함할 수 있다. 다른 예에 있어서, 상기 방법은, 각 단계(S21~S26) 별로 상기 정전척(40)의 높이를 조절하는 것을 포함할 수 있다. 예를 들면 식각 가스들을 공급하는 단계들(S21, S24) 동안 상기 정전척(40)의 높이를 높이고, 상기 원자들을 제거하는 단계들(S23, S26) 동안 상기 정전척(40)의 높이를 낮출 수 있다. 또 다른 예에 있어서, 상기 방법은, 각 단계(S21~S26)별로 상기 정전척(40)의 온도를 조절하는 것을 포함할 수 있다. 예를 들면, 상기 식각 가스들을 흡착시키는 단계들(S21, S24) 동안 상기 정전척(40)의 온도를 낮추고, 상기 원자들을 제거하는 단계들(S23, S26) 동안 상기 정전척(40)의 온도를 높일 수 있다. 도시하지는 않았지만, 상기 웨이퍼(W)와 상기 정전척(40) 사이에는 헬륨(He)과 같은 비활성 가스가 존재하여 상기 웨이퍼(W)의 온도가 급격히 상승하는 것을 방지할 수 있다. 상기 웨이퍼(W)의 온도를 조절하기 위하여 상기 정전척(40)의 온도를 조절하는 것 외에 상기 웨이퍼(W)와 상기 정전척(40) 사이에 존재하는 상기 비활성 가스의 유량 및 온도를 조절할 수도 있다.
이와 같이, 서로 다른 두 종류의 원자들(210, 220)을 포함하는 막(200)에 대한 원자층 식각방법에 대해 설명하였지만 본 발명은 이에 한정되지 않는다. 상기 막은 두 종류 이상의 원자들을 포함할 수 있다. 예를 들어 식각 대상 막이 세 종류의 원자들을 포함할 수 있다.
도 4a 내지 도 4g는 본 발명의 실시예들에 따른 원자층 식각 방법을 순차적으로 나타내는 개략적인 단면도들이다.
도 4a를 참조하여, 각각 종류가 서로 다른 제 1 내지 제 3 원자들(310, 320, 330)을 포함하는 제 1 내지 제 4 원자층들(301~304)을 포함하는 막(300)을 제공한다.
도 4b를 참조하여, 상기 제 1 원자들(310)과 반응하는 제 1 식각 가스(312)를 공급하여 제 4 원자층(304)의 상기 제 1 원자들(310)에 흡착시킨다. 상기 제 1 원자들(310)에 흡착되지 않은 상기 제 1 식각 가스(312)를 퍼지한다.
도 4c를 참조하여, 제 1 에너지로 불활성 가스의 이온이나 라디칼을 상기 제 4 원자층(304)의 표면에 충돌시켜 상기 제 1 식각 가스(312a)를 상기 제 1 원자들(310)과 결합시켜 제 1 분자(311)가 되어 상기 제 1 원자들(310)을 제거한다. 상기 제 1 원자들(310)이 제거됨에 따라 상기 제 4 원자층(304)에는 제 2 원자들(320)과 상기 제 3 원자들(330)이 남을 수 있다.
도 4d를 참조하면, 제 2 원자들(320)과 반응하는 제 2 식각 가스(322)를 공급하여 상기 제 2 원자들(320)에 흡착시킨다. 상기 제 2 원자들(320)에 흡착되지 않은 상기 제 2 식각 가스(322)를 퍼지한다. 상기 제 1 원자들(310)과 상기 제 2 원자들(320)은 서로 다르므로, 이에 각각 반응하는 상기 제 1 식각 가스(312)와 상기 제 2 식각 가스(322)는 서로 다를 수 있다.
도 4e를 참조하면, 제 2 에너지로 불활성 가스의 이온이나 라디칼을 상기 제 4 원자층(304)의 표면에 충돌시켜 상기 제 2 식각 가스(322a)를 상기 제 2 원자들(320)과 결합시켜 제 2 분자(321)가 되어 상기 제 2 원자들(320)을 제거한다. 상기 제 2 원자들(320)이 제거됨에 따라 상기 제 4 원자층(304)에는 상기 제 3 원자들(330)이 남을 수 있다.
도 4f를 참조하면, 상기 제 3 원자들(330)과 반응하는 제 3 식각 가스(332)를 공급하여 상기 제 3 원자들(330)에 흡착시킨다. 상기 제 3 원자들(330)에 흡착되지 않은 상기 제 3 식각 가스(332)를 퍼지한다.
도 4g를 참조하면, 제 3 에너지로 불활성 가스의 이온이나 라디칼을 상기 제 4 원자층(304)의 표면에 충돌시켜 상기 제 3 식각 가스(332a)를 상기 제 3 원자들(330)과 결합시켜 제 3 분자(331)가 되어 상기 제 3 원자들(330)을 제거한다. 상기 제 3 원자들(330)이 제거됨에 따라 상기 제 4 원자층(304)이 제거될 수 있다.
본 예에서 상기 제 1 내지 제 3 원자들(310, 320, 330)은 서로 다르다. 상기 제 1 내지 제 3 식각 가스들(312, 322, 332)은 서로 다르거나 경우에 따라 두 개가 같을 수도 있다. 그러나 각각 화학 반응식이 다르므로 제 1 내지 제 3 에너지들은 서로 다를 수 있다.
구체적인 일 예에 있어서, 상기 막(300)은 실리콘산화질화막(SiON)이고, 상기 제 1 원자(310)는 실리콘이고, 상기 제 2 원자(320)는 산소이고, 상기 제 3 원자(330)는 질소이며, 상기 제 1 식각 가스(312)는 삼불화질소(NF3)이고, 상기 제 2 식각 가스(322)와 상기 제 3 식각 가스(332)는 메탄(CH4)일 수 있다.
이와 같이 3종류의 원자들을 포함하는 막에 대한 원자층 식각 방법을 설명하였으나, 본 발명은 이에 한정되지 않는다. 만약 3종류보다 많은 N 종류의 원자들을 포함한다면, 하나의 원자층을 식각하기 위한 사이클 공정에 식각 가스의 종류도 N개가 공급될 수 있다. 식각 가스들 중에 일부는 서로 같을 수도 있으나, 반응에 필요한 에너지는 서로 다를 수 있으므로 공정 조건이 서로 달라질 수 있다. 이렇게 각 원자들을 제거하기에 적합한 식각 가스들을 사용하거나 공정 조건을 변경함으로써, 식각 손상을 최소화하며 막에 포함된 원자들을 정밀하게 제거할 수 있다.
본 발명의 원자층 식각 방법을 반도체 제조 공정에 적용하면 고집적화된 우수한 성능의 반도체 장치를 제조할 수 있다. 일 예로써, 반도체 기판 상에 식각 대상막을 형성하고 상기 식각 대상막 상에 마스크 패턴을 형성한다. 그리고 상기 원자층 식각 방법을 이용하여 상기 식각 대상막을 식각할 수 있다.

Claims (10)

  1. 각각 서로 다른 제 1 원자들과 제 2 원자들이 존재하는 원자층들을 포함하는 막을 제공하고; 그리고
    각각의 원자층을 순차적으로 제거하는 것을 포함하되,
    각각의 원자층을 제거하는 것은:
    상기 제 1 원자들과 반응하는 제 1 식각 가스를 공급하여 상기 제 1 원자들에 흡착시키는 단계;
    상기 제 1 원자들에 흡착되지 않은 상기 제 1 식각 가스를 퍼지(purge)하는 단계;
    상기 제 1 식각 가스가 흡착된 상기 제 1 원자들을 제거하는 단계;
    상기 제 2 원자들과 반응하는 제 2 식각 가스를 공급하여 상기 제 2 원자들에 흡착시키는 단계;
    상기 제 2 원자들에 흡착되지 않은 상기 제 2 식각 가스를 퍼지하는 단계; 및
    상기 제 2 식각 가스가 흡착된 상기 제 2 원자들을 제거하는 단계를 포함하는 원자층 식각 방법.
  2. 제 1 항에 있어서,
    상기 제 1 원자들을 제거하는 단계는,
    상기 원자층의 표면에 불활성 가스의 이온이나 라디칼을 제 1 에너지로 충돌시키는 것(bombarding a surface of the atomic layer with ions or radicals of inert gas by a first energy)을 포함하고,
    상기 제 2 원자들을 제거하는 단계는,
    상기 원자층의 표면에 불활성 가스의 이온이나 라디칼을 제 2 에너지로 충돌시키는 것을 포함하는 원자층 식각 방법.
  3. 제 2 항에 있어서,
    상기 제 1 식각 가스와 상기 제 2 식각 가스는 서로 다른 원자층 식각 방법.
  4. 제 2 항에 있어서,
    상기 제 1 에너지는 상기 제 2 에너지와 서로 다른 원자층 식각 방법.
  5. 제 2 항에 있어서,
    상기 불활성 가스의 이온이나 라디칼은 유도 결합 플라즈마(Inductively coupled plasma), 축전 결합 플라즈마(Capacitively coupled plasma), 파장 가열 플라즈마(Wave heated plasma), 전자 사이클로트론 공명(Electron cyclotron resonance), 중성 빔 소스(Neutral beam source) 및 이온빔 소스 중 적어도 하나의 방식을 이용하여 형성되는 원자층 식각 방법.
  6. 제 1 항에 있어서,
    상기 막은 실리콘질화막(Si3N4)이며,
    상기 제 1 원자는 실리콘이고 상기 제 2 원자는 질소이며,
    상기 제 1 식각 가스는 삼불화질소(NF3)이고, 상기 제 2 식각 가스는 메탄(CH4)인 원자층 식각 방법.
  7. 제 1 항에 있어서,
    상기 막은 실리콘 산화막(SiO2)이며,
    상기 제 1 원자는 실리콘이고 상기 제 2 원자는 산소이며,
    상기 제 1 식각 가스는 삼불화질소(NF3)이고, 상기 제 2 식각 가스는 메탄(CH4)인 원자층 식각 방법.
  8. 제 1 항에 있어서,
    상기 막은 이황화몰리브덴(MoS2) 막이며,
    상기 제 1 원자는 몰리브덴(Mo)이고 상기 제 2 원자는 황(S)이며,
    상기 제 1 식각 가스는 일산화탄소(CO)이고, 상기 제 2 식각 가스는 수소(H2)인 원자층 식각 방법.
  9. 제 1 항에 있어서,
    상기 각각의 원자층은 상기 제 1 및 제 2 원자들과 다른 제 3 원자들을 더 포함하고,
    상기 각각의 원자층을 제거하는 것은,
    상기 제 3 원자들과 반응하는 제 3 식각 가스를 공급하여 상기 제 3 원자들에 흡착시키는 단계;
    상기 제 3 원자들에 흡착되지 않은 상기 제 3 식각 가스를 퍼지하는 단계; 및
    상기 제 3 식각 가스가 흡착된 상기 제 3 원자들을 제거하는 단계를 더 포함하는 원자층 식각 방법.
  10. 각각 두 종류 이상의 원자들이 존재하는 원자층들을 포함하는 막을 제공하고; 그리고
    각각의 원자층을 순차적으로 제거하는 것을 포함하되,
    각각의 원자층을 제거하는 것은 각 종류의 원자들을 순차적으로 제거하는 것을 포함하며,
    상기 각각의 종류의 원자들을 순차적으로 제거하는 것은:
    상기 각각의 종류의 원자와 반응하는 식각 가스를 공급하여 상기 각각의 종류의 원자들에 흡착시키는 단계;
    상기 각각의 종류의 원자에 흡착되지 않은 상기 식각 가스를 퍼지하는 단계; 및
    불활성 가스의 이온들이나 라디칼들을 상기 원자층의 표면에 충돌시키는 단계(bombarding a surface of the atomic layer with ions or radicals of inert gas)를 포함하는 원자층 식각 방법.

KR1020160138587A 2016-10-24 2016-10-24 원자층 식각 방법 및 이를 포함하는 반도체 제조 방법 KR20180045104A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160138587A KR20180045104A (ko) 2016-10-24 2016-10-24 원자층 식각 방법 및 이를 포함하는 반도체 제조 방법
US15/490,945 US20180114700A1 (en) 2016-10-24 2017-04-19 Method of atomic layer etching and method of fabricating semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160138587A KR20180045104A (ko) 2016-10-24 2016-10-24 원자층 식각 방법 및 이를 포함하는 반도체 제조 방법

Publications (1)

Publication Number Publication Date
KR20180045104A true KR20180045104A (ko) 2018-05-04

Family

ID=61969821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160138587A KR20180045104A (ko) 2016-10-24 2016-10-24 원자층 식각 방법 및 이를 포함하는 반도체 제조 방법

Country Status (2)

Country Link
US (1) US20180114700A1 (ko)
KR (1) KR20180045104A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200000817A (ko) * 2018-06-25 2020-01-03 에스피티에스 테크놀러지스 리미티드 플라즈마 에칭 방법
KR102099452B1 (ko) 2019-01-22 2020-04-16 서울과학기술대학교 산학협력단 반도체 배선 장치의 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220254649A1 (en) * 2019-09-17 2022-08-11 Lam Research Corporation Atomic layer etch and ion beam etch patterning
CN112366135A (zh) * 2020-10-26 2021-02-12 北京北方华创微电子装备有限公司 一种硅原子层刻蚀方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658161B2 (en) * 2010-10-15 2020-05-19 Applied Materials, Inc. Method and apparatus for reducing particle defects in plasma etch chambers
US20130119018A1 (en) * 2011-11-15 2013-05-16 Keren Jacobs Kanarik Hybrid pulsing plasma processing systems
US8932959B2 (en) * 2012-12-19 2015-01-13 Applied Materials, Inc. Method and system for etching plural layers on a workpiece including a lower layer containing an advanced memory material
US9620382B2 (en) * 2013-12-06 2017-04-11 University Of Maryland, College Park Reactor for plasma-based atomic layer etching of materials
US10153199B2 (en) * 2016-03-25 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200000817A (ko) * 2018-06-25 2020-01-03 에스피티에스 테크놀러지스 리미티드 플라즈마 에칭 방법
KR102099452B1 (ko) 2019-01-22 2020-04-16 서울과학기술대학교 산학협력단 반도체 배선 장치의 제조방법

Also Published As

Publication number Publication date
US20180114700A1 (en) 2018-04-26

Similar Documents

Publication Publication Date Title
US9947549B1 (en) Cobalt-containing material removal
US11380551B2 (en) Method of processing target object
US9609730B2 (en) Adjustment of VUV emission of a plasma via collisional resonant energy transfer to an energy absorber gas
CN104380440B (zh) 图案形成方法和基板处理系统
KR102107256B1 (ko) 기판 처리 장치 및 기판 처리 방법
TWI652840B (zh) 被處理體之處理方法
WO2014034666A1 (ja) エッチング処理方法及び基板処理装置
KR20180045104A (ko) 원자층 식각 방법 및 이를 포함하는 반도체 제조 방법
CN108878285B (zh) 蚀刻方法
KR20150104043A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
US5332880A (en) Method and apparatus for generating highly dense uniform plasma by use of a high frequency rotating electric field
JP2016058590A (ja) プラズマ処理方法
KR20210134781A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US20210025060A1 (en) Apparatus for processing substrate
US10832891B2 (en) Plasma processing apparatus and plasma processing method
KR20230129345A (ko) 플라즈마 처리 장치 및 에칭 방법
KR20190064638A (ko) 성막 장치 및 성막 방법
KR102104867B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP7418632B2 (ja) プラズマ処理装置
TWI759348B (zh) 被處理體之處理方法
US20220384144A1 (en) Hybrid Plasma Source Array
US9305795B2 (en) Plasma processing method
KR102638422B1 (ko) 유황 및/또는 탄소계 화학물을 사용하는 유기막의 주기적 플라즈마 에칭 방법
CN112242301A (zh) 蚀刻方法、半导体制造装置、及半导体装置的制造方法
US20230085078A1 (en) Etching processing method and etching processing apparatus