KR20180044277A - 다수의 전압 도메인들에 대한 단일 ldo - Google Patents

다수의 전압 도메인들에 대한 단일 ldo Download PDF

Info

Publication number
KR20180044277A
KR20180044277A KR1020187004857A KR20187004857A KR20180044277A KR 20180044277 A KR20180044277 A KR 20180044277A KR 1020187004857 A KR1020187004857 A KR 1020187004857A KR 20187004857 A KR20187004857 A KR 20187004857A KR 20180044277 A KR20180044277 A KR 20180044277A
Authority
KR
South Korea
Prior art keywords
voltage
feedback
voltages
regulator
average
Prior art date
Application number
KR1020187004857A
Other languages
English (en)
Inventor
파르쉬드 마흐무디
사싼 샤로키니아
제임스 토마스 도일
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20180044277A publication Critical patent/KR20180044277A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

다수의 전압 도메인들에 대한 레귤레이팅된 전압들을 제공하기 위한 LDO(low dropout) 레귤레이터들이 본원에서 설명된다. 일 실시예에서, 전압 레귤레이터는 복수의 패스 트랜지스터들을 포함하며, 복수의 패스 트랜지스터들 각각은 입력 공급 레일과, 복수의 레귤레이터 출력들의 개개의 레귤레이터 출력 사이에 커플링된다. 전압 레귤레이터는 또한, 평균 피드백 전압을 생성하기 위해 복수의 피드백 전압들을 평균하도록 구성된 복수의 평균 저항기들을 포함하며, 복수의 피드백 전압들 각각은 복수의 레귤레이터 출력들의 개개의 레귤레이터 출력에 대한 전압 피드백을 제공한다. 전압 레귤레이터는 평균 피드백 전압에 커플링된 제1 입력 및 기준 전압에 커플링된 제2 입력을 갖는 증폭기를 더 포함하며, 증폭기는, 기준 전압과 평균 피드백 전압 사이의 차이를 감소시키는 방향으로 복수의 패스 트랜지스터들을 구동하도록 구성된다.

Description

다수의 전압 도메인들에 대한 단일 LDO
[0001] 본 출원은, 2015년 8월 21일자로 미국 특허 및 상표청에 출원된 정규 출원 번호 제 14/831,874호를 우선권으로 주장하며, 위의 출원의 전체 내용은 인용에 의해 본원에 통합된다.
[0002] 본 개시내용의 양상들은 일반적으로 전압 레귤레이터들에 관한 것이며, 더욱 구체적으로는, 다수의 전압 도메인들에 대한 LDO(low-dropout) 레귤레이터에 관한 것이다.
[0003] 다양한 시스템들에서, 레귤레이팅된 전압들을 시스템들의 전력 회로들에 제공하기 위해, 전압 레귤레이터들이 사용된다. 일반적으로 사용되는 전압 레귤레이터는 LDO(low-dropout) 레귤레이터이다. LDO 레귤레이터는, 잡음성 입력 공급 전압으로부터 회로에 전력공급하기 위한 변함없는 레귤레이팅된 전압을 제공하는 데 사용될 수 있다. LDO 레귤레이터는 통상적으로, 안정된 기준 전압에 기반하여 거의 일정한 출력 전압을 유지시키도록 피드백 루프에 커플링된 증폭기 및 패스 트랜지스터를 포함한다.
[0004] 다음은, 하나 또는 그 초과의 실시예들의 기본적인 이해를 제공하기 위하여 그러한 실시예들의 간략화된 요약을 제시한다. 이러한 요약은 모든 고려된 실시예들의 광범위한 개요가 아니며, 모든 실시예들의 핵심적인 또는 중요한 엘리먼트들을 식별하지도 임의의 또는 모든 실시예들의 범위를 서술하지도 않는 것으로 의도된다. 이러한 요약의 유일한 목적은, 추후에 제시되는 더욱 상세한 설명에 대한 서론으로서 간략화된 형태로 하나 또는 그 초과의 실시예들의 일부 개념들을 제시하는 것이다.
[0005] 양상에 따라, 전압 레귤레이터가 본원에서 설명된다. 전압 레귤레이터는 복수의 패스 트랜지스터들을 포함하며, 복수의 패스 트랜지스터들 각각은 입력 공급 레일과, 복수의 레귤레이터 출력들의 개개의 레귤레이터 출력 사이에 커플링된다. 전압 레귤레이터는 또한, 평균 피드백 전압을 생성하기 위해 복수의 피드백 전압들을 평균하도록 구성된 복수의 평균 저항기들을 포함하며, 복수의 피드백 전압들 각각은 복수의 레귤레이터 출력들의 개개의 레귤레이터 출력에 대한 전압 피드백을 제공한다. 전압 레귤레이터는 평균 피드백 전압에 커플링된 제1 입력 및 기준 전압에 커플링된 제2 입력을 갖는 증폭기를 더 포함하며, 증폭기는, 기준 전압과 평균 피드백 전압 사이의 차이를 감소시키는 방향으로 복수의 패스 트랜지스터들을 구동하도록 구성된다.
[0006] 제2 양상은 전압 레귤레이션을 위한 방법에 관한 것이다. 방법은, 개개의 패스 트랜지스터들을 사용하여 입력 공급 전압으로부터 복수의 출력 전압들을 제공하는 단계를 포함한다. 방법은 또한, 평균 피드백 전압을 생성하기 위해 복수의 피드백 전압들을 평균하는 단계를 포함하며, 복수의 피드백 전압들 각각은 복수의 출력 전압들의 개개의 출력 전압에 대한 피드백을 제공한다. 방법은, 기준 전압과 평균 피드백 전압을 비교하는 단계, 및 기준 전압과 평균 피드백 전압 사이의 차이를 감소시키는 방향으로 패스 트랜지스터들을 구동하는 단계를 더 포함한다.
[0007] 제3 양상은 전압 레귤레이션을 위한 장치에 관한 것이다. 장치는, 입력 공급 전압으로부터 복수의 출력 전압들을 제공하기 위한 수단을 포함한다. 장치는 또한, 평균 피드백 전압을 생성하기 위해 복수의 피드백 전압들을 평균하기 위한 수단을 포함하며, 복수의 피드백 전압들 각각은 복수의 출력 전압들의 개개의 출력 전압에 대한 피드백을 제공한다. 장치는, 기준 전압과 평균 피드백 전압을 비교하기 위한 수단, 및 기준 전압과 평균 피드백 전압 사이의 차이를 감소시키는 방향으로, 복수의 출력 전압들을 제공하기 위한 수단을 구동하기 위한 수단을 더 포함한다.
[0008] 전술한 그리고 관련된 목적들의 달성을 위해, 하나 또는 그 초과의 실시예들은, 이하에서 완전히 설명되고 특히 청구항들에서 언급된 특징들을 포함한다. 다음의 설명 및 첨부된 도면들은, 하나 또는 그 초과의 실시예들의 소정의 예시적인 양상들을 상세히 기재한다. 그러나, 이들 양상들은, 다양한 실시예들의 원리들이 이용될 수 있는 다양한 방식들 중 오직 몇몇만을 표시하며, 설명된 실시예들은 모든 그러한 양상들 및 그들의 등가물들을 포함하는 것으로 의도된다.
[0009] 도 1은 본 개시내용의 소정의 양상들에 따른, 하나의 전압 도메인에 대한 LDO(low-dropout) 레귤레이터의 예를 도시한다.
[0010] 도 2는 본 개시내용의 소정의 양상들에 따른, 다수의 전압 도메인들에 대한 LDO 레귤레이터의 예를 도시한다.
[0011] 도 3은 본 개시내용의 소정의 양상들에 따른, 피드백 커패시터들을 포함하는 LDO 레귤레이터의 예를 도시한다.
[0012] 도 4는 본 개시내용의 소정의 양상들에 따른, 게이트 저항기들을 포함하는 LDO 레귤레이터의 예를 도시한다.
[0013] 도 5는 본 개시내용의 소정의 양상들에 따른, 증폭기 출력에 직접적으로 커플링된 트랜지스터 게이트를 갖는 LDO 레귤레이터의 예를 도시한다.
[0014] 도 6은 본 개시내용의 소정의 양상들에 따른, 분압기 스위치들을 포함하는 LDO 레귤레이터의 예를 도시한다.
[0015] 도 7은 본 개시내용의 소정의 양상들에 따른, LDO 레귤레이터가 사용될 수 있는 예시적인 시스템을 도시한다.
[0016] 도 8은 본 개시내용의 소정의 양상들에 따른, 전압 레귤레이션을 위한 방법을 도시하는 흐름도이다.
[0017] 첨부된 도면들과 관련하여 아래에서 기재된 상세한 설명은 다양한 구성들의 설명으로서 의도되며, 본원에서 설명된 개념들이 실시될 수 있는 유일한 구성들을 표현하는 것으로 의도되지 않는다. 상세한 설명은 다양한 개념들의 완전한 이해를 제공하는 목적을 위해 특정 세부사항들을 포함한다. 그러나, 이들 개념들이 이들 특정 세부사항들 없이 실시될 수 있다는 것이 당업자들에게 자명할 것이다. 일부 사례들에서, 잘 알려진 구조들 및 컴포넌트들은 그러한 개념들을 불명료하게 하는 것을 방지하기 위하여 블록 다이어그램 형태로 도시된다.
[0018] 도 1은 본 개시내용의 소정의 양상들에 따른, LDO(low-dropout) 레귤레이터(110)의 예를 도시한다. 아래에서 추가로 논의된 바와 같이, LDO 레귤레이터(110)는, 입력 공급 전압(VDDIN)으로부터, 레귤레이팅된 출력 전압(VDD)을 제공하도록 구성된다. LDO 레귤레이터(110)는 연산 증폭기(120), 패스 트랜지스터(M1), 게이트 스위치(130), 및 분압기(135)를 포함한다. 분압기(135)는 직렬로 커플링된 저항기들(RFB1 및 RFB2)을 포함한다. 도 1의 예에서, 패스 트랜지스터(M1)는 PMOS(p-type metal-oxide-semiconductor) 트랜지스터이다.
[0019] 패스 트랜지스터(M1)는 공급 레일(112)에서의 입력 공급 전압(VDDIN)에 커플링된 소스, 증폭기(120)의 출력에 커플링된 게이트, 및 LDO 레귤레이터(110)의 출력(132)에 커플링된 드레인을 갖는다. 게이트 스위치(130)는 입력 공급 전압(VDDIN)과 패스 트랜지스터(M1)의 게이트 사이에 커플링된다. 분압기(135)는 LDO의 출력(132)과 접지 사이에 커플링된다. 증폭기(120)는 기준 전압(VREF)에 커플링된 하나의 입력, 그리고 분압기(135)의 저항기들(RFB1 및 RFB2) 사이에 위치된 노드(137)로부터 취해진 피드백 전압(VFB)에 커플링된 다른 입력을 갖는다. 기준 전압(VREF)은 예컨대 밴드갭 기준 회로 또는 다른 안정된 전압원에 의해 제공될 수 있다.
[0020] 동작 시, 스위치(130)를 개방(즉, 스위치(130)를 턴 오프(turn off))함으로써, 레귤레이팅된 VDD의 출력이 인에이블(enable)된다. 이 경우, 증폭기(120)는, 증폭기(120)의 입력들에서의 VREF와 VFB 사이의 차이를 감소시키는 방향으로 패스 트랜지스터(M1)의 게이트를 구동한다. 다시 말해서, 증폭기(120)는, VREF와 거의 동일하도록 VFB를 강제하는 방향으로 패스 트랜지스터(M1)의 게이트를 구동한다. 이 피드백은 레귤레이팅된 출력 전압(VDD)이 다음과 거의 동일해지게 한다:
Figure pct00001
여기서, 수학식 (1)의 RFB1 및 RFB2는 각각, 저항기들(RFB1 및 RFB2)의 저항들이다. 수학식 (1)에서 도시된 바와 같이, 저항기들(RFB1 및 RFB2)의 저항들의 비(ratio)를 상응하게 세팅함으로써, 레귤레이팅된 출력 전압(VDD)은 원하는 전압으로 세팅될 수 있다. 레귤레이팅된 출력 전압(VDD)은, LDO 레귤레이터(110)의 출력(132)에 커플링된 회로(미도시)에 전력공급하기 위해 이 회로에 제공될 수 있다.
[0021] 레귤레이팅된 출력 전압(VDD)의 출력은, 스위치(130)를 폐쇄(즉, 스위치(130)를 턴 온(turn on))함으로써 디스에이블(disable)된다. 이 경우, 스위치(130)는 패스 트랜지스터(M1)의 게이트를 VDDIN으로 풀링하며(pull), 이는 패스 트랜지스터(M1)를 턴 오프한다. 패스 트랜지스터(M1)가 턴 오프되기 때문에, LDO 레귤레이터(110)의 출력(132)은 VDDIN으로부터 디커플링된다. 그 결과, 출력(132)에 커플링된 회로의 커패시터들은 분압기(135)를 통해 방전하며, 그리고/또는 회로에서의 전류 누설(current leakage)에 기인하여 방전할 수 있다. 이는 LDO 레귤레이터(110)의 출력(132)에서의 전압이 접지로 콜랩스되게(collapse) 할 수 있다.
[0022] 일부 애플리케이션들에서, 칩 상의 상이한 회로들에 전력공급하기 위해 다수의 전압 도메인들을 제공하는 것이 바람직할 수 있다. 각각의 전압 도메인은 동일한 전압 또는 상이한 전압을 가질 수 있다. 각각의 회로가 독립적으로 파워 온 및 파워 오프될 수 있도록, 전압 도메인들은 독립적으로 콜랩스가능할(collapsible) 수 있다. 또한, 예컨대 각각의 전압 도메인에 변함없는 전압을 제공하기 위해 각각의 전압 도메인의 전압을 레귤레이팅하는 것이 바람직할 수 있다.
[0023] 다수의 전압 도메인들을 제공하기 위한 하나의 접근법은 각각의 전압 도메인에 별개의 LDO 레귤레이터를 제공하는 것이다. 그러나, 이 접근법은 다수의 LDO 레귤레이터들을 요구하며, 이는 전력 소비를 증가시킨다. 전력 소비의 증가는 저-전력 애플리케이션들에서는 용인가능하지 않을 수 있다.
[0024] 다른 접근법에서, 각각의 전압 도메인은 개개의 헤드 스위치를 통해 동일한 LDO 레귤레이터의 출력에 선택적으로 커플링될 수 있다. 이는, 전압 도메인들의 헤드 스위치들을 독립적으로 제어함으로써 전압 도메인들이 독립적으로 콜랩스될 수 있게 한다. 그러나, 이 접근법의 단점은, 헤드 스위치들에 걸친 저항기-전류(IR) 강하들이 전력 소비를 증가시키고, 전압 도메인들의 회로들에 공급되는 전압을 감소시킨다는 점이다.
[0025] 그에 따라서, 위에서 논의된 단점들 중 하나 또는 그 초과를 방지하는 다수의 전압 도메인들을 제공하기 위한 방법들 및 시스템들이 바람직할 수 있다.
[0026] 도 2은 본 개시내용의 소정의 양상들에 따른 LDO 레귤레이터(210)를 도시한다. LDO 레귤레이터(210)는 입력 공급 전압(VDDIN)으로부터 다수의 전압 도메인들에 대한 레귤레이팅된 전압들(VDD1 내지 VDD4)을 제공하도록 구성된다. 다수의 전압 도메인들에 대해 하나의 LDO 레귤레이터(210)를 사용함으로써, 각각의 전압 도메인에 대해 별개의 LDO 레귤레이터를 사용하는 것과 비교하여 전력 소비가 크게 감소된다. 추가로, 아래에서 추가로 논의된 바와 같이, LDO 레귤레이터(210)는 헤드 스위치들이 전압 도메인들을 독립적으로 인에이블/디스에이블할 것을 요구하지 않아서, LDO 출력들과 LDO 레귤레이터(210)에 의해 전력공급되는 회로들 사이의 IR 강하들이 감소된다.
[0027] LDO 레귤레이터(210)는 연산 증폭기(220), 복수의 패스 트랜지스터(M1 내지 M4), 제1 복수의 게이트 스위치들(230-1 내지 230-4), 및 제2 복수의 게이트 스위치들(240-1 내지 240-4)을 포함한다. 패스 트랜지스터들(M1 내지 M4) 각각은 공급 레일(212)에서의 입력 공급 전압(VDDIN)에 커플링된 소스, 및 LDO 출력들(232-1 내지 232-4)의 개개의 LDO 출력에 커플링된 드레인을 갖는다. 제1 복수의 게이트 스위치들(230-1 내지 230-4) 각각은 VDDIN과 패스 트랜지스터들(M1 내지 M4)의 개개의 패스 트랜지스터의 게이트 사이에 커플링된다. 제2 복수의 게이트 스위치들(240-1 내지 240-4) 각각은 증폭기(220)의 출력과 패스 트랜지스터들(M1 내지 M4)의 개개의 패스 트랜지스터의 게이트 사이에 커플링된다.
[0028] LDO 레귤레이터(210)는 복수의 분압기들(235-1 내지 235-4)을 더 포함하며, 분압기들(235-1 내지 235-4) 각각은 LDO 출력들(232-1 내지 232-4)의 개개의 LDO 출력과 접지 사이에 커플링된다. 분압기들 각각은 직렬로 커플링된 한 쌍의 저항기들을 포함한다. 더욱 구체적으로, 분압기들 중 제1 분압기(235-1)는 직렬로 커플링된 저항기들(RFB1 및 RFB2)을 포함하고, 분압기들 중 제2 분압기(235-2)는 직렬로 커플링된 저항기들(RFB3 및 RFB4)을 포함하고, 분압기들 중 제3 분압기(235-3)는 직렬로 커플링된 저항기들(RFB5 및 RFB6)을 포함하며, 그리고 분압기들 중 제4 분압기(235-4)는 직렬로 커플링된 저항기들(RFB7 및 RFB8)을 포함한다. 저항기들(RFB1 내지 RFB8)은 폴리실리콘 저항기들, 금속 저항기들, 또는 다른 타입들의 저항기들을 포함할 수 있다. 분압기들(235-1 내지 235-4) 각각은, 개개의 저항기들 사이에 위치된 개개의 피드백 노드(237-1 내지 237-4)에서 분압을 생성하기 위해, 개개의 LDO 출력(232-1 내지 232-4)에서의 전압을 나눈다. 도 2에서 도시된 바와 같이, 각각의 피드백 노드(237-1 내지 237-4)에서의 분압은 개개의 피드백 전압(VFB1 내지 VFB4)을 제공한다.
[0029] LDO 레귤레이터(210)는 복수의 피드백 스위치들(255-1 내지 255-4) 및 복수의 평균 저항기들(RAVG1 및 RAVG4)을 더 포함한다. 피드백 스위치들(255-1 내지 255-4) 각각은 하나의 단부에서 피드백 노드들(237-1 내지 237-4)의 개개의 피드백 노드에 커플링되고, 다른 단부에서 평균 저항기들(RAVG1 및 RAVG4)의 개개의 평균 저항기에 커플링된다. 평균 저항기들(RAVG1 및 RAVG4) 각각은 하나의 단부에서 피드백 스위치들(255-1 내지 255-4)의 개개의 피드백 스위치에 커플링되고, 다른 단부에서 공통 피드백 노드(260)에 커플링된다. 공통 피드백 노드(260)는 증폭기(220)의 제1 입력에 커플링된다. 아래에서 추가로 논의된 바와 같이, 평균 저항기들(RAVG1 및 RAVG4)은 피드백 전압들(VFB1 내지 VFB4)을 평균하기 위해 사용되며, 결과적인 평균 피드백 전압(VFB)은 증폭기(220)의 제1 입력에 입력된다. 증폭기(220)의 제2 입력은, 밴드갭 기준 회로 또는 다른 안정된 전압원에 의해 제공될 수 있는 기준 전압(VREF)에 커플링된다.
[0030] 위에서 논의된 바와 같이, LDO 레귤레이터(210)는 입력 공급 전압(VDDIN)으로부터 4 개의 상이한 전압 도메인들에 대한 레귤레이팅된 전압들(VDD1 내지 VDD4)을 제공하도록 구성된다. 전압 도메인(VDD1)은 LDO 레귤레이터(210)의 스위치들(230-1, 240-1 및 255-1), 패스 트랜지스터(M1), 분압기(235-1), 및 평균 저항기(RAVG1)에 대응한다. 전압 도메인(VDD2)은 LDO 레귤레이터(210)의 스위치들(230-2, 240-2 및 255-2), 패스 트랜지스터(M2), 분압기(235-2), 및 평균 저항기(RAVG2)에 대응한다. 전압 도메인(VDD3)은 LDO 레귤레이터(210)의 스위치들(230-3, 240-3 및 255-3), 패스 트랜지스터(M3), 분압기(235-3), 및 평균 저항기(RAVG3)에 대응한다. 마지막으로, 전압 도메인(VDD4)은 LDO 레귤레이터(210)의 스위치들(230-4, 240-4 및 255-4), 패스 트랜지스터(M4), 분압기(235-4), 및 평균 저항기(RAVG4)에 대응한다. 아래에서 추가로 논의된 바와 같이, 전압 도메인들 각각은 개개의 회로에 전력공급하기 위해 사용될 수 있다.
[0031] 스위치들(230-1 내지 230-4, 240-1 내지 240-4 그리고 255-1 내지 255-4)은 제어기(270)가 전압 도메인들을 독립적으로 인에이블/디스에이블할 수 있게 한다. 전압 도메인을 인에이블하기 위해, 제어기(270)는 제1 복수의 게이트 스위치들(230-1 내지 230-4)의 개개의 게이트 스위치를 턴 오프(개방)하고, 제2 복수의 게이트 스위치들(240-1 내지 240-4)의 개개의 게이트 스위치를 턴 온(폐쇄)하며, 피드백 스위치(255-1 내지 255-4)의 개개의 피드백 스위치를 턴 온(폐쇄)한다. 전압 도메인을 디스에이블하기 위해, 제어기(270)는 제1 복수의 게이트 스위치들(230-1 내지 230-4)의 개개의 게이트 스위치를 턴 온(폐쇄)하고, 제2 복수의 게이트 스위치들(240-1 내지 240-4)의 개개의 게이트 스위치를 턴 오프(개방)하며, 피드백 스위치(255-1 내지 255-4)의 개개의 피드백 스위치를 턴 오프(개방)한다. 예시의 용이함을 위해, 제어기(270)와 스위치들 사이의 개별적인 연결들은 도 2에서 명시적으로 도시되지 않는다.
[0032] 제어기(270)가 모든 4 개의 전압 도메인들을 인에이블할 때, 전압 도메인들 전부의 피드백 전압들(VFB1 내지 VFB4)은 공통 피드백 노드(260)에서 생성되는 평균 피드백 전압(VFB)에 기여한다. 증폭기(220)는, 증폭기(220)의 입력들에서의 VREF와 평균 피드백 전압(VFB) 사이의 차이들을 감소시키는 방향으로 이 증폭기(220)의 출력 전압(모든 4 개의 패스 트랜지스터들(M1 내지 M4)을 구동함)을 조정한다. 다시 말해서, 증폭기(220)는, VREF와 거의 동일하도록 평균 피드백 전압(VFB)을 강제하는 방향으로 패스 트랜지스터들(M1 내지 M4)의 게이트들을 구동한다. 이 경우, 평균 피드백 전압(VFB)은 다음에 의해 주어질 수 있다:
Figure pct00002
여기서, 수학식 (2)의 RAVG1 내지 RAVG4는 각각, 평균 저항기들(RAVG1 및 RAVG4)의 저항들이다. 평균 저항기들(RAVG1 및 RAVG4)의 저항들이 거의 동일하게 함으로써, 피드백 전압들(VFB1 내지 VFB4)이 동일하게 가중될 수 있다. 대안적으로, 아래에서 추가로 논의된 바와 같이, 평균 저항기들(RAVG1 및 RAVG4)의 저항들이 상이하게 함으로써, 피드백 전압들(VFB1 내지 VFB4)이 상이하게 가중될 수 있다.
[0033] 각각의 전압 도메인은, 개개의 분압기의 저항기 비(ratio)를 상응하게 세팅함으로써 원하는 전압 레벨로 세팅될 수 있다. 따라서, 분압기들(235-1 내지 235-4)의 저항기 비들을 독립적으로 세팅함으로써, 전압 도메인들의 전압 레벨들은 독립적으로 세팅될 수 있다. 분압기의 저항기 비는, 예컨대, 분압기의 저항기들을 트리밍(trimming)함으로써 정확하게 세팅될 수 있다.
[0034] 제어기(270)가 전압 도메인들 중 하나 또는 그 초과를 디스에이블할 때, 디스에이블된 전압 도메인들의 피드백 전압들(VFB1 내지 VFB4)은 평균 피드백 전압(VFB)에 기여하지 않는다. 그 이유는, 디스에이블된 전압 도메인들의 피드백 스위치들(255-1 내지 255-4)이 턴 오프(개방)되며, 이는 디스에이블된 전압 도메인들의 분압기들(235-1 내지 235-4)을 공통 피드백 노드(260)로부터 격리시키기 때문이다.
[0035] 부가하여, 증폭기(220)의 출력은 디스에이블된 전압 도메인들의 패스 트랜지스터들(M1 내지 M4)의 게이트들을 구동하지 않는다. 그 이유는, 디스에이블된 전압 도메인들의 제2 게이트 스위치들(240-1 내지 240-4)이 턴 오프(개방)되어서, 디스에이블된 전압 도메인들의 패스 트랜지스터들(M1 내지 M4)의 게이트들을 증폭기(220)의 출력으로부터 격리시키기 때문이다. 이 경우, 증폭기(220)는, VREF와 거의 동일하도록 인에이블된 전압 도메인들의 평균 피드백 전압을 강제하는 방향으로 인에이블된 전압 도메인들의 패스 트랜지스터들(M1 내지 M4)의 게이트들을 구동한다.
[0036] 추가로, 디스에이블된 전압 도메인들의 패스 트랜지스터들(M1 내지 M4)이 턴 오프되어서, 디스에이블된 전압 도메인들이 입력 공급 전압(VDDIN)으로부터 디커플링된다. 그 이유는, 디스에이블된 전압 도메인들의 제1 게이트 스위치들(230-1 내지 230-4)이 턴 온되기 때문이다. 그 결과, 디스에이블된 전압 도메인들의 제1 게이트 스위치들(230-1 내지 230-4)이 개개의 패스 트랜지스터들(M1 내지 M4)의 게이트들을 VDDIN으로 풀링하여서, 개개의 패스 트랜지스터들(M1 내지 M4)이 턴 오프된다. 디스에이블된 전압 도메인들이 VDDIN으로부터 디커플링되기 때문에, 디스에이블된 전압 도메인들은 접지로 콜랩스될 수 있게 된다.
[0037] 따라서, LDO 레귤레이터(210)는 다수의 독립적으로-콜랩스가능한 전압 도메인들을 지원한다. 이는, 전압 도메인들에 대해 별개의 LDO들을 사용하는 것과 비교하여 전력 소비를 크게 감소시킨다. 추가로, LDO 레귤레이터(210)는 전압 도메인들을 독립적으로 인에이블/디스에이블하기 위한 별개의 헤드 스위치들을 요구하지 않는다. 그 이유는, 전압 도메인들을 독립적으로 인에이블/디스에이블하기 위해 LDO 레귤레이터(210)의 패스 트랜지스터들(M1 내지 M4)이 사용되기 때문이다. 다시 말해서, 패스 트랜지스터들(M1 내지 M4)은 헤드 스위치들의 기능들을 수행하며, 이는 별개의 헤드 스위치들에 대한 필요를 제거한다. 그 결과, LDO 출력들에서의 전압들은, 별개의 헤드 스위치들에서의 IR 강하들을 고려하기 위해 증가될 필요가 없다.
[0038] 도 2는 4 개의 전압 도메인들의 예를 도시한다. 그러나, 본 개시내용이 이 예로 제한되지 않는다는 것이 인식되어야 한다. 일반적으로, LDO 레귤레이터(210)는 2 개의, 3 개의, 또는 4 개 초과의 전압 도메인들에 대한 레귤레이팅된 전압들을 제공하도록 구성될 수 있다. 각각의 전압 도메인에 대해, LDO 레귤레이터는 제1 게이트 스위치, 제2 게이트 스위치, 패스 트랜지스터, 분압기, 피드백 스위치, 및 평균 저항기를 포함할 수 있다.
[0039] 도 2에서 도시된 바와 같이, LDO 레귤레이터(210)는 상이한 전압 도메인의 전압 레벨들을 레귤레이팅하기 위해 단일 피드백 루프를 사용한다. 이는, 하나의 전압 도메인에서의 리플 또는 다른 잡음이 다른 전압 도메인들에 커플링되는 크로스 레귤레이션을 유발할 수 있다. 예컨대, 하나의 전압 도메인에서 과도적인 전류 부하가 이 하나의 전압 도메인의 전압 레벨이 드룹(droop)되게 할 수 있다. 전압 드룹이 증폭기(220)에 피드 백되어서, 증폭기(220)로 하여금 전압 드룹에 대한 응답으로 다른 전압 도메인들의 전압 레벨들을 조정하게 할 수 있다. 그 결과, 하나의 전압 도메인에서의 전압 드룹은 다른 전압 도메인들을 방해할 수 있다.
[0040] 평균 저항기들(RAVG1 및 RAVG4)은 크로스 레귤레이션을 감소시킨다. 그 이유는, 증폭기(220)에 입력되는 피드백 전압(VFB)을 생성하기 위해 평균 저항기들(RAVG1 및 RAVG4)이 전압 도메인들의 피드백 전압들(VFB1 내지 VFB4)을 평균하기 때문이다. 평균은 피드백 전압(VFB)에 대한 단일 전압 도메인 및 그에 따라 다른 전압 도메인들에서의 리플 또는 다른 잡음의 영향을 감소시킨다. 소정의 양상들에서, 전압 도메인들 중 하나는 다른 전압 도메인들보다 더 잡음이 많은 경향이 있을 수 있다. 예컨대, 더 잡음이 많은 전압 도메인은 다른 전압 도메인들에 커플링된 회로들보다 더 큰 전류 부하를 끌어당기는(draw) 경향이 있는 회로에 커플링될 수 있다.
[0041] 또한, LDO 레귤레이터(210)의 피드백 루프에 하나 또는 그 초과의 커패시터들을 배치함으로써, 크로스 레귤레이션이 감소될 수 있다. 이 점과 관련하여, 도 3은 LDO 레귤레이터(310)가 공통 피드백 노드(260)에 커플링된 피드백 커패시터(CFB)를 더 포함하는 예를 도시한다. 피드백 커패시터(CFB) 및 평균 저항기들(RAVG1 및 RAVG4)은, 전압 도메인들 중 하나 또는 그 초과로부터의 과도 잡음을 감쇠시키는 로우-패스 RC 필터를 형성한다. 이는, 증폭기(220) 및 그에 따라 다른 전압 도메인들에 입력되는 피드백 전압(VFB)에 대한 과도 잡음의 영향을 감소시킨다. 피드백 커패시터(CFB)의 커패시턴스는, 로우-패스 RC 필터의 컷오프 주파수가 관심 과도 잡음을 실질적으로 감쇠시키도록 선정될 수 있다.
[0042] 도 3에서 도시된 바와 같이, LDO 레귤레이터(310)는 분압기들(235-1 내지 235-4)의 개개의 피드백 노드들(237-1 내지 237-4)에 커플링된 피드백 커패시터들(CFB1 내지 CFB4)을 더 포함할 수 있다. 피드백 커패시터들(CFB1 내지 CFB4)은, 전압 도메인들 중 하나 또는 그 초과로부터의 과도 잡음을 감쇠시키기 위해 LDO 레귤레이터(310)의 피드백 루프에 부가적인 극(pole)들을 제공한다. 도 3이, 피드백 커패시터가 피드백 노드들(237-1 내지 237-4) 각각에 커플링된 예를 도시하지만, 본 개시내용이 이 예로 제한되지 않는다는 것이 인식되어야 한다. 예컨대, 전압 도메인들 중 하나가 다른 전압 도메인들보다 더 잡음이 많은 경향이 있으면, LDO 레귤레이터(310)는 피드백 커패시터들(CFB1 내지 CFB4) 중에서 잡음성 전압 도메인에 대응하는 단 1 개를 포함할 수 있다. 일반적으로, LDO 레귤레이터(310)는 전압 도메인들의 임의의 서브세트에 대한 피드백 커패시터들을 포함할 수 있다.
[0043] 도 2에서 도시된 예에서, 개개의 제1 게이트 스위치(240-1 및 240-4)가 폐쇄될 때, 패스 트랜지스터들(M1 내지 M4) 각각의 게이트는 증폭기(220)의 출력에서 확인되는 용량성 부하를 가질 수 있다. 그 결과, 제어기(270)에 의해 전압 도메인이 인에이블되거나 또는 디스에이블될 때, 증폭기(220)의 출력에서 확인되는 총 용량성 부하는 변화할 수 있다. 예컨대, 전압 도메인이 인에이블될 때, 개개의 패스 트랜지스터의 게이트의 용량성 부하가 증폭기(220)의 출력에 의해 확인되는 총 용량성 부하에 추가되며, 전압 도메인이 디스에이블될 때, 개개의 패스 트랜지스터의 게이트의 용량성 부하는 증폭기(220)의 출력에 의해 확인되는 총 용량성 부하로부터 없어질 수 있다. 하나 또는 그 초과의 전압 도메인들이 인에이블 및/또는 디스에이블될 때 증폭기(220)의 출력에서 확인되는 용량성 부하의 변화들은 LDO 레귤레이터(210)의 루프 다이내믹스(dynamics)를 불리하게 변화시키고, 심지어 최악의 경우 LDO 레귤레이터(210)의 불안정성을 유발할 수 있다.
[0044] 이를 해결하기 위해, 증폭기(220)의 출력으로부터 패스 트랜지스터들(M1 내지 M4)의 게이트들의 용량성 부하들을 실질적으로 마스킹하기(mask) 위해 그들에 게이트 저항기들이 커플링될 수 있다. 이 점과 관련하여, 도 4는 LDO 레귤레이터(410)가 복수의 게이트 저항기들(RG1 내지 RG4)을 더 포함하는, 소정의 양상들에 따른 LDO 레귤레이터(410)를 도시한다. 도 4에서 도시된 바와 같이, 게이트 저항기들(RG1 내지 RG4) 각각은 패스 트랜지스터들(M1 내지 M4)의 개개의 패스 트랜지스터의 게이트와 제1 게이트 스위치들(240-1 내지 240-4)의 개개의 제1 게이트 스위치 사이에 커플링된다. 게이트 저항기들(RG1 내지 RG4) 각각은 증폭기(220)의 출력으로부터 개개의 패스 트랜지스터의 게이트의 용량성 부하를 실질적으로 마스킹하도록 구성된다. 이는, 제어기(270)에 의해 하나 또는 그 초과의 전압 도메인들이 인에이블 및/또는 디스에이블될 때 증폭기(220)의 출력에서의 부하 변화들을 감소시켜서, LDO 레귤레이터(410)의 루프 다이내믹스의 변화들을 감소시킨다.
[0045] 소정의 양상들에서, 전압 도메인들 중 하나는 LDO 레귤레이터가 인에이블될 때 항상 온(on) 상태일 수 있다. 예컨대, 도 5는 LDO 레귤레이터(510)가 인에이블될 때 전압 도메인(VDD1)이 항상 온 상태인 LDO 레귤레이터(510)의 예를 도시한다. 다시 말해서, 다른 전압 도메인들(VDD2 내지 VDD4) 중 하나 또는 그 초과가 인에이블되는 동안 전압 도메인(VDD1)이 디스에이블될 어떤 유스 케이스(use case)도 이 예에서는 없다. 이 예에서, 제1 전압 도메인(VDD1)에 대응하는 패스 트랜지스터(M1)의 게이트는, 도 4에서 도시된 제2 게이트 스위치(240-1) 및 게이트 저항기(RG1) 없이 증폭기(220)의 출력에 직접적으로 커플링될 수 있다. 이 예에서 제2 게이트 스위치(240-1)는 필요하지 않는데, 그 이유는 LDO 레귤레이터(510)가 인에이블될 때 제1 전압 도메인(VDD1)이 항상 온 상태이기 때문이다. 추가로, 게이트 저항기(RG1)가 필요하지 않다. 그 이유는, LDO 레귤레이터(510)가 인에이블될 때 패스 트랜지스터(M1)의 게이트의 용량성 부하가 증폭기(220)의 출력에 의해 항상 확인되고, 그에 따라 LDO 레귤레이터(510)의 동작 동안 LDO 레귤레이터(510)의 루프 다이내믹스가 변화하게 하지 않기 때문이다.
[0046] 소정의 양상들에서, 항상-온(always-on) 상태의 전압 도메인(VDD1)에 대응하는 피드백 스위치(255-1)는 생략될 수 있다. 이 경우, 개개의 분압기(235-1)의 피드백 노드(237-1)는 개개의 평균 저항기들(RAVG1)에 직접적으로 커플링될 수 있다.
[0047] LDO 레귤레이터(510)는, 증폭기(220)를 턴 온함으로써 인에이블되며, 증폭기(220)를 턴 오프함으로써 디스에이블될 수 있다. 소정의 양상들에서, LDO 레귤레이터(510)가 디스에이블될 때, 패스 트랜지스터들(M1 내지 M4) 전부가 턴 오프되고, 그에 따라 전압 도메인들 전부가 공급 전압(VDDIN)으로부터 디커플링된다는 것을 보장하기 위해, 증폭기(220)의 출력은 하이(high)로 풀링될 수 있다. 이들 양상들에서, 제1 게이트 스위치(230-1)는 생략될 수 있다.
[0048] 본 개시내용의 양상들이 위의 예로 제한되지 않는다는 것이 인식되어야 한다. 예컨대, 전압 도메인(VDD1) 대신에 또는 그에 부가하여, LDO 레귤레이터(510)가 인에이블될 때 다른 전압 도메인들(VDD2 및 VDD4) 중 임의의 하나가 항상 온 상태일 수 있다. 이 경우, 항상-온 상태의 전압 도메인의 패스 트랜지스터의 게이트는 증폭기(220)의 출력에 직접적으로 커플링될 수 있다.
[0049] 도 6은 LDO 레귤레이터(610)가 복수의 분압기 스위치들(610-1 내지 610-4)을 더 포함하는, 소정의 양상들에 따른 LDO 레귤레이터(610)를 도시한다. 분압기 스위치들(610-1 내지 610-4) 각각은 분압기들(235-1 내지 235-4)의 개개의 분압기와 접지 사이에 커플링될 수 있다. 아래에서 추가로 논의된 바와 같이, 각각의 분압기 스위치는, 제어기(270)에 의해 개개의 전압 도메인이 디스에이블될 때 개개의 전압 도메인이 전하를 홀딩할 수 있게 한다.
[0050] 동작 시, 전압 도메인이 인에이블될 때, 제어기(270)가 개개의 분압기 스위치를 턴 온(폐쇄)하여서, 개개의 분압기가 접지에 커플링될 수 있다. 따라서, LDO 레귤레이터의 동작은 인에이블된 전압 도메인들 때문에 변화되지 않는다. 전압 도메인이 디스에이블될 때, 제어기(270)가 개개의 분압기 스위치를 턴 오프(개방)하여서, 개개의 분압기가 접지로부터 디커플링될 수 있다. 이는, 개개의 분압기를 통한 접지로의 방전 경로를 디스에이블함으로써 전압 도메인이 전하를 홀딩할 수 있게 한다. 전압 도메인이 전하를 홀딩할 수 있게 하는 것은, 전압 도메인에 커플링된 회로가 논리 상태들을 유지할 수 있게 하고, 그리고/또는 전압 도메인을 리-인에이블(re-enable)하는 데 필요한 전하의 양을 감소시킬 수 있다. 이는, 전압 도메인에 커플링된 회로의 전류 누설이 비교적 낮다는 것을 가정한다.
[0051] 본 개시내용의 양상들이 위의 예로 제한되지 않는다는 것이 인식되어야 한다. 예컨대, LDO 레귤레이터(610)는 전압 도메인들 전부 대신에 전압 도메인들의 서브세트에 대해서만 분압기 스위치들을 포함할 수 있다.
[0052] 도 7은 본 개시내용의 소정의 양상들에 따른 LDO 레귤레이터(710)가 사용될 수 있는 예시적인 시스템(705)을 도시한다. 이 예에서, LDO 레귤레이터(710)는, 4 개의 상이한 전압 도메인들 각각의 회로들(720-1 내지 720-4)에 전력공급하기 위해, 공급 레일(712)에서의 입력 공급 전압(VDDIN)을 레귤레이팅된 전압들(VDD1 내지 VDD4)로 변환하도록 구성된다. LDO 레귤레이터(710)는 도 2-도 6에서 도시된 LDO 레귤레이터들 중 임의의 LDO 레귤레이터를 사용하여 구현될 수 있다.
[0053] 이 예에서, 시스템(705)은, 배터리(725) 그리고 이 배터리(725)와 LDO 레귤레이터(710) 사이에 커플링된 스위칭 레귤레이터(730)를 포함하는 (예컨대, 휴대용 디바이스의) 배터리-전력공급식 시스템일 수 있다. 스위칭 레귤레이터(730)는 배터리(725)의 전압(VBAT)을 입력 공급 전압(VDDIN)으로 하향 변환하도록 구성될 수 있다. 이 예에서, 스위칭 레귤레이터(730)는, 스위칭 레귤레이터(730)의 비교적 높은 효율을 이용하기 위해 배터리 전압(VBAT)을 VDDIN으로 하향-변환하는 데 사용된다. LDO 레귤레이터(710)는 스위칭 레귤레이터(730)로부터의 공급 전압(VDDIN)을, 회로들(720-1 내지 720-4)에 각각 전력공급하기 위해 사용되는 레귤레이팅된 전압들(VDD1 내지 VDD4)로 변환하기 위해 사용된다. 그 이유는, (예컨대, 스위칭 레귤레이터(730)에서의 스위칭 잡음에 기인하여) 스위칭 레귤레이터(730)로부터의 공급 전압(VDDIN)이 너무 잡음성이어서 회로들(720-1 내지 720-4)에 직접적으로 전력공급할 수 없기 때문이다. 이 경우, LDO 레귤레이터(710)는 잡음성 공급 전압(VDDIN)을, 회로들(720-1 내지 720-4)에 전력공급하기 위한 비교적 변함없는 전압들(VDD1 내지 VDD4)로 변환한다. 위에서 논의된 바와 같이, LDO 레귤레이터(710)를 사용하는 것의 다른 장점은, (예컨대, 개개의 분압기들의 저항기 비들을 상응하게 세팅함으로써) LDO 레귤레이터가 전압들(VDD1 내지 VDD4)이 독립적으로 세팅될 수 있게 할 수 있다는 점이다. 이는 회로들(720-1 내지 720-4)이 상이한 전압 레벨들에서 동작할 수 있게 한다.
[0054] 시스템(705)은 또한, 회로들(720-1 내지 720-4)에 대한 전력을 관리하도록 구성된 전력 관리자(750)를 포함한다. 예컨대, 전력 관리자(750)는, 배터리 수명을 보존하기 위해, 회로가 사용중이지 않을 때 이 회로를 파워 오프하도록 구성될 수 있다. 전력 관리자(750)는, 대응하는 전압 도메인을 디스에이블하도록 LDO 레귤레이터(710)의 제어기(270)에게 지시함으로써, 이를 수행할 수 있다. 전력 관리자(750)는, 대응하는 전압 도메인을 리-인에이블(re-enable)하도록 제어기(270)에게 지시함으로써, 회로가 필요할 때 이 회로를 다시 파워 온할 수 있다. 따라서, 전력 관리자(750)는, 대응하는 전압 도메인들을 상응하게 인에이블/디스에이블하도록 제어기(270)에게 지시함으로써, 회로들(720-1 내지 720-4)에 대한 전력을 독립적으로 제어할 수 있다. 회로들(720-1 내지 720-4) 전부가 파워 오프되면, 전력 관리자(750)는 예컨대 LDO 레귤레이터(710)의 증폭기(220)를 턴 오프함으로써 LDO 레귤레이터(710)를 디스에이블할 수 있다. 회로들(720-1 내지 720-4)은, 하나 또는 그 초과의 의료 센서들, 하나 또는 그 초과의 프로세서들, 하나 또는 그 초과의 메모리 디바이스들, 하나 또는 그 초과의 아날로그 회로들, 또는 이들의 임의의 결합(그러나, 이에 제한되지 않음)을 포함하는 임의의 타입들의 회로들을 포함할 수 있다.
[0055] 소정의 양상들에서, 회로들(720-1 내지 720-4) 중 하나 또는 그 초과에서의 트랜지스터들(예컨대, MOSFET(metal-oxide-semiconductor field-effect transistor)들)은 그들의 임계 전압들 가까이에서 동작될 수 있다. 이는 예컨대 대응하는 전압 도메인들의 전압 레벨들을 임계 전압들 가까이 세팅함으로써 수행될 수 있다. 전압 레벨들은 임계 전압들 살짝 미만 및/또는 살짝 초과(예컨대, 임계 전압들의 125% 미만)일 수 있다. 트랜지스터들을 그들의 임계 전압들 가까이에서 동작시키는 것은 감소된 속력을 댓가로 전력 소비를 감소시킨다. 따라서, 트랜지스터들은, 고속이 요구되지 않는 저-전력 애플리케이션들에서 그들의 임계 전압들 가까이에서 동작될 수 있다. 트랜지스터들을 그들의 임계 전압들 가까이에서 동작시키는 것의 다른 이점은 이것이 전류 부하 과도(current load transient)들을 감소시키며, 이는 결국, 대응하는 전압 도메인들에 대한 리플들을 감소시킨다는 점이다. 더 작은 전압 리플들이 위에서 논의된 전압 도메인들 사이의 크로스 레귤레이션의 영향을 감소시킨다. 따라서, 크로스 레귤레이션은 별로 저-전력 애플리케이션들에 대해서는 덜 중요한 문제일 수 있다.
[0056] 본 개시내용의 양상들이 위의 예로 제한되지 않는다는 것이 인식되어야 한다. 예컨대, 배터리 전압(VBAT)이 전압 도메인들의 전압들에 가까울 때, 스위칭 레귤레이터(730)는 생략될 수 있다.
[0057] 도 8은 본 개시내용의 소정의 양상들에 따른, 전압 레귤레이션을 위한 방법(800)의 흐름도이다. 방법(800)은 도 2-도 6에서 도시된 LDO 레귤레이터들 중 임의의 LDO 레귤레이터에 의해 수행될 수 있다.
[0058] 단계(810)에서, 개개의 패스 트랜지스터들을 사용하여 입력 공급 전압으로부터 복수의 출력 전압들이 제공된다. 예컨대, 상이한 전압 도메인들의 회로들에 전력공급하기 위해 입력 공급 전압(예컨대, VDDIN)으로부터 출력 전압들(예컨대, VDD1 내지 VDD4)이 제공될 수 있다.
[0059] 단계(820)에서, 평균 피드백 전압을 생성하기 위해 복수의 피드백 전압들이 평균되며, 복수의 피드백 전압들 각각은 복수의 출력 전압들의 개개의 출력 전압에 대한 피드백을 제공한다. 예컨대, 피드백 전압들(예컨대, VFB1 내지 VFB4)은 평균 저항기들(예컨대, RAVG1 내지 RAVG4)을 사용하여 평균될 수 있다.
[0060] 단계(830)에서, 평균 피드백 전압은 기준 전압과 비교된다. 예컨대, 평균 피드백 전압(예컨대, VFB)은 증폭기(예컨대, 증폭기(220))에 의해 기준 전압(예컨대, VREF)과 비교될 수 있다.
[0061] 단계(840)에서, 기준 전압과 평균 피드백 전압 사이의 차이를 감소시키는 방향으로 패스 트랜지스터들이 구동된다. 예컨대, 증폭기의 입력들에서의 기준 전압과 평균 피드백 전압 사이의 차이를 감소시키는 방향으로 패스 트랜지스터들(예컨대, 패스 트랜지스터들(M1 내지 M4))의 게이트들이 증폭기(예컨대, 증폭기(220))에 의해 구동될 수 있다.
[0062] 당업자들은, 본원의 개시내용과 관련하여 설명된 다양한 예시적인 로지컬 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이 둘의 결합들로서 구현될 수 있다는 것을 인식할 것이다. 하드웨어와 소프트웨어의 이러한 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들은 그들의 기능 측면들에서 일반적으로 위에서 설명되었다. 그러한 기능이 하드웨어로서 구현되는지 또는 소프트웨어로서 구현되는지는 특정 애플리케이션, 및 전체 시스템에 부과된 설계 제약들에 따라 좌우된다. 당업자들은 설명된 기능을 각각의 특정 애플리케이션에 대해 다양한 방식들로 구현할 수 있지만, 그러한 구현 결정들이 본 개시내용의 범위를 벗어나게 하는 것으로서 해석되지 않아야 한다.
[0063] 본원의 개시내용과 관련하여 설명된 다양한 예시적인 로지컬 블록들, 모듈들, 및 회로들은 범용 프로세서, DSP(digital signal processor), ASIC(application specific integrated circuit), FPGA(field programmable gate array signal) 또는 다른 프로그램가능 로직 디바이스(programmable logic device), 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본원에서 설명된 기능들을 수행하도록 설계된 이들의 임의의 결합으로 구현되거나 또는 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안적으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수 있다. 프로세서는 또한, 컴퓨팅 디바이스들의 결합, 예컨대 DSP와 마이크로프로세서의 결합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 또는 그 초과의 마이크로프로세서들, 또는 임의의 다른 그러한 구성으로서 구현될 수 있다.
[0064] 개시내용의 이전 설명은 임의의 당업자가 개시내용을 사용하거나 또는 실시하는 것을 가능하게 하기 위해 제공된다. 본 개시내용에 대한 다양한 수정들은 당업자들에게 용이하게 자명할 것이며, 본원에서 정의된 일반적인 원리들은 본 개시내용의 사상 또는 범위를 벗어나지 않으면서 다른 변형들에 적용될 수 있다. 따라서, 본 개시내용은 본원에서 설명된 예들로 제한되는 것으로 의도되는 것이 아니라, 본원에서 개시된 원리들 및 신규한 특징들과 일치하는 가장 넓은 범위에 부합할 것이다.

Claims (26)

  1. 전압 레귤레이터로서,
    복수의 패스 트랜지스터들 ―상기 복수의 패스 트랜지스터들 각각은 입력 공급 레일과, 복수의 레귤레이터 출력들의 개개의 레귤레이터 출력 사이에 커플링됨―;
    평균 피드백 전압을 생성하기 위해 복수의 피드백 전압들을 평균하도록 구성된 복수의 평균 저항기들 ―상기 복수의 피드백 전압들 각각은 상기 복수의 레귤레이터 출력들의 개개의 레귤레이터 출력에 대한 전압 피드백을 제공함―; 및
    상기 평균 피드백 전압에 커플링된 제1 입력 및 기준 전압에 커플링된 제2 입력을 갖는 증폭기
    를 포함하며,
    상기 증폭기는, 상기 기준 전압과 상기 평균 피드백 전압 사이의 차이를 감소시키는 방향으로 상기 복수의 패스 트랜지스터들을 구동하도록 구성되는,
    전압 레귤레이터.
  2. 제1 항에 있어서,
    복수의 분압기들
    을 더 포함하며,
    상기 분압기들 각각은, 상기 복수의 레귤레이터 출력들의 개개의 레귤레이터 출력의 전압을 개개의 분압으로 나누도록 구성되며, 상기 복수의 피드백 전압들 각각은 상기 분압들의 개개의 분압에 대응하는,
    전압 레귤레이터.
  3. 제2 항에 있어서,
    상기 복수의 분압기들 중 적어도 하나의 분압기에 커플링된 적어도 하나의 피드백 커패시터
    를 더 포함하는,
    전압 레귤레이터.
  4. 제2 항에 있어서,
    상기 복수의 분압기들 각각은 직렬로 커플링된 2 개의 저항기들을 포함하며, 상기 복수의 분압기들 각각의 분압은 개개의 저항기들 사이에 위치된 노드에 의해 제공되는,
    전압 레귤레이터.
  5. 제2 항에 있어서,
    복수의 분압기 스위치들
    을 더 포함하며,
    상기 복수의 분압기 스위치들 각각은, 제어기로부터의 개개의 제어 신호에 기반하여 상기 복수의 분압기들의 개개의 분압기를 접지에 선택적으로 커플링하도록 구성되는,
    전압 레귤레이터.
  6. 제1 항에 있어서,
    상기 평균 저항기들의 공통 노드와 접지 사이에 커플링된 커패시터
    를 더 포함하는,
    전압 레귤레이터.
  7. 제1 항에 있어서,
    상기 패스 트랜지스터들 각각은, 상기 입력 공급 레일에 커플링된 소스 및 상기 복수의 레귤레이터 출력들의 개개의 레귤레이터 출력에 커플링된 드레인을 갖는 PMOS(p-type metal-oxide-semiconductor) 트랜지스터를 포함하는,
    전압 레귤레이터.
  8. 제7 항에 있어서,
    상기 증폭기는 상기 패스 트랜지스터들의 게이트들을 구동하도록 구성되는,
    전압 레귤레이터.
  9. 제1 항에 있어서,
    복수의 게이트 스위치들
    을 더 포함하며,
    상기 복수의 게이트 스위치들 각각은 상기 입력 공급 레일과, 상기 복수의 패스 트랜지스터들의 개개의 패스 트랜지스터의 게이트 사이에 커플링되는,
    전압 레귤레이터.
  10. 제1 항에 있어서,
    복수의 게이트 스위치들
    을 더 포함하며,
    상기 복수의 게이트 스위치들 각각은 상기 증폭기의 출력과, 상기 복수의 패스 트랜지스터들의 개개의 패스 트랜지스터의 게이트 사이에 커플링되는,
    전압 레귤레이터.
  11. 제1 항에 있어서,
    복수의 피드백 스위치들
    을 더 포함하며,
    상기 복수의 피드백 스위치들 각각은, 제어기로부터의 개개의 제어 신호에 기반하여 상기 복수의 피드백 전압들의 개개의 피드백 전압이 상기 평균 피드백 전압에 기여하는지 여부를 제어하도록 구성되는,
    전압 레귤레이터.
  12. 제1 항에 있어서,
    상기 복수의 평균 저항기들 중 적어도 하나의 평균 저항기는 상기 복수의 평균 저항기들 중 다른 평균 저항기의 저항과 상이한 저항을 갖는,
    전압 레귤레이터.
  13. 전압 레귤레이션을 위한 방법으로서,
    개개의 패스 트랜지스터들을 사용하여 입력 공급 전압으로부터 복수의 출력 전압들을 제공하는 단계;
    평균 피드백 전압을 생성하기 위해 복수의 피드백 전압들을 평균하는 단계 ―상기 복수의 피드백 전압들 각각은 상기 복수의 출력 전압들의 개개의 출력 전압에 대한 피드백을 제공함―;
    기준 전압과 상기 평균 피드백 전압을 비교하는 단계; 및
    상기 기준 전압과 상기 평균 피드백 전압 사이의 차이를 감소시키는 방향으로 상기 패스 트랜지스터들을 구동하는 단계
    를 포함하는,
    전압 레귤레이션을 위한 방법.
  14. 제13 항에 있어서,
    개개의 분압기를 사용하여 상기 출력 전압들의 개개의 출력 전압을 나눔으로써 상기 복수의 피드백 전압들 각각을 생성하는 단계
    를 더 포함하는,
    전압 레귤레이션을 위한 방법.
  15. 제13 항에 있어서,
    하나 또는 그 초과의 피드백 커패시터들을 사용하여 상기 피드백 전압들 중 하나 또는 그 초과의 피드백 전압에 대한 과도 잡음을 감쇠시키는 단계
    를 더 포함하는,
    전압 레귤레이션을 위한 방법.
  16. 제13 항에 있어서,
    피드백 커패시터를 사용하여 상기 평균 피드백 전압에 대한 과도 잡음을 감쇠시키는 단계
    를 더 포함하는,
    전압 레귤레이션을 위한 방법.
  17. 제13 항에 있어서,
    하나 또는 그 초과의 게이트 저항기들을 사용하여 상기 패스 트랜지스터들 중 하나 또는 그 초과의 패스 트랜지스터의 게이트 용량성 부하들을 실질적으로 마스킹(masking)하는 단계
    를 더 포함하는,
    전압 레귤레이션을 위한 방법.
  18. 제13 항에 있어서,
    상기 출력 전압들의 개개의 출력 전압에 대응하는 전압 도메인이 디스에이블(disable)될 때, 상기 복수의 피드백 전압들 중 하나의 피드백 전압이 상기 평균 피드백 전압에 기여하는 것을 방지하는 단계
    를 더 포함하는,
    전압 레귤레이션을 위한 방법.
  19. 제13 항에 있어서,
    상기 복수의 피드백 전압들을 평균하는 단계는, 상기 복수의 피드백 전압들 중 적어도 하나의 피드백 전압을 상기 복수의 피드백 전압들 중 다른 피드백 전압을 초과하게 가중하는 단계를 포함하는,
    전압 레귤레이션을 위한 방법.
  20. 전압 레귤레이션을 위한 장치로서,
    입력 공급 전압으로부터 복수의 출력 전압들을 제공하기 위한 수단;
    평균 피드백 전압을 생성하기 위해 복수의 피드백 전압들을 평균하기 위한 수단 ―상기 복수의 피드백 전압들 각각은 상기 복수의 출력 전압들의 개개의 출력 전압에 대한 피드백을 제공함―;
    기준 전압과 상기 평균 피드백 전압을 비교하기 위한 수단; 및
    상기 기준 전압과 상기 평균 피드백 전압 사이의 차이를 감소시키는 방향으로, 상기 복수의 출력 전압들을 제공하기 위한 수단을 구동하기 위한 수단
    을 포함하는,
    전압 레귤레이션을 위한 장치.
  21. 제20 항에 있어서,
    상기 출력 전압들의 개개의 출력 전압을 나눔으로써 상기 복수의 피드백 전압들 각각을 생성하기 위한 수단
    을 더 포함하는,
    전압 레귤레이션을 위한 장치.
  22. 제20 항에 있어서,
    상기 피드백 전압들 중 하나 또는 그 초과에 대한 과도 잡음을 감쇠시키기 위한 수단
    을 더 포함하는,
    전압 레귤레이션을 위한 장치.
  23. 제20 항에 있어서,
    상기 평균 피드백 전압에 대한 과도 잡음을 감쇠시키기 위한 수단
    을 더 포함하는,
    전압 레귤레이션을 위한 장치.
  24. 제20 항에 있어서,
    상기 구동하기 위한 수단으로부터 상기 복수의 출력 전압들을 제공하기 위한 수단의 용량성 부하들을 실질적으로 마스킹하기 위한 수단
    을 더 포함하는,
    전압 레귤레이션을 위한 장치.
  25. 제20 항에 있어서,
    상기 출력 전압들의 개개의 출력 전압에 대응하는 전압 도메인이 디스에이블될 때, 상기 복수의 피드백 전압들 중 하나의 피드백 전압이 상기 평균 피드백 전압에 기여하는 것을 방지하기 위한 수단
    을 더 포함하는,
    전압 레귤레이션을 위한 장치.
  26. 제20 항에 있어서,
    상기 복수의 피드백 전압들을 평균하기 위한 수단은, 상기 복수의 피드백 전압들 중 적어도 하나의 피드백 전압을 상기 복수의 피드백 전압들 중 다른 피드백 전압을 초과하게 가중하는,
    전압 레귤레이션을 위한 장치.
KR1020187004857A 2015-08-21 2016-08-09 다수의 전압 도메인들에 대한 단일 ldo KR20180044277A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/831,874 US20170052552A1 (en) 2015-08-21 2015-08-21 Single ldo for multiple voltage domains
US14/831,874 2015-08-21
PCT/US2016/046205 WO2017034795A1 (en) 2015-08-21 2016-08-09 Single ldo for multple voltage domains

Publications (1)

Publication Number Publication Date
KR20180044277A true KR20180044277A (ko) 2018-05-02

Family

ID=56740504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187004857A KR20180044277A (ko) 2015-08-21 2016-08-09 다수의 전압 도메인들에 대한 단일 ldo

Country Status (7)

Country Link
US (1) US20170052552A1 (ko)
EP (1) EP3338154B1 (ko)
JP (1) JP2018523880A (ko)
KR (1) KR20180044277A (ko)
CN (1) CN107924206A (ko)
BR (1) BR112018003237A2 (ko)
WO (1) WO2017034795A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9651978B2 (en) * 2015-04-17 2017-05-16 Intel Corporation Apparatus and method for power management with a two-loop architecture
JP6689152B2 (ja) * 2016-07-21 2020-04-28 ルネサスエレクトロニクス株式会社 半導体装置
US10177660B1 (en) * 2017-12-15 2019-01-08 Qualcomm Incorporated Globally distributed regulators
US10491205B2 (en) 2017-12-15 2019-11-26 Qualcomm Incorporated Comparator for globally distributed regulators
IT201800001967A1 (it) * 2018-01-26 2019-07-26 System Spa Amplificatore per il pilotaggio di un carico capacitivo
CN108445950B (zh) * 2018-04-20 2020-08-14 华中科技大学 一种多输出ldo电路以及基于ldo的多电压输出方法
US10444780B1 (en) 2018-09-20 2019-10-15 Qualcomm Incorporated Regulation/bypass automation for LDO with multiple supply voltages
US10591938B1 (en) 2018-10-16 2020-03-17 Qualcomm Incorporated PMOS-output LDO with full spectrum PSR
US10545523B1 (en) 2018-10-25 2020-01-28 Qualcomm Incorporated Adaptive gate-biased field effect transistor for low-dropout regulator
CN109656292B (zh) * 2018-11-06 2020-07-31 源创芯动科技(宁波)有限公司 电压调节器及片上系统
US11656676B2 (en) * 2018-12-12 2023-05-23 Intel Corporation System, apparatus and method for dynamic thermal distribution of a system on chip
CN109725673B (zh) * 2019-02-13 2020-03-17 西安交通大学 一种全集成多输出堆叠式低压差线性稳压器
US10509428B1 (en) * 2019-04-29 2019-12-17 Nxp Usa, Inc. Circuit with multiple voltage scaling power switches
US11469223B2 (en) * 2019-05-31 2022-10-11 Analog Devices International Unlimited Company High precision switched capacitor MOSFET current measurement technique
US11442482B2 (en) 2019-09-30 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Low-dropout (LDO) regulator with a feedback circuit
CN112578836A (zh) * 2019-09-30 2021-03-30 台湾积体电路制造股份有限公司 电压调节器电路以及提供供电电压的方法
CN114503049A (zh) * 2019-10-08 2022-05-13 阿里巴巴集团控股有限公司 用于高效供电的系统和方法
US11372436B2 (en) 2019-10-14 2022-06-28 Qualcomm Incorporated Simultaneous low quiescent current and high performance LDO using single input stage and multiple output stages
KR20220006831A (ko) 2020-07-09 2022-01-18 삼성전자주식회사 스마트 카드의 내부 전압 생성 회로 및 이를 포함하는 스마트 카드
US11467613B2 (en) * 2020-07-15 2022-10-11 Semiconductor Components Industries, Llc Adaptable low dropout (LDO) voltage regulator and method therefor
CN114204774A (zh) * 2020-08-31 2022-03-18 北京比特大陆科技有限公司 跨电压域的供电电路和印刷电路板
US20220094256A1 (en) * 2020-09-18 2022-03-24 Intel Corporation Two stage multi-input multi-output regulator
CN112327987B (zh) * 2020-11-18 2022-03-29 上海艾为电子技术股份有限公司 一种低压差线性稳压器及电子设备
CN114518777A (zh) * 2020-11-19 2022-05-20 启碁科技股份有限公司 具有可动态配置反馈电压的电压调节电路
JP2022155736A (ja) * 2021-03-31 2022-10-14 ラピステクノロジー株式会社 半導体装置及び電圧生成方法
US11625054B2 (en) * 2021-06-17 2023-04-11 Novatek Microelectronics Corp. Voltage to current converter of improved size and accuracy
CN113691101B (zh) * 2021-07-16 2023-04-25 苏州浪潮智能科技有限公司 一种多负载运行下的电压校准电路及电源供电系统
US11803203B2 (en) * 2021-09-13 2023-10-31 Silicon Laboratories Inc. Current sensor with multiple channel low dropout regulator
FR3129004A1 (fr) * 2021-11-05 2023-05-12 Stmicroelectronics (Grenoble 2) Sas Circuit d’alimentation
WO2023107841A1 (en) * 2021-11-30 2023-06-15 Qualcomm Incorporated Neural-network-based power management for neural network loads
US20240012438A1 (en) * 2022-07-05 2024-01-11 Mediatek Inc. Electronic system using a power regulator with reduced inrush current

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55136872A (en) * 1979-04-11 1980-10-25 Nec Corp Multiple-outputs switching regulator
US5208485A (en) * 1991-10-24 1993-05-04 The Boeing Company Apparatus for controlling current through a plurality of resistive loads
JP3738280B2 (ja) * 2000-01-31 2006-01-25 富士通株式会社 内部電源電圧生成回路
DE60318702D1 (de) * 2003-08-22 2008-03-06 Dialog Semiconductor Gmbh Frequenzkompensationsanordnung für Spannungsregler mit niedriger Abfallspannung (LDO) und mit anpassbarem Arbeitspunkt
ITMI20060758A1 (it) * 2006-04-14 2007-10-15 Atmel Corp Metodo e circuito per l'alimentazione di tensione per circuiteria di orologio a tempo reale basata su una pompa di carica a tensione regolata
GB2440356A (en) * 2006-07-25 2008-01-30 Wolfson Microelectronics Plc Power Management Circuit
US7919954B1 (en) * 2006-10-12 2011-04-05 National Semiconductor Corporation LDO with output noise filter
US8232677B2 (en) * 2007-01-05 2012-07-31 Ati Technologies Ulc Cascaded multi-supply power supply
US20100109435A1 (en) * 2008-09-26 2010-05-06 Uti Limited Partnership Linear Voltage Regulator with Multiple Outputs
JP5703671B2 (ja) * 2010-10-05 2015-04-22 富士通セミコンダクター株式会社 電源コントローラ、および電子機器
TWI400464B (zh) * 2011-02-11 2013-07-01 Etron Technology Inc 具有外部測試電壓的電路
US9018576B2 (en) * 2011-05-10 2015-04-28 Stmicroelectronics Asia Pacific Pte Ltd Low drop-out regulator with distributed output network
US9766678B2 (en) * 2013-02-04 2017-09-19 Intel Corporation Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates
US9823719B2 (en) * 2013-05-31 2017-11-21 Intel Corporation Controlling power delivery to a processor via a bypass
US20150042296A1 (en) * 2013-06-28 2015-02-12 Sk Hynix Memory Solutions Inc. Voltage regulator soft start
KR101474158B1 (ko) * 2013-09-04 2014-12-24 삼성전기주식회사 로우 드롭 출력 타입의 전압 레귤레이터 및 그 동작 방법
KR102161826B1 (ko) * 2013-11-13 2020-10-06 삼성전자주식회사 전압 컨버터, 이를 포함하는 무선 전력 수신 장치 및 무선 전력 전송 시스템
US9285813B2 (en) * 2014-05-20 2016-03-15 Freescale Semiconductor, Inc. Supply voltage regulation with temperature scaling

Also Published As

Publication number Publication date
US20170052552A1 (en) 2017-02-23
WO2017034795A1 (en) 2017-03-02
JP2018523880A (ja) 2018-08-23
CN107924206A (zh) 2018-04-17
EP3338154A1 (en) 2018-06-27
BR112018003237A2 (pt) 2018-09-25
EP3338154B1 (en) 2022-05-18

Similar Documents

Publication Publication Date Title
KR20180044277A (ko) 다수의 전압 도메인들에 대한 단일 ldo
TWI431452B (zh) 低壓降穩壓器、直流對直流轉換器以及低壓降穩壓方法
CN113346742B (zh) 一种为集成电路提供低功率电荷泵的装置
EP3282338B1 (en) Voltage regulator
EP2555076B1 (en) Voltage regulator with charge pump
US8502587B2 (en) Fast recovery voltage regulator
JP3710469B1 (ja) 電源装置、及び携帯機器
JP2004062331A (ja) 直流電源装置
US20150188421A1 (en) Voltage regulator
US20160224042A1 (en) High and low power voltage regulation circuit
WO2013103464A1 (en) High bandwidth psrr power supply regulator
US9606558B2 (en) Lower power switching linear regulator
US20230229182A1 (en) Low-dropout regulator for low voltage applications
US20150311784A1 (en) Charge pumps having variable gain and variable frequency
US8922180B2 (en) Method for enhancing conversion efficiency at low load of a step-down DC-DC switching converter and related circuit
US11899480B2 (en) Voltage regulator with enhanced transient regulation and low-power sub regulator
JP4673350B2 (ja) 直流電源装置
US10152071B2 (en) Charge injection for ultra-fast voltage control in voltage regulators
US9735678B2 (en) Voltage converters with asymmetric gate voltages
US9520787B2 (en) Voltage regulator device having negative current sensing and control method thereof
Ashenafi Addressing On-Chip Power Converstion and Dissipation Issues in Many-Core System-on-a-Chip Based on Conventional Silicon and Emerging Nanotechnologies
GB2531394A (en) Low power switching linear regulator