KR20180044039A - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
KR20180044039A
KR20180044039A KR1020160137618A KR20160137618A KR20180044039A KR 20180044039 A KR20180044039 A KR 20180044039A KR 1020160137618 A KR1020160137618 A KR 1020160137618A KR 20160137618 A KR20160137618 A KR 20160137618A KR 20180044039 A KR20180044039 A KR 20180044039A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
semiconductor light
substrate
wall
Prior art date
Application number
KR1020160137618A
Other languages
Korean (ko)
Inventor
김경민
한정우
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020160137618A priority Critical patent/KR20180044039A/en
Priority to PCT/KR2017/011607 priority patent/WO2018074866A2/en
Publication of KR20180044039A publication Critical patent/KR20180044039A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

The present disclosure relates to a semiconductor light emitting device, which comprises: a substrate including a first conductive portion, a second conductive portion, and an insulating portion disposed between the first and second conductive portions; a semiconductor light emitting device chip positioned on the substrate, electrically connected to the substrate, and including a plurality of semiconductor layers for generating ultraviolet rays by recombination of electrons and holes, and an electrode electrically connected to the semiconductor layers; a wall positioned on the substrate, surrounding the semiconductor light emitting device chip, and including a first surface connected to a lower surface of the wall and a second surface connected to the first surface; an insulating adhesive layer interposed between the lower surface of the wall and the substrate; a bonding pad interposed between the substrate and the semiconductor light emitting device chip, and electrically connecting the electrode and the substrate; and a reflective layer formed at least a part of an inner surface of the wall. The bonding pad is made of a material different from that of the first and second conductive portions.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}Technical Field [0001] The present invention relates to a semiconductor light emitting device,

본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 광 추출 효율을 향상시킨 반도체 발광소자에 관한 것이다.The present disclosure relates generally to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device having improved light extraction efficiency.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art). 또한 본 명세서에서 상측/하측, 위/아래 등과 같은 방향 표시는 도면을 기준으로 한다.Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts. Also, in this specification, directional indication such as up / down, up / down, etc. is based on the drawings.

도 1은 종래의 반도체 발광소자 칩의 일 예를 나타내는 도면으로서, 반도체 발광소자 칩은 성장 기판(100; 예: 사파이어 기판), 성장 기판(100) 위에, 버퍼층(200), 제1 도전성을 가지는 제1 반도체층(300; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400; 예; INGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500; 예: p형 GaN층)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 도전막(600)과, 본딩 패드로 역할 하는 전극(700)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 역할 하는 전극(800; 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 버퍼층(200)은 생략될 수 있다.1 is a diagram showing an example of a conventional semiconductor light emitting device chip. The semiconductor light emitting device chip includes a growth substrate 100 (for example, a sapphire substrate), a growth substrate 100, a buffer layer 200, A first semiconductor layer 300 (e.g., an n-type GaN layer), an active layer 400 (e.g., INGaN / (In) GaN MQWs) that generates light through recombination of electrons and holes, a second conductivity different from the first conductivity A light emitting conductive film 600 for current diffusion and an electrode 700 serving as a bonding pad are formed on the second semiconductor layer 500 (e.g., a p-type GaN layer) An electrode 800 (e.g., a Cr / Ni / Au laminated metal pad) serving as a bonding pad is formed on the first semiconductor layer 300 exposed by etching. The buffer layer 200 may be omitted.

도 1과 같은 형태의 반도체 발광소자 칩을 특히 레터럴 칩(Lateral Chip)이라고 한다. 여기서, 성장 기판(100) 측이 외부와 전기적으로 연결될 때 장착면이 된다.The semiconductor light-emitting device chip of the type shown in Fig. 1 is referred to as a lateral chip in particular. Here, when the growth substrate 100 side is electrically connected to the outside, it becomes a mounting surface.

도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 다른 예를 보여주는 도면으로서, 반도체 발광소자 칩은 성장 기판(100), 성장 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 성장 기판(100) 측으로 빛을 반사시키기 위한 3층으로 된 제1 전극막(901), 제2 전극막(902) 및 제3 전극막(903)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800)이 형성되어 있다.FIG. 2 is a view showing another example of the semiconductor light emitting device chip disclosed in U.S. Patent No. 7,262,436. The semiconductor light emitting device chip includes a growth substrate 100, a growth substrate 100, a first semiconductor An active layer 400 for generating light through recombination of electrons and holes and a second semiconductor layer 500 having a second conductivity different from the first conductivity are sequentially deposited on the substrate 300, The first electrode layer 901, the second electrode layer 902 and the third electrode layer 903 are formed in three layers for reflecting light toward the first semiconductor layer 300 An electrode 800 functioning as a bonding pad is formed on the substrate 800. [

제1 전극막(901)은 Ag 반사막, 제2 전극막(902)은 Ni 확산 방지막, 제3 전극막(903)은 Au 본딩층일 수 있다. 여기서, 제3 전극막(903) 측이 외부와 전기적으로 연결될 때 장착면이 된다. 도 2와 같은 형태의 반도체 발광소자 칩을 특히 플립 칩(Flip Chip)이라고 한다. 도 2에 도시된 플립 칩의 경우 제1 반도체층(300) 위에 형성된 전극(800)이 제2 반도체층(500) 위에 형성된 전극막(901, 902, 903)보다 낮은 높이에 있지만, 동일한 높이에 형성될 수 있도록 할 수 도 있다. 여기서 높이의 기준은 성장 기판(100)으로부터의 높이일 수 있다.The first electrode film 901 may be an Ag reflective film, the second electrode film 902 may be an Ni diffusion prevention film, and the third electrode film 903 may be an Au bonding layer. Here, when the third electrode film 903 side is electrically connected to the outside, it becomes a mounting surface. The semiconductor light emitting device chip of the type shown in FIG. 2 is called a flip chip. 2, the electrode 800 formed on the first semiconductor layer 300 is lower in height than the electrode films 901, 902, and 903 formed on the second semiconductor layer 500, So that it can be formed. Here, the reference of the height may be a height from the growth substrate 100.

도 3은 종래의 반도체 발광소자의 일 예를 보여주는 도면이다.3 is a view showing an example of a conventional semiconductor light emitting device.

반도체 발광소자(100)는 리드 프레임(110, 120), 몰드(130), 그리고 캐비티(140) 내에 수직형 반도체 발광소자 칩(150; Vertical Type Light Emitting Chip)이 구비되어 있고, 캐비티(140)는 파장 변환재(160)를 함유하는 봉지재(170)로 채워져 있다. 수직형 반도체 발광소자 칩(150)의 하면이 리드 프레임(110)에 전기적으로 직접 연결되고, 상면이 와이어(180)에 의해 리드 프레임(120)에 전기적으로 연결되어 있다.The semiconductor light emitting device 100 is provided with lead frames 110 and 120, a mold 130, and a vertical type light emitting chip 150 in a cavity 140. The cavity 140 is formed in the cavity 130, Is filled with an encapsulant 170 containing the wavelength conversion material 160. The lower surface of the vertical type semiconductor light emitting device chip 150 is electrically connected directly to the lead frame 110 and the upper surface thereof is electrically connected to the lead frame 120 by the wire 180.

수직형 반도체 발광소자 칩(150)에서 나온 광의 일부가 파장 변환재(160)를 여기 시켜 다른 색의 광을 만들어 두 개의 서로 다른 광이 혼합되어 백색광을 만들 수 있다. 예를 들어 반도체 발광소자 칩(150)은 청색광을 만들고 파장 변환재(160)에 여기 되어 만들어진 광은 황색광이며, 청색광과 황색광이 혼합되어 백색광을 만들 수 있다. 도 3은 수직형 반도체 발광소자 칩(150)을 사용한 반도체 발광소자를 보여주고 있지만, 도 1 및 도 2에 도시된 반도체 발광소자 칩을 사용하여 도 3과 같은 형태의 반도체 발광소자를 제조할 수도 있다.A part of the light emitted from the vertical type semiconductor light emitting device chip 150 excites the wavelength conversion material 160 to produce light of a different color, and two different lights may be mixed to form white light. For example, the semiconductor light emitting device chip 150 generates blue light, and the light generated by exciting the wavelength conversion material 160 is yellow light, and blue light and yellow light may be mixed to form white light. FIG. 3 shows a semiconductor light emitting device using the vertical semiconductor light emitting device chip 150, but it is also possible to manufacture the semiconductor light emitting device of FIG. 3 using the semiconductor light emitting device chip shown in FIGS. 1 and 2 have.

이에 대하여 '발명을 실시하기 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Enforcement of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니 된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).Herein, a summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전부, 제2 도전부 및 제1 도전부와 제2 도전부 사이에 위치하는 절연부를 포함하는 기판; 기판 위에 위치하고, 기판과 전기적으로 연결된 반도체 발광소자 칩;으로서, 전자와 전공의 재결합에 의해 자외선을 생성하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광소자 칩; 기판 위에 위치하고, 반도체 발광소자 칩을 둘러싸고 있는 벽; 으로서, 벽의 하면과 이어지는 제1 면과, 제1 면과 이어지는 제2 면을 포함하는 벽; 벽의 하면과 기판 사이에 개재되는 절연성 접착층; 기판과 반도체 발광소자 칩 사이에 개재되며, 전극과 기판을 전기적으로 연결하는 본딩 패드; 그리고, 벽의 내측면의 적어도 일부분에 형성된 반사층을 포함하고, 본딩 패드는 제1 도전부 및 제2 도전부와 서로 다른 물질로 이루어지는 반도체 발광소자가 제공된다.According to one aspect of the present disclosure, in the semiconductor light emitting device, the first conductive portion, the second conductive portion, and the insulating portion located between the first conductive portion and the second conductive portion A substrate; A semiconductor light emitting device chip, which is located on a substrate and is electrically connected to a substrate, includes: a plurality of semiconductor layers that generate ultraviolet rays by recombination of electrons and electrons; and a semiconductor light emitting device chip having electrodes electrically connected to the plurality of semiconductor layers; A wall disposed on the substrate and surrounding the semiconductor light emitting device chip; A wall including a first side adjoining the lower surface of the wall and a second side adjoining the first side; An insulating adhesive layer interposed between the lower surface of the wall and the substrate; A bonding pad interposed between the substrate and the semiconductor light emitting device chip, the bonding pad electrically connecting the electrode and the substrate; The semiconductor light emitting device includes a reflective layer formed on at least a portion of the inner surface of the wall, and the bonding pad is made of a different material from the first conductive portion and the second conductive portion.

이에 대하여 '발명을 실시하기 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Enforcement of the Invention.

도 1은 종래의 반도체 발광소자 칩의 일 예를 나타내는 도면,
도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 다른 예를 나타내는 도면,
도 3은 종래의 반도체 발광소자의 일 예를 나타내는 도면,
도 4는 본 개시에 따른 반도체 발광소자의 일 예를 보여주는 도면,
도 5는 본 개시에 따른 반도체 발광소자의 다른 일 예를 보여주는 도면,
도 6은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 보여주는 도면,
도 7은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 보여주는 도면,
도 8은 도 7에 개시된 반도체 발광소자의 다양한 실시예를 보여주는 도면,
도 9는 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 보여주는 도면,
도 10은 본 개시에 따른 반도체 발광소자의 제조방법의 다른 일 예를 보여주는 도면,
도 11은 본 개시에 따른 반도체 발광소자의 일 예를 보여주는 도면,
도 12는 본 개시에 따른 반도체 발광소자의 다른 일 예를 보여주는 도면,
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 보여주는 도면,
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 보여주는 도면,
도 15 내지 도 19는 도 10에 도시된 반도체 발광소자의 제조방법의 일 예를 보여주는 도면,
도 20은 도 11에 도시된 반도체 발광소자의 제조방법의 다른 일 예를 보여주는 도면.1 is a view showing an example of a conventional semiconductor light emitting device chip,
2 is a view showing another example of the semiconductor light-emitting device chip disclosed in U.S. Patent No. 7,262,436,
3 is a view showing an example of a conventional semiconductor light emitting device,
4 is a view showing an example of a semiconductor light emitting device according to the present disclosure,
5 is a view showing another example of the semiconductor light emitting device according to the present disclosure,
6 is a view showing another example of the semiconductor light emitting device according to the present disclosure,
7 is a view showing another example of the semiconductor light emitting device according to the present disclosure,
8 is a view showing various embodiments of the semiconductor light emitting device shown in FIG. 7,
9 is a view showing an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure,
10 is a view showing another example of a method of manufacturing a semiconductor light emitting device according to the present disclosure,
11 is a view showing an example of a semiconductor light emitting device according to the present disclosure,
12 is a view showing another example of the semiconductor light emitting device according to the present disclosure,
13 is a view showing another example of the semiconductor light emitting device according to the present disclosure,
14 is a view showing another example of the semiconductor light emitting device according to the present disclosure,
15 to 19 are views showing an example of a method of manufacturing the semiconductor light emitting device shown in FIG. 10,
20 is a view showing another example of the method of manufacturing the semiconductor light emitting device shown in FIG.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).The present disclosure will now be described in detail with reference to the accompanying drawings.

도 4는 본 개시에 따른 반도체 발광소자의 일 예를 보여주는 도면이다.4 is a view showing an example of a semiconductor light emitting device according to the present disclosure.

도 4(a)는 사시도이며, 도 4(b)는 AA'를 따라 자른 단면도이고, 도 4(c)는 절연성 접착층을 추가로 포함하는 반도체 발광소자를 나타내는 도면이고, 도 4(d)는 기판으로부터 이격되어 위치하는 반사층을 포함하는 반도체 발광소자를 나타내는 도면이다.FIG. 4A is a perspective view, FIG. 4B is a cross-sectional view taken along AA ', FIG. 4C is a view showing a semiconductor light emitting device further including an insulating adhesive layer, And a reflective layer positioned apart from the substrate.

반도체 발광소자(200)는 기판(210), 반도체 발광소자 칩(220), 몸체(230), 반사층(240) 및 봉지재(250)를 포함한다.The semiconductor light emitting device 200 includes a substrate 210, a semiconductor light emitting device chip 220, a body 230, a reflective layer 240, and an encapsulant 250.

기판(210)은 제1 도전부(211), 제2 도전부(212) 및 제1 도전부(211)과 제2 도전부(212) 사이에 위치하는 절연부(213)를 포함한다. 여기서, 기판(210)을 제조하는 방법은 한국 공개특허공보 제2012-0140454호에 기재되어 있다.The substrate 210 includes a first conductive portion 211, a second conductive portion 212 and an insulating portion 213 positioned between the first conductive portion 211 and the second conductive portion 212. Here, a method of manufacturing the substrate 210 is disclosed in Korean Patent Laid-Open Publication No. 2012-0140454.

제1 도전부(211) 및 제2 도전부(212)는 예를 들어 알루미늄(Al), 구리(Cu) 등과 같은 금속성 물질로 형성될 수 있다.The first conductive portion 211 and the second conductive portion 212 may be formed of a metallic material such as aluminum (Al), copper (Cu), or the like.

제1 도전부(211) 및 제2 도전부(212)가 도 3에 기재된 반도체 발광소자에서 리드 프레임 기능을 갖고 외부와 전기적으로 연결된다.The first conductive portion 211 and the second conductive portion 212 have a lead frame function and are electrically connected to the outside in the semiconductor light emitting device shown in FIG.

제1 도전부(211) 및 제2 도전부(212)는 전기적인 접촉이 우수한 물질, 예를 들어, 금(Au), 은(Ag), 니켈(Ni), 알루미늄(Al), 로듐(Rh), 납(Pd), 이리듐(Ir), 루테늄(Ru), 마그네슘(Mg), 아연(Zn) 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.The first conductive portion 211 and the second conductive portion 212 may be formed of a material having excellent electrical contact such as gold (Au), silver (Ag), nickel (Ni), aluminum (Al) ), Lead (Pd), iridium (Ir), ruthenium (Ru), magnesium (Mg), and zinc (Zn).

본 예에서, 제1 도전부(211) 및 제2 도전부(212)가 전기적인 접촉이 우수한 금속성 물질 예를 들어, 금(Au)으로 형성되는 경우 기판(210)과 반도체 발광소자 칩(220) 및 몸체(230)와의 전기적 연결 및 물리적 연결을 용이하게 하여 반도체 발광소자(200)의 신뢰성을 향상시킬 수 있다. 이에 따라, 반도체 발광소자(200)의 광 추출 효율(extraction efficiency)을 향상시킬 수 있다.In this example, when the first conductive portion 211 and the second conductive portion 212 are formed of a metallic material having excellent electrical contact, for example, gold (Au), the substrate 210 and the semiconductor light emitting device chip 220 And the body 230, so that the reliability of the semiconductor light emitting device 200 can be improved. Accordingly, the extraction efficiency of the semiconductor light emitting device 200 can be improved.

절연부(213)는 전기 절연물질로 형성될 수 있으나 이에 한정되는 것은 아니다.The insulating portion 213 may be formed of an electrically insulating material, but is not limited thereto.

반도체 발광소자 칩(220)은 제1 전극(221) 및 제2 전극(222)을 포함하며, 래터럴 칩, 플립 칩 또는 수직 칩이 가능하다. 다만 플립 칩을 사용하는 경우 제1 전극(221)과 제2 전극(222)이 와이어 본딩을 사용하지 않고 제1 도전부(211) 및 제2 도전부(212) 위에 위치하여 전기적으로 연결될 수 있어 바람직하다.The semiconductor light emitting device chip 220 includes a first electrode 221 and a second electrode 222, and may be a lateral chip, a flip chip, or a vertical chip. However, when the flip chip is used, the first electrode 221 and the second electrode 222 may be electrically connected to the first conductive portion 211 and the second conductive portion 212 without using wire bonding desirable.

기판(210)의 높이(H1)는 몸체(230)의 높이(H2)와 동일하게 형성될 수 있다. 하지만, 이에 한정되지 않고, 기판(210)의 높이(H1)가 몸체(230)의 높이(H2)보다 작거나 크게 형성될 수 있다.The height H1 of the substrate 210 may be the same as the height H2 of the body 230. [ However, the present invention is not limited thereto, and the height H1 of the substrate 210 may be smaller than or greater than the height H2 of the body 230.

몸체(230)는 기판(210) 위에 형성되며 반도체 발광소자 칩(220)을 둘러싸고 있으며, 측벽(231) 및 바닥부(232)를 포함한다. 여기서, 몸체(230)는 예를 들어 수지 계열 또는 세라믹 계열의 절연성 물질을 사용하여 사출 성형을 통해 얻을 수 있다.The body 230 is formed on the substrate 210 and surrounds the semiconductor light emitting device chip 220 and includes a side wall 231 and a bottom 232. Here, the body 230 can be obtained through injection molding using, for example, resin-based or ceramic-based insulating materials.

여기서, 몸체(230)의 높이(H2)는 몸체(230)의 길이(L)보다 작을 수 있다. 예를 들어 몸체(230)의 높이(H2)는 0.1mm 이상 내지 0.6mm 이하일 수 있으며, 몸체(230)의 길이(L)는 0.5mm 이상일 수 있다.Here, the height H2 of the body 230 may be smaller than the length L of the body 230. For example, the height H2 of the body 230 may be 0.1 mm or more and 0.6 mm or less, and the length L of the body 230 may be 0.5 mm or more.

바닥부(232)는 홀(233)을 포함한다. 또한 측벽(231) 및 바닥부(232)에 의해 형성된 캐비티(234)를 포함한다.The bottom portion 232 includes a hole 233. And a cavity 234 formed by the sidewalls 231 and the bottom 232.

바닥부(232)는 상면(2320)과 하면(2321)을 포함한다.The bottom portion 232 includes an upper surface 2320 and a lower surface 2321.

측벽(231)은 외측면(2310)과 내측면(2311)을 포함한다. 한편, 측벽(231)은 필요에 따라 없을 수도 있다.The side wall 231 includes an outer side surface 2310 and an inner side surface 2311. On the other hand, the side wall 231 may be omitted if necessary.

홀(233)의 크기는 반도체 발광소자 칩(220)의 크기와 비슷하거나 반도체 발광소자 칩(220)의 크기의 1.2배가 바람직하다.The size of the hole 233 may be approximately equal to the size of the semiconductor light emitting device chip 220 or 1.2 times the size of the semiconductor light emitting device chip 220.

또한 홀(233)을 형성하는 바닥부(232)의 내측면(2322)은 광 추출 효율의 향상을 위해 경사진 것이 바람직하다.Also, the inner surface 2322 of the bottom portion 232 forming the hole 233 is preferably inclined to improve the light extraction efficiency.

반도체 발광소자 칩(220)은 홀(233)에 위치하고 있다.The semiconductor light emitting device chip 220 is located in the hole 233.

반도체 발광소자 칩(220)은 래터럴 칩, 수직 칩 및 플립 칩이 가능하다.The semiconductor light emitting device chip 220 may be a lateral chip, a vertical chip, and a flip chip.

제1 전극(221) 및 제2 전극(222)은 봉지재(250)에 의해 덮이지 않고 봉지재(250)의 하면으로부터 노출된다.The first electrode 221 and the second electrode 222 are not covered with the encapsulating material 250 but are exposed from the lower surface of the encapsulating material 250.

바닥부(232)의 높이(2323)는 반도체 발광소자 칩(220)의 높이(223)보다 낮은 것이 바람직하다. 바닥부(232)의 높이(2323)가 반도체 발광소자 칩(220)의 높이(223)보다 높은 경우 반도체 발광소자(200)의 광 추출 효율이 떨어질 수 있기 때문이다. 다만 광 추출 효율이 떨어질 수 있지만, 광 경로 등을 고려하여 바닥부(232)의 높이(2323)가 반도체 발광소자 칩(220)의 높이(223)보다 높게 할 수도 있다. 바닥부(232)의 높이(2323)가 반도체 발광소자 칩(220)의 높이(223)보다 높은 경우에 대해서는 도 7에서 설명한다.The height 2323 of the bottom 232 is preferably lower than the height 223 of the semiconductor light emitting device chip 220. This is because the light extraction efficiency of the semiconductor light emitting device 200 may be lowered when the height 2323 of the bottom part 232 is higher than the height 223 of the semiconductor light emitting device chip 220. The height 2323 of the bottom portion 232 may be made higher than the height 223 of the semiconductor light emitting device chip 220 in consideration of the optical path and the like. The case where the height 2323 of the bottom portion 232 is higher than the height 223 of the semiconductor light emitting device chip 220 will be described with reference to FIG.

바닥부(232)의 높이(2323) 및 반도체 발광소자 칩(220)의 높이(223)는 바닥부(232)의 하면(2321)을 기준으로 측정할 수 있다.The height 2323 of the bottom part 232 and the height 223 of the semiconductor light emitting device chip 220 can be measured based on the lower surface 2321 of the bottom part 232. [

예를 들어, 반도체 발광소자 칩(220)의 높이(223)는 0.05mm 이상 내지 0.5mm 이하 일 수 있다. 바닥부(232)의 높이(2323)는 0.08mm 이상 내지 0.4mm 이하 일 수 있다.For example, the height 223 of the semiconductor light emitting device chip 220 may be 0.05 mm or more to 0.5 mm or less. The height 2323 of the bottom portion 232 may be not less than 0.08 mm and not more than 0.4 mm.

반사층(240)은 측벽(231)의 내측면(2311), 바닥부(232)의 상면(2320) 및 바닥부(232)의 내측면(2322)의 일면에 형성된다. 여기서, 측벽(231)의 내측면(2311), 바닥부(232)의 상면(2320) 및 바닥부(232)의 내측면(2322)은 하나의 라인으로 연결되어 위치한다. 즉, 반사층(240)은 반도체 발광소자 칩(220)을 덮는 봉지재(250)와 접속하는 몸체(230)의 일면에 형성된다.The reflective layer 240 is formed on one side of the inner surface 2311 of the side wall 231, the upper surface 2320 of the bottom portion 232 and the inner surface 2322 of the bottom portion 232. Here, the inner surface 2311 of the side wall 231, the upper surface 2320 of the bottom portion 232, and the inner surface 2322 of the bottom portion 232 are connected by one line. That is, the reflective layer 240 is formed on one side of the body 230 connected to the encapsulant 250 covering the semiconductor light emitting device chip 220.

반사층(240)은 빛을 반사하는 효율이 높은 금속성 물질로 이루어진 것이 바람직하며 예를 들어 금속성 물질이 코팅, 도금 및 증착 등과 같은 방법으로 형성될 수 있다.The reflective layer 240 is preferably made of a highly efficient metallic material that reflects light. For example, the metallic material may be formed by a method such as coating, plating, and deposition.

반사층(240)을 형성하는 금속성 물질에는 예를 들어 은(Ag), 알루미늄(Al) 등이 있지만 비용 및 효율을 고려했을 때 알루미늄(Al)이 바람직하다.For example, silver (Al) and aluminum (Al) are used as the metallic material for forming the reflective layer 240, but aluminum (Al) is preferable considering cost and efficiency.

더욱이, 반도체 발광소자 칩(220)을 자외선 칩으로 사용하는 경우, 반사층(240)은 자외선에서 반사하는 효율이 높은 알루미늄(Al)으로 형성되는 것이 바람직하다. 반사층(240)이 알루미늄(Al)으로 형성됨으로써, 반도체 발광소자 칩(220)으로부터 나온 빛 예를 들어, 자외선의 일부를 반사시킴으로써, 반도체 발광소자의 광 추출 효율(extraction efficiency)을 향상시킬 수 있다.Further, when the semiconductor light emitting device chip 220 is used as an ultraviolet chip, it is preferable that the reflective layer 240 is formed of aluminum (Al) having high efficiency of reflection from ultraviolet rays. The reflection layer 240 is formed of aluminum (Al), so that the light extraction efficiency of the semiconductor light emitting device can be improved by reflecting a part of light emitted from the semiconductor light emitting device chip 220, for example, ultraviolet light .

또한, 도시 하지는 않았지만 몸체(230)의 상면에도 반사층이 형성될 수 있다. 예를 들어, 몸체(230)의 상면에 금속성 물질 또는 DBR 분포 브래그 리플렉터(DBR: Distributed Bragg Reflector)를 도포하여 반사층을 형성할 수 있다.Also, although not shown, a reflective layer may be formed on the upper surface of the body 230. For example, a metallic material or a DBR distributed Bragg reflector (DBR) may be applied to the upper surface of the body 230 to form a reflective layer.

한편, 도 4(c)를 살펴보면, 몸체(230)가 절연성 물질로 형성되지만, 몸체(230)의 내측면에 반사층(240)이 형성되는 과장에서 바닥부(232)의 내측면(2322)에 형성된 반사층(240)과 기판(210)에 의한 쇼트 방지를 위해 반사층(240) 형성 이후, 바닥부(232)의 내측면(2322)에 절연층(23220)을 별도로 형성하여 쇼트 위험성을 낮출 수 있다.4 (c), the body 230 is formed of an insulating material. However, when the reflective layer 240 is formed on the inner surface of the body 230, the inner surface 2322 of the bottom portion 232 The insulating layer 23220 may be separately formed on the inner side surface 2322 of the bottom portion 232 after the reflective layer 240 is formed to prevent the short circuit by the reflective layer 240 and the substrate 210, .

또한, 바닥부(232)의 하면(2321)과 기판(210) 사이에 절연성 접착층(235)이 개재될 수 있다. 절연성 접착층(235)은 절연성 접착제를 사용하여 기판(210)과 몸체(230)을 접착하면서 형성되며, 이때 절연성 접착제의 일부가 제1 내측면(241)에 형성되어 금속성 반사층(240)에 의한 쇼트 위험성이 더 낮아질 수 있다.An insulating adhesive layer 235 may be interposed between the lower surface 2321 of the bottom portion 232 and the substrate 210. The insulating adhesive layer 235 is formed by bonding the substrate 210 and the body 230 using an insulating adhesive agent and a part of the insulating adhesive agent is formed on the first inner side surface 241, The risk may be lower.

그리고, 도 4(d)를 살펴보면, 반사층(240)은 바닥부(232) 내측면(2322) 중 기판(210)과 접촉하는 일부분(23221)을 제외한 나머지 바닥부(232)의 내측면(2322) 및 측벽(231)의 내측면(2311)에만 형성된다. 이에 따라, 반사층(240)이 기판(210)과 소정 간격으로 이격되어 위치함으로써, 금속성 물질로 이루어지는 반사층(240)과 기판(210) 사이에 쇼트 위험성을 방지할 수 있다.4D, the reflection layer 240 is formed on the inner surface 2322 of the bottom portion 232 excluding the portion 23221 of the inner side surface 2322 of the bottom portion 232 that is in contact with the substrate 210 And the inner surface 2311 of the sidewall 231, as shown in Fig. Accordingly, since the reflective layer 240 is spaced apart from the substrate 210 by a predetermined distance, a risk of short-circuiting between the reflective layer 240 made of a metallic material and the substrate 210 can be prevented.

또한 도시하지 않았지만, 반사층(240)이 바닥부(232)의 내측면(2322)을 제외한 측벽(231)의 내측면(2311)에만 형성될 수 있다. 이에 따라, 금속성 물질로 이루어지는 반사층(240)과 기판(210) 사이에 쇼트 위험성이 더 낮아 질 수 있다.Although not shown, the reflective layer 240 may be formed only on the inner surface 2311 of the side wall 231 except the inner surface 2322 of the bottom portion 232. Accordingly, the risk of short-circuiting between the reflective layer 240 made of a metallic material and the substrate 210 can be lowered.

봉지재(250)는 적어도 캐비티(214)에 구비되어 반도체 발광소자 칩(220)을 덮고 있어서, 홀(233)에 위치하고 있는 반도체 발광소자 칩(220)을 몸체(230)에 고정시킬 수 있다.The encapsulant 250 is provided at least in the cavity 214 to cover the semiconductor light emitting device chip 220 so that the semiconductor light emitting device chip 220 located in the hole 233 can be fixed to the body 230.

봉지재(250)는 투광성을 갖고 있으며, 예를 들어 에폭시 수지 및 실리콘 수지 중 하나로 이루어질 수 있으며, 반도체 발광소자 칩(220)을 자외선 칩으로 사용하는 경우에는 PDMS(polydimethylsiloxane)계 수지로 이루어질 수 있다. 한편, 봉지재(250)는 생략될 수 있다. 봉지재(250)가 생략되는 경우 유리 또는 석영 등으로 덮일 수 있다.The encapsulant 250 may be made of one of epoxy resin and silicone resin and may be made of a polydimethylsiloxane (PDMS) resin when the semiconductor light emitting device chip 220 is used as an ultraviolet chip . On the other hand, the sealing material 250 may be omitted. If the encapsulant 250 is omitted, it may be covered with glass or quartz.

도 5는 본 개시에 따른 반도체 발광소자의 다른 예를 보여주는 도면이다.5 is a view showing another example of the semiconductor light emitting device according to the present disclosure.

반도체 발광소자(300)는 몸체(330)의 바닥부(331)와 반도체 발광소자 칩(320) 사이에 반사 물질(360)을 포함한다.The semiconductor light emitting device 300 includes a reflective material 360 between the bottom portion 331 of the body 330 and the semiconductor light emitting device chip 320.

도 5에 도시된 반사 물질(360) 및 도 4에 도시된 반사층(240)을 제외하고는 도 4에 기재된 반도체 발광소자(200)와 동일한 특성을 갖는다.Except for the reflective material 360 shown in Fig. 5 and the reflective layer 240 shown in Fig. 4, has the same characteristics as the semiconductor light emitting element 200 described in Fig.

반사 물질(360)이 반도체 발광소자 칩(320)의 측면에 위치함으로써 반도체 발광소자 칩(320)의 측면에서 나오는 빛을 반사시켜, 반도체 발광소자(300)의 광 추출 효율을 향상시킬 수 있다.The reflective material 360 is positioned on the side surface of the semiconductor light emitting device chip 320 so that light emitted from the side surface of the semiconductor light emitting device chip 320 is reflected to improve the light extraction efficiency of the semiconductor light emitting device 300.

반사 물질(360)은 백색 반사 물질이 바람직하다. 예를 들어 백색 실리콘 수지일 수 있다. 또한 도 5(b)와 같이 반사 물질(360)과 반도체 발광소자 칩(320) 사이에 공간(331)이 형성되게 반사 물질(360)이 위치할 수도 있다.Reflective material 360 is preferably a white reflective material. For example, a white silicone resin. 5B, the reflective material 360 may be positioned so that a space 331 is formed between the reflective material 360 and the semiconductor light emitting device chip 320.

도 6은 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 보여주는 도면이다.6 is a view showing another example of the semiconductor light emitting device according to the present disclosure.

반도체 발광소자(400)는 몸체(430)의 바닥부(411)에 복수개의 홀(401)을 포함하며, 각각의 홀(401)에 반도체 발광소자 칩(420)이 위치한다.The semiconductor light emitting device 400 includes a plurality of holes 401 in the bottom portion 411 of the body 430 and the semiconductor light emitting device chip 420 is disposed in each of the holes 401.

복수개의 홀(401) 및 각각의 홀(401)에 반도체 발광소자 칩(420)이 위치하는 것과 도 4에 도시된 반사층(240)을 제외하고는 도 4에 기재된 반도체 발광소자(200)와 동일한 특성을 갖는다.4 except that the semiconductor light emitting device chip 420 is positioned in the plurality of holes 401 and the holes 401 and the reflection layer 240 shown in FIG. 4 is the same as the semiconductor light emitting device 200 shown in FIG. .

도 6에는 2개의 홀이 기재되어 있으나, 2개 이상도 가능하다. 또한 각각의 홀(401)에 위치하는 반도체 발광소자 칩(420)은 서로 다른 색을 발광할 수 있다.Although two holes are shown in Fig. 6, two or more holes are possible. In addition, the semiconductor light emitting device chips 420 located in the respective holes 401 may emit different colors.

도 7은 본 개시에 따른 반도체 발광소자의 다른 예를 보여주는 도면이다.7 is a view showing another example of the semiconductor light emitting device according to the present disclosure.

반도체 발광소자(500)는 몸체(530)의 바닥부(532)의 높이(5323)가 반도체 발광소자 칩(520)의 높이(523)보다 높은 것을 특징으로 한다.The semiconductor light emitting device 500 is characterized in that the height 5323 of the bottom 532 of the body 530 is higher than the height 523 of the semiconductor light emitting device chip 520.

구체적으로, 도 7(a)는 도 4에 기재된 반도체 발광소자(200)로서 바닥부(232)의 높이(2323)가 반도체 발광소자 칩(220)의 높이(223)보다 낮은 경우 반도체 발광소자 칩(220)의 측면에서 나오는 빛(224, 225)의 경로를 보여준다.7A is a sectional view of the semiconductor light emitting device 200 when the height 2323 of the bottom portion 232 is lower than the height 223 of the semiconductor light emitting device chip 220, Lt; RTI ID = 0.0 > 220 < / RTI >

도 7(b)는 바닥부(532)의 높이(5323)가 반도체 발광소자 칩(520)의 높이(523)보다 높은 경우 반도체 발광소자 칩(520)의 측면에서 나오는 빛(524, 525)의 경로를 보여준다.7B is a sectional view of the light 524 and 525 emitted from the side of the semiconductor light emitting device chip 520 when the height 5323 of the bottom part 532 is higher than the height 523 of the semiconductor light emitting device chip 520. [ Show path.

도 7(a)를 보면, 반도체 발광소자 칩(220)의 측면에서 나온 빛(224, 225) 중 바닥부(232)의 높이(2323)보다 낮은 부분에서 나오는 빛(224)은 홀(233)을 형성하는 바닥부(232) 내측면(240)에 반사되어 상측으로 나가며, 바닥부(232)의 높이(2323)보다 높은 부분에서 나오는 빛(225)은 홀(233)을 형성하는 바닥부(232)의 내측면(2322)에 반사되지 않고 그대로 상측으로 나간다.7A, the light 224 emitted from a portion of the light 224 or 225 emitted from the side surface of the semiconductor light emitting device chip 220 lower than the height 2323 of the bottom portion 232 passes through the hole 233, The light 225 reflected from the inner side surface 240 of the bottom portion 232 forming the hole 233 goes upward and the light 225 emerging from the portion higher than the height 2323 of the bottom portion 232 passes through the bottom portion 233 forming the hole 233 232 without being reflected by the inner side surface 2322 of the inner surface 2322 of the outer tube 232.

특히 바닥부(232) 내측면(2322)에 반사되지 않고 상측으로 나가는 빛(225) 때문에 반도체 발광소자 칩(220)의 측면에서 나오는 빛의 경로를 조절하는데 어려움이 있다.It is difficult to control the path of light emitted from the side surface of the semiconductor light emitting device chip 220 due to the light 225 that is emitted upward without being reflected by the side surface 2322 of the bottom part 232.

반면에 그림 7(b)를 보면 반도체 발광소자 칩(520)의 측면에서 나온 빛(524, 525)의 대부분이 바닥부(532) 내측면(5322)에 반사되어 상측으로 나가기 때문에 7(a)에 비하여 반도체 발광소자 칩(520)의 측면에서 나오는 빛의 경로를 바닥부(532) 내측면(5322)에 의해 조절할 수 있다. 일반적으로 광 추출효율 측면에서는 도 7(a)와 같이 바닥부의 높이가 반도체 발광소자 칩의 높이보다 낮은 것이 바람직하지만, 상측으로 나가는 빛의 경로를 조절하기 위해서는 도 7(b)와 같이 바닥부의 높이가 반도체 발광소자 칩(520)의 높이보다 높은 것이 바람직하다. 다만 도 7(c)와 같이 홀(533)의 상측 개구의 폭(5330)보다 홀의 하측 개구의 폭(5331)이 크게 홀(533)이 형성되도록 홀(533)을 형성하는 바닥부(532)의 내측면(5322)이 경사진 경우에는 반도체 발광소자 칩(520)의 측면에서 나오는 빛(525)의 대부분이 상측으로 나가지 못하기 때문에 바람직하지 않다. 따라서 바닥부(532)의 높이(5323)가 반도체 발광소자 칩(520)의 높이(523)보다 높은 경우에 홀(533)을 형성하는 바닥부(532) 내측면(5322)은 홀(533)의 상측 개구의 폭(5330)이 홀(533)의 하측 개구의 폭(5331)보다 크도록 경사진 것이 바람직하다.7 (b), most of the light 524 and 525 emitted from the side surface of the semiconductor light emitting device chip 520 are reflected on the inner side surface 5322 of the bottom portion 532, The path of the light emitted from the side surface of the semiconductor light emitting device chip 520 can be adjusted by the inner surface 5322 of the bottom portion 532. In general, in terms of light extraction efficiency, it is preferable that the height of the bottom portion is lower than the height of the semiconductor light emitting device chip as shown in FIG. 7 (a), but in order to adjust the light path to the upper side, Is preferably higher than the height of the semiconductor light emitting device chip (520). 7 (c), the bottom portion 532 forming the hole 533 is formed such that the width 5331 of the lower opening of the hole is larger than the width 5330 of the upper opening of the hole 533, The majority of the light 525 emitted from the side surface of the semiconductor light emitting device chip 520 does not go upward, which is not preferable. When the height 5323 of the bottom part 532 is higher than the height 523 of the semiconductor light emitting device chip 520, the inside surface 5322 of the bottom part 532, which forms the hole 533, The width 5330 of the upper opening of the hole 533 is larger than the width 5331 of the lower opening of the hole 533. [

바닥부(532) 내측면(5322)의 다양한 경사각도에 따른 효과는 도 8에서 설명한다. 도 7에서 설명하는 것을 제외하고 반도체 발광소자(500)는 도 4에 기재된 반도체 발광소자(200)와 실질적으로 동일하다.The effect according to various inclination angles of the side surface 5322 in the bottom portion 532 is described in Fig. Except as described in FIG. 7, the semiconductor light emitting device 500 is substantially the same as the semiconductor light emitting device 200 described in FIG.

도 8은 도 7에 개시된 반도체 발광소자의 다양한 실시 예를 보여주는 도면이다.8 is a view showing various embodiments of the semiconductor light emitting device disclosed in FIG.

반도체 발광소자 칩(520)의 측면에서 나오는 빛(525)의 경로를 조절하기 위해서 바닥부(532)의 높이(5323)를 반도체 발광소자 칩(520)의 높이(523)보다 2배 이하로 높이 하는 것이 광 추출 효율 측면에서 바람직하다. 2배보다 더 높은 경우에는 예를 들어 도 8(a)와 같이 반도체 발광소자 칩(520)의 측면에서 나오는 빛(525)이 바닥부(532) 내측면(5322)에 여러 번 반사되어 빛이 일부 손실될 수 있기 때문이다.The height 5323 of the bottom portion 532 is set to be not more than twice the height 523 of the semiconductor light emitting device chip 520 in order to adjust the path of the light 525 emitted from the side of the semiconductor light emitting device chip 520 Is preferable in light extraction efficiency. The light 525 emitted from the side surface of the semiconductor light emitting device chip 520 is reflected on the inner surface 5322 of the bottom portion 532 several times as shown in FIG. 8 (a) Some may be lost.

또한 도 8(b)를 보면 바닥부(532)의 내측면(5322)이 바닥부(5322)의 하면(7321)과 이루는 경사각(7324)은 45°이상인 것이 바람직하다. 45°미만인 경우에는 바닥부(532) 내측면(5322)에 의해 반도체 발광소자 칩(520)의 측면에서 나오는 빛(525)의 경로를 조절하는 효과가 떨어지기 때문이다. 또한 바닥부(532)의 내측면(5322)이 바닥부(532)의 하면(5321)과 이루는 경사각(5324)은 90°이하인 것이 바람직하다. 경사각(5324)은 90°를 넘는 경우에 발생하는 문제에 대해서는 도 7(c)에서 설명하였다.8B, the inclination angle 7324 between the inner surface 5322 of the bottom portion 532 and the bottom surface 7321 of the bottom portion 5322 is preferably 45 degrees or more. The effect of adjusting the path of the light 525 emitted from the side surface of the semiconductor light emitting device chip 520 is deteriorated by the side surface 5322 in the bottom portion 532. The inclined angle 5324 between the inner surface 5322 of the bottom 532 and the bottom surface 5321 of the bottom 532 is preferably 90 ° or less. A problem that occurs when the inclination angle 5324 exceeds 90 degrees is described in Fig. 7 (c).

도 9는 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 보여주는 도면이다.9 is a view showing an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure.

먼저 도 9(a)를 참조하면, 홀(633)을 포함하는 몸체(630)를 준비한다. 여기서, 몸체(630)는 사출성형을 통해 얻을 수 있다.9 (a), a body 630 including a hole 633 is prepared. Here, the body 630 can be obtained through injection molding.

다음으로, 도 9(b)를 참조하면, 몸체(630)의 내측면에 반사층(640)을 형성한다. 이때, 반사층(640)은 증착 방식 또는 스프레이 코팅 등을 이용하여 형성될 수 있다.Next, referring to FIG. 9B, a reflection layer 640 is formed on the inner surface of the body 630. At this time, the reflective layer 640 may be formed using a vapor deposition method or a spray coating method.

다음으로, 도 9(c)를 참조하면, 기판(610) 위에 반사층(640)이 형성된 몸체(630)를 배치한다. 바닥부(632)의 하면과 기판(610) 사이에 절연성 접착층(635)이 개재될 수 있다.Next, referring to FIG. 9C, a body 630 having a reflective layer 640 formed thereon is disposed on a substrate 610. An insulating adhesive layer 635 may be interposed between the lower surface of the bottom portion 632 and the substrate 610. [

다음으로, 도 9(d)를 참조하면, 반도체 발광소자 칩(620)을 홀(633)에 위치시킨다. 이에, 바닥부(632)의 높이(6323)는 홀(633)에 수용되는 반도체 발광소자 칩(620)의 높이보다 높게 형성되는 것이 바람직하다.Next, referring to FIG. 9 (d), the semiconductor light emitting device chip 620 is placed in the hole 633. It is preferable that the height 6323 of the bottom portion 632 is formed to be higher than the height of the semiconductor light emitting device chip 620 accommodated in the hole 633. [

반도체 발광소자 칩(620)의 제1 전극(621) 및 제2 전극(622)은 각각 기판(610)의 제1 도전부(611) 및 제2 도전부(612) 위에 위치하여 서로 전기적 및 물리적으로 연결된다.The first electrode 621 and the second electrode 622 of the semiconductor light emitting device chip 620 are respectively disposed on the first conductive portion 611 and the second conductive portion 612 of the substrate 610 and electrically and physically Lt; / RTI >

다음으로, 도 9(e)를 참조하면, 반도체 발광소자 칩(620)을 몸체(630)에 고정시키기 위해 봉지재(650)로 반도체 발광소자 칩(620)을 덮는다.9 (e), the semiconductor light emitting device chip 620 is covered with the sealing material 650 to fix the semiconductor light emitting device chip 620 to the body 630. Next, as shown in FIG.

본 개시에 따른 반도체 발광소자의 제조방법의 순서는 당업자가 용이하게 변경할 수 있는 범위에서는 본 개시의 범위에 포함될 수 있다.The order of the method of manufacturing a semiconductor light emitting device according to the present disclosure can be included in the scope of the present disclosure to the extent that those skilled in the art can easily change it.

한편, 반도체 발광소자 칩(620)의 제1 전극(621) 및 제2 전극(622)과 기판(610)의 제1 도전부(611) 및 제2 도전부(612) 간의 정렬을 위해 기판(610) 위에 반도체 발광소자 칩(620)을 먼저 배치할 수도 있다.The first electrode 621 and the second electrode 622 of the semiconductor light emitting device chip 620 are electrically connected to the substrate 610 for alignment between the first conductive portion 611 and the second conductive portion 612 of the substrate 610. [ The semiconductor light emitting device chip 620 may be disposed on the semiconductor light emitting device 610.

다음으로, 홀(633)을 포함하는 몸체(630)를 기판(610)위에 배치한다.Next, a body 630 including a hole 633 is disposed on the substrate 610. Next,

본 개시에 따른 반도체 발광소자의 제조방법의 순서는 당업자가 용이하게 변경할 수 있는 범위에서는 본 개시의 범위에 포함될 수 있다.The order of the method of manufacturing a semiconductor light emitting device according to the present disclosure can be included in the scope of the present disclosure to the extent that those skilled in the art can easily change it.

도 10은 도 4(d)에 도시된 반도체 발광소자의 제조방법을 보여주는 도면이다.FIG. 10 is a view showing a method of manufacturing the semiconductor light emitting device shown in FIG. 4 (d).

먼저 도 10(a)를 참조하면, 베이스(1) 위에 접착층(2)을 도포한다.10 (a), the adhesive layer 2 is applied on the base 1. In this case,

접착층(2)은 3㎛ 이상 20㎛ 이하의 두께를 가지며, 실리콘 또는 아크릴 계 물질로 이루어진다.The adhesive layer 2 has a thickness of not less than 3 μm and not more than 20 μm, and is made of a silicon or acrylic material.

접착층(2)의 두께가 3㎛ 이하인 경우에는 몸체(730)가 베이스(1) 위에 완벽하게 고정되지 않아 몸체(730)가 베이스(1)로부터 이탈될 수 있고, 20㎛ 이상인 경우 접착층(2)이 경화되는데 오랜 시간이 걸려 공정 시간이 지연될 수 있다. 따라서, 본 예에서 접착층(2)의 두께는 8㎛ 내지 10㎛의 두께를 가지는 것이 바람직하다.When the thickness of the adhesive layer 2 is 3 m or less, the body 730 is not completely fixed on the base 1 so that the body 730 can be detached from the base 1. When the thickness of the adhesive layer 2 is 20 m or more, It takes a long time to cure and the process time may be delayed. Therefore, in this embodiment, it is preferable that the thickness of the adhesive layer 2 is 8 占 퐉 to 10 占 퐉.

다음으로, 도 10(b)를 참조하면, 베이스(1) 위에 도포된 접착층(2)을 이용하여 홀(733)을 포함하는 몸체(730)를 베이스(1) 위에 고정시킨다.Next, referring to FIG. 10 (b), the body 730 including the hole 733 is fixed on the base 1 using the adhesive layer 2 applied on the base 1.

여기서, 접착층(2)과 몸체(730)의 마찰력에 의해 접착층(2)과 몸체(730)가 접촉하는 부분에 일부 접착층(2)이 돌출되어 경화되는 돌출 부분(3a, 3b)이 형성된다.The protruding portions 3a and 3b are formed at portions where the adhesive layer 2 and the body 730 are in contact with each other due to the friction between the adhesive layer 2 and the body 730.

본 예에서, 접착층(2)의 두께가 8㎛ 내지 10㎛ 이므로, 접착층(2)과 몸체(730)가 접촉하는 부분에서 돌출되어 경화된 접착층(2)의 돌출 부분(3a, 3b)은 약 3㎛ 내지 8㎛의 두께를 갖는다.The protruding portions 3a and 3b of the adhesive layer 2 protruding from the portion where the adhesive layer 2 and the body 730 are in contact with each other are hardened And has a thickness of 3 탆 to 8 탆.

다음으로, 도 10(c)를 참조하면, 몸체(730)의 내측면에 반사층(740)을 형성한다. 이때, 반사층(740)은 증착 방식 또는 스프레이 코팅 등을 이용하여 형성될 수 있다.Next, referring to FIG. 10C, a reflection layer 740 is formed on the inner surface of the body 730. At this time, the reflective layer 740 may be formed using a deposition method or a spray coating method.

다음으로, 도 10(d)를 참조하면, 반사층(740)이 형성된 몸체(730)를 베이스(1)로부터 분리한다.Next, referring to FIG. 10D, the body 730 having the reflective layer 740 formed thereon is separated from the base 1.

반사층(740)이 형성된 몸체(730)를 베이스(1)로 분리한 후, 별도의 식각 공정을 통해 접착층(2)을 제거한다.After the body 730 having the reflective layer 740 formed thereon is separated into the base 1, the adhesive layer 2 is removed through a separate etching process.

반사층(740)은 접착층(2)과 몸체(730)가 접촉하는 부분에서 돌출되어 경화된 접착층(2)의 돌출 부분(3a)에 의해 바닥부(732) 내측면(7322) 중 일부분(73221)을 제외한 바닥부(732)의 내측면(7322) 및 측벽(731)의 내측면(7311)에만 형성된다.The reflective layer 740 is formed in a portion 73221 of the inner side surface 7322 of the bottom portion 732 by the protruding portion 3a of the adhesive layer 2 protruding from the portion where the adhesive layer 2 and the body 730 contact, Only the inner side surface 7322 of the bottom portion 732 and the inner side surface 7311 of the side wall 731 are formed.

다음으로, 도 10(e)를 참조하면, 기판(710) 위에 바닥부(732) 내측면(7322) 중 기판(710)과 접촉하는 일부분(73221)을 제외한 나머지 바닥부(732)의 내측면(7322) 및 측벽(731)의 내측면(7311)에만 형성된 반사층(740)을 포함하는 몸체(730)를 배치한다. 바닥부(732)의 하면과 기판(710) 사이에 절연성 접착층(735)이 개재될 수 있다.Next, referring to FIG. 10 (e), the inner surface 7322 of the remaining portion 732 excluding the portion 73221 in contact with the substrate 710 among the inner surface 7322 of the bottom portion 732 on the substrate 710, A body 730 including a reflection layer 740 formed only on the inner side surface 7311 of the side wall 731 is disposed. An insulating adhesive layer 735 may be interposed between the lower surface of the bottom portion 732 and the substrate 710.

본 개시에 따른 반도체 발광소자의 제조방법의 순서는 당업자가 용이하게 변경할 수 있는 범위에서는 본 개시의 범위에 포함될 수 있다.The order of the method of manufacturing a semiconductor light emitting device according to the present disclosure can be included in the scope of the present disclosure to the extent that those skilled in the art can easily change it.

도 11은 본 개시에 따른 자외선을 생성하는 반도체 발광소자의 일 예를 보여주는 도면이다. 도 11에 도시된 반도체 발광소자는 도 4 내지 도 10에 도시된 형태의 반도체 발광소자의 모양을 가질 수 있다. 특히, 벽은 다양한 모양을 가질 수 있다.11 is a view showing an example of a semiconductor light emitting device for generating ultraviolet rays according to the present disclosure. The semiconductor light emitting device shown in FIG. 11 may have the shape of the semiconductor light emitting device shown in FIGS. 4 to 10. FIG. In particular, walls can have various shapes.

도 11(a)는 사시도이며, 도 11(b)는 AA'를 따라 자른 단면도이고, 도 11(c)는 자외선의 반사 경로를 나타내는 도면이고, 도 11(d)는 절연성 접착층을 추가로 포함하는 반도체 발광소자를 나타내는 도면이다.11 (a) is a perspective view, Fig. 11 (b) is a sectional view taken along line AA ', Fig. 11 (c) is a view showing a reflection path of ultraviolet rays, And FIG.

반도체 발광소자(200)는 기판(210), 반도체 발광소자 칩(220), 본딩 패드(230), 벽(240), 반사층(250) 및 봉지재(260)를 포함한다.The semiconductor light emitting device 200 includes a substrate 210, a semiconductor light emitting device chip 220, a bonding pad 230, a wall 240, a reflective layer 250 and an encapsulant 260.

기판(210)은 제1 도전부(211), 제2 도전부(212) 및 제1 도전부(211)과 제2 도전부(212) 사이에 위치하는 절연부(213)를 포함한다. 여기서, 기판(210)을 제조하는 방법은 한국 공개특허공보 제2012-0140454호에 기재되어 있다.The substrate 210 includes a first conductive portion 211, a second conductive portion 212 and an insulating portion 213 positioned between the first conductive portion 211 and the second conductive portion 212. Here, a method of manufacturing the substrate 210 is disclosed in Korean Patent Laid-Open Publication No. 2012-0140454.

제1 도전부(211) 및 제2 도전부(212)는 예를 들어 알루미늄(Al), 구리(Cu) 등과 같은 금속성 물질로 형성될 수 있다.The first conductive portion 211 and the second conductive portion 212 may be formed of a metallic material such as aluminum (Al), copper (Cu), or the like.

제1 도전부(211) 및 제2 도전부(212)는 도 3에 기재된 반도체 발광소자에서 리드 프레임 기능을 갖고 외부와 전기적으로 연결된다.The first conductive portion 211 and the second conductive portion 212 have a lead frame function in the semiconductor light emitting device described in FIG. 3 and are electrically connected to the outside.

제1 도전부(211) 및 제2 도전부(212)는 빛을 반사하는 효율이 높아 반사성이 우수하고 전기적인 결합성이 우수한 물질, 예를 들어, 은(Ag), 니켈(Ni), 알루미늄(Al), 로듐(Rh), 납(Pd), 이리듐(Ir), 루테늄(Ru), 마그네슘(Mg), 아연(Zn) 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.The first conductive portion 211 and the second conductive portion 212 may be formed of a material having high reflectivity for reflecting light and having excellent reflectivity and excellent electrical coupling property such as silver (Ag), nickel (Ni), aluminum And may be formed of a metal or an alloy including at least one of Al, Rh, Pd, Ir, Ru, Mg, and Zn.

본 예에서, 제1 도전부(211) 및 제2 도전부(212)가 자외선을 반사하는 효율이 높은 알루미늄(Al)으로 형성됨으로써, 반도체 발광소자 칩(220)으로부터 나온 빛 예를 들어, 자외선의 일부를 반사시킴으로써, 반도체 발광소자의 광 추출 효율(extraction efficiency)을 향상시킬 수 있다.In this example, the first conductive portion 211 and the second conductive portion 212 are formed of aluminum (Al) having high efficiency of reflecting ultraviolet rays, whereby light emitted from the semiconductor light emitting device chip 220, for example, ultraviolet The light extraction efficiency of the semiconductor light emitting device can be improved.

절연부(213)는 전기 절연물질로 형성될 수 있으나 이에 한정되는 것은 아니다.The insulating portion 213 may be formed of an electrically insulating material, but is not limited thereto.

반도체 발광소자 칩(220)은 제1 전극(221) 및 제2 전극(222)을 포함하며, 래터럴 칩, 플립 칩 또는 수직 칩이 가능하다. 다만 플립 칩을 사용하는 경우 제1 전극(221)과 제2 전극(222)이 와이어 본딩을 사용하지 않고 제1 도전부(211) 및 제2 도전부(212) 위에 위치하여 전기적으로 연결될 수 있어 바람직하다.The semiconductor light emitting device chip 220 includes a first electrode 221 and a second electrode 222, and may be a lateral chip, a flip chip, or a vertical chip. However, when the flip chip is used, the first electrode 221 and the second electrode 222 may be electrically connected to the first conductive portion 211 and the second conductive portion 212 without using wire bonding desirable.

본딩 패드(230)는 제1 본딩 패드(231), 제2 본딩 패드(232) 및 제3 본딩 패드(233)를 포함한다. 본 예에서, 결합성이 우수한 금속성 물질로 이루어지는 본딩 패드(230)는 반사성이 우수한 금속성 물질로 이루어지는 제1 전극(221) 및 제2 전극(222)와 서로 다른 물질로 이루어진다. 본딩 패드(230)는 증착 또는 도금 방식에 의해 형성될 수 있지만, 이에 한정되는 것은 아니다.The bonding pad 230 includes a first bonding pad 231, a second bonding pad 232, and a third bonding pad 233. In this embodiment, the bonding pad 230 made of a metallic material having excellent bonding property is made of a different material from the first electrode 221 and the second electrode 222 made of a metallic material having excellent reflectivity. The bonding pads 230 may be formed by a deposition or plating method, but are not limited thereto.

제1 본딩 패드(231)는 제1 도전부(211)와 제1 전극(221) 사이에 위치하며, 기판(210)과 반도체 발광소자 칩(220)을 전기적 및 물리적으로 연결한다.The first bonding pad 231 is located between the first conductive part 211 and the first electrode 221 and electrically and physically connects the substrate 210 and the semiconductor light emitting device chip 220.

제1 본딩 패드(231)의 두께는 제1 도전부(211)와 제1 전극(221)을 전기적 및 물리적으로 연결하기 위해 약 3㎛ 이상이 바람직하지만, 물리적 측면에서 반도체 발광소자(200)의 크기에 영향을 주지 않고, 전기적 측면에서 전기적 연결이 용이하도록 약 10㎛ 미만이 바람직하다.The thickness of the first bonding pad 231 is preferably about 3 탆 or more for electrically and physically connecting the first conductive portion 211 and the first electrode 221, It is preferable that the thickness is less than about 10 mu m so as to facilitate electrical connection on the electrical side without affecting the size.

제1 본딩 패드(231)의 폭은 제1 도전부(211)의 폭보다 작게 형성될 수 있으나, 제1 도전부(211)와 동일한 폭으로 형성될 수도 있다. 여기서, 제1 본딩 패드(231)는 기판(210)의 폭보다 작게 형성된다.The width of the first bonding pad 231 may be smaller than the width of the first conductive portion 211 but may be the same width as that of the first conductive portion 211. Here, the first bonding pad 231 is formed to be smaller than the width of the substrate 210.

제1 본딩 패드(231)는 결합성이 우수하고 전도성이 높은 금속 물질, 예를 들어, 금(Au), 백금(Pt), AuSn 등으로 형성될 수 있으나 이에 한정되는 것은 아니다.The first bonding pad 231 may be formed of a metal material having excellent bonding property and high conductivity such as gold (Au), platinum (Pt), AuSn, but is not limited thereto.

본 예에서 제1 본딩 패드(231)는 금(Au)으로 형성됨으로써, 제1 도전부(211)와 제1 전극(221) 사이의 전기적 연결 및 물리적 연결을 용이하게 하여 반도체 발광소자의 신뢰성을 향상시킬 수 있다.In this embodiment, the first bonding pad 231 is formed of gold (Au), thereby facilitating electrical connection and physical connection between the first conductive portion 211 and the first electrode 221 to improve the reliability of the semiconductor light- Can be improved.

제2 본딩 패드(232)는 제2 도전부(212)와 제2 전극(222) 사이에 위치하며, 기판(210)과 반도체 발광소자 칩(220)을 전기적 및 물리적으로 연결한다.The second bonding pad 232 is located between the second conductive part 212 and the second electrode 222 and electrically and physically connects the substrate 210 and the semiconductor light emitting device chip 220.

제2 본딩 패드(232)의 두께는 제2 도전부(212)와 제2 전극(222)을 전기적 및 물리적으로 연결하기 위해 약 3㎛ 이상이 바람직하지만, 물리적 측면에서 반도체 발광소자(200)의 크기에 영향을 주지 않고, 전기적 측면에서 전기적 연결이 용이하도록 약 10㎛ 미만이 바람직하다. 여기서, 제2 본딩 패드(232)의 두께는 제1 본딩 패드(231)의 두께와 동일하게 형성되는 것이 바람직하다.The thickness of the second bonding pad 232 is preferably about 3 μm or more for electrically and physically connecting the second conductive part 212 and the second electrode 222. However, It is preferable that the thickness is less than about 10 mu m so as to facilitate electrical connection on the electrical side without affecting the size. Here, the thickness of the second bonding pad 232 is preferably equal to the thickness of the first bonding pad 231.

제2 본딩 패드(232)의 폭은 제2 도전부(212)의 폭보다 작게 형성될 수 있으나, 제2 도전부(212)와 동일한 폭으로 형성될 수도 있다. 여기서, 제2 본딩 패드(232)는 기판(210)의 폭보다 작게 형성된다. 한편, 제2 본딩 패드(232)는 제1 본딩 패드(231)의 폭과 동일하게 또는 크거나 작게 형성될 수도 있다.The width of the second bonding pad 232 may be less than the width of the second conductive part 212, but may be the same as the width of the second conductive part 212. Here, the second bonding pad 232 is formed to be smaller than the width of the substrate 210. On the other hand, the second bonding pad 232 may be formed to have the same width as the first bonding pad 231, or to be larger or smaller.

제2 본딩 패드(232)는 결합성이 우수하며 전도성이 높은 금속 물질, 예를 들어, 백금(Pt), 금(Au), AuSn 등으로 형성될 수 있으나 이에 한정되는 것은 아니다.The second bonding pad 232 may be formed of a metal having high conductivity and high conductivity, for example, platinum (Pt), gold (Au), AuSn or the like, but is not limited thereto.

본 예에서 제2 본딩 패드(232)는 금(Au)으로 형성되어 제2 도전부(212)와 제2 전극(222) 사이의 전기적 연결 및 물리적 연결을 용이하게 하여 반도체 발광소자의 신뢰성을 향상시킬 수 있다.In this example, the second bonding pad 232 is formed of gold (Au) to facilitate electrical connection and physical connection between the second conductive part 212 and the second electrode 222, thereby improving the reliability of the semiconductor light emitting device .

여기서, 제2 본딩 패드(232)는 본딩 패드(230)의 공정을 간소화하기 위해 제1 본딩 패드(231)와 동일한 물질로 동시에 형성되는 것이 바람직하다.Here, the second bonding pad 232 may be formed of the same material as the first bonding pad 231 to simplify the process of the bonding pad 230.

제3 본딩 패드(233)는 반도체 발광소자 칩(220)과 접촉하는 기판(210)의 상면의 반대면인 하면에 위치하며, 외부와 전기적 및 물리적으로 연결된다. 여기서, 제3 본딩 패드(233)는 기판(210)의 절연부(213)를 제외한 하면 전체면에 형성된다. 이와 달리, 제3 본딩 패드(233)는 생략될 수 있다.The third bonding pad 233 is located on the bottom surface of the substrate 210 opposite to the upper surface of the substrate 210 in contact with the semiconductor light emitting device chip 220 and is electrically and physically connected to the outside. Here, the third bonding pad 233 is formed on the entire bottom surface of the substrate 210 except for the insulating portion 213. Alternatively, the third bonding pad 233 may be omitted.

벽(240)은 기판(210) 위에 형성되며 반도체 발광소자 칩(220)을 둘러싸고 있으며, 제1 내측면(241), 제2 내측면(242) 및 하면(243)을 포함한다. 여기서, 벽(240)은 예를 들어 에폭시 수지나 실리콘 수지와 같은 절연성 물질을 사용하여 사출 성형을 통해 얻을 수 있다. 하지만, 벽(240)은 이에 한정되지 않고, 금속으로 형성될 수 있다.The wall 240 is formed on the substrate 210 and surrounds the semiconductor light emitting device chip 220 and includes a first inner side surface 241, a second inner side surface 242 and a bottom surface 243. Here, the wall 240 can be obtained through injection molding using an insulating material such as epoxy resin or silicone resin, for example. However, the wall 240 is not limited thereto and may be formed of metal.

제1 내측면(241)은 하면(243)과 이어져 있고, 제2 내측면(242)은 제1 내측면(241)과 이어져 있다.The first inner side surface 241 is connected to the lower surface 243 and the second inner side surface 242 is connected to the first inner side surface 241.

반사층(250)은 벽(240)의 제2 내측면(242)의 일면에 형성된다. 즉, 반사층(250)은 반도체 발광소자 칩(220)을 덮는 봉지재(260)와 접촉하는 제2 내측면(242)의 일면에 형성된다.The reflective layer 250 is formed on one side of the second inner side surface 242 of the wall 240. That is, the reflective layer 250 is formed on one surface of the second inner side surface 242 contacting the sealing material 260 covering the semiconductor light emitting device chip 220.

반사층(250)은 빛을 반사하는 효율이 높은 금속성 물질로 이루어진 것이 바람직하며 예를 들어 금속성 물질이 코팅, 도금 및 증착 등과 같은 방법으로 형성될 수 있다.The reflective layer 250 is preferably made of a highly efficient metallic material that reflects light. For example, a metallic material may be formed by a method such as coating, plating, and deposition.

반사층(250)을 형성하는 금속성 물질에는 예를 들어 은(Ag), 알루미늄(Al) 등이 있지만 반도체 발광소자 칩(220)을 자외선 칩으로 사용하는 경우, 반사층(240)은 자외선에서 반사하는 효율이 높은 알루미늄(Al)으로 형성되는 것이 바람직하다. 본 예에서, 반사층(250)은 제1 도전부(211) 및 제2 도전부(212)와 동일한 물질로 형성될 수 있지만, 이에 한정하지 않고 반사율이 높은 서로 금속성 물질로 이루어질 수 있다.In the case where the semiconductor light emitting device chip 220 is used as an ultraviolet chip, the reflective layer 240 may be formed of a material having an efficiency of reflecting from ultraviolet rays, for example, Is preferably formed of high aluminum (Al). In this example, the reflective layer 250 may be formed of the same material as the first conductive portion 211 and the second conductive portion 212, but is not limited thereto and may be made of a metal material having high reflectance.

다만 금속성 물질로 이루어진 반사층(250)이 제1 내측면(241)에도 형성되는 경우 쇼트 문제가 발생할 수 있기 때문에 반사층(250)은 제1 내측면(241)에는 형성되지 않고, 제2 내측면(242)에만 형성된다.The reflective layer 250 may not be formed on the first inner side surface 241 but may be formed on the second inner side surface 241 because the reflective layer 250 may be formed on the first inner side surface 241, 242).

또한 반사층(250)을 벽(240)의 제2 내측면(242)에 증착이나 코팅할 때 제1 내측면(241)에 반사층(250)이 형성되지 않도록 하기 위해서 제1 내측면(241)이 벽(240)의 하면(243)과 이루는 경사각(245)은 둔각인 것이 바람직하다.A first inner side surface 241 is formed to prevent the reflective layer 250 from being formed on the first inner side surface 241 when the reflective layer 250 is deposited or coated on the second inner side surface 242 of the wall 240 It is preferable that the inclination angle 245 with the lower surface 243 of the wall 240 is an obtuse angle.

또한 제2 내측면(242)이 벽(240)의 하면(243)과 평행한 가상의 면(247)과 이루는 경사각(246)은 예각인 것이 반사층(250)에 의해 반사되어 나가는 광의 추출 효율을 높일 수 있어 바람직하다.The inclination angle 246 formed between the second inner side surface 242 and the hypothetical surface 247 parallel to the lower surface 243 of the wall 240 has an acute angle and the extraction efficiency of the light reflected by the reflective layer 250 is It is preferable.

예를 들어, 도 11(c)를 참고하면, 반도체 발광소자 칩(220)의 측면으로부터 나온 빛은 반사층(250)에 의해 일부가 흡수되고 일부가 반사된다. 반사된 빛은 다시 반도체 발광소자 칩(220) 내에서 진행하면 소멸되거나 봉지재(260) 측으로 나온다. 게다가 제1 도전부(211) 및 제2 도전부(212)가 자외선에서 반사하는 효율이 높은 알루미늄(Al)으로 형성됨으로써, 반도체 발광소자 칩(220)으로부터 나온 빛 또는 반사층(250)으로부터 반사된 빛의 일부를 반사시킴으로써, 반도체 발광소자의 광 추출 효율(extraction efficiency)을 향상시킬 수 있다.For example, referring to FIG. 11 (c), light emitted from the side surface of the semiconductor light emitting device chip 220 is partially absorbed and partially reflected by the reflection layer 250. The reflected light is extinguished when it proceeds again in the semiconductor light emitting device chip 220 or comes out to the sealing material 260 side. In addition, since the first conductive portion 211 and the second conductive portion 212 are formed of aluminum (Al) having high efficiency of reflection from ultraviolet rays, the light emitted from the semiconductor light emitting device chip 220 or the light reflected from the reflective layer 250 By reflecting a part of light, the extraction efficiency of the semiconductor light emitting device can be improved.

도 11(d)를 참조하면, 벽(240)의 하면(243)과 기판(210) 사이에 절연성 접착층(270)이 개재될 수 있다. 절연성 접착층(270)은 절연성 접착제를 사용하여 기판(210)과 벽(240)을 접착하면서 형성되며, 이때 절연성 접착제의 일부가 제1 내측면(241)에 형성되어 금속성 반사층(250)에 의한 쇼트 위험성이 더 낮아질 수 있다.Referring to FIG. 11 (d), an insulating adhesive layer 270 may be interposed between the lower surface 243 of the wall 240 and the substrate 210. The insulating adhesive layer 270 is formed by adhering the substrate 210 and the wall 240 using an insulating adhesive agent so that a part of the insulating adhesive agent is formed on the first inner side surface 241, The risk may be lower.

또한 제1 내측면(241)과 제2 내측면(242)이 만나는 지점의 높이(248)는 쇼트 방지를 위해서 5um 이상이 바람직하지만 광 추출 효율을 위해 반사층(250)이 형성되지 않은 제1 내측면(241)이 적어야 되는 점에서 50um 미만이 바람직하다.The height 248 of the point where the first inner side surface 241 and the second inner side surface 242 meet is preferably 5 m or more in order to prevent a shot. However, for the light extraction efficiency, Less than 50 [mu] m is preferable in that the side surface 241 must be small.

또한 도시 하지는 않았지만 벽(240)의 상면(249)에도 반사층(250)이 형성될 수 있다.Also, although not shown, a reflective layer 250 may also be formed on the top surface 249 of the wall 240.

본 개시는 제1 내측면(241)에 금속성 반사층(250)이 형성되지 않는 것이며, 필요에 따라 제1 내측면(241) 이외에 반사층이 형성되는 것을 배제하는 것은 아니기 때문이다.This is because the metallic reflection layer 250 is not formed on the first inner side surface 241 and the reflective layer is formed in addition to the first inner side surface 241 if necessary.

봉지재(260)는 반도체 발광소자 칩(220)을 덮도록(cover) 형성된다.The encapsulant 260 is formed to cover the semiconductor light emitting device chip 220.

봉지재(260)는 투광성을 갖고 있으며, 에폭시 수지 및 실리콘 수지 중 하나로 이루어질 수 있으며, 반도체 발광소자 칩(220)을 자외선 칩으로 사용하는 경우에는 PDMS(polydimethylsiloxane)계 수지로 이루어질 수 있다. 한편, 봉지재(260)는 생략될 수 있다. 봉지재(260)가 생략되는 경우 유리 또는 석영 등으로 덮일 수 있다.The encapsulant 260 may be made of one of an epoxy resin and a silicone resin. When the semiconductor light emitting device chip 220 is used as an ultraviolet chip, the encapsulant 260 may be made of PDMS (polydimethylsiloxane) resin. On the other hand, the sealing material 260 may be omitted. If the encapsulant 260 is omitted, it may be covered with glass or quartz.

도 12는 본 개시에 따른 반도체 발광소자의 다른 예를 보여주는 도면이다.12 is a view showing another example of the semiconductor light emitting device according to the present disclosure.

반도체 발광소자(300)는 내측면(341)이 원형인 벽(340)을 포함한다.The semiconductor light emitting device 300 includes a wall 340 whose inner side 341 is circular.

평면도에서 벽(340)의 내측면(341)의 형상은 사각형, 원형 등 다양한 형상이 가능하다.In the plan view, the inner surface 341 of the wall 340 may have various shapes such as a square shape and a circular shape.

도 12에서 설명하는 것을 제외하고 반도체 발광소자(300)는 도 11에 기재된 반도체 발광소자(200)와 실질적으로 동일하다.Except as described in FIG. 12, the semiconductor light emitting device 300 is substantially the same as the semiconductor light emitting device 200 described in FIG.

도 13은 본 개시에 따른 반도체 발광소자의 또 다른 예를 보여주는 도면이다.13 is a view showing another example of the semiconductor light emitting device according to the present disclosure.

반도체 발광소자(400)는 벽(440)의 제1 내측면(441)이 벽(440)의 하면(443)과 이루는 경사각(444)이 예각이다.The semiconductor light emitting device 400 has an acute angle 444 with the first inner side surface 441 of the wall 440 and the lower surface 443 of the wall 440.

제1 내측면(441)이 벽(440)의 하면(443)과 이루는 경사각(444)은 도 11와 같이 둔각이 바람직하지만 예각을 배제하는 것은 아니다.The inclination angle 444 formed by the first inner side surface 441 with the lower surface 443 of the wall 440 is preferably an obtuse angle as shown in Fig. 11, but does not exclude an acute angle.

도 13에서 설명하는 것을 제외하고 반도체 발광소자(400)는 도 11에 기재된 반도체 발광소자(200)와 실질적으로 동일하다.Except as described in FIG. 13, the semiconductor light emitting device 400 is substantially the same as the semiconductor light emitting device 200 described in FIG.

도 14는 본 개시에 따른 반도체 발광소자의 또 다른 예를 보여주는 도면이다.14 is a view showing another example of the semiconductor light emitting device according to the present disclosure.

반도체 발광소자(500)는 벽(540)의 제1 내측면(541)에 절연층(542)이 형성된다.The semiconductor light emitting device 500 has an insulating layer 542 formed on a first inner side surface 541 of the wall 540.

벽(540)이 절연성 물질로 형성되지만, 벽(540)의 내측면에 반사층(543)이 형성되는 과정에서 제1 내측면(541)의 일부에 반사층(543)이 형성될 수 있기 때문에 반사층(543) 형성 이후, 제1 내측면(541)에 절연층(542)을 별도로 형성하여 쇼트 위험성을 낮출 수 있다.Since the reflective layer 543 may be formed on a portion of the first inner side surface 541 in the process of forming the reflective layer 543 on the inner side surface of the wall 540, 543, the insulating layer 542 may be separately formed on the first inner side surface 541 to reduce the risk of short-circuiting.

도 14에서 설명하는 것을 제외하고 반도체 발광소자(500)는 도 11에 기재된 반도체 발광소자(200)와 실질적으로 동일하다.The semiconductor light emitting device 500 is substantially the same as the semiconductor light emitting device 200 described in Fig.

도 15 내지 도 19는 도 11에 도시된 반도체 발광소자의 제조 방법의 일 예를 설명하기 위한 도면이다.FIGS. 15 to 19 are views for explaining an example of a method of manufacturing the semiconductor light emitting device shown in FIG.

반도체 발광소자의 제조 방법에 있어서, 기판(210)을 준비하고, 반도체 발광소자 칩(220) 및 외부와의 전기적 및 물리적 연결을 위해 기판(210)의 상면 및 하면에 본딩 패드(230)를 형성한다. 여기서, 본딩 패드(230)는 패턴 형성 공정을 통해 형성될 수 있지만, 이에 한정되는 것은 아니다.A method for manufacturing a semiconductor light emitting device includes preparing a substrate 210 and forming bonding pads 230 on the upper and lower surfaces of the substrate 210 for electrical and physical connection with the semiconductor light emitting device chip 220 and the outside do. Here, the bonding pad 230 may be formed through a pattern forming process, but is not limited thereto.

본 예에서, 본딩 패드(230)는 패턴 형성 공정을 이용하여 금(Au)으로 형성됨으로써, 기판(210)의 제2 도전부(212)와 제2 전극(222) 사이 그리고 외부와의 전기적 및 물리적 연결을 용이하게 하여 반도체 발광소자의 신뢰성을 향상시킬 수 있다.In this example, the bonding pad 230 is formed of gold (Au) using a pattern forming process, so that electrical and mechanical contact between the second conductive portion 212 and the second electrode 222 of the substrate 210, The physical connection can be facilitated and the reliability of the semiconductor light emitting device can be improved.

먼저, 기판(210)을 준비하고, 도 15(a)에 도시된 봐와 같이, 기판(210)에 본딩 패드(230)가 형성될 부분이 노출된 패턴을 갖는 마스크(230a)를 기판(210)에 배치한다.First, a substrate 210 is prepared. As shown in FIG. 15A, a mask 230a having a pattern in which a portion where a bonding pad 230 is to be formed is exposed on a substrate 210 is bonded to a substrate 210 ).

다음으로, 도 15(b)에 도시된 봐와 같이, 마스크(230a)에 의해 노출된 부분에 본딩 패드(230)를 형성한다. 여기서, 본딩 패드(230)는 증착 또는 도금 방식에 의해 형성될 수 있지만, 이에 한정되는 것은 아니다.Next, as shown in Fig. 15 (b), the bonding pad 230 is formed on the portion exposed by the mask 230a. Here, the bonding pads 230 may be formed by vapor deposition or plating, but the present invention is not limited thereto.

구체적으로, 기판(210)의 상면에 반도체 발광소자 칩(220)을 고정하기 위해 반도체 발광소자 칩(220)이 위치할 부분에 제1 본딩 패드(231) 및 제2 본딩 패드(232)를 부분적으로 형성하고, 외부와의 연결을 위해 기판(210)의 절연부(213)를 제외한 하면 전체면에 제3 본딩 패드(233)를 동시에 형성한다.Specifically, a first bonding pad 231 and a second bonding pad 232 are partially formed on a portion of the semiconductor light emitting device chip 220 where the semiconductor light emitting device chip 220 is to be placed, And a third bonding pad 233 is simultaneously formed on the entire bottom surface of the substrate 210 except for the insulating portion 213 for connection to the outside.

다음으로, 도 15(c)에 도시된 바와 같이, 별도의 식각 공정을 통해 마스크(230a)를 제거하여 본딩 패드(230)를 형성한다.Next, as shown in FIG. 15 (c), the mask 230a is removed by a separate etching process to form the bonding pad 230.

다음으로, 도 16을 참조하면, 기판(210)의 상면에 벽(240)을 형성한다. 벽(240)은 예를 들어 에폭시 수지나 실리콘 수지와 같은 절연성 물질을 사용하여 사출 성형을 통해 얻을 수 있다. 하지만, 벽(240)은 이에 한정되지 않고, 금속으로 형성될 수 있다.Next, referring to FIG. 16, a wall 240 is formed on the upper surface of the substrate 210. The wall 240 can be obtained by injection molding using an insulating material such as, for example, epoxy resin or silicone resin. However, the wall 240 is not limited thereto and may be formed of metal.

여기서, 벽(240)은 소자 이송 장치(미도시)가 반도체 발광소자 칩(220)을 놓을 위치나 각도를 보정하기 위한 패턴으로 인식될 수 있으며, 이와 함께 봉지재(260)의 댐으로 기능한다.Here, the wall 240 can be recognized as a pattern for correcting the position or the angle at which the semiconductor light emitting device chip 220 is placed by the device transferring device (not shown), and functions as a dam of the sealing material 260 .

구체적으로, 도 16(a)에 도시된 바와 같이, 벽(240)을 기판(210)의 상면에 형성하기 위해 벽(240)이 형성될 부분에 절연성 접착층(270)을 도포한다.Specifically, as shown in FIG. 16A, an insulating adhesive layer 270 is applied to a portion where the wall 240 is to be formed, in order to form the wall 240 on the upper surface of the substrate 210.

다음, 도 16(b)에 도시된 바와 같이, 절연성 접착층(270)이 경화되기 전에 절연성 접착층(270) 위에 벽(240)을 배치함으로써, 기판(210) 위에 벽(240)을 고정시킨다. 즉, 벽(240)을 기판(210) 위에 고정시키기 위해 절연성 접착층(270)을 일정 시간 경화한다.Next, as shown in Fig. 16 (b), the wall 240 is fixed on the substrate 210 by disposing the wall 240 on the insulating adhesive layer 270 before the insulating adhesive layer 270 is cured. That is, the insulating adhesive layer 270 is cured for a predetermined time in order to fix the wall 240 on the substrate 210.

여기서, 반사층(250)이 형성된 벽(240)은 다음과 같이 형성된다.Here, the wall 240 formed with the reflection layer 250 is formed as follows.

우선, 도 17(a)에 도시된 바와 같이, 베이스(1) 위에 사출성형을 통해 형성된 벽(240)을 배치시킨다. 여기서, 베이스(1)는 리지드(rigid)한 금속 판 또는 비금속 판이거나, 플렉시블한 필름 또는 테이프일 수 있다.First, as shown in Fig. 17 (a), a wall 240 formed by injection molding is disposed on the base 1. Here, the base 1 may be a rigid metal plate or a non-metal plate, or may be a flexible film or tape.

다음, 도 17(b)에 도시된 바와 같이, 벽(240)의 제2 내측면(242)의 일면에 반사층(250)을 형성한다. 여기서, 반사층(250)은 증착 방식 또는 스프레이 코팅 등을 이용하여 형성될 수 있다.Next, as shown in FIG. 17 (b), a reflective layer 250 is formed on one surface of the second inner side surface 242 of the wall 240. Here, the reflective layer 250 may be formed using a deposition method, spray coating, or the like.

다음, 도 17(c)에 도시된 바와 같이, 반사층(250)이 형성된 벽(240)을 베이스(1)로부터 분리한다.Next, as shown in Fig. 17 (c), the wall 240 on which the reflection layer 250 is formed is separated from the base 1.

본 예에서, 베이스(1)와 벽(240)은 외력에 의해 가압되어 서로 접하거나, 접착물질을 이용하여 서로 접착할 수 있다. 예를 들어, 접착 물질은 도전성 페이스트, 절연성 페이스트, 폴리머 접착제 등 다양하게 선택가능하며, 특별히 제한되지는 않는다. 어느 온도 범위에서는 접착력을 상실하는 물질을 사용하면, 베이스(1)와 벽(240)의 분리 시에 상기 온도 범위에서 분리가 쉽게 될 수 있다.In this example, the base 1 and the wall 240 may be pressed together by an external force and contacted with each other, or may be bonded to each other using an adhesive material. For example, the adhesive material may be variously selected from conductive paste, insulating paste, polymer adhesive, and the like, and is not particularly limited. When a material which loses adhesion force in any temperature range is used, separation can be facilitated in the temperature range when the base 1 and the wall 240 are separated.

한편 이와 달리, 소자 이송 장치(미도시)를 이용하여 반사층(250)이 형성된 벽(240)을 베이스(1)로부터 픽업(pick-up)하여 기판(210) 위에 놓을 수 있다.Alternatively, the wall 240 on which the reflective layer 250 is formed may be picked up from the base 1 and placed on the substrate 210 using a device transfer device (not shown).

즉, 베이스(1)의 아래에서 핀 또는 봉이 반사층(250)이 형성된 벽(240)을 치면 베이스(1)로부터 반사층(250)이 형성된 벽(240)이 떨어지며, 그 순간 소자 이송 장치가 반사층(250)이 형성된 벽(240)를 전기적 흡착 또는 진공 흡착할 수 있다.That is, when a pin 240 or a rod is formed on the wall 240 formed with the reflective layer 250 under the base 1, the wall 240 formed with the reflective layer 250 from the base 1 is separated from the base 240 and the instantaneous element- 250 can be electrically adsorbed or vacuum adsorbed.

다음, 기판(210) 및 본딩 패드(230)의 패턴을 인식하고, 위치 및 각도 보정이 가능한 소자 이송 장치를 이용하여 절연성 접착층(270)이 도포된 기판(210) 위에 반사층(250)을 포함하는 벽(240)을 배치할 수 있다.Next, the pattern of the substrate 210 and the bonding pads 230 is recognized, and the substrate 210 coated with the insulating adhesive layer 270 is patterned by using a device transferring device capable of position and angle correction, The wall 240 can be disposed.

다음으로, 도 18을 참조하면, 벽(240), 제1 본딩 패드(231) 및 제2 본딩 패드(232)의 패턴을 인식하고, 위치 및 각도 보정이 가능한 별도의 소자 이송 장치(미도시)를 이용하여 기판(210)의 전면에 반도체 발광소자 칩(220)을 배치한다.18, a separate device transfer device (not shown) recognizes the pattern of the wall 240, the first bonding pad 231, and the second bonding pad 232 and is capable of position and angle correction, The semiconductor light emitting device chip 220 is disposed on the front surface of the substrate 210. [

구체적으로, 반도체 발광소자 칩(220)의 제1 전극(221) 및 제2 전극(222)과 기판(210)의 상면에 위치하는 제1 본딩 패드(231) 및 제2 본딩 패드(232)가 서로 대응하도록 배치한다. 다음, 일정 온도 범위에서 제1 본딩 패드(231) 및 제2 본딩 패드(232)의 접착력을 증가시켜 기판(210)의 제1 도전부(211) 및 제2 도전부(212)와 반도체 발광소자 칩(220)의 제1 전극(221) 및 제2 전극(222) 사이를 전기적 및 물리적 연결시킴으로써, 기판(210)의 전면에 반도체 발광소자 칩(220)을 고정시킨다.The first bonding pad 231 and the second bonding pad 232 located on the upper surface of the substrate 210 and the first electrode 221 and the second electrode 222 of the semiconductor light emitting device chip 220 Respectively. The adhesive strength of the first bonding pad 231 and the second bonding pad 232 is increased in a predetermined temperature range so that the first conductive portion 211 and the second conductive portion 212 of the substrate 210 and the semiconductor light- The semiconductor light emitting device chip 220 is fixed to the front surface of the substrate 210 by electrically and physically connecting the first electrode 221 and the second electrode 222 of the chip 220 to each other.

다음으로, 도 19를 참조하면, 반도체 발광소자 칩(220)이 배치된 기판(210)의 상면에 봉지재(260)를 투입하여 형성하고 경화한다. 여기서 봉지재(260)는 디스펜싱, 스텐실, 스크린 프린팅, 스핀 코팅 등을 이용하여 형성할 수 있다. 두께의 균일도나 형광체의 내부 밀도 등의 관점에서 디스펜싱이 바람직하다.19, an encapsulant 260 is applied to the upper surface of the substrate 210 on which the semiconductor light emitting device chip 220 is disposed, and is formed and cured. Here, the sealing material 260 may be formed using a dispenser, a stencil, a screen printing, a spin coating, or the like. Dispensing is preferable from the viewpoints of the uniformity of the thickness and the internal density of the phosphor.

봉지재(260)는 반도체 발광소자 분야에서 일반적으로 사용되는 에폭시 수지, 실리콘 수지 중 하나 일 수 있다. 한편, 봉지재(260)는 생략될 수 있다. 봉지재(260)가 생략되는 경우 유리 또는 석영 등으로 덮일 수 있다.The sealing material 260 may be one of an epoxy resin and a silicone resin generally used in the field of semiconductor light emitting devices. On the other hand, the sealing material 260 may be omitted. If the encapsulant 260 is omitted, it may be covered with glass or quartz.

본 개시에 따른 반도체 발광소자의 제조방법의 순서는 당업자가 용이하게 변경할 수 있는 범위에서는 본 개시의 범위에 포함될 수 있다.The order of the method of manufacturing a semiconductor light emitting device according to the present disclosure can be included in the scope of the present disclosure to the extent that those skilled in the art can easily change it.

한편, 도 20을 참조하면, 제1 본딩 패드(231) 및 제2 본딩 패드(232)와 제1 전극(221) 및 제2 전극(222) 간의 정렬을 위해 기판(210) 위에 벽(240)을 배치하기 전에 반도체 발광소자 칩(220)을 먼저 배치할 수 있다.20, a wall 240 is formed on a substrate 210 for alignment between a first bonding pad 231 and a second bonding pad 232 and a first electrode 221 and a second electrode 222, The semiconductor light emitting device chip 220 may be disposed before the semiconductor light emitting device chip 220 is disposed.

본 개시에 따른 반도체 발광소자의 제조방법의 순서는 당업자가 용이하게 변경할 수 있는 범위에서는 본 개시의 범위에 포함될 수 있다.The order of the method of manufacturing a semiconductor light emitting device according to the present disclosure can be included in the scope of the present disclosure to the extent that those skilled in the art can easily change it.

본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described.

(1) 반도체 발광소자에 있어서, 제1 도전부, 제2 도전부 및 제1 도전부와 제2 도전부 사이에 위치하는 절연부를 포함하는 기판; 기판 위에 위치하고, 기판과 전기적으로 연결된 반도체 발광소자 칩;으로서, 전자와 전공의 재결합에 의해 자외선을 생성하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광소자 칩; 기판 위에 위치하고, 반도체 발광소자 칩을 둘러싸고 있는 벽; 으로서, 벽의 하면과 이어지는 제1 면과, 제1 면과 이어지는 제2 면을 포함하는 벽; 벽의 하면과 기판 사이에 개재되는 절연성 접착층; 반도체 발광소자 칩을 덮는 봉지재; 기판과 반도체 발광소자 칩 사이에 개재되며, 전극과 기판을 전기적으로 연결하는 본딩 패드; 그리고, 봉지재와 접촉하는 벽의 내측면에 형성된 반사층을 포함하고, 본딩 패드는 제1 도전부 및 제2 도전부와 서로 다른 물질로 이루어지는 반도체 발광소자. 여기서, 반도체 발광소자 칩 및 기판은 봉지재, 유리 또는 석영으로 덮일 수 있다.(1) A semiconductor light emitting device comprising: a substrate including a first conductive portion, a second conductive portion, and an insulating portion positioned between the first conductive portion and the second conductive portion; A semiconductor light emitting device chip, which is located on a substrate and is electrically connected to a substrate, includes: a plurality of semiconductor layers that generate ultraviolet rays by recombination of electrons and electrons; and a semiconductor light emitting device chip having electrodes electrically connected to the plurality of semiconductor layers; A wall disposed on the substrate and surrounding the semiconductor light emitting device chip; A wall including a first side adjoining the lower surface of the wall and a second side adjoining the first side; An insulating adhesive layer interposed between the lower surface of the wall and the substrate; A sealing material covering the semiconductor light emitting device chip; A bonding pad interposed between the substrate and the semiconductor light emitting device chip, the bonding pad electrically connecting the electrode and the substrate; And a reflective layer formed on an inner surface of the wall in contact with the sealing material, wherein the bonding pad is made of a material different from the first conductive portion and the second conductive portion. Here, the semiconductor light emitting device chip and the substrate may be covered with an encapsulant, glass or quartz.

(2) 본딩 패드는 반사층과 서로 다른 물질로 이루어지는 반도체 발광소자.(2) The semiconductor light emitting device according to (1), wherein the bonding pad is made of a material different from that of the reflective layer.

(3) 반사층은 제1 도전부 및 제2 도전부와 동일한 물질로 이루어지는 반도체 발광소자.(3) The semiconductor light emitting device according to (1), wherein the reflective layer is made of the same material as the first conductive portion and the second conductive portion.

(4) 본딩 패드는 각각의 제1 도전부 및 제2 도전부와 발광소자 칩의 전극 사이에 위치하는 반도체 발광소자.(4) The semiconductor light emitting device according to any one of (1) to (4), wherein the bonding pads are located between the first conductive portions and the second conductive portions and between the electrodes of the light emitting device chip.

(5) 반도체 발광소자 칩의 전극은 제1 전극 및 제2 전극을 포함하며, 제1 전극이 제1 도전부 위에 위치하고 제2 전극이 제2 도전부 위에 위치하여 전기적으로 연결되는 반도체 발광소자.(5) An electrode of a semiconductor light emitting device chip includes a first electrode and a second electrode, wherein the first electrode is disposed on the first conductive portion, and the second electrode is disposed on the second conductive portion to be electrically connected.

(6) 본딩 패드는 발광소자 칩과 접촉하는 상면의 반대면인 기판의 하면에 추가로 위치하는 반도체 발광소자.(6) The semiconductor light emitting device according to any one of (1) to (5), further comprising a bonding pad disposed on a lower surface of the substrate, which is opposite to an upper surface contacting the light emitting device chip.

(7) 벽은 벽의 하면과 이어지는 제1 면과, 제1 면과 이어지는 제2 면을 포함하고, 반사층은 벽의 제1 면에는 형성되지 않고 제2 면에만 형성되는 반도체 발광소자.(7) The semiconductor light emitting device according to any one of the above claims, wherein the wall comprises a first surface connected to the lower surface of the wall, and a second surface connected to the first surface, and the reflective layer is formed only on the second surface, not on the first surface.

(8) 벽의 제1 면에 형성된 절연층;을 포함하는 반도체 발광소자.(8) an insulating layer formed on a first surface of the wall.

(9) 벽의 제1 면 및 제2 면은 벽의 하면으로 기울어진 경사각을 갖는 반도체 발광소자.(9) The semiconductor light emitting device of claim 1, wherein the first and second surfaces of the wall have inclined angles inclined to the lower surface of the wall.

본 개시에 따르면 반도체 발광소자 칩의 전극과 기판이 연결되는 부분에만 전기적 접촉이 우수한 금속성 물질을 형성함으로써, 반사율을 증가시키면서 전기적 접촉을 유지할 수 있는 반도체 발광소자를 얻을 수 있다.According to the present disclosure, it is possible to obtain a semiconductor light emitting device capable of maintaining electrical contact while increasing the reflectance by forming a metallic material having excellent electrical contact only at a portion where the electrode of the semiconductor light emitting device chip is connected to the substrate.

반도체 발광소자 : 200, 300, 400, 500
본딩 패드 : 230, 231, 232Semiconductor light emitting devices: 200, 300, 400, 500
Bonding pads: 230, 231, 232

Claims (9)

반도체 발광소자에 있어서,
제1 도전부, 제2 도전부 및 제1 도전부와 제2 도전부 사이에 위치하는 절연부를 포함하는 기판;
기판 위에 위치하고, 기판과 전기적으로 연결된 반도체 발광소자 칩;으로서, 전자와 전공의 재결합에 의해 자외선을 생성하는 복수의 반도체층과, 복수의 반도체층에 전기적으로 연결된 전극을 가지는 반도체 발광소자 칩;
기판 위에 위치하고, 반도체 발광소자 칩을 둘러싸고 있는 벽;으로서, 벽의 하면과 이어지는 제1 면과, 제1 면과 이어지는 제2 면을 포함하는 벽;
벽의 하면과 기판 사이에 개재되는 절연성 접착층;
기판과 반도체 발광소자 칩 사이에 개재되며, 전극과 기판을 전기적으로 연결하는 본딩 패드; 그리고,
벽의 내측면의 적어도 일부분에 형성된 반사층을 포함하고,
본딩 패드는 제1 도전부 및 제2 도전부와 서로 다른 물질로 이루어지는 반도체 발광소자.In the semiconductor light emitting device,
A substrate including a first conductive portion, a second conductive portion, and an insulating portion positioned between the first conductive portion and the second conductive portion;
A semiconductor light emitting device chip, which is located on a substrate and is electrically connected to a substrate, includes: a plurality of semiconductor layers that generate ultraviolet rays by recombination of electrons and electrons; and a semiconductor light emitting device chip having electrodes electrically connected to the plurality of semiconductor layers;
A wall surrounding the semiconductor light emitting device chip, the wall surrounding the semiconductor light emitting device chip, the wall comprising: a first surface that adjoins the lower surface of the wall; and a second surface that adjoins the first surface;
An insulating adhesive layer interposed between the lower surface of the wall and the substrate;
A bonding pad interposed between the substrate and the semiconductor light emitting device chip, the bonding pad electrically connecting the electrode and the substrate; And,
And a reflective layer formed on at least a portion of the inner side surface of the wall,
Wherein the bonding pad is made of a different material from the first conductive portion and the second conductive portion. 제1항에 있어서,
본딩 패드는 반사층과 서로 다른 물질로 이루어지는 반도체 발광소자.The method according to claim 1,
Wherein the bonding pad is made of a material different from that of the reflective layer. 제1항에 있어서,
반사층은 제1 도전부 및 제2 도전부와 동일한 물질로 이루어지는 반도체 발광소자.The method according to claim 1,
And the reflective layer is made of the same material as the first conductive portion and the second conductive portion. 제1항에 있어서,
본딩 패드는 각각의 제1 도전부 및 제2 도전부와 발광소자 칩의 전극 사이에 위치하는 반도체 발광소자.The method according to claim 1,
Wherein the bonding pads are located between the first conductive portions and the second conductive portions and between the electrodes of the light emitting device chip. 청구항 4에 있어서,
반도체 발광소자 칩의 전극은 제1 전극 및 제2 전극을 포함하며, 제1 전극이 제1 도전부 위에 위치하고 제2 전극이 제2 도전부 위에 위치하여 전기적으로 연결되는 반도체 발광소자.The method of claim 4,
Wherein the electrode of the semiconductor light emitting device chip includes a first electrode and a second electrode, the first electrode is positioned on the first conductive portion, and the second electrode is disposed on the second conductive portion to be electrically connected. 제1항에 있어서,
본딩 패드는 발광소자 칩과 접촉하는 상면의 반대면인 기판의 하면에 추가로 위치하는 반도체 발광소자.The method according to claim 1,
Wherein the bonding pad is further located on the lower surface of the substrate which is the opposite surface of the upper surface in contact with the light emitting device chip. 제1항에 있어서,
반사층은 벽의 제1 면에는 형성되지 않고 제2 면에만 형성되는 반도체 발광소자.The method according to claim 1,
Wherein the reflective layer is formed only on the second surface, not on the first surface of the wall. 청구항 7에 있어서,
벽의 제1 면에 형성된 절연층;을 포함하는 반도체 발광소자.The method of claim 7,
And an insulating layer formed on the first surface of the wall. 제7항에 있어서,
벽의 제1 면 및 제2 면은 벽의 하면으로 기울어진 경사각을 갖는 반도체 발광소자.8. The method of claim 7,
Wherein the first and second surfaces of the wall have inclined angles inclined to the lower surface of the wall.
KR1020160137618A 2016-10-21 2016-10-21 Semiconductor light emitting device KR20180044039A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160137618A KR20180044039A (en) 2016-10-21 2016-10-21 Semiconductor light emitting device
PCT/KR2017/011607 WO2018074866A2 (en) 2016-10-21 2017-10-19 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160137618A KR20180044039A (en) 2016-10-21 2016-10-21 Semiconductor light emitting device

Publications (1)

Publication Number Publication Date
KR20180044039A true KR20180044039A (en) 2018-05-02

Family

ID=62183918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160137618A KR20180044039A (en) 2016-10-21 2016-10-21 Semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR20180044039A (en)

Similar Documents

Publication Publication Date Title
US10249805B2 (en) Light emitting diode package having frame with bottom surface having two surfaces different in height
US8669581B2 (en) Light emitting device package including UV light emitting diode
US8779446B2 (en) Light emitting device package and light emitting system
KR20130022052A (en) The light emitting device package and the light emitting system
JP5936885B2 (en) Semiconductor light emitting device
KR102022463B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR102017734B1 (en) Semiconductor light emitting device
KR101363980B1 (en) Optical module and manufacturing method thereof
KR20180044039A (en) Semiconductor light emitting device
KR101877745B1 (en) Semiconductor light emitting device and method of manufacturing the same
JP3888810B2 (en) LED lamp
KR101877236B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR101863545B1 (en) Semiconductor light emitting device
KR101928314B1 (en) Semiconductor light emitting device chip and semiconductor light emitting device by using the same
KR20150018481A (en) Semiconductor light emitting device and manufacturing method of the same
KR20180044470A (en) Semiconductor light emitting device
CN104952985A (en) Semiconductor light emitting device and method of manufacturing same
WO2017160081A2 (en) Semiconductor light emitting device
KR101877237B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR101997806B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR101835631B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR101877743B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR101831207B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR101946239B1 (en) Semiconductor light emitting structure and method ofmanufacturing the same
KR20170132932A (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application