KR20180023686A - 3족-5족 화합물 반도체 소자 제조 방법 및 그 반도체 소자 - Google Patents

3족-5족 화합물 반도체 소자 제조 방법 및 그 반도체 소자 Download PDF

Info

Publication number
KR20180023686A
KR20180023686A KR1020160109437A KR20160109437A KR20180023686A KR 20180023686 A KR20180023686 A KR 20180023686A KR 1020160109437 A KR1020160109437 A KR 1020160109437A KR 20160109437 A KR20160109437 A KR 20160109437A KR 20180023686 A KR20180023686 A KR 20180023686A
Authority
KR
South Korea
Prior art keywords
group
type
compound semiconductor
iii
semiconductor layer
Prior art date
Application number
KR1020160109437A
Other languages
English (en)
Other versions
KR101959378B1 (ko
Inventor
주현수
송진동
노일표
장준연
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020160109437A priority Critical patent/KR101959378B1/ko
Publication of KR20180023686A publication Critical patent/KR20180023686A/ko
Application granted granted Critical
Publication of KR101959378B1 publication Critical patent/KR101959378B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10328—Gallium antimonide [GaSb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

실시예들은 기판 상에 제1형 3족-5족 화합물 반도체층을 형성하는 단계 및 상기 제1형 3족-5족 화합물 반도체층의 소정 부분을 제2형으로 변환하는 단계를 포함하는 3족-5족 화합물 반도체 소자 제조 방법 및 이 제조 방법으로 제조된 3족-5족 화합물 반도체 소자에 관련된다.

Description

3족-5족 화합물 반도체 소자 제조 방법 및 그 반도체 소자{MANUFACTURING METHOD FOR Ⅲ-Ⅴ COMPOUND SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE THERETO}
본 발명은 3족-5족 화합물 반도체 소자의 제조 방법 및 그 방법으로 제조된 반도체 소자에 관련되며, 더욱 구체적으로는, 동일한 3족-5족 화합물 반도체 기판에 영역별로 선택적으로 치환 또는 ?完臼? CMOS를 형성하는 제조 방법 및 그 방법으로 제조된 반도체 소자에 관련된다.
Si 이후의 차세대 반도체 물질로 III-V(3족-5족) 반도체를 사용하려는 시도가 이루어지고 있다. 도 1a 및 1b는 종래 방식에 따라 제조되는 III-V 반도체 기반의 CMOS 소자를 나타낸다. 도 1a는 적층 및 델타 도핑을 이용하여 3족-5족 CMOS 소자를 구현한 예를 나타내며, 도 1b는 이종의 3족-5족 반도체 소자를 활용한 예를 나타낸다.
도 1a에서 설명된 델타 도핑을 통한 반도체 소자 제작은, 동일 평면상이 아닌 입체 구조로만 구현할 수 있기 때문에, 복잡하거나 미세한 공정을 수행할 수 없는 문제점이 존재한다.
도 1b를 참조하면, 반도체 소자로서 일 부분은 InGaSb를 이용하고 다른 부분은 InAs를 이용하고 있다. 도 1b 의 방식은 각각의 물질을 개별적으로 형성해야 하며, 이를 위해서 증착 및 제거 공정이 수회 반복되어야 하므로 소자 제작 전체 공정이 더 복잡하고 단가가 상승하는 문제점이 존재한다.
미국등록특허 US7429747 미국등록특허 US8629012
위와 같은 문제점을 해결하기 위해서, 3족-5족 화합물 반도체 소자를 제작함에 있어서, 동일 평면 상에 선택적으로 반도체 타입을 전환할 수 있고, 공정이 단순화 되고, 미세한 공정이 가능한 제조 방법이 요구된다.
본 발명의 일 실시예에 따른 3족-5족 화합물 반도체 소자 제조 방법은 기판 상에 제1형 3족-5족 화합물 반도체층을 형성하는 단계 및 상기 제1형 3족-5족 화합물 반도체층의 소정 부분을 제2형으로 변환하는 단계를 포함한다.
바람직한 일 실시예에서, 상기 제1형 3족-5족 화합물 반도체층의 소정 부분을 제2형으로 변환하는 단계는, 상기 제1형 3족-5족 화합물 반도체층의 소정 부분에 5족 물질을 도핑 또는 치환하는 단계를 포함할 수 있다.
바람직한 일 실시예에서, 상기 소정 부분에 5족 물질을 도핑 또는 치환하는 단계는, 상기 제1형 3족-5족 화합물 반도체층을 부분적으로 마스킹함으로써, 상기 소정 부분에 5족 물질을 도핑 또는 치환하는 단계를 포함할 수 있다.
바람직한 일 실시예에서, 상기 제1형 3족-5족 화합물 반도체층의 소정 부분을 제2형으로 변환하는 단계는, 상기 제1형 3족-5족 화합물 반도체층의 소정 부분에 대하여, 상기 제1형 3족-5족 화합물 반도체층에 포함된 5족 원소보다 낮은 원자번호를 갖는 5족 물질로 치환하는 단계를 포함할 수 있다.
바람직한 일 실시예에서, 상기 5족 물질은 상기 제1형 3족-5족 화합물 반도체층에 포함된 5족원소 보다 낮은 원자번호를 갖는 것일 수 있다.
바람직한 일 실시예에서, 상기 제1형 3족-5족 화합물 반도체는, GaSb이고, 상기 5족 물질은 As 및 P 중 적어도 하나일 수 있다.
바람직한 일 실시예에서, 상기 제1형 3족-5족 화합물 반도체층을 제1영역, 제2영역 및 제3영역으로 패터닝하는 단계를 더 포함하고, 상기 제1 영역 및 제3 영역 사이에 제2영역이 배치되고, 상기 제1 영역 및 상기 제3 영역은 제2형으로 변환될 수 있다.
바람직한 일 실시예에서, 상기 제1형은 P형이고 상기 제2형은 N형이거나, 상기 제1형은 N형이고 상기 제2형은 P형일 수 있다.
본 발명의 일 실시예에 따른 3족-5족 화합물 반도체 소자는 상술한 제조 방법으로 제조될 수 있다.
본 발명의 일 실시예에 따르면, 3족-5족 화합물 반도체 소자 공정을 Si 공정과 유사한 수준으로 획기적으로 단순화할 수 있다.
특히, 본 발명의 일 실시예에 따르면, Si 반도체와 동일하게 동일 평면 상에 선택적으로 반도체 타입을 전환하여 반도체 소자(예컨대 CMOS)를 구현할 수 있기 때문에, 미세화 및 공정 단순화가 가능하게 된다.
도 1a 및 1b는 종래 방식에 따라 제조되는 III-V 반도체 기반의 CMOS 소자를 나타낸다.
도 2a 내지 2c는 본 발명의 일 실시예에 따른 3족-5족 화합물 반도체 소자의 제조 방법에 따른 단면도이다.
도 3a 내지 3c는 본 발명의 다른 일 실시예에 따른 3족-5족 화합물 반도체 소자의 제조 방법에 따른 사시도이다.
도 4a 내지 4c는 본 발명의 또 다른 일 실시예에 따른 3족-5족 화합물 반도체 소자의 제조 방법에 따른 사시도이다.
도 5a 내지 5e는 본 발명의 또 다른 일 실시예에 따른 3족-5족 화합물 반도체 소자의 제조 방법에 따른 사시도이다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시 된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
이하에서, 도면을 참조하여 본 발명의 실시예들에 대하여 상세히 살펴본다.
도 2a 내지 2c는 본 발명의 일 실시예에 따른 3족-5족 화합물 반도체 소자의 제조 방법에 따른 단면도이다. 도 2a를 참조하며, 본 발명의 일 실시예에 따른 3족-5족 화합물 반도체 소자(100)의 제조 방법은 기판(110) 상에 제1형 3족-5족 화합물 반도체층(120)을 형성하는 단계를 포함한다. 기판(110)과 3족-5족 화합물 반도체층(120) 사이에는 버퍼층(미도시)이 형성될 수도 있다.
그 후, 제1형 3족-5족 화합물 반도체층(120)의 소정 부분(120 B)은 제2형으로 변환될 수 있다. 나머지 일 부분(120A)은 여전히 제1형을 유지할 수 있다.
상술한 제1형 3족-5족 화합물 반도체층(120)의 소정 부분(120B)을 제2형으로 변환하기 위해서, 소정 부분(120B)에 대하여 치환 또는 도핑이 적용될 수 있다. 여기서 제1형과 제2형은 서로 다른 타입으로 P형 또는 N형일 수 있다. 예컨대 상기 제1형은 P형이고 상기 제2형은 N형이거나, 상기 제1형은 N형이고 상기 제2형은 P형일 수 있다.
도 2b를 참조하면 제1형 3족-5족 화합물 반도체층(120)의 소정 부분(120B)을 제외한 나머지 부분(120A)을 마스크(130)를 이용하여 마스킹할 수 있다. 그 후, 소정 부분(120B)에 대하여 5족 물질(140)을 도핑할 수 있다. 또는 소정 부분(120B)에 대하여 제1형 3족-5족 화합물 반도체층의 5족 원소를 다른 5족 물질로 치환할 수 있다.
여기서 도핑되거나 치환되는 5족 물질(140)은 상기 제1형 3족-5족 화합물 반도체층에 포함된 5족 원소보다 낮은 원자번호를 갖는 5족 물질일 수 있다.
예컨대, 제1형 3족-5족 화합물 반도체층(120)이 GaSb인 경우, 도핑되거나 치환되는 5족 물질은 Sb보다 낮은 원자번호를 갖는 As 및 P 중 적어도 하나일 수 있다. 도 2 b를 참조하면, 5족 물질(140)으로 As를 주입한 경우, 소정 부분(121)은 제2형 GaAsSb가 될 수 있다.
또는 제1형 3족-5족 화합물 반도체층(120)의 소정 부분(150)에 있어서 GaSb가 GaAs로 치환될 수도 있다. 일 예에서, 치환 공정은 상기 소정 부분(150)을 개방(open) 하고 나머지 영역은 마스킹(close)한 상태에서 As 분위기 또는 As를 포함하는 반응물질(reactant)을 분사하여 이루어질 수 있다, 이에 따라서 상기 소정 부분(150)은 GaSb가 As분위기에 노출되어 Sb가 As로 치환되고 Sb는 기화될 수 있다.
그 결과, 제1형 3족-5족 화합물 반도체층(120)은 제1형 3족-5족 화합물 반도체층(120)과 제2형 3족-5족 화합물 반도체층(150)으로 동일 평면상에 분리되어 형성될 수 있다.
도 3a 내지 3c는 본 발명의 다른 일 실시예에 따른 3족-5족 화합물 반도체 소자의 제조 방법에 따른 사시도이다. 도 3a를 참조하면, 3족-5족 화합물 반도체 소자의 제조 방법은 제1형 3족-5족 화합물 반도체층(120)을 제1영역(121), 제2영역(122) 및 제3영역(123)으로 패터닝할 수 있다. 여기서 제1 영역(121) 및 제3 영역 (123)사이에 제2영역(122)이 배치되고, 제1 영역(121) 및 상기 제3 영역(123)은 제2형으로 변환될 수 있다. 또한 제2영역(122)은 제1 및 제3 영역에 비하여 좁은 폭을 가질 수도 있다. 한편 도 3a에서는 기판(110)과 제1형 3족-5족 화합물 반도체층(120) 사이에 버퍼층(111)이 배치되어 있다.
제1 영역(121) 및 상기 제3 영역(123)을 제2형으로 변환하기 위해서, 도 3b에 도시된 바와 같이 제2 영역(122)을 마스킹 처리하고, 상술한 5족 물질(140)을 주입하여 제1형 3족-5족 화합물 반도체층(120)을 제2형으로 변환시킬 수 있다. 그 결과 도 3c에 도시된 것과 같이, NPN BJT 소자를 제작할 수도 있다. 도 3c에 서 제1 영역은 콜렉터, 제2 영역은 베이스, 제3 영역은 이미터로 동작할 수 있다.
도 4a 내지 4c는 본 발명의 또 다른 일 실시예에 따른 3족-5족 화합물 반도체 소자의 제조 방법에 따른 사시도이다. 도 4a를 참조하면, 기판(110) 상에 제1형 3족-5족 화합물 반도체층(120)을 형성할 수 있다. 제1형 3족-5족 화합물 반도체층(120)은 복수개의 부분(120A,120B)으로 분리될 수 있다. 복수개의 부분 중 일부(120B)를 제2형 3족-5족 화합물 반도체로 변환하기 위해서 상술한 바와 같이 도핑 또는 치환이 수행될 수 있다.
도핑 또는 치환을 위해서, 도 4b에 도시된 바와 같이 제1형 3족-5족 화합물 반도체층(120)의 일 부분(제2형으로 변환되지 않는 부분, 120A)을 밀봉(차단)하고 5족 물질을 주입할 수 있다. 본 명세서에서 설명되는 도핑 또는 치환을 위한 5족 물질의 주입은 원자층증착법, 화학기상증착, 물리증착 등 임의의 증차방식이 이용될 수 있다. 일 예에서 밀봉하는 단계는, 절역막(예컨대 산화물 측) 또는 3족-5족 화합물 반도체로 구성된 버퍼층을 형성하고, 상기 일 부분만을 덮도록 패터닝하는 단계를 포함할 수 있다. 그러나 본 발명이 이와 같은 방법에 제한되는 것은 아니다.
여기서 상기 5족 물질(140)은 상술한 바와 같이 제1형 3족-5족 화합물 반도체층(120)의 5족 원소보다 낮은 원자번호를 갖는 물질이다. 그 결과 도 4c에 도시된 바와 같이 동일한 평면에 제1형 및 제2형 3족-5족 화합물 반도체가 형성될 수 있다. 도 4a 내지 4c에서는 설명이 명확해 지도록 제1형 3족-5족 화합물 반도체층(120)이 제1형 GaSb이고, 제2형 3족-5족 화합물 반도체(150)는 GaAsSb인 것으로 도시되었으나 이에 본 발명이 제한되는 것이 아니다.
도 5a 내지 5e는 본 발명의 또 다른 일 실시예에 따른 3족-5족 화합물 반도체 소자의 제조 방법에 따른 사시도이다. 도 5a를 참조하면 제1형 3족-5족 화합물 반도체층(120) 제2 기판(160)이 형성될 수 있다. 그 후 도 5b에서와 같이 제2 기판(160)의 적어도 일부분은 제거될 수 있다. 제2 기판(160)이 제거된 부분(161)은 제1형 3족-5족 화합물 반도체층(120)이 노출된다. 도 5c를 참조하면, 제1형 3족-5족 화합물 반도체층(120)의 일 부분이 노출된 상태에서, 5족 물질(140)을 주입하여 노출된 부분의 제1형 3족-5족 화합물 반도체층(120)이 제2형으로 변환될 수 있다.
도 5d를 참조하면, 제1형 3족-5족 화합물 반도체층(120) 중 제2 기판(160)이 위치한 부분은 여전히 제1형을 유지하고, 노출된 부분은 제2형으로 변환되어 있다.
그 후, 도 5e에서와 같이 제거된 부분(161)에 게이트 물질(170)을 형성하여 트랜지스터를 생성할 수도 있다.
본 발명의 일 실시예에 따른 3족-5족 화합물 반도체 소자는 상술한 제조 방법으로 제조될 수 있다.
이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.

Claims (9)

  1. 기판 상에 제1형 3족-5족 화합물 반도체층을 형성하는 단계; 및
    상기 제1형 3족-5족 화합물 반도체층의 소정 부분을 제2형으로 변환하는 단계를 포함하는 3족-5족 화합물 반도체 소자 제조 방법.
  2. 제1항에 있어서,
    상기 제1형 3족-5족 화합물 반도체층의 소정 부분을 제2형으로 변환하는 단계는, 상기 제1형 3족-5족 화합물 반도체층의 소정 부분에 5족 물질을 도핑 또는 치환하는 단계를 포함하는 것을 특징으로 하는 3족-5족 화합물 반도체 소자 제조 방법.
  3. 제2항에 있어서,
    상기 소정 부분에 5족 물질을 도핑 또는 치환하는 단계는,
    상기 제1형 3족-5족 화합물 반도체층을 부분적으로 마스킹함으로써, 상기 소정 부분에 5족 물질을 도핑 또는 치환하는 단계를 포함하는 것을 특징으로 하는 3족-5족 화합물 반도체 소자 제조 방법.

  4. 제1항에 있어서,
    상기 제1형 3족-5족 화합물 반도체층의 소정 부분을 제2형으로 변환하는 단계는, 상기 제1형 3족-5족 화합물 반도체층의 소정 부분에 대하여, 상기 제1형 3족-5족 화합물 반도체층에 포함된 5족 원소보다 낮은 원자번호를 갖는 5족 물질로 치환하는 단계를 포함하는 것을 특징으로 하는 3족-5족 화합물 반도체 소자 제조 방법.
  5. 제2항 또는 제4항에 있어서,
    상기 5족 물질은 상기 제1형 3족-5족 화합물 반도체층에 포함된 5족원소 보다 낮은 원자번호를 갖는 것을 특징으로 하는 3족-5족 화합물 반도체 소자 제조 방법.
  6. 제5항에 있어서,
    상기 제1형 3족-5족 화합물 반도체는, GaSb이고,
    상기 5족 물질은 As 및 P 중 적어도 하나인 것을 특징으로 하는 3족-5족 화합물 반도체 소자 제조 방법.
  7. 제1항에 있어서,
    상기 제1형 3족-5족 화합물 반도체층을 제1영역, 제2영역 및 제3영역으로 패터닝하는 단계를 더 포함하고,
    상기 제1 영역 및 제3 영역 사이에 제2영역이 배치되고,
    상기 제1 영역 및 상기 제3 영역은 제2형으로 변환되는 것을 특징으로 하는 3족-5족 화합물 반도체 소자 제조 방법.
  8. 제1항에 있어서,
    상기 제1형은 P형이고 상기 제2형은 N형이거나,
    상기 제1형은 N형이고 상기 제2형은 P형인 것을 특징으로 하는3족-5족 화합물 반도체 소자 제조 방법.
  9. 제1항 내지 제4항 중 어느 한 항에 따른 제조 방법으로 제조된 3족-5족 화합물 반도체 소자.
KR1020160109437A 2016-08-26 2016-08-26 3족-5족 화합물 반도체 소자 제조 방법 및 그 반도체 소자 KR101959378B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160109437A KR101959378B1 (ko) 2016-08-26 2016-08-26 3족-5족 화합물 반도체 소자 제조 방법 및 그 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160109437A KR101959378B1 (ko) 2016-08-26 2016-08-26 3족-5족 화합물 반도체 소자 제조 방법 및 그 반도체 소자

Publications (2)

Publication Number Publication Date
KR20180023686A true KR20180023686A (ko) 2018-03-07
KR101959378B1 KR101959378B1 (ko) 2019-03-19

Family

ID=61688739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160109437A KR101959378B1 (ko) 2016-08-26 2016-08-26 3족-5족 화합물 반도체 소자 제조 방법 및 그 반도체 소자

Country Status (1)

Country Link
KR (1) KR101959378B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107894B2 (en) 2018-02-23 2021-08-31 Korea Institute Of Science And Technology Group III-V compound semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162849A (ja) * 1997-12-02 1999-06-18 Showa Denko Kk 積層構造体及びその製造方法
US7429747B2 (en) 2006-11-16 2008-09-30 Intel Corporation Sb-based CMOS devices
JP2011014938A (ja) * 2000-04-26 2011-01-20 Osram Opto Semiconductors Gmbh 発光半導体素子並びに発光性半導体素子の製造方法
KR20130038829A (ko) * 2010-04-06 2013-04-18 코비오 인코포레이티드 에피택셜 구조, 그 제조방법, 및 그것을 포함하는 소자
KR20130099224A (ko) * 2009-07-13 2013-09-05 시게이트 테크놀로지 엘엘씨 쇼트키 다이오드 스위치 및 이를 포함하는 메모리 유닛들
US8629012B2 (en) 2010-01-26 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming antimony-based FETs monolithically

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162849A (ja) * 1997-12-02 1999-06-18 Showa Denko Kk 積層構造体及びその製造方法
JP2011014938A (ja) * 2000-04-26 2011-01-20 Osram Opto Semiconductors Gmbh 発光半導体素子並びに発光性半導体素子の製造方法
US7429747B2 (en) 2006-11-16 2008-09-30 Intel Corporation Sb-based CMOS devices
KR20130099224A (ko) * 2009-07-13 2013-09-05 시게이트 테크놀로지 엘엘씨 쇼트키 다이오드 스위치 및 이를 포함하는 메모리 유닛들
US8629012B2 (en) 2010-01-26 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming antimony-based FETs monolithically
KR20130038829A (ko) * 2010-04-06 2013-04-18 코비오 인코포레이티드 에피택셜 구조, 그 제조방법, 및 그것을 포함하는 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107894B2 (en) 2018-02-23 2021-08-31 Korea Institute Of Science And Technology Group III-V compound semiconductor device

Also Published As

Publication number Publication date
KR101959378B1 (ko) 2019-03-19

Similar Documents

Publication Publication Date Title
US11594413B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming
US8188513B2 (en) Nanowire and larger GaN based HEMTS
JP6600918B2 (ja) トンネル電界効果トランジスタ
JP2009224801A (ja) 増強／空乏モード擬似形態高電子移動度トランジスタデバイス
CN102412265A (zh) 用于阻止半导体层混合的方法以及层状结构
US9406791B2 (en) Transistors, semiconductor devices, and methods of manufacture thereof
US9929239B2 (en) Semiconductor device and method of fabricating the same
US20200135478A1 (en) Semiconductor arrangement and method of manufacture
US9275854B2 (en) Compound semiconductor integrated circuit and method to fabricate same
KR930011474B1 (ko) 반도체장치와 그것의 제조방법
US9620592B2 (en) Doped zinc oxide and n-doping to reduce junction leakage
KR101959378B1 (ko) 3족-5족 화합물 반도체 소자 제조 방법 및 그 반도체 소자
JP2014053418A (ja) 半導体装置
US6803259B2 (en) Silicon controlled rectifier for sige process, manufacturing method thereof and integrated circuit including the same
JP2000349244A (ja) 半導体装置およびその製造方法
US8906758B2 (en) Regrown heterojunction bipolar transistors for multi-function integrated devices and method for fabricating the same
US10446544B2 (en) Enhancement-mode/depletion-mode field-effect transistor GAN technology
KR101184321B1 (ko) 전계 효과 트랜지스터 및 그의 제조방법
US7923752B2 (en) Thin-film crystal wafer having pn junction and method for fabricating the wafer
CN111653565A (zh) 一种高阻抗半导体电阻器结构及其制备方法
JP2000012561A (ja) 半導体装置およびその製造方法
CN103187263A (zh) 采用注入的自对准图案化
JPH02130833A (ja) バイポーラトランジスタ
JPS63158877A (ja) 電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant