KR20180021828A - 패터닝된 오버코팅층 - Google Patents
패터닝된 오버코팅층 Download PDFInfo
- Publication number
- KR20180021828A KR20180021828A KR1020187002254A KR20187002254A KR20180021828A KR 20180021828 A KR20180021828 A KR 20180021828A KR 1020187002254 A KR1020187002254 A KR 1020187002254A KR 20187002254 A KR20187002254 A KR 20187002254A KR 20180021828 A KR20180021828 A KR 20180021828A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive
- patterned
- overcoat
- liquid
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/0283—Stretchable printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0091—Apparatus for coating printed circuits using liquid non-metallic coating compositions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
- G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
- G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0242—Shape of an individual particle
- H05K2201/026—Nanotubes or nanowires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/166—Alignment or registration; Control of registration
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Nanotechnology (AREA)
- Dispersion Chemistry (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Laminated Bodies (AREA)
Abstract
복합체 물품은 가요성 기재의 적어도 일부분 상에 전도성 층을 포함하며, 전도성 층은 전도성 표면을 갖는다. 낮은 표면 에너지 재료의 패터닝된 층은 전도성 표면의 제1 영역 상에 있다. 패터닝된 층에 의해 점유되지 않은 전도성 표면의 제2 영역의 제1 부분 위에 전도성 미립자가 없는 오버코팅층이 있다. 낮은 표면 에너지 재료의 패터닝된 층의 에지와 오버코팅층 사이의 전도성 표면의 제2 영역의 제2 부분에 비아가 있다. 비아 내의 전도성 재료는 전도성 표면에 대한 전기적 연결부를 제공한다.
Description
본 발명은 패터닝된 오버코팅층을 포함하는 복합체 물품 및 이의 형성 방법에 관한 것이다.
투명 전도체는 컴퓨터, 스마트폰, 및 다른 그래픽 기반 스크린 인터페이스와의 인간 터치(touch) 또는 제스처(gesture) 상호작용을 가능하게 하기 위해 터치 스크린 상에 이용된다. 터치 스크린 디바이스는 가요성 기재 상에서 전도성 재료를 전기 트레이스로 패터닝함으로써(예컨대, 인쇄) 만들어질 수 있다. 전도성 재료의 패터닝은 롤투롤(roll-to-roll) 공정으로 수행될 수 있는데, 여기서 기재가 권취해제되고, 인쇄 및 건조/경화와 같은 변환 작업이 수행되고, 이어서 패터닝된 기재가 추가의 이송 및 처리를 위해 다시 롤로 권취된다. 패터닝된 전도성 층들은, 예를 들어, 가요성 회로와 같은 전자 회로 컴포넌트들에 연결되어, 전자 디바이스의 컴포넌트로서 사용될 수 있는 전자 터치 센서를 형성할 수 있다.
예를 들어 터치 센서와 같은 전자 조립체에 사용하기 위해 전도성 재료를 패터닝하기 위한 여러 가지 접근법이 있다.
일 예에서, 분산액 또는 잉크로부터, 예를 들어, 잉크젯 인쇄, 그라비어 인쇄, 플렉소그래픽 인쇄, 또는 스크린 인쇄와 같은 표준 인쇄 공정들을 이용하여, 전도성 재료를 직접 인쇄하여 패턴을 형성할 수 있다. 이 직접 인쇄 기술은 한 단계에서, 최소 비용으로 패턴을 생성한다. 그러나, 리빙(ribbing) 및 핀홀(pinhole)과 같은 결함으로 인한 인쇄 두께의 변동이 허용될 수 없는 전도도 변동을 초래할 뿐만 아니라 센서의 광학에 악영향을 미칠 수 있다.
다른 예에서, 기재의 표면은 균일하게 실질적으로 연속적인 전도성 층을 형성함으로써 전도성 재료로 코팅될 수 있다. 이어서, 예를 들어, 플렉소그래픽 인쇄, 그라비어 인쇄, 잉크젯 인쇄, 스크린 인쇄, 스프레이 코팅, 니들 코팅, 포토리소그래픽 패터닝, 및 오프셋 인쇄와 같은 인쇄 공정을 이용하여 레지스트 재료가 전도성 층 상에 인쇄된다. 패터닝된 레지스트 재료를 이용하여 전도성 층의 부분들을 선택적으로 제거하여 바람직한 패턴(서브트랙티브 패터닝)을 생성한다. 선택적 제거는 종종 습식 화학적 에칭 또는 레이저 어블레이션(laser ablation)에 의해 성취된다.
일부 제조 공정들에서, 재료의 패턴들이 다수의 침착 단계들을 통해 층들의 가요성 기재 상에 침착될 수 있다. 일부 물품들은 기재의 한 면 또는 양면에 패턴들이 정확하게 정렬되어야 한다. 층들 사이의 정확한 정합을 달성하기 위해, 기재가 다수의 제조 단계들을 통해 이동할 때, 측방향(웨브 횡단방향(cross web)) 위치설정과 길이방향(웨브 하류방향(down web)) 위치설정이 유지되어야 한다. 기재가 가요성 또는 신축성이 있고, 패턴들이 더 작고 더 복잡하게 세세하면, 기재 상에 형성된 층들 간의 정렬을 유지하는 것은 더 복잡해진다. 정렬 단계들의 정확성을 개선할 수 있는 예를 들어, 에지(edge) 검출 및 기준 마크의 인쇄와 같은 다양한 방법들이 채용되었다.
일부 제조 공정들에서, 전도성 재료의 층들은 패터닝되고, 각각의 패터닝된 층은 절연 재료에 의해 분리된다. 단락 회로를 형성하지 않으면서 다층 구조와 같은 전도성 패터닝된 층들에 그리고 그들 사이의 전기 연결을 만들기 위하여, 일반적으로 비아(via)로 지칭되는, 인접하지 않은 패터닝된 전도성 패터닝된 층들 간의 신뢰성있는 전도성 경로를 생성하고 유지하는 것이 중요할 수 있다. 그러나, 다층 구조에서 비아들을 형성하기 위한 인접한 층들 간의 정밀한 정렬은 어렵고, 시간 및 비용이 많이 들 수 있다.
예를 들어 잉크젯, 그라비어, 플렉소그래픽, 또는 스크린 인쇄와 같은 인쇄 공정들을 이용하여 신뢰성있게 롤투롤 공정으로 전자 터치 스크린 디바이스를 제조하기 위하여, 인접하지 않은 전도성 층들 간의 비아를 형성하기 위한 신뢰성있는 기술은 결함을 감소시키고 생산 비용을 낮출 수 있다.
일반적으로, 본 개시내용은, 절연층에 의해 분리되는 다수의 인쇄된 전도성 층들의 적용 및 정렬 동안 용이하게 생성되고 신뢰성있게 유지될 수 있는 자가형성 비아(self-forming via)에 관한 것이다. 상기 방법에서, 낮은 표면 에너지 재료의 패터닝된 층은 전도성 표면의 제1 영역에 형성되지만, 제2 영역은 패터닝된 층에 의해 코팅되지 않고 남게 된다. 액체 오버코팅 조성물의 층이 제1 영역 및 제2 영역 위에 코팅될 때, 제2 영역의 습윤성에 대한 제1 영역의 습윤성의 차이는 액체 오버코팅 조성물의 층을 불안정하게 하여 액체 오버코팅 조성물이 낮은 표면 에너지 재료로부터 디웨팅(dewetting)되게 하고 패터닝된 층으로부터 물러나게 한다. 액체 오버코팅 조성물의 제1 용량이 패터닝된 층의 에지로부터 후퇴하여 전도성 표면의 제2 영역의 제1 부분에 모인다. 제1 용량보다 적은 제2 잔류량이, 패터닝된 부분의 에지들에 인접한 전도성 표면의 제2 영역의 제2 부분에 남게 된다. 액체 오버코팅 조성물이 경화되어 오버코팅층을 형성할 때, 전도성 표면의 제2 영역의 제2 부분에 형성된 비아는 전도성 표면에 대한 전기적 연결부를 형성하기 위한 액세스 지점으로서 활용될 수 있다. 비아를 사용하면, 예를 들어, 비아 내에 전도성 페이스트를 적용하거나, 또는 전자 연결부를 비아 내의 전도성 표면에 직접 본딩하는 것과 같은 다양한 기술들에 의해, 전도성 표면과의 전기적 연결부가 형성될 수 있다.
일부 실시형태들에서, 오버코팅층은 다른 낮은 표면 에너지 패턴이 생성될 수 있는 추가적인 기재의 역할을 하고, 추가적인 오버코팅 용액이 코팅될 수 있거나, 또는 필요에 따라 오버코팅층이 제거될 수 있다. 제3 및 후속 패터닝된 층들이 유사한 표면 습윤성 개질 기술을 반복함으로써 형성될 수 있지만, 초기 낮은 표면 에너지 패턴에 의해 전도성 표면 상에 형성된 비아는 추가적인 층들이 추가됨에 따라 정렬을 유지하며, 계속해서 전도성 표면에 대한 전기적 연결을 위한 신뢰성있는 경로를 제공한다.
일 양태에서, 본 개시내용은 복합체 물품에 관한 것으로, 복합체 물품은 가요성 기재의 적어도 일부분 상에 전도성 층을 포함하며, 전도성 층은 전도성 표면을 갖는다. 낮은 표면 에너지 재료의 패터닝된 층은 전도성 표면의 제1 영역 상에 있다. 패터닝된 층에 의해 점유되지 않은 전도성 표면의 제2 영역의 제1 부분 위에 전도성 입자가 없는 오버코팅층이 있다. 낮은 표면 에너지 재료의 패터닝된 층의 에지와 오버코팅층 사이의 전도성 표면의 제2 영역의 제2 부분에 비아가 있고, 비아 내의 전도성 재료는 전도성 표면에 대한 전기적 연결부를 제공한다.
다른 양태에서, 본 개시내용은 복합체 물품에 관한 것으로, 복합체 물품은 가요성 기재의 적어도 일부분 상에 전도성 층을 포함하며, 전도성 층은 전도성 표면을 갖는다. 패터닝된 전도성 층은 전도성 표면의 제1 영역 상에 있고, 이때 전도성 표면의 제2 영역은 패터닝된 전도성 층에 의해 커버되지 않는다. 패터닝된 낮은 표면 에너지 층은 패터닝된 전도성 층의 제1 부분 상에 있고, 이때 패터닝된 전도성 층의 제2 부분은 패터닝된 낮은 표면 에너지 층에 의해 커버되지 않는다. 전도성 미립자가 없는 오버코팅층이 전도성 표면의 제2 영역 상에 있고, 오버코팅층과 패터닝된 전도성 층의 제1 부분 사이에 비아가 있으며, 비아는 패터닝된 전도성 층의 제2 부분의 위에 놓인다. 비아 내의 전도성 재료는 패터닝된 전도성 층 및 전도성 표면에 대한 전기적 연결부를 제공한다.
다른 양태에서, 본 개시내용은 복합체 물품을 형성하는 방법에 관한 것으로, 상기 방법은 다음 단계들을 포함한다: 가요성 기재 상에 배치된 전도성 표면의 제1 영역 상에 낮은 표면 에너지 재료를 포함하는 패터닝된 층을 코팅하는 단계로서, 전도성 표면의 제2 영역은 패터닝된 층에 의해 커버되지 않고 남아 있는, 단계; 낮은 에너지 재료의 패터닝된 층 및 전도성 표면의 제2 영역들 위에 액체 오버코팅 조성물의 층을 코팅하는 단계로서, 이때 액체 오버코팅 조성물의 표면 에너지는 낮은 표면 에너지 재료의 표면 에너지와 상이한, 단계; 액체 오버코팅 조성물이 낮은 표면 에너지 재료의 패터닝된 층으로부터 물러나서 액체 오버코팅 조성물의 제1 용량이 전도성 표면의 제2 영역의 제1 부분에 모이도록 액체 오버코팅 조성물을 낮은 표면 에너지 재료의 패터닝된 층으로부터 디웨팅하는 단계로서, 이때 액체 오버코팅 조성물이 낮은 표면 에너지 재료의 패터닝된 층의 에지로부터 후퇴하여 제1 용량보다 적은 액체 오버코팅 조성물의 제2 잔류량이 낮은 표면 에너지 재료의 패터닝된 층의 에지에 인접한 전도성 표면의 제2 영역의 제2 부분에 남아 있도록 하는, 단계; 액체 오버코팅 조성물을 경화시켜 전도성 표면의 제2 영역의 제1 부분에 불연속적인 오버코팅층을 형성하고 전도성 표면의 제2 영역의 제2 부분에 비아를 형성하는 단계로서, 이때 비아는 낮은 표면 에너지 재료의 패터닝된 층의 에지에 인접한, 단계; 및 비아를 통해 전도성 표면을 전기적으로 접촉시키는 단계.
또 다른 양태에서, 본 개시내용은 복합체 물품을 형성하는 방법에 관한 것으로, 상기 방법은 다음 단계들을 포함한다: 가요성 기재 상에 배치된 전도성 층 상의 전도성 표면의 제1 영역 상에 전도성 재료의 제1 패터닝된 층을 코팅하는 단계로서, 전도성 표면의 제2 영역은 전도성 재료의 제1 패터닝된 층에 의해 코팅되지 않는, 단계; 전도성 재료의 제1 패터닝된 층의 제1 부분 상에 낮은 표면 에너지 재료의 제2 패터닝된 층을 코팅하는 단계로서, 이때 제1 패터닝된 층의 제2 부분은 제2 패터닝된 층에 의해 코팅되지 않는, 단계; 전도성 표면의 제1 영역 및 제2 영역 상에 액체 오버코팅 조성물의 층을 코팅하는 단계로서, 이때 액체 오버코팅 조성물의 표면 에너지는 제2 패터닝된 층의 낮은 표면 에너지 재료의 표면 에너지보다 큰, 단계; 액체 오버코팅 조성물의 제1 용량이 제2 패터닝된 층으로부터 물러나서 전도성 표면의 제2 영역에 모이도록, 액체 오버코팅 조성물을 낮은 표면 에너지 재료의 제2 패터닝된 층으로부터 디웨팅하는 단계로서, 이때 제1 용량보다 적은 액체 오버코팅 조성물의 제2 용량이 전도성 재료의 제1 패터닝된 층의 제2 부분에 남아 있는, 단계; 액체 오버코팅 조성물을 경화시켜 전도성 표면의 제2 영역에 불연속적인 오버코팅층을 형성하는 단계로서, 이때 오버코팅층은 제1 패터닝된 층의 제2 부분 위에 놓여있는 비아에 의해 제2 패터닝된 층으로부터 분리되는, 단계; 및 비아를 통해 제1 패터닝된 층의 제2 부분을 전기적으로 접촉시키는 단계.
본 개시내용에 기재된 방법들은 롤투롤 연속 패터닝 코팅을 가능하게 하며, 이는 배치 공정에 비해 현저한 비용 및 생산성 이득을 갖는다. 전도성 표면 상의 원하는 영역에만 오버코팅 용액으로 코팅되기 때문에, 본 기재 방법은 코팅 재료를 더 비용효율적으로 사용할 수 있다. 다양한 실시형태들에서, 본 개시내용의 기술들은, 예를 들어, 가요성 디스플레이, 전자제품, OLED, PLED, 터치 스크린, 연료 전지, 고체 상태 조명, 광기전 및 기타 복합 광전자 디바이스의 저비용 제조에 사용될 수 있다.
다양한 실시형태들에서, 본 방법은 액체 오버코팅 조성물이 전도성 표면에 직접 인쇄되는 기술, 특히 고속 연속 롤투롤 공정에 비해 여러가지 이점을 제공한다. 예를 들어, 회전 인쇄 공정들(예컨대, 플렉소그래피, 그라비어, 및 회전 스크린 인쇄)은 액체를 롤에서 그 다음 롤로 이송하는데, 이는 필름 스플릿으로 알려져 있다. 이 필름 스플릿은 리빙 결함을 야기할 수 있는데, 이는 코팅에 불균일한 것들을 만든다. 패턴 대신에 연속적인 층으로서 액체 오버코팅 조성물을 적용함으로써, 다이 코팅, 노치 바 코팅, 또는 리버스 그라비어 코팅과 같은 필름 스플릿을 요구하지 않는 코팅 방법들이 사용될 수 있다. 본 개시내용의 기술은 또한 액체 오버코팅 조성물의 두께를 더 정밀하게 제어할 수 있다. 코팅 두께의 더 정밀한 제어는 리빙 결함에 의해 생성된 불균일한 것들을 감소시키고 오버코팅층에서, 하부 전도성 층의 영역에 원치않는 액세스 지점을 제공하는 핀홀들의 형성을 감소시킬 수 있다. 액체 오버코팅층을 인쇄해야 하는 필요성을 감소시키면, 또한 오버코팅으로서 사용할 수 있는 상이한 재료들의 수를 증가시킬 수 있는데, 그 이유는 인쇄되는 재료의 리올로지(rheology)에 대한 제한이 코팅되는 재료에 대한 제한보다 훨씬 클 수 있기 때문이다.
본 발명의 하나 이상의 실시형태의 상세 사항이 첨부 도면 및 아래의 설명에 기재되어 있다. 본 발명의 다른 특징, 목적 및 이점이 설명 및 도면으로부터 그리고 청구범위로부터 명백하게 될 것이다.
도 1a 내지 도 1e는 전도성 표면 상에 오버코팅층을 만들고 전도성 표면에 대한 전기적 연결부를 만드는 공정의 실시형태의 개략적 단면도이다.
도 1c-1은 전도성 표면 상에 오버코팅층을 만들고 전도성 표면에 대한 전기적 연결부를 만드는 공정의 실시형태의 확대 단면도이다.
도 2a 내지 도 2e는 전도성 표면 상에 오버코팅층을 만들고 전도성 표면에 대한 전기적 연결부를 만드는 공정의 다른 실시형태의 개략적 단면도이다.
도 3은 터치 스크린 디스플레이의 개략적 단면도이다.
도 4a는 실시예 1의 절차에 따라 은 나노와이어 코팅 상에 인쇄된 500 μm 피치 라인들의 규칙적인 어레이의 사진이다.
도 4b는 실시예 1에 따라 생성된, 컨택 패드(예컨대, 은 상호연결 패턴의 컨택 패드)의 개구를 표현하는 다른 인쇄된 패턴의 사진이고, 정사각 개구는 각 변이 대략 2 mm이다.
도 5a는 실시예 1의 절차에 따라 생성된 패터닝된 오버코팅층의 상부에 붙은 500 μm 피치 라인들의 규칙적인 어레이의 사진이다.
도 5b는 은 피치 라인들이 디웨팅된 오버코팅층과 낮은 표면-에너지 실리콘(silicone) 인쇄 특징부 사이의 갭에서 하부 나노와이어 전도성 층과 접촉하는 것을 보여주는 사진이다.
도 6은 실시예 2의 절차에 따라 만들어진 인쇄된 은 상호연결 층의 패드의 사진이다.
도면에서 유사한 도면 부호는 유사한 요소를 지시한다.
도 1c-1은 전도성 표면 상에 오버코팅층을 만들고 전도성 표면에 대한 전기적 연결부를 만드는 공정의 실시형태의 확대 단면도이다.
도 2a 내지 도 2e는 전도성 표면 상에 오버코팅층을 만들고 전도성 표면에 대한 전기적 연결부를 만드는 공정의 다른 실시형태의 개략적 단면도이다.
도 3은 터치 스크린 디스플레이의 개략적 단면도이다.
도 4a는 실시예 1의 절차에 따라 은 나노와이어 코팅 상에 인쇄된 500 μm 피치 라인들의 규칙적인 어레이의 사진이다.
도 4b는 실시예 1에 따라 생성된, 컨택 패드(예컨대, 은 상호연결 패턴의 컨택 패드)의 개구를 표현하는 다른 인쇄된 패턴의 사진이고, 정사각 개구는 각 변이 대략 2 mm이다.
도 5a는 실시예 1의 절차에 따라 생성된 패터닝된 오버코팅층의 상부에 붙은 500 μm 피치 라인들의 규칙적인 어레이의 사진이다.
도 5b는 은 피치 라인들이 디웨팅된 오버코팅층과 낮은 표면-에너지 실리콘(silicone) 인쇄 특징부 사이의 갭에서 하부 나노와이어 전도성 층과 접촉하는 것을 보여주는 사진이다.
도 6은 실시예 2의 절차에 따라 만들어진 인쇄된 은 상호연결 층의 패드의 사진이다.
도면에서 유사한 도면 부호는 유사한 요소를 지시한다.
본 개시내용은 연속 롤투롤 방식으로 가요성 기재의 개별적인 영역들을 코팅하기 위한 공정들을 설명한다. 일반적으로, 방법은 전도성 표면의 제1 영역에 낮은 표면 에너지 재료의 패턴을 생성하는 단계를 포함하며, 이때 전도성 표면의 상대적으로 더 높은 표면 에너지 제2 영역들을 코팅되지 않게 남겨둔다. 제1 영역 및 제2 영역 상에 오버코팅 용액이 코팅되면, 오버코팅 용액은 전도성 표면의 제1 영역으로부터 디웨팅되고 물러나서, 낮은 표면 에너지 패턴의 에지로부터 후퇴한다. 제2 영역의 제1 부분에 오버코팅 용액의 제1 용량이 모인다. 제1 용량보다 적은, 오버코팅 용액의 제2 잔류량이 낮은 표면 에너지 패턴의 에지에 인접한 제2 영역의 제2 부분에 남아서, 전도성 표면에 액세스하는 경로를 제공할 수 있다.
도 1a에 개략적으로 예시된 공정의 실시형태를 참조하면, 전도성 층(22)이 가요성 기재(20) 상에 배치된다. 가요성 기재(20)는 투명 또는 불투명, 전도성 또는 비전도성(절연성)일 수 있고, 둥글게 말아서 롤투롤 제조 공정에서 처리될 수 있는 임의의 재료 중에서 적합한 가요성 기재가 선택될 수 있다. 적합한 가요성 기재(20)의 예들은 폴리에스테르(예컨대, 폴리에틸렌 테레프탈레이트(PET), 폴리에스테르 나프탈레이트(PEN), 및 폴리카르보네이트(PC)), 폴리올레핀(예컨대, 선형, 분지형, 및 환형 폴리올레핀), 폴리비닐(예컨대, 폴리비닐 클로라이드, 폴리비닐리덴 클로라이드, 폴리비닐 아세탈, 폴리스티렌, 폴리아크릴레이트 등), 셀룰로오스 에스테르 베이스(예컨대, 셀룰로오스 트라이아세테이트, 셀룰로오스 아세테이트), 폴리설폰, 예를 들어 폴리에테르설폰, 폴리이미드, 실리콘 및 다른 종래의 중합체 필름을 포함하지만, 이로 제한되지 않는다. 적합한 기재의 추가의 예가, 예컨대 미국 특허 제6,975,067호에서 확인될 수 있다.
선택적으로, 전도성 층(22) 아래에 놓이는 기재(20)의 주 표면(21)은 전도성 층의 후속 침착을 더 잘 수용하기 위해 표면을 준비하도록 사전처리될 수 있다. 일부 실시형태들에서, 사전처리 단계는 전도성 층(22)의 패터닝된 침착을 생성하는 패터닝 단계와 함께 수행될 수 있다. 예를 들어, 사전처리는 용제 또는 화학적 세척, 가열, 선택적인 패터닝된 중간층의 침착뿐만 아니라, 플라즈마 처리, 자외복사(UV)-오존 처리, 또는 코로나 방전과 같은 추가 표면 처리를 포함할 수 있다.
전도성 층(22)은 원하는 광학적 및 전기적 특성을 달성하도록 선택되는 주어진 두께로 기재(20)에 적용될 수 있다. 이러한 적용은 기재 상에 전도성 나노와이어 층을 생성하는, 예를 들어, 슬롯 코팅(slot coating), 롤 코팅(roll coating), 메이어 로드 코팅(Mayer rod coating), 딥 코팅(dip coating), 커튼 코팅(curtain coating), 슬라이드 코팅(slide coating), 나이프 코팅(knife coating), 그라비어 코팅(gravure coating), 노치 바아 코팅(notch bar coating) 또는 스프레잉과 같은, 공지된 코팅 방법을 사용하여 수행될 수 있다. 전도성 층(22)은 또한 그라비어, 플렉소그래픽, 스크린, 활판인쇄, 잉크젯 인쇄 등을 포함하지만 이로 한정되지 않는 인쇄 기술을 사용하여 비연속적으로 침착될 수 있다.
전도성 층(22)에 적합한 재료는 구리, 은, 금 등, 인듐 주석 산화물(ITO)의 금속 또는 금속 합금 층, 전도성 금속 또는 비금속 필라멘트, 섬유, 로드(rod), 스트링(string), 스트랜드(strand), 위스커(whisker), 또는 적합한 바인더 내의 리본의 층들을 포함하지만, 이에 한정되지 않는다. 전도성 층(22)에 대한 비금속 전도성 재료들의 예는 탄소 나노튜브(CNT), 금속 산화물(예컨대, 오산화바나듐), 준금속(예컨대, 규소), 전도성 중합체 섬유 등을 포함하지만 이로 한정되지 않는다.
전도성 층(22)은 가요성 기재(20)의 제1 주 표면(major surface)(21)의 적어도 일부분에 걸쳐, 그리고 바람직하게는 제1 주 표면(21)의 면적의 50%, 60%, 70%, 80%, 또는 90% 이상에 걸쳐 실질적으로 연속적이다. 전도성 층(22)은 가요성 기재(20)의 표면(21)을 따라 연속적으로 코팅될 수 있거나, 별개의 블록들 또는 직사각형들로 적용되어 이들 사이에 코팅되지 않은 기재 영역들을 남길 수 있는데, 이때 블록들 또는 직사각형들은 제조되는 의도된 터치 센서의 전체 크기와 유사한 크기를 갖는다. "실질적으로 연속적인"이란, 전도성 층(22)이 기재(22)의 표면(21)을 전도성으로 렌더링하기에 충분한 밀도로 적용됨을 의미하고, 표면(21)은 중간에 상대적으로 비전도성 개구 또는 공간을 갖는 개별적인 전도성 영역들을 포함할 수 있다고 인식된다.
도 1a를 다시 참조하면, 전도성 층(22)의 전도성 표면(23)의 제1 영역(50) 상에 낮은 표면 에너지 재료의 패턴(24)이 코팅되어 위에 놓이고, 전도성 표면(23)의 제2 상대적으로 더 높은 표면 에너지 영역(52)은 코팅하지 않고 남겨 둔다. 본 명세서에서, 용어 "낮은 표면 에너지 재료"는 전도성 층(22)의 표면(23)의 바람직한 영역에서 후속적으로 도포된 오버코팅 조성물의 디웨팅을 유도할 수 있는 임의의 재료(예를 들어, 잉크)를 지칭한다. 패턴(24)에 적합한 낮은 표면 에너지 재료들은 폭넓게 다양할 수 있으며, 표면 에너지가 약 100 mJ/m2 미만, 약 50 mJ/m2 미만, 약 30 mJ/m2 미만, 약 20 mJ/m2 미만, 또는 약 10 mJ/m2 미만인 플라스틱, 고무 및 복합체 재료들을 포함할 수 있지만, 이에 한정되지 않는다. 낮은 표면 에너지 재료들의 비제한적인 예들은, 폴리헥사플로오로프로필렌, 폴리테트라플루오로에틸렌(PTFE) 등과 같은 플루오로중합체뿐만 아니라, 폴리(비닐리덴 플루오라이드)(PVF), 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리(메틸메타크릴레이트)(PMMA), 폴리스티렌(PS), 폴리아미드, 폴리(비닐클로라이드)(PVC), 폴리(비닐리덴 클로라이드), 폴리(에틸렌 테레프탈레이트)(PET), 에폭시, 페놀 수지, 스티렌-부타디엔 고무, 아크릴로니트릴 고무 등과 같은 중합체 수지, 열 경화성 또는 자외(UV) 경화성 실리콘, 및 이들의 혼합물 및 조합물을 포함한다. 일부 실시형태들에서, 낮은 표면 에너지 재료는 미국 미시간주 미들랜드 소재의 다우 케미칼(Dow Chemical)에서 등록상표명 Syl-Off로 입수가능한 것과 같은 실리콘을 포함한다.
패턴(24)을 형성하는 데 사용되는 코팅 조성물은 통상적으로 위에서 열거한 낮은 표면 에너지 재료들 및 플루오르화 또는 비플루오르화 계면활성제, 가교결합제, 수성 또는 유기 용제 등과 같은 선택적인 첨가제들 중 적어도 하나를 포함한다. 일부 예시 실시형태들에서, 패턴(24)을 형성하는 데 사용되는 코팅 용액은 열 또는 UV 경화성 실리콘 "잉크"와 같은 낮은 표면 에너지 재료 및 가교결합제, 또는 아크릴 수지 및 플루오르화 계면활성제를 포함한다. 일부 실시형태들에서, 패턴(24)을 형성하는 데 사용되는 코팅 조성물은 예를 들어, 금속 입자 또는 은 페이스트 잉크와 같은 전도성 재료와 조합하여, 낮은 표면 에너지 재료의 패턴(24) 자체가 전도성이 되도록 하고, 전도성 층(22)의 전도성 표면(23)에 대한 추가적인 액세스 지점을 제공할 수 있다.
패턴(24)을 형성하는 데 사용되는 코팅 조성물은, 예를 들어, 플렉소그래픽 인쇄, 그라비어 코팅, 오프셋 인쇄, 스크린 인쇄, 플라즈마 침착, 포토리소그래피, 마이크로 컨택 인쇄, 잉크젯 인쇄와 같은 매우 다양한 인쇄 기술들 또는 레이저 또는 기타 식각 기술에 의한 재료의 균일층의 선택적 제거, 광 또는 레이저를 이용한 광학적 기록, 정전기 스프레이 또는 플라즈마 처리에 의해 전도성 표면(22) 상에 코팅될 수 있다.
다양한 실시형태들에서, 낮은 에너지 재료의 패터닝된 층(24)의 건조상태 두께는 약 100 nm 내지 약 10 μm이다.
도 1b를 참조하면, 액체 오버코팅 조성물(25)이 이어서 전도성 층(22)의 전도성 표면(23) 위에 코팅되며, 초기에 표면(23)의 제1 영역(50) 위에 놓인 낮은 표면 에너지 재료(24)의 인쇄된 패턴뿐만 아니라, 패턴(24)으로 코팅되지 않은 표면(23)의 제2 영역 둘 모두를 커버한다. 다양한 실시형태들에서, 액체 오버코팅 조성물은 약 10 μm 내지 약 15 μm의 두께로 코팅된다. 액체 오버코팅 조성물(25)은, 예를 들어, 플러드 코팅(flood coating), 그라비어 코팅, 커튼 코팅, 비드 코팅, 오프셋 인쇄, 스크린 인쇄, 잉크젯 인쇄, 스프레이를 포함하는 임의의 적합한 인쇄 기술을 이용하여, 또는 블레이드, 롤러, 또는 에어 나이프를 도구로 하여 전도성 표면(23)에 도포될 수 있다.
액체 오버코팅 조성물(25)은 표면 에너지가 패턴(24)의 낮은 표면 에너지 재료의 표면 에너지보다 충분히 커서 액체 오버코팅 조성물이 상업적으로 유용한 길이의 시간에 패턴(24)으로부터 디웨팅되도록 하는 임의의 재료를 포함할 수 있다. 액체 오버코팅 조성물(25)이 패터닝된 층(24)을 중심으로 재배열되는 속도는 전도성 표면(23)의 사전결정된 영역이 롤투롤 공정에서 코팅될 수 있는 속도에 영향을 줄 수 있다. 액체가 낮은 표면 에너지 재료들로부터 후퇴하는 속도에 대한 논의는, 예를 들어, 문헌[Brouchard-Wyart and de Gennes, Advan. Colloid Interface Sci., 39(1992)]에서 찾아볼 수 있고, 이는 본 명세서에 참조로서 포함된다.
액체 코팅 조성물(25)이 균일층으로서 코팅되는 경우, 층을 불안정하게 하여 액체 오버코팅 조성물이 낮은 표면 에너지 재료의 패터닝된 층(24)으로부터 분리되고, 흘러나오고, 물러나도록 하는 것이 필요하다. 어떠한 이론에도 구애되지 않으면서, 현재 입수가능한 정보는 액체 오버코팅 조성물(25)이 충분히 희석된 경우, 또는 후속 건조 단계 동안 충분히 얇아지면, 어떠한 능동적인 불안정화도 필요없이, 패턴(24)에서 전도성 표면(23) 영역들의 영역들(52)로 자발적 디웨팅이 발생함을 나타낸다.
일부 실시형태들에서, 액체 오버코팅 조성물(25)은 액체 오버코팅 조성물로부터 경화됨으로써 궁극적으로 형성되는 오버코팅층을 통해 무작위로 배열된 전도성 경로들을 형성하는 데 사용될 수 있는 전도성 미립자들을 포함할 수 있다. 다른 실시형태들에서, 액체 오버코팅 조성물(25) 내의 전도성 또는 비전도성 미립자들을 사용하여 액체 오버코팅 조성물(25)의 불안정화를 개시하거나 또는 유지하여 액체 오버코팅 조성물(25)이 낮은 표면 에너지 재료의 패터닝된 층(24)으로부터 더 용이하게 분리되고, 흘러나오고 물러날 수 있도록 할 수 있다. 일부 실시형태들에서, 액체 오버코팅 조성물(25)은 실질적으로 미립자 재료가 없는데, 이는 본 출원에서 액체 오버코팅 조성물은 전도성 또는 비전도성 미립자들의 약 5 중량% 미만, 또는 전도성 또는 비전도성 미립자들의 약 1 중량% 미만, 또는 전도성 또는 비전도성 미립자들의 약 0.5 중량% 미만을 포함함을 의미한다. 일부 실시형태들에서, 액체 오버코팅 조성물(25)은 전도성 또는 비전도성 미립자들이 없는데, 이는 액체 오버코팅 조성물이 미립자 재료를 포함하지 않음을 의미한다.
적합한 액체 오버코팅 조성물에는 중합체, 바람직하게는 광학적으로 투명한 중합체를 포함한다. 적합한 중합체 재료의 예는, 폴리아크릴, 예를 들어 폴리메타크릴레이트, 폴리아크릴레이트 및 폴리아크릴로니트릴, 폴리비닐 알코올, 폴리에스테르(예컨대, 폴리에틸렌 테레프탈레이트(PET), 폴리에스테르 나프탈레이트(PEN), 및 폴리카르보네이트(PC)), 페놀수지 또는 크레졸-포름알데히드와 같은 고도의 방향족성(aromaticity)을 갖는 중합체(노볼락(Novolac)(등록상표)), 폴리스티렌, 폴리비닐톨루엔, 폴리비닐자일렌, 폴리이미드, 폴리아미드, 폴리아미드이미드, 폴리에테르이미드, 폴리설파이드, 폴리설폰, 폴리페닐렌, 및 폴리페닐 에테르, 폴리우레탄(PU), 에폭시, 폴리올레핀(예컨대, 폴리프로필렌, 폴리메틸펜텐, 및 환형 올레핀), 아크릴로니트릴-부타디엔-스티렌 공중합체(ABS), 셀룰로오스, 실리콘 및 다른 규소-함유 중합체(예컨대, 폴리실세스퀴옥산 및 폴리실란), 폴리비닐클로라이드(PVC), 폴리아세테이트, 폴리노르보멘, 합성 고무(예컨대, EPR, SBR, EPDM), 및 플루오로중합체(예컨대, 폴리비닐리덴 플루오라이드(PVDF), 폴리테트라플루오로에틸렌(PTFE) 또는 폴리헥사플로오로프로필렌), 플루오로-올레핀과 하이드로카본 올레핀의 공중합체(예컨대, 루미플론(등록상표)), 및 비정질 플루오로카본 중합체 또는 공중합체(예컨대, 아사히 글래스 컴퍼니(Asahi Glass Co.)에 의한 사이톱(CYTOP)(등록상표), 또는 듀폰 코포레이션(DuPont Corp.)에 의한 테플론(Teflon)(등록상표))를 포함하지만, 이로 한정되지 않는다.
다른 실시형태들에서, 액체 오버코팅 조성물(25)은 예비중합체를 포함한다. "예비중합체"는 본 명세서에 기술된 바와 같이 중합체 매트릭스를 형성하도록 중합되고/되거나 가교결합될 수 있는 단량체의 혼합물 또는 올리고머 또는 부분 중합체의 혼합물을 지칭한다. 바람직한 중합체 매트릭스를 고려하여 적합한 단량체 또는 부분 중합체를 선택하는 것은 당업자의 지식 내에 있다.
일부 실시형태들에서, 예비중합체는 광경화성이며, 즉, 예비중합체는, 예를 들어, 자외(UV) 복사선과 같은 복사선에 노출 시 중합 및/또는 가교결합한다.
액체 오버코팅 조성물(25)은 용제(예컨대, 적용 시)를 선택적으로 포함할 수 있다. 중합체성 오버코팅 재료를 효과적으로 용제화하거나 분산시킬 수 있는 임의의 비-부식성 용제가 사용될 수 있고, 예에는 물, 알코올, 케톤, 에테르, 테트라하이드로푸란, 하이드로카본(예컨대 사이클로헥산) 또는 방향족 용제(벤젠, 톨루엔, 자일렌 등)를 포함한다. 용제는 휘발성일 수 있으며, 200℃ 이하, 150℃ 이하, 또는 100℃ 이하의 비등점을 갖는다.
일부 실시형태들에서, 액체 오버코팅 조성물(25)은 가교결합제, 중합 개시제, 안정제(예를 들어, 산화방지제, 및 보다 긴 제품 수명을 위한 UV 안정제, 및 보다 큰 저장 수명을 위한 중합 억제제를 포함함), 계면활성제 등을 포함할 수 있다. 일부 실시형태들에서, 액체 오버코팅 조성물(25)은 부식 억제제를 추가로 포함할 수 있다. 일부 실시형태들에서, 액체 오버코팅 조성물(25)은 전도성이고, 예를 들어, 폴리아닐린, 폴리티오펜, 및 폴리다이아세틸렌과 같은 전도성 중합체를 포함할 수 있다.
일부 실시형태들에서, 액체 오버코팅 조성물(25)은 경화되거나 또는 건조되어 광학적으로 투명한 재료를 형성할 수 있다. 재료의 광 투과도가 가시 영역(400 nm 내지 700 nm)에서 80% 이상이면, 이 재료는 광학적으로 투명한 것으로 고려된다. 달리 명시되지 않는 한, 본 명세서에 기술된 모든 층들(기재를 포함함)은 바람직하게는 광학적으로 투명하다. 액체 오버코팅 조성물(25)의 광학 투명도는 전형적으로 제한 없이 굴절률(RI), 두께, 평활도, 두께 전반에 걸친 RI의 일관성, 표면(계면을 포함함) 반사, 및 표면 조도 및/또는 매립된 입자들에 의해 유발되는 산란을 포함한 다수의 요인들에 의해 결정된다.
일부 실시형태들에서, 액체 오버코팅 조성물(25)은 미국 미네소타주 플리머스(Plymouth) 소재의 플린트 그룹(Flint Group)에서 등록상표명 FLEXOCURE FORCE으로 입수가능한 것들과 같은 잉크뿐만 아니라 Nazdar(OP 시리즈)의 투명 바니시, 선 케미칼(Sun Chemical)의 SolarFlex 또는 SunBar 시리즈, 및 사토머(Sartomer)의 아크릴레이트 수지를 포함한다.
도 1c를 이제 참조하면, 패터닝된 낮은 표면 에너지 층(24)의 습윤성과 전도성 표면(23)의 습윤성의 차이는 액체 오버코팅 조성물(25)을 불안정하게 만든다. 이 불안정성은 액체 오버코팅 조성물(25)이 낮은 표면 에너지 재료(24)의 패터닝된 층으로부터 분리되고, 이어서 유출되고 물러나게 한다. 액체 오버코팅 조성물(25)은 이어서 낮은 표면 에너지 재료(24)의 패터닝된 층으로부터 흘러나오고 액체 오버코팅 조성물(25)의 제1 용량은 전도성 표면(23)의 제2 영역(52)의 개별적인 영역들에 모이도록 인도되며, 이는 본 명세서에서 제2 영역(52)의 제1 부분(54)으로 지칭된다. 패터닝된 층(24)의 낮은 표면 에너지 재료의 존재는 또한 액체 오버코팅 조성물(25)이 패터닝된 층(24)의 에지(24A)로부터 멀어지게 하고 실질적으로 균일하게 후퇴하게 해서, 에지(24A)에 인접한 전도성 표면(23)의 제2 영역(52)의 제2 부분(56)에 액체 오버코팅 조성물(25)의 제2 잔류량이 남게 한다. 전도성 표면(23)의 제2 영역(52)의 제2 부분(56) 위에 놓인 액체 오버코팅 조성물(25)의 제2 잔류량은 전도성 표면(23)의 제2 영역(52)의 제1 부분(54) 위에 놓인 오버코팅 조성물의 제1 용량보다 적다. 도 1c에 도시된 실시형태에서, 전도성 표면(23)의 제2 영역(52)의 제2 부분(56)에는 액체 오버코팅 조성물이 남아 있지 않다. 도 1c의 실시형태에서 제2 부분(56)은 액체 오버코팅 조성물(25)이 없고 액체 오버코팅 조성물(25)에 의해 커버되지 않고, 전도성 표면(23)이 완전히 노출되게 한다.
도 1c-1에 도시된 다른 실시형태에서, 액체 오버코팅 조성물(27)의 제1 용량은 전도성 표면(23)의 제2 영역(52)의 제2 부분(56)에서 완전히 후퇴하지 않는다. 액체 오버코팅 조성물(25)의 제2 잔류량(29)은 패터닝된 층(24)의 에지(24A)에 달라붙어 전도성 표면(23)의 제2 부분(56)위에 놓인다. 전도성 표면(23) 상의 제2 부분(56)의 제2 잔류량(29)의 두께는 패터닝된 층(24)과 액체 오버코팅 조성물(25)의 상대적인 습윤성에 따라 폭넓게 달라질 수 있지만, 다양한 실시형태들에서 액체 오버코팅 조성물(25)의 제2 잔류량(29)의 두께는 약 250 nm 이하이다.
도 1d를 이제 참조하면, 액체 오버코팅 조성물은 전도성 층(22)의 전도성 표면(23)의 제2 영역(52)의 제1 부분(54)에서 경화 및/또는 경질화되어 보호층(25A)이 된다. "경화시키다 또는 경화"는 단량체 또는 부분 중합체(예컨대, 150개 미만의 단량체 단위들을 포함하는 올리고머)가 고체 중합체 매트릭스를 형성하도록 중합되거나 중합체들이 가교결합되는 공정을 지칭한다. 적합한 중합 또는 가교결합 조건은 당업계에 잘 알려져 있고, 예로서 단량체의 가열, 가시 광 또는 자외(UV) 광, 전자 빔 등에 의한 단량체의 조사를 포함한다. 대안적으로, "경질화시키다 또는 경질화"는 예를 들어 중합 또는 가교결합 없이 레지스트 매트릭스 재료의 건조 동안에 용제 제거에 의해 유발될 수 있다.
경화 이후에, 도 1d의 실시형태에서 전도성 표면(23)의 제2 영역(52)의 제2 부분(56)은 보호층(25A)에 의해 커버되지 않고 남게 된다. 제2 부분(56)에서 보호층(25A)의 잔류량이 없는 패터닝된 층의 에지(24)에 인접한 이 구역은 효과적으로 보호층(25A)의 위에서 전도성 층(22)의 전도성 표면(23)으로 연장되는 비아 또는 액세스 채널들(60)의 배열을 형성한다. 도 1d에 도시되지 않은 다른 실시형태에서, 두께가 약 250 nm 이하, 또는 약 100 nm 이하, 또는 약 75 nm 이하, 또는 약 50 nm 이하, 또는 약 10 nm 이하, 또는 약 5 nm 이하인 보호층(25A)의 매우 얇은 잔류량이 전도성 표면(23)의 제2 영역(52)의 제2 부분(56)에 남는다. 전도성 표면(23)의 제2 부분(56) 위에 놓인 보호층(25A)의 이 극도로 얇은 부분은 보호층(25A)의 위에서 전도성 층(22)의 전도성 표면(23)으로 연장되는 비아 또는 액세스 채널들(60)의 배열을 형성한다.
도 1e를 참조하면, 전기전도성 재료(30)의 층이 패터닝된 낮은 표면 에너지 층(24) 위에 도포될 수 있다. 전도성 재료(30)는 비아(60) 안으로 들어가 전도성 층(22)의 전도성 표면(23)의 선택된 영역까지 연장된다. 도 1e의 실시형태에서, 전기전도성 재료(30)는 직접 전도성 층(22)의 전도성 표면(23)과 접촉한다. 그러나, 두께가 약 250 nm 이하, 또는 약 100 nm 이하, 또는 약 75 nm 이하, 또는 약 50 nm 이하, 또는 약 10 nm 이하, 또는 약 5 nm 이하인 보호층(25A)의 매우 얇은 잔류량이 전도성 표면(23)의 제2 영역(52)의 제2 부분(56)에 남아 있는 경우, 전도성 재료(30)는 보호층(25A)의 상부에 놓일 수 있고 여전히 보호층(25A)을 통해 전도성 층(22)의 전도성 표면(23)으로의 전기적 연결부를 형성할 수 있다.
일부 실시형태들에서, 전도성 재료(30)는 은, 금, 구리, 알루미늄 등, 및 이들의 혼합물의 금속 입자 또는 스크림(34)을 갖는 페이스트 또는 접착제 매트릭스(32)이다. 다른 실시형태들에서, 입자들(34)은 전도성 코팅을 갖는 비전도성 입자(예를 들어, 중합체)이다. 다양한 실시형태들에서, 매트릭스(32)는 아크릴레이트 접착제, 에폭시 접착제, 실리콘 접착제, 또는 이들의 혼합물 또는 조합으로부터 선택된다. 일 예에서, 전도성 재료(30)는 미국 펜실베니아주 소재의 벤살렘 소재의 피켐 어소시에이츠(PChem Associates)의 등록상표 PFI-722로 입수가능한 것들과 같은 은 잉크이다.
금속 입자들(34)은 매트릭스(32)의 두께를 통해 전도성을 제공한다. 이 전도성은 전도성 층(22) 또는 전자 컴포넌트 중 어느 하나의 컨택 패드들 간의 원치 않는 "단락"을 유발하지 않으면서 전도성 층(22)과 전자 컴포넌트의 컨택 패드(도 1e에 도시되지 않음) 사이의 전기적 연결을 가능하게 한다.
도 1e에 도시되지 않은 다른 실시형태에서, 전기 컴포넌트의 금속 컨택들을 전도성 층(22)에 직접 본딩함으로써 비아들(60)을 통해 전도성 층(22)에 전기적 연결부가 만들어질 수 있다. 이 직접 본딩 방식은 전자 컴포넌트의 금속 컨택들과 전도성 층(22) 사이에 임의의 다른 중간 전도성 페이스트 또는 인쇄된 전도체를 필요로 하지 않으므로, 전자 조립체의 구조를 단순하게 할 수 있다. 전자 컴포넌트는 의도된 응용에 따라 매우 다양할 수 있고, 몇몇 실시예에서 가요성 회로, 인쇄 회로 기판(PCB), 유리 패널, 또는 와이어들의 패턴을 포함한다.
일부 실시형태들에서, 다수의 층들이 동시에 오버코팅될 수 있는데(도 1e에 도시되지 않음), 원래의 비아 구조가 유지되어, 낮은 에너지 재료(24)의 패터닝된 층을 이용하여 모든 층들이 완벽하게 정렬될 수 있다. 다수의 층들이 도포되는 경우에도 비아들(60)의 구조는 전도성 층(22)에 대한 전기적 연결을 가능하게 한다.
도 2a에 개략적으로 예시된 공정의 다른 실시형태를 참조하면, 전도성 층(122)이 가요성 기재(120) 상에 배치된다. 가요성 기재(120)는 투명 또는 불투명, 전도성 또는 비전도성(절연성)일 수 있고, 둥글게 말아서 롤투롤 제조 공정에서 처리될 수 있는 임의의 재료 중에서 적합한 가요성 기재가 선택될 수 있다. 적합한 가요성 기재(120)의 예들은 폴리에스테르(예컨대, 폴리에틸렌 테레프탈레이트(PET), 폴리에스테르 나프탈레이트(PEN), 및 폴리카르보네이트(PC)), 폴리올레핀(예컨대, 선형, 분지형, 및 환형 폴리올레핀), 폴리비닐(예컨대, 폴리비닐 클로라이드, 폴리비닐리덴 클로라이드, 폴리비닐 아세탈, 폴리스티렌, 폴리아크릴레이트 등), 셀룰로오스 에스테르 베이스(예컨대, 셀룰로오스 트라이아세테이트, 셀룰로오스 아세테이트), 폴리설폰, 예를 들어 폴리에테르설폰, 폴리이미드, 실리콘 및 다른 종래의 중합체 필름을 포함하지만, 이로 제한되지 않는다. 적합한 기재의 추가의 예가, 예컨대 미국 특허 제6,975,067호에서 확인될 수 있다.
선택적으로, 전도성 층(122) 아래에 놓이는 기재(120)의 주 표면(121)은 전도성 층의 후속 침착을 더 잘 수용하기 위해 표면을 준비하도록 사전처리될 수 있다. 일부 실시형태들에서, 사전처리 단계는 전도성 층(122)의 패터닝된 침착을 생성하는 패터닝 단계와 함께 수행될 수 있다. 예를 들어, 사전처리는 용제 또는 화학적 세척, 가열, 선택적인 패터닝된 중간층의 침착뿐만 아니라, 플라즈마 처리, 자외복사(UV)-오존 처리, 또는 코로나 방전과 같은 추가 표면 처리를 포함할 수 있다.
전도성 층(122)은 원하는 광학적 및 전기적 특성을 달성하도록 선택되는 주어진 두께로 기재(120)에 적용될 수 있다. 이러한 적용은 기재 상에 전도성 나노와이어 층을 생성하는, 예를 들어, 슬롯 코팅, 롤 코팅, 메이어 로드 코팅, 딥 코팅, 커튼 코팅, 슬라이드 코팅, 나이프 코팅, 그라비어 코팅, 노치 바아 코팅 또는 스프레잉과 같은, 공지된 코팅 방법을 사용하여 수행될 수 있다. 전도성 층(122)은 또한 그라비어, 플렉소그래픽, 스크린, 활판인쇄, 잉크젯 인쇄 등을 포함하지만 이로 한정되지 않는 인쇄 기술을 사용하여 비연속적으로 침착될 수 있다.
전도성 층(22)에 적합한 재료는 구리, 은, 금 등, 인듐 주석 산화물(ITO)의 금속 또는 금속 합금 층, 전도성 금속 또는 비금속 필라멘트, 섬유, 로드, 스트링, 스트랜드, 위스커, 또는 적합한 바인더 내의 리본의 층들을 포함하지만, 이에 한정되지 않는다. 전도성 층(122)에 대한 비금속 전도성 재료들의 예는 탄소 나노튜브(CNT), 금속 산화물(예컨대, 오산화바나듐), 준금속(예컨대, 규소), 전도성 중합체 섬유 등을 포함하지만 이로 한정되지 않는다.
전도성 층(122)은 가요성 기재(120)의 제1 주 표면(121)의 적어도 일부분에 걸쳐, 그리고 바람직하게는 제1 주 표면(121)의 면적의 50%, 60%, 70%, 80%, 또는 90% 이상에 걸쳐 실질적으로 연속적이다. 전도성 층(122)은 가요성 기재(120)의 표면(121)을 따라 연속적으로 코팅될 수 있거나, 별개의 블록들 또는 직사각형들로 적용되어 이들 사이에 코팅되지 않은 기재 영역들을 남길 수 있는데, 이때 블록들 또는 직사각형들은 제조되는 의도된 터치 센서의 전체 크기와 유사한 크기를 갖는다. "실질적으로 연속적인"이란, 전도성 층(122)이 기재(122)의 표면(121)을 전도성으로 렌더링하기에 충분한 밀도로 적용됨을 의미하고, 표면(121)은 중간에 상대적으로 비전도성 개구 또는 공간을 갖는 개별적인 전도성 영역들을 포함할 수 있다고 인식된다.
도 2a를 다시 참조하면, 전도성 층(122)의 전도성 표면(123)의 제1 영역(150) 위에 전기전도성 재료(130)의 패터닝된 층이 도포되고, 전도성 표면(123)의 제2 영역(152)은 커버되지 않고 남겨 둔다. 일부 실시형태들에서, 전도성 재료(130)는 은, 금, 구리, 알루미늄 등, 및 이들의 혼합물의 금속 입자 또는 스크림(134)을 갖는 페이스트 또는 접착제 매트릭스(132)이다. 다른 실시형태들에서, 입자들(134)은 전도성 코팅을 갖는 비전도성 입자(예를 들어, 중합체)이다. 다양한 실시형태들에서, 매트릭스(132)는 아크릴레이트 접착제, 에폭시 접착제, 실리콘 접착제, 또는 이들의 혼합물 또는 조합으로부터 선택된다. 일 예에서, 전도성 재료(130)는 미국 펜실베니아주 벤살렘 소재의 피켐 어소시에이츠의 등록상표 PFI-722로 입수가능한 것들과 같은 은 잉크이다.
금속 입자들(134)은 매트릭스(132)의 두께를 통해 전도성을 제공하고, 이는 전도성 층(122)에 대한 전기적 연결을 가능하게 한다.
도 2b를 이제 참조하면, 전기전도성 재료(130)의 패터닝된 층의 제1 부분(151) 상에 낮은 표면 에너지 재료의 패턴(124)이 코팅되어 위에 놓이고, 전기전도성 재료(130)의 패터닝된 층의 제2 부분(153)은 커버되지 않고 남겨 둔다. 다양한 실시형태들에서, 낮은 표면 에너지 재료의 패턴(124)은, 예를 들어, 에지 검출과 같은 정렬 기술을 이용하거나 또는 인쇄된 기준 마크를 추적함으로써 전기전도성 재료(130)의 패턴과 정렬되어 인쇄된다.
위와 같이, 용어 "낮은 표면 에너지 재료"는 전도성 층(122)의 표면(123)의 바람직한 영역에서 후속적으로 도포된 오버코팅 조성물의 디웨팅을 유도할 수 있는 임의의 재료(예를 들어, 잉크)를 지칭한다.
패턴(124)에 적합한 낮은 표면 에너지 재료들은 폭넓게 다양할 수 있으며, 표면 에너지가 약 100 mJ/m2 미만, 약 50 mJ/m2 미만, 약 30 mJ/m2 미만, 약 20 mJ/m2 미만, 또는 약 10 mJ/m2 미만인 플라스틱, 고무 및 복합체 재료들을 포함할 수 있지만, 이에 한정되지 않는다. 낮은 표면 에너지 재료들의 비제한적인 예들은, 폴리헥사플로오로프로필렌, 폴리테트라플루오로에틸렌(PTFE) 등과 같은 플루오로중합체뿐만 아니라, 폴리(비닐리덴 플루오라이드)(PVF), 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리(메틸메타크릴레이트)(PMMA), 폴리스티렌(PS), 폴리아미드, 폴리(비닐클로라이드)(PVC), 폴리(비닐리덴 클로라이드), 폴리(에틸렌 테레프탈레이트)(PET), 에폭시, 페놀 수지, 스티렌-부타디엔 고무, 아크릴로니트릴 고무 등과 같은 중합체 수지, 열 경화성 또는 자외(UV) 경화성 실리콘, 및 이들의 혼합물 및 조합물을 포함한다. 일부 실시형태들에서, 낮은 표면 에너지 재료는 미국 미시간주 미들랜드 소재의 다우 케미칼에서 등록상표명 Syl-Off로 입수가능한 것과 같은 실리콘을 포함한다.
패턴(124)을 형성하는 데 사용되는 코팅 조성물은 통상적으로 위에서 열거한 낮은 표면 에너지 재료들 및 플루오르화 또는 비플루오르화 계면활성제, 가교결합제, 수성 또는 유기 용제 등과 같은 선택적인 첨가제들 중 적어도 하나를 포함한다. 일부 예시 실시형태들에서, 패턴(124)을 형성하는 데 사용되는 코팅 용액은 열 또는 UV 경화성 실리콘 "잉크"와 같은 낮은 표면 에너지 재료 및 가교결합제, 또는 아크릴 수지 및 플루오르화 계면활성제를 포함한다. 일부 실시형태들에서, 패턴(124)을 형성하는 데 사용되는 코팅 조성물은 예를 들어, 금속 입자 또는 은 페이스트 잉크와 같은 전도성 재료와 조합하여, 낮은 표면 에너지 재료의 패턴(124) 자체가 전도성이 되도록 할 수 있다.
패턴(124)을 형성하는 데 사용되는 코팅 조성물은, 예를 들어, 플렉소그래픽 인쇄, 그라비어 코팅, 오프셋 인쇄, 스크린 인쇄, 플라즈마 침착, 포토리소그래피, 마이크로 컨택 인쇄, 잉크젯 인쇄와 같은 매우 다양한 인쇄 기술들 또는 레이저 또는 기타 식각 기술에 의한 재료의 균일층의 선택적 제거, 광 또는 레이저를 이용한 광학적 기록, 정전기 스프레이 또는 플라즈마 처리에 의해 전기전도성 재료의 패터닝된 층(130) 상에 코팅될 수 있다.
다양한 실시형태들에서, 낮은 에너지 재료의 패터닝된 층(124)의 건조상태 두께는 약 100 nm 내지 약 10 μm이다.
도 2c를 이제 참조하면, 액체 오버코팅 조성물(125)이 전도성 층(122)의 전도성 표면(123) 위에 코팅되고, 초기에 낮은 표면 에너지 재료(124)의 인쇄된 패턴 및 전기전도성 재료(130)의 패터닝된 층뿐만 아니라, 낮은 표면 에너지 재료(124)의 패턴 또는 전기전도성 재료(130)의 패터닝된 층으로 코팅되지 않은 표면(123)의 제2 영역(152)을 커버한다.
다양한 실시형태들에서, 액체 오버코팅 조성물(125)은 약 10 μm 내지 약 15 μm의 두께로 코팅된다. 액체 오버코팅 조성물(125)은, 예를 들어, 플러드 코팅, 그라비어 코팅, 커튼 코팅, 비드 코팅, 오프셋 인쇄, 스크린 인쇄, 잉크젯 인쇄, 스프레이를 포함하는 임의의 적합한 인쇄 기술을 이용하여, 또는 블레이드, 롤러, 또는 에어 나이프를 도구로 하여 전도성 표면(123)에 도포될 수 있다.
액체 오버코팅 조성물(125)은 표면 에너지가 패턴(124)의 낮은 표면 에너지 재료의 표면 에너지보다 충분히 커서 액체 오버코팅 조성물이 상업적으로 유용한 길이의 시간에 패턴(124)으로부터 디웨팅되도록 하는 임의의 재료를 포함할 수 있다. 액체 오버코팅 조성물(125)이 패터닝된 층(124)을 중심으로 재배열되는 속도는 전도성 표면(123)의 사전결정된 영역이 롤투롤 공정에서 코팅될 수 있는 속도에 영향을 줄 수 있다. 액체가 낮은 표면 에너지 재료들로부터 후퇴하는 속도에 대한 논의는, 예를 들어, 문헌[Brouchard-Wyart and de Gennes, Advan. Colloid Interface Sci., 39(1992)]에서 찾아볼 수 있고, 이는 본 명세서에 참조로서 포함된다.
액체 코팅 조성물(125)이 균일층으로서 코팅되는 경우, 층을 불안정하게 하여 액체 오버코팅 조성물이 낮은 표면 에너지 재료의 패터닝된 층(124)으로부터 분리되고, 흘러나오고, 물러나도록 하는 것이 필요하다. 액체 오버코팅 조성물이 충분히 희석된 경우, 또는 후속 건조 단계 동안 충분히 얇아지면, 어떠한 능동적인 불안정화도 필요없이, 패턴(124)에서 전도성 표면(123) 영역들의 영역들(152)로 자발적 디웨팅이 발생함을 나타낸다.
일부 실시형태들에서, 액체 오버코팅 조성물(125)은 액체 오버코팅 조성물로부터 경화됨으로써 궁극적으로 형성되는 오버코팅층을 통해 무작위로 배열된 전도성 경로들을 형성하는 데 사용될 수 있는 전도성 미립자들을 포함할 수 있다. 다른 실시형태들에서, 액체 오버코팅 조성물(125) 내의 전도성 또는 비전도성 미립자들을 사용하여 액체 오버코팅 조성물(125)의 불안정화를 개시하거나 또는 유지하여 액체 오버코팅 조성물(125)이 낮은 표면 에너지 재료의 패터닝된 층(124) 및 전기전도성 재료(130)의 패터닝된 층으로부터 더 용이하게 분리되고, 흘러나오고 물러날 수 있도록 할 수 있다. 일부 실시형태들에서, 액체 오버코팅 조성물(125)은 실질적으로 미립자 재료가 없는데, 이는 본 출원에서 액체 오버코팅 조성물은 전도성 또는 비전도성 미립자들의 약 5 중량% 미만, 또는 전도성 또는 비전도성 미립자들의 약 1 중량% 미만, 또는 전도성 또는 비전도성 미립자들의 약 0.5 중량% 미만을 포함함을 의미한다. 일부 실시형태들에서, 액체 오버코팅 조성물(125)은 전도성 또는 비전도성 미립자들이 없는데, 이는 액체 오버코팅 조성물이 미립자 재료를 포함하지 않음을 의미한다.
적합한 액체 오버코팅 조성물에는 중합체, 바람직하게는 광학적으로 투명한 중합체를 포함한다. 적합한 중합체 재료의 예는, 폴리아크릴, 예를 들어 폴리메타크릴레이트, 폴리아크릴레이트 및 폴리아크릴로니트릴, 폴리비닐 알코올, 폴리에스테르(예컨대, 폴리에틸렌 테레프탈레이트(PET), 폴리에스테르 나프탈레이트(PEN), 및 폴리카르보네이트(PC)), 페놀수지 또는 크레졸-포름알데히드와 같은 고도의 방향족성을 갖는 중합체(노볼락(등록상표)), 폴리스티렌, 폴리비닐톨루엔, 폴리비닐자일렌, 폴리이미드, 폴리아미드, 폴리아미드이미드, 폴리에테르이미드, 폴리설파이드, 폴리설폰, 폴리페닐렌, 및 폴리페닐 에테르, 폴리우레탄(PU), 에폭시, 폴리올레핀(예컨대, 폴리프로필렌, 폴리메틸펜텐, 및 환형 올레핀), 아크릴로니트릴-부타디엔-스티렌 공중합체(ABS), 셀룰로오스, 실리콘 및 다른 규소-함유 중합체(예컨대, 폴리실세스퀴옥산 및 폴리실란), 폴리비닐클로라이드(PVC), 폴리아세테이트, 폴리노르보멘, 합성 고무(예컨대, EPR, SBR, EPDM), 및 플루오로중합체(예컨대, 폴리비닐리덴 플루오라이드(PVDF), 폴리테트라플루오로에틸렌(PTFE) 또는 폴리헥사플로오로프로필렌), 플루오로-올레핀과 하이드로카본 올레핀의 공중합체(예컨대, 루미플론(등록상표)), 및 비정질 플루오로카본 중합체 또는 공중합체(예컨대, 아사히 글래스 컴퍼니에 의한 사이톱(등록상표), 또는 듀폰 코포레이션에 의한 테플론(등록상표))를 포함하지만, 이로 한정되지 않는다.
다른 실시형태들에서, 액체 오버코팅 조성물(125)은 예비중합체를 포함한다. "예비중합체"는 본 명세서에 기술된 바와 같이 중합체 매트릭스를 형성하도록 중합되고/되거나 가교결합될 수 있는 단량체의 혼합물 또는 올리고머 또는 부분 중합체의 혼합물을 지칭한다. 바람직한 중합체 매트릭스를 고려하여 적합한 단량체 또는 부분 중합체를 선택하는 것은 당업자의 지식 내에 있다.
일부 실시형태들에서, 예비중합체는 광경화성이며, 즉, 예비중합체는, 예를 들어, 자외(UV) 복사선과 같은 복사선에 노출 시 중합 및/또는 가교결합한다.
액체 오버코팅 조성물(125)은 용제(예컨대, 적용 시)를 선택적으로 포함할 수 있다. 중합체성 오버코팅 재료를 효과적으로 용제화하거나 분산시킬 수 있는 임의의 비-부식성 용제가 사용될 수 있고, 예에는 물, 알코올, 케톤, 에테르, 테트라하이드로푸란, 하이드로카본(예컨대 사이클로헥산) 또는 방향족 용제(벤젠, 톨루엔, 자일렌 등)를 포함한다. 용제는 휘발성일 수 있으며, 200℃ 이하, 150℃ 이하, 또는 100℃ 이하의 비등점을 갖는다.
일부 실시형태들에서, 액체 오버코팅 조성물(125)은 가교결합제, 중합 개시제, 안정제(예를 들어, 산화방지제, 및 보다 긴 제품 수명을 위한 UV 안정제, 및 보다 큰 저장 수명을 위한 중합 억제제를 포함함), 계면활성제 등을 포함할 수 있다. 일부 실시형태들에서, 액체 오버코팅 조성물(125)은 부식 억제제를 추가로 포함할 수 있다. 일부 실시형태들에서, 액체 오버코팅 조성물(125)은 전도성이고, 예를 들어, 폴리아닐린, 폴리티오펜, 및 폴리다이아세틸렌과 같은 전도성 중합체를 포함할 수 있다.
일부 실시형태들에서, 액체 오버코팅 조성물(125)은 경화되거나 또는 건조되어 광학적으로 투명한 재료를 형성할 수 있다. 재료의 광 투과도가 가시 영역(400 nm 내지 700 nm)에서 80% 이상이면, 이 재료는 광학적으로 투명한 것으로 고려된다. 달리 명시되지 않는 한, 본 명세서에 기술된 모든 층들(기재를 포함함)은 바람직하게는 광학적으로 투명하다. 액체 오버코팅 조성물(125)의 광학 투명도는 전형적으로 제한 없이 굴절률(RI), 두께, 평활도, 두께 전반에 걸친 RI의 일관성, 표면(계면을 포함함) 반사, 및 표면 조도 및/또는 매립된 입자들에 의해 유발되는 산란을 포함한 다수의 요인들에 의해 결정된다.
일부 실시형태들에서, 액체 오버코팅 조성물(25)은 미국 미네소타주 플리머스 소재의 플린트 그룹에서 등록상표명 FLEXOCURE FORCE으로 입수가능한 것들과 같은 잉크를 포함한다.
도 2d를 이제 참조하면, 패터닝된 낮은 표면 에너지 층(124)의 습윤성과 전도성 표면(123) 및 전기전도성 재료(130)의 패터닝된 층의 습윤성의 차이는 액체 오버코팅 조성물(125)을 불안정하게 만든다. 이 불안정성은 액체 오버코팅 조성물(125)이 패터닝된 낮은 표면 에너지 층(124)으로부터 분리되고, 이어서 유출되고 물러나게 한다. 액체 오버코팅 조성물(125)은 이어서 패터닝된 낮은 표면 에너지 층(124) 및 전기전도성 재료(130)의 패터닝된 층으로부터 흘러나온다. 액체 오버코팅 조성물의 제1 용량은 이어서 전도성 표면(123)의 제2 영역(152)의 개별적인 영역들에 모이게 된다. 패터닝된 층(124)의 낮은 표면 에너지 재료의 존재는 또한 액체 오버코팅 조성물(125)이 낮은 표면 에너지 재료(124)의 패터닝된 층의 에지(124A)로부터 멀어지게 하고 후퇴하게 하여, 에지(124A)에 인접한 전기전도성 재료(130)의 패터닝된 층의 제2 부분(153)에 액체 오버코팅 조성물(125)의 제2 잔류량이 남게 한다.
전기전도성 재료(130)의 패터닝된 층의 제2 부분(153) 위에 놓인 액체 오버코팅 조성물(125)의 제2 잔류량은 전도성 표면(123)의 제2 영역(152) 위에 놓인 액체 오버코팅 조성물(125)의 제1 용량보다 적다. 도 2c에 도시된 실시형태에서, 액체 오버코팅 조성물(125)은 제2 부분(153)에 남지 않는다. 도 2d의 실시형태에서 제2 부분(153)은 액체 오버코팅 조성물(125)이 없고, 액체 오버코팅 조성물(125)에 의해 커버되지 않고, 전도성 재료의 패터닝된 층(130)이 완전히 노출되게 한다.
도 2d에 도시되지 않은 다른 실시형태에서, 액체 오버코팅 조성물(125)의 제1 용량은 전도성 재료(130)의 패터닝된 층의 제2 부분(153)에서 완전히 후퇴하지 않는다. 액체 오버코팅 조성물(125)의 제2 잔류량은 패터닝된 층(124)의 에지(124A)에 달라붙어 제2 부분(153) 위에 놓인다. 패터닝된 전도성 층(130)의 제2 부분(153) 상의 제2 잔류량의 두께는 패터닝된 층(124)과 액체 오버코팅 조성물(125)의 상대적인 습윤성에 따라 폭넓게 달라질 수 있지만, 다양한 실시형태들에서 패터닝된 전도성 층(130)의 제2 부분(153) 위에 놓인 액체 오버코팅 조성물(125)의 제2 잔류량의 두께는 약 250 nm 이하이다.
도 1e를 이제 참조하면, 액체 오버코팅 조성물은 전도성 층(122)의 전도성 표면(123)의 제1 영역(152)에서 경화 및/또는 경질화되어 보호층(125A)이 된다. "경화시키다 또는 경화"는 단량체 또는 부분 중합체(예컨대, 150개 미만의 단량체 단위들을 포함하는 올리고머)가 고체 중합체 매트릭스를 형성하도록 중합되거나 중합체들이 가교결합되는 공정을 지칭한다. 적합한 중합 또는 가교결합 조건은 당업계에 잘 알려져 있고, 예로서 단량체의 가열, 가시 광 또는 자외(UV) 광, 전자 빔 등에 의한 단량체의 조사를 포함한다. 대안적으로, "경질화시키다 또는 경질화"는 예를 들어 중합 또는 가교결합 없이 레지스트 매트릭스 재료의 건조 동안에 용제 제거에 의해 유발될 수 있다.
경화 이후에, 전기전도성 재료의 패터닝된 층(130)의 제2 부분(153)은 보호층(125A)에 의해 커버되지 않고 남게 된다. 보호층(125A)의 잔류량이 없는 이 구역은 효과적으로 보호층(125A)의 위에서 전도성 층(122)의 전도성 표면(123)으로 연장되는 비아 또는 액세스 채널들(160)의 배열을 형성한다. 도 2e에 도시되지 않은 다른 실시형태에서, 두께가 약 250 nm 이하, 또는 약 100 nm 이하, 또는 약 75 nm 이하, 또는 약 50 nm 이하, 또는 약 10 nm 이하, 또는 약 5 nm 이하인 보호층(125A)의 매우 얇은 잔류량이 전도성 재료(130)의 패터닝된 층의 제2 부분(153)에 남는다. 제2 부분(153) 위에 놓인 보호층(25A)의 이 극도로 얇은 부분은 보호층(125A)의 위에서 전도성 재료(130)의 패터닝된 층의 표면(153)으로 연장되는 비아 또는 액세스 채널들(160)의 배열을 형성한다.
위의 도 1e에서와 같이(도 2e에 도시되지 않음), 전기전도성 재료의 층이 비아(160)에 적용되어 전도성 층(122)의 전도성 표면(123)의 선택된 영역에 대한 전기적 연결을 제공할 수 있다. 그러나, 두께가 약 250 nm 이하, 또는 약 100 nm 이하, 또는 약 75 nm 이하, 또는 약 50 nm 이하, 또는 약 10 nm 이하, 또는 약 5 nm 이하인 보호층(125A)의 매우 얇은 잔류량이 전도성 표면(23)의 제2 부분(153)에 남아 있는 경우, 전도성 재료는 보호층(125A)의 상부에 놓일 수 있고 여전히 보호층(125A)을 통해 전도성 재료(130)의 패터닝된 층의 전도성 표면(153)으로 그리고 전도성 층(122)으로의 전기적 연결부를 형성할 수 있다.
도 2e에 도시되지 않은 다른 실시형태에서, 전기 컴포넌트의 금속 컨택들을 전도성 층(122)에 직접 본딩함으로써 비아들(160)을 통해 전도성 층(122)에 전기적 연결부가 만들어질 수 있다. 전자 컴포넌트는 의도된 응용에 따라 매우 다양할 수 있고, 몇몇 실시예에서 가요성 회로, 인쇄 회로 기판(PCB), 유리 패널, 또는 와이어들의 패턴을 포함한다.
위와 같이, 도 2a 내지 도 2e의 공정을 이용하여, 다수의 층들은 동시에 오버코팅될 수 있고, 층 구조가 유지되어, 패터닝된 낮은 에너지 층(124)을 이용하여 모든 층들을 완벽하게 정렬하고, 추가로 비아(160)의 구조를 유지하는데, 이는 전도성 층(122)에 대한 전기적 연결을 허용한다.
도 3을 참조하면, 터치 스크린 조립체(200)의 일례는 글래스 층(214)에 인접한 LCD 층(272)을 포함하며, 이는 위에서 기재한 공정들을 이용하여 만들어진 전자 조립체 구조(270)를 위한 기재를 제공한다. 전자 조립체 구조(270)는 전도성 층(216)을 포함하며, 이는 전도성 접착제 층(250)을 통해 가요성 회로들(260)에 전기적으로 연결된다. 가요성 회로(260) 상의 전기 트레이스(280)가 조립체(200)를 컴퓨터, 이동 전화, 태블릿 등과 같은 디스플레이 디바이스의 컴포넌트에 접속한다. 전자 조립체 구조(270)의 위에 놓인 가요성 투명 표면(276)은 디스플레이 디바이스의 사용자와 상호작용하는 포인트를 제공한다.
본 개시내용의 공정들은 이제 하기 비제한적인 실시예에서 추가로 설명될 것이다.
실시예들
실시예 1
50 Ohm/Sq.의 은 나노와이어 코팅을 WO2014088950 A1의 실시예 1에 기재된 바와 같이 준비하였다. 이 필름을 롤투롤 플렉소그래픽 공정의 입력으로서 사용하여, 필름의 나노와이어 코팅된 면 위에 낮은 표면-에너지 잉크를 이용하여 다양한 패턴들을 인쇄하였다.
제1 잉크는 97.5 중량% 다우 Syl-Off 7170 실리콘과 2.5 중량% 7488 가교결합제의 혼합물로 구성되었다. Syl-Off 실리콘을 1.0 BCM/in2 아닐록스(anilox) 인쇄 롤을 이용하여 5 미터/분의 속도로 인쇄하였다. Syl-off 실리콘을 대략 45 내지 60 초 동안 120℃로 가열된 오븐을 통과시킴으로써 열경화시켰다.
제2 UV 경화성 실리콘 잉크를 1.0 BCM/in2 아닐록스 인쇄 롤을 이용하여 5 미터/분의 속도로 인쇄하였다. UV 경화성 실리콘 잉크를 경화용 H-Bulb 광원을 장착한 퓨전 유브이 경화 시스템(Fusion UV Curing system)을 통과시켰다.
이어서 대략 10 내지 15 μm 습식 필름 코팅(또는 대략 2 내지 4 μm 건식-필름 코팅)을 얻기 위하여, 실리콘이 인쇄된 기재에 25 중량%의 플린트 그룹 FC 포스 인쇄 잉크(제품 코드: UFR0-0061-465U)와 75% 글리콜 에테르 PM의 혼합물을 #5 메이어(Meyer) 막대로 오버코팅하였다.
중합체-용제 코팅을 80℃로 설정된 오븐에서 1 분 동안 건조시키고, 이어서 H-bulb UV 광원이 장착된 퓨전 UV 시스템을 이용하여 경화시켰다.
중합체-용제 혼합물(즉 약 1 내지 5 초 미만)을 코팅한 직후, 낮은 표면-에너지 실리콘 인쇄된 특징부로부터 디웨팅되어, 하부 은 나노와이어 코팅에 개구들을 남게 한다. 도 4a는 대응하는 디웨팅된 오버코팅층들(304)을 갖는, 듀폰 ST-504 PET 상의 50 Ohm/Sq. 은 나노와이어 코팅 상에 인쇄된 500 μm 피치 라인들의 규칙적인 어레이(302)를 도시한다. 도 4b는 컨택 패드(예컨대 은 상호연결 패턴의 컨택 패드)의 개구를 나타내는 제2 인쇄된 패턴(402) 및 대응하는 디웨팅된 오버코팅층(404)을 보여주며, 정사각 개구는 각 변이 대략 2 mm이다.
PChem PFI-722 은 나노입자 잉크를 작은 브러시를 이용하여 패터닝된 중합체 층 및 하부(및 노출된) 은 나노와이어 층의 상부에 도포하여 PChem 은 패드와 하부 나노와이어 층 간에 접촉하게 만든다. Pchem 잉크와 은 나노와이어 기재 사이의 접촉은 볼트 미터(즉 전기 저항을 측정하는 데 사용되는 플루크 미터(Fluke meter))로 결정된다. 도 5a는 PChem PFI-722 은 잉크가 패턴 오버코팅층(504)의 상부에 붙은 은 컨택 패드(503)에 가까운 500 μm 피치 라인들의 규칙적인 어레이(502)를 도시한다. 도 5b에 명확히 도시된 바와 같이, PChem 은은 디웨팅된 오버코팅층과 낮은 표면-에너지 실리콘 인쇄 특징부 사이의 간격에 있는 접촉 영역(507)에서 하부 나노와이어 층(505)과 접촉한다.
실시예 2
50 Ohm/Sq.의 은 나노와이어 코팅을 WO2014088950 A1의 실시예 1에 기재된 바와 같이 준비하였다. 이어서 0.067 DPR 플렉소그래픽 스탬프 및 10 bcm/in2 아닐록스 롤을 이용하는, 테스크톱 플렉소그래픽 인쇄 유닛으로 은 나노와이어 기재의 상부 상에 전도성 은 상호연결 패턴을 인쇄하였다. 전도성 은 잉크는 잉크테크(InkTek)(제품명: TEC-PR-010)에서 구입하였다. 인쇄된 샘플을 건조시키고 120℃로 설정된 오븐에서 3 내지 5 분 동안 경화시킨 뒤, 오븐에서 꺼내어 냉각시켰다.
이어서 규소 잉크(97.5% Syl-0ff 7170 및 2.5% 가교결합제)를 인쇄된 은 상호연결 패드들의 표면 위에 소형 Q팁 어플리케이터를 이용하여 와이핑하여, 매우 얇은 코팅을 남게 하였다. 이어서 샘플을 120℃로 설정된 오븐에 1 내지 2 분 동안 배치하여 실리콘 코팅을 경화시켰다.
이어서 대략 10 내지 15 μm 습식 필름 코팅(또는 대략 2 내지 4 μm 건식-필름 코팅)을 얻기 위하여, 기재에 25 중량%의 플린트 그룹 FC 포스 인쇄 잉크(제품 코드: UFR0-0061-465U)와 75% 글리콜 에테르 PM의 혼합물을 #5 메이어 막대로 오버코팅하였다.
중합체-용제 코팅을 80℃로 설정된 오븐에서 1 분 동안 건조시키고, 이어서 H-bulb UV 광원이 장착된 퓨전 UV 시스템을 이용하여 경화시켰다.
도 6을 참조하면, 중합체-용제 혼합물을 코팅한 직후(즉 1 내지 5 초 미만), 낮은 표면-에너지 실리콘 인쇄된 특징부(602)로부터 오버코팅 영역(604)으로 디웨팅되어, 하부 은 상호연결 패드에 개구들을 남게 한다.
오픈된 상호연결된 패드들 사이를 테스트하는 플루크 볼트 미터를 이용하여, 하부 은 나노와이어에 대한 전기 접촉을 확인하였다.
실시 형태 1
가요성 기재의 적어도 일부분 상의 전도성 표면을 포함하는 전도성 층;
전도성 표면의 제1 영역 상의, 낮은 표면 에너지 재료를 포함하는 패터닝된 층;
패터닝된 층에 의해 점유되지 않은 전도성 표면의 제2 영역의 제1 부분 상의, 전도성 미립자들이 없는 오버코팅층;
낮은 표면 에너지 재료의 패터닝된 층의 에지와 오버코팅층 사이의 전도성 표면의 제2 영역의 제2 부분의 비아; 및
비아 내의, 전도성 표면에 대한 전기적 연결부를 제공하는 전도성 재료를 포함하는, 복합체 물품.
실시형태 2.
실시형태 1에 있어서, 비아는 오버코팅층에 의해 커버되지 않은, 복합체 물품.
실시형태 3.
실시형태 1에 있어서, 비아는 오버코팅층에 의해 커버되고, 비아 내의 오버코팅층의 두께는 약 250 nm 이하인, 복합체 물품.
실시형태 4.
실시형태 1에 있어서, 비아는 오버코팅층에 의해 커버되고, 비아 내의 오버코팅층의 두께는 약 100 nm 이하인, 복합체 물품.
실시형태 5.
실시형태 1 내지 실시형태 4 중 어느 하나의 실시형태에 있어서, 기재는 광학 요소인, 복합체 물품.
실시형태 6.
실시형태 1 내지 실시형태 5 중 어느 하나의 실시형태에 있어서, 전도성 재료는 전도성 접착제, 전도성 페이스트, 및 솔더(solder)에서 선택되는, 복합체 물품.
실시형태 7.
가요성 기재의 적어도 일부분 상의 전도성 표면을 포함하는 전도성 층;
전도성 표면의 제1 영역 상의 패터닝된 전도성 층으로서, 이때 전도성 표면의 제2 영역은 패터닝된 전도성 층에 의해 커버되지 않는, 패터닝된 전도성 층;
패터닝된 전도성 층의 제1 부분 상의 패터닝된 낮은 표면 에너지 층으로서, 이때 패터닝된 전도성 층의 제2 부분은 패터닝된 낮은 표면 에너지 층에 의해 커버되지 않는, 패터닝된 낮은 표면 에너지 층;
전도성 표면의 제2 영역 상의, 전도성 미립자들이 없는 오버코팅층;
오버코팅층과 패터닝된 전도성 층의 제1 부분 사이에서, 패터닝된 전도성 층의 제2 부분 위에 놓인 비아; 및
비아 내의, 패터닝된 전도성 층 및 전도성 표면에 대한 전기적 연결부를 제공하는 전도성 재료를 포함하는, 복합체 물품.
실시형태 8.
실시형태 7에 있어서, 비아는 오버코팅층에 의해 커버되지 않은, 복합체 물품.
실시형태 9.
실시형태 7에 있어서, 비아는 오버코팅층에 의해 커버되고, 비아 내의 오버코팅층의 두께는 약 250 nm 이하인, 복합체 물품.
실시형태 10.
실시형태 7에 있어서, 비아는 오버코팅층에 의해 커버되고, 비아 내의 오버코팅층의 두께는 약 100 nm 이하인, 복합체 물품.
실시형태 11.
실시형태 7 내지 실시형태 10 중 어느 하나의 실시형태에 있어서, 기재는 광학 요소인, 복합체 물품.
실시형태 12.
실시형태 7 내지 실시형태 11 중 어느 하나의 실시형태에 있어서, 전도성 재료는 전도성 접착제, 전도성 페이스트, 및 솔더에서 선택되는, 복합체 물품.
실시형태 13.
액정 디스플레이;
제1항 내지 제12항 중 어느 한 항에 따른 복합체 물품; 및
전자 조립체 위에 놓이는 가요성 투명 표면을 포함하는, 터치 스크린 디스플레이.
실시형태 14.
낮은 표면 에너지 재료를 포함하는 패터닝된 층을 가요성 기재 상에 배치된 전도성 표면의 제1 영역 상에 코팅하는 단계로서, 전도성 표면의 제2 영역은 패터닝된 층에 의해 커버되지 않고 남아 있는, 단계;
낮은 에너지 재료의 패터닝된 층 및 전도성 표면의 제2 영역들 위에 액체 오버코팅 조성물의 층을 코팅하는 단계로서, 이때 액체 오버코팅 조성물의 표면 에너지는 낮은 표면 에너지 재료의 표면 에너지와 상이한, 단계;
액체 오버코팅 조성물이 낮은 표면 에너지 재료의 패터닝된 층으로부터 물러나서 액체 오버코팅 조성물의 제1 용량이 전도성 표면의 제2 영역의 제1 부분에 모이도록, 액체 오버코팅 조성물을 낮은 표면 에너지 재료의 패터닝된 층으로부터 디웨팅하는 단계로서, 이때 액체 오버코팅 조성물이 낮은 표면 에너지 재료의 패터닝된 층의 에지로부터 후퇴하여 제1 용량보다 적은 액체 오버코팅 조성물의 제2 잔류량이 낮은 표면 에너지 재료의 패터닝된 층의 에지에 인접한 전도성 표면의 제2 영역의 제2 부분에 남아 있도록 하는, 단계;
액체 오버코팅 조성물을 경화시켜 전도성 표면의 제2 영역의 제1 부분에 불연속적인 오버코팅층을 형성하고 전도성 표면의 제2 영역의 제2 부분에 비아를 형성하는 단계로서, 이때 비아는 낮은 표면 에너지 재료의 패터닝된 층의 에지에 인접한, 단계; 및
비아를 통해 전도성 표면을 전기적으로 접촉시키는 단계를 포함하는, 복합체 물품을 형성하는 방법.
실시형태 15.
실시형태 14에 있어서, 비아는 오버코팅층에 의해 커버되지 않은, 방법.
실시형태 16.
실시형태 14에 있어서, 비아는 오버코팅층에 의해 커버되고, 비아 내의 오버코팅층의 두께는 약 250 nm 이하인, 방법.
실시형태 17.
실시형태 14에 있어서, 비아는 오버코팅층에 의해 커버되고, 비아 내의 오버코팅층의 두께는 약 100 nm 이하인, 방법.
실시형태 18.
실시형태 14에 있어서, 오버코팅층은 전기전도성 미립자들이 없는, 방법.
실시형태 19.
실시형태 14 내지 실시형태 18 중 어느 하나의 실시형태에 있어서, 기재는 중합체 필름을 포함하는, 방법.
실시형태 20.
실시형태 14 내지 실시형태 19 중 어느 하나의 실시형태에 있어서, 기재는 광학 요소인, 방법.
실시형태 21.
실시형태 20에 있어서, 광학 요소는 다층 광학 필름을 포함하는, 방법.
실시형태 22.
실시형태 14 내지 실시형태 21 중 어느 하나의 실시형태에 있어서, 낮은 표면 에너지 재료는 실리콘 또는 아크릴을 포함하는, 방법.
실시형태 23.
실시형태 22에 있어서, 낮은 표면 에너지 재료는 열경화된 실리콘 또는 자외선(UV) 경화된 실리콘을 포함하는, 방법.
실시형태 24.
실시형태 22에 있어서, 낮은 표면 에너지 재료는 아크릴 및 플루오르화 계면활성제를 포함하는, 방법.
실시형태 25.
실시형태 14 내지 실시형태 24 중 어느 하나의 실시형태에 있어서, 낮은 표면 에너지 재료는 플렉소그래픽 인쇄, 그라비어 인쇄, 잉크젯 인쇄, 또는 스크린 인쇄 중 적어도 하나에 의해 패터닝되는, 방법.
실시형태 26.
실시형태 14 내지 실시형태 25 중 어느 하나의 실시형태에 있어서, 낮은 표면 에너지 재료는 전도성인, 방법.
실시형태 27.
실시형태 14 내지 실시형태 26 중 어느 하나의 실시형태에 있어서, 비아 내의 전도성 층과 전기적으로 접촉하는 단계는 비아 내에 전도성 재료를 적용하는 단계를 포함하고, 전도성 재료는 전도성 접착제, 전도성 페이스트, 솔더, 및 이들의 조합으로부터 선택되는, 방법.
실시형태 28.
실시형태 14 내지 실시형태 27 중 어느 하나의 실시형태에 있어서, 보호 오버코팅 조성물은 UV 경화성 수지를 포함하는, 방법.
실시형태 29.
실시형태 14 내지 실시형태 28 중 어느 하나의 실시형태의 방법에 따라 만들어진 전자 조립체.
실시형태 30.
가요성 기재 상에 배치된 전도성 층 상의 전도성 표면의 제1 영역 상에 전도성 재료의 제1 패터닝된 층을 코팅하는 단계로서, 이때 전도성 표면의 제2 영역은 전도성 재료의 제1 패터닝된 층으로 코팅되지 않는, 단계;
전도성 재료의 제1 패터닝된 층의 제1 부분 상에 낮은 표면 에너지 재료의 제2 패터닝된 층을 코팅하는 단계로서, 이때 제1 패터닝된 층의 제2 부분은 제2 패터닝된 층에 의해 코팅되지 않는, 단계;
전도성 표면의 제1 영역 및 제2 영역 상에 액체 오버코팅 조성물의 층을 코팅하는 단계로서, 이때 액체 오버코팅 조성물의 표면 에너지는 제2 패터닝된 층의 낮은 표면 에너지 재료의 표면 에너지보다 큰, 단계;
액체 오버코팅 조성물의 제1 용량이 제2 패터닝된 층으로부터 물러나서 전도성 표면의 제2 영역에 모이도록, 액체 오버코팅 조성물을 낮은 표면 에너지 재료의 제2 패터닝된 층으로부터 디웨팅하는 단계로서, 이때 제1 용량보다 적은 액체 오버코팅 조성물의 제2 용량이 전도성 재료의 제1 패터닝된 층의 제2 부분에 남아 있는, 단계;
액체 오버코팅 조성물을 경화시켜 전도성 표면의 제2 영역에 불연속적인 오버코팅층을 형성하는 단계로서, 이때 오버코팅층은 제1 패터닝된 층의 제2 부분 위에 놓여있는 비아에 의해 제2 패터닝된 층으로부터 분리되는, 단계; 및
비아를 통해 제1 패터닝된 층의 제2 부분을 전기적으로 접촉시키는 단계를 포함하는, 복합체 물품을 형성하는 방법.
실시형태 31.
실시형태 30에 있어서, 비아는 오버코팅층에 의해 커버되지 않은, 방법.
실시형태 32.
실시형태 30에 있어서, 비아는 오버코팅층에 의해 커버되고, 비아 내의 오버코팅층의 두께는 약 250 nm 이하인, 방법.
실시형태 33.
실시형태 30에 있어서, 비아는 오버코팅층에 의해 커버되고, 비아 내의 오버코팅층의 두께는 약 100 nm 이하인, 방법.
실시형태 34.
실시형태 30에 있어서, 오버코팅층은 전기전도성 미립자들이 없는, 방법.
실시형태 35.
실시형태 30 내지 실시형태 34 중 어느 하나의 실시형태에 있어서, 기재는 중합체 필름을 포함하는, 방법.
실시형태 36.
실시형태 30 내지 실시형태 35 중 어느 하나의 실시형태에 있어서, 기재는 광학 요소인, 방법.
실시형태 37.
실시형태 36에 있어서, 광학 요소는 다층 광학 필름을 포함하는, 방법.
실시형태 38.
실시형태 30 내지 실시형태 37 중 어느 하나의 실시형태에 있어서, 낮은 표면 에너지 재료는 실리콘 또는 아크릴을 포함하는, 방법.
실시형태 39.
실시형태 38에 있어서, 낮은 표면 에너지 재료는 열경화된 실리콘 또는 자외선(UV) 경화된 실리콘을 포함하는, 방법.
실시형태 40.
실시형태 38에 있어서, 낮은 표면 에너지 재료는 아크릴 및 플루오르화 계면활성제를 포함하는, 방법.
실시형태 41.
실시형태 30 내지 실시형태 40 중 어느 하나의 실시형태에 있어서, 낮은 표면 에너지 재료는 플렉소그래픽 인쇄, 그라비어 인쇄, 잉크젯 인쇄, 또는 스크린 인쇄 중 적어도 하나에 의해 패터닝되는, 방법.
실시형태 42.
실시형태 30 내지 실시형태 41 중 어느 하나의 실시형태에 있어서, 낮은 표면 에너지 재료는 전도성인, 방법.
실시형태 43.
실시형태 30 내지 실시형태 42 중 어느 하나의 실시형태에 있어서, 비아 내의 전도성 층과 전기적으로 접촉하는 단계는 비아 내에 전도성 재료를 적용하는 단계를 포함하고, 전도성 재료는 전도성 접착제, 전도성 페이스트, 솔더, 및 이들의 조합에서 선택되는, 방법.
실시형태 44.
실시형태 30 내지 실시형태 43 중 어느 하나의 실시형태에 있어서, 보호 오버코팅 조성물은 UV 경화성 수지를 포함하는, 방법.
실시형태 45.
실시형태 30 내지 실시형태 44 중 어느 하나의 실시형태의 방법에 따라 만들어진 전자 조립체.
본 발명의 다양한 실시예가 기술되었다. 이들 및 다른 실시예는 하기 청구범위의 범주 내에 있다.
Claims (23)
- 가요성 기재의 적어도 일부분 상의, 전도성 표면을 포함하는 전도성 층;
상기 전도성 표면의 제1 영역 상의, 낮은 표면 에너지 재료를 포함하는 패터닝된 층;
상기 패터닝된 층에 의해 점유되지 않은 상기 전도성 표면의 제2 영역의 제1 부분 상의, 전도성 미립자들이 없는 오버코팅층;
상기 낮은 표면 에너지 재료의 패터닝된 층의 에지와 상기 오버코팅층 사이의 상기 전도성 표면의 제2 영역의 제2 부분의 비아(via); 및
상기 비아 내의, 상기 전도성 표면에 대한 전기적 연결부를 제공하는 전도성 재료
를 포함하는, 복합체 물품. - 제1항에 있어서, 상기 비아는 상기 오버코팅층에 의해 커버되지 않은, 복합체 물품.
- 제1항에 있어서, 상기 비아는 상기 오버코팅층에 의해 커버되고, 상기 비아 내의 상기 오버코팅층의 두께는 약 250 nm 이하인, 복합체 물품.
- 제1항에 있어서, 상기 비아는 상기 오버코팅층에 의해 커버되고, 상기 비아 내의 상기 오버코팅층의 두께는 약 100 nm 이하인, 복합체 물품.
- 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 기재는 광학 요소인, 복합체 물품.
- 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 전도성 재료는 전도성 접착제, 전도성 페이스트, 및 솔더(solder)에서 선택되는, 복합체 물품.
- 가요성 기재의 적어도 일부분 상의, 전도성 표면을 포함하는 전도성 층;
상기 전도성 표면의 제1 영역 상의 패터닝된 전도성 층으로서, 이때 상기 전도성 표면의 제2 영역은 상기 패터닝된 전도성 층에 의해 커버되지 않는, 패터닝된 전도성 층;
상기 패터닝된 전도성 층의 제1 부분 상의 패터닝된 낮은 표면 에너지 층으로서, 이때 상기 패터닝된 전도성 층의 제2 부분은 상기 패터닝된 낮은 표면 에너지 층에 의해 커버되지 않는, 패터닝된 낮은 표면 에너지 층;
상기 전도성 표면의 제2 영역 상의, 전도성 미립자들이 없는 오버코팅층;
상기 오버코팅층과 상기 패터닝된 전도성 층의 제1 부분 사이에서, 상기 패터닝된 전도성 층의 제2 부분 위에 놓인 비아; 및
상기 비아 내의, 상기 패터닝된 전도성 층 및 상기 전도성 표면에 대한 전기적 연결부를 제공하는 전도성 재료
를 포함하는, 복합체 물품. - 제7항에 있어서, 상기 비아는 상기 오버코팅층에 의해 커버되지 않은, 복합체 물품.
- 제7항에 있어서, 상기 비아는 상기 오버코팅층에 의해 커버되고, 상기 비아 내의 상기 오버코팅층의 두께는 약 250 nm 이하인, 복합체 물품.
- 제7항에 있어서, 상기 비아는 상기 오버코팅층에 의해 커버되고, 상기 비아 내의 상기 오버코팅층의 두께는 약 100 nm 이하인, 복합체 물품.
- 제7항 내지 제10항 중 어느 한 항에 있어서, 상기 기재는 광학 요소인, 복합체 물품.
- 제7항 내지 제11항 중 어느 한 항에 있어서, 상기 전도성 재료는 전도성 접착제, 전도성 페이스트, 및 솔더에서 선택되는, 복합체 물품.
- 액정 디스플레이;
제1항 내지 제12항 중 어느 한 항에 따른 복합체 물품; 및
전자 조립체 위에 놓이는 가요성 투명 표면
을 포함하는, 터치 스크린 디스플레이. - 낮은 표면 에너지 재료를 포함하는 패터닝된 층을 가요성 기재 상에 배치된 전도성 표면의 제1 영역 상에 코팅하는 단계로서, 이때 상기 전도성 표면의 제2 영역은 상기 패터닝된 층에 의해 커버되지 않고 남아 있는, 단계;
상기 낮은 에너지 재료의 패터닝된 층 및 상기 전도성 표면의 제2 영역들 위에 액체 오버코팅 조성물의 층을 코팅하는 단계로서, 이때 상기 액체 오버코팅 조성물의 표면 에너지는 상기 낮은 표면 에너지 재료의 표면 에너지와 상이한, 단계;
상기 액체 오버코팅 조성물이 상기 낮은 표면 에너지 재료의 패터닝된 층으로부터 물러나서 상기 액체 오버코팅 조성물의 제1 용량이 상기 전도성 표면의 제2 영역의 제1 부분에 모이도록, 상기 액체 오버코팅 조성물을 상기 낮은 표면 에너지 재료의 패터닝된 층으로부터 디웨팅(dewetting)하는 단계로서, 이때 상기 액체 오버코팅 조성물이 상기 낮은 표면 에너지 재료의 패터닝된 층의 에지로부터 후퇴하여 상기 제1 용량보다 적은 상기 액체 오버코팅 조성물의 제2 잔류량이 상기 낮은 표면 에너지 재료의 패터닝된 층의 에지(edge)에 인접한 상기 전도성 표면의 제2 영역의 제2 부분에 남아 있도록 하는, 단계;
상기 액체 오버코팅 조성물을 경화시켜 상기 전도성 표면의 제2 영역의 제1 부분에 불연속적인 오버코팅층을 형성하고 상기 전도성 표면의 제2 영역의 제2 부분에 비아를 형성하는 단계로서, 이때 상기 비아는 상기 낮은 표면 에너지 재료의 패터닝된 층의 에지에 인접한, 단계; 및
상기 비아를 통해 상기 전도성 표면을 전기적으로 접촉시키는 단계
를 포함하는, 복합체 물품을 형성하는 방법. - 제14항에 있어서, 상기 비아는 상기 오버코팅층에 의해 커버되지 않은, 방법.
- 제14항에 있어서, 상기 비아는 상기 오버코팅층에 의해 커버되고, 상기 비아 내의 상기 오버코팅층의 두께는 약 250 nm 이하인, 방법.
- 제14항에 있어서, 상기 비아는 상기 오버코팅층에 의해 커버되고, 상기 비아 내의 상기 오버코팅층의 두께는 약 100 nm 이하인, 방법.
- 제14항에 있어서, 상기 오버코팅층은 전기전도성 미립자들이 없는, 방법.
- 가요성 기재 상에 배치된 전도성 층 상의 전도성 표면의 제1 영역 상에 전도성 재료의 제1 패터닝된 층을 코팅하는 단계로서, 이때 상기 전도성 표면의 제2 영역은 상기 전도성 재료의 제1 패터닝된 층으로 코팅되지 않는, 단계;
상기 전도성 재료의 제1 패터닝된 층의 제1 부분 상에 낮은 표면 에너지 재료의 제2 패터닝된 층을 코팅하는 단계로서, 이때 상기 제1 패터닝된 층의 제2 부분은 상기 제2 패터닝된 층에 의해 코팅되지 않는, 단계;
상기 전도성 표면의 제1 영역 및 제2 영역 상에 액체 오버코팅 조성물의 층을 코팅하는 단계로서, 이때 상기 액체 오버코팅 조성물의 표면 에너지는 상기 제2 패터닝된 층의 낮은 표면 에너지 재료의 표면 에너지보다 큰, 단계;
상기 액체 오버코팅 조성물의 제1 용량이 상기 제2 패터닝된 층으로부터 물러나서 상기 전도성 표면의 제2 영역에 모이도록, 상기 액체 오버코팅 조성물을 상기 낮은 표면 에너지 재료의 제2 패터닝된 층으로부터 디웨팅하는 단계로서, 이때 상기 제1 용량보다 적은 상기 액체 오버코팅 조성물의 제2 용량이 상기 전도성 재료의 제1 패터닝된 층의 제2 부분에 남아 있는, 단계;
상기 액체 오버코팅 조성물을 경화시켜 상기 전도성 표면의 제2 영역에 불연속적인 오버코팅층을 형성하는 단계로서, 이때 상기 오버코팅층은 상기 제1 패터닝된 층의 제2 부분 위에 놓여있는 비아에 의해 상기 제2 패터닝된 층으로부터 분리되는, 단계; 및
상기 비아를 통해 상기 제1 패터닝된 층의 제2 부분을 전기적으로 접촉시키는 단계
를 포함하는, 복합체 물품을 형성하는 방법. - 제19항에 있어서, 상기 비아는 상기 오버코팅층에 의해 커버되지 않은, 방법.
- 제19항에 있어서, 상기 비아는 상기 오버코팅층에 의해 커버되고, 상기 비아 내의 상기 오버코팅층의 두께는 약 250 nm 이하인, 방법.
- 제19항에 있어서, 상기 비아는 상기 오버코팅층에 의해 커버되고, 상기 비아 내의 상기 오버코팅층의 두께는 약 100 nm 이하인, 방법.
- 제19항에 있어서, 상기 오버코팅층은 전기전도성 미립자들이 없는, 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562187192P | 2015-06-30 | 2015-06-30 | |
US62/187,192 | 2015-06-30 | ||
PCT/US2016/039024 WO2017003820A1 (en) | 2015-06-30 | 2016-06-23 | Patterned overcoat layer |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20180021828A true KR20180021828A (ko) | 2018-03-05 |
Family
ID=56561422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020187002254A KR20180021828A (ko) | 2015-06-30 | 2016-06-23 | 패터닝된 오버코팅층 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10492305B2 (ko) |
EP (1) | EP3317753B1 (ko) |
KR (1) | KR20180021828A (ko) |
CN (1) | CN107850958B (ko) |
WO (1) | WO2017003820A1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10115378B1 (en) * | 2011-02-24 | 2018-10-30 | Kurt Jennings | Laser etched stringed instrument and method of manufacture |
WO2017003789A1 (en) * | 2015-06-30 | 2017-01-05 | 3M Innovative Properties Company | Electronic devices comprising a via and methods of forming such electronic devices |
DE112018005426T5 (de) | 2017-11-10 | 2020-06-25 | Nordson Corporation | Systeme und Verfahren zur Beschichtung eines Substrats |
CN113383398B (zh) * | 2018-12-27 | 2023-01-24 | 英属维京群岛商天材创新材料科技股份有限公司 | 银纳米线透明导电薄膜 |
US11738366B2 (en) | 2019-01-25 | 2023-08-29 | The Regents Of The University Of California | Method of coating an object |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4330604A (en) * | 1980-08-04 | 1982-05-18 | Hughes Aircraft Company | Fabrication of holograms on plastic substrates |
US5840402A (en) * | 1994-06-24 | 1998-11-24 | Sheldahl, Inc. | Metallized laminate material having ordered distribution of conductive through holes |
US6972261B2 (en) * | 2002-06-27 | 2005-12-06 | Xerox Corporation | Method for fabricating fine features by jet-printing and surface treatment |
US6975067B2 (en) | 2002-12-19 | 2005-12-13 | 3M Innovative Properties Company | Organic electroluminescent device and encapsulation method |
JP2006245238A (ja) * | 2005-03-02 | 2006-09-14 | Canon Inc | スルーホールの形成方法および電子回路の製造方法 |
GB2432044A (en) | 2005-11-04 | 2007-05-09 | Seiko Epson Corp | Patterning of electronic devices by brush painting onto surface energy modified substrates |
US7838195B2 (en) * | 2006-06-08 | 2010-11-23 | E. I. Du Pont De Nemours And Company | Planar test substrate for non-contact printing |
JP4867582B2 (ja) * | 2006-10-31 | 2012-02-01 | コニカミノルタビジネステクノロジーズ株式会社 | トナーの製造方法 |
US7858513B2 (en) | 2007-06-18 | 2010-12-28 | Organicid, Inc. | Fabrication of self-aligned via holes in polymer thin films |
JP4375466B2 (ja) | 2007-09-21 | 2009-12-02 | セイコーエプソン株式会社 | 導電ポスト形成方法、多層配線基板の製造方法及び電子機器の製造方法 |
FR2925222B1 (fr) * | 2007-12-17 | 2010-04-16 | Commissariat Energie Atomique | Procede de realisation d'une interconnexion electrique entre deux couches conductrices |
JP2011134879A (ja) * | 2009-12-24 | 2011-07-07 | Seiko Epson Corp | ビルドアップ基板の製造方法 |
US8114712B1 (en) * | 2010-12-22 | 2012-02-14 | General Electric Company | Method for fabricating a semiconductor device package |
CN202126672U (zh) * | 2011-06-03 | 2012-01-25 | 洋华光电股份有限公司 | 各层精确定位的触控面板 |
TWI428667B (zh) * | 2011-06-09 | 2014-03-01 | Shih Hua Technology Ltd | 觸摸屏面板的製備方法 |
JP5897495B2 (ja) * | 2012-09-19 | 2016-03-30 | 富士フイルム株式会社 | 配線基板 |
US8907483B2 (en) * | 2012-10-10 | 2014-12-09 | Globalfoundries Inc. | Semiconductor device having a self-forming barrier layer at via bottom |
KR20140090275A (ko) * | 2012-11-21 | 2014-07-17 | 삼성전자주식회사 | 잉크젯 프린팅 기법을 이용한 도전성 패턴 형성 방법 |
WO2014088950A1 (en) | 2012-12-07 | 2014-06-12 | 3M Innovative Properties Company | Method of making transparent conductors on a substrate |
CN103429012B (zh) * | 2013-08-02 | 2016-01-13 | 北大方正集团有限公司 | 一种pcb板上的背钻孔的制备方法以及pcb板 |
TWI518756B (zh) * | 2013-08-16 | 2016-01-21 | 財團法人工業技術研究院 | 圖案化的導電薄膜及其製造方法與應用 |
US9818018B2 (en) * | 2014-07-22 | 2017-11-14 | Nanotek Instruments, Inc. | Flexible fingerprint sensor materials and processes |
-
2016
- 2016-06-23 WO PCT/US2016/039024 patent/WO2017003820A1/en active Application Filing
- 2016-06-23 US US15/580,108 patent/US10492305B2/en active Active
- 2016-06-23 KR KR1020187002254A patent/KR20180021828A/ko active IP Right Grant
- 2016-06-23 EP EP16745888.4A patent/EP3317753B1/en active Active
- 2016-06-23 CN CN201680038800.XA patent/CN107850958B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20180160548A1 (en) | 2018-06-07 |
CN107850958A (zh) | 2018-03-27 |
WO2017003820A1 (en) | 2017-01-05 |
US10492305B2 (en) | 2019-11-26 |
CN107850958B (zh) | 2021-08-31 |
EP3317753B1 (en) | 2022-11-02 |
EP3317753A1 (en) | 2018-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10831233B2 (en) | Method of making transparent conductors on a substrate | |
US9980394B2 (en) | Bonding electronic components to patterned nanowire transparent conductors | |
US10492305B2 (en) | Patterned overcoat layer | |
US20190114003A1 (en) | Nanowire contact pads with enhanced adhesion to metal interconnects | |
KR102264357B1 (ko) | 패턴화된 나노와이어 투명 전도체 상의 인쇄된 전도성 패턴을 위한 보호 코팅 | |
US11284521B2 (en) | Electronic devices comprising a via and methods of forming such electronic devices | |
US10521053B2 (en) | Overcoated patterned conductive layer and methods | |
WO2018122745A1 (en) | Methods for preparing electrically conductive patterns and articles containing electrically conductive patterns |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |