KR20180020464A - 인쇄회로기판 및 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판 및 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20180020464A
KR20180020464A KR1020160104780A KR20160104780A KR20180020464A KR 20180020464 A KR20180020464 A KR 20180020464A KR 1020160104780 A KR1020160104780 A KR 1020160104780A KR 20160104780 A KR20160104780 A KR 20160104780A KR 20180020464 A KR20180020464 A KR 20180020464A
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
conductor pattern
insulating material
inner insulating
Prior art date
Application number
KR1020160104780A
Other languages
English (en)
Other versions
KR102544563B1 (ko
Inventor
박준형
목지수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160104780A priority Critical patent/KR102544563B1/ko
Priority to JP2017140375A priority patent/JP2018029173A/ja
Publication of KR20180020464A publication Critical patent/KR20180020464A/ko
Application granted granted Critical
Publication of KR102544563B1 publication Critical patent/KR102544563B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

인쇄회로기판이 개시된다. 본 발명의 일 측면에 따른 인쇄회로기판은, 내부 절연층, 내부 절연층의 일면과 타면에 적층된 외부 절연층, 외부 절연층 각각의 일면에 형성되는 외부 도체패턴층, 외부 도체패턴층을 서로 연결하도록 내부 절연층과 외부 절연층을 관통하는 관통비아, 및 내부 절연층의 일면과 타면에 각각 형성되고 적어도 일부가 관통비아에 삽입된 내부 도체패턴층을 포함한다.

Description

인쇄회로기판 및 인쇄회로기판의 제조방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}
본 발명은 인쇄회로기판 및 인쇄회로기판의 제조방법에 관한 것이다.
전자부품이 경박단소화되어 감에 따라 인쇄회로기판(Printed Circuit Board; PCB) 또한 소형화, 박판화 및 미세패턴화되고 있다. 따라서, 인쇄회로기판을 구성하는 절연층도 박판화되고 있다.
인쇄회로기판의 층간 연결을 위한 비아는 절연층에 비아홀을 가공한 후 비아홀에 전도성 물질을 형성함으로써 형성된다. 통상의 경우 비아홀은 레이저 드릴을 통해 절연층에 형성된다.
하지만, 박판화된 절연층의 경우 레이저 드릴의 깊이 조절(Depth Control)이 어려워, 레이저 드릴로 비아홀을 가공하는 것은 점점 힘들어지고 있다.
한국공개특허 제10-2013-0055335호 (2013.05.28. 공개)
본 발명의 실시예에 따르면, 50㎛ 내외의 두께로 박판화된 인쇄회로기판이 제공될 수 있다.
또한 본 발명의 실시예에 따르면, 비아홀 가공 불량을 감소시킬 수 있는 인쇄회로기판이 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타내는 도면.
도 2는 도 1의 A부분을 확대한 도면.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타내는 순서도.
도 4 내지 도 9는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위해 제조 공정을 순차적으로 나타내는 도면.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 그리고, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하, 본 발명에 따른 인쇄회로기판 및 인쇄회로기판의 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
인쇄회로기판
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타내는 도면이다. 도 2는 도 1의 A부분을 확대한 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판(1000)은 내부 절연층(100), 외부 절연층(200), 외부 도체패턴층(400), 관통비아(TV) 및 내부 도체패턴층(300)을 포함하고, 층간비아(V)를 더 포함할 수 있다.
내부 절연층(100)과 외부 절연층(200)은 전기절연성 물질로, 외부 절연층(200)은 내부 절연층(100)의 일면과 타면에 적층된다. 즉, 도 1에 도시된 바와 같이 본 실시예에 따른 인쇄회로기판(1000)은 내부 절연층(100)을 중심으로 외부 절연층(200)이 내부 절연층(100)의 일면과 타면에 각각 적층된 대칭 구조일 수 있다.
이하에서는 외부 절연층(200) 간의 구별이 필요한 경우에는, 도 1을 기준으로 내부 절연층(100)의 상면에 적층된 외부 절연층(200)을 상부 절연층으로, 내부 절연층(100)의 하면에 적층된 외부 절연층(200)을 하부 절연층으로 칭하기로 한다. 외부 절연층(200) 간의 구별이 불필요한 경우에는 상부 절연층과 하부 절연층을 모두 외부 절연층으로 통칭하기로 한다.
내부 절연층(100)과 외부 절연층(200) 각각은 5㎛ 내지 10㎛의 두께로 형성될 수 있다.
내부 절연층(100)은 연성 수지를 포함한다. 내부 절연층(100)은 폴리이미드(Polyimide) 수지로 형성될 수 있다. 내부 절연층(100)은 연성동박적층판(Flexible Copper Claude Laminate, FCCL)을 이용해 형성될 수 있다.
외부 절연층(200)은 전기절연성 수지와 무기 필러(f)를 포함한다. 외부 절연층(200)은 전기절연성 수지로 열경화성 수지 및/또는 광경화성 수지를 포함할 수 있다. 열경화 수지는 에폭시 수지일 수 있으나, 이에 제한되는 것은 아니다. 에폭시 수지는 비스페놀 A형 에폭시 수지, 나프탈렌 변형 에폭시 수지, 크레졸 노블락 에폭시 수지, 고무 변형성 에폭시 수지 등이 사용될 수 있다.
무기 필러(f)는 외부 절연층(200)의 전기절연성 수지에 분산된다. 외부 절연층(200) 전체 중량에 대한 무기 필러(f)의 중량비는 설계 상의 필요에 따라 다양하게 변경될 수 있다.
무기 필러(f)는 알루미나, 실리카, 글라스 및 실리콘 카바이드로 및 이들의 혼합물로 이루어진 그룹에서 선택된 적어도 어느 하나일 수 있다.
무기 필러(f)는 구형, 반구형, 다각형, 실린더형 또는 판형 등 다양한 형상으로 형성될 수 있다. 따라서, 도 1 및 도 2에 도시된 무기 필러(f)의 형상은 예시적인 것으로 이해되어야 한다.
무기 필러(f)의 직경은 수 nm에서 수백 nm의 크기로 다양하게 선택될 수 있다. 무기 필러(f)가 구형이 아닌 경우에 있어 무기 필러(f)의 직경이란, 무기 필러(f) 표면의 서로 다른 두 점을 잇고 무기 필러(f)의 무게 중심을 지나는 복수의 선분 각각의 길이 중 최장 길이를 의미하는 것으로 사용한다.
외부 도체패턴층(400)은 본 실시예에 따른 인쇄회로기판(1000)의 최외곽에 형성된 도체패턴층으로, 외부 절연층(200) 각각의 일면에 형성된다. 즉, 도 1을 참고하여 설명하면 외부 도체패턴층(400)은 상부 절연층(200)의 상면과 하부 절연층(200)의 하면에 각각 형성된다. 외부 도체패턴층(400)은 회로패턴과 외부접속패드를 포함할 수 있다.
외부 도체패턴층(400)은 전기전도성 물질로 형성된다. 예로써, 외부 도체패턴층(400)은 구리(Cu)로 형성될 수 있으나, 이에 제한되는 것은 아니고 니켈(Ni), 알루미늄(Al) 등 다양한 전기전도성 물질로 형성될 수 있다.
관통비아(TV)는 외부 도체패턴층(400)을 서로 연결하도록 내부 절연층(100)과 외부 절연층(200)을 관통한다. 즉, 관통비아(TV)는 상부 절연층(200), 내부 절연층(100) 및 하부 절연층(200)을 모두 관통하는 관통비아홀(TVH)에 형성되어 상부 절연층(200)의 상면에 형성된 외부 도체패턴층(400)과 하부 절연층(200)의 하면에 형성된 외부 도체패턴층(400)을 전기적으로 연결한다.
관통비아(TV)는 전기전도성 물질로 형성된다. 예로써, 관통비아(TV)는 구리(Cu)로 형성될 수 있으나, 이에 제한되는 것은 아니고 니켈(Ni), 알루미늄(Al) 등 다양한 전기전도성 물질로 형성될 수 있다.
관통비아홀(TVH)을 형성하기 위해 상부 절연층(200)과 하부 절연층(200)의 모재가 되는 상부 절연재(도 5 내지 도 8의 200')와 하부 절연재(도 5 내지 도 8의 200') 및 내부 절연층(100)을 강알칼리성 에칭액으로 에칭한다. 이때, 내부 절연층과 절연재(도 5 내지 도 8의 200')는 서로 상이한 물질의 절연수지를 포함하므로, 절연재(도 5 내지 도 8의 200')에서의 관통비아홀(TVH)의 횡단면적과 내부 절연층(100)에서의 관통비아홀(TVH)의 횡단면적은 서로 상이할 수 있다. 예를 들어, 내부 절연층(100)은 폴리이미드(Polyimide) 수지를 포함하고 절연재(도 5 내지 도 8의 200')는 반경화상태의 에폭시 수지를 포함할 수 있는데, 강알칼리성 에칭액에 대한 폴리이미드 수지의 반응성과 강알칼리성 에칭액에 대한 반경화상태의 에폭시 수지의 반응성이 상이할 수 있다.
그리고, 상술한 관통비아홀(TVH) 형성과정에서 강알칼리성 에칭액은 상부 절연재(도 5 내지 도 8의 200')의 상부로부터 그리고 하부 절연재(도 5 내지 도 8의 200')의 하부로부터 공급된다. 이로 인해, 내부 절연층(100)은 상면과 하면으로부터 내부 절연층(100)의 두께 중심의 방향으로 대칭적으로 에칭된다. 따라서, 관통비아홀(TVH)은 내부 절연층(100)에서의 횡단면적이 내부 절연층(100)의 두께 중심의 방향으로 갈수록 감소하고, 결국 내부 절연층(100)에서의 관통비아(TV)의 횡단면적은 내부 절연층(100)의 두께 중심의 방향으로 갈수록 감소한다.
또한, 반경화상태의 에폭시 수지를 포함하는 절연재는(도 5 내지 도 8의 200') 내부 절연층(100)의 두께 중심의 방향으로 갈수록 경화도가 감소하여, 강알칼리성 에칭액에 대한 반응성이 증가한다. 이로 인해, 절연재(도 5 내지 도 8의 200')가 완전 경화되어 형성된 외부 절연층(200)에서의 관통비아홀(TVH)의 횡단면적은 내부 절연층(100)의 두께 중심의 방향으로 갈수록 증가하고, 결국 외부 절연층(200)에서의 관통비아(TV)의 횡단면적은 내부 절연층(100)의 두께 중심의 방향으로 갈수록 감소한다.
한편, 화학적 에칭 시의 절연재(도 5 내지 도 8의 200')의 경화도는 설계의 필요에 따라 변경될 수 있다. 따라서, 외부 절연층(200)에서의 관통비아(TV)의 횡단면이 내부 절연층(100)의 두께 중심의 방향을 따라 변화하는 정도는 설계의 필요에 따라 다양하게 변경될 수 있다.
또한, 도 1 및 도 2에는 관통비아(TV)의 종단면과 외부 절연층(200)의 경계 및 관통비아(TV)의 종단면과 내부 절연층(100)의 경계가 직선임을 도시하고 있으나, 이는 예시적인 것으로 상술한 화학적 에칭의 성질에 따라 곡선이 될 수도 있다.
내부 도체패턴층(300)은 내부 절연층(100)의 일면과 타면에 각각 형성되고, 적어도 일부가 관통비아(TV)에 삽입된다. 도 1과 도 2를 참고하면 내부 도체패턴층(300)의 적어도 일부가 관통비아(TV)의 측면으로 삽입된다. 이는 상술한 절연재(도 5 내지 도 8의 200')의 에칭 과정에서 절연재(도 5 내지 도 8의 200') 하부측에서의 에칭량이 절연재(도 5 내지 도 8의 200') 상부측에서의 에칭량보다 많기 때문에 내부 도체패턴층(300)의 적어도 일부가 외부로 노출되기 때문이다.
내부 도체패턴층(300)은 전기전도성 물질로 형성된다. 예로써, 내부 도체패턴층(300)은 구리(Cu)로 형성될 수 있으나, 이에 제한되는 것은 아니고 니켈(Ni), 알루미늄(Al) 등 다양한 전기전도성 물질로 형성될 수 있다.
층간비아(V)는 내부 도체패턴층(300)과 외부 도체패턴층(400)을 연결하도록 외부 절연층(200)에 형성되고, 층간비아(V)의 횡단면적은 내부 절연층(100)의 두께 중심의 방향으로 갈수록 증가한다. 즉, 층간비아(V)는 내부 절연층(100)에 형성된 내부 도체패턴층(300) 중 어느 하나와 외부 절연층(200)에 형성된 외부 도체패턴층(400) 중 어느 하나를 서로 전기적으로 연결한다. 또한, 층간비아(V)는 외부 절연층(200)에 형성되고, 그 횡단면적이 내부 절연층(100)의 두께 중심의 방향으로 갈수록 증가하는데, 이는 상술한 외부 절연층(200)에서의 관통비아(TV)의 횡단면적이 증가하는 것과 동일한 이치이므로 설명을 생략한다.
한편, 도 1에는 도시되지 않았으나, 본 실시예에 따른 인쇄회로기판(1000)은 외부 도체패턴층(400)의 적어도 일부를 노출하도록 개구부가 패터닝된 솔더레지스트층이 형성될 수 있다.
인쇄회로기판의 제조방법
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타내는 순서도이다. 도 4 내지 도 9는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위해 제조 공정을 순차적으로 나타내는 도면이다.
도 3을 참조하면, 본 실시예에 따른 인쇄회로기판의 제조방법은 내부 도체패턴층이 형성된 내부 절연층을 공급하는 단계, 내부 절연층의 양면에 절연재를 적층하는 단계 및 내부 절연층과 절연재를 화학적으로 에칭하여 관통비아홀과 층간비아홀을 형성하는 단계를 포함한다.
우선, 도 4에 도시된 바와 같이 내부 도체패턴층(300)이 형성된 내부 절연층(100)을 공급한다. 내부 절연층(100)에 내부 도체패턴층(300)을 형성하는 것은 Subtractive법, Additive법, Semi-Additive법, Modified Semi-Additive법 등 통상의 회로패턴 형성방법을 이용할 수 있다. Semi-Additve법 또는 Modified Semi-Additive법을 이용할 경우, 내부 도체패턴층(300)은 내부 절연층(100) 상에 형성되는 시드층과 시드층 상에 형성되는 전해도금층을 포함할 수 있다.
내부 도체패턴층(300)은 절연재(도 5 내지 도 8의 200')의 과에칭을 방지하는 과에칭방지패턴을 포함한다. 후속 공정을 통해 절연재(도 5 내지 도 8의 200')가 화학적으로 에칭되는데 과에칭방지패턴이 내부 절연층(100)에 형성되어 있으므로 절연재(도 5 내지 도 8의 200')의 과도한 에칭이 방지될 수 있다.
여기서, 내부 도체패턴층(300)이 형성된 내부 절연층(100)을 공급하는 단계는 롤투롤(Roll to Roll) 방식으로 연성 절연시트의 양면에 내부 도체패턴층(300)을 형성하는 단계와 내부 도체패턴층(300)이 형성된 연성 절연시트를 절단하는 단계를 포함할 수 있다.
연성 절연시트는 폴리이미드(Polyimide)를 포함할 수 있다. 롤투롤 방식으로 연성 시트에 도체패턴을 형성하는 것과 연성 시트를 절단하는 것은 통상의 기술자에게 자명한 사항이므로 자세한 설명을 생략한다.
롤투롤 방식으로 연성 절연시트의 양면에 내부 도체패턴층(300)을 형성함에 있어, 연성동박적층판(Flexible Copper Claude Laminate, FCCL)을 이용할 수 있다. 연성동박적층판은 폴리이미드(Polyimide)와 같이 연성을 가지는 절연수지의 양면에 구리박을 적층한 것으로 연성으로 인해 롤투롤 방식이 가능해 가공성 및 생산성이 향상될 수 있다.
다음으로, 도 5에 도시된 바와 같이 내부 절연층(100)의 양면에 절연재(200')를 적층한다. 절연재(200')는 후속되는 경화 공정을 거쳐 상술한 도 1의 외부 절연층(도 1의 200)이 되는 부재로, 필름 타입으로 형성되어 내부 절연층(100)의 양면에 라미네이션될 수 있다.
절연재(200')는 전기절연성 수지와 무기 필러(f)를 포함한다. 절연재(200')는 전기절연성 수지로 열경화성 수지 및/또는 광경화성 수지를 포함할 수 있다. 열경화 수지는 에폭시 수지일 수 있으나, 이에 제한되는 것은 아니다. 에폭시 수지는 비스페놀 A형 에폭시 수지, 나프탈렌 변형 에폭시 수지, 크레졸 노블락 에폭시 수지, 고무 변형성 에폭시 수지 등이 사용될 수 있다.
무기 필러(f)는 절연재(200')의 전기절연성 수지에 분산된다. 무기 필러(f)는 알루미나, 실리카, 글라스 및 실리콘 카바이드로 및 이들의 혼합물로 이루어진 그룹에서 선택된 적어도 어느 하나일 수 있다.
무기 필러(f)는 구형, 반구형, 다각형, 실린더형 또는 판형 등 다양한 형상으로 형성될 수 있다. 따라서, 도 4 내지 도 9에 도시된 무기 필러(f)의 형상은 예시적인 것으로 이해되어야 한다.
무기 필러(f)의 직경은 수 nm에서 수백 nm의 크기로 다양하게 선택될 수 있다. 무기 필러(f)가 구형이 아닌 경우에 있어 무기 필러(f)의 직경이란, 무기 필러(f) 표면의 서로 다른 두 점을 잇고 무기 필러(f)의 무게 중심을 지나는 복수의 선분 각각의 길이 중 최장 길이를 의미하는 것으로 사용한다.
절연재(200')는 내부 절연층(100)과의 접착을 위해 반경화상태로 적층되어 r관통비아홀(도 7의 TVH)과 층간비아홀(도 7의 VH)이 형성될 때까지 반경화상태가 유지된다. 내부 절연층(100)에 적층될 절연재(200')의 경화도는 50% 내지 80% 일 수 있으나, 설계 상의 필요에 따라 다양하게 변경될 수 있다.
한편, 내부 절연층(100)의 양면에 적층된 절연재(200')의 일면에는 금속박(MF)이 형성될 수 있다. 금속박(MF)은 후속 공정에서 에칭 레지스트패턴(MF')으로 가공될 수 있다. 금속박(MF)은 절연재(200')의 적층과 동시에 또는 이시에 절연재(200')에 형성될 수 있다. 전자의 경우는 단면동박적층판(Resin Coated Copper, RCC)과 같이 금속박(MF)의 일면에 절연재(200')가 형성된 부재를 내부 절연층(100)에 적층함으로써 구현될 수 있다. 금속박(MF)은 구리박일 수 있으나 이에 제한되는 것은 아니다.
다음으로, 도 6 내지 도 8에 도시된 바와 같이, 내부 절연층(100)과 절연재(200')를 화학적으로 에칭하여 관통비아홀(TVH)과 층간비아홀(VH)을 형성한다. 관통비아홀(TVH)은 내부 절연층(100)과 절연재(200')를 모두 관통하고, 층간비아홀(VH)은 절연재(200')를 관통한다. 이를 보다 자세히 설명한다.
우선, 도 6에 도시된 바와 같이, 금속박(MF)을 선택적으로 에칭함으로써 절연재(200')의 일면에 개구(O)가 형성된 에칭 레지스트패턴(MF')을 형성한다. 에칭 레지스트패턴(MF')은 금속박(MF)의 전 영역에 걸쳐 감광성의 드라이필름을 적층하고, 드라이필름을 선택적으로 노광 현상하여 금속박 에칭용 레지스트패턴을 형성한 후 금속박(MF)을 에칭할 수 있는 금속박용 에칭액으로 금속박(MF)을 선택적으로 에칭함으로써 형성될 수 있다. 이렇게 형성된 에칭 레지스트패턴(MF')은 금속성 재질이므로 후속되는 내부 절연층(100)과 절연재(200')에 대한 에칭 공정에서 사용되는 강알칼리성 에칭액에 반응하지 않을 수 있다.
이후, 도 7에 도시된 바와 같이 에칭 레지스트패턴(MF')을 이용해 내부 절연층(100)과 절연재(200')를 강알칼리성 에칭액으로 선택적으로 에칭하여 관통비아홀(TVH)과 층간비아홀(VH)을 형성한다. 강알칼리성 에칭액은 에칭 레지스트패턴(MF')의 개구(O)를 통해 유입되므로, 내부 절연층(100)에서의 관통비아홀(TVH)의 횡단면적은 내부 절연층(100)의 두께 중심의 방향으로 갈수록 감소한다.
한편, 반경화상태의 절연재(200')는 내부 절연층(100)의 두께 중심의 방향으로 갈수록 경화도가 낮아지므로 절연재(200')에 형성되는 층간비아홀(VH)은 내부 절연층(100)의 두께 중심의 방향으로 갈수록 횡단면적이 증가한다. 또한, 같은 이치로 절연재(200')에서의 관통비아홀(TVH)의 횡단면적은 내부 절연층(100)의 두께 중심의 방향으로 갈수록 증가한다.
이후, 도 8에 도시된 바와 같이 절연재(200')의 일면에 형성된 에칭 레지스트패턴(MF')을 제거한다. 에칭 레지스트패턴(MF')은 물리적 또는 화학적 방법으로 제거될 수 있다.
다음으로, 도 9에 도시된 바와 같이 관통비아(TV), 층간비아(V) 및 외부 도체패턴층(400)을 형성한다. 관통비아(TV), 층간비아(V) 및 외부 도체패턴층(400)은 Additive법, Semi-Additive법, Modified Semi-Additive법 등 통상의 회로패턴 형성방법으로 형성될 수 있다. 관통비아(TV), 층간비아(V) 및 외부 도체패턴층(400)을 형성하기 위한 전해도금은 수회 반복될 수 있다.
한편, 자세히 설명하지는 않았으나 본 실시예에 따른 인쇄회로기판의 제조방법은 절연재(200')를 완전 경화시켜 외부 절연층(200)을 형성하는 단계를 포함하고, 또한 외부 도체패턴층(400)을 커버하도록 개구부가 형성된 솔더레지스트층을 외부 도체패턴층(400) 상에 형성하는 단계를 더 포함할 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경 또는 삭제 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
f: 무기 필러
MF: 금속박
MF': 에칭 레지스트패턴
O: 개구
TV: 관통비아
TVH: 관통비아홀
V: 층간비아
VH: 층간비아홀
100: 내부 절연층
200: 외부 절연층
200': 절연재
300: 내부 도체패턴층
400: 외부 도체패턴층
1000: 인쇄회로기판

Claims (10)

  1. 내부 절연층;
    상기 내부 절연층의 일면과 타면에 적층된 외부 절연층;
    상기 외부 절연층 각각의 일면에 형성되는 외부 도체패턴층;
    상기 외부 도체패턴층을 서로 연결하도록 상기 내부 절연층과 상기 외부 절연층을 관통하는 관통비아; 및
    상기 내부 절연층의 일면과 타면에 각각 형성되고, 적어도 일부가 상기 관통비아에 삽입된 내부 도체패턴층을 포함하는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 관통비아는
    상기 내부 절연층에서의 횡단면적이 상기 내부 절연층의 두께 중심의 방향으로 갈수록 감소하는, 인쇄회로기판.
  3. 제2항에 있어서,
    상기 관통비아는
    상기 외부 절연층에서의 횡단면적이 상기 내부 절연층의 두께 중심의 방향으로 갈수록 감소하는, 인쇄회로기판.
  4. 제1항에 있어서,
    상기 내부 도체패턴층과 상기 외부 도체패턴층을 연결하도록 상기 외부 절연층에 형성되는 층간비아를 더 포함하고,
    상기 층간비아의 횡단면적은 상기 내부 절연층의 두께 중심의 방향으로 갈수록 증가하는, 인쇄회로기판.
  5. 제1항에 있어서,
    상기 내부 절연층은 연성 수지를 포함하고,
    상기 외부 절연층은 열경화성 수지와 무기 필러를 포함하는, 인쇄회로기판.
  6. 제1항에 있어서,
    상기 내부 절연층과 상기 외부 절연층 각각은 5㎛ 내지 10㎛의 두께로 형성되는, 인쇄회로기판.
  7. 내부 도체패턴층이 형성된 내부 절연층을 공급하는 단계;
    상기 내부 절연층의 양면에 절연재를 적층하는 단계; 및
    상기 내부 절연층과 상기 절연재를 화학적으로 에칭하여 상기 내부 절연층과 상기 절연재를 모두 관통하는 관통비아홀과 상기 절연재를 관통하여 상기 내부 도체패턴층을 노출시키는 층간비아홀을 형성하는 단계;
    를 포함하고,
    상기 내부 도체패턴층은
    상기 절연재의 과에칭을 방지하는 과에칭방지패턴을 포함하는, 인쇄회로기판의 제조방법.
  8. 제7항에 있어서,
    상기 내부 절연층과 상기 절연재를 화학적으로 에칭하는 단계에서,
    상기 절연재는 반경화상태인, 인쇄회로기판의 제조방법.
  9. 제7항에 있어서,
    상기 내부 도체패턴층이 형성된 내부 절연층을 공급하는 단계는
    롤투롤 방식으로 연성 절연시트의 양면에 내부 도체패턴층을 형성하는 단계 및
    상기 내부 도체패턴층이 형성된 상기 연성 절연시트를 절단하는 단계
    를 포함하는 인쇄회로기판의 제조방법.
  10. 제7항에 있어서,
    상기 내부 절연층과 상기 절연재를 화학적으로 에칭하는 단계는
    상기 절연재의 일면에 에칭 레지스트패턴을 형성하는 단계를 포함하는, 인쇄회로기판의 제조방법.
KR1020160104780A 2016-08-18 2016-08-18 인쇄회로기판 및 인쇄회로기판의 제조방법 KR102544563B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160104780A KR102544563B1 (ko) 2016-08-18 2016-08-18 인쇄회로기판 및 인쇄회로기판의 제조방법
JP2017140375A JP2018029173A (ja) 2016-08-18 2017-07-19 プリント回路基板及びプリント回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160104780A KR102544563B1 (ko) 2016-08-18 2016-08-18 인쇄회로기판 및 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20180020464A true KR20180020464A (ko) 2018-02-28
KR102544563B1 KR102544563B1 (ko) 2023-06-16

Family

ID=61248580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160104780A KR102544563B1 (ko) 2016-08-18 2016-08-18 인쇄회로기판 및 인쇄회로기판의 제조방법

Country Status (2)

Country Link
JP (1) JP2018029173A (ko)
KR (1) KR102544563B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011097054A (ja) * 2009-10-30 2011-05-12 Ibiden Co Ltd プリント配線板
KR20130055335A (ko) 2011-11-18 2013-05-28 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2014131037A (ja) * 2012-12-31 2014-07-10 Samsung Electro-Mechanics Co Ltd 回路基板及びその製造方法
JP5565953B2 (ja) * 2010-08-30 2014-08-06 京セラSlcテクノロジー株式会社 配線基板およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267748A (ja) * 2000-03-16 2001-09-28 Hitachi Aic Inc 多層プリント配線板およびその製造方法
JP2003168860A (ja) * 2001-11-30 2003-06-13 Cmk Corp プリント配線板及びその製造方法
JP5236379B2 (ja) * 2007-08-24 2013-07-17 日本特殊陶業株式会社 Ic検査装置用基板及びその製造方法
KR101167466B1 (ko) * 2010-12-30 2012-07-26 삼성전기주식회사 다층 인쇄회로기판 그 제조방법
KR20140069940A (ko) * 2012-11-30 2014-06-10 삼성전기주식회사 다층 연결 비아 구조를 갖는 리지드 플렉시블 기판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011097054A (ja) * 2009-10-30 2011-05-12 Ibiden Co Ltd プリント配線板
JP5565953B2 (ja) * 2010-08-30 2014-08-06 京セラSlcテクノロジー株式会社 配線基板およびその製造方法
KR20130055335A (ko) 2011-11-18 2013-05-28 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2014131037A (ja) * 2012-12-31 2014-07-10 Samsung Electro-Mechanics Co Ltd 回路基板及びその製造方法

Also Published As

Publication number Publication date
JP2018029173A (ja) 2018-02-22
KR102544563B1 (ko) 2023-06-16

Similar Documents

Publication Publication Date Title
US7681310B2 (en) Method for fabricating double-sided wiring board
JP2005183952A (ja) 導電孔を有したプリント回路ボードの製造方法及びボード
US20130161073A1 (en) Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
JP2017017307A (ja) プリント回路基板及びプリント回路基板の製造方法
US20180324952A1 (en) Printed circuit board and manufacturing method thereof
KR20130110448A (ko) 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판
US20200015365A1 (en) Dummy core restrict resin process and structure
US10021785B2 (en) Printed circuit board and method of manufacturing the same
EP1802187A2 (en) Printed circuit board and manufacturing method thereof
US20220232709A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR100771293B1 (ko) 인쇄회로기판 및 그 제조방법
US8197702B2 (en) Manufacturing method of printed circuit board
KR101023372B1 (ko) 다중 층구성 인쇄회로기판의 제조방법 및 이에 의한 인쇄회로기판
KR101008929B1 (ko) 인쇄회로기판 제조방법
TWI636720B (zh) 電路板結構及其製造方法
US20070133184A1 (en) Printed Circuit Board and Manufacturing Method Thereof
KR20180020464A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
JP2014082490A (ja) 多層配線基板
CN109310006B (zh) 印刷电路板
KR20170028710A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
JP2007095910A (ja) 配線基板の製造方法
KR100477258B1 (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
KR20180070276A (ko) 인쇄회로기판, 패키지 및 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant