KR20180020235A

KR20180020235A - 송신기

Info

Publication number: KR20180020235A
Application number: KR1020187001809A
Authority: KR
Inventors: 웨이 후앙; 샹 펑; 챤 인
Original assignee: 후아웨이 테크놀러지 컴퍼니 리미티드
Priority date: 2015-06-30
Filing date: 2016-06-30
Publication date: 2018-02-27
Also published as: EP3301817A1; CN104980174A; EP3301817B1; CN104980174B; KR102095440B1; US20180123617A1; US10218389B2; JP2018525886A; EP3301817A4; JP6483867B2; WO2017000901A1

Abstract

본 발명의 실시예는, 송신기를 개시한다. 이러한 송신기는, 적어도 2개의 밴드 입력단을 포함하고, 입력 베이스밴드 신호에 DPD 처리를 수행하고, 베이스밴드 신호를 출력하도록 구성된 듀얼-밴드 입력 회로; 입력 베이스밴드 신호에 모듈로 처리를 수행하고 베이스밴드 신호를 출력하도록 구성된 모듈로 회로; 듀얼-밴드 입력 회로에 의해 입력된 베이스밴드 신호와 모듈로 회로에 의해 입력된 베이스밴드 신호 모듈러스 값을 수신하고, 분해 후 복수의 분해 신호를 획득하기 위해 분해를 수행하도록 구성된 신호 분해 회로; 및 복수의 분해 신호를 수신하고, 처리를 하고, 처리 후 획득된 2개의 신호를 대응하는 동작 주파수로 변조하고, 듀얼-밴드 전력 증폭기에 2개의 신호를 출력하도록 구성된 변조 회로를 포함한다. 본 발명에서, 다중 입력 단일 밴드 전력 증폭기가 전술한 회로 구조를 사용하여 듀얼-밴드 시나리오에 도입된다. 단일 입력 듀얼-밴드 전력 증폭기와 비교하여, 듀얼-입력 듀얼-밴드 전력 증폭기가 2개의 밴드에서 신호를 동시에 송신할 때, 듀얼-밴드 송신기의 전체 송신 효율이 명백히 개선될 수 있다.

Description

송신기

본 발명은, "듀얼-밴드 듀얼-입력 전력 증폭기 송신기"라는 명칭으로 2015년 6월 30일자에 중국 특허청에 출원된 출원 번호 201510373246.8의 우선권을 주장하며, 이는 본 명세서에 그 전체로서 포함된다.

본 발명은 통신 기술 분야에 관한 것으로, 보다 상세하게는 송신기에 관한 것이다.

3G/4G 통신 기술의 발달에 따라, 고차 변조 멀티 캐리어 송신기(higher-order modulation multi-carrier transmitter)는 3G/4G 네트워크에 널리 적용된다. 전력 무선 주파수 증폭기는 송신기에서 가장 높은 전력 소비를 가지도록 설계되었으며, 가장 중요한 구성 요소 중 하나이고, 기지국의 신뢰성 및 열 소비를 결정한다. 따라서, 전력 무선 주파수 증폭기에 많은 주의를 기울일 필요가있다.

현재, 시장에는 많은 유형의 송신기가 있다.단일 입력 다중 밴드 송신기(single-input multi-band transmitter)의 구조가 도 1에 도시되고,

DPD(digital pre-distortion) 구성 요소, DUC(digital up-conversion) 구성 요소, 가산기, DAC(digital-analog convertor) , AQM(analog quadrate modulation) 소자 및단일 입력 듀얼-밴드 PA(power amplifier)를 포함한다. 다중 입력 단일 밴드 송신기의 기본 구조가 도 2에 도시되고, DPD 소자, 신호 분해 회로, DAC, AQM 및 듀얼-입력 단일 밴드 PA를 포함한다. 듀얼-입력 듀얼-밴드 PA는 하나의 밴드에서 독립적으로 신호를 전송할 때 듀얼-입력 싱글 밴드 PA로 간주 될 수 있다.

종래 기술에서, 듀얼-입력 듀얼-밴드 PA는 분해 경로(mposition path)를 선택하는 문제가 있는데, 듀얼-입력 듀얼-밴드 PA의 경우 하나의 출력이 상응하는 복수의 입력 신호 조합을 가질 수 있기 때문이다. 즉, 하나의 출력에 대해 복수의 서로 다른 경로가 존재하며, 복수의 서로 다른 경로는 PA의 성능에 다른 영향을 미친다. 듀얼-입력 듀얼-밴드 PA가, 듀얼-입력 싱글 밴드 PA(하나의 밴드에서 신호가 독립적으로 전송될 때 최적의 분해 경로)로 사용될 때, 두 개의 밴드이 다르기 때문에, 다른 밴드에서의 송신 신호는 직접 밴드 내의 전력 증폭기의 효율 등에 영향을 미친다.

알 수 있는 바와 같이, 듀얼-입력 듀얼-밴드 PA가 밴드에서 신호를 동시에 전송할 때, 전력 증폭기가 정상적으로 작동하고 상대적으로 높은 효율을 유지하는 방법은 현재 해결되어야 할 문제이다.

본 발명의 실시예의 제1 측면에서, 듀얼-밴드 입력 회로(dual-band input circuit), 모듈로 회로(modulo circuit), 신호 분해 회로(signal decomposition circuit), 변조 회로(modulation circuit), 및 듀얼-밴드 전력 증폭기(dual-band power amplifier)를 포함하는 송신기를 제공하고, 이러한 송신기는, 상기 듀얼-밴드 입력 회로는, 제1 밴드 입력단(band input end), 제2 밴드 입력단, 및 상기 제1 밴드 입력단과 상기 제2 밴드 입력단에 연결되고 상기 제1 밴드 입력단에 의해 입력된 제1 베이스밴드 신호(baseband signal)와 상기 제2 밴드 입력단에 의해 입력된 제2 베이스밴드 신호를 출력하도록 구성된 2개의 디지털 전치 왜곡 소자(DPD component: digital pre-distortion component)를 포함하고, 상기 2개의 DPD 소자에 의해 처리된 다음, 상기 제1 베이스밴드 신호 및 상기 제2 베이스밴드 신호가 출력되고, 상기 모듈로 회로는, 상기 입력된 제1 베이스밴드 신호와 제2 베이스밴드 신호에 모듈로 처리(modulo processing)를 수행하여 대응하는 제1 베이스밴드 신호 모듈러스 값(modulus value) 및 대응하는 제2 베이스밴드 신호 모듈러스 값을 출력하도록 구성되고, 상기 신호 분해 회로는, 룩업 테이블(lookup table)을 저장하는 메모리 및 곱셈기를 포함하고, 상기 2개의 DPD 소자에 의해 입력된 제1 베이스밴드 신호와 제2 베이스밴드 신호, 및 상기 모듈로 회로로부터의, 제1 베이스밴드 신호 모듈러스 값과 제2 베이스밴드 신호 모듈러스 값을 수신하고, 상기 룩업 테이블 및 상기 곱셈기를 기초로 하여 신호 분해 처리를 각각 수행하여 복수의 분해 신호를 획득하도록 구성되고, 상기 변조 회로는 상기 신호 분해 회로에 연결되고, 상기 신호 분해 회로에 의해 출력된 복수의 분해 신호를 수신하고, 상기 복수의 분해 신호에 결합 처리를 수행하여 대응하는 2개의 처리 신호를 획득하고, 상기 2개의 처리 신호를 대응하는 동작 주파수로 변호하고, 상기 2개의 처리 신호를 상기 듀얼-밴드 정력 증폭기에 출력하도록 구성된다.

본 발명의 실시예의 제1 측면의 가능한 제1 구현에서, 상기 모듈로 회로가, 2개의 모듈로 유닛을 포함하고, 상기 2개의 모듈로 유닛은 각각, 상기 제1 밴드 입력단 및 상기 제2 밴드 입력단에 각각 연결되어, 상기 제1 밴드 입력단에 의해 입력된 제1 베이스밴드 신호와 상기 제2 밴드 입력단에 의해 입력된 제2 베이스밴드 신호에 모듈로 처리를 각각 수행하여 대응하는 상기 제1 베이스밴드 신호 모듈러스 값 및 대응하는 상기 제2 베이스밴드 신호 모듈러스 값을 획득하도록 구성되거나, 또는 상기 2개의 DPD 소자의 출력단에 각각 연결되고, 상기 2개의 DPD 소자에 의해 처리된 제1 베이스밴드 신호와 제2 베이스밴드 신호에 모듈로 처리를 수행하여 상기 2개의 DPD 소자에 의해 처리된 상기 대응하는 제1 베이스밴드 신호 모듈러스 값과 상기 대응하는 제2 베이스밴드 신호 모듈러스 값을 획득하도록 구성된다.

본 발명의 실시예의 제1 측면의 가능한 제2 구현에서, 상기 신호 분해 회로에서, 상기 메모리에 저장된 룩업 테이블이 2차원 룩업 테이블(2DLUT: two-dimensional lookup table)이고, 상기 메모리에 4개의 상기 2DLU가 존재하며, 상기 제1 베이스밴드 신호 모듈러스 값 및 상기 제2 베이스밴드 신호 모듈러스 값이 각 2DLU에 입력되고, 복수의 상기 곱셈기의 수량이 상기 2DLU의 수량과 동일하고, 각 곱셈기의 입력이 각 2DLUT의 출력이고, 상기 신호 분해 회로가, 상기 2개의 DPD 소자에 의해 입력된 제1 베이스밴드 신호와 제2 베이스밴드 신호를 수신하고, 상기 2개의 DPD 소자 각각에 의해 입력된 제1 베이스밴드 신호와 제2 베이스밴드 신호에 대해, 상기 복수의 곱셈기 중 어느 하나를 사용하여 상기 제1 베이스밴드 신호를 상기 2개의 DLUT 중 어느 하나의 출력으로 곱하고 상기 복수의 곱셈기 중 다른 하나를 사용하여 상기 제2 베이스밴드 신호를 상기 2개의 DLUT 중 다른 하나의 출력으로 곱하여, 제1 신호, 제2 신호, 제3 신호, 및 제4 신호를 획득하고, 상기 제1 신호, 상기 제2 신호, 상기 제3 신호, 및 상기 제4 신호를 상기 변조 회로에 출력하도록 구성되고, 상기 제1 베이스밴드 신호 및 상기 제2 베이스밴드 신호가 동일한 상기 DPD 소자의 입력단에 입력되고, DPD 처리가 수행된 상기 제1 베이스밴드 신호 및 상기 제2 베이스밴드 신호가 출력단에서 각각 출력된다.

본 발명의 실시예의 제1 측면의 가능한 제3 구현에서, 상기 송신기가 상기 모듈로 회로 다음에 배치된 가산기를 더 포함하고,

상기 가산기는, 상기 모듈로 회로 내의 2개의 모듈로 유닛의 출력을 입력으로서 사용하여, 상기 모듈로 회로에 의해 모듈로 처리가 수행된 다음 획득된 상기 제1 베이스밴드 신호 모듈러스 값 및 상기 제2 베이스밴드 신호 모듈러스 값의 합을 획득하도록 구성되고, 상기 신호 분해 회로에서, 상기 메모리에 저장된 룩업 테이블이 1차원 룩업 테이블(1DLUT: one-dimensional lookup table)이고, 상기 메모리에 4개의 상기 1DLUT가 존재하고, 복수의 상기 곱셈기의 수량이 상기 1DLUT의 수량과 동일하고, 각 곱셈기의 입력이 상기 1DLUT의 출력이면, 상기 가산기에 의해 출력된 제1 베이스밴드 신호 모듈러스 값과 제2 베이스밴드 신호 모듈러스 값의 합이 각 1DLUT의 입력이고, 상기 신호 분해 회로가, 상기 2개의 DPD 소자에 의해 입력된 제1 베이스밴드 신호와 제2 베이스밴드 신호를 수신하고, 상기 2개의 DPD 소자 각각으로부터의 제1 베이스밴드 신호와 제2 베이스밴드 신호에 대해, 상기 복수의 곱셈기 중 어느 하나를 사용하여 상기 2개의 2DLUT 중 어느 하나의 출력으로 상기 제1 베이스밴드 신호를 곱하고, 상기 복수의 곱셈기 중 다른 하나를 사용하여 상기 2개의 2DLUT 중 다른 하나의 출력으로 상기 제2 베이스밴드 신호를 곱하여, 제1 신호, 제2 신호, 제3 신호, 및 제4 신호를 획득하고, 상기 제1 신호, 상기 제2 신호, 상기 제3 신호, 및 상기 제4 신호를 상기 변조 회로에 출력하도록 구성되고, 상기 제1 베이스밴드 신호 및 상기 제2 베이스밴드 신호가 동일한 상기 DPD 소자의 입력단에 입력되고, DPD 처리가 수행된 상기 제1 베이스밴드 신호 및 상기 제2 베이스밴드 신호가 출력단에서 각각 출력된다.

본 발명의 실시예의 제1 측면의 가능한 제4 구현에서, 상기 변조 회로가, 입력단이 각각 상기 신호 분해 회로에 연결된 4개의 디지털 업컨버전 소자(DUC component: digital up-conversion component), 상기 4개의 DUC에 교차 연결된 2개의 가산기, 상기 2개의 가산기에 연결된 디지털투아날로그 컨버터(DAC: digital-to-analog converter), 및 상기 DAC에 연결된 아날로그 쿼드레이트 변조 소자(AQM component: analog quadrate modulation component)를 포함하고, 상기 변조 회로가, 상기 제1 신호와 상기 제2 신호의 주파수를 fc_bandA로 변경하기 위해, 상기 4개의 DUC 중 2개를 사용하여 상기 제1 신호 및 상기 제2 신호에 일대일 업컨버전(one-to-one up-conversion)을 수행하고, 상기 제3 신호와 상기 제4 신호의 주파수를 fc_bandB로 변경하기 위해, 상기 4개의 DUC 중 나머지 2개를 사용하여 상기 제3 신호 및 상기 제4 신호에 일대일 업컨버전을 수행하고, 상기 4개의 DUC에 교차 연결된 가산기를 사용하여 업컨버전 처리가 수행된 상기 제1 신호를 업컨버전 처리가 수행된 상기 제3 신호에 가산하고, 업컨버전 처리가 수행된 상기 제2 신호를 업컨버전 처리가 수행된 상기 제4 신호에 가산하여, 제1 가산 신호 및 제2 가산 신호를 획득하고 - 상기 디지털투아날로그 컨버전이, 2개의 가산기에 각각 연결된 DAC를 사용하여 상기 제1 가산 신호 및 상기 제2 가산 신호 각각에 수행됨 -, 상기 AQM 소자를 사용하여 상기 디지털투아날로그 컨버전이 수행된 제1 가산 신호와 제2 가산 신호를 대응하는 무선 주파수 동작 주파수로 변환하고, 상기 제1 가산 신호 및 상기 제2 가산 신호를 상기 듀얼-입력 듀얼-밴드 전력 증폭기에 입력하도록 구성된다.

본 발명의 실시예의 제1 측면의 가능한 제5 구현에서, 상기 신호 분해 회로에서, 상기 메모리에 저장된 룩업 테이블이 2DLUT이고, 상기 메모리에 3개의 상기 DLUT가 존재하고, 상기 제1 베이스밴드 신호 모듈러스 값 및 상기 제2 베이스밴드 신호 모듈러스 값이 각 2DLUT에 입력되고, 3개의 2DLUT 중 2개가 1개의 곱셈기 각각에 연결되고, 각 곱셈기의 입력이 각 2DULT의 출력이고,

상기 신호 분해 회로가, 곱셈기에 연결되지 않은 상기 2DLUT의 출력을 제5 신호로서 사용하고, 상기 제5 신호를 상기 변조 회로에 직접 출력하고, 상기 2개의 DPD 소자에 의해 입력되고 1개의 신호로 결합되는 제1 베이스밴드 신호와 제2 베이스밴드 신호를 수신하고, 상기 2개의 DPD 소자 각각으로부터 결합된 신호 각각에 대해, 상기 복수의 곱셈기 중 어느 하나에 연결된 상기 2개의 DLUT 중 어느 하나의 출력으로 상기 제1 베이스밴드 신호와 제2 베이스밴드 신호가 결합된 신호를 곱하여 제6 신호 및 제7 신호를 획득하고, 상기 제6 신호 및 상기 제7 신호를 상기 변조 회로에 출력하도록 구성된다.

본 발명의 실시예의 제1 측면의 가능한 제6 구현에서, 상기 신호 분해 회로에서, 상기 메모리에 저장된 룩업 테이블이 2DLUT이고, 상기 메모리에 1개의 상기 2DLUT가 존재하고, 상기 제1 베이스밴드 신호 모듈러스 값 및 상기 제2 베이스밴드 신호 모듈러스 값이 상기 2DLUT에 입력되고,

상기 신호 분해 회로가, 상기 2DLUT의 출력을 제5 신호로서 사용하고, 상기 제5 신호를 상기 변조 회로에 직접 출력하고, 상기 2개의 DPD 소자에 의해 입력되고 1개의 신호로 결합되는 상기 제1 베이스밴드 신호 및 상기 제2 베이스밴드 신호를 수신하고, 상기 2개의 DPD 소자 각각으로부터 결합된 신호 각각에 대해, 상기 곱셈기를 사용하여, 상기 수신된 제1 베이스밴드 신호 모듈러스 값과 제2 베이스밴드 신호 모듈러스 값을 상기 제1 밴드 신호 및 제2 밴드 신호가 결합된 신호로 곱하여, 제6 신호 및 제7 신호를 획득하고, 상기 제6 신호 및 상기 제7 신호를 상기 변조 회로에 출력하도록 구성된다.

본 발명의 실시예의 제1 측면의 가능한 제7 구현에서, 상기 송신기가 상기 모듈로 회로 다음에 배치된 가산기를 더 포함하고, 상기 가산기는, 상기 모듈로 회로 내의 2개의 모듈로 유닛의 출력을 입력으로서 사용하여, 상기 모듈로 회로에 의해 모듈로 처리가 수행된 다음 획득된 상기 제1 베이스밴드 신호 모듈러스 값 및 상기 제2 베이스밴드 신호 모듈러스 값의 합을 획득하도록 구성되고, 상기 신호 분해 회로에서, 상기 메모리에 저장된 룩업 테이블이 1DLUT이고, 상기 메모리에 3개의 상기 1DLUT가 존재하며, 상기 가산기에 의해 출력된 제1 베이스밴드 신호 모듈러스 값과 제2 베이스밴드 신호 모듈러스 값의 합이 각 1DLUT에 입력되고, 상기 2개의 1DLUT가 1개의 곱셈기 각각에 연결되고, 상기 각 곱셈기의 입력이 상기 1DLUT의 출력이고, 상기 신호 분해 회로가, 곱셈기에 연결되지 않은 상기 1DLUT의 출력을 제5 신호로서 사용하고, 상기 제5 신호를 상기 변조 회로에 직접 출력하고, 상기 2개의 DPD 소자에 의해 입력되고 1개의 신호로 결합되는 제1 베이스밴드 신호와 제2 베이스밴드 신호를 수신하고, 상기 2개의 DPD 소자 각각으로부터 결합된 신호 각각에 대해, 상기 곱셈기에 연결된 3개의 1DLUT 중 어느 하나의 출력으로 상기 제1 베이스밴드 신호와 제2 베이스밴드 신호가 결합된 신호를 곱하여 제6 신호 및 제7 신호를 획득하고, 상기 제6 신호 및 제7 신호를 상기 변조 회로에 출력하도록 구성된다.

본 발명의 실시예의 제1 측면의 가능한 제8 구현에서, 상기 송신기가 상기 모듈로 회로 다음에 배치된 가산기를 더 포함하고, 상기 가산기가, 상기 모듈로 회로 내의 2개의 모듈로 유닛의 출력을 입력으로서 사용하여, 상기 모듈로 회로에 의해 모듈로 처리가 수행된 다음 획득된 베이스밴드 신호 모듈러스 값들의 합을 획득하도록 구성되고, 상기 신호 분해 회로에서, 상기 메모리에 저장된 룩업 테이블은 1DLUT이고, 상기 메모리에 1개의 상기 1DLUT가 있고, 상기 가산기에 의해 출력된 상기 제1 베이스밴드 신호 모듈러스 값과 상기 제2 베이스밴드 신호 모듈러스 값이 상기 1DLUT에 입력되고, 상기 신호 분해 회로가, 상기 1DLUT의 출력을 제5 신호로서 사용하고, 상기 제5 신호를 상기 변조 회로에 직접 출력하고, 상기 2개의 DPD 소자에 의해 입력되고 1개의 신호로 결합되는 상기 제1 베이스밴드 신호와 상기 제2 베이스밴드 신호를 수신하고, 상기 2개의 DPD 소자 각각으로부터 결합된 신호 각각에 대해, 상기 가산기를 사용하여, 상기 제1 베이스밴드 신호와 제2 베이스밴드 신호가 결합된 신호로 상기 수신된 제1 베이스 밴드 신호 모듈러스 값과 제2 베이스 밴드 신호 모듈러스 값을 곱하여, 제6 신호 및 제7 신호를 획득하고, 상기 제6 신호 및 상기 제7 신호를 상기 변조 회로에 출력한다.

본 발명의 실시예의 제1 측면의 가능한 제9 구현에서, 상기 변조 회로가, 상기 신호 분회 회로 내의 곱셈기에 연결되지 않고 상기 룩업 테이블을 저장하는 메모리의 일단에 직접 연결된 DAC, 상기 신호 분해 회로 내의 2개의 곱셈기의 출력단에 각각 연결된 2개의 DUC 소자, 상기 2개의 DUC 소자에 연결된 가산기, 상기 가산기에 연결된 다른 DAC, 및 상기 다른 가산기에 연결된 AQM 소자를 포함하고, 상기 룩업 테이블은 1DLUT 또는 2DLUT를 포함하고, 상기 변조 회로가, 듀얼-밴드 전력 증폭기에, 상기 신호 분해 회로에 직접 연결된 DAC에 의해 출력된 엔벨로프 신호(envelope signal)를 입력하고, 상기 제6 신호의 주파수를 fc_bandA로 변환하기 위해 상기 2개의 DUC 소자 중 어느 한 DUC 소자를 사용하여 상기 제6 신호에 업컨버전을 수행하고, 상기 제7 신호의 주파수를 fc_bandB로 변환하기 위해 상기 2개의 DUC 소자 중 다른 DUC 소자를 사용하여 상기 제6 신호에 업컨버전을 수행하고, 상기 가산기를 사용하여, 상기 업컨버전 처리가 수행된 제7 신호를 상기 업컨버전 처리가 수행된 제6 신호에 가산하여 제3 가산 신호를 획득하고, 상기 가산기에 연결된 DAC를 사용하여 상기 제3 가산 신호에 디지털투아날로그 컨버전을 수행하고, 상기 AQM 소자를 사용하여, 상기 컨버전으로 획득된 제3 가산 신호를 대응하는 무선 주파수 동작 주파수로 변조하고, 상기 제3 가산 신호를 상기 듀얼-밴드 전력 증폭기에 입력하도록 구성된다.

전술한 해결 수단에 따라 알 수 있는 바와 같이, 본 발명의 실시예는 송신기를 제공한다. 송신기는 듀얼-밴드 입력 회로, 모듈로 회로, 신호 분해 회로, 변조 회로, 및 듀얼-밴드 전력 증폭기를 포함한다. 듀얼-밴드 입력 회로는 적어도 2개의 밴드 입력단과 2개의 밴드 입력단에 각각 연결된 DPD(DPD 소자)를 포함한다. 듀얼-밴드 입력 회로는 신호 분해 회로에 접속되어, 2개의 밴드 입력단에 의해 입력된 베이스밴드 신호를 출력하고, 베이스밴드 신호는 DPD에 의해 처리되어 출력된다. 모듈로 회로는 입력된 베이스밴드 신호에 모듈로 처리를 수행하고, 대응하는 베이스밴드 신호 모듈러스 값을 출력한다. 신호 분해 회로는 룩업 테이블을 저장하는 메모리 및 곱셈기를 포함한다. 신호 분해 회로는, 듀얼-밴드 입력 회로에 의해 입력된 2개의 밴드에서 베이스밴드 신호를 수신하고 모듈로 회로에 의해 입력된 베이스밴드 신호 모듈러스 값을 수신하고, 분해 후 복수의 분해 신호를 얻기 위해 분해를 수행한다. 변조 회로는 신호 분해 회로에 접속되고, 신호 분해 회로에 의해 출력된 복수의 분해 신호를 수신하고, 복수의 분해 신호를 처리하여 2개의 처리 신호를 얻고, 2개의 처리 신호를 대응하는 동작 주파수로 변조하고, 듀얼-밴드 전력 증폭기에 2개의 처리 신호를 출력한다. 본 발명의 실시예에 개시된 듀얼-밴드 듀얼-입력 전력 증폭기 송신기는, 전술한 회로 구조를 사용하여 다중 입력 단일 밴드 전력 증폭기를 듀얼-밴드 시나리오에 도입한다.단일 입력 듀얼-밴드 전력 증폭기와 비교할 때, 듀얼-입력 듀얼-밴드 전력 증폭기가 두개의 밴드에서 신호를 동시에 전송할 때, 전력 증폭기는 정상적으로 동작하고 비교적 높은 효율을 유지할 수 있다.

본 발명의 실시예 또는 종래 기술의 기술적 해결 수단을 보다 명확하게 설명하기 위해, 실시예 또는 종래 기술을 설명하는 데 필요한 첨부 도면을 간단히 설명한다. 명백하게, 다음의 설명에서의 첨부 도면은 단지 본 발명의 일부 실시예를 나타내고, 당업자는 창조적 노력 없이, 이들 도면으로부터 다른 도면을 유도할 수 있다.
도 1은 종래 기술의 단일 입력 다중 밴드 송신기의 개략적 구조도이다.
도 2는 종래 기술의 다중 입력 단일 밴드 송신기의 개략적 구조도이다.
도 3은 본 발명의 제1 실시예에 따른 듀얼-밴드 듀얼-입력 전력 증폭기의 개략 구성도.
도 4는 본 발명의 제2 실시예에 따른 듀얼-밴드 듀얼-입력 전력 증폭기의 개략 구성도이다.
도 5는 본 발명의 제3 실시예에 따른 듀얼-밴드 듀얼-입력 전력 증폭기 송신기의 개략적 구조도이다.
도 6은 본 발명의 제4 실시예에 따른 듀얼-밴드 듀얼-입력 전력 증폭기의 개략 구성도이다.
도 7은 본 발명의 제5 실시예에 따른 듀얼-밴드 듀얼-입력 전력 증폭기 송신기의 개략적 구조도이다.
본 명세서에서, 청구의 범위 및 첨부 도면에서, 있는 경우, "제1", "제2", "제3", "제4" 등의 용어는 유사한 부분을 구별하기 위한 것으로 의도되었지만 반드시 특정 순서 또는 시퀀스를 나타내지는 않는다. 이러한 방식으로, 사용되는 데이터는 적절한 경우에 교환 가능하므로 여기에 기술된 본 발명의 실시예는 본 명세서에 도시되거나 설명된 것을 제외하고 다른 순서로 구현될 수 있다.

본 발명의 실시예에서 사용된 영어 약어의 전체 이름 설명이 이하에 기술된다 :

DPD 소자: 디지털 사전 왜곡(digital pre-distortion), 디지털 사전 왜곡 소자(digital pre-distortion component);

DUC 소자: 디지털 업컨버전(digital up-conversion), 디지털 업컨버전 소자(digital up-conversion component);

DAC: 디지털-아날로그 컨버터(digital-analog convertor, digital-to-analog converter);

AQM: 아날로그 쿼드레이트 변조(analog quadrate modulation); 및

PA: 전력 증폭기(power amplifier)

이하, 본 발명의 실시예의 첨부 도면을 참조하여 본 발명의 실시예의 기술적 해결수단을 명확하고 완전하게 설명한다. 명백하게, 기술된 실시예는 본 발명의 일부 실시예에 불과하며 전부는 아니다. 창의적인 노력 없이 본 발명의 실시예에 기초하여 당업자에 의해 획득된 다른 모든 실시예는 본 발명의 보호 범위 내에 있다.

배경 기술에 의해 알 수 있는 바와 같이, 듀얼-입력 듀얼-밴드 전력 증폭기는 분해 경로를 선택하는 문제를 가지며, 종래 기술에서는 듀얼-입력 듀얼-밴드 전력 증폭기 구조의 송신기가 없다. 따라서 단일 밴드에서 2개 밴드로 전환하는 과정에서, 듀얼-입력 듀얼-밴드 전력 증폭기가 신호를 동시에 전송할 경우, 듀얼-밴드 송신기의 전반적인 전송 효율을 보장하기가 어렵다. 따라서, 본 발명의 실시예는 듀얼-밴드 듀얼-입력 전력 증폭기 송신기를 개시한다. 이러한 송신기는 듀얼-밴드 듀얼-입력 전력 증폭기 송신기의 회로 아키텍처를 구축함으로써 다중 입력 단일 밴드 전력 증폭기를 듀얼-밴드 시나리오에 도입한다. 따라서 듀얼-입력 듀얼-밴드 전력 증폭기가 2개의 밴드에서 신호를 동시에 전송할 때, 전력 증폭기는 정상적으로 작동하고 비교적 높은 효율을 유지할 수 있다. 구체적 아키텍처 및 구현 프로세스가 다음 구체적 실시예를 사용하여 상세히 설명된다.

제1 실시예

도 3에 도시된 바와 같이, 도 3은 본 발명의 제1 실시예에 따른 듀얼-밴드 듀얼-입력 전력 증폭기 송신기의 구성도이다. 듀얼-밴드 듀얼-입력 전력 증폭기 송신기는 주로 듀얼-밴드 입력 회로(1), 모듈로 회로(2), 신호 분해 회로(3), 변조 회로(4), 및 듀얼-밴드 전력 증폭기(5)를 포함한다.

듀얼-밴드 입력 회로(1)는, 제1 밴드 입력단(A), 제2 밴드 입력단(B), 및 제1 밴드 입력단(A)과 제2 밴드 입력단(B)에 각각 접속되는 DPD 소자(도 3에서는 DPDA 및 DPDB로 표기됨)를 포함한다.

듀얼-밴드 입력 회로(1)는 제1 밴드 입력단(A)에 의해 입력된 제1 베이스밴드 신호와 제2 밴드 입력단(B)에 의해 입력된 제2 베이스밴드 신호를 출력하도록 구성되고, 제1 베이스밴드 신호와 제2 베이스밴드 신호가 출력되기 전에 DPD 구성 요소에 의해 처리된다.

동일한 DPD 소자의 입력단은 제1 베이스밴드 신호 및 제2 베이스밴드 신호를 입력하고, DPD 처리가 수행된, 제1 베이스밴드 신호 및 제2 베이스밴드 신호는 출력단에서 각각 출력된다.

모듈로 회로(2)는, 입력된 제1 베이스밴드 신호 및 제2 베이스밴드 신호에 대해 모듈로 처리를 수행하여 대응하는 제1 베이스밴드 신호 모듈러스 값 및 대응하는 제2 베이스밴드 신호 모듈러스 값을 출력하도록 구성된다.

모듈로 회로(2)는 독립적으로 존재할 수도 있거나, 또는 듀얼-밴드 입력 회로(1)에 배치될 수 있거나 또는, 신호 분해 회로(3)에 배치될 수 있다.

신호 분해 회로(3)는 룩업 테이블(31)을 저장하는 메모리 및 곱셈기(32)를 포함하고, 2개의 DPD 소자에 의해 입력된 제1 베이스밴드 신호와 제2 베이스밴드 신호, 및 모듈로 회로(2)로부터 제1 베이스밴드 신호 모듈러스 값 및 제2 베이스밴드 신호 모듈러스 값을 수신하고, 룩업 테이블(31) 및 곱셈기(32)에 기초하여 각각 신호 분해 처리를 수행하고, 분해한 다음 복수의 분해 신호를 획득한다.

변조 회로(4)는 신호 분해 회로(3)에 접속되고, 신호 분해 회로(3)에 의해 출력된 복수의 분해 신호를 수신하고, 복수의 분해 신호에 결합 처리를 수행하여 대응하는 2개의 처리 신호를 획득하고, 2개의 처리 신호를 듀얼-밴드 전력 증폭기(5)에 출력한다.

본 발명의 본 실시예에서, 다중 입력 단일 밴드 전력 증폭기는 전술한 회로 구조를 사용하여 듀얼-밴드 시나리오에 도입된다. 단일 입력 듀얼-밴드 전력 증폭기와 비교하여 듀얼-입력 듀얼-밴드 전력 증폭기가 2개의 밴드에서 신호를 동시에 전송할 때, 전력 증폭기는 정상적으로 동작하고 상대적으로 높은 효율을 유지할 수 있다.

제2 실시예

본 발명의 제1 실시예에 개시된 듀얼-밴드 듀얼-입력 전력 증폭 송신기에 기초하여, 도 4에 도시된 바와 같이, 도 4는 본 발명의 제2 실시예에 따른 듀얼-밴드 듀얼-입력 전력 증폭 송신기의 개략적 구조도이다. 듀얼-밴드 듀얼-입력 전력 증폭기 송신기는 듀얼-밴드 입력 회로, 모듈로 회로, 신호 분해 회로(3), 변조 회로 및 듀얼-밴드 전력 증폭기(5)(도면에서 PA로 표시)를 포함한다.

듀얼-밴드 입력 회로는, 제1 밴드 입력단(A), 제2 밴드 입력단(B), 및 제1 밴드 입력단(A)과 제2 밴드 입력단(B)에 의해 각각 입력된 제1 베이스밴드 신호(A) 및 제2 베이스밴드 신호(B)가 입력되는 DPDA 소자와 DPDB 소자를 포함한다.

제1 베이스밴드 신호(A1)는 제1 밴드 입력단(A)에 의해 입력되고, DPDA 소자 및 DPDB 소자에 각각 입력된다. 제2 베이스밴드 신호(B1)는 제2 밴드 입력단(B)에 의해 입력되고 DPDB 소자 및 DPDA 소자에 각각 입력된다.

모듈로 회로는 2개의 모듈로 유닛(도 4에서 21 및 22로 표시됨)을 포함한다.

모듈로 유닛(21)은 제1 밴드 입력단(A)에 접속되고, 제1 밴드 입력단(A)에 의해 입력된 제1 베이스밴드 신호(A1)를 모듈로 처리하여, 대응하는 제1 베이스밴드 신호 모듈러스 값

을 얻도록 구성된다.

모듈로 유닛(22)은 제2 밴드 입력단 B에 접속되고, 제2 밴드 입력단 B에 의해 입력된 제2 베이스밴드 신호 B11을 모듈로 처리하여 대응하는 제2 베이스밴드 신호 모듈러스 값

을 얻도록 구성된다.

도 4에 개시된 모듈로 유닛(21)과 모듈로 유닛(22)의 위치 이외에, 모듈로 유닛(21) 및 모듈로 유닛(22)은, 각각 2개의 DPD 소자의 출력단에 연결될 수 있고, 2개의 DPD 소자에 의해 처리된 제1 베이스밴드 신호와 제2 베이스밴드 신호에 모듈로 처리를 수행하여 2개의 DPD 소자에 의해 처리된 대응하는 제1 베이스밴드 신호 모듈러스 값과 대응하는 제2 베이스밴드 신호 모듈러스 값을 획득하도록 구성된다.

신호 분해 회로(3)에서, 메모리에 저장된 룩업 테이블은 2차원 룩업 테이블(2DLUT: two-dimensional lookup table)이고, 메모리에 4개의 2DLUT가 있다. 각 2DLUT의 2개의 입력단은 각각 제1 베이스밴드 신호 모듈러스 값

및 제2 베이스밴드 신호 모듈러스 값

을 입력한다. 곱셈기(32)의 수는 2DLUT의 수와 동일하고, 각 곱셈기(32)의 입력은 2DLUT의 출력이다.

신호 분해 회로(3)는 DPDA 및 DPDB에 의해 입력된 제1 베이스밴드 신호(A1) 및 제2 베이스밴드 신호(B1)를 수신하고, 하나의 곱셈기(32)를 사용하여 2DLUT의 출력으로 DPDA에 의해 입력된 제1 베이스밴드 신호(A1)와 제2 베이스밴드 신호(B1)를 각각 곱하고, 하나의 곱셈기(32)를 사용하여 DPDB에 의해 입력된 제1 베이스밴드 신호(A1) 및 제2 베이스밴드 신호(B1)를 곱하여 제1 신호(D1), 제2 신호(D2), 제3 신호(D3), 및 제4 신호(D4)를 획득하고, 변조 회로에 제1 신호(D1), 제2 신호(D2), 제3 신호(D3), 및 제4 신호(D4)를 출력한다.

동일한 DPD 소자의 입력단은 제1 베이스밴드 신호(A1) 및 제2 베이스밴드 신호(B1)를 입력하고, DPD 처리가 수행된 제1 베이스밴드 신호(A1)와 제2 베이스밴드 신호(B1)는 출력단에서 각각 출력된다. 대체로, 4개의 2DLUT의 값은 다르지만 2DLUT의 값은 특정 경우에 동일할 수 있다.

전술한 과정은 구체적으로:

제1 베이스밴드 신호(A1)는 DPDA 및 DPDB에 각각 입력되어 모듈로 회로에 입력되고, 모듈로 회로는 제1 베이스밴드 신호 모듈러스 값

을 출력한다. 제2 베이스밴드 신호(B1)는 DPDA 및 DPDB에 각각 입력되어 모듈로 회로(2)에 입력되고, 모듈로 회로는 제2 베이스밴드 신호 모듈러스 값

을 출력한다.

디지털 사전 왜곡 처리(Digital pre-distortion processing)는 DPDA에 의해 입력된 제1 베이스밴드 신호(A1)와 제2 베이스밴드 신호(B1)에 수행된다. 디지털 사전 왜곡 처리 후에 얻어지는 제1 베이스밴드 신호(A1)와 제2 베이스밴드 신호(B1)는 출력단에서 개별적으로 출력된다. 유사한 처리가 DPDB에 대해 수행된다.

4개의 2DLUT에 대하여, 제1 베이스밴드 신호 모듈러스 값

및 제2 베이스밴드 신호 모듈러스 값

이 각 2DLUT에 입력되고, 각 2DLUT는 2개의 모듈러스 값을 처리하고, 1개의 신호의 형태로 2개의 모듈러스 값을 출력한다.

하나의 곱셈기(32)를 사용하여, 2개의 2DLUT에 의해 출력된 신호를 DPDA에 의해 출력된 제1 베이스밴드 신호(A1) 및 제2 베이스밴드 신호(B1)로 각각 곱해져 제1 신호(D1) 및 제3 신호(D3)가 출력된다. 다른 곱셈기(32)를 사용하여, 나머지 2개의 2DLUT에 의해 출력된 신호들이 DPDB에 의해 출력된 제1 베이스밴드 신호(A1) 및 제2 베이스밴드 신호(B1)로 각각 곱해져 제2 신호(D2) 및 제4 신호(D4)가 출력된다. 신호 분해 회로(3)는 제1 신호(D1), 제2 신호(D2), 제3 신호(D3) 및 제4 신호(D4)를 변조 회로에 출력한다.

변조 회로는 입력단이 신호 분해 회로(3)에 각각 접속된 4개의 DUC 구성 요소, DUC에 교차 결합 된 2개의 가산기(41), 가산기(41)에 연결된 DAC 및 DAC에 연결된 AQM 구성 요소를 포함한다.

변조 회로는, 4개의 DUC 중 2개의 DUC를 이용하여 제1 신호(D1)와 제2 신호(D2)에 일대일 업컨버전을 실행하여 제1 신호(D1)와 제2 신호(D2)의 주파수를 fc_bandA로 변경하고, 나머지 2개의 DUC를 사용하여 제3 신호(D3) 및 제4 신호(D4)에 일대일 업컨버전을 실행하여 제3 신호(D3) 및 제4 신호(D4)의 주파수를 fc_bandB로 변경하고, 4개의 DUC에 교차 연결된 가산기(41)를 이용하여, 업컨버전 처리된 제1 신호(D1)를 업컨버전된 제3 신호(D3)에 가산하고, 업컨버전 처리된 제2 신호(D2)를 업컨버전 된 제4 신호(D4)에 각각 가산하여, 제1 가산 신호(S1) 및 제2 가산 신호(S2)를 획득하고 - 가산기(41) 각각에 접속된 DAC를 이용하여 제1 가산 신호(S1) 및 제2 가산 신호(S2)에 디지털투아날로그 컨버전(digital-to-analog conversion)으 각각 수행됨 -, AQM의 방식으로, 디지털투아날로그 컨버전된 제1 가산 신호(S1)와 제2 가산 신호(S2)를 대응하는 무선 주파수 동작 주파수로 각각 변환하고, 제1 가산 신호(S1) 및 제2 가산 신호(S2)를 듀얼-입력 듀얼-밴드 전력 증폭기(PA)(5)에 입력한다.

2개의 밴드의 2개의 신호는 본 발명의 실시예에 개시된 듀얼-밴드 듀얼-입력 전력 증폭기 송신기의 구조를 이용하여 신호 분해 모듈에 의해 처리되어 4개의 신호를 얻는다. 제1 밴드에서 신호를 분해하여 얻어진 2개의 신호에 업컨버전이 수행되어 주파수가 fc_bandA로 변경된다. 제2 밴드의 신호를 분해하여 얻어진 2개의 신호에 업컨버전이 수행되어, 주파수가 fc_bandB로 변경된다. 그 다음, 주파수가 변경된 4개의 신호는 교차 결합되어 각각 2개의 밴드의 신호를 포함하는 2개의 신호 S1 및 S2가 획득된다. 그리고 DAC를 이용하여 신호 S1와 신호 S2에 대하여 디지털 아날로그 변환을 각각 수행하고, 신호 S1와 신호 S2를 AQM 방식으로 무선 주파수의 주파수로 변조한 다음, 듀얼-입력 듀얼-밴드 전력 증폭기에 입력한다.

본 발명의 본 실시예에서, 다중 입력 단일 밴드 전력 증폭기는 전술한 회로 구조를 이용함으로써 듀얼-밴드 시나리오에 도입된다. 듀얼-입력 듀얼-밴드 전력 증폭기가 동시에 2개의 밴드에서 신호를 전송할 때, 전력 증폭기는 정상적으로 작동하고 상대적으로 높은 효율을 유지할 수 있다.

제3 실시예

본 발명의 제1 실시예 및 제2 실시예에 개시된 듀얼-밴드 듀얼-입력 전력 증폭 송신기에 기초하여, 도 5에 도시된 바와 같이, 도 5는 본 발명의 제3 실시예에 따른 듀얼-밴드 듀얼-입력 전력 증폭기 송신기의 개략적 구조도이다. 듀얼-밴드 듀얼-입력 전력 증폭기 송신기는, 듀얼-밴드 입력 회로, 모듈로 회로, 가산기(6), 신호 분해 회로(3), 변조 회로, 및 듀얼-밴드 전력 증폭기(PA, 5)를 포함한다.

본 발명의 제2 실시예에 개시된 듀얼-밴드 듀얼-입력 전력 증폭기 송신기와의 차이점은, 모듈로 회로 다음으로 배치된 가산기(6)이다.

가산기(6)는 모듈로 회로에서 2개의 모듈로 유닛(21, 22)의 출력을 입력으로서 사용하여, 모듈로 회로에 의해 수행된 모듈로 처리에 의해 수행된 모듈로 처리 후에 얻어지는 제1 베이스밴드 신호 모듈러스 값

및 제2 베이스밴드 신호 모듈러스 값

의 합을 얻도록 구성된다.

신호 분해 회로(3)에서, 메모리에 저장된 룩업 테이블은 1차원 룩업 테이블(1DLUT: one-dimensional lookup table)이고, 그러한 4개의 1DLUT가 메모리에 있다. 곱셈기(32)의 수는 1DLUT의 수와 동일하다. 각 곱셈기(32)의 입력이 1DLUT의 출력 일 때, 각 1DLUT의 입력은 가산기에 의해 출력되는 제1 베이스밴드 신호 모듈러스 값과 제2 베이스밴드 신호 모듈러스 값의 합이다.

본 발명의 실시예 3에서, 2DLUT는

+

및 1DLUT로 대체된다. 이론적 근거는 듀얼-밴드 전력 증폭기의 성능은 항상 최대 전압 스윙에 의해 제한되며,

+

값은 전력 증폭기의 과도 신호(transient signal)의 최대 스윙에 대응한다는 것이다. 동일한 최대 위상 스윙에 대해 동일한 아웃 페이징 위상 각(outphasing phase angle, LUT의 출력 값)이 전력 증폭기에 적용될 때 최적의 성능을 대략적으로 얻을 수 있다.

본 발명의 실시예 3에 개시된 듀얼-밴드 듀얼-입력 전력 증폭기 송신기에서, 듀얼-밴드 입력 회로(1), 모듈로 회로(2), 변조 회로(4), 및 듀얼-밴드 전력 증폭기(5)의 수행 과정은 본 발명의 제1 실시예 및 제2 실시예의 수행 과정과 동일하고, 상세한 설명은 여기에서 다시 설명하지 않는다. 신호 분해 회로(3)에서 신호 처리를 주로 상세히 설명한다.

신호 분해 회로는 2개의 DPD 소자에 의해 입력되는 제1 베이스밴드 신호와 제2 베이스밴드 신호를 수신하고, 하나의 곱셈기를 사용하여 4개의 1DLUT 중 하나의 출력으로 동일한 DPD 소자에 의해 입력된 제1 베이스밴드 신호 및 제2 베이스밴드 신호를 곱하여 제1 신호(D1), 제2 신호(D2), 제3 신호(D3) 및 제4 신호(D4)를 획득하고, 제1 신호(D1), 제2 신호(D2), 및 제3 신호(D3) 및 제4 신호(D4)를 변조 회로에 공급한다.

동일한 DPD 소자의 입력단은 제1 베이스밴드 신호(A1) 및 제2 베이스밴드 신호(B1)를 입력하고, DPD 처리된 제1 베이스밴드 신호(A1) 및 제2 베이스밴드 신호(B1)는 출력단에서 출력된다. 대체로 4개의 1DLUT의 값은 다르지만 4개의 1DLUT에서 값은 특정 경우에 동일할 수 있다.

본 발명의 제2 실시예의 값과 비교하여, 아키텍처에서 사용된 4개의 1DLUT의 값의 이점은, 본 실시예의 1DLUT의 값이 다차원 듀얼-톤 트래버셜 스캔(multi-dimensional dual-tone traversal scan)의 방식으로 얻어질 필요가 없고, 각 밴드에서 최적 경로에만 단일 톤 스캔(single-tone scan)이 수행되어야 한다는 것이며, 자원과 복잡성이 확실히 개선된다. 그러나 본 발명은 이에 한정되지 않는다. 값은 다른 방식으로 얻을 수 있다.

전술한 처리를 상세하게 설명한다. 제1 베이스밴드 신호 모듈러스 값

및 제2 베이스밴드 신호 모듈러스 값

의 합을 각 1DLUT에 입력한다. 신호는 1DLUT에 의해 처리된 다음, 출력되어 곱셈기(32)의 입력으로서 작용한다. 각각의 1DLUT는 대응하여 곱셈기(32)의 입력으로서 작용한다. 2개의 곱셈기(32)의 다른 입력은 DPDA 및 DPDB에 의해 각각 입력되고 디지털 사전 왜곡 처리 후에 얻어진 제1 베이스밴드 신호(A1)이다. 남은 2개의 곱셈기의 다른 입력은, DPDA 및 DPDB에 의해 개별적으로 입력되고 디지털 사전 왜곡 처리 후에 얻어지는 제2 베이스밴드 신호이다.

4개의 곱셈기(32)에 의해 곱셈 처리가 수행되는 제1 신호(D5), 제2 신호(D6), 제3 신호(D7) 및 제4 신호(D8)는 변조 회로에 출력된다. 변조 회로는 도 4에 도시된 변조 회로와 일치한다. 상세한 설명은 여기에서 다시 기술되지 않는다.

제2 및 제3 실시예에서 제1 신호, 제2 신호, 제3 신호, 제1 가산 신호, 및 제2 가산 신호에서 "제1", "제2", "제3", 및 "제4"는 처리 과정에서 얻어진 몇몇 신호를 식별하기 위해 사용된 것이지, 제2 실시예 및 제3 실시예에서 동일한 식별자의 신호에 포함된 내용이 동일하다는 것을 나타내지는 않는다.

2개의 밴드에서 2개의 신호는 본 발명의 실시예에 개시된 듀얼-밴드 듀얼-입력 전력 증폭기 송신기의 구조를 사용하여 신호 분해 모듈에 의해 처리되어 4개의 신호를 얻는다. 제1 밴드의 신호를 분해하여 얻어진 2개의 신호에 대해 업컨버전이 수행되어 주파수를 fc_bandA로 변경한다. 제2 밴드의 신호를 분해하여 얻어진 2개의 신호에 대해 업컨버전이 수행되어 주파수를 fc_bandB로 변경한다. 그 다음, 주파수가 변경된 4개의 신호는 교차 결합되어 각각 2개의 밴드의 신호를 포함하는 2개의 신호 S1 및 S2를 얻는다. 그리고 DAC를 이용하여 신호 S1, 신호 S2에 디지털 아날로그 변환을 별도로 행하고, AQM 방식으로 신호 S1, 신호 S2를 무선 주파수의 주파수로 변조한 다음, 듀얼-입력 듀얼-밴드 전력 증폭기에 입력한다.

본 발명의 본 실시예에서, 다중 입력 단일 밴드 전력 증폭기는 전술한 회로 구조를 사용함으로써 듀얼-밴드 시나리오에 도입된다. 단일 입력 듀얼-밴드 전력 증폭기와 비교하여 듀얼-입력 듀얼-밴드 전력 증폭기가 2개의 밴드에서 신호를 동시에 전송할 때 전력 증폭기는 정상적으로 작동하고 상대적으로 높은 효율을 유지할 수 있다.

제4 실시예

본 발명의 제1 실시예 및 제2 실시예에 개시된 듀얼-밴드 듀얼-입력 전력 증폭 송신기에 기초하여, 도 6에 도시된 바와 같이, 도 6은 본 발명의 제4 실시예에 따른 듀얼-밴드 듀얼-입력 전력 증폭기 송신기의 개략적 구조도이다. 듀얼-밴드 듀얼-입력 전력 증폭기 송신기는 듀얼-밴드 입력 회로, 모듈로 회로, 신호 분해 회로(3), 변조 회로, 및 듀얼-밴드 전력 증폭기(PA, 5)를 포함한다.

듀얼-밴드 입력 회로는, 제1 밴드 입력단(A), 제2 밴드 입력단(B), 및 제1 밴드 입력단(A), 제2 밴드 입력단(B)에 의해 각각 입력된 제1 베이스밴드 신호(A) 및 제2 베이스밴드 신호(B)가 입력되는 DPDA 소자와 DPDB 소자를 포함한다. 제1 베이스밴드 신호(A1)는 제1 밴드 입력단(A)에 의해 입력되고, DPDA 소자 및 DPDB 소자에 각각 입력된다. 제2 베이스밴드 신호(B1)는 제2 밴드 입력단(B)에 의해 입력되고, DPDB 소자 및 DPDA 소자에 각각 입력된다.

모듈로 회로는 2개의 모듈로 유닛(도 6에서 21 및 22로 표시됨)을 포함한다.

모듈로 유닛(21)은 제1 밴드 입력단(A)에 접속되고, 제1 밴드 입력단(A)에 의해 입력된 제1 베이스밴드 신호(A1)를 모듈로 처리하여 대응하는 제1 베이스밴드 신호 모듈러스 값을 얻도록 구성된다.

모듈로 유닛(22)은 제2 밴드 입력단(B)에 접속되고, 제2 밴드 입력단(B)에 의해 입력된 제2 베이스밴드 신호(B11)를 모듈로 처리하여 대응하는 제2 베이스밴드 신호 모듈러스 값을 얻도록 구성된다.

도 6에 개시된 모듈로 유닛(21) 및 모듈로 유닛(22)의 위치 이외에, 모듈로 유닛(21) 및 모듈로 유닛(22)은 2개의 DPD 소자의 출력단에 각각 연결될 수 있고, 2개의 DPD 소자에 의해 처리된 제1 베이스밴드 신호 및 제2 베이스밴드에 모듈로 처리를 수행하여, 2개의 DPD 소자에 의해 처리된 대응하는 제1 베이스밴드 신호 모듈러스 값 및 제2 베이스밴드 신호 모듈러스 값을 획득한다.

본 발명의 제2 실시예 및 제3 실시예에 개시된 신호 분해 회로와의 차이점은, 본 발명의 제4 실시예에 개시된 신호 분해 회로(3)에서, 메모리에 적어도 3개의 룩업 테이블이 있다는 것이다. 룩업 테이블은 2DLUT이다. 제1 베이스밴드 신호 모듈러스 값

및 제2 베이스밴드 신호 모듈러스 값

은 각 2DLUT에 입력된다. 2개의 2DLUT는 각각 하나의 곱셈기(32)에 접속된다. 각 곱셈기(32)의 입력은 2DLUT의 출력이다. 신호 분해 회로(3)에는 2개의 곱셈기(32)만 있다

전술한 구성에 기초하여, 신호 분해 회로(3)는 제5 신호(D5)로서 곱셈기(32)에 접속되지 않은 2DLUT의 출력을 사용하고, 제5 신호(D5)를 직접 변조 회로(4)에 출력하고, 2개의 DPD 소장에 의해 입력되고 1개의 신호로 합성되는 제1베이스 밴드 신호(A1) 및 제2베이스 밴드 신호(B1)를 수신하고, 곱셈기(32)에 연결된 2DLUT들의 출력으로 제1베이스 밴드 신호(A1) 및 제2베이스 밴드 신호(B1)가 합성되는 신호를 곱하여 제6 신호(D6) 및 제7 신호(D7)를 얻고, 제6 신호(D6) 및 제7 신호(D7)를 변조 회로에 출력한다.

대체로, 3개의 2DLUT의 값은 다르지만, 3개의 2DLUT의 값은 몇몇 특별한 경우에 동일할 수 있다.

전술한 과정을 상세히 설명한다. DPDA는 제1 베이스밴드 신호(A1)와 제2 베이스밴드 신호(B1)를 수신하고, 2개의 밴드의 신호에 디지털 사전 왜곡 처리하여, 2개의 신호를 합성한 신호를 출력하고, 이 신호를 2DLUT에 연결된 곱셈기(32)의 입력으로서 사용한다. DPDB는 동일한 처리를 수행한다. 제1 베이스밴드 신호 모듈러스 값

및 제2 베이스밴드 신호 모듈러스 값

은 각 2DLUT에 입력되고, 처리된 후에 1개의 신호의 형태로 출력된다. 2개의 2DLUT에 의해 출력된 신호는 각각 접속된 곱셈기(32)에 입력되고, 제1 베이스밴드 신호(A1) 및 제2 베이스밴드 신호(B1)를 디지털 사전 왜곡 처리하여 얻어진 제1 신호와 곱하여 제6 신호(D6) 및 제7 신호(D7)를 획득한다. 제6 신호(D6) 및 제7 신호(D7)는 변조 회로(4)에 출력된다. 곱셈기에 접속되지 않은 또 다른 2DLUT는 입력된 제1 베이스밴드 신호 모듈러스 값

및 제2 베이스밴드 신호 모듈러스 값

을 처리하여 1개의 신호를 얻고, 변조 회로(4)에 신호를 보낸다.

변조 회로는, 신호 분해 회로(3)에서 곱셈기(32)에 접속되지 않은 룩업 테이블을 저장하는 메모리의 단부에 직접 접속된 DAC, 신호 분해 회로(3)에서 2개의 곱셈기(32)의 출력단에 각각 접속된 2개의 DUC 소자, 2개의 DUC에 접속된 가산기(41), 가산기(41)에 접속된 다른 DAC 및 다른 DAC에 접속된 AQM 구성 요소를 포함하고, 룩업 테이블은 2DLUT를 포함한다.

변조 회로는 신호 분해 회로(3)에 직접 접속된 DAC에 의해 출력된 엔벨로프 신호(S4)를 듀얼-밴드 전력 증폭기(5)에 직접 입력하고, DUC 소자를 사용하여 제6 신호(D6)의 주파수를 fc_bandA로 변경하고, 다른 DUC 소자를 이용하여 제7 신호(D7)를 업컨버전하여 제7 신호(D7)의 주파수를 fc_bandB로 변경하고, 가산기를 이용하여, 업컨버전 처리된 제7 신호(D7)를 업컨버전 처리된 제6 신호(D6)에 가산하여 제3 가산 신호(S3)를 획득하고, 가신기(6)에 연결된 DAC를 사용하여 제3 가산 신호(S3)에 디지털투아날로그 컨버전을 수행하고, AQM 소자를 이용하여, 변환 후 획득된 제3 가산 신호(S3)를 대응하는 무선 주파수 동작 주파수로 변조하고, 변환 후획득된 제3 가산 신호(S3)를 밴드 전력 증폭기(5)에 입력하도록 구성된다.

본 발명의 실시예 4에 개시된 구조의 엔벨로프 신호(S4)는 2개의 밴드의 신호의 모듈러스 값을 입력하는 2DLUT에 의해 출력된다는 것을 주목해야 한다. 전력 증폭기의 드레인 전압 또는 부하 변조 전압은 엔벨로프 신호의 엔벨로프에 따라 실시간으로 조정된다.

2개의 밴드의 2개의 신호는 본 발명의 실시예에 개시된 듀얼-밴드 듀얼-입력 전력 증폭기 송신기의 구조를 사용하여 신호 분해 모듈에 의해 처리되어 4개의 신호가 획득된다. 제1 밴드의 신호를 분해하여 얻어진 2개의 신호에 대해 업컨버전이 수행되어 주파수를 fc_bandA로 변경한다. 제2 밴드의 신호를 분해하여 얻어진 2개의 신호에 대해 업컨버전이 수행되어 주파수를 fc_bandB로 변경한다. 그 다음, 주파수가 변경된 4개의 신호는 교차 결합(cross-add)되어 각각 2개의 밴드의 신호를 포함하는 2개의 신호 S1 및 S2를 얻는다. 그리고 DAC를 이용하여 신호 S1 및 신호 S2에 각각 디지털 아날로그 변환한 다음, AQM에 의해 신호 S1 및 신호 S2를 무선 주파수의 주파수로 변조한 후, 듀얼-입력 듀얼-밴드 전력 증폭기에 입력된다.

본 발명의 본 실시예에서, 다중 입력 단일 밴드 전력 증폭기는 전술한 회로 구조를 사용함으로써 듀얼-밴드 시나리오에 도입된다. 단일 입력 듀얼-밴드 전력 증폭기와 비교하여 듀얼-입력 듀얼-밴드 전력 증폭기가 2개의 밴드에서 신호를 동시에 전송할 때, 전력 증폭기는 정상적으로 작동하고 상대적으로 높은 효율을 유지할 수 있다.

본 발명의 제4 실시예에 개시된 듀얼-밴드 듀얼-입력 전력 증폭기 송신기에 기초하여, 도 6에 도시된 신호 분해 회로(3)에서, 2개의 곱셈기(32)에 연결되고 제1 베이스밴드 신호 모듈러스 값과 제2 베이스밴드 신호 모듈러스 값이 입력되는 2DLUT의 출력은 1과 동일할 수 있다. 즉, 곱셈기(32)에 연결된 2개의 2DLUT는 존재하지 않을 수 있다(그림에서 파선 상자는 2DLUT가 존재할 수도 있고 존재하지 않을 수도 있음을 나타낸다.).

즉, 신호 분해 회로(3)는, 2DLUT의 출력을 제5 신호(D5)로서 사용하여 제5 신호(D5)를 직접 변조 회로에 출력하고, 2개의 DPD 소자에 입력되고 1개의 신호로 결합되는 제1 베이스밴드 신호(A1) 및 제2 베이스밴드 신호(B1)를 수신하고, 곱셈기(32)를 사용하여 수신된 제1 베이스밴드 신호 모듈러스 값

및 제2 베이스밴드 신호 모듈러스 값

을 제1 베이스밴드 신호(A1)와 제2 베이스밴드 신호(A2)가 결합된 신호로 직접 곱하여 제6 신호(D6) 및 제7 신호(D7)를 획득하고, 제6 신호(D6) 및 제7 신호(D7)를 변조 회로에 출력하도록 구성된다.

유사하게, 다중 입력 단일 밴드 전력 증폭기는 여전히 이러한 아키텍처를 사용함으로써 듀얼-밴드 시나리오에 도입될 수 있다. 단일 입력 듀얼-밴드 전력 증폭기와 비교하여 듀얼-입력 듀얼-밴드 전력 증폭기가 2개의 밴드에서 신호를 동시에 전송할 때, 전력 증폭기는 정상적으로 작동하고 상대적으로 높은 효율을 유지할 수 있다.

제5 실시예

본 발명의 제1 실시예 및 제4 실시예에 개시된 듀얼-밴드 듀얼-입력 전력 증폭 송신기에 기초하여, 도 7에 도시된 바와 같이, 도 7은 본 발명의 제5 실시예에 따른 듀얼-밴드 듀얼-입력 전력 증폭기 송신기의 개략적 구조도이다. 듀얼-밴드 듀얼-입력 전력 증폭기 송신기는, 듀얼-밴드 입력 회로, 모듈로 회로, 가산기(6), 신호 분해 회로(3), 변조 회로 및 듀얼-밴드 전력 증폭기(5)(도면에서 PA임)를 포함한다.

본 발명의 실시예 4에 개시된 듀얼-밴드 듀얼-입력 전력 증폭기 송신기와의 차이점은 모듈로 회로 다음에 배치된 가산기(6)이다. 가산기(6)는 모듈로 회로에서 2개의 모듈로 유닛(21, 22)의 출력을 입력으로서 사용하여, 모듈로 회로에 의해 수행된 모듈로 처리 후 획득된 제1 베이스밴드 신호 모듈러스 값

및 제2 베이스밴드 신호 모듈러스 값

의 합을 획득하도록 구성된다.

신호 분해 회로에서, 메모리에 저장된 룩업 테이블은 1차원 룩업 테이블(1DLUT)이다. 그러한 1DLUT가 메모리에 3개 있다. 가산기(6)에 의해 출력된 제1 베이스밴드 신호 모듈러스 값

및 제2 베이스밴드 신호 모듈러스 값

의 합은 각 1DLUT에 입력된다. 3개의 1DLUT 중 2개는 1개의 곱셈기(32)에 각각 접속되고, 각 곱셈기(32)의 입력은 1DLUT의 출력이다.

본 발명의 제5 실시예에서, 2DLUT는

+

의 값은 전력 증폭기의 과도 신호의 최대 스윙에 대응한다는 것이다. 동일한 최대 스윙에 대해 동일한 아웃 페이징 위상 각(outphasing phase angle, LUT의 출력 값)을 전력 증폭기에 인가해야 최적의 성능을 얻을 수 있다.

신호 분해 회로(2)는 곱셈기에 접속되지 않은 1DLUT의 출력을 제5 신호(D5)로서 사용하고, 제5 신호(D5)를 직접 변조 회로에 출력하고, 2개의 DPD 소자에 의해 입력되고 1개의 신호로 결합된 제1 베이스밴드 신호(A1) 및 제2 베이스밴드 제1 베이스밴드 신호(A1)를 수신하여 곱셈기(32)에 연결된 1DLUT의 출력으로 제1 베이스밴드 신호(A1)와 제2 베이스밴드 신호(B1)가 결합 된 신호를 각각 곱하여 제6 신호(D6) 및 제7 신호(D7)를 얻고, 제6 신호(D6) 및 제7 신호(D7)를 변조 회로에 출력한다.

대체로, 3개의 1DLUT의 값은 다르지만, 1DLUT의 값은 몇몇 특별한 경우에 동일할 수 있다.

본 발명의 제4 실시예에서는 제5 신호(D5), 제6 신호, 제7 신호 및 제3 가산 신호에서 "제5", "제6", "제7", 및 "제3"은 단순히 처리 과정에서 얻어진 몇몇 신호를 식별하기 위해 사용된 것이지, 제4 실시예 및 제5 실시예에서 동일한 식별자의 신호에 포함된 내용이 동일하다는 것을 나타내지는 않는다.

제1 베이스밴드 신호 모듈러스 값

및 제2 베이스밴드 신호 모듈러스 값

의 합은 1과 같을 수 있다. 즉, 2개의 곱셈기(32)에 연결된 2개의 1DLUT는 없을 수 있다.

본 발명의 실시예 5에 개시된 듀얼-밴드 듀얼-입력 전력 증폭기 송신기에 기초하여, 1에 도시된 신호 분해 회로(3)에서, 도 7에 도시된 바와 같이, 2개의 곱셈기(32)에 연결되고 입력이 제1 베이스밴드 신호 모듈러스 값과 제2 베이스밴드 신호 모듈러스 값의 합인 1DLUT의 출력은 1과 동일하게, 즉 2개의 곱셈기(32)에 연결된 1DLUT(그림에서 파선 박스는 1DLUT가 존재하거나 존재하지 않을 수도 있음을 보여준다.)

즉, 신호 분해 회로(3)에서는 메모리에 이러한 1DLUT가 하나 이상 존재하고, 가산기(6)에 의해 출력된 제1 베이스밴드 신호 모듈러스 값

및 제2 베이스밴드 신호 모듈러스 값

이 1DLUT에 입력된다. 1DLUT의 출력은 변조 회로의 DAC에 직접 연결된다.

신호 분해 회로(3)는, 1DLUT의 출력을 제5 신호(D5)로서 사용하고, 제5 신호(D5)를 직접 변조 회로에 출력하고, 2개의 DPD 소자에 의해 입력되고 1개의 신호로 결합되는 제1 베이스밴드 신호(A1) 및 제2 베이스밴드 신호(B1)를 수신하고, 곱셈기(32)를 사용하여, 제1 베이스밴드 신호(A1) 및 제2 베이스밴드 신호(B1)가 결합된 신호로 수신된 제1 베이스밴드 신호 모듈러스 값

및 제2 베이스밴드 신호 모듈러스 값

을 곱하여 제6 신호(D6) 및 제7 신호(D7)를 얻고, 제6 신호(D6) 및 제7 신호(D7)를 변조 회로에 출력하도록 구성된다.

결론적으로, 본 발명의 제1 실시예 내지 제5 실시예에 개시된 듀얼-밴드 듀얼-입력 전력 증폭기 송신기의 구조에 따르면, 다중 입력 단일 밴드 전력 증폭기는 상술한 구조를 사용하여 여전히 듀얼-밴드 시나리오를 사용한다.

단일 입력 듀얼-밴드 전력 증폭기와 비교하여, 듀얼-입력 듀얼-밴드 전력 증폭기가 2개의 밴드에서 신호를 동시에 전송할 때, 전력 증폭기는 정상적으로 작동하고 상대적으로 높은 효율을 유지할 수 있다.

전술한 실시예의 설명에 기초하여, 당업자는 본 발명이, 필요한 하드웨어 플랫폼에 추가로 소프트웨어에 의하거나 또는 하드웨어에 의해서만 구현될 수 있음을 명확히 이해할 수 있다. 대부분은, 전자가 선호되는 구현 방식이다. 이러한 이해를 바탕으로 배경 부분의 기술에 기여하는 본 발명의 기술적 해결수단의 전부 또는 일부는 소프트웨어 제품의 형태로 구현될 수 있다. 컴퓨터 소프트웨어 제품은 ROM/RAM, 자기 디스크 또는 광학 디스크와 같은 저장 매체에 저장될 수 있으며, 컴퓨터 장치(개인용 컴퓨터, 서버 또는 네트워크 장치)를 통해 실시예 또는 본 발명의 실시예의 일부에서 설명된 방법을 수행할 수 있다.

본 명세서의 실시예는 모두 점진적으로 설명되며, 실시예에서 동일하거나 유사한 부분은 이들 실시예를 참조하고, 각 실시예는 다른 실시예와의 차이에 초점을 둔다. 실시예에 개시된 시스템은 실시예에 개시된 방법에 대응하기 때문에 비교적 간단하게 설명되고, 방법의 부분과 관련된 것은 그 방법의 설명을 참조한다.

특정 실시예는 본 발명의 원리 및 구현 방식을 설명하기 위해 본 명세서에서 사용된다. 전술한 실시예는 본 발명의 방법 및 아이디어를 이해하는 것을 돕기 위한 것일 뿐이다. 또한, 구현 방식 및 적용 범위와 관련하여, 본 발명의 아이디어에 따라 당업자에 의해 수정이 이루어질 수 있다. 따라서, 본 명세서의 내용은 본 발명의 제한으로 해석 되어서는 안된다.

위에서 개시된 실시예는 당업자가 본 발명을 구현하거나 사용할 수 있도록 설명된다. 실시예의 다양한 변형은 당업자에게 자명하며, 본 명세서에서 정의된 일반적인 원리는 본 발명의 사상 또는 범위를 벗어나지 않고 다른 실시예에서 구현될 수 있다. 따라서, 본 발명은 본 명세서에 기재된 실시 형태에 한정되지 않고, 본 명세서에 개시된 원리 및 신규성에 따른 가장 넓은 범위로 확장된다.

Claims

듀얼-밴드 입력 회로(dual-band input circuit), 모듈로 회로(modulo circuit), 신호 분해 회로(signal decomposition circuit), 변조 회로(modulation circuit), 및 듀얼-밴드 전력 증폭기(dual-band power amplifier)를 포함하는 송신기로서,
상기 듀얼-밴드 입력 회로는, 제1 밴드 입력단(band input end), 제2 밴드 입력단, 및 상기 제1 밴드 입력단과 상기 제2 밴드 입력단에 연결되고 상기 제1 밴드 입력단에 의해 입력된 제1 베이스밴드 신호(baseband signal)와 상기 제2 밴드 입력단에 의해 입력된 제2 베이스밴드 신호를 출력하도록 구성된 2개의 디지털 전치 왜곡 소자(DPD component: digital pre-distortion component)를 포함하고,
상기 2개의 DPD 소자에 의해 처리된 다음, 상기 제1 베이스밴드 신호 및 상기 제2 베이스밴드 신호가 출력되고,
상기 모듈로 회로는, 상기 입력된 제1 베이스밴드 신호와 제2 베이스밴드 신호에 모듈로 처리(modulo processing)를 수행하여 대응하는 제1 베이스밴드 신호 모듈러스 값(modulus value) 및 대응하는 제2 베이스밴드 신호 모듈러스 값을 출력하도록 구성되고,
상기 신호 분해 회로는, 룩업 테이블(lookup table)을 저장하는 메모리 및 곱셈기를 포함하고, 상기 2개의 DPD 소자에 의해 입력된 제1 베이스밴드 신호와 제2 베이스밴드 신호, 및 상기 모듈로 회로로부터의, 제1 베이스밴드 신호 모듈러스 값과 제2 베이스밴드 신호 모듈러스 값을 수신하고, 상기 룩업 테이블 및 상기 곱셈기를 기초로 하여 신호 분해 처리를 각각 수행하여 복수의 분해 신호를 획득하도록 구성되고,
상기 변조 회로는 상기 신호 분해 회로에 연결되고, 상기 신호 분해 회로에 의해 출력된 복수의 분해 신호를 수신하고, 상기 복수의 분해 신호에 결합 처리를 수행하여 대응하는 2개의 처리 신호를 획득하고, 상기 2개의 처리 신호를 대응하는 동작 주파수로 변호하고, 상기 2개의 처리 신호를 상기 듀얼-밴드 정력 증폭기에 출력하도록 구성된, 송신기.
제1항에 있어서,
상기 모듈로 회로가, 2개의 모듈로 유닛을 포함하고,
상기 2개의 모듈로 유닛은 각각, 상기 제1 밴드 입력단 및 상기 제2 밴드 입력단에 각각 연결되어, 상기 제1 밴드 입력단에 의해 입력된 제1 베이스밴드 신호와 상기 제2 밴드 입력단에 의해 입력된 제2 베이스밴드 신호에 모듈로 처리를 각각 수행하여 대응하는 상기 제1 베이스밴드 신호 모듈러스 값 및 대응하는 상기 제2 베이스밴드 신호 모듈러스 값을 획득하도록 구성되거나, 또는
상기 2개의 DPD 소자의 출력단에 각각 연결되고, 상기 2개의 DPD 소자에 의해 처리된 제1 베이스밴드 신호와 제2 베이스밴드 신호에 모듈로 처리를 수행하여 상기 2개의 DPD 소자에 의해 처리된 상기 대응하는 제1 베이스밴드 신호 모듈러스 값과 상기 대응하는 제2 베이스밴드 신호 모듈러스 값을 획득하도록 구성된, 송신기.
제1항 또는 제2항에 있어서,
상기 신호 분해 회로에서, 상기 메모리에 저장된 룩업 테이블이 2차원 룩업 테이블(2DLUT: two-dimensional lookup table)이고, 상기 메모리에 4개의 상기 2DLU가 존재하며, 상기 제1 베이스밴드 신호 모듈러스 값 및 상기 제2 베이스밴드 신호 모듈러스 값이 각 2DLU에 입력되고, 복수의 상기 곱셈기의 수량이 상기 2DLU의 수량과 동일하고, 각 곱셈기의 입력이 각 2DLUT의 출력이고,
상기 신호 분해 회로가, 상기 2개의 DPD 소자에 의해 입력된 제1 베이스밴드 신호와 제2 베이스밴드 신호를 수신하고, 상기 2개의 DPD 소자 각각에 의해 입력된 제1 베이스밴드 신호와 제2 베이스밴드 신호에 대해, 상기 복수의 곱셈기 중 어느 하나를 사용하여 상기 제1 베이스밴드 신호를 상기 2개의 DLUT 중 어느 하나의 출력으로 곱하고 상기 복수의 곱셈기 중 다른 하나를 사용하여 상기 제2 베이스밴드 신호를 상기 2개의 DLUT 중 다른 하나의 출력으로 곱하여, 제1 신호, 제2 신호, 제3 신호, 및 제4 신호를 획득하고, 상기 제1 신호, 상기 제2 신호, 상기 제3 신호, 및 상기 제4 신호를 상기 변조 회로에 출력하도록 구성되고,
상기 제1 베이스밴드 신호 및 상기 제2 베이스밴드 신호가 동일한 상기 DPD 소자의 입력단에 입력되고, DPD 처리가 수행된 상기 제1 베이스밴드 신호 및 상기 제2 베이스밴드 신호가 출력단에서 각각 출력되는, 송신기.
제1항 또는 제2항에 있어서,
상기 송신기가 상기 모듈로 회로 다음에 배치된 가산기를 더 포함하고,
상기 가산기는, 상기 모듈로 회로 내의 2개의 모듈로 유닛의 출력을 입력으로서 사용하여, 상기 모듈로 회로에 의해 모듈로 처리가 수행된 다음 획득된 상기 제1 베이스밴드 신호 모듈러스 값 및 상기 제2 베이스밴드 신호 모듈러스 값의 합을 획득하도록 구성되고,
상기 신호 분해 회로에서, 상기 메모리에 저장된 룩업 테이블이 1차원 룩업 테이블(1DLUT: one-dimensional lookup table)이고, 상기 메모리에 4개의 상기 1DLUT가 존재하고, 복수의 상기 곱셈기의 수량이 상기 1DLUT의 수량과 동일하고, 각 곱셈기의 입력이 상기 1DLUT의 출력이면, 상기 가산기에 의해 출력된 제1 베이스밴드 신호 모듈러스 값과 제2 베이스밴드 신호 모듈러스 값의 합이 각 1DLUT의 입력이고,
상기 신호 분해 회로가, 상기 2개의 DPD 소자에 의해 입력된 제1 베이스밴드 신호와 제2 베이스밴드 신호를 수신하고, 상기 2개의 DPD 소자 각각으로부터의 제1 베이스밴드 신호와 제2 베이스밴드 신호에 대해, 상기 복수의 곱셈기 중 어느 하나를 사용하여 상기 2개의 2DLUT 중 어느 하나의 출력으로 상기 제1 베이스밴드 신호를 곱하고, 상기 복수의 곱셈기 중 다른 하나를 사용하여 상기 2개의 2DLUT 중 다른 하나의 출력으로 상기 제2 베이스밴드 신호를 곱하여, 제1 신호, 제2 신호, 제3 신호, 및 제4 신호를 획득하고, 상기 제1 신호, 상기 제2 신호, 상기 제3 신호, 및 상기 제4 신호를 상기 변조 회로에 출력하도록 구성되고,
상기 제1 베이스밴드 신호 및 상기 제2 베이스밴드 신호가 동일한 상기 DPD 소자의 입력단에 입력되고, DPD 처리가 수행된 상기 제1 베이스밴드 신호 및 상기 제2 베이스밴드 신호가 출력단에서 각각 출력되는, 송신기.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 변조 회로가,
입력단이 각각 상기 신호 분해 회로에 연결된 4개의 디지털 업컨버전 소자(DUC component: digital up-conversion component), 상기 4개의 DUC에 교차 연결된 2개의 가산기, 상기 2개의 가산기에 연결된 디지털투아날로그 컨버터(DAC: digital-to-analog converter), 및 상기 DAC에 연결된 아날로그 쿼드레이트 변조 소자(AQM component: analog quadrate modulation component)
를 포함하고,
상기 변조 회로가,
상기 제1 신호와 상기 제2 신호의 주파수를 fc_bandA로 변경하기 위해, 상기 4개의 DUC 중 2개를 사용하여 상기 제1 신호 및 상기 제2 신호에 일대일 업컨버전(one-to-one up-conversion)을 수행하고,
상기 제3 신호와 상기 제4 신호의 주파수를 fc_bandB로 변경하기 위해, 상기 4개의 DUC 중 나머지 2개를 사용하여 상기 제3 신호 및 상기 제4 신호에 일대일 업컨버전을 수행하고,
상기 4개의 DUC에 교차 연결된 가산기를 사용하여 업컨버전 처리가 수행된 상기 제1 신호를 업컨버전 처리가 수행된 상기 제3 신호에 가산하고, 업컨버전 처리가 수행된 상기 제2 신호를 업컨버전 처리가 수행된 상기 제4 신호에 가산하여, 제1 가산 신호 및 제2 가산 신호를 획득하고 - 상기 디지털투아날로그 컨버전이, 2개의 가산기에 각각 연결된 DAC를 사용하여 상기 제1 가산 신호 및 상기 제2 가산 신호 각각에 수행됨 -,
상기 AQM 소자를 사용하여 상기 디지털투아날로그 컨버전이 수행된 제1 가산 신호와 제2 가산 신호를 대응하는 무선 주파수 동작 주파수로 변환하고, 상기 제1 가산 신호 및 상기 제2 가산 신호를 상기 듀얼-입력 듀얼-밴드 전력 증폭기에 입력하도록 구성된, 송신기.
제1항 또는 제2항에 있어서,
상기 신호 분해 회로에서, 상기 메모리에 저장된 룩업 테이블이 2DLUT이고, 상기 메모리에 3개의 상기 DLUT가 존재하고, 상기 제1 베이스밴드 신호 모듈러스 값 및 상기 제2 베이스밴드 신호 모듈러스 값이 각 2DLUT에 입력되고, 3개의 2DLUT 중 2개가 1개의 곱셈기 각각에 연결되고, 각 곱셈기의 입력이 각 2DULT의 출력이고,
상기 신호 분해 회로가, 곱셈기에 연결되지 않은 상기 2DLUT의 출력을 제5 신호로서 사용하고, 상기 제5 신호를 상기 변조 회로에 직접 출력하고, 상기 2개의 DPD 소자에 의해 입력되고 1개의 신호로 결합되는 제1 베이스밴드 신호와 제2 베이스밴드 신호를 수신하고, 상기 2개의 DPD 소자 각각으로부터 결합된 신호 각각에 대해, 상기 복수의 곱셈기 중 어느 하나에 연결된 상기 2개의 DLUT 중 어느 하나의 출력으로 상기 제1 베이스밴드 신호와 제2 베이스밴드 신호가 결합된 신호를 곱하여 제6 신호 및 제7 신호를 획득하고, 상기 제6 신호 및 상기 제7 신호를 상기 변조 회로에 출력하도록 구성된, 송신기.
제1항 또는 제2항에 있어서,
상기 신호 분해 회로에서, 상기 메모리에 저장된 룩업 테이블이 2DLUT이고, 상기 메모리에 1개의 상기 2DLUT가 존재하고, 상기 제1 베이스밴드 신호 모듈러스 값 및 상기 제2 베이스밴드 신호 모듈러스 값이 상기 2DLUT에 입력되고,
상기 신호 분해 회로가, 상기 2DLUT의 출력을 제5 신호로서 사용하고, 상기 제5 신호를 상기 변조 회로에 직접 출력하고, 상기 2개의 DPD 소자에 의해 입력되고 1개의 신호로 결합되는 상기 제1 베이스밴드 신호 및 상기 제2 베이스밴드 신호를 수신하고, 상기 2개의 DPD 소자 각각으로부터 결합된 신호 각각에 대해, 상기 곱셈기를 사용하여, 상기 수신된 제1 베이스밴드 신호 모듈러스 값과 제2 베이스밴드 신호 모듈러스 값을 상기 제1 밴드 신호 및 제2 밴드 신호가 결합된 신호로 곱하여, 제6 신호 및 제7 신호를 획득하고, 상기 제6 신호 및 상기 제7 신호를 상기 변조 회로에 출력하도록 구성된, 송신기.
제1항 또는 제2항에 있어서,
상기 송신기가 상기 모듈로 회로 다음에 배치된 가산기를 더 포함하고,
상기 가산기는, 상기 모듈로 회로 내의 2개의 모듈로 유닛의 출력을 입력으로서 사용하여, 상기 모듈로 회로에 의해 모듈로 처리가 수행된 다음 획득된 상기 제1 베이스밴드 신호 모듈러스 값 및 상기 제2 베이스밴드 신호 모듈러스 값의 합을 획득하도록 구성되고,
상기 신호 분해 회로에서, 상기 메모리에 저장된 룩업 테이블이 1DLUT이고, 상기 메모리에 3개의 상기 1DLUT가 존재하며, 상기 가산기에 의해 출력된 제1 베이스밴드 신호 모듈러스 값과 제2 베이스밴드 신호 모듈러스 값의 합이 각 1DLUT에 입력되고, 상기 2개의 1DLUT가 1개의 곱셈기 각각에 연결되고, 상기 각 곱셈기의 입력이 상기 1DLUT의 출력이고,
상기 신호 분해 회로가, 곱셈기에 연결되지 않은 상기 1DLUT의 출력을 제5 신호로서 사용하고, 상기 제5 신호를 상기 변조 회로에 직접 출력하고, 상기 2개의 DPD 소자에 의해 입력되고 1개의 신호로 결합되는 제1 베이스밴드 신호와 제2 베이스밴드 신호를 수신하고, 상기 2개의 DPD 소자 각각으로부터 결합된 신호 각각에 대해, 상기 곱셈기에 연결된 3개의 1DLUT 중 어느 하나의 출력으로 상기 제1 베이스밴드 신호와 제2 베이스밴드 신호가 결합된 신호를 곱하여 제6 신호 및 제7 신호를 획득하고, 상기 제6 신호 및 제7 신호를 상기 변조 회로에 출력하도록 구성된, 송신기.
제1항 또는 제2항에 있어서,
상기 송신기가 상기 모듈로 회로 다음에 배치된 가산기를 더 포함하고,
상기 가산기가, 상기 모듈로 회로 내의 2개의 모듈로 유닛의 출력을 입력으로서 사용하여, 상기 모듈로 회로에 의해 모듈로 처리가 수행된 다음 획득된 베이스밴드 신호 모듈러스 값들의 합을 획득하도록 구성되고,
상기 신호 분해 회로에서, 상기 메모리에 저장된 룩업 테이블은 1DLUT이고, 상기 메모리에 1개의 상기 1DLUT가 있고, 상기 가산기에 의해 출력된 상기 제1 베이스밴드 신호 모듈러스 값과 상기 제2 베이스밴드 신호 모듈러스 값이 상기 1DLUT에 입력되고,
상기 신호 분해 회로가,
상기 1DLUT의 출력을 제5 신호로서 사용하고, 상기 제5 신호를 상기 변조 회로에 직접 출력하고,
상기 2개의 DPD 소자에 의해 입력되고 1개의 신호로 결합되는 상기 제1 베이스밴드 신호와 상기 제2 베이스밴드 신호를 수신하고, 상기 2개의 DPD 소자 각각으로부터 결합된 신호 각각에 대해, 상기 가산기를 사용하여, 상기 제1 베이스밴드 신호와 제2 베이스밴드 신호가 결합된 신호로 상기 수신된 제1 베이스 밴드 신호 모듈러스 값과 제2 베이스 밴드 신호 모듈러스 값을 곱하여, 제6 신호 및 제7 신호를 획득하고, 상기 제6 신호 및 상기 제7 신호를 상기 변조 회로에 출력하는, 송신기.
제6항 또는 제8항에 있어서,
상기 변조 회로가, 상기 신호 분회 회로 내의 곱셈기에 연결되지 않고 상기 룩업 테이블을 저장하는 메모리의 일단에 직접 연결된 DAC, 상기 신호 분해 회로 내의 2개의 곱셈기의 출력단에 각각 연결된 2개의 DUC 소자, 상기 2개의 DUC 소자에 연결된 가산기, 상기 가산기에 연결된 다른 DAC, 및 상기 다른 가산기에 연결된 AQM 소자를 포함하고, 상기 룩업 테이블은 1DLUT 또는 2DLUT를 포함하고,
상기 변조 회로가, 듀얼-밴드 전력 증폭기에, 상기 신호 분해 회로에 직접 연결된 DAC에 의해 출력된 엔벨로프 신호(envelope signal)를 입력하고, 상기 제6 신호의 주파수를 fc_bandA로 변환하기 위해 상기 2개의 DUC 소자 중 어느 한 DUC 소자를 사용하여 상기 제6 신호에 업컨버전을 수행하고, 상기 제7 신호의 주파수를 fc_bandB로 변환하기 위해 상기 2개의 DUC 소자 중 다른 DUC 소자를 사용하여 상기 제6 신호에 업컨버전을 수행하고, 상기 가산기를 사용하여, 상기 업컨버전 처리가 수행된 제7 신호를 상기 업컨버전 처리가 수행된 제6 신호에 가산하여 제3 가산 신호를 획득하고, 상기 가산기에 연결된 DAC를 사용하여 상기 제3 가산 신호에 디지털투아날로그 컨버전을 수행하고, 상기 AQM 소자를 사용하여, 상기 컨버전으로 획득된 제3 가산 신호를 대응하는 무선 주파수 동작 주파수로 변조하고, 상기 제3 가산 신호를 상기 듀얼-밴드 전력 증폭기에 입력하도록 구성된, 송신기.