KR20180017841A - 후막형 써미스터 - Google Patents

후막형 써미스터 Download PDF

Info

Publication number
KR20180017841A
KR20180017841A KR1020160102282A KR20160102282A KR20180017841A KR 20180017841 A KR20180017841 A KR 20180017841A KR 1020160102282 A KR1020160102282 A KR 1020160102282A KR 20160102282 A KR20160102282 A KR 20160102282A KR 20180017841 A KR20180017841 A KR 20180017841A
Authority
KR
South Korea
Prior art keywords
electrode
thermistor
thick film
width
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020160102282A
Other languages
English (en)
Inventor
이성호
김익섭
배수림
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160102282A priority Critical patent/KR20180017841A/ko
Priority to JP2017046215A priority patent/JP2018026521A/ja
Publication of KR20180017841A publication Critical patent/KR20180017841A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008—Thermistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)

Abstract

본 발명의 일 실시 형태는 기판; 상기 기판의 상부에 배치되는 제1 전극; 상기 제1 전극을 덮도록 배치되는 써미스터 층; 및 상기 써미스터 층의 상부에 배치되는 제2 전극;을 포함하고, 상기 제1 전극의 폭 및 길이를 각각 W1 및 L1이라 하고, 상기 제2 전극의 폭 및 길이를 각각 W2 및 L2라 할 때, L2 > L1 이며, W2 > W1인 후막형 써미스터를 개시한다.

Description

후막형 써미스터{THICK FILM THERMISTRO}
본 발명은 후막형 써미스터에 관한 것이다.
최근 스마트폰을 포함한 모바일 기기 등의 데이터 전송량 증가, 데이터의 고속처리를 위해 CPU의 스위칭 주파수가 증가, 스마트폰 화면의 고해상도화, 대면적화 등으로 인하여 모바일 기기 등에서의 전력사용량이 급증하고 있는 추세이다.
이에 따라 모바일 기기 자체의 발열 또는 배터리의 충·방전 시에 발생하는 발열 등을 감지 및 제어하여 에너지 소비 효율 등을 개선하려는 연구가 진행되고 있다.
모바일 기기 및 배터리의 온도변화는 모바일 기기의 신뢰성 향상 및 배터리의 충·방전 효율 증가를 실시간으로 측정 및 관리되어야 하는 주요한 요소이다.
즉, 점차 모바일 기기에 온도 측정 및 전류 제한 기능을 가지는 써미스터와 같은 소자의 적용이 증가하고 있는 실정이다.
써미스터(Thermistor)는 특정 재료가 온도에 따라 저항값이 바뀌는 성질을 이용해서 만든 비선형 저항 소자를 의미한다.
써미스터는 크게 세 종류로 나눌 수 있는데, 온도가 증가하면 저항값이 감소하는 NTC(Negative Temperature Coefficient) 써미스터와 온도가 증가하면 저항값이 증가하는 PTC (Positive Temperature Coefficient) 써미스터로 나눌 수 있으며, 특정 온도에 있어서 전기저항이 급격히 변화하는 CTR (Critical Temperature Resistor) 써미스터가 있다.
후막형 써미스터의 경우, 전극 및 써미스터 층을 인쇄하여 제품을 제작하게 된다. 이러한 후막형 써미스터는 적층형 써미스터에 비해, 각 페이스트의 리올로지(rheology), 기판의 휨 등의 원인으로 인해 저항값 산포가 떨어진다는 문제가 있다.
특히, 전극 및 써미스터 층을 인쇄할 때, 인쇄의 번짐이나 정렬이 틀어져 저항값 산포가 더 커지는 문제가 있다.
따라서, 후막형 써미스터에서 저항값 산포를 감소시킬 수 있는 신규한 구조가 필요한 실정이다.
일본 공개특허공보 특개2004-335731호
본 발명의 일 목적은 저항값의 산포가 작은 후막형 써미스터를 제공하고자 한다.
상술한 과제를 해결하기 위한 방법으로, 본 발명은 일 예를 통하여 신규한 구조의 후막형 써미스터를 제안하고자 하며, 구체적으로, 기판; 상기 기판의 상부에 배치되는 제1 전극; 상기 제1 전극을 덮도록 배치되는 써미스터 층; 및 상기 써미스터 층의 상부에 배치되는 제2 전극;을 포함하고, 상기 제1 전극의 폭 및 길이를 각각 W1 및 L1이라 하고, 상기 제2 전극의 폭 및 길이를 각각 W2 및 L2라 할 때, L2 > L1 이며, W2 > W1이다.
상술한 과제를 해결하기 위한 방법으로, 본 발명은 다른 예를 통하여 신규한 구조의 후막형 써미스터를 제안하고자 하며, 구체적으로, 기판; 상기 기판의 상부에 배치되는 제1 전극; 상기 제1 전극을 덮도록 배치되는 써미스터 층; 및 상기 써미스터 층의 상부에 배치되는 제2 전극;을 포함하고, 상기 제1 전극의 면적을 A1이라 하고, 상기 제2 전극의 면적을 A2라 할 때, A2 > A1이다.
본 발명의 일 실시예에 따른 후막형 써미스터는 하부에 배치되는 제1 전극에 의해 써미스터 층을 사이에 두고 제1 전극 및 제2 전극이 오버랩되는 면적이 결정되기 때문에 저항값의 산포를 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 후막형 써미스터의 평면도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I'에 따른 단면도를 개략적으로 도시한 것이다.
도 3은 본 발명의 일 실시예에 따른 후막형 써미스터의 단면을 전자 현미경으로 촬영한 것이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 후막형 써미스터의 평면도를 개략적으로 도시한 것이며, 도 2는 도 1의 I-I'에 따른 단면도를 개략적으로 도시한 것이다.
이하, 도 1 및 도 2를 참조하여 본 발명의 일 실시예에 따른 후막형 써미스터의 구조를 설명하도록 한다.
도 1 및 2를 참조하면, 본 발명의 일 실시예에 따른 후막형 써미스터는 기판(10), 제1 전극(11), 제2 전극 및 써미스터 층(15)을 포함한다.
기판(10)은 Al2O3를 이용하여 제조될 수 있으나, 이에 제한되는 것은 아니다.
기판(10)은 평판형의 육면체 형상을 가질 수 있으며, 기판(10)의 모서리에는 에는 제1 및 제2 외부 전극(21, 22)이 각각 배치될 수 있다.
제1 및 제2 외부 전극(21, 22)는 은(Ag) 또는 구리(Cu)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
기판(10)의 상부에는 제1 전극(21)이 배치되다.
제1 전극(11)은 AgPd 또는 Ag를 이용하여 형성될 수 있다. 예를 들어, 제1 전극(11)은 Ag를 이용하여 형성된다.
제1 전극(11)은 AgPd 또는 Ag의 도전성 입자를 페이스트에 분산시켜 도전성 페이스트를 마련한 후에 기판(10)에 도전성 페이스트를 인쇄하여 형성될 수 있다.
제1 전극(11)이 사각형의 형상을 가질 때, 폭은 W1, 길이는 L1이라 할 수 있다.
이때, 제1 전극(11)의 면적은 A1이라 할 수 있다.
다만, 제1 전극(11)의 형상은 사각형에 한정되는 것은 아니며, 다각형 또는 원형일 수 있다.
제1 전극(11)의 형상이 다각형 또는 원형인 경우에도, 제1 전극(11)의 면적은 A1이라 할 수 있다.
또한, 제1 전극(11)은 기판(10)의 측면으로 노출되지 않도록 형성될 수 있다.
이 때, 제1 전극(11)은 제1 연결 전극(11a)을 통해 제1 외부 전극(21)과 전기적으로 연결될 수 있다.
제1 연결 전극(11a)은 제2 전극(11)과 제1 전극(12)이 오버랩되는 면적에 영향을 주지 않도록 폭이 얇게 형성될 수 있다.
제1 전극(11)의 상부에는 써미스터층(15)이 배치된다.
써미스터층(15)은 NTC(Negative Temperature Coefficient) 써미스터 조성물을 이용하여 형성될 수 있다. NTC 써미스터란 온도가 증가하면 저항값이 감소하는 특성을 가진 써미스터를 의미한다.
NTC 써미스터 조성물의 주성분은 NTC 써미스터에 전도도를 부여하는 세라믹 반도체의 역할을 수행할 수 있으며, 도전성을 부여하는 원리는 다음과 같다.
NTC 써미스터는 소성 과정에서 생성된 AB2O4 결정 구조의 스피넬(Spinel) 상 중에서 B-Site(Octahedral)의 양이온 간의 전하 평형상태를 NTC 써미스터용 조성물의 조성으로 조정하여 전자 호핑(hopping) 위치를 생성한다.
즉, NTC 써미스터는 전자 호핑이 발생할 수 있는 위치(site)를 생성하여 주변의 온도로부터 전자 호핑에 필요한 에너지를 얻어 온도 상승에 따른 전자 호핑의 증가로 저항이 감소하는 R-T(저항-온도)의 비선형 특성을 구현한다.
써미스터층(15)은 제1 전극(11)을 덮도록 배치된다.
써미스터층(15)은 제1 전극(11)의 폭과 길이를 모두 감싸도록 배치된다.
따라서, 제1 전극(11)은 기판(10)과 써미스터층(15)에 의해 둘러싸이게 되며, 제1 연결 전극(11a)을 통해 제1 외부 전극(21)과 전기적으로 연결된다.
써미스터층(15)이 제1 전극(11)을 덮도록 배치되기 때문에, 써미스터층(15)에 제2 전극을 형성하는 경우에 제1 전극(11)과 제2 전극(12)이 단락되는 것을 방지하여 후막형 써미스터의 신뢰성을 향상시킬 수 있다.
써미스터층(15)이 사각형의 형상을 가질 때, 폭은 W3, 길이는 L3이라 할 수 있다.
이때, 써미스터층(15)의 면적은 A3이라 할 수 있다.
다만, 써미스터층(15)의 형상은 사각형에 한정되는 것은 아니며, 다각형 또는 원형일 수 있다.
써미스터층(15)의 형상이 다각형 또는 원형인 경우에도, 써미스터층(15)의 면적은 A3이라 할 수 있다.
또한, 써미스터층(15)은 기판(10)의 측면으로 노출되지 않도록 형성될 수 있다.
써미스터층(15)의 폭(W3) 및 길이(L3)는 제1 전극(11)의 폭(W1) 및 길이(L1)보다 크게 설계할 수 있다.
예를 들어, 써미스터층(15)의 폭(W3) 및 길이(L3)는 제1 전극(11)의 폭(W1) 및 길이(L1)보다 0.5 mm 크게 설계할 수 있다.
페이스트를 통해 써미스터층을 형성하는 경우, 일반적으로 형성된 층의 끝부분에서 층 두께가 얇아지거나, 뭉침현상으로 인해 형성된 층의 끝부분에서 층 두께가 두꺼워지는 등의 층 두께가 일정하지 않은 문제가 있다.
하지만, 써미스터층(15)의 폭(W3) 및 길이(L3)는 제1 전극(11)의 폭(W1) 및 길이(L1)보다 크게 형성함으로써, 써미스터층(15)의 끝부분의 두께가 얇아지거나 두꺼워지는 경우에도 제1 및 제2 전극(11, 12)이 오버랩되는 부분의 써미스터층(15)의 두께를 일정하게 할 수 있다는 장점이 있다.
Figure pat00001
ρ는 써미스터층(15)의 비저항을 의미한다.
후막형 써미스터는 써미스터층(15)을 사이에 두고 제1 및 제2 전극(11, 12)이 배치되는데, 저항(R)은 써미스터층(15)의 두께(T)에 비례하고, 제1 및 제2 전극(11, 12)이 오버랩되는 부분의 길이(L) 및 폭(W)의 곱, 즉 면적에 반비례한다.
따라서, 써미스터층(15)의 폭(W3) 및 길이(L3)는 제1 전극(11)의 폭(W1) 및 길이(L1)보다 크게 형성함으로써, 써미스터층(15)의 끝부분의 두께가 얇아지거나 두꺼워지는 경우에도 제1 및 제2 전극(11, 12)이 오버랩되는 부분의 써미스터층(15)의 두께를 일정하게 함으로써 후막형 써미스터의 저항값의 산포를 줄일 수 있다는 장점이 있다.
써미스터층(15)의 상부에는 제2 전극(12)이 배치된다.
제2 전극(12)은 AgPd 또는 Ag를 이용하여 형성될 수 있다. 예를 들어, 제2 전극(12)은 Ag를 이용하여 형성된다.
제2 전극(12)은 AgPd 또는 Ag의 도전성 입자를 페이스트에 분산시켜 도전성 페이스트를 마련한 후에 기판(10)에 도전성 페이스트를 인쇄하여 형성될 수 있다.
제2 전극(12)이 사각형의 형상을 가질 때, 폭은 W2, 길이는 L2이라 할 수 있다.
이때, 제2 전극(12)의 면적은 A2이라 할 수 있다.
다만, 제2 전극(12)의 형상은 사각형에 한정되는 것은 아니며, 다각형 또는 원형일 수 있다.
제2 전극(12)의 형상이 다각형 또는 원형인 경우에도, 제2 전극(12)의 면적은 A2이라 할 수 있다.
또한, 제2 전극(12)은 기판(10)의 측면으로 노출되지 않도록 형성될 수 있다.
이 때, 제2 전극(12)은 제2 연결 전극(12a)을 통해 제2 외부 전극(22)과 전기적으로 연결될 수 있다.
제2 전극(12)의 상면에는 홈부(12b)가 배치될 수 있다.
홈부(12b)는 후막형 써미스터의 특성을 조절하기 위하여 레이저 등을 이용하여 트리밍하는 공정에서 형성될 수 있다.
다만, 본 발명의 일 실시예에 따른 후막형 써미스터는 써미스터층(15)이 제1 전극(11)을 폭 및 길이 방향에서 완전히 덮도록 배치되기 때문에 트리밍시 제1 전극(11)의 위치를 알려줄 표시가 필요하다.
따라서, 본 발명의 일 실시예에 따른 후막형 써미스터는 기판(10)의 상부에 배치되어 제1 전극(11)과 이격되어 제1 전극(11)의 폭 방향의 위치를 지시하는 제1 표시부(14a)와 기판(10)의 상부에 배치되어 제1 전극(11)과 이격되어 제1 전극(11)의 길이 방향의 위치를 지시하는 제2 표시부(14b)를 더 포함할 수 있다.
후막형 써미스터의 성능은 제1 및 제2 전극(11, 12)의 오버랩되는 면적에 의해 결정되는바, 제1 및 제2 표시부(14a, 14b)는 제1 전극(1)의 위치를 정확히 알려주는 역할을 수행한다.
즉, 제1 및 제2 표시부(14a, 14b)는 각각 제1 전극(11)의 폭 및 길이를 가상으로 연장시킨 영역에 위치하게 된다.
따라서, 제1 및 제2 표시부(14a, 14b)를 통해 제1 전극(11)의 위치를 인지한 상태에서 정밀하게 트리밍하는 것이 가능하다.
본 발명의 일 실시예에 따른 후막형 써미스터는 제1 및 제2 전극(11, 12)과 써미스터층(15)을 보호하는 보호층(30)을 더 포함할 수 있다.
보호층(15)은 기판(10)의 상부에 제1 및 제2 전극(11, 12) 및 써미스터층(15)을 봉지하도록 고분자 수지가 배치될 수 있다.
본 발명의 일 실시예에 따른 후막형 써미스터는 제1 전극(11)의 폭 및 길이를 각각 W1 및 L1이라 하고, 제2 전극(12)의 폭 및 길이를 각각 W2 및 L2라 할 때, L2> L1 이며, W2 > W1가 된다. 즉, 제1 전극(11)의 면적을 A1이라 하고, 제2 전극(12)의 면적을 A2라 할 때, A2 > A1이다.
도 3은 본 발명의 일 실시예에 따른 후막형 써미스터의 단면을 전자 현미경으로 촬영한 것이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 후막형 써미스터는 제1 전극(11)의 폭 및 길이를 각각 W1 및 L1이라 하고, 제2 전극(12)의 폭 및 길이를 각각 W2 및 L2라 할 때, L2> L1 이며, W2 > W1가 되거나, 제1 전극(11)의 면적을 A1이라 하고, 제2 전극(12)의 면적을 A2라 할 때, A2 > A1를 만족하기 때문에 제1 및 제2 전극(11, 12)이 오버랩 되는 영역(O)이 제1 전극(11)의 면적에 의해 결정된다.
특히, 도 3의 써미스터층(15)에서 양단부, 즉 오버랩 되는 영역(O)의 양측은 써미스터층(15)의 두께가 일정하지 않고 두꺼워졌다가 다시 얇아지는 것을 알 수 있다.
오버랩 되는 영역(O)에 써미스터층(15)의 두께가 일정하지 않은 부분이 포함되는 경우, 후막형 써미스터의 저항값의 산포를 저하시키는 문제가 있다.
하지만, 본 발명의 일 실시예에 따른 후막형 써미스터는 써미스터층(15)이 제1 전극(11)을 덮도록 배치되고, 제1 전극(11)의 폭 및 길이를 각각 W1 및 L1이라 하고, 제2 전극(12)의 폭 및 길이를 각각 W2 및 L2라 할 때, L2> L1 이며, W2 > W1가 되거나, 제1 전극(11)의 면적을 A1이라 하고, 제2 전극(12)의 면적을 A2라 할 때, A2 > A1를 만족하기 때문에 오버랩 되는 영역(O)에서 써미스터층(15)의 두께가 일정하여 후막형 써미스터의 저항값을 일정하게 할 수 있다는 장점이 있다.
또한, 본 발명의 일 실시예에 따른 후막형 써미스터는 제1 전극(11)의 폭 및 길이를 각각 W1 및 L1이라 하고, 써미스터층(15)의 폭 및 길이를 W3 및 L3라 할 때, L3 > L1이고, W3 > W1 일 수 있다. 즉, 제1 전극(11)의 면적을 A1이라 하고, 써미스터층(15)의 면적을 A3라 할 때, A3 > A1이다.
종래 후막형 써미스터의 경우, 기판에 하부 전극을 인쇄하고, 하부 전극의 상부에 써미스터층을 인쇄한 후, 써미스터층의 상부에 상부 전극을 인쇄하였다.
이러한 인쇄 공정에 있어서, 인쇄의 번짐이나 정렬 불량으로 인하여 하부 전극과 상부 전극이 단락되는 문제가 발생하였다.
하지만, 본 발명의 일 실시예에 따른 후막형 써미스터는 제1 전극(11)의 폭 및 길이를 각각 W1 및 L1이라 하고, 써미스터층(15)의 폭 및 길이를 W3 및 L3라 할 때, L3 > L1이고, W3 > W1 이거나, 제1 전극(11)의 면적을 A1이라 하고, 써미스터층(15)의 면적을 A3라 할 때, A3 > A1이기 때문에 제1 전극(11)과 제2 전극(12)이 단락되는 것을 써미스터층(15)이 막는 역할을 수행하게 된다. 이에 따라, 본 발명의 일 실시예에 따른 후막형 써미스터의 신뢰성이 향상될 수 있다.
또한, 본 발명의 일 실시예에 따른 후막형 써미스터는 제2 전극(12)의 폭 및 길이를 각각 W2 및 L2이라 하고, 써미스터층(15)의 폭 및 길이를 W3 및 L3라 할 때, L3 > L2이고, W3 > W2 일 수 있다. 즉, 제2 전극(12)의 면적을 A2이라 하고, 써미스터층(15)의 면적을 A3라 할 때, A3 > A2이다.
후막형 써미스터의 제조 방법에 있어서, 전극 및 써미스터층을 인쇄하고 소성하는 공정이 포함된다.
이 때, 전극에 포함된 물질이 써미스터층으로 확산되어 후막형 써미스터의 성능을 저하시키는 원인이 된다.
하지만, 본 발명의 일 실시예에 따른 후막형 써미스터는 제2 전극(12)의 폭 및 길이를 각각 W2 및 L2이라 하고, 써미스터층(15)의 폭 및 길이를 W3 및 L3라 할 때, L3 > L2이고, W3 > W2 일 수 이거나, 제2 전극(12)의 면적을 A2이라 하고, 써미스터층(15)의 면적을 A3라 할 때, A3 > A2을 만족하도록 하기 때문에, 제2 전극(12)에서 써미스터층(15)으로 확산되는 것을 최대한 방지할 수 있어, 후막형 써미스터의 성능 저하를 예방할 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10: 기판
11: 제1 전극
12: 제2 전극
15: 써미스터층
21, 22: 외부 전극

Claims (10)

  1. 기판;
    상기 기판의 상부에 배치되는 제1 전극;
    상기 제1 전극을 덮도록 배치되는 써미스터 층; 및
    상기 써미스터 층의 상부에 배치되는 제2 전극;을 포함하고,
    상기 제1 전극의 폭 및 길이를 각각 W1 및 L1이라 하고, 상기 제2 전극의 폭 및 길이를 각각 W2 및 L2라 할 때,
    L2 > L1 이며, W2 > W1인 후막형 써미스터.
  2. 제1항에 있어서,
    상기 써미스터 층의 폭 및 길이를 각각 W3 및 L3이라 할 때,
    L3 > L1이며, W3 > W1인 후막형 써미스터.
  3. 제1항에 있어서,
    상기 써미스터 층의 폭 및 길이를 각각 W3 및 L3이라 할 때,
    L3 > L2이며, W3 > L2인 후막형 써미스터.
  4. 제1항에 있어서,
    상기 제1 및 제2 전극이 상기 써미스터를 사이에 두고 오버랩되는 면적은 상기 제1 전극의 면적에 의해 결정되는 후막형 써미스터.
  5. 제1항에 있어서,
    상기 기판의 상부에 배치되며, 상기 제1 전극과 이격되어 상기 제1 전극의 폭 방향의 위치를 지시하는 제1 표시부; 및
    상기 기판의 상부에 배치되며, 상기 제1 전극과 이격되어 상기 제1 전극의 길이 방향의 위치를 지시하는 제2 표시부;를 더 포함하는 후막형 써미스터.
  6. 기판;
    상기 기판의 상부에 배치되는 제1 전극;
    상기 제1 전극을 덮도록 배치되는 써미스터 층; 및
    상기 써미스터 층의 상부에 배치되는 제2 전극;을 포함하고,
    상기 제1 전극의 면적을 A1이라하고, 상기 제2 전극의 면적을 A2라 할 때,
    A2 > A1인 후막형 써미스터.
  7. 제6항에 있어서,
    상기 써미스터 층의 면적을 A3라 할 때,
    A3 > A1인 후막형 써미스터.
  8. 제6항에 있어서,
    상기 써미스터 층의 면적을 A3라 할 때,
    A3 > A2인 후막형 써미스터.
  9. 제6항에 있어서,
    상기 제1 및 제2 전극이 상기 써미스터를 사이에 두고 오버랩되는 면적은 상기 제1 전극의 면적에 의해 결정되는 후막형 써미스터.
  10. 제6항에 있어서,
    상기 기판의 상부에 배치되며, 상기 제1 전극과 이격되어 상기 제1 전극의 폭 방향의 위치를 지시하는 제1 표시부; 및
    상기 기판의 상부에 배치되며, 상기 제1 전극과 이격되어 상기 제1 전극의 길이 방향의 위치를 지시하는 제2 표시부;를 더 포함하는 후막형 써미스터.
KR1020160102282A 2016-08-11 2016-08-11 후막형 써미스터 Withdrawn KR20180017841A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160102282A KR20180017841A (ko) 2016-08-11 2016-08-11 후막형 써미스터
JP2017046215A JP2018026521A (ja) 2016-08-11 2017-03-10 厚膜型サーミスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160102282A KR20180017841A (ko) 2016-08-11 2016-08-11 후막형 써미스터

Publications (1)

Publication Number Publication Date
KR20180017841A true KR20180017841A (ko) 2018-02-21

Family

ID=61194690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160102282A Withdrawn KR20180017841A (ko) 2016-08-11 2016-08-11 후막형 써미스터

Country Status (2)

Country Link
JP (1) JP2018026521A (ko)
KR (1) KR20180017841A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102203169B1 (ko) * 2019-12-30 2021-01-14 주식회사 태크녹스 저항성 온도센서의 교정장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102203169B1 (ko) * 2019-12-30 2021-01-14 주식회사 태크녹스 저항성 온도센서의 교정장치

Also Published As

Publication number Publication date
JP2018026521A (ja) 2018-02-15

Similar Documents

Publication Publication Date Title
JP7546012B2 (ja) チップ抵抗器
US9754705B2 (en) Resistor, method of manufacturing the same, and board having the same
JP5259289B2 (ja) 一体化されたサーミスタ及び金属素子装置並びに方法
KR102212240B1 (ko) 반도체 장치, 반도체 모듈, 및 반도체 패키지 장치
US9076576B2 (en) Chip thermistor and thermistor assembly board
US11231331B2 (en) Temperature sensing tape
CN110235210A (zh) 具有减小的接通电流的ptc加热器
US6661633B1 (en) Protective element
WO2019236683A1 (en) High frequency and high power thin-film component
KR20180017841A (ko) 후막형 써미스터
CN107545968B (zh) 电阻元件及电阻元件安装基板
US6806519B2 (en) Surface mountable device
KR101973420B1 (ko) 다단자 전자부품, 그 제조방법 및 다단자 전자부품의 실장 기판
JPH0345522B2 (ko)
CN106463219A (zh) 电子器件和其制造方法
KR20160087173A (ko) 서미스터 및 그 제조방법
JP2011119172A (ja) 過電圧保護部品
CN113906527A (zh) 器件和器件的应用
CN101533696A (zh) 过电压保护装置
JP5915567B2 (ja) チップ型正特性サーミスタ素子
JP6150593B2 (ja) チップ抵抗器
KR102486920B1 (ko) 오픈모드 보호소자의 제조 방법
KR102314494B1 (ko) 오픈모드 보호소자, 이의 제조방법 및 이를 구비한 전자장치
KR200267664Y1 (ko) 내장형 기능적 요소를 포함한 인쇄회로기판
WO2019230428A1 (ja) 電子部品およびその製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160811

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination