KR20180015740A - 저-노이즈 오실레이터 진폭 조절기 - Google Patents

저-노이즈 오실레이터 진폭 조절기 Download PDF

Info

Publication number
KR20180015740A
KR20180015740A KR1020187000415A KR20187000415A KR20180015740A KR 20180015740 A KR20180015740 A KR 20180015740A KR 1020187000415 A KR1020187000415 A KR 1020187000415A KR 20187000415 A KR20187000415 A KR 20187000415A KR 20180015740 A KR20180015740 A KR 20180015740A
Authority
KR
South Korea
Prior art keywords
amplitude
oscillator
control
feedback path
detected
Prior art date
Application number
KR1020187000415A
Other languages
English (en)
Other versions
KR102039476B1 (ko
Inventor
크리스티안 엘가아르드
라르스 순드스트룀
Original Assignee
텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) filed Critical 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘)
Publication of KR20180015740A publication Critical patent/KR20180015740A/ko
Application granted granted Critical
Publication of KR102039476B1 publication Critical patent/KR102039476B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1275—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator having further means for varying a parameter in dependence on the frequency
    • H03B5/1278—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator having further means for varying a parameter in dependence on the frequency the parameter being an amplitude of a signal, e.g. maintaining a constant output amplitude over the frequency range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/03—Varying beside the frequency also another parameter of the oscillator in dependence on the frequency
    • H03B2201/031—Varying beside the frequency also another parameter of the oscillator in dependence on the frequency the parameter being the amplitude of a signal, e.g. maintaining a constant output amplitude over the frequency range

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

주파수 생성 솔루션은 낮은 전력 소모와 낮은 노이즈로 고주파 신호들을 생성하도록 2개의 피드백 경로들을 사용하여 오실레이터 진폭을 제어한다. 제1 피드백 경로는 오실레이터 출력에서 검출된 진폭에 응답하여 오실레이터 진폭의 연속 제어를 제공한다. 제2 피드백 경로는 검출된 오실레이터 진폭에 응답하여 오실레이터의 진폭 조절 파라미터(들)의 이산 제어를 제공한다. 제2 피드백 경로가 진폭 조절 파라미터(들)의 조정을 가능하게 하기 때문에, 제2 피드백 경로는, 제1 피드백 경로 내의 증폭기가 감소된 이득에서, 또한 이에 따라 오실레이터의 성능을 저해하지 않으면서 감소된 전력 및 감소된 노이즈에서 동작할 수 있게 한다.

Description

저-노이즈 오실레이터 진폭 조절기
본 명세서에 제시된 솔루션(solution)은 일반적으로 주파수 생성에 관한 것으로서, 보다 구체적으로 고주파 생성 회로들의 위상 노이즈 및 전력 소모를 감소시키는 것에 관한 것이다.
오실레이터(oscillator)들은 예를 들어, 원거리 통신 신호들을 위한 혼합 주파수들, 기준(reference) 클록들 등을 제공하기 위해 다양한 전자 디바이스들에 널리 사용된다. 네거티브 저항 기반 오실레이터는 와이어리스 통신 디바이스들에 사용되는 것과 같이 고주파 신호들의 생성에 통상적으로 사용되는 일 유형의 오실레이터 아키텍처를 나타낸다. 네거티브 저항 기반 오실레이터들의 예들은 크리스탈 오실레이터(crystal oscillator)들, 표면 탄성파(SAW: Surface Acoustic Wave)-기반 오실레이터들 등을 포함하지만 이에 한정되지 않는다. 네거티브 저항 기반 오실레이터들은 네거티브 저항 회로에 동작 상으로 접속된 공진 회로를 갖는 오실레이터 코어(core)를 포함한다. 공진 회로는 원하는 공진 주파수에서 발진하고, 네거티브 저항 회로는 공진 회로의 저항 손실들을 상쇄시킨다. 사실상, 네거티브 저항 회로는 공진 회로의 자연 감쇠를 제거하고, 이에 따라 오실레이터 코어가 원하는 공진 주파수에서 연속적으로 발진할 수 있게 한다.
이러한 오실레이터들을 포함하는 전자 디바이스들의 성공적인 동작은 정확하고 신뢰할 수 있는 진폭 제어를 요구한다. 특히, 임의의 하나의 오실레이터에 대한 상이한 PVT(프로세스, 전압 및 온도: Process, Voltage, and Temperature) 조건들 뿐만 아니라 예를 들어 상이한 공진 회로들의 상이한 Q-값들이 넓은 진폭 변동들을 야기할 수 있다는 사실 때문에 진폭 제어가 필요하다. 예를 들어, 고(high)-Q 공진 회로를 갖는 오실레이터는 저(low)-Q 공진 회로를 갖는 오실레이터보다 더 높은 진폭 오실레이션을 가질 것이다. 또한, 선형 모드에서 실행되는 오실레이터는, 오실레이터 진폭이 제로(zero)로 급속하게 떨어지는 것을 방지하거나 또는 오실레이터의 비선형 효과들, 예를 들어, 전압 클리핑(voltage clipping)에 의해 제한되는 레벨로 올라가는 것을 방지하기 위해 진폭의 연속적인 조절을 요구한다. 이러한 전압 클리핑은 오실레이터 성능을 크게 저하시키고, 기생 발진의 위험을 증가시키고, (회로 토폴로지(topology)에 따라) 전류 소모를 증가시키며, 일반적으로 오실레이터의 행동을 더 예측할 수 없게 만든다. 정확하고 신뢰할 수 있는 진폭 제어는 다양한 Q-값들 및 PVT 조건들에 걸쳐서 진폭 변동을 균등하게 할 뿐만 아니라, 우수한 노이즈 성능을 보장하고, 낮은 전류 소모를 제공하고, 기생 발진을 방지하고, 액티브(active) 및 패시브(passive) 컴포넌트들에 대한 손상을 방지할 수 있다.
네거티브 피드백 루프는 오실레이터 출력의 진폭을 제어하는 한 가지 방법을 제공하고, 여기에서 네거티브 피드백 루프는 오실레이터 출력의 진폭을 감지한 다음 오실레이터 코어의 동작 포인트(point)를 제어하여 진폭을 조정한다. 예를 들어, 오실레이터 코어의 액티브 트랜지스터 디바이스들을 통해 전류를 제어하는 것은 오실레이터 코어의 트랜스컨덕턴스(transconductance) gm을 제어하여 네거티브 저항을 제어함으로써 오실레이터 진폭을 제어한다. 그러나, 이러한 네거티브 피드백 루프는, 특히 네거티브 피드백 루프가 고 이득(high gain)을 가질 때, 오실레이터 코어에 노이즈를 가져 올 수 있다. 또한 오실레이터 코어의 비선형 특성은 입력 노이즈를 진폭 변조(AM: Amplitude Modulation) 및 위상 변조(PM: Phase Modulation) 노이즈 둘 다로 변환할 것이다. 네거티브 피드백 루프의 루프 이득을 증가시키면 AM 노이즈가 감소하겠지만, 이러한 증가된 루프 이득은 전력 소모를 증가시킬 뿐만 아니라 PM 노이즈를 감소시키지 못하게 된다. 네거티브 피드백 루프의 대역폭을 감소시키는 것 또한 노이즈를 감소시키겠지만, 이러한 대역폭 감소는 오실레이터의 기동 시간을 증가시킬 것이며, 오실레이터 입력 신호를 필터링하는데 필요한 임의의 필터의 크기(소모된 칩 면적)를 바람직하지 않게 증가시킬 수도 있다. 따라서, 이러한 대역폭 감소 또한 바람직하지 않다.
상술한 바와 같이, 네거티브 저항 기반 오실레이터는 고주파 애플리케이션에 특히 유용하며, mmW(밀리미터 파: millimeter wave) 통신에 특히 중요할 수 있다. 또한 특히, 예를 들어, 크리스탈 또는 SAW 공진기에 기초한 기준 오실레이터에 있어서, 오늘날의 10대 MHz부터 100대 MHz까지 그리고 GHz 범위에 근접하는 주파수까지도 가능한, 보다 높은 주파수의 사용이 예상된다. 이러한 고주파들의 생성은 일반적으로 보다 높은 전력 소모의 결과를 가져 온다. 또한, 이러한 고주파들의 생성은, 공진기들의 증가된 공차(tolerance)들, 증가된 노이즈, 증가된 컴포넌트 크기들, 더 긴 기동 시간들, 및/또는 회로 및 관련된 패키지의 기생 요소들로부터의 더 큰 충격들로 인한 설계 난제들을 제시한다. 따라서, 보다 높은 전력 소모, 보다 높은 노이즈, 및/또는 보다 긴 기동 시간들을 초래하지 않는 개선된 고주파 생성 회로들에 대한 필요가 존재한다.
본 명세서에 제시된 솔루션은 두 개의 피드백 경로들을 사용하여 오실레이터 진폭을 제어함으로써 낮은 전력 소모와 낮은 노이즈로 고주파 신호를 생성한다. 제1 피드백 경로는 오실레이터 출력에서 검출된 진폭에 응답하여 오실레이터 진폭의 연속 제어를 제공한다. 제2 피드백 경로는 검출된 오실레이터 진폭에 응답하여 오실레이터의 진폭 조절 파라미터(들)의 이산(discrete) 제어를 제공한다. 제2 피드백 경로는 진폭 조절 파라미터(들)의 조정을 가능하게 하기 때문에, 제2 피드백 경로는, 오실레이터의 성능을 저해하지 않으면서, 제1 피드백 경로의 증폭기가 감소된 이득에서, 또한 이에 따라 또한 감소된 전력 소모 및 감소된 노이즈에서 동작할 수 있게 한다.
일 예시적 실시예는, 오실레이터, 검출기, 제1 피드백 경로, 및 제2 피드백 경로를 포함하는 주파수 생성 회로를 포함한다. 오실레이터는 오실레이터 출력, 제1 제어 입력, 및 제2 제어 입력을 포함한다. 검출기는 오실레이터 출력의 진폭을 검출하도록 구성된다. 제1 피드백 경로는 검출기를 제1 제어 입력에 동작 상으로 접속시키고, 제1 제어 입력에 인가된 제1 제어 신호를 연속적으로 제어함으로써, 검출된 진폭에 응답하여 오실레이터 출력의 진폭의 시간-연속(time-continuous) 제어를 제공하도록 구성된다. 제2 피드백 경로는 검출기를 제2 제어 입력에 동작 상으로 접속시키고, 제2 제어 입력에 인가된 제2 제어 신호의 시간-이산(time-discrete) 제어를 제공함으로써, 검출된 진폭에 응답하여 오실레이터의 하나 이상의 진폭 조절 파라미터의 시간-이산 제어를 제공하도록 구성된다.
다른 예시적 실시예는, 오실레이터 출력, 제1 제어 입력, 및 제2 제어 입력을 포함하는 오실레이터를 제어하는 방법을 포함한다. 이 방법은, 오실레이터 출력의 진폭을 검출하는 단계, 및 제1 제어 입력에 인가된 제1 제어 신호를 연속적으로 제어함으로써, 검출된 진폭에 응답하여 오실레이터 출력의 진폭의 시간-연속 제어를 제공하는 단계를 포함한다. 이 방법은, 제2 제어 입력에 인가된 제2 제어 신호의 시간 이산 제어를 제공함으로써, 검출된 진폭에 응답하여 오실레이터의 하나 이상의 진폭 조절 파라미터의 시간-이산 제어를 제공하는 단계를 더 포함한다.
또 다른 예시적인 실시예는, 주파수 생성 회로의 오실레이터를 제어하기 위한 비일시적(non-transitory) 컴퓨터 판독 가능 매체에 저장된 컴퓨터 프로그램 제품(computer program product)을 포함한다. 오실레이터는 오실레이터 출력, 제1 제어 입력, 및 제2 제어 입력을 포함한다. 컴퓨터 프로그램 제품은 소프트웨어 명령들을 포함하고, 이 소프트웨어 명령들은, 주파수 생성 회로에서 동작할 때, 주파수 생성 회로로 하여금 오실레이터 출력의 진폭을 검출하게 하고, 제1 제어 입력에 인가된 제1 제어 신호를 연속적으로 제어함으로써, 검출된 진폭에 응답하여 오실레이터 출력의 진폭의 시간-연속 제어를 제공하게 한다. 소프트웨어 명령들은 또한, 주파수 생성 회로에서 동작할 때, 주파수 생성 회로로 하여금 제2 제어 입력에 인가된 제2 제어 신호의 시간-이산 제어를 제공함으로써, 검출된 진폭에 응답하여 오실레이터의 하나 이상의 진폭 조절 파라미터의 시간-이산 제어를 제공하게 한다.
도 1은 일 예시적 실시예에 따른 주파수 생성 회로의 블록도를 도시한다.
도 2는 일 예시적 실시예에 따른 진폭 제어 방법을 도시한다.
도 3은 일 예시적 실시예에 따른 도 1의 주파수 생성 회로의 제1 피드백 경로의 블록도를 도시한다.
도 4는 일 예시적 실시예에 따른 도 1의 주파수 생성 회로의 제2 피드백 경로의 블록도를 도시한다.
도 5는 일 예시적 실시예에 따른 다른 진폭 제어 방법을 도시한다.
도 6은 고 이득을 갖는 제1 피드백 경로만으로 달성 가능한 시뮬레이션 결과들을 도시한다.
도 7은 저 이득(low gain)을 갖는 제1 피드백 경로만으로 달성 가능한 시뮬레이션 결과들을 도시한다.
도 8은 본 명세서에서 제시된 솔루션으로 달성 가능한 예시적 시뮬레이션 결과들을 도시한다.
도 9는 제1 피드백 경로가 상이한 이득들을 가질 때의 예시적 시뮬레이션 결과들을 도시한다.
도 10은 본 명세서에서 제시된 솔루션으로 달성 가능한 노이즈 개선의 예시적 시뮬레이션 결과들을 도시한다.
도 1은 일 예시적 실시예에 따른 주파수 생성 회로(100)의 블록도를 도시한다. 단순화를 위해, 도 1은 본 명세서에 제시된 설명을 용이하게 하는데 필요한 주파수 생성 회로(100)의 요소들만을 도시한다. 주파수 생성 회로(100)는 도 1에 도시되지 않은 부가적인 컴포넌트들 및/또는 신호 접속들을 포함할 수 있음을 통상의 기술자는 이해할 것이다.
주파수 생성 회로(100)는 오실레이터 출력의 진폭을 제어하는 제어 회로(115)에 접속된 오실레이터(110)를 포함한다. 오실레이터(110)는 제1 제어 입력(CTRL1), 제2 제어 입력(CTRL2) 및 출력(OUT)을 포함한다. 오실레이터(110)는 크리스탈 오실레이터, 또는 네거티브 저항 회로(114)에 동작 상으로 접속된 공진 회로(112)를 포함하는 임의의 다른 네거티브 저항 기반 오실레이터를 포함할 수 있다. 일 예시적 실시예에서, 공진 회로(112)는 크리스탈을 포함할 수 있고, 네거티브 저항 회로(114)는 증폭기(도시되지 않음)를 포함할 수 있다. 각각의 제1 및 제2 제어 입력에 인가된 제1 및 제2 제어 신호들, S1 및 S2는 오실레이터(110)의 출력에서 신호 S0의 진폭을 제어한다. 특히, 제1 제어 신호 S1는 S0의 진폭의 시간 연속 제어를 제공하는 한편, 제2 제어 신호 S2는 후술되는 바와 같이 오실레이터(110)의 하나 이상의 진폭 조절 파라미터의 시간 이산 제어를 제공한다. 예시적 진폭 조절 파라미터는, 오실레이터 바이어스(bias) 전류, 액티브 오실레이터 gm 셀들의 수, 오실레이터 gm 셀들 중 하나 이상의 오실레이터 gm 셀의 바이어스 포인트, 및/또는 오실레이터(110)의 코어와 병렬로 접속된 가변 저항을 포함하지만, 이것으로 한정되는 것은 아니다. 제2 제어 신호 S2가 오실레이터(110)의 구성을 제어하기 때문에, S2는, 그렇지 않으면 제1 제어 신호에 의해 제공되는 시간 연속 진폭 제어가 되어야 한다는 요구의 완화를 가능하게 한다.
제어 회로(115)는 도 2의 예시적 방법(200)에 따라 오실레이터 출력 신호 S0에 응답하여 제1 및 제2 제어 신호 S1, S2를 생성한다. 보다 구체적으로, 제어 회로(115)는 검출기(120), 제1 피드백 경로(130), 및 제2 피드백 경로(140)를 포함한다. 제1 피드백 경로(130)와 제2 피드백 경로(140)의 입력들과 오실레이터 출력 사이에 접속된 검출기(120)는 오실레이터 출력 신호 S0의 진폭 A를 검출한다(블록 210). 제1 피드백 경로(130)는, 검출된 진폭 A에 응답하여 제1 제어 신호 S1를 연속적으로 제어함으로써 오실레이터 출력 신호 S0의 진폭의 시간 연속 제어를 제공한다(블록 220). 제2 피드백 경로(140)는, 검출된 진폭 A에 응답하여 제2 제어 신호 S2를 이산 시간으로 제어함으로써 오실레이터(110)의 하나 이상의 진폭 조절 파라미터의 시간 이산 제어를 제공한다(블록 230). 예를 들어, 제2 제어 신호는 네거티브 저항 회로(114)의 동작을 제어하는 파라미터(들)의 시간 이산 제어를 제공할 수 있다. 오실레이터(110)의 진폭 조절 파라미터(들)를 제어함으로써, 제2 피드백 경로(140)는, 제1 피드백 경로(130)가 더 낮은 이득에서 동작하게 하고, 따라서 더 낮은 전력 소모 및 더 낮은 노이즈로 동작하게 한다.
도 3은 일 예시적 실시예에 따른 제1 피드백 경로(130)의 블록도를 도시한다. 이 실시예에서, 제1 피드백 경로(130)는 증폭기(132) 및 필터(134)를 포함한다. 기준 진폭 Aref뿐만 아니라 검출된 진폭 A가 증폭기(132)에 입력된다. 증폭기(132)는, 검출된 진폭 A와 기준 진폭 Aref 간의 차이로 형성된 진폭 오차 Aerr를 증폭하고, 필터(134)는, 증폭된 신호를 저역 통과 필터링하여 제1 제어 신호 S1를 생성함으로써 오실레이터(110)로의 노이즈 입력을 감소시키는 것을 돕는다. 제1 제어 신호 S1는 네거티브 저항 회로(114)의 이득을 제어함으로써 오실레이터 코어의 이득을 제어한다. 이렇게 함으로써, 제1 제어 신호 S1는 오실레이터 출력 신호 S0의 진폭을 제어한다.
증폭기(132)는 제1 피드백 경로(130)의 이득을 확립한다. 다양한 환경 조건들, 오실레이터 특성들, 및/또는 오실레이터(110)의 에이지(age)가, 오실레이터 출력 신호 S0의 진폭을 충분히 제어하도록 하는 제1 제어 신호 S1의 능력에 영향을 줄 수 있으므로, 종래의 시스템들은, 일부의 극한 조건들이 매우 드물긴 하지만, 다양한 조건들을 고려하도록 증폭기(132)의 이득을 설정하는 경향이 있다. 예를 들어, 온도가 높으면, 보통의 동작 온도들에서 동일한 입력 제어 신호로 얻어지는 이득에 비하여 오실레이터 코어의 이득이 감소될 수 있다. 종래의 솔루션들은, 증폭기(132)의 이득이, 오실레이터 코어가 오실레이터 출력 S0의 진폭을 바람직한 레벨 아래로 떨어뜨리지 않고 극한의 온도 조건을 처리할 수 있을 만큼, 충분히 높다는 것을 확인함으로써 이 문제를 해결한다. 하지만, 이러한 고 이득 조건들은, 증폭기(132)로 하여금 다른 경우의 많은 동작 조건들에서 필요로 하는 것보다 많은 전력을 소모하게 하고 오실레이터 코어에 더 많은 노이즈를 들어 가게 한다.
본 명세서에 제시된 솔루션은 오실레이터(110)의 진폭 조절 파라미터(들)를 제어하기 위해 제2 피드백 경로(140)를 제어 회로(115)에 포함시키고, 이는 제1 피드백 경로(130)가 더 낮은 이득에 대해 설계되고 구성될 수 있게 한다. 제1 피드백 경로(130)에서의 이러한 이득 감소는, 주파수 생성 회로(100)가 낮은 전력에서 동작할 수 있게 하고, 오실레이터(110)에 입력되는 노이즈 레벨을 감소시킬 것이다. 이를 위해, 제2 피드백 경로(140)는 오실레이터 출력 신호 S0의 검출된 진폭 A에 응답하여 하나 이상의 진폭 조절 파라미터를 제어한다. 예를 들어, 검출된 진폭 A가 너무 낮게 떨어져서, 제1 제어 신호가 오실레이터 진폭을 충분히 증폭시킬 수 없다는 것을 나타내면, 제2 피드백 경로(140)는, 예를 들어 바이어스 전류를 증가시키고, 액티브 오실레이터 gm 셀들의 수를 증가시키고, 및/또는 액티브 gm 셀들 중 하나 이상의 액티브 gm 셀의 바이어스 포인트를 증가시킴으로써, 진폭 조절 파라미터들을 조정할 수 있다. 대안적으로 또는 추가적으로, 제2 피드백 경로(140)는, 예를 들어, 오실레이터(110)의 차동 출력 양단에 접속된 가변 저항(116)을 사용하여, 오실레이터 코어와 병렬로 접속된 가변 저항의 저항을 증가시킴으로써 진폭 조절 파라미터를 조정할 수 있다. 다른 예에서, 검출된 진폭 A가 너무 높게 올라가서, 오실레이터 출력 신호 S0의 진폭이 너무 높다는 것을 나타내면, 제2 피드백 경로(140)는, 바이어스 전류를 감소시키고, 액티브 오실레이터 gm 셀들의 수를 감소시키고, 액티브 gm 셀들 중 하나 이상의 액티브 gm 셀의 바이어스 포인트를 감소시키고, 및/또는 오실레이터(110)의 코어와 병렬로 접속된 가변 저항(116)의 저항을 감소시킬 수 있다. 어느 경우에나, 제2 피드백 경로(140)는, 검출된 진폭 A에 의해 지시되는 것에 따른 현재 동작 조건들에 대해 진폭 조절 파라미터(들)를 조정하여, 제1 피드백 경로(130)가 고 이득을 갖도록 요구하지 않으면서 오실레이터(110)가 출력에서 원하는 진폭을 유지할 수 있게 한다.
증폭기(132)의 이득이 대부분의 동작 조건들을 처리하도록 설계되기 때문에, 제2 피드백 경로(140)에 의해 제공되는 제어는 시간 이산 방식으로 구현될 수 있다. 예를 들어, 제2 피드백 경로(140)는 도 4에 도시된 바와 같이 제어 회로(142)를 포함할 수 있다. 제어 회로(142)는, 검출된 진폭 A가 하나 이상의 미리 결정된 조건, 예를 들어 임계 조건들을 충족시킬 때, 진폭 조절 파라미터(들)를 제어함으로써 시간 이산 방식으로 오실레이터의 진폭 조절 파라미터(들)를 제어할 수 있다. 예를 들어, 제어 회로(142)는, 검출된 진폭 A가 상한 임계값(upper threshold) TU을 초과하거나 하한 임계값(lower threshold) TL보다 낮은 경우에만, 진폭 조절 파라미터(들)를 제어하도록 제2 제어 신호 S2를 제어할 수 있다. 또한, 제어 회로(142)는, 특정 동작 조건들 하에서만 및/또는 이벤트 트리거(event trigger)에 응답하여 진폭 조절 파라미터(들)를 제어하도록 제2 제어 신호 S2를 제어할 수 있다. 예를 들어, 제어 회로(142)는, 오실레이터(110)가 파워 온(power on)될 때 및/또는 오실레이터(110)가 어떤 통신 이벤트 트리거에 응답하여 작용할 때, 진폭 조절 파라미터(들)가 변경되도록 제2 제어 신호 S2를 제어할 수 있다. 그러나, 예를 들어, 액티브 통신들 동안 진폭 조절 파라미터들을 변경하는 것이 오실레이터(110)의 위상 및/또는 주파수를 방해할 수 있기 때문에, 제어 회로(142)는 제2 제어 신호 S2를 제어하여, 이러한 방해를 방지하도록 진폭 조정 파라미터(들)가 그 기간 동안 변하는 것을 방지할 수 있다. 따라서, 제어 회로(142)는 오실레이터의 진폭 조절 파라미터(들)의 부가적인 시간 이산 제어를 제공하기 위해, 임계 조건들 이외에, 전력 온/오프 이벤트들 및/또는 통신 이벤트 트리거들을 사용할 수 있다.
도 5의 예시적 방법(250)은 기동시 오실레이터(110)를 제어하기 위한 보다 상세한 접근법을 제공한다. 이 예시적 방법(250)에서, 오실레이터(110)는 파워 온되고(블록 202), 프로세스는 오실레이터(110)가 안정화될 때까지 대기한다(블록 204). 오실레이터(110)가 안정화되면(블록 204), 검출기(120)는 오실레이터 출력 신호 S0의 진폭 A를 검출한다(블록 210). 검출된 진폭 A가 상위 임계값 TU을 초과하거나(블록 232) 하위 임계값 TL보다 작은 경우(블록 234), 제2 피드백 경로(140)의 제어 회로(142)는 오실레이터(110)가 현재 구성으로 원하는 진폭을 유지할 수 없다고 결정한다. 따라서, 이에 응답하여, 제어 회로(142)는 오실레이터(110)의 하나 이상의 진폭 조절 파라미터를 바꾼다(블록 236). 블록 210, 232 및 234는 오실레이터(110)가 다시 안정화되면 반복될 수 있다(블록 204). 이 반복은 무한할 수도 있고, 미리 결정된 최대 반복 횟수 후에 종료될 수도 있다.
도 6-10은 본 명세서에 제시된 솔루션의 장점을 보여주기 위한 시뮬레이션 결과를 도시한다. 도 6 및 7은 먼저 제어 회로(115)가 제2 피드백 경로(140)를 포함하지 않을 때 달성 가능한 오실레이션 진폭을 도시한다. 이 경우, 오실레이터(110)의 진폭 조절 파라미터들은 고정되고, 제1 피드백 경로(130)는 진폭 제어만을 제공한다. 도 6은 제1 피드백 경로(130)의 증폭기(132)가 상대적으로 높은 루프 이득, 예를 들어, 10보다 큰 고 이득으로 동작하도록 구성된 경우의 결과를 제공하는데 비해, 도 7은 증폭기(132)가 상대적으로 낮은 루프 이득, 예를 들어, 5 미만의 낮은 이득으로 동작하는 결과를 제공한다. 도 6에 도시된 바와 같이, 높은 루프 이득 구현은 매우 낮은 진폭 변동, 예를 들어, 풀 스윙(full swing)의 50-55%를 제공한다. 그러나, 이러한 낮은 진폭 변동을 달성하는데 필요한 고 이득은 높은 전력 소모 및 높은 노이즈 레벨의 결과를 가져온다. 낮은 루프 이득 구현은 낮은 전력 소모 및 노이즈 레벨들을 가능하게 하지만, 도 7에 도시된 바와 같이, 이 낮은 루프 이득 구현은 비교적 높은 진폭 변동, 예를 들어, 풀 스윙의 48-68%를 갖는다.
도 8은, 제2 피드백 경로(140)가 제어 회로(115)에 포함되어 오실레이터(110)의 진폭 조절 파라미터(들)의 시간-이산 조정을 가능하게 할 때의 결과들을 도시한다. 이 시뮬레이션에서, 제1 피드백 경로(130)는 저 이득을 가지며, 제2 피드백 경로(140)는, 도 8의 3개의 곡선으로 도시된 바와 같이, 2개의 여분의 진폭 조절 파라미터들, 예를 들어, 바이어스 테일 전류(bias tail current) 및/또는 오실레이터 코어의 gm 셀들의 수를 제어하는데 사용된다. 도 8에 도시된 바와 같이, 본 명세서에 제시된 솔루션은, 제1 피드백 경로(130)가 낮은 루프 이득을 가졌을 때 이전에는 달성할 수 없었던 낮은 진폭 변동(52-60%)의 결과를 얻는다. 따라서, 본 명세서에 제시된 솔루션은, 통상적으로 낮은 루프 이득 구현들과 관련된 낮은 노이즈 및 전력 소모 이점들을 제공하는 동시에 통상적으로 높은 루프 이득 구현들과 관련된 진폭 제어 이점들을 제공한다.
도 9는 진폭 제어와 노이즈/전력 감소 간의 바람직한 트레이드-오프(trade-off)를 달성하기 위해 증폭기(132)의 이득이 어떻게 선택될 수 있는지를 나타내는 시뮬레이션 결과들을 도시한다. 도 9의 결과들은, 예를 들어, "고 루프 이득", "제2 피드백 경로를 포함하는 저 루프 이득" 등과 같이, 각 포인트에서 정성적으로 특정되는 6개의 시나리오들에 대한 오실레이터 진폭 성능을 나타낸다. 처음 4개의 시나리오들은, 제2 피드백 경로(140)가 포함되지 않을 때의 고/저 루프 이득 및 고/저 Q 시나리오들에 대한 진폭 성능을 도시한다. 마지막 2개의 시나리오들은 제2 피드백 경로(140)가 포함될 때의 저 루프 이득 및 고/저 Q 시나리오들에 대한 진폭 성능을 도시한다.
도 10은 도 9에서와 동일한 6개의 시나리오들에 대한 노이즈 성능을 보여 주는 시뮬레이션 결과들을 도시하며, 이에 따라 본 명세서에 제시된 솔루션에 의해 제공되는 노이즈 개선을 보여 준다. 특히, 위쪽의 2개의 플롯(plot)들은, 진폭 조절 파라미터들이 고정되고 제1 피드백 경로(130)의 루프 이득이 높을 때의 주파수 생성 회로(100)의 동작을 도시한다. 아래의 플롯은, 제1 피드백 경로(130)의 루프 이득이 낮을 때 제2 피드백 경로(140)가 오실레이터 코어의 gm 셀들 및 바이어스 전류를 수정하도록 사용될 때의 결과들을 도시한다. 따라서, 본 명세서에 제시된 솔루션은, 고 이득 네거티브 피드백과 관련된 진폭 제어 이점들 및 저 이득 네거티브 피드백과 관련된 전력 및 노이즈 이점들을 갖는 주파수 생성 회로를 제공한다.
물론, 본 발명은, 본 발명의 본질적인 특성들을 벗어나지 않으면서 본 명세서에서 구체적으로 설명된 것 이외의 다른 방법으로 수행될 수 있다. 본 실시예들은 모든 면에서 예시적인 것으로서 제한적이지 않은 것으로 고려되어야 하고, 첨부된 청구범위의 의미 및 등가 범위 내의 모든 변경들이 본 발명에 포함되는 것으로 의도된다.

Claims (24)

  1. 주파수 생성 회로(100)로서,
    오실레이터 출력(OUT), 제1 제어 입력(CTRL1), 및 제2 제어 입력(CTRL2)을 포함하는 오실레이터(110);
    상기 오실레이터 출력의 진폭을 검출하도록 구성된 검출기(120);
    상기 검출기를 상기 제1 제어 입력(CTRL1)에 동작 상으로 접속시키는 제1 피드백 경로(130) - 상기 제1 피드백 경로는 상기 제1 제어 입력에 인가된 제1 제어 신호(S1)를 연속적으로 제어함으로써, 상기 검출된 진폭에 응답하여, 상기 오실레이터 출력의 상기 진폭의 시간 연속(time-continuous) 제어를 제공하도록 구성됨 -; 및
    상기 검출기를 상기 제2 제어 입력(CTRL2)에 동작 상으로 접속시키는 제2 피드백 경로(140) - 상기 제2 피드백 경로는 상기 제2 제어 입력에 인가된 제2 제어 신호(S2)의 시간-이산(time-discrete) 제어를 제공함으로써, 상기 검출된 진폭에 응답하여, 상기 오실레이터의 하나 이상의 진폭 조절 파라미터의 시간-이산 제어를 제공하도록 구성됨 -
    를 포함하는 주파수 생성 회로.
  2. 제1항에 있어서,
    상기 제1 피드백 경로(130)는, 상기 검출된 진폭에 응답하여 상기 오실레이터(110)의 이득을 연속적으로 제어함으로써 상기 오실레이터 출력(S0)의 상기 오실레이터 진폭을 연속적으로 제어하도록 구성되는 주파수 생성 회로.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 피드백 경로(140)는 검출기 출력과 상기 제2 제어 입력(CTRL2) 간에 동작 상으로 접속된 제어 회로(142)를 포함하고, 상기 제어 회로(142)는, 상기 검출기 출력(A)이 하나 이상의 미리 결정된 조건을 충족시킬 때 상기 하나 이상의 진폭 조절 파라미터를 제어함으로써, 상기 하나 이상의 진폭 조절 파라미터의 상기 시간-이산 제어를 제공하도록 구성되는 주파수 생성 회로.
  4. 제3항에 있어서,
    상기 제어 회로(142)는 상기 검출된 진폭과 상한 임계값(upper threshold)을 비교하도록 구성된 제1 비교 회로를 포함하고, 상기 제어 회로는, 상기 검출된 진폭이 상기 상한 임계값을 초과할 때 상기 하나 이상의 진폭 조절 파라미터를 제어함으로써, 상기 하나 이상의 진폭 조절 파라미터의 상기 시간-이산 제어를 제공하도록 구성되는 주파수 생성 회로.
  5. 제3항 또는 제4항에 있어서,
    상기 제어 회로(142)는 상기 검출된 진폭과 하한 임계값(lower threshold)을 비교하도록 구성된 제2 비교 회로를 포함하고, 상기 제어 회로는, 상기 검출된 진폭이 상기 하한 임계값보다 작을 때 상기 하나 이상의 진폭 조절 파라미터를 제어함으로써, 상기 하나 이상의 진폭 조절 파라미터의 상기 시간-이산 제어를 제공하도록 구성되는 주파수 생성 회로.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서,
    상기 하나 이상의 진폭 조절 파라미터는 오실레이터 바이어스(bias) 전류, 오실레이터 gm 셀들의 수, 상기 오실레이터 gm 셀들 중 하나 이상의 오실레이터 gm 셀의 바이어스 포인트, 및 상기 오실레이터의 코어와 병렬로 접속된 가변 저항 중 적어도 하나를 포함하는 주파수 생성 회로.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제2 피드백 경로는, 이벤트 트리거(event trigger)에 응답하여 상기 하나 이상의 진폭 조절 파라미터를 제어함으로써 상기 하나 이상의 진폭 조절 파라미터의 시간-이산 제어를 더 제공하는 주파수 생성 회로.
  8. 제7항에 있어서,
    상기 이벤트 트리거는, 상기 오실레이터의 파워 온(powering on)을 나타내는 전력 이벤트 트리거와 곧 있을(upcoming) 무선 통신을 나타내는 통신 이벤트 트리거 중 적어도 하나를 포함하는 주파수 생성 회로.
  9. 제8항에 있어서,
    상기 통신 이벤트는, 곧 있을 랜덤 액세스 채널 송신 이벤트, 곧 있을 무선 송신 이벤트, 또는 곧 있을 무선 수신 이벤트를 포함하는 주파수 생성 회로.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 제2 피드백 경로(140)는, 상기 오실레이터(110)가 와이어리스(wireless) 통신들을 위해 사용되고 있을 때 또는 상기 오실레이터가 하나 이상의 외부 디바이스와 주파수 동기화를 확립했을 때, 상기 하나 이상의 진폭 조절 파라미터에 대한 변경들을 방지하는 주파수 생성 회로.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 오실레이터의 현재 구성을 저장하도록 구성된 메모리를 더 포함하고, 상기 현재 구성은 상기 하나 이상의 진폭 조절 파라미터의 현재 상태를 식별하는 주파수 생성 회로.
  12. 오실레이터 출력(OUT), 제1 제어 입력(CTRL1), 및 제2 제어 입력(CTRL2)을 포함하는 오실레이터(110)를 제어하는 방법으로서, 상기 방법은,
    상기 오실레이터 출력(S0)의 진폭(A)을 검출하는 단계(210);
    상기 제1 제어 입력(CTRL1)에 인가된 제1 제어 신호(S1)를 연속적으로 제어함으로써(220), 상기 검출된 진폭에 응답하여, 상기 오실레이터 출력의 상기 진폭의 시간-연속 제어를 제공하는 단계; 및
    상기 제2 제어 입력(CTRL2)에 인가된 제2 제어 신호(S2)의 시간-이산 제어를 제공함으로써(230), 상기 검출된 진폭에 응답하여, 상기 오실레이터의 하나 이상의 진폭 조절 파라미터의 시간-이산 제어를 제공하는 단계
    를 포함하는 방법.
  13. 제12항에 있어서,
    상기 오실레이터 출력 신호의 상기 오실레이터 진폭을 연속적으로 제어하는 단계는, 상기 검출된 진폭(A)에 응답하여 상기 오실레이터(110)의 이득을 연속적으로 제어하는 단계를 포함하는 방법.
  14. 제12항 또는 제13항에 있어서,
    상기 하나 이상의 진폭 조절 파라미터의 상기 시간-이산 제어를 제공하는 단계는, 검출기 출력이 하나 이상의 미리 결정된 조건을 충족시킬 때 상기 하나 이상의 진폭 조절 파라미터를 제어하는 단계를 포함하는 방법.
  15. 제14항에 있어서,
    상기 검출된 진폭(A)과 상한 임계값을 비교하는 단계(232)를 더 포함하고, 상기 하나 이상의 진폭 조절 파라미터의 상기 시간-이산 제어를 제공하는 단계는, 상기 검출된 진폭이 상기 상한 임계값을 초과할 때 상기 하나 이상의 진폭 조절 파라미터를 제어하는 단계(236)를 포함하는 방법.
  16. 제14항 또는 제15항에 있어서,
    상기 검출된 진폭(A)과 하한 임계값을 비교하는 단계(234)를 더 포함하고, 상기 하나 이상의 진폭 조절 파라미터의 상기 시간-이산 제어를 제공하는 단계는, 상기 검출된 진폭이 상기 하한 임계값보다 작을 때 상기 하나 이상의 진폭 조절 파라미터를 제어하는 단계(236)를 포함하는 방법.
  17. 제14항 내지 제16항 중 어느 한 항에 있어서,
    상기 하나 이상의 진폭 조절 파라미터는 오실레이터 바이어스 전류, 오실레이터 gm 셀들의 수, 상기 오실레이터 gm 셀들 중 하나 이상의 오실레이터 gm 셀의 바이어스 포인트, 및 상기 오실레이터의 코어와 병렬로 접속된 가변 저항(116) 중 적어도 하나를 포함하는 방법.
  18. 제12항 내지 제17항 중 어느 한 항에 있어서,
    이벤트 트리거에 응답하여 상기 하나 이상의 진폭 조절 파라미터를 제어함으로써 상기 하나 이상의 진폭 조절 파라미터의 상기 시간-이산 제어를 제공하는 단계를 더 포함하는 방법.
  19. 제18항에 있어서,
    상기 이벤트 트리거는, 상기 오실레이터의 파워 온을 나타내는 전력 이벤트 트리거와 곧 있을 무선 통신을 나타내는 통신 이벤트 중 적어도 하나를 포함하는 방법.
  20. 제19항에 있어서,
    상기 통신 이벤트는, 곧 있을 랜덤 액세스 채널 송신 이벤트, 곧 있을 무선 송신 이벤트, 또는 곧 있을 무선 수신 이벤트를 포함하는 방법.
  21. 제12항 내지 제20항 중 어느 한 항에 있어서,
    상기 오실레이터가 와이어리스 통신들을 위해 사용되고 있을 때 또는 상기 오실레이터가 하나 이상의 외부 디바이스와 주파수 동기화를 확립했을 때, 상기 하나 이상의 진폭 조절 파라미터에 대한 변경들을 방지하도록, 상기 제2 제어 입력(CTRL2)에 인가된 상기 제2 제어 신호(S2)를 제어하는 단계를 더 포함하는 방법.
  22. 제12항 내지 제21항 중 어느 한 항에 있어서,
    메모리에 상기 오실레이터의 현재 구성을 저장하는 단계를 더 포함하고, 상기 현재 구성은 상기 하나 이상의 진폭 조절 파라미터의 현재 상태를 식별하는 방법.
  23. 주파수 생성 회로(100)의 오실레이터(110)를 제어하기 위한 비-일시적(non-transitory) 컴퓨터 판독 가능 매체에 저장된 컴퓨터 프로그램 제품(computer program product)으로서,
    상기 오실레이터는, 오실레이터 출력(OUT), 제1 제어 입력(CTRL1), 및 제2 제어 입력(CTRL2)을 포함하고, 상기 컴퓨터 프로그램 제품은 소프트웨어 명령들을 포함하고, 상기 소프트웨어 명령들은, 상기 주파수 생성 회로에서 실행될 때, 상기 주파수 생성 회로로 하여금:
    상기 오실레이터 출력의 진폭(A)을 검출하게 하고(210),
    제1 제어 입력에 인가된 제1 제어 신호(S1)를 연속적으로 제어(220)함으로써, 상기 검출된 진폭에 응답하여, 상기 오실레이터 출력의 상기 진폭의 시간-연속 제어를 제공하게 하고,
    제2 제어 입력에 인가된 제2 제어 신호(S2)의 시간-이산 제어(230)를 제공함으로써, 상기 검출된 진폭에 응답하여, 상기 오실레이터의 하나 이상의 진폭 조절 파라미터의 시간-이산 제어를 제공하게 하는 컴퓨터 프로그램 제품.
  24. 제1항 내지 제11항 중 어느 한 항의 상기 주파수 생성 회로(100)를 포함하는 와이어리스 통신 디바이스.
KR1020187000415A 2015-06-05 2016-05-13 저-노이즈 오실레이터 진폭 조절기 KR102039476B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/731,487 US9473151B1 (en) 2015-06-05 2015-06-05 Low-noise oscillator amplitude regulator
US14/731,487 2015-06-05
PCT/EP2016/060873 WO2016192962A1 (en) 2015-06-05 2016-05-13 Low-noise oscillator amplitude regulator

Publications (2)

Publication Number Publication Date
KR20180015740A true KR20180015740A (ko) 2018-02-13
KR102039476B1 KR102039476B1 (ko) 2019-11-01

Family

ID=55969162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187000415A KR102039476B1 (ko) 2015-06-05 2016-05-13 저-노이즈 오실레이터 진폭 조절기

Country Status (14)

Country Link
US (6) US9473151B1 (ko)
EP (1) EP3304742B1 (ko)
JP (3) JP2018516513A (ko)
KR (1) KR102039476B1 (ko)
CN (1) CN107683568A (ko)
AU (1) AU2016270243B2 (ko)
BR (1) BR112017026221B1 (ko)
HK (1) HK1250847A1 (ko)
MX (2) MX2017015531A (ko)
MY (1) MY182978A (ko)
PH (1) PH12017502151A1 (ko)
RU (1) RU2693927C1 (ko)
WO (1) WO2016192962A1 (ko)
ZA (1) ZA201708036B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113219826B (zh) * 2021-04-09 2022-03-15 杭州电子科技大学 基于事件触发机制的非线性振荡器的自适应跟踪控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902933B1 (en) * 2006-03-29 2011-03-08 Cypress Semiconductor Corporation Oscillator circuit
US20140035684A1 (en) * 2012-07-31 2014-02-06 Research & Business Foundation Sungkyunkwan University Control circuit and apparatus for digitally controlled oscillator

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3374445A (en) * 1966-04-28 1968-03-19 Bell Telephone Labor Inc Low distortion oscillator using dual feedback paths and symmetrical clipping
FR2371827A1 (fr) 1976-11-23 1978-06-16 Cit Alcatel Regulateur a action continue
DE19511402C1 (de) * 1995-03-28 1996-11-28 Siemens Ag Monolithisch integrierte spannungsgesteuerte Oszillatorschaltung
US6064277A (en) * 1998-02-27 2000-05-16 Analog Devices, Inc. Automatic biasing scheme for reducing oscillator phase noise
US7324561B1 (en) 2003-06-13 2008-01-29 Silicon Clocks Inc. Systems and methods for generating an output oscillation signal with low jitter
US7098753B1 (en) 2003-06-13 2006-08-29 Silicon Clocks, Inc. Oscillator with variable reference
US7038552B2 (en) 2003-10-07 2006-05-02 Analog Devices, Inc. Voltage controlled oscillator having improved phase noise
US7026883B2 (en) * 2004-03-12 2006-04-11 Intel Corporation Feedback loop for LC VCO
US7123113B1 (en) * 2004-06-11 2006-10-17 Cypress Semiconductor Corp. Regulated, symmetrical crystal oscillator circuit and method
US7859355B2 (en) 2005-03-24 2010-12-28 Cypress Semiconductor Corporation Regulated capacitive loading and gain control of a crystal oscillator during startup and steady state operation
US7292114B2 (en) 2005-08-01 2007-11-06 Marvell World Trade Ltd. Low-noise high-stability crystal oscillator
US7289003B2 (en) * 2005-08-03 2007-10-30 Seiko Epson Corporation Method and apparatus for amplitude control using dynamic biasing in a voltage controlled oscillator
US7332979B2 (en) * 2005-10-28 2008-02-19 Freescale Semiconductor, Inc. Low noise reference oscillator with fast start-up
JP2008053784A (ja) * 2006-08-22 2008-03-06 Toshiba Corp 電圧制御発振器、電圧制御発振器用のバイアス装置、電圧制御発振器のバイアス調整プログラム
US7548128B2 (en) * 2006-12-19 2009-06-16 Nxp B.V. Systems and methods with reduced reference spurs using a crystal oscillator for broadband communications
FI20075292A0 (fi) * 2007-04-26 2007-04-26 Nokia Corp Oskillaattorisignaalin stabilisointi
JP4450029B2 (ja) * 2007-07-24 2010-04-14 セイコーエプソン株式会社 発振駆動回路、発振駆動装置、物理量測定回路、物理量測定装置および電子機器
US7863989B2 (en) * 2008-03-10 2011-01-04 Spectra Linear, Inc. Replica-bias automatic gain control
JP4929306B2 (ja) * 2009-03-17 2012-05-09 株式会社東芝 バイアス生成回路及び電圧制御発振器
JP2011023797A (ja) 2009-07-13 2011-02-03 Sanyo Electric Co Ltd 位相同期回路
US8952762B2 (en) * 2009-11-20 2015-02-10 Maxlinear, Inc. Clock-out amplitude calibration scheme to ensure sine-wave clock-out signal
US8134417B2 (en) * 2010-06-10 2012-03-13 Advanced Micro Devices, Inc. Automatic amplitude control for voltage controlled oscillator
EP2482459A1 (en) 2011-01-28 2012-08-01 Nxp B.V. Oscillator amplitude control
JP6111085B2 (ja) * 2013-02-13 2017-04-05 セイコーＮｐｃ株式会社 発振用集積回路
US9231520B2 (en) * 2013-03-21 2016-01-05 Infineon Technologies Ag Wien-bridge oscillator and circuit arrangement for regulating a detuning
CN103501177B (zh) * 2013-09-24 2016-08-17 华为技术有限公司 自动幅度控制电路
CN103619115A (zh) * 2013-11-27 2014-03-05 苏州贝克微电子有限公司 一种荧光灯激励电路
EP2884658A1 (en) * 2013-12-16 2015-06-17 Telefonaktiebolaget L M Ericsson (publ) Oscillator circuit
US9369085B1 (en) * 2015-08-26 2016-06-14 Nxp B.V. Oscillator with favorable startup
CN107017864B (zh) * 2016-01-28 2019-11-05 深圳市汇顶科技股份有限公司 触发器及振荡系统
CN112272399A (zh) 2017-01-13 2021-01-26 日本电气株式会社 无线通信系统、接入点、终端和通信方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902933B1 (en) * 2006-03-29 2011-03-08 Cypress Semiconductor Corporation Oscillator circuit
US20140035684A1 (en) * 2012-07-31 2014-02-06 Research & Business Foundation Sungkyunkwan University Control circuit and apparatus for digitally controlled oscillator

Also Published As

Publication number Publication date
JP2018516513A (ja) 2018-06-21
US20190149155A1 (en) 2019-05-16
AU2016270243A1 (en) 2017-12-21
PH12017502151A1 (en) 2018-05-28
US11152945B2 (en) 2021-10-19
CN107683568A (zh) 2018-02-09
JP2020099059A (ja) 2020-06-25
MX2017015531A (es) 2018-02-21
KR102039476B1 (ko) 2019-11-01
US20230134987A1 (en) 2023-05-04
BR112017026221B1 (pt) 2023-02-07
MX2020001308A (es) 2021-01-22
RU2693927C1 (ru) 2019-07-05
BR112017026221A2 (ko) 2018-08-21
WO2016192962A1 (en) 2016-12-08
MY182978A (en) 2021-02-05
JP7402258B2 (ja) 2023-12-20
US10673441B2 (en) 2020-06-02
US20180241402A1 (en) 2018-08-23
US11942952B2 (en) 2024-03-26
US11552641B2 (en) 2023-01-10
US10218361B2 (en) 2019-02-26
HK1250847A1 (zh) 2019-01-11
JP2022084626A (ja) 2022-06-07
US20200259494A1 (en) 2020-08-13
US9473151B1 (en) 2016-10-18
JP7032459B2 (ja) 2022-03-08
ZA201708036B (en) 2020-01-29
EP3304742B1 (en) 2023-03-15
AU2016270243B2 (en) 2019-06-13
EP3304742A1 (en) 2018-04-11
US20220069826A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
US6278338B1 (en) Crystal oscillator with peak detector amplitude control
TWI628912B (zh) 縮減晶體振盪器電路之啟動週期之持續時間
US10965249B2 (en) Crystal oscillator circuit and method for starting up a crystal oscillator
EP1608060A1 (en) CMOS LC-tank oscillator
US11942952B2 (en) Low-noise oscillator amplitude regulator
KR20180117824A (ko) 무선 통신 장치 및 방법
EP2903161B1 (en) Reliable crystal oscillator start-up
US6864756B2 (en) Automatic gain control circuit for controlling start-up time of oscillator and method thereof
JP2000004156A (ja) Ｖｃｏ特性自動可変ｐｌｌ回路
EP3591839B1 (en) Amplitude calibrated oscillator device
JP2008103808A (ja) 水晶発振器
CN105409114A (zh) 具有在非常宽调谐范围中的线性增益的vco
JP5572166B2 (ja) フィルタ装置及びその制御方法
JP2006101334A (ja) 無線機
JP2001136029A (ja) 温度補償型発振器
Torabian Esfahani et al. High Performance Reference Crystal Oscillator for 5G mmW Communications
JP2010028335A (ja) コルピッツ型発振回路
JP2012043105A (ja) 定電圧回路及びそれを用いた水晶発振回路
EP1380103A2 (en) Regulation for saturated systems

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant