KR20180013226A - Organic light emitting display and fabricating method thereof - Google Patents

Organic light emitting display and fabricating method thereof Download PDF

Info

Publication number
KR20180013226A
KR20180013226A KR1020160096624A KR20160096624A KR20180013226A KR 20180013226 A KR20180013226 A KR 20180013226A KR 1020160096624 A KR1020160096624 A KR 1020160096624A KR 20160096624 A KR20160096624 A KR 20160096624A KR 20180013226 A KR20180013226 A KR 20180013226A
Authority
KR
South Korea
Prior art keywords
layer
auxiliary
electrode
disposed
pattern
Prior art date
Application number
KR1020160096624A
Other languages
Korean (ko)
Other versions
KR101878187B1 (en
Inventor
백정선
김정오
이승주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160096624A priority Critical patent/KR101878187B1/en
Publication of KR20180013226A publication Critical patent/KR20180013226A/en
Application granted granted Critical
Publication of KR101878187B1 publication Critical patent/KR101878187B1/en

Links

Images

Classifications

    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3258—
    • H01L27/3262—
    • H01L27/3272—
    • H01L51/5228—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer
    • H01L2251/105—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

The present invention relates to an organic light emitting display device and a manufacturing method thereof. According to the present invention, the organic light emitting display device comprises: a protrusion pattern having a side surface which protrudes more than a side surface of a planarization layer exposed by an auxiliary contact hole and is arranged inside the auxiliary contact hole; and a cathode electrode formed by the protrusion pattern, while not forming an organic light emitting layer in a lower part of the protrusion pattern. Accordingly, the organic light emitting display device of the present invention can electrically connect the cathode electrode and an auxiliary electrode without an additional partition structure, thereby simplifying a structure and a manufacturing process.

Description

유기 발광 표시 장치 및 그 제조 방법{ORGANIC LIGHT EMITTING DISPLAY AND FABRICATING METHOD THEREOF}TECHNICAL FIELD [0001] The present invention relates to an organic light emitting display device and an organic light emitting display device,

본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 특히 구조 및 제조 공정을 단순화할 수 있는 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting display and a method of manufacturing the same, and more particularly, to an organic light emitting display and a method of manufacturing the same.

다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이러한 표시 장치로는 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode; OLED) 표시 장치 등이 대표적이다.The image display device that realizes various information on the screen is a core technology of the information communication age and it is becoming thinner, lighter, more portable and higher performance. Examples of such display devices include a liquid crystal display (LCD) device, an organic light emitting diode (OLED) display device, and the like.

이러한, 표시장치를 제조하기 위해서는 포토 마스크를 이용한 마스크 공정이 다수번 수행된다. 각 마스크 공정은 세정, 노광, 현상 및 식각 등의 부속 공정들을 수반한다. 이에 따라, 한 번의 마스크 공정이 추가될 때마다, 유기 발광 표시장치를 제조하기 위한 제조 시간 및 제조 비용이 상승하고, 불량 발생률이 증가하여 제조 수율이 낮아지는 문제점이 있다. 따라서, 생산비를 절감하고, 생산수율 및 생산효율을 개선하기 위해서 구조 및 제조 공정을 단순화할 수 있는 방안이 요구되고 있다.In order to manufacture such a display device, a mask process using a photomask is performed many times. Each mask process involves associated processes such as cleaning, exposure, development, and etching. Accordingly, every time one mask process is added, there is a problem that the manufacturing time and manufacturing cost for manufacturing the organic light emitting display device are increased, the defect incidence is increased, and the manufacturing yield is lowered. Accordingly, there is a need for a method of simplifying the structure and manufacturing process in order to reduce the production cost, improve the production yield and production efficiency.

본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 구조 및 제조 공정을 단순화할 수 있는 유기 발광 표시 장치 및 그 제조 방법을 제공하는 것을 기술적 과제로 한다.It is an object of the present invention to provide an organic light emitting display device and a method of manufacturing the same that can simplify a structure and a manufacturing process.

상기 목적을 달성하기 위하여, 본 발명에 따른 유기 발광 표시 장치 및 그 제조 방법은 보조 컨택홀에 의해 노출된 상기 평탄화층의 측면보다 돌출되어 보조 컨택홀 내부에 배치되는 측면을 가지는 돌출 패턴을 구비하며, 그 돌출 패턴에 의해, 그 돌출 패턴 하부에 유기 발광층이 형성되지 않고 캐소드 전극이 형성된다.In order to achieve the above object, an organic light emitting diode display and a method of manufacturing the same according to the present invention include a protruding pattern having a side surface protruding from a side surface of the planarization layer exposed by an auxiliary contact hole and disposed in an auxiliary contact hole, , The protruding pattern forms the cathode electrode without forming the organic light emitting layer below the protruding pattern.

본 발명의 실시예들에 따르면, 별도의 격벽 구조물 없이 캐소드 전극 및 보조 전극이 전기적으로 접속될 수 있어 구조 및 제조 공정을 단순화할 수 있다.써 별도의 접착 공정이 불필요해져 공정이 단순화되며 비용을 저감할 수 있다.According to the embodiments of the present invention, the cathode electrode and the auxiliary electrode can be electrically connected without a separate barrier structure to simplify the structure and manufacturing process, thereby eliminating the need for a separate bonding process, simplifying the process, Can be reduced.

도 1은 본 발명의 제1 실시 예에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 2는 도 1에 도시된 유기 발광 표시 장치를 나타내는 단면도이다.
도 3은 본 발명의 제2 실시 예에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 4a 및 도 4b는 도 3에 도시된 보조 중간 패턴의 다른 실시 예들을 나타내는 단면도들이다.
도 5a 내지 도 5h는 도 3에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 6a 내지 도 6d는 도 5g에 도시된 애노드 전극 및 돌출 패턴의 의 제조 방법을 구체적으로 설명하기 위한 단면도들이다.1 is a plan view showing an organic light emitting diode display according to a first embodiment of the present invention.
2 is a cross-sectional view illustrating the organic light emitting display shown in FIG.
3 is a cross-sectional view illustrating an OLED display according to a second embodiment of the present invention.
4A and 4B are cross-sectional views showing other embodiments of the auxiliary intermediate pattern shown in FIG.
5A to 5H are cross-sectional views illustrating a method of manufacturing the organic light emitting display shown in FIG.
6A to 6D are cross-sectional views for explaining a method of manufacturing the anode electrode and the protrusion pattern shown in FIG. 5G.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명에 따른 유기 발광 표시 장치를 나타내는 평면도이며, 도 2는 도 1에 도시된 유기 발광 표시 장치를 나타내는 단면도이다.FIG. 1 is a plan view showing an organic light emitting display according to the present invention, and FIG. 2 is a cross-sectional view illustrating the organic light emitting display shown in FIG.

도 1 및 도 2에 도시된 유기 발광 표시 장치는 매트릭스 형태로 배치된 다수의 서브 화소들을 이용하여 영상을 구현한다. 이러한 각 서브 화소는 회로 영역(CA)에 배치되는 화소 구동 회로와, 화소 구동 회로와 접속되는 발광 소자(130)를 구비한다.The organic light emitting display shown in FIGS. 1 and 2 implements an image using a plurality of sub-pixels arranged in a matrix form. Each of these sub-pixels includes a pixel driving circuit arranged in the circuit area CA and a light emitting element 130 connected to the pixel driving circuit.

화소 구동 회로는 스위칭 트랜지스터(T1), 구동 트랜지스터(T2) 및 스토리지 커패시터(Cst)를 구비한다.The pixel driving circuit includes a switching transistor T1, a driving transistor T2, and a storage capacitor Cst.

스위칭 트랜지스터(T1)는 스캔 라인(SL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 스토리지 캐패시터(Cst) 및 구동 트랜지스터(T2)의 게이트 전극으로 공급한다.The switching transistor T1 is turned on when a scan pulse is supplied to the scan line SL to supply a data signal supplied to the data line DL to the gate electrode of the storage capacitor Cst and the drive transistor T2.

구동 트랜지스터(T2)는 그 구동 트랜지스터(T2)의 게이트 전극에 공급되는 데이터 신호에 응답하여 고전위 전원(VDD)을 공급하는 고전위 전원 라인(161)으로부터 발광 소자(130)로 공급되는 전류(I)을 제어함으로써 발광 소자(130)의 발광량을 조절하게 된다. 그리고, 스위칭 트랜지스터(T1)가 턴-오프되더라도 스토리지 캐패시터(Cst)에 충전된 전압에 의해 구동 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 발광 소자(130)가 발광을 유지하게 한다.The driving transistor T2 is turned on in response to the data signal supplied to the gate electrode of the driving transistor T2 from the current supplied from the high potential power supply line 161 that supplies the high potential power supply VDD to the light emitting element 130 I of the light emitting device 130 is controlled. Even if the switching transistor Tl is turned off, the driving transistor T2 supplies a constant current I until the data signal of the next frame is supplied by the voltage charged in the storage capacitor Cst, 130) maintains light emission.

이를 위해, 구동 트랜지스터(T2)는 도 2에 도시된 바와 같이 게이트 전극(106), 소스 전극(108), 드레인 전극(110) 및 액티브층(114)을 구비한다,To this end, the driving transistor T2 includes a gate electrode 106, a source electrode 108, a drain electrode 110 and an active layer 114 as shown in Fig. 2,

게이트 전극(106)은 그 게이트 전극(106)과 동일 패턴의 게이트 절연 패턴(112) 상에 형성된다. 이 게이트 전극(106)은 게이트 절연 패턴(112)을 사이에 두고, 액티브층(114)의 채널 영역(114C)과 중첩된다. 이러한 게이트 전극(106)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.The gate electrode 106 is formed on the gate insulating pattern 112 in the same pattern as that of the gate electrode 106 thereof. This gate electrode 106 overlaps the channel region 114C of the active layer 114 with the gate insulating pattern 112 therebetween. The gate electrode 106 may be formed of one of Mo, Al, Cr, Au, Ti, Ni, Ne, But may be a single layer or a multilayer of these alloys, but is not limited thereto.

소스 전극(108)은 층간 절연막(116)을 관통하는 소스 컨택홀(124S)을 통해 액티브층의 소스 영역(114S)과 접속된다. 드레인 전극(110)은 층간 절연막(116)을 관통하는 드레인 컨택홀(124D)을 통해 액티브층의 드레인 영역(114D)과 접속된다. 또한, 드레인 전극(110)은 보호막(118) 및 평탄화층(126)을 관통하도록 형성된 화소 컨택홀(120)을 통해 노출되어 애노드 전극(132)과 접속된다.The source electrode 108 is connected to the source region 114S of the active layer through the source contact hole 124S penetrating the interlayer insulating film 116. [ The drain electrode 110 is connected to the drain region 114D of the active layer through the drain contact hole 124D penetrating the interlayer insulating film 116. [ The drain electrode 110 is exposed through the pixel contact hole 120 formed to pass through the passivation layer 118 and the planarization layer 126 and is connected to the anode electrode 132.

이러한 소스 전극(108) 및 드레인 전극(110)은 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있지만, 이에 한정되지 않는다.The source electrode 108 and the drain electrode 110 may be formed of a metal such as Mo, Al, Cr, Au, Ti, Ni, Nd ) And copper (Cu), or an alloy thereof. However, the present invention is not limited thereto.

액티브층(114)은 채널 영역(114C)을 사이에 두고 마주보는 소스 영역(114S) 및 드레인 영역(114D)을 구비한다. 채널 영역(114C)은 게이트 절연 패턴(112)을 사이에 두고 게이트 전극(106)과 중첩된다. 소스 영역(114S)은 소스 컨택홀(124S)을 통해 소스 전극(108)과 접속되며, 드레인 영역(114D)은 드레인 컨택홀(124D)을 통해 드레인 전극(110)과 접속된다. 이 소스 영역(114S) 및 드레인 영역(114D) 각각은 n형 또는 p형 불순물이 주입된 반도체 물질로 형성되며, 채널 영역(114C)은 n형 또는 p형 불순물이 주입되지 않은 반도체 물질로 형성된다.The active layer 114 has a source region 114S and a drain region 114D which face each other with a channel region 114C therebetween. The channel region 114C overlaps the gate electrode 106 with the gate insulating pattern 112 interposed therebetween. The source region 114S is connected to the source electrode 108 through the source contact hole 124S and the drain region 114D is connected to the drain electrode 110 through the drain contact hole 124D. Each of the source region 114S and the drain region 114D is formed of a semiconductor material into which an n-type or p-type impurity is implanted and the channel region 114C is formed of a semiconductor material into which no n-type or p-type impurity is implanted .

액티브층(114)과 기판(101) 사이에는 버퍼막(104)과 차광층(102)이 형성된다. 차광층(102)은 액티브층의 채널 영역(114C)과 중첩되도록 기판(101) 상에 형성된다. 이 차광층(102)은 외부로부터 입사되는 광을 흡수하거나 반사하므로, 채널 영역(114C)으로 입사되는 광을 최소화할 수 있다. 여기서, 차광층(102)은 버퍼막(104)을 관통하는 버퍼 컨택홀(도시하지 않음)을 통해 노출되어 액티브층(114)과 전기적으로 접속될 수도 있다. 이러한 차광층(102)은 Mo, Ti, Al, Cu, Cr, Co, W, Ta, Ni과 같은 불투명 금속으로 형성된다.A buffer film 104 and a light shielding layer 102 are formed between the active layer 114 and the substrate 101. [ The light shielding layer 102 is formed on the substrate 101 so as to overlap the channel region 114C of the active layer. Since the light-shielding layer 102 absorbs or reflects light incident from the outside, the light incident on the channel region 114C can be minimized. Here, the light shielding layer 102 may be exposed through a buffer contact hole (not shown) penetrating the buffer film 104 and electrically connected to the active layer 114. The light-shielding layer 102 is formed of an opaque metal such as Mo, Ti, Al, Cu, Cr, Co, W, Ta, or Ni.

버퍼막(104)은 유리 또는 폴리이미드(PI) 등과 같은 플라스틱 수지로 형성된 기판(101) 상에 산화 실리콘 또는 질화 실리콘으로 단층 또는 복층 구조로 형성된다. 이 버퍼막(104)은 기판(101)에서 발생하는 수분 또는 불순물의 확산을 방지하거나 결정화시 열의 전달 속도를 조절함으로써, 액티브층(114)의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다.The buffer film 104 is formed as a single layer or a multilayer structure of silicon oxide or silicon nitride on a substrate 101 formed of a plastic resin such as glass or polyimide (PI). The buffer layer 104 functions to prevent the diffusion of moisture or impurities generated in the substrate 101 or to control the transfer rate of heat during crystallization so that the crystallization of the active layer 114 can be performed well.

스토리지 커패시터(Cst)는 층간 절연막(116)을 사이에 두고 스토리지 하부 전극(142) 및 스토리지 상부 전극(144)이 중첩됨으로써 형성된다. 이 때, 스토리지 하부 전극(142)은 게이트 전극(106)과 동일층에 동일 재질로 형성되며, 스토리지 상부 전극(144)은 소스 전극(108)과 동일층에 동일 재질로 형성된다.The storage capacitor Cst is formed by overlapping the storage lower electrode 142 and the storage upper electrode 144 with the interlayer insulating film 116 interposed therebetween. In this case, the storage lower electrode 142 is formed of the same material as the gate electrode 106, and the storage upper electrode 144 is formed of the same material as the source electrode 108.

발광 소자(130)는 구동 트랜지스터(T2)의 드레인 전극(110)과 접속된 애노드 전극(132)과, 애노드 전극(132) 상에 형성되는 유기 발광층(134)과, 저전위 전원 라인(162)에 접속되도록 유기 발광층(134) 위에 형성된 캐소드 전극(136)을 구비한다. 여기서, 저전위 전원 라인(162)은 고전위 전원 라인(161)을 통해 공급되는 고전위 전원(VDD)보다 낮은 저전위 전원(VSS)을 공급한다.The light emitting device 130 includes an anode electrode 132 connected to the drain electrode 110 of the driving transistor T2, an organic light emitting layer 134 formed on the anode electrode 132, a low potential power line 162, And a cathode electrode 136 formed on the organic light emitting layer 134 to be connected to the organic light emitting layer 134. Here, the low potential power supply line 162 supplies a low potential power supply VSS which is lower than the high potential power supply VDD supplied through the high potential power supply line 161.

애노드 전극(132)은 뱅크(138)을 관통하도록 형성된 뱅크홀(138a)에 의해 노출되도록 평탄화층(126) 상에 배치된다. 이 애노드 전극(132)은 보호막(118) 및 평탄화층(126)을 관통하는 화소 컨택홀(120)을 통해 드레인 전극(110)과 접촉된다. 이러한 애노드 전극(132)은 전면 발광형 유기 발광 표시 장치에 적용되는 경우, 투명 도전막 및 반사효율이 높은 불투명 도전막을 포함하는 다층 구조로 이루어진다. 투명 도전막으로는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 일함수값이 비교적 큰 재질로 이루어지고, 불투명 도전막으로는 Al, Ag, Cu, Pb, Mo, Ti, APC(Ag;Pb;Cu) 또는 이들의 합금을 포함하는 단층 또는 다층 구조로 이루어진다. 예를 들어, 애노드 전극(132)은 투명 도전막, 불투명 도전막 및 투명 도전막이 순차적으로 적층된 구조로 형성된다. 이러한 불투명 도전막을 포함하는 애노드 전극(132)은 화소 구동 회로와 중첩됨으로써, 화소 구동 회로와 중첩되는 영역까지도 발광영역(EA)으로 이용할 수 있어 개구율을 향상시킬 수 있다.The anode electrode 132 is disposed on the planarization layer 126 to be exposed by the bank hole 138a formed to penetrate the bank 138. [ The anode electrode 132 is in contact with the drain electrode 110 through the protection film 118 and the pixel contact hole 120 passing through the planarization layer 126. The anode electrode 132 may be a multi-layer structure including a transparent conductive layer and an opaque conductive layer having a high reflection efficiency when applied to a top emission type OLED display. The transparent conductive film is made of a material having a relatively large work function value such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO), and the opaque conductive film is made of Al, Ag, Cu, Pb, Mo, Ti, APC (Ag; Pb; Cu), or an alloy thereof. For example, the anode electrode 132 is formed with a structure in which a transparent conductive film, an opaque conductive film, and a transparent conductive film are sequentially laminated. Since the anode electrode 132 including the opaque conductive film overlaps with the pixel driving circuit, even the region overlapping the pixel driving circuit can be used as the light emitting region EA, and the aperture ratio can be improved.

유기 발광층(134)은 애노드 전극(132) 상에 정공 관련층, 발광층, 전자 관련층 순으로 또는 역순으로 적층되어 형성된다. 이러한 유기 발광층(134)은 뱅크(138)을 관통하도록 형성된 뱅크홀(138a)에 의해 마련된 발광 영역(EA)에 배치된다.The organic light-emitting layer 134 is formed on the anode electrode 132 in the order of the hole-related layer, the light-emitting layer, and the electron-related layer in the reverse order. The organic light emitting layer 134 is disposed in the light emitting region EA provided by the bank hole 138a formed so as to pass through the bank 138. [

캐소드 전극(136)은 유기 발광층(134)을 사이에 두고 애노드 전극(132)과 대향하도록 유기 발광층(134) 및 뱅크(138)의 상부면 및 측면 상에 형성된다. 이러한 캐소드 전극(136)은 전면 발광형 유기 발광 표시 장치에 적용되는 경우, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 투명 도전막으로 이루어진다.The cathode electrode 136 is formed on the upper surface and side surfaces of the organic light emitting layer 134 and the bank 138 so as to face the anode electrode 132 with the organic light emitting layer 134 therebetween. The cathode electrode 136 is formed of a transparent conductive film such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) when applied to a top emission type OLED display.

이러한 캐소드 전극(136)은 보조 전극(166)을 통해 저전위 전원(VSS) 라인(162)과 접속된다. 이 보조 전극(166)은 전원 컨택홀(172)을 통해 노출된 저전위 전원 라인(162)과 전기적으로 접속된다. 이 때, 저전위 전원 라인(162)은 캐소드 전극(136)보다 도전성이 좋은 금속으로 형성되므로 투명 도전막인 ITO 또는 IZO로 형성되는 캐소드 전극(136)의 높은 저항 성분을 보상할 수도 있다.This cathode electrode 136 is connected to the low potential power supply (VSS) line 162 through the auxiliary electrode 166. The auxiliary electrode 166 is electrically connected to the low-potential power supply line 162 exposed through the power supply contact hole 172. At this time, since the low-potential power supply line 162 is formed of a metal having higher conductivity than the cathode electrode 136, the high resistance component of the cathode electrode 136 formed of ITO or IZO, which is a transparent conductive film, can be compensated.

한편, 본원 발명에서는 인접한 서브 화소들에 배치되는 유기 발광층들(134), 특히 서로 다른 색을 구현하는 인접한 서브 화소들에 배치되는 유기 발광층들(134)이 별도의 격벽 구조물없이 돌출 패턴(150)을 통해 분리된다.In the present invention, the organic light emitting layers 134 disposed in adjacent sub-pixels, particularly the organic light emitting layers 134 disposed in adjacent sub-pixels that emit different colors, Lt; / RTI >

돌출 패턴(150)은 평탄화층(126) 상에 애노드 전극(132)과 동일 재질로 형성된다. 이러한 돌출 패턴(150)은 평탄화층(126) 상에서 평탄화층(126)보다 선폭이 넓은 역테이퍼형상으로 형성된다. 이 경우, 돌출 패턴(150)의 측면은 보조 컨택홀(170)에 의해 노출된 평탄화층(126) 및 보호막(118) 중 적어도 어느 하나의 측면보다 돌출되어 보조 컨택홀(170)의 내부에 위치하므로, 돌출 패턴(150) 하부에 위치하는 평탄화층(126) 및 보호막(118)은 언더컷(UC)을 포함한다. 이 언더컷(UC)에는 스텝 커버리지가 좋은 캐소드 전극(136)이 형성되는 반면에 스텝 커버리지가 좋지 않은 유기 발광층(134)이 형성되지 못한다.The protruding pattern 150 is formed of the same material as the anode electrode 132 on the planarization layer 126. The protruding pattern 150 is formed on the planarization layer 126 in an inverted tapered shape having a line width wider than the planarization layer 126. In this case, the side surface of the protrusion pattern 150 protrudes from at least one of the side surfaces of the planarization layer 126 and the protection film 118 exposed by the auxiliary contact hole 170, and is positioned inside the auxiliary contact hole 170 The planarization layer 126 and the protective film 118 located under the protrusion pattern 150 include an undercut UC. In this undercut UC, the cathode electrode 136 having a good step coverage is formed, but the organic light emitting layer 134 having a poor step coverage is not formed.

이에 따라, 평탄화층(126) 및 보호막(118)의 언더컷에 의해, 인접한 서브 화소의 유기 발광층(134)들은 분리되고 보조 전극(166)과 캐소드 전극(136)이 서로 연결되기 위한 공간이 확보된다. 이 때, 캐소드 전극(136)은 유기 발광층(134)에 비해 스텝커버리지가 좋아 평탄화층(126) 및 보호막(118)의 언더컷(UC)에도 형성된다. 이에 따라, 캐소드 전극(136)은 언더컷 영역에서 보조 전극(166)과 접촉하게 된다.The organic light emitting layers 134 of the adjacent sub-pixels are separated by the undercut of the planarization layer 126 and the protective film 118 and a space is secured for the auxiliary electrode 166 and the cathode electrode 136 to be connected to each other . At this time, the cathode electrode 136 is formed in the undercut (UC) of the planarization layer 126 and the protective film 118 because the step coverage is better than that of the organic light emitting layer 134. Thus, the cathode electrode 136 comes into contact with the auxiliary electrode 166 in the undercut region.

보조 커버층(168)은 돌출 패턴(150) 및 애노드 전극(132)과 동일 재질로 이들과 동일 평면인 평탄화층(126) 상에 배치된다. 이 보조 커버층(168)은 돌출 패턴(150) 하부에서 보조 컨택홀(170)에 의해 노출된 평탄화층(126)의 일측면과 마주보는 평탄화층(126)의 타측면 및 상부면의 일부를 덮도록 형성된다. 이 때, 보조 컨택홀(170)에 의해 노출된 평탄화층(126) 및 보호막(118) 각각의 측면과 보조 전극(166)의 상부면 사이의 사이각은 예각을 이루므로 평탄화층(126) 및 보호막(118)은 정테이퍼 형상을 가진다. 이러한 정테이퍼 형상의 평탄화층(126) 및 보호막(118)의 측면을 덮도록 형성되는 보조 커버층(168) 역시 정테이퍼 형상을 갖게 된다. 이러한 보조 커버층(168)은 돌출 패턴(150)의 하부에 언더컷(UC) 형성시 돌출 패턴(150)과 비중첩되는 평탄화층(126)을 덮도록 형성된다. 이에 따라, 보조 커버층(136)은 돌출 패턴(150)과 비중첩되는 영역의 평탄화층(126)에 언더컷(UC)이 발생되는 것을 방지할 수 있다.The auxiliary cover layer 168 is disposed on the planarization layer 126 which is the same as the protruding pattern 150 and the anode electrode 132 and is coplanar with them. The auxiliary cover layer 168 is formed on the other surface of the planarization layer 126 facing the one side of the planarization layer 126 exposed by the auxiliary contact hole 170 under the protrusion pattern 150 and a part of the upper surface Respectively. At this time, since the angle between the side of each of the planarization layer 126 and the protective film 118 exposed by the auxiliary contact hole 170 and the upper surface of the auxiliary electrode 166 forms an acute angle, the planarization layer 126 and / The protective film 118 has a constant taper shape. The planarization layer 126 of the constant taper shape and the auxiliary cover layer 168 formed to cover the side surfaces of the protective film 118 also have a constant taper shape. The auxiliary cover layer 168 is formed to cover the planarization layer 126 which is not overlapped with the protrusion pattern 150 when the undercut UC is formed under the protrusion pattern 150. Accordingly, the auxiliary cover layer 136 can prevent the undercut (UC) from being generated in the planarization layer 126 in a region that is not overlapped with the protruding pattern 150.

이와 같이, 본 발명의 제1 실시 예에서는 보조 컨택홀(170)에 의해 노출된 평탄화층(126)의 측면보다 돌출되도록 평탄화층(126) 상에 돌출 패턴(150)을 형성하므로, 그 돌출 패턴(150) 하부에 위치하는 평탄화층(126) 및 보호막(118)은 언더컷(UC)을 포함하게 된다. 이러한 언더컷(UC)에 의해 보조 전극(166) 상에는 별도의 격벽 구조물없이도 유기 발광층(134)이 형성되지 않으므로 보조 전극(166)과 캐소드 전극(136)이 전기적으로 접속된다.As described above, in the first embodiment of the present invention, the protrusion patterns 150 are formed on the planarization layer 126 so as to protrude from the side surfaces of the planarization layer 126 exposed by the auxiliary contact holes 170, The planarization layer 126 and the passivation layer 118 located under the passivation layer 150 may include an undercut (UC). Since the organic light emitting layer 134 is not formed on the auxiliary electrode 166 without a separate barrier structure by the undercut UC, the auxiliary electrode 166 and the cathode electrode 136 are electrically connected to each other.

도 3은 본 발명의 제2 실시 예에 따른 유기 발광 표시 장치를 나타내는 단면도이다.3 is a cross-sectional view illustrating an OLED display according to a second embodiment of the present invention.

도 3에 도시된 유기 발광 표시 장치는 도 2에 도시된 유기 발광 표시 장치와 대비하여 보조 전극(166)과 저전위 전원 라인(162) 사이에 배치되는 보조 중간 패턴(164)을 추가로 구비하는 것을 제외하고는 동일한 구성요소를 구비한다.3 further includes an auxiliary intermediate pattern 164 disposed between the auxiliary electrode 166 and the low-potential power supply line 162 as compared with the organic light emitting display shown in FIG. 2 The same elements are provided.

보조 중간 패턴(164)은 캐소드 전극(136)과 보조 전극(166)이 접속되는 영역과 중첩되도록 형성된다. 이러한 보조 중간 패턴(164)은 도 3 내지 도 4b에 도시된 바와 같이 액티브층(114), 게이트 절연 패턴(112) 및 게이트 전극(106) 중 적어도 어느 하나와 동일 재질로 동일층 상에 배치되는 단층 또는 다층 구조로 이루어진다.The auxiliary intermediate pattern 164 is formed so as to overlap the area where the cathode electrode 136 and the auxiliary electrode 166 are connected. The auxiliary intermediate pattern 164 is disposed on the same layer as the active layer 114, the gate insulating pattern 112, and the gate electrode 106, as shown in FIGS. 3 to 4B Layer structure or a multi-layer structure.

구체적으로, 도 3에 도시된 보조 중간 패턴(164)은 게이트 절연 패턴(112)과 동일 재질로 버퍼층(104) 상에 형성되는 제1 보조 중간 패턴(164a)과, 게이트 전극(106)과 동일 재질로 제1 보조 중간 패턴(164a) 상에 형성되는 제2 보조 중간 패턴(164b)으로 이루어진다.3 includes a first auxiliary intermediate pattern 164a formed on the buffer layer 104 of the same material as the gate insulating pattern 112 and a second auxiliary intermediate pattern 164b formed on the same side as the gate electrode 106 And a second auxiliary intermediate pattern 164b formed on the first auxiliary intermediate pattern 164a as a material.

도 4a에 도시된 보조 중간 패턴(164)은 액티브층(114)과 동일 재질로 버퍼층(104) 상에 형성되는 제1 보조 중간 패턴(164a)과, 게이트 절연 패턴(112)과 동일 재질로 제1 보조 중간 패턴(164a) 상에 형성되는 제2 보조 중간 패턴(164b)과, 게이트 전극(106)과 동일 재질로 제2 보조 중간 패턴(164b) 상에 형성되는 제3 보조 중간 패턴(164c)으로 이루어진다.The auxiliary intermediate pattern 164 shown in FIG. 4A includes a first auxiliary intermediate pattern 164a formed on the buffer layer 104 of the same material as that of the active layer 114 and a second auxiliary intermediate pattern 164b formed of the same material as the gate insulating pattern 112 A second auxiliary intermediate pattern 164b formed on the first auxiliary intermediate pattern 164a and a second auxiliary intermediate pattern 164b formed on the second auxiliary intermediate pattern 164b of the same material as the gate electrode 106, Lt; / RTI >

도 4b에 도시된 보조 중간 패턴(164)은 액티브층(114)과 동일 재질로 버퍼층(104) 상에 형성된다.The auxiliary intermediate pattern 164 shown in FIG. 4B is formed on the buffer layer 104 with the same material as that of the active layer 114.

이러한 보조 중간 패턴(164)에 의해, 그 보조 중간 패턴(164)과 중첩되는 영역에 배치되는 평탄화층(126)의 하부면은 보조 중간 패턴(164)과 비중첩되는 영역에 배치되는 평탄화층(126)의 하부면보다 높은 평면에 위치하게 된다. 그리고, 보조 중간 패턴(164)과 중첩되는 영역에 배치되는 평탄화층(126)의 상부면은 보조 중간 패턴(164)과 비중첩되는 영역에 배치되는 평탄화층의 상부면은 동일 평면에 위치하게 된다. 즉, 보조 중간 패턴(164)에 의해, 보조 전극(166) 상부에 배치되는 평탄화층(126)의 두께(To)는 도 3에 도시된 바와 같이 평탄화층(126) 하부에 절연층(예를 들어, 버퍼막(104), 층간 절연막(116) 및 보호막(118))만이 위치하는 영역에서의 평탄화층의 최대두께(Tm)보다 작다. 이에 따라, 보조 전극(166) 상부에 위치하는 평탄화층(126)에 언더컷(UC) 형성시 평탄화층(126)의 식각시간을 줄일 수 있어 공정 시간을 단축할 수 있다. 또한, 애노드 전극(132)과 보조 커버층(168) 사이와, 인접한 애노드 전극들(132) 사이로 노출된 평탄화층(126)의 식각 시간을 줄여 트렌치(126a)의 깊이를 최소화할 수 있다.The lower surface of the planarization layer 126 disposed in the region overlapping with the auxiliary intermediate pattern 164 is formed by the auxiliary intermediate pattern 164 in the planarization layer 126). ≪ / RTI > The upper surface of the planarization layer 126 disposed in the region overlapping with the auxiliary intermediate pattern 164 is located on the same plane as the upper surface of the planarization layer disposed in the region where the auxiliary intermediate pattern 164 is not overlapped with the auxiliary intermediate pattern 164 . That is, the thickness To of the planarization layer 126 disposed on the auxiliary electrode 166 by the auxiliary intermediate pattern 164 is set to be the same as the thickness of the planarization layer 126 Is smaller than the maximum thickness Tm of the planarization layer in the region where only the buffer film 104, the interlayer insulating film 116, and the protective film 118 are located. Accordingly, when the undercut (UC) is formed in the planarization layer 126 located above the auxiliary electrode 166, the etching time of the planarization layer 126 can be shortened and the processing time can be shortened. The etching time of the planarization layer 126 exposed between the anode electrode 132 and the auxiliary cover layer 168 and between the adjacent anode electrodes 132 can be reduced to minimize the depth of the trench 126a.

한편, 본 발명의 제2 실시 예에서는 보조 중간 패턴이 도 3 내지 도 4b에 도시된 바와 같이 보조 전극(166)과 저전위 전원 라인(162) 사이에 배치되는 구조를 예로 들어 설명하였지만, 이외에도 보조 전극(166)과 캐소드 전극(136)이 중첩되는 영역의 저전위 전원 라인(162)의 하부에 보조 중간 패턴(164)이 형성될 수도 있다.In the second embodiment of the present invention, the auxiliary intermediate pattern is disposed between the auxiliary electrode 166 and the low-potential power supply line 162 as shown in FIGS. 3 to 4B. However, An auxiliary intermediate pattern 164 may be formed under the low potential power supply line 162 in the region where the electrode 166 and the cathode electrode 136 overlap.

도 5a 내지 도 5h는 도 3에 도시된 유기 발광 표시 장치의 제조방법을 설명하기 위한 단면도들이다.5A to 5H are cross-sectional views illustrating a method of manufacturing the organic light emitting display shown in FIG.

도 5a에 도시된 바와 같이 기판(101) 상에 차광층(102) 및 저전위 전원 라인(162)이 형성된다.A light shielding layer 102 and a low-potential power supply line 162 are formed on the substrate 101 as shown in Fig. 5A.

구체적으로, 기판(101) 상에 증착 공정을 통해 불투명 금속층이 형성된다. 그런 다음, 제1 마스크를 이용한 포토리소그래피공정과 식각 공정을 통해 불투명 금속층이 패터닝됨으로써 차광층(102) 및 저전위 전원 라인(162)이 형성된다. 여기서, 불투명 금속층으로는 Mo, Ti, Cu, AlNd, Al 또는 Cr 또는 이들의 합금과 같은 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다.Specifically, an opaque metal layer is formed on the substrate 101 through a deposition process. Then, the opaque metal layer is patterned through the photolithography process and the etching process using the first mask to form the light-shielding layer 102 and the low-potential power supply line 162. Here, as the opaque metal layer, a metal material such as Mo, Ti, Cu, AlNd, Al or Cr or an alloy thereof may be used as a single layer, or may be used in a multi-layer structure using them.

도 5b를 참조하면, 차광층(102) 및 저전위 전원 라인(162)이 형성된 기판(101) 상에 버퍼막(104)이 형성되고, 그 버퍼막(104) 상에 액티브층(114)이 형성된다.5B, a buffer layer 104 is formed on a substrate 101 on which a light-shielding layer 102 and a low-potential power supply line 162 are formed. An active layer 114 is formed on the buffer layer 104 .

구체적으로, 차광층(102) 및 저전위 전원 라인(162)이 형성된 기판(101)이 형성된 기판(101) 상에 SiOx 또는 SiNx 등과 같은 무기 절연 물질이 전면 증착됨으로서 버퍼막(104)이 형성된다. 그런 다음, 버퍼막(104)이 형성된 기판(101) 상에 LPCVD(Low Pressure Chemical Vapor Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 방법을 통해 아몰퍼스 실리콘 박막이 형성된다. 그런 다음, 아몰퍼스 실리콘 박막을 결정화함으로써 폴리 실리콘 박막으로 형성된다. 그리고, 폴리 실리콘 박막을 제2 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 액티브층(114)이 형성된다.Specifically, an inorganic insulating material such as SiOx or SiNx is completely deposited on the substrate 101 on which the substrate 101 having the light-shielding layer 102 and the low-potential power supply line 162 is formed, thereby forming the buffer film 104 . Then, an amorphous silicon thin film is formed on the substrate 101 on which the buffer film 104 is formed by a method such as LPCVD (Low Pressure Chemical Vapor Deposition) or PECVD (Plasma Enhanced Chemical Vapor Deposition). Then, the amorphous silicon thin film is crystallized to form a polysilicon thin film. Then, the active layer 114 is formed by patterning the polysilicon thin film by a photolithography process and an etching process using a second mask.

도 5c를 참조하면, 액티브층(114)이 형성된 버퍼막(104) 상에 게이트 절연 패턴(112) 및 제1 보조 중간 패턴(164a)이 형성되고, 그 게이트 절연 패턴(112) 상에 게이트 전극(106) 및 스토리지 하부 전극(142)이 형성되고, 그 제1 보조 중간 패턴(164a) 상에 제2 보조 중간 패턴(164b)이 형성된다.5C, a gate insulating pattern 112 and a first auxiliary intermediate pattern 164a are formed on the buffer layer 104 on which the active layer 114 is formed. On the gate insulating pattern 112, A second lower intermediate electrode pattern 106 and a storage lower electrode 142 are formed and a second auxiliary intermediate pattern 164b is formed on the first auxiliary intermediate pattern 164a.

구체적으로, 액티브층(114)이 형성된 버퍼막(104) 상에 게이트 절연막이 형성되고, 그 위에 스퍼터링 등의 증착 방법으로 게이트 금속층이 형성된다. 게이트 절연막으로는 SiOx 또는 SiNx 등과 같은 무기 절연 물질이 이용된다. 게이트 금속층으로는 Mo, Ti, Cu, AlNd, Al 또는 Cr 또는 이들의 합금과 같은 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 제3 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 게이트 금속층 및 게이트 절연막을 동시에 패터닝한다. 이에 따라, 스토리지 하부 전극(142) 및 게이트 전극(106) 각각과, 그들 각각의 하부에 게이트 절연 패턴(112)이 동일 패턴으로 형성된다. 이와 동시에, 제2 보조 중간 패턴(164b)과, 그 제2 보조 중간 패턴(164b) 하부에 제1 보조 중간 패턴(164a)이 동일 패턴으로 형성된다.Specifically, a gate insulating film is formed on the buffer film 104 on which the active layer 114 is formed, and a gate metal layer is formed thereon by a vapor deposition method such as sputtering. As the gate insulating film, an inorganic insulating material such as SiOx or SiNx is used. As the gate metal layer, a metal material such as Mo, Ti, Cu, AlNd, Al or Cr or an alloy thereof may be used as a single layer, or may be used as a multi-layer structure using them. Then, the gate metal layer and the gate insulating film are simultaneously patterned through a photolithography process and an etching process using the third mask. Thus, the storage lower electrode 142 and the gate electrode 106 are formed in the same pattern with the gate insulation pattern 112 on the lower portion of each of the storage lower electrode 142 and the gate electrode 106, respectively. At the same time, the second auxiliary intermediate pattern 164b and the first auxiliary intermediate pattern 164a are formed in the same pattern under the second auxiliary intermediate pattern 164b.

그리고, 게이트 전극(106)을 마스크로 이용하여 액티브층(114)에 n+형 또는 p+형 불순물을 주입함으로써 액티브층(114)의 소스 영역(114S) 및 드레인 영역(114D)이 형성된다.The source region 114S and the drain region 114D of the active layer 114 are formed by implanting n + type or p + type impurity into the active layer 114 using the gate electrode 106 as a mask.

도 5d를 참조하면, 게이트 전극(106), 스토리지 하부 전극(142), 및 제2 보조 중간 패턴(164b)이 형성된 기판(101) 상에 소스 및 드레인 컨택홀(124S,124D)과 전원 컨택홀(172)을 가지는 층간 절연막(116)이 형성된다.5D, source and drain contact holes 124S and 124D are formed on a substrate 101 on which a gate electrode 106, a storage lower electrode 142, and a second auxiliary intermediate pattern 164b are formed. The interlayer insulating film 116 having the interlayer insulating film 172 is formed.

구체적으로, 게이트 전극(106), 스토리지 중간 전극(144) 및 제1 패드 전극(152)이 형성된 기판(101) 상에 PECVD 등의 증착 방법으로 층간 절연막(116)이 형성된다. 그런 다음, 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 층간 절연막(116) 및 버퍼막(104)이 선택적으로 패터닝됨으로써 소스 및 드레인 컨택홀(124S,124D) 및 전원 컨택홀(172)이 형성된다. 소스 및 드레인 컨택홀(124S,124D) 각각은 층간 절연막(116)을 관통하도록 형성됨으로써 소스 전극(108) 및 드레인 전극(110)을 노출시키며, 전원 컨택홀(172)은 층간 절연막(116) 및 버퍼막(104)을 관통하도록 형성됨으로써 저전위 전원 라인(162)을 노출시킨다.Specifically, an interlayer insulating film 116 is formed on the substrate 101 on which the gate electrode 106, the storage intermediate electrode 144, and the first pad electrode 152 are formed by a deposition method such as PECVD. Then, the interlayer insulating film 116 and the buffer film 104 are selectively patterned through the photolithography process and the etching process using the fourth mask so that the source and drain contact holes 124S and 124D and the power source contact hole 172 . Each of the source and drain contact holes 124S and 124D is formed so as to penetrate the interlayer insulating film 116 to expose the source electrode 108 and the drain electrode 110. The power contact hole 172 is electrically connected to the interlayer insulating film 116 and / And is formed to penetrate through the buffer film 104 to expose the low potential power supply line 162.

도 5e를 참조하면, 소스 및 드레인 컨택홀(124S,124D)과 전원 컨택홀(172)을 가지는 층간 절연막(116) 상에 소스 전극(108), 드레인 전극(110), 스토리지 상부 전극(144) 및 보조 전극(166)이 형성된다.5E, a source electrode 108, a drain electrode 110, a storage upper electrode 144, and a source electrode 108 are formed on an interlayer insulating film 116 having source and drain contact holes 124S and 124D and a power contact hole 172, And an auxiliary electrode 166 are formed.

구체적으로, 소스 및 드레인 컨택홀(124S,124D) 및 전원 컨택홀(172)을 가지는 층간 절연막(116) 상에 스퍼터링 등의 증착 방법으로 데이터 금속층이 형성된다. 데이터 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr 또는 이들의 합금과 같은 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 제5 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 데이터 금속층 패터닝함으로써 층간 절연막(116) 상에 소스 전극(108), 드레인 전극(110), 스토리지 상부 전극(144) 및 보조 전극(166)이 형성된다.Specifically, a data metal layer is formed on the interlayer insulating film 116 having the source and drain contact holes 124S and 124D and the power contact hole 172 by a deposition method such as sputtering. As the data metal layer, a metal material such as Mo, Ti, Cu, AlNd, Al, Cr or an alloy thereof may be used as a single layer, or may be used as a multi-layer structure using them. Then, a source metal layer 108, a drain electrode 110, a storage upper electrode 144, and an auxiliary electrode 166 (not shown) are formed on the interlayer insulating film 116 by patterning the data metal layer through a photolithography process and an etching process using the fifth mask. Is formed.

도 5f를 참조하면, 소스 전극(108), 드레인 전극(110), 스토리지 상부 전극(144) 및 보조 전극(166)이 형성된 층간 절연막(116) 상에 화소 컨택홀(120) 및 보조 컨택홀(170)을 가지는 보호막(118) 및 평탄화층(126)이 형성된다.Referring to FIG. 5F, a pixel contact hole 120 and an auxiliary contact hole (not shown) are formed on an interlayer insulating film 116 on which a source electrode 108, a drain electrode 110, a storage upper electrode 144 and an auxiliary electrode 166 are formed. A protective film 118 and a planarization layer 126 are formed.

구체적으로, 소스 전극(108), 드레인 전극(110), 스토리지 상부 전극(144) 및 보조 전극(166)이 형성된 층간 절연막(116) 상에 보호막(118) 및 평탄화층(126)이 순차적으로 형성된다. 보호막(118)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용되며, 평탄화층(126)으로는 포토아크릴 등과 같은 유기 절연 물질이 이용된다. 그런 다음, 제6 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 보호막(118) 및 평탄화층(126)을 선택적으로 식각함으로써 화소 컨택홀(120) 및 보조 컨택홀(170)이 형성된다. 화소 컨택홀(120)은 보호막(118) 및 평탄화층(126)을 관통하도록 형성되어 드레인 전극(110)을 노출시키며, 보조 컨택홀(170)은 보호막(118) 및 평탄화층(126)을 관통하도록 형성되어 보조 전극(166)을 노출시킨다.More specifically, a protective film 118 and a planarization layer 126 are sequentially formed on the interlayer insulating film 116 on which the source electrode 108, the drain electrode 110, the storage upper electrode 144, and the auxiliary electrode 166 are formed do. As the protective film 118, an inorganic insulating material such as SiOx, SiNx, or the like is used, and as the planarization layer 126, an organic insulating material such as photo acrylic is used. Then, the pixel contact hole 120 and the auxiliary contact hole 170 are formed by selectively etching the passivation layer 118 and the planarization layer 126 through the photolithography process and the etching process using the sixth mask. The pixel contact hole 120 is formed to penetrate the passivation layer 118 and the planarization layer 126 to expose the drain electrode 110 and the auxiliary contact hole 170 penetrates the passivation layer 118 and the planarization layer 126 So that the auxiliary electrode 166 is exposed.

도 5g를 참조하면, 화소 컨택홀(120) 및 보조 컨택홀(170)을 가지는 보호막(118) 및 평탄화층(126)이 형성된 기판(101) 상에 애노드 전극(132), 보조 커버층(168) 및 돌출 패턴(150)이 형성된다. 이에 대해, 도 6a 내지 도 6d를 결부하여 구체적으로 설명하기로 한다.5G, an anode electrode 132, an auxiliary cover layer 168 (not shown) are formed on a substrate 101 on which a passivation layer 118 having a pixel contact hole 120 and an auxiliary contact hole 170 and a planarization layer 126 are formed. And a protrusion pattern 150 are formed. 6A to 6D will be concretely described below.

도 6a에 도시된 바와 같이, 화소 컨택홀(120) 및 보조 컨택홀(170)을 가지는 평탄화층(126) 상에 애노드용 도전층이 전면 증착된 다음, 애노드용 도전층 상에 제7 마스크를 이용한 포토리소그래피 공정을 통해 포토레지스트 패턴(180)이 형성된다. 이 포토레지스트 패턴(180)은 보조 컨택홀(170)에 의해 노출된 평탄화층(126)의 일측면을 노출시킨다. 이러한 포토레지스트 패턴(180)을 마스크로 이용한 식각 공정을 통해 애노드용 도전층이 식각됨으로써 애노드 전극(132), 보조 커버층(168) 및 돌출 패턴(150)이 형성된다. 이 때, 돌출 패턴(150) 하부에 배치되는 평탄화층(126) 및 보호막(118)의 측면은 보조 컨택홀(170)에 의해 노출되며, 돌출 패턴(150)과 비중첩되는 평탄화층(126) 및 보호막(118)의 측면은 보조 커버층(168) 및 애노드 전극(132)이 덮도록 형성됨으로써 이들에 의해 보호된다.6A, a conductive layer for the anode is deposited on the planarization layer 126 having the pixel contact hole 120 and the auxiliary contact hole 170, and then a seventh mask is formed on the conductive layer for the anode A photoresist pattern 180 is formed through a photolithography process. The photoresist pattern 180 exposes one side of the planarization layer 126 exposed by the auxiliary contact hole 170. The anode electrode 132, the auxiliary cover layer 168, and the protrusion pattern 150 are formed by etching the anode conductive layer through the etching process using the photoresist pattern 180 as a mask. The side surfaces of the planarization layer 126 and the passivation layer 118 disposed under the protrusion pattern 150 are exposed by the auxiliary contact hole 170 and the planarization layer 126, which is not overlapped with the protrusion pattern 150, And the side surface of the protective film 118 are protected by being formed so as to cover the auxiliary cover layer 168 and the anode electrode 132. [

그런 다음, 보조 컨택홀(170) 및 포토레지스트 패턴(180)에 의해 노출된 보호막(118)의 측면은 습식 식각을 통해 과식각됨으로써 도 6b에 도시된 바와 같이 돌출 패턴(150) 하부에 배치되는 보호막(118)은 언더컷(UC)을 가지도록 형성된다.The sides of the protective film 118 exposed by the auxiliary contact holes 170 and the photoresist pattern 180 are then superposed over the wet etching so that they are disposed under the protruding pattern 150 as shown in FIG. The protective film 118 is formed to have an undercut UC.

그런 다음, 돌출 패턴(150) 하부에 배치되는 평탄화층(126)은 건식 식각을 통해 과식각됨으로써 도 6c에 도시된 바와 같이 돌출 패턴(150) 하부에 배치되는 평탄화층(126) 역시 언더컷(UC)을 가지도록 형성된다. 이 때, 인접한 애노드 전극들(132) 사이로 노출되는 평탄화층(126)과; 애노드 전극(132) 및 보조 커버층(168) 사이로 노출되는 평탄화층(126) 역시 식각됨으로써 평탄화층(126)에는 트렌치(126a)가 형성된다.6C, the planarization layer 126 disposed under the protrusion pattern 150 is also undercut (UC), as shown in FIG. 6C, by superpositioning the planarization layer 126 under the protrusion pattern 150 by dry etching. . A planarization layer 126 exposed between the adjacent anode electrodes 132; The planarization layer 126 exposed between the anode electrode 132 and the auxiliary cover layer 168 is also etched to form a trench 126a in the planarization layer 126. [

그런 다음, 애노드 전극(132), 보조 커버층(168) 및 돌출 패턴(150) 상에 배치된 포토레지스트 패턴(180)은 도 6d에 도시된 바와 같이 스트립 공정을 통해 제거된다.Then, the anode electrode 132, the auxiliary cover layer 168, and the photoresist pattern 180 disposed on the protruding pattern 150 are removed through the strip process as shown in FIG. 6D.

도 5h를 참조하면, 애노드 전극(132), 보조 커버층(168) 및 돌출 패턴(150)이 형성된 기판(101) 상에 뱅크홀(138a)을 가지는 뱅크(138)가 형성된다.Referring to FIG. 5H, a bank 138 having a bank hole 138a is formed on a substrate 101 on which an anode electrode 132, an auxiliary cover layer 168, and a protrusion pattern 150 are formed.

구체적으로, 애노드 전극(132), 보조 커버층(168) 및 돌출 패턴(150)이 형성된 기판(101) 상에 뱅크용 감광막을 전면 도포한 다음, 그 뱅크용 감광막을 제8 마스크를 이용한 포토리소그래피 공정을 통해 패터닝함으로써 뱅크홀(138a)을 가지는 뱅크(138)가 형성된다.Specifically, the entire surface of the photoresist film for the bank is coated on the substrate 101 on which the anode electrode 132, the auxiliary cover layer 168 and the protrusion pattern 150 are formed, and then the photoresist film for the bank is subjected to photolithography using the eighth mask The banks 138 having the bank holes 138a are formed.

그런 다음, 새도우마스크를 이용한 증착 공정을 통해 뱅크(138)가 형성된 기판(101) 상에 유기 발광층(134) 및 캐소드 전극(136)이 순차적으로 형성된다. 이 때, 수직 방향으로의 직진성을 가지고 성막되는 유기 발광층(134)은 돌출 패턴(150) 하부의 언더컷(UC) 영역을 제외한 액티브 영역에 형성되고, 수직, 수평 및 경사 방향으로의 회절성을 가지고 성막되는 캐소드 전극(136)은 돌출 패턴(150) 하부의 언더컷 영역(UC)을 포함하는 액티브 영역에 형성된다.Then, an organic light emitting layer 134 and a cathode electrode 136 are sequentially formed on the substrate 101 on which the banks 138 are formed through a deposition process using a shadow mask. At this time, the organic light emitting layer 134 formed in the vertical direction is formed in the active region except for the undercut (UC) region under the protrusion pattern 150, and has the diffraction properties in the vertical, horizontal and oblique directions The cathode electrode 136 to be formed is formed in the active region including the undercut region UC under the protruding pattern 150. [

이와 같이, 본 발명에서는 보조 컨택홀(170)에 의해 노출된 평탄화층(126)의 측면보다 돌출되어 보조 컨택홀(170) 내부에 배치되는 측면을 가지는 돌출 패턴(150)을 구비한다. 이 돌출 패턴(150) 하부에 위치하는 평탄화층(126) 및 보호막(118)은 언더컷(UC)을 포함하게 된다. 이러한 언더컷(UC)에 의해 보조 전극(166) 상에는 별도의 격벽 구조물없이도 유기 발광층(134)이 형성되지 않으므로 보조 전극(166)과 캐소드 전극(136)이 전기적으로 접속된다. 이에 따라, 본 발명에서는 격벽 구조물을 형성하기 위한 마스크 공정을 생략할 수 있어 구조 및 제조 공정을 단순화할 수 있으므로 생산성을 향상시킬 수 있다. 또한, 종래 격벽 구조물을 통해 보조 전극과 캐소드 전극이 접속되는 경우, 보조 전극과 캐소드 전극의 접속 영역뿐만 아니라, 뱅크와 격벽 간의 이격 영역, 뱅크와 보조 전극 간의 중첩 영역도 고려하여, 보조 전극을 노출시키는 보조 컨택홀의 크기를 설계하여야 하므로 개구율이 저하된다. 반면에, 별도의 격벽 구조물을 구비하지 않는 본 발명에서는 격벽 영역과, 뱅크와 격벽 간의 이격 영역을 별도로 설계하지 않아도 되므로 보조 전극(166)을 노출시키는 보조 컨택홀(170)의 크기가 최소화되어 종래보다 개구율이 향상된다.As described above, in the present invention, the protruding pattern 150 protrudes from the side surface of the planarization layer 126 exposed by the auxiliary contact hole 170 and has a side surface disposed in the auxiliary contact hole 170. The planarization layer 126 and the protection film 118 located under the protrusion pattern 150 include an undercut UC. Since the organic light emitting layer 134 is not formed on the auxiliary electrode 166 without a separate barrier structure by the undercut UC, the auxiliary electrode 166 and the cathode electrode 136 are electrically connected to each other. Accordingly, in the present invention, the mask process for forming the barrier structure can be omitted, and the structure and manufacturing process can be simplified, thereby improving the productivity. In the case where the auxiliary electrode and the cathode electrode are connected to each other through the conventional barrier structure, not only the connection region of the auxiliary electrode and the cathode electrode but also the overlapping region between the bank and the barrier rib and the overlapping region between the bank and the auxiliary electrode, The size of the auxiliary contact hole must be designed so that the aperture ratio is reduced. On the other hand, in the present invention having no separate barrier structure, since the barrier rib region and the spacing region between the bank and the barrier rib are not separately designed, the size of the auxiliary contact hole 170 for exposing the auxiliary electrode 166 is minimized, The aperture ratio is improved.

이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.The foregoing description is merely illustrative of the present invention, and various modifications may be made by those skilled in the art without departing from the spirit of the present invention. Accordingly, the embodiments disclosed in the specification of the present invention are not intended to limit the present invention. The scope of the present invention should be construed according to the following claims, and all the techniques within the scope of equivalents should be construed as being included in the scope of the present invention.

101 : 기판 126 : 평탄화층
132 : 애노드 전극 134 : 발광층
136 : 캐소드 전극 138 : 뱅크
164 : 보조 중간 패턴 166 : 보조 전극101: substrate 126: planarization layer
132: anode electrode 134: light emitting layer
136: cathode electrode 138: bank
164: auxiliary intermediate pattern 166: auxiliary electrode

Claims (13)

기판 상에 배치되는 보조 전극과;
상기 보조 전극을 노출시키는 보조 컨택홀을 가지는 평탄화층과;
상기 평탄화층 상에 배치되는 애노드 전극과;
상기 보조 컨택홀에 의해 노출된 상기 평탄화층의 측면보다 돌출되어 보조 컨택홀 내부에 배치되는 측면을 가지는 돌출 패턴과;
상기 애노드 전극 상에 배치되며, 상기 돌출 패턴 하부에 배치된 상기 보조 전극을 노출시키도록 배치되는 유기 발광층과;
상기 유기 발광층 상에 배치되며, 상기 유기 발광층에 의해 노출된 상기 보조 전극과 접속되는 캐소드 전극을 구비하는 유기 발광 표시 장치.An auxiliary electrode disposed on the substrate;
A planarization layer having an auxiliary contact hole exposing the auxiliary electrode;
An anode electrode disposed on the planarization layer;
A protrusion pattern protruding from a side surface of the planarization layer exposed by the auxiliary contact hole and having a side surface disposed inside the auxiliary contact hole;
An organic light emitting layer disposed on the anode electrode and arranged to expose the auxiliary electrode disposed under the protruding pattern;
And a cathode electrode disposed on the organic light emitting layer and connected to the auxiliary electrode exposed by the organic light emitting layer. 제 1 항에 있어서,
상기 보조 전극과 접속되는 전원 라인과;
상기 보조 전극 및 캐소드 전극이 중첩되는 영역에서, 상기 전원 라인 하부 또는 전원 라인 및 보조 전극 사이에 배치되는 보조 중간 패턴을 더 구비하는 유기 발광 표시 장치.The method according to claim 1,
A power supply line connected to the auxiliary electrode;
Further comprising an auxiliary intermediate pattern disposed under the power line or between the power line and the auxiliary electrode in a region where the auxiliary electrode and the cathode overlap. 제 2 항에 있어서,
상기 애노드 전극과 접속되는 박막트랜지스터와;
상기 박막트랜지스터의 액티브층과 중첩되도록 상기 기판 상에 배치되는 차광층을 더 구비하며,
상기 전원 라인은 상기 차광층과 동일 재질로 동일 평면 상에 배치되며,
상기 보조 전극은 상기 박막트랜지스터의 소스 전극과 동일 재질로 동일 평면 상에 배치되며,
상기 보조 중간 패턴은 상기 액티브층, 상기 박막트랜지스터의 게이트 전극 및 상기 액티브층 및 상기 게이트 전극 사이에 배치되는 게이트 절연 패턴 중 적어도 어느 하나와 동일 재질로 동일층 상에 배치되는 적어도 1층 구조로 이루어지는 유기 발광 표시 장치.3. The method of claim 2,
A thin film transistor connected to the anode electrode;
Further comprising a light shielding layer disposed on the substrate so as to overlap an active layer of the thin film transistor,
The power source line is disposed on the same plane as the light-shielding layer,
The auxiliary electrode is disposed on the same plane as the source electrode of the thin film transistor,
Layer structure in which the auxiliary intermediate pattern is disposed on the same layer with the same material as at least one of the active layer, the gate electrode of the thin-film transistor, and the gate insulating pattern disposed between the active layer and the gate electrode Organic light emitting display. 제 1 항 내지 제3 항 중 어느 한 항에 있어서,
상기 돌출 패턴은 상기 애노드 전극과 동일 재질로 상기 평탄화층 상에 배치되는 유기 발광 표시 장치.4. The method according to any one of claims 1 to 3,
Wherein the protruding pattern is disposed on the planarization layer with the same material as the anode electrode. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 돌출 패턴 하부에서 상기 보조 컨택홀에 의해 노출된 상기 평탄화층의 일측면과 마주보는 상기 평탄화층의 타측면을 덮도록 배치되는 보조 커버층을 더 구비하는 유기 발광 표시 장치.4. The method according to any one of claims 1 to 3,
And an auxiliary cover layer disposed under the protruding pattern so as to cover the other side of the planarization layer exposed by the auxiliary contact hole and a side of the planarization layer. 제 5 항에 있어서,
상기 보조 커버층은 상기 돌출 패턴 및 상기 애노드 전극과 동일 재질로 동일 평면 상에 배치되는 유기 발광 표시 장치.6. The method of claim 5,
Wherein the auxiliary cover layer is disposed on the same plane as the protrusion pattern and the anode electrode. 기판 상에 배치되는 보조 전극을 형성하는 단계와;
상기 보조 전극을 노출시키는 보조 컨택홀을 가지는 평탄화층을 형성하는 단계와;
상기 평탄화층 상에 애노드 전극을 형성하고, 상기 보조 컨택홀에 의해 노출된 상기 평탄화층의 측면보다 돌출되어 보조 컨택홀 내부에 배치되는 측면을 가지는 돌출 패턴을 형성하는 단계와;
상기 애노드 전극 상에 배치되며, 상기 돌출 패턴 하부에 배치된 상기 보조 전극을 노출시키도록 배치되는 유기 발광층을 형성하는 단계와;
상기 유기 발광층 상에 상기 유기 발광층에 의해 노출된 상기 보조 전극과 접속되는 캐소드 전극을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.Forming an auxiliary electrode disposed on the substrate;
Forming a planarization layer having an auxiliary contact hole exposing the auxiliary electrode;
Forming an anode electrode on the planarization layer and forming a protruding pattern protruding from a side surface of the planarization layer exposed by the auxiliary contact hole and having a side surface disposed in the auxiliary contact hole;
Forming an organic light emitting layer disposed on the anode electrode and arranged to expose the auxiliary electrode disposed under the protruding pattern;
And forming a cathode electrode connected to the auxiliary electrode exposed by the organic light emitting layer on the organic light emitting layer. 제 7 항에 있어서,
상기 기판 상에 배치되는 차광층 및 상기 보조 전극과 접속되는 전원 라인을 형성하는 단계와;
상기 애노드 전극과 접속되며 상기 차광층과 중첩되는 액티브층을 가지는 박막트랜지스터를 형성하는 단계와;
상기 보조 전극 및 캐소드 전극이 중첩되는 영역에서, 상기 전원 라인 하부 또는 전원 라인 및 보조 전극 사이에 배치되는 보조 중간 패턴을 형성하는 단계를 더 포함하는 유기 발광 표시 장치의 제조 방법.8. The method of claim 7,
Forming a light-shielding layer disposed on the substrate and a power supply line connected to the auxiliary electrode;
Forming a thin film transistor connected to the anode electrode and having an active layer overlapping the light shielding layer;
Further comprising the step of forming an auxiliary intermediate pattern disposed under the power line or between the power line and the auxiliary electrode in a region where the auxiliary electrode and the cathode overlap. 제 8 항에 있어서,
상기 전원 라인은 상기 차광층과 동일 재질로 동일 평면 상에 배치되며,
상기 보조 전극은 상기 박막트랜지스터의 소스 전극과 동일 재질로 동일 평면 상에 배치되며,
상기 보조 중간 패턴은 상기 액티브층, 상기 박막트랜지스터의 게이트 전극 및 상기 액티브층 및 상기 게이트 전극 사이에 배치되는 게이트 절연 패턴 중 적어도 어느 하나와 동일 재질로 동일층 상에 배치되는 적어도 1층 구조로 이루어지는 유기 발광 표시 장치의 제조 방법.9. The method of claim 8,
The power source line is disposed on the same plane as the light-shielding layer,
The auxiliary electrode is disposed on the same plane as the source electrode of the thin film transistor,
Layer structure in which the auxiliary intermediate pattern is disposed on the same layer with the same material as at least one of the active layer, the gate electrode of the thin-film transistor, and the gate insulating pattern disposed between the active layer and the gate electrode A method of manufacturing an organic light emitting display device. 제 7 항 내지 제9 항 중 어느 한 항에 있어서,
상기 돌출 패턴을 형성하는 단계는
상기 보조 컨택홀을 가지는 평탄화층이 형성된 기판 상에 도전막을 형성하는 단계와;
상기 도전막 상에 상기 보조 컨택홀에 의해 노출된 상기 평탄화층의 일측면을 노출시키는 포토레지스트 패턴을 형성하는 단계와;
상기 포토레지스트 패턴을 마스크로 이용하여 상기 도전막을 패터닝함으로써 상기 애노드 전극 및 돌출 패턴을 형성하는 단계와;
상기 돌출 패턴을 마스크로 상기 평탄화층을 과식각하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법. 10. The method according to any one of claims 7 to 9,
The step of forming the protruding pattern
Forming a conductive film on a substrate on which a planarization layer having the auxiliary contact hole is formed;
Forming a photoresist pattern exposing one side of the planarization layer exposed by the auxiliary contact hole on the conductive film;
Forming the anode electrode and the protrusion pattern by patterning the conductive film using the photoresist pattern as a mask;
And etching the flattening layer using the protruding pattern as a mask. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 돌출 패턴 하부에서 상기 보조 컨택홀에 의해 노출된 상기 평탄화층의 일측면과 마주보는 상기 평탄화층의 타측면을 덮도록 배치되는 보조 커버층을 형성하는 단계를 더 포함하는 유기 발광 표시 장치의 제조 방법.10. The method according to any one of claims 7 to 9,
Forming an auxiliary cover layer covering the other side of the planarization layer opposite to one side of the planarization layer exposed by the auxiliary contact hole under the protruding pattern, Way. 제 11 항에 있어서,
상기 보조 커버층을 형성하는 단계는 상기 돌출 패턴 및 상기 애노드 전극과 동일 재질로 동시에 형성하는 단계인 유기 발광 표시 장치의 제조 방법.12. The method of claim 11,
Wherein the step of forming the auxiliary cover layer comprises simultaneously forming the auxiliary cover layer with the same material as the protruding pattern and the anode electrode. 제 11 항에 있어서,
상기 보조 커버층 형성시, 상기 보조 커버층과 상기 애노드 전극 사이로 노출된 평탄화층 및 인접한 상기 애노드 전극들 사이로 노출된 평탄화층을 식각하여 트렌치를 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법. 12. The method of claim 11,
And forming a trench by etching the planarization layer exposed between the auxiliary cover layer and the anode electrode and the planarization layer exposed between the adjacent anode electrodes during the formation of the auxiliary cover layer.
KR1020160096624A 2016-07-29 2016-07-29 Organic light emitting display and fabricating method thereof KR101878187B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160096624A KR101878187B1 (en) 2016-07-29 2016-07-29 Organic light emitting display and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160096624A KR101878187B1 (en) 2016-07-29 2016-07-29 Organic light emitting display and fabricating method thereof

Publications (2)

Publication Number Publication Date
KR20180013226A true KR20180013226A (en) 2018-02-07
KR101878187B1 KR101878187B1 (en) 2018-07-13

Family

ID=61204386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160096624A KR101878187B1 (en) 2016-07-29 2016-07-29 Organic light emitting display and fabricating method thereof

Country Status (1)

Country Link
KR (1) KR101878187B1 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200044520A (en) * 2018-10-19 2020-04-29 엘지디스플레이 주식회사 Organic light emitting display device
CN111129080A (en) * 2018-10-31 2020-05-08 乐金显示有限公司 Organic light emitting display device
KR20200129858A (en) * 2019-05-10 2020-11-18 셀로코아이엔티 주식회사 Organic Light Emitting Diode Display Device And Method Of Fabricating The Same
CN112038506A (en) * 2020-09-21 2020-12-04 合肥鑫晟光电科技有限公司 Manufacturing method of display substrate, display panel and display device
CN112289946A (en) * 2020-10-21 2021-01-29 深圳市华星光电半导体显示技术有限公司 Display panel and manufacturing method thereof
CN112310306A (en) * 2020-10-19 2021-02-02 深圳市华星光电半导体显示技术有限公司 Display panel and manufacturing method thereof
KR20210038182A (en) * 2019-09-30 2021-04-07 엘지디스플레이 주식회사 Organic light emitting display device
US11201197B2 (en) 2018-07-31 2021-12-14 Lg Display Co., Ltd. Display device including a trench and manufacturing method thereof
US11296307B2 (en) * 2019-04-11 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display and method for manufacturing same
EP4195902A1 (en) * 2021-12-13 2023-06-14 LG Display Co., Ltd. Electroluminescence display
WO2023231004A1 (en) * 2022-06-02 2023-12-07 京东方科技集团股份有限公司 Display panel and manufacturing method therefor, and display apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4809670B2 (en) * 2005-12-02 2011-11-09 大日本印刷株式会社 ORGANIC LIGHT EMITTING TRANSISTOR ELEMENT, ITS MANUFACTURING METHOD, AND LIGHT EMITTING DISPLAY DEVICE
JP4600786B2 (en) * 2007-12-18 2010-12-15 ソニー株式会社 Display device and manufacturing method thereof
KR101310917B1 (en) * 2008-07-17 2013-09-25 엘지디스플레이 주식회사 Organic Light Emitting Display and Manufacturing Method of the same
KR101652995B1 (en) * 2009-03-06 2016-09-01 엘지디스플레이 주식회사 Organic light emitting diode display and fabricating method of thereof
KR102471668B1 (en) * 2014-11-10 2022-11-29 엘지디스플레이 주식회사 Organic Light Emitting Diode Display And Method For Manufacturing The Same
KR102374833B1 (en) * 2014-11-25 2022-03-15 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11201197B2 (en) 2018-07-31 2021-12-14 Lg Display Co., Ltd. Display device including a trench and manufacturing method thereof
KR20200044520A (en) * 2018-10-19 2020-04-29 엘지디스플레이 주식회사 Organic light emitting display device
CN111129080A (en) * 2018-10-31 2020-05-08 乐金显示有限公司 Organic light emitting display device
CN111129080B (en) * 2018-10-31 2023-10-27 乐金显示有限公司 Organic light emitting display device
US11296307B2 (en) * 2019-04-11 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display and method for manufacturing same
KR20200129858A (en) * 2019-05-10 2020-11-18 셀로코아이엔티 주식회사 Organic Light Emitting Diode Display Device And Method Of Fabricating The Same
KR20210038182A (en) * 2019-09-30 2021-04-07 엘지디스플레이 주식회사 Organic light emitting display device
CN112038506A (en) * 2020-09-21 2020-12-04 合肥鑫晟光电科技有限公司 Manufacturing method of display substrate, display panel and display device
CN112310306A (en) * 2020-10-19 2021-02-02 深圳市华星光电半导体显示技术有限公司 Display panel and manufacturing method thereof
CN112310306B (en) * 2020-10-19 2022-04-08 深圳市华星光电半导体显示技术有限公司 Display panel and manufacturing method thereof
CN112289946A (en) * 2020-10-21 2021-01-29 深圳市华星光电半导体显示技术有限公司 Display panel and manufacturing method thereof
EP4195902A1 (en) * 2021-12-13 2023-06-14 LG Display Co., Ltd. Electroluminescence display
WO2023231004A1 (en) * 2022-06-02 2023-12-07 京东方科技集团股份有限公司 Display panel and manufacturing method therefor, and display apparatus

Also Published As

Publication number Publication date
KR101878187B1 (en) 2018-07-13

Similar Documents

Publication Publication Date Title
KR101878187B1 (en) Organic light emitting display and fabricating method thereof
CN108122944B (en) Organic light emitting display device and method of manufacturing the same
KR101980780B1 (en) Organic light emitting display device and method of manufacturing the same
KR102458907B1 (en) Organic light emitting display and method of fabricating the same
KR101920770B1 (en) Organic light emitting display device and method of manufacturing the same
KR101859484B1 (en) Display device and method of manufacturing the same
KR102227455B1 (en) Organic light emitting display device and method for manufacturing the same
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
KR101878186B1 (en) Organic light emitting display and fabricating method thereof
US10403696B2 (en) Organic light emitting display device and method of fabricating the same
JP2020076975A (en) Display device
KR20180068634A (en) Organic light emitting display
KR102410426B1 (en) Organic light emitting display device and method of manufacturing the same
KR102651358B1 (en) Methods of manufacturing a mirror substrate and display devices including the same
KR102320187B1 (en) Organic light emitting display device and method for manufacturing thereof
KR20200032594A (en) Organic light emitting display device
KR101484966B1 (en) Array substrate and method of fabricating the same
KR102267299B1 (en) Thin film transistor for display device and method for fabricating the same, and organic electroluminescent emitted diode device
KR101992914B1 (en) Organic light emitting display and fabricating method thereof
KR100659060B1 (en) Method for fabricating OLED
KR102437165B1 (en) Organic light emitting display device and method of manufacturing the same
CN117222258A (en) Display apparatus
KR20180075055A (en) Organic light emitting display and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant