KR101878186B1

KR101878186B1 - Organic light emitting display and fabricating method thereof

Info

Publication number: KR101878186B1
Application number: KR1020160096623A
Authority: KR
Inventors: 김용일; 김정오
Original assignee: 엘지디스플레이 주식회사
Priority date: 2016-07-29
Filing date: 2016-07-29
Publication date: 2018-08-17
Also published as: KR20180013225A

Abstract

본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 본 발명에 따른 유기 발광 표시 장치에서는 유기 발광 소자의 캐소드 전극과 접속되는 보조 전극을 노출시키는 뱅크가 다층으로 이루어지며, 다층 중 상기 보조 전극과 인접한 상기 뱅크의 최하부층은 언더컷을 포함하므로, 별도의 격벽 구조물 없이 캐소드 전극 및 보조 전극이 전기적으로 접속될 수 있어 구조 및 제조 공정을 단순화할 수 있다.The present invention relates to an organic light emitting display and a method of manufacturing the same. In the organic light emitting display according to the present invention, the banks for exposing the auxiliary electrode connected to the cathode electrode of the organic light emitting device are formed in multiple layers, And the lowest layer of the bank adjacent to the first electrode includes an undercut so that the cathode electrode and the auxiliary electrode can be electrically connected without a separate barrier structure, thereby simplifying the structure and manufacturing process.

Description

TECHNICAL FIELD [0001] The present invention relates to an organic light emitting display device and an organic light emitting display device,

본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 특히 구조 및 제조 공정을 단순화할 수 있는 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting display and a method of manufacturing the same, and more particularly, to an organic light emitting display and a method of manufacturing the same.

다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이러한 표시 장치로는 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode; OLED) 표시 장치 등이 대표적이다.The image display device that realizes various information on the screen is a core technology of the information communication age and it is becoming thinner, lighter, more portable and higher performance. Examples of such display devices include a liquid crystal display (LCD) device, an organic light emitting diode (OLED) display device, and the like.

이러한, 표시장치를 제조하기 위해서는 포토 마스크를 이용한 마스크 공정이 다수번 수행된다. 각 마스크 공정은 세정, 노광, 현상 및 식각 등의 부속 공정들을 수반한다. 이에 따라, 한 번의 마스크 공정이 추가될 때마다, 유기 발광 표시장치를 제조하기 위한 제조 시간 및 제조 비용이 상승하고, 불량 발생률이 증가하여 제조 수율이 낮아지는 문제점이 있다. 따라서, 생산비를 절감하고, 생산수율 및 생산효율을 개선하기 위해서 구조 및 제조 공정을 단순화할 수 있는 방안이 요구되고 있다.In order to manufacture such a display device, a mask process using a photomask is performed many times. Each mask process involves associated processes such as cleaning, exposure, development, and etching. Accordingly, every time one mask process is added, there is a problem that the manufacturing time and manufacturing cost for manufacturing the organic light emitting display device are increased, the defect incidence is increased, and the manufacturing yield is lowered. Accordingly, there is a need for a method of simplifying the structure and manufacturing process in order to reduce the production cost, improve the production yield and production efficiency.

본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 구조 및 제조 공정을 단순화할 수 있는 유기 발광 표시 장치 및 그 제조 방법을 제공하는 것을 기술적 과제로 한다.It is an object of the present invention to provide an organic light emitting display device and a method of manufacturing the same that can simplify a structure and a manufacturing process.

상기 목적을 달성하기 위하여, 본 발명에 따른 유기 발광 표시 장치 및 그 제조 방법은 유기 발광 소자의 캐소드 전극과 접속되는 보조 전극을 노출시키는 뱅크가 다층으로 이루어지며, 다층 중 상기 보조 전극과 인접한 상기 뱅크의 최하부층은 언더컷을 포함한다.In order to achieve the above object, an organic light emitting diode display and a method of manufacturing the same according to the present invention include a plurality of banks for exposing an auxiliary electrode connected to a cathode electrode of an organic light emitting diode, Lt; RTI ID = 0.0 > undercut. &Lt; / RTI >

본 발명의 실시예들에 따르면, 별도의 격벽 구조물 없이 캐소드 전극 및 보조 전극이 전기적으로 접속될 수 있어 구조 및 제조 공정을 단순화할 수 있다.According to the embodiments of the present invention, the cathode electrode and the auxiliary electrode can be electrically connected without a separate barrier structure, thereby simplifying the structure and manufacturing process.

도 1은 본 발명의 제1 실시 예에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 2는 도 1에 도시된 유기 발광 표시 장치를 나타내는 단면도이다.
도 3a 및 도 3b는 도 1에 도시된 제1 뱅크와 유기 발광층의 두께 관계를 설명하기 위한 단면도들이다.
도 4a 내지 도 4i는 도 2에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 5a 내지 도 5d는 도 4i에 도시된 뱅크의 제조 방법을 구체적으로 설명하기 위한 단면도들이다.
도 6은 본 발명의 제2 실시 예에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 7a 내지 도 7d는 도 6에 도시된 뱅크의 제조 방법을 구체적으로 설명하기 위한 단면도들이다.
도 8은 본 발명의 제3 실시 예에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 9a 내지 도 9d는 도 8에 도시된 뱅크의 제조 방법을 구체적으로 설명하기 위한 단면도들이다.1 is a plan view showing an organic light emitting diode display according to a first embodiment of the present invention.
2 is a cross-sectional view illustrating the organic light emitting display shown in FIG.
FIGS. 3A and 3B are cross-sectional views illustrating the thickness relationship of the first bank and the organic light emitting layer shown in FIG.
4A to 4I are cross-sectional views illustrating a method of manufacturing the organic light emitting display shown in FIG.
5A to 5D are cross-sectional views for explaining the manufacturing method of the bank shown in FIG. 4I in detail.
6 is a cross-sectional view illustrating an OLED display according to a second embodiment of the present invention.
7A to 7D are cross-sectional views for specifically explaining a method of manufacturing the bank shown in FIG.
8 is a cross-sectional view illustrating an OLED display according to a third embodiment of the present invention.
9A to 9D are cross-sectional views for specifically explaining the method of manufacturing the bank shown in FIG.

이하, 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described.

도 1은 본 발명에 따른 유기 발광 표시 장치를 나타내는 평면도이며, 도 2는 도 1에 도시된 유기 발광 표시 장치를 나타내는 단면도이다.FIG. 1 is a plan view showing an organic light emitting display according to the present invention, and FIG. 2 is a cross-sectional view illustrating the organic light emitting display shown in FIG.

도 1 및 도 2에 도시된 유기 발광 표시 장치는 액티브 영역과 패드 영역을 구비한다.The organic light emitting display shown in FIGS. 1 and 2 has an active region and a pad region.

패드 영역에는 액티브 영역에 게이트 라인(GL), 데이터 라인(DL), 고전위 전원(VDD) 라인(161) 및 저전위 전원(VSS) 라인(160) 각각에 구동 신호를 공급하는 다수의 패드(150)들이 형성된다.The pad region is provided with a plurality of pads (not shown) for supplying driving signals to the gate line GL, the data line DL, the high potential power supply (VDD) line 161 and the low potential power (VSS) 150 are formed.

다수의 패드(150)들 각각은 패드 하부 전극(152) 및 패드 상부 전극(154)을 구비한다.Each of the plurality of pads 150 includes a pad lower electrode 152 and a pad upper electrode 154.

패드 하부 전극(152)은 그 패드 하부 전극(152)과 동일 형상의 게이트 절연 패턴(112) 상에 게이트 전극(106)과 동일한 재질로 형성된다.The pad lower electrode 152 is formed of the same material as the gate electrode 106 on the gate insulating pattern 112 having the same shape as the pad lower electrode 152.

패드 상부 전극(154)은 소스 및 드레인 전극(108,110)과 동일층인 층간 절연막(116) 상에서 소스 및 드레인 전극(108,110)과 동일 재질로 형성된다. 이러한 패드 상부 전극(154)은 층간 절연막(116)을 관통하는 제1 패드 컨택홀(158)을 통해 노출된 패드 하부 전극(152)과 전기적으로 접속된다. 또한, 패드 상부 전극(154)은 제2 패드 컨택홀(156)을 통해 외부로 노출되어 구동 회로와 접속된 회로 전송 필름과 접촉된다. 이 때, 외부로 노출되는 패드 상부 전극(154)이 외부의 수분 등에 의해 부식되는 것을 방지하기 위해, 패드 상부 전극(154)은 내식성 및 내산성이 강한 금속인 Mo, Ti 또는 Ta이 최상층에 위치하는 단층 또는 다층 구조로 형성된다. 예를 들어, 패드 상부 전극(154)은 MoTi/Cu/MoTi 순으로 적층된 다층 구조로 이루어진다.The pad upper electrode 154 is formed of the same material as the source and drain electrodes 108 and 110 on the interlayer insulating film 116 which is the same layer as the source and drain electrodes 108 and 110. The pad upper electrode 154 is electrically connected to the pad lower electrode 152 exposed through the first pad contact hole 158 penetrating the interlayer insulating film 116. The pad upper electrode 154 is exposed to the outside through the second pad contact hole 156 and is in contact with the circuit transfer film connected to the driving circuit. At this time, in order to prevent the pad upper electrode 154 exposed to the outside from being corroded by external moisture, the pad upper electrode 154 is made of Mo, Ti, or Ta, which is a metal having high corrosion resistance and acid resistance, Layer or multi-layer structure. For example, the pad upper electrode 154 may have a multi-layered structure in the order of MoTi / Cu / MoTi.

액티브 영역은 다수의 서브 화소들이 매트릭스 형태로 배열되어 영상이 표시되는 영역이다. 이러한 액티브 영역에 배치된 각 서브 화소는 회로 영역(CA)에 배치되는 화소 구동 회로와, 화소 구동 회로와 접속되는 발광 소자(130)를 구비한다.The active area is an area where a plurality of sub-pixels are arranged in a matrix form to display an image. Each of the sub-pixels arranged in the active area has a pixel driving circuit arranged in the circuit area CA and a light emitting element 130 connected to the pixel driving circuit.

화소 구동 회로는 스위칭 트랜지스터(T1), 구동 트랜지스터(T2) 및 스토리지 커패시터(Cst)를 구비한다.The pixel driving circuit includes a switching transistor T1, a driving transistor T2, and a storage capacitor Cst.

스위칭 트랜지스터(T1)는 스캔 라인(SL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 스토리지 캐패시터(Cst) 및 구동 트랜지스터(T2)의 게이트 전극으로 공급한다.The switching transistor T1 is turned on when a scan pulse is supplied to the scan line SL to supply a data signal supplied to the data line DL to the gate electrode of the storage capacitor Cst and the drive transistor T2.

구동 트랜지스터(T2)는 그 구동 트랜지스터(T2)의 게이트 전극에 공급되는 데이터 신호에 응답하여 고전위 전원(VDD) 라인(161)으로부터 발광 소자(130)로 공급되는 전류(I)을 제어함으로써 발광 소자(130)의 발광량을 조절하게 된다. 그리고, 스위칭 트랜지스터(T1)가 턴-오프되더라도 스토리지 캐패시터(Cst)에 충전된 전압에 의해 구동 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 발광 소자(130)가 발광을 유지하게 한다.The driving transistor T2 controls the current I supplied from the high potential power supply line (VDD) 161 to the light emitting element 130 in response to the data signal supplied to the gate electrode of the driving transistor T2, The amount of light emitted from the device 130 is controlled. Even if the switching transistor Tl is turned off, the driving transistor T2 supplies a constant current I until the data signal of the next frame is supplied by the voltage charged in the storage capacitor Cst, 130) maintains light emission.

이를 위해, 구동 트랜지스터(T2)는 도 3에 도시된 바와 같이 게이트 전극(106), 소스 전극(108), 드레인 전극(110) 및 액티브층(114)을 구비한다.To this end, the driving transistor T2 includes a gate electrode 106, a source electrode 108, a drain electrode 110 and an active layer 114 as shown in Fig.

게이트 전극(106)은 그 게이트 전극(106)과 동일 패턴의 게이트 절연 패턴(112) 상에 형성된다. 이 게이트 전극(106)은 게이트 절연 패턴(112)을 사이에 두고, 액티브층(114)의 채널 영역(114C)과 중첩된다. 이러한 게이트 전극(106)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다. 예를 들어, 게이트 전극(106)은 Cu/MoTi 순으로 적층된 다층 구조로 이루어진다.The gate electrode 106 is formed on the gate insulating pattern 112 in the same pattern as that of the gate electrode 106 thereof. This gate electrode 106 overlaps the channel region 114C of the active layer 114 with the gate insulating pattern 112 therebetween. The gate electrode 106 may be formed of one of Mo, Al, Cr, Au, Ti, Ni, Ne, But may be a single layer or a multilayer of these alloys, but is not limited thereto. For example, the gate electrode 106 is formed of a multi-layered structure stacked in the order of Cu / MoTi.

소스 전극(108)은 층간 절연막(116)을 관통하는 소스 컨택홀(124S)을 통해 액티브층의 소스 영역(114S)과 접속된다. 드레인 전극(110)은 층간 절연막(116)을 관통하는 드레인 컨택홀(124D)을 통해 액티브층의 드레인 영역(114D)과 접속된다. 또한, 드레인 전극(110)은 보호막(118) 및 평탄화층(126)을 관통하도록 형성된 화소 컨택홀(120)을 통해 노출되어 애노드 전극(132)과 접속된다.The source electrode 108 is connected to the source region 114S of the active layer through the source contact hole 124S penetrating the interlayer insulating film 116. [ The drain electrode 110 is connected to the drain region 114D of the active layer through the drain contact hole 124D penetrating the interlayer insulating film 116. [ The drain electrode 110 is exposed through the pixel contact hole 120 formed to pass through the passivation layer 118 and the planarization layer 126 and is connected to the anode electrode 132.

이러한 소스 전극(108) 및 드레인 전극(110)은 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있지만, 이에 한정되지 않는다.The source electrode 108 and the drain electrode 110 may be formed of a metal such as Mo, Al, Cr, Au, Ti, Ni, Nd ) And copper (Cu), or an alloy thereof. However, the present invention is not limited thereto.

액티브층(114)은 채널 영역(114C)을 사이에 두고 마주보는 소스 영역(114S) 및 드레인 영역(114D)을 구비한다. 채널 영역(114C)은 게이트 절연 패턴(112)을 사이에 두고 게이트 전극(106)과 중첩된다. 소스 영역(114S)은 소스 컨택홀(124S)을 통해 소스 전극(108)과 접속되며, 드레인 영역(114D)은 드레인 컨택홀(124D)을 통해 드레인 전극(110)과 접속된다. 이 소스 영역(114S) 및 드레인 영역(114D) 각각은 n형 또는 p형 불순물이 주입된 반도체 물질로 형성되며, 채널 영역(114C)은 n형 또는 p형 불순물이 주입되지 않은 반도체 물질로 형성된다.The active layer 114 has a source region 114S and a drain region 114D which face each other with a channel region 114C therebetween. The channel region 114C overlaps the gate electrode 106 with the gate insulating pattern 112 interposed therebetween. The source region 114S is connected to the source electrode 108 through the source contact hole 124S and the drain region 114D is connected to the drain electrode 110 through the drain contact hole 124D. Each of the source region 114S and the drain region 114D is formed of a semiconductor material into which an n-type or p-type impurity is implanted and the channel region 114C is formed of a semiconductor material into which no n-type or p-type impurity is implanted .

액티브층(114)과 기판(101) 사이에는 버퍼막(104)과 차광층(102)이 형성된다. 차광층(102)은 액티브층의 채널 영역(114C)과 중첩되도록 기판(101) 상에 형성된다. 이 차광층(102)은 외부로부터 입사되는 광을 흡수하거나 반사하므로, 채널 영역(114C)으로 입사되는 광을 최소화할 수 있다. 여기서, 차광층(102)은 버퍼막(104) 및 층간 절연막(116)을 관통하는 버퍼 컨택홀(도시하지 않음)을 통해 노출되어 드레인 전극(110)과 전기적으로 접속될 수도 있다. 이러한 차광층(102)은 Mo, Ti, Al, Cu, Cr, Co, W, Ta, Ni과 같은 불투명 금속으로 형성된다.A buffer film 104 and a light shielding layer 102 are formed between the active layer 114 and the substrate 101. [ The light shielding layer 102 is formed on the substrate 101 so as to overlap the channel region 114C of the active layer. Since the light-shielding layer 102 absorbs or reflects light incident from the outside, the light incident on the channel region 114C can be minimized. The light shielding layer 102 may be exposed through a buffer contact hole (not shown) passing through the buffer film 104 and the interlayer insulating film 116 to be electrically connected to the drain electrode 110. The light-shielding layer 102 is formed of an opaque metal such as Mo, Ti, Al, Cu, Cr, Co, W, Ta, or Ni.

버퍼막(104)은 유리 또는 폴리이미드(PI) 등과 같은 플라스틱 수지로 형성된 기판(101) 상에 산화 실리콘 또는 질화 실리콘으로 단층 또는 복층 구조로 형성된다. 이 버퍼막(104)은 기판(101)에서 발생하는 수분 또는 불순물의 확산을 방지하거나 결정화시 열의 전달 속도를 조절함으로써, 액티브층(114)의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다.The buffer film 104 is formed as a single layer or a multilayer structure of silicon oxide or silicon nitride on a substrate 101 formed of a plastic resin such as glass or polyimide (PI). The buffer layer 104 functions to prevent the diffusion of moisture or impurities generated in the substrate 101 or to control the transfer rate of heat during crystallization so that the crystallization of the active layer 114 can be performed well.

스토리지 커패시터(Cst)는 층간 절연막(116)을 사이에 두고 스토리지 하부 전극(142) 및 스토리지 상부 전극(144)이 중첩됨으로써 형성된다. 이 때, 스토리지 하부 전극(142)은 게이트 전극(106)과 동일층에 동일 재질로 형성되며, 스토리지 상부 전극(144)은 소스 전극(108)과 동일층에 동일 재질로 형성된다. 이러한 스토리지 캐패시터(Cst)에 충전된 전압에 의해 스위칭 트랜지스터(T1)가 턴-오프되더라도 구동 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류를 공급하여 발광 소자(130)의 발광을 유지하게 한다.The storage capacitor Cst is formed by overlapping the storage lower electrode 142 and the storage upper electrode 144 with the interlayer insulating film 116 interposed therebetween. In this case, the storage lower electrode 142 is formed of the same material as the gate electrode 106, and the storage upper electrode 144 is formed of the same material as the source electrode 108. Even if the switching transistor Tl is turned off by the voltage charged in the storage capacitor Cst, the driving transistor T2 supplies a constant current until the data signal of the next frame is supplied, .

발광 소자(130)는 구동 트랜지스터(T2)의 드레인 전극(110)과 접속된 애노드 전극(132)과, 애노드 전극(132) 상에 형성되는 유기 발광층(134)과, 유기 발광층(134) 위에 형성된 캐소드 전극(136)을 구비한다.The light emitting device 130 includes an anode electrode 132 connected to the drain electrode 110 of the driving transistor T2, an organic light emitting layer 134 formed on the anode electrode 132, And a cathode electrode 136.

애노드 전극(132)은 보호막(118) 및 평탄화층(126)을 관통하는 화소 컨택홀(120)을 통해 드레인 전극(110)과 접촉된다.The anode electrode 132 is in contact with the drain electrode 110 through the protection film 118 and the pixel contact hole 120 passing through the planarization layer 126.

애노드 전극(132)은 뱅크(140)을 관통하도록 형성된 제1 뱅크홀(138a)에 의해 노출되도록 평탄화층(126) 상에 배치된다. 이 애노드 전극(132)은 전면 발광형 유기 발광 표시 장치에 적용되는 경우, 투명 도전막 및 반사효율이 높은 불투명 도전막을 포함하는 다층 구조로 이루어진다. 투명 도전막으로는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 일함수값이 비교적 큰 재질로 이루어지고, 불투명 도전막으로는 Al, Ag, Cu, Pb, Mo, Ti 또는 이들의 합금을 포함하는 단층 또는 다층 구조로 이루어진다. 예를 들어, 애노드 전극(132)은 투명 도전막, 불투명 도전막 및 투명 도전막이 순차적으로 적층된 구조로 형성된다. 이러한 불투명 도전막을 포함하는 애노드 전극(132)은 화소 구동 회로와 중첩됨으로써 회로 영역(CA)까지도 발광영역(EA)으로 이용할 수 있어 개구율을 향상시킬 수 있다.The anode electrode 132 is disposed on the planarization layer 126 so as to be exposed by the first bank hole 138a formed so as to pass through the bank 140. [ When the anode electrode 132 is applied to a top emission type organic light emitting display, the anode electrode 132 has a multilayer structure including a transparent conductive film and an opaque conductive film having a high reflection efficiency. The transparent conductive film is made of a material having a relatively large work function value such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO), and the opaque conductive film is made of Al, Ag, Cu, Pb, Mo, Ti or an alloy thereof. For example, the anode electrode 132 is formed with a structure in which a transparent conductive film, an opaque conductive film, and a transparent conductive film are sequentially laminated. Since the anode electrode 132 including the opaque conductive film overlaps with the pixel driving circuit, the circuit region CA can also be used as the light emitting region EA, thereby improving the aperture ratio.

유기 발광층(134)은 애노드 전극(132) 상에 정공 관련층, 발광층, 전자 관련층 순으로 또는 역순으로 적층되어 형성된다. 이러한 유기 발광층(134)은 뱅크(140)을 관통하도록 형성된 제1 뱅크홀(138a)에 의해 마련된 발광 영역(EA)에 배치된다. 또한, 유기 발광층(134)은 제2 뱅크홀(138b) 내에서 인접한 서브 화소에 배치되는 유기 발광층(134)과 뱅크(140)을 통해 분리된다. 특히, 서로 다른 색을 구현하는 인접한 서브 화소들에 배치되는 유기 발광층들(134)은 제2 뱅크홀(138b) 내에서 뱅크(140)를 통해 분리된다.The organic light-emitting layer 134 is formed on the anode electrode 132 in the order of the hole-related layer, the light-emitting layer, and the electron-related layer in the reverse order. The organic light emitting layer 134 is disposed in the light emitting region EA provided by the first bank hole 138a formed so as to pass through the bank 140. [ In addition, the organic light emitting layer 134 is separated from the organic light emitting layer 134 disposed in the adjacent sub-pixels in the second bank hole 138b through the bank 140. [ Particularly, the organic light emitting layers 134 disposed in adjacent sub-pixels that emit different colors are separated through the banks 140 in the second bank holes 138b.

캐소드 전극(136)은 제1 뱅크홀(138a) 내에서 유기 발광층(134)을 사이에 두고 애노드 전극(132)과 대향하도록 유기 발광층(134) 및 뱅크(140)의 상부면 및 측면 상에 형성된다. 이 캐소드 전극(136)은 전면 발광형 유기 발광 표시 장치에 적용되는 경우, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 투명 도전막으로 이루어진다.The cathode electrode 136 is formed on the upper surface and side surfaces of the organic light emitting layer 134 and the bank 140 so as to face the anode electrode 132 with the organic light emitting layer 134 therebetween in the first bank hole 138a. do. The cathode electrode 136 is formed of a transparent conductive film such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) when applied to a top emission type OLED display.

이러한 캐소드 전극(136)은 제2 뱅크홀(138b)을 통해 노출된 보조 전극(168)을 통해 저전위 전원(VSS) 라인(160)과 접속된다. 이 보조 전극(168)은 보조 컨택홀(170)을 통해 저전위 전원 라인(160)과 전기적으로 접속된다.The cathode electrode 136 is connected to the low potential power source (VSS) line 160 through the auxiliary electrode 168 exposed through the second bank hole 138b. The auxiliary electrode 168 is electrically connected to the low potential power supply line 160 through the auxiliary contact hole 170.

저전위 전원 라인(160)은 전원 컨택홀(166)을 통해 서로 연결되는 제1 및 제2 저전위 전원 라인(162,164)을 구비한다. 제1 저전위 전원 라인(162)은 차광층(102)과 동일 평면인 기판(101) 상에 차광층(102)과 동일 재질로 형성된다. 제2 저전위 전원 라인(164)은 스토리지 상부 전극(144)과 동일 평면인 층간 절연막(116) 상에서 스토리지 상부 전극(144)과 동일 재질로 형성된다. 이러한 제2 저전위 전원라인(164)은 버퍼층(104) 및 층간 절연막(116)을 관통하는 전원 컨택홀(166)을 통해 노출된 제1 저전위 전원 라인(162)과 접속된다.The low potential power supply line 160 has first and second low potential power supply lines 162 and 164 connected to each other through a power supply contact hole 166. The first low-potential power supply line 162 is formed of the same material as the light-shielding layer 102 on the substrate 101 which is flush with the light-shielding layer 102. The second low potential power supply line 164 is formed of the same material as the storage upper electrode 144 on the interlayer insulating film 116 which is flush with the storage upper electrode 144. The second low potential power supply line 164 is connected to the first low potential power supply line 162 exposed through the power supply contact hole 166 passing through the buffer layer 104 and the interlayer insulating film 116.

또한, 저전위 전원 라인(160)의 제2 저전위 전원 라인(164)은 보호막(118) 및 평탄화층(126)을 관통하도록 형성된 보조 컨택홀(170)을 통해 노출되어 보조 전극(168)과 접속된다. 한편, 본 발명에서는 저전위 전원 라인(160)이 다층 구조로 형성되는 구조를 예로 들어 설명하였지만, 이외에도 저전위 전원 라인(160)은 차광층(102), 게이트 전극(106) 및 소스 전극(108) 중 적어도 어느 하나와 동일 재질를 이용하여, 단층 구조로 형성될 수도 있다.The second low potential power supply line 164 of the low potential power supply line 160 is exposed through the auxiliary contact hole 170 formed to pass through the passivation layer 118 and the planarization layer 126, Respectively. The low potential power supply line 160 may include a light shielding layer 102, a gate electrode 106, and a source electrode 108. The low potential power supply line 160 may have a multi-layered structure, , Or a single layer structure using the same material as at least one of them.

뱅크(140)는 평탄화층(126) 상에 다층 구조로 형성된다. 이 때, 뱅크(140)의 다층 중 보조 전극(168)과 인접한 최하부층은 언더컷(UC)을 포함하도록 형성된다. 본 발명에서는 뱅크(140)가 언더컷(UC)을 포함하는 제1 뱅크(146)와, 제1 뱅크(146) 상에 적층되는 제2 뱅크(148)를 구비하는 구조를 예로 들어 설명하기로 한다.The banks 140 are formed in a multi-layered structure on the planarization layer 126. At this time, the lowermost layer adjacent to the auxiliary electrode 168 in the multi-layer of the bank 140 is formed to include the undercut UC. The present invention will be described taking a structure in which the bank 140 includes a first bank 146 including an undercut UC and a second bank 148 stacked on the first bank 146 .

제1 뱅크(146)는 애노드 전극(132) 및 보조 전극(168)이 형성된 평탄화층(126) 상에 SiNx 또는 SiOx와 같은 무기 절연 재질로 형성된다. 이러한 제1 뱅크(146)는 발광영역(EA)을 마련할 뿐만 아니라, 외부의 수분이나 산소에 취약한 유기 발광층(134)으로 외부의 수분이나 산소가 침투되는 것을 차단한다.The first bank 146 is formed of an inorganic insulating material such as SiNx or SiOx on the planarization layer 126 on which the anode electrode 132 and the auxiliary electrode 168 are formed. The first bank 146 not only provides the luminescent region EA but also blocks the penetration of moisture or oxygen into the organic luminescent layer 134 which is vulnerable to external moisture or oxygen.

여기서, SiNx 재질의 제1 뱅크(146)를 형성하는 경우, 제1 뱅크(146)는 실란 가스(SiH4)와 수소를 포함하지 않는 가스를 반응가스로 하여 평탄화층(126) 상에 증착된다. 실란 가스를 제외한 반응 가스가 수소를 함유하는 경우, 증착과정에서 반응 가스에 함유된 수소와 실란(SiH4)의 결합으로, SiNx재질의 뱅크가 형성될 뿐만 아니라, 다량의 수소가 잔존하게 된다. 다량의 수소가 액티브층(114)으로 확산되면, 액티브층(114)과 반응하여 박막트랜지스터의 특성(예를 들어, 문턱 전압 등)이 변동된다. 이에 따라, 박막트랜지스터의 특성 변동을 방지하기 위해, 실란 가스(SiH4)와 질소 가스(N2)를 반응가스로 하여 SiNx 재질의 제1 뱅크(146)를 형성하는 것이 바람직하다.Here, when the first bank 146 made of SiNx is formed, the first bank 146 is deposited on the planarization layer 126 using silane gas (SiH 4) and a gas not containing hydrogen as a reaction gas. When the reaction gas other than the silane gas contains hydrogen, a SiNx material bank is formed by the combination of hydrogen and silane (SiH4) contained in the reaction gas during the deposition process, and a large amount of hydrogen remains. When a large amount of hydrogen diffuses into the active layer 114, the characteristics (for example, threshold voltage, etc.) of the thin film transistor are changed by reacting with the active layer 114. Accordingly, it is preferable to form the first bank 146 made of SiNx using the silane gas (SiH4) and the nitrogen gas (N2) as the reaction gas in order to prevent the characteristic change of the thin film transistor.

제2 뱅크(148)는 제1 뱅크(146) 상에 감광성의 유기 절연 재질로 형성된다. 제2 뱅크(148)는 제1 뱅크(146)와 함께 발광영역(EA)을 마련한다.The second bank 148 is formed of a photosensitive organic insulating material on the first bank 146. The second bank 148 is provided with a light emitting area EA together with the first bank 146.

이러한 제1 및 제2 뱅크(146,148) 각각은 애노드 전극(132)의 상부면을 노출시키는 제1 뱅크홀(138a) 및 보조 전극(168)의 상부면을 노출시키는 제2 뱅크홀(138b)에 의해 양측면이 노출된다.Each of the first and second banks 146 and 148 includes a first bank hole 138a exposing an upper surface of the anode electrode 132 and a second bank hole 138b exposing an upper surface of the auxiliary electrode 168 So that both sides are exposed.

제2 뱅크홀(138b)에 의해 노출된 제2 뱅크(148)의 양측면은 제2 뱅크홀(138b)에 의해 노출되는 제1 뱅크(146)의 양측면보다 돌출되므로, 제2 뱅크홀(138b)과 대응되는 영역에서 제1 뱅크(146)는 언더컷(UC)을 포함하게 된다. 이 경우, 제1 뱅크(146)를 관통하는 제2 뱅크홀(138b)의 하부폭(WD2)은 제2 뱅크(148)를 관통하는 제2 뱅크홀(138b)의 상부폭(WU2)보다 크게 형성된다. 즉, 제2 뱅크홀(138b)은 보조 전극(168)과 가까운 하부폭(WD2)이 보조 전극(168)과 먼 상부폭(WU2)보다 넓도록 형성되므로, 제2 뱅크홀(138b)에 의해 노출된 뱅크(140)의 측면은 역테이퍼 형상을 가진다. 이에 따라, 수직 방향의 직진성을 가지고 성막되는 유기 발광층(134)은 언더컷(UC) 영역에 형성되지 않는다. 제1 뱅크(146)의 언더컷(UC)에 의해 인접한 서브 화소의 유기 발광층(134)들은 제2 뱅크홀(174) 내에서 분리된다. 반면에 수직, 수평 및 경사 방향으로의 회절성을 가지고 성막되는 캐소드 전극(136)은 유기 발광층(134)에 비해 스텝커버리지가 좋아 언더컷(UC) 영역에도 형성된다. 이에 따라, 캐소드 전극(136)은 제2 뱅크홀(138b)에 의해 노출된 보조 전극(168)과 언더컷(UC) 영역에서 접속된다.The both side surfaces of the second bank 148 exposed by the second bank hole 138b protrude from both sides of the first bank 146 exposed by the second bank hole 138b so that the second bank hole 138b, The first bank 146 includes an undercut (UC). In this case, the lower width WD2 of the second bank hole 138b passing through the first bank 146 is larger than the upper width WU2 of the second bank hole 138b passing through the second bank 148 . That is, since the second bank hole 138b is formed such that the lower width WD2 close to the auxiliary electrode 168 is wider than the auxiliary electrode 168 and the upper width WU2 farther from the auxiliary electrode 168, the second bank hole 138b is formed by the second bank hole 138b The side surface of the exposed bank 140 has an inverted taper shape. As a result, the organic light emitting layer 134 formed in the vertical direction is not formed in the undercut (UC) region. The organic light emitting layers 134 of the adjacent sub-pixels are separated in the second bank hole 174 by the undercut UC of the first bank 146. [ On the other hand, the cathode electrode 136 formed in the perpendicular, horizontal, and oblique directions differs from the organic light emitting layer 134 in the step coverage and is formed in the undercut (UC) region. Thus, the cathode electrode 136 is connected to the auxiliary electrode 168 exposed by the second bank hole 138b in the undercut (UC) region.

그리고, 제1 뱅크홀(138a)에 의해 노출되는 제2 뱅크(148)의 측면은 제1 뱅크홀(138a)에 의해 노출되는 제1 뱅크(146)의 측면보다 돌출되지 않으므로, 제1 뱅크(146)를 관통하는 제1 뱅크홀(138a)의 하부폭(WD1)은 제2 뱅크(148)를 관통하는 제1 뱅크홀(138a)의 상부폭(WU1) 이하로 형성된다. 즉, 제1 뱅크홀(138a)은 애노드 전극(132)으로부터 멀어질수록 선폭이 넓어지도록 형성되므로, 제1 뱅크홀(138a)에 의해 노출된 뱅크(140)의 측면은 정테이퍼 형상을 가진다. 이에 따라, 직진성을 가지고 성막되는 유기 발광층(134)은 애노드 전극(132)의 상부면 및 뱅크(140)의 측면 상에 형성되며, 회절성을 가지고 성막되는 캐소드 전극(136)은 유기 발광층(134)의 상부면 및 측면 상에 형성된다.Since the side surface of the second bank 148 exposed by the first bank hole 138a does not protrude from the side surface of the first bank 146 exposed by the first bank hole 138a, The lower width WD1 of the first bank hole 138a passing through the second bank 148 is less than or equal to the upper width WU1 of the first bank hole 138a passing through the second bank 148. [ That is, since the first bankhole 138a is formed so as to be wider as the distance from the anode electrode 132 increases, the side surface of the bank 140 exposed by the first bankhole 138a has a constant taper shape. The organic luminescent layer 134 formed in a straight line is formed on the upper surface of the anode electrode 132 and the side surface of the bank 140 and the cathode electrode 136 formed in a diffracting manner is formed on the organic luminescent layer 134 As shown in FIG.

한편, 본 발명에 따른 유기 발광 표시 장치에서는 제1 뱅크(146)의 두께(TB)가 도 3a에 도시된 바와 같이 유기 발광층(134)의 두께(TE) 이상으로 형성된다. 제2 뱅크(148)의 하부면은 보조 전극(168) 상에 형성되는 유기 발광층(134)의 상부면보다 상부에 위치하게 된다. 이 경우, 제2 뱅크(148)의 측면에 형성된 유기 발광층(134)의 측면과, 보조 전극(168) 상에 형성되는 유기 발광층(134)의 측면은 좌우로 마주보지 않고 상하로 이격되어 있다. 이러한 상하 이격 공간(S1)을 통과하는 캐소드 전극(136)을 이루는 도전 물질은 제1 뱅크(146)의 언더컷 영역의 보조 전극(168) 상에서 상대적으로 넓은 면적으로 증착된다. 이에 따라, 본 발명에 따른 유기 발광 표시 장치는 인접한 서브 화소의 캐소드 전극들(136)이 보조 전극(168)을 통해 서로 전기적으로 연결되고, 보조 전극(168)을 통해 저전위 전원 라인(160)과 캐소드 전극(136)이 전기적으로 연결되므로, 수율이 저하되는 것을 방지할 수 있다.Meanwhile, in the OLED display according to the present invention, the thickness TB of the first bank 146 is formed to be equal to or larger than the thickness TE of the organic light emitting layer 134 as shown in FIG. 3A. The lower surface of the second bank 148 is located above the upper surface of the organic light emitting layer 134 formed on the auxiliary electrode 168. In this case, the side surface of the organic light emitting layer 134 formed on the side surface of the second bank 148 and the side surface of the organic light emitting layer 134 formed on the auxiliary electrode 168 are vertically spaced apart from each other. The conductive material constituting the cathode electrode 136 passing through the upper and lower spacing spaces S1 is deposited in a relatively large area on the auxiliary electrode 168 in the undercut region of the first bank 146. Accordingly, the organic light emitting display according to the present invention includes the cathode electrodes 136 of the adjacent sub-pixels electrically connected to each other through the auxiliary electrode 168, the low-potential power supply line 160 through the auxiliary electrode 168, And the cathode electrode 136 are electrically connected to each other, the yield can be prevented from lowering.

반면에, 제1 뱅크(146)의 두께(TB)가 도 3b에 도시된 바와 같이 유기 발광층(134) 두께(TE)보다 작게 형성된 비교예의 경우, 보조 전극(168) 상에 형성되는 유기 발광층(134)의 상부면은 제2 뱅크(148)의 하부면보다 상부에 위치하게 된다. 이 경우, 제2 뱅크(148)의 측면에 형성된 유기 발광층(134)의 측면과, 보조 전극(168) 상에 형성되는 유기 발광층(134)의 측면은 좌우로 마주보도록 이격된다. 이 좌우 이격 공간(S2)은 도 3a에 도시된 상하 이격공간(S1)보다 좁으므로, 캐소드 전극(136)을 이루는 도전 물질은 언더컷(UC) 영역의 보조 전극(168) 상에 상대적으로 좁은 면적으로 증착된다. 즉, 비교예에서는 캐소드 전극(136)이 보조 전극(168) 상에 제대로 증착되지 못해 비교예의 캐소드 전극(136)과 보조 전극(168) 간의 접촉 면적이 감소하게 된다. 이에 따라, 비교예의 유기 발광 표시 장치는 인접한 서브 화소의 캐소드 전극들(136)이 서로 전기적으로 연결되지 못하고, 보조 전극(168)과 접속된 저전위 전원 라인(160)과 캐소드 전극(136)이 전기적으로 연결되지 못해 수율이 낮아지게 된다.On the other hand, in the comparative example in which the thickness TB of the first bank 146 is less than the thickness TE of the organic light emitting layer 134 as shown in FIG. 3B, the organic light emitting layer 134 are positioned above the lower surface of the second bank 148. [ In this case, the side surface of the organic light emitting layer 134 formed on the side surface of the second bank 148 and the side surface of the organic light emitting layer 134 formed on the auxiliary electrode 168 are spaced apart from each other. 3A, the conductive material constituting the cathode electrode 136 is formed on the auxiliary electrode 168 in the undercut (UC) region with a relatively narrow area . That is, in the comparative example, since the cathode electrode 136 is not properly deposited on the auxiliary electrode 168, the contact area between the cathode electrode 136 and the auxiliary electrode 168 of the comparative example decreases. Accordingly, in the organic light emitting display device of the comparative example, the cathode electrodes 136 of the adjacent sub-pixels can not be electrically connected to each other, and the low-potential power supply line 160 and the cathode electrode 136 connected to the auxiliary electrode 168 The electrical connection is not made and the yield is lowered.

도 4a 내지 도 4i는 도 2에 도시된 유기 발광 표시 장치의 제조방법을 설명하기 위한 단면도들이다.4A to 4I are cross-sectional views illustrating a method of manufacturing the organic light emitting display shown in FIG.

도 4a에 도시된 바와 같이 기판(101) 상에 차광층(102) 및 제1 저전위 전원 라인(162)이 형성된다.The light shielding layer 102 and the first low potential power supply line 162 are formed on the substrate 101 as shown in FIG.

구체적으로, 기판(101) 상에 증착 공정을 통해 불투명 금속층이 형성된다. 그런 다음, 제1 마스크를 이용한 포토리소그래피공정과 식각 공정을 통해 불투명 금속층이 패터닝됨으로써 차광층(102) 및 제1 저전위 전원 라인(162)이 형성된다. 여기서, 불투명 금속층으로는 Mo, Ti, Cu, AlNd, Al 또는 Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다.Specifically, an opaque metal layer is formed on the substrate 101 through a deposition process. Then, the opaque metal layer is patterned through the photolithography process and the etching process using the first mask to form the light-shielding layer 102 and the first low-potential power supply line 162. Here, the opaque metal layer may be a single layer of a metal material such as Mo, Ti, Cu, AlNd, Al, Cr, or an alloy thereof, or may be used as a multilayer structure using these materials.

도 4b를 참조하면, 차광층(102) 및 제1 저전위 전원 라인(162)이 형성된 기판(101) 상에 버퍼막(104)이 형성되고, 그 버퍼막(104) 상에 액티브층(114)이 형성된다.4B, a buffer layer 104 is formed on a substrate 101 on which a light-shielding layer 102 and a first low-potential power supply line 162 are formed, and an active layer 114 Is formed.

구체적으로, 차광층(102) 및 제1 저전위 전원 라인(162)이 형성된 기판(101)이 형성된 기판(101) 상에 SiOx 또는 SiNx 등과 같은 무기 절연 물질이 전면 증착됨으로서 버퍼막(104)이 형성된다. 그런 다음, 버퍼막(104)이 형성된 기판(101) 상에 LPCVD(Low Pressure Chemical Vapor Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 방법을 통해 아몰퍼스 실리콘 박막이 형성된다. 그런 다음, 아몰퍼스 실리콘 박막을 결정화함으로써 폴리 실리콘 박막으로 형성된다. 그리고, 폴리 실리콘 박막을 제2 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 액티브층(114)이 형성된다.Specifically, an inorganic insulating material such as SiOx or SiNx is entirely deposited on the substrate 101 on which the substrate 101 having the light-shielding layer 102 and the first low-potential power supply line 162 is formed, so that the buffer film 104 . Then, an amorphous silicon thin film is formed on the substrate 101 on which the buffer film 104 is formed by a method such as LPCVD (Low Pressure Chemical Vapor Deposition) or PECVD (Plasma Enhanced Chemical Vapor Deposition). Then, the amorphous silicon thin film is crystallized to form a polysilicon thin film. Then, the active layer 114 is formed by patterning the polysilicon thin film by a photolithography process and an etching process using a second mask.

도 4c를 참조하면, 액티브층(114)이 형성된 버퍼막(104) 상에 게이트 절연 패턴(112)과, 그 게이트 절연 패턴(112) 상에 게이트 전극(106), 스토리지 하부 전극(142) 및 패드 하부 전극(152)이 형성된다.4C, a gate insulating pattern 112 is formed on the buffer film 104 on which the active layer 114 is formed, a gate electrode 106, a storage lower electrode 142, A pad lower electrode 152 is formed.

구체적으로, 액티브층(114)이 형성된 버퍼막(104) 상에 게이트 절연막이 형성되고, 그 위에 스퍼터링 등의 증착 방법으로 게이트 금속층이 형성된다. 게이트 절연막으로는 SiOx 또는 SiNx 등과 같은 무기 절연 물질이 이용된다. 게이트 금속층으로는 Mo, Ti, Cu, AlNd, Al 또는 Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 제3 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 게이트 금속층 및 게이트 절연막을 동시에 패터닝함으로써 스토리지 하부 전극(142), 게이트 전극(106), 및 패드 하부 전극(152) 각각과, 그들 각각의 하부에 게이트 절연 패턴(112)이 동일 패턴으로 형성된다.Specifically, a gate insulating film is formed on the buffer film 104 on which the active layer 114 is formed, and a gate metal layer is formed thereon by a vapor deposition method such as sputtering. As the gate insulating film, an inorganic insulating material such as SiOx or SiNx is used. As the gate metal layer, a metal material such as Mo, Ti, Cu, AlNd, Al or Cr or an alloy thereof may be used as a single layer, or may be used as a multi-layer structure by using them. Then, by patterning the gate metal layer and the gate insulating film simultaneously through the photolithography process and the etching process using the third mask, the storage lower electrode 142, the gate electrode 106, and the pad lower electrode 152, respectively, The gate insulating pattern 112 is formed in the same pattern.

그리고, 게이트 전극(106)을 마스크로 이용하여 액티브층(114)에 n+형 또는 p+형 불순물을 주입함으로써 액티브층(114)의 소스 영역(114S) 및 드레인 영역(114D)이 형성된다.The source region 114S and the drain region 114D of the active layer 114 are formed by implanting n + type or p + type impurity into the active layer 114 using the gate electrode 106 as a mask.

도 4d를 참조하면, 게이트 전극(106), 스토리지 하부 전극(142) 및 패드 하부 전극(152)이 형성된 기판(101) 상에 소스 및 드레인 컨택홀(124S,124D)과 제1 패드 컨택홀(158) 및 전원 컨택홀(166)을 가지는 층간 절연막(116)이 형성된다.4D, source and drain contact holes 124S and 124D and a first pad contact hole (not shown) are formed on a substrate 101 on which a gate electrode 106, a storage lower electrode 142 and a pad lower electrode 152 are formed. 158 and a power contact hole 166 are formed.

구체적으로, 게이트 전극(106), 스토리지 중간 전극(144) 및 패드 하부 전극(152)이 형성된 기판(101) 상에 PECVD 등의 증착 방법으로 층간 절연막(116)이 형성된다. 그런 다음, 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 층간 절연막(116) 및 버퍼막(104)이 선택적으로 패터닝됨으로써 소스 및 드레인 컨택홀(124S,124D), 제1 패드 컨택홀(158) 및 전원 컨택홀(166)이 형성된다. 소스 및 드레인 컨택홀(124S,124D) 및 제1 패드 컨택홀(158) 각각은 층간 절연막(116)을 관통하도록 형성됨으로써 소스 전극(108), 드레인 전극(110) 및 패드 하부 전극(152)을 노출시키며, 전원 컨택홀(166)은 층간 절연막(116) 및 버퍼막(104)을 관통하도록 형성됨으로써 제1 저전위 전원 라인(162)을 노출시킨다.Specifically, an interlayer insulating film 116 is formed on the substrate 101 on which the gate electrode 106, the storage intermediate electrode 144, and the pad lower electrode 152 are formed by a deposition method such as PECVD. Then, the interlayer insulating film 116 and the buffer film 104 are selectively patterned through the photolithography process and the etching process using the fourth mask, thereby forming the source and drain contact holes 124S and 124D, the first pad contact hole 158 And a power contact hole 166 are formed. The source and drain contact holes 124S and 124D and the first pad contact hole 158 are formed to penetrate the interlayer insulating layer 116 to form the source electrode 108, the drain electrode 110, and the pad lower electrode 152, And the power contact hole 166 is formed to penetrate the interlayer insulating film 116 and the buffer film 104 to expose the first low potential power supply line 162.

도 4e를 참조하면, 소스 및 드레인 컨택홀(124S,124D)과 제1 패드 컨택홀(158) 및 전원 컨택홀(166)을 가지는 층간 절연막(116) 상에 소스 전극(108), 드레인 전극(110), 스토리지 상부 전극(144), 패드 상부 전극(154) 및 제2 저전위 전원 라인(164)이 형성된다.4E, a source electrode 108 and a drain electrode (not shown) are formed on an interlayer insulating film 116 having source and drain contact holes 124S and 124D, a first pad contact hole 158, and a power contact hole 166. [ 110, a storage upper electrode 144, a pad upper electrode 154, and a second low potential power supply line 164 are formed.

구체적으로, 소스 및 드레인 컨택홀(124S,124D)과 제1 패드 컨택홀(158) 및 전원 컨택홀(166)을 가지는 층간 절연막(116) 상에 스퍼터링 등의 증착 방법으로 데이터 금속층이 형성된다. 데이터 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 제5 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 데이터 금속층 패터닝함으로써 층간 절연막(116) 상에 소스 전극(108), 드레인 전극(110), 스토리지 상부 전극(144), 패드 상부 전극(154) 및 제2 저전위 전원 라인(164)이 형성된다.Specifically, a data metal layer is formed on the interlayer insulating film 116 having the source and drain contact holes 124S and 124D, the first pad contact hole 158, and the power contact hole 166 by a deposition method such as sputtering. As the data metal layer, a metal material such as Mo, Ti, Cu, AlNd, Al, Cr or an alloy thereof may be used as a single layer, or may be used as a multi-layer structure by using them. Then, a source metal layer 108, a drain electrode 110, a storage upper electrode 144, a pad upper electrode (not shown) are formed on the interlayer insulating layer 116 by patterning the data metal layer through a photolithography process and an etching process using a fifth mask 154 and the second low-potential power supply line 164 are formed.

도 4f를 참조하면, 소스 전극(108), 드레인 전극(110), 스토리지 상부 전극(144), 패드 상부 전극(154) 및 제2 저전위 전원 라인(164)이 형성된 층간 절연막(116) 상에 화소 컨택홀(120), 보조 컨택홀(170) 및 제2 패드 컨택홀(156)을 가지는 보호막(118) 및 평탄화층(126)이 형성된다.4F, on the interlayer insulating film 116 on which the source electrode 108, the drain electrode 110, the storage upper electrode 144, the pad upper electrode 154 and the second low potential power source line 164 are formed, A passivation layer 118 having a pixel contact hole 120, an auxiliary contact hole 170 and a second pad contact hole 156 and a planarization layer 126 are formed.

구체적으로, 소스 전극(108), 드레인 전극(110), 스토리지 상부 전극(144), 패드 상부 전극(154) 및 제2 저전위 전원 라인(164)이 형성된 층간 절연막(116) 상에 보호막(118) 및 평탄화층(126)이 순차적으로 적층된다. 여기서, 보호막(118)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용되며, 평탄화층(126)으로는 포토아크릴 등과 같은 감광성 유기 절연 물질이 이용된다. 그런 다음, 평탄화층(126)을 하프톤 마스크 또는 슬릿 마스크와 같은 제6 마스크를 이용한 포토리소그래피공정을 통해 패터닝함으로써 다단 구조의 평탄화층(126)이 형성된다. 다단 구조의 평탄화층(126)은 패드 영역에서 제1 두께로 형성되고, 액티브 영역에서 제1 두께보다 두꺼운 제2 두께로 형성되고, 화소 컨택홀(120), 보조 컨택홀(170) 및 제2 패드 컨택홀(156)이 형성될 영역에는 평탄화층(126)이 형성되지 않는다. 이러한 다단 구조의 평탄화층(126)을 마스크로 이용한 식각 공정을 통해 보호막(118)이 식각됨으로써 화소 컨택홀(120), 보조 컨택홀(170) 및 제2 패드 컨택홀(156)이 형성된다. 그런 다음, 다단 구조의 평탄화층(126)을 에싱함으로써 패드 영역에 배치된 제1 두께의 평탄화층(126)은 제거되어 패드 영역의 보호막(118)이 노출되고, 제2 두께의 평탄화층(126)은 두께가 얇아져 액티브 영역의 보호막(118) 상에 배치된다.Specifically, on the interlayer insulating film 116 on which the source electrode 108, the drain electrode 110, the storage upper electrode 144, the pad upper electrode 154 and the second low potential power supply line 164 are formed, And a planarization layer 126 are sequentially stacked. As the protective film 118, an inorganic insulating material such as SiOx, SiNx, or the like is used, and as the planarization layer 126, a photosensitive organic insulating material such as photo acrylic is used. Then, the planarization layer 126 is formed by patterning the planarization layer 126 through a photolithography process using a sixth mask such as a halftone mask or a slit mask. The planarization layer 126 of the multi-step structure is formed to have a first thickness in the pad region, a second thickness in the active region that is thicker than the first thickness, and the pixel contact hole 120, the auxiliary contact hole 170, The planarization layer 126 is not formed in the region where the pad contact hole 156 is to be formed. The pixel contact hole 120, the auxiliary contact hole 170, and the second pad contact hole 156 are formed by etching the passivation layer 118 through the etching process using the planarization layer 126 having the multi-step structure as a mask. The planarization layer 126 of the first thickness disposed in the pad region is then removed by ashing the planarization layer 126 of the multi-step structure to expose the protective layer 118 of the pad region and the planarization layer 126 of the second thickness Is thinned and disposed on the protective film 118 of the active region.

도 4g를 참조하면, 평탄화층(126)이 형성된 기판(101) 상에 애노드 전극(132) 및 보조 전극(168)이 형성된다.Referring to FIG. 4G, an anode electrode 132 and an auxiliary electrode 168 are formed on a substrate 101 on which a planarization layer 126 is formed.

구체적으로, 평탄화층(126)이 형성된 기판(101) 상에 애노드용 도전층이 전면 증착된다. 여기서, 애노드용 도전층은 투명 도전막 및 반사효율이 높은 불투명 도전막을 포함하는 다층 구조로 이루어진다. 그런 다음, 제7 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 애노드용 도전층을 패터닝함으로써 층간 절연막(126) 상에 애노드 전극(132) 및 보조 전극(168)이 형성된다.Specifically, a conductive layer for an anode is entirely deposited on the substrate 101 on which the planarization layer 126 is formed. Here, the anode-use conductive layer has a multilayer structure including a transparent conductive film and an opaque conductive film with high reflection efficiency. Then, the anode electrode 132 and the auxiliary electrode 168 are formed on the interlayer insulating film 126 by patterning the conductive layer for the anode through the photolithography process and the etching process using the seventh mask.

도 4h를 참조하면, 애노드 전극(132) 및 보조 전극(168)이 형성된 기판(101) 상에 제1 및 제2 뱅크홀(138a,138b)을 가지는 뱅크(140)가 형성된다. 이에 대해, 도 5a 내지 도 5d를 결부하여 구체적으로 설명하기로 한다.Referring to FIG. 4H, a bank 140 having first and second bank holes 138a and 138b is formed on a substrate 101 having an anode electrode 132 and an auxiliary electrode 168 formed thereon. 5A to 5D will be specifically described below.

구체적으로, 애노드 전극(132) 및 보조 전극(168)이 형성된 기판(101) 상에 도 5a에 도시된 바와 같이 무기 절연막(147) 및 감광성을 가지는 유기 절연막(149)을 순차적으로 적층한다. 그런 다음, 유기 절연막(149)을 제8 마스크를 이용한 포토리소그래피 공정을 통해 패터닝함으로써 다단 구조의 유기 절연막(149)이 형성된다. 다단 구조의 유기 절연막(149)은 제2 뱅크홀이 형성될 영역에는 형성되지 않고, 제1 뱅크홀이 형성될 영역 및 패드 영역에서는 제1 두께로 형성되고, 뱅크가 형성될 영역에서 제2 두께로 형성된다. 이러한 다단 구조의 유기 절연막(149)을 마스크로 이용한 식각 공정을 통해 무기 절연막(147)을 과식각함으로써 도 5b에 도시된 바와 같이 보조 전극(168)을 노출시키는 언더컷(UC) 구조의 제2 뱅크홀(138b)이 형성된다. 그런 다음, 다단 구조의 유기 절연막(149)을 에싱함으로써 도 5c에 도시된 바와 같이 제1 두께의 유기 절연막(149)은 제거되어 패드 영역 및 애노드 전극(132) 상의 무기 절연막(147)이 노출되고, 제2 두께의 유기 절연막(149)은 두께가 얇아져 제2 뱅크(148)가 된다.5A, an inorganic insulating film 147 and an organic insulating film 149 having photosensitivity are sequentially stacked on the substrate 101 on which the anode electrode 132 and the auxiliary electrode 168 are formed. Then, an organic insulating film 149 is formed by patterning the organic insulating film 149 through a photolithography process using an eighth mask. The organic insulating film 149 having a multi-layer structure is not formed in the region where the second bank holes are to be formed but is formed in the region where the first bank holes are to be formed and the first thickness in the pad region, . A second bank of an undercut (UC) structure, which exposes the auxiliary electrode 168 as shown in FIG. 5B by over-etching the inorganic insulating film 147 through the etching process using the organic insulating film 149 having a multi- A hole 138b is formed. 5C, the organic insulating film 149 of the first thickness is removed to expose the pad region and the inorganic insulating film 147 on the anode electrode 132 The organic insulating film 149 having the second thickness becomes thinner and becomes the second bank 148.

그런 다음, 제2 뱅크(148)를 마스크로 이용하여 무기 절연막(147)이 식각된다. 이에 따라, 도 5d에 도시된 바와 같이 패드 영역 상의 무기 절연막(147)이 제거되어 패드 상부 전극(154)이 노출됨과 동시에, 애노드 전극(132) 상의 무기 절연막(147)이 제거되어 애노드 전극(132)을 노출시키는 제1 뱅크홀(138a)을 가지는 제1 뱅크(146)가 형성된다.Then, the inorganic insulating film 147 is etched using the second bank 148 as a mask. 5D, the inorganic insulating film 147 on the pad region is removed to expose the pad upper electrode 154, and the inorganic insulating film 147 on the anode electrode 132 is removed to expose the anode electrode 132 The first bank 146 having the first bank hole 138a for exposing the first bank 146 is formed.

도 4i를 참조하면, 제1 및 제2 뱅크(146,148)가 형성된 기판(101) 상에 유기 발광층(134) 및 캐소드(136) 전극이 순차적으로 형성된다.Referring to FIG. 4I, an organic light emitting layer 134 and a cathode 136 electrode are sequentially formed on a substrate 101 on which first and second banks 146 and 148 are formed.

구체적으로, 새도우마스크를 이용한 증착 공정을 통해 제1 및 제2 뱅크(146,148)가 형성된 기판(101) 상에 유기 발광층(134) 및 캐소드 전극(136)이 순차적으로 형성된다. 이 때, 수직 방향으로의 직진성을 가지고 성막되는 유기 발광층(134)은 언더컷(UC) 영역에 형성되지 않고, 수직, 수평 및 경사 방향으로의 회절성을 가지고 성막되는 캐소드 전극(136)은 언더컷 영역(UC)에 형성된다.Specifically, an organic light emitting layer 134 and a cathode electrode 136 are sequentially formed on the substrate 101 on which the first and second banks 146 and 148 are formed through a deposition process using a shadow mask. At this time, the organic luminescent layer 134 formed in the vertical direction is not formed in the undercut (UC) region, and the cathode electrode 136, which is formed in the vertical, horizontal and oblique directions, (UC).

이와 같이, 본 발명에서는 제1 뱅크홀(138a)에 의해 노출되는 뱅크(140)의 양측면이 정테이퍼 형상으로 형성되고, 제2 뱅크홀(138b)에 의해 노출되는 뱅크(140)의 양측면이 역테이퍼 형상으로 형성된다. 이 역테이퍼 형상을 이루는 제2 뱅크(148) 하부에 위치하는 제1 뱅크(146)는 언더컷(UC)을 포함하게 된다. 이러한 언더컷(UC)에 의해, 별도의 격벽 구조물없이도 보조 전극(168)은 제2 뱅크홀(138b) 내에서 노출되므로 보조 전극(168)과 캐소드 전극(136)이 전기적으로 접속된다. 이에 따라, 본 발명에서는 격벽 구조물을 형성하기 위한 별도의 마스크 공정을 생략할 수 있어 구조 및 제조 공정을 단순화할 수 있으므로 생산성을 향상시킬 수 있다.As described above, in the present invention, both side surfaces of the bank 140 exposed by the first bank hole 138a are formed in a regular taper shape, and both sides of the bank 140 exposed by the second bank hole 138b are reversed And is formed in a tapered shape. The first bank 146 located under the second bank 148 forming the reverse tapered shape includes the undercut UC. With this undercut UC, the auxiliary electrode 168 is exposed in the second bank hole 138b without a separate barrier structure, so that the auxiliary electrode 168 and the cathode electrode 136 are electrically connected. Accordingly, in the present invention, a separate mask process for forming the barrier structure can be omitted, so that the structure and the manufacturing process can be simplified, and productivity can be improved.

도 6은 본 발명의 제2 실시 예에 따른 유기 발광 표시 장치를 나타내는 단면도이다.6 is a cross-sectional view illustrating an OLED display according to a second embodiment of the present invention.

도 6에 도시된 유기 발광 표시 장치는 도 2에 도시된 유기 발광 표시 장치와 대비하여 제2 뱅크홀(138b)에 의해 노출된 뱅크(140)의 일측면이 역테이퍼 형상을 가지고 뱅크(140)의 타측면이 정테이퍼 형상을 가지도록 형성되는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.6, one side of the bank 140 exposed by the second bank hole 138b has an inverted tapered shape and is connected to the bank 140 by a reverse taper shape, as compared with the organic light emitting display shown in FIG. Except that the other side surface of the tapered portion has a constant taper shape. Accordingly, detailed description of the same constituent elements will be omitted.

제2 뱅크홀(138b)에 의해 노출된 제2 뱅크(148)의 일측면은 제2 뱅크홀(138b)에 의해 노출되는 제1 뱅크(146)의 일측면보다 돌출되므로, 제2 뱅크홀(138b)과 대응되는 영역에서 제1 뱅크(146)는 언더컷(UC)을 포함하게 된다. 이 경우, 제1 뱅크(146)를 관통하는 제2 뱅크홀(138b)의 하부폭(WD2)은 제2 뱅크를 관통하는 제2 뱅크홀(138b)의 상부폭(WU2)보다 크게 형성된다. 즉, 제2 뱅크홀(138b)은 보조 전극(168)과 가까운 하부폭(WD2)이 보조 전극(168)과 먼 상부폭(WU2)보다 넓도록 형성되므로, 제2 뱅크홀(138b)에 의해 노출된 뱅크(140)의 일측면은 역테이퍼 형상을 가진다. 이에 따라, 수직 방향의 직진성을 가지고 성막되는 유기 발광층(134)은 언더컷(UC) 영역에 형성되지 않는다. 이에 따라, 제1 뱅크(146)의 언더컷(UC)에 의해 인접한 서브 화소의 유기 발광층(134)들은 제2 뱅크홀(174) 내에서 분리된다. 반면에 수직, 수평 및 경사 방향으로의 회절성을 가지고 성막되는 캐소드 전극(136)은 유기 발광층(134)에 비해 스텝커버리지가 좋아 언더컷(UC) 영역에도 형성된다. 이에 따라, 캐소드 전극(136)은 제2 뱅크홀(138b)에 의해 노출된 보조 전극(168)과 언더컷(UC) 영역에서 접속된다.One side of the second bank 148 exposed by the second bank hole 138b protrudes from one side of the first bank 146 exposed by the second bank hole 138b, The first bank 146 includes an undercut (UC). In this case, the lower width WD2 of the second bank hole 138b passing through the first bank 146 is formed to be larger than the upper width WU2 of the second bank hole 138b passing through the second bank. That is, since the second bank hole 138b is formed such that the lower width WD2 close to the auxiliary electrode 168 is wider than the auxiliary electrode 168 and the upper width WU2 farther from the auxiliary electrode 168, the second bank hole 138b is formed by the second bank hole 138b One side of the exposed bank 140 has an inverted tapered shape. As a result, the organic light emitting layer 134 formed in the vertical direction is not formed in the undercut (UC) region. Accordingly, the organic light emitting layers 134 of the adjacent sub-pixels are separated in the second bank hole 174 by the undercut UC of the first bank 146. [ On the other hand, the cathode electrode 136 formed in the perpendicular, horizontal, and oblique directions differs from the organic light emitting layer 134 in the step coverage and is formed in the undercut (UC) region. Thus, the cathode electrode 136 is connected to the auxiliary electrode 168 exposed by the second bank hole 138b in the undercut (UC) region.

제2 뱅크홀(138b)에 의해 노출된 제2 뱅크(148)의 타측면은 제2 뱅크홀(138b)에 의해 노출되는 제1 뱅크(146)의 타측면보다 돌출되지 않으므로, 제2 뱅크홀(138b)에 의해 노출된 뱅크(140)의 타측면은 정테이퍼 형상을 가진다. 이 경우, 제2 뱅크홀(138b)에 의해 노출된 정테이퍼 형상을 가지는 뱅크(140)의 타측면에 의해 제2 뱅크홀(138b)의 크기는 도 2에 도시된 제2 뱅크홀(138b)의 크기보다 크게 형성할 수 있다. 이에 따라, 캐소드 전극(136)의 증착면적이 넓어져 캐소드 전극(136)의 단선불량을 방지할 수 있다.The other side of the second bank 148 exposed by the second bank hole 138b does not protrude from the other side of the first bank 146 exposed by the second bank hole 138b, And the other side of the bank 140 exposed by the bank 138b has a constant taper shape. In this case, the size of the second bankhole 138b is set to the second bankhole 138b shown in FIG. 2 by the other side of the bank 140 having the constant tapered shape exposed by the second bankhole 138b. As shown in Fig. As a result, the deposition area of the cathode electrode 136 is widened, and defective disconnection of the cathode electrode 136 can be prevented.

이와 같이, 본 발명에서는 제2 뱅크홀(138b)에 의해 노출되는 뱅크(140)의 일측면이 역테이퍼 형상으로 형성됨으로써 보조 전극(168)을 노출시키는 제1 뱅크(146)는 언더컷(UC)을 포함하게 된다. 이러한 언더컷(UC)에 의해, 별도의 격벽 구조물없이도 보조 전극(168)은 제2 뱅크홀(138b) 내에서 노출되므로 보조 전극(168)과 캐소드 전극(136)이 전기적으로 접속된다. 이에 따라, 본 발명에서는 격벽 구조물을 형성하기 위한 별도의 마스크 공정을 생략할 수 있어 구조 및 제조 공정을 단순화할 수 있으므로 생산성을 향상시킬 수 있다.As described above, one side of the bank 140 exposed by the second bank hole 138b is formed in an inverted tapered shape, so that the first bank 146, which exposes the auxiliary electrode 168, . With this undercut UC, the auxiliary electrode 168 is exposed in the second bank hole 138b without a separate barrier structure, so that the auxiliary electrode 168 and the cathode electrode 136 are electrically connected. Accordingly, in the present invention, a separate mask process for forming the barrier structure can be omitted, so that the structure and the manufacturing process can be simplified, and productivity can be improved.

도 7a 및 도 7b는 도 6에 도시된 본 발명의 제2 실시 예에 따른 유기 발광 표시 장치의 뱅크의 제조 방법을 설명하기 위한 단면도들이다. 본 발명의 제2 실시 예에 따른 유기 발광 표시 장치의 제조 방법 중 애노드 전극(132)까지의 제1 내지 제7 마스크 공정은 본 발명의 제1 실시 예와 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다.FIGS. 7A and 7B are cross-sectional views illustrating a method of manufacturing a bank of an organic light emitting diode display according to a second embodiment of the present invention shown in FIG. Since the first through seventh mask processes up to the anode electrode 132 in the method of manufacturing the organic light emitting display according to the second embodiment of the present invention are the same as those of the first embodiment of the present invention, .

구체적으로, 애노드 전극(132) 및 보조 전극(168)이 형성된 기판(101) 상에 도 7a에 도시된 바와 같이 무기 절연막(147) 및 감광성을 가지는 유기 절연막(149)을 순차적으로 적층한다. 그런 다음, 유기 절연막(149)을 제8 마스크를 이용한 포토리소그래피 공정을 통해 패터닝함으로써 다단 구조의 유기 절연막(149)이 형성된다. 다단 구조의 유기 절연막(149)은 뱅크의 일측면을 노출시키는 제2 뱅크홀이 형성될 일부 영역에는 형성되지 않고, 뱅크의 타측면을 노출시키는 제2 뱅크홀이 형성될 나머지 영역, 제1 뱅크홀이 형성될 영역 및 패드 영역에서는 제1 두께로 형성되고, 뱅크가 형성될 영역에서 제2 두께로 형성된다. 이러한 다단 구조의 유기 절연막(149)을 마스크로 이용한 식각 공정을 통해 무기 절연막(147)을 과식각함으로써 도 7b에 도시된 바와 같이 보조 전극(168)을 노출시키는 언더컷(UC) 구조의 제2 뱅크홀(138b)이 형성된다. 그런 다음, 다단 구조의 유기 절연막(149)을 에싱함으로써 도 7c에 도시된 바와 같이 제1 두께의 유기 절연막(149)은 제거되어 패드 영역 및 애노드 전극(132) 상의 무기 절연막(147)이 노출되고, 제2 두께의 유기 절연막(149)은 두께가 얇아져 제2 뱅크(148)가 된다.7A, an inorganic insulating film 147 and an organic insulating film 149 having photosensitivity are sequentially stacked on the substrate 101 on which the anode electrode 132 and the auxiliary electrode 168 are formed. Then, an organic insulating film 149 is formed by patterning the organic insulating film 149 through a photolithography process using an eighth mask. The organic insulating film 149 of the multi-stage structure is not formed in a partial region where the second bank holes are to be formed to expose one side of the bank, but the remaining region in which the second bank holes exposing the other side of the bank are to be formed, In the region where the hole is to be formed and the pad region, the first thickness is formed and the second thickness is formed in the region where the bank is to be formed. A second bank of an undercut (UC) structure, which exposes the auxiliary electrode 168 as shown in FIG. 7B by over-etching the inorganic insulating film 147 through the etching process using the organic insulating film 149 having a multi- A hole 138b is formed. 7C, the organic insulating film 149 of the first thickness is removed to expose the pad region and the inorganic insulating film 147 on the anode electrode 132 The organic insulating film 149 having the second thickness becomes thinner and becomes the second bank 148.

그런 다음, 제2 뱅크(148)를 마스크로 이용하여 무기 절연막(147)이 식각된다. 이에 따라, 도 7d에 도시된 바와 같이 제2 뱅크홀(138b의 타측면과 인접한 보조 전극(168) 및 패드 영역 상의 무기 절연막(147)이 제거되어 패드 상부 전극(154)이 노출됨과 동시에, 애노드 전극(132) 상의 무기 절연막(147)이 제거되어 애노드 전극(132)을 노출시키는 제1 뱅크홀(138a)을 가지는 제1 뱅크(146)가 형성된다.Then, the inorganic insulating film 147 is etched using the second bank 148 as a mask. 7D, the auxiliary electrode 168 adjacent to the other side of the second bank hole 138b and the inorganic insulating film 147 on the pad region are removed to expose the pad upper electrode 154, and at the same time, The inorganic insulating film 147 on the electrode 132 is removed to form the first bank 146 having the first bank hole 138a exposing the anode electrode 132. [

그런 다음, 제1 및 제2 뱅크(146,148)가 형성된 기판(101) 상에 유기 발광층(134) 및 캐소드(136) 전극이 순차적으로 형성된다.An organic emission layer 134 and a cathode 136 electrode are sequentially formed on the substrate 101 on which the first and second banks 146 and 148 are formed.

도 8은 본 발명의 제3 실시 예에 따른 유기 발광 표시 장치를 나타내는 단면도이다.8 is a cross-sectional view illustrating an OLED display according to a third embodiment of the present invention.

도 8에 도시된 유기 발광 표시 장치는 도 1에 도시된 유기 발광 표시 장치와 대비하여 제2 뱅크홀(138b)과 뱅크(140)를 사이에 두고 이격되는 제3 뱅크홀(138c)을 추가로 구비하는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.The organic light emitting display shown in FIG. 8 further includes a third bank hole 138c spaced apart from the second bank hole 138b and the bank 140 in comparison with the organic light emitting display shown in FIG. And has the same constituent elements except that it is provided. Accordingly, detailed description of the same constituent elements will be omitted.

제3 뱅크홀(138c)은 제2 뱅크홀(138b)과 마찬가지로 제1 및 제2 뱅크(146,148)를 관통하도록 형성되어 보조 전극(168)의 상부면 및 제1 및 제2 뱅크(146,148)의 측면을 노출시킨다.The third bank hole 138c is formed so as to pass through the first and second banks 146 and 148 as in the second bank hole 138b so that the upper surface of the auxiliary electrode 168 and the upper surface of the first and second banks 146 and 148 Expose the side surface.

이러한 제2 및 제3 뱅크홀(138b) 사이에 배치되는 제2 뱅크(148)의 양측면은 그 제2 뱅크(148) 하부에 배치되는 제1 뱅크(146)의 양측면보다 돌출된다. 이에 따라, 제2 및 제3 뱅크홀(138b) 사이에 배치되는 제1 뱅크(146)는 양측에 언더컷(UC)을 포함하게 된다. 즉, 제2 및 제3 뱅크홀(138b,138c) 사이에 배치되는 뱅크(140)의 양측면은 역테이퍼 형상을 가진다. 이에 따라, 수직 방향의 직진성을 가지고 성막되는 유기 발광층(134)은 언더컷(UC) 영역에 형성되지 않는다. 이에 따라, 제1 뱅크(146)의 언더컷(UC)에 의해 인접한 서브 화소의 유기 발광층(134)들은 제2 및 제3 뱅크홀(138b,138c) 내에서 분리된다. 반면에 수직, 수평 및 경사 방향으로의 회절성을 가지고 성막되는 캐소드 전극(136)은 유기 발광층(134)에 비해 스텝커버리지가 좋아 언더컷(UC) 영역에도 형성된다. 이에 따라, 캐소드 전극(136)은 제2 및 제3 뱅크홀(138b,138c)에 의해 노출된 보조 전극(168)과 언더컷(UC) 영역에서 접속된다.Both side surfaces of the second bank 148 disposed between the second and third bank holes 138b protrude from both sides of the first bank 146 disposed under the second bank 148. [ Accordingly, the first bank 146 disposed between the second and third bank holes 138b includes an undercut UC on both sides. That is, both side surfaces of the bank 140 disposed between the second and third bank holes 138b and 138c have an inverted taper shape. As a result, the organic light emitting layer 134 formed in the vertical direction is not formed in the undercut (UC) region. Accordingly, the organic light emitting layers 134 of the adjacent sub-pixels are separated by the undercut UC of the first bank 146 in the second and third bank holes 138b and 138c. On the other hand, the cathode electrode 136 formed in the perpendicular, horizontal, and oblique directions differs from the organic light emitting layer 134 in the step coverage and is formed in the undercut (UC) region. Thus, the cathode electrode 136 is connected to the auxiliary electrode 168 exposed by the second and third bank holes 138b and 138c in the undercut (UC) region.

제2 뱅크홀(138b)에 의해 노출된 제2 뱅크(148)의 타측면은 제2 뱅크홀(138b)에 의해 노출되는 제1 뱅크(146)의 타측면보다 돌출되지 않고, 제3 뱅크홀(138c)에 의해 노출된 제2 뱅크(148)의 일측면은 제2 뱅크홀(138b)에 의해 노출되는 제1 뱅크(146)의 일측면보다 돌출되지 않는다. 이에 따라, 제2 뱅크홀(138b)에 의해 노출된 뱅크(140)의 타측면은 정테이퍼 형상을 가지고, 제3 뱅크홀(138c)에 의해 노출된 뱅크(140)의 일측면도 정테이퍼 형상을 가진다. 이 경우, 제2 및 제3 뱅크홀(138b)에 의해 노출되는 보조 전극(168)의 면적이 넓으므로, 캐소드 전극(136)의 증착면적이 넓어져 캐소드 전극(136)의 단선불량을 방지할 수 있다.The other side of the second bank 148 exposed by the second bank hole 138b is not protruded from the other side of the first bank 146 exposed by the second bank hole 138b, One side of the second bank 148 exposed by the second bank hole 138c does not protrude from one side of the first bank 146 exposed by the second bank hole 138b. Accordingly, the other side of the bank 140 exposed by the second bank hole 138b has a constant taper shape, and the side taper shape of the bank 140 exposed by the third bank hole 138c I have. In this case, since the area of the auxiliary electrode 168 exposed by the second and third bank holes 138b is wide, the deposition area of the cathode electrode 136 is widened to prevent the disconnection of the cathode electrode 136 .

이와 같이, 본 발명에서는 제2 및 제3 뱅크홀(138b,138c) 사이에 배치되는 뱅크(140)의 적어도 일측면이 역테이퍼 형상으로 형성됨으로써 제2 및 제3 뱅크홀(138b,138c)을 통해 보조 전극(168)을 노출시키는 제1 뱅크(146)는 다수개의 언더컷(UC)을 포함하게 된다. 이러한 언더컷(UC)에 의해, 별도의 격벽 구조물없이도 보조 전극(168)은 제2 및 제3 뱅크홀(138b,138c) 내에서 노출되므로 보조 전극(168)과 캐소드 전극(136)이 전기적으로 접속된다. 이에 따라, 본 발명에서는 격벽 구조물을 형성하기 위한 별도의 마스크 공정을 생략할 수 있어 구조 및 제조 공정을 단순화할 수 있으므로 생산성을 향상시킬 수 있다.As described above, in the present invention, at least one side surface of the bank 140 disposed between the second and third bank holes 138b and 138c is formed in an inverted tapered shape so that the second and third bank holes 138b and 138c The first bank 146 exposing the auxiliary electrode 168 includes a plurality of undercuts UC. Since the auxiliary electrode 168 is exposed in the second and third bank holes 138b and 138c without a separate barrier structure by the undercut UC, the auxiliary electrode 168 and the cathode electrode 136 are electrically connected do. Accordingly, in the present invention, a separate mask process for forming the barrier structure can be omitted, so that the structure and the manufacturing process can be simplified, and productivity can be improved.

도 9a 내지 도 9d는 도 8에 도시된 본 발명의 제3 실시 예에 따른 유기 발광 표시 장치의 뱅크 및 격벽의 제조 방법을 설명하기 위한 단면도들이다. 본 발명의 제3 실시 예에 따른 유기 발광 표시 장치의 제조 방법 중 애노드 전극(132)까지의 제1 내지 제7 마스크 공정은 본 발명의 제1 실시 예와 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다.FIGS. 9A to 9D are cross-sectional views illustrating a method of manufacturing a bank and a barrier rib of an organic light emitting diode display according to a third embodiment of the present invention shown in FIG. Since the first to seventh mask processes up to the anode electrode 132 in the method of manufacturing an organic light emitting diode display according to the third embodiment of the present invention are the same as those of the first embodiment of the present invention, .

구체적으로, 애노드 전극(132) 및 보조 전극(168)이 형성된 기판(101) 상에 도 9a에 도시된 바와 같이 무기 절연막(147) 및 감광성을 가지는 유기 절연막(149)을 순차적으로 적층한다. 그런 다음, 유기 절연막(149)을 제8 마스크를 이용한 포토리소그래피 공정을 통해 패터닝함으로써 다단 구조의 유기 절연막(149)이 형성된다. 다단 구조의 유기 절연막(149)은 제2 및 제3 뱅크홀 각각이 형성될 일부 영역에는 형성되지 않고, 제2 및 제3 뱅크홀 각각이 형성될 나머지 영역, 제1 뱅크홀이 형성될 영역 및 패드 영역에서는 제1 두께로 형성되고, 뱅크가 형성될 영역에서 제2 두께로 형성된다. 이러한 다단 구조의 유기 절연막(149)을 마스크로 이용한 식각 공정을 통해 무기 절연막(147)을 과식각함으로써 도 9b에 도시된 바와 같이 보조 전극(168)의 적어도 두 영역을 노출시키는 언더컷(UC) 구조의 제2 및 제3 뱅크홀(138b,138c)이 형성된다. 그런 다음, 다단 구조의 유기 절연막(149)을 에싱함으로써 도 9c에 도시된 바와 같이 제1 두께의 유기 절연막(149)은 제거되어 패드 영역 및 애노드 전극(132) 상의 무기 절연막(147)이 노출되고, 제2 두께의 유기 절연막(149)은 두께가 얇아져 제2 뱅크(148)가 된다.9A, an inorganic insulating film 147 and an organic insulating film 149 having photosensitivity are sequentially stacked on the substrate 101 on which the anode electrode 132 and the auxiliary electrode 168 are formed. Then, an organic insulating film 149 is formed by patterning the organic insulating film 149 through a photolithography process using an eighth mask. The organic insulating film 149 of the multi-stage structure is not formed in a partial region where each of the second and third bank holes is to be formed, and the remaining region where the second and third bank holes are to be formed, The first thickness is formed in the pad region, and the second thickness is formed in the region where the bank is to be formed. An undercut (UC) structure (not shown) exposes at least two regions of the auxiliary electrode 168 as shown in FIG. 9B by over-etching the inorganic insulating film 147 through the etching process using the organic insulating film 149 having the multi- The second and third bank holes 138b and 138c are formed. 9C, the organic insulating film 149 of the first thickness is removed to expose the pad region and the inorganic insulating film 147 on the anode electrode 132 The organic insulating film 149 having the second thickness becomes thinner and becomes the second bank 148.

그런 다음, 제2 뱅크(148)를 마스크로 이용하여 무기 절연막(147)이 식각된다. 이에 따라, 도 9d에 도시된 바와 같이 제2 뱅크홀(138b의 타측면과 인접한 보조 전극(168) 및 패드 영역 상의 무기 절연막(147)이 제거되어 보조 전극(168) 및 패드 상부 전극(154)이 노출됨과 동시에, 애노드 전극(132) 상의 무기 절연막(147)이 제거되어 애노드 전극(132)을 노출시키는 제1 뱅크홀(138a)을 가지는 제1 뱅크(146)가 형성된다.Then, the inorganic insulating film 147 is etched using the second bank 148 as a mask. 9D, the auxiliary electrode 168 adjacent to the other side of the second bank hole 138b and the inorganic insulating film 147 on the pad region are removed to form the auxiliary electrode 168 and the pad upper electrode 154, The inorganic insulating film 147 on the anode electrode 132 is removed and the first bank 146 having the first bank hole 138a exposing the anode electrode 132 is formed.

이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.The foregoing description is merely illustrative of the present invention, and various modifications may be made by those skilled in the art without departing from the spirit of the present invention. Accordingly, the embodiments disclosed in the specification of the present invention are not intended to limit the present invention. The scope of the present invention should be construed according to the following claims, and all the techniques within the scope of equivalents should be construed as being included in the scope of the present invention.

101 : 기판 126 : 평탄화층
132 : 애노드 전극 134 : 발광층
136 : 캐소드 전극 140 : 뱅크
146: 제1 뱅크 148 : 제2 뱅크101: substrate 126: planarization layer
132: anode electrode 134: light emitting layer
136: cathode electrode 140:
146: first bank 148: second bank

Claims

A light shielding layer disposed on the substrate;
A thin film transistor disposed on the light shielding layer;
An anode electrode connected to a drain electrode of the thin film transistor;
A light emitting layer disposed on the anode electrode;
A cathode electrode disposed on the light emitting layer;
A first low potential power supply line formed on the same plane as the light shielding layer and made of the same material as the light shielding layer;
A second low potential power supply line connected to the first low potential power supply line and made of the same material as the drain electrode on the same plane as the drain electrode;
An auxiliary electrode connected to the cathode electrode and the second low potential power supply line between the cathode electrode and the second low potential power supply line;
And a bank having a plurality of layers on the auxiliary electrode and the lowest layer adjacent to the auxiliary electrode among the plurality of layers includes an undercut.

The method according to claim 1,
A first bank hole exposing at least one side surface of the bank in a constant taper shape and exposing an upper surface of the anode electrode,
And a second bank hole exposing at least one side of the bank in an inverted taper shape and exposing an upper surface of the auxiliary electrode.

3. The method of claim 2,
The bank
A first bank including the undercut;
And a second bank stacked on the first bank.

The method of claim 3,
And both side surfaces of the second bank exposed by the second bank holes protrude from both side surfaces of the first bank exposed by the second bank holes.

The method of claim 3,
And one side of the second bank exposed by the second bank hole protrudes from one side of the first bank exposed by the second bank hole.

The method of claim 3,
A third bank hole spaced apart from the second bank hole by the bank and exposing the auxiliary electrode,
And both side surfaces of a second bank disposed between the second and third bank holes are protruded from both side surfaces of the first bank disposed between the second and third bank holes.

7. The method according to any one of claims 4 to 6,
Wherein the first bank is made of an inorganic insulating material,
And the second bank is made of an organic insulating material.

8. The method of claim 7,
Wherein the thickness of the first bank is thicker than the thickness of the light emitting layer.

Forming a light shielding layer on the substrate and forming a first low potential power supply line made of the same material on the same plane as the light shielding layer;
Forming a thin film transistor disposed on the light shielding layer and forming a second low potential power supply line connected to the first low potential power supply line and made of the same material on the same plane as the drain electrode of the thin film transistor; Wow;
An auxiliary electrode connected to the second low potential power supply line on the substrate on which the thin film transistor is formed, and an anode electrode connected to the thin film transistor;
Forming a bank of multi-layers on the auxiliary electrode;
Forming a light emitting layer on the anode electrode;
And forming a cathode electrode connected to the auxiliary electrode,
Wherein the bank includes an undercut that is a lowermost layer of the multi-layer adjacent to the auxiliary electrode.

10. The method of claim 9,
The step of forming the bank
Sequentially stacking the first and second banks on the substrate on which the auxiliary electrode is formed;
Forming a first bank hole through the first and second banks to expose the anode electrode and a second bank hole through the first and second banks to expose the auxiliary electrode, A method of manufacturing a light emitting display device.

11. The method of claim 10,
The step of forming the first and second bank holes
And protruding both side surfaces of the second bank exposed by the second bank holes from both side surfaces of the first bank exposed by the second bank holes.

11. The method of claim 10,
The step of forming the first and second bank holes
And one side of the second bank exposed by the second bank hole is protruded from one side of the first bank exposed by the second bank hole.

11. The method of claim 10,
Further comprising forming a third bank hole spaced apart from the second bank hole by the bank and exposing the auxiliary electrode,
And both side surfaces of the second bank disposed between the second and third bank holes are protruded from both side surfaces of the first bank disposed between the second and third bank holes.

14. The method according to any one of claims 11 to 13,
Wherein the first bank including the undercut is made of an inorganic insulating material,
And the second bank is made of an organic insulating material.