KR101992914B1 - Organic light emitting display and fabricating method thereof - Google Patents

Organic light emitting display and fabricating method thereof Download PDF

Info

Publication number
KR101992914B1
KR101992914B1 KR1020160096625A KR20160096625A KR101992914B1 KR 101992914 B1 KR101992914 B1 KR 101992914B1 KR 1020160096625 A KR1020160096625 A KR 1020160096625A KR 20160096625 A KR20160096625 A KR 20160096625A KR 101992914 B1 KR101992914 B1 KR 101992914B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
pad
anode electrode
planarization layer
Prior art date
Application number
KR1020160096625A
Other languages
Korean (ko)
Other versions
KR20180013227A (en
Inventor
백정선
김정오
이승주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160096625A priority Critical patent/KR101992914B1/en
Publication of KR20180013227A publication Critical patent/KR20180013227A/en
Application granted granted Critical
Publication of KR101992914B1 publication Critical patent/KR101992914B1/en

Links

Images

Classifications

    • H01L27/3258—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/3246—
    • H01L27/3248—
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/0018—
    • H01L51/0023—
    • H01L51/5206—
    • H01L51/5228—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H01L2251/301—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass

Abstract

본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 본 발명에 따른 표시 장치에서는 애노드 전극, 보호막, 평탄화층, 화소 컨택홀 및 보조 컨택홀이 동일한 하나의 마스크 공정을 통해 형성되고, 애노드 전극이 형성된 이후에, 패드 커버 전극이 화소 연결 전극 및 보조 연결 전극과 동시에 동일한 하나의 마스크 공정을 통해 형성되고, 불투명 도전막을 포함하는 애노드 전극의 패터닝시 제2 패드 전극은 평탄화층 및 보호막에 의해 보호되므로, 별도의 패드 보호막없이도 제2 패드 전극이 손상되는 것을 방지할 수 있으므로, 구조 및 제조 공정을 단순화할 수 있다.The present invention relates to an organic light emitting display and a method of manufacturing the same. In the display device according to the present invention, the anode electrode, the protective film, the planarization layer, the pixel contact hole and the auxiliary contact hole are formed through the same mask process, The pad cover electrode is formed at the same time as the pixel connection electrode and the auxiliary connection electrode through the same mask process and the second pad electrode is protected by the planarization layer and the protective film when the anode electrode including the opaque conductive film is patterned It is possible to prevent the second pad electrode from being damaged without a separate pad protecting film, so that the structure and the manufacturing process can be simplified.

Description

유기 발광 표시 장치 및 그 제조 방법{ORGANIC LIGHT EMITTING DISPLAY AND FABRICATING METHOD THEREOF}TECHNICAL FIELD [0001] The present invention relates to an organic light emitting display device and an organic light emitting display device,

본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 특히 구조 및 제조 공정을 단순화할 수 있는 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting display and a method of manufacturing the same, and more particularly, to an organic light emitting display and a method of manufacturing the same.

다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이러한 표시 장치로는 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode; OLED) 표시 장치 등이 대표적이다.The image display device that realizes various information on the screen is a core technology of the information communication age and it is becoming thinner, lighter, more portable and higher performance. Examples of such display devices include a liquid crystal display (LCD) device, an organic light emitting diode (OLED) display device, and the like.

이러한, 표시장치를 제조하기 위해서는 포토 마스크를 이용한 마스크 공정이 다수번 수행된다. 각 마스크 공정은 세정, 노광, 현상 및 식각 등의 부속 공정들을 수반한다. 이에 따라, 한 번의 마스크 공정이 추가될 때마다, 유기 발광 표시장치를 제조하기 위한 제조 시간 및 제조 비용이 상승하고, 불량 발생률이 증가하여 제조 수율이 낮아지는 문제점이 있다. 따라서, 생산비를 절감하고, 생산수율 및 생산효율을 개선하기 위해서 구조 및 제조 공정을 단순화할 수 있는 방안이 요구되고 있다.In order to manufacture such a display device, a mask process using a photomask is performed many times. Each mask process involves associated processes such as cleaning, exposure, development, and etching. Accordingly, every time one mask process is added, there is a problem that the manufacturing time and manufacturing cost for manufacturing the organic light emitting display device are increased, the defect incidence is increased, and the manufacturing yield is lowered. Accordingly, there is a need for a method of simplifying the structure and manufacturing process in order to reduce the production cost, improve the production yield and production efficiency.

본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 구조 및 제조 공정을 단순화할 수 있는 유기 발광 표시 장치 및 그 제조 방법을 제공하는 것을 기술적 과제로 한다.It is an object of the present invention to provide an organic light emitting display device and a method of manufacturing the same that can simplify a structure and a manufacturing process.

상기 목적을 달성하기 위하여, 본 발명에 따른 유기 발광 표시 장치 및 그 제조 방법은 애노드 전극, 보호막, 평탄화층, 화소 컨택홀 및 보조 컨택홀이 동일한 하나의 마스크 공정을 통해 형성되고, 애노드 전극이 형성된 이후에, 패드 커버 전극이 화소 연결 전극 및 보조 연결 전극과 동시에 동일한 하나의 마스크 공정을 통해 형성되고, 불투명 도전막을 포함하는 애노드 전극의 패터닝시 제2 패드 전극은 평탄화층 및 보호막에 의해 보호된다.In order to achieve the above object, the organic light emitting diode display and the method of manufacturing the same according to the present invention are characterized in that the anode electrode, the protective layer, the planarization layer, the pixel contact hole and the auxiliary contact hole are formed through the same mask process, Thereafter, the pad cover electrode is formed through one mask process at the same time as the pixel connection electrode and the auxiliary connection electrode, and the second pad electrode is protected by the planarization layer and the protection film when patterning the anode electrode including the opaque conductive film.

본 발명의 실시예들에 따르면, 종래보다 적어도 3회의 마스크 공정수를 줄일 수 있어 본 발명은 구조 및 제조 공정을 단순화할 수 있다.According to embodiments of the present invention, the number of mask processes can be reduced at least three times as compared with the prior art, so that the present invention can simplify the structure and manufacturing process.

도 1a 내지 도 1d는 본 발명의 선행 기술에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 2는 본 발명의 제1 실시 예에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 3은 도 2에 도시된 유기 발광 표시 장치를 나타내는 단면도이다.
도 4는 희생층을 가지는 본 발명의 제1 실시 예에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 5는 도 4에 도시된 저전위 전원 라인의 다른 실시 예를 나타내는 단면도이다.
도 6a 내지 도 6i는 도 5에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 7a 내지 도 7e는 도 6f에 도시된 보조 컨택홀, 화소 컨택홀, 평탄화층 및 애노드 전극의 제조 방법을 구체적으로 설명하기 위한 단면도들이다.
도 8은 본 발명의 제2 실시 예에 따른 유기 발광 표시 장치를 나타내는 평면도이다.
도 9a 내지 도 9c는 도 8에 도시된 뱅크, 화소 연결 전극 및 패드 커버 전극의 제조 방법을 구체적으로 설명하기 위한 단면도들이다.
도 10은 컬러 필터 어레이를 가지는 본 발명의 제1 및 제2 실시 예에 따른 유기 발광 표시 장치를 나타내는 단면도이다.1A to 1D are cross-sectional views illustrating a method of manufacturing an organic light emitting display according to the prior art of the present invention.
2 is a plan view of an OLED display according to a first embodiment of the present invention.
3 is a cross-sectional view illustrating the organic light emitting display shown in FIG.
4 is a cross-sectional view illustrating an organic light emitting display according to a first embodiment of the present invention having a sacrificial layer.
5 is a cross-sectional view showing another embodiment of the low potential power supply line shown in FIG.
6A to 6I are cross-sectional views illustrating a method of manufacturing the organic light emitting display shown in FIG.
FIGS. 7A to 7E are cross-sectional views for explaining a method of manufacturing the auxiliary contact hole, the pixel contact hole, the planarization layer, and the anode electrode shown in FIG. 6F.
8 is a plan view showing an organic light emitting display according to a second embodiment of the present invention.
9A to 9C are cross-sectional views for explaining the method of manufacturing the bank, the pixel connection electrode and the pad cover electrode shown in FIG.
10 is a cross-sectional view showing an organic light emitting diode display according to first and second embodiments of the present invention having a color filter array.

본 발명의 실시 예에 대한 설명을 하기에 앞서 본 발명의 선행 기술에 따른 유기 발광 표시 장치의 마스크 공정에 따른 생산성 저하 현상을 예를 들어 먼저 살펴보기로 한다.Before describing the embodiments of the present invention, the productivity deterioration due to the mask process of the OLED display according to the prior art of the present invention will be described first.

도 1a 내지 도 1d는 본 발명의 선행 기술에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.1A to 1D are cross-sectional views illustrating a method of manufacturing an organic light emitting display according to the prior art of the present invention.

도 1a에 도시된 바와 같이, 기판(1) 상에 드레인 전극(10)과 접촉하는 화소 연결 전극(12)을 덮도록 배치되는 화소 커버 전극(14)과, 패드 전극(50)과 접촉하는 패드 연결 전극(52)을 덮도록 배치되는 패드 커버 전극(54)이 형성된다. 이 때, 화소 커버 전극(14) 및 패드 커버 전극(54)은 내식성 및 내산성이 강한 투명 도전막으로 형성된다.A pixel cover electrode 14 disposed on the substrate 1 so as to cover the pixel connection electrode 12 in contact with the drain electrode 10 and a pad electrode 14 in contact with the pad electrode 50, A pad cover electrode 54 disposed to cover the connection electrode 52 is formed. At this time, the pixel cover electrode 14 and the pad cover electrode 54 are formed of a transparent conductive film having high corrosion resistance and acid resistance.

그런 다음, 도 1b에 도시된 바와 같이 화소 커버 전극(14)을 노출시키는 화소 컨택홀(28)을 가지는 평탄화층(26)이 형성되고, 패드 커버 전극(54)을 덮도록 패드 보호막(56)이 형성된다. 이 때, 패드 보호막(56)은 추후 애노드 전극(32)의 형성시 이용되는 포토레지스트 패턴의 스트립공정시 이용되는 스트립액에 의해 제거 가능한 재질로 형성된다.1B, a planarization layer 26 having a pixel contact hole 28 exposing the pixel cover electrode 14 is formed and a pad protection film 56 is formed to cover the pad cover electrode 54. [ . At this time, the pad protecting film 56 is formed of a material which can be removed by the strip liquid used in the strip process of the photoresist pattern used in forming the anode electrode 32.

그런 다음, 도 1c에 도시된 바와 같이, 화소 컨택홀(28)을 통해 화소 커버 전극(14)과 접속되는 애노드 전극(32)이 형성된다. 이 때, 애노드 전극(32)은 전면형 유기 발광 표시 장치에 적용되는 경우, 투명 도전막과 불투명 도전막이 적층된 구조로 형성된다.Then, as shown in Fig. 1C, an anode electrode 32 connected to the pixel cover electrode 14 through the pixel contact hole 28 is formed. In this case, when the anode electrode 32 is applied to the front type organic light emitting display, a transparent conductive film and an opaque conductive film are stacked.

이러한 애노드 전극(32) 형성시 패드 보호막(56)은 패드 커버 전극(54)을 덮고 있기 때문에 애노드 전극(32) 형성시 이용되는 식각액 등에 의해 패드 커버 전극(54)이 손상되는 것을 방지할 수 있다.Since the pad protecting layer 56 covers the pad covering electrode 54 when the anode electrode 32 is formed, the pad covering electrode 54 can be prevented from being damaged by the etchant used in forming the anode electrode 32 .

그런 다음, 도 1d에 도시된 바와 같이 애노드 전극(32) 상에 잔존하는 포토레지스트 패턴(58)과, 패드 커버 전극(54) 상에 잔존하는 패드 보호막(56)은 스트립 공정을 통해 제거된다.1D, the photoresist pattern 58 remaining on the anode electrode 32 and the pad protective film 56 remaining on the pad cover electrode 54 are removed through the strip process.

이와 같이, 본 발명의 선행 기술에 따른 유기 발광 표시 장치는 애노드 전극(32)이 부식의 우려가 있는 불투명 도전막을 포함하므로, 애노드 전극(32)과 패드 커버 전극(54)을 동시에 형성할 수가 없다. 또한, 본 발명의 선행 기술에 따른 유기 발광 표시 장치는 애노드 전극(32) 형성시 이용되는 식각액에 의해 패드 커버 전극(54)이 손상되는 것을 방지하기 위해 패드 커버 전극(54)을 덮도록 배치되는 패드 보호막(56)을 별도로 형성해야 한다.As described above, the organic light emitting display according to the prior art of the present invention can not simultaneously form the anode electrode 32 and the pad cover electrode 54 because the anode electrode 32 includes an opaque conductive film which may cause corrosion . The organic light emitting display according to the prior art of the present invention is disposed so as to cover the pad cover electrode 54 to prevent the pad cover electrode 54 from being damaged by the etchant used in forming the anode electrode 32 The pad protection film 56 must be separately formed.

이에 따라, 본 발명의 선행 기술에 따른 유기 발광 표시 장치는 패드 커버 전극(54)과, 패드 보호막(56)을 형성하기 위해, 적어도 마스크 공정이 2회 증가되므로 생산성 저하 및 비용이 상승하게 된다.Accordingly, in order to form the pad cover electrode 54 and the pad protection film 56, the organic light emitting display according to the prior art of the present invention increases the productivity and the cost because the mask process is increased at least twice.

이러한, 선행 기술의 문제점을 해결하기 위하여, 본원 발명에 따른 유기 발광 표시 장치는 패드 보호막을 별도로 형성하지 않고, 패드 커버 전극을 화소 연결 전극과 동시에 형성하고, 평탄화층과 보호막을 동시에 형성하므로 마스크 공정이 적어도 3회 감소되어 생산성 향상 및 비용이 저감되는 효과를 얻을 수 있습니다.In order to solve the problems of the prior art, the organic light emitting diode display according to the present invention does not separately form a pad protection layer, but forms a pad cover electrode at the same time as a pixel connection electrode and simultaneously forms a planarization layer and a protection layer, Is reduced by at least three times, and productivity and cost are reduced.

이하, 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described.

도 2는 본 발명에 따른 유기 발광 표시 장치를 나타내는 평면도이며, 도 3은 도 2에 도시된 유기 발광 표시 장치를 나타내는 단면도이다.FIG. 2 is a plan view of an organic light emitting display according to the present invention, and FIG. 3 is a cross-sectional view illustrating the organic light emitting display shown in FIG.

도 2 및 도 3에 도시된 유기 발광 표시 장치는 액티브 영역과 패드 영역을 구비한다.The organic light emitting display shown in FIGS. 2 and 3 has an active region and a pad region.

패드 영역에는 액티브 영역에 배치된 스캔 라인(SL), 데이터 라인(DL), 고전위 전원(VDD) 라인(161) 및 저전위 전원(VSS) 라인(160) 각각에 구동 신호를 공급하는 다수의 패드(150)들이 형성된다.The pad region is provided with a plurality of scan lines SL, a data line DL, a high potential power supply (VDD) line 161 and a low potential power (VSS) line 160, Pads 150 are formed.

다수의 패드(150)들 각각은 제1 패드 전극(152), 제2 패드 전극(154) 및 패드 커버 전극(156)을 구비한다.Each of the plurality of pads 150 includes a first pad electrode 152, a second pad electrode 154, and a pad cover electrode 156.

제1 패드 전극(152)은 그 제1 패드 전극(152)과 동일 형상의 게이트 절연 패턴(112) 상에 게이트 전극(106)과 동일 재질로 형성된다.The first pad electrode 152 is formed of the same material as the gate electrode 106 on the gate insulating pattern 112 having the same shape as the first pad electrode 152.

제2 패드 전극(154)은 층간 절연막(116)을 관통하는 패드 컨택홀(158)을 통해 노출된 제1 패드 전극(152)과 전기적으로 접속된다. 이 제2 패드 전극(154)은 소스 및 드레인 전극(108,110)과 동일층인 층간 절연막(116) 상에서 소스 및 드레인 전극(108,110)과 동일 재질로 형성된다. 이러한 제2 패드 전극(154)의 상부면의 일부는 보호막(118) 및 평탄화층(126)과 중첩되며, 제2 패드 전극(154)의 상부면의 나머지 일부는 보호막(118) 및 평탄화층(126)에 의해 노출된다.The second pad electrode 154 is electrically connected to the first pad electrode 152 exposed through the pad contact hole 158 penetrating the interlayer insulating layer 116. The second pad electrode 154 is formed of the same material as the source and drain electrodes 108 and 110 on the interlayer insulating film 116 which is the same layer as the source and drain electrodes 108 and 110. A portion of the top surface of the second pad electrode 154 overlaps the passivation layer 118 and the planarization layer 126 while the remaining portion of the top surface of the second pad electrode 154 overlaps the passivation layer 118 and the planarization layer 126. [ 126).

패드 커버 전극(156)은 화소 연결 전극(148)과 동일 재질인, ITO, IZO 또는 ITZO와 같은 내식성 및 내산성이 강한 투명 도전막으로 형성되며 제2 패드 전극(154)과 직접 접촉된다. 이 패드 커버 전극(156)은 보호막(118) 및 평탄화층(126)에 의해 노출된 제2 패드 전극(154)의 상부면의 나머지 일부 및 측면을 덮도록 형성되어 제2 패드 전극(154)을 완전히 밀봉하게 된다. 이에 따라, 패드 커버 전극(156)은 제2 패드 전극(154)이 외부의 수분 등에 의해 부식되는 것을 방지할 수 있다.The pad cover electrode 156 is formed of a transparent conductive film having the same corrosion resistance and acid resistance as ITO, IZO or ITZO, which is the same material as the pixel connection electrode 148, and is in direct contact with the second pad electrode 154. The pad cover electrode 156 is formed so as to cover the remaining part and the side surface of the upper surface of the second pad electrode 154 exposed by the protective film 118 and the planarization layer 126 to form the second pad electrode 154 It becomes completely sealed. Accordingly, the pad cover electrode 156 can prevent the second pad electrode 154 from being corroded by external moisture or the like.

액티브 영역은 다수의 서브 화소들이 매트릭스 형태로 배열되어 영상이 표시되는 영역이다. 이러한 액티브 영역에 배치된 각 서브 화소는 회로 영역(CA)에 배치되는 화소 구동 회로와, 화소 구동 회로와 접속되는 발광 소자(130)를 구비한다.The active area is an area where a plurality of sub-pixels are arranged in a matrix form to display an image. Each of the sub-pixels arranged in the active area has a pixel driving circuit arranged in the circuit area CA and a light emitting element 130 connected to the pixel driving circuit.

화소 구동 회로는 스위칭 트랜지스터(T1), 구동 트랜지스터(T2) 및 스토리지 커패시터(Cst)를 구비한다.The pixel driving circuit includes a switching transistor T1, a driving transistor T2, and a storage capacitor Cst.

스위칭 트랜지스터(T1)는 스캔 라인(SL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 스토리지 캐패시터(Cst) 및 구동 트랜지스터(T2)의 게이트 전극으로 공급한다.The switching transistor T1 is turned on when a scan pulse is supplied to the scan line SL to supply a data signal supplied to the data line DL to the gate electrode of the storage capacitor Cst and the drive transistor T2.

구동 트랜지스터(T2)는 그 구동 트랜지스터(T2)의 게이트 전극에 공급되는 데이터 신호에 응답하여 고전위 전원 라인(161)으로부터 발광 소자(130)로 공급되는 전류(I)을 제어함으로써 발광 소자(130)의 발광량을 조절하게 된다. 그리고, 스위칭 트랜지스터(T1)가 턴-오프되더라도 스토리지 캐패시터(Cst)에 충전된 전압에 의해 구동 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 발광 소자(130)가 발광을 유지하게 한다.The driving transistor T2 controls the current I supplied from the high potential power supply line 161 to the light emitting element 130 in response to the data signal supplied to the gate electrode of the driving transistor T2, The amount of light emitted from the light source is controlled. Even if the switching transistor Tl is turned off, the driving transistor T2 supplies a constant current I until the data signal of the next frame is supplied by the voltage charged in the storage capacitor Cst, 130) maintains light emission.

이를 위해, 구동 트랜지스터(T2)는 도 3에 도시된 바와 같이 게이트 전극(106), 소스 전극(108), 드레인 전극(110) 및 액티브층(114)을 구비한다.To this end, the driving transistor T2 includes a gate electrode 106, a source electrode 108, a drain electrode 110 and an active layer 114 as shown in Fig.

게이트 전극(106)은 그 게이트 전극(106)과 동일 패턴의 게이트 절연 패턴(112) 상에 형성된다. 이 게이트 전극(106)은 게이트 절연 패턴(112)을 사이에 두고, 액티브층(114)의 채널 영역(114C)과 중첩된다. 이러한 게이트 전극(106)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.The gate electrode 106 is formed on the gate insulating pattern 112 in the same pattern as that of the gate electrode 106 thereof. This gate electrode 106 overlaps the channel region 114C of the active layer 114 with the gate insulating pattern 112 therebetween. The gate electrode 106 may be formed of one of Mo, Al, Cr, Au, Ti, Ni, Ne, But may be a single layer or a multilayer of these alloys, but is not limited thereto.

소스 전극(108)은 층간 절연막(116)을 관통하는 소스 컨택홀(124S)을 통해 액티브층의 소스 영역(114S)과 접속된다. 드레인 전극(110)은 층간 절연막(116)을 관통하는 드레인 컨택홀(124D)을 통해 액티브층의 드레인 영역(114D)과 접속된다. 또한, 드레인 전극(110)은 보호막(118) 및 평탄화층(126)을 관통하도록 형성된 화소 컨택홀(120)을 통해 노출되어 화소 연결 전극(148)을 통해 애노드 전극(132)과 접속된다.The source electrode 108 is connected to the source region 114S of the active layer through the source contact hole 124S penetrating the interlayer insulating film 116. [ The drain electrode 110 is connected to the drain region 114D of the active layer through the drain contact hole 124D penetrating the interlayer insulating film 116. [ The drain electrode 110 is exposed through the pixel contact hole 120 formed to pass through the passivation layer 118 and the planarization layer 126 and is connected to the anode electrode 132 through the pixel connection electrode 148.

이러한 소스 전극(108) 및 드레인 전극(110)은 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있지만, 이에 한정되지 않는다.The source electrode 108 and the drain electrode 110 may be formed of a metal such as Mo, Al, Cr, Au, Ti, Ni, Nd ) And copper (Cu), or an alloy thereof. However, the present invention is not limited thereto.

액티브층(114)은 채널 영역(114C)을 사이에 두고 마주보는 소스 영역(114S) 및 드레인 영역(114D)을 구비한다. 채널 영역(114C)은 게이트 절연 패턴(112)을 사이에 두고 게이트 전극(106)과 중첩된다. 소스 영역(114S)은 소스 컨택홀(124S)을 통해 소스 전극(108)과 접속되며, 드레인 영역(114D)은 드레인 컨택홀(124D)을 통해 드레인 전극(110)과 접속된다. 이 소스 영역(114S) 및 드레인 영역(114D) 각각은 n형 또는 p형 불순물이 주입된 반도체 물질로 형성되며, 채널 영역(114C)은 n형 또는 p형 불순물이 주입되지 않은 반도체 물질로 형성된다.The active layer 114 has a source region 114S and a drain region 114D which face each other with a channel region 114C therebetween. The channel region 114C overlaps the gate electrode 106 with the gate insulating pattern 112 interposed therebetween. The source region 114S is connected to the source electrode 108 through the source contact hole 124S and the drain region 114D is connected to the drain electrode 110 through the drain contact hole 124D. Each of the source region 114S and the drain region 114D is formed of a semiconductor material into which an n-type or p-type impurity is implanted and the channel region 114C is formed of a semiconductor material into which no n-type or p-type impurity is implanted .

액티브층(114)과 기판(101) 사이에는 버퍼막(104)과 차광층(102)이 형성된다. 차광층(102)은 액티브층의 채널 영역(114C)과 중첩되도록 기판(101) 상에 형성된다. 이 차광층(102)은 외부로부터 입사되는 광을 흡수하거나 반사하므로, 채널 영역(114C)으로 입사되는 광을 최소화할 수 있다. 여기서, 차광층(102)은 버퍼막(104)을 관통하는 버퍼 컨택홀(도시하지 않음)을 통해 노출되어 액티브층(114)과 전기적으로 접속될 수도 있다. 이러한 차광층(102)은 Mo, Ti, Al, Cu, Cr, Co, W, Ta, Ni과 같은 불투명 금속으로 형성된다.A buffer film 104 and a light shielding layer 102 are formed between the active layer 114 and the substrate 101. [ The light shielding layer 102 is formed on the substrate 101 so as to overlap the channel region 114C of the active layer. Since the light-shielding layer 102 absorbs or reflects light incident from the outside, the light incident on the channel region 114C can be minimized. Here, the light shielding layer 102 may be exposed through a buffer contact hole (not shown) penetrating the buffer film 104 and electrically connected to the active layer 114. The light-shielding layer 102 is formed of an opaque metal such as Mo, Ti, Al, Cu, Cr, Co, W, Ta, or Ni.

버퍼막(104)은 유리 또는 폴리이미드(PI) 등과 같은 플라스틱 수지로 형성된 기판(101) 상에 산화 실리콘 또는 질화 실리콘으로 단층 또는 복층 구조로 형성된다. 이 버퍼막(104)은 기판(101)에서 발생하는 수분 또는 불순물의 확산을 방지하거나 결정화시 열의 전달 속도를 조절함으로써, 액티브층(114)의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다.The buffer film 104 is formed as a single layer or a multilayer structure of silicon oxide or silicon nitride on a substrate 101 formed of a plastic resin such as glass or polyimide (PI). The buffer layer 104 functions to prevent the diffusion of moisture or impurities generated in the substrate 101 or to control the transfer rate of heat during crystallization so that the crystallization of the active layer 114 can be performed well.

스토리지 커패시터(Cst)는 층간 절연막(116)을 사이에 두고 스토리지 하부 전극(142) 및 스토리지 상부 전극(144)이 중첩됨으로써 형성된다. 이 때, 스토리지 하부 전극(142)은 게이트 전극(106)과 동일층에 동일 재질로 형성되며, 스토리지 상부 전극(144)은 소스 전극(108)과 동일층에 동일 재질로 형성된다. 이러한 스토리지 캐패시터(Cst)에 충전된 전압에 의해 스위칭 트랜지스터(T1)가 턴-오프되더라도 구동 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류를 공급하여 발광 소자(130)의 발광을 유지하게 한다.The storage capacitor Cst is formed by overlapping the storage lower electrode 142 and the storage upper electrode 144 with the interlayer insulating film 116 interposed therebetween. In this case, the storage lower electrode 142 is formed of the same material as the gate electrode 106, and the storage upper electrode 144 is formed of the same material as the source electrode 108. Even if the switching transistor Tl is turned off by the voltage charged in the storage capacitor Cst, the driving transistor T2 supplies a constant current until the data signal of the next frame is supplied, .

발광 소자(130)는 구동 트랜지스터(T2)의 드레인 전극(110)과 접속된 애노드 전극(132)과, 애노드 전극(132) 상에 형성되는 유기 발광층(134)과, 유기 발광층(134) 위에 형성된 캐소드 전극(136)을 구비한다.The light emitting device 130 includes an anode electrode 132 connected to the drain electrode 110 of the driving transistor T2, an organic light emitting layer 134 formed on the anode electrode 132, And a cathode electrode 136.

애노드 전극(132)은 뱅크(138)에 의해 마련된 발광 영역(EA) 및 화소 구동 회로가 배치된 회로 영역(CA)과 중첩되도록 평탄화층(126) 상에 배치된다. 특히, 평탄화층 상에 배치되는 애노드 전극(132)과 평탄화층(126)이 동일 마스크 공정으로 형성됨으로써, 애노드 전극(132)과 중첩되는 평탄화층(126)의 높이는 애노드 전극(132)과 비중첩되는 평탄화층의 높이와 다르다. 즉, 애노드 전극(132)과 중첩되는 평탄화층(126)의 상부면은 화소 연결 전극(148) 및 보조 연결 전극(168)과 중첩되는 평탄화층(126)의 상부면보다 높은 평면에 위치한다. 이러한 애노드 전극(132)은 전면 발광형 유기 발광 표시 장치에 적용되는 경우, 불투명 도전막으로 이루어진 단층 구조로 형성되거나, 투명 도전막(132a) 및 반사효율이 높은 불투명 도전막(132b)을 포함하는 다층 구조로 형성된다. 투명 도전막(132a)으로는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 일함수값이 비교적 큰 재질로 이루어지고, 불투명 도전막(132b)으로는 Al, Ag, Cu, Pb, Mo, Ti 또는 이들의 합금을 포함하는 단층 또는 다층 구조로 이루어진다. 예를 들어, 애노드 전극(132)은 투명 도전막(132a), 불투명 도전막(132b) 및 투명 도전막(132a)이 순차적으로 적층된 구조로 형성되거나, 투명 도전막(132a) 및 불투명 도전막(132b)이 순차적으로 적층된 구조로 형성된다.The anode electrode 132 is disposed on the planarization layer 126 so as to overlap the light emitting region EA provided by the bank 138 and the circuit region CA in which the pixel driving circuit is disposed. In particular, since the anode electrode 132 and the planarization layer 126 disposed on the planarization layer are formed by the same mask process, the height of the planarization layer 126, which overlaps the anode electrode 132, Is different from the height of the planarizing layer. That is, the upper surface of the planarization layer 126 overlapping the anode electrode 132 is located in a plane higher than the upper surface of the planarization layer 126 overlapping the pixel connection electrode 148 and the auxiliary connection electrode 168. When the anode electrode 132 is applied to a top emission type organic light emitting display, the anode 132 may be formed as a single layer structure made of an opaque conductive film, or may include a transparent conductive film 132a and an opaque conductive film 132b having a high reflection efficiency Layer structure. As the transparent conductive film 132a, a material having a relatively high work function such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) Cu, Pb, Mo, Ti, or an alloy thereof. For example, the anode electrode 132 may be formed in a structure in which a transparent conductive film 132a, an opaque conductive film 132b, and a transparent conductive film 132a are sequentially stacked, or a transparent conductive film 132a and a non- (132b) are sequentially stacked.

이러한 애노드 전극(132)은 화소 연결 전극(148)을 통해 드레인 전극(110)과 전기적으로 접속된다. 여기서, 화소 연결 전극(148)은 보호막(118) 및 평탄화층(126)을 관통하는 화소 컨택홀(120)을 통해 드레인 전극(110)과 접촉된다. 그리고, 화소 연결 전극(148)은 별도의 컨택홀 없이 애노드 전극(132)과 직접 접촉되도록 발광 영역(EA) 및 회로 영역(CA)에서 애노드 전극(132)의 측면 및 상부면을 덮도록 배치된다. 이 때, 화소 연결 전극(148)은 패드 커버 전극(156)과 동일하게, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 투명 도전막으로 형성된다.The anode electrode 132 is electrically connected to the drain electrode 110 through the pixel connection electrode 148. The pixel connection electrode 148 is in contact with the drain electrode 110 through the passivation layer 118 and the pixel contact hole 120 passing through the planarization layer 126. The pixel connection electrode 148 is disposed to cover the side surface and the upper surface of the anode electrode 132 in the light emitting area EA and the circuit area CA so as to be in direct contact with the anode electrode 132 without a separate contact hole . In this case, the pixel connection electrode 148 is formed of a transparent conductive film such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) in the same manner as the pad cover electrode 156.

한편, 애노드 전극(132)과 평탄화층(126) 사이에 도 4에 도시된 바와 같이 희생층(172)이 배치될 수도 있다. 희생층(172)은 애노드 전극(132)과 대응되는 영역에서 애노드 전극(132)과 중첩되도록, 애노드 전극(132) 하부에 배치된다. 이러한 희생층(172)은 애노드 전극(132) 형성시 이용되는 식각액 또는 식각 가스에 의해 평탄화층(126)이 손상되는 것을 방지하도록 애노드 전극(132) 형성시 이용되는 식각액 또는 식각 가스에 반응하지 않는 SiNx 또는 SiOx와 같은 무기 절연 재질로 형성된다.A sacrifice layer 172 may be disposed between the anode electrode 132 and the planarization layer 126 as shown in FIG. The sacrifice layer 172 is disposed under the anode electrode 132 so as to overlap with the anode electrode 132 in a region corresponding to the anode electrode 132. [ The sacrificial layer 172 is formed on the sacrificial layer 172 so as to prevent the planarization layer 126 from being damaged by the etchant or etching gas used in the formation of the anode electrode 132, And is formed of an inorganic insulating material such as SiNx or SiOx.

유기 발광층(134)은 애노드 전극(132) 상에 정공 관련층, 발광층, 전자 관련층 순으로 또는 역순으로 적층되어 형성된다. 이러한 유기 발광층(134)은 전면 발광형 유기 발광 표시 장치에 적용되는 경우, 뱅크(138)에 의해 마련된 발광 영역(EA)뿐만 아니라 회로 영역(CA)에도 배치된 애노드 전극(132) 상에 형성되므로 개구율이 향상된다. 뱅크(138)는 발광 영역(EA)을 마련하도록 애노드 전극(132) 상에 형성된다. 이러한 뱅크(138)는 인접한 서브 화소 간 광 간섭을 방지하도록 불투명 재질(예를 들어, 블랙)로 형성될 수도 있다. 이 경우, 뱅크(138)는 칼라 안료, 유기 블랙 및 카본 중 적어도 어느 하나로 이루어진 차광재질을 포함한다.The organic light-emitting layer 134 is formed on the anode electrode 132 in the order of the hole-related layer, the light-emitting layer, and the electron-related layer in the reverse order. When the organic light emitting layer 134 is applied to a top emission type organic light emitting display, the organic light emitting layer 134 is formed on the anode electrode 132 disposed in the circuit region CA as well as the light emitting region EA provided by the bank 138 The aperture ratio is improved. The bank 138 is formed on the anode electrode 132 to provide the light emitting region EA. These banks 138 may be formed of an opaque material (e.g., black) to prevent optical interference between adjacent sub-pixels. In this case, the bank 138 includes a light shielding material made of at least one of color pigment, organic black, and carbon.

또한, 유기 발광층(134)은 그 유기 발광층(134)과 다른 색을 구현하는 인접한 서브 화소에 배치되는 유기 발광층(134)과 격벽(146)을 통해 분리된다. 즉, 격벽(146)은 하부면에서 상부면으로 갈수록 폭이 점차적으로 증가하는 역테이퍼 형상으로 뱅크홀(174) 내에 배치된다. 이에 따라, 직진성을 가지고 성막되는 유기 발광층(134)은 격벽(146)과 중첩되는 보조 연결 전극(168) 상에는 형성되지 않으므로, 격벽(146)에 의해 서로 다른 색을 구현하는 인접한 서브 화소의 유기 발광층(134)들은 뱅크홀(174) 내에서 분리된다. 이 경우, 유기 발광층(134)은 뱅크홀(174)에 의해 노출되는 보조 연결 전극(168)을 제외한 나머지 영역 상에 형성되므로, 유기 발광층(134)은 뱅크(138)에 의해 노출된 애노드 전극(132)의 상부면, 격벽(146)의 상부면 및 뱅크(138)의 상부면 및 측면 상에만 형성된다. 반면에, 유기 발광층(134)보다 스텝 커버리지가 좋은 캐소드 전극(136)은 격벽(146)의 상부면 및 측면과, 그 격벽(146) 하부에 배치되는 뱅크(138)의 측면에도 형성되므로 보조 연결 전극(168)과의 접촉이 용이해진다.The organic luminescent layer 134 is separated from the organic luminescent layer 134 and the barrier rib 146, which are disposed in adjacent sub-pixels that emit different colors from the organic luminescent layer 134. That is, the barrier ribs 146 are disposed in the bank holes 174 in a reverse tapered shape whose width gradually increases from the lower surface to the upper surface. Since the organic luminescent layer 134 formed in a straight line is not formed on the auxiliary connection electrode 168 overlapping the barrier ribs 146, the organic luminescent layer 134 of the adjacent sub- (134) are separated in the bank hole (174). In this case, the organic light emitting layer 134 is formed on the remaining region except for the auxiliary connection electrode 168 exposed by the bank hole 174, so that the organic light emitting layer 134 is electrically connected to the anode electrode 132, the upper surface of the partition 146, and the upper surface and the side surface of the bank 138, respectively. On the other hand, since the cathode electrode 136 having a better step coverage than the organic light emitting layer 134 is formed on the upper surface and the side surface of the partition 146 and the side surface of the bank 138 disposed under the partition 146, Contact with the electrode 168 is facilitated.

캐소드 전극(136)은 유기 발광층(134)을 사이에 두고 애노드 전극(132)과 대향하도록 유기 발광층(134) 및 뱅크(138)의 상부면 및 측면 상에 형성된다. 이러한 캐소드 전극(136)은 전면 발광형 유기 발광 표시 장치에 적용되는 경우, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 투명 도전막으로 이루어진다.The cathode electrode 136 is formed on the upper surface and side surfaces of the organic light emitting layer 134 and the bank 138 so as to face the anode electrode 132 with the organic light emitting layer 134 therebetween. The cathode electrode 136 is formed of a transparent conductive film such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO) when applied to a top emission type OLED display.

캐소드 전극(135)은 격벽(146)이 위치하는 뱅크홀(174) 내에서 보조 연결 전극(168)을 통해 저전위 전원 라인(160)과 접속된다. 이 보조 연결 전극(168)은 도 4 또는 도 5에 도시된 바와 같이 보조 컨택홀(170)을 통해 저전위 전원 라인(160)과 전기적으로 접속된다. 이 때, 저전위 전원 라인(160)은 캐소드 전극(136)보다 도전성이 좋은 금속으로 형성되므로 투명 도전막인 ITO 또는 IZO로 형성되는 캐소드 전극(136)의 높은 저항 성분을 보상할 수도 있다.The cathode electrode 135 is connected to the low potential power supply line 160 through the auxiliary connection electrode 168 in the bank hole 174 where the barrier rib 146 is located. The auxiliary connection electrode 168 is electrically connected to the low potential power supply line 160 through the auxiliary contact hole 170 as shown in FIG. 4 or FIG. At this time, since the low-potential power supply line 160 is formed of a metal having better conductivity than the cathode electrode 136, the high resistance component of the cathode electrode 136 formed of ITO or IZO, which is a transparent conductive film, can be compensated.

도 4에 도시된 저전위 전원 라인(160)은 스토리지 상부 전극(144)과 동일 평면인 층간 절연막(116) 상에서 스토리지 상부 전극(144)과 동일 재질로 형성된다. 이러한 저전위 전원 라인(160)은 보호막(118) 및 평탄화층(126)을 관통하도록 형성된 보조 컨택홀(170)을 통해 노출되어 보조 연결 전극(168)과 접속된다.The low potential power supply line 160 shown in FIG. 4 is formed of the same material as the storage upper electrode 144 on the interlayer insulating film 116, which is flush with the storage upper electrode 144. The low potential power supply line 160 is exposed through the auxiliary contact hole 170 formed to pass through the passivation layer 118 and the planarization layer 126 and is connected to the auxiliary connection electrode 168.

도 5에 도시된 저전위 전원 라인(160)은 전원 컨택홀(166)을 통해 서로 연결되는 제1 및 제2 저전위 전원 라인(162,164)을 구비한다. 제1 저전위 전원 라인(162)은 차광층(102)과 동일 평면인 기판(101) 상에 차광층(102)과 동일 재질로 형성된다. 제2 저전위 전원 라인(164)은 스토리지 상부 전극(144)과 동일 평면인 층간 절연막(116) 상에서 스토리지 상부 전극(144)과 동일 재질로 형성된다. 이러한 제2 저전위 전압라인(164)은 버퍼층(104) 및 층간 절연막(116)을 관통하는 전원 컨택홀(166)을 통해 노출된 제1 저전위 전원 라인(162)과 접속된다. 제2 저전위 전원 라인(164)은 보호막(118) 및 평탄화층(126)을 관통하도록 형성된 보조 컨택홀(170)을 통해 노출되어 보조 연결 전극(168)과 접속된다.The low potential power supply line 160 shown in FIG. 5 includes first and second low potential power supply lines 162 and 164 connected to each other through a power supply contact hole 166. The first low-potential power supply line 162 is formed of the same material as the light-shielding layer 102 on the substrate 101 which is flush with the light-shielding layer 102. The second low potential power supply line 164 is formed of the same material as the storage upper electrode 144 on the interlayer insulating film 116 which is flush with the storage upper electrode 144. The second low potential voltage line 164 is connected to the first low potential power supply line 162 exposed through the power supply contact hole 166 passing through the buffer layer 104 and the interlayer insulating film 116. The second low potential power supply line 164 is exposed through the auxiliary contact hole 170 formed to pass through the protective film 118 and the planarization layer 126 and is connected to the auxiliary connection electrode 168.

도 6a 내지 도 6i는 도 5에 도시된 유기 발광 표시 장치의 제조방법을 설명하기 위한 단면도들이다.6A to 6I are cross-sectional views illustrating a method of manufacturing the organic light emitting display shown in FIG.

도 6a에 도시된 바와 같이 기판(101) 상에 차광층(102) 및 제1 저전위 전원 라인(162)이 형성된다.The light shielding layer 102 and the first low potential power supply line 162 are formed on the substrate 101 as shown in FIG. 6A.

구체적으로, 기판(101) 상에 증착 공정을 통해 불투명 금속층이 형성된다. 그런 다음, 제1 마스크를 이용한 포토리소그래피공정과 식각 공정을 통해 불투명 금속층이 패터닝됨으로써 차광층(102) 및 제1 저전위 전원 라인(162)이 형성된다.Specifically, an opaque metal layer is formed on the substrate 101 through a deposition process. Then, the opaque metal layer is patterned through the photolithography process and the etching process using the first mask to form the light-shielding layer 102 and the first low-potential power supply line 162.

도 6b를 참조하면, 차광층(102) 및 제1 저전위 전원 라인(162)이 형성된 기판(101) 상에 버퍼막(104)이 형성되고, 그 버퍼막(104) 상에 액티브층(114)이 형성된다.6B, a buffer layer 104 is formed on a substrate 101 on which a light-shielding layer 102 and a first low-potential power supply line 162 are formed, and an active layer 114 Is formed.

구체적으로, 차광층(102) 및 제1 저전위 전원 라인(162)이 형성된 기판(101) 상에 SiOx 또는 SiNx 등과 같은 무기 절연 물질이 전면 증착됨으로서 버퍼막(104)이 형성된다. 그런 다음, 버퍼막(104)이 형성된 기판(101) 상에 LPCVD(Low Pressure Chemical Vapor Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 방법을 통해 아몰퍼스 실리콘 박막이 형성된다. 그런 다음, 아몰퍼스 실리콘 박막을 결정화함으로써 폴리 실리콘 박막으로 형성된다. 그리고, 폴리 실리콘 박막을 제2 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 액티브층(114)이 형성된다.Specifically, an inorganic insulating material such as SiOx or SiNx is entirely deposited on the substrate 101 on which the light-shielding layer 102 and the first low-potential power supply line 162 are formed, thereby forming the buffer film 104. Then, an amorphous silicon thin film is formed on the substrate 101 on which the buffer film 104 is formed by a method such as LPCVD (Low Pressure Chemical Vapor Deposition) or PECVD (Plasma Enhanced Chemical Vapor Deposition). Then, the amorphous silicon thin film is crystallized to form a polysilicon thin film. Then, the active layer 114 is formed by patterning the polysilicon thin film by a photolithography process and an etching process using a second mask.

도 6c를 참조하면, 액티브층(114)이 형성된 버퍼막(104) 상에 게이트 절연 패턴(112)과, 그 게이트 절연 패턴(112) 상에 게이트 전극(106), 스토리지 하부 전극(142) 및 제1 패드 전극(152)이 형성된다.6C, a gate insulating pattern 112 is formed on the buffer layer 104 on which the active layer 114 is formed, a gate electrode 106, a storage lower electrode 142, A first pad electrode 152 is formed.

구체적으로, 액티브층(114)이 형성된 버퍼막(104) 상에 게이트 절연막이 형성되고, 그 위에 스퍼터링 등의 증착 방법으로 게이트 금속층이 형성된다. 게이트 절연막으로는 SiOx 또는 SiNx 등과 같은 무기 절연 물질이 이용된다. 게이트 금속층으로는 Mo, Ti, Cu, AlNd, Al 또는 Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 제3 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 게이트 금속층 및 게이트 절연막을 동시에 패터닝함으로써 스토리지 하부 전극(142), 게이트 전극(106), 및 제1 패드 전극(152) 각각과, 그들 각각의 하부에 게이트 절연 패턴(112)이 동일 패턴으로 형성된다.Specifically, a gate insulating film is formed on the buffer film 104 on which the active layer 114 is formed, and a gate metal layer is formed thereon by a vapor deposition method such as sputtering. As the gate insulating film, an inorganic insulating material such as SiOx or SiNx is used. As the gate metal layer, a metal material such as Mo, Ti, Cu, AlNd, Al or Cr or an alloy thereof may be used as a single layer, or may be used as a multi-layer structure by using them. Then, the storage lower electrode 142, the gate electrode 106, and the first pad electrode 152 are patterned simultaneously by patterning the gate metal layer and the gate insulating film through the photolithography process and the etching process using the third mask, And a gate insulating pattern 112 is formed in the lower part of each of the gate insulating patterns 112 in the same pattern.

그리고, 게이트 전극(106)을 마스크로 이용하여 액티브층(114)에 n+형 또는 p+형 불순물을 주입함으로써 액티브층(114)의 소스 영역(114S) 및 드레인 영역(114D)이 형성된다.The source region 114S and the drain region 114D of the active layer 114 are formed by implanting n + type or p + type impurity into the active layer 114 using the gate electrode 106 as a mask.

도 6d를 참조하면, 게이트 전극(106), 스토리지 하부 전극(142) 및 제1 패드 전극(152)이 형성된 기판(101) 상에 소스 및 드레인 컨택홀(124S,124D)과 패드 컨택홀(158) 및 전원 컨택홀(166)을 가지는 층간 절연막(116)이 형성된다.6D, source and drain contact holes 124S and 124D and a pad contact hole 158 (not shown) are formed on a substrate 101 on which a gate electrode 106, a storage lower electrode 142 and a first pad electrode 152 are formed. And the power contact hole 166 are formed on the interlayer insulating film 116. [

구체적으로, 게이트 전극(106), 스토리지 중간 전극(144) 및 제1 패드 전극(152)이 형성된 기판(101) 상에 PECVD 등의 증착 방법으로 층간 절연막(116)이 형성된다. 그런 다음, 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 층간 절연막(116) 및 버퍼막(104)이 선택적으로 패터닝됨으로써 소스 및 드레인 컨택홀(124S,124D), 패드 컨택홀(158) 및 전원 컨택홀(166)이 형성된다. 소스 및 드레인 컨택홀(124S,124D) 및 패드 컨택홀(158) 각각은 층간 절연막(116)을 관통하도록 형성됨으로써 소스 전극(108), 드레인 전극(110) 및 제1 패드 전극(152)을 노출시키며, 전원 컨택홀(166)은 층간 절연막(116) 및 버퍼막(104)을 관통하도록 형성됨으로써 제1 저전위 전원 라인(162)을 노출시킨다.Specifically, an interlayer insulating film 116 is formed on the substrate 101 on which the gate electrode 106, the storage intermediate electrode 144, and the first pad electrode 152 are formed by a deposition method such as PECVD. Then, the interlayer insulating film 116 and the buffer film 104 are selectively patterned through a photolithography process and an etching process using the fourth mask, thereby forming source and drain contact holes 124S and 124D, a pad contact hole 158, A power contact hole 166 is formed. Each of the source and drain contact holes 124S and 124D and the pad contact hole 158 is formed to penetrate the interlayer insulating layer 116 to expose the source electrode 108, the drain electrode 110, and the first pad electrode 152 And the power contact hole 166 is formed to penetrate the interlayer insulating layer 116 and the buffer layer 104 to expose the first low potential power supply line 162.

도 6e를 참조하면, 소스 및 드레인 컨택홀(124S,124D)과 패드 컨택홀(158) 및 전원 컨택홀(166)을 가지는 층간 절연막(116) 상에 소스 전극(108), 드레인 전극(110), 스토리지 상부 전극(144) , 제2 패드 전극(154) 및 제2 저전위 전원 라인(164)이 형성된다.6E, a source electrode 108 and a drain electrode 110 are formed on an interlayer insulating film 116 having source and drain contact holes 124S and 124D, a pad contact hole 158, and a power contact hole 166, A storage upper electrode 144, a second pad electrode 154, and a second low potential power supply line 164 are formed.

구체적으로, 소스 및 드레인 컨택홀(124S,124D)과 패드 컨택홀(158) 및 전원 컨택홀(166)을 가지는 층간 절연막(116) 상에 스퍼터링 등의 증착 방법으로 데이터 금속층이 형성된다. 데이터 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 제5 마스크를 이용한 포토리소그래피 공정 및 식각 공정을 통해 데이터 금속층 패터닝함으로써 층간 절연막(116) 상에 소스 전극(108), 드레인 전극(110), 스토리지 상부 전극(144), 제2 패드 전극(154) 및 제2 저전위 전원 라인(164)이 형성된다.Specifically, a data metal layer is formed on the interlayer insulating film 116 having the source and drain contact holes 124S and 124D, the pad contact hole 158, and the power contact hole 166 by a deposition method such as sputtering. As the data metal layer, a metal material such as Mo, Ti, Cu, AlNd, Al, Cr or an alloy thereof may be used as a single layer, or may be used as a multi-layer structure by using them. Then, a data metal layer is patterned through a photolithography process and an etching process using a fifth mask to form a source electrode 108, a drain electrode 110, a storage upper electrode 144, a second pad electrode The first low potential power supply line 154 and the second low potential power supply line 164 are formed.

도 6f를 참조하면, 소스 전극(108), 드레인 전극(110), 스토리지 상부 전극(144), 제2 패드 전극(154) 및 제2 저전위 전원 라인(164)이 형성된 층간 절연막(116) 상에 보호막(118), 평탄화층(126), 희생층(172) 및 애노드 전극(132)이 동일 마스크 공정으로 형성된다. 이에 대해, 도 7a 내지 도 7e를 결부하여 구체적으로 설명하기로 한다.6F, on the interlayer insulating film 116 on which the source electrode 108, the drain electrode 110, the storage upper electrode 144, the second pad electrode 154 and the second low potential power source line 164 are formed, A protective film 118, a planarization layer 126, a sacrificial layer 172, and an anode electrode 132 are formed by the same mask process. This will be described in detail with reference to Figs. 7A to 7E.

도 7a에 도시된 바와 같이 소스 전극(108), 드레인 전극(110), 스토리지 상부 전극(144), 제2 패드 전극(154) 및 제2 저전위 전원 라인(164)이 형성된 층간 절연막(116) 상에 보호막(118), 평탄화층(126), 희생층(172) 및 적어도 한 층의 불투명 도전막을 포함하는 애노드용 도전막(131)이 순차적으로 적층된다. 여기서, 보호막(118) 및 희생층(172)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용되며, 평탄화층(126)으로는 포토아크릴 등과 같은 유기 절연 물질이 이용되며, 애노드용 도전막(131)으로는 도 3에 도시된 바와 같이 투명 도전막(132a)과 불투명 도전막(132b)이 순차적으로 적층된 구조가 이용된다. 여기서, 불투명 도전막(132b)은 제2 패드 전극(154)과 동일 재질로 형성될 수도 있다. 그런 다음, 애노드용 도전막(131) 상에 포토레지스트가 전면 도포된 후, 그 포토레지스트를 하프톤 마스크 또는 슬릿 마스크와 같은 제6 마스크를 이용한 포토리소그래피공정을 통해 패터닝함으로써 다단 구조의 포토레지스트 패턴(180)이 형성된다. 다단 구조의 포토레지스트 패턴(180)은 각 서브 화소의 발광 영역(EA) 및 회로 영역(CA)에서 제1 두께로 형성되고, 제1 패드 전극(152)이 배치된 패드 영역 및 서브 화소들 사이의 신호 라인들이 배치되는 영역에서는 제1 두께보다 얇은 제2 두께로 형성된다. 그리고, 제1 패드 전극(152)과 비중첩되는 제2 패드 전극(154)이 배치된 패드 영역 및 추후 화소 컨택홀 및 보조 컨택홀이 형성될 영역에서는 형성되지 않는다. 이러한 다단 구조의 포토레지스트 패턴(180)을 마스크로 이용한 식각 공정을 통해 애노드용 도전막(131) 및 희생층(172)이 식각됨으로써 도 7b에 도시된 바와 같이 애노드 전극(132) 및 희생층(172)이 동일 패턴으로 형성된다. 이 때, 제2 패드 전극(154)은 평탄화층(126) 및 보호막(118)에 의해 보호되므로, 애노드용 도전막(131) 및 희생층(172)의 식각공정시 이용되는 식각액에 의해 제2 패드 전극(154)이 손상되는 것을 방지할 수 있다.An interlayer insulating film 116 having a source electrode 108, a drain electrode 110, a storage upper electrode 144, a second pad electrode 154 and a second low potential power supply line 164 is formed as shown in FIG. A protective film 118, a planarization layer 126, a sacrificial layer 172, and a conductive film 131 for an anode including at least one opaque conductive film are sequentially stacked. An inorganic insulating material such as SiOx, SiNx or the like is used for the protective layer 118 and the sacrificial layer 172. An organic insulating material such as photo acrylic is used for the planarization layer 126, A structure in which a transparent conductive film 132a and an opaque conductive film 132b are sequentially stacked is used as shown in FIG. Here, the opaque conductive film 132b may be formed of the same material as the second pad electrode 154. Then, after the photoresist is entirely coated on the conductive film 131 for the anode, the photoresist is patterned through a photolithography process using a sixth mask such as a halftone mask or a slit mask, (180) is formed. The photoresist pattern 180 of the multi-stage structure is formed in a first thickness in the light emitting region EA and the circuit region CA of each sub-pixel, and a pad region in which the first pad electrode 152 is disposed and a pad region In the region where the signal lines are arranged. In addition, a pad region where the second pad electrode 154 is not overlapped with the first pad electrode 152, and a region where a pixel contact hole and an auxiliary contact hole are to be formed are not formed. 7B, the anode conductive layer 131 and the sacrificial layer 172 are etched through the etching process using the multi-layered photoresist pattern 180 as a mask to form the anode electrode 132 and the sacrificial layer 172 are formed in the same pattern. Since the second pad electrode 154 is protected by the planarization layer 126 and the protection layer 118, the second conductive layer 131 and the sacrificial layer 172 are etched by the etchant used in the etching process of the anode conductive layer 131 and the sacrificial layer 172, It is possible to prevent the pad electrode 154 from being damaged.

그런 다음, 애노드 전극(132)을 마스크로 이용하여 평탄화층(126)을 건식식각함으로써 도 7c에 도시된 바와 같이 화소 컨택홀(120) 및 보조 컨택홀(170)이 형성된다. 이 때, 건식 식각시 이용되는 식각 가스에 의해 포토레지스트 패턴(180)이 에싱됨으로써 제1 두께의 포토레지스트 패턴(180)은 두께가 얇아지고, 제2 두께의 포토레지스트 패턴(180)은 제거된다. 두께가 얇아진 포토레지스트 패턴(180)을 마스크로 이용한 식각 공정을 통해, 애노드 전극(132)이 식각됨으로써 애노드 전극(132)은 도 7d에 도시된 바와 같이 각 서브 화소의 발광 영역(EA) 및 회로 영역(CA)에만 잔존하게 된다. 이 때, 애노드 전극(132) 식각시 제2 패드 전극(154)은 보호막(118)에 의해 보호되므로 애노드 전극(132) 식각시 이용되는 식각액에 의해 제2 패드 전극(154)이 손상되는 것을 방지할 수 있다.Then, the pixel contact hole 120 and the auxiliary contact hole 170 are formed as shown in FIG. 7C by dry etching the planarization layer 126 using the anode electrode 132 as a mask. At this time, the photoresist pattern 180 is etched by the etching gas used in the dry etching, so that the photoresist pattern 180 having the first thickness is thinned and the photoresist pattern 180 having the second thickness is removed . The anode electrode 132 is etched through the etching process using the photoresist pattern 180 having a reduced thickness as a mask so that the anode electrode 132 is electrically connected to the light emitting region EA of each sub- Only in the region CA. Since the second pad electrode 154 is protected by the passivation layer 118 when the anode electrode 132 is etched, the second pad electrode 154 is prevented from being damaged by the etchant used for etching the anode electrode 132 can do.

그런 다음, 평탄화층(126)을 마스크로 이용하여 보호막(118)을 식각함으로써 도 7e에 도시된 바와 같이 화소 컨택홀(120) 및 보조 컨택홀(170)은 보호막(118)을 관통하도록 형성되며, 제2 패드 전극(154) 상의 보호막(118)이 제거되어 제2 패드 전극(154)이 노출된다. 한편, 보호막(118)의 식각시 보호막(118)과 유사 계열의 무기 절연 재질로 형성되는 희생층(172)이 식각될 수 있으나, 희생층(172) 하부에 배치되는 평탄화층(126)은 희생층(172)에 의해 보호된다. 이에 따라, 보호막(118) 식각시 이용되는 식각가스에 의해 평탄화층(126)이 손상되는 것을 최소화할 수 있다. 그런 다음, 애노드 전극(132) 상에 잔존하는 포토레지스트 패턴(180)은 스트립공정을 통해 제거된다.7E, the pixel contact hole 120 and the auxiliary contact hole 170 are formed to penetrate the protection film 118 by etching the protection film 118 using the planarization layer 126 as a mask , The protective film 118 on the second pad electrode 154 is removed and the second pad electrode 154 is exposed. The sacrificial layer 172 formed of an inorganic insulating material similar to the protective layer 118 may be etched during the etching of the protective layer 118. The sacrificial layer 172 disposed under the sacrificial layer 172 may be sacrificed 0.0 > 172 < / RTI > Accordingly, the damage of the planarization layer 126 due to the etching gas used in the etching of the passivation layer 118 can be minimized. Then, the photoresist pattern 180 remaining on the anode electrode 132 is removed through the strip process.

도 6g를 참조하면, 보호막(118), 평탄화층(126), 희생층(172) 및 애노드 전극(132)이 형성된 기판(101) 상에 화소 연결 전극(148), 보조 연결 전극(168) 및 패드 커버 전극(156)이 형성된다.6G, the pixel connection electrode 148, the auxiliary connection electrode 168, and the pixel electrode 154 are formed on the substrate 101 on which the protective layer 118, the planarization layer 126, the sacrificial layer 172, and the anode electrode 132 are formed. A pad cover electrode 156 is formed.

구체적으로, 보호막(118), 평탄화층(126), 희생층(172) 및 애노드 전극(132)이 형성된 기판(101) 상에 투명 도전막이 전면 증착된 다음, 그 투명 도전막이 제7 마스크를 이용한 포토리소그래피과 식각 공정을 통해 패터닝됨으로써 화소 연결 전극(148), 보조 연결 전극(168) 및 패드 커버 전극(156)이 형성된다.Specifically, a transparent conductive film is entirely deposited on the substrate 101 on which the protective film 118, the planarization layer 126, the sacrificial layer 172, and the anode electrode 132 are formed, and then the transparent conductive film is formed using the seventh mask The pixel connection electrode 148, the auxiliary connection electrode 168, and the pad cover electrode 156 are formed by patterning through photolithography and etching processes.

도 6h를 참조하면, 화소 연결 전극(148), 보조 연결 전극(168) 및 패드 커버 전극(156)이 형성된 기판(101) 상에 뱅크홀(174)을 가지는 뱅크(138)가 형성된다.6H, a bank 138 having a bank hole 174 is formed on a substrate 101 on which a pixel connection electrode 148, an auxiliary connection electrode 168, and a pad cover electrode 156 are formed.

구체적으로, 화소 연결 전극(148), 보조 연결 전극(168) 및 패드 커버 전극(156)이 형성된 기판(101) 상에 뱅크용 감광막을 전면 도포한 다음, 그 뱅크용 감광막을 제8 마스크를 이용한 포토리소그래피 공정을 통해 패터닝함으로써 뱅크홀(174)을 가지는 뱅크(138)가 형성된다.The photoresist film for the bank is coated on the entire surface of the substrate 101 on which the pixel connection electrode 148, the auxiliary connection electrode 168 and the pad cover electrode 156 are formed, and then the photoresist film for the bank is formed using the eighth mask A bank 138 having a bank hole 174 is formed by patterning through a photolithography process.

도 6i를 참조하면, 뱅크(138)가 형성된 기판(101) 상에 격벽(146), 유기 발광층(134) 및 캐소드(136) 전극이 순차적으로 형성된다.Referring to FIG. 6I, a barrier rib 146, an organic emission layer 134, and a cathode 136 electrode are sequentially formed on a substrate 101 on which a bank 138 is formed.

구체적으로, 뱅크(138)가 형성된 기판(101) 상에 격벽용 감광막을 전면 도포한 다음, 그 격벽용 감광막을 제9 마스크를 이용한 포토리소그래피 공정을 통해 패터닝함으로써 격벽(146)이 형성된다. 그런 다음, 새도우마스크를 이용한 증착 공정을 통해 패드 영역을 제외한 액티브 영역에 유기 발광층(134) 및 캐소드 전극(136)이 순차적으로 형성된다.Specifically, the barrier ribs 146 are formed by coating the entire surface of the substrate 101 on which the bank 138 is formed, and then patterning the photosensitive film for the barrier ribs through a photolithography process using a ninth mask. Then, an organic light emitting layer 134 and a cathode electrode 136 are sequentially formed in an active region except a pad region through a deposition process using a shadow mask.

이와 같이, 본 발명의 제1 실시 예에서는 애노드 전극(132), 보호막(118), 평탄화층(126), 화소 컨택홀(120) 및 보조 컨택홀(170)이 동일한 하나의 마스크 공정을 통해 형성된다. 그리고, 본 발명의 제1 실시 예에서는 애노드 전극(132)이 형성된 이후에, 패드 커버 전극(156)이 화소 연결 전극(148) 및 보조 연결 전극(168)과 동시에 동일한 하나의 마스크 공정을 통해 형성된다. 그리고, 본 발명에서는 불투명 도전막을 포함하는 애노드 전극(132)의 패터닝시 제2 패드 전극(154)은 평탄화층(126) 및 보호막(118)에 의해 보호되므로, 별도의 패드 보호막없이도 제2 패드 전극(154)이 손상되는 것을 방지할 수 있다. 이에 따라, 본 발명의 제1 실시 예에서는 종래보다 적어도 3회의 마스크 공정 수를 저감할 수 있어 구조 및 제조 공정을 단순화할 수 있으므로 생산성을 향상시킬 수 있다.As described above, in the first embodiment of the present invention, the anode electrode 132, the protective film 118, the planarization layer 126, the pixel contact hole 120, and the auxiliary contact hole 170 are formed through the same mask process do. In the first embodiment of the present invention, after the anode electrode 132 is formed, the pad cover electrode 156 is formed simultaneously with the pixel connection electrode 148 and the auxiliary connection electrode 168 through the same mask process do. In the present invention, since the second pad electrode 154 is protected by the planarization layer 126 and the protection layer 118 when the anode electrode 132 including the opaque conductive film is patterned, The damper 154 can be prevented from being damaged. Accordingly, in the first embodiment of the present invention, the number of mask processes can be reduced at least three times as compared with the prior art, so that the structure and manufacturing process can be simplified, and productivity can be improved.

도 8은 본 발명의 제2 실시 예에 따른 유기 발광 표시 장치를 나타내는 단면도이다.8 is a cross-sectional view illustrating an organic light emitting diode display according to a second embodiment of the present invention.

도 8에 도시된 유기 발광 표시 장치는 도 1에 도시된 유기 발광 표시 장치와 대비하여 뱅크(138)가 화소 연결 전극(148) 및 보조 연결 전극(168) 각각의 테두리를 따라 형성되는 것을 제외하고는 동일한 구성요소를 구비한다. 이에 따라, 동일한 구성요소에 대한 상세한 설명은 생략하기로 한다.The organic light emitting display shown in FIG. 8 is the same as the organic light emitting display shown in FIG. 1 except that the banks 138 are formed along the rims of the pixel connection electrodes 148 and the auxiliary connection electrodes 168 Have the same components. Accordingly, detailed description of the same constituent elements will be omitted.

도 8에 도시된 뱅크(138)는 인접한 서브 화소의 뱅크(138)와 이격되도록 배치된다. 이러한 뱅크(138)는 화소 연결 전극(148) 및 보조 연결 전극(168) 각각의 측면으로부터 바깥쪽으로 일정거리 이격된 측면을 가지므로, 뱅크(138)는 화소 연결 전극(148) 및 보조 연결 전극(168) 각각의 측면을 덮도록 형성된다. 이에 따라, 화소 연결 전극(148)의 측면을 덮는 뱅크(138)와 보조 연결 전극(168)의 측면을 덮는 뱅크(138) 역시 서로 이격되도록 배치된다.The bank 138 shown in FIG. 8 is arranged to be spaced apart from the bank 138 of the adjacent sub-pixel. The bank 138 has side surfaces spaced apart from the side surfaces of the pixel connection electrode 148 and the auxiliary connection electrode 168 by a certain distance. Thus, the bank 138 is electrically connected to the pixel connection electrode 148 and the auxiliary connection electrode 168 168, respectively. Accordingly, the banks 138 covering the side surfaces of the pixel connection electrodes 148 and the banks 138 covering the side surfaces of the auxiliary connection electrodes 168 are also spaced apart from each other.

도 9a 내지 도 9c는 도 8에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 8에 도시된 유기 발광 표시 장치의 제조 방법 중 애노드 전극까지의 제1 내지 제6 마스크 공정은 본 발명의 제1 실시 예와 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다.9A to 9C are cross-sectional views illustrating a method of manufacturing the organic light emitting display shown in FIG. Since the first through sixth mask processes up to the anode electrode in the manufacturing method of the organic light emitting display shown in FIG. 8 are the same as the first embodiment of the present invention, detailed description thereof will be omitted.

도 9a에 도시된 바와 같이 애노드 전극(132)이 형성된 기판(101) 상에 스퍼터링 등의 증착 방법으로 투명 도전막(184)이 전면 증착된다. 그런 다음, 투명 도전막(184) 상에 뱅크용 감광막을 전면 도포한 다음, 그 뱅크용 감광막을 하프톤 마스크 또는 슬릿 마스크와 같은 제 7 마스크를 이용하여 노광 및 현상함으로써 다단 구조의 뱅크용 감광 패턴(182)이 형성된다. 뱅크용 감광 패턴(182)은 각 서브 화소의 가장자리를 따라서 제1 두께로 형성되고, 패드 커버 전극 및 뱅크홀이 형성될 영역과 발광 영역에서 제1 두께보다 얇은 제2 두께로 형성된다. 이 뱅크용 감광 패턴(182)을 마스크로 이용하여 투명 도전층(184)을 습식 식각함으로써 도 9b에 도시된 바와 같이 패드 커버 전극(156), 보조 연결 전극(168) 및 화소 연결 전극(148)이 형성된다. 그런 다음, 뱅크용 감광 패턴(182)은 큐어링(curing)공정을 통해 리플로우(reflow)됨으로써 뱅크용 감광 패턴(182)은 보조 연결 전극(168) 및 화소 연결 전극(148) 각각의 노출된 측면을 덮도록 형성된다. 그런 다음, 뱅크용 감광 패턴(182)을 에싱함으로써 제2 두께의 뱅크용 감광 패턴(182)은 제거되어 발광 영역 내의 화소 연결 전극(148)과 뱅크홀 내의 보조 연결 전극(168)이 노출되고, 제1 두께의 뱅크용 감광 패턴(182)은 두께가 얇아져 뱅크(138)가 된다. 이러한 뱅크(138)는 보조 연결 전극(168)의 측면 및 화소 연결 전극(148)의 측면을 덮도록 형성되므로 보조 연결 전극(168)및 화소 연결 전극(148)의 부식 등을 방지할 수 있다.The transparent conductive film 184 is completely deposited on the substrate 101 on which the anode electrode 132 is formed as shown in FIG. 9A by a deposition method such as sputtering. Then, the photoresist film for the bank is coated on the transparent conductive film 184, and then the photoresist film for the bank is exposed and developed using a seventh mask such as a halftone mask or a slit mask to form a multi- (182) are formed. The light-sensitive pattern 182 for the bank is formed to have a first thickness along the edge of each sub-pixel and a second thickness that is smaller than the first thickness in the region where the pad cover electrode and the bank hole are to be formed and in the light- The pad cover electrode 156, the auxiliary connection electrode 168, and the pixel connection electrode 148 are formed by wet-etching the transparent conductive layer 184 using the photosensitive pattern 182 for the bank as a mask, . The photosensitive pattern 182 for the bank is reflowed through a curing process so that the photosensitive pattern 182 for the bank is exposed to the auxiliary connection electrode 168 and the pixel connection electrode 148, And is formed to cover the side surface. Then, the photosensitive pattern 182 for the bank having the second thickness is removed by ashing the photosensitive pattern 182 for the bank to expose the pixel connection electrode 148 in the light emission region and the auxiliary connection electrode 168 in the bank hole, The thickness of the photosensitive pattern 182 for the bank of the first thickness becomes the bank 138. The banks 138 are formed to cover the side surfaces of the auxiliary connection electrodes 168 and the side surfaces of the pixel connection electrodes 148 to prevent corrosion of the auxiliary connection electrodes 168 and the pixel connection electrodes 148.

도 9c를 참조하면, 애노드 전극(132), 패드 커버 전극(156) 및 뱅크(138)가 형성된 기판(101) 상에 격벽용 감광막을 전면 도포한 다음, 그 격벽용 감광막을 제8 마스크를 이용한 포토리소그래피 공정을 통해 패터닝함으로써 격벽(146)이 형성된다. 그런 다음, 새도우마스크를 이용한 증착 공정을 통해 패드 영역을 제외한 액티브 영역에 유기 발광층(134) 및 캐소드 전극(136)이 순차적으로 형성된다.9C, a photoresist layer for barrier ribs is coated on the entire surface of the substrate 101 on which the anode electrode 132, the pad cover electrode 156 and the banks 138 are formed, And the barrier ribs 146 are formed by patterning through a photolithography process. Then, an organic light emitting layer 134 and a cathode electrode 136 are sequentially formed in an active region except a pad region through a deposition process using a shadow mask.

이와 같이, 본 발명의 제2 실시 예에서는 애노드 전극(132), 보호막(118), 평탄화층(126), 화소 컨택홀(120) 및 보조 컨택홀(170)이 동일한 하나의 마스크 공정을 통해 형성된다. 그리고, 본 발명의 제2 실시 예에서는 애노드 전극(132)이 형성된 이후에, 패드 커버 전극(156), 화소 연결 전극(148) 및 보조 연결 전극(168)과 뱅크(138)가 동시에 동일한 하나의 마스크 공정을 통해 형성된다. 그리고, 본 발명에서는 불투명 도전막을 포함하는 애노드 전극(132)의 패터닝시 제2 패드 전극(154)은 평탄화층(126) 및 보호막(118)에 의해 보호되므로, 별도의 패드 보호막없이도 제2 패드 전극(154)이 손상되는 것을 방지할 수 있다. 이에 따라, 본 발명의 제2 실시 예에서는 종래보다 적어도 4회의 마스크 공정 수를 저감할 수 있어 구조 및 제조 공정을 단순화할 수 있으므로 생산성을 향상시킬 수 있다.As described above, in the second embodiment of the present invention, the anode electrode 132, the protective film 118, the planarization layer 126, the pixel contact hole 120, and the auxiliary contact hole 170 are formed through the same mask process do. In the second embodiment of the present invention, after the anode electrode 132 is formed, the pad cover electrode 156, the pixel connection electrode 148, the auxiliary connection electrode 168, Is formed through a mask process. In the present invention, since the second pad electrode 154 is protected by the planarization layer 126 and the protection layer 118 when the anode electrode 132 including the opaque conductive film is patterned, The damper 154 can be prevented from being damaged. Accordingly, the second embodiment of the present invention can reduce the number of mask processes at least four times as compared with the prior art, simplifying the structure and manufacturing process, and improving the productivity.

한편, 본 발명의 제1 및 제2 실시 예에 따른 유기 발광 표시 장치가 전면형 발광 구조인 경우, 도 10에 도시된 바와 같이 제2 기판(111) 상에 블랙매트릭스(192) 및 컬러 필터(194)가 형성된 컬러 필터 어레이를 추가로 구비한다. 이 경우, 발광 소자(130)에서 생성된 백색광이 컬러 필터(194)를 통해 제2 기판(111)의 전면으로 출사됨으로써 영상을 구현할 수 있다.On the other hand, when the organic light emitting display according to the first and second embodiments of the present invention is a surface emitting type light emitting structure, a black matrix 192 and a color filter (not shown) are formed on a second substrate 111, 194 are formed in the color filter array. In this case, the white light generated by the light emitting device 130 is emitted to the front surface of the second substrate 111 through the color filter 194, thereby realizing an image.

이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.The foregoing description is merely illustrative of the present invention, and various modifications may be made by those skilled in the art without departing from the spirit of the present invention. Accordingly, the embodiments disclosed in the specification of the present invention are not intended to limit the present invention. The scope of the present invention should be construed according to the following claims, and all the techniques within the scope of equivalents should be construed as being included in the scope of the present invention.

101 : 기판 126 : 평탄화층
132 : 애노드 전극 134 : 발광층
136 : 캐소드 전극 138 : 뱅크
148 : 화소 연결 전극 152,154 : 패드 전극
156 : 패드 커버 전극 172 : 희생층101: substrate 126: planarization layer
132: anode electrode 134: light emitting layer
136: cathode electrode 138: bank
148: pixel connection electrodes 152 and 154: pad electrode
156: pad cover electrode 172: sacrificial layer

Claims (17)

기판 상에 배치되는 박막트랜지스터와;
상기 박막트랜지스터 상에 배치되는 평탄화층과;
상기 박막트랜지스터와 중첩되도록 상기 평탄화층 상에 배치되며, 불투명 도전막을 포함하는 애노드 전극과;
상기 애노드 전극 상에 배치되며, 상기 박막트랜지스터 및 상기 애노드 전극과 접촉하는 화소 연결 전극과;
상기 애노드 전극과 마주보는 캐소드 전극과;
상기 캐소드 전극과 접속되는 보조 연결 전극과;
상기 기판의 패드 영역에 배치되는 패드 전극과;
상기 화소 연결 전극과 동일 재질로 이루어지며, 상기 패드 전극 상에 배치되는 패드 커버 전극을 구비하며,
상기 패드 전극의 상부면의 일부는 상기 평탄화층과 중첩되며,
상기 패드 전극의 상부면의 나머지 일부는 상기 패드 커버 전극과 직접 접촉하며,
상기 평탄화층은 상기 애노드 전극과 비중첩되는 평탄면보다 상기 애노드 전극과 중첩되는 상기 평탄면이 상기 애노드 전극 쪽으로 돌출되는 유기 발광 표시 장치.A thin film transistor disposed on the substrate;
A planarization layer disposed on the thin film transistor;
An anode electrode disposed on the planarization layer to overlap with the thin film transistor, the anode electrode including an opaque conductive film;
A pixel connection electrode disposed on the anode electrode, the pixel connection electrode being in contact with the thin film transistor and the anode electrode;
A cathode electrode facing the anode electrode;
An auxiliary connection electrode connected to the cathode electrode;
A pad electrode disposed in a pad region of the substrate;
And a pad cover electrode made of the same material as the pixel connection electrode and disposed on the pad electrode,
A portion of the upper surface of the pad electrode overlaps with the planarization layer,
The remaining portion of the upper surface of the pad electrode is in direct contact with the pad cover electrode,
Wherein the planarizing layer has a planar surface that overlaps the anode electrode and protrudes toward the anode electrode than a flat surface that is not overlapped with the anode electrode. 삭제delete 제 1 항에 있어서,
상기 평탄화층과 상기 애노드 전극 사이에서 상기 애노드 전극과 중첩되는 희생층을 추가로 구비하는 유기 발광 표시 장치.The method according to claim 1,
And a sacrificial layer overlapping the anode electrode between the planarization layer and the anode electrode. 제 3 항에 있어서,
상기 희생층은 무기 절연 재질로 이루어지며,
상기 화소 연결 전극 및 상기 패드 커버 전극은 투명 도전막으로 이루어지며,
상기 애노드 전극은 상기 투명 도전막 및 상기 불투명 도전막을 포함하는 다층 구조로 이루어지는 유기 발광 표시 장치.The method of claim 3,
The sacrificial layer is made of an inorganic insulating material,
Wherein the pixel connection electrode and the pad cover electrode are made of a transparent conductive film,
And the anode electrode has a multi-layer structure including the transparent conductive film and the opaque conductive film. 제 3 항에 있어서,
상기 화소 연결 전극의 테두리를 따라 배치되며 상기 화소 연결 전극의 측면을 덮는 뱅크를 추가로 구비하는 유기 발광 표시 장치.The method of claim 3,
And a bank disposed along a rim of the pixel connection electrode and covering a side surface of the pixel connection electrode. 삭제delete 제 1항, 제3 항 내지 제5 항 중 어느 한 항에 있어서,
상기 애노드 전극과 중첩되는 상기 평탄화층은 상기 보조 연결 전극과 중첩되는 상기 평탄화층보다 높은 유기 발광 표시 장치.6. The method according to any one of claims 1 to 5,
Wherein the planarization layer overlapping the anode electrode is higher than the planarization layer overlapping the auxiliary connection electrode. 기판 상에 배치되는 박막 트랜지스터와, 상기 기판의 패드 영역에 배치되는 패드 전극을 형성하는 단계와;
상기 박막트랜지스터 상에 배치되는 평탄화층과, 상기 박막트랜지스터와 중첩되도록 상기 평탄화층 상에 배치되는 불투명 도전막을 포함하는 애노드 전극을 동일한 마스크 공정을 통해 형성하는 단계와;
상기 애노드 전극 상에 배치되며 상기 박막트랜지스터 및 상기 애노드 전극과 접촉하는 화소 연결 전극과, 상기 패드 전극의 상에 배치되는 패드 커버 전극과, 상기 평탄화층 상에 배치되는 보조 연결 전극을 동일 재질로 형성하는 단계와;
상기 애노드 전극과 마주보며 상기 보조 연결 전극과 접속되는 캐소드 전극을 형성하는 단계를 포함하며,
상기 패드 전극의 상부면의 일부는 상기 평탄화층과 중첩되며,
상기 패드 전극의 상부면의 나머지 일부는 상기 패드 커버 전극과 직접 접촉하며,
상기 평탄화층을 형성하는 단계는
상기 애노드 전극과 비중첩되는 평탄면보다 상기 애노드 전극과 중첩되는 상기 평탄면이 상기 애노드 전극 쪽으로 돌출되도록 상기 평탄화층을 형성하는 유기 발광 표시 장치의 제조 방법.A thin film transistor arranged on a substrate, and a pad electrode arranged in a pad region of the substrate;
Forming a planarization layer on the thin film transistor and an anode electrode including an opaque conductive film disposed on the planarization layer so as to overlap with the thin film transistor through the same mask process;
A pixel electrode disposed on the anode electrode and contacting the thin film transistor and the anode electrode; a pad cover electrode disposed on the pad electrode; and an auxiliary connection electrode disposed on the planarization layer, ;
And forming a cathode electrode facing the anode electrode and connected to the auxiliary connection electrode,
A portion of the upper surface of the pad electrode overlaps with the planarization layer,
The remaining portion of the upper surface of the pad electrode is in direct contact with the pad cover electrode,
The step of forming the planarization layer
Wherein the planarization layer is formed so that the planar surface overlapping the anode electrode is protruded toward the anode electrode than a planar surface overlapping the anode electrode. 삭제delete 제 8 항에 있어서,
상기 애노드 전극 형성시, 상기 평탄화층과 상기 애노드 전극 사이에서 상기 애노드 전극과 중첩되는 희생층을 형성하는 단계를 더 포함하는 유기 발광 표시 장치의 제조 방법.9. The method of claim 8,
And forming a sacrificial layer between the planarization layer and the anode electrode to overlap the anode electrode during the formation of the anode electrode. 제 10 항에 있어서,
상기 평탄화층, 애노드 전극 및 희생층을 형성하는 단계는
상기 박막트랜지스터 및 패드 전극이 형성된 기판 상에 보호막, 상기 평탄화층, 상기 희생층 및 불투명 도전막을 포함하는 다층 도전막을 순차적으로 형성하는 단계와;
상기 다층 도전막 상에 다단 구조의 감광막 패턴을 형성하는 단계와;
상기 감광막 패턴을 마스크로 이용하여 상기 다층 도전막을 식각하여 상기 애노드 전극을 형성하는 단계와;
상기 애노드 전극을 마스크로 이용하여 상기 희생층 및 상기 평탄화층을 식각하여 화소 컨택홀을 형성함과 동시에 상기 감광막 패턴의 두께를 줄이는 단계와;
상기 두께가 줄어든 감광막 패턴을 마스크로 이용하여 상기 감광막 패턴에 의해 노출된 상기 애노드 전극을 식각하는 단계와;
상기 평탄화층을 마스크로 이용하여 상기 보호막을 식각하여 상기 박막트랜지스터의 드레인 전극을 노출시키는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.11. The method of claim 10,
The step of forming the planarization layer, the anode electrode and the sacrificial layer
Sequentially forming a protective film, a planarization layer, a sacrificial layer and an opaque conductive film on the substrate on which the thin film transistor and the pad electrode are formed;
Forming a multi-layered photoresist pattern on the multi-layered conductive film;
Forming the anode electrode by etching the multi-layer conductive film using the photoresist pattern as a mask;
Etching the sacrificial layer and the planarization layer using the anode electrode as a mask to form a pixel contact hole and reducing the thickness of the photoresist pattern;
Etching the anode electrode exposed by the photoresist pattern using the photoresist pattern having a reduced thickness as a mask;
And etching the passivation layer using the planarization layer as a mask to expose a drain electrode of the thin film transistor. 제 8 항, 제10 항 및 제 11 항 중 어느 한 항에 있어서,
상기 화소 연결 전극의 테두리를 따라 배치되며 상기 화소 연결 전극의 측면을 덮는 뱅크와, 상기 화소 연결 전극을 동일한 마스크 공정을 통해 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.12. A method according to any one of claims 8, 10 and 11,
A bank that is disposed along a rim of the pixel connection electrode and covers a side surface of the pixel connection electrode; and forming the pixel connection electrode through the same mask process. 삭제delete 제 8 항, 제10 항 및 제 11 항 중 어느 한 항에 있어서,
상기 애노드 전극과 중첩되는 상기 평탄화층은 상기 보조 연결 전극과 중첩되는 상기 평탄화층보다 높은 유기 발광 표시 장치의 제조 방법.12. A method according to any one of claims 8, 10 and 11,
Wherein the planarization layer overlapped with the anode electrode is higher than the planarization layer overlapped with the auxiliary connection electrode. 제 1 항에 있어서,
상기 박막트랜지스터의 게이트 전극과 동일층에 배치되는 스토리지 하부 전극과, 상기 박막트랜지스터의 소스 전극과 동일층에 배치되는 스토리지 상부 전극을 포함하는 스토리지 캐패시터를 추가로 구비하는 유기 발광 표시 장치.The method according to claim 1,
A storage lower electrode disposed on the same layer as the gate electrode of the thin film transistor and a storage upper electrode disposed on the same layer as the source electrode of the thin film transistor. 제 7 항에 있어서,
상기 보조 연결 전극과 접속되며 상기 박막트랜지스터의 소스 전극과 동일층에 배치되는 전원 라인을 추가로 구비하는 유기 발광 표시 장치.8. The method of claim 7,
And a power supply line connected to the auxiliary connection electrode and disposed on the same layer as the source electrode of the thin film transistor. 삭제delete
KR1020160096625A 2016-07-29 2016-07-29 Organic light emitting display and fabricating method thereof KR101992914B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160096625A KR101992914B1 (en) 2016-07-29 2016-07-29 Organic light emitting display and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160096625A KR101992914B1 (en) 2016-07-29 2016-07-29 Organic light emitting display and fabricating method thereof

Publications (2)

Publication Number Publication Date
KR20180013227A KR20180013227A (en) 2018-02-07
KR101992914B1 true KR101992914B1 (en) 2019-06-25

Family

ID=61203897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160096625A KR101992914B1 (en) 2016-07-29 2016-07-29 Organic light emitting display and fabricating method thereof

Country Status (1)

Country Link
KR (1) KR101992914B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111463360B (en) * 2020-04-09 2021-05-07 深圳市华星光电半导体显示技术有限公司 Display panel and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050253171A1 (en) * 2004-05-17 2005-11-17 Tae-Wook Kang Organic light emitting display and method of fabricating the same
JP2010062003A (en) * 2008-09-04 2010-03-18 Hitachi Displays Ltd Display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060046476A (en) * 2004-06-18 2006-05-17 산요덴키가부시키가이샤 Electro-luminescence panel
KR20100001597A (en) * 2008-06-27 2010-01-06 삼성전자주식회사 Display device and manufacturing method thereof
KR101575168B1 (en) * 2008-12-15 2015-12-07 엘지디스플레이 주식회사 Top emission type organic electro luminescent device and method of fabricating the same
KR101719372B1 (en) * 2010-12-07 2017-03-24 엘지디스플레이 주식회사 Method For Manufacturing An Organic Light Emitting Diode Display Device Having A Reflective Electrode
KR20140034960A (en) * 2012-09-10 2014-03-21 삼성디스플레이 주식회사 Organic electroluminescent display and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050253171A1 (en) * 2004-05-17 2005-11-17 Tae-Wook Kang Organic light emitting display and method of fabricating the same
JP2010062003A (en) * 2008-09-04 2010-03-18 Hitachi Displays Ltd Display device

Also Published As

Publication number Publication date
KR20180013227A (en) 2018-02-07

Similar Documents

Publication Publication Date Title
KR101980780B1 (en) Organic light emitting display device and method of manufacturing the same
CN108122944B (en) Organic light emitting display device and method of manufacturing the same
KR101859484B1 (en) Display device and method of manufacturing the same
US10504985B2 (en) Method of fabricating organic light-emitting display device including substrate having plurality of trenches
US10672339B2 (en) Organic light-emitting display device
KR101920770B1 (en) Organic light emitting display device and method of manufacturing the same
CN107039494B (en) Organic light emitting display device and method of manufacturing the same
KR101878187B1 (en) Organic light emitting display and fabricating method thereof
US7132801B2 (en) Dual panel-type organic electroluminescent device and method for fabricating the same
US10403696B2 (en) Organic light emitting display device and method of fabricating the same
KR101878186B1 (en) Organic light emitting display and fabricating method thereof
CN110911446B (en) Organic light emitting display device
KR102410426B1 (en) Organic light emitting display device and method of manufacturing the same
KR102614588B1 (en) Method of manufacturing display apparatus
KR101992914B1 (en) Organic light emitting display and fabricating method thereof
KR102520691B1 (en) Organic light emitting display and method of fabricating the same
KR102437165B1 (en) Organic light emitting display device and method of manufacturing the same
KR20230037198A (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant