KR20180012032A - Apparatus for testing semiconductor devices - Google Patents

Apparatus for testing semiconductor devices Download PDF

Info

Publication number
KR20180012032A
KR20180012032A KR1020160094765A KR20160094765A KR20180012032A KR 20180012032 A KR20180012032 A KR 20180012032A KR 1020160094765 A KR1020160094765 A KR 1020160094765A KR 20160094765 A KR20160094765 A KR 20160094765A KR 20180012032 A KR20180012032 A KR 20180012032A
Authority
KR
South Korea
Prior art keywords
test
semiconductor
tester
stage
module
Prior art date
Application number
KR1020160094765A
Other languages
Korean (ko)
Other versions
KR102548782B1 (en
Inventor
권규호
박종성
정탁
심준희
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020160094765A priority Critical patent/KR102548782B1/en
Publication of KR20180012032A publication Critical patent/KR20180012032A/en
Application granted granted Critical
Publication of KR102548782B1 publication Critical patent/KR102548782B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867Handlers or transport devices, e.g. loaders, carriers, trays
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Abstract

An apparatus for testing semiconductor device is disclosed. The apparatus includes: a DC tester for performing a DC test on semiconductor devices, sequentially performing the DC test on the semiconductor devices one by one, sorting the semiconductor devices according to a result of the DC test and storing them in trays; and a function tester which is adjacent to the DC tester and performs a functional test on the DC-tested semiconductor devices and classifies the semiconductor devices according to a result of the functional test and storing them in the trays.

Description

반도체 소자 테스트 장치{Apparatus for testing semiconductor devices}[0001] Apparatus for testing semiconductor devices [

본 발명의 실시예들은 반도체 소자 테스트 장치에 관한 것이다. 보다 상세하게는, 개별화된 반도체 소자들을 프로브 카드를 이용하여 전기적으로 테스트하는 반도체 소자 테스트 장치에 관한 것이다.Embodiments of the present invention relate to a semiconductor device test apparatus. More particularly, the present invention relates to a semiconductor device test apparatus for electrically testing individual semiconductor devices using a probe card.

일반적으로 반도체 소자들은 일련의 제조 공정들을 반복적으로 수행함으로써 반도체 기판으로서 사용되는 실리콘 웨이퍼 상에 형성될 수 있으며, 상기와 같이 형성된 반도체 소자들은 다이싱 공정과 본딩 공정 및 패키징 공정을 통하여 반도체 패키지들로 제조될 수 있다.In general, semiconductor devices may be formed on a silicon wafer used as a semiconductor substrate by repeatedly performing a series of manufacturing processes, and the semiconductor devices formed as described above may be formed into semiconductor packages through a dicing process, a bonding process, and a packaging process .

상기와 같이 제조된 반도체 패키지들은 전기적 특성 검사를 통하여 양품 또는 불량품으로 판정될 수 있다. 상기 전기적 특성 검사에는 상기 반도체 소자들을 핸들링하는 테스트 핸들러와 상기 반도체 패키지들을 검사하기 위한 테스트 장치가 사용될 수 있다.The semiconductor packages manufactured as described above can be judged to be good or defective through electrical characteristic inspection. For the electrical characteristic inspection, a test handler for handling the semiconductor elements and a test apparatus for inspecting the semiconductor packages may be used.

최근 다양한 형태의 반도체 소자들이 개발됨에 따라 다이싱 공정에 의해 개별화된 반도체 소자들에 대한 전기적인 테스트 공정이 요구될 수 있으며, 이를 수행하기 위한 테스트 장치에 대한 요구가 있다. 예를 들면, 웨이퍼 상에 형성된 MPGA(Micro-Pillar Grid Array) 소자들의 경우 다이싱 공정을 통해 개별화된 후 전기적인 테스트 공정이 요구되지만 일반적인 형태의 테스트 핸들러를 이용하기에는 상당한 어려움이 있다.Recently, as various types of semiconductor devices are developed, an electrical testing process for individual semiconductor devices by a dicing process may be required, and there is a demand for a test apparatus for performing the electrical testing process. For example, micro-pillar grid array (MPGA) devices formed on a wafer require electrical testing after individualization through a dicing process, but it is difficult to use a general type of test handler.

대한민국 등록특허공보 제10-0922145호 (등록일자: 2009.10.09)Korean Registered Patent No. 10-0922145 (Registered Date: October 10, 2009)

본 발명의 실시예들은 다이싱 공정을 통해 개별화된 반도체 소자들에 대한 테스트 공정을 수행하기 위한 새로운 형태의 반도체 소자 테스트 장치를 제공하는데 그 목적이 있다.It is an object of the present invention to provide a new type of semiconductor device test apparatus for performing a test process for individual semiconductor devices through a dicing process.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 반도체 소자 테스트 장치는, 반도체 소자들에 대한 DC 테스트를 수행하되 상기 DC 테스트를 상기 반도체 소자들에 대하여 하나씩 순차적으로 수행하고 상기 DC 테스트 결과에 따라 상기 반도체 소자들을 분류하여 트레이들에 수납하는 DC 테스터와, 상기 DC 테스터와 인접하게 배치되며 상기 DC 테스트가 완료된 반도체 소자들에 대한 기능 테스트를 수행하고 상기 기능 테스트 결과에 따라 상기 반도체 소자들을 분류하여 트레이들에 수납하는 기능 테스터를 포함할 수 있다.According to an aspect of the present invention, there is provided a semiconductor device testing apparatus for performing a DC test on semiconductor devices, the DC test being sequentially performed on the semiconductor devices one by one, A DC tester for sorting the semiconductor elements and storing the semiconductor elements in trays; a functional test for semiconductor devices which are disposed adjacent to the DC tester and for which the DC test has been completed, and classifying the semiconductor elements according to the functional test result It may include a function tester that houses the trays.

본 발명의 실시예들에 따르면, 상기 반도체 소자 테스트 장치는, 상기 DC 테스트가 완료된 반도체 소자들이 수납된 트레이를 상기 기능 테스터로 이송하는 트레이 이송 모듈을 더 포함할 수 있다.According to embodiments of the present invention, the semiconductor device testing apparatus may further include a tray transfer module for transferring the tray containing the DC elements to the functional tester.

본 발명의 실시예들에 따르면, 상기 DC 테스터는, 복수의 반도체 소자들이 부착된 다이싱 테이프 및 상기 다이싱 테이프가 장착된 링 형태의 마운트 프레임을 포함하는 프레임 웨이퍼를 지지하는 스테이지 유닛과, 상기 DC 테스트를 수행하기 위한 DC 테스트용 프로브 카드를 포함하는 DC 테스트 모듈과, 상기 스테이지 유닛으로부터 상기 반도체 소자들을 하나씩 상기 DC 테스트 모듈로 로드하고 상기 DC 테스트가 완료된 반도체 소자를 상기 DC 테스트 모듈로부터 언로드하며 상기 DC 테스트 결과에 따라 상기 반도체 소자들을 분류하는 로드/언로드 모듈을 포함할 수 있다.According to embodiments of the present invention, the DC tester includes: a stage unit for supporting a frame wafer including a dicing tape to which a plurality of semiconductor elements are attached and a ring-shaped mount frame on which the dicing tape is mounted; A DC test module including a DC test probe card for carrying out a DC test, and a controller for loading the semiconductor elements from the stage unit into the DC test module one by one and unloading the DC tested semiconductor element from the DC test module And a load / unload module for classifying the semiconductor devices according to the DC test result.

본 발명의 실시예들에 따르면, 상기 DC 테스터는, 상기 스테이지 유닛 하부에 배치되며 상기 다이싱 테이프로부터 상기 반도체 소자들을 하나씩 분리하기 위한 다이 이젝팅 유닛을 더 포함할 수 있다.According to embodiments of the present invention, the DC tester may further include a die ejecting unit disposed below the stage unit for separating the semiconductor elements one by one from the dicing tape.

본 발명의 실시예들에 따르면, 상기 로드/언로드 모듈은, 반도체 소자를 지지하기 위한 테스트 스테이지와, 상기 스테이지 유닛으로부터 상기 반도체 소자를 픽업하여 상기 테스트 스테이지 상으로 이송하기 위한 제1 소자 이송부와, 상기 테스트 스테이지 상의 반도체 소자를 상기 DC 테스트 모듈로 로드하고 상기 DC 테스트 모듈로부터 언로드하기 위해 상기 테스트 스테이지를 이동시키는 스테이지 구동부와, 상기 테스트 스테이지로부터 상기 반도체 소자를 픽업하여 상기 트레이들에 수납하기 위한 제2 소자 이송부를 포함할 수 있다.According to the embodiments of the present invention, the load / unload module includes a test stage for supporting semiconductor elements, a first element transfer section for picking up the semiconductor element from the stage unit and transferring the semiconductor element onto the test stage, A stage driver for loading the semiconductor device on the test stage into the DC test module and moving the test stage to unload the DC device from the DC test module; Two-element transfer part.

본 발명의 실시예들에 따르면, 상기 제1 소자 이송부는, 상기 다이싱 테이프로부터 상기 반도체 소자를 픽업하기 위한 제1 피커와, 상기 제1 피커를 수직 및 수평 방향으로 이동시키는 제1 피커 구동부를 포함할 수 있다.According to embodiments of the present invention, the first element transferring portion may include a first picker for picking up the semiconductor element from the dicing tape, and a first picker driving portion for moving the first picker vertically and horizontally .

본 발명의 실시예들에 따르면, 상기 제2 소자 이송부는, 상기 테스트 스테이지로부터 상기 반도체 소자를 픽업하기 위한 제2 피커와, 상기 반도체 소자를 임시 수납하기 위한 버퍼 트레이와, 상기 반도체 소자를 상기 테스트 스테이지로부터 상기 버퍼 트레이로 이송하기 위해 상기 제2 피커를 수직 및 수평 방향으로 이동시키는 제2 피커 구동부와, 상기 버퍼 트레이로부터 상기 반도체 소자를 픽업하기 위한 제3 피커와, 상기 반도체 소자를 상기 트레이들에 수납하기 위해 상기 제3 피커를 수직 및 수평 방향으로 이동시키는 제3 피커 구동부를 포함할 수 있다.According to embodiments of the present invention, the second device transfer section may include a second picker for picking up the semiconductor device from the test stage, a buffer tray for temporarily storing the semiconductor device, A second picker driver for moving the second picker vertically and horizontally for transfer from the stage to the buffer tray, a third picker for picking up the semiconductor element from the buffer tray, And a third picker driving unit for moving the third picker in the vertical and horizontal directions to receive the third picker.

본 발명의 실시예들에 따르면, 상기 DC 테스터는, 복수의 프레임 웨이퍼들이 수납된 카세트를 지지하는 로드 포트와, 상기 카세트로부터 상기 프레임 웨이퍼를 인출하여 상기 스테이지 유닛 상으로 이동시키기 위한 웨이퍼 이송부를 더 포함할 수 있다.According to the embodiments of the present invention, the DC tester includes a load port for supporting a cassette containing a plurality of frame wafers, and a wafer transfer unit for transferring the frame wafer from the cassette onto the stage unit .

본 발명의 실시예들에 따르면, 상기 반도체 소자 테스트 장치는, 상기 기능 테스터와 인접하게 배치되며 상기 DC 테스터와 동일한 구성을 갖는 제2 DC 테스터와, 상기 제2 DC 테스터에 의해 DC 테스트가 완료된 반도체 소자들이 수납된 트레이를 상기 기능 테스터로 이송하는 제2 트레이 이송 모듈을 더 포함할 수 있다.According to embodiments of the present invention, the semiconductor device testing apparatus may further include: a second DC tester disposed adjacent to the functional tester and having the same configuration as the DC tester; and a second DC tester which is DC tested by the second DC tester And a second tray transfer module for transferring the tray accommodated in the elements to the functional tester.

본 발명의 실시예들에 따르면, 상기 기능 테스터는, 상기 DC 테스트가 완료된 반도체 소자들에 대한 기능 테스트를 위한 기능 테스트용 프로브 카드를 포함하는 기능 테스트 모듈과, 상기 기능 테스트 모듈의 일측에 배치되며 상기 기능 테스트 모듈로 상기 반도체 소자들을 로드하고 상기 기능 테스트가 완료된 반도체 소자들을 상기 기능 테스트 모듈로부터 언로드하며 상기 기능 테스트 결과에 따라 상기 반도체 소자들을 분류하는 로드/언로드 모듈을 포함할 수 있다.According to embodiments of the present invention, the function tester may include a function test module including a function test probe card for functional testing of the semiconductor devices after the DC test is completed, and a function test module disposed at one side of the function test module And a load / unload module for loading the semiconductor elements with the function test module, unloading the functionally tested semiconductor elements from the function test module, and classifying the semiconductor elements according to the function test result.

본 발명의 실시예들에 따르면, 상기 로드/언로드 모듈은, 상기 반도체 소자들을 지지하기 위한 테스트 스테이지와, 상기 테스트 스테이지를 상기 기능 테스트 모듈로 로드하고 상기 기능 테스트 모듈로부터 언로드하기 위해 상기 테스트 스테이지를 이동시키는 스테이지 구동부를 포함할 수 있다.According to embodiments of the present invention, the load / unload module comprises a test stage for supporting the semiconductor devices, a test stage for loading the test stage into the function test module and unloading the test stage from the function test module, And a stage driving unit for moving the stage.

본 발명의 실시예들에 따르면, 상기 로드/언로드 모듈은, 상기 반도체 소자들이 수납된 트레이로부터 상기 반도체 소자들을 상기 테스트 스테이지 상으로 이송하고 상기 반도체 소자들에 대한 기능 테스트 결과에 따라 상기 반도체 소자들을 상기 트레이들에 분류하여 수납하는 소자 이송 유닛을 더 포함할 수 있다.According to embodiments of the present invention, the load / unload module transfers the semiconductor elements from the tray on which the semiconductor elements are housed, onto the test stage, and, according to the result of the functional test on the semiconductor elements, The apparatus may further include an element transfer unit for categorizing and storing the trays.

본 발명의 실시예들에 따르면, 상기 로드/언로드 모듈은, 상기 반도체 소자들이 수납된 트레이가 위치되는 소자 공급 영역과, 상기 반도체 소자들을 상기 테스트 결과에 따라 수납하기 위한 트레이들이 위치되는 소자 분류 영역들을 더 포함할 수 있다.According to embodiments of the present invention, the load / unload module includes an element supply region in which the tray containing the semiconductor elements is located, and an element classification region in which trays for accommodating the semiconductor elements according to the test result are located. As shown in FIG.

본 발명의 실시예들에 따르면, 상기 로드/언로드 모듈은, 상기 소자 분류 영역들로 빈 트레이들을 공급하기 위한 빈 트레이 공급 영역을 더 포함할 수 있다.According to embodiments of the present invention, the load / unload module may further include an empty tray supply region for supplying empty trays to the element sorting regions.

본 발명의 실시예들에 따르면, 상기 테스트 스테이지에는 상기 반도체 소자들을 각각 진공 흡착하기 위한 진공홀들이 구비될 수 있다.According to embodiments of the present invention, the test stage may be provided with vacuum holes for vacuum-adsorbing the semiconductor devices, respectively.

본 발명의 실시예들에 따르면, 상기 진공홀들은 복수의 그룹들로 분할되고, 각 그룹에 포함된 진공홀들은 하나의 진공 관로에 의해 서로 연결되며, 상기 하나의 진공 관로에는 상기 진공홀들 내에서의 진공압이 항상 일정하도록 유량을 조절하는 유량 제어 밸브가 연결될 수 있다.According to the embodiments of the present invention, the vacuum holes are divided into a plurality of groups, and the vacuum holes included in each group are connected to each other by one vacuum pipe, A flow control valve may be connected to regulate the flow so that the vacuum pressure at the outlet is always constant.

상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 반도체 소자 테스트 장치는, 복수의 반도체 소자들에 대한 기능 테스트를 동시에 수행하고 상기 기능 테스트 결과에 따라 상기 반도체 소자들을 분류하여 트레이들에 수납하는 기능 테스터와, 상기 기능 테스터의 양측에 각각 배치되고 반도체 소자들에 대한 DC 테스트를 수행하되 상기 DC 테스트를 상기 반도체 소자들에 대하여 하나씩 순차적으로 수행하고 상기 DC 테스트 결과에 따라 상기 반도체 소자들을 분류하여 트레이들에 수납하는 제1 DC 테스터 및 제2 DC 테스터와, 상기 제1 및 제2 DC 테스터들에 의해 DC 테스트가 완료된 반도체 소자들이 수납된 트레이들을 상기 기능 테스터로 이송하는 트레이 이송 모듈을 포함할 수 있다.According to another aspect of the present invention, there is provided a device for testing a semiconductor device, the device comprising: a function for simultaneously performing a functional test on a plurality of semiconductor devices and sorting the semiconductor devices according to a result of the functional test, A method of testing a semiconductor device, the method comprising: performing a DC test on semiconductor devices, each of the devices being disposed on both sides of the functional tester, wherein the DC tests are sequentially performed on the semiconductor devices one by one, A first DC tester and a second DC tester for accommodating the DC testers in the first and second DC testers and a tray transfer module for transferring the trays accommodating the DC tested semiconductor devices to the function tester have.

본 발명의 실시예들에 따르면, 상기 기능 테스터는, 상기 반도체 소자들에 대한 기능 테스트를 수행하기 위한 프로브 카드를 포함하는 기능 테스트 모듈과, 상기 기능 테스트 모듈의 양측에 각각 배치되며 상기 기능 테스트 모듈로 상기 반도체 소자들을 로드하고 상기 테스트 모듈에 의한 기능 테스트가 완료된 후 상기 반도체 소자들을 상기 테스트 모듈로부터 언로드하는 한 쌍의 로드/언로드 모듈들을 포함할 수 있으며, 상기 로드/언로드 모듈들은 상기 테스트 모듈에 상기 반도체 소자들을 번갈아 로드할 수 있다.According to embodiments of the present invention, the function tester may include a function test module including a probe card for performing a functional test on the semiconductor elements, and a function test module disposed on both sides of the function test module, And a load / unload module for loading the semiconductor devices into the test module and unloading the semiconductor devices from the test module after the functional test by the test module is completed, wherein the load / The semiconductor elements can be alternately loaded.

본 발명의 실시예들에 따르면, 상기 로드/언로드 모듈들은 서로 동일한 구성을 가질 수 있다.According to embodiments of the present invention, the load / unload modules may have the same configuration as each other.

상술한 바와 같은 본 발명의 실시예들에 따르면, 반도체 소자 테스트 장치는 다이싱 공정을 통해 웨이퍼로부터 개별화된 반도체 소자들에 대한 전기적인 특성을 테스트하기 위하여 사용될 수 있다. 특히, 상기 반도체 소자 테스트 장치는, 반도체 소자들에 대한 DC 테스트를 수행하되 상기 DC 테스트를 상기 반도체 소자들에 대하여 하나씩 순차적으로 수행하고 상기 DC 테스트 결과에 따라 상기 반도체 소자들을 분류하여 트레이들에 수납하는 DC 테스터와, 상기 DC 테스터와 인접하게 배치되며 상기 DC 테스트가 완료된 반도체 소자들에 대한 기능 테스트를 수행하고 상기 기능 테스트 결과에 따라 상기 반도체 소자들을 분류하여 트레이들에 수납하는 기능 테스터를 포함할 수 있으며, 상기 DC 테스트가 완료된 반도체 소자들이 수납된 트레이들은 트레이 이송 모듈에 의해 상기 DC 테스터로부터 기능 테스터로 이송될 수 있다.According to embodiments of the present invention as described above, a semiconductor device testing apparatus can be used to test the electrical characteristics of individual semiconductor devices from a wafer through a dicing process. Particularly, the semiconductor device testing apparatus performs a DC test on semiconductor elements, sequentially performs the DC test on the semiconductor elements one by one, classifies the semiconductor elements according to the result of the DC test, And a function tester disposed adjacent to the DC tester for performing a functional test on the semiconductor devices after the DC test has been completed and storing the semiconductor devices in the trays according to the result of the functional test And trays in which the semiconductor devices having the DC test completed can be transferred from the DC tester to the function tester by a tray transfer module.

따라서, 상기 개별화된 반도체 소자들에 대한 DC 테스트 및 기능 테스트가 순차적으로 수행될 수 있으며, 특히 제1 및 제2 DC 테스터들을 상기 기능 테스터의 양측에 배치하고, 상기 DC 테스트가 완료된 반도체 소자들을 상기 기능 테스터의 제1 및 제2 로드/언로드 모듈들로 각각 공급함으로써, 상기 반도체 소자들에 대한 DC 테스트 및 기능 테스트에 소요되는 시간을 크게 단축시킬 수 있다.Therefore, the DC test and the functional test for the individualized semiconductor devices can be sequentially performed. In particular, the first and second DC testers can be disposed on both sides of the functional tester, By supplying the first and second load / unload modules of the functional tester respectively, the time required for the DC test and the functional test on the semiconductor devices can be greatly shortened.

도 1은 본 발명의 일 실시예에 따른 반도체 소자 테스트 장치를 설명하기 위한 개략적인 평면도이다.
도 2는 도 1에 도시된 반도체 소자들을 설명하기 위한 개략적인 평면도이다.
도 3은 도 1에 도시된 제1 DC 테스터를 설명하기 위한 개략적인 구성도이다.
도 4는 도 3에 도시된 스테이지 유닛을 설명하기 위한 개략적인 구성도이다.
도 5는 도 3에 도시된 DC 테스트 모듈을 설명하기 위한 개략적인 구성도이다.
도 6은 도 1에 도시된 기능 테스터를 설명하기 위한 개략적인 구성도이다.
도 7 및 도 8은 도 6에 도시된 기능 테스터의 기능 테스트 모듈과 로드/언로드 모듈들을 설명하기 위한 개략적인 구성도들이다.
도 9는 도 6에 도시된 기능 테스터의 테스트 스테이지를 설명하기 위한 개략적인 구성도이다.
1 is a schematic plan view for explaining a semiconductor device testing apparatus according to an embodiment of the present invention.
2 is a schematic plan view for explaining the semiconductor elements shown in FIG.
3 is a schematic diagram for explaining the first DC tester shown in FIG.
4 is a schematic configuration diagram for explaining the stage unit shown in Fig.
5 is a schematic configuration diagram for explaining the DC test module shown in FIG.
FIG. 6 is a schematic configuration diagram for explaining the functional tester shown in FIG. 1. FIG.
FIGS. 7 and 8 are schematic diagrams for explaining the function test module and the load / unload module of the function tester shown in FIG.
9 is a schematic configuration diagram for explaining a test stage of the functional tester shown in FIG.

이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention should not be construed as limited to the embodiments described below, but may be embodied in various other forms. The following examples are provided so that those skilled in the art can fully understand the scope of the present invention, rather than being provided so as to enable the present invention to be fully completed.

본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.In the embodiments of the present invention, when one element is described as being placed on or connected to another element, the element may be disposed or connected directly to the other element, . Alternatively, if one element is described as being placed directly on another element or connected, there can be no other element between them. The terms first, second, third, etc. may be used to describe various items such as various elements, compositions, regions, layers and / or portions, but the items are not limited by these terms .

본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.The terminology used in the embodiments of the present invention is used for the purpose of describing specific embodiments only, and is not intended to be limiting of the present invention. Furthermore, all terms including technical and scientific terms have the same meaning as will be understood by those skilled in the art having ordinary skill in the art, unless otherwise specified. These terms, such as those defined in conventional dictionaries, shall be construed to have meanings consistent with their meanings in the context of the related art and the description of the present invention, and are to be interpreted as being ideally or externally grossly intuitive It will not be interpreted.

본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.Embodiments of the present invention are described with reference to schematic illustrations of ideal embodiments of the present invention. Accordingly, changes from the shapes of the illustrations, e.g., changes in manufacturing methods and / or tolerances, are those that can be reasonably expected. Accordingly, the embodiments of the present invention should not be construed as being limited to the specific shapes of the regions described in the drawings, but include deviations in the shapes, and the elements described in the drawings are entirely schematic and their shapes Is not intended to describe the exact shape of the elements and is not intended to limit the scope of the invention.

도 1은 본 발명의 일 실시예에 따른 반도체 소자 테스트 장치를 설명하기 위한 개략적인 평면도이고, 도 2는 도 1에 도시된 반도체 소자들을 설명하기 위한 개략적인 평면도이다.FIG. 1 is a schematic plan view for explaining a semiconductor device testing apparatus according to an embodiment of the present invention, and FIG. 2 is a schematic plan view for explaining semiconductor devices shown in FIG.

도 1을 참조하면, 본 발명의 일 실시예에 따르면, 반도체 소자 테스트 장치(10)는 다이싱 공정을 통해 반도체 웨이퍼로부터 개별화된 반도체 소자들(20; 도 2 참조)에 대한 DC 테스트와 기능 테스트를 수행하기 위하여 사용될 수 있다. 일 예로서, 상기 반도체 소자들(20)의 중앙 부위에는 복수의 마이크로 범프들(22)이 구비될 수 있으며 가장자리 부위에는 복수의 전극 패드들(24)이 구비될 수 있다.Referring to FIG. 1, according to an embodiment of the present invention, a semiconductor device testing apparatus 10 performs a DC test and a functional test (see FIG. 2) on individual semiconductor devices 20 . ≪ / RTI > For example, a plurality of micro bumps 22 may be provided at a central portion of the semiconductor devices 20, and a plurality of electrode pads 24 may be provided at peripheral portions.

상기 DC 테스트에서는 상기 반도체 소자들(20)의 마이크로 범프들(22)을 통해 기 설정된 전압을 인가하여 오픈/쇼트, 입력 전류, 출력 전압, 전원 전류 등의 DC 특성을 측정할 수 있으며, 그 결과로부터 상기 반도체 소자들(20)의 양, 불량을 판정할 수 있다.In the DC test, DC characteristics such as open / short, input current, output voltage, and power supply current can be measured by applying a preset voltage through the microbumps 22 of the semiconductor devices 20, It is possible to judge the amount or the defective amount of the semiconductor elements 20 from the semiconductor device.

상기 기능 테스트에서는 상기 반도체 소자들(20)의 읽기, 쓰기 기능 및 상호 간섭 등을 테스트할 수 있으며, 패턴 발생기에서 제공되는 시험 패턴을 상기 반도체 소자들(20)의 전극 패드들(24)을 통해 인가한 후 상기 반도체 소자들(20)로부터의 출력 신호를 기준값과 비교하며 그 비교 결과를 패턴 발생기에서 발생한 출력 기대 패턴과 비교하여 동작의 양, 불량을 평가할 수 있다.In the functional test, a test pattern provided by the pattern generator can be tested through the electrode pads 24 of the semiconductor devices 20, The output signal from the semiconductor devices 20 is compared with a reference value, and the comparison result is compared with the output expectation pattern generated in the pattern generator, thereby evaluating the amount of operation and the failure.

또한, 상기 기능 테스트와 함께 상기 반도체 소자들(20)에 대한 AC 테스트가 추가적으로 수행될 수 있다. 상기 AC 테스트에서는 상기 반도체 소자들(20)의 전극 패드들(24)을 통해 펄스 신호를 인가하여 입출력 운반 지연 시간, 출력 신호의 시작/종료 시간 등의 동작 특성을 측정하여 속도 등급을 나누어 판정할 수 있다.Further, an AC test for the semiconductor devices 20 may be additionally performed together with the functional test. In the AC test, a pulse signal is applied through the electrode pads 24 of the semiconductor devices 20 to measure operation characteristics such as an input / output transfer delay time, a start / end time of an output signal, .

본 발명의 일 실시예에 따르면, 상기 반도체 소자 테스트 장치(10)는 상기 반도체 소자들(20)에 대한 DC 테스트를 수행하기 위한 제1 DC 테스터(100)와 제2 DC 테스터(300)를 포함할 수 있다. 상기 제1 및 제2 DC 테스터들(100, 300)은 상기 반도체 소자들(20)에 대하여 하나씩 순차적으로 상기 DC 테스트를 수행하고 상기 DC 테스트 결과에 따라 상기 반도체 소자들(20)을 분류하여 트레이들에 수납할 수 있다.According to an embodiment of the present invention, the semiconductor device testing apparatus 10 includes a first DC tester 100 and a second DC tester 300 for performing a DC test on the semiconductor devices 20 can do. The first and second DC testers 100 and 300 sequentially perform the DC test on the semiconductor elements 20 one by one and classify the semiconductor elements 20 according to the DC test result, As shown in Fig.

상기 반도체 소자 테스트 장치(10)는 상기 제1 및 제2 DC 테스터들(100, 300) 사이에 배치되며 복수의 반도체 소자들(20)에 대한 기능 테스트를 동시에 수행하는 기능 테스터(200)를 포함할 수 있다. 예를 들면, 상기 기능 테스터(200)는 상기 DC 테스트가 완료된 반도체 소자들(20)에 대한 기능 테스트를 수행하고 상기 기능 테스트 결과에 따라 상기 반도체 소자들(20)을 분류하여 트레이들에 수납할 수 있다. 다른 예로서, 상기 기능 테스터(200)에 의한 상기 기능 테스트는 상기 제1 및 제2 DC 테스터들(100, 300)에 의한 DC 테스트 결과에 따라 양품으로 분류된 반도체 소자들(20)에 대하여 한정적으로 수행될 수도 있다.The semiconductor device testing apparatus 10 includes a functional tester 200 disposed between the first and second DC testers 100 and 300 and performing a functional test on the plurality of semiconductor devices 20 at the same time can do. For example, the function tester 200 performs a functional test on the semiconductor devices 20 that have undergone the DC test, classifies the semiconductor devices 20 according to the result of the functional test, . As another example, the function test by the function tester 200 is limited to the semiconductor elements 20 classified as good according to the DC test result by the first and second DC testers 100 and 300 ≪ / RTI >

상기 반도체 소자 테스트 장치(10)는 상기 DC 테스트가 완료된 반도체 소자들(20)이 수납된 트레이들을 상기 제1 및 제2 DC 테스터들(100, 300)로부터 상기 기능 테스터(200)로 이송하기 위한 제1 및 제2 트레이 이송 모듈들(400, 410)을 포함할 수 있다. 상기 제1 및 제2 트레이 이송 모듈들(400, 410)은 트레이를 파지하기 위한 제1 및 제2 이송암들(402, 412) 및 상기 제1 및 제2 이송암들(402, 412)을 상기 제1 및 제2 DC 테스터들(100, 300)과 상기 기능 테스터(200)가 배열된 방향, 예를 들면, 도 1에 도시된 바와 같이 Y축 방향을 따라 이동시키기 위한 제1 및 제2 암 구동부들(404, 414)을 각각 포함할 수 있다.The semiconductor device testing apparatus 10 may be configured to transfer the trays accommodated in the DC tested semiconductor devices 20 from the first and second DC testers 100 and 300 to the functional tester 200 First and second tray transport modules 400 and 410. The first and second tray transport modules 400, The first and second tray transfer modules 400 and 410 include first and second transfer arms 402 and 412 for holding the tray and first and second transfer arms 402 and 412, The first and second DC testers 100 and 300 and the first and second DC testers 200 and 200 for moving along the Y axis direction as shown in FIG. And may include arm drivers 404 and 414, respectively.

도 3은 도 1에 도시된 제1 DC 테스터를 설명하기 위한 개략적인 구성도이고, 도 4는 도 3에 도시된 스테이지 유닛을 설명하기 위한 개략적인 구성도이다.FIG. 3 is a schematic diagram for explaining the first DC tester shown in FIG. 1, and FIG. 4 is a schematic diagram for explaining the stage unit shown in FIG.

도 3 및 도 4를 참조하면, 상기 제1 DC 테스터(100)는, 복수의 반도체 소자들(20)이 부착된 다이싱 테이프(32) 및 상기 다이싱 테이프(32)가 장착된 원형 링 형태의 마운트 프레임(34)을 포함하는 프레임 웨이퍼(30)를 지지하는 스테이지 유닛(110)과, 상기 DC 테스트를 수행하기 위한 DC 테스트용 프로브 카드(122)를 포함하는 DC 테스트 모듈(120)과, 상기 스테이지 유닛(110)으로부터 상기 반도체 소자들(20)을 하나씩 상기 DC 테스트 모듈(120)로 로드하고 상기 DC 테스트가 완료된 반도체 소자(20)를 상기 DC 테스트 모듈(120)로부터 언로드하며 상기 DC 테스트 결과에 따라 상기 반도체 소자들(20)을 분류하는 로드/언로드 모듈(130)을 포함할 수 있다.3 and 4, the first DC tester 100 includes a dicing tape 32 to which a plurality of semiconductor elements 20 are attached, and a circular ring type A DC test module 120 including a stage unit 110 for supporting a frame wafer 30 including a mounting frame 34 of the mounting frame 34 and a DC test probe card 122 for performing the DC test, The semiconductor devices 20 are loaded into the DC test module 120 one by one from the stage unit 110 and unloaded from the DC test module 120 after the DC test is completed, And a load / unload module 130 for classifying the semiconductor devices 20 according to the result.

상기 스테이지 유닛(110)은 상기 프레임 웨이퍼(30)를 지지하기 위한 웨이퍼 스테이지(112)를 포함할 수 있다. 상기 웨이퍼 스테이지(112) 상에는 상기 다이싱 테이프(32)를 지지하기 위한 확장 링(114)과 상기 마운트 프레임(34)을 파지하기 위한 클램프(116)가 수직 방향으로 이동 가능하게 배치될 수 있다. 상기 확장 링(114)은 상기 다이싱 테이프(32)의 가장자리 부위들을 지지할 수 있고, 상기 클램프(116)는 상기 마운트 프레임(34)을 파지한 후 하강될 수 있으며, 이에 의해 상기 다이싱 테이프(32)가 확장될 수 있다.The stage unit 110 may include a wafer stage 112 for supporting the frame wafer 30. [ An extension ring 114 for supporting the dicing tape 32 and a clamp 116 for holding the mount frame 34 may be arranged on the wafer stage 112 so as to be movable in the vertical direction. The extension ring 114 can support the edge portions of the dicing tape 32 and the clamp 116 can be lowered after holding the mount frame 34, Lt; RTI ID = 0.0 > 32 < / RTI >

상기 스테이지 유닛(110)의 하부에는 상기 다이싱 테이프(32)로부터 상기 반도체 소자들(20)을 하나씩 분리시키기 위한 다이 이젝팅 유닛(118)이 배치될 수 있다.A die ejecting unit 118 for separating the semiconductor elements 20 from the dicing tape 32 may be disposed under the stage unit 110.

상기 로드/언로드 모듈(130)은 상기 반도체 소자(20)를 지지하기 위한 테스트 스테이지(132)와, 상기 스테이지 유닛(110)으로부터 상기 반도체 소자(20)를 픽업하여 상기 테스트 스테이지(132) 상으로 이송하기 위한 제1 소자 이송부(134)와, 상기 테스트 스테이지(134) 상의 반도체 소자(20)를 상기 DC 테스트 모듈(120)로 로드하고 상기 DC 테스트 모듈(120)로부터 언로드하기 위해 상기 테스트 스테이지(132)를 Y축 방향으로 이동시키는 스테이지 구동부(140)와, 상기 테스트 스테이지(132)로부터 상기 반도체 소자(20)를 픽업하여 트레이들(50)에 수납하기 위한 제2 소자 이송부(142)를 포함할 수 있다.The load / unload module 130 includes a test stage 132 for supporting the semiconductor device 20 and a semiconductor device 20 for picking up the semiconductor device 20 from the stage unit 110, (Not shown) for loading and unloading the semiconductor device 20 on the test stage 134 to the DC test module 120 and unloading the DC test module 120 from the DC test module 120, And a second element transferring unit 142 for picking up the semiconductor element 20 from the test stage 132 and accommodating the semiconductor element 20 in the trays 50 can do.

상기 제1 소자 이송부(134)는, 상기 다이싱 테이프(32)로부터 상기 반도체 소자(20)를 픽업하기 위한 제1 피커(136)와, 상기 제1 피커(136)를 수직 및 수평 방향(X축 방향)으로 이동시키는 제1 피커 구동부(138)를 포함할 수 있다. 상기 제2 소자 이송부(142)는, 상기 테스트 스테이지(132)로부터 상기 반도체 소자(20)를 픽업하기 위한 제2 피커(144)와, 상기 반도체 소자(20)를 임시 수납하기 위한 버퍼 트레이(146)와, 상기 반도체 소자(20)를 상기 테스트 스테이지(132)로부터 상기 버퍼 트레이(146)로 이송하기 위해 상기 제2 피커(144)를 수직 및 수평 방향(Y축 방향)으로 이동시키는 제2 피커 구동부(148)와, 상기 버퍼 트레이(146)로부터 상기 반도체 소자(20)를 픽업하기 위한 제3 피커(150)와, 상기 반도체 소자(20)를 상기 트레이들(50)에 수납하기 위해 상기 제3 피커(150)를 수직 및 수평 방향(X축 방향 및 Y축 방향)으로 이동시키는 제3 피커 구동부(152)를 포함할 수 있다. 상기 제1, 제2 및 제3 피커들(136, 144, 150)은 진공압을 이용하여 반도체 소자(20)를 진공 흡착할 수 있다.The first element transferring unit 134 includes a first picker 136 for picking up the semiconductor element 20 from the dicing tape 32 and a second picker 136 for picking up the first picker 136 in the vertical and horizontal directions X And a first picker driving unit 138 for moving the first picker driving unit 138 in the axial direction. The second element transfer unit 142 includes a second picker 144 for picking up the semiconductor element 20 from the test stage 132 and a buffer tray 146 for temporary storage of the semiconductor element 20 And a second picker 144 for moving the second picker 144 in the vertical and horizontal directions (Y-axis direction) so as to transfer the semiconductor device 20 from the test stage 132 to the buffer tray 146, A third picker 150 for picking up the semiconductor element 20 from the buffer tray 146 and a second picker 150 for picking up the semiconductor element 20 from the buffer tray 146, 3 picker 150 in the vertical and horizontal directions (X-axis direction and Y-axis direction). The first, second, and third pickers 136, 144, and 150 may vacuum adsorb the semiconductor device 20 using vacuum pressure.

상기 제1 피커(136)는 상기 다이 이젝팅 유닛(118)에 의해 상기 다이싱 테이프(32)로부터 분리된 반도체 소자(20)를 진공 흡착할 수 있으며, 상기 제1 피커 구동부(138)는 상기 제1 피커(136)를 상승시킴으로써 상기 반도체 소자(20)가 상기 다이싱 테이프(32)로부터 픽업될 수 있다.The first picker 136 can vacuum adsorb the semiconductor device 20 separated from the dicing tape 32 by the die ejecting unit 118 and the first picker drive unit 138 can vacuum- The semiconductor element 20 can be picked up from the dicing tape 32 by raising the first picker 136.

상기 다이 이젝팅 유닛(118)은 상기 다이싱 테이프(32)의 아래에서 이젝트 핀들을 상승시킴으로써 상기 반도체 소자(20)를 상기 다이싱 테이프(32)로부터 분리시킬 수 있다. 이때, 상기 스테이지 유닛(110)은 상기 반도체 소자들(20)을 순차적으로 또는 선택적으로 상기 다이싱 테이프(32)로부터 분리시키기 위해 수평 방향으로 이동 가능하게 구성될 수 있다. 예를 들면, 도시되지는 않았으나, 상기 스테이지 유닛(110)은 별도의 스테이지 구동부(미도시)에 의해 수평 방향으로 이동될 수 있다.The die ejecting unit 118 can separate the semiconductor element 20 from the dicing tape 32 by raising the eject pins under the dicing tape 32. [ At this time, the stage unit 110 may be configured to be movable in the horizontal direction to separate the semiconductor elements 20 sequentially or selectively from the dicing tape 32. For example, although not shown, the stage unit 110 can be moved in a horizontal direction by a separate stage driving unit (not shown).

한편, 상기 제1 DC 테스터(100)는 복수의 프레임 웨이퍼들(30)이 수납된 카세트(40)를 지지하는 로드 포트(160)와, 상기 카세트(40)로부터 상기 프레임 웨이퍼(30)를 인출하여 상기 스테이지 유닛(110) 상으로 이동시키기 위한 웨이퍼 이송부(162)를 포함할 수 있다. 상기 스테이지 유닛(110)은 상기 웨이퍼 이송부(162)에 의한 프레임 웨이퍼(30)의 로드 및 언로드를 위해 상기 웨이퍼 이송부(162)에 인접하도록 이동될 수 있으며, 또한 상기 반도체 소자들(20)이 하나씩 상기 다이 이젝팅 유닛(118)의 상부에 위치되도록 그리고 상기 제1 피커(136)가 상기 반도체 소자들(20)을 하나씩 픽업할 수 있도록 이동될 수 있다.The first DC tester 100 includes a load port 160 for supporting a cassette 40 in which a plurality of frame wafers 30 are accommodated and a second port for discharging the frame wafer 30 from the cassette 40 And a wafer transfer unit 162 for transferring the wafer W onto the stage unit 110. The stage unit 110 can be moved adjacent to the wafer transfer section 162 for loading and unloading the frame wafer 30 by the wafer transfer section 162 and the semiconductor elements 20 can be moved one by one And the first picker 136 can be moved to pick up the semiconductor elements 20 one by one.

또한, 상기 제1 피커(136)의 이동 경로 아래에는 상기 제1 피커(136)에 의해 상기 반도체 소자(20)가 픽업된 상태를 확인하기 위한 정렬 카메라(170)가 배치될 수 있으며, 상기 정렬 카메라(170)에 의한 관측 결과에 따라 상기 반도체 소자(20)의 틀어짐 정도(각도)가 보정될 수 있다. 상기 반도체 소자(20)의 틀어짐 정도는 상기 제1 피커(136) 또는 상기 테스트 스테이지(132)를 회전시킴으로써 보정될 수 있다.An alignment camera 170 may be disposed under the movement path of the first picker 136 to identify the state in which the semiconductor device 20 is picked up by the first picker 136, The angle of deviation of the semiconductor element 20 can be corrected according to the observation result by the camera 170. [ The degree of deformation of the semiconductor device 20 can be corrected by rotating the first picker 136 or the test stage 132.

도 5는 도 3에 도시된 DC 테스트 모듈을 설명하기 위한 개략적인 구성도이다.5 is a schematic configuration diagram for explaining the DC test module shown in FIG.

도 5를 참조하면, 상기 제1 피커(136)에 의해 상기 반도체 소자(20)가 상기 테스트 스테이지(132) 상에 로드된 후, 상기 테스트 스테이지(132)는 상기 스테이지 구동부(140)에 의해 상기 DC 테스트 모듈(120)로 이송될 수 있다. 특히, 상기 DC 테스트 모듈(120)은 상기 DC 테스트를 위한 DC 테스트용 프로브 카드(122)와 상기 DC 테스트용 프로브 카드(122)와 연결되며 테스트 신호들을 인가하기 위한 DC 테스트 헤드(124)를 포함할 수 있다.5, after the semiconductor element 20 is loaded on the test stage 132 by the first picker 136, the test stage 132 is driven by the stage driver 140 RTI ID = 0.0 > 120 < / RTI > Particularly, the DC test module 120 includes a DC test probe card 122 for the DC test and a DC test head 124 connected to the DC test probe card 122 for applying test signals can do.

상기 스테이지 구동부(140)는 상기 테스트 스테이지(132)를 상기 DC 테스트용 프로브 카드(122) 아래로 수평 이동시킬 수 있으며, 이어서 상기 테스트 스테이지(132)를 상승시켜 상기 반도체 소자(20)의 마이크로 범프들(22)이 상기 DC 테스트용 프로브 카드(122)의 탐침들과 접속되도록 할 수 있다.The stage driving unit 140 can horizontally move the test stage 132 below the DC test probe card 122 and then raise the test stage 132 to move the microbumps (22) may be connected to the probes of the DC test probe card (122).

상기 DC 테스트 모듈(120)에 의한 DC 테스트가 완료된 후 상기 스테이지 구동부(140)는 상기 테스트 스테이지(132)를 상기 반도체 소자(20)의 전달 위치 즉 상기 제1 피커(136)에 의해 상기 테스트 스테이지(132) 상으로 상기 반도체 소자(20)가 로드되는 위치로 이동시킬 수 있다.After the completion of the DC test by the DC test module 120, the stage driver 140 drives the test stage 132 by the transfer position of the semiconductor device 20, that is, the first picker 136, The semiconductor device 20 can be moved to a position where the semiconductor device 20 is loaded onto the wafer 132.

다시 도 3을 참조하면, 상기 제2 피커(144)는 상기 테스트 스테이지(132) 상의 반도체 소자(20)를 픽업하여 상기 버퍼 트레이(146)로 이동시킬 수 있으며, 그 동안 상기 제1 피커(136)는 후속하는 반도체 소자(20)를 상기 프레임 웨이퍼(30)로부터 상기 테스트 스테이지(132)로 이동시킬 수 있다.Referring again to FIG. 3, the second picker 144 may pick up the semiconductor device 20 on the test stage 132 and move it to the buffer tray 146 while the first picker 136 May move the subsequent semiconductor element 20 from the frame wafer 30 to the test stage 132. [

상기 제3 피커(150)는 상기 버퍼 트레이(146)에 수납된 반도체 소자(20)를 픽업하여 상기 DC 테스트 결과에 따라 상기 트레이들(50) 중 하나로 이동시킬 수 있다.The third picker 150 may pick up the semiconductor device 20 housed in the buffer tray 146 and move it to one of the trays 50 according to the DC test result.

상기 제1 DC 테스터(100)는 상기 트레이들(50)이 마련된 소자 분류 영역(180)을 구비할 수 있다. 상기 DC 테스트가 완료된 반도체 소자(20)는 상기 DC 테스트 결과에 따라 양품, 불량품, 재검사 등으로 분류되어 상기 트레이들(50)에 수납될 수 있다. 또한, 상기 제1 DC 테스터(100)는 복수의 트레이들(50)을 수납하기 위한 스태커들(52)을 구비할 수 있으며, 상기 스태커들(52)에는 빈 트레이들, 양품 반도체 소자들이 수납된 트레이들, 불량 반도체 소자들이 수납된 트레이들, 재검사 대상 반도체 소자들이 수납된 트레이들 등이 수납될 수 있다. 일 예로서, 상기 소자 분류 영역(180)과 상기 스태커들(52) 사이에서 상기 트레이들(50)의 이송은 상기 제1 트레이 이송 모듈(400)의 제1 이송암(402)에 의해 이루어질 수 있다. 그러나, 상기와 다르게, 상기 소자 분류 영역(180)에 상기 스태커들(52)이 직접 배치될 수도 있다.The first DC tester 100 may include an element sorting region 180 provided with the trays 50. The semiconductor device 20 having undergone the DC test may be classified into a good product, a defective product, and a re-inspection according to a result of the DC test and stored in the trays 50. The first DC tester 100 may include stackers 52 for receiving the plurality of trays 50. The stackers 52 may include empty trays, Trays, trays in which defective semiconductor elements are housed, trays in which semiconductor elements to be resampled are housed, and the like. The transfer of the trays 50 between the element sorting region 180 and the stackers 52 may be performed by the first transfer arm 402 of the first tray transfer module 400 have. Alternatively, the stackers 52 may be disposed directly in the device dividing region 180. [

다시 도 1을 참조하면, 상기 제2 DC 테스터(300)는 상기 제1 DC 테스터(100)와 동일하게 구성될 수 있다. 즉 상기 제2 DC 테스터(300)는 상기 제1 DC 테스터(100)와 실질적으로 동일한 구성 요소들로 이루어질 수 있으며, 이에 따라 상기 제2 DC 테스터(300)에 대한 추가적인 상세 설명은 생략한다. 상기 제1 및 제2 DC 테스터들(100, 300)에 의해 DC 테스트가 완료된 반도체 소자들(20)은 트레이들(50)에 수납된 상태에서 상기 제1 및 제2 트레이 이송 모듈들(400, 410)에 의해 상기 기능 테스터(200)로 이송될 수 있다.Referring again to FIG. 1, the second DC tester 300 may be configured in the same manner as the first DC tester 100. That is, the second DC tester 300 may have substantially the same components as the first DC tester 100, so that detailed description of the second DC tester 300 will be omitted. The semiconductor devices 20 that have undergone the DC testing by the first and second DC testers 100 and 300 are stored in the trays 50 and the first and second tray transfer modules 400, 410 to the functional tester 200.

도 6은 도 1에 도시된 기능 테스터를 설명하기 위한 개략적인 구성도이다.FIG. 6 is a schematic configuration diagram for explaining the functional tester shown in FIG. 1. FIG.

도 6을 참조하면, 상기 기능 테스터(200)는, 상기 반도체 소자들(20)에 대한 기능 테스트를 수행하기 위한 기능 테스트용 프로브 카드(212)를 포함하는 기능 테스트 모듈(210)과, 상기 기능 테스트 모듈(210)의 양측에 각각 배치되며 상기 기능 테스트 모듈(210)로 상기 반도체 소자들(20)을 로드하고 상기 기능 테스트 모듈(210)에 의한 기능 테스트가 완료된 후 상기 반도체 소자들(20)을 상기 기능 테스트 모듈(210)로부터 언로드하는 한 쌍의 로드/언로드 모듈들(220A, 220B)을 포함할 수 있다. 특히, 상기 로드/언로드 모듈들(220A, 220B)은 상기 기능 테스트 모듈(210)에 상기 반도체 소자들(20)을 번갈아 로드할 수 있다.6, the function tester 200 includes a function test module 210 including a function test probe card 212 for performing a function test on the semiconductor devices 20, The semiconductor devices 20 are placed on both sides of the test module 210 and the semiconductor devices 20 are loaded into the function test module 210. After the functional tests are completed by the function test module 210, And a pair of load / unload modules 220A and 220B for unloading the function test module 210 from the functional test module 210. [ In particular, the load / unload modules 220A and 220B may alternately load the semiconductor devices 20 into the functional test module 210. [

도 7 및 도 8은 도 6에 도시된 기능 테스터의 기능 테스트 모듈과 로드/언로드 모듈들을 설명하기 위한 개략적인 구성도들이다.FIGS. 7 and 8 are schematic diagrams for explaining the function test module and the load / unload module of the function tester shown in FIG.

도 6 내지 도 8을 참조하면, 상기 기능 테스터는 상기 기능 테스트 모듈(210)에 대한 상기 반도체 소자들(20)의 로드 및 언로드를 위한 제1 로드/언로드 모듈(220A)과 제2 로드/언로드 모듈(220B)을 포함할 수 있다.6 to 8, the functional tester includes a first load / unload module 220A for loading and unloading the semiconductor devices 20 to the functional test module 210, and a second load / Module 220B.

일 예로서, 도 7에 도시된 바와 같이 상기 제1 로드/언로드 모듈(220A)에 의해 제1 반도체 소자들(20A)이 상기 기능 테스트 모듈(210)에 로드된 후 상기 제1 반도체 소자들(20A)에 대한 제1 테스트 공정이 수행되는 동안 상기 제2 로드/언로드 모듈(220B)은 제2 반도체 소자들(20B)에 대한 로드 준비를 수행할 수 있다. 상기 제1 테스트 공정이 완료된 후 상기 제1 로드/언로드 모듈(220A)에 의해 제1 반도체 소자들(20A)이 상기 기능 테스트 모듈(210)로부터 언로드될 수 있으며, 이어서 도 8에 도시된 바와 같이 상기 제2 로드/언로드 모듈(220B)에 의해 상기 제2 반도체 소자들(20B)이 상기 기능 테스트 모듈(210)로 로드될 수 있다.As shown in FIG. 7, after the first semiconductor elements 20A are loaded into the functional test module 210 by the first load / unload module 220A, the first semiconductor elements 20A The second load / unload module 220B may perform load preparation for the second semiconductor elements 20B while the first test process for the second semiconductor elements 20A is performed. After the first test process is completed, the first semiconductor elements 20A can be unloaded from the functional test module 210 by the first load / unload module 220A, and then, as shown in FIG. 8 The second semiconductor elements 20B may be loaded into the functional test module 210 by the second load / unload module 220B.

특히, 상기 제2 반도체 소자들(20B)에 대한 제2 테스트 공정이 수행되는 동안 상기 제1 반도체 소자들(20A)은 상기 제1 테스트 공정의 결과에 따라 양품 및 불량품 등으로 분류될 수 있다. 또한, 상기 제1 반도체 소자들(20A)의 분류가 완료된 후 상기 제1 로드/언로드 모듈(220A)은 후속하는 제3 반도체 소자들에 대한 로드 준비를 수행할 수 있다.Particularly, while the second test process for the second semiconductor elements 20B is performed, the first semiconductor elements 20A can be classified as good and defective according to the result of the first test process. In addition, after the first semiconductor elements 20A have been classified, the first load / unload module 220A may perform load preparation for the subsequent third semiconductor elements.

상기와 같이 로드/언로드 모듈들(220A, 220B)에 의해 상기 반도체 소자들(20)의 로드 및 언로드가 번갈아 수행되고, 반도체 소자들(20)에 대한 기능 테스트 공정이 수행되는 동안 테스트 완료된 반도체 소자들(20)에 대한 언로드 및 분류 단계들과 후속 반도체 소자들(20)의 로드 준비 단계가 동시에 수행될 수 있으므로 상기 반도체 소자 테스트 장치(200)의 가동률이 크게 향상될 수 있으며 또한 상기 반도체 소자들(20)의 테스트 공정에 소요되는 시간이 크게 단축될 수 있다.The load and unload of the semiconductor elements 20 are alternately performed by the load / unload modules 220A and 220B as described above, and during the functional test process for the semiconductor elements 20, The operation speed of the semiconductor device testing apparatus 200 can be greatly improved since the unloading and sorting steps for the semiconductor elements 20 and the load preparation stage of the subsequent semiconductor elements 20 can be performed simultaneously, The time required for the test process of the semiconductor device 20 can be greatly shortened.

본 발명의 일 실시예에 따르면, 상기 로드/언로드 모듈들(220A, 220B)은 서로 동일한 구성을 가질 수 있다. 즉, 상기 제1 로드/언로드 모듈(220A)과 상기 제2 로드/언로드 모듈(220B)은 서로 동일한 구성을 가질 수 있으며, 설명의 편의를 위하여 본 실시예에서는 상기 제1 로드/언로드 모듈(220A)에 대하여만 설명하도록 한다.According to an embodiment of the present invention, the load / unload modules 220A and 220B may have the same configuration. That is, the first load / unload module 220A and the second load / unload module 220B may have the same configuration. For convenience of explanation, the first load / unload module 220A and the second load / ) Will be described.

상기 제1 로드/언로드 모듈(220A)은, 상기 반도체 소자들(20)을 지지하기 위한 테스트 스테이지(222)와, 상기 테스트 스테이지(222)를 상기 기능 테스트 모듈(210)로 로드하고 상기 기능 테스트 모듈(210)로부터 언로드하기 위한 스테이지 구동부(224)를 포함할 수 있다. 즉, 상기 스테이지 구동부(224)는 상기 반도체 소자들(20)의 로드 준비 단계 및 분류 단계가 수행되는 소자 전달 영역(226)과 상기 기능 테스트 모듈(210) 사이에서 상기 테스트 스테이지(222)를 수평 이동시킬 수 있으며, 이에 의해 상기 기능 테스트 모듈(210)에 대한 상기 반도체 소자들(20)의 로드 및 언로드가 이루어질 수 있다.The first load / unload module 220A includes a test stage 222 for supporting the semiconductor devices 20, and a controller 220 for loading the test stage 222 into the function test module 210, And a stage driver 224 for unloading from the module 210. That is, the stage driving unit 224 horizontally moves the test stage 222 between the functional test module 210 and the element transfer region 226 in which the load preparing step and the classifying step of the semiconductor elements 20 are performed, So that loading and unloading of the semiconductor devices 20 to the functional test module 210 can be performed.

상기 제1 로드/언로드 모듈(220A)은 상기 반도체 소자들(20)이 수납된 트레이(50)로부터 상기 반도체 소자들(20)을 상기 스테이지(222) 상으로 이송하고 상기 반도체 소자들(20)의 테스트 결과에 따라 상기 반도체 소자들(20)을 미리 준비된 트레이들(52, 54)로 분류하여 이송하는 소자 이송 유닛(228)을 포함할 수 있다. 특히, 상기 제1 로드/언로드 모듈(220A)은, 상기 반도체 소자들이 수납된 트레이(50)가 위치되는 소자 공급 영역(234)과, 상기 반도체 소자들(20)을 상기 테스트 결과에 따라 수납하기 위한 트레이들(52, 54)이 위치되는 소자 분류 영역들(236, 538)을 포함할 수 있다. 이때, 상기 반도체 소자들이 수납된 트레이(50)는 상기 제1 DC 테스터(100)로부터 제공될 수 있다.The first load / unload module 220A transfers the semiconductor elements 20 from the tray 50 accommodating the semiconductor elements 20 onto the stage 222, And a device transfer unit 228 for sorting and transferring the semiconductor devices 20 into the prepared trays 52 and 54 according to the test results of the semiconductor devices 20. Particularly, the first load / unload module 220A includes an element supply region 234 in which the tray 50 accommodating the semiconductor elements is located, and a first load / unload module 220A for accommodating the semiconductor elements 20 according to the test result May include device isolation regions (236, 538) where trays (52, 54) are located. At this time, the tray 50 containing the semiconductor devices may be provided from the first DC tester 100.

예를 들면, 상기 소자 이송 유닛(228)은 진공압을 이용하여 상기 반도체 소자들(20)을 픽업하기 위한 피커(230)와 상기 반도체 소자들(20)의 이송을 위해 상기 피커(230)를 수직 및 수평 방향으로 이동시키는 피커 구동부(232)를 포함할 수 있다. 상기 소자 이송 유닛(228)은 상기 반도체 소자들(20)이 수납된 트레이(50)로부터 상기 소자 전달 영역(226)에 위치된 테스트 스테이지(222) 상으로 상기 반도체 소자들(20)을 이송할 수 있으며, 기능 테스트 공정이 완료된 후 상기 테스트 스테이지(222)로부터 상기 테스트 결과에 따라 상기 반도체 소자들(20)을 양품 및 불량품 등으로 분류하여 상기 트레이들(52, 54)에 각각 수납할 수 있다.For example, the element transfer unit 228 may include a picker 230 for picking up the semiconductor elements 20 using vacuum pressure and the picker 230 for transferring the semiconductor elements 20 And a picker driver 232 for moving the picker in the vertical and horizontal directions. The element transfer unit 228 transfers the semiconductor elements 20 from the tray 50 accommodated therein to the test stage 222 located in the element transfer region 226 And after the functional test process is completed, the semiconductor elements 20 may be classified into good and defective products according to the test result from the test stage 222 and stored in the trays 52 and 54, respectively .

한편, 상기 소자 공급 영역(234) 및 상기 소자 분류 영역들(236, 238)에는 기능 테스트 전 반도체 소자들(20)이 수납된 트레이(50) 및 기능 테스트 후 반도체 소자들(20)을 수납하기 위한 트레이들(52, 54)이 각각 놓여지는 서포트 플레이트들(미도시)이 구비될 수 있다. 상기와 다르게, 상기 소자 공급 영역(234)에는 상기 반도체 소자들(20)이 수납된 트레이들(50)이 적재되는 스태커(미도시)가 구비될 수 있으며, 상기 소자 분류 영역들(236, 238)에는 양품 반도체 소자들이 수납된 트레이들(52)과 불량품 반도체 소자들이 수납된 트레이들(54)이 각각 적재되는 스태커들(미도시)이 구비될 수도 있다.The tray 50 accommodating the semiconductor elements 20 before the functional test and the semiconductor elements 20 after the functional test are accommodated in the element supplying area 234 and the element sorting areas 236 and 238, (Not shown) on which the trays 52 and 54 are placed, respectively. Alternatively, the device supply region 234 may be provided with a stacker (not shown) on which the trays 50 accommodating the semiconductor elements 20 are stacked, and the device isolation regions 236 and 238 (Not shown) in which the trays 52 accommodating the good semiconductor elements and the trays 54 accommodating the defective semiconductor elements are stacked, respectively.

또한, 상기 제1 로드/언로드 모듈(220A)은 빈 트레이들(56)을 상기 소자 분류 영역들(236, 238)에 공급하기 위한 빈 트레이 공급 영역(240)을 포함할 수 있으며, 일 예로서, 상기 빈 트레이 공급 영역(240)에는 복수의 빈 트레이들(56)이 적재되는 스태커(미도시)가 구비될 수 있다.In addition, the first load / unload module 220A may include an empty tray supply region 240 for supplying empty trays 56 to the element sorting regions 236 and 238, , And a stacker (not shown) in which a plurality of empty trays 56 are stacked may be provided in the empty tray supply region 240.

도 9는 도 6에 도시된 기능 테스터의 테스트 스테이지를 설명하기 위한 개략적인 구성도이다.9 is a schematic configuration diagram for explaining a test stage of the functional tester shown in FIG.

도 9를 참조하면, 상기 소자 이송 유닛(228)에 의해 상기 테스트 스테이지(222) 상으로 이송된 반도체 소자들(20)은 상기 테스트 스테이지(222)에 구비된 진공홀들(223A)에 의해 진공 흡착될 수 있다. 예를 들면, 상기 스테이지(222)는 복수의 진공홀들(223A)을 구비할 수 있으며, 상기 반도체 소자들(20)은 상기 진공홀들(223A)에 의해 각각 진공 흡착될 수 있다.9, the semiconductor elements 20 transferred onto the test stage 222 by the device transfer unit 228 are transferred to the test stage 222 through vacuum holes 223A provided in the test stage 222, Can be adsorbed. For example, the stage 222 may have a plurality of vacuum holes 223A, and the semiconductor elements 20 may be vacuum-adsorbed by the vacuum holes 223A, respectively.

본 발명의 일 실시예에 따르면, 상기 진공홀들(223A)은 복수의 그룹들로 분할될 수 있으며, 도시된 바와 같이 상기 각 그룹들에 포함된 진공홀들(223A)은 하나의 진공 관로(223B)에 의해 서로 연결될 수 있다. 특히, 각 그룹들에 포함된 진공홀들(223A)과 연결된 진공 관로들(223B)에는 각각 진공 배관들(250)이 연결될 수 있으며, 상기 진공 배관들(250)에는 상기 진공홀들(223A) 내부의 진공압을 일정하게 유지하기 위한 유량 제어 밸브들(252)이 설치될 수 있다.According to an embodiment of the present invention, the vacuum holes 223A may be divided into a plurality of groups, and the vacuum holes 223A included in the respective groups may be divided into a single vacuum tube 223B. Particularly, the vacuum pipes 223B connected to the vacuum holes 223A included in the respective groups can be connected to the vacuum pipes 250. The vacuum pipes 250 are connected to the vacuum holes 223A, Flow control valves 252 may be provided to maintain the internal vacuum pressure constant.

특히, 상기 그룹들 중 하나에 포함된 진공홀들(223A)을 일 예로서 설명하면, 상기 진공홀들(223A) 상에 반도체 소자들(20)이 하나씩 순차적으로 놓여지는 경우 상기 하나의 진공 관로(223B)를 통해 흡입되는 유량이 점차 감소될 수 있다. 상기 유량 제어 밸브(252)는 상기 유량을 항상 일정하게 조절하기 위하여 개방 정도가 조절될 수 있으며, 이에 따라 상기 진공홀들(223A)에 의해 진공 흡착된 반도체 소자들(20)에 인가되는 진공압은 항상 일정하게 제어될 수 있다.In particular, when one of the vacuum holes 223A included in one of the groups is described as an example, if the semiconductor elements 20 are sequentially placed on the vacuum holes 223A, The flow rate sucked in through the suction port 223B can be gradually reduced. The opening degree of the flow control valve 252 may be adjusted to constantly adjust the flow rate so that the vacuum pressure applied to the semiconductor elements 20 vacuum-adsorbed by the vacuum holes 223A Can always be controlled constantly.

즉, 상기 반도체 소자들(20)이 상기 테스트 스테이지(222) 상으로 순차적으로 로드되는 동안 상기 유량 제어 밸브들(252)은 상기 반도체 소자들(20)의 로드에 따라 상기 진공 관로들(223B)을 통해 흐르는 유량을 점차 감소시킬 수 있으며, 이와 반대로 상기 반도체 소자들(20)이 상기 테스트 스테이지(222) 상으로부터 하나씩 언로드되는 경우 상기 유량을 점차 증가시킬 수 있다. 결과적으로, 상기 테스트 스테이지(222) 상으로 로드된 반도체 소자들(20)은 상기 진공홀들(223A)에 의해 보다 안정적으로 유지될 수 있다.That is, while the semiconductor elements 20 are sequentially loaded onto the test stage 222, the flow control valves 252 are connected to the vacuum conduits 223B in accordance with the load of the semiconductor elements 20, It is possible to gradually increase the flow rate when the semiconductor elements 20 are unloaded from the test stage 222 one by one. As a result, the semiconductor elements 20 loaded onto the test stage 222 can be stably held by the vacuum holes 223A.

도시된 바에 의하면, 예시적으로 일부 그룹들과 각각 연결된 진공 배관들(250) 및 유량 제어 밸브들(252)만 도시하였으나, 모든 그룹들에 각각 진공 배관들(250)과 유량 제어 밸브들(252)이 연결될 수 있으며, 상기 진공 배관들(250)은 진공 펌프 등을 포함하는 진공 소스(미도시)와 연결될 수 있다.Although only vacuum lines 250 and flow control valves 252 are illustrated as being connected to some groups by way of example only, vacuum lines 250 and flow control valves 252 , And the vacuum pipes 250 may be connected to a vacuum source (not shown) including a vacuum pump or the like.

본 발명의 일 실시예에 따르면, 도시되지는 않았으나, 상기 제1 로드/언로드 모듈(220A)은 상기 반도체 소자들(20)의 정렬을 위한 정렬 카메라를 포함할 수 있다. 상기 정렬 카메라는 상기 소자 이송 유닛(228)에 의해 픽업된 반도체 소자(20) 또는 상기 스테이지(222) 상에 놓여진 반도체 소자(20)를 촬상할 수 있으며, 상기 정렬 카메라에 의해 획득된 상기 반도체 소자(20)의 이미지에 기초하여 상기 반도체 소자(20)의 정렬이 수행될 수 있다. 상기 피커 구동부(232)는 상기 반도체 소자(20)의 정렬을 위해 상기 피커(230)를 회전시킬 수 있으며 또한 상기 이미지에 기초하여 상기 반도체 소자들(20)의 위치를 조절할 수 있다.According to one embodiment of the present invention, although not shown, the first load / unload module 220A may include an alignment camera for alignment of the semiconductor elements 20. [ The alignment camera can image the semiconductor element 20 picked up by the element transfer unit 228 or the semiconductor element 20 placed on the stage 222, The alignment of the semiconductor element 20 can be performed based on the image of the semiconductor element 20. The picker drive unit 232 may rotate the picker 230 for alignment of the semiconductor device 20 and may adjust the position of the semiconductor devices 20 based on the image.

상기 반도체 소자들(20)이 상기 테스트 스테이지(222) 상에 로드된 후 상기 스테이지 구동부(224)는 상기 테스트 스테이지(222)를 상기 기능 테스트 모듈(210)로 이송할 수 있다. 예를 들면, 상기 스테이지 구동부(224)는 상기 테스트 스테이지(222)를 상기 기능 테스트용 프로브 카드(212) 아래로 이동시킬 수 있다. 상기 테스트 모듈(210)은 도 2에 도시된 바와 같이 상기 반도체 소자들(20)의 전극 패드들(24)과의 접속을 위한 복수의 탐침들이 구비된 기능 테스트용 프로브 카드(212)와 상기 프로브 카드(212)를 통해 상기 반도체 소자들(20)에 테스트 신호들을 인가하기 위한 테스트 헤드(214)를 포함할 수 있다.After the semiconductor elements 20 are loaded on the test stage 222, the stage driver 224 may transfer the test stage 222 to the functional test module 210. For example, the stage driver 224 may move the test stage 222 below the functional test probe card 212. 2, the test module 210 includes a function test probe card 212 having a plurality of probes for connection with the electrode pads 24 of the semiconductor devices 20, And a test head 214 for applying test signals to the semiconductor devices 20 through a card 212. [

도 7을 참조하면, 상기 제1 로드/언로드 모듈(220A)은 상기 테스트 스테이지(222) 상의 반도체 소자들(20)과 상기 프로브 카드(212)의 탐침들을 서로 정렬하기 위한 정렬 구동부(242)를 포함할 수 있다. 도시되지는 않았으나, 상기 테스트 스테이지(222) 상의 반도체 소자들(20)의 위치와 상기 프로브 카드(212)의 탐침들의 위치는 상부 및 하부 카메라들(미도시)에 의해 검출될 수 있으며, 상기 테스트 공정 이전에 상기 상부 및 하부 카메라들을 이용한 정렬 단계가 먼저 수행될 수 있다.7, the first load / unload module 220A includes an alignment driver 242 for aligning the probes of the probe card 212 with the semiconductor elements 20 on the test stage 222 . Although not shown, the position of the semiconductor elements 20 on the test stage 222 and the position of the probes of the probe card 212 can be detected by upper and lower cameras (not shown) An alignment step using the upper and lower cameras may be performed before the process.

상기 정렬 구동부(242)는 상기 상부 및 하부 카메라들에 의해 검출된 상기 반도체 소자들(20)과 상기 프로브 카드(212)의 탐침들의 위치 정보를 이용하여 상기 테스트 스테이지(222)의 위치를 조절할 수 있다. 예를 들면, 상기 테스트 스테이지(222)는 상기 스테이지 구동부(224)에 의해 Y축 방향 위치가 조절될 수 있으며, 상기 정렬 구동부(242)에 의해 X축 방향 위치가 조절될 수 있다. 또한, 상기 테스트 스테이지(222)는 상기 정렬 구동부(242)에 의해 회전 가능하도록 구성될 수 있으며 상기 정렬 구동부(242)는 상기 반도체 소자들(20)과 상기 프로브 카드(212)의 탐침들 사이의 정렬을 위해 상기 테스트 스테이지(212)의 배치 각도를 조절할 수 있다.The alignment driver 242 may adjust the position of the test stage 222 using the position information of the probes of the semiconductor device 20 and the probe card 212 detected by the upper and lower cameras have. For example, the position of the test stage 222 in the Y-axis direction can be adjusted by the stage driving unit 224, and the position of the test stage 222 in the X-axis direction can be adjusted by the alignment driving unit 242. The test driver 222 may be configured to be rotatable by the alignment driver 242 and the alignment driver 242 may be disposed between the semiconductor elements 20 and the probes of the probe card 212. [ The placement angle of the test stage 212 can be adjusted for alignment.

상기와 같이 반도체 소자들(20)과 상기 프로브 카드(212)의 탐침들 사이의 정렬 단계가 완료된 후 상기 테스트 스테이지(222)는 접속 구동부(244)에 의해 상승될 수 있다. 예를 들면, 상기 제1 로드/언로드 모듈(220A)은 상기 반도체 소자들(20)을 상기 프로브 카드(212)의 탐침들과 접속하기 위하여 상기 테스트 스테이지(222)를 수직 방향으로 이동시키는 접속 구동부(244)를 포함할 수 있다.After the aligning step between the semiconductor elements 20 and the probes of the probe card 212 is completed, the test stage 222 can be lifted by the connection driving unit 244. For example, the first load / unload module 220A may connect the semiconductor devices 20 to the probes of the probe card 212 by moving the test stage 222 vertically, (244).

본 발명의 일 실시예에 따르면, 상기 테스트 스테이지(222)는 상기 접속 구동부(244)에 의해 상승될 수 있다. 이에 따라 상기 프로브 카드(212)의 탐침들이 상기 반도체 소자들(20)의 전극 패드들(24)에 콘택될 수 있으며, 이에서 상기 기능 테스트가 수행될 수 있다.According to an embodiment of the present invention, the test stage 222 may be lifted by the connection driver 244. Accordingly, the probes of the probe card 212 can be contacted to the electrode pads 24 of the semiconductor devices 20, and the functional test can be performed.

다시 도 6을 참조하면, 상기 제2 로드/언로드 모듈(220B)은 상기 제1 로드/언로드 모듈(220A)과 실질적으로 동일한 구성을 가질 수 있으며, 이에 따라 상기 제2 로드/언로드 모듈(220B)에 대한 추가적인 상세 설명은 생략한다.6, the second load / unload module 220B may have substantially the same configuration as that of the first load / unload module 220A. Accordingly, the second load / unload module 220B may have substantially the same configuration as the first load / Will not be described in detail.

한편, 상기 제1 및 제2 트레이 이송 모듈들(400, 410)은 상기 제1 및 제2 DC 테스터들(100, 300)로부터 상기 제1 및 제2 로드/언로드 모듈들(220A, 220B)의 소자 공급 영역들(234)로 상기 DC 테스트가 완료된 반도체 소자들(20)이 수납된 트레이들(50)을 이동시킬 수 있으며, 또한 빈 트레이 공급 영역들(240)로부터 빈 트레이(56)를 픽업하여 상기 소자 분류 영역들(236, 238)로 이동시킬 수 있다.Meanwhile, the first and second tray transfer modules 400 and 410 are connected to the first and second load / unload modules 220A and 220B from the first and second DC testers 100 and 300, respectively. It is possible to move the trays 50 accommodated by the DC tested semiconductor elements 20 into the element supply regions 234 and to pick up the empty tray 56 from the empty tray supply regions 240. [ To the device isolation regions (236, 238).

상술한 바와 같은 본 발명의 실시예들에 따르면, 반도체 소자 테스트 장치(10)는 다이싱 공정을 통해 웨이퍼로부터 개별화된 반도체 소자들(20)에 대한 전기적인 특성을 테스트하기 위하여 사용될 수 있다. 특히, 상기 반도체 소자 테스트 장치(10)는, 반도체 소자들(20)에 대한 DC 테스트를 수행하되 상기 DC 테스트를 상기 반도체 소자들(20)에 대하여 하나씩 순차적으로 수행하고 상기 DC 테스트 결과에 따라 상기 반도체 소자들(20)을 분류하여 트레이들(50)에 수납하는 DC 테스터(100, 300)와, 상기 DC 테스터(100, 300)와 인접하게 배치되며 상기 DC 테스트가 완료된 반도체 소자들(20)에 대한 기능 테스트를 수행하고 상기 기능 테스트 결과에 따라 상기 반도체 소자들(20)을 분류하여 트레이들(52, 54)에 수납하는 기능 테스터(200)를 포함할 수 있으며, 상기 DC 테스트가 완료된 반도체 소자들(20)이 수납된 트레이들(50)은 트레이 이송 모듈(400, 410)에 의해 상기 DC 테스터(100, 300)로부터 기능 테스터(200)로 이송될 수 있다.According to embodiments of the present invention as described above, the semiconductor device testing apparatus 10 can be used to test the electrical characteristics of the individual semiconductor devices 20 from the wafer through the dicing process. Particularly, the semiconductor device testing apparatus 10 performs a DC test on the semiconductor devices 20, sequentially performing the DC test on the semiconductor devices 20 one by one, and according to the DC test result, DC testers 100 and 300 for sorting semiconductor elements 20 and storing the semiconductor elements 20 in trays 50; semiconductor devices 20 disposed adjacent to the DC testers 100 and 300, And a function tester 200 for performing a functional test on the semiconductor devices 20 and sorting the semiconductor devices 20 according to a result of the functional test and storing the semiconductor devices 20 in the trays 52 and 54, The trays 50 in which the elements 20 are housed can be transferred from the DC tester 100 or 300 to the function tester 200 by the tray transfer module 400 or 410. [

따라서, 상기 개별화된 반도체 소자들(20)에 대한 DC 테스트 및 기능 테스트가 순차적으로 수행될 수 있으며, 특히 제1 및 제2 DC 테스터들(100, 300)을 상기 기능 테스터(200)의 양측에 배치하고, 상기 DC 테스트가 완료된 반도체 소자들(20)을 상기 기능 테스터(200)의 제1 및 제2 로드/언로드 모듈들(220A, 220B)로 각각 공급함으로써, 상기 반도체 소자들(20)에 대한 DC 테스트 및 기능 테스트에 소요되는 시간을 크게 단축시킬 수 있다.Accordingly, DC testing and functional testing of the individualized semiconductor devices 20 can be performed sequentially, and in particular, the first and second DC testers 100 and 300 can be mounted on both sides of the functional tester 200 And supplying the semiconductor devices 20 having completed the DC test to the first and second load / unload modules 220A and 220B of the functional tester 200, respectively, to the semiconductor elements 20 The time required for DC testing and functional testing can be greatly shortened.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as defined in the following claims. It can be understood that.

10 : 반도체 소자 테스트 장치 20 : 반도체 소자
30 : 프레임 웨이퍼 40 : 카세트
50 : 트레이 100 : 제1 DC 테스터
110 : 스테이지 유닛 120 : DC 테스트 모듈
122 : DC 테스트용 프로브 카드 130 : 로드/언로드 모듈
132 : 테스트 스테이지 136 : 제1 피커
144 : 제2 피커 146 : 버퍼 트레이
150 : 제3 피커 160 : 로드 포트
200 : 기능 테스터 210 : 기능 테스트 모듈
220A : 제1 로드/언로드 모듈 220B : 제2 로드/언로드 모듈
222 : 테스트 스테이지 228 : 소자 이송 유닛
230 : 피커 300 : 제2 DC 테스터
400 : 제1 트레이 이송 모듈 410 : 제2 트레이 이송 모듈
10: Semiconductor device test apparatus 20: Semiconductor device
30: frame wafer 40: cassette
50: Tray 100: 1st DC tester
110: stage unit 120: DC test module
122: DC test probe card 130: Load / unload module
132: Test stage 136: First picker
144: second picker 146: buffer tray
150: third picker 160: load port
200: Function Tester 210: Function Test Module
220A: first load / unload module 220B: second load / unload module
222: Test stage 228: Device transfer unit
230: Picker 300: Second DC tester
400: first tray feed module 410: second tray feed module

Claims (19)

반도체 소자들에 대한 DC 테스트를 수행하되 상기 DC 테스트를 상기 반도체 소자들에 대하여 하나씩 순차적으로 수행하고 상기 DC 테스트 결과에 따라 상기 반도체 소자들을 분류하여 트레이들에 수납하는 DC 테스터; 및
상기 DC 테스터와 인접하게 배치되며 상기 DC 테스트가 완료된 반도체 소자들에 대한 기능 테스트를 수행하고 상기 기능 테스트 결과에 따라 상기 반도체 소자들을 분류하여 트레이들에 수납하는 기능 테스터를 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
A DC tester performing a DC test on semiconductor elements, sequentially performing the DC test on the semiconductor elements, one by one, and sorting the semiconductor elements according to the result of the DC test and storing them in trays; And
And a function tester disposed adjacent to the DC tester for performing a functional test on the semiconductor devices that have undergone the DC test and classifying the semiconductor devices according to a result of the functional test and storing the semiconductor devices in the trays. Device test equipment.
제1항에 있어서, 상기 DC 테스트가 완료된 반도체 소자들이 수납된 트레이를 상기 기능 테스터로 이송하는 트레이 이송 모듈을 더 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.The semiconductor device test apparatus according to claim 1, further comprising a tray transfer module for transferring the tray containing the DC elements to the functional tester. 제1항에 있어서, 상기 DC 테스터는,
복수의 반도체 소자들이 부착된 다이싱 테이프 및 상기 다이싱 테이프가 장착된 링 형태의 마운트 프레임을 포함하는 프레임 웨이퍼를 지지하는 스테이지 유닛;
상기 DC 테스트를 수행하기 위한 DC 테스트용 프로브 카드를 포함하는 DC 테스트 모듈; 및
상기 스테이지 유닛으로부터 상기 반도체 소자들을 하나씩 상기 DC 테스트 모듈로 로드하고 상기 DC 테스트가 완료된 반도체 소자를 상기 DC 테스트 모듈로부터 언로드하며 상기 DC 테스트 결과에 따라 상기 반도체 소자들을 분류하는 로드/언로드 모듈을 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
The DC tester according to claim 1,
A stage unit for supporting a frame wafer including a dicing tape having a plurality of semiconductor elements attached thereto and a ring-shaped mount frame equipped with the dicing tape;
A DC test module including a DC test probe card for performing the DC test; And
And a load / unload module for loading the semiconductor devices one by one from the stage unit to the DC test module, unloading the DC tested semiconductor device from the DC test module, and classifying the semiconductor devices according to the DC test result And the semiconductor device test apparatus.
제3항에 있어서, 상기 DC 테스터는, 상기 스테이지 유닛 하부에 배치되며 상기 다이싱 테이프로부터 상기 반도체 소자들을 하나씩 분리하기 위한 다이 이젝팅 유닛을 더 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.4. The semiconductor device test apparatus according to claim 3, wherein the DC tester further comprises a die ejecting unit disposed below the stage unit for separating the semiconductor elements one by one from the dicing tape. 제3항에 있어서, 상기 로드/언로드 모듈은,
반도체 소자를 지지하기 위한 테스트 스테이지;
상기 스테이지 유닛으로부터 상기 반도체 소자를 픽업하여 상기 테스트 스테이지 상으로 이송하기 위한 제1 소자 이송부;
상기 테스트 스테이지 상의 반도체 소자를 상기 DC 테스트 모듈로 로드하고 상기 DC 테스트 모듈로부터 언로드하기 위해 상기 테스트 스테이지를 이동시키는 스테이지 구동부; 및
상기 테스트 스테이지로부터 상기 반도체 소자를 픽업하여 상기 트레이들에 수납하기 위한 제2 소자 이송부를 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
4. The apparatus of claim 3, wherein the load /
A test stage for supporting semiconductor devices;
A first element transfer unit for picking up the semiconductor element from the stage unit and transferring the semiconductor element onto the test stage;
A stage driver for loading the semiconductor device on the test stage into the DC test module and moving the test stage to unload the DC test module from the DC test module; And
And a second element transferring part for picking up the semiconductor element from the test stage and accommodating the semiconductor element in the trays.
제5항에 있어서, 상기 제1 소자 이송부는,
상기 다이싱 테이프로부터 상기 반도체 소자를 픽업하기 위한 제1 피커; 및
상기 제1 피커를 수직 및 수평 방향으로 이동시키는 제1 피커 구동부를 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
6. The device according to claim 5, wherein the first device-
A first picker for picking up the semiconductor element from the dicing tape; And
And a first picker driving unit for moving the first picker in vertical and horizontal directions.
제5항에 있어서, 상기 제2 소자 이송부는,
상기 테스트 스테이지로부터 상기 반도체 소자를 픽업하기 위한 제2 피커;
상기 반도체 소자를 임시 수납하기 위한 버퍼 트레이;
상기 반도체 소자를 상기 테스트 스테이지로부터 상기 버퍼 트레이로 이송하기 위해 상기 제2 피커를 수직 및 수평 방향으로 이동시키는 제2 피커 구동부;
상기 버퍼 트레이로부터 상기 반도체 소자를 픽업하기 위한 제3 피커; 및
상기 반도체 소자를 상기 트레이들에 수납하기 위해 상기 제3 피커를 수직 및 수평 방향으로 이동시키는 제3 피커 구동부를 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
6. The device according to claim 5,
A second picker for picking up the semiconductor device from the test stage;
A buffer tray for temporarily storing the semiconductor device;
A second picker driver for moving the second picker vertically and horizontally to transfer the semiconductor device from the test stage to the buffer tray;
A third picker for picking up the semiconductor element from the buffer tray; And
And a third picker driver for moving the third picker vertically and horizontally to accommodate the semiconductor devices in the trays.
제3항에 있어서, 상기 DC 테스터는,
복수의 프레임 웨이퍼들이 수납된 카세트를 지지하는 로드 포트; 및
상기 카세트로부터 상기 프레임 웨이퍼를 인출하여 상기 스테이지 유닛 상으로 이동시키기 위한 웨이퍼 이송부를 더 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
The apparatus of claim 3, wherein the DC tester comprises:
A load port for supporting a cassette containing a plurality of frame wafers; And
Further comprising a wafer transfer unit for transferring the frame wafer from the cassette and moving the frame wafer onto the stage unit.
제1항에 있어서, 상기 기능 테스터와 인접하게 배치되며 상기 DC 테스터와 동일한 구성을 갖는 제2 DC 테스터; 및
상기 제2 DC 테스터에 의해 DC 테스트가 완료된 반도체 소자들이 수납된 트레이를 상기 기능 테스터로 이송하는 제2 트레이 이송 모듈을 더 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
The apparatus of claim 1, further comprising: a second DC tester disposed adjacent to the functional tester and having the same configuration as the DC tester; And
Further comprising a second tray transfer module for transferring the tray containing the semiconductor devices having undergone DC testing by the second DC tester to the function tester.
제1항에 있어서, 상기 기능 테스터는,
상기 DC 테스트가 완료된 반도체 소자들에 대한 기능 테스트를 위한 기능 테스트용 프로브 카드를 포함하는 기능 테스트 모듈; 및
상기 기능 테스트 모듈의 일측에 배치되며 상기 기능 테스트 모듈로 상기 반도체 소자들을 로드하고 상기 기능 테스트가 완료된 반도체 소자들을 상기 기능 테스트 모듈로부터 언로드하며 상기 기능 테스트 결과에 따라 상기 반도체 소자들을 분류하는 로드/언로드 모듈을 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
2. The apparatus according to claim 1,
A function test module including a function test probe card for functional testing of the semiconductor devices after the DC test is completed; And
A load / unload circuit which is disposed at one side of the functional test module and loads the semiconductor elements with the functional test module, unloads the semiconductor elements whose functional tests have been completed from the functional test module, and classifies the semiconductor elements according to the functional test result Wherein the semiconductor device is a semiconductor device.
제10항에 있어서, 상기 로드/언로드 모듈은,
상기 반도체 소자들을 지지하기 위한 테스트 스테이지; 및
상기 테스트 스테이지를 상기 기능 테스트 모듈로 로드하고 상기 기능 테스트 모듈로부터 언로드하기 위해 상기 테스트 스테이지를 이동시키는 스테이지 구동부를 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
11. The apparatus of claim 10, wherein the load /
A test stage for supporting the semiconductor elements; And
And a stage driver for loading the test stage into the functional test module and moving the test stage to unload the functional test module from the functional test module.
제11항에 있어서, 상기 로드/언로드 모듈은,
상기 반도체 소자들이 수납된 트레이로부터 상기 반도체 소자들을 상기 테스트 스테이지 상으로 이송하고 상기 반도체 소자들에 대한 기능 테스트 결과에 따라 상기 반도체 소자들을 상기 트레이들에 분류하여 수납하는 소자 이송 유닛을 더 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
12. The apparatus of claim 11, wherein the load /
Further comprising an element transferring unit for transferring the semiconductor elements from the tray accommodated in the semiconductor elements onto the test stage and sorting the semiconductor elements into the trays according to the result of the functional test for the semiconductor elements, Wherein the semiconductor device is a semiconductor device.
제12항에 있어서, 상기 로드/언로드 모듈은,
상기 반도체 소자들이 수납된 트레이가 위치되는 소자 공급 영역; 및
상기 반도체 소자들을 상기 테스트 결과에 따라 수납하기 위한 트레이들이 위치되는 소자 분류 영역들을 더 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
13. The system of claim 12, wherein the load /
An element supply region in which the tray containing the semiconductor elements is located; And
Further comprising device isolation regions in which trays for accommodating the semiconductor devices in accordance with the test results are located.
제13항에 있어서, 상기 로드/언로드 모듈은,
상기 소자 분류 영역들로 빈 트레이들을 공급하기 위한 빈 트레이 공급 영역을 더 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
14. The load / unload module of claim 13, wherein the load /
Further comprising an empty tray supply region for supplying empty trays to the element sorting regions.
제11항에 있어서, 상기 테스트 스테이지에는 상기 반도체 소자들을 각각 진공 흡착하기 위한 진공홀들이 구비되는 것을 특징으로 하는 반도체 소자 테스트 장치.12. The semiconductor device test apparatus according to claim 11, wherein the test stage is provided with vacuum holes for respectively vacuum-attracting the semiconductor devices. 제15항에 있어서, 상기 진공홀들은 복수의 그룹들로 분할되고, 각 그룹에 포함된 진공홀들은 하나의 진공 관로에 의해 서로 연결되며, 상기 하나의 진공 관로에는 상기 진공홀들 내에서의 진공압이 항상 일정하도록 유량을 조절하는 유량 제어 밸브가 연결되는 것을 특징으로 하는 반도체 소자 테스트 장치.16. The vacuum degassing apparatus according to claim 15, wherein the vacuum holes are divided into a plurality of groups, and the vacuum holes included in each group are connected to each other by a vacuum tube, Wherein a flow control valve is connected to adjust the flow rate so that the air pressure is always constant. 복수의 반도체 소자들에 대한 기능 테스트를 동시에 수행하고 상기 기능 테스트 결과에 따라 상기 반도체 소자들을 분류하여 트레이들에 수납하는 기능 테스터;
상기 기능 테스터의 양측에 각각 배치되고 반도체 소자들에 대한 DC 테스트를 수행하되 상기 DC 테스트를 상기 반도체 소자들에 대하여 하나씩 순차적으로 수행하고 상기 DC 테스트 결과에 따라 상기 반도체 소자들을 분류하여 트레이들에 수납하는 제1 DC 테스터 및 제2 DC 테스터; 및
상기 제1 및 제2 DC 테스터들에 의해 DC 테스트가 완료된 반도체 소자들이 수납된 트레이들을 상기 기능 테스터로 이송하는 트레이 이송 모듈을 포함하는 것을 특징으로 하는 반도체 소자 테스트 장치.
A function tester for simultaneously performing a functional test on a plurality of semiconductor elements and classifying the semiconductor elements according to a result of the functional test and storing the classified semiconductor elements in trays;
Wherein the DC testers are disposed on both sides of the functional tester and perform a DC test on the semiconductor elements, wherein the DC tests are sequentially performed on the semiconductor elements one by one, and the semiconductor elements are sorted according to the DC test result, A first DC tester and a second DC tester; And
And a tray transfer module for transferring the trays containing the semiconductor devices completed DC testing by the first and second DC testers to the function tester.
제17항에 있어서, 상기 기능 테스터는,
상기 반도체 소자들에 대한 기능 테스트를 수행하기 위한 프로브 카드를 포함하는 기능 테스트 모듈; 및
상기 기능 테스트 모듈의 양측에 각각 배치되며 상기 기능 테스트 모듈로 상기 반도체 소자들을 로드하고 상기 테스트 모듈에 의한 기능 테스트가 완료된 후 상기 반도체 소자들을 상기 테스트 모듈로부터 언로드하는 한 쌍의 로드/언로드 모듈들을 포함하되,
상기 로드/언로드 모듈들은 상기 테스트 모듈에 상기 반도체 소자들을 번갈아 로드하는 것을 특징으로 하는 반도체 소자 테스트 장치.
18. The system of claim 17,
A function test module including a probe card for performing a functional test on the semiconductor devices; And
And a pair of load / unload modules disposed on both sides of the function test module and loading the semiconductor elements with the function test module and unloading the semiconductor elements from the test module after the functional test by the test module is completed However,
Wherein the load / unload modules alternately load the semiconductor elements into the test module.
제18항에 있어서, 상기 로드/언로드 모듈들은 서로 동일한 구성을 갖는 것을 특징으로 하는 반도체 소자 테스트 장치.19. The semiconductor device test apparatus according to claim 18, wherein the load / unload modules have the same configuration.
KR1020160094765A 2016-07-26 2016-07-26 Apparatus for testing semiconductor devices KR102548782B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160094765A KR102548782B1 (en) 2016-07-26 2016-07-26 Apparatus for testing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160094765A KR102548782B1 (en) 2016-07-26 2016-07-26 Apparatus for testing semiconductor devices

Publications (2)

Publication Number Publication Date
KR20180012032A true KR20180012032A (en) 2018-02-05
KR102548782B1 KR102548782B1 (en) 2023-06-27

Family

ID=61224879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160094765A KR102548782B1 (en) 2016-07-26 2016-07-26 Apparatus for testing semiconductor devices

Country Status (1)

Country Link
KR (1) KR102548782B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019172660A1 (en) * 2018-03-06 2019-09-12 (주)제이티 Device handler

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000067665A (en) * 1999-04-30 2000-11-25 정문술 Method for loading/unloading device of shooting handler for burn-in tester and apparatus the same
KR20070062501A (en) * 2004-07-23 2007-06-15 가부시키가이샤 아드반테스트 Electronic component testing apparatus
KR100922145B1 (en) 2005-07-13 2009-10-19 가부시키가이샤 아드반테스트 Electronic component testing apparatus
KR20110027225A (en) * 2009-09-10 2011-03-16 (주)제이티 Apparatus for inspecting led device
KR20110071341A (en) * 2009-12-21 2011-06-29 (주)제이티 Apparatus for inspecting led device
KR20120092526A (en) * 2012-02-13 2012-08-21 (주)제이티 Device inspection apparatus
KR20140131605A (en) * 2013-05-02 2014-11-14 (주)블루이엔지 System for testing integrity of burn-in boards for various burn-in tests

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000067665A (en) * 1999-04-30 2000-11-25 정문술 Method for loading/unloading device of shooting handler for burn-in tester and apparatus the same
KR20070062501A (en) * 2004-07-23 2007-06-15 가부시키가이샤 아드반테스트 Electronic component testing apparatus
KR100922145B1 (en) 2005-07-13 2009-10-19 가부시키가이샤 아드반테스트 Electronic component testing apparatus
KR20110027225A (en) * 2009-09-10 2011-03-16 (주)제이티 Apparatus for inspecting led device
KR20110071341A (en) * 2009-12-21 2011-06-29 (주)제이티 Apparatus for inspecting led device
KR20120092526A (en) * 2012-02-13 2012-08-21 (주)제이티 Device inspection apparatus
KR20140131605A (en) * 2013-05-02 2014-11-14 (주)블루이엔지 System for testing integrity of burn-in boards for various burn-in tests

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019172660A1 (en) * 2018-03-06 2019-09-12 (주)제이티 Device handler

Also Published As

Publication number Publication date
KR102548782B1 (en) 2023-06-27

Similar Documents

Publication Publication Date Title
US6900459B2 (en) Apparatus for automatically positioning electronic dice within component packages
US20200116781A1 (en) Integrated testing and handling mechanism
US8519715B2 (en) Method and system for assembling a battery module
US20130195587A1 (en) Wafer transfer device
KR102548788B1 (en) Apparatus for testing semiconductor devices
KR101838806B1 (en) Stage of supporting semiconductor devices and apparatus for testing semiconductor devices having the same
KR102548782B1 (en) Apparatus for testing semiconductor devices
US11933839B2 (en) Inspection apparatus and inspection method
KR20190009861A (en) Die bonding apparatus
KR102035413B1 (en) Apparatus for handling semiconductor devices
CN111446183A (en) Chuck top, inspection device and method for recovering chuck top
WO2019064876A1 (en) Testing system and testing method
KR102538845B1 (en) Apparatus for testing semiconductor devices
KR102096567B1 (en) Apparatus for picking up semiconductor devices
KR20180002230A (en) Apparatus for testing semiconductor devices
KR20200122266A (en) Apparatus for inspecting semiconductor devices
KR101838805B1 (en) Apparatus and method for testing semiconductor devices
KR20140015902A (en) Test handler
KR102316938B1 (en) Die transfer module and die inspection apparatus having the same
KR20200057161A (en) Loader for wafer prober being capable of storing wafers
JPH0329335A (en) Semiconductor chip prober
JP2741043B2 (en) Semiconductor element sorting method
KR20230104489A (en) Transferring Apparatus for Test Hander and Test Handler Using those
JPH02281157A (en) Semiconductor inspection apparatus
JPH0210752A (en) Inspection device for semiconductor element

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant