KR20180011414A - 유-무기 복합체를 포함하는 열전 소자 및 그 제조 방법 - Google Patents

유-무기 복합체를 포함하는 열전 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20180011414A
KR20180011414A KR1020160093201A KR20160093201A KR20180011414A KR 20180011414 A KR20180011414 A KR 20180011414A KR 1020160093201 A KR1020160093201 A KR 1020160093201A KR 20160093201 A KR20160093201 A KR 20160093201A KR 20180011414 A KR20180011414 A KR 20180011414A
Authority
KR
South Korea
Prior art keywords
material film
preliminary
laminated structure
material layer
substrate
Prior art date
Application number
KR1020160093201A
Other languages
English (en)
Other versions
KR101885555B1 (ko
Inventor
박진성
한태희
이정훈
이승환
심지훈
Original Assignee
한양대학교 산학협력단
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단, 포항공과대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020160093201A priority Critical patent/KR101885555B1/ko
Publication of KR20180011414A publication Critical patent/KR20180011414A/ko
Application granted granted Critical
Publication of KR101885555B1 publication Critical patent/KR101885555B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H01L35/34—
    • H01L35/02—
    • H01L35/14—
    • H01L35/24—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/856—Thermoelectric active materials comprising organic compositions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

열전 소자의 제조 방법이 제공된다. 상기 열전 소자의 제조 방법은, 기판을 준비하는 단계, 상기 기판 상에 알루미늄이 도핑된 아연 산화물을 포함하는 제1 물질막(first material layer), 그래핀 산화물을 포함하는 예비 제2 물질막(preliminary second material layer)을 형성하는 공정을 교대로 수행하여 예비 적층 구조체(preliminary stacked structure)를 제조하는 단계, 및 상기 예비 적층 구조체를 가열하여 환원된 그래핀 산화물을 포함하는 제2 물질막(second material layer) 및 상기 제1 물질막을 포함하는 적층 구조체를 형성하는 단계를 포함하되, 상기 예비 적층 구조체의 가열 단계의 가열 시간을 조절하여, 상기 제2 물질막의 저항 값을 조절하는 것을 포함한다.

Description

유-무기 복합체를 포함하는 열전 소자 및 그 제조 방법{Thermoelectric device comprising organic-inorganic complex and method of fabricating the same}
본 발명은 열전 소자 및 그 제조 방법에 관련된 것으로, 알루미늄이 도핑된 아연 산화물 및 환원된 그래핀 산화물이 교대로 적층된 적층 구조체를 포함하는 열전 소자 및 그 제조 방법에 관련된 것이다.
열전효과는 1821년 Thomas Seebeck에 의하여 발견되었으며, 1950년대에 들어서 반도체 재료의 발견과 함께 산업에 널리 적용되고 있는 기술로 발전되어 왔다. 열전소자는 태양에너지를 이용한 발전뿐만 아니라 체열, 폐열 및 지열 등을 이용한 발전 등 응용처가 매우 다양하며, 청정에너지를 생산할 수 있는 미래 지향적인 특성을 가진 분야라 할 수 있다.
구체적으로, 열전 소자를 이용한 냉각 공정은, 진동과 소음이 없고, 별도의 응축기와 냉매를 사용하지 않아, 부피가 작고, 친환경적이다. 이러한, 열전 소자의 특성을 이용하여, 무냉매 냉장고, 에어콘, 각종 마이크로 냉각 시스템 등에 열전 소자가 활용되고 있다.
이에 따라, 다양한 구조를 갖는 열전 소자들이 개발되고 있다. 예를 들어, 대한민국 특허 공개 공보 10-2016-0046646(출원번호 10-2014-0142839, 출원인 : 국민대학교산학협력단)에는, 길이 방향으로 관통되는 중공을 갖는 파이프형 하우징, 상기 하우징에 결합되는 열전 모듈, 및 상기 열전 모듈과 결합되는 히트 싱크를 포함하는 열전소자 모듈 장치에 관한 것으로, 열전소자의 기능을 갖는 열전판의 고온부와 저온부의 온도 차이가 확대 되어 에너지 생산 효율이 향상되는 기술이 개시되어 있다.
이 밖에도, 열전 효율 향상을 위한 다양한 열전 소자의 제조 기술들이 연구 개발되고 있다.
대한민국 특허 공개 공보 10-2016-0046646
본 발명이 해결하고자 하는 일 기술적 과제는 고효율 및 고신뢰성의 열전 소자 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는 열전 특성이 향상된 열전 소자 및 그 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는 원자층 증착법을 이용한 열전 소자의 제조 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다.
상기 기술적 과제를 해결하기 위해, 본 발명은 열전 소자의 제조 방법을 제공한다.
일 실시 예에 따르면, 상기 열전 소자의 제조 방법은, 기판을 준비하는 단계, 상기 기판 상에, 알루미늄이 도핑된 아연 산화물을 포함하는 제1 물질막(first material layer), 및 그래핀 산화물을 포함하는 예비 제2 물질막(preliminary second material layer)을 교대로 형성하여, 예비 적층 구조체(preliminary stacked structure)를 제조하는 단계 및 상기 예비 적층 구조체를 가열하는 방법으로, 상기 예비 제2 물질막의 그래핀 산화물을 환원하여, 환원된 그래핀 산화물을 포함하는 제2 물질막(second materal layer) 및 상기 제1 물질막을 포함하는 적층 구조체를 형성하는 단계를 포함하되, 상기 예비 적층 구조체의 가열 시간을 조절하여, 상기 제2 물질막의 저항 값을 조절하는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 물질막은, 원자층 증착법으로 형성되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 물질막을 형성하는 단계는, 알루미늄을 포함하는 제1 소스를 상기 기판 상에 제공하는 단계, 산소를 포함하는 제2 소스를 상기 기판 상에 제공하는 단계, 아연을 포함하는 제3 소스를 상기 기판 상에 제공하는 단계 및 상기 제2 소스를 상기 기판 상에 제공하는 단계를 포함하고, 상기 예비 제2 물질막을 형성하는 단계는, 그래핀 산화물을 상기 기판상에 코팅하는 단계를 포함할 수 있다.
일 실시 예에 따르면, 상기 열전 소자의 제조 방법은, 상기 예비 제2 물질막의 코팅 횟수에 따라서, 상기 적층 구조체의 열전도도 값이 조절되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 물질막과 상기 예비 제2 물질막은, 서로 다른 방법으로 형성되는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 물질막의 두께는, 상기 예비 제2 물질막의 두께보다 두꺼운 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 열전 소자의 제조 방법은, 상기 예비 적층 구조체의 가열 시간이 120분인 경우, 상기 적층 구조체의 파워 팩터 값은 최대값을 갖는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 예비 적층 구조체는, 상기 예비 제2 물질막 상에, 추가적으로 상기 제1 물질막이 형성되는 단계를 더 포함할 수 있다.
상기 기술적 과제들을 해결하기 위해, 본 발명은 열전 소자를 제공한다.
일 실시 예에 따르면, 상기 열전 소자는, 기판 및 알루미늄이 도핑된 아연 산화물을 포함하고 상기 기판 상에 배치된 제1 물질막, 및 환원된 그래핀 산화물을 포함하고 상기 제1 물질막 상에 배치된 제2 물질막을 포함하는 적층 구조체를 포함할 수 있다.
일 실시 예에 따르면, 상기 열전 소자는, 상기 제1 물질막의 두께에 따라서, 상기 적층 구조체의 열전도도 값을 조절하는 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 제1 물질막은, 아연 산화물 및 상기 아연 산화물과 상기 기판 사이에 배치된 알루미늄 산화물을 포함할 수 있다.
일 실시 예에 따르면, 상기 알루미늄 산화물의 두께는 상기 아연 산화물의 두께보다 얇은 것을 포함할 수 있다.
일 실시 예에 따르면, 상기 열전 소자는, 상기 제1 물질막이 복수로 제공되어, 상기 적층 구조체는 복수의 상기 제1 물질막을 포함하고, 상기 제2 물질막은, 상기 제1 물질막 사이에 제공되는 것을 포함할 수 있다.
본 발명의 실시 예에 따르면, 기판 상에 알루미늄이 도핑된 아연 산화물을 포함하는 제1 물질막 및 그래핀 산화물을 포함하는 예비 제2 물질막이 교대로 형성되어 적층된 예비 적층 구조체가 제조될 수 있다. 상기 예비 적층 구조체를 가열하는 방법으로, 상기 예비 제2 물질막의 그래핀 산화물을 환원하여, 환원된 그래핀 산화물을 포함하는 제2 물질막 및 상기 제1 물질막을 갖는 적층 구조체를 포함하는 열전 소자가 제조될 수 있다.
상기 제2 물질막의 저항 값은 상기 예비 적층 구조체의 가열 시간을 조절하여 조절될 수 있다. 또한, 상기 예비 제2 물질막의 코팅 횟수를 조절하여 상기 적층 구조체의 저항 값, 투과율, 및 열전도도 값이 조절될 수 있다. 또한, 상기 제1 물질막 형성시 상기 제1 물질막의 두께를 조절하여 상기 적층 구조체의 열전도도 값이 조절될 수 있다. 이에 따라, 열전 특성이 향상된 고신뢰성의 열전 소자 및 그 제조 방법이 제공될 수 있다.
도 1은 본 발명의 실시 예에 따른 열전 소자의 제조 방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 제1 실시 예에 따른 열전 소자 및 그 제조 방법을 설명하기 위한 사시도이다.
도 3은 본 발명의 제1 실시 예에 따른 적층 구조체에 포함된 제1 물질막을 설명하기 위한 도면이다.
도 4는 본 발명의 제1 실시 예에 따른 열전 소자를 가열하여 형성된 적층 구조체를 설명하기 위한 사시도이다.
도 5는 본 발명의 제2 실시 예에 따른 열전 소자를 가열하여 형성된 적층 구조체를 설명하기 위한 사시도이다.
도 6은 본 발명의 제3 실시 예에 따른 열전 소자를 가열하여 형성된 적층 구조체를 설명하기 위한 사시도이다.
도 7은 본 발명의 실시 예에 따라 형성된 적층 구조체의 가열 시간에 따라 제2 물질막의 저항 값이 변화되는 것을 설명하기 위한 그래프이다.
도 8은 본 발명의 실시 예에 따른 적층 구조체의 열전도도 값을 측정한 그래프이다.
도 9는 본 발명의 실시 예들에 따른 적층 구조체의 열전도도 값을 측정한 그래프이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
또한, 본 명세서에서 power factor 값은, 열전 소자에서 아래의 <식 1>과 같이 정의될 수 있고, 본 발명의 실시 예에 따른 열전 소자가 생산 가능한 최대 전력 밀도를 평가하는 지수로 사용된다.
<식 1>
Power factor = α2 X σ
(α는 제벡 계수, σ는 전기 전도도)
도 1은 본 발명의 제1 실시 예에 따른 열전 소자의 제조 방법을 설명하기 위한 순서도이고, 도 2는 본 발명의 제1 실시 예에 따른 열전 소자 및 그 제조 방법을 설명하기 위한 사시도 이고, 도 3은 본 발명의 제1 실시 예에 따른 적층 구조체에 포함된 제1 물질막을 설명하기 위한 도면이고, 도 4는 본 발명의 제1 실시 예에 따른 열전 소자를 가열하여 형성된 적층 구조체를 설명하기 위한 사시도이다.
도 1 내지 도 4를 참조하면, 기판(100)이 준비된다(S110). 일 실시 예에 따르면, 상기 기판(100)은 반도체 기판일 수 있다. 또는, 이와는 달리, 상기 기판(100)은, 화합물 반도체 기판, 유리 기판, 플라스틱 기판, 또는 금속 기판일 수 있다.
상기 기판(100) 상에 제1 물질막(120, first material layer)이 형성될 수 있다(S120). 상기 제1 물질막(120)은 제1 금속이 도핑된 제2 금속 산화물을 포함할 수 있다. 예를 들어, 상기 제1 금속은 알루미늄(Al) 일 수 있고, 상기 제2 금속은 아연(Zn)일 수 있다.
상기 제1 물질막(120)은 원자층 증착법으로 형성될 수 있다. 이에 따라, 상기 제1 물질막(120)이 알루미늄이 도핑된 아연 산화물로 형성되는 경우, 상기 제1 물질막(120)을 형성하는 단계는, 알루미늄을 포함하는 제1 소스를 상기 기판(100) 상에 제공하는 단계, 산소를 포함하는 제2 소스를 상기 기판(100) 상에 제공하는 단계, 아연을 포함하는 제3 소스를 상기 기판(100) 상에 제공하는 단계, 및 상기 제2 소스를 상기 기판(100)상에 제공하는 단계를 포함할 수 있다. 또한, 상기 제1 소스 내지 상기 제3 소스가 제공되는 단계 사이에 퍼지(purge) 공정이 수행될 수 있다. 예를 들어, 상기 제1 소스는 TMA(trimethylaluminum), 상기 제2 소스는 H2O, 상기 제3 소스는 DEZ(dietylzinc) 일 수 있다.
상기 제1 소스가 상기 기판(100) 상에 제공되는 단계, 및 상기 제2 소스가 상기 기판(100)상에 제공되는 단계는, 제1 단위 공정으로 정의될 수 있다. 상기 제3 소스가 상기 기판(100) 상에 제공되는 단계, 및 상기 제2 소스가 상기 기판(100)상에 제공되는 단계는, 제2 단위 공정으로 정의될 수 있다. 상기 제1 단위 공정 및 상기 제2 단위 공정은 반복 수행되어, 상기 제1 물질막(120)이 형성될 수 있다. 상기 제1 단위 공정의 반복 횟수 보다 상기 제2 단위 공정의 반복 횟수가 더 많을 수 있다. 또한, 상기 제1 단위 공정의 반복 횟수 대비 상기 제2 단위 공정의 반복 횟수 비율은 일정할 수 있다. 상기 제1 단위 공정의 반복 횟수 및 상기 제2 단위 공정의 반복 횟수에 따라 두께가 조절될 수 있다. 이에 따라, 후술되는 적층 구조체(202)의 열전도도가 조절될 수 있다. 상기 제1 단위 공정의 반복 횟수가 6회 이상이고, 상기 제2 단위 공정의 반복 횟수가 240회 이상인 경우, 후술되는 적층 구조체(202)의 열전도도 값이 현저하게 감소할 수 있다.
상기 제1 물질막(120)은, 도 3에 도시된 것과 같이, 알루미늄 산화물(122) 및 아연 산화물(124)을 포함할 수 있다. 상기 알루미늄 산화물(122)은 상기 제1 단위 공정으로 형성될 수 있고, 상기 아연 산화물(124)은 상기 제2 단위 공정으로 형성될 수 있다. 또한, 상술된 바와 같이, 상기 제1 단위 공정의 반복 횟수 보다 상기 제2 단위 공정의 반복 횟수가 많은 경우, 상기 아연 산화물(124)이 상기 알루미늄 산화물(122) 보다 두꺼울 수 있다.
상기 제1 소스 내지 상기 제3 소스를 제공하는 단계가 복수회 반복 수행되는 횟수에 따라서, 상기 제1 물질막(120)의 두께가 조절될 수 있다. 일 실시 예에 따르면, 상기 제1 물질막(120)의 두께는 상기 예비 제2 물질막(140)의 두께보다 두꺼울 수 있다.
상기 제1 물질막(120) 상에 예비 제2 물질막(140, preliminary second material laeyr)이 형성될 수 있다(S130). 상기 예비 제2 물질막(140)은 그래핀 산화물을 포함할 수 있다.
상기 예비 제2 물질막(140)은, 그래핀 산화물을 용매에 분산하여 코팅액을 제조하고, 상기 코팅액을 상기 기판 상에 코팅하는 방법으로 형성될 수 있다. 일 실시 예에 따르면, 상기 코팅 방법은, 바(bar) 코팅 또는 스핀(spin) 코팅 일 수 있다. 또는, 이와는 달리, 상기 코팅 방법은, 잉크젯 프린팅(inkjet printing), 롤 프린팅(roll printing), 딥(deep) 코팅, 스프레이(spray) 코팅, 또는 그라비아(gravure) 코팅일 수 있다.
상기 제1 물질막(120) 및 상기 예비 제2 물질막(140)을 형성하는 단계를 순차적으로 수행하여, 상기 제1 물질막(120) 및 상기 예비 제2 물질막(140)이 교대로 적층된 예비 적층 구조체(preliminary stacked structure, 200)가 제조될 수 있다(S140).
상기 예비 적층 구조체(200)는 가열될 수 있다(S150). 상기 예비 적층 구조체(200)를 가열하는 방법으로, 상기 예비 제2 물질막(140)의 그래핀 산화물을 환원하여 환원된 그래핀 산화물을 포함하는 제2 물질막(150), 및 상기 제1 물질막(120)을 포함하는 적층 구조체(first stacked structure, 202)가 형성될 수 있다.
상기 예비 적층 구조체(200)의 가열 시간을 조절하여, 상기 제2 물질막(150)의 저항 값이 조절할 수 있다. 예를 들어, 상기 가열 단계에서, 40분, 80분, 120분, 160분 동안의 시간으로 가열한 경우, 상기 제2 물질막(150)의 저항 값은, 각각, 375 Ohm/square, 275 Ohm/square, 175 Ohm/square, 275 Ohm/square 일 수 있다.
상기 적층 구조체(202)는, 상기 예비 제2 물질막(140)의 코팅 횟수에 따라서 상기 적층 구조체(202)의 저항 값, 투과율, 및 열전도도 값 중에서 적어도 어느 하나가 조절될 수 있다. 다시 말해, 상기 예비 제2 물질막(140)의 코팅 횟수가 증가할수록, 상기 적층 구조체(202)의 저항 값 및 투과율은 감소되고, 열전도도 값은 증가될 수 있다.
본 발명의 제1 실시 예에 따른 열전 소자의 제조 방법에 따르면, 알루미늄이 도핑된 아연 산화물을 포함하는 제1 물질막(120) 및 그래핀 산화물을 포함하는 예비 제2 물질막(140)을 교대로 형성하는 공정을 수행하여 예비 적층 구조체(200)를 형성할 수 있다. 상기 예비 적층 구조체(200)를 가열하는 방법으로 상기 예비 제2 물질막(140)의 그래핀 산화물을 환원시켜 환원된 그래핀 산화물을 포함하는 상기 제2 물질막(150) 및 상기 제1 물질막(120)을 포함하는 적층 구조체(202)를 형성할 수 있다. 상기 제2 물질막(150)을 형성하는 단계에서, 가열 시간을 조절하여 상기 제2물질막(150)의 저항 값이 조절될 수 있다. 이에 따라, 파워 팩터 값이 최대화된, 고효율 및 고신뢰성의 열전 소자를 제조할 수 있다.
상술된 본 발명의 제1 실시 예와 달리, 본 발명의 제2 실시 예에 따르면, 상기 예비 제2 물질막 상에 상기 제1 물질막이 더 형성될 수 있다. 이하, 본 발명의 제2 실시 예에 따른 열전 소자 및 그 제조 방법이, 도 5를 참조하여 설명된다.
도 5는 본 발명의 제2 실시 예에 따른 열전 소자를 가열하여 형성된 적층 구조체를 설명하기 위한 사시도이다.
도 5를 참조하면, 상술된 제1 실시 예에 따라 상기 기판(100), 상기 제1 물질막(120), 및 상기 예비 제2 물질막(140)이 형성된다. 상기 예비 제2 물질막(140) 상에 상기 제1 물질막(120)이 더 형성된다. 상기 제1 물질막(120), 상기 예비 제2 물질막(140), 및 상기 제1 물질막(120)을 형성하는 단계를 순차적으로 수행하여, 상기 제1 물질막(120), 상기 예비 제2 물질막(140), 및 상기 제1 물질막(120)이 교대로 적층된 예비 적층 구조체(204)가 제조될 수 있다.
상기 예비 적층 구조체(204)는 가열될 수 있다. 상기 예비 적층 구조체(204)를 가열하는 방법으로, 상기 예비 제2 물질막(140)의 그래핀 산화물을 환원하여 환원된 그래핀 산화물을 포함하는 제2 물질막(150)이 형성될 수 있다. 이후, 상기 기판(100) 상에 서로 이격되어 배치된 상기 제1 물질막(120)들, 및 상기 제1 물질막(120)들 사이에 배치된 제2 물질막(150)을 포함하는 적층 구조체(206)가 형성될 수 있다. 일 실시 예에 따르면, 서로 이격된 상기 제1 물질막(120)들은 서로 동일한 두께를 가질 수 있다. 또한, 상기 제1 물질막(120)들은 각각 상기 예비 제2 물질막(140)보다 두께가 더 두꺼울 수 있다.
본 발명의 제2 실시 예에 따른 열전 소자의 제조 방법에 따르면, 알루미늄이 도핑된 아연 산화물을 포함하는 제1 물질막(120), 그래핀 산화물을 포함하는 예비 제2 물질막(140), 및 상기 제1 물질막(120)을 교대로 형성하는 공정을 수행하여 예비 적층 구조체(204)를 형성할 수 있다. 상기 예비 적층 구조체(204)를 가열하는 방법으로 상기 예비 제2 물질막(140)의 그래핀 산화물을 환원시켜 환원된 그래핀 산화물을 포함하는 상기 제2 물질막(150) 및 상기 제1 물질막(120)들을 포함하는 적층 구조체(206)를 형성할 수 있다. 상기 제2 물질막(150)을 형성하는 단계에서, 가열 시간을 조절하여 상기 제2물질막(150)의 저항 값이 조절될 수 있다. 이에 따라, 파워 팩터 값이 최대화된, 고효율 및 고신뢰성의 열전 소자를 제조할 수 있다.
상술된 본 발명의 제1 실시 예 및 제2 실시 예와 달리, 본 발명의 제3 실시 예에 따르면, 상기 예비 제2 물질막 상에 상기 제1 물질막 및 상기 예비 제2 물질막이 교대로 반복되어 더 형성될 수 있다. 이하, 본 발명의 제3 실시 예에 따른 열전 소자 및 그 제조 방법이 도 6을 참조하여 설명된다.
도 6은 본 발명의 제3 실시 예에 따른 열전 소자를 가열하여 형성된 적층 구조체를 설명하기 위한 사시도이다.
도 6을 참조하면, 상술된 제1 실시 예에 따라 상기 기판(100), 상기 제1 물질막(120), 및 상기 예비 제2 물질막(140)이 형성된다. 상기 예비 제2 물질막 (140) 상에 복수의 제1 물질막(120) 및 복수의 예비 제2 물질막(140)이 교대로 반복되어 형성된다. 상기 제1 물질막(120) 및 상기 예비 제2 물질막(140)을 교대로 형성하는 단계를 반복하여 수행하여, 상기 제1 물질막(120), 상기 예비 제2 물질막(140) 이 교대로 반복되어 적층된 예비 적층 구조체(208)가 제조될 수 있다.
상기 예비 적층 구조체(208)는 가열될 수 있다. 상기 예비 적층 구조체(208)를 가열하는 방법으로, 상기 예비 제2 물질막(140)의 그래핀 산화물을 환원하여 환원된 그래핀 산화물을 포함하는 제2 물질막(150)이 형성될 수 있다. 이후, 상기 기판(100) 상에 상기 제1 물질막(120), 및 상기 제2 물질막(150)이 교대로 반복되어 적층된 적층 구조체(210)가 형성될 수 있다.
일 실시 예에 따르면, 서로 이격된 상기 제1 물질막(120)들은 서로 동일한 두께를 가질 수 있고, 또한, 서로 이격된 상기 예비 제2 물질막(140)들은 서로 동일한 두께를 가질 수 있다. 이에 따라, 상술된 바와 같이, 상기 제1 물질막(120)의 두께가 상기 예비 제2 물질막(140)의 두께보다 두꺼운 경우, 상기 제1 물질막(120)들의 두께의 합이, 상기 예비 제2 물질막(140)들의 두께의 합보다 클 수 있다. 다시 말하면, 상기 적층 구조체(210) 전체 두께에 대한 상기 제1 물질막(120)들의 두께의 합의 비율이, 상기 예비 제2 물질막(140)들의 두께의 합의 비율보다 클 수 있다.
본 발명의 제3 실시 예에 따른 열전 소자의 제조 방법에 따르면, 알루미늄이 도핑된 아연 산화물을 포함하는 제1 물질막(120) 및 그래핀 산화물을 포함하는 예비 제1 물질막(120)을 교대로 형성하는 공정을 복수회 수행하여 예비 적층 구조체(208)를 형성할 수 있다. 상기 예비 적층 구조체(208)를 가열하는 방법으로 상기 예비 제2 물질막(140)의 그래핀 산화물을 환원시켜 환원된 그래핀 산화물을 포함하는 상기 제2 물질막(150)들 및 상기 제1 물질막(120)들을 포함하는 적층 구조체(210)를 형성할 수 있다. 상기 제2 물질막(150)을 형성하는 단계에서, 가열 시간을 조절하여 상기 제2물질막(150)의 저항 값이 조절될 수 있다. 이에 따라, 파워 팩터 값이 최대화된, 고효율 및 고신뢰성의 열전 소자를 제조할 수 있다.
상술된 본 발명의 실시 예에 따른 열전 소자의 특성 평가 결과가 설명된다. 기판 상에 알류미늄을 포함하는 제1 소스로 TMA(trimethylaluminum), 산소를 포함하는 제2 소스로 H2O, 및 아연을 포함하는 제3 소스로 DEZ(dimethylzinc)를 사용하여, 원자층 증착법으로 알루미늄이 도핑된 아연 산화물을 포함하는 제1 물질막을 형성했다. 상기 제1 물질막 상에 그래핀 산화물을 스핀 코팅하여 그래핀 산화물을 포함하는 예비 제2 물질막을 형성했다. 상기 예비 제2 물질막이 반복적으로 코팅된 횟수가 1, 2, 3, 4, 및 5회인 예비 적층 구조체들을 제조했다. 이후, 상기 예비 적층 구조체를 가열하는 방법으로, 상기 예비 제2 물질막의 그래핀 산화물을 환원하여, 환원된 그래핀 산화물을 포함하는 제2 물질막을 형성 후 상기 제1 물질막 및 상기 제2 물질막을 포함하는 적층 구조체들의 저항 값, 투과율 및 열전도도 값을 측정했다. 상기 측정 결과는 아래 <표 1>과 같다.
예비 제2 물질막 코팅 횟수 적층 구조체의 저항 값(kΩ/square) 적층 구조체의 투과율(%) 적층 구조체의 열전도도(S/m)
1 105 92 10-4
2 104 87 10-2
3 103 80 10
4 300 77 50
5 34 70 102
<표 1>에서 알 수 있듯이, 상기 적층 구조체에서 상기 예비 제2 물질막의 코팅 횟수가 1 내지 5회로 증가할수록, 상기 적층 구조체의 저항 값(kΩ/square)은 105, 104, 103, 300, 및 34 로 점점 감소하고, 투과율(%)은 92, 87, 80, 77, 및 70으로 점점 감소하고, 열전도도(S/m) 값은 10-4, 10-2, 10, 50, 및 102으로 점점 증가하는 것을 알 수 있다. 따라서, 상기 제1 물질막 및 상기 제2 물질막을 포함하는 상기 적층 구조체를 제조하는 경우, 상기 예비 제2 물질막의 코팅 횟수를 조절하여 열전 소자의 특성을 조절할 수 있음을 확인할 수 있다.
도 7은 본 발명의 실시 예에 따라 형성된 적층 구조체의 가열 시간에 따라 제2 물질막의 저항 값이 변화되는 것을 설명하기 위한 그래프이다.
도 7을 참조하면, <표 1>을 참조하여 설명된 방법으로 제조된 제1 물질막 및 예비 제2 물질막이 교대로 적층된 예비 적층 구조체가 준비된다. 상기 예비 적층 구조체를 150℃의 온도로 가열하되, 가열 시간을 40분, 80분, 120분 및 150분으로 하여, 상기 예비 제2 물질막을 환원시켜 환원된 그래핀 산화물을 포함하는 제2 물질막 및 상기 제1 물질막을 포함하는 적층 구조체를 제조했다. 이후, 상기 제2 물질막의 저항 값을 측정하였다.
도 7에 도시된 것처럼, 40분의 시간 동안 가열한 경우에는 375(Ohm/square), 80분의 시간 동안 가열한 경우에는 275(Ohm/square), 120분의 시간 동안 가열한 경우에는 175(Ohm/squre) 및 160분의 시간 동안 가열한 경우에는 275(Ohm/squre)의 저항 값을 나타내었다. 이에 따라, 상기 적층 구조체의 가열 시간이 120분인 경우, 상기 적층 구조체의 저항 값이 가장 낮고, 파워 팩터 값은 최대인 것을 확인할 수 있다. 다시 말해, 상기 예비 적층 구조체를 120분의 시간 동안 가열하는 것이 열전 특성이 향상된 열전 소자를 제조하는 효율적인 방법임을 확인할 수 있다.
도 8은 본 발명의 실시 예에 따른 적층 구조체의 열전도도 값을 측정한 그래프이다.
도 8을 참조하면, <표 1>을 참조하여 설명된 방법으로 제조된 제1 물질막 및 예비 제2 물질막이 교대로 적층된 적층 구조체를 제조하되, 상기 제1물질막 형성시 DEZ를 이용한 원자층 증착 공정 횟수를 40, 120, 240, 360, 및 720회 수행하면서, TMA를 이용한 원자층 증착 공정 횟수를 각각 1, 3, 6, 9, 및 18 회 수행하여, 예비 적층 구조체들을 제조하고, 상기 예비 적층 구조체들을 열처리하여, 적층 구조체들을 제조하였다. 이후, 상기 적층 구조체들의 열전도도 값을 측정하였다.
도 8에서 알 수 있듯이, TMA를 이용한 원자층 증착 공정 횟수가 1회이고, DEZ를 이용한 원자층 증착 공정 횟수가 40회 인 경우 0.57±0.026 W/mK, TMA를 이용한 원자층 증착 공정 횟수가 3회이고, DEZ를 이용한 원자층 증착 공정 횟수가 120회인 경우 0.59±0.029 W/mK, TMA를 이용한 원자층 증착 공정 횟수가 6회이고, DEZ를 이용한 원자층 증착 공정 횟수가 240회인 경우 0.26±0.013 W/mK, TMA를 이용한 원자층 증착 공정 횟수가 9회이고, DEZ를 이용한 원자층 증착 공정 횟수가 360회인 경우 0.26±0.013 W/mK 및 TMA를 이용한 원자층 증착 공정 횟수가 18회이고, DEZ를 이용한 원자층 증착 공정 횟수가 720회인 경우 0.12±0.006 W/mK 의 열전도도 값을 나타내었다. 이에 따라, TMA를 이용한 원자층 증착 공정 횟수가 6회, DEZ를 이용한 원자층 증착 공정 횟수가 240회 이상 반복되는 경우, 적층 구조체의 열전도도 값이 현저하게 감소되는 것을 확인할 수 있다. 다시 말하면, TMA를 이용한 원자층 증착 공정 횟수를 6회 이상, DEZ를 이용한 원자층 증착 공정 횟수를 240회 이상 수행하여 알루미늄이 도핑된 아연 산화물을 제조하는 것이, 알루미늄이 도핑된 아연 산화물 및 그래핀 산화물이 교대로 적층된 적층 구조체의 열전도도 값을 감소시키고 열전 특성을 향상시키는 효율적인 방법임을 확인할 수 있다.
도 9는 본 발명의 실시 예들에 따른 적층 구조체의 열전도도 값을 측정한 그래프이다.
도 9를 참조하면, 기판 상에 알루미늄을 포함하는 제1 소스로 TMA(trimethylaluminum), 산소를 포함하는 제2 소스로 H2O, 및 아연을 포함하는 제3 소스로 DEZ(dimethylzinc)를 사용하여, 원자층 증착법으로 알루미늄이 도핑된 아연 산화물을 포함하는 제1 물질막을 형성했다. 상기 제1 물질막 상에 그래핀 산화물을 스핀 코팅하는 공정을 4회 반복하여 예비 제2 물질막을 형성하고, 상기 제1 물질막 및 상기 예비 제2 물질막을 포함하는 예비 적층 구조체를 형성했다. 상기 예비 적층 구조체를 열처리하여, 실시 예 1에 따른 적층 구조체를 제조했다.
상술된 실시 예 1과 동일한 공정 조건으로 제조된 예비 적층 구조체를 준비하되, 상기 예비 제2 물질막 상에 상기 제1 물질막을 한번 더 형성하고, 열처리하여, 실시 예 2에 따른 적층 구조체를 제조했다.
상술된 실시 예 1에 따라 제조된 기판 및 제1 물질막이 준비된다. 상기 제1 물질막 상에 그래핀 산화물을 스핀 코팅하는 공정을 3회 반복하여 예비 제2 물질막을 형성하고, 상기 제1 물질막 및 상기 예비 제2 물질막을 포함하는 예비 적층 구조체를 형성했다. 상기 예비 적층 구조체를 열처리하여, 실시 예 3에 따른 적층 구조체를 제조했다.
상술된 실시 예 3과 동일한 공정 조건으로 제도된 예비 적층 구조체를 준비하되, 상기 예비 제2 물질막 상에 상기 제1 물질막을 한번 더 형성하고, 열처리하여, 실시 예 4에 따른 적층 구조체를 제조했다.
상기 실시 예 1 내지 실시 예 4에 따라 제조된 적층 구조체들의 열전도도 값을 측정하였다.
도 9에서 알 수 있듯이, 실시 예 2 및 실시 예 4에 따라 상기 그래핀 산화물 상에 상기 알루미늄이 도핑된 아연 산화물이 더 형성된 후 열처리 된 적층 구조체의 열전도도 값이 실시 예 1 및 실시 예 3에 따라 상기 그래핀 산화물 상에 상기 알루미늄이 도핑된 아연 산화물이 형성되지 않고 열처리 된 적층 구조체의 열전도도 값보다 현저하게 감소되는 것을 확인할 수 있다. 다시 말하면, 그래핀 상화물 상에 알루미늄이 도핑된 아연 산화물이 더 적층된 적층 구조체를 제조하고 열처리 하는 것이 열전도도 값을 감소시키는 효율적인 방법임을 확인할 수 있다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
100: 기판
120: 제1 물질막
122: 알루미늄 산화물
124: 아연 산화물
140: 예비 제2 물질막
150: 제2 물질막
200, 204, 208: 예비 적층 구조체
202, 206, 210: 적층 구조체

Claims (13)

  1. 기판을 준비하는 단계;
    상기 기판 상에, 알루미늄이 도핑된 아연 산화물을 포함하는 제1 물질막(first material layer), 및 그래핀 산화물을 포함하는 예비 제2 물질막(preliminary second material layer)을 교대로 형성하여, 예비 적층 구조체(preliminary stacked structure)를 제조하는 단계; 및
    상기 예비 적층 구조체를 가열하는 방법으로, 상기 예비 제2 물질막의 그래핀 산화물을 환원하여, 환원된 그래핀 산화물을 포함하는 제2 물질막(second materal layer) 및 상기 제1 물질막을 포함하는 적층 구조체를 형성하는 단계를 포함하되,
    상기 예비 적층 구조체의 가열 시간을 조절하여, 상기 제2 물질막의 저항 값을 조절하는 것을 포함하는 열전 소자의 제조 방법.
  2. 제1 항에 있어서,
    상기 제1 물질막은, 원자층 증착법으로 형성되는 것을 포함하는 열전 소자의 제조 방법.
  3. 제2 항에 있어서,
    상기 제1 물질막을 형성하는 단계는,
    알루미늄을 포함하는 제1 소스를 상기 기판 상에 제공하는 단계;
    산소를 포함하는 제2 소스를 상기 기판 상에 제공하는 단계;
    아연을 포함하는 제3 소스를 상기 기판 상에 제공하는 단계; 및
    상기 제2 소스를 상기 기판 상에 제공하는 단계를 포함하고,
    상기 예비 제2 물질막을 형성하는 단계는,
    그래핀 산화물을 상기 기판상에 코팅하는 단계를 포함하는 열전 소자의 제조 방법.
  4. 제3 항에 있어서,
    상기 예비 제2 물질막의 코팅 횟수에 따라서, 상기 적층 구조체의 열전도도 값이 조절되는 것을 포함하는 열전 소자의 제조 방법.
  5. 제1 항에 있어서,
    상기 제1 물질막과 상기 예비 제2 물질막은, 서로 다른 방법으로 형성되는 것을 포함하는 열전 소자의 제조 방법.
  6. 제5 항에 있어서,
    상기 제1 물질막의 두께는 상기 예비 제2 물질막의 두께보다 두꺼운 것을 포함하는 열전 소자의 제조 방법.
  7. 제1 항에 있어서,
    상기 예비 적층 구조체의 가열 시간이 120분인 경우, 상기 적층 구조체의 파워 팩터 값은 최대값을 갖는 것을 포함하는 열전 소자의 제조 방법.
  8. 제1 항에 있어서,
    상기 예비 적층 구조체는,
    상기 예비 제2 물질막 상에, 추가적으로 상기 제1 물질막이 형성되는 단계를 더 포함하는 열전 소자의 제조 방법.
  9. 기판; 및
    알루미늄이 도핑된 아연 산화물을 포함하고 상기 기판 상에 배치된 제1 물질막, 및 환원된 그래핀 산화물을 포함하고 상기 제1 물질막 상에 배치된 제2 물질막을 포함하는 적층 구조체를 포함하는 열전 소자.
  10. 제9 항에 있어서,
    상기 제1 물질막의 두께에 따라서, 상기 적층 구조체의 열전도도 값을 조절하는 것을 포함하는 열전 소자.
  11. 제9 항에 있어서,
    상기 제1 물질막은,
    아연 산화물; 및
    상기 아연 산화물과 상기 기판 사이에 배치된 알루미늄 산화물을 포함하는 열전 소자.
  12. 제11 항에 있어서,
    상기 알루미늄 산화물의 두께는 상기 아연 산화물의 두께보다 얇은 것을 포함하는 열전 소자.
  13. 제9 항에 있어서,
    상기 제1 물질막이 복수로 제공되어, 상기 적층 구조체는 복수의 상기 제1 물질막을 포함하고,
    상기 제2 물질막은, 상기 제1 물질막 사이에 제공되는 것을 포함하는 열전 소자.
KR1020160093201A 2016-07-22 2016-07-22 유-무기 복합체를 포함하는 열전 소자 및 그 제조 방법 KR101885555B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160093201A KR101885555B1 (ko) 2016-07-22 2016-07-22 유-무기 복합체를 포함하는 열전 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160093201A KR101885555B1 (ko) 2016-07-22 2016-07-22 유-무기 복합체를 포함하는 열전 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20180011414A true KR20180011414A (ko) 2018-02-01
KR101885555B1 KR101885555B1 (ko) 2018-08-07

Family

ID=61232075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160093201A KR101885555B1 (ko) 2016-07-22 2016-07-22 유-무기 복합체를 포함하는 열전 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101885555B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022035215A1 (ko) * 2020-08-11 2022-02-17 엘지이노텍 주식회사 열전 모듈

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150119271A (ko) * 2013-02-14 2015-10-23 더 유니버시티 오브 맨체스터 그래핀을 포함하는 열전 재료 및 장치
KR20160046646A (ko) 2014-10-21 2016-04-29 국민대학교산학협력단 열전소자 모듈 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150119271A (ko) * 2013-02-14 2015-10-23 더 유니버시티 오브 맨체스터 그래핀을 포함하는 열전 재료 및 장치
KR20160046646A (ko) 2014-10-21 2016-04-29 국민대학교산학협력단 열전소자 모듈 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022035215A1 (ko) * 2020-08-11 2022-02-17 엘지이노텍 주식회사 열전 모듈

Also Published As

Publication number Publication date
KR101885555B1 (ko) 2018-08-07

Similar Documents

Publication Publication Date Title
JP4347853B2 (ja) 内蔵型薄膜キャパシター、積層構造物及びそれらの製造方法
EP2899764B1 (en) Thermoelectric module and heat conversion device including the same
CN110235261B (zh) 挠性热电转换元件及其制造方法
JP2014187166A5 (ko)
WO2008065799A1 (fr) Procédé de génération de puissance utilisant un élément de génération de puissance thermique, élément de génération de puissance thermique et son procédé de fabrication, et dispositif de génération de puissance th
JP6907323B2 (ja) 多層薄膜およびその調製
KR20130071531A (ko) 열전소자의 제조방법 및 이를 이용한 열전냉각모듈
JP2010267953A (ja) 薄膜コンデンサ及び電子回路基板
KR101783742B1 (ko) 열전 소자 및 그 제조 방법
KR101885555B1 (ko) 유-무기 복합체를 포함하는 열전 소자 및 그 제조 방법
TWI239024B (en) Composition for thin film capacitor, insulation film with high dielectric rate, thin film capacitor, thin film laminated capacitor, and manufacturing method of thin film capacitor
CN103187470B (zh) 一种柔性太阳电池前板及其加工工艺
KR102153634B1 (ko) 열전 소자 및 그 제조 방법
JP2009194309A (ja) 熱電モジュール
KR102198394B1 (ko) Ito와 수소 도핑된 ito로 이루어진 다층 구조를 이용한 열전소재 및 그 제조방법
KR101676322B1 (ko) 열전 소자 및 그 제조 방법
KR101517784B1 (ko) 열전 성능이 우수한 산화물 반도체 열전 소자 및 그 제조 방법
WO2012147610A1 (ja) 放熱基板
JPWO2012140800A1 (ja) 冷暖房装置
KR20180016717A (ko) 열전소자의 제조방법
KR102106269B1 (ko) 유기계 열전 소자를 포함한 발전 장치
KR102296386B1 (ko) 투명 열전소재의 제조방법 및 이를 이용한 투명 유연 열전소자
CN107093663B (zh) 可编辑超薄纵向多层串联结构热电薄膜和热电器件单元
JP2009218320A (ja) 熱発電デバイス素子
WO2021193358A1 (ja) 熱電変換モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant